JP2015212632A - Power transmission direction detector - Google Patents

Power transmission direction detector Download PDF

Info

Publication number
JP2015212632A
JP2015212632A JP2014094597A JP2014094597A JP2015212632A JP 2015212632 A JP2015212632 A JP 2015212632A JP 2014094597 A JP2014094597 A JP 2014094597A JP 2014094597 A JP2014094597 A JP 2014094597A JP 2015212632 A JP2015212632 A JP 2015212632A
Authority
JP
Japan
Prior art keywords
phase
voltage
detection
signal
power transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014094597A
Other languages
Japanese (ja)
Inventor
真喜男 北澤
Makio Kitazawa
真喜男 北澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2014094597A priority Critical patent/JP2015212632A/en
Publication of JP2015212632A publication Critical patent/JP2015212632A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To detect a direction in which power is transmitted through a detection electric path in a non-contact state, without calculating effective power.SOLUTION: A power transmission direction detector comprises: a voltage detection part 4 for detecting a voltage waveform of an AC voltage of a detection electric path 50, in a non-contact state, and for outputting a voltage signal Vv; and a current detection part 5 for detecting an AC current, in a non-contact state, flowing through the detection electric path 50, and for outputting a voltage signal Vi indicating a waveform of the current in a state where a phase when the AC current flows through the detection electric path 50 in a second direction B is opposite to a phase when the AC current flows through the detection electric path 50 in a first direction A opposite to the second direction B. The current detection part 5 also outputs the voltage signal Vi, in a case of the first direction A, in a state where a phase difference from the voltage signal Vv ranges from -90° to +90°. In addition, the power transmission direction detector includes: binarization parts 6, 7 for outputting binarized signals S1, S2 of the voltage signals Vv, Vi; and a processing part 8 for deciding, when a duty ratio of a logical AND of the binarized signals S1, S2 is 0.25 or more, that power is transmitted in the first direction A, and, when the duty ratio is less than 0.25, that the power is transmitted in the second direction B, and for displaying the power transmission direction on a display part 9.

Description

本発明は、検出電路における送電方向(電力の潮流方向)を検出する送電方向検出装置に関するものである。   The present invention relates to a power transmission direction detection device that detects a power transmission direction (power flow direction) in a detection electric circuit.

この種の送電方向検出装置として、本願出願人は下記特許文献1に開示されている電力測定器を既に提案している。この電力測定器は、測定電路(被測定電路)の電圧および電流を検出すると共に、検出した電圧および電流に基づいて測定電路に発生する有効電力を算出する電力測定器であって、算出した有効電力の極性に基づいて、測定電路における送電方向(電力の潮流方向)を測定可能に構成されて、送電方向検出装置としても機能する。具体的には、この電力測定器は、送電方向検出装置として機能する場合、有効電力の極性がプラス(+)のときには、測定電路には電源側から負荷に向けて電力が送電されている(電力の潮流方向が「消費」である)と検出し、有効電力の極性がマイナス(−)のときには、測定電路には負荷から電源側に向けて電力が送電されている(電力の潮流方向が「回生」である)と検出している。   As this type of power transmission direction detection device, the present applicant has already proposed a power measuring instrument disclosed in Patent Document 1 below. This power measuring device is a power measuring device that detects the voltage and current of the measurement circuit (measured circuit) and calculates the effective power generated in the measurement circuit based on the detected voltage and current. Based on the polarity of electric power, it is comprised so that measurement of the power transmission direction (power flow direction) in a measurement electric circuit is possible, and it functions also as a power transmission direction detection apparatus. Specifically, when this power measuring device functions as a power transmission direction detection device, when the polarity of the active power is positive (+), power is transmitted from the power supply side to the load on the measurement circuit ( When the power flow direction is “consumption” and the polarity of the active power is negative (−), power is transmitted from the load to the power supply side on the measurement circuit (the power flow direction is "Regeneration").

特開平11−64403号公報(第2頁、第4図)Japanese Patent Laid-Open No. 11-64403 (2nd page, FIG. 4)

ところが、この送電方向検出装置(電力測定器)には、以下のような改善すべき課題が存在している。すなわち、例えば、屋内配線の改修工事を行う場合、工事の作業者が所望の配線を検出電路としてその送電方向(電力の潮流方向)を知りたい場合がある。しかしながら、上記した従来の送電方向検出装置では、この送電方向を検出するに際して、検出電路の電流および電圧を検出し、さらに検出した電流および電圧に基づいて有効電力を算出しなければならない。このため、この送電方向検出装置には、有効電力を算出する処理が必要になることから処理全体が複雑化し、その結果として装置コストが上昇するという改善すべき課題が存在している。   However, this power transmission direction detection device (power measuring device) has the following problems to be improved. That is, for example, when renovating an indoor wiring, the worker of the construction may want to know the power transmission direction (the power flow direction) using the desired wiring as a detection power circuit. However, in the conventional power transmission direction detection device described above, when detecting the power transmission direction, it is necessary to detect the current and voltage of the detection circuit, and to calculate the active power based on the detected current and voltage. For this reason, the power transmission direction detection device has a problem to be improved that the processing is complicated because the processing for calculating the active power is required, and as a result, the device cost increases.

また、この課題を改善する際に、検出電路の電流および電圧の検出のために検出電路を構成する芯線(導電線)に送電方向検出装置を電気的に接続する作業を実施するのは工事の作業者にとって煩わしいことから、この検出電路の芯線への送電方向検出装置の接続作業を省くことが好ましい。この場合、検出電路の電流および電圧を非接触で検出する技術は公知であって、その方式も多種存在しており(例えば、本願出願人が既に提案している特開2012−137496号公報に開示の技術)、これらのうちの任意の1つを利用することが可能である。   In order to improve this problem, it is necessary to carry out the work of electrically connecting the power transmission direction detection device to the core wire (conductive wire) constituting the detection electric circuit for the detection of the current and voltage of the detection electric circuit. Since it is troublesome for the operator, it is preferable to omit the connection work of the power transmission direction detection device to the core wire of the detection electric circuit. In this case, a technique for detecting the current and voltage of the detection circuit in a non-contact manner is known, and there are various methods (for example, Japanese Patent Laid-Open No. 2012-137496 already proposed by the applicant of the present application). Disclosure technology), any one of these can be used.

本発明は、かかる課題に鑑みてなされたものであり、有効電力を算出する処理を実行することなく、検出電路の送電方向を非接触で検出し得る送電方向検出装置を提供することを主目的とする。   The present invention has been made in view of such a problem, and it is a main object of the present invention to provide a power transmission direction detection device that can detect the power transmission direction of a detection electric circuit in a non-contact manner without executing processing for calculating active power. And

上記目的を達成すべく請求項1記載の送電方向検出装置は、検出電路に印加されている交流電圧の電圧波形を非接触で検出して出力する電圧検出部と、前記交流電圧の印加状態において前記検出電路に流れる交流電流の電流波形を非接触で検出すると共に、検出した当該電流波形を、当該交流電流が当該検出電路に第1の向きで流れているときの位相に対して当該第1の向きとは逆の第2の向きで流れているときの位相が逆位相となる状態で出力する電流検出部とを備えて、検出した前記電圧波形と前記電流波形とに基づいて前記検出電路における送電方向を検出する送電方向検出装置であって、前記電流検出部は、前記交流電流が前記第1の向きで流れているときには、前記電圧波形の位相を基準としてマイナス90°以上プラス90°以下の範囲内の位相差状態で前記電流波形を出力し、前記電圧波形をゼロボルトを基準として二値化して第1二値化信号を出力する第1二値化部と、前記電流波形をゼロアンペアを基準として二値化して第2二値化信号を出力する第2二値化部と、前記第1二値化信号および前記第2二値化信号の論理積についてのデューティ比が0.25以上のときには前記送電方向は前記第1の向きであると検出し、当該デューティ比が0.25未満のときには前記送電方向は前記第2の向きであると検出する処理部と、前記処理部で検出された前記送電方向の情報を出力する第1出力部とを備えている。   In order to achieve the above object, a power transmission direction detection device according to claim 1 is configured to detect a voltage waveform of an alternating voltage applied to a detection electric circuit in a non-contact manner and output the detected voltage waveform, and to apply the alternating voltage. The current waveform of the alternating current flowing through the detection circuit is detected in a non-contact manner, and the detected current waveform is detected with respect to the phase when the alternating current flows through the detection circuit in the first direction. And a current detection unit that outputs in a state in which the phase when flowing in the second direction opposite to the direction of is opposite to the direction of the detection, and the detection electric circuit based on the detected voltage waveform and the current waveform In the power transmission direction detecting device for detecting a power transmission direction in the above, the current detection unit, when the alternating current is flowing in the first direction, has a phase of the voltage waveform minus 90 ° or more plus 90 °. Less than A first binarization unit that outputs the current waveform in a phase difference state within the range of the above, binarizes the voltage waveform with reference to zero volts, and outputs a first binarized signal; And a second binarization unit that binarizes and outputs a second binarized signal, and a duty ratio for a logical product of the first binarized signal and the second binarized signal is 0.25 The processing unit detects that the power transmission direction is the first direction at the above time, and detects that the power transmission direction is the second direction when the duty ratio is less than 0.25. A first output unit that outputs information of the detected power transmission direction.

また、請求項2記載の送電方向検出装置は、前記処理部は、前記第1二値化信号の立ち上がり時における前記第2二値化信号の論理に基づいて、当該論理がLowのときには前記交流電圧の位相に対して前記交流電流の位相が遅れた状態にあり、当該論理がHighのときには前記交流電圧の位相に対して前記交流電流の位相が進んだ状態にあると検出し、前記処理部で検出された前記交流電圧の前記位相に対する前記交流電流の前記位相の前記状態の情報を出力する第2出力部とを備えている。   The power transmission direction detection device according to claim 2, wherein the processing unit is configured to change the alternating current when the logic is low based on the logic of the second binarized signal when the first binarized signal rises. When the phase of the alternating current is delayed with respect to the phase of the voltage and the logic is High, it is detected that the phase of the alternating current is advanced with respect to the phase of the alternating voltage, and the processing unit And a second output unit that outputs information on the state of the phase of the alternating current with respect to the phase of the alternating voltage detected in step (b).

請求項1記載の送電方向検出装置によれば、電圧検出部、電流検出部、第1二値化部、第2二値化部、処理部および第1出力部を備えたことにより、検出電路で送電される有効電力を算出する処理を実行することなく、検出電路の送電方向を非接触で検出して、送電方向の情報を第1出力部に出力することができる。したがって、作業者は、第1出力部から出力される情報に基づいて、検出電路の送電方向を確実に認識することができる。   According to the power transmission direction detection device according to claim 1, the voltage detection unit, the current detection unit, the first binarization unit, the second binarization unit, the processing unit, and the first output unit are provided. Without executing the process of calculating the active power transmitted in step 1, the power transmission direction of the detected electric circuit can be detected in a non-contact manner, and the information on the power transmission direction can be output to the first output unit. Therefore, the worker can surely recognize the power transmission direction of the detection electric circuit based on the information output from the first output unit.

請求項2記載の送電方向検出装置によれば、検出した送電方向が第1の向きと一致するように検出電路にクランプすることにより、第2出力部から出力される情報に基づいて、交流電圧の位相に対する交流電流の位相状態(交流電圧の位相に対して交流電流の位相が進んでいるか遅れているか)を非接触で検出することができる。   According to the power transmission direction detection device according to claim 2, the AC voltage is determined based on the information output from the second output unit by clamping to the detection electric circuit so that the detected power transmission direction coincides with the first direction. The phase state of the alternating current with respect to the phase of the current (whether the phase of the alternating current is advanced or delayed with respect to the phase of the alternating voltage) can be detected without contact.

送電方向検出装置1の構成を示す構成図である。1 is a configuration diagram illustrating a configuration of a power transmission direction detection device 1. FIG. 送電方向検出装置1の処理部8および表示部9の構成を説明するための説明図である。It is explanatory drawing for demonstrating the structure of the process part 8 and the display part 9 of the power transmission direction detection apparatus 1. FIG. 送電方向検出装置1の使用状態での斜視図である。It is a perspective view in the use condition of power transmission direction detection apparatus. 送電方向検出装置1の動作を説明するための波形図である。4 is a waveform diagram for explaining the operation of the power transmission direction detection device 1. FIG. 送電方向検出装置1の動作を説明するための他の波形図である。It is another waveform diagram for demonstrating operation | movement of the power transmission direction detection apparatus.

以下、送電方向検出装置の実施の形態について、添付図面を参照して説明する。   Hereinafter, embodiments of a power transmission direction detection device will be described with reference to the accompanying drawings.

最初に、送電方向検出装置の一例としての図1に示す送電方向検出装置1の構成について説明する。送電方向検出装置1は、クランプ部2、センサ本体部3、電圧検出部4、電流検出部5、第1二値化部6、第2二値化部7、処理部8および出力部(後述するように本例では一例として表示部)9を備え、検出電路50における送電方向を検出し得るように構成されている。なお、本例では、図1,2に示すように、検出電路50は、導体で構成された芯線50a、および芯線50aの外周を覆う絶縁被覆50bを備えて構成されているが、検出電路50は芯線50aのみで構成されるものであってもよい。   Initially, the structure of the power transmission direction detection apparatus 1 shown in FIG. 1 as an example of a power transmission direction detection apparatus is demonstrated. The power transmission direction detection device 1 includes a clamp unit 2, a sensor body unit 3, a voltage detection unit 4, a current detection unit 5, a first binarization unit 6, a second binarization unit 7, a processing unit 8, and an output unit (described later). In this example, the display unit 9 is provided as an example, and is configured to detect the power transmission direction in the detection circuit 50. In this example, as shown in FIGS. 1 and 2, the detection electric circuit 50 includes a core wire 50 a made of a conductor and an insulating coating 50 b that covers the outer periphery of the core wire 50 a. May be constituted only by the core wire 50a.

クランプ部2は、合成樹脂材料(電気的絶縁性を有する材料)を用いてU字状、または互いの一端部同士が接離可能に他端部同士が連結された一対の弧状(本例では一例として、図1,3に示すようにU字状)に形成されたクランプアーム11を備えて、このクランプアーム11で検出電路50をクランプ可能(クランプアーム11間に検出電路50を導入可能)に構成されている。   The clamp portion 2 is U-shaped using a synthetic resin material (material having electrical insulation), or a pair of arc shapes in which the other end portions are connected to each other so that one end portions can be brought into contact with and separated from each other (in this example, As an example, a clamp arm 11 formed in a U shape as shown in FIGS. 1 and 3 is provided, and the detection electric circuit 50 can be clamped by this clamp arm 11 (the detection electric circuit 50 can be introduced between the clamp arms 11). It is configured.

クランプアーム11内には、電圧検出部4の一部を構成する後述の検出電極4aが配設されていると共に、電流検出部5の一部を構成する後述の磁電変換素子5aおよび磁気コア5bが配設されている。   In the clamp arm 11, a later-described detection electrode 4a constituting a part of the voltage detection unit 4 is disposed, and a later-described magnetoelectric conversion element 5a and a magnetic core 5b constituting a part of the current detection unit 5 are disposed. Is arranged.

センサ本体部3は、合成樹脂材料を用いて長尺な筒体(例えば、片手で掴むことが可能な太さであって、両端が閉塞された多角筒体や円筒体。本例では一例として、図1〜図3に示すような四角筒体)に形成されて、長さ方向の一方の端部にクランプ部2が配設されている。また、センサ本体部3の内部には、電圧検出部4、電流検出部5、第1二値化部6、第2二値化部7、処理部8および表示部9が配設されている。   The sensor body 3 is a long cylindrical body made of a synthetic resin material (for example, a polygonal cylindrical body or a cylindrical body having a thickness that can be grasped with one hand and closed at both ends. In this example, as an example 1 to 3, and a clamp portion 2 is disposed at one end portion in the length direction. In addition, a voltage detection unit 4, a current detection unit 5, a first binarization unit 6, a second binarization unit 7, a processing unit 8, and a display unit 9 are disposed inside the sensor body 3. .

電圧検出部4は、検出電路50に印加されている交流電圧V1の電圧波形を非接触で検出して出力する。一例として、電圧検出部4は、上記した特開2012−137496号公報に開示の電圧検出回路と同等に構成されて、検出電路50(本例では検出電路50の芯線50a)と容量結合する検出電極4aと、検出電路50および検出電極4a間に流れる電流に基づいて検出電路50(本例では検出電路50の芯線50a)に印加されている交流電圧V1と同電圧で、かつ同位相の参照電位信号を生成する電圧検出回路4bとを備えている。この場合、検出電極4aは、クランプアーム11内に配設されている。また、電圧検出回路4bは、参照電位信号と同位相(つまり、交流電圧V1と同位相)で、かつ後段の構成要素(第1二値化部6)で処理し得る電圧に降圧された電圧信号Vvについても、交流電圧V1の電圧波形を示す信号(交流信号)として同時に生成して出力する。   The voltage detection unit 4 detects and outputs the voltage waveform of the AC voltage V1 applied to the detection electric circuit 50 in a non-contact manner. As an example, the voltage detection unit 4 is configured in the same manner as the voltage detection circuit disclosed in the above-described Japanese Patent Application Laid-Open No. 2012-137497, and is detected by capacitive coupling with the detection circuit 50 (in this example, the core wire 50a of the detection circuit 50). Reference with the same voltage and phase as the AC voltage V1 applied to the detection electric circuit 50 (in this example, the core wire 50a of the detection electric circuit 50) based on the current flowing between the electrode 4a and the detection electric circuit 50 and the detection electrode 4a And a voltage detection circuit 4b for generating a potential signal. In this case, the detection electrode 4 a is disposed in the clamp arm 11. Further, the voltage detection circuit 4b has the same voltage as that of the reference potential signal (that is, the same phase as the AC voltage V1) and a voltage that has been stepped down to a voltage that can be processed by a subsequent component (first binarization unit 6). The signal Vv is also simultaneously generated and output as a signal (AC signal) indicating the voltage waveform of the AC voltage V1.

電流検出部5は、交流電圧V1の印加状態において検出電路50に流れる交流電流I1(交流電圧V1と同一周期の交流電流)の電流波形を非接触で検出して出力する。一例として、電流検出部5は、上記した特開2012−137496号公報に開示の電流検出回路と同等に構成されて、クランプアーム11内に配設された磁電変換素子(例えばホール素子などの磁束を検出して電気信号に変換して出力する素子)5aと、クランプアーム11内に配設された磁気コア5bと、磁電変換素子5aから出力される電気信号を増幅して電圧信号Viとして出力する電流検出回路5cとを備えている。   The current detection unit 5 detects and outputs a current waveform of an alternating current I1 (an alternating current having the same cycle as the alternating voltage V1) flowing in the detection circuit 50 in an application state of the alternating voltage V1 in a non-contact manner. As an example, the current detection unit 5 is configured in the same manner as the current detection circuit disclosed in the above-described Japanese Patent Application Laid-Open No. 2012-137497, and a magnetoelectric conversion element (for example, a magnetic flux such as a Hall element) disposed in the clamp arm 11. 5a, a magnetic core 5b disposed in the clamp arm 11, and an electric signal output from the magnetoelectric conversion element 5a are amplified and output as a voltage signal Vi. Current detection circuit 5c.

この場合、磁気コア5bは、クランプ部2でクランプされている検出電路50に交流電流I1が流れることに起因して検出電路50の周囲に発生する磁束を効率よく磁電変換素子5aに誘導する。また、磁電変換素子5aは、交流電流I1と同位相の電気信号を出力する。したがって、電流検出回路5cは、交流電流I1と同位相の電圧信号Viを、交流電流I1の電流波形を示す信号(交流信号)として出力する。   In this case, the magnetic core 5b efficiently guides the magnetic flux generated around the detection electric circuit 50 to the magnetoelectric conversion element 5a due to the alternating current I1 flowing through the detection electric circuit 50 clamped by the clamp unit 2. Further, the magnetoelectric conversion element 5a outputs an electric signal having the same phase as the alternating current I1. Therefore, the current detection circuit 5c outputs the voltage signal Vi having the same phase as the alternating current I1 as a signal (alternating current signal) indicating the current waveform of the alternating current I1.

なお、検出電路50の周囲に発生する磁束の向きは、クランプされている検出電路50に流れる交流電流I1の向きが変わったときには反転する。このため、磁電変換素子5aは、交流電流I1がクランプされている検出電路50に第1の向き(図2,3において矢印Aの向き。本例では一例として後述する矢印マーク31aの向き)で流れているときの位相に対して、交流電流I1が検出電路50に第1の向きとは逆の第2の向き(図2,3において矢印Bの向き。本例では一例として後述する矢印マーク31bの向き)で流れているときの位相が逆位相となる状態で電気信号を出力する。これにより、電流検出回路5c(すなわち、電流検出部5)は、クランプされている検出電路50に流れる交流電流I1の向きが変わったときには位相が反転する電圧信号Viを出力する。   The direction of the magnetic flux generated around the detection electric circuit 50 is reversed when the direction of the alternating current I1 flowing through the clamped detection electric circuit 50 is changed. For this reason, the magnetoelectric conversion element 5a is in the first direction (the direction of the arrow A in FIGS. 2 and 3; the direction of the arrow mark 31a described later as an example in this example) on the detection electric circuit 50 in which the alternating current I1 is clamped. A second direction (the direction of arrow B in FIGS. 2 and 3, which is opposite to the first direction) of alternating current I <b> 1 in detection circuit 50 with respect to the phase when it is flowing. The electrical signal is output in a state where the phase when flowing in the direction (31b) is opposite. Thereby, the current detection circuit 5c (that is, the current detection unit 5) outputs the voltage signal Vi whose phase is inverted when the direction of the alternating current I1 flowing through the clamped detection circuit 50 is changed.

また、検出電路50に流れる交流電流I1の交流電圧V1に対する位相は、検出電路50が誘導性の負荷に接続されているか、容量性の負荷に接続されているかにより、交流電圧V1の位相を基準としてマイナス(−)90°以上プラス(+)90°以下の範囲で変化する。本例では一例として、電流検出部5は、クランプされている検出電路50に交流電流I1が第1の向きAで流れているときには、交流電圧V1についての電圧信号Vvの電圧波形の位相を基準として、マイナス90°以上プラス90°以下の範囲内の位相差状態で交流電流I1についての電圧信号Viを出力するように構成されている。したがって、クランプされている検出電路50に交流電流I1が第2の向きBで流れているときには、電流検出部5は、電圧信号Vvの電圧波形の位相を基準として、プラス90°以上プラス270°以下の範囲内の位相差状態で交流電流I1についての電圧信号Viを出力する。   The phase of the alternating current I1 flowing through the detection circuit 50 with respect to the alternating voltage V1 is based on the phase of the alternating voltage V1 depending on whether the detection circuit 50 is connected to an inductive load or a capacitive load. As a result, it changes in a range from minus (−) 90 ° to plus (+) 90 °. In this example, as an example, when the alternating current I1 flows in the clamped detection circuit 50 in the first direction A, the current detection unit 5 uses the phase of the voltage waveform of the voltage signal Vv for the alternating voltage V1 as a reference. As described above, the voltage signal Vi for the alternating current I1 is output in a phase difference state within a range of minus 90 ° to plus 90 °. Therefore, when the alternating current I1 flows in the clamped detection circuit 50 in the second direction B, the current detection unit 5 is plus 90 ° or more plus 270 ° with reference to the phase of the voltage waveform of the voltage signal Vv. A voltage signal Vi for the alternating current I1 is output in a phase difference state within the following range.

第1二値化部6は、例えばコンパレータで構成されて、交流信号としての電圧信号Vvを入力すると共に、基準電位(グランド電位。ゼロボルト)を基準として電圧信号Vvを二値化信号(デューティ比が0.5で、交流電圧V1と同一周期の電圧パルス)S1に変換して出力する。具体的には、第1二値化部6は、電圧信号Vvが基準電位未満のとき(つまり、電圧信号Vvが負電圧のとき)には、後段の処理部8において論理Lowと検出される電圧レベル(ゼロボルト)となり、電圧信号Vvが基準電位以上のとき(つまり、電圧信号Vvが正電圧のとき)には、処理部8において論理Highと検出される電圧レベル(処理部8の電源電圧に近い電圧レベル)となる二値化信号S1を処理部8に出力する。   The first binarization unit 6 is configured by a comparator, for example, and receives the voltage signal Vv as an AC signal, and also converts the voltage signal Vv into a binarization signal (duty ratio) with reference to a reference potential (ground potential, zero volts). Is 0.5, a voltage pulse having the same cycle as the AC voltage V1) S1 is converted and output. Specifically, when the voltage signal Vv is less than the reference potential (that is, when the voltage signal Vv is a negative voltage), the first binarization unit 6 is detected as logic low in the subsequent processing unit 8. When the voltage level is zero volts and the voltage signal Vv is equal to or higher than the reference potential (that is, when the voltage signal Vv is a positive voltage), the voltage level detected by the processing unit 8 as logic high (the power supply voltage of the processing unit 8) The binarized signal S1 having a voltage level close to (2) is output to the processing unit 8.

第2二値化部7は、例えばコンパレータで構成されて、交流信号としての電圧信号Viを入力すると共に、基準電位(グランド電位。ゼロボルト)を基準として電圧信号Viを二値化信号(デューティ比が0.5で、交流電流I1と同一周期の電圧パルス)S2に変換して出力する。具体的には、第2二値化部7は、電圧信号Viが基準電位未満のとき(つまり、電圧信号Viが負電圧のとき)には、後段の処理部8において論理Lowと検出される電圧レベル(ゼロボルト)となり、電圧信号Viが基準電位以上のとき(つまり、電圧信号Viが正電圧のとき)には、処理部8において論理Highと検出される電圧レベル(処理部8の電源電圧に近い電圧レベル)となる二値化信号S2を処理部8に出力する。   The second binarization unit 7 is configured by a comparator, for example, and receives the voltage signal Vi as an AC signal, and also converts the voltage signal Vi into a binarized signal (duty ratio) with reference to a reference potential (ground potential, zero volts). Is 0.5, a voltage pulse having the same cycle as the alternating current I1) S2 and output. Specifically, when the voltage signal Vi is less than the reference potential (that is, when the voltage signal Vi is a negative voltage), the second binarization unit 7 detects a logic low in the subsequent processing unit 8. When the voltage level is zero volts and the voltage signal Vi is equal to or higher than the reference potential (that is, when the voltage signal Vi is a positive voltage), the voltage level detected by the processing unit 8 as logic high (the power supply voltage of the processing unit 8) The binarized signal S2 having a voltage level close to (2) is output to the processing unit 8.

処理部8は、本例では一例として、図2に示すように、2つの二値化信号S1,S2を入力すると共に、これらの二値化信号S1,S2の論理積を示す論理積信号S3を出力する論理積回路21と、論理積信号S3のデューティ比を検出すると共に、検出したデューティ比に基づいて検出電路50における送電方向を検出する方向検出回路22とを備えている。また、処理部8は、2つの二値化信号S1,S2を入力すると共に、これらの二値化信号S1の位相に対して二値化信号S2の位相が進んでいるか否かを検出する位相検出回路23を備えている。   As an example in this example, the processing unit 8 inputs two binarized signals S1 and S2 and a logical product signal S3 indicating the logical product of these binarized signals S1 and S2, as shown in FIG. And a direction detection circuit 22 for detecting the duty ratio of the logical product signal S3 and detecting the power transmission direction in the detection circuit 50 based on the detected duty ratio. The processing unit 8 receives the two binarized signals S1 and S2 and detects whether the phase of the binarized signal S2 is advanced with respect to the phase of the binarized signal S1. A detection circuit 23 is provided.

具体的には、論理積回路21は、一例として、2入力の論理積演算素子で構成されて、二値化信号S1,S2の論理積を示す論理積信号S3を例えば正論理(二値化信号S1,S2の論理が共にHighのときにのみ論理Highとなる論理)で出力する。なお、論理積回路21は、二値化信号S1,S2の論理積を示す論理積信号S3を負論理で出力してもよいのは勿論である。   Specifically, the AND circuit 21 includes, for example, a 2-input AND operation element, and generates an AND signal S3 indicating the AND of the binarized signals S1 and S2, for example, positive logic (binarization). The logic of the signals S1 and S2 is output only when the logic of the signals S1 and S2 is both High. Of course, the logical product circuit 21 may output a logical product signal S3 indicating the logical product of the binarized signals S1 and S2 in negative logic.

方向検出回路22は、具体的には、一例として、交流電圧V1や交流電流I1の周波数に対して十分に高い周波数のクロックで作動する2つのカウンタと、各カウンタのカウント値に基づいて論理積信号S3のデューティ比が0.25以上であるか否かを検出すると共に、デューティ比が0.25以上のときには第1検出信号S4を出力し、デューティ比が0.25未満のときには第2検出信号S5を出力する演算回路(いずれも図示せず)とを備えている。   Specifically, for example, the direction detection circuit 22 includes two counters that operate with a clock having a sufficiently high frequency with respect to the frequency of the AC voltage V1 and the AC current I1, and a logical product based on the count value of each counter. Whether or not the duty ratio of the signal S3 is 0.25 or more is detected, and when the duty ratio is 0.25 or more, the first detection signal S4 is output, and when the duty ratio is less than 0.25, the second detection is performed. And an arithmetic circuit (none of which is shown) for outputting the signal S5.

この場合、例えば、2つのカウンタのうちの一方のカウンタは、論理積信号S3の入力の開始タイミング(正論理のときには、論理Lowから論理Highになるタイミング)の直後のクロックに同期してカウント値がリセットされると共に、その次のクロックからカウント動作を開始し、かつこのカウント動作を論理積信号S3の入力期間中だけ実行する。つまり、この一方のカウンタは、論理積信号S3のパルス幅を検出する。一方、2つのカウンタのうちの他方のカウンタは、論理積信号S3の入力の開始タイミング(正論理のときには、論理Lowから論理Highになるタイミング)の直後のクロックに同期してカウント値がリセットされると共に、その次のクロックからカウント動作を開始し、かつこのカウント動作を、次の新たな論理積信号S3の入力まで(次に、カウント値がリセットされるまで)実行する。つまり、この他方のカウンタは、論理積信号S3の周期を検出する。   In this case, for example, one of the two counters counts in synchronization with the clock immediately after the input start timing of the logical product signal S3 (at the time of positive logic, the timing of changing from logic low to logic high). Is reset, the count operation is started from the next clock, and this count operation is executed only during the input period of the logical product signal S3. That is, this one counter detects the pulse width of the logical product signal S3. On the other hand, the counter value of the other counter of the two counters is reset in synchronization with the clock immediately after the input start timing of the logical product signal S3 (at the time of positive logic, the timing when the logic low changes to the logic high). At the same time, the count operation is started from the next clock, and this count operation is executed until the next new logical product signal S3 is input (until the count value is reset next). That is, the other counter detects the cycle of the logical product signal S3.

演算回路は、例えば、2つのカウンタ毎に設けられて、各カウンタのカウント値をカウンタのクロックに同期して入力すると共に保持するラッチと、上記の一方のカウンタのカウント値を保持しているラッチの出力を、論理積信号S3の入力の終了後であって次の新たな論理積信号S3の入力までの間に入力して2桁シフトすることでカウント値を4倍にするシフトレジスタと、一例として各カウンタのカウント値がリセットされるタイミングに同期してシフトレジスタの出力と他方のカウンタのカウント値とを比較して、シフトレジスタの出力が他方のカウンタのカウント値以上のとき(すなわち、論理積信号S3のデューティ比が0.25以上のとき)には第1検出信号S4を出力し、シフトレジスタの出力が他方のカウンタのカウント値未満のとき(すなわち、論理積信号S3のデューティ比が0.25未満のとき)には第2検出信号S5を出力するコンパレータとを備えている。   The arithmetic circuit is provided for every two counters, for example, a latch that inputs and holds the count value of each counter in synchronization with the clock of the counter, and a latch that holds the count value of one of the counters A shift register that quadruples the count value by inputting two outputs after the input of the logical product signal S3 and before the input of the next new logical product signal S3, and As an example, the output of the shift register is compared with the count value of the other counter in synchronization with the timing at which the count value of each counter is reset, and when the output of the shift register is equal to or greater than the count value of the other counter (that is, When the duty ratio of the logical product signal S3 is 0.25 or more), the first detection signal S4 is output, and the output of the shift register is the count of the other counter. When (i.e., the duty ratio of the logical product signal S3 when less than 0.25) than in and a comparator which outputs a second detection signal S5.

位相検出回路23は、具体的には一例として、電圧信号Vvの二値化信号S1をクロックとして作動して、電圧信号Viの二値化信号S2についての論理状態を保持する1つのD−FFで構成されている。この構成により、デューティ比が0.5の二値化信号S1の位相に対して、この二値化信号S1と同一周期でデューティ比が0.5の二値化信号S2の位相が進んでいる位相状態のときには、二値化信号S1の立ち上がりのタイミングでの二値化信号S2は論理がHighの論理状態となる。一方、この二値化信号S1の位相に対してこの二値化信号S2の位相が遅れているときには、二値化信号S1の立ち上がりのタイミングでの二値化信号S2は論理がLowの論理状態となる。したがって、D−FFで構成されている位相検出回路23は、二値化信号S2の位相が進んでいる位相状態のときにはQ出力端子から論理がHighの第3検出信号S6を出力し、二値化信号S2の位相が遅れている位相状態のときにはQB(Qバー)出力端子から論理がHighの第4検出信号S7を出力する。   Specifically, as an example, the phase detection circuit 23 operates by using the binary signal S1 of the voltage signal Vv as a clock, and holds one logic state for the binary signal S2 of the voltage signal Vi. It consists of With this configuration, the phase of the binarized signal S2 with a duty ratio of 0.5 is advanced in the same cycle as the binarized signal S1 with respect to the phase of the binarized signal S1 with a duty ratio of 0.5. In the phase state, the binarized signal S2 at the rising timing of the binarized signal S1 is in a logic state in which the logic is High. On the other hand, when the phase of the binarized signal S2 is delayed with respect to the phase of the binarized signal S1, the binarized signal S2 at the rising timing of the binarized signal S1 is in a logic state in which the logic is low. It becomes. Therefore, the phase detection circuit 23 composed of D-FF outputs the third detection signal S6 whose logic is High from the Q output terminal when the phase of the binarized signal S2 is advanced, and the binary signal S2 is binary. When the phase of the signal S2 is delayed, the fourth detection signal S7 whose logic is High is output from the QB (Q bar) output terminal.

なお、上記した方向検出回路22および位相検出回路23の具体例はあくまでも一例であり、他の公知の論理回路を組み合わせて、方向検出回路22や位相検出回路23を構成することもできる。また、方向検出回路22をCPUで構成して、論理積信号S3のパルス幅および周期の検出と、論理積信号S3のパルス幅と周期とから算出される論理積信号S3のデューティ比が0.25以上であるか否かの検出とをソフトウェアで実行して、第1検出信号S4および第2検出信号S5を出力するようにしてもよい。また、方向検出回路22をCPUで構成する場合、論理積回路21の機能についてもCPUがソフトウェアで実行する構成を採用することもできる。また、位相検出回路23についてもCPUで構成して、二値化信号S1の位相に対する二値化信号S2の位相状態をソフトウェアで実行して、第3検出信号S6および第4検出信号S7を出力するようにしてもよい。また、この場合、論理積回路21、方向検出回路22および位相検出回路23の全体をCPUで構成することもできる。   The specific examples of the direction detection circuit 22 and the phase detection circuit 23 described above are merely examples, and the direction detection circuit 22 and the phase detection circuit 23 can be configured by combining other known logic circuits. Further, the direction detection circuit 22 is constituted by a CPU, and the duty ratio of the logical product signal S3 calculated from the detection of the pulse width and cycle of the logical product signal S3 and the pulse width and cycle of the logical product signal S3 is 0. The detection of whether or not 25 or more may be executed by software to output the first detection signal S4 and the second detection signal S5. When the direction detection circuit 22 is configured by a CPU, a configuration in which the CPU executes the software with respect to the function of the AND circuit 21 can also be adopted. The phase detection circuit 23 is also configured by a CPU, and the phase state of the binarized signal S2 with respect to the phase of the binarized signal S1 is executed by software, and the third detection signal S6 and the fourth detection signal S7 are output. You may make it do. In this case, the logical product circuit 21, the direction detection circuit 22, and the phase detection circuit 23 can be entirely constituted by a CPU.

出力部9は、本例では一例としてLCD(Liquid Crystal Display)などの表示部(以下、「表示部9」ともいう)で構成されている。また、表示部9は、図2,3に示すように、一例として、クランプ部2にクランプされている検出電路50の送電方向を表示するための第1出力部としての第1表示部31と、二値化信号S1の位相に対する二値化信号S2の位相状態(すなわち、交流電圧V1の位相に対する交流電流I1の位相状態)を表示するための第2出力部としての第2表示部32とを備えている。なお、出力部9は、表示部に限定されず、例えば、外部装置への情報(データ)の送信を行う送信部で構成することもできる。この構成を採用したときには、第1出力部としての第1送信部と第2出力部としての第2送信部を備えて送信部を構成して、送電方向を示す情報については第1送信部から、また位相の状態を示す情報については第2送信部から外部装置に出力する。   In this example, the output unit 9 includes a display unit such as an LCD (Liquid Crystal Display) (hereinafter also referred to as “display unit 9”). As shown in FIGS. 2 and 3, the display unit 9 includes, as an example, a first display unit 31 as a first output unit for displaying the power transmission direction of the detection electric circuit 50 clamped by the clamp unit 2. A second display unit 32 as a second output unit for displaying the phase state of the binarized signal S2 with respect to the phase of the binarized signal S1 (that is, the phase state of the alternating current I1 with respect to the phase of the AC voltage V1); It has. Note that the output unit 9 is not limited to the display unit, and may be configured by, for example, a transmission unit that transmits information (data) to an external device. When this configuration is adopted, the transmission unit is configured by including the first transmission unit as the first output unit and the second transmission unit as the second output unit, and information indicating the power transmission direction is obtained from the first transmission unit. In addition, information indicating the phase state is output from the second transmitter to an external device.

具体的には、第1表示部31は、一例として、矢印マーク31aと、この矢印マーク31aと隣接して平行に配置されると共にこの矢印マーク31aとは逆の方向を示す矢印マーク31bとを表示可能に構成されている。また、第1表示部31は、方向検出回路22から第1検出信号S4を入力しているときには矢印マーク31aを表示状態に移行させ、第2検出信号S5を入力しているときには矢印マーク31bを表示状態に移行させる。また、第1表示部31は、図1,2,3に示すように、各矢印マーク31a,31bがセンサ本体部3の1つの側面3aから露出し、かつクランプ部2にクランプされているときの検出電路50の長さ方向と平行となるように、センサ本体部3に配設されている。   Specifically, as an example, the first display unit 31 includes an arrow mark 31a and an arrow mark 31b that is arranged adjacent to and parallel to the arrow mark 31a and that indicates a direction opposite to the arrow mark 31a. It is configured to be displayable. The first display unit 31 shifts the arrow mark 31a to the display state when the first detection signal S4 is input from the direction detection circuit 22, and the arrow mark 31b when the second detection signal S5 is input. Transition to the display state. In addition, as shown in FIGS. 1, 2, and 3, the first display unit 31 is exposed when each arrow mark 31 a and 31 b is exposed from one side surface 3 a of the sensor body 3 and is clamped to the clamp unit 2. The sensor main body 3 is arranged so as to be parallel to the length direction of the detection electric circuit 50.

なお、検出電路50の送電方向を表示するために、互いに逆方向を示す一対の矢印マーク31a,31bを表示可能に第1表示部31を構成する例について上記したが、これに限定されず、例えば、両端に矢印が形成された1つの矢印マークにおける検出電路50の送電方向に対応する側の矢印部位を選択的に点灯させるように第1表示部31を構成することもできるなど、種々の構成を採用することができる。   In addition, in order to display the power transmission direction of the detection electric circuit 50, although it described above about the example which comprises the 1st display part 31 so that a pair of arrow mark 31a, 31b which shows a mutually reverse direction can be displayed, it is not limited to this, For example, the first display unit 31 can be configured to selectively light the arrow portion on the side corresponding to the power transmission direction of the detection electric circuit 50 in one arrow mark having arrows formed at both ends. A configuration can be employed.

第2表示部32は、一例として、二値化信号S1の位相に対して二値化信号S2の位相が進んでいる位相状態(すなわち、交流電圧V1の位相に対して交流電流I1の位相が進んでいる位相状態)を表示するためのマーク32a(本例では一例として、この位相状態を示す文字「LEAD」のマーク)と、二値化信号S1の位相に対して二値化信号S2の位相が遅れている位相状態(すなわち、交流電圧V1の位相に対して交流電流I1の位相が遅れている位相状態)を表示するためのマーク32b(本例では一例として、この位相状態を示す文字「LAG」のマーク)とを表示可能に構成されている。また、第2表示部32は、方向検出回路22から第3検出信号S6を入力しているときにはマーク32aを表示状態に移行させ、第4検出信号S7を入力しているときにはマーク32bを表示状態に移行させる。また、第2表示部32は、図1,2,3に示すように、各マーク32a,32bがセンサ本体部3の1つの側面3aから露出するように、センサ本体部3に配設されている。   As an example, the second display unit 32 has a phase state in which the phase of the binarized signal S2 is advanced with respect to the phase of the binarized signal S1 (that is, the phase of the alternating current I1 is relative to the phase of the AC voltage V1). A mark 32a (in this example, the letter “LEAD” indicating this phase state) for displaying the advancing phase state) and the binarized signal S2 phase with respect to the phase of the binarized signal S1 A mark 32b for displaying a phase state in which the phase is delayed (that is, a phase state in which the phase of the alternating current I1 is delayed with respect to the phase of the alternating voltage V1) (in this example, a character indicating this phase state) "LAG" mark) can be displayed. The second display unit 32 shifts the mark 32a to the display state when the third detection signal S6 is input from the direction detection circuit 22, and displays the mark 32b when the fourth detection signal S7 is input. To migrate. In addition, as shown in FIGS. 1, 2, and 3, the second display unit 32 is disposed on the sensor body 3 so that the marks 32 a and 32 b are exposed from one side surface 3 a of the sensor body 3. Yes.

なお、交流電圧V1の位相に対する交流電流I1の位相状態を表示するために、各位相状態に対応する2つの文字を表示するマーク32a,32bを表示可能に第2表示部32を構成する例について上記したが、これに限定されず、例えば、各位相状態に対応する2つの異なる色を表示するマークを表示可能に第2表示部32を構成することもできるなど、種々の構成を採用することができる。   In addition, in order to display the phase state of the alternating current I1 with respect to the phase of the AC voltage V1, an example in which the second display unit 32 is configured to be able to display marks 32a and 32b for displaying two characters corresponding to each phase state. As described above, the present invention is not limited to this. For example, the second display unit 32 can be configured so that marks for displaying two different colors corresponding to each phase state can be displayed. Can do.

次に、送電方向検出装置1の動作について説明する。以下では、検出電路50が図2,3に示すようにクランプ部2にクランプされている状態において、交流電流I1が検出電路50に第1の向きAで流れているときと、交流電流I1が検出電路50に第2の向きBで流れているときの動作に分けて説明する。   Next, operation | movement of the power transmission direction detection apparatus 1 is demonstrated. In the following, when the detection electric circuit 50 is clamped to the clamp portion 2 as shown in FIGS. 2 and 3, when the alternating current I1 flows in the detection electric circuit 50 in the first direction A, the alternating current I1 is The operation when flowing in the detection circuit 50 in the second direction B will be described separately.

最初に、クランプされている検出電路50の送電方向(検出電路50に流れる交流電流I1の向き)を検出する動作について説明する。   First, the operation for detecting the power transmission direction of the clamped detection circuit 50 (the direction of the alternating current I1 flowing through the detection circuit 50) will be described.

まず、交流電流I1が検出電路50に第1の向きAで流れているときの送電方向検出装置1の動作について説明する。   First, the operation of the power transmission direction detection device 1 when the alternating current I1 flows in the detection electric circuit 50 in the first direction A will be described.

送電方向検出装置1では、図4に示すように、電圧検出部4が、検出電路50に印加されている交流電圧V1を検出して、交流電圧V1と同位相で、かつ同極性の電圧信号Vvを出力する。また、電流検出部5が、検出電路50に流れている交流電流I1を検出して、電圧信号Viを出力する。また、第1二値化部6が電圧信号Vvを二値化信号S1に変換して出力し、第2二値化部7が電圧信号Viを二値化信号S2に変換して出力する。   In the power transmission direction detection device 1, as shown in FIG. 4, the voltage detection unit 4 detects the AC voltage V1 applied to the detection circuit 50, and has the same phase and the same polarity as the AC voltage V1. Vv is output. Further, the current detection unit 5 detects the alternating current I1 flowing through the detection electric circuit 50 and outputs a voltage signal Vi. Further, the first binarization unit 6 converts the voltage signal Vv into a binarization signal S1 and outputs it, and the second binarization unit 7 converts the voltage signal Vi into a binarization signal S2 and outputs it.

この場合、交流電流I1が検出電路50に第1の向きAで流れているため、電流検出部5は、図4に示すように、電圧信号Vvの0°の位相を基準として、同図において破線で示すように位相が最大で90°進む(位相差がプラス90°となる)位相状態と、同図において一点鎖線で示すように位相が最大で90°遅れる(位相差がマイナス90°となる)位相状態との間のいずれかの位相状態(同図において実線で示すように位相差が0°となる位相状態を含む)にある電圧信号Viを出力する。   In this case, since the alternating current I1 flows in the detection circuit 50 in the first direction A, the current detection unit 5 uses the 0 ° phase of the voltage signal Vv as a reference, as shown in FIG. As shown by the broken line, the phase advances by 90 ° at the maximum (the phase difference becomes plus 90 °), and the phase is delayed by 90 ° at the maximum as shown by the alternate long and short dash line in the figure (the phase difference becomes minus 90 °). The voltage signal Vi in any phase state between the phase states (including a phase state in which the phase difference is 0 ° as shown by a solid line in the figure) is output.

このため、第2二値化部7も、図4に示すように、第1二値化部6から出力される二値化信号S1の位相を基準として、位相が最大で90°進む(位相差がプラス90°となる)位相状態と、位相が最大で90°遅れる(位相差がマイナス90°となる)位相状態との間のいずれかの位相状態(位相差が0°となる位相状態を含む)にある二値化信号S2を出力する。   For this reason, as shown in FIG. 4, the second binarization unit 7 also advances the phase by 90 ° at the maximum with the phase of the binarization signal S1 output from the first binarization unit 6 as a reference (position). Any phase state between the phase state in which the phase difference is plus 90 ° and the phase state in which the phase is delayed by 90 ° at the maximum (the phase difference is minus 90 °) (the phase state in which the phase difference is 0 °) 2) is output.

処理部8では、論理積回路21が、各二値化信号S1,S2を入力して、これらの論理積を示す論理積信号S3を出力する。クランプされている検出電路50に交流電流I1が第1の向きAで流れている場合には、二値化信号S1に対して二値化信号S2が上記した位相状態(二値化信号S1の位相に対して、マイナス90°以上プラス90°以下の範囲内の位相差)で出力される。このため、図4に示すように、論理積信号S3のデューティ比は、二値化信号S1の位相に対して二値化信号S2の位相が0°(位相差が0°)となるときが最大となり(0.5)となり、位相がマイナス側やプラス側にずれるに従い小さくなって、位相差がマイナス90°のときおよび位相差がプラス90°のときに最小(0.25)となる。すなわち、クランプされている検出電路50に交流電流I1が第1の向きAで流れている場合には、論理積信号S3のデューティ比は、0.25以上0.5以下になる。   In the processing unit 8, the logical product circuit 21 receives the binarized signals S1 and S2 and outputs a logical product signal S3 indicating the logical product of these signals. When the alternating current I1 flows in the clamped detection circuit 50 in the first direction A, the binarized signal S2 is in the phase state (the binarized signal S1 of the binarized signal S1) with respect to the binarized signal S1. The phase difference is output within the range of minus 90 ° or more and plus 90 ° or less with respect to the phase. Therefore, as shown in FIG. 4, the duty ratio of the logical product signal S3 is such that the phase of the binarized signal S2 is 0 ° (phase difference is 0 °) with respect to the phase of the binarized signal S1. It becomes maximum (0.5) and becomes smaller as the phase shifts to the minus side or plus side, and becomes minimum (0.25) when the phase difference is minus 90 ° and when the phase difference is plus 90 °. That is, when the alternating current I1 flows in the clamped detection circuit 50 in the first direction A, the duty ratio of the logical product signal S3 is 0.25 or more and 0.5 or less.

処理部8では、次いで、方向検出回路22が、この論理積信号S3のデューティ比が0.25以上であるか否かを検出して、0.25以上であるため、図4に示すように、第1検出信号S4を出力し、第2検出信号S5については出力を停止する。   In the processing unit 8, the direction detection circuit 22 detects whether or not the duty ratio of the logical product signal S3 is 0.25 or more, and is 0.25 or more. The first detection signal S4 is output, and the output of the second detection signal S5 is stopped.

これにより、表示部9では、第1表示部31が、第1検出信号S4を入力して、第1の方向Aと同方向を示す矢印マーク31aを点灯状態に移行させ、一方、第2検出信号S5を入力していないため、矢印マーク31bを消灯状態に移行させる。   Thereby, in the display part 9, the 1st display part 31 inputs 1st detection signal S4, the arrow mark 31a which shows the same direction as the 1st direction A is changed to a lighting state, On the other hand, 2nd detection Since the signal S5 is not input, the arrow mark 31b is shifted to the off state.

次に、交流電流I1が検出電路50に第2の向きBで流れているときの送電方向検出装置1の動作について説明する。   Next, the operation of the power transmission direction detection device 1 when the alternating current I1 flows in the detection electric circuit 50 in the second direction B will be described.

送電方向検出装置1では、図5に示すように、電圧検出部4が、検出電路50に印加されている交流電圧V1を検出して、交流電圧V1と同位相で、かつ同極性の電圧信号Vvを出力する。また、電流検出部5が、検出電路50に流れている交流電流I1を検出して、電圧信号Viを出力する。また、第1二値化部6が電圧信号Vvを二値化信号S1に変換して出力し、第2二値化部7が電圧信号Viを二値化信号S2に変換して出力する。   In the power transmission direction detection device 1, as shown in FIG. 5, the voltage detection unit 4 detects the AC voltage V1 applied to the detection circuit 50, and is a voltage signal having the same phase and polarity as the AC voltage V1. Vv is output. Further, the current detection unit 5 detects the alternating current I1 flowing through the detection electric circuit 50 and outputs a voltage signal Vi. Further, the first binarization unit 6 converts the voltage signal Vv into a binarization signal S1 and outputs it, and the second binarization unit 7 converts the voltage signal Vi into a binarization signal S2 and outputs it.

この場合、交流電流I1が検出電路50に第2の向きBで流れているため、電流検出部5は、図5に示すように、電圧信号Vvの+180°の位相を基準として、同図において破線で示すように位相が最大で90°進む(電圧信号Vvとの位相差がマイナス90°となる)位相状態と、同図において一点鎖線で示すように位相が最大で90°遅れる(電圧信号Vvとの位相差がマイナス270°となる)位相状態との間のいずれかの位相状態(同図において実線で示すように電圧信号Vvとの位相差がマイナス180°となる位相状態を含む)にある電圧信号Viを出力する。   In this case, since the alternating current I1 flows in the detection circuit 50 in the second direction B, the current detection unit 5 uses the + 180 ° phase of the voltage signal Vv as a reference, as shown in FIG. As shown by the broken line, the phase advances by 90 ° at the maximum (the phase difference from the voltage signal Vv becomes minus 90 °), and as shown by the alternate long and short dash line in FIG. Any phase state between the phase state and the voltage signal Vv (including the phase state in which the phase difference from the voltage signal Vv is minus 180 ° as shown by the solid line in the figure). The voltage signal Vi at is output.

このため、第2二値化部7も、図5に示すように、第1二値化部6から出力される二値化信号S1の位相を基準として、二値化信号S1との位相差がマイナス90°となる位相状態と、二値化信号S1との位相差がマイナス270°となる位相状態との間のいずれかの位相状態(二値化信号S1との位相差がマイナス180°となる位相状態を含む)にある二値化信号S2を出力する。   For this reason, as shown in FIG. 5, the second binarization unit 7 also uses the phase of the binarized signal S1 output from the first binarization unit 6 as a reference and the phase difference from the binarized signal S1. Any phase state between the phase state in which the phase difference is minus 90 ° and the phase state in which the phase difference between the binarized signal S1 is minus 270 ° (the phase difference from the binarized signal S1 is minus 180 °) The binarized signal S2 in the phase state (including the above) is output.

処理部8では、論理積回路21が、各二値化信号S1,S2を入力して、これらの論理積を示す論理積信号S3を出力する。クランプされている検出電路50に交流電流I1が第2の向きBで流れている場合には、二値化信号S1に対して二値化信号S2が上記した位相状態(二値化信号S1の位相に対して、位相差がマイナス90°からマイナス270°までの範囲内の位相差)で出力される。このため、図5に示すように、論理積信号S3のデューティ比は、二値化信号S1の位相に対する二値化信号S2の位相差がマイナス180°となるときが最小となり(0)となり、この位相状態から位相がプラス側やマイナス側にずれるに従い大きくなって、位相差がマイナス90°のときおよび位相差がマイナス270°のときに最大(0.25)となる。すなわち、クランプされている検出電路50に交流電流I1が第2の向きBで流れている場合には、論理積信号S3のデューティ比は、0.25未満になる。   In the processing unit 8, the logical product circuit 21 receives the binarized signals S1 and S2 and outputs a logical product signal S3 indicating the logical product of these signals. When the alternating current I1 flows in the clamped detection circuit 50 in the second direction B, the binarized signal S2 is in the phase state (the binarized signal S1 of the binarized signal S1) with respect to the binarized signal S1. With respect to the phase, the phase difference is output within a range of minus 90 ° to minus 270 °). For this reason, as shown in FIG. 5, the duty ratio of the logical product signal S3 becomes minimum (0) when the phase difference of the binarized signal S2 with respect to the phase of the binarized signal S1 is minus 180 °. From this phase state, the phase increases as the phase shifts to the plus side or minus side, and becomes maximum (0.25) when the phase difference is minus 90 ° and when the phase difference is minus 270 °. That is, when the alternating current I1 flows in the clamped detection circuit 50 in the second direction B, the duty ratio of the logical product signal S3 is less than 0.25.

処理部8では、次いで方向検出回路22が、この論理積信号S3のデューティ比が0.25以上であるか否かを検出して、0.25未満であるため、図5に示すように、第1検出信号S4については出力を停止し、第2検出信号S5を出力する。   In the processing unit 8, the direction detection circuit 22 detects whether or not the duty ratio of the logical product signal S3 is 0.25 or more and is less than 0.25. Therefore, as shown in FIG. The output of the first detection signal S4 is stopped and the second detection signal S5 is output.

これにより、表示部9では、第1表示部31が、第2検出信号S5を入力して、第2の方向Bと同方向を示す矢印マーク31bを点灯状態に移行させ、一方、第1検出信号S4を入力していないため、矢印マーク31aを消灯状態に移行させる。   Thereby, in the display part 9, the 1st display part 31 inputs 2nd detection signal S5, the arrow mark 31b which shows the same direction as the 2nd direction B is changed to a lighting state, On the other hand, 1st detection Since the signal S4 is not input, the arrow mark 31a is shifted to the off state.

このように、この送電方向検出装置1では、第1表示部31の2つの矢印マーク31a,31bのうちのクランプした検出電路50に流れる交流電流I1の方向と同じ方向の矢印マークのみが点灯するため、矢印マーク31a,31bの点灯状態に基づいて、クランプしている検出電路50に流れる交流電流I1の方向(送電方向(電力の潮流方向))を検出することが可能になっている。   Thus, in this power transmission direction detection device 1, only the arrow mark in the same direction as the direction of the alternating current I1 flowing in the clamped detection electric circuit 50 among the two arrow marks 31a and 31b of the first display unit 31 is lit. Therefore, based on the lighting state of the arrow marks 31a and 31b, it is possible to detect the direction of the alternating current I1 (power transmission direction (power flow direction)) flowing through the clamped detection circuit 50.

続いて、検出電路50に印加されている交流電圧V1の位相に対する交流電流I1の位相状態、すなわち、交流電圧V1の0°の位相を基準として、交流電流I1の位相が進んでいる位相状態(位相差が0°からプラス90°までのいずれかになる位相状態)であるか、交流電流I1の位相が遅れている位相状態(位相差が0°からマイナス90°までのいずれかになる位相状態)であるかを検出する動作について説明する。   Subsequently, the phase state of the AC current I1 with respect to the phase of the AC voltage V1 applied to the detection circuit 50, that is, the phase state in which the phase of the AC current I1 is advanced with reference to the phase of the AC voltage V1 of 0 ° ( A phase state in which the phase difference is any of 0 ° to plus 90 °) or a phase state in which the phase of the alternating current I1 is delayed (a phase in which the phase difference is between 0 ° and minus 90 °). The operation for detecting whether the state is a state will be described.

この場合、図4に示すように交流電圧V1の0°の位相を基準として交流電流I1の位相が、最大で90°進む(位相差がプラス90°となる)位相状態と、最大で90°遅れる(位相差がマイナス90°となる)位相状態との間のいずれかの位相状態となるように、つまり、上記したように交流電流I1が第1の向きAで流れるように(つまり、矢印マーク31aが点灯するように)、送電方向検出装置1で検出電路50をクランプする必要がある。   In this case, as shown in FIG. 4, the phase of the alternating current I1 advances by 90 ° at the maximum (the phase difference becomes plus 90 °) with respect to the phase of 0 ° of the AC voltage V1, and the maximum of 90 °. In order to be in any phase state between the delayed phase state (the phase difference is minus 90 °), that is, as described above, the alternating current I1 flows in the first direction A (that is, the arrow It is necessary to clamp the detection electric circuit 50 with the power transmission direction detection device 1 so that the mark 31a is lit.

したがって、送電方向検出装置1でクランプして検出した検出電路50に流れる交流電流I1の方向が第1の向きA(つまり、矢印マーク31aが点灯する向き)のときには、そのクランプ状態のままでよいが、検出した交流電流I1の方向が第2の向きB(つまり、矢印マーク31bが点灯する向き)のときには、交流電流I1の方向と矢印マーク31aとが一致するように、送電方向検出装置1を検出電路50にクランプし直す。   Therefore, when the direction of the alternating current I1 flowing in the detection electric circuit 50 detected by clamping with the power transmission direction detection device 1 is in the first direction A (that is, the direction in which the arrow mark 31a is lit), the clamped state may remain. However, when the detected direction of the alternating current I1 is in the second direction B (that is, the direction in which the arrow mark 31b is lit), the direction of the alternating current I1 and the arrow mark 31a coincide with each other. Is re-clamped to the detection circuit 50.

このように、クランプしている検出電路50に第1の向きAで交流電流I1が流れている状態(つまり、矢印マーク31aが点灯している状態)のときには、送電方向検出装置1では、位相検出回路23が、二値化信号S1の立ち上がりのタイミングでの二値化信号S2の論理状態に基づき、第3検出信号S6および第4検出信号S7のいずれか一方を出力する。   Thus, when the alternating current I1 is flowing in the clamped detection circuit 50 in the first direction A (that is, the arrow mark 31a is lit), the power transmission direction detection device 1 uses the phase. The detection circuit 23 outputs one of the third detection signal S6 and the fourth detection signal S7 based on the logic state of the binary signal S2 at the rising timing of the binary signal S1.

具体的には、位相検出回路23は、二値化信号S1の位相に対して二値化信号S2の位相が進んでいるとき(位相差が0°を超えプラス90°以下のとき)には、図4に示すように、二値化信号S1の立ち上がりのタイミングでの二値化信号S2の論理状態がHighとなる。このため、位相検出回路23は、第3検出信号S6を出力し、第4検出信号S7の出力を停止する。これにより、表示部9では、第2表示部32が、第3検出信号S6を入力して、マーク32a(文字「LEAD」のマーク)を点灯状態に移行させ、マーク32b(文字「LAG」のマーク)を消灯状態に移行させる。   Specifically, the phase detection circuit 23 is in the case where the phase of the binarized signal S2 is advanced with respect to the phase of the binarized signal S1 (when the phase difference is greater than 0 ° and less than 90 °). As shown in FIG. 4, the logic state of the binarized signal S2 at the rising timing of the binarized signal S1 becomes High. Therefore, the phase detection circuit 23 outputs the third detection signal S6 and stops outputting the fourth detection signal S7. Thereby, in the display unit 9, the second display unit 32 inputs the third detection signal S6, shifts the mark 32a (mark of the character “LEAD”) to the lighting state, and moves the mark 32b (mark of the character “LAG”). Mark) is turned off.

一方、位相検出回路23は、二値化信号S1の位相に対して二値化信号S2の位相が遅れているとき(位相差が0°未満でマイナス90°以上のとき)には、図4に示すように、二値化信号S1の立ち上がりのタイミングでの二値化信号S2の論理状態がLowとなる。このため、位相検出回路23は、第4検出信号S7を出力し、第3検出信号S6の出力を停止する。これにより、表示部9では、第2表示部32が、第4検出信号S7を入力して、マーク32b(文字「LAG」のマーク)を点灯状態に移行させ、マーク32a(文字「LEAD」のマーク)を消灯状態に移行させる。   On the other hand, when the phase of the binarized signal S2 is delayed with respect to the phase of the binarized signal S1 (when the phase difference is less than 0 ° and minus 90 ° or more), the phase detection circuit 23 is shown in FIG. As shown, the logic state of the binarized signal S2 at the rising timing of the binarized signal S1 becomes Low. Therefore, the phase detection circuit 23 outputs the fourth detection signal S7 and stops outputting the third detection signal S6. Thereby, in the display unit 9, the second display unit 32 inputs the fourth detection signal S7, shifts the mark 32b (mark of the character “LAG”) to the lighting state, and moves the mark 32a (character “LEAD”). Mark) is turned off.

以上のように、この送電方向検出装置1では、クランプしている検出電路50における交流電流I1の方向が第1の向きAのときには、二値化信号S1の位相に対する二値化信号S2の位相状態、つまり、交流電圧V1の位相に対する交流電流I1の位相状態(交流電圧V1の位相に対して、交流電流I1の位相が進んでいるか遅れているか)を正確に検出することも可能になっている。   As described above, in this power transmission direction detection device 1, when the direction of the alternating current I1 in the clamped detection circuit 50 is the first direction A, the phase of the binarized signal S2 with respect to the phase of the binarized signal S1 It is also possible to accurately detect the state, that is, the phase state of the alternating current I1 with respect to the phase of the alternating voltage V1 (whether the phase of the alternating current I1 is advanced or delayed with respect to the phase of the alternating voltage V1). Yes.

このように、この送電方向検出装置1によれば、上記のように、電圧検出部4、電流検出部5、各二値化部6,7、処理部8および表示部9を備えたことにより、検出電路50で送電される有効電力を算出する処理を実行することなく、検出電路50の送電方向を非接触で検出して、表示部9に表示することができる。したがって、作業者は、表示部9の表示内容(本例では、矢印マーク31a,31bの点灯状態)に基づいて、検出電路50の送電方向を確実に認識することができる。   Thus, according to the power transmission direction detection device 1, as described above, the voltage detection unit 4, the current detection unit 5, the binarization units 6 and 7, the processing unit 8, and the display unit 9 are provided. The power transmission direction of the detection electric circuit 50 can be detected in a non-contact manner and displayed on the display unit 9 without executing the process of calculating the effective power transmitted through the detection electric circuit 50. Therefore, the operator can surely recognize the power transmission direction of the detection circuit 50 based on the display content of the display unit 9 (in this example, the lighting state of the arrow marks 31a and 31b).

また、この送電方向検出装置1によれば、検出した送電方向と矢印マーク31aとが一致するように送電方向検出装置1を検出電路50にクランプすることにより、この状態での第2表示部32の各マーク32a,32bの点灯状態に基づいて、交流電圧V1の位相に対する交流電流I1の位相状態(交流電圧V1の位相に対して交流電流I1の位相が進んでいるか遅れているか)を非接触で検出することができる。   Moreover, according to this power transmission direction detection apparatus 1, the 2nd display part 32 in this state is clamped by the power transmission direction detection apparatus 1 to the detection electric circuit 50 so that the detected power transmission direction and the arrow mark 31a may correspond. Based on the lighting state of each of the marks 32a and 32b, the phase state of the alternating current I1 with respect to the phase of the alternating voltage V1 (whether the phase of the alternating current I1 is advanced or delayed with respect to the phase of the alternating voltage V1) is contactless. Can be detected.

なお、上記の送電方向検出装置1では、位相検出回路23および第2表示部32を備えて、交流電圧V1の位相に対する交流電流I1の位相状態を非接触で検出し得る構成としているが、検出電路50の送電方向を検出する機能だけでよいときには、位相検出回路23および第2表示部32を省いて、交流電圧V1の位相に対する交流電流I1の位相状態を検出する機能を省略することもできる。   Note that the power transmission direction detection device 1 includes the phase detection circuit 23 and the second display unit 32 and can detect the phase state of the alternating current I1 with respect to the phase of the alternating voltage V1 in a non-contact manner. When only the function of detecting the power transmission direction of the electric circuit 50 is sufficient, the phase detection circuit 23 and the second display unit 32 may be omitted, and the function of detecting the phase state of the alternating current I1 with respect to the phase of the alternating voltage V1 may be omitted. .

1 送電方向検出装置
4 電圧検出部
5 電流検出部
6 第1二値化部
7 第2二値化部
8 処理部
9 表示部
31 第1表示部
32 第2表示部
50 検出電路50
I1 交流電流
S1,S2 二値化信号
V1 交流電圧
Vi,Vv 電圧信号
DESCRIPTION OF SYMBOLS 1 Power transmission direction detection apparatus 4 Voltage detection part 5 Current detection part 6 1st binarization part 7 2nd binarization part 8 Processing part 9 Display part 31 1st display part 32 2nd display part 50 Detection electric circuit 50
I1 AC current S1, S2 Binary signal V1 AC voltage Vi, Vv Voltage signal

Claims (2)

検出電路に印加されている交流電圧の電圧波形を非接触で検出して出力する電圧検出部と、前記交流電圧の印加状態において前記検出電路に流れる交流電流の電流波形を非接触で検出すると共に、検出した当該電流波形を、当該交流電流が当該検出電路に第1の向きで流れているときの位相に対して当該第1の向きとは逆の第2の向きで流れているときの位相が逆位相となる状態で出力する電流検出部とを備えて、検出した前記電圧波形と前記電流波形とに基づいて前記検出電路における送電方向を検出する送電方向検出装置であって、
前記電流検出部は、前記交流電流が前記第1の向きで流れているときには、前記電圧波形の位相を基準としてマイナス90°以上プラス90°以下の範囲内の位相差状態で前記電流波形を出力し、
前記電圧波形をゼロボルトを基準として二値化して第1二値化信号を出力する第1二値化部と、
前記電流波形をゼロアンペアを基準として二値化して第2二値化信号を出力する第2二値化部と、
前記第1二値化信号および前記第2二値化信号の論理積についてのデューティ比が0.25以上のときには前記送電方向は前記第1の向きであると検出し、当該デューティ比が0.25未満のときには前記送電方向は前記第2の向きであると検出する処理部と、
前記処理部で検出された前記送電方向の情報を出力する第1出力部とを備えている送電方向検出装置。
A voltage detection unit that detects and outputs a voltage waveform of an AC voltage applied to the detection circuit without contact, and detects a current waveform of an AC current flowing through the detection circuit without contact while the AC voltage is applied. The detected current waveform is a phase when the alternating current is flowing in the second direction opposite to the first direction with respect to the phase when the alternating current is flowing in the detection circuit in the first direction. A power transmission direction detection device that detects a power transmission direction in the detection circuit based on the detected voltage waveform and the current waveform, and a current detection unit that outputs in a state of being in reverse phase,
When the alternating current is flowing in the first direction, the current detection unit outputs the current waveform in a phase difference state within a range of minus 90 ° to plus 90 ° with respect to the phase of the voltage waveform. And
A first binarization unit that binarizes the voltage waveform with reference to zero volts and outputs a first binarization signal;
A second binarization unit that binarizes the current waveform on the basis of zero amperes and outputs a second binarized signal;
When the duty ratio for the logical product of the first binarized signal and the second binarized signal is 0.25 or more, it is detected that the power transmission direction is the first direction, and the duty ratio is 0. 0. When the power transmission direction is less than 25, the processing unit detects that the power transmission direction is the second direction;
A power transmission direction detection apparatus comprising: a first output unit that outputs information on the power transmission direction detected by the processing unit.
前記処理部は、前記第1二値化信号の立ち上がり時における前記第2二値化信号の論理に基づいて、当該論理がLowのときには前記交流電圧の位相に対して前記交流電流の位相が遅れた状態にあり、当該論理がHighのときには前記交流電圧の位相に対して前記交流電流の位相が進んだ状態にあると検出し、
前記処理部で検出された前記交流電圧の前記位相に対する前記交流電流の前記位相の前記状態の情報を出力する第2出力部とを備えている請求項1記載の送電方向検出装置。
置。
Based on the logic of the second binarized signal when the first binarized signal rises, the processing unit delays the phase of the AC current with respect to the phase of the AC voltage when the logic is Low. And when the logic is High, it is detected that the phase of the AC current is advanced with respect to the phase of the AC voltage,
The power transmission direction detection device according to claim 1, further comprising: a second output unit that outputs information on the state of the phase of the AC current with respect to the phase of the AC voltage detected by the processing unit.
Place.
JP2014094597A 2014-05-01 2014-05-01 Power transmission direction detector Pending JP2015212632A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014094597A JP2015212632A (en) 2014-05-01 2014-05-01 Power transmission direction detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014094597A JP2015212632A (en) 2014-05-01 2014-05-01 Power transmission direction detector

Publications (1)

Publication Number Publication Date
JP2015212632A true JP2015212632A (en) 2015-11-26

Family

ID=54696976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014094597A Pending JP2015212632A (en) 2014-05-01 2014-05-01 Power transmission direction detector

Country Status (1)

Country Link
JP (1) JP2015212632A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2548863A (en) * 2016-03-31 2017-10-04 4Eco Ltd Contactless system for measuring power flow direction
CN110726969A (en) * 2018-07-16 2020-01-24 刘勉志 Firefighter positioning system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4321529A (en) * 1979-10-02 1982-03-23 Simmonds Charles W Power factor metering device
JPS57146168A (en) * 1981-03-05 1982-09-09 Toshiba Corp Device for judging power flow
JP2012137496A (en) * 2012-03-05 2012-07-19 Hioki Ee Corp Clamp type sensor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4321529A (en) * 1979-10-02 1982-03-23 Simmonds Charles W Power factor metering device
JPS57146168A (en) * 1981-03-05 1982-09-09 Toshiba Corp Device for judging power flow
JP2012137496A (en) * 2012-03-05 2012-07-19 Hioki Ee Corp Clamp type sensor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2548863A (en) * 2016-03-31 2017-10-04 4Eco Ltd Contactless system for measuring power flow direction
CN110726969A (en) * 2018-07-16 2020-01-24 刘勉志 Firefighter positioning system
CN110726969B (en) * 2018-07-16 2022-03-15 刘勉志 Firefighter positioning system

Similar Documents

Publication Publication Date Title
JP5948958B2 (en) Current detector
CN101726627B (en) Moving direction detector
TW200730827A (en) Fully automatic hook-type electric meter
CN102749022A (en) Method and arrangement for synchronizing a segment counter with a fine position sensor
CN103792266A (en) Measurement method for conductivity in electromagnetic flowmeter
JP4579523B2 (en) Magnetic bridge type power sensor
EP2860537B1 (en) Electrical leakage detection device
JP2015212632A (en) Power transmission direction detector
JP6083690B2 (en) Power factor measuring device
JP6059751B2 (en) Phase calibration device
JP2017032287A (en) Clamp type sensor and measuring device
JP2013205120A (en) Power measuring device
US20150268076A1 (en) Magnetic-inductive flow meter and method for operating a magnetic-inductive flow meter
US8907658B2 (en) System and method of measuring power produced by a power source
CN104995489B (en) Method for running the flowmeter of magnetic induction
JP6608234B2 (en) Contact determination device and measurement device
JP2013053914A (en) Current measuring device
JP6077843B2 (en) Electromagnetic flow meter
JP2017020954A (en) Insulation resistance monitoring device in direct current non-grounded electric circuit and monitoring method
RU2012121320A (en) METHOD FOR DETERMINING THE SHORT-TERMINAL LOCATION ON THE ELECTRIC TRANSMISSION AIRLINE BY MEASURING FROM TWO ITS ENDS (OPTIONS)
JP2014062751A (en) Magnetic position detector
JP6542094B2 (en) Contact determination device and measurement device
JP2011053054A (en) Apparatus and method for measuring electric characteristics
CN106546831A (en) The judging phase order devices and methods therefor of three phase mains
HRP20211576T1 (en) Sensor for contactless detection of interrupted conductors in three-phase electrical overhead line and related method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180807