JP2015206830A - display device - Google Patents

display device Download PDF

Info

Publication number
JP2015206830A
JP2015206830A JP2014085475A JP2014085475A JP2015206830A JP 2015206830 A JP2015206830 A JP 2015206830A JP 2014085475 A JP2014085475 A JP 2014085475A JP 2014085475 A JP2014085475 A JP 2014085475A JP 2015206830 A JP2015206830 A JP 2015206830A
Authority
JP
Japan
Prior art keywords
layer
wiring layer
display device
common electrode
signal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014085475A
Other languages
Japanese (ja)
Other versions
JP6400935B2 (en
JP2015206830A5 (en
Inventor
光隆 沖田
Mitsutaka Okita
光隆 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2014085475A priority Critical patent/JP6400935B2/en
Priority to US14/688,420 priority patent/US9958720B2/en
Priority to CN201510182061.9A priority patent/CN105022184A/en
Publication of JP2015206830A publication Critical patent/JP2015206830A/en
Publication of JP2015206830A5 publication Critical patent/JP2015206830A5/ja
Priority to US15/935,116 priority patent/US10466522B2/en
Application granted granted Critical
Publication of JP6400935B2 publication Critical patent/JP6400935B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To solve the problem in which: when a division area of a common electrode is located on a source line, a leakage electric field from the source line affects a liquid crystal layer through the division area of the common electrode.SOLUTION: A display device includes an array substrate and an opposing substrate. The array substrate includes a scanning signal wiring layer, a video signal wiring layer, an auxiliary wiring layer, a first insulating layer, a second insulating layer, a common electrode layer arranged below the auxiliary wiring layer via the first insulating layer, and a pixel electrode layer arranged above the auxiliary wiring layer via the second insulating layer. The auxiliary wiring layer is arranged at a position to cover the video signal wiring layer in plan view. The common electrode layer is divided in a second direction on the video signal wiring layer.

Description

本開示は表示装置に関し、例えばインセル型タッチパネルを有する表示装置に適用可能である。   The present disclosure relates to a display device, and can be applied to a display device having an in-cell touch panel, for example.

近年、モバイル用途の液晶表示装置ではスマートフォン向けを中心に入力機能としての静電容量タッチパネルが導入されている。さらにこの静電容量タッチパネルは、液晶表示装置内にその機能を組み込むインセル化がすすめられている。
国際公開第2012/073792号(特許文献1)に開示されるように、コモン電極(共通電極)はインセルタッチパネル用の駆動電極および検出電極と兼ねるために、コモン電極が複数に分離されている。コモン電極の分離領域は色画素境界上を行方向(走査線延在方向)および/または列方向(信号線延在方向)に延びるように形成されている。さらに、共通電極にスリットを設け、このスリット(細長い孔)が色画素境界上を行方向および/または列方向に延びるように形成されている。
In recent years, a liquid crystal display device for mobile use has introduced a capacitive touch panel as an input function mainly for smartphones. Furthermore, this capacitive touch panel is being promoted to be in-cell that incorporates its function in the liquid crystal display device.
As disclosed in International Publication No. 2012/073792 (Patent Document 1), the common electrode (common electrode) serves as a drive electrode and a detection electrode for an in-cell touch panel, and thus the common electrode is separated into a plurality of common electrodes. The separation region of the common electrode is formed to extend in the row direction (scanning line extending direction) and / or the column direction (signal line extending direction) on the color pixel boundary. Further, a slit is provided in the common electrode, and the slit (elongated hole) is formed to extend in the row direction and / or the column direction on the color pixel boundary.

国際公開第2012/073792号International Publication No. 2012/073792

特許文献1のような共通電極の分離領域が信号線上に位置すると、信号線からの漏れ電界が共通電極の分離領域を通して液晶層に影響を与える。このため、共通電極の分離領域に隣接する画素では信号線から電界の影響で所望の表示ができないことがあり、特に対向基板とアレイ基板の組立てずれが生じた場合には共通電極の分離領域がスジとして見えてしまう。
その他の課題と新規な特徴は、本開示の記述および添付図面から明らかになるであろう。
When the separation region of the common electrode as in Patent Document 1 is positioned on the signal line, a leakage electric field from the signal line affects the liquid crystal layer through the separation region of the common electrode. For this reason, in the pixels adjacent to the separation region of the common electrode, a desired display may not be possible due to the influence of the electric field from the signal line, and particularly when the assembly displacement between the counter substrate and the array substrate occurs, It looks as a streak.
Other problems and novel features will become apparent from the description of the present disclosure and the accompanying drawings.

本開示のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)表示装置は第1の基板と第2の基板とを備える。前記アレイ基板は、第1の方向に延在する第1の信号配線層と、前記第1の方向と異なる第2の方向に延在する第2の信号配線層と、前記第2の信号配線層よりも上層に配置される画素電極層と、前記画素電極層よりも上層に配置される共通電極層と、前記共通電極層の上に接するように配置される配線層と、を備える。前記共通電極層は平面視で前記第2の信号配線層を覆う位置に配置するようにされる。前記配線層は平面視で前記第2の信号配線層を覆う位置に配置するようにされる。前記共通電極層は前記第2の方向に分割するようにされる。
(2)表示装置は第1の基板と第2の基板とを備える。前記第1の基板は、第1の方向に延在する第1の信号配線層と、前記第1の方向と異なる第2の方向に延在する第2の信号配線層と、前記第2の方向に延在する第1の配線層と、第1の絶縁層と、第2の絶縁層と、前記第1の配線層よりも下層に前記第1の絶縁層を介して配置される共通電極層と、前記第1の配線層よりも上層に前記第2の絶縁層を介して配置される画素電極層と、を備える。前記第1の配線層は平面視で前記第2の信号配線層を覆う位置に配置するようにされる。前記共通電極層は前記第2の信号配線層上で前記第2の方向に分割するようにされる。
The outline of a representative one of the present disclosure will be briefly described as follows.
(1) The display device includes a first substrate and a second substrate. The array substrate includes a first signal wiring layer extending in a first direction, a second signal wiring layer extending in a second direction different from the first direction, and the second signal wiring. A pixel electrode layer disposed above the layer, a common electrode layer disposed above the pixel electrode layer, and a wiring layer disposed so as to be in contact with the common electrode layer. The common electrode layer is arranged at a position covering the second signal wiring layer in plan view. The wiring layer is arranged at a position covering the second signal wiring layer in plan view. The common electrode layer is divided in the second direction.
(2) The display device includes a first substrate and a second substrate. The first substrate includes a first signal wiring layer extending in a first direction, a second signal wiring layer extending in a second direction different from the first direction, and the second signal wiring layer. A first wiring layer extending in a direction, a first insulating layer, a second insulating layer, and a common electrode disposed below the first wiring layer via the first insulating layer And a pixel electrode layer disposed above the first wiring layer via the second insulating layer. The first wiring layer is arranged at a position covering the second signal wiring layer in plan view. The common electrode layer is divided in the second direction on the second signal wiring layer.

実施例および比較例に係る表示装置の構成を示す平面図である。It is a top view which shows the structure of the display apparatus which concerns on an Example and a comparative example. 実施例および比較例に係る表示装置の構成を示す側面図である。It is a side view which shows the structure of the display apparatus which concerns on an Example and a comparative example. 比較例に係る表示装置の構造を説明するための平面図である。It is a top view for demonstrating the structure of the display apparatus which concerns on a comparative example. 図1のA−A’線における断面図である。It is sectional drawing in the A-A 'line of FIG. 実施例1に係る表示装置の構造を説明するための平面図である。FIG. 3 is a plan view for explaining the structure of the display device according to the first embodiment. 図5の破線Cの箇所の拡大図である。It is an enlarged view of the location of the broken line C of FIG. 図5のA−A’線における断面図である。It is sectional drawing in the A-A 'line of FIG. 実施例2に係る表示装置の構造を説明するための平面図である。6 is a plan view for explaining the structure of a display device according to Example 2. FIG. 図8の破線Cの箇所の拡大図である。It is an enlarged view of the location of the broken line C of FIG. 図8のA−A’線における断面図である。It is sectional drawing in the A-A 'line of FIG. アレイ基板周辺部における断面図である。It is sectional drawing in the array substrate periphery part.

以下に、実施例および比較例について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。   Hereinafter, examples and comparative examples will be described with reference to the drawings. It should be noted that the disclosure is merely an example, and those skilled in the art can easily conceive of appropriate modifications while maintaining the gist of the invention are naturally included in the scope of the present invention. In addition, the drawings may be schematically represented with respect to the width, thickness, shape, and the like of each part in comparison with actual aspects for the sake of clarity of explanation, but are merely examples, and the interpretation of the present invention is not limited. It is not limited. In addition, in the present specification and each drawing, elements similar to those described above with reference to the previous drawings are denoted by the same reference numerals, and detailed description may be omitted as appropriate.

まず、本開示に先立って検討した技術(以下、比較例という。)、実施例1および実施例2に共通する内容について図1および図2を用いて説明する。
図1は実施例および比較例に係る表示装置の構成を示す平面図である。図2は実施例および比較例に係る表示装置の構成を示す側面図である。比較例、実施例1および実施例2に係る液晶表示装置100、100A、100Bは、インセルタイプのタッチパネル機能を有し、共通電極層がタッチパネルの駆動電極層の機能を兼ねている。
表示装置100、100A、100Bは、アレイ基板10、10A、10Bと対向基板20と液晶層30とバックライト41と偏光板42と制御回路43とタッチIC45とケーブル49a、49b、49cを有する。表示装置100、100A、100Bは縦長である(Y方向の長さがX方向の長さよりも大きい)。アレイ基板10、10A、10Bには、LCD走査回路46と共通電極選択回路(COM選択回路)47と信号線選択回路48がTFTで形成されている。また、アレイ基板10、10A、10Bには、CMOS等の半導体集積回路(IC)で構成された駆動回路44がCOG(Chip on Glass)実装されている。駆動回路44はケーブル49aを介してICで構成された制御回路43に接続されている。対向基板20の上面(液晶層30とは反対側)にはX方向に延在する複数の検出電極配線層24が形成され、検出電極配線層24はケーブル49bを介して、ケーブル49b上に実装されたタッチIC(Touch IC)45に接続されている。ケーブル49bは制御回路43と接続されている。バックライト41は、ケーブル49cを介して制御回路43に接続されている。偏光板42は、バックライト41とアレイ基板10、10A、10Bとの間および対向基板20の上面に配置されている。
タッチパネルの駆動電極配線層の機能を兼ねる共通電極配線層14はY方向に延在し、X方向に分割されて周期的に配置されており、検出電極配線層24はX方向に延在し、Y方向に複数配置されている。共通電極配線層(タッチパネルの駆動電極配線層)がY方向に延在することにより、タッチパネルの駆動電極配線層がソース配線層と交わらないため、タッチパネルの駆動電極配線層−ソース配線層容量の影響でタッチパネルの駆動電極の負荷が増大するのを抑えることができる。
なお、比較例、実施例1および実施例2に係る液晶表示装置100、100A、100Bは、アレイ基板10、10A、10Bの構造の除き、基本的に同じ構成である。
First, the contents common to the technology (hereinafter referred to as a comparative example), Example 1 and Example 2 examined prior to the present disclosure will be described with reference to FIGS. 1 and 2.
FIG. 1 is a plan view showing a configuration of a display device according to an example and a comparative example. FIG. 2 is a side view illustrating the configuration of the display device according to the example and the comparative example. The liquid crystal display devices 100, 100A, and 100B according to the comparative example, the first example, and the second example have an in-cell type touch panel function, and the common electrode layer also functions as a drive electrode layer of the touch panel.
The display devices 100, 100A, and 100B include the array substrates 10, 10A, and 10B, the counter substrate 20, the liquid crystal layer 30, the backlight 41, the polarizing plate 42, the control circuit 43, the touch IC 45, and cables 49a, 49b, and 49c. The display devices 100, 100A, and 100B are vertically long (the length in the Y direction is larger than the length in the X direction). An LCD scanning circuit 46, a common electrode selection circuit (COM selection circuit) 47, and a signal line selection circuit 48 are formed of TFTs on the array substrates 10, 10A, and 10B. Further, on the array substrates 10, 10A, 10B, a drive circuit 44 made of a semiconductor integrated circuit (IC) such as a CMOS is mounted by COG (Chip on Glass). The drive circuit 44 is connected to a control circuit 43 constituted by an IC through a cable 49a. A plurality of detection electrode wiring layers 24 extending in the X direction are formed on the upper surface (opposite side of the liquid crystal layer 30) of the counter substrate 20, and the detection electrode wiring layers 24 are mounted on the cable 49b via the cable 49b. Connected to a touch IC 45. The cable 49b is connected to the control circuit 43. The backlight 41 is connected to the control circuit 43 via a cable 49c. The polarizing plate 42 is disposed between the backlight 41 and the array substrates 10, 10 </ b> A, and 10 </ b> B and on the upper surface of the counter substrate 20.
The common electrode wiring layer 14 that also functions as the drive electrode wiring layer of the touch panel extends in the Y direction, is divided in the X direction and is periodically arranged, and the detection electrode wiring layer 24 extends in the X direction. A plurality are arranged in the Y direction. Since the common electrode wiring layer (the driving electrode wiring layer of the touch panel) extends in the Y direction, the driving electrode wiring layer of the touch panel does not intersect with the source wiring layer. Therefore, it is possible to suppress an increase in the load on the drive electrode of the touch panel.
The liquid crystal display devices 100, 100A, and 100B according to the comparative example, the first embodiment, and the second embodiment have basically the same configuration except for the structure of the array substrates 10, 10A, and 10B.

次に、比較例について図3および図4を用いて説明する。
図3は比較例に係る表示装置の構造を説明するための平面図である。図4は図3のA−A’線における断面図である。
比較例に係る表示装置100は赤(R)、緑(G)、青(B)、白(W)の縦ストライプ形状の副画素を備え、RGBおよびRGWをそれぞれ1画素とし、RGB画素とRGW画素が交互に配置される。BおよびWのそれぞれはRまたはGの半分の画素数である。表示装置100は、アレイ基板10と、対向基板20と、アレイ基板10と対向基板20との間に配置される液晶層30とを備える。
アレイ基板10において、信号配線層12の上に平坦化膜13を介して共通電極層14が配置される。共通電極層14の上に絶縁層16を介して画素電極層17が配される。共通電極層14は信号配線層12と平行な方向(Y方向)に延在し、X方向に分割されて周期的に配置されており、信号配線層12の上には共通電極層14と接する形で補助配線層15が配置されている。言い換えると補助配線層15は異色副画素間に配置されている。ただし、分割された共通電極層14同士をショートしないようにするために、共通電極層14の分割位置(分割領域)18には補助配線層15は配置されていない。共通電極層14および画素電極層17はITO(Indium Tin Oxide)等の透光導体膜で形成され、補助配線層15および信号配線層12は遮光導体膜(低抵抗導体膜、金属膜)で形成されている。補助配線層15は共通電極層14の抵抗を低減するために設けられている。
対向基板20は、ブラックマトリクス(遮光層)22と、R、G、B、Wのカラーフィルタ(着色層)23と、を備える。カラーフィルタ23は、行方向(X方向)にR、G、B、R、G、Wの順に繰り返し配置されている。また、カラーフィルタ23のRとGは、列方向(Y方向)に同色が配置され、BとWは交互に配置されている。カラーフィルタ23は平面視で、X方向の長さがY方向の長さより短いストライプ形状(矩形状)をしている。
上述したように、表示装置100では信号配線層12上に分割領域18が位置するので、分割領域18を通した信号配線層12からの漏れ電界が液晶層30に影響を与える。このため、分割領域18に隣接する副画素では信号配線層12から電界の影響で所望の表示ができないことがあり、特に対向基板20とアレイ基板10の組立てずれが生じた場合には分割領域18がスジとして見えてしまう。
そこで、実施の形態に係る表示装置は、信号配線層12の上にシールド層を設けて、信号配線層12からの漏れ電界が液晶層30に影響を与えないようにする。シールド層としては電位が固定される配線層を用いるのが好ましい。
Next, a comparative example will be described with reference to FIGS.
FIG. 3 is a plan view for explaining the structure of a display device according to a comparative example. 4 is a cross-sectional view taken along line AA ′ of FIG.
The display device 100 according to the comparative example includes red (R), green (G), blue (B), and white (W) vertical sub-pixels, each of RGB and RGW as one pixel, and RGB pixels and RGW. Pixels are arranged alternately. Each of B and W is half the number of pixels of R or G. The display device 100 includes an array substrate 10, a counter substrate 20, and a liquid crystal layer 30 disposed between the array substrate 10 and the counter substrate 20.
In the array substrate 10, the common electrode layer 14 is disposed on the signal wiring layer 12 via the planarization film 13. A pixel electrode layer 17 is disposed on the common electrode layer 14 via an insulating layer 16. The common electrode layer 14 extends in a direction parallel to the signal wiring layer 12 (Y direction), is divided in the X direction and is periodically arranged, and is in contact with the common electrode layer 14 on the signal wiring layer 12. The auxiliary wiring layer 15 is arranged in a form. In other words, the auxiliary wiring layer 15 is disposed between the different color subpixels. However, in order not to short-circuit the divided common electrode layers 14, the auxiliary wiring layer 15 is not disposed at the division position (divided region) 18 of the common electrode layer 14. The common electrode layer 14 and the pixel electrode layer 17 are formed of a light-transmitting conductive film such as ITO (Indium Tin Oxide), and the auxiliary wiring layer 15 and the signal wiring layer 12 are formed of a light shielding conductive film (low resistance conductive film, metal film). Has been. The auxiliary wiring layer 15 is provided in order to reduce the resistance of the common electrode layer 14.
The counter substrate 20 includes a black matrix (light shielding layer) 22 and R, G, B, and W color filters (colored layers) 23. The color filter 23 is repeatedly arranged in the order of R, G, B, R, G, and W in the row direction (X direction). Further, R and G of the color filter 23 are arranged in the same color in the column direction (Y direction), and B and W are arranged alternately. The color filter 23 has a stripe shape (rectangular shape) in which the length in the X direction is shorter than the length in the Y direction in plan view.
As described above, in the display device 100, since the divided region 18 is located on the signal wiring layer 12, the leakage electric field from the signal wiring layer 12 through the divided region 18 affects the liquid crystal layer 30. For this reason, the sub-pixel adjacent to the divided region 18 may not be able to perform a desired display due to the influence of the electric field from the signal wiring layer 12, and particularly when the assembly displacement between the counter substrate 20 and the array substrate 10 occurs. Appears as streaks.
Therefore, in the display device according to the embodiment, a shield layer is provided on the signal wiring layer 12 so that the leakage electric field from the signal wiring layer 12 does not affect the liquid crystal layer 30. It is preferable to use a wiring layer whose potential is fixed as the shield layer.

以下に説明する実施例では、FFS(Fringe Field Switching)方式の液晶表示パネルを例に説明するが、それに限定されるものではない。IPS(In-Plane-Switching)方式等の横電界の液晶表示パネルにも適用することができる。   In the embodiments described below, an FFS (Fringe Field Switching) type liquid crystal display panel will be described as an example, but the present invention is not limited thereto. The present invention can also be applied to a liquid crystal display panel with a horizontal electric field such as an IPS (In-Plane-Switching) method.

信号配線層の上にシールド層を設ける第1の実施例(実施例1)について図5から図7を用いて説明する。
図5は実施例1に係る表示装置の構造を説明するための平面図である。図6は図5の破線Cの箇所の拡大図である。図7は図5のA−A’線における断面図である。
実施例1に係る表示装置100Aは、比較例に係る表示装置100と画素構成および配列は同じである。すなわち、対向基板20の構造は同じである。表示装置100Aは、アレイ基板10Aと、対向基板20と、アレイ基板10Aと対向基板20との間に配置される液晶層30とを備える。なお、R、G、Bの縦ストライプ形状の副画素を備え、RGBを1画素とするものであってもよい。すなわち、カラーフィルタ23は、行方向(X方向)にR、G、Bの順に繰り返し配置され、カラーフィルタ23の列方向(Y方向)に同色が配置されているものであってもよい。
アレイ基板10Aにおいて、信号配線層(映像信号配線層、第2の信号配線層)12の上に平坦化膜13を介して画素電極層17Aが配置される。画素電極層17Aの上に絶縁層16を介して共通電極層14Aが配される。共通電極層14Aは信号配線層12と平行な方向(Y方向)に延在し、X方向に分割されて周期的に配置されている。走査配線層(走査信号配線層、第1の信号配線層)11はX方向に延在している。共通電極14Aの分割領域18Aは信号配線層12が配置されない位置であって走査配線層11を横切る位置に配置される。副画素の開口部分の共通電極層14Aにはスリットが形成されている。信号配線層12は共通電極層14Aで覆われている。また、信号配線層12の上には共通電極層14Aと接する形で補助配線層(第1の配線層)15Aが配置されている。言い換えると補助配線層15Aは異色副画素間に配置されている。補助配線層15Aは遮光層22に覆われるように配置される。走査配線層11の上には共通電極14Aがある。分割領域18Aは補助配線層15Aが配置されない位置であって走査配線層11を横切る位置に配置される。分割領域18Aは遮光層22に覆われるように配置される。共通電極層14Aおよび画素電極層17AはITO(Indium Tin Oxide)等の透光導体膜で形成され、補助配線層15Aおよび信号配線層12は金属膜(遮光性導電膜)で形成されている。
A first embodiment (embodiment 1) in which a shield layer is provided on a signal wiring layer will be described with reference to FIGS.
FIG. 5 is a plan view for explaining the structure of the display device according to the first embodiment. FIG. 6 is an enlarged view of a portion indicated by a broken line C in FIG. FIG. 7 is a cross-sectional view taken along the line AA ′ of FIG.
The display device 100A according to the first embodiment has the same pixel configuration and arrangement as the display device 100 according to the comparative example. That is, the structure of the counter substrate 20 is the same. The display device 100A includes an array substrate 10A, a counter substrate 20, and a liquid crystal layer 30 disposed between the array substrate 10A and the counter substrate 20. Note that R, G, and B vertical stripe-shaped subpixels may be provided, and RGB may be one pixel. That is, the color filter 23 may be repeatedly arranged in the order of R, G, and B in the row direction (X direction), and the same color may be arranged in the column direction (Y direction) of the color filter 23.
In the array substrate 10A, the pixel electrode layer 17A is disposed on the signal wiring layer (video signal wiring layer, second signal wiring layer) 12 via the planarization film 13. A common electrode layer 14A is disposed on the pixel electrode layer 17A via the insulating layer 16. The common electrode layer 14 </ b> A extends in a direction (Y direction) parallel to the signal wiring layer 12, and is divided and periodically arranged in the X direction. The scanning wiring layer (scanning signal wiring layer, first signal wiring layer) 11 extends in the X direction. The divided region 18A of the common electrode 14A is disposed at a position where the signal wiring layer 12 is not disposed and across the scanning wiring layer 11. A slit is formed in the common electrode layer 14A at the opening of the subpixel. The signal wiring layer 12 is covered with a common electrode layer 14A. An auxiliary wiring layer (first wiring layer) 15A is disposed on the signal wiring layer 12 in contact with the common electrode layer 14A. In other words, the auxiliary wiring layer 15A is disposed between the different color subpixels. The auxiliary wiring layer 15 </ b> A is disposed so as to be covered with the light shielding layer 22. On the scanning wiring layer 11, there is a common electrode 14A. The divided region 18A is disposed at a position where the auxiliary wiring layer 15A is not disposed and across the scanning wiring layer 11. The divided regions 18A are arranged so as to be covered with the light shielding layer 22. The common electrode layer 14A and the pixel electrode layer 17A are formed of a light-transmitting conductive film such as ITO (Indium Tin Oxide), and the auxiliary wiring layer 15A and the signal wiring layer 12 are formed of a metal film (light-shielding conductive film).

上述したように、表示装置100Aでは信号配線層12上に共通電極層14Aを配置するので、信号配線層12からの漏れ電界を共通電極層14Aでシールドすることができる。これにより、比較例に係る表示装置のような分割領域18がスジとして見えることを防止することができる。
なお、信号配線層12からの漏れ電界をシールドするためには、補助配線層15Aは必ずしも必要ない。ただし、補助配線層15Aが遮光膜で形成される場合は、高精細パネルにおいて、対向基板20とアレイ基板10の組立ずれが起きたときに生じる視野角混色を低減することができる。また、補助配線層15Aが低抵抗の導電膜で形成される場合は、共通電極層14Aの抵抗を低減することができる。
As described above, since the common electrode layer 14A is disposed on the signal wiring layer 12 in the display device 100A, the leakage electric field from the signal wiring layer 12 can be shielded by the common electrode layer 14A. Thereby, it can prevent that the division area 18 like the display apparatus which concerns on a comparative example looks like a stripe.
Note that the auxiliary wiring layer 15A is not necessarily required to shield the leakage electric field from the signal wiring layer 12. However, when the auxiliary wiring layer 15A is formed of a light-shielding film, it is possible to reduce viewing angle color mixing that occurs when the counter substrate 20 and the array substrate 10 are misaligned in the high-definition panel. When the auxiliary wiring layer 15A is formed of a low resistance conductive film, the resistance of the common electrode layer 14A can be reduced.

以上の実施例1の概要を簡単に説明すれば、下記のとおりである。
(1)表示装置は、アレイ基板と、対向基板と、前記アレイ基板と前記対向基板の間に配置される液晶層と、を備える。前記アレイ基板は、第1の方向に延在する走査信号配線層と、前記第1の方向と異なる第2の方向に延在する映像信号配線層と、前記映像信号配線層よりも上層に配置される画素電極層と、前記画素電極層よりも上層に配置される共通電極層と、を備える。前記共通電極層は平面視で前記映像信号配線層を覆う位置に配置するようにされ、前記共通電極層は前記第2の方向に分割するようにされる。
(2)上記(1)の表示装置において、前記共通電極層が分割される個所はいずれかの隣接する映像信号配線層間の前記走査信号配線層を横切る位置にするようにされる。
(3)上記(1)の表示装置において、前記共通電極層の上に接するように配置される補助配線層を有し、前記補助配線層は平面視で前記映像信号配線層を覆う位置に配置するようにされる。
(4)上記(3)の表示装置において、前記共通電極層が分割される個所は前記補助配線層が配置されていない位置にするようにされる。
(5)上記(3)の表示装置において、前記補助配線層は遮光性導電膜である。
(6)上記(1)の表示装置において、前記共通電極層は平面視で前記走査信号配線層を覆う位置に配置するようにされる。
(7)上記(1)の表示装置において、前記対向基板は遮光層と着色層を備える。前記遮光層は平面視で前記補助配線層を覆う位置に配置するようにされる。
(8)上記(7)の表示装置において、前記遮光層は平面視で前記共通電極層が分割される個所を覆う位置に配置するようにされる。
(9)上記(1)の表示装置において、前記画素電極および共通電極配線層は透明性導電膜である。
(10)上記(1)の表示装置において、前記対向基板は、前記第1の方向に延在する検出電極配線層を備える。前記共通電極配線層はインセルタッチパネルの駆動電極配線層の機能を兼ねる。
The outline of the first embodiment will be briefly described as follows.
(1) The display device includes an array substrate, a counter substrate, and a liquid crystal layer disposed between the array substrate and the counter substrate. The array substrate is disposed in a scanning signal wiring layer extending in a first direction, a video signal wiring layer extending in a second direction different from the first direction, and an upper layer than the video signal wiring layer A pixel electrode layer and a common electrode layer disposed above the pixel electrode layer. The common electrode layer is arranged at a position covering the video signal wiring layer in plan view, and the common electrode layer is divided in the second direction.
(2) In the display device of the above (1), the portion where the common electrode layer is divided is set to a position crossing the scanning signal wiring layer between any adjacent video signal wiring layers.
(3) In the display device of (1), the display device includes an auxiliary wiring layer disposed so as to be in contact with the common electrode layer, and the auxiliary wiring layer is disposed at a position covering the video signal wiring layer in a plan view. To be done.
(4) In the display device according to (3), a portion where the common electrode layer is divided is set to a position where the auxiliary wiring layer is not disposed.
(5) In the display device of (3), the auxiliary wiring layer is a light-shielding conductive film.
(6) In the display device according to (1), the common electrode layer is disposed at a position covering the scanning signal wiring layer in a plan view.
(7) In the display device of (1), the counter substrate includes a light shielding layer and a colored layer. The light shielding layer is arranged at a position covering the auxiliary wiring layer in plan view.
(8) In the display device according to (7), the light shielding layer is arranged at a position covering a portion where the common electrode layer is divided in a plan view.
(9) In the display device of (1), the pixel electrode and the common electrode wiring layer are transparent conductive films.
(10) In the display device of (1), the counter substrate includes a detection electrode wiring layer extending in the first direction. The common electrode wiring layer also functions as a drive electrode wiring layer of the in-cell touch panel.

(11)表示装置は第1の基板と第2の基板とを備える。前記アレイ基板は、第1の方向に延在する第1の信号配線層と、前記第1の方向と異なる第2の方向に延在する第2の信号配線層と、前記第2の信号配線層よりも上層に配置される画素電極層と、前記画素電極層よりも上層に配置される共通電極層と、前記共通電極層の上に接するように配置される第1の配線層と、を備える。前記共通電極層は平面視で前記第2の信号配線層を覆う位置に配置するようにされる。前記第1の配線層は平面視で前記第2の信号配線層を覆う位置に配置するようにされる。前記共通電極層は前記第2の方向に分割するようにされる。
(12)上記(11)の表示装置において、前記共通電極層が分割される個所は前記第1の配線層が配置されていない位置にするようにされる。
(13)上記(11)の表示装置において、前記共通電極層は平面視で前記第1の信号配線層を覆う位置に配置するようにされる。
(14)上記(11)の表示装置において、前記第2の基板は遮光層を備える。前記遮光層は平面視で前記配線層を覆う位置に配置するようにされる。
(15)上記(11)の表示装置において、前記第1の配線層は平面視で異色副画素間に配置するようにされる。
(16)上記(11)の表示装置において、前記画素電極および共通電極配線層は透明性導電膜である。前記第1の配線層は遮光性導電膜である。
(17)上記(11)の表示装置において、前記第2の基板は、前記第1の方向に延在する検出電極配線層を備える。前記共通電極配線層はインセルタッチパネルの駆動電極配線層の機能を兼ねる。
(18)上記(11)の表示装置において、前記第1の信号配線層は走査信号配線層である。前記第2の信号配線層は映像信号配線層である。
(19)上記(11)の表示装置において、さらに、前記第1の基板と前記第2の基板の間に配置される液晶層を備える。
(11) The display device includes a first substrate and a second substrate. The array substrate includes a first signal wiring layer extending in a first direction, a second signal wiring layer extending in a second direction different from the first direction, and the second signal wiring. A pixel electrode layer disposed above the layer, a common electrode layer disposed above the pixel electrode layer, and a first wiring layer disposed so as to be in contact with the common electrode layer, Prepare. The common electrode layer is arranged at a position covering the second signal wiring layer in plan view. The first wiring layer is arranged at a position covering the second signal wiring layer in plan view. The common electrode layer is divided in the second direction.
(12) In the display device of the above (11), the portion where the common electrode layer is divided is set to a position where the first wiring layer is not disposed.
(13) In the display device of (11), the common electrode layer is disposed at a position covering the first signal wiring layer in plan view.
(14) In the display device of (11), the second substrate includes a light shielding layer. The light shielding layer is arranged at a position covering the wiring layer in plan view.
(15) In the display device of (11), the first wiring layer is arranged between the different color sub-pixels in plan view.
(16) In the display device of (11), the pixel electrode and the common electrode wiring layer are transparent conductive films. The first wiring layer is a light-shielding conductive film.
(17) In the display device of (11), the second substrate includes a detection electrode wiring layer extending in the first direction. The common electrode wiring layer also functions as a drive electrode wiring layer of the in-cell touch panel.
(18) In the display device of (11), the first signal wiring layer is a scanning signal wiring layer. The second signal wiring layer is a video signal wiring layer.
(19) The display device according to (11), further including a liquid crystal layer disposed between the first substrate and the second substrate.

信号配線層の上にシールド層を設ける第2の実施例(実施例2)について図8から図11を用いて説明する。
図8は実施例2に係る表示装置の構造を説明するための平面図である。図9は図8の破線Cの箇所の拡大図である。図10は図8のA−A’線における断面図である。図11はアレイ基板周辺部における断面図である。
実施例2に係る表示装置100Bは、比較例に係る表示装置と画素構成および配列は同じである。すなわち、対向基板20の構造は同じである。表示装置100Bは、アレイ基板(第1の基板)10Bと、対向基板(第2の基板)20と、アレイ基板10Bと対向基板20との間に配置される液晶層30とを備える。なお、R、G、Bの縦ストライプ形状の副画素を備え、RGBを1画素とするものであってもよい。すなわち、カラーフィルタ23は、行方向(X方向)にR、G、Bの順に繰り返し配置され、カラーフィルタ23の列方向(Y方向)に同色が配置されているものであってもよい。
アレイ基板10Bにおいて、信号配線層(映像信号配線層、第2の信号配線層)12の上に平坦化膜13を介して共通電極層14が配置される。共通電極層14の上に絶縁層(第1の絶縁層)16aを介して補助配線層(第1の配線層)15が配置される。補助配線層15の上に絶縁層(第2の絶縁層)16bを介して画素電極層17が配置される。共通電極層14は信号配線層12と平行な方向(Y方向)に延在し、X方向に分割されて周期的に配置されている。走査配線層(走査信号配線層、第1の信号配線層)11はX方向に延在している。補助配線層15は信号配線層12と平行な方向(Y方向)に延在し、各異色副画素間に配置されている。補助配線層15は高精細パネルにおいて、対向基板20とアレイ基板10Bの組立ずれが起きたときに生じる視野角混色を防止する遮光層の役割と共通電極層14の抵抗低減する役割を兼ねている。補助配線層15は共通電極層14の分割位置(分割領域)18の上にも配置されている。共通電極層14および画素電極層17はITO等の透光導体層で形成され、補助配線層15および信号配線層12は遮光導体層(低抵抗導体層、金属層)で形成されている。
図11に示すように、アレイ基板10Bの表示領域外の周辺領域において、共通電極層14と補助配線層15とは配線層(第2の配線層)17aを介して接続される。配線層17aは画素電極層17と同層の配線である。絶縁層16aと絶縁層16bとを同時にパターニングしてコンタクトホールCH1を形成する。また、絶縁層16bパターニングしてコンタクトホールCH2を形成する。コンタクトホールCH1とコンタクトホールCH2の中および絶縁層16bの上面にITO膜を成膜し、パターニングすることにより、画素電極層17と配線層17aを形成する。
A second embodiment (embodiment 2) in which a shield layer is provided on the signal wiring layer will be described with reference to FIGS.
FIG. 8 is a plan view for explaining the structure of the display device according to the second embodiment. FIG. 9 is an enlarged view of a portion indicated by a broken line C in FIG. 10 is a cross-sectional view taken along line AA ′ of FIG. FIG. 11 is a cross-sectional view of the periphery of the array substrate.
The display device 100B according to the second embodiment has the same pixel configuration and arrangement as the display device according to the comparative example. That is, the structure of the counter substrate 20 is the same. The display device 100B includes an array substrate (first substrate) 10B, a counter substrate (second substrate) 20, and a liquid crystal layer 30 disposed between the array substrate 10B and the counter substrate 20. Note that R, G, and B vertical stripe-shaped subpixels may be provided, and RGB may be one pixel. That is, the color filter 23 may be repeatedly arranged in the order of R, G, and B in the row direction (X direction), and the same color may be arranged in the column direction (Y direction) of the color filter 23.
In the array substrate 10B, a common electrode layer 14 is disposed on a signal wiring layer (video signal wiring layer, second signal wiring layer) 12 with a planarizing film 13 interposed therebetween. An auxiliary wiring layer (first wiring layer) 15 is disposed on the common electrode layer 14 via an insulating layer (first insulating layer) 16a. A pixel electrode layer 17 is disposed on the auxiliary wiring layer 15 via an insulating layer (second insulating layer) 16b. The common electrode layer 14 extends in a direction parallel to the signal wiring layer 12 (Y direction), and is divided and periodically arranged in the X direction. The scanning wiring layer (scanning signal wiring layer, first signal wiring layer) 11 extends in the X direction. The auxiliary wiring layer 15 extends in a direction parallel to the signal wiring layer 12 (Y direction), and is arranged between the different color sub-pixels. In the high-definition panel, the auxiliary wiring layer 15 serves as a light-shielding layer that prevents viewing angle color mixing that occurs when the counter substrate 20 and the array substrate 10B are misassembled and to reduce the resistance of the common electrode layer 14. . The auxiliary wiring layer 15 is also disposed on the division position (division region) 18 of the common electrode layer 14. The common electrode layer 14 and the pixel electrode layer 17 are formed of a light-transmitting conductive layer such as ITO, and the auxiliary wiring layer 15 and the signal wiring layer 12 are formed of a light shielding conductive layer (low resistance conductive layer, metal layer).
As shown in FIG. 11, in the peripheral region outside the display region of the array substrate 10B, the common electrode layer 14 and the auxiliary wiring layer 15 are connected via a wiring layer (second wiring layer) 17a. The wiring layer 17 a is a wiring in the same layer as the pixel electrode layer 17. The insulating layer 16a and the insulating layer 16b are simultaneously patterned to form the contact hole CH1. Further, the contact hole CH2 is formed by patterning the insulating layer 16b. An ITO film is formed in the contact hole CH1 and the contact hole CH2 and on the upper surface of the insulating layer 16b and patterned to form the pixel electrode layer 17 and the wiring layer 17a.

上述したように、表示装置100Bでは信号配線12の分割領域18の上に補助配線層15を配置するので、信号配線層12からの画素電極17へ漏れ電界シールドすることができる。これにより、比較例に係る表示装置のような分割領域18がスジとして見えることを防止することができる。
また、比較例に係る表示装置とは異なりすべての信号配線上に補助配線層15を配置することができるので、対向基板20とアレイ基板10Bの組立ずれが起きたときに生じる視野角混色を低減することができる。
As described above, since the auxiliary wiring layer 15 is disposed on the divided region 18 of the signal wiring 12 in the display device 100B, a leakage electric field can be shielded from the signal wiring layer 12 to the pixel electrode 17. Thereby, it can prevent that the division area 18 like the display apparatus which concerns on a comparative example looks like a stripe.
Further, unlike the display device according to the comparative example, the auxiliary wiring layer 15 can be disposed on all the signal wirings, so that the viewing angle color mixing that occurs when the counter substrate 20 and the array substrate 10B are misassembled is reduced. can do.

共通電極層14と画素電極層17との間の絶縁膜を複数層とするが、複数層の絶縁膜は同時にパターニングすることで、成膜回数は増えるがフォトリソ工程の回数は比較例と同じであるため製造プロセスへの負荷を小さくすることできる。
共通電極層14と補助配線層15は例えば表示領域外のパネル周辺部で接続することで画素内に開口率を低下要因となるコンタクトホールを設けることなく信号配線層からの画素電極層への漏れ電界のシールド効果を高めることができる。補助配線層15が共通電極層14と接続することができるので、共通電極層14の抵抗を低減することができる。
A plurality of insulating films between the common electrode layer 14 and the pixel electrode layer 17 are formed. By simultaneously patterning the plurality of insulating films, the number of film formation increases, but the number of photolithography processes is the same as in the comparative example. Therefore, the load on the manufacturing process can be reduced.
The common electrode layer 14 and the auxiliary wiring layer 15 are connected, for example, at the periphery of the panel outside the display area, so that leakage from the signal wiring layer to the pixel electrode layer can be achieved without providing a contact hole that causes the aperture ratio to decrease in the pixel. The shielding effect of the electric field can be enhanced. Since the auxiliary wiring layer 15 can be connected to the common electrode layer 14, the resistance of the common electrode layer 14 can be reduced.

以上の実施例2の概要を簡単に説明すれば、下記のとおりである。
(1)表示装置は、アレイ基板と、対向基板と、前記アレイ基板と前記対向基板の間に配置される液晶層と、を備える。前記アレイ基板は、第1の方向に延在する走査信号配線層と、前記第1の方向と異なる第2の方向に延在する映像信号配線層と、前記第2の方向に延在する補助配線層と、第1の絶縁層と、第2の絶縁層と、前記補助配線層よりも下層に前記第1の絶縁層を介して配置される共通電極層と、前記補助配線層よりも上層に前記第2の絶縁層を介して配置される画素電極層と、を備える。前記補助配線層は平面視で前記映像信号配線層を覆う位置に配置するようにされる。前記共通電極層は前記映像信号配線層上で前記第2の方向に分割するようにされる。
(2)上記(1)の表示装置において、前記画素電極層とは孤立しかつ前記画素電極層とは同層の配線層を有する。前記共通電極層は、前記配線層を介して前記補助配線層と接続するようにされる。
(3)上記(2)の表示装置において、前記共通電極上の前記第1の絶縁層と前記第2の絶縁層を貫通する第1のコンタクトホールと、前記補助配線層上の前記第2の絶縁層の第2のコンタクトホールと、を有する。前記配線層は前記第1のコンタクトホール内の前記共通電極層と前記第2のコンタクトホール内の前記補助配線層とを接続するようにされる。
(4)上記(1)の表示装置において、前記対向基板は着色層と遮光層を備える。前記遮光層は平面視で前記補助配線層を覆う位置に配置するようにされる。
(5)上記(1)の表示装置において、前記補助配線層は平面視で異色副画素間に配置するようにされる。
(6)上記(1)の表示装置において、前記共通電極配線層および前記画素電極層は透明性導電膜である。前記補助配線層は遮光性導電膜である。
(7)上記(1)の表示装置において、前記対向基板は、前記第1の方向に延在する検出電極配線層を備える。前記共通電極配線層はインセルタッチパネルの駆動電極配線層の機能を兼ねる。
The outline of the second embodiment will be briefly described as follows.
(1) The display device includes an array substrate, a counter substrate, and a liquid crystal layer disposed between the array substrate and the counter substrate. The array substrate includes a scanning signal wiring layer extending in a first direction, a video signal wiring layer extending in a second direction different from the first direction, and an auxiliary extending in the second direction. A wiring layer, a first insulating layer, a second insulating layer, a common electrode layer disposed below the auxiliary wiring layer via the first insulating layer, and an upper layer than the auxiliary wiring layer And a pixel electrode layer disposed via the second insulating layer. The auxiliary wiring layer is arranged at a position covering the video signal wiring layer in plan view. The common electrode layer is divided in the second direction on the video signal wiring layer.
(2) In the display device of the above (1), the pixel electrode layer is isolated and has the same wiring layer as the pixel electrode layer. The common electrode layer is connected to the auxiliary wiring layer through the wiring layer.
(3) In the display device of (2), the first contact hole penetrating the first insulating layer and the second insulating layer on the common electrode, and the second contact on the auxiliary wiring layer. A second contact hole of the insulating layer. The wiring layer connects the common electrode layer in the first contact hole and the auxiliary wiring layer in the second contact hole.
(4) In the display device of (1), the counter substrate includes a colored layer and a light shielding layer. The light shielding layer is arranged at a position covering the auxiliary wiring layer in plan view.
(5) In the display device of (1), the auxiliary wiring layer is arranged between the different color sub-pixels in plan view.
(6) In the display device of (1), the common electrode wiring layer and the pixel electrode layer are transparent conductive films. The auxiliary wiring layer is a light-shielding conductive film.
(7) In the display device of (1), the counter substrate includes a detection electrode wiring layer extending in the first direction. The common electrode wiring layer also functions as a drive electrode wiring layer of the in-cell touch panel.

(8)表示装置は第1の基板と第2の基板とを備える。前記第1の基板は、第1の方向に延在する第1の信号配線層と、前記第1の方向と異なる第2の方向に延在する第2の信号配線層と、前記第2の方向に延在する第1の配線層と、第1の絶縁層と、第2の絶縁層と、前記第1の配線層よりも下層に前記第1の絶縁層を介して配置される共通電極層と、前記第1の配線層よりも上層に前記第2の絶縁層を介して配置される画素電極層と、を備える。前記第1の配線層は平面視で前記第2の信号配線層を覆う位置に配置するようにされる。前記共通電極層は前記第2の信号配線層上で前記第2の方向に分割するようにされる。
(9)上記(8)の表示装置において、前記画素電極層とは孤立しかつ前記画素電極層とは同層の第2の配線層を有する。前記共通電極層は前記第2の配線層を介して前記第1の配線層と接続するようにされる。
(10)上記(9)の表示装置において、前記共通電極上の前記第1の絶縁層と前記第2の絶縁層を貫通する第1のコンタクトホールと、前記第1の配線層上の前記第2の絶縁層の第2のコンタクトホールと、を有する。前記第2の配線層は前記第1のコンタクトホール内の前記共通電極層と前記第2のコンタクトホール内の前記補助配線層とを接続するようにされる。
(11)上記(8)の表示装置において、前記第2の基板は遮光層および着色層を備える。前記遮光層は平面視で前記第1の配線層を覆う位置に配置するようにされる。
(12)上記(8)の表示装置において、前記第1の配線層は平面視で異色副画素間に配置するようにされる。
(13)上記(8)の表示装置において、前記共通電極配線層および画素電極層は透明性導電膜である。前記第1の配線層は遮光性導電膜である。
(14)上記(8)の表示装置において、前記第2の基板は前記第1の方向に延在する検出電極配線層を備える。前記共通電極配線層はインセルタッチパネルの駆動電極配線層の機能を兼ねる。
(15)上記(8)の表示装置において、前記第1の信号配線層は走査信号の配線層である。前記第2の信号配線層は映像信号の配線層である。
(16)上記(8)の表示装置において、さらに、前記第1の基板と前記第2の基板の間に配置される液晶層を備える。
(8) The display device includes a first substrate and a second substrate. The first substrate includes a first signal wiring layer extending in a first direction, a second signal wiring layer extending in a second direction different from the first direction, and the second signal wiring layer. A first wiring layer extending in a direction, a first insulating layer, a second insulating layer, and a common electrode disposed below the first wiring layer via the first insulating layer And a pixel electrode layer disposed above the first wiring layer via the second insulating layer. The first wiring layer is arranged at a position covering the second signal wiring layer in plan view. The common electrode layer is divided in the second direction on the second signal wiring layer.
(9) In the display device according to (8), the pixel electrode layer is isolated from the pixel electrode layer and has the same second wiring layer as the pixel electrode layer. The common electrode layer is connected to the first wiring layer through the second wiring layer.
(10) In the display device according to (9), the first contact hole penetrating the first insulating layer and the second insulating layer on the common electrode, and the first contact hole on the first wiring layer. And a second contact hole of the two insulating layers. The second wiring layer connects the common electrode layer in the first contact hole and the auxiliary wiring layer in the second contact hole.
(11) In the display device of (8), the second substrate includes a light shielding layer and a colored layer. The light shielding layer is arranged at a position covering the first wiring layer in plan view.
(12) In the display device of (8), the first wiring layer is arranged between the different color sub-pixels in plan view.
(13) In the display device of (8), the common electrode wiring layer and the pixel electrode layer are transparent conductive films. The first wiring layer is a light-shielding conductive film.
(14) In the display device of (8), the second substrate includes a detection electrode wiring layer extending in the first direction. The common electrode wiring layer also functions as a drive electrode wiring layer of the in-cell touch panel.
(15) In the display device of (8), the first signal wiring layer is a scanning signal wiring layer. The second signal wiring layer is a video signal wiring layer.
(16) The display device according to (8), further including a liquid crystal layer disposed between the first substrate and the second substrate.

10、10A、10B・・・アレイ基板
20・・・対向基板
11・・・走査配線層(走査信号配線層、第1の信号配線層)
12・・・信号配線層(映像信号配線層、第2の信号配線層)
13・・・平坦化層
14、14A・・・共通電極層
15、15A・・・補助配線層(第1の配線層)
16・・・絶縁層
16a・・・絶縁層(第1の絶縁層)
16b・・・絶縁層(第2の絶縁層)
17、17A・・・画素電極層
17a・・・配線層(第2の配線層)
18・・・分割領域(分割位置)
21・・・ブラックマトリクス(遮光層)
22・・・カラーフィルタ(着色層)
24・・・検出電極配線層
30・・・液晶層
41・・・バックライト
42・・・偏光板
43・・・制御回路
44・・・駆動回路
45・・・タッチIC
46・・・LCD走査回路
47・・・共通電極選択回路
48・・・信号線選択回路
49a、49b、49c・・・ケーブル
100、100A、100B・・・表示装置
10, 10A, 10B ... array substrate 20 ... counter substrate 11 ... scanning wiring layer (scanning signal wiring layer, first signal wiring layer)
12: Signal wiring layer (video signal wiring layer, second signal wiring layer)
13: planarization layer 14, 14A ... common electrode layer 15, 15A ... auxiliary wiring layer (first wiring layer)
16 ... Insulating layer 16a ... Insulating layer (first insulating layer)
16b ... Insulating layer (second insulating layer)
17, 17A ... Pixel electrode layer 17a ... Wiring layer (second wiring layer)
18 ... division area (division position)
21 ... Black matrix (shading layer)
22 ... Color filter (colored layer)
24 ... Detection electrode wiring layer 30 ... Liquid crystal layer 41 ... Backlight 42 ... Polarizing plate 43 ... Control circuit 44 ... Drive circuit 45 ... Touch IC
46 ... LCD scanning circuit 47 ... Common electrode selection circuit 48 ... Signal line selection circuits 49a, 49b, 49c ... Cables 100, 100A, 100B ... Display device

Claims (16)

表示装置は、
アレイ基板と、
対向基板と、
前記アレイ基板と前記対向基板の間に配置される液晶層と、
を備え、
前記アレイ基板は、
第1の方向に延在する走査信号配線層と、
前記第1の方向と異なる第2の方向に延在する映像信号配線層と、
前記第2の方向に延在する補助配線層と、
第1の絶縁層と、
第2の絶縁層と、
前記補助配線層よりも下層に前記第1の絶縁層を介して配置される共通電極層と、
前記補助配線層よりも上層に前記第2の絶縁層を介して配置される画素電極層と、
を備え、
前記補助配線層は平面視で前記映像信号配線層を覆う位置に配置するようにされ、
前記共通電極層は前記映像信号配線層上で前記第2の方向に分割するようにされる。
The display device
An array substrate;
A counter substrate;
A liquid crystal layer disposed between the array substrate and the counter substrate;
With
The array substrate is
A scanning signal wiring layer extending in a first direction;
A video signal wiring layer extending in a second direction different from the first direction;
An auxiliary wiring layer extending in the second direction;
A first insulating layer;
A second insulating layer;
A common electrode layer disposed below the auxiliary wiring layer via the first insulating layer;
A pixel electrode layer disposed above the auxiliary wiring layer via the second insulating layer;
With
The auxiliary wiring layer is arranged at a position covering the video signal wiring layer in plan view,
The common electrode layer is divided in the second direction on the video signal wiring layer.
請求項1の表示装置において、
前記画素電極層とは孤立しかつ前記画素電極層とは同層の配線層を有し、
前記共通電極層は、前記配線層を介して前記補助配線層と接続するようにされる。
The display device according to claim 1.
The pixel electrode layer is isolated and has the same wiring layer as the pixel electrode layer,
The common electrode layer is connected to the auxiliary wiring layer through the wiring layer.
請求項2の表示装置において、
前記共通電極上の前記第1の絶縁層と前記第2の絶縁層を貫通する第1のコンタクトホールと、
前記補助配線層上の前記第2の絶縁層の第2のコンタクトホールと、
を有し、
前記配線層は前記第1のコンタクトホール内の前記共通電極層と前記第2のコンタクトホール内の前記補助配線層とを接続するようにされる。
The display device according to claim 2.
A first contact hole penetrating the first insulating layer and the second insulating layer on the common electrode;
A second contact hole of the second insulating layer on the auxiliary wiring layer;
Have
The wiring layer connects the common electrode layer in the first contact hole and the auxiliary wiring layer in the second contact hole.
請求項1の表示装置において、
前記対向基板は着色層と遮光層を備え、
前記遮光層は平面視で前記補助配線層を覆う位置に配置するようにされる。
The display device according to claim 1.
The counter substrate includes a colored layer and a light shielding layer,
The light shielding layer is arranged at a position covering the auxiliary wiring layer in plan view.
請求項1の表示装置において、
前記補助配線層は平面視で異色副画素間に配置するようにされる。
The display device according to claim 1.
The auxiliary wiring layer is arranged between the different color sub-pixels in plan view.
請求項1の表示装置において、
前記共通電極配線層および前記画素電極層は透明性導電膜であり、
前記補助配線層は遮光性導電膜である。
The display device according to claim 1.
The common electrode wiring layer and the pixel electrode layer are transparent conductive films,
The auxiliary wiring layer is a light-shielding conductive film.
請求項1の表示装置において、
前記対向基板は、前記第1の方向に延在する検出電極配線層を備え、
前記共通電極配線層はインセルタッチパネルの駆動電極配線層の機能を兼ねる。
The display device according to claim 1.
The counter substrate includes a detection electrode wiring layer extending in the first direction,
The common electrode wiring layer also functions as a drive electrode wiring layer of the in-cell touch panel.
表示装置は、
第1の基板と、
第2の基板と、
を備え、
前記第1の基板は、
第1の方向に延在する第1の信号配線層と、
前記第1の方向と異なる第2の方向に延在する第2の信号配線層と、
前記第2の方向に延在する第1の配線層と、
第1の絶縁層と、
第2の絶縁層と、
前記第1の配線層よりも下層に前記第1の絶縁層を介して配置される共通電極層と、
前記第1の配線層よりも上層に前記第2の絶縁層を介して配置される画素電極層と、
を備え、
前記第1の配線層は平面視で前記第2の信号配線層を覆う位置に配置するようにされ、
前記共通電極層は前記第2の信号配線層上で前記第2の方向に分割するようにされる。
The display device
A first substrate;
A second substrate;
With
The first substrate is
A first signal wiring layer extending in a first direction;
A second signal wiring layer extending in a second direction different from the first direction;
A first wiring layer extending in the second direction;
A first insulating layer;
A second insulating layer;
A common electrode layer disposed below the first wiring layer via the first insulating layer;
A pixel electrode layer disposed above the first wiring layer via the second insulating layer;
With
The first wiring layer is arranged at a position covering the second signal wiring layer in plan view,
The common electrode layer is divided in the second direction on the second signal wiring layer.
請求項8の表示装置において、
前記画素電極層とは孤立しかつ前記画素電極層とは同層の第2の配線層を有し、
前記共通電極層は前記第2の配線層を介して前記第1の配線層と接続するようにされる。
The display device according to claim 8.
A second wiring layer isolated from the pixel electrode layer and the same layer as the pixel electrode layer;
The common electrode layer is connected to the first wiring layer through the second wiring layer.
請求項9の表示装置において、
前記共通電極上の前記第1の絶縁層と前記第2の絶縁層を貫通する第1のコンタクトホールと、
前記第1の配線層上の前記第2の絶縁層の第2のコンタクトホールと、
を有し、
前記第2の配線層は前記第1のコンタクトホール内の前記共通電極層と前記第2のコンタクトホール内の前記補助配線層とを接続するようにされる。
The display device according to claim 9.
A first contact hole penetrating the first insulating layer and the second insulating layer on the common electrode;
A second contact hole of the second insulating layer on the first wiring layer;
Have
The second wiring layer connects the common electrode layer in the first contact hole and the auxiliary wiring layer in the second contact hole.
請求項8の表示装置において、
前記第2の基板は遮光層および着色層を備え、
前記遮光層は平面視で前記第1の配線層を覆う位置に配置するようにされる。
The display device according to claim 8.
The second substrate includes a light shielding layer and a colored layer,
The light shielding layer is arranged at a position covering the first wiring layer in plan view.
請求項8の表示装置において、
前記第1の配線層は平面視で異色副画素間に配置するようにされる。
The display device according to claim 8.
The first wiring layer is arranged between the different color sub-pixels in plan view.
請求項8の表示装置において、
前記共通電極配線層および画素電極層は透明性導電膜であり、
前記第1の配線層は遮光性導電膜である。
The display device according to claim 8.
The common electrode wiring layer and the pixel electrode layer are transparent conductive films,
The first wiring layer is a light-shielding conductive film.
請求項8の表示装置において、
前記第2の基板は、前記第1の方向に延在する検出電極配線層を備え、
前記共通電極配線層はインセルタッチパネルの駆動電極配線層の機能を兼ねる。
The display device according to claim 8.
The second substrate includes a detection electrode wiring layer extending in the first direction,
The common electrode wiring layer also functions as a drive electrode wiring layer of the in-cell touch panel.
請求項8の表示装置において、
前記第1の信号配線層は走査信号の配線層であり、
前記第2の信号配線層は映像信号の配線層である。
The display device according to claim 8.
The first signal wiring layer is a scanning signal wiring layer;
The second signal wiring layer is a video signal wiring layer.
請求項8の表示装置において、さらに、
前記第1の基板と前記第2の基板の間に配置される液晶層を備える。
The display device according to claim 8, further comprising:
A liquid crystal layer is provided between the first substrate and the second substrate.
JP2014085475A 2014-04-17 2014-04-17 Display device Active JP6400935B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014085475A JP6400935B2 (en) 2014-04-17 2014-04-17 Display device
US14/688,420 US9958720B2 (en) 2014-04-17 2015-04-16 Display device
CN201510182061.9A CN105022184A (en) 2014-04-17 2015-04-16 Display device
US15/935,116 US10466522B2 (en) 2014-04-17 2018-03-26 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014085475A JP6400935B2 (en) 2014-04-17 2014-04-17 Display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018165677A Division JP6657345B2 (en) 2018-09-05 2018-09-05 Display device

Publications (3)

Publication Number Publication Date
JP2015206830A true JP2015206830A (en) 2015-11-19
JP2015206830A5 JP2015206830A5 (en) 2017-04-27
JP6400935B2 JP6400935B2 (en) 2018-10-03

Family

ID=54603680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014085475A Active JP6400935B2 (en) 2014-04-17 2014-04-17 Display device

Country Status (1)

Country Link
JP (1) JP6400935B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016126336A (en) * 2014-12-31 2016-07-11 エルジー ディスプレイ カンパニー リミテッド In-cell touch liquid crystal display device and manufacturing method of the same
US10191336B2 (en) 2016-11-10 2019-01-29 Japan Display Inc. Liquid crystal display device that avoids influence on image quality due to residual ions
CN112736091A (en) * 2019-10-28 2021-04-30 夏普株式会社 Active matrix substrate, method for manufacturing same, and in-cell touch panel display device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080024416A1 (en) * 2006-07-27 2008-01-31 Epson Imaging Devices Corporation Liquid crystal display device
US20100214262A1 (en) * 2009-02-24 2010-08-26 Sony Corporation Display device and method of manufacturing same
US20120133858A1 (en) * 2010-11-25 2012-05-31 Shin Hee Sun Liquid Crystal Display Device
WO2012073792A1 (en) * 2010-11-30 2012-06-07 シャープ株式会社 Display device
WO2012165221A1 (en) * 2011-05-30 2012-12-06 京セラ株式会社 Liquid crystal display device and method for manufacturing same
US20130077008A1 (en) * 2011-09-23 2013-03-28 Samsung Display Co., Ltd. Liquid crystal display
WO2014045601A1 (en) * 2012-09-24 2014-03-27 パナソニック株式会社 Liquid crystal display device
US20140160066A1 (en) * 2012-12-11 2014-06-12 Lg Display Co., Ltd. Touch sensor integrated type display device and method of manufacturing the same

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080024416A1 (en) * 2006-07-27 2008-01-31 Epson Imaging Devices Corporation Liquid crystal display device
JP2008032899A (en) * 2006-07-27 2008-02-14 Epson Imaging Devices Corp Liquid crystal display device
US20100214262A1 (en) * 2009-02-24 2010-08-26 Sony Corporation Display device and method of manufacturing same
JP2010197576A (en) * 2009-02-24 2010-09-09 Sony Corp Display device and method of manufacturing same
US20120133858A1 (en) * 2010-11-25 2012-05-31 Shin Hee Sun Liquid Crystal Display Device
US20130250225A1 (en) * 2010-11-30 2013-09-26 Sharp Kabushiki Kaisha Display device
WO2012073792A1 (en) * 2010-11-30 2012-06-07 シャープ株式会社 Display device
WO2012165221A1 (en) * 2011-05-30 2012-12-06 京セラ株式会社 Liquid crystal display device and method for manufacturing same
US20140071387A1 (en) * 2011-05-30 2014-03-13 Kyocera Corporation Liquid crystal display device and method of manufacturing the same
US20130077008A1 (en) * 2011-09-23 2013-03-28 Samsung Display Co., Ltd. Liquid crystal display
JP2013068949A (en) * 2011-09-23 2013-04-18 Samsung Display Co Ltd Liquid crystal display device
WO2014045601A1 (en) * 2012-09-24 2014-03-27 パナソニック株式会社 Liquid crystal display device
US20140160066A1 (en) * 2012-12-11 2014-06-12 Lg Display Co., Ltd. Touch sensor integrated type display device and method of manufacturing the same
JP2014115613A (en) * 2012-12-11 2014-06-26 Lg Display Co Ltd Touch sensor integrated type display device and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016126336A (en) * 2014-12-31 2016-07-11 エルジー ディスプレイ カンパニー リミテッド In-cell touch liquid crystal display device and manufacturing method of the same
US10191336B2 (en) 2016-11-10 2019-01-29 Japan Display Inc. Liquid crystal display device that avoids influence on image quality due to residual ions
CN112736091A (en) * 2019-10-28 2021-04-30 夏普株式会社 Active matrix substrate, method for manufacturing same, and in-cell touch panel display device
US11143900B2 (en) 2019-10-28 2021-10-12 Sharp Kabushiki Kaisha Active matrix substrate, method for manufacturing same and in-cell touch panel display device
CN112736091B (en) * 2019-10-28 2023-08-11 夏普株式会社 Active matrix substrate, method of manufacturing the same, and in-cell touch panel type display device

Also Published As

Publication number Publication date
JP6400935B2 (en) 2018-10-03

Similar Documents

Publication Publication Date Title
US10466522B2 (en) Display device
US10175818B2 (en) Display device
US11506949B2 (en) Liquid crystal display device
JP5275861B2 (en) Liquid crystal display device and electronic device
JP2017151702A (en) Display device
JP6427403B2 (en) Display device
KR20170001128A (en) Liquid crystal display device
JP2019028095A (en) Display device
JP2014126674A (en) Liquid crystal display device
JP2015206829A (en) display device
JP6400935B2 (en) Display device
JP2015206829A5 (en)
JP2017003903A (en) Liquid crystal display device
US9835919B2 (en) Display device including a plurality of metal lines in contact with a common electrode
JP2015206830A5 (en)
JP2020079949A (en) Display
JP6657345B2 (en) Display device
JP2019191616A (en) Display
JP6395903B2 (en) Display device
JP2014149444A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180906

R150 Certificate of patent or registration of utility model

Ref document number: 6400935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250