JP2015192069A - Data writing system, data writing method, collective circuit board, and circuit board - Google Patents
Data writing system, data writing method, collective circuit board, and circuit board Download PDFInfo
- Publication number
- JP2015192069A JP2015192069A JP2014068965A JP2014068965A JP2015192069A JP 2015192069 A JP2015192069 A JP 2015192069A JP 2014068965 A JP2014068965 A JP 2014068965A JP 2014068965 A JP2014068965 A JP 2014068965A JP 2015192069 A JP2015192069 A JP 2015192069A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- data
- circuit
- memory
- data writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Structure Of Printed Boards (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
本発明は、回路基板の製造工程で用いるデータ書込みシステム、データ書込み方法、集合回路基板及び回路基板に関する。 The present invention relates to a data writing system, a data writing method, a collective circuit board, and a circuit board used in a circuit board manufacturing process.
従来、電子回路がプリントされた基板や該基板に電子部品が実装された回路基板などの製造工程において、例えば、作業効率の向上、コストの低減等を実現するために、一枚の基板から複数の回路基板が得られるように設計された集合回路基板を用いる技術が提案されている。 Conventionally, in the manufacturing process of a circuit board on which an electronic circuit is printed and a circuit board on which an electronic component is mounted, for example, in order to improve work efficiency and reduce costs, a plurality of substrates A technique using a collective circuit board designed so as to obtain a circuit board is proposed.
このような集合回路基板に対しては、通常、回路基板に各種電子部品が実装された後、各種電子部品が電気的に接続され、電子部品内の回路が正常に動作するか否かを確認するための電気的な検査が行われる。そして、この検査時には、個々の回路基板に設けられた検査用の導通端子に、検査用冶具の検査用端子を例えば接触等させて電気的に接続する。それゆえ、集合回路基板から各回路基板を個別に切り離した後、該切り離された各回路基板に対してこのような検査を行うと、検査用冶具の検査用端子と回路基板の導通端子との接触回数が増大する。この場合、例えば、検査時間の増加、検査用冶具の劣化(検査用端子の摩耗など)等の問題が発生する。 For such collective circuit boards, various electronic components are usually mounted on the circuit board, and then the various electronic components are electrically connected to check whether the circuit in the electronic components operates normally. An electrical inspection is performed for the purpose. At the time of this inspection, the inspection terminals of the inspection jig are electrically connected to, for example, contact with the inspection conduction terminals provided on the individual circuit boards. Therefore, after separating each circuit board from the collective circuit board individually and performing such an inspection on each separated circuit board, the inspection terminal of the inspection jig and the conduction terminal of the circuit board are connected. Increases the number of contacts. In this case, for example, problems such as an increase in inspection time and deterioration of an inspection jig (such as wear of inspection terminals) occur.
そこで、従来、この問題を解決するための技術が種々提案されている(例えば特許文献1及び2参照)。特許文献1及び2には、集合回路基板から回路基板を切り離した後に残る集合回路基板の領域(廃棄される基板領域)に、各回路基板と接続された検査用配線等からなる電子回路をプリントし、回路基板が切り離される前の集合回路基板の状態で各回路基板に対して検査を行うことを可能にする技術が提案されている。
Therefore, conventionally, various techniques for solving this problem have been proposed (see, for example,
上述した特許文献1及び2で提案されている技術を用いれば、回路基板の導通検査の作業効率の向上や検査用冶具の摩耗の軽減などの効果が得られる。しかしながら、この技術分野では、回路基板の更なる生産効率の向上が求められている。
If the techniques proposed in
本発明は、上記要望に応えるためになされたものであり、本発明の目的は、回路基板の製造工程において、回路基板の生産効率をさらに向上させることができる技術を提供することである。 The present invention has been made to meet the above-described demands, and an object of the present invention is to provide a technique capable of further improving the production efficiency of a circuit board in a circuit board manufacturing process.
上記課題を解決するために、本発明のデータ書込みシステムは、データを書込み可能なメモリを含み且つ外部と通信可能な回路部をそれぞれが有する複数の回路基板と、複数の回路基板内の少なくとも一つの回路基板内の回路部と通信可能なデータ送信装置と、メモリにデータを書き込むデータ書込み部と、を備える。そして、回路部は、データ送信装置から、又は、複数の回路基板に含まれ且つメモリへのデータの書込み処理が終了している他の回路基板から送信される所定のデータを受信し、データ書込み部による受信した所定のデータのメモリへの書込み処理が終了した後、受信した所定のデータの全て又は一部を、複数の回路基板に含まれ且つメモリへのデータの書込み処理が行われていない他の回路基板に送信する。 In order to solve the above problems, a data writing system of the present invention includes a plurality of circuit boards each including a circuit unit including a memory capable of writing data and capable of communicating with the outside, and at least one of the plurality of circuit boards. A data transmission device capable of communicating with a circuit unit in one circuit board, and a data writing unit for writing data in a memory. The circuit unit receives predetermined data transmitted from the data transmission device or another circuit board that is included in the plurality of circuit boards and that has completed the data writing process to the memory, and writes the data. After the processing of writing the predetermined data received by the unit to the memory is completed, all or a part of the received predetermined data is included in a plurality of circuit boards, and the data writing processing to the memory is not performed Send to another circuit board.
また、本発明のデータ書込み方法は、データを書込み可能なメモリを含む回路部をそれぞれが有する複数の回路基板に対して、各回路基板内のメモリにデータを書き込むデータ書込み方法であり、次の手順で行われる。まず、複数の回路基板に含まれ且つメモリへのデータの書込み処理が行われていない少なくとも一つの回路基板内の回路部に、外部から、又は、複数の回路基板に含まれ且つメモリへのデータの書込み処理が終了している他の回路基板から、所定のデータを送信する。次いで、少なくとも一つの回路基板内の回路部に含まれるメモリに、受信した所定のデータを書き込む。そして、少なくとも一つの回路基板内の回路部に含まれるメモリに所定のデータが書き込まれた後、所定のデータの全て又は一部を、複数の回路基板に含まれ且つメモリへのデータの書込み処理が行われていない他の回路基板に送信する。 The data writing method of the present invention is a data writing method for writing data to a memory in each circuit board with respect to a plurality of circuit boards each having a circuit unit including a memory in which data can be written. Performed in the procedure. First, at least one circuit unit in a circuit board that is included in a plurality of circuit boards and that has not been subjected to data writing processing to the memory is externally, or data that is included in the plurality of circuit boards and is stored in the memory. Predetermined data is transmitted from another circuit board that has completed the writing process. Next, the received predetermined data is written in a memory included in a circuit unit in at least one circuit board. Then, after predetermined data is written in a memory included in a circuit unit in at least one circuit board, all or part of the predetermined data is included in a plurality of circuit boards and data is written into the memory. Send to other circuit boards that are not.
また、本発明の集合回路基板は、データを書込み可能なメモリを含み且つ外部と通信可能な回路部をそれぞれが有する複数の回路基板を備える。そして、回路部は、外部から、又は、複数の回路基板に含まれ且つメモリへのデータの書込み処理が終了している他の回路基板から送信される所定のデータを受信し、受信した所定のデータがメモリに書き込まれた後、受信した所定のデータの全て又は一部を、複数の回路基板に含まれ且つメモリへのデータの書込み処理が行われていない他の回路基板に送信する。 The collective circuit board of the present invention includes a plurality of circuit boards each including a circuit unit including a memory in which data can be written and capable of communicating with the outside. Then, the circuit unit receives predetermined data transmitted from the outside or another circuit board that is included in the plurality of circuit boards and that has finished writing data to the memory, and the received predetermined data After the data is written in the memory, all or a part of the received predetermined data is transmitted to another circuit board that is included in the plurality of circuit boards and that has not been subjected to data writing processing to the memory.
さらに、本発明の回路基板は、データを書込み可能なメモリを含み且つ外部と通信可能な回路部を備える。そして、回路部は、外部から送信される所定のデータを受信し、受信した所定のデータがメモリに書き込まれた後、受信した所定のデータの全て又は一部を、メモリへのデータの書込み処理が行われていない他の回路基板内の回路部に送信する。 Furthermore, the circuit board of the present invention includes a memory unit that can write data and a circuit unit that can communicate with the outside. The circuit unit receives predetermined data transmitted from the outside, and after the received predetermined data is written in the memory, all or part of the received predetermined data is written into the memory. Is transmitted to a circuit unit in another circuit board that is not performed.
上記構成の本発明では、データ送信装置(外部)から複数の回路基板内の少なくとも一つの回路基板に所定のデータが送信されると、その後は、データ書込み済みの回路基板からデータ未書込みの回路基板にデータが送信され、データ未書込みの回路基板においてメモリへのデータの書込み処理が行われる。このような構成の本発明によれば、回路基板の生産効率をさらに向上させることができる。 In the present invention having the above-described configuration, when predetermined data is transmitted from the data transmission device (external) to at least one circuit board in the plurality of circuit boards, thereafter, a circuit in which data is not written from the circuit board in which data is written Data is transmitted to the board, and data is written to the memory in the circuit board to which data has not been written. According to the present invention having such a configuration, the production efficiency of the circuit board can be further improved.
<データ書込みシステムの概要>
以下に、本発明の各種実施形態に係るデータ書込みシステムの内容について、図面を参照しながら具体的に説明するが、その前に、まず、本発明のデータ書込みシステムで解決する具体的な課題、及び、本発明のデータ書込みシステムの基本概念(概要)について説明する。
<Outline of data writing system>
Hereinafter, the contents of the data writing system according to various embodiments of the present invention will be specifically described with reference to the drawings. Before that, first, specific problems to be solved by the data writing system of the present invention, The basic concept (outline) of the data writing system of the present invention will be described.
上述のように、従来、回路基板の製造工程では、集合回路基板に設けられた複数の回路基板のそれぞれに対して、正常に動作するか否かを確認するための導通検査が行われる。そして、この導通検査の工程において、特許文献1及び2で提案されている技術を適用した場合には、回路基板の導通検査の作業効率の向上や検査用冶具の摩耗の軽減などの効果が得られる。
As described above, conventionally, in the circuit board manufacturing process, a continuity test is performed for each of the plurality of circuit boards provided on the collective circuit board to confirm whether or not the circuit board normally operates. When the technique proposed in
しかしながら、一般に、回路基板の製造工程は、いわゆる、物理的工程及び論理的工程の2つの工程に分けられる。そして、論理的工程では、例えば、回路基板に実装された電子部品に含まれる記憶装置(メモリ)に対して製品用ファームウエアなどをプログラミングする工程(いわゆるオンボード・プログラミング工程)も行われる。 However, in general, a circuit board manufacturing process is divided into two processes, a so-called physical process and a logical process. In the logical process, for example, a process of programming firmware for a product or the like (so-called on-board programming process) is performed on a storage device (memory) included in an electronic component mounted on a circuit board.
このようなプログラミング工程では、従来、集合回路基板から切り離された各回路基板内のメモリに対して、冶具付きのデータ書込み装置を用いて、製品用ファームウエアなどのプログラムが書き込まれる。具体的には、データ書込み装置が冶具を介して回路基板に取り付けられ、その後、データ書込み装置から回路基板にプログラムが送信され、該プログラムが回路基板内のメモリに書き込まれる。 In such a programming process, a program such as product firmware is conventionally written in a memory in each circuit board separated from the collective circuit board by using a data writing device with a jig. Specifically, the data writing device is attached to the circuit board via a jig, and then a program is transmitted from the data writing device to the circuit board, and the program is written to a memory in the circuit board.
それゆえ、回路基板の製造工程において、回路基板の更なる生産効率の向上を図るためには、各回路基板に実装されたメモリへのデータ書込み処理の作業効率をさらに向上させる必要がある。なお、このプログラミング工程の処理に対して、上記特許文献1及び2で提案されている技術を適用することはできない。
Therefore, in the circuit board manufacturing process, in order to further improve the production efficiency of the circuit board, it is necessary to further improve the work efficiency of the data writing process to the memory mounted on each circuit board. Note that the techniques proposed in
そこで、本発明では、製品用ファームウエア等のプログラミング工程において、複数の回路基板へのデータ書込み処理の作業効率をさらに向上させることが可能なデータ書込みシステムを提案する。 Therefore, the present invention proposes a data writing system capable of further improving the work efficiency of data writing processing to a plurality of circuit boards in a programming process such as product firmware.
[データ書込みシステムの概略構成]
まず、図1を参照しながら、本発明のデータ書込みシステムの基本概念的な構成について説明する。なお、図1は、本発明のデータ書込みシステムの基本概念的な概略構成図である。
[Schematic configuration of data writing system]
First, the basic conceptual configuration of the data writing system of the present invention will be described with reference to FIG. FIG. 1 is a basic conceptual schematic configuration diagram of the data writing system of the present invention.
データ書込みシステム1は、図1に示すように、複数の回路基板からなる回路基板群2と、データ書込み装置3(データ送信装置)とを備える。なお、複数の回路基板は、後述の各種実施形態のように一枚の集合回路基板に設けられていてもよいし、回路基板間のデータの通信形態が無線通信である場合には、各回路基板が別体で設けられていてもよい。
As shown in FIG. 1, the
図1には、8個の回路基板11〜18(以下、それぞれ第1回路基板11〜第8回路基板18という)で回路基板群2を構成する例を示すが、本発明はこれに限定されず、回路基板群2内の回路基板の個数は、任意に設定することができる。また、図1には示さないが、各回路基板には、例えば、製品用ファームウエアなどの各種プログラム、識別用ID、個別情報、コマンド等の各種データを書込み可能なメモリを有する回路部(後述の図4及び図6参照)が設けられる。
FIG. 1 shows an example in which the
また、各基板回路内の回路部は、他の回路基板に設けられた回路部と通信を行い(図1中の破線矢印参照)、各種データを他の回路基板内の回路部に送信する機能を有する。なお、回路基板間のデータの通信形態は、無線通信であってもよいし、有線通信であってもよい。前者の場合には、無線の送受信機能が各回路基板内の回路部に設けられる。一方、後者の場合には、第1回路基板11〜第8回路基板18とともに、回路基板間を接続する通信配線が、例えば一枚の集合回路基板に設けられる。さらに、各回路基板内の回路部には、該回路部の動作全般を制御するためのCPU(Central Processing Unit)が搭載される。
In addition, the circuit unit in each circuit board communicates with the circuit unit provided on the other circuit board (see the broken line arrow in FIG. 1), and transmits various data to the circuit unit in the other circuit board. Have The data communication form between the circuit boards may be wireless communication or wired communication. In the former case, a wireless transmission / reception function is provided in a circuit portion in each circuit board. On the other hand, in the latter case, communication wiring for connecting the circuit boards together with the
データ書込み装置3は、回路基板群2内の少なくとも一つの回路基板に設けられた回路部と通信して(図1中の太実線矢印参照)、各種データ(各種プログラム(製品用ファームウエアを含む)、識別用ID、個別情報、コマンド等)を該回路部に送信する機能を有する。
The
なお、後述するように、本発明では、回路基板群2内において、回路基板間で通信によりデータを伝搬させながら各回路基板内のメモリに所定のデータを書き込む。この際に各回路基板で行う、データの受信処理、データの書込み処理及びデータの他の回路基板への送信処理からなる一連の処理(後述のデータ伝搬書込み処理)を実行するためのプログラムは、例えば、データ書込み装置3から所定の回路基板に送信される各種データに含まれていてもよいし、各回路基板内のメモリに予めプリインストールされていてもよい。
As will be described later, in the present invention, in the
また、データ書込み装置3と所定の回路基板との間のデータの通信形態は、無線通信であってもよいし、有線通信であってもよい。前者の場合には、データ書込み装置3に無線送信機能が設けられる。一方、後者の場合には、データ書込み装置3を所定の回路基板(図1に示す例では第1回路基板11)に取り付け可能とし、且つ、取り付け時に該所定の回路基板と有線通信可能となるような構成の専用冶具等がデータ書込み装置3に設けられる。
Further, the data communication form between the
なお、図1には示さないが、データ書込み装置3は、CPUを有し、このCPUにより、データ書込み装置3で行う、例えばデータの送信動作等の各種動作が制御される。また、図1には示さないが、データ書込みシステム1によるデータの書込み動作時には、データ書込み装置3内及び各回路基板内の各CPU及びメモリなどの電子部品を駆動するための電力がデータ書込みシステム1に供給される。
Although not shown in FIG. 1, the
[データ書込みシステムの動作概要]
次に、回路基板の製造工程(プログラミング工程)において行われる、データ書込みシステム1による複数の回路基板へのデータ書込み動作の概要を、図1を参照しながら説明する。なお、図1に示すデータ書込み動作は一動作例であり、データ書込みシステム1による複数の回路基板へのデータ書込み動作は、図1に示す例に限定されない。
[Outline of data writing system operation]
Next, an outline of the data writing operation to the plurality of circuit boards by the
図1に示す例では、プログラミング工程において、まず、データ書込み装置3が、回路基板群2内の第1回路基板11に設けられた後述の回路部(後述の図4参照)と通信して、各種データ(各種プログラム、識別用ID、個別情報、コマンド等)を該回路部に送信する。次いで、第1回路基板11に設けられた回路部内のCPU(データ書込み部)は、受信した各種データを自身の回路部内のメモリに書き込む。
In the example shown in FIG. 1, in the programming process, first, the
その後、第1回路基板11内の回路部のCPUは、データ書込み装置3から受信したデータの全て又は一部を第2回路基板12に設けられた回路部に送信する。なお、回路基板間で送受信されるデータ内容(データ種別)は、例えば、回路基板内のメモリの容量等に応じて適宜変更可能である。例えば、各回路基板内のメモリの容量が十分大きい場合には、データ書込み装置3から受信した全データを回路基板間で送受信し、該全データを各回路基板内のメモリに書き込んでもよい。また、例えば、送信先の回路基板内のメモリの容量が大きくない場合には、送信元の回路基板でのみ必要となるデータ以外のデータを送信先の回路基板に送信するようにしてもよい。
Thereafter, the CPU of the circuit unit in the
次いで、第2回路基板12内の回路部のCPUは、受信したデータを自身の回路部内のメモリに書き込む。その後、第2回路基板12内の回路部のCPUは、第1回路基板11から受信したデータの全て又は一部を第3回路基板13に設けられた回路部に送信する。次いで、第3回路基板13内の回路部のCPUは、受信したデータを自身の回路部内のメモリに書き込む。その後、第3回路基板13内の回路部のCPUは、第2回路基板12から受信したデータの全て又は一部を第4回路基板14に設けられた回路部に送信する。そして、第4回路基板14内の回路部のCPUは、受信したデータを自身の回路部内のメモリに書き込む。
Next, the CPU of the circuit unit in the
また、図1に示す例では、第1回路基板11内の回路部のCPUは、データ書込み装置3から受信した各種データの全て又は一部を第2回路基板12に送信した後、データ書込み装置3から受信した各種データの全て又は一部を第8回路基板18に設けられた回路部に送信する。
In the example shown in FIG. 1, the CPU of the circuit unit in the
次いで、第8回路基板18内の回路部のCPUは、受信したデータを自身の回路部内のメモリに書き込む。その後、第8回路基板18内の回路部のCPUは、第1回路基板11から受信したデータの全て又は一部を第7回路基板17に設けられた回路部に送信する。次いで、第7回路基板17内の回路部のCPUは、受信したデータを自身の回路部内のメモリに書き込む。その後、第7回路基板17内の回路部のCPUは、第8回路基板18から受信したデータの全て又は一部を第6回路基板16に設けられた回路部に送信する。
Next, the CPU of the circuit unit in the
次いで、第6回路基板16内の回路部のCPUは、受信したデータを自身の回路部内のメモリに書き込む。その後、第6回路基板16内の回路部のCPUは、第7回路基板17から受信したデータの全て又は一部を第5回路基板15に設けられた回路部に送信する。そして、第5回路基板15内の回路部のCPUは、受信したデータを自身の回路部内のメモリに書き込む。
Next, the CPU of the circuit unit in the
図1に示す例では、第5回路基板15へのデータの書込み処理により、回路基板群2内の全ての回路基板のメモリにそれぞれ対応する所定のデータが書き込まれ、データ書込みシステム1による複数の回路基板へのデータ書込み動作が終了する。
In the example shown in FIG. 1, predetermined data corresponding to the memories of all the circuit boards in the
なお、データを書き込む(伝搬させる)回路基板の順序は、予め設定されていてもよい。この場合、送信元の回路基板内のCPUは、例えば、受信データに含まれる書込み順序を規定したテーブル等を参照してデータを所定の回路基板に送信する。また、データを書き込む(伝搬させる)回路基板の順序を予め設定せずに、例えば、送信元の回路基板内のCPUが、データ未書込みの回路基板を探索し、データ未書込みの回路基板が検出されれば、該データ未書込みの回路基板にデータを送信するようにしてもよい。この場合、回路基板の探索順序は、任意に設定可能であるが、例えば、送信元の回路基板に近い位置に存在する回路基板から順次探索してもよい。 Note that the order of circuit boards in which data is written (propagated) may be set in advance. In this case, the CPU in the circuit board as the transmission source transmits the data to a predetermined circuit board with reference to a table that defines the writing order included in the received data, for example. In addition, without setting the order of circuit boards to which data is written (propagated) in advance, for example, the CPU in the source circuit board searches for a circuit board to which data has not been written and detects a circuit board to which data has not been written. Then, the data may be transmitted to the circuit board in which the data is not written. In this case, the circuit board search order can be arbitrarily set. For example, the circuit boards may be sequentially searched from the circuit board located near the transmission source circuit board.
また、図1に示す例では、第2回路基板12から第4回路基板14に向かうデータ書込み処理の伝搬経路、及び、第8回路基板18から第5回路基板15に向かうデータ書込み処理の伝搬経路はともに、直列的な経路となるが、第1回路基板11と、第2回路基板12及び第8回路基板18との間のデータ書込み処理の伝搬経路は並列的な経路となる。すなわち、図1に示す例では、回路基板群2内において、直列的なデータ書込み処理の伝搬経路と、並列的なデータ書込み処理の伝搬経路とが混在する。しかしながら、本発明はこれに限定されず、例えば、回路基板群2内において、データ書込み処理の伝搬経路が、直列的な経路のみとなる構成にしてもよいし(後述の第1及び第2の実施形態参照)、並列的な経路のみとなる構成にしてもよい(後述の第3の実施形態参照)。
In the example shown in FIG. 1, the propagation path of data write processing from the
上述したように、図1に示すデータ書込みシステム1では、データ書込み装置3により、各回路基板に書き込む必要のある各種データをまとめて回路基板群2内の所定の回路基板に送信すると、その後は、各回路基板において、データ受信処理、データの書込み処理及び他の回路基板へのデータ送信処理が繰り返される。その結果、回路基板群2内の全ての回路基板のメモリにそれぞれ対応する所定のデータが書き込まれる。すなわち、本発明では、データ書込み装置3により、回路基板群2内の所定の回路基板に各種データが一旦送信されると、その後は、回路基板間においてデータが通信により伝搬しながら各回路基板内のメモリに書き込まれ、最終的には全ての回路基板内のメモリに、それぞれ対応する所定のデータが書き込まれる。
As described above, in the
[データ書込みシステムのデータ書込み処理]
次に、図2を参照しながら、上述したデータ書込みシステム1による複数の回路基板へのデータ書込み動作の処理内容をより詳細に説明する。なお、図2は、回路基板の製造工程(プログラミング工程)において行われる、データ書込みシステム1による複数の回路基板へのデータ書込み処理の手順を示すフローチャートである。
[Data writing process of data writing system]
Next, the processing content of the data writing operation to the plurality of circuit boards by the above-described
まず、例えば、回路基板の製造ライン上において、データ書込み装置3と回路基板群2内の第1回路基板11との間で通信可能な状態(通信接続状態)を生成する(ステップS1)。なお、データ書込み装置3及び第1回路基板11間の通信形態を有線通信とする場合には、ステップS1において、例えば、データ書込み装置3を、専用冶具を介して第1回路基板11に取り付ける。一方、データ書込み装置3及び第1回路基板11間の通信形態を無線通信とする場合には、ステップS1において、データ書込み装置3を第1回路基板11と無線通信可能な位置に配置する。
First, for example, a state (communication connection state) in which communication is possible between the
次いで、データ書込み装置3は、有線通信又は無線通信により、各種データ(各種プログラム、識別用ID、個別情報、コマンド等)を第1回路基板11に設けられた回路部に送信する(ステップS2)。次いで、第1回路基板11に設けられた回路部内のCPUは、データ書込み装置3から各種データを受信し、該受信した各種データに含まれる書込み要求コマンド等に基づいて、該受信した各種データを自身の回路部内のメモリに書き込む(ステップS3)。
Next, the
なお、ステップS3において、データ書込み装置3から第1回路基板11に各種データが送信された後、データ書込み装置3と第1回路基板11との間の通信接続は解除してもよい。データ書込み装置3から第1回路基板11に各種データが送信された後、データ書込み装置3及び第1回路基板11間の通信接続を解除しても、各種データの全て又は一部が回路基板群2内で伝搬し、各回路基板内のメモリに所定のデータが書き込まれる。
In step S3, after various data is transmitted from the
ステップS3において、第1回路基板11内のメモリへのデータ書込み処理が終了した後、又は、後述のステップS6において、データ未書込みの所定の回路基板内のメモリへのデータ書込み処理が終了した後、または、データ書込み処理と並行して、データ書込みシステム1では、回路基板群2内にデータ未書込みの回路基板が存在するか否かの判定処理が行われる(ステップS4)。なお、ステップS4の判定処理の形態は、回路基板群2内における回路基板間のデータ書込み処理の伝搬経路の形態に応じて変化する。
After the data writing process to the memory in the
例えば、回路基板群2内における回路基板間のデータ書込み処理の伝搬経路の形態が、直列的な経路のみとなる場合(後述の第1及び第2の実施形態参照)には、直前のデータ書込み工程(ステップS3又はステップS6)でデータ書込み処理が行われた回路基板に設けられた回路部内のCPUが、ステップS4において、データ未書込みの回路基板の有無の判定処理を行う。
For example, when the form of the propagation path of the data writing process between the circuit boards in the
また、例えば、回路基板群2内における回路基板間のデータ書込み処理の伝搬経路の形態が、並列的な経路のみとなる場合(後述の第3の実施形態参照)には、この時点でデータ書込み処理が終了している全ての回路基板内のCPUのそれぞれが、ステップS4において、データ未書込みの回路基板の有無の判定処理を並行して行う。
Further, for example, when the form of the propagation path of the data writing process between the circuit boards in the
さらに、例えば、回路基板群2内における回路基板間のデータ書込み処理の伝搬経路の形態が、直列的な伝搬経路と並列的な伝搬経路とが混在する形態である場合(図1参照)には、直列的な経路でデータ送信が実行可能であり且つ直前のデータ書込み工程(ステップS3又はステップS6)でデータ書込み処理が行われた回路基板内のCPU、及び、並列的な経路でデータ送信が実行可能であり且つこの時点でデータ書込み処理が終了している全ての回路基板内のCPUのそれぞれが、ステップS4において、データ未書込みの回路基板の有無の判定処理を並行して行う。
Further, for example, when the form of the propagation path of the data writing process between the circuit boards in the
そして、ステップS4において、データ書込みシステム1により、回路基板群2内にデータ未書込みの回路基板が存在すると判定された場合(ステップS4がYES判定の場合)、データの送信元となり得る各回路基板に設けられた回路部内のCPUは、受信した各種データの全て又は一部を、有線通信又は無線通信により、データ未書込みの所定の回路基板に設けられた回路部に送信する(ステップS5)。なお、ステップS5のデータ送信処理の形態もまた、回路基板群2内における回路基板間のデータ書込み処理の伝搬経路の形態に応じて変化する。
In step S4, when it is determined by the
例えば、回路基板群2内における回路基板間のデータ書込み処理の伝搬経路の形態が、直列的な経路のみとなる場合(後述の第1及び第2の実施形態参照)には、直前のデータ書込み工程(ステップS3又はステップS6)でデータ書込み処理が行われた回路基板に設けられた回路部内のCPUが、ステップS5のデータ送信処理を行う。
For example, when the form of the propagation path of the data writing process between the circuit boards in the
また、例えば、回路基板群2内における回路基板間のデータ書込み処理の伝搬経路の形態が、並列的な経路のみとなる場合(後述の第3の実施形態参照)には、この時点でデータ書込み処理が終了している全ての回路基板内のCPUのそれぞれが、ステップS5のデータ送信処理を並行して行う。
Further, for example, when the form of the propagation path of the data writing process between the circuit boards in the
さらに、例えば、回路基板群2内における回路基板間のデータ書込み処理の伝搬経路の形態が、直列的な経路と並列的な経路とが混在する形態である場合(図1参照)には、直列的な経路でデータ送信が実行可能であり且つ直前のデータ書込み工程(ステップS3又はステップS6)でデータ書込み処理が行われた回路基板内のCPU、及び、並列的な経路でデータ送信が実行可能であり且つこの時点でデータ書込み処理が終了している全ての回路基板内のCPUのそれぞれが、ステップS5のデータ送信処理を並行して行う。
Furthermore, for example, when the form of the propagation path of the data writing process between the circuit boards in the
次いで、データ未書込みの所定の回路基板に設けられた回路部内のCPUは、有線通信又は無線通信により、受信したデータを自身の回路部内のメモリに書き込む(ステップS6)。そして、所定の回路基板に設けられた回路部内のメモリへのデータ書込み処理が終了した後、該所定の回路基板内のCPUは、処理をステップS4の処理に戻す。なお、ステップS6のデータ書込み処理の形態もまた、回路基板群2内における回路基板間のデータ書込み処理の伝搬経路の形態に応じて変化する。
Next, the CPU in the circuit unit provided on the predetermined circuit board to which data has not been written writes the received data to the memory in its own circuit unit by wired communication or wireless communication (step S6). Then, after the data writing process to the memory in the circuit unit provided on the predetermined circuit board is completed, the CPU in the predetermined circuit board returns the process to the process of step S4. The form of the data writing process in step S6 also changes according to the form of the propagation path of the data writing process between the circuit boards in the
例えば、回路基板群2内における回路基板間のデータ書込み処理の伝搬経路の形態が、直列的な経路のみとなる場合(後述の第1及び第2の実施形態参照)には、ステップS5のデータ送信処理を行う回路基板(データ送信元の回路基板)の個数は一つである。それゆえ、この場合には、ステップS6のデータ書込み処理を行うCPUの個数は、一つとなる。
For example, when the form of the propagation path of the data writing process between the circuit boards in the
また、例えば、回路基板群2内における回路基板間のデータ書込み処理の伝搬経路の形態が、並列的な経路のみとなる場合(後述の第3の実施形態参照)には、ステップS5のデータ送信処理を行う回路基板(データ送信元の回路基板)の個数は、一つ又は複数である。それゆえ、この場合には、ステップS6でデータ書込み処理を行うCPUの個数は、一つ又は複数となる。なお、後者の場合には、複数のCPUにおいて、ステップS6のデータ書込み処理が並行して行われる。
Further, for example, when the form of the propagation path of the data writing process between the circuit boards in the
さらに、例えば、回路基板群2内における回路基板間のデータ書込み処理の伝搬経路の形態が、直列的な経路と並列的な経路とが混在する形態である場合(図1参照)には、ステップS5のデータ送信処理を行う回路基板(データ送信元の回路基板)の個数は一つ又は複数である。それゆえ、この場合には、ステップS6でデータ書込み処理を行うCPUの個数は、一つ又は複数となる。なお、後者の場合には、複数のCPUにおいて、ステップS6のデータ書込み処理が並行して行われる。
Further, for example, when the form of the propagation path of the data writing process between the circuit boards in the
ステップS6の処理後、ステップS4がNO判定となるまで(全ての回路基板に対してデータ書込み処理が終了するまで)、ステップS4〜ステップS6の処理が繰り返される。本発明では、このステップS4〜ステップS6の繰り返し処理により、回路基板間においてデータが通信により伝搬しながら各回路基板内のメモリに書き込まれる。 After the process of step S6, the process of steps S4 to S6 is repeated until the determination of step S4 is NO (until the data writing process is completed for all circuit boards). In the present invention, the data is written to the memory in each circuit board while being propagated by communication between the circuit boards by repeating the steps S4 to S6.
そして、ステップS4において、データ書込みシステム1により、回路基板群2内にデータ未書込みの回路基板が存在しないと判定された場合(ステップS4がNO判定の場合)、データ書込みシステム1は、データ書込み処理を終了する。本発明では、上述のようにして、回路基板群2内の全ての回路基板に対してデータの書込み処理を行う。
In step S4, when the
なお、上述した、回路基板群2内の各回路基板において行われる、データの受信処理、データの書込み処理及び他の回路基板へのデータの送信処理からなる一連の処理(以下、この一連の処理をデータ伝搬書込み処理ともいう)を実行させるための処理プログラムが、例えば、データ書込み装置3から送信される各種データに含まれている場合には、各回路基板に設けられた回路部内のCPUは、受信したデータに含まれる例えば書込み要求コマンド等に基づいて、受信したデータの中からデータ伝搬書込み処理のプログラムを抽出して実行することにより、上述した各種処理を行う。一方、データ伝搬書込み処理のプログラムが、各回路基板に設けられた回路部内のメモリにプリインストールされている場合には、各回路部内のCPUは、受信したデータに含まれる例えば書込み要求コマンドや電力供給などをトリガーとして、プリインストールされているデータ伝搬書込み処理のプログラムを起動して上述した各種処理を行う。
It should be noted that a series of processes (hereinafter referred to as a series of processes) including data reception processing, data writing processing, and data transmission processing to other circuit boards performed on each circuit board in the
上述のように、図1及び図2に示すデータ書込みシステム1及びそのデータ書込み手法では、データ書込み装置3から回路基板群2内の少なくとも一つの回路基板にのみデータを送信すれば、その後は、自動的に、回路基板間においてデータが通信により伝搬しながら各回路基板に設けられた回路部内のメモリに書き込まれ、最終的には全ての回路基板内の回路部のメモリに、それぞれ対応する所定のデータが書き込まれる。
As described above, in the
それゆえ、図1及び図2に示すデータ書込みシステム1及びそのデータ書込み手法では、回路基板に対して個別にデータ書込み装置を接続して、各種データの書込み処理を行う必要がなくなる。また、図1及び図2に示す例では、データ書込み装置3から回路基板群2内の所定の回路基板に各種データを送信するだけでよいので、一つの回路基板群2(例えば、後述の一枚の集合回路基板)に対するデータ書込み装置の占有時間が短くなる。さらに、図1及び図2に示す例では、例えば、回路基板の製造ライン上において、データ書込み装置の数が少ない場合であっても、より多くの回路基板に対して効率よく各種データを書き込むことができる。
Therefore, in the
以上のことから、図1及び図2に示すデータ書込みシステム1及びそのデータ書込み手法では、一つのデータ書込み装置当りの回路基板への書込み効率を向上させることができ、回路基板に対するプログラミング工程の作業効率を向上させることができる。その結果、回路基板の生産効率をさらに向上させることができる。
From the above, in the
<第1の実施形態>
次に、本発明の第1の実施形態に係るデータ書込みシステムの構成及び動作について説明する。なお、第1の実施形態では、複数の回路基板内における回路基板間のデータの送受信を有線通信により行う例を説明する。また、第1の実施形態では、複数の回路基板内において、一つの回路基板から他の一つの回路基板にのみデータが送信される例、すなわち、データ書込み処理の伝搬経路が、直列的な経路のみとなる構成例を説明する。
<First Embodiment>
Next, the configuration and operation of the data writing system according to the first embodiment of the present invention will be described. In the first embodiment, an example in which data transmission / reception between circuit boards in a plurality of circuit boards is performed by wired communication will be described. In the first embodiment, an example in which data is transmitted only from one circuit board to another circuit board in a plurality of circuit boards, that is, the propagation path of data write processing is a serial path. A configuration example that is only described will be described.
[データ書込みシステムの構成]
まず、図3を参照しながら、第1の実施形態に係るデータ書込みシステムの構成を説明する。なお、図3は、本実施形態のデータ書込みシステムの概略構成、及び、データ書込み動作の様子を示す図である。
[Data writing system configuration]
First, the configuration of the data writing system according to the first embodiment will be described with reference to FIG. FIG. 3 is a diagram showing a schematic configuration of the data writing system of the present embodiment and the state of the data writing operation.
データ書込みシステム20は、図3に示すように、集合回路基板21と、データ書込み装置22とを備える。
As shown in FIG. 3, the
集合回路基板21には、8個の回路基板31〜38(以下、それぞれ第1回路基板31〜第8回路基板38という)が設けられる。なお、本実施形態では、集合回路基板21に8個の回路基板を設ける例を示すが、本発明はこれに限定されない。集合回路基板21に設けられる回路基板の個数は、例えば、集合回路基板21のサイズ、各回路基板のサイズ等の条件に応じて適宜設定される。また、図3には、第1回路基板31〜第8回路基板38を2(縦)×4(横)の配列形態で、集合回路基板21に配置する例を示すが、本発明はこれに限定されない。複数の回路基板の配列形態は、集合回路基板21のサイズ及び形状、各回路基板のサイズ及び形状等の条件に応じて適宜設定される。
The
また、本実施形態では、第1回路基板31〜第8回路基板38は、集合回路基板21上において、互いに所定間隔離して配置される。そして、集合回路基板21内の回路基板間及び集合回路基板21の外周端部の領域21aには、図示しないが、例えば、検査用配線、アライメントマーク等の配線パターンや回路基板間のマージン領域などが設けられる。すなわち、集合回路基板21内の領域21aは、各回路基板を集合回路基板21から切り離した後、最終的に廃棄される部分となる。それゆえ、以下では、集合回路基板21内の領域21aを「捨て基板部」と称す。そして、図3に示す例では、第1回路基板31〜第4回路基板34の形成領域と、第5回路基板35〜第8回路基板38の形成領域との間の捨て基板部21aの領域に書込み用配線39(配線)が設けられる。
In the present embodiment, the
第1回路基板31〜第8回路基板38は、互いに同じ構成を有する。なお、各回路基板の構成については、後述の図4を参照しながら後で詳述する。
The
書込み用配線39は、第1回路基板31〜第8回路基板38に対して共通して設けられる。なお、第1回路基板31〜第8回路基板38は、図3に示すように、書込み用配線39に対して並列接続される。この際、各回路基板に設けられた回路部内の後述するCPUが、各回路基板内に設けられた後述のコネクタを含む配線を介して書込み用配線39に接続される。そして、本実施形態のデータ書込みシステム20では、集合回路基板21内における回路基板間のデータの送受信は書込み用配線39を介して有線通信により行われる。なお、各回路基板が集合回路基板21から切り離されたときには、書込み用配線39も各回路基板から切り離される(捨て基板部21aに残る)。
The
データ書込み装置22は、集合回路基板21内の少なくとも一つの回路基板に設けられた回路部と通信して、各種データ(各種プログラム、識別用ID、個別情報、コマンド等)を該回路部に送信する機能を有する。図3に示す例では、データ書込み装置22は、第1回路基板31内の回路部に各種データに送信する。
The
なお、データ書込み装置22から送信される各種プログラムには、製品用ファームウエア等のように、回路基板の出荷前(製造段階)に予め回路基板内のメモリに格納させておく必要のあるプログラム(以下、初期プログラムという)が含まれる。また、各種プログラムには、回路基板の製造工程において回路部(電子部品)の電波出力検査を実行するための検査用プログラムも含まれる。さらに、上述したデータ伝搬書込み処理のプログラムが、各回路基板内のメモリにプリインストールされていない場合には、データ書込み装置22から送信される各種プログラムにデータ伝搬書込み処理のプログラムも含まれる。
The various programs transmitted from the
また、データ書込み装置22は、無線通信又は有線通信により、集合回路基板21内の第1回路基板31に各種データを送信する。なお、データ書込み装置22から第1回路基板31に無線通信によりデータ送信を行う場合、データ書込み装置22には、データの無線通信機能が設けられ、データ書込み装置22は、データ書込み装置22及び第1回路基板31間で無線通信可能となる位置に配置される。一方、データ書込み装置22から第1回路基板31に有線通信によりデータ送信を行う場合、データ書込み装置22には、専用冶具(不図示)が設けられ、データ書込み装置22は、この専用冶具を介して集合回路基板21に取り付けられる。
The
[回路基板の構成]
次に、集合回路基板21に設けられる各回路基板の構成について説明するが、上述のように、本実施形態では、各回路基板の基本構成は全て同じであるので、ここでは、図4を参照しながら、第1回路基板31の構成についてのみ説明する。なお、図4は、第1回路基板31のブロック構成図である。
[Configuration of circuit board]
Next, the configuration of each circuit board provided on the
第1回路基板31は、図4に示すように、回路基板本体40と、回路基板本体40に設けられた回路部41及びコネクタ42とを備える。
As shown in FIG. 4, the
回路部41は、機能部43と、メモリ44と、CPU45とを有する。回路部41において、CPU45は、機能部43及びメモリ44とそれぞれ電気的に接続される。また、CPU45は、コネクタ42に電気的に接続され、コネクタ42は、図示しないが、書込み用配線39に電気的に接続される。すなわち、CPU45は、コネクタ42を介して、書込み用配線39に接続される。
The
機能部43は、第1回路基板31(回路部41)で行う所定の機能を実現するための回路である。
The
メモリ44には、回路基板の製造工程におけるデータ書込みシステム20のデータ書込み動作により、第1回路基板31(回路部41)で所定の機能を実行する際に必要な各種プログラム、識別用ID、個別情報、コマンド等の各種データが記憶される。
The
なお、メモリ44には、上述したデータ伝搬書込み処理のプログラムも記憶されるが、このプログラムは、データ書込み装置22から送信される各種プログラムに含まれていてもよいし、メモリ44に予めプリインストールされていてもよい。また、データを書き込む(伝搬させる)回路基板の順序が、予め設定されている場合には、データ書込み順序を規定したテーブル、例えば、回路基板を指定する情報(メモリ44に予め書き込まれたシリアル番号等)と書込み順序との対応関係が規定されたテーブル等もメモリ44に記憶される。なお、このデータ書込み順序を規定したテーブルは、例えば、データ書込み装置22から送信される各種データに含まれていてもよいし、メモリ44に予めプリインストールされていてもよい。
The
また、識別用ID等の固有情報の回路基板毎の設定手法としては、例えば、回路基板間において伝搬させるデータの中に、固有情報と回路基板との対応を規定したリスト(テーブル)を含ませ、該リストに基づいて固有情報を回路基板毎に割り当てる手法を用いてもよい。さらに、識別用ID等の固有情報の回路基板毎の設定手法としては、例えば、回路基板へのデータ書込み処理毎に、固有情報を変化させて(例えば識別用ID番号に所定値を加算する等)、回路基板毎に異なる固有情報を割り当てる手法を用いてもよい。 In addition, as a method for setting unique information such as identification ID for each circuit board, for example, a list (table) that defines the correspondence between the unique information and the circuit board is included in the data propagated between the circuit boards. A method of assigning unique information to each circuit board based on the list may be used. Further, as a method for setting the unique information such as the identification ID for each circuit board, for example, the unique information is changed for each data writing process to the circuit board (for example, a predetermined value is added to the identification ID number). ), A method of assigning different unique information for each circuit board may be used.
CPU45は、第1回路基板31(回路部41)で実行される各種動作全般を制御するための演算処理装置である。それゆえ、機能部43の動作、及び、メモリ44に対するデータの入出力動作(回路基板の製造工程におけるメモリ44へのデータ書込み動作も含む)は、CPU45により制御される。
The
なお、図3には示さないが、データ書込み装置22及び第1回路基板31間の通信形態が有線通信である場合、データ書込み装置22が専用冶具を介して集合回路基板21に取り付けられた際に、データ書込み装置22と第1回路基板31内のCPU45とを接続するための通信配線が回路基板本体40に設けられる。また、図3に示す例では、この通信配線は、少なくとも第1回路基板31に設けられていればよいが、第2回路基板32〜第8回路基板38にも設けられていてもよい。また、図4に示す例では、コネクタ42を介してCPU45が書込み用配線39に電気的に接続されているが、コネクタ42を用いずに、書込み用配線39から延伸した配線が直接CPU45に接続されていてもよい。また、図4には示さないが、データ書込み装置22及び第1回路基板31間の通信形態が無線通信である場合、第1回路基板31に設けられた回路部41内には、無線通信機能が設けられる。
Although not shown in FIG. 3, when the communication form between the
[データ書込みシステムの動作]
次に、本実施形態のデータ書込みシステム20におけるデータ書込み動作を説明する。なお、本実施形態では、第1回路基板31、第2回路基板32、第3回路基板33、第4回路基板34、第5回路基板35、第6回路基板36、第7回路基板37及び第8回路基板38の順に、データが書き込まれる例を説明する。
[Data writing system operation]
Next, a data write operation in the data write
本実施形態では、回路基板のプログラミング工程において、まず、データ書込み装置22は、第1回路基板31内の回路部41と無線通信又は有線通信を行い、各種データ(各種プログラム、識別用ID、個別情報、コマンド等)を該回路部41に送信する(図3中の矢印[1]参照)。次いで、第1回路基板31に設けられた回路部41内のCPU45は、データ書込み装置22から受信した各種データを自身の回路部41内のメモリ44に書き込む。その後、第1回路基板31内のCPU45は、データ書込み装置22から受信したデータの全て又は一部を、書込み用配線39を介して、第2回路基板32に設けられた回路部に送信する(図3中の矢印[2]参照)。
In the present embodiment, in the circuit board programming step, first, the
次いで、第2回路基板32に設けられた回路部内のCPUは、第1回路基板31から書込み用配線39を介して受信したデータを自身の回路部内のメモリに書き込む。次いで、第2回路基板32内のCPUは、第1回路基板31から受信したデータの全て又は一部を、書込み用配線39を介して、第3回路基板33に設けられた回路部に送信する(図3中の矢印[3]参照)。
Next, the CPU in the circuit unit provided on the second circuit board 32 writes the data received from the
その後、第2回路基板32で行った、書込み用配線39を介するデータの受信動作、データの書込み動作、及び、書込み用配線39を介する他の回路基板へのデータの送信動作からなる一連のデータ伝搬書込み処理の動作を、第3回路基板33、第4回路基板34、第5回路基板35、第6回路基板36及び第7回路基板37の順で、繰り返す(図3中の矢印[4]〜[8]参照)。
Thereafter, a series of data composed of the data receiving operation, the data writing operation, and the data transmitting operation to the other circuit board via the
そして、最後に、第8回路基板38に設けられた回路部内のCPUは、第7回路基板37から書込み用配線39を介して受信したデータを自身の回路部内のメモリに書き込む。これにより、集合回路基板21内の全ての回路基板に設けられた回路部内のメモリに、それぞれ対応する所定のデータが書き込まれ、データ書込みシステム20におけるデータ書込み動作が終了する。
Finally, the CPU in the circuit unit provided on the
なお、上述した集合回路基板21内における回路基板間のデータの送受信過程において、データを書き込む(伝搬させる)回路基板の順序が予め設定されている場合、送信元の回路基板のCPUは、例えば、自身の回路部内のメモリに格納されたデータの書込み順序を規定したテーブルと、送信先の回路基板を指定する情報(送信先の回路基板に設けられた回路部内のメモリに予め記録されたシリアル番号等)とを参照して次にデータを書き込む回路基板を探索する。そして、その探索の結果、テーブルに規定されている次のデータ書込み対象の回路基板が検出された場合には、送信元の回路基板内のCPUは、その検出された回路基板内の回路部にデータを送信する。
In the above-described process of transmitting and receiving data between circuit boards in the
一方、上述した集合回路基板21内における回路基板間のデータの送受信過程において、データを書き込む(伝搬させる)回路基板の順序が、予め設定されておらず、データ未書込みの回路基板を探索して適宜データ送信を行う場合には、例えば、送信元の回路基板内のCPUが他の回路基板に設けられた回路部内のメモリにアクセスしてデータが未書込みであるか否かを判定する。そして、送信元の回路基板内のCPUは、データが未書込みであると判定された所定の回路基板にデータを送信する。この際、送信元の回路基板内のCPUは、探索過程において最初に検出されたデータ未書込みの回路基板にデータを送信してもよい。また、送信元の回路基板内のCPUは、全ての他の回路基板に対して探索を行い、その後、検出された複数のデータ未書込みの回路基板から所定のデータ未書込みの回路基板を選択して、該選択した所定のデータ未書込みの回路基板にデータを送信してもよい。なお、データ未書込みの回路基板の探索順序は、任意に設定することができるが、例えば、送信元の回路基板に近い位置に存在する回路基板から順次探索してもよい。
On the other hand, in the data transmission / reception process between the circuit boards in the
上述した本実施形態のデータ書込みシステム20においても、上記図2に示すフローチャートで説明した手順に従って、複数の回路基板に対してデータ書込み処理を行うことができる。
Also in the
上述のように、本実施形態のデータ書込みシステム20及びそのデータ書込み手法では、データ書込み装置22から集合回路基板21内の所定の回路基板にデータを送信すれば、その後は、回路基板間においてデータが有線通信により伝搬しながら各回路基板に設けられた回路部内のメモリに書き込まれ、最終的には全ての回路基板内のメモリに、それぞれ対応する所定のデータが書き込まれる。それゆえ、本実施形態では、上記図1及び図2に示すデータ書込みシステム1及びそのデータ書込み手法の説明(本発明の基本概念の説明)の中で述べた各種効果と同様の効果が得られる。
As described above, in the
<第2の実施形態>
次に、本発明の第2の実施形態に係るデータ書込みシステムの構成及び動作について説明する。なお、第2の実施形態では、回路基板間のデータの送受信は無線通信により行う例を説明する。また、第2の実施形態では、上記第1の実施形態と同様に、複数の回路基板内において、一つの回路基板から他の一つの回路基板にのみデータが送信される例、すなわち、データ書込み処理の伝搬経路が、直列的な経路のみとなる構成例を説明する。
<Second Embodiment>
Next, the configuration and operation of the data writing system according to the second embodiment of the present invention will be described. In the second embodiment, an example in which data transmission / reception between circuit boards is performed by wireless communication will be described. Further, in the second embodiment, similarly to the first embodiment, an example in which data is transmitted from one circuit board to only one other circuit board in a plurality of circuit boards, that is, data writing A configuration example in which the processing propagation path is only a serial path will be described.
[データ書込みシステムの構成]
まず、図5を参照しながら、第2の実施形態に係るデータ書込みシステムの構成を説明する。なお、図5は、本実施形態のデータ書込みシステムの概略構成、及び、データ書込み動作の様子を示す図である。
[Data writing system configuration]
First, the configuration of a data writing system according to the second embodiment will be described with reference to FIG. FIG. 5 is a diagram showing a schematic configuration of the data writing system of the present embodiment and the state of the data writing operation.
データ書込みシステム50は、図5に示すように、集合回路基板51と、データ書込み装置52とを備える。
As shown in FIG. 5, the data writing system 50 includes a
集合回路基板51には、8個の回路基板61〜68(以下、それぞれ第1回路基板61〜第8回路基板68という)が設けられる。なお、本実施形態では、集合回路基板51に8個の回路基板を設ける例を示すが、本発明はこれに限定されない。集合回路基板51に設けられる回路基板の個数は、例えば、集合回路基板51のサイズ、各回路基板のサイズ等の条件に応じて適宜設定される。また、図5には、第1回路基板61〜第8回路基板68を2(縦)×4(横)の配列形態で、集合回路基板51に配置する例を示すが、本発明はこれに限定されない。複数の回路基板の配列形態は、集合回路基板51のサイズ及び形状、各回路基板のサイズ及び形状等の条件に応じて適宜設定される。
The
また、本実施形態では、第1回路基板61〜第8回路基板68は、集合回路基板51上において、互いに所定間隔離して配置される。それゆえ、集合回路基板51内の回路基板間及び集合回路基板51の外周端部には、捨て基板部51aが形成される。
In the present embodiment, the
第1回路基板61〜第8回路基板68は、互いに同じ構成を有する。なお、各回路基板の構成については、後述の図6を参照しながら後で詳述する。
The
データ書込み装置52は、集合回路基板51内の少なくとも一つの回路基板に設けられた回路部と通信して、各種データ(各種プログラム、識別用ID、個別情報、コマンド等)を該回路部に送信する機能を有する。図5に示す例では、データ書込み装置52は、第1回路基板61内の回路部に各種データに送信する。
The
なお、データ書込み装置52から送信される各種プログラムには、上記第1の実施形態と同様に、製品用ファームウエア等の初期プログラムが含まれる。また、上述したデータ伝搬書込み処理のプログラムが、各回路基板に設けられた回路部内のメモリにプリインストールされていない場合には、データ書込み装置52から送信される各種プログラムにデータ伝搬書込み処理のプログラムも含まれる。
Note that the various programs transmitted from the
また、データ書込み装置52は、無線通信又は有線通信により、集合回路基板51内の第1回路基板61に各種データを送信する。なお、データ書込み装置52から第1回路基板61に無線通信によりデータ送信を行う場合、データ書込み装置52には、データの無線送信機能が設けられ、データ書込み装置52は、データ書込み装置52及び第1回路基板61間で無線通信可能な位置に配置される。一方、データ書込み装置52から第1回路基板61に有線通信によりデータ送信を行う場合、データ書込み装置52には、専用冶具(不図示)が設けられ、データ書込み装置52は、この専用冶具を介して集合回路基板51に取り付けられる。
The
[回路基板の構成]
次に、集合回路基板51に設けられる各回路基板の構成について説明するが、上述のように、本実施形態では、各回路基板の基本構成は全て同じであるので、ここでは、図6を参照しながら、第1回路基板61の構成についてのみ説明する。なお、図6は、第1回路基板61のブロック構成図である。
[Configuration of circuit board]
Next, the configuration of each circuit board provided on the
第1回路基板61は、図6に示すように、回路基板本体70と、回路基板本体70に設けられた回路部71とを備える。
As shown in FIG. 6, the
回路部71は、機能部72と、メモリ73と、無線通信部74と、CPU75とを有する。回路部71において、CPU75は、機能部72、メモリ73及び無線通信部74とそれぞれ電気的に接続される。なお、本実施形態の回路部71に含まれる機能部72及びメモリ73は、上記第1の実施形態の各回路基板内の回路部41に含まれる機能部43及びメモリ44(図4参照)と同様の構成を有するので、ここでは、これらの構成の説明は省略する。
The
無線通信部74は、IC(Integrated circuit)、アンテナ等を含む通信回路で構成され、他の回路基板と無線通信可能な機能を有する。具体的には、無線通信部74は、他の回路基板にデータを送信する機能を有する。なお、本実施形態では、無線通信部74の通信方式として、例えば、BLE(Bluetooth(登録商標) Low Energy)、WiFi(登録商標)等の近距離通信方式を用いることができる。
The
また、無線通信部74は、データ書込み装置52及び第1回路基板61間の通信形態が無線通信である場合には、データ書込み装置52と無線通信可能な機能を有する。具体的には、無線通信部74は、データ書込み装置52からデータを受信する機能を有する。一方、データ書込み装置52及び第1回路基板61間の通信形態が有線通信である場合には、データ書込み装置52が専用冶具を介して集合回路基板51に取り付けられた際に、データ書込み装置52と第1回路基板61内のCPU75とを接続するための通信配線(不図示)が回路基板本体70に設けられる。また、図5に示す例では、この通信配線は、少なくとも第1回路基板61に設けられていればよいが、第2回路基板62〜第8回路基板68にも設けられていてもよい。
The
なお、集合回路基板51内に設けられた第2回路基板62〜第7回路基板67のそれぞれでは、他の回路基板からデータを受信し、該受信したデータをまた別の回路基板に送信するので、これらの回路基板に設けられる回路部内の無線通信部には、データの受信機能及び送信機能の両方が設けられる。さらに、最後にデータが書き込まれる第8回路基板68に設けられる回路部の無線通信部は、少なくともデータを他の回路基板から受信する機能を備えていればよい。
Each of the second circuit board 62 to the
CPU75は、第1回路基板61(回路部71)で実行される各種動作全般を制御するための演算処理装置である。それゆえ、機能部72の動作、メモリ73に対するデータの入出力動作(回路基板の製造工程におけるメモリ73へのデータ書込み動作も含む)、及び、無線通信部74の通信動作は、CPU75により制御される。
The
[データ書込みシステムの動作]
次に、本実施形態のデータ書込みシステム50におけるデータ書込み動作を説明する。なお、本実施形態では、第1回路基板61、第2回路基板62、第3回路基板63、第4回路基板64、第5回路基板65、第6回路基板66、第7回路基板67及び第8回路基板68の順に、データが書き込まれる例を説明する。
[Data writing system operation]
Next, a data write operation in the data write system 50 of the present embodiment will be described. In the present embodiment, the
本実施形態では、回路基板のプログラミング工程において、まず、データ書込み装置52は、第1回路基板61に設けられた回路部71と無線通信又は有線通信を行い、各種データ(各種プログラム、識別用ID、個別情報、コマンド等)を該回路部71に送信する(図5中の矢印[1]参照)。次いで、第1回路基板61に設けられた回路部71内のCPU75は、データ書込み装置52から受信した各種データを自身の回路部71内のメモリ73に書き込む。その後、第1回路基板61内のCPU75は、データ書込み装置52から受信したデータの全て又は一部を、自身の回路部71内の無線通信部74を介して、第2回路基板62に設けられた回路部に送信する(図5中の矢印[2]参照)。
In the present embodiment, in the circuit board programming step, first, the
次いで、第2回路基板62に設けられた回路部内のCPUは、第1回路基板61から自身の回路部内の無線通信部を介して受信したデータを自身の回路部内のメモリに書き込む。次いで、第2回路基板62内のCPUは、第1回路基板61から受信したデータの全て又は一部を、自身の回路部内の無線制御部を介して、第3回路基板63に設けられた回路部に送信する(図5中の矢印[3]参照)。
Next, the CPU in the circuit unit provided on the second circuit board 62 writes the data received from the
その後、第2回路基板62で行った、無線通信によるデータの受信動作、データの書込動作及び無線通信による他の回路基板へのデータの送信動作からなる一連のデータ伝搬書込み処理の動作を、第3回路基板63、第4回路基板64、第5回路基板65、第6回路基板66及び第7回路基板67の順で、繰り返す(図5中の矢印[4]〜[8]参照)。
Thereafter, a series of data propagation write processing operations including a data reception operation by wireless communication, a data write operation, and a data transmission operation to another circuit substrate by wireless communication performed on the second circuit board 62, Repeat in the order of the
そして、最後に、第8回路基板68に設けられた回路部内のCPUは、第7回路基板67から自身の回路部内の無線通信部を介して受信したデータを自身の回路部内のメモリに書き込む。これにより、集合回路基板51内の全ての回路基板に設けられた回路部内のメモリに、それぞれ対応する所定のデータが書き込まれ、データ書込みシステム50におけるデータ書込み動作が終了する。
Finally, the CPU in the circuit unit provided on the
なお、上述した集合回路基板51内における回路基板間のデータの送受信過程において、データを書き込む(伝搬させる)回路基板の順序が予め設定されている場合、上記第1の実施形態と同様に、送信元の回路基板のCPUは、例えば、自身の回路部内のメモリに格納されたデータの書込み順序を規定したテーブルと、送信先の回路基板を指定する情報(送信先の回路基板に設けられた回路部内のメモリに予め記録されたシリアル番号等)とを参照して次にデータを書き込む回路基板を探索する。そして、その探索の結果、テーブルに規定されている次のデータ書込み対象の回路基板が検出された場合には、送信元の回路基板内のCPUは、その検出された回路基板内の回路部にデータを送信する。
In the above-described data transmission / reception process between the circuit boards in the
一方、上述した集合回路基板51内における回路基板間のデータの送受信過程において、データを書き込む(伝搬させる)回路基板の順序が、予め設定されておらず、データ未書込みの回路基板を探索して適宜データ送信を行う場合には、上記第1の実施形態と同様に、例えば、送信元の回路基板内のCPUが他の回路基板に設けられた回路部内のメモリにアクセスしてデータが未書込みであるか否かを判定する。そして、送信元の回路基板内のCPUは、データが未書込みであると判定された所定の回路基板にデータを送信する。この際、送信元の回路基板内のCPUは、探索過程において最初に検出されたデータ未書込みの回路基板にデータを送信してもよい。また、送信元の回路基板内のCPUは、全ての他の回路基板に対して探索を行い、その後、検出された複数のデータ未書込みの回路基板から所定のデータ未書込みの回路基板を選択して、該選択した所定のデータ未書込みの回路基板にデータを送信してもよい。なお、データ未書込みの回路基板の探索順序は、任意に設定することができるが、例えば、送信元の回路基板に近い位置に存在する回路基板から順次探索してもよい。
On the other hand, in the above-described data transmission / reception process between the circuit boards in the
上述した本実施形態のデータ書込みシステム50においても、上記図2に示すフローチャートで説明した手順に従って、複数の回路基板に対してデータ書込み処理を行うことができる。 Also in the data writing system 50 of the present embodiment described above, data writing processing can be performed on a plurality of circuit boards according to the procedure described in the flowchart shown in FIG.
上述のように、本実施形態のデータ書込みシステム50及びそのデータ書込み手法では、データ書込み装置52から集合回路基板51内の所定の回路基板にデータを送信すれば、その後は、回路基板間においてデータが無線通信により伝搬しながら各回路基板に設けられた回路部内のメモリに書き込まれ、最終的には全ての回路基板内のメモリに、それぞれ対応する所定のデータが書き込まれる。それゆえ、本実施形態では、上記図1及び図2に示すデータ書込みシステム1及びそのデータ書込み手法の説明(本発明の基本概念の説明)の中で述べた各種効果と同様の効果が得られる。
As described above, in the data writing system 50 and the data writing method according to the present embodiment, if data is transmitted from the
<第3の実施形態>
次に、本発明の第3の実施形態に係るデータ書込みシステムの構成及び動作について説明する。第3の実施形態では、複数の回路基板内において、一つの回路基板から複数の他の回路基板にデータが送信される例、すなわち、データ書込み処理の伝搬経路が、並列的な経路のみとなる構成例を説明する。また、本実施形態では、複数の回路基板内における回路基板間の通信は、上記第2の実施形態と同様に、無線通信により行われる例を説明する。なお、本発明はこれに限定されず、上記第1の実施形態と同様に、回路基板間を電気的に接続する書込み用配線等を捨て基板部に設け、回路基板間の通信を有線通信により行ってもよい。
<Third Embodiment>
Next, the configuration and operation of the data writing system according to the third embodiment of the present invention will be described. In the third embodiment, an example in which data is transmitted from one circuit board to a plurality of other circuit boards in a plurality of circuit boards, that is, the propagation path of data write processing is only a parallel path. A configuration example will be described. In this embodiment, an example in which communication between circuit boards in a plurality of circuit boards is performed by wireless communication as in the second embodiment will be described. Note that the present invention is not limited to this, and as in the first embodiment, the wiring for electrical connection between the circuit boards is discarded and provided in the board portion, and communication between the circuit boards is performed by wired communication. You may go.
[データ書込みシステムの構成]
まず、図7を参照しながら、第3の実施形態に係るデータ書込みシステムの構成を説明する。なお、図7は、本実施形態のデータ書込みシステムの概略構成、及び、データ書込み動作の様子を示す図である。
[Data writing system configuration]
First, the configuration of a data writing system according to the third embodiment will be described with reference to FIG. FIG. 7 is a diagram showing a schematic configuration of the data writing system of this embodiment and the state of the data writing operation.
データ書込みシステム80は、図7に示すように、集合回路基板81と、データ書込み装置82とを備える。
As shown in FIG. 7, the
集合回路基板81には、8個の回路基板91〜98(以下、それぞれ第1回路基板91〜第8回路基板98という)が設けられる。なお、本実施形態では、集合回路基板81に8個の回路基板を設ける例を示すが、本発明はこれに限定されない。集合回路基板81に設けられる回路基板の個数は、例えば、集合回路基板81のサイズ、各回路基板のサイズ等の条件に応じて適宜設定される。また、図7には、第1回路基板91〜第8回路基板98を2(縦)×4(横)の配列形態で、集合回路基板81に配置する例を示すが、本発明はこれに限定されない。複数の回路基板の配列形態は、集合回路基板81のサイズ及び形状、各回路基板のサイズ及び形状等の条件に応じて適宜設定される。
The
また、本実施形態では、第1回路基板91〜第8回路基板98は、集合回路基板81上において、互いに所定間隔離して配置される。それゆえ、集合回路基板81内の回路基板間及び集合回路基板81の外周端部には、捨て基板部81aが形成される。
In the present embodiment, the
なお、本実施形態の集合回路基板81(第1回路基板91〜第8回路基板98)及びデータ書込み装置82の構成は、上記第2の実施形態の集合回路基板51(第1回路基板61〜第8回路基板68)及びデータ書込み装置52の構成とそれぞれ同様の構成である。それゆえ、これらの構成についての説明は省略する。ただし、本実施形態では、データ書込み装置82は、集合回路基板81内の第7回路基板97に設けられた回路部と通信して、各種データ(各種プログラム、識別用ID、個別情報、コマンド等)を該回路部に送信する例を説明する。
The configuration of the collective circuit board 81 (
また、本実施形態では、上述のように、集合回路基板81内における回路基板間のデータ書込み処理の伝搬経路の形態を並列的な経路のみとする。それゆえ、本実施形態では、データ書込み済みの回路基板に設けられた回路部内のCPUは、集合回路基板81内にデータ未書込みの回路基板が無くなるまで、データ未書込みの回路基板の探索処理及びデータ未書込みの回路基板へのデータ送信処理を繰り返す。
Further, in the present embodiment, as described above, the form of the propagation path of the data writing process between the circuit boards in the
[データ書込みシステムの動作]
次に、本実施形態のデータ書込みシステム80におけるデータ書込み動作を説明する。まず、データ書込み装置82は、第7回路基板97に設けられた回路部と無線通信又は有線通信を行い、各種データ(各種プログラム、識別用ID、個別情報、コマンド等)を該回路部に送信する(図7中の矢印[1]参照)。次いで、第7回路基板97に設けられた回路部のCPUは、受信した各種データを自身の回路部内のメモリに書き込む。
[Data writing system operation]
Next, a data write operation in the data write
その後、第7回路基板97に設けられた回路部のCPUは、自身の回路部内の無線通信部を制御して、データ未書込みの回路基板の探索処理を行う。図7に示す例では、この探索処理により、最初に、データ未書込みの回路基板として、第6回路基板96が検出される。次いで、第7回路基板97に設けられた回路部内のCPUは、この探索結果に基づいて、データ書込み装置82から受信した全データ又はその一部のデータを、自身の回路部内の無線通信部を介して、第6回路基板96に設けられた回路部に送信する(図7中の矢印[2]参照)。
Thereafter, the CPU of the circuit unit provided on the
次いで、第6回路基板96に設けられた回路部のCPUは、第7回路基板97から自身の回路部内の無線通信部を介して受信したデータを自身の回路部内のメモリに書き込む。その後、第6回路基板96内のCPUは、自身の回路部内の無線通信部を制御して、データ未書込みの回路基板の探索処理を行う。図7に示す例では、この探索処理により、データ未書込みの回路基板として、第3回路基板93が検出される。次いで、第6回路基板96内のCPUは、この探索結果に基づいて、第7回路基板97から受信した全データ又はその一部のデータを、自身の回路部内の無線通信部を介して、第3回路基板93に設けられた回路部に送信する(図7中の第6回路基板96及び第3回路基板93間の矢印[3]参照)。
Next, the CPU of the circuit unit provided on the
また、上述した第6回路基板96内のCPUによる、データの書込み処理、データ未書込みの回路基板の探索処理及び第3回路基板93へのデータ送信処理の一連の処理と並行して、第7回路基板97に設けられた回路部内のCPUは、次のような処理を行う。第7回路基板97内のCPUは、第6回路基板96に設けられた回路部にデータを送信した後、自身の回路部内の無線通信部を制御して、データ未書込みの回路基板の探索処理を行う。図7に示す例では、この探索処理により、データ未書込みの回路基板として、第2回路基板92が検出される。次いで、第7回路基板97内のCPUは、この探索結果に基づいて、データ書込み装置82から受信した全データ又はその一部のデータを、自身の回路部内の無線通信部を介して、第2回路基板92に設けられた回路部に送信する(図7中の第7回路基板97及び第2回路基板92間の矢印[3]参照)。
In parallel with the above-described series of processing by the CPU in the
次いで、第3回路基板93に設けられた回路部内のCPUは、第6回路基板96から自身の回路部内の無線通信部を介して受信したデータを自身の回路部内のメモリに書き込む。その後、第3回路基板93内のCPUは、自身の回路部内の無線通信部を制御して、データ未書込みの回路基板の探索処理を行う。図7に示す例では、この探索処理により、データ未書込みの回路基板として、第4回路基板94が検出される。次いで、第3回路基板93内のCPUは、この探索結果に基づいて、第6回路基板96から受信した全データ又はその一部のデータを、自身の回路部内の無線通信部を介して、第4回路基板94に設けられた回路部に送信する(図7中の第3回路基板93及び第4回路基板94間の矢印[4]参照)。そして、第4回路基板94に設けられた回路部内のCPUは、第3回路基板93から自身の回路部内の無線通信部を介して受信したデータを自身の回路部内のメモリに書き込む。
Next, the CPU in the circuit unit provided on the third circuit board 93 writes the data received from the
上述した第3回路基板93内のCPUによる、データの書込み処理、データ未書込みの回路基板の探索処理及び第4回路基板94へのデータ送信処理の一連の処理と並行して、第7回路基板97に設けられた回路部内のCPUは、次のような処理を行う。第7回路基板97内のCPUは、第2回路基板92に設けられた回路部にデータを送信した後、自身の回路部内の無線通信部を制御して、データ未書込みの回路基板の探索処理を行う。図7に示す例では、この探索処理により、データ未書込みの回路基板として、第8回路基板98が検出される。次いで、第7回路基板97内のCPUは、この探索結果に基づいて、データ書込み装置82から受信した全データ又はその一部のデータを、自身の回路部内の無線通信部を介して、第8回路基板98に設けられた回路部に送信する(図7中の第7回路基板97及び第8回路基板98間の矢印[4]参照)。そして、第8回路基板98に設けられた回路部内のCPUは、第7回路基板97から自身の回路部内の無線通信部を介して受信したデータを自身の回路部内のメモリに書き込む。
In parallel with the above-described series of processing of writing data, searching for unwritten data circuit boards, and transmitting data to the
また、上述した第3回路基板93内のCPUによる、データの書込み処理、データ未書込みの回路基板の探索処理及び第4回路基板94へのデータ送信処理の一連の処理と並行して、第6回路基板96に設けられた回路部内のCPUは、次のような処理を行う。第6回路基板96内のCPUは、第3回路基板93に設けられた回路部にデータを送信した後、自身の回路部内の無線通信部を制御して、データ未書込みの回路基板の探索処理を行う。図7に示す例では、この探索処理により、データ未書込みの回路基板として、第5回路基板95が検出される。次いで、第6回路基板96内のCPUは、この探索結果に基づいて、第7回路基板97から受信した全データ又はその一部のデータを、自身の回路部内の無線通信部を介して、第5回路基板95に設けられた回路部に送信する(図7中の第6回路基板96及び第5回路基板95間の矢印[4]参照)。そして、第5回路基板95に設けられた回路部内のCPUは、第6回路基板96から自身の回路部内の無線通信部を介して受信したデータを自身の回路部内のメモリに書き込む。
In parallel with the above-described series of processing of data writing processing, search processing for unwritten data circuit boards, and data transmission processing to the
さらに、上述した第3回路基板93内のCPUによる、データの書込み処理、データ未書込みの回路基板の探索処理及び第4回路基板94へのデータ送信処理の一連の処理と並行して、第2回路基板92に設けられた回路部内のCPUは、次のような処理を行う。第2回路基板92内のCPUは、第7回路基板97から自身の回路部内の無線通信部を介して受信したデータを自身の回路部内のメモリに書き込む。その後、第2回路基板92内のCPUは、自身の回路部内の無線通信部を制御して、データ未書込みの回路基板の探索処理を行う。図7に示す例では、この探索処理により、データ未書込みの回路基板として、第1回路基板91が検出される。次いで、第2回路基板92内のCPUは、この探索結果に基づいて、第7回路基板97から受信した全データ又はその一部のデータを、自身の回路部内の無線通信部を介して、第1回路基板91に設けられた回路部に送信する(図7中の第2回路基板92及び第1回路基板91間の矢印[4]参照)。そして、第1回路基板91に設けられた回路部内のCPUは、第2回路基板92から自身の回路部内の無線通信部を介して受信したデータを自身の回路部内のメモリに書き込む。
Further, in parallel with the above-described series of processing of data writing processing, circuit data searching processing for data not yet written, and data transmission processing to the
本実施形態では、上述のようにして、集合回路基板81内の全ての回路基板に設けられた回路部内のメモリに、それぞれ対応する所定のデータが書込まれ、データ書込みシステム80におけるデータ書込み動作が終了する。なお、データ書込み処理の伝搬経路は、図7に示す例に限定されず、任意に設定することができる。また、本実施形態では、データ書込み処理の伝搬経路(データ書込処理を行う回路基板の順序)は、予め設定されていてもよいし、設定されていなくてもよい。前者の場合には、データの書込み時間をより一層短縮することができる。
In the present embodiment, as described above, predetermined data corresponding to each of the memories in the circuit units provided on all the circuit boards in the
上述した本実施形態のデータ書込みシステム80においても、上記図2に示すフローチャートで説明した手順に従って、複数の回路基板に対してデータ書込み処理を行うことができる。
Also in the
上述のように、本実施形態のデータ書込みシステム80及びそのデータ書込み手法では、データ書込み装置82から集合回路基板81内の所定の回路基板にデータを送信すれば、その後は、回路基板間においてデータが無線通信により伝搬しながら各回路基板に設けられた回路部内のメモリに書き込まれ、最終的には全ての回路基板内のメモリに、それぞれ対応する所定のデータが書き込まれる。それゆえ、本実施形態では、上記図1及び図2に示すデータ書込みシステム1及びそのデータ書込み手法の説明(本発明の基本概念の説明)の中で述べた各種効果と同様の効果が得られる。
As described above, in the
さらに、本実施形態では、図7に示すように、例えば、第2回路基板92へのデータ書込み処理と、第3回路基板93へのデータ書込み処理とが、互いに並行して行われる。また、第1回路基板91へのデータの書込み処理、第4回路基板94へのデータの書込み処理、第5回路基板95へのデータ書込み処理及び第8回路基板98への書込み処理が、互いに並行して行われる。それゆえ、本実施形態では、データの書込み時間を短縮することができる。
Furthermore, in the present embodiment, as shown in FIG. 7, for example, data writing processing to the second circuit board 92 and data writing processing to the third circuit board 93 are performed in parallel with each other. Also, the data writing process to the
<各種変形例>
本発明に係るデータ書込みシステム及びそのデータ書込み手法は、上記各種実施形態で説明した例に限定されない。特許請求の範囲に記載した本発明の要旨を逸脱しない限り、その他種々の変形例も本発明に含まれる。例えば、次のような各種変形例も本発明に含まれる。
<Various modifications>
The data writing system and the data writing method according to the present invention are not limited to the examples described in the various embodiments. Various other modifications are also included in the present invention without departing from the gist of the present invention described in the claims. For example, the following various modifications are also included in the present invention.
[変形例1]
上記第1の実施形態では、複数の回路基板を書込み用配線39に対して並列接続し、回路基板間において、書込み用配線39を介する有線通信により、データを直列的な経路で伝搬させる例を説明したが、本発明はこれに限定されない。例えば、回路基板間におけるデータの送信順序が予め決まっている場合には、複数の回路基板をデータの送信順序に従って、配線により直列接続し、データを、有線通信により直列的な経路で伝搬させる構成にしてもよい。
[Modification 1]
In the first embodiment, an example in which a plurality of circuit boards are connected in parallel to the
図8に、その一構成例を示す。図8は、変形例1のデータ書込みシステムの概略構成、及び、データ書込み動作の様子を示す図である。なお、図8に示すこの例のデータ書込みシステム100において、上記第1の実施形態のデータ書込みシステム20(図3参照)の構成と同様の構成には、同じ符号を付して示し、それらの構成の説明は省略する。
FIG. 8 shows an example of the configuration. FIG. 8 is a diagram illustrating a schematic configuration of the data writing system according to the first modification and a state of the data writing operation. In the
この例のデータ書込みシステム100は、図8に示すように、集合回路基板101と、データ書込み装置22とを備える。
As shown in FIG. 8, the
集合回路基板101には、第1回路基板31〜第8回路基板38が設けられる。また、この例では、第1回路基板31〜第8回路基板38は、集合回路基板101上において、互いに所定間隔離して配置されるので、集合回路基板101内の回路基板間及び集合回路基板101の外周端部には、捨て基板部101aが形成される。そして、捨て基板部101aに回路基板間を接続する配線111が設けられる。
The
なお、この例では、データ書込み処理の順序が、第1回路基板31、第2回路基板32、第3回路基板33、第4回路基板34、第5回路基板35、第6回路基板36、第7回路基板37及び第8回路基板38の順である場合を説明する。それゆえ、この例のデータ書込みシステム100では、図8に示すように、第1回路基板31及び第2回路基板32間、第2回路基板32及び第3回路基板33間、第3回路基板33及び第4回路基板34間、第4回路基板34及び第5回路基板35間、第5回路基板35及び第6回路基板36間、第6回路基板36及び第7回路基板37間、並びに、第7回路基板37及び第8回路基板38間に、それぞれ配線111が設けられる。すなわち、第1回路基板31、第2回路基板32、第3回路基板33、第4回路基板34、第5回路基板35、第6回路基板36、第7回路基板37及び第8回路基板38がこの順序で、配線111を介して直列接続される。
In this example, the order of data write processing is as follows:
この例のデータ書込みシステム100では、回路基板のプログラミング工程において、まず、データ書込み装置22は、第1回路基板31に設けられた回路部41と無線通信又は有線通信を行い、各種データ(各種プログラム、識別用ID、個別情報、コマンド等)を該回路部41に送信する(図8中の矢印[1]参照)。その後、データ書込み装置22から送信された各種データの全て又は一部が、配線111を介して、第1回路基板31、第2回路基板32、第3回路基板33、第4回路基板34、第5回路基板35、第6回路基板36、第7回路基板37及び第8回路基板38の順に伝搬しながら(図8中の矢印[2]〜[8]参照)、各回路基板内のメモリに所定のデータが書き込まれる。
In the
この例の構成では、回路基板間でデータの送受信を行う際に、送信先の回路基板を探索する必要が無くなるので、より高速にデータを書き込むことができる。 In the configuration of this example, when transmitting / receiving data between circuit boards, it is not necessary to search for a circuit board as a transmission destination, so that data can be written at a higher speed.
[変形例2]
上記第2及び第3の実施形態では、集合回路基板内の捨て基板部に、複数の回路基板を電気的に並列接続する書込み用配線を設けない例を説明したが、本発明はこれに限定されず、上記第2及び第3の実施形態の各データ書込みシステムにおいて、上記第1の実施形態と同様に、書込み用配線を設けてもよい。この場合、回路基板間の通信形態は、無線通信であってもよいし、有線通信であってもよい。
[Modification 2]
In the second and third embodiments, the example in which the wiring for electrically connecting a plurality of circuit boards is not provided in the discard board portion in the collective circuit board has been described. However, the present invention is not limited to this. Instead, in each of the data write systems of the second and third embodiments, a write wiring may be provided as in the first embodiment. In this case, the communication form between the circuit boards may be wireless communication or wired communication.
また、この場合、集合回路基板に設けられる複数の回路基板の中に、第1の実施形態で説明した無線通信部を有さない回路部が設けられた回路基板(図4参照)と、第2及び第3の実施形態で説明した無線通信部を有する回路部が設けられた回路基板(図6参照)とが混在していてもよい。 In this case, among the plurality of circuit boards provided on the collective circuit board, a circuit board (see FIG. 4) provided with a circuit unit that does not have the wireless communication unit described in the first embodiment, The circuit board (see FIG. 6) provided with the circuit unit having the wireless communication unit described in the second and third embodiments may be mixed.
上記第2及び第3の実施形態の各データ書込みシステムにおいて、書込み用配線を設けた場合、無線通信可能な回路基板及び無線通信不可の回路基板が集合回路基板内に混在していても、回路基板間で無線通信又は有線通信を適宜選択しながらデータを送受信することにより、集合回路基板内においてデータ書込み処理を伝搬させることができる。それゆえ、この例のデータ書込みシステムにおいても、上記各種実施形態と同様の効果が得られる。さらに、この例では、集合回路基板内に、複数種の回路基板が混在していても、柔軟に対応することができる。 In each of the data writing systems of the second and third embodiments, when the wiring for writing is provided, the circuit board capable of wireless communication and the circuit board not capable of wireless communication are mixed in the collective circuit board. By transmitting and receiving data while appropriately selecting wireless communication or wired communication between the boards, the data writing process can be propagated in the collective circuit board. Therefore, also in the data writing system of this example, the same effect as the above-described various embodiments can be obtained. Furthermore, in this example, even if a plurality of types of circuit boards are mixed in the collective circuit board, it can be flexibly dealt with.
[変形例3]
上記各種実施形態では、データ書込み装置から集合回路基板内の一つの回路基板にデータ送信を行う例を説明したが、本発明はこれに限定されない。データ書込み装置から集合回路基板内の複数(回路基板の全個数未満の個数)の回路基板にデータ送信を行う構成にしてもよい。
[Modification 3]
In the above-described various embodiments, the example in which data transmission is performed from the data writing device to one circuit board in the collective circuit board has been described, but the present invention is not limited to this. The data writing device may be configured to transmit data to a plurality (less than the total number of circuit boards) of circuit boards in the collective circuit board.
この場合、データ書込み装置は、複数の回路基板に対して所定の順次でデータを送信してもよいし、複数の回路基板に対して同時にデータを送信してもよい。後者の場合には、データの書込み時間をより一層短縮することができる。 In this case, the data writing device may transmit data to the plurality of circuit boards in a predetermined sequence, or may simultaneously transmit data to the plurality of circuit boards. In the latter case, the data writing time can be further shortened.
[変形例4]
上記第2及び第3の実施形態では、複数の回路基板が集合回路基板に設けられた状態(各回路基板を集合回路基板から切り離す前の状態)で、データの書込み処理を行う例を説明したが、本発明はこれに限定されない。上記第2及び第3の実施形態では、データ書込み装置及び集合回路基板間、並びに、集合回路基板内の回路基板間において、無線通信によりデータの送受信が可能であるので、各回路基板を集合回路基板から切り離した後、各回路基板に対して、上述したデータ書込み処理を行ってもよい。
[Modification 4]
In the second and third embodiments, the example in which the data writing process is performed in a state where a plurality of circuit boards are provided on the aggregate circuit board (a state before each circuit board is separated from the aggregate circuit board) has been described. However, the present invention is not limited to this. In the second and third embodiments, data can be transmitted / received by wireless communication between the data writing device and the collective circuit board, and between the circuit boards in the collective circuit board. After separating from the substrate, the above-described data writing process may be performed on each circuit substrate.
[変形例5]
上記各種実施形態では、各回路基板に設けられた回路部内のメモリへのデータの書込み処理は、自身の回路部内のCPUが実行する例を説明したが、本発明はこれに限定されない。
[Modification 5]
In the various embodiments described above, the example in which the data writing process to the memory in the circuit unit provided on each circuit board is executed by the CPU in the circuit unit of the circuit unit is described, but the present invention is not limited to this.
例えば、データ送信元の回路基板に設けられた回路部内のCPUが、データ送信先の回路部内のメモリに直接、データを書き込む構成にしてもよいし、データ送信元の回路部内のCPUとデータ送信先の回路部内のCPUとが協働して、データ送信先の回路部内のメモリにデータを書き込む構成にしてもよい。また、例えば、データ書込み装置がCPUを備える場合、データ書込み装置内のCPUが、データ送信先の回路部内のメモリに直接、データを書き込む構成にしてもよいし、データ書込み装置内のCPUとデータ送信先の回路部内のCPUとが協働して、データ送信先の回路部内のメモリにデータを書き込む構成にしてもよい。 For example, the CPU in the circuit unit provided on the circuit board of the data transmission source may directly write data to the memory in the circuit unit of the data transmission destination, or the data transmission with the CPU in the circuit unit of the data transmission source. The CPU in the previous circuit unit may cooperate to write data to the memory in the data transmission destination circuit unit. Further, for example, when the data writing device includes a CPU, the CPU in the data writing device may directly write data into the memory in the circuit unit of the data transmission destination, or the CPU and the data in the data writing device The CPU in the circuit unit of the transmission destination may cooperate with the CPU to write data to the memory in the circuit unit of the data transmission destination.
[変形例6]
上記各種実施形態では、集合回路基板に捨て基板部を設ける例を説明したが、本発明はこれに限定されない。例えば、複数の回路基板が所定の形態で配列され、且つ、隣り合う回路基板間では、互いに対向する回路基板の外端同士が直接連結されているような構成の集合回路基板を用いてもよい。すなわち、集合回路基板の構成を、捨て基板部を備えない構成にしてもよい。
[Modification 6]
In the above-described various embodiments, the example in which the discarded board portion is provided on the collective circuit board has been described, but the present invention is not limited to this. For example, a collective circuit board having a configuration in which a plurality of circuit boards are arranged in a predetermined form and the outer ends of the circuit boards facing each other are directly connected between adjacent circuit boards may be used. . That is, the configuration of the collective circuit board may be a structure that does not include the discard board part.
[変形例7]
上記各種実施形態では、データ書込み装置22から送信される各種プログラムに、製品用ファームウエア等の初期プログラムだけでなく、回路基板の製造工程におい回路部(電子部品)の電波出力検査を実行するための検査用プログラムも含ませ、この両方のプログラムを各回路基板内のメモリに1回のデータ書込み処理で書き込む例を説明したが、本発明はこれに限定されない。
[Modification 7]
In the above-described various embodiments, not only an initial program such as a product firmware but also a radio wave output inspection of a circuit unit (electronic component) in a circuit board manufacturing process is performed on various programs transmitted from the
例えば、まず、回路部の電波出力検査を実行するための検査用プログラムを各回路基板に設けられた回路部内のメモリに書込み、その後、各回路基板において、回路部の電波出力検査を行う。そして、電波出力検査終了後、製品用ファームウエア等の初期プログラムを、検査用プログラムに上書きする形態で、回路部内のメモリに書き込むようにしてもよい。この場合、回路部内のメモリの容量が比較的小さい場合であっても、対応することができる。 For example, first, a test program for executing a radio wave output inspection of a circuit unit is written in a memory in the circuit unit provided on each circuit board, and then the radio wave output inspection of the circuit unit is performed on each circuit board. Then, after the radio wave output inspection is completed, an initial program such as product firmware may be written to the memory in the circuit unit in a form of overwriting the inspection program. In this case, even when the capacity of the memory in the circuit portion is relatively small, it can be dealt with.
1,20,50,80…データ書込みシステム、2…回路基板群、3,22,52,82…データ書込み装置、2a,21a,51a,81a…捨て基板部、11,31,61,91…第1回路基板、12,32,62,92…第2回路基板、13,33,63,93…第3回路基板、14,34,64,94…第4回路基板、15,35,65,95…第5回路基板、16,36,66,96…第6回路基板、17,37,67,97…第7回路基板、18,38,68,98…第8回路基板、21,51,81…集合回路基板、41,71…回路部、42…コネクタ、43,72…機能部、44,73…メモリ、45,75…CPU、74…無線通信部
DESCRIPTION OF
Claims (11)
前記複数の回路基板内の少なくとも一つの回路基板内の前記回路部と通信可能なデータ送信装置と、
前記メモリにデータを書き込むデータ書込み部と、を備え、
前記回路部は、前記データ送信装置から、又は、前記複数の回路基板に含まれ且つメモリへのデータの書込み処理が終了している他の回路基板から送信される所定のデータを受信し、前記データ書込み部による該受信した所定のデータの前記メモリへの書込み処理が終了した後、該受信した所定のデータの全て又は一部を、前記複数の回路基板に含まれ且つメモリへのデータの書込み処理が行われていない他の回路基板に送信する
データ書込みシステム。 A plurality of circuit boards each including a circuit unit including a memory capable of writing data and capable of communicating with the outside;
A data transmission device capable of communicating with the circuit unit in at least one of the plurality of circuit boards;
A data writing unit for writing data to the memory,
The circuit unit receives predetermined data transmitted from the data transmission device or another circuit board that is included in the plurality of circuit boards and that has finished writing data to the memory, and After the process of writing the received predetermined data to the memory by the data writing unit is completed, all or a part of the received predetermined data is included in the plurality of circuit boards and the data is written to the memory. A data writing system that transmits to other unprocessed circuit boards.
ことを特徴とする請求項1に記載のデータ書込みシステム。 The data writing system according to claim 1, wherein the circuit unit includes the data writing unit.
ことを特徴とする請求項1又は2に記載のデータ書込みシステム。 The data writing system according to claim 1, wherein the plurality of circuit boards are provided on one collective circuit board.
ことを特徴とする請求項3に記載のデータ書込みシステム。 4. The data writing system according to claim 3, wherein the collective circuit board has a discarded board part that remains after the circuit boards are separated from the collective circuit board and taken out. 5.
メモリへのデータの書込み処理が終了している回路基板内の回路部と、メモリへのデータの書込み処理が行われていない回路基板内の回路部との間のデータ通信は、前記配線を介して行われる
ことを特徴とする請求項4に記載のデータ書込みシステム。 The collective circuit board further includes wiring that is provided on the discard board part and electrically connects the plurality of circuit parts respectively included in the plurality of circuit boards,
Data communication between the circuit unit in the circuit board in which the data writing process to the memory has been completed and the circuit unit in the circuit board in which the data writing process to the memory has not been performed is performed via the wiring. The data writing system according to claim 4, wherein the data writing system is performed.
メモリへのデータの書込み処理が終了している回路基板内の回路部と、メモリへのデータの書込み処理が行われていない回路基板内の回路部との間のデータ通信は、前記無線通信部を介して行われる
ことを特徴とする請求項2〜5のいずれか一項に記載のデータ書込みシステム。 The circuit unit further includes a wireless communication unit capable of wireless communication with a circuit unit in the other circuit board,
Data communication between the circuit unit in the circuit board in which the data writing process to the memory has been completed and the circuit unit in the circuit board in which the data writing process to the memory has not been performed is performed by the wireless communication unit. The data writing system according to any one of claims 2 to 5, wherein the data writing system is performed via
ことを特徴とする請求項1〜6のいずれか一項に記載のデータ書込みシステム。 The circuit unit in the circuit board in which the process of writing data to the memory has been completed transmits data only to one of the other circuit boards in which the process of writing data to the memory is not performed. The data writing system according to any one of claims 1 to 6.
ことを特徴とする請求項1〜7のいずれか一項に記載のデータ書込みシステム。 The circuit unit in the circuit board in which the process of writing data to the memory has been completed does not perform the process of writing data to the memory until there is no other circuit board in which the process of writing data to the memory is not performed. The data writing system according to any one of claims 1 to 7, wherein a transmission process of data to the other circuit board that is not performed is repeated.
前記複数の回路基板に含まれ且つメモリへのデータの書込み処理が行われていない少なくとも一つの回路基板内の前記回路部に、外部から、又は、前記複数の回路基板に含まれ且つメモリへのデータの書込み処理が終了している他の回路基板から、所定のデータを送信することと、
前記少なくとも一つの回路基板内の前記回路部に含まれるメモリに、受信した前記所定のデータを書き込むことと、
前記少なくとも一つの回路基板内の前記回路部に含まれるメモリに前記所定のデータが書き込まれた後、前記所定のデータの全て又は一部を、前記複数の回路基板に含まれ且つメモリへのデータの書込み処理が行われていない他の回路基板に送信することと、を含む
データ書込み方法。 A data writing method for writing data to a memory in each circuit board for a plurality of circuit boards each having a circuit unit including a memory capable of writing data,
The circuit unit in at least one circuit board that is included in the plurality of circuit boards and that has not been subjected to data write processing to the memory is externally or is included in the plurality of circuit boards and is stored in the memory. Sending predetermined data from another circuit board that has completed the data writing process;
Writing the received predetermined data to a memory included in the circuit unit in the at least one circuit board;
After the predetermined data is written in the memory included in the circuit unit in the at least one circuit board, all or a part of the predetermined data is included in the plurality of circuit boards and data to the memory. And transmitting to another circuit board that has not been subjected to the writing process.
前記回路部は、外部から、又は、前記複数の回路基板に含まれ且つメモリへのデータの書込み処理が終了している他の回路基板から送信される所定のデータを受信し、該受信した所定のデータが前記メモリに書き込まれた後、該受信した所定のデータの全て又は一部を、前記複数の回路基板に含まれ且つメモリへのデータの書込み処理が行われていない他の回路基板に送信する
集合回路基板。 A plurality of circuit boards each including a circuit unit including a memory capable of writing data and capable of communicating with the outside;
The circuit unit receives predetermined data transmitted from the outside or another circuit board that is included in the plurality of circuit boards and that has finished writing data to the memory, and the received predetermined data Is written in the memory, all or part of the received predetermined data is transferred to another circuit board that is included in the plurality of circuit boards and that has not been subjected to data writing processing to the memory. The collective circuit board to transmit.
前記回路部は、外部から送信される所定のデータを受信し、該受信した所定のデータが前記メモリに書き込まれた後、該受信した所定のデータの全て又は一部を、メモリへのデータの書込み処理が行われていない他の回路基板内の回路部に送信する
回路基板。 A circuit unit including a memory capable of writing data and capable of communicating with the outside;
The circuit unit receives predetermined data transmitted from the outside, and after the received predetermined data is written to the memory, all or a part of the received predetermined data is transferred to the memory. A circuit board that transmits to a circuit in another circuit board that has not been written.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014068965A JP2015192069A (en) | 2014-03-28 | 2014-03-28 | Data writing system, data writing method, collective circuit board, and circuit board |
PCT/JP2015/057888 WO2015146715A1 (en) | 2014-03-28 | 2015-03-17 | Data writing system, data writing method, assembled circuit board, and circuit board |
TW104109608A TW201543967A (en) | 2014-03-28 | 2015-03-25 | Data writing system, data writing method, assembled circuit board, and circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014068965A JP2015192069A (en) | 2014-03-28 | 2014-03-28 | Data writing system, data writing method, collective circuit board, and circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015192069A true JP2015192069A (en) | 2015-11-02 |
Family
ID=54426326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014068965A Pending JP2015192069A (en) | 2014-03-28 | 2014-03-28 | Data writing system, data writing method, collective circuit board, and circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015192069A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10228997B2 (en) | 2016-03-09 | 2019-03-12 | Toshiba Memory Corporation | Memory device and data transport method |
-
2014
- 2014-03-28 JP JP2014068965A patent/JP2015192069A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10228997B2 (en) | 2016-03-09 | 2019-03-12 | Toshiba Memory Corporation | Memory device and data transport method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8478917B2 (en) | Automatic addressing protocol for a shared bus | |
KR100629412B1 (en) | Device test apparatus and test method | |
JP4982778B2 (en) | Electronic circuit equipment | |
KR20110076432A (en) | System for upgrading multi-program by using can communication and method thereof | |
JP2006004079A (en) | Storage device | |
US20160239008A1 (en) | Motor control program transferring system, host controller, motor control device, and motor control program transferring method | |
CN103440187A (en) | Hardware script-based automated CAN (Controller Area Network) bus test method | |
WO2013186889A1 (en) | I/o device, programmable logic controller, and arithmetic processing method | |
CN104461660A (en) | Multi-mode dynamic loading method of heterogeneous system | |
CN103064011B (en) | Examining system and method in a kind of rfid interrogator chip | |
JP2019125066A (en) | Vehicle inspection device and vehicle inspection method | |
JP2015192069A (en) | Data writing system, data writing method, collective circuit board, and circuit board | |
CN109039329A (en) | Retransmission unit and control system | |
WO2015146715A1 (en) | Data writing system, data writing method, assembled circuit board, and circuit board | |
US20140068108A1 (en) | Electrical device and method of setting address | |
JP2015191489A (en) | Data writing system and data writing method | |
JP2020088707A (en) | Cloud bluetooth device control system | |
CN115616372A (en) | Fault injection test method and system | |
KR101044531B1 (en) | Apparatus and Method for checking and downloading terminal using multi interface | |
US11050461B2 (en) | Toy, method for controlling a toy, and computer program product | |
JP6400500B2 (en) | Vehicle inspection device | |
JP2004206249A (en) | Information writer and method for manufacturing electronic control device in which information is written | |
JP2019191956A (en) | Electronic device, ID information setting method, host device, and control program | |
KR20210064572A (en) | Metal option structure of semiconductor device | |
US11379210B2 (en) | Circuit board and method for delivering program to plurality of circuit boards |