JP2015191280A - Semiconductor device and current source control method - Google Patents

Semiconductor device and current source control method Download PDF

Info

Publication number
JP2015191280A
JP2015191280A JP2014066187A JP2014066187A JP2015191280A JP 2015191280 A JP2015191280 A JP 2015191280A JP 2014066187 A JP2014066187 A JP 2014066187A JP 2014066187 A JP2014066187 A JP 2014066187A JP 2015191280 A JP2015191280 A JP 2015191280A
Authority
JP
Japan
Prior art keywords
state
voltage
input
semiconductor device
switching unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014066187A
Other languages
Japanese (ja)
Other versions
JP6312492B2 (en
Inventor
広野 島崎
Hirono Shimazaki
広野 島崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2014066187A priority Critical patent/JP6312492B2/en
Publication of JP2015191280A publication Critical patent/JP2015191280A/en
Application granted granted Critical
Publication of JP6312492B2 publication Critical patent/JP6312492B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device and a current source control method capable of reducing the current consumption of a current source in an operation state.SOLUTION: The semiconductor device includes: a capacitor 22 whose one end is connected to the output terminal of an arithmetic amplifier 22, and whose other end is connected to the inverted input terminal of the arithmetic amplifier 22; a first switch SW1 capable of switching a connection state and non-connection state between a voltage divider 25 and a ground part 24B; a second switch SW2 capable of switching an input state that a feedback voltage Vis input to the other end of the capacitor C2 and a non-input state that the feedback voltage Vis not input to the other end of the capacitor C2; and a signal supply terminal 26 for supplying a control signal to the first switch SW1 and the second switch SW2 such that the connection state and non-connection state by the first switch SW1 are repeatedly switched, and that the input state and non-input state by the second switch SW2 are repeatedly switched.

Description

本発明は、半導体装置及び電流源制御方法に関する。   The present invention relates to a semiconductor device and a current source control method.

半導体装置に搭載されるレギュレータ(電流源)の消費電力を低減する方法として、レギュレータの動作を停止させる方法が知られている(例えば、特許文献1参照)。   As a method for reducing the power consumption of a regulator (current source) mounted on a semiconductor device, a method for stopping the operation of the regulator is known (for example, see Patent Document 1).

図6には、従来のレギュレータ100の構成の一例が示されている。一例として図6に示すように、レギュレータ100は、検出回路110、演算増幅器120、出力回路130、接続遮断回路140、及び電圧設定回路150を含む。演算増幅器120及び出力回路130には、駆動用電圧HVが入力される。検出回路110及び演算増幅器120には、ハイレベル(Hレベル)とローレベル(Lレベル)とに信号レベルが遷移する制御信号ENREGが入力され、検出回路110及び演算増幅器120は、制御信号ENREGの信号レベルに応じて制御される。   FIG. 6 shows an example of the configuration of the conventional regulator 100. As an example, as shown in FIG. 6, the regulator 100 includes a detection circuit 110, an operational amplifier 120, an output circuit 130, a connection cutoff circuit 140, and a voltage setting circuit 150. A driving voltage HV is input to the operational amplifier 120 and the output circuit 130. A control signal ENREG whose signal level transitions between a high level (H level) and a low level (L level) is input to the detection circuit 110 and the operational amplifier 120. The detection circuit 110 and the operational amplifier 120 receive the control signal ENREG. It is controlled according to the signal level.

検出回路110は、レギュレータ100の出力端子100Aの出力電圧Voutを検出し、検出した出力電圧Voutに応じたフィードバック電圧VFBを生成して出力する。演算増幅器120は、非反転入力端子、反転入力端子、及び出力端子を有しており、反転入力端子に入力された基準電圧VREFと非反転入力端子に入力された検出回路110のフィードバック電圧VFBとを比較した比較結果VAOUTを出力する。出力回路130は、演算増幅器120から入力された比較結果VAOUTに基づいて出力端子100Aに電流を供給して出力電圧outを維持する。 The detection circuit 110 detects the output voltage Vout of the output terminal 100A of the regulator 100, and generates and outputs a feedback voltage VFB corresponding to the detected output voltage Vout . The operational amplifier 120 has a non-inverting input terminal, an inverting input terminal, and an output terminal. The reference voltage V REF input to the inverting input terminal and the feedback voltage V of the detection circuit 110 input to the non-inverting input terminal. A comparison result V AOUT comparing with FB is output. The output circuit 130 supplies a current to the output terminal 100A based on the comparison result VAOUT input from the operational amplifier 120 and maintains the output voltage out .

接続遮断回路140は、検出回路110の出力端子110Aと演算増幅器120の非反転入力端子との接続状態及び非接続状態を切り替える。電圧設定回路150は、フィードバック電圧VFBを所定の電圧に設定する。 The connection cutoff circuit 140 switches between a connection state and a non-connection state between the output terminal 110A of the detection circuit 110 and the non-inverting input terminal of the operational amplifier 120. The voltage setting circuit 150 sets the feedback voltage VFB to a predetermined voltage.

レギュレータ100の出力端子100Aには、出力電圧Voutの電圧変動を抑える平滑容量部160と、出力電圧Voutの供給先である負荷回路170とが接続されている。負荷回路170は、電流源ILとスイッチSWを有しており、スイッチSWがオンされると出力電圧Voutに基づく電流が電流源ILに供給される。 The output terminal 100A of the regulator 100, a smoothing capacitor 160 to suppress voltage fluctuation of the output voltage V out, and the load circuit 170 is connected is a supply destination of the output voltage V out. The load circuit 170 includes a current source IL and a switch SW. When the switch SW is turned on, a current based on the output voltage Vout is supplied to the current source IL.

このように構成されたレギュレータ100は、制御信号ENREGの信号レベルに応じて動作状態と停止状態とに切り替えられる。すなわち、スイッチSWがオンされると、制御信号ENREGがHレベルとなり、レギュレータ100が動作状態となる。スイッチSWがオフされると、制御信号ENREGがLレベルとなり、レギュレータ100は停止状態となる。   The regulator 100 configured as described above is switched between an operating state and a stopped state according to the signal level of the control signal ENREG. That is, when the switch SW is turned on, the control signal ENREG becomes H level, and the regulator 100 enters an operating state. When the switch SW is turned off, the control signal ENREG becomes L level, and the regulator 100 is stopped.

特開2006−146421号公報JP 2006-146421 A

しかしながら、レギュレータ100が動作状態の場合、図6に示すように検出回路110の構成要素であるNチャネル型トランジスタNのゲートにHレベルの制御信号ENREGが常時入力され、Nチャネル型トランジスタNのオン状態が継続される。そのため、レギュレータ100が動作状態の間、検出回路110で電流が消費されてしまう、という問題点があった。 However, when the regulator 100 is in an operating state, as shown in FIG. 6, the H-level control signal ENREG is constantly input to the gate of the N-channel transistor N 0 which is a component of the detection circuit 110, and the N-channel transistor N 0 The on state is continued. Therefore, there is a problem that current is consumed in the detection circuit 110 while the regulator 100 is in an operating state.

本発明は上記問題点を解決するために成されたものであり、動作状態の電流源の消費電流を低減することができる半導体装置及び電流源制御方法を提供することを目的とする。   The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device and a current source control method capable of reducing current consumption of a current source in an operating state.

上記目的を達成するために、請求項1に記載の半導体装置は、基準電圧が入力される非反転入力端子を有する演算増幅器の出力端子に一端が接続され、前記演算増幅器の反転入力端子に他端が接続される容量性素子と、前記出力端子の出力電圧に前記容量性素子の電圧が付加された付加電圧を負荷に供給する供給端子から入力された前記付加電圧を分圧する分圧器と低電圧源との接続状態及び非接続状態を切替可能な第1切替部と、前記付加電圧を前記分圧器により分圧して得た帰還用電圧が前記容量性素子の他端に入力される入力状態と前記帰還用電圧が前記容量性素子の他端に入力されない非入力状態とを切替可能な第2切替部と、前記接続状態及び前記非接続状態が繰り返し切り替えられ、かつ、前記入力状態及び前記非入力状態が繰り返し切り替えられるように前記第1切替部及び前記第2切替部を制御する制御信号を前記第1切替部及び前記第2切替部に供給する供給部と、を含む。   In order to achieve the above object, in the semiconductor device according to claim 1, one end is connected to an output terminal of an operational amplifier having a non-inverting input terminal to which a reference voltage is input, and the other is connected to the inverting input terminal of the operational amplifier. A capacitive element to which an end is connected, a voltage divider that divides the additional voltage input from a supply terminal that supplies an additional voltage obtained by adding the voltage of the capacitive element to the output voltage of the output terminal to a load, and a low voltage A first switching unit capable of switching between a connection state and a non-connection state with a voltage source, and an input state in which a feedback voltage obtained by dividing the additional voltage by the voltage divider is input to the other end of the capacitive element And a second switching unit capable of switching between a non-input state where the feedback voltage is not input to the other end of the capacitive element, the connection state and the non-connection state are repeatedly switched, and the input state and the Non-input state is repeated A control signal for controlling the first switching unit and the second switching unit to be switched returns including a supply section for supplying to said first switching unit and the second switching unit.

上記目的を達成するために、請求項13に記載の電流源制御方法は、基準電圧が入力される非反転入力端子を有する演算増幅器の出力端子に一端が接続され、前記演算増幅器の反転入力端子に他端が接続される容量性素子と、前記出力端子の出力電圧に前記容量性素子の電圧が付加された付加電圧を負荷に供給する供給端子から入力された前記付加電圧を分圧する分圧器と低電圧源との接続状態及び非接続状態を切替可能な第1切替部と、前記付加電圧を前記分圧器により分圧して得た帰還用電圧が前記容量性素子の他端に入力される入力状態と前記帰還用電圧が前記容量性素子の他端に入力されない非入力状態とを切替可能な第2切替部と、を含む半導体装置における前記接続状態及び前記非接続状態が繰り返し切り替えられ、かつ、前記入力状態及び前記非入力状態が繰り返し切り替えられるように前記第1切替部及び前記第2切替部を制御する制御信号を前記第1切替部及び前記第2切替部に供給すること、を含む。   In order to achieve the above object, the current source control method according to claim 13 has one end connected to an output terminal of an operational amplifier having a non-inverting input terminal to which a reference voltage is input, and the inverting input terminal of the operational amplifier. And a voltage divider that divides the additional voltage input from a supply terminal that supplies an additional voltage obtained by adding the voltage of the capacitive element to the output voltage of the output terminal to a load. A first switching unit capable of switching between a connection state and a non-connection state between the voltage source and the low voltage source, and a feedback voltage obtained by dividing the additional voltage by the voltage divider is input to the other end of the capacitive element. A second switching unit capable of switching between an input state and a non-input state in which the feedback voltage is not input to the other end of the capacitive element, and the connection state and the non-connection state in the semiconductor device are repeatedly switched, And said Supplying the force status and control signals for controlling the first switching unit as the non-input state is switched repeatedly and the second switching unit to the first switching unit and the second switching unit, comprising a.

本発明によれば、動作状態の電流源の消費電流を低減することができる、という効果が得られる。   According to the present invention, it is possible to reduce the current consumption of the operating current source.

実施形態に係る半導体装置の要部構成の一例を示す概略構成図である。It is a schematic block diagram which shows an example of the principal part structure of the semiconductor device which concerns on embodiment. 実施形態に係る半導体装置に含まれるレギュレータの動作の流れの一例を示すタイムチャートである。It is a time chart which shows an example of the flow of operation | movement of the regulator contained in the semiconductor device which concerns on embodiment. 実施形態に係る半導体装置に含まれるレギュレータの動作の流れの変形例を示すタイムチャートである。It is a time chart which shows the modification of the flow of operation | movement of the regulator contained in the semiconductor device which concerns on embodiment. 実施形態に係る半導体装置の要部構成の変形例を示す概略構成図である。It is a schematic block diagram which shows the modification of the principal part structure of the semiconductor device which concerns on embodiment. 実施形態に係る半導体装置の要部構成の変形例を示す概略構成図である。It is a schematic block diagram which shows the modification of the principal part structure of the semiconductor device which concerns on embodiment. 従来のレギュレータの一例を示す概略構成図である。It is a schematic block diagram which shows an example of the conventional regulator.

以下、図面を参照して、本発明を実施するための形態例について詳細に説明する。   Embodiments for carrying out the present invention will be described below in detail with reference to the drawings.

一例として図1に示すように、半導体装置10は、レギュレータ12及び制御部14を含む。なお、図1には図示されていないが、本実施形態に係る半導体装置10は、メインレギュレータとサブレギュレータとを含み、後述の負荷18に対してメインレギュレータの出力電流とサブレギュレータの出力電流とが選択的に入力される。本実施形態では、説明の便宜上、レギュレータ12がサブレギュレータとして用いられる場合を例に挙げて説明するが、本発明はこれに限定されるものではなく、レギュレータ12がメインレギュレータとして用いられてもよい。   As an example, as illustrated in FIG. 1, the semiconductor device 10 includes a regulator 12 and a control unit 14. Although not illustrated in FIG. 1, the semiconductor device 10 according to the present embodiment includes a main regulator and a sub-regulator, and an output current of the main regulator and an output current of the sub-regulator with respect to a load 18 to be described later. Is selectively input. In the present embodiment, for convenience of explanation, a case where the regulator 12 is used as a sub-regulator will be described as an example. However, the present invention is not limited to this, and the regulator 12 may be used as a main regulator. .

レギュレータ12の出力端子12A(本発明に係る供給端子の一例)は、コンデンサC1及び負荷18に接続されている。コンデンサC1は、所謂バイパスコンデンサである。コンデンサC1の一端は出力端子12Aに接続され、コンデンサC1の他端は接地されている。負荷18は、レギュレータ12の出力電圧Vout(出力端子12Aの電圧)に基づく電流Iloadの供給先(電流Iloadが供給されることによって作動する負荷)である。負荷18の一例としては、図6に示す負荷回路170に相当する回路、記憶素子(例えば、不揮発性メモリ)、CPU(Central Processing Unit)、又はASIC(application specific integrated circuit)が挙げられる。 The output terminal 12A of the regulator 12 (an example of a supply terminal according to the present invention) is connected to the capacitor C1 and the load 18. The capacitor C1 is a so-called bypass capacitor. One end of the capacitor C1 is connected to the output terminal 12A, and the other end of the capacitor C1 is grounded. The load 18 is a supply destination of the current I load based on the output voltage V out of the regulator 12 (the voltage of the output terminal 12A) (a load that operates when the current I load is supplied). Examples of the load 18 include a circuit corresponding to the load circuit 170 illustrated in FIG. 6, a storage element (for example, a nonvolatile memory), a CPU (Central Processing Unit), or an ASIC (Application Specific Integrated Circuit).

制御部14は、信号レベルがHレベルとLレベルとに遷移する制御信号をレギュレータ12に供給することでレギュレータ12を制御する。なお、制御部14の一例としては、CPU又はASICが挙げられる。   The control unit 14 controls the regulator 12 by supplying the regulator 12 with a control signal whose signal level transitions between the H level and the L level. An example of the control unit 14 is a CPU or an ASIC.

レギュレータ12は、基準電圧回路20、演算増幅器22、検出回路24、コンデンサC2(本発明に係る容量性素子の一例)、第2スイッチSW2(本発明に係る第2切替部の一例)、及び信号供給端子26(本発明に係る供給部の一例)を含む。   The regulator 12 includes a reference voltage circuit 20, an operational amplifier 22, a detection circuit 24, a capacitor C2 (an example of a capacitive element according to the present invention), a second switch SW2 (an example of a second switching unit according to the present invention), and a signal A supply terminal 26 (an example of a supply unit according to the present invention) is included.

基準電圧回路20は、接地されており、駆動用電圧HVによって入力された駆動用電圧に基づいて基準電圧Vrefを生成して出力する。 The reference voltage circuit 20 is grounded and generates and outputs a reference voltage V ref based on the driving voltage input by the driving voltage HV.

演算増幅器22は、反転入力端子、非反転入力端子、及び出力端子を備えている。演算増幅器22は、接地されており、駆動用電圧が入力されることで駆動する。演算増幅器22の非反転入力端子には基準電圧Vrefが入力される。また、演算増幅器22の出力端子は反転入力端子に負帰還されている。また、負帰還経路には、演算増幅器22の位相補償用コンデンサであるコンデンサC2が挿入されている。すなわち、演算増幅器22の出力端子は、コンデンサC2を介して非反転入力端子に接続されている。具体的には、コンデンサC2の一端が演算増幅器22の出力端子に接続されており、コンデンサC2の他端が演算増幅器22の反転入力端子に接続されている。 The operational amplifier 22 includes an inverting input terminal, a non-inverting input terminal, and an output terminal. The operational amplifier 22 is grounded and is driven when a driving voltage is input. The reference voltage V ref is input to the non-inverting input terminal of the operational amplifier 22. The output terminal of the operational amplifier 22 is negatively fed back to the inverting input terminal. A capacitor C2 that is a phase compensation capacitor for the operational amplifier 22 is inserted in the negative feedback path. That is, the output terminal of the operational amplifier 22 is connected to the non-inverting input terminal via the capacitor C2. Specifically, one end of the capacitor C2 is connected to the output terminal of the operational amplifier 22, and the other end of the capacitor C2 is connected to the inverting input terminal of the operational amplifier 22.

検出回路24は、本発明に係る付加電圧の一例である出力電圧Vout(≒演算増幅器22の出力電圧(基準電圧Vref)+コンデンサC2の電圧V)を検出し、検出した出力電圧Voutに応じたフィードバック電圧VFBを生成して出力する回路である。 The detection circuit 24 detects the output voltage V out (≈the output voltage of the operational amplifier 22 (reference voltage V ref ) + the voltage V C of the capacitor C 2), which is an example of the additional voltage according to the present invention, and detects the detected output voltage V It is a circuit that generates and outputs a feedback voltage V FB corresponding to out .

検出回路24は、抵抗R1,R2による分圧器25と第1スイッチSW1(本発明に係る第1切替部の一例)との直列回路を有する。分圧器25は、出力端子12から入力された出力電圧Voutを分圧することでフィードバック電圧VFB(本発明に係る帰還用電圧の一例)を取り出す。第1スイッチSW1は、分圧器25と接地電圧とされた接地部24B(本発明に係る低電圧源の一例)との接続状態及び非接続状態を切替可能なスイッチである。 The detection circuit 24 includes a series circuit of a voltage divider 25 using resistors R1 and R2 and a first switch SW1 (an example of a first switching unit according to the present invention). The voltage divider 25 extracts the feedback voltage V FB (an example of the feedback voltage according to the present invention) by dividing the output voltage V out input from the output terminal 12. The first switch SW1 is a switch that can switch between a connection state and a non-connection state between the voltage divider 25 and the ground unit 24B (an example of the low voltage source according to the present invention) that is set to the ground voltage.

分圧器25は、第1スイッチSW1を介して本発明に係る低電圧源の一例である接地部24Bに接続されている。すなわち、第1スイッチSW1の一端は、接地部24Bに接続されることで接地されており、第1スイッチSW1の他端は抵抗R1の一端に接続されている。抵抗R1の他端は抵抗R2の一端に接続されている。抵抗R2の他端は、出力端子12Aに接続されている。なお、フィードバック電圧VFB(本発明に係る帰還用電圧の一例)は、分圧器25における抵抗R1と抵抗R2との接続点24Aから取り出される。 The voltage divider 25 is connected to the ground unit 24B, which is an example of the low voltage source according to the present invention, via the first switch SW1. That is, one end of the first switch SW1 is grounded by being connected to the ground part 24B, and the other end of the first switch SW1 is connected to one end of the resistor R1. The other end of the resistor R1 is connected to one end of the resistor R2. The other end of the resistor R2 is connected to the output terminal 12A. Note that the feedback voltage V FB (an example of the feedback voltage according to the present invention) is extracted from a connection point 24A between the resistor R1 and the resistor R2 in the voltage divider 25.

第2スイッチSW2は、フィードバック電圧VFBがコンデンサC2の他端に入力される入力状態とフィードバック電圧VFBがコンデンサC2の他端に入力されない非入力状態とを切替可能なスイッチである。 The second switch SW2, the feedback voltage V FB is the non-input state and a switchable switch the input state and the feedback voltage V FB that is input to the other end is not inputted to the other end of the capacitor C2 of the capacitor C2.

第2スイッチSW2は、コンデンサC2の他端と接続点24Aとの間に挿入されている。すなわち、第2スイッチSW2の一端が接続点24Aに接続されており、第2スイッチSW2の他端がコンデンサC2の他端に接続されている。なお、以下では、説明の便宜上、第1スイッチSW1及び第2スイッチSW2を区別して説明する必要がない場合(第1スイッチSW1及び第2スイッチSW2の両方を指す場合)、「スイッチSW」と称する)。   The second switch SW2 is inserted between the other end of the capacitor C2 and the connection point 24A. That is, one end of the second switch SW2 is connected to the connection point 24A, and the other end of the second switch SW2 is connected to the other end of the capacitor C2. In the following, for convenience of explanation, when it is not necessary to distinguish between the first switch SW1 and the second switch SW2 (when referring to both the first switch SW1 and the second switch SW2), they are referred to as “switch SW”. ).

信号供給端子26は、第1スイッチSW1により接続状態及び非接続状態が繰り返し切り替えられ、かつ、第2スイッチSW2により入力状態及び非入力状態が繰り返し切り替えられるように制御信号をスイッチSWに供給する。   The signal supply terminal 26 supplies a control signal to the switch SW so that the connection state and the non-connection state are repeatedly switched by the first switch SW1, and the input state and the non-input state are repeatedly switched by the second switch SW2.

信号供給端子26は、スイッチSWに接続されている。また、信号供給端子26は、制御部14に接続されており、制御部14によって制御信号が入力され、入力された制御信号をスイッチSWに供給する。   The signal supply terminal 26 is connected to the switch SW. The signal supply terminal 26 is connected to the control unit 14, and a control signal is input by the control unit 14, and the input control signal is supplied to the switch SW.

スイッチSWは、例えば、Nチャネル型トランジスタである。第1スイッチSW1として用いるNチャネル型トランジスタにおいて、ゲートは信号供給端子26に接続され、ドレインは抵抗R1の一端に接続され、ソースは接地部24Bに接続される。また、第2スイッチSW2として用いるNチャネル型トランジスタにおいて、ゲートは信号供給端子26に接続され、ドレインは接続点24Aに接続され、ソースはコンデンサC2の他端に接続される。従って、各Nチャネル型トランジスタのゲートに入力される制御信号の信号レベルに応じてドレインとソースとの間の導通状態と非導通状態とが切り替えられる。すなわち、第1スイッチSW1及び第2スイッチSW2は、入力された制御信号の信号レベルに応じて同期してスイッチングされる。   The switch SW is, for example, an N channel type transistor. In the N-channel transistor used as the first switch SW1, the gate is connected to the signal supply terminal 26, the drain is connected to one end of the resistor R1, and the source is connected to the ground unit 24B. In the N-channel transistor used as the second switch SW2, the gate is connected to the signal supply terminal 26, the drain is connected to the connection point 24A, and the source is connected to the other end of the capacitor C2. Therefore, the conduction state and the non-conduction state between the drain and the source are switched according to the signal level of the control signal input to the gate of each N-channel transistor. That is, the first switch SW1 and the second switch SW2 are switched in synchronization according to the signal level of the input control signal.

本実施形態では、スイッチSWにHレベルの制御信号が入力されると、スイッチSWがオンされ、スイッチSWにLレベルの制御信号が入力されると、スイッチSWがオフされる。そのため、Hレベルの制御信号が入力されて第1スイッチSW1がオンされると、検出回路24に電流が供給され、第1スイッチSW1がオフされると、検出回路24に対する電流の供給が停止される。また、第2スイッチSW2がオフされると、演算増幅器22の反転入力端子にフィードバック電圧VFBが入力されず、第2スイッチSW2がオンされると、演算増幅器22の反転入力端子にフィードバック電圧VFBが入力される。 In the present embodiment, the switch SW is turned on when an H level control signal is input to the switch SW, and the switch SW is turned off when an L level control signal is input to the switch SW. Therefore, when an H level control signal is input and the first switch SW1 is turned on, current is supplied to the detection circuit 24. When the first switch SW1 is turned off, supply of current to the detection circuit 24 is stopped. The When the second switch SW2 is turned off, the feedback voltage VFB is not input to the inverting input terminal of the operational amplifier 22, and when the second switch SW2 is turned on, the feedback voltage VFB is applied to the inverting input terminal of the operational amplifier 22. FB is input.

次に、レギュレータ12の動作について図2を参照しながら説明する。なお、以下では、説明の便宜上、レギュレータ12が制御部14によって停止モード又は動作モードに設定される場合について説明する。停止モードとは、例えば、スイッチSWがオフされ、かつ、基準電圧回路20及び演算増幅器22に対して駆動用電圧HVが入力されていない状態を指す。動作モードとは、例えば、基準電圧回路20及び演算増幅器22に対して駆動用電圧HVが入力された状態(レギュレータ12が駆動している状態)を指す。また、動作モードは、通常動作モードと間欠動作モードとに大別される。なお、図2に示す例では、レギュレータ12が通常動作モードから間欠動作モードに移行し、間欠動作モードから通常動作モードに復帰する場合が示されている。   Next, the operation of the regulator 12 will be described with reference to FIG. Hereinafter, for convenience of explanation, a case where the regulator 12 is set to the stop mode or the operation mode by the control unit 14 will be described. The stop mode refers to, for example, a state in which the switch SW is turned off and the driving voltage HV is not input to the reference voltage circuit 20 and the operational amplifier 22. The operation mode refers to, for example, a state where the driving voltage HV is input to the reference voltage circuit 20 and the operational amplifier 22 (a state where the regulator 12 is driven). The operation mode is roughly classified into a normal operation mode and an intermittent operation mode. In the example shown in FIG. 2, the regulator 12 shifts from the normal operation mode to the intermittent operation mode and returns from the intermittent operation mode to the normal operation mode.

先ず、レギュレータ12が停止モードから通常動作モードに移行する場合、基準電圧回路20及び演算増幅器22に対して駆動用電圧HVが入力され、制御部14から信号供給端子26にHレベルの制御信号が入力される。そして、Hレベルの制御信号は、信号供給端子26からスイッチSWに入力され、これに応じて、スイッチSWがオンされる。スイッチSWがオンされると、通常動作モードが開始される。   First, when the regulator 12 shifts from the stop mode to the normal operation mode, the driving voltage HV is input to the reference voltage circuit 20 and the operational amplifier 22, and an H level control signal is sent from the control unit 14 to the signal supply terminal 26. Entered. The H level control signal is input from the signal supply terminal 26 to the switch SW, and the switch SW is turned on accordingly. When the switch SW is turned on, the normal operation mode is started.

通常動作モードが開始されると、基準電圧VrefにコンデンサC2の電圧Vが付加された電圧が出力電圧Voutとされ、この出力電圧VoutがコンデンサC1及び負荷18に入力される。コンデンサC2の電圧Vは、例えば、基準電圧Vrefとフィードバック電圧VFBとの差分(電位差)に相当する電圧である。また、この場合、出力端子12Aから検出回路24に電流が供給され、検出回路24で電流が消費される。 When the normal operation mode is started, a voltage obtained by adding the voltage V C of the capacitor C 2 to the reference voltage V ref is set as the output voltage V out, and this output voltage V out is input to the capacitor C 1 and the load 18. The voltage V C of the capacitor C2 is a voltage corresponding to a difference (potential difference) between the reference voltage V ref and the feedback voltage V FB , for example. In this case, a current is supplied from the output terminal 12 </ b> A to the detection circuit 24, and the current is consumed by the detection circuit 24.

次に、通常動作モードの状態で、制御部14から信号供給端子26にLレベルの制御信号が入力される。そして、Lレベルの制御信号は、信号供給端子26からスイッチSWに入力され、これに応じて、スイッチSWがオフされる。スイッチSWがオフされると、通常動作モードから間欠動作モードに移行する。   Next, an L level control signal is input from the control unit 14 to the signal supply terminal 26 in the normal operation mode. The L level control signal is input from the signal supply terminal 26 to the switch SW, and the switch SW is turned off accordingly. When the switch SW is turned off, the normal operation mode is shifted to the intermittent operation mode.

間欠動作モードが開始されると、先ず、ホールド期間でスイッチSWがオフされ、次のサンプリング期間でスイッチSWがオンされる。ホールド期間とは、予め許容された電圧範囲内に出力電圧Voutを保持する期間として予め定められた期間を指す。サンプリング期間とは、例えば、出力電圧Voutを間欠動作モードが開始された時点(通常動作モードが終了した時点)での電圧に戻す期間として予め定められた期間を指す。 When the intermittent operation mode is started, first, the switch SW is turned off in the hold period, and the switch SW is turned on in the next sampling period. The hold period refers to a period that is predetermined as a period for holding the output voltage Vout within a previously allowed voltage range. The sampling period refers to a period set in advance as a period for returning the output voltage Vout to the voltage at the time when the intermittent operation mode is started (when the normal operation mode is finished), for example.

間欠動作モードでは、ホールド期間とサンプリング期間とで1サイクルが形成される。間欠動作モードでは、予め許容された電圧範囲(例えば、負荷18が許容可能な電圧範囲)内に出力電圧Voutが保持されるように複数サイクルが実施される。ここで、複数サイクルが実施されるとは、ホールド期間とサンプリング期間とが繰り返し切り替えられることを意味する。また、本実施形態では、ホールド期間及びサンプリング期間の各々が不変時間(固定化された時間)であるため、ホールド期間とサンプリング期間とが周期的(規則的)に切り替えられる。 In the intermittent operation mode, one cycle is formed by the hold period and the sampling period. In the intermittent operation mode, a plurality of cycles are performed such that the output voltage Vout is maintained within a voltage range that is allowed in advance (for example, a voltage range that the load 18 can accept). Here, the execution of a plurality of cycles means that the hold period and the sampling period are repeatedly switched. In the present embodiment, since each of the hold period and the sampling period is an invariant time (fixed time), the hold period and the sampling period are switched periodically (regularly).

ホールド期間では、スイッチSWがオフされる。そのため、演算増幅器22はボルテージフォロワとして動作する。しかし、コンデンサC2ではリーク電流(コンデンサC2から漏れ出る電流)が生じるため(コンデンサC2が放電されるため)、図2に示すホールド期間における出力電圧Voutは徐々に低下する。そして、スイッチSWがオフされてから第1所定時間(例えば、1ミリ秒)が経過した場合に制御部14から信号供給端子26にHレベルの制御信号が入力される。Hレベルの制御信号は、信号供給端子26からスイッチSWに入力され、これに応じて、サンプリング期間が開始される。 In the hold period, the switch SW is turned off. Therefore, the operational amplifier 22 operates as a voltage follower. However, since a leak current (current leaking from the capacitor C2) is generated in the capacitor C2 (since the capacitor C2 is discharged), the output voltage Vout in the hold period shown in FIG. 2 gradually decreases. Then, when a first predetermined time (for example, 1 millisecond) elapses after the switch SW is turned off, an H level control signal is input from the control unit 14 to the signal supply terminal 26. The H level control signal is input from the signal supply terminal 26 to the switch SW, and the sampling period is started accordingly.

ここで、本発明に係る第1時間の一例である第1所定時間とは、例えば、スイッチSWがオフされてから出力電圧Voutが許容下限電圧(本発明に係る第1閾値の一例)に達するまでの時間としてシミュレーション又は実験等によって事前に得られた時間を指す。許容下限電圧とは、例えば、負荷18の動作を補償可能な電圧範囲内の下限電圧(負荷18で許容される下限電圧)を指す。本実施形態では、負荷18の動作を補償可能な電圧範囲が1.35ボルト以上1.52ボルト未満であり、通常動作モードでの出力電圧Voutを1.5ボルトとし、許容下限電圧を1.35ボルトとしているが、本発明はこれに限定されるものではない。例えば、許容下限電圧に代えて、1.35ボルトよりも大きく1.5ボルトよりも小さな電圧(例えば、1.4ボルト)を採用してもよい。 Here, the first predetermined time which is an example of the first time according to the present invention is, for example, the output voltage Vout after the switch SW is turned off to the allowable lower limit voltage (an example of the first threshold according to the present invention). The time to reach is the time obtained in advance by simulation or experiment. The allowable lower limit voltage refers to, for example, a lower limit voltage within a voltage range in which the operation of the load 18 can be compensated (a lower limit voltage allowed by the load 18). In this embodiment, the voltage range that can compensate the operation of the load 18 is 1.35 volts or more and less than 1.52 volts, the output voltage Vout in the normal operation mode is 1.5 volts, and the allowable lower limit voltage is 1 However, the present invention is not limited to this. For example, instead of the allowable lower limit voltage, a voltage greater than 1.35 volts and smaller than 1.5 volts (for example, 1.4 volts) may be employed.

また、本実施形態では、第1所定時間として不変時間を採用しているが、本発明はこれに限定されるものではない。ユーザの指示(例えば、制御部14に接続されたユーザ・インタフェースによって受け付けられた指示)に応じてカスタマイズされる可変時間、又は、環境条件の変化に応じて制御部14によって調整される可変時間を採用してもよい。環境条件とは、例えば、半導体装置10の設置環境の温度及び湿度、並びに半導体装置10又はレギュレータ12(特に、コンデンサC2)を電磁的な外乱から保護するシールドの強度等を指す。   In the present embodiment, the invariant time is adopted as the first predetermined time, but the present invention is not limited to this. A variable time customized according to a user instruction (for example, an instruction received by a user interface connected to the control unit 14) or a variable time adjusted by the control unit 14 according to a change in environmental conditions. It may be adopted. The environmental conditions refer to, for example, the temperature and humidity of the installation environment of the semiconductor device 10 and the strength of a shield that protects the semiconductor device 10 or the regulator 12 (particularly, the capacitor C2) from electromagnetic disturbance.

サンプリング期間では、スイッチSWがオンされる。そのため、コンデンサC2に対する充電が開始される。スイッチSWがオンされてから第2所定時間(例えば、30マイクロ秒)が経過した場合に、制御部14から信号供給端子26を介してスイッチSWにLレベルの制御信号が入力されると、次の1サイクルのホールド期間が開始される。スイッチSWがオンされてから第2所定時間が経過した場合に、スイッチSWに継続してHレベルの制御信号が入力されると、間欠動作モードから通常動作モードへ移行する。   In the sampling period, the switch SW is turned on. Therefore, charging of the capacitor C2 is started. When a second predetermined time (for example, 30 microseconds) has elapsed after the switch SW is turned on, when an L level control signal is input from the control unit 14 to the switch SW via the signal supply terminal 26, A hold period of 1 cycle is started. If the H level control signal is continuously input to the switch SW when the second predetermined time has elapsed after the switch SW is turned on, the intermittent operation mode is shifted to the normal operation mode.

ここで、本発明に係る第2時間の一例である第2所定時間とは、例えば、スイッチSWがオンされてから出力電圧Voutが通常動作モード時電圧(例えば、通常動作モードの終了時の電圧(1.5ボルト))に達するまでの時間としてシミュレーション又は実験等によって事前に得られた時間を指す。なお、ここでは、本発明に係る第2閾値の一例として通常動作モード時電圧を例示したが、これに限らず、通常動作モード時電圧に代えて、通常動作モード時電圧未満の電圧又は通常動作モード時電圧を超える電圧であってもよい。但し、この場合、通常動作モード時電圧未満の電圧又は通常動作モード時電圧を超える電圧は、許容下限電圧よりも大きく、かつ、負荷18の動作を補償可能な電圧範囲内の電圧(例えば、1.45ボルト)であることが好ましい。 Here, the second predetermined time, which is an example of the second time according to the present invention, is, for example, the output voltage Vout after the switch SW is turned on, for example, the normal operation mode voltage (for example, at the end of the normal operation mode). Time until reaching voltage (1.5 volts) refers to time obtained in advance by simulation or experiment. Here, the normal operation mode voltage is illustrated as an example of the second threshold value according to the present invention. However, the present invention is not limited to this, and instead of the normal operation mode voltage, a voltage lower than the normal operation mode voltage or a normal operation is used. The voltage may exceed the mode voltage. However, in this case, a voltage lower than the voltage in the normal operation mode or a voltage exceeding the voltage in the normal operation mode is larger than the allowable lower limit voltage and within a voltage range that can compensate the operation of the load 18 (for example, 1 .45 volts).

また、本実施形態では、第2所定時間として不変時間を採用しているが、本発明はこれに限定されるものではなく、ユーザの指示に応じてカスタマイズされる可変時間、又は、環境条件の変化に応じて制御部14によって調整される可変時間を採用してもよい。   Further, in this embodiment, invariant time is adopted as the second predetermined time, but the present invention is not limited to this, variable time customized according to user instructions, or environmental conditions You may employ | adopt the variable time adjusted by the control part 14 according to a change.

以上説明したように、本実施形態に係る半導体装置10では、制御部14の制御下でレギュレータ12が間欠的に動作する。すなわち、レギュレータ12の間欠動作モードにおいて、信号供給端子26からスイッチSWに供給される制御信号の信号レベルに応じてスイッチSWのオン状態とオフ状態が繰り返される。これは、スイッチSWがオンされている間のみ検出回路24で電流が消費され、スイッチSWがオフされている間は検出回路24で電流が消費されないことを意味する。従って、本実施形態に係る半導体装置10は、スイッチSW及び信号供給端子26を有しない構成に比べ、動作状態のレギュレータ12の消費電流を低減することができる。   As described above, in the semiconductor device 10 according to this embodiment, the regulator 12 operates intermittently under the control of the control unit 14. That is, in the intermittent operation mode of the regulator 12, the on / off state of the switch SW is repeated according to the signal level of the control signal supplied from the signal supply terminal 26 to the switch SW. This means that current is consumed in the detection circuit 24 only while the switch SW is on, and no current is consumed in the detection circuit 24 while the switch SW is off. Therefore, the semiconductor device 10 according to the present embodiment can reduce the current consumption of the regulator 12 in the operating state as compared with the configuration without the switch SW and the signal supply terminal 26.

また、本実施形態に係る半導体装置10では、出力電圧Voutが予め許容された電圧範囲内に保持されるようにスイッチSWのオン状態及びオフ状態の切り替えが行われる。これにより、半導体装置10は、出力電圧Voutが予め許容された電圧範囲内に保持されるようにスイッチSWのオン状態及びオフ状態の切り替えが行われない場合に比べ、負荷18に対する安定した電圧供給を実現することができる。 Further, in the semiconductor device 10 according to the present embodiment, the switch SW is switched between the on state and the off state so that the output voltage V out is maintained within a previously permitted voltage range. As a result, the semiconductor device 10 has a stable voltage with respect to the load 18 as compared with the case where the switch SW is not switched between the on state and the off state so that the output voltage V out is maintained within a previously permitted voltage range. Supply can be realized.

また、本実施形態に係る半導体装置10では、出力電圧Voutが負荷18の動作を補償可能な電圧範囲内に保持されるようにスイッチSWのオン状態及びオフ状態の切り替えが行われる。これにより、半導体装置10は、出力電圧Voutが負荷18の動作を補償可能な電圧範囲内に保持される構成を有しない場合に比べ、負荷18の動作を補償可能な電圧範囲内の出力電圧Voutを負荷18に対して安定して供給することができる。 Further, in the semiconductor device 10 according to the present embodiment, the switch SW is switched between the on state and the off state so that the output voltage V out is maintained within a voltage range in which the operation of the load 18 can be compensated. As a result, the semiconductor device 10 has an output voltage within the voltage range that can compensate for the operation of the load 18 as compared with the case where the output voltage V out does not have a configuration in which the operation is performed within the voltage range that can compensate for the operation of the load 18. V out can be stably supplied to the load 18.

また、本実施形態に係る半導体装置10では、第1所定時間及び第2所定時間の各々を固定化されて時間とすることで、間欠動作モードでスイッチSWのオン状態とオフ状態とが周期的に繰り返される。これにより、半導体装置10は、間欠動作モードでスイッチSWのオン状態とオフ状態とが不規則に切り替えられる場合に比べ、簡素な制御でスイッチSWのオン状態とオフ状態とを切り替えることができる。   Further, in the semiconductor device 10 according to the present embodiment, each of the first predetermined time and the second predetermined time is fixed to be a time, so that the ON state and the OFF state of the switch SW are periodically changed in the intermittent operation mode. Repeated. Thereby, the semiconductor device 10 can switch the on / off state of the switch SW with simple control compared to the case where the on / off state of the switch SW is irregularly switched in the intermittent operation mode.

また、本実施形態に係る半導体装置10では、間欠動作モードにおいて、スイッチSWがオフされてから第1所定時間が経過した場合に、スイッチSWがオンされる。これにより、半導体装置10は、簡易な構成で、予め許容された電圧範囲の下限値(許容下限電圧)を下回らない範囲内に出力電圧Voutを保持することができる。 In the semiconductor device 10 according to the present embodiment, in the intermittent operation mode, the switch SW is turned on when a first predetermined time has elapsed since the switch SW was turned off. As a result, the semiconductor device 10 can maintain the output voltage V out within a range that does not fall below the lower limit value (allowable lower limit voltage) of the voltage range that is allowed in advance with a simple configuration.

また、本実施形態に係る半導体装置10では、間欠動作モードにおいて、スイッチSWがオンされてから第2所定時間が経過した場合に、スイッチSWがオフされる。これにより、半導体装置10は、簡易な構成で、予め許容された電圧範囲の上限値(通常動作モード時電圧)を超えない範囲内に出力電圧Voutを保持することができる。 In the semiconductor device 10 according to the present embodiment, in the intermittent operation mode, the switch SW is turned off when the second predetermined time has elapsed since the switch SW was turned on. As a result, the semiconductor device 10 can maintain the output voltage Vout within a range that does not exceed the upper limit (voltage in the normal operation mode) of the voltage range allowed in advance with a simple configuration.

また、本実施形態に係る半導体装置10では、レギュレータ12の間欠動作モードにおいてスイッチSWがオフされている場合に演算増幅器22がボルテージフォロワとして動作する。これにより、半導体装置10は、演算増幅器22がボルテージフォロワとして動作しない場合に比べ、簡易な構成でレギュレータ12の出力電圧Voutの低下を抑制することができる。 In the semiconductor device 10 according to the present embodiment, the operational amplifier 22 operates as a voltage follower when the switch SW is turned off in the intermittent operation mode of the regulator 12. Thereby, the semiconductor device 10 can suppress a decrease in the output voltage Vout of the regulator 12 with a simple configuration as compared with the case where the operational amplifier 22 does not operate as a voltage follower.

また、本実施形態に係る半導体装置10では、コンデンサC2として演算増幅器22の位相補償用コンデンサが利用されている。これにより、半導体装置10は、コンデンサC2として演算増幅器22の位相補償用コンデンサを利用しない場合に比べ、簡素な構成で、ホールド期間での出力電圧Voutの低下を抑制することができる。 Further, in the semiconductor device 10 according to the present embodiment, the phase compensation capacitor of the operational amplifier 22 is used as the capacitor C2. Thereby, the semiconductor device 10 can suppress a decrease in the output voltage Vout during the hold period with a simple configuration as compared with a case where the phase compensation capacitor of the operational amplifier 22 is not used as the capacitor C2.

また、本実施形態に係る半導体装置10では、第1スイッチSW1のスイッチング動作と第2スイッチSW2のスイッチング動作とを同期させている。これにより、半導体装置10は、間欠動作モードにおいて第1スイッチSW1のスイッチング動作と第2スイッチSW2のスイッチング動作とを同期させていない場合に比べ、ホールド期間とサンプリング期間との切り替えを円滑に行うことができる。   In the semiconductor device 10 according to the present embodiment, the switching operation of the first switch SW1 and the switching operation of the second switch SW2 are synchronized. Thereby, the semiconductor device 10 can smoothly switch between the hold period and the sampling period as compared with the case where the switching operation of the first switch SW1 and the switching operation of the second switch SW2 are not synchronized in the intermittent operation mode. Can do.

また、本実施形態に係る半導体装置10では、レギュレータ12の外部に、信号供給端子26に対して制御信号を供給する制御部14が設けられている。これにより、半導体装置10は、レギュレータ12内に制御信号を生成する回路が搭載される場合に比べ、レギュレータ12の構成を簡素化することができる。   In the semiconductor device 10 according to the present embodiment, the control unit 14 that supplies a control signal to the signal supply terminal 26 is provided outside the regulator 12. Thereby, the semiconductor device 10 can simplify the configuration of the regulator 12 as compared with a case where a circuit for generating a control signal is mounted in the regulator 12.

なお、上記実施形態では、通常動作モード及び間欠動作モードが制御部14によって選択的に設定される場合を例示したが、本発明はこれに限定されるものではない。例えば、図3に示すように、通常動作モードを含めずに間欠動作モードのみを動作モードとして採用するようにしてもよい。この場合、通常動作モードと間欠動作モードとを併用する場合に比べ、動作状態のレギュレータ12の消費電流を低減することができる。また、通常動作モードと間欠動作モードとを切り替える制御が不要となる。   In the above embodiment, the case where the normal operation mode and the intermittent operation mode are selectively set by the control unit 14 is exemplified, but the present invention is not limited to this. For example, as shown in FIG. 3, only the intermittent operation mode may be adopted as the operation mode without including the normal operation mode. In this case, the current consumption of the regulator 12 in the operating state can be reduced as compared with the case where the normal operation mode and the intermittent operation mode are used together. Further, control for switching between the normal operation mode and the intermittent operation mode becomes unnecessary.

また、上記実施形態では、第2スイッチSW2が接続点24AとコンデンサC2の他端との間に挿入されている場合を例示したが、本発明はこれに限定されるものではなく、半導体装置10に代えて、一例として図4に示す半導体装置50を採用してもよい。   Further, in the above embodiment, the case where the second switch SW2 is inserted between the connection point 24A and the other end of the capacitor C2 is illustrated, but the present invention is not limited to this, and the semiconductor device 10 is not limited thereto. Instead, the semiconductor device 50 shown in FIG. 4 may be employed as an example.

一例として図4に示すように、半導体装置50は、図1に示す半導体装置10に比べ、レギュレータ12に代えてレギュレータ52を有する点が異なる。レギュレータ52は、レギュレータ12に比べ、接続点24AとコンデンサC2との間の第2スイッチSW2が除去され、接続点24AとコンデンサC2の他端とが直接接続された点が異なる。また、レギュレータ52は、レギュレータ12に比べ、第2スイッチSW2Aを有する点が異なる。第2スイッチSW2Aの一端は抵抗R2の他端に接続され、第2スイッチSW2Aの他端は出力端子12Aに接続される。このように構成された半導体装置50であっても上記実施形態で説明した半導体装置10と同様の効果が得られる。   As an example, as illustrated in FIG. 4, the semiconductor device 50 is different from the semiconductor device 10 illustrated in FIG. 1 in that a regulator 52 is provided instead of the regulator 12. The regulator 52 is different from the regulator 12 in that the second switch SW2 between the connection point 24A and the capacitor C2 is removed, and the connection point 24A and the other end of the capacitor C2 are directly connected. Further, the regulator 52 is different from the regulator 12 in that it includes a second switch SW2A. One end of the second switch SW2A is connected to the other end of the resistor R2, and the other end of the second switch SW2A is connected to the output terminal 12A. Even with the semiconductor device 50 configured as described above, the same effects as those of the semiconductor device 10 described in the above embodiment can be obtained.

また、上記実施形態では、第1所定時間及び第2所定時間に基づいてスイッチSWのオン状態とオフ状態とを切り替える場合を例示したが、本発明はこれに限定されるものではなく、半導体装置10に代えて、一例として図5に示す半導体装置60を採用してもよい。   In the above-described embodiment, the case where the switch SW is switched between the on state and the off state based on the first predetermined time and the second predetermined time is exemplified. However, the present invention is not limited to this, and the semiconductor device Instead of 10, as an example, the semiconductor device 60 shown in FIG.

一例として図5に示すように、半導体装置60は、図1に示す半導体装置10に比べ、出力端子12AとコンデンサC1の一端との間に検出部62が挿入されている点が異なる。検出部62は、出力電圧Voutが第1閾値に達したか否かを検出し、かつ、出力電圧Voutが第1閾値よりも大きな第2閾値に達したか否かを検出する。 As an example, as illustrated in FIG. 5, the semiconductor device 60 is different from the semiconductor device 10 illustrated in FIG. 1 in that a detection unit 62 is inserted between the output terminal 12 </ b> A and one end of the capacitor C <b> 1. The detection unit 62 detects whether or not the output voltage V out has reached the first threshold value, and detects whether or not the output voltage V out has reached a second threshold value that is greater than the first threshold value.

なお、ここでは、検出部62の一例としてコンパレータを含む回路を採用しているが、これに限らず、出力電圧Voutが第1閾値に達したか否かを検出し、かつ、出力電圧Voutが第2閾値に達したか否かを検出する回路であればよい。また、ここでは、第1閾値として、負荷18の動作を補償可能な電圧範囲の下限値(例えば、許容下限電圧に相当する電圧)を採用している。また、ここでは、第2閾値として、負荷18の動作を補償可能な電圧範囲で第1閾値よりも大きな値(例えば、通常動作モード時電圧に相当する電圧)を採用している。 Here, although a circuit including a comparator is employed as an example of the detection unit 62, the present invention is not limited to this, and it is detected whether the output voltage Vout has reached the first threshold value, and the output voltage Vout Any circuit that detects whether or not out has reached the second threshold value may be used. Here, the lower limit value of the voltage range that can compensate the operation of the load 18 (for example, a voltage corresponding to the allowable lower limit voltage) is adopted as the first threshold value. Here, as the second threshold value, a value larger than the first threshold value (for example, a voltage corresponding to the voltage in the normal operation mode) is adopted in a voltage range in which the operation of the load 18 can be compensated.

検出部62は、制御部14に接続されており、検出部62での検出結果を制御部14に出力する。制御部14は、入力された検出結果に応じてスイッチSWのオン状態とオフ状態とを切り替える。例えば、制御部14は、スイッチSWがオフ状態で、検出部62によって出力電圧Voutが第1閾値に達したと検出された場合に、スイッチSWをオフ状態からオン状態に切り替える。また、制御部14は、スイッチSWがオン状態で、検出部62によって出力電圧Voutが第2閾値に達したと検出された場合に、スイッチSWをオン状態からオフ状態に切り替える。 The detection unit 62 is connected to the control unit 14 and outputs the detection result of the detection unit 62 to the control unit 14. The control unit 14 switches the switch SW between an on state and an off state according to the input detection result. For example, when the switch SW is in an off state and the detection unit 62 detects that the output voltage V out has reached the first threshold value, the control unit 14 switches the switch SW from the off state to the on state. The control unit 14 switches the switch SW from the on state to the off state when the switch SW is on and the detection unit 62 detects that the output voltage Vout has reached the second threshold value.

従って、半導体装置60は、スイッチSWがオフされてから出力電圧Voutが第1閾値に達したと検出された場合にスイッチSWがオンされる構成を有しない場合に比べ、第1閾値を下回らない範囲内に出力電圧Voutを高精度に保持することができる。 Therefore, the semiconductor device 60 falls below the first threshold value compared to the case where the switch SW is not turned on when it is detected that the output voltage Vout has reached the first threshold value after the switch SW is turned off. The output voltage Vout can be maintained with high accuracy within the range.

また、半導体装置60は、スイッチSWがオンされてから出力電圧Voutが第2閾値に達したと検出された場合にスイッチSWがオフされる構成を有しない場合に比べ、簡易な構成で、第2閾値を超えない範囲内に出力電圧Voutを高精度に保持することができる。 In addition, the semiconductor device 60 has a simple configuration as compared with a case where the switch SW is not turned off when the output voltage Vout is detected to have reached the second threshold after the switch SW is turned on. The output voltage Vout can be held with high accuracy within a range not exceeding the second threshold.

また、半導体装置60は、第1閾値及び第2閾値を、負荷18の動作を補償可能な電圧範囲の値としない場合に比べ、負荷18の動作を補償可能な電圧範囲内に出力電圧Voutを高精度に保持することができる。 Further, the semiconductor device 60 outputs the output voltage V out within the voltage range in which the operation of the load 18 can be compensated, compared to the case where the first threshold value and the second threshold value are not set to values in the voltage range in which the operation of the load 18 can be compensated. Can be held with high accuracy.

また、上記実施形態では、第1スイッチSW1のスイッチング動作と第2スイッチSW2のスイッチング動作とを同期させているが、本発明はこれに限定されるものではない。例えば、第2スイッチSW2のスイッチング動作が第1スイッチSW1のスイッチング動作よりも先に行われるようにしてもよい。   In the above embodiment, the switching operation of the first switch SW1 and the switching operation of the second switch SW2 are synchronized, but the present invention is not limited to this. For example, the switching operation of the second switch SW2 may be performed before the switching operation of the first switch SW1.

また、上記実施形態では、出力電圧Voutが予め許容された電圧範囲内に保持されるようにスイッチSWの切り替えが行われる場合を例示したが、本発明はこれに限定されるものはない。例えば、間欠動作モードにおいて出力電圧Voutが許容下限電圧を下回った場合であってもスイッチSWをオンしなくてもよい。この場合、例えば、出力電圧Voutが許容下限電圧を下回っている間、負荷18に対してレギュレータ12以外の図示しないレギュレータ(例えば、メインレギュレータ)から補完電圧が負荷18に供給されるようにすればよい。 In the above-described embodiment, the case where the switch SW is switched so that the output voltage Vout is held within a previously permitted voltage range is illustrated, but the present invention is not limited to this. For example, the switch SW does not have to be turned on even when the output voltage Vout falls below the allowable lower limit voltage in the intermittent operation mode. In this case, for example, while the output voltage Vout is below the allowable lower limit voltage, a complementary voltage is supplied to the load 18 from a regulator (for example, a main regulator) (not shown) other than the regulator 12. That's fine.

10,50,60 半導体装置
12A 出力端子
14 制御部
18 負荷
22 演算増幅器
24 検出回路
24A 接続点
24B 接地部
25 分圧器
26 信号供給端子
62 検出部
C1,C2 コンデンサ
R1,R2 抵抗
SW1 第1スイッチ
SW2,SW2A 第2スイッチ
10, 50, 60 Semiconductor device 12A Output terminal 14 Control unit 18 Load 22 Operational amplifier 24 Detection circuit 24A Connection point 24B Grounding unit 25 Voltage divider 26 Signal supply terminal 62 Detection unit C1, C2 Capacitor R1, R2 Resistor SW1 First switch SW2 , SW2A Second switch

Claims (13)

基準電圧が入力される非反転入力端子を有する演算増幅器の出力端子に一端が接続され、前記演算増幅器の反転入力端子に他端が接続される容量性素子と、
前記出力端子の出力電圧に前記容量性素子の電圧が付加された付加電圧を負荷に供給する供給端子から入力された前記付加電圧を分圧する分圧器と低電圧源との接続状態及び非接続状態を切替可能な第1切替部と、
前記付加電圧を前記分圧器により分圧して得た帰還用電圧が前記容量性素子の他端に入力される入力状態と前記帰還用電圧が前記容量性素子の他端に入力されない非入力状態とを切替可能な第2切替部と、
前記接続状態及び前記非接続状態が繰り返し切り替えられ、かつ、前記入力状態及び前記非入力状態が繰り返し切り替えられるように前記第1切替部及び前記第2切替部を制御する制御信号を前記第1切替部及び前記第2切替部に供給する供給部と、
を含む半導体装置。
A capacitive element having one end connected to an output terminal of an operational amplifier having a non-inverting input terminal to which a reference voltage is input, and the other end connected to an inverting input terminal of the operational amplifier;
Connection state and non-connection state of a voltage divider that divides the additional voltage input from a supply terminal that supplies an additional voltage obtained by adding the voltage of the capacitive element to the output voltage of the output terminal to a load and a low voltage source A first switching unit capable of switching between,
An input state in which a feedback voltage obtained by dividing the additional voltage by the voltage divider is input to the other end of the capacitive element, and a non-input state in which the feedback voltage is not input to the other end of the capacitive element. A second switching unit capable of switching between,
The control signal for controlling the first switching unit and the second switching unit is switched so that the connection state and the non-connection state are repeatedly switched, and the input state and the non-input state are repeatedly switched. Supply section to supply the second switching section,
A semiconductor device including:
前記第1切替部による前記接続状態及び前記非接続状態の切り替え、及び前記第2切替部による前記入力状態及び前記非入力状態の切り替えは、前記付加電圧が予め許容された電圧範囲内に保持されるように行われる請求項1に記載の半導体装置。   The switching between the connected state and the non-connected state by the first switching unit and the switching between the input state and the non-input state by the second switching unit are held within a voltage range in which the additional voltage is allowed in advance. The semiconductor device according to claim 1, which is performed as described above. 前記電圧範囲は、前記負荷の作動を補償可能な電圧範囲である請求項2に記載の半導体装置。   The semiconductor device according to claim 2, wherein the voltage range is a voltage range in which the operation of the load can be compensated. 前記接続状態及び前記非接続状態は周期的に切り替えられ、かつ、前記入力状態及び前記非入力状態は周期的に切り替えられる請求項1から請求項3の何れか1項に記載の半導体装置。   4. The semiconductor device according to claim 1, wherein the connection state and the non-connection state are periodically switched, and the input state and the non-input state are periodically switched. 前記制御信号は、前記接続状態から前記非接続状態に切り替えられ、かつ、前記入力状態から前記非入力状態に切り替えられてから、予め定められた第1時間が経過した場合に、前記非接続状態から前記接続状態に切り替えられ、かつ、前記非入力状態から前記入力状態に切り替えられるように前記第1切替部及び前記第2切替部に供給される請求項1から請求項4の何れか1項に記載の半導体装置。   The control signal is switched from the connected state to the disconnected state, and when the predetermined first time has elapsed since the input state was switched to the non-input state, the disconnected state 5. The device according to claim 1, wherein the first switching unit and the second switching unit are supplied so as to be switched from the non-input state to the input state. A semiconductor device according to 1. 前記制御信号は、前記非接続状態から前記接続状態に切り替えられ、かつ、前記非入力状態から前記入力状態に切り替えられてから、前記第1時間よりも短い第2時間が経過した場合に、前記接続状態から前記非接続状態に切り替えられ、かつ、前記入力状態から前記非入力状態に切り替えられるように前記第1切替部及び前記第2切替部に供給される請求項5に記載の半導体装置。   The control signal is switched from the non-connected state to the connected state, and when the second time shorter than the first time has elapsed since the non-input state is switched to the input state, The semiconductor device according to claim 5, wherein the semiconductor device is supplied to the first switching unit and the second switching unit so as to be switched from the connected state to the non-connected state and from the input state to the non-input state. 前記付加電圧が第1閾値に達した否かを検出する検出部を更に含み、
前記制御信号は、前記付加電圧が前記第1閾値に達したことが検出された場合に、前記非接続状態から前記接続状態に切り替えられ、かつ、前記非入力状態から前記入力状態に切り替えられるように前記第1切替部及び前記第2切替部に供給される請求項1から請求項3の何れか1項に記載の半導体装置。
A detector for detecting whether the additional voltage has reached a first threshold;
The control signal is switched from the non-connected state to the connected state and from the non-input state to the input state when it is detected that the additional voltage has reached the first threshold value. The semiconductor device according to claim 1, wherein the semiconductor device is supplied to the first switching unit and the second switching unit.
前記検出部は、前記付加電圧が前記第1閾値よりも大きな第2閾値に達したか否かを更に検出し、
前記制御信号は、前記付加電圧が前記第2閾値に達したことが検出された場合に、前記接続状態から前記非接続状態に切り替えられ、かつ、前記入力状態から前記非入力状態に切り替えられるように前記第1切替部及び前記第2切替部に供給される請求項7に記載の半導体装置。
The detection unit further detects whether the additional voltage has reached a second threshold value greater than the first threshold value,
The control signal is switched from the connected state to the disconnected state and from the input state to the non-input state when it is detected that the additional voltage has reached the second threshold value. The semiconductor device according to claim 7, wherein the semiconductor device is supplied to the first switching unit and the second switching unit.
前記演算増幅器は、前記接続状態から前記非接続状態に切り替えられ、かつ、前記入力状態から前記非入力状態に切り替えられた場合にボルテージフォロワとして動作する請求項1から請求項8の何れか1項に記載の半導体装置。   9. The operational amplifier according to claim 1, wherein the operational amplifier operates as a voltage follower when the connection state is switched to the non-connection state and when the input state is switched to the non-input state. A semiconductor device according to 1. 前記容量性素子は、前記演算増幅器の位相補償用コンデンサである請求項1から請求項9の何れか1項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the capacitive element is a phase compensation capacitor of the operational amplifier. 前記制御信号は、前記第1切替部による前記接続状態及び前記非接続状態の切り替え動作と前記第2切替部による前記入力状態及び前記非入力状態の切り替え動作とが同期するように前記第1切替部及び前記第2切替部に供給される請求項1から請求項10の何れか1項に記載の半導体装置。   The control signal includes the first switching so that the switching operation of the connected state and the non-connected state by the first switching unit and the switching operation of the input state and the non-input state by the second switching unit are synchronized. The semiconductor device according to claim 1, wherein the semiconductor device is supplied to a first switching unit and the second switching unit. 前記供給部に対して前記制御信号を供給する制御部を更に含む請求項1から請求項11何れか1項に記載の半導体装置。   The semiconductor device according to claim 1, further comprising a control unit that supplies the control signal to the supply unit. 基準電圧が入力される非反転入力端子を有する演算増幅器の出力端子に一端が接続され、前記演算増幅器の反転入力端子に他端が接続される容量性素子と、前記出力端子の出力電圧に前記容量性素子の電圧が付加された付加電圧を負荷に供給する供給端子から入力された前記付加電圧を分圧する分圧器と低電圧源との接続状態及び非接続状態を切替可能な第1切替部と、前記付加電圧を前記分圧器により分圧して得た帰還用電圧が前記容量性素子の他端に入力される入力状態と前記帰還用電圧が前記容量性素子の他端に入力されない非入力状態とを切替可能な第2切替部と、を含む半導体装置における前記接続状態及び前記非接続状態が繰り返し切り替えられ、かつ、前記入力状態及び前記非入力状態が繰り返し切り替えられるように前記第1切替部及び前記第2切替部を制御する制御信号を前記第1切替部及び前記第2切替部に供給すること、
を含む電流源制御方法。
A capacitive element having one end connected to the output terminal of an operational amplifier having a non-inverting input terminal to which a reference voltage is input, and the other end connected to the inverting input terminal of the operational amplifier, and the output voltage of the output terminal to the output voltage A first switching unit capable of switching between a connection state and a non-connection state between a voltage divider for dividing the additional voltage input from a supply terminal for supplying an additional voltage to which a voltage of the capacitive element is added to a load and a low voltage source And an input state in which the feedback voltage obtained by dividing the additional voltage by the voltage divider is input to the other end of the capacitive element and a non-input in which the feedback voltage is not input to the other end of the capacitive element A second switching unit capable of switching between states, wherein the connection state and the non-connection state in the semiconductor device are repeatedly switched, and the input state and the non-input state are repeatedly switched. A control signal for controlling the switching unit and the second switching unit to supply to the first switching unit and the second switching unit,
A current source control method.
JP2014066187A 2014-03-27 2014-03-27 Semiconductor device and current source control method Active JP6312492B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014066187A JP6312492B2 (en) 2014-03-27 2014-03-27 Semiconductor device and current source control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014066187A JP6312492B2 (en) 2014-03-27 2014-03-27 Semiconductor device and current source control method

Publications (2)

Publication Number Publication Date
JP2015191280A true JP2015191280A (en) 2015-11-02
JP6312492B2 JP6312492B2 (en) 2018-04-18

Family

ID=54425761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014066187A Active JP6312492B2 (en) 2014-03-27 2014-03-27 Semiconductor device and current source control method

Country Status (1)

Country Link
JP (1) JP6312492B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017138628A1 (en) * 2016-02-12 2017-08-17 国立大学法人東北大学 Voltage adjustment circuit
JP2019180145A (en) * 2018-03-30 2019-10-17 ラピスセミコンダクタ株式会社 Semiconductor device and method for controlling the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09167929A (en) * 1995-12-18 1997-06-24 Hitachi Ltd Semiconductor integrated circuit provided with operatonal amplifier circuit
JP2004005670A (en) * 2002-05-20 2004-01-08 Texas Instruments Inc Low dropout regulator comprising current feedback amplifier and compound feedback loop
JP2006146421A (en) * 2004-11-17 2006-06-08 Matsushita Electric Ind Co Ltd Regulator circuit
JP2006304552A (en) * 2005-04-22 2006-11-02 Fuji Electric Device Technology Co Ltd Switching regulator and power supply system
JP2007026337A (en) * 2005-07-21 2007-02-01 Oki Electric Ind Co Ltd Voltage regulator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09167929A (en) * 1995-12-18 1997-06-24 Hitachi Ltd Semiconductor integrated circuit provided with operatonal amplifier circuit
JP2004005670A (en) * 2002-05-20 2004-01-08 Texas Instruments Inc Low dropout regulator comprising current feedback amplifier and compound feedback loop
JP2006146421A (en) * 2004-11-17 2006-06-08 Matsushita Electric Ind Co Ltd Regulator circuit
JP2006304552A (en) * 2005-04-22 2006-11-02 Fuji Electric Device Technology Co Ltd Switching regulator and power supply system
JP2007026337A (en) * 2005-07-21 2007-02-01 Oki Electric Ind Co Ltd Voltage regulator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017138628A1 (en) * 2016-02-12 2017-08-17 国立大学法人東北大学 Voltage adjustment circuit
JP2019180145A (en) * 2018-03-30 2019-10-17 ラピスセミコンダクタ株式会社 Semiconductor device and method for controlling the same
JP7091113B2 (en) 2018-03-30 2022-06-27 ラピスセミコンダクタ株式会社 Semiconductor devices and control methods for semiconductor devices

Also Published As

Publication number Publication date
JP6312492B2 (en) 2018-04-18

Similar Documents

Publication Publication Date Title
US9882472B2 (en) Techniques for power supply topologies with capacitance management to reduce power loss associated with charging and discharging when cycling between power states
US9350240B2 (en) Power converter soft start circuit
US20080224675A1 (en) Voltage regulator and voltage regulation method
KR101508391B1 (en) Voltage regulator
US7148665B2 (en) Power supplying methods and apparatus that provide stable output voltage
EP2849020B1 (en) A dual mode low dropout voltage regulator
EP2897271B1 (en) Power converter system and method of operating thereof
KR100967028B1 (en) Regulator with soft start using current source
US20150188421A1 (en) Voltage regulator
CN107465392B (en) Oscillating circuit
CN110198123B (en) Voltage stabilization system, voltage stabilization chip and voltage stabilization control method
KR20080011088A (en) Constant voltage supply circuit
US10175708B2 (en) Power supply device
ITUB20150969A1 (en) Regulator with improved Slew Rate
JP2015007903A (en) Voltage regulator
JP6312492B2 (en) Semiconductor device and current source control method
KR101316667B1 (en) Voltage generation circuit
CN110574273B (en) Control circuit and ideal diode circuit
KR20150074651A (en) Driving circuit of charge pump circuit and charge pump including the same
KR101477626B1 (en) Soft start apparatus for dc-dc converter
US9762225B2 (en) Power supply apparatus and control method thereof
CN111465910B (en) Voltage regulator with voltage slope detector and method thereof
US9058862B2 (en) Voltage regulator
KR102047181B1 (en) Low power voltage regulator
JP5881664B2 (en) Power supply device, control circuit, and control method for power supply device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180320

R150 Certificate of patent or registration of utility model

Ref document number: 6312492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150