JP2015171110A - Electronic device, electronic apparatus and mobile object - Google Patents

Electronic device, electronic apparatus and mobile object Download PDF

Info

Publication number
JP2015171110A
JP2015171110A JP2014046980A JP2014046980A JP2015171110A JP 2015171110 A JP2015171110 A JP 2015171110A JP 2014046980 A JP2014046980 A JP 2014046980A JP 2014046980 A JP2014046980 A JP 2014046980A JP 2015171110 A JP2015171110 A JP 2015171110A
Authority
JP
Japan
Prior art keywords
substrate
circuit
region
electronic device
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014046980A
Other languages
Japanese (ja)
Other versions
JP6364829B2 (en
JP2015171110A5 (en
Inventor
祐一 竹林
Yuichi Takebayashi
祐一 竹林
好明 松本
Yoshiaki Matsumoto
好明 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014046980A priority Critical patent/JP6364829B2/en
Publication of JP2015171110A publication Critical patent/JP2015171110A/en
Publication of JP2015171110A5 publication Critical patent/JP2015171110A5/ja
Application granted granted Critical
Publication of JP6364829B2 publication Critical patent/JP6364829B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic device, an electronic apparatus and a mobile object, which can inhibit deterioration in characteristics associated with electromagnetic interference.SOLUTION: An electromagnetic device 1 comprises: a package (case) 2 which has a first region S1 sandwiched by a lid 27 and a conductive layer 302 included in a support substrate 3, and a second region S2 sandwiched by a conductive layer 2122 included in a bottom plate 212 and the conductive layer 302 included in the support substrate 3; an oscillation circuit 51 (first electric circuit) arranged in the first region S1, for causing a SAW resonator 4 to oscillate; and a multiplication circuit 52 and an output circuit 53 (both is second electric circuit) arranged in the second region S2, for processing a frequency signal output from the oscillation circuit 51.

Description

本発明は、電子デバイス、電子機器および移動体に関するものである。   The present invention relates to an electronic device, an electronic apparatus, and a moving object.

従来から、SAW共振子や水晶振動子を用いた発振器が知られており、種々の電子機器の基準周波数源や発振源などとして広く用いられている。   Conventionally, an oscillator using a SAW resonator or a crystal resonator is known and widely used as a reference frequency source or an oscillation source of various electronic devices.

このような発振器は、SAW(Surface Acoustic Wave)共振子や水晶振動子を発振させる発振回路の他、発振回路からの出力周波数を逓倍する逓倍回路や、逓倍回路からの出力周波数を所定の出力形式に変換して出力する出力回路を備えている。これらの回路を組み合わせることにより、出力回路から目的とする周波数のクロック信号を出力することができる。   Such an oscillator includes an oscillation circuit that oscillates a SAW (Surface Acoustic Wave) resonator and a crystal resonator, a multiplication circuit that multiplies an output frequency from the oscillation circuit, and an output frequency from the multiplication circuit in a predetermined output format. An output circuit for converting the data into an output is provided. By combining these circuits, a clock signal having a target frequency can be output from the output circuit.

しかしながら、これらの回路は同じ発振器内に搭載されるため、例えば1つの回路から発生した電磁妨害波によって、他の回路が電磁干渉を受けるおそれがある。その結果、出力信号が不安定になったり、回路の動作に異常を来たしたりすることがある。例えば、発振回路における異常発振や、出力信号におけるジッターの増大、出力信号に含まれる位相ノイズの増大等が挙げられる。   However, since these circuits are mounted in the same oscillator, other circuits may receive electromagnetic interference due to electromagnetic interference generated from one circuit, for example. As a result, the output signal may become unstable or the operation of the circuit may become abnormal. For example, abnormal oscillation in the oscillation circuit, increase in jitter in the output signal, increase in phase noise included in the output signal, and the like can be mentioned.

このような電磁干渉による不具合を抑制する手段の1つとして、電磁シールドが挙げられる。特許文献1には、金属ベースと、上面に第1のRF半導体デバイスを実装した第1の誘電体基板と、上面に第2のRF半導体デバイスを実装した第2の誘電体基板と、金属カバーと、を備えたRF回路モジュールが開示されている。このRF回路モジュールでは、金属ベース上に第1の誘電体基板が載置され、また、第1の誘電体基板上に第2の誘電体基板が載置されており、さらに第2の誘電体基板を内包するように、第1の誘電体基板上には金属カバーが被せられている。その結果、第2のRF半導体デバイスが金属カバーによって遮蔽されることにより、第2のRF半導体デバイスを電気的にシールドすることができる。   One means for suppressing such problems due to electromagnetic interference is an electromagnetic shield. Patent Document 1 discloses a metal base, a first dielectric substrate having a first RF semiconductor device mounted on an upper surface, a second dielectric substrate having a second RF semiconductor device mounted on an upper surface, and a metal cover. An RF circuit module including the above is disclosed. In this RF circuit module, the first dielectric substrate is placed on the metal base, the second dielectric substrate is placed on the first dielectric substrate, and the second dielectric substrate is further placed. A metal cover is placed on the first dielectric substrate so as to enclose the substrate. As a result, the second RF semiconductor device can be electrically shielded by being shielded by the metal cover.

特開2000−174204号公報JP 2000-174204 A

ところが、様々な検討の結果、発振回路、逓倍回路、および出力回路等を同じ発振器内に搭載する場合、各回路の搭載位置の選択が重要になることが見出された。   However, as a result of various studies, it has been found that when an oscillation circuit, a multiplier circuit, an output circuit, and the like are mounted in the same oscillator, selection of the mounting position of each circuit is important.

しかしながら、特許文献1には、そのような各回路の搭載位置の選択について何ら指針が示されておらず、このため、各回路間の電磁干渉の抑制が十分でなく、各回路間の電磁干渉のために発振器の特性が劣化してしまう可能性がある。   However, Patent Document 1 does not provide any guideline for selecting the mounting position of each circuit. For this reason, the electromagnetic interference between the circuits is not sufficiently suppressed. Therefore, the characteristics of the oscillator may be deteriorated.

本発明は、電磁干渉に伴う特性の低下を抑制することのできる電子デバイス、電子機器および移動体を提供することを目的とする。   An object of the present invention is to provide an electronic device, an electronic apparatus, and a moving body that can suppress deterioration of characteristics due to electromagnetic interference.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

[適用例1]
本適用例の電子デバイスは、振動子を発振させる第1の電気回路と、
前記第1の電気回路から出力される信号を前記信号とは異なる信号に変換する第2の電気回路と、
前記第1の電気回路が、基準電位になる第1の電極で挟まれて配置されているとともに、平面視で、前記第1の電気回路と前記第1の電極とが重なっている第1領域、および、前記第2の電気回路が、基準電位になる第2の電極で挟まれて配置されているとともに、平面視で、前記第2の電気回路と前記第2の電極とが重なっている第2領域を有する容器と、
を備えたことを特徴とする。
[Application Example 1]
The electronic device of this application example includes a first electric circuit that oscillates a vibrator,
A second electric circuit for converting a signal output from the first electric circuit into a signal different from the signal;
A first region in which the first electric circuit is disposed between the first electrodes having a reference potential, and the first electric circuit and the first electrode overlap in plan view And the second electric circuit is disposed so as to be sandwiched between the second electrodes having a reference potential, and the second electric circuit and the second electrode overlap in plan view. A container having a second region;
It is provided with.

これにより、第1の電気回路と第2の電気回路との間の電磁干渉が低減するため、第1の電気回路および第2の電気回路の電磁干渉に基づく特性の低下を抑制することのできる電子デバイスが得られる。   As a result, electromagnetic interference between the first electric circuit and the second electric circuit is reduced, so that deterioration in characteristics due to electromagnetic interference between the first electric circuit and the second electric circuit can be suppressed. An electronic device is obtained.

[適用例2]
本適用例の電子デバイスでは、前記容器は、少なくとも絶縁層と導体層とを有する底板と、前記底板から立設された側壁と、前記側壁で囲まれた領域と、を備えており、該導体層は基準電位になる電極であることが好ましい。
[Application Example 2]
In the electronic device according to this application example, the container includes a bottom plate having at least an insulating layer and a conductor layer, a side wall standing from the bottom plate, and a region surrounded by the side wall. The layer is preferably an electrode that is at a reference potential.

これにより、容器が外部からの信号(ノイズ)を遮断または減衰させる電磁シールド層として機能する。さらに、蓋体が容器の強度を向上させるための構造としても機能するため、容器の機械的強度が高くなり、容器の信頼性をより高めることができる。   Accordingly, the container functions as an electromagnetic shield layer that blocks or attenuates an external signal (noise). Furthermore, since the lid functions as a structure for improving the strength of the container, the mechanical strength of the container is increased, and the reliability of the container can be further increased.

[適用例3]
本適用例の電子デバイスでは、前記容器は、導電性を有するとともに、平面視で、前記側壁および前記側壁で囲まれた領域と重なるように配置されている蓋体を備えており、前記蓋体は基準電位になる電極であることが好ましい。
これにより、容器が外部からの信号(ノイズ)を遮断または減衰させる電磁シールド層として機能する。
[Application Example 3]
In the electronic device according to this application example, the container includes a lid body that has conductivity and is disposed so as to overlap the side wall and the region surrounded by the side wall in a plan view. Is preferably an electrode having a reference potential.
Accordingly, the container functions as an electromagnetic shield layer that blocks or attenuates an external signal (noise).

[適用例4]
本適用例の電子デバイスでは、互いに表裏の関係にある第1面と第2面とを備え、前記第1面が前記第1領域に臨むように前記第1領域と前記第2領域との間に設けられた基板を有し、
前記基板は、少なくとも第1絶縁層と第2絶縁層と前記第1絶縁層と前記第2絶縁層との間にある導体層とを備えており、該導体層は基準電位になる電極であることが好ましい。
[Application Example 4]
The electronic device according to this application example includes a first surface and a second surface that are in a front-back relationship with each other, and the first surface is located between the first region and the second region such that the first surface faces the first region. Having a substrate provided on the
The substrate includes at least a first insulating layer, a second insulating layer, and a conductor layer between the first insulating layer and the second insulating layer, and the conductor layer is an electrode having a reference potential. It is preferable.

これにより、導体層が、それを透過しようとする信号(ノイズ)を遮断または減衰させるので、簡単な構造で前記基板に電磁シールド層の機能を付与することができる。その結果、電子デバイスの小型化および薄型化を図ることができる。   As a result, the conductor layer blocks or attenuates a signal (noise) that is transmitted therethrough, and thus the function of the electromagnetic shield layer can be imparted to the substrate with a simple structure. As a result, the electronic device can be reduced in size and thickness.

[適用例5]
本適用例の電子デバイスでは、前記容器を平面視したとき、前記基板は、前記側壁および前記側壁で囲まれた領域と重なるように配置されており、
前記基板の前記第1面側には、前記第1の電気回路を構成する電子部品が配置され、前記基板の前記第2面側には、前記第2の電気回路を構成する電子部品が配置されていることが好ましい。
[Application Example 5]
In the electronic device of this application example, when the container is viewed in plan, the substrate is disposed so as to overlap the side wall and the region surrounded by the side wall,
An electronic component constituting the first electric circuit is arranged on the first surface side of the substrate, and an electronic component constituting the second electric circuit is arranged on the second surface side of the substrate. It is preferable that

これにより、基板の第1面に第1の電気回路を構成する電子部品を、基板の第2面に第2の電気回路を構成する電子部品を配置することができるため、それぞれの電気回路内で電子部品を電気的に接続する配線を短くすることができ、第1の電気回路および第2の電気回路内の配線から放射される電磁妨害波の発生レベルを低減することができるとともに、相手側から放射された電磁妨害波が伝達されてしまう可能性を低減できる。また、基板は、容器を補強するように作用し、容器の信頼性をより高めることにも寄与する。   As a result, the electronic components constituting the first electric circuit can be arranged on the first surface of the substrate, and the electronic components constituting the second electric circuit can be arranged on the second surface of the substrate. The wiring for electrically connecting the electronic components can be shortened, and the generation level of electromagnetic interference waves radiated from the wiring in the first electric circuit and the second electric circuit can be reduced. The possibility that the electromagnetic interference wave radiated from the side is transmitted can be reduced. In addition, the substrate acts to reinforce the container and contributes to further improving the reliability of the container.

[適用例6]
本適用例の電子デバイスでは、前記底板が備える前記導体層、前記蓋体、および、前記基板が備える前記導体層は、互いに電気的に接続されており、
前記底板が備える前記導体層および前記基板が備える前記導体層の組と、前記基板が備える前記導体層および前記蓋体の組と、のうち、一方の組が前記第1の電極であり、他方の組が前記第2の電極であり、
前記容器を平面視したとき、前記底板が備える前記導体層、前記蓋体、および、前記基板が備える前記導体層が、それぞれ、前記第1面側の前記電子部品が配置されている領域と前記第2面側の前記電子部品が配置されている領域とを覆っていることが好ましい。
[Application Example 6]
In the electronic device according to this application example, the conductor layer included in the bottom plate, the lid, and the conductor layer included in the substrate are electrically connected to each other.
Of the set of the conductor layer provided in the bottom plate and the set of the conductor layer provided in the substrate, and the set of the conductive layer provided in the substrate and the cover body, one set is the first electrode, and the other Is the second electrode,
When the container is viewed in plan, the conductor layer included in the bottom plate, the lid, and the conductor layer included in the substrate are each in a region where the electronic component on the first surface side is disposed, and It is preferable to cover a region where the electronic component on the second surface side is disposed.

これにより、底板が備える導体層、蓋体、および、基板が備える導体層は、等電位になり、しかも、これらが電子部品が配置されている領域を覆うことになるので、電磁シールド層の機能をさらに強化することができる。   As a result, the conductor layer provided on the bottom plate, the lid, and the conductor layer provided on the substrate are equipotential, and since these cover the area where the electronic component is disposed, the function of the electromagnetic shield layer Can be further strengthened.

[適用例7]
本適用例の電子デバイスでは、前記底板と前記基板とで挟まれた領域、および、前記蓋体と前記基板とで挟まれた領域のうち、一方が前記第1領域であり、他方が前記第2領域であることが好ましい。
これにより、容器の内部空間を有効に利用しつつ、電磁干渉に伴う特性の低下を抑制することができるので、小型かつ薄型で信頼性の高い電子デバイスが得られる。
[Application Example 7]
In the electronic device according to this application example, one of the region sandwiched between the bottom plate and the substrate and the region sandwiched between the lid and the substrate is the first region, and the other is the first region. Two regions are preferred.
Accordingly, it is possible to suppress deterioration of characteristics due to electromagnetic interference while effectively using the internal space of the container, and thus a small, thin, and highly reliable electronic device can be obtained.

[適用例8]
本適用例の電子デバイスでは、前記基板の前記第1絶縁層および前記第2絶縁層は、セラミックスで構成されていることが好ましい。
これにより、強度の高い基板が得られる。
[Application Example 8]
In the electronic device of this application example, it is preferable that the first insulating layer and the second insulating layer of the substrate are made of ceramics.
Thereby, a board | substrate with high intensity | strength is obtained.

[適用例9]
本適用例の電子機器は、上記適用例の電子デバイスを備えていることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
[Application Example 9]
An electronic apparatus according to this application example includes the electronic device according to the application example described above.
As a result, a highly reliable electronic device can be obtained.

[適用例10]
本適用例の移動体は、上記適用例の電子デバイスを備えていることを特徴とする。
これにより、信頼性の高い移動体が得られる。
[Application Example 10]
The moving body of this application example includes the electronic device of the application example described above.
Thereby, a mobile body with high reliability is obtained.

本発明の電子デバイスの実施形態を示す斜視図である。It is a perspective view which shows embodiment of the electronic device of this invention. 図1に示す電子デバイスの断面図である。It is sectional drawing of the electronic device shown in FIG. 図1に示す電子デバイスが有するベース基板の平面図であり、(a)が上面図、(b)が上側から見た下面の透過図である。It is a top view of the base substrate which the electronic device shown in FIG. 1 has, (a) is a top view, (b) is the permeation | transmission figure of the lower surface seen from the upper side. 図1に示す電子デバイスの断面図である。It is sectional drawing of the electronic device shown in FIG. 図1に示す電子デバイスのリッド(蓋体)を外した状態を示す斜視図である。It is a perspective view which shows the state which removed the lid (lid body) of the electronic device shown in FIG. 図1に示す電子デバイスが有する支持基板の平面図である。It is a top view of the support substrate which the electronic device shown in FIG. 1 has. 図1に示す電子デバイスが有する回路のブロック図である。It is a block diagram of the circuit which the electronic device shown in FIG. 1 has. 図1に示す電子デバイスが有するSAW共振子の断面図および上面の透過図である。FIG. 2 is a cross-sectional view and a top transparent view of a SAW resonator included in the electronic device shown in FIG. 1. 図4に示す電子デバイスの断面図と同じ図であって、回路をブロック図で示した図である。It is the same figure as sectional drawing of the electronic device shown in FIG. 4, Comprising: It is the figure which showed the circuit with the block diagram. 本発明の電子機器を適用したモバイル型(またはノート型)のパーソナルコンピューターの構成を示す斜視図である。1 is a perspective view illustrating a configuration of a mobile (or notebook) personal computer to which an electronic apparatus of the present invention is applied. 本発明の電子機器を適用した携帯電話機(PHSも含む)の構成を示す斜視図である。It is a perspective view which shows the structure of the mobile telephone (PHS is also included) to which the electronic device of this invention is applied. 本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。It is a perspective view which shows the structure of the digital still camera to which the electronic device of this invention is applied. 本発明の移動体を適用した自動車を示す斜視図である。It is a perspective view which shows the motor vehicle to which the mobile body of this invention is applied.

以下、本発明の電子デバイス、電子機器および移動体を添付図面に示す実施形態に基づいて詳細に説明する。   Hereinafter, an electronic device, an electronic apparatus, and a moving body of the present invention will be described in detail based on embodiments shown in the accompanying drawings.

1.電子デバイス
図1は、本発明の電子デバイスの実施形態を示す斜視図である。図2は、図1に示す電子デバイスの断面図である。図3は、図1に示す電子デバイスが有するベース基板(容器)の平面図であり、(a)が上面図、(b)が上側から見た下面の透過図である。図4は、図1に示す電子デバイスの断面図である。図5は、図1に示す電子デバイスのリッド(蓋体)を外した状態を示す斜視図である。図6は、図1に示す電子デバイスが有する支持基板の平面図である。図7は、図1に示す電子デバイスが有する回路のブロック図である。図8は、図1に示す電子デバイスが有するSAW共振子の図であり、(a)が断面図、(b)が上側から見た上面の透過図である。図9は、図4に示す電子デバイスの断面図と同じ図であって、回路をブロック図で示した図である。なお、以下では説明の便宜上、図2中の上側を「上」とし、下側を「下」とする。また、図9では、説明の便宜上、電子部品の図示を省略している。
1. Electronic Device FIG. 1 is a perspective view showing an embodiment of an electronic device of the present invention. FIG. 2 is a cross-sectional view of the electronic device shown in FIG. FIG. 3 is a plan view of a base substrate (container) included in the electronic device shown in FIG. 1, wherein (a) is a top view and (b) is a transparent view of the bottom surface as viewed from above. FIG. 4 is a cross-sectional view of the electronic device shown in FIG. FIG. 5 is a perspective view showing a state in which the lid (lid) of the electronic device shown in FIG. 1 is removed. FIG. 6 is a plan view of a support substrate included in the electronic device shown in FIG. FIG. 7 is a block diagram of a circuit included in the electronic device shown in FIG. 8A and 8B are views of the SAW resonator included in the electronic device shown in FIG. 1, in which FIG. 8A is a cross-sectional view and FIG. FIG. 9 is the same view as the cross-sectional view of the electronic device shown in FIG. 4, and shows a circuit in a block diagram. In the following, for convenience of explanation, the upper side in FIG. 2 is referred to as “upper” and the lower side is referred to as “lower”. In FIG. 9, for convenience of explanation, illustration of electronic components is omitted.

図1に示す電子デバイス1は、パッケージ2と、パッケージ2内に固定されている支持基板(基板)3と、支持基板3に搭載されているSAW共振子(振動子)4および回路5と、を有しており、電圧制御型SAW発振器(VCSO)を構成する電子デバイスである。以下、これら各構成要素について順次説明する。   An electronic device 1 shown in FIG. 1 includes a package 2, a support substrate (substrate) 3 fixed in the package 2, a SAW resonator (vibrator) 4 and a circuit 5 mounted on the support substrate 3, And an electronic device constituting a voltage controlled SAW oscillator (VCSO). Hereinafter, each of these components will be described sequentially.

≪パッケージ≫
図1および図2に示すように、パッケージ2は、ベース基板(容器)21と、ベース基板21に接合されているリッド(蓋体)27と、を有している。パッケージ2内にはベース基板21とリッド27との間に内部空間Sが設けられており、この内部空間Sに支持基板3、SAW共振子4および回路5が収納・配置されている。
≪Package≫
As shown in FIGS. 1 and 2, the package 2 has a base substrate (container) 21 and a lid (lid body) 27 joined to the base substrate 21. In the package 2, an internal space S is provided between the base substrate 21 and the lid 27, and the support substrate 3, the SAW resonator 4, and the circuit 5 are accommodated and disposed in the internal space S.

図3(a)、(b)に示すように、ベース基板21は、上面に開口している凹部211を有する箱状となっている。言い換えると、ベース基板21は、板状の底板212と、底板212の上面の縁部から立設している枠状の側壁213と、側壁213に囲まれている領域214と、を有している。このような形状のベース基板21は、機械的強度が高いものとなるため、パッケージ2の信頼性を高めることができる。また、ベース基板21は、平面視で略長方形状をなしており、長軸方向に延びる一対の側面21a、21bと、短軸方向に延びる一対の側面21c、21dと、を有している。   As shown in FIGS. 3A and 3B, the base substrate 21 has a box shape having a recess 211 opened on the upper surface. In other words, the base substrate 21 includes a plate-shaped bottom plate 212, a frame-shaped side wall 213 standing from the edge of the upper surface of the bottom plate 212, and a region 214 surrounded by the side wall 213. Yes. Since the base substrate 21 having such a shape has high mechanical strength, the reliability of the package 2 can be improved. The base substrate 21 has a substantially rectangular shape in plan view, and has a pair of side surfaces 21a and 21b extending in the major axis direction and a pair of side surfaces 21c and 21d extending in the minor axis direction.

また、側面21aには上面から下面まで延びる3つの切り欠き部231、232、233が並んで設けられ、これら切り欠き部231、232、233は、側面21aの両端部を避けるようにして中央部に寄って配置されている。これと同様に、側面21bにも上面から下面まで延びる3つの切り欠き部234、235、236が並んで設けられ、これら切り欠き部234、235、236は、側面21bの両端部を避けるようにして中央部に寄って配置されている。後述するように、これら切り欠き部231〜236にはキャスタレーションが形成されている。   Further, the side surface 21a is provided with three cutout portions 231, 232, 233 extending from the upper surface to the lower surface, and the cutout portions 231, 232, 233 are arranged in the central portion so as to avoid both end portions of the side surface 21a. It is arranged close to. Similarly, the side surface 21b is also provided with three notches 234, 235, 236 extending from the upper surface to the lower surface, and these notches 234, 235, 236 avoid both ends of the side surface 21b. It is arranged near the center. As will be described later, casters are formed in these notches 231 to 236.

また、側面21cには上面から下面まで延びる切り欠き部237が設けられており、この切り欠き部237は、側面21cの中央部に設けられている。これと同様に、側面21dにも上面から下面まで延びる切り欠き部238が設けられており、この切り欠き部238は、側面21dの中央部に設けられている。後述するように、これら各切り欠き部237、238にはリッド27の爪部281、282が配置されている。   Further, the side surface 21c is provided with a notch 237 extending from the upper surface to the lower surface, and the notch 237 is provided at the center of the side surface 21c. Similarly, the side surface 21d is also provided with a notch 238 extending from the upper surface to the lower surface, and the notch 238 is provided at the center of the side surface 21d. As will be described later, the claw portions 281 and 282 of the lid 27 are disposed in the notches 237 and 238, respectively.

また、ベース基板21の上面には、8つの内部端子241、242、243、244、245、246、247、248が設けられており、ベース基板21の下面には6つの外部接続端子(ユーザー端子)251、252、253、254、255、256が設けられている。これら外部接続端子251〜256には、例えば、電源端子、GND端子、出力端子等が含まれている。また、切り欠き部231、232、233、234、235、236、237、238には、キャスタレーション261、262、263、264、265、266、267、268が配置されている。   In addition, eight internal terminals 241, 242, 243, 244, 245, 246, 247, 248 are provided on the upper surface of the base substrate 21, and six external connection terminals (user terminals) are provided on the lower surface of the base substrate 21. ) 251, 252, 253, 254, 255, 256 are provided. These external connection terminals 251 to 256 include, for example, a power supply terminal, a GND terminal, and an output terminal. Further, castellations 261, 262, 263, 264, 265, 266, 267, 268 are arranged in the notches 231, 232, 233, 234, 235, 236, 237, 238.

具体的には、内部端子241および外部接続端子251は、切り欠き部231に並んで配置され、キャスタレーション261を介して電気的に接続されている。同様に、内部端子242および外部接続端子252は、切り欠き部232に並んで配置され、キャスタレーション262を介して電気的に接続されている。また、内部端子243および外部接続端子253は、切り欠き部233に並んで配置され、キャスタレーション263を介して電気的に接続されている。また、内部端子244および外部接続端子254は、切り欠き部234に並んで配置され、キャスタレーション264を介して電気的に接続されている。また、内部端子245および外部接続端子255は、切り欠き部235に並んで配置され、キャスタレーション265を介して電気的に接続されている。また、内部端子246および外部接続端子256は、切り欠き部236に並んで配置され、キャスタレーション266を介して電気的に接続されている。また、内部端子247は、切り欠き部237に配置され、キャスタレーション267と電気的に接続されている。また、内部端子248は、切り欠き部238に配置され、キャスタレーション268と電気的に接続されている。なお、キャスタレーション267、268は、それぞれ、ベース基板21の内部に形成されている図示しない配線を介して、外部接続端子251〜256に含まれているGND端子に電気的に接続されている。また、内部端子241と外部接続端子251、内部端子242と外部接続端子252、内部端子243と外部接続端子253、内部端子244と外部接続端子254、内部端子245と外部接続端子255、および内部端子246と外部接続端子256、のそれぞれの電気的な接続は、上記のような状態以外にも、ベース基板21を貫通して形成されたビア導体を介して接続されていてもよいし、ベース基板21内に形成されている配線を介して接続されていてもよいし、それらとキャスタレーションとを複数組み合わせた構成により接続されていてもよい。   Specifically, the internal terminal 241 and the external connection terminal 251 are arranged side by side in the notch 231 and are electrically connected via a castellation 261. Similarly, the internal terminal 242 and the external connection terminal 252 are arranged side by side in the notch 232 and are electrically connected via a castellation 262. The internal terminal 243 and the external connection terminal 253 are arranged side by side in the notch 233 and are electrically connected via a castellation 263. Further, the internal terminal 244 and the external connection terminal 254 are arranged side by side in the notch 234 and are electrically connected via a castellation 264. Further, the internal terminal 245 and the external connection terminal 255 are arranged side by side in the notch 235 and are electrically connected via a castellation 265. In addition, the internal terminal 246 and the external connection terminal 256 are arranged side by side in the notch 236 and are electrically connected via a castellation 266. The internal terminal 247 is disposed in the notch 237 and is electrically connected to the castellation 267. The internal terminal 248 is disposed in the notch 238 and is electrically connected to the castellation 268. The castellations 267 and 268 are electrically connected to the GND terminals included in the external connection terminals 251 to 256 via wirings (not shown) formed inside the base substrate 21, respectively. Further, the internal terminal 241 and the external connection terminal 251, the internal terminal 242 and the external connection terminal 252, the internal terminal 243 and the external connection terminal 253, the internal terminal 244 and the external connection terminal 254, the internal terminal 245 and the external connection terminal 255, and the internal terminal In addition to the state as described above, the electrical connection between the H.246 and the external connection terminal 256 may be connected via a via conductor formed through the base substrate 21 or the base substrate. 21 may be connected via the wiring formed in 21, or may be connected by a configuration in which a plurality of them and castellations are combined.

また、底板212は、絶縁層2121と、絶縁層2121の上面に設けられた導体層2122と、を備えている。   The bottom plate 212 includes an insulating layer 2121 and a conductor layer 2122 provided on the upper surface of the insulating layer 2121.

このうち、絶縁層2121は、例えば、酸化アルミニウム質、窒化アルミニウム質、炭化珪素質、ムライト質、ガラス・セラミック質等のセラミックグリーンシートを焼結処理することで得られる。   Among these, the insulating layer 2121 is obtained by, for example, sintering a ceramic green sheet such as aluminum oxide, aluminum nitride, silicon carbide, mullite, glass / ceramic.

一方、導体層2122や、前述した内部端子241〜248、外部接続端子251〜256およびキャスタレーション261〜268は、それぞれ、例えば、タングステン(W)、モリブテン(Mo)などの下地層に、金(Au)、銅(Cu)などのめっき層を被覆することで得られる。このため、導体層2122は、それを透過しようとする信号(ノイズ)を遮断または減衰させる電磁シールド層として機能する。   On the other hand, the conductor layer 2122, the internal terminals 241 to 248, the external connection terminals 251 to 256, and the castellations 261 to 268 described above are formed on a base layer such as tungsten (W) or molybdenum (Mo) with gold ( It is obtained by coating a plating layer such as Au) or copper (Cu). For this reason, the conductor layer 2122 functions as an electromagnetic shield layer that blocks or attenuates a signal (noise) that is transmitted therethrough.

導体層2122は、キャスタレーション267、268および図示しない配線を介してGND端子に電気的に接続されている。このため、導体層2122の電位は、基準電位(GND)となる。なお、基準電位はGND(接地電位)に限定されず、一定の直流電圧であってもよい。   The conductor layer 2122 is electrically connected to the GND terminal via castellations 267 and 268 and wiring not shown. For this reason, the potential of the conductor layer 2122 becomes the reference potential (GND). The reference potential is not limited to GND (ground potential) and may be a constant DC voltage.

一方、リッド27は、下面に開口している凹部271を有する箱状となっている。また、リッド27は、平面視で、ベース基板21に対応した略長方形の外形となっており、長軸方向に延びる一対の側面27a、27bと、短軸方向に延びる一対の側面27c、27dと、を有している。   On the other hand, the lid 27 has a box shape having a concave portion 271 opened on the lower surface. The lid 27 has a substantially rectangular outer shape corresponding to the base substrate 21 in plan view, and includes a pair of side surfaces 27a and 27b extending in the major axis direction and a pair of side surfaces 27c and 27d extending in the minor axis direction. ,have.

また、リッド27は、図1および図4に示すように、側面27c、27dから下方へ突出する爪部281、282を有しており、これら爪部281、282がベース基板21の切り欠き部237、238内に挿入されている。そして、爪部281、282と切り欠き部237、238に配置されているキャスタレーション267、268とが、例えば、半田(金属ろう材)Hで接合されることで、リッド27がベース基板21に接合されている。なお、爪部281、282とキャスタレーション267、268との接合は、上記以外にも、導電性接着剤、銀ろう、または金ろう等の導電性の部材(導電性接合部材)を用いてなされてもよいし、溶接等で爪部281、282とキャスタレーション267、268とを溶融させてなされていてもよい。また、図1および図2に示すように、リッド27の側面27a、27bには下面に開放する凹状の欠損部(切り欠き部)291、292が形成されており、この欠損部291、292によって、リッド27と内部端子241〜246との接触が防止されている。   Further, as shown in FIGS. 1 and 4, the lid 27 has claw portions 281 and 282 that protrude downward from the side surfaces 27 c and 27 d, and the claw portions 281 and 282 are notched portions of the base substrate 21. 237 and 238. Then, the claw portions 281 and 282 and the castellations 267 and 268 arranged in the notches 237 and 238 are joined with, for example, solder (metal brazing material) H, so that the lid 27 is attached to the base substrate 21. It is joined. In addition to the above, the claws 281 and 282 and the castellations 267 and 268 are joined using a conductive member (conductive joint member) such as a conductive adhesive, silver solder, or gold solder. Alternatively, the claw portions 281 and 282 and the castellations 267 and 268 may be melted by welding or the like. Further, as shown in FIGS. 1 and 2, concave side portions (notch portions) 291 and 292 that open to the lower surface are formed on the side surfaces 27a and 27b of the lid 27. Contact between the lid 27 and the internal terminals 241 to 246 is prevented.

このようなリッド27は、導電性を有する部材、例えば、金属材料で構成されている。これにより、リッド27が半田H、キャスタレーション267、268および図示しない配線を介してGND端子に電気的に接続されるため、リッド27が外部からの信号(ノイズ)を遮断または減衰させる電磁シールド層として機能する。なお、リッド27の構成する金属材料としては、ベース基板21と線膨張係数が近似する材料であると良い。例えば、ベース基板21の構成材料をセラミックスとした場合には、コバール等の合金とするのが好ましい。また、リッド27は、少なくとも表面が導電性を有していればよく、例えば、セラミック、樹脂、またはガラス等の部材やそれらが混在した部材で構成された絶縁性のリッド表面に、めっき、蒸着、スパッタリング、塗布、または印刷等の方法やそれらが混在した方法で金属を付着させた構成でもよい。   Such a lid 27 is made of a conductive member, for example, a metal material. As a result, the lid 27 is electrically connected to the GND terminal via the solder H, the castellations 267 and 268 and the wiring (not shown), so that the lid 27 shields or attenuates an external signal (noise). Function as. The metal material constituting the lid 27 is preferably a material whose linear expansion coefficient approximates that of the base substrate 21. For example, when the constituent material of the base substrate 21 is ceramic, an alloy such as Kovar is preferable. The lid 27 only needs to have conductivity at least on its surface. For example, the lid 27 may be plated or vapor-deposited on an insulating lid surface formed of a member such as ceramic, resin, or glass, or a member in which they are mixed. Further, a structure in which metal is attached by a method such as sputtering, coating, or printing or a method in which they are mixed may be used.

≪支持基板≫
支持基板3は、低温同時焼成セラミック基板(LTCC基板)で構成されている。これにより、強度の高い支持基板3が得られる。また、配線パターンを同時に形成することができ、電子デバイス1の製造工程を少なくすることができるとともに、導体層(配線パターン)の電気伝導率を高めることができる。なお、支持基板3は、単層基板であってもよいし、多層基板であってもよい。また、支持基板3としては、低温同時焼成セラミック基板に限定されず、この他、例えば、低温同時焼成セラミック基板以外のセラミック基板、ガラスエポキシやその他の構成部材からなる樹脂基板(プリント基板)、ガラス基板等を用いてもよい。
≪Support substrate≫
The support substrate 3 is composed of a low-temperature co-fired ceramic substrate (LTCC substrate). Thereby, the support substrate 3 with high strength is obtained. Moreover, a wiring pattern can be formed simultaneously, the manufacturing process of the electronic device 1 can be reduced, and the electrical conductivity of the conductor layer (wiring pattern) can be increased. The support substrate 3 may be a single layer substrate or a multilayer substrate. Further, the support substrate 3 is not limited to a low-temperature co-fired ceramic substrate. For example, a ceramic substrate other than the low-temperature co-fired ceramic substrate, a resin substrate (printed substrate) made of glass epoxy or other constituent member, glass, and the like. A substrate or the like may be used.

このような支持基板3は、板状をなしている。また、支持基板3は、平面視で、ベース基板21に対応した長方形状をなしており、上面(第1面)と下面(第2面)とを接続する側面は、長軸方向に延びる一対の側面3a、3bと、短軸方向に延びる一対の側面3c、3dと、を有している。   Such a support substrate 3 has a plate shape. The support substrate 3 has a rectangular shape corresponding to the base substrate 21 in plan view, and a pair of side surfaces connecting the upper surface (first surface) and the lower surface (second surface) extend in the major axis direction. Side surfaces 3a and 3b and a pair of side surfaces 3c and 3d extending in the minor axis direction.

また、側面3aには上面から下面まで延びる3つの切り欠き部311、312、313が並んで設けられ、これら切り欠き部311、312、313は、側面3aの両端部を避けるようにして中央部に寄って配置されている。これと同様に、側面3bにも上面から下面まで延びる3つの切り欠き部314、315、316が並んで設けられ、これら切り欠き部314、315、316は、側面3bの両端部を避けるようにして中央部に寄って配置されている。そして、これら切り欠き部311、312、313、314、315、316にはキャスタレーション321、322、323、324、325、326が形成されている。   Further, the side surface 3a is provided with three cutout portions 311, 312, 313 extending from the upper surface to the lower surface, and the cutout portions 311, 312, 313 are arranged in the center so as to avoid both end portions of the side surface 3 a. It is arranged close to. Similarly, the side surface 3b is also provided with three notches 314, 315, and 316 extending from the upper surface to the lower surface, and these notches 314, 315, and 316 avoid the both ends of the side surface 3b. It is arranged near the center. The notches 311, 312, 313, 314, 315 and 316 are formed with castellations 321, 322, 323, 324, 325 and 326.

また、図6に示すように、平面視で、切り欠き部311〜316は、ベース基板21に形成されている切り欠き部231〜236よりも内側(ベース基板21の中心側)に位置している。さらには、切り欠き部311は、切り欠き部231と並びかつ内部端子241と重なるように設けられている。これと同様に、切り欠き部312は、切り欠き部232と並びかつ内部端子242と重なるように設けられており、切り欠き部313は、切り欠き部233と並びかつ内部端子243と重なるように設けられており、切り欠き部314は、切り欠き部234と並びかつ内部端子244と重なるように設けられており、切り欠き部315は、切り欠き部235と並びかつ内部端子245と重なるように設けられており、切り欠き部316は、切り欠き部236と並びかつ内部端子246と重なるように設けられている。   As shown in FIG. 6, the cutout portions 311 to 316 are located on the inner side (center side of the base substrate 21) than the cutout portions 231 to 236 formed in the base substrate 21 in plan view. Yes. Further, the notch 311 is provided so as to be aligned with the notch 231 and overlap the internal terminal 241. Similarly, the notch 312 is provided so as to be aligned with the notch 232 and overlap the internal terminal 242, and the notch 313 is aligned with the notch 233 and overlap the internal terminal 243. The notch 314 is provided so as to be aligned with the notch 234 and overlap the internal terminal 244, and the notch 315 is aligned with the notch 235 and overlap the internal terminal 245. The notch 316 is provided so as to be aligned with the notch 236 and overlap the internal terminal 246.

一方、側面3cには上面から下面まで延びる切り欠き部317が設けられ、この切り欠き部317は、側面3cの中央部に配置されている。これと同様に、側面3dにも上面から下面に延びる切り欠き部318が設けられ、この切り欠き部318は、側面3dの中央部に配置されている。そして、これらの切り欠き部317、318にはキャスタレーション327、328が形成されている。   On the other hand, the side surface 3c is provided with a notch 317 extending from the upper surface to the lower surface, and the notch 317 is disposed at the center of the side surface 3c. Similarly, the side surface 3d is also provided with a notch 318 extending from the upper surface to the lower surface, and the notch 318 is disposed at the center of the side surface 3d. Casters 327 and 328 are formed in the notches 317 and 318, respectively.

また、図6に示すように、平面視で、切り欠き部317、318は、ベース基板21に形成されている切り欠き部237、238よりも内側(ベース基板21の中心側)に位置している。さらには、切り欠き部317は、切り欠き部237と並びかつ内部端子247と重なるように設けられており、切り欠き部318は、切り欠き部238と並びかつ内部端子248と重なるように設けられている。   Further, as shown in FIG. 6, the cutout portions 317 and 318 are located on the inner side (center side of the base substrate 21) than the cutout portions 237 and 238 formed in the base substrate 21 in a plan view. Yes. Further, the notch 317 is provided to align with the notch 237 and overlap with the internal terminal 247, and the notch 318 is provided to align with the notch 238 and overlap with the internal terminal 248. ing.

以上のような構成の支持基板3は、図5および図6に示すように、8つの半田H1〜H8によってベース基板21に固定されている。ただし、支持基板3をベース基板21に固定する材料としては、半田に限定されず、例えば、金ろう、銀ろう等の金属ろう材や、導電性接着剤を用いてもよいし、溶接等でキャスタレーション321、322,323、324、325、326、327、328と内部端子241、242、243、244、245、246、247、248とを溶融させて接合してもよい。   As shown in FIGS. 5 and 6, the support substrate 3 configured as described above is fixed to the base substrate 21 with eight solders H <b> 1 to H <b> 8. However, the material for fixing the support substrate 3 to the base substrate 21 is not limited to solder. For example, a metal brazing material such as gold brazing or silver brazing, a conductive adhesive, or the like may be used. The castellations 321, 322, 323, 324, 325, 326, 327, 328 and the internal terminals 241, 242, 243, 244, 245, 246, 247, 248 may be melted and joined.

半田H1は、内部端子241上に位置し、切り欠き部311にフィレットを形成しており、これにより、支持基板3をベース基板21に固定すると共に、内部端子241とキャスタレーション321とを電気的に接続している。同様に、半田H2は、内部端子242上に位置し、切り欠き部312にフィレットを形成しており、これにより、支持基板3をベース基板21に固定すると共に、内部端子242とキャスタレーション322とを電気的に接続している。また、半田H3は、内部端子243上に位置し、切り欠き部313にフィレットを形成しており、これにより、支持基板3をベース基板21に固定すると共に、内部端子243とキャスタレーション323とを電気的に接続している。また、半田H4は、内部端子244上に位置し、切り欠き部314にフィレットを形成しており、これにより、支持基板3をベース基板21に固定すると共に、内部端子244とキャスタレーション324とを電気的に接続している。また、半田H5は、内部端子245上に位置し、切り欠き部315にフィレットを形成しており、これにより、支持基板3をベース基板21に固定すると共に、内部端子245とキャスタレーション325とを電気的に接続している。また、半田H6は、内部端子246上に位置し、切り欠き部316にフィレットを形成しており、これにより、支持基板3をベース基板21に固定すると共に、内部端子246とキャスタレーション326とを電気的に接続している。また、半田H7は、内部端子247上に位置し、切り欠き部317にフィレットを形成しており、これにより、支持基板3をベース基板21に固定すると共に、内部端子247とキャスタレーション327とを電気的に接続している。また、半田H8は、内部端子248上に位置し、切り欠き部318にフィレットを形成しており、これにより、支持基板3をベース基板21に固定すると共に、内部端子248とキャスタレーション328とを電気的に接続している。   The solder H1 is located on the internal terminal 241 and forms a fillet in the notch 311. This fixes the support substrate 3 to the base substrate 21 and electrically connects the internal terminal 241 and the castellation 321. Connected to. Similarly, the solder H2 is located on the internal terminal 242 and forms a fillet in the notch 312. This fixes the support substrate 3 to the base substrate 21, and also the internal terminal 242 and the castellation 322. Are electrically connected. Further, the solder H3 is located on the internal terminal 243 and forms a fillet in the notch 313, whereby the support substrate 3 is fixed to the base substrate 21 and the internal terminal 243 and the castellation 323 are connected. Electrically connected. Further, the solder H4 is located on the internal terminal 244 and forms a fillet in the notch 314, whereby the support substrate 3 is fixed to the base substrate 21 and the internal terminal 244 and the castellation 324 are connected. Electrically connected. Further, the solder H5 is located on the internal terminal 245 and forms a fillet in the notch 315, thereby fixing the support substrate 3 to the base substrate 21 and connecting the internal terminal 245 and the castellation 325 to each other. Electrically connected. Further, the solder H6 is located on the internal terminal 246 and forms a fillet in the notch 316, whereby the support substrate 3 is fixed to the base substrate 21 and the internal terminal 246 and the castellation 326 are connected. Electrically connected. Also, the solder H7 is located on the internal terminal 247, and a fillet is formed in the notch 317, whereby the support substrate 3 is fixed to the base substrate 21 and the internal terminal 247 and the castellation 327 are connected. Electrically connected. Further, the solder H8 is located on the internal terminal 248 and forms a fillet in the notch 318, thereby fixing the support substrate 3 to the base substrate 21 and connecting the internal terminal 248 and the castellation 328 to each other. Electrically connected.

なお、本実施形態に係る支持基板3は、前述したように低温同時焼成セラミック基板で構成されており、2層の絶縁層301、301と、その間に設けられた導体層302と、を備えている(図9参照)。このため、導体層302は、それを透過しようとする信号(ノイズ)を遮断または減衰させる電磁シールド層として機能する。また、導体層302の構成材料には、金(Au)、銀(Ag)や銅(Cu)およびそれらの合金を用いることができるので、導体層302の電気伝導率を高めることができる。これにより、電磁シールド層としての機能をより高めることができる。   Note that the support substrate 3 according to the present embodiment is composed of a low-temperature co-fired ceramic substrate as described above, and includes two insulating layers 301 and 301 and a conductor layer 302 provided therebetween. (See FIG. 9). For this reason, the conductor layer 302 functions as an electromagnetic shield layer that blocks or attenuates a signal (noise) that is transmitted therethrough. In addition, gold (Au), silver (Ag), copper (Cu), and alloys thereof can be used as the constituent material of the conductor layer 302, so that the electrical conductivity of the conductor layer 302 can be increased. Thereby, the function as an electromagnetic shielding layer can be improved more.

また、導体層302は、支持基板3の切り欠き部317に形成されたキャスタレーション327および切り欠き部318に形成されたキャスタレーション328と電気的に接続されている。このため、導体層302は、キャスタレーション327、328および図示しない配線を介してGND端子に電気的に接続され、導体層302の電位は、基準電位(GND)となる。   The conductor layer 302 is electrically connected to a castellation 327 formed in the notch 317 of the support substrate 3 and a castellation 328 formed in the notch 318. Therefore, the conductor layer 302 is electrically connected to the GND terminal via the castellations 327 and 328 and wiring (not shown), and the potential of the conductor layer 302 becomes the reference potential (GND).

なお、支持基板3における積層数は、特に限定されず、3層以上であってもよい。その場合、絶縁層301と導体層302とが交互に積層される構造であってもよいし、導体層302が1層と絶縁層301を3層以上を含む構成でもよい。   Note that the number of layers in the support substrate 3 is not particularly limited, and may be three or more. In that case, the insulating layer 301 and the conductor layer 302 may be alternately stacked, or the conductor layer 302 may include one layer and three or more insulating layers 301.

≪回路≫
回路5は、図2、図5および図6に示すように、支持基板3の上面、下面、および内部に形成されている図示しない配線パターンと、支持基板3に搭載され、前記配線パターンによって接続されている複数の回路素子(電子部品)59と、を有している。配線パターンは、キャスタレーション321〜326に接続され、これにより、配線パターンと外部接続端子251〜256とが電気的に接続されている。
≪Circuit≫
As shown in FIGS. 2, 5, and 6, the circuit 5 is mounted on the support substrate 3 with a wiring pattern (not shown) formed on the upper surface, the lower surface, and the inside of the support substrate 3, and is connected by the wiring pattern. A plurality of circuit elements (electronic components) 59. The wiring pattern is connected to the castellations 321 to 326, whereby the wiring pattern and the external connection terminals 251 to 256 are electrically connected.

このような回路5は、図7に示すように、SAW共振子4を発振させる発振回路51と、発振回路51からの出力周波数fをn倍にする逓倍回路52と、逓倍回路52からの出力周波数f(=f×n)を所定の出力形式(CMOS、LV−PECL、LVDS等)に変換して出力する出力回路53と、を含んでいる。逓倍回路52は、バンドパスフィルターを含んでおり、発振回路51からの出力周波数fに重畳している周波数fを通過させ、その他の周波数(…f×(n−1)、f×(n+1)…)を減衰させることで、出力周波数fを出力する。 As shown in FIG. 7, such a circuit 5 includes an oscillation circuit 51 that oscillates the SAW resonator 4, a multiplication circuit 52 that multiplies the output frequency f 1 from the oscillation circuit 51, and a multiplication circuit 52. And an output circuit 53 that converts the output frequency f n (= f 1 × n) into a predetermined output format (CMOS, LV-PECL, LVDS, etc.) and outputs it. The multiplier circuit 52 includes a band-pass filter, passes the frequency f n superimposed on the output frequency f 1 from the oscillation circuit 51, and passes other frequencies (... F 1 × (n−1), f 1 X (n + 1)... Is attenuated to output the output frequency f n .

本実施形態の発振回路51および逓倍回路52は、それぞれ、複数のディスクリート部品を並べた回路であり、出力回路53は、集積回路である。そのため、回路素子59には、例えば、発振回路51に含まれているチップコイル(チップインダクタ)591、チップコンデンサ592、バリキャップ(可変容量ダイオード)593および抵抗や、逓倍回路52に含まれ、バンドパスフィルターを構成するチップコイル(チップインダクタ)594、チップコンデンサ595および抵抗や、出力回路53を構成するICチップ596等が含まれている。ただし、発振回路51および逓倍回路52についても、出力回路53と同様に集積回路としてもよいし、発振回路51、逓倍回路52、および出力回路53の少なくとも2つの回路が、1つの集積回路内に構成されていてもよい。   The oscillation circuit 51 and the multiplication circuit 52 of the present embodiment are each a circuit in which a plurality of discrete components are arranged, and the output circuit 53 is an integrated circuit. For this reason, the circuit element 59 includes, for example, a chip coil (chip inductor) 591, a chip capacitor 592, a varicap (variable capacitance diode) 593 and a resistor included in the oscillation circuit 51, and a multiplication circuit 52. A chip coil (chip inductor) 594 constituting the pass filter, a chip capacitor 595 and a resistor, an IC chip 596 constituting the output circuit 53, and the like are included. However, the oscillation circuit 51 and the multiplication circuit 52 may be integrated circuits similarly to the output circuit 53, or at least two circuits of the oscillation circuit 51, the multiplication circuit 52, and the output circuit 53 are included in one integrated circuit. It may be configured.

発振回路51および逓倍回路52を集積回路とせずに、ディスクリート部品を並べた回路とすることで、例えば、次のような効果を発揮することができる。発振回路51が有するチップコイル591やチップコンデンサ592をインダクタンスまたは静電容量の異なるものに交換することで発振回路51からの出力周波数を調整することができ、これにより、出力周波数fを所望の周波数に合わせ込むことができる。また、逓倍回路52が有するチップコイル594やチップコンデンサ595をインダクタンスまたは静電容量の異なるものに交換することでバンドパスフィルターの通過帯域を調整することができ、これにより、出力周波数f以外の周波数をより減衰させ、スプリアス(不要信号)を抑制することができる。このように、発振回路51および逓倍回路52を集積回路とせずに、ディスクリート部品を並べた回路とすることで、電子デバイス1の各種調整を容易に行うことができる。なお、出力回路53は、発振回路51や逓倍回路52のような調整をする余地が殆どないため、集積回路とすることで回路5の小型化を図ることができる。 For example, the following effects can be exhibited by using discrete circuits in which the oscillation circuit 51 and the multiplication circuit 52 are not integrated circuits. The output frequency from the oscillation circuit 51 can be adjusted by replacing the chip coil 591 and the chip capacitor 592 included in the oscillation circuit 51 with ones having different inductances or capacitances, whereby the output frequency f 1 is set to a desired value. Can be adjusted to the frequency. Further, it is possible to adjust the passband of the band-pass filter by replacing the chip coil 594 and the chip capacitor 595 included in the multiplier circuit 52 to a different one of inductance or capacitance, thereby, other than the output frequency f n The frequency can be further attenuated, and spurious (unnecessary signal) can be suppressed. Thus, various adjustments of the electronic device 1 can be easily performed by using the circuit in which the discrete components are arranged without using the oscillation circuit 51 and the multiplication circuit 52 as an integrated circuit. Since the output circuit 53 has little room for adjustment like the oscillation circuit 51 and the multiplication circuit 52, the circuit 5 can be reduced in size by being an integrated circuit.

なお、回路5は、これら回路51、52、53の他に、例えば、温度補償回路を含んでいてもよい。また、電子デバイス1から出力すべき周波数を発振回路51から出力することができる場合には、逓倍回路52を省略してもよい。また、回路5は、第1の周波数信号を出力するためのSAW共振子4と発振回路51および逓倍回路52(第1組)と、第1の周波数信号とは周波数が異なる第2の周波数信号を出力するためのSAW共振子4と発振回路51および逓倍回路52(第2組)と、第1組と第2組とを切り替える切替回路と、出力回路53と、を含み、切替回路で第1組と第2組を切り替えることで、出力回路53から第1の周波数信号および第2の周波数信号の一方を選択して出力することができるようになっていてもよい。   The circuit 5 may include, for example, a temperature compensation circuit in addition to the circuits 51, 52, and 53. In addition, when the frequency to be output from the electronic device 1 can be output from the oscillation circuit 51, the multiplication circuit 52 may be omitted. The circuit 5 includes a SAW resonator 4 for outputting a first frequency signal, an oscillation circuit 51 and a multiplication circuit 52 (first set), and a second frequency signal having a frequency different from that of the first frequency signal. Including a SAW resonator 4, an oscillation circuit 51 and a multiplier circuit 52 (second set), a switching circuit for switching between the first set and the second set, and an output circuit 53. By switching between one set and the second set, one of the first frequency signal and the second frequency signal may be selected and output from the output circuit 53.

≪SAW共振子≫
図8(a)、(b)に示すように、SAW共振子4は、パッケージ45と、パッケージ45に収容されているSAW共振子片41と、を有している。
≪SAW resonator≫
As shown in FIGS. 8A and 8B, the SAW resonator 4 includes a package 45 and a SAW resonator piece 41 accommodated in the package 45.

パッケージ45は、上面に開口する凹部461を有しているセラミックベース基板46と、凹部461の開口を塞ぐようにセラミックベース基板46に接合されている板状の金属カバー47と、を有している。また、凹部461の底面には、SAW共振子片41と電気的に接続される内部端子481、482が設けられており、セラミックベース基板46の下面には図示しないビア(貫通電極)を介して内部端子481、482と電気的に接続されている外部接続端子483、484や、支持基板3との接合を図るための外部接続端子485、486が設けられている。   The package 45 includes a ceramic base substrate 46 having a recess 461 opened on the upper surface, and a plate-like metal cover 47 joined to the ceramic base substrate 46 so as to close the opening of the recess 461. Yes. Further, internal terminals 481 and 482 that are electrically connected to the SAW resonator element 41 are provided on the bottom surface of the recess 461, and vias (through electrodes) (not shown) are provided on the bottom surface of the ceramic base substrate 46. External connection terminals 483 and 484 electrically connected to the internal terminals 481 and 482 and external connection terminals 485 and 486 for joining to the support substrate 3 are provided.

SAW共振子片41は、長手形状をなす水晶基板411と、水晶基板411の上面に設けられているIDT(櫛歯電極)412と、IDT412の両側に配置された一対の反射器413、414と、ボンディングパッド415、416と、IDT412およびボンディングパッド415、416を電気的に接続している引出電極417、418と、を有している。なお、SAW共振子片41の代わりに、基板材料として水晶を用いた水晶振動子片、例えば、ATカットやSCカットの水晶振動子片や、MEMS(Micro Electro Mechanical Systems)振動子片や、その他の基板材料を用いた振動子片であってもよい。また、SAW共振子片41や、MEMS振動子片や、振動子片の基板材料としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、またはシリコン半導体材料等を用いてもよい。SAW共振子片41や、MEMS振動子片や、振動子片の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。   The SAW resonator element 41 includes a quartz substrate 411 having a longitudinal shape, an IDT (comb electrode) 412 provided on the upper surface of the quartz substrate 411, and a pair of reflectors 413 and 414 disposed on both sides of the IDT 412. , Bonding pads 415 and 416, and extraction electrodes 417 and 418 that electrically connect the IDT 412 and the bonding pads 415 and 416. In addition, instead of the SAW resonator piece 41, a crystal resonator piece using quartz as a substrate material, for example, an AT-cut or SC-cut crystal resonator piece, a MEMS (Micro Electro Mechanical Systems) resonator piece, or the like The vibrator piece using the substrate material may be used. Further, as a substrate material of the SAW resonator piece 41, the MEMS vibrator piece, and the vibrator piece, a piezoelectric single crystal such as lithium tantalate and lithium niobate, and a piezoelectric material such as lead zirconate titanate as well as quartz. A piezoelectric material such as ceramics or a silicon semiconductor material may be used. As a means for exciting the SAW resonator piece 41, the MEMS vibrator piece, and the vibrator piece, one using a piezoelectric effect may be used, or electrostatic driving using a Coulomb force may be used.

IDT412は、水晶基板411の長手方向の中央部に設けられている一対の電極412a、412bで構成されている。一対の電極412a、412bは、電極412aの電極指と、電極412bの電極指とが噛み合うように配置されている。これら一対の電極412a、412b間に電圧を印加すると、水晶基板411の圧電効果によって電極指の間に周期的なひずみが生じ、水晶基板411に弾性表面波が励起される。励起した弾性表面波は、電極指の連続方向に沿って伝搬する。   The IDT 412 is composed of a pair of electrodes 412 a and 412 b provided at the center in the longitudinal direction of the quartz substrate 411. The pair of electrodes 412a and 412b are arranged so that the electrode fingers of the electrode 412a and the electrode fingers of the electrode 412b are engaged with each other. When a voltage is applied between the pair of electrodes 412a and 412b, periodic distortion occurs between the electrode fingers due to the piezoelectric effect of the crystal substrate 411, and surface acoustic waves are excited on the crystal substrate 411. The excited surface acoustic wave propagates along the continuous direction of the electrode fingers.

一対の反射器413、414は、水晶基板411の長手方向において、IDT412を挟んでその両側に配置されている。反射器413、414は、IDT412で励起され水晶基板411に伝搬する弾性表面波を、IDT412の方向に向かって反射する機能を有する。   The pair of reflectors 413 and 414 are disposed on both sides of the IDT 412 in the longitudinal direction of the crystal substrate 411. The reflectors 413 and 414 have a function of reflecting the surface acoustic wave excited by the IDT 412 and propagating to the quartz substrate 411 toward the IDT 412.

以上のようなIDT412および反射器413、414は、全体的に、水晶基板411の長手方向の一端側にずれて形成されており、水晶基板411の他端側の上面に一対のボンディングパッド415、416が配置されている。また、引出電極417を介してボンディングパッド415と電極412aとが電気的に接続され、引出電極418を介してボンディングパッド416と電極412bとが電気的に接続されている。   The IDT 412 and the reflectors 413 and 414 as described above are formed so as to be shifted to one end side in the longitudinal direction of the quartz substrate 411, and a pair of bonding pads 415 on the upper surface of the other end side of the quartz substrate 411, 416 is arranged. Further, the bonding pad 415 and the electrode 412a are electrically connected via the lead electrode 417, and the bonding pad 416 and the electrode 412b are electrically connected via the lead electrode 418.

このようなSAW共振子片41は、接合部材を介してセラミックベース基板46に配置されている。また、ボンディングパッド415、416がボンディングワイヤーを介して内部端子481、482に電気的に接続されている。   Such a SAW resonator element 41 is disposed on the ceramic base substrate 46 via a bonding member. Bonding pads 415 and 416 are electrically connected to internal terminals 481 and 482 via bonding wires.

このようなSAW共振子4は、例えば、ATカット水晶振動子と比較して高周波(例えばGHz帯の周波数)に対応することが容易となる。そのため、SAW共振子4を用いることで、高周波出力に適した電子デバイス1となる。具体的に説明すると、ATカット水晶振動子の周波数は、水晶基板の厚みに依存するため、高周波化するほど水晶基板が薄くなり、加工が難しくなる。これに対して、SAW共振子の周波数は、水晶基板の厚みではなくIDTの電極指の間隔に依存するため、高周波化するほど電極指の間隔が短くなるが、電極指の間隔を短くすることは、既存のパターニング技術によって容易に行うことができる。このような理由から、SAW共振子を用いることで高周波に適した電子デバイス1となる。   Such a SAW resonator 4 can easily cope with a high frequency (for example, a frequency in the GHz band) as compared with, for example, an AT cut crystal resonator. Therefore, by using the SAW resonator 4, the electronic device 1 suitable for high-frequency output is obtained. More specifically, since the frequency of the AT-cut quartz resonator depends on the thickness of the quartz substrate, the quartz substrate becomes thinner and more difficult to process as the frequency increases. On the other hand, since the frequency of the SAW resonator depends not on the thickness of the quartz substrate but on the distance between the electrode fingers of the IDT, the higher the frequency, the shorter the distance between the electrode fingers. Can be easily performed by an existing patterning technique. For this reason, the electronic device 1 suitable for high frequency is obtained by using the SAW resonator.

このようなSAW共振子4は、半田、導電性接着剤、銀ろう、または金ろう等の導電性接合部材によって支持基板3に接続されていると共に、導電性接合部材を介して発振回路51と電気的に接続されている。
以上、電子デバイス1の構成について詳細に説明した。
Such a SAW resonator 4 is connected to the support substrate 3 by a conductive bonding member such as solder, conductive adhesive, silver brazing, or gold brazing, and is connected to the oscillation circuit 51 via the conductive bonding member. Electrically connected.
The configuration of the electronic device 1 has been described in detail above.

このような構成の電子デバイス1では、支持基板3を介して内部空間Sが分けられている。具体的には、内部空間Sには、リッド27と支持基板3とで挟まれた第1領域S1と、底板212と支持基板3とで挟まれた第2領域S2と、が形成されている。なお、図9では、第1領域S1を疎なドットで示し、第2領域S2を密なドットで示している。   In the electronic device 1 having such a configuration, the internal space S is divided via the support substrate 3. Specifically, in the internal space S, a first region S1 sandwiched between the lid 27 and the support substrate 3 and a second region S2 sandwiched between the bottom plate 212 and the support substrate 3 are formed. . In FIG. 9, the first region S1 is indicated by sparse dots, and the second region S2 is indicated by dense dots.

これらの第1領域S1および第2領域S2には、前述した回路5が分かれて配置されている。具体的には、第1領域S1には、図7に示す発振回路51が配置され、第2領域S2には、図7に示す逓倍回路52および出力回路53が配置されている。なお、図9には、発振回路51、逓倍回路52および出力回路53をそれぞれブロック図として図示している。   In the first area S1 and the second area S2, the above-described circuit 5 is separately arranged. Specifically, the oscillation circuit 51 shown in FIG. 7 is arranged in the first region S1, and the multiplication circuit 52 and the output circuit 53 shown in FIG. 7 are arranged in the second region S2. In FIG. 9, the oscillation circuit 51, the multiplication circuit 52, and the output circuit 53 are shown as block diagrams.

ここで、第1領域S1は、リッド27と支持基板3とで挟まれた領域であるが、前述したように、リッド27は導電性を有しており、また、支持基板3は導体層302を備えている。このため、第1領域S1は、その少なくとも一部がこのような互いに対向する一組の電極(第1の電極)で覆われていることになる。   Here, the first region S <b> 1 is a region sandwiched between the lid 27 and the support substrate 3. As described above, the lid 27 has conductivity, and the support substrate 3 includes the conductor layer 302. It has. Therefore, at least a part of the first region S1 is covered with a pair of electrodes (first electrodes) facing each other.

一方、第2領域S2は、底板212と支持基板3とで挟まれた領域であるが、前述したように、底板212は導体層2122を備えており、また、支持基板3は導体層302を備えている。このため、第2領域S2は、その少なくとも一部がこのような互いに対応する一組の電極(第2の電極)で覆われていることになる。   On the other hand, the second region S2 is a region sandwiched between the bottom plate 212 and the support substrate 3. As described above, the bottom plate 212 includes the conductor layer 2122, and the support substrate 3 includes the conductor layer 302. I have. Therefore, at least a part of the second region S2 is covered with a pair of electrodes (second electrodes) corresponding to each other.

このような第1領域S1および第2領域S2では、外部からの信号(ノイズ)が遮断または減衰させることができるため、互いに電磁的に分離されることになる。なお、第1の電極と第2の電極は、互いに入れ替わってもよい。   In the first region S1 and the second region S2, the signal (noise) from the outside can be cut off or attenuated, so that they are electromagnetically separated from each other. Note that the first electrode and the second electrode may be interchanged with each other.

本発明者は、SAW共振子4を発振させる発振回路51(第1の電気回路)と、発振回路51から出力される周波数信号を加工する逓倍回路52や出力回路53(いずれも第2の電気回路)とで、電磁妨害波の発生レベルや電磁干渉に対する耐性が互いに異なることを見出した。具体的には、発振回路51は電磁干渉に対する耐性が比較的小さく、一方、逓倍回路52や出力回路53は電磁妨害波の発生レベルが比較的大きいことを見出した。   The inventor has an oscillation circuit 51 (first electric circuit) that oscillates the SAW resonator 4, a multiplication circuit 52 that processes a frequency signal output from the oscillation circuit 51, and an output circuit 53 (both are second electric circuits). Circuit), the generation level of electromagnetic interference and the resistance to electromagnetic interference were found to be different from each other. Specifically, it has been found that the oscillation circuit 51 has a relatively low resistance to electromagnetic interference, while the multiplier circuit 52 and the output circuit 53 have a relatively high generation level of electromagnetic interference waves.

そこで、本実施形態では、発振回路51を第1領域S1に配置し、逓倍回路52および出力回路53を第2領域S2に配置することとした。これにより、例えば逓倍回路52や出力回路53から発生した電磁妨害波が、発振回路51の動作に影響を及ぼすことが抑制または防止される。また、外部からの電磁妨害波によって各回路5が異常を来すことも抑制または防止される。その結果、発振回路51の異常発振、出力回路53から出力される信号におけるジッターの増大、出力信号に含まれる位相ノイズの増大といった電子デバイス1の特性低下を抑制することができる。   Therefore, in the present embodiment, the oscillation circuit 51 is arranged in the first region S1, and the multiplication circuit 52 and the output circuit 53 are arranged in the second region S2. As a result, for example, electromagnetic interference waves generated from the multiplication circuit 52 and the output circuit 53 are suppressed or prevented from affecting the operation of the oscillation circuit 51. Further, it is possible to suppress or prevent each circuit 5 from becoming abnormal due to an electromagnetic interference wave from the outside. As a result, it is possible to suppress deterioration in the characteristics of the electronic device 1 such as abnormal oscillation of the oscillation circuit 51, increase in jitter in the signal output from the output circuit 53, and increase in phase noise included in the output signal.

なお、発振回路51、逓倍回路52および出力回路53の配置は、上記のものに限定されず、例えば、発振回路51を第2領域S2に配置し、逓倍回路52および出力回路53を第1領域S1に配置するようにしてもよい。また、回路5が、発振回路51、逓倍回路52および出力回路53以外の回路を含んでいる場合には、その回路が発振回路51から出力される周波数信号(信号)を加工する機能(例えば発振信号とは異なる信号に変換する機能)を有する回路である場合には、発振回路51とは異なる領域に配置すればよい。このように配置されることで、パッケージ2の内部空間Sを有効に利用しつつ、電磁干渉に伴う回路5の異常を抑制または防止することができるので、小型かつ薄型で信頼性の高い電子デバイス1が得られる。   The arrangement of the oscillation circuit 51, the multiplication circuit 52, and the output circuit 53 is not limited to the above, and for example, the oscillation circuit 51 is arranged in the second region S2, and the multiplication circuit 52 and the output circuit 53 are arranged in the first region. You may make it arrange | position to S1. Further, when the circuit 5 includes a circuit other than the oscillation circuit 51, the multiplication circuit 52, and the output circuit 53, the circuit 5 functions to process a frequency signal (signal) output from the oscillation circuit 51 (for example, oscillation) In the case of a circuit having a function of converting a signal different from a signal), it may be arranged in a region different from the oscillation circuit 51. By arranging in this way, it is possible to suppress or prevent an abnormality of the circuit 5 due to electromagnetic interference while effectively using the internal space S of the package 2, and thus a small, thin and highly reliable electronic device 1 is obtained.

また、逓倍回路52と出力回路53とで電磁妨害波の発生レベルを比較した場合、一概には言えないが、逓倍回路52の方がより発生レベルが大きい場合が多いので、例えば、発振回路51と出力回路53とを第1領域S1に配置し、逓倍回路52を第2領域S2に配置するようにしてもよく、反対に、発振回路51と出力回路53とを第2領域S2に配置し、逓倍回路52を第1領域S1に配置するようにしてもよい。   Further, when the generation level of the electromagnetic interference wave is compared between the multiplier circuit 52 and the output circuit 53, it cannot be generally stated, but the multiplier circuit 52 often has a higher generation level. For example, the oscillation circuit 51 And the output circuit 53 may be arranged in the first area S1, and the multiplication circuit 52 may be arranged in the second area S2. Conversely, the oscillation circuit 51 and the output circuit 53 are arranged in the second area S2. The multiplication circuit 52 may be arranged in the first region S1.

なお、前述したように発振回路51が有するチップコイル591やチップコンデンサ592を交換することを考慮した場合、交換作業の容易性の観点から、発振回路51を第1領域S1に配置する方が好ましい。同様に、逓倍回路52が有するチップコイル594やチップコンデンサ595を交換することを考慮した場合、逓倍回路52を第2領域S2に配置する方が好ましい。   In consideration of exchanging the chip coil 591 and the chip capacitor 592 included in the oscillation circuit 51 as described above, it is preferable to dispose the oscillation circuit 51 in the first region S1 from the viewpoint of easy replacement. . Similarly, when considering the replacement of the chip coil 594 and the chip capacitor 595 included in the multiplier circuit 52, it is preferable to arrange the multiplier circuit 52 in the second region S2.

また、支持基板3として導体層302を備える積層基板を用いることにより、簡単な構造で支持基板3に電磁シールド層の機能を付与することができるので、電子デバイス1の小型化および薄型化を図りつつ、電子デバイス1の特性低下を抑えることができる。   In addition, by using a laminated substrate including the conductor layer 302 as the support substrate 3, the function of the electromagnetic shield layer can be imparted to the support substrate 3 with a simple structure, so that the electronic device 1 can be reduced in size and thickness. However, the characteristic degradation of the electronic device 1 can be suppressed.

また、パッケージ2を平面視したとき、支持基板3は、ベース基板21の側壁213および側壁213に囲まれている領域214と重なるように配置されている。これにより、支持基板3は、内部空間Sを隔てるだけでなく、パッケージ2を補強するように作用し、パッケージ2の信頼性をより高めることに寄与する。   Further, when the package 2 is viewed in plan, the support substrate 3 is disposed so as to overlap with the side wall 213 of the base substrate 21 and the region 214 surrounded by the side wall 213. Thereby, the support substrate 3 not only separates the internal space S but also acts to reinforce the package 2 and contributes to further improving the reliability of the package 2.

なお、本実施形態では、第1領域S1に発振回路51が配置され、第2領域S2に逓倍回路52および出力回路53が配置されているが、好ましくは第1領域S1に臨む支持基板3の上面に発振回路51が配置され、第2領域S2に臨む支持基板3の下面に逓倍回路52および出力回路53が配置される。このように配置することで、発振回路51内で電子部品を電気的に接続する配線を短くするとともに、逓倍回路および出力回路53内で電子部品を電気的に接続する配線を短くすることができるため、発振回路51、逓倍回路52、および出力回路53内の配線から放射される電磁妨害波の発生レベルを低減することができる。さらに、それぞれの回路内の配線を短くすることができるため、それぞれの回路から他の回路へ放射された電磁妨害波が伝達されてしまう可能性も低減できる。よって、それぞれの回路からの電磁妨害波の発生レベルを抑えることができ、発振回路51の異常発振、出力回路53から出力される信号におけるジッターの増大、出力信号に含まれる位相ノイズの増大といった電子デバイス1の特性低下を抑制することができる。   In the present embodiment, the oscillation circuit 51 is disposed in the first region S1, and the multiplication circuit 52 and the output circuit 53 are disposed in the second region S2. Preferably, the support substrate 3 facing the first region S1 is provided. The oscillation circuit 51 is disposed on the upper surface, and the multiplication circuit 52 and the output circuit 53 are disposed on the lower surface of the support substrate 3 facing the second region S2. By arranging in this way, the wiring for electrically connecting the electronic components in the oscillation circuit 51 can be shortened, and the wiring for electrically connecting the electronic components in the multiplication circuit and the output circuit 53 can be shortened. Therefore, the generation level of electromagnetic interference waves radiated from the wiring in the oscillation circuit 51, the multiplication circuit 52, and the output circuit 53 can be reduced. Furthermore, since the wiring in each circuit can be shortened, the possibility that an electromagnetic interference wave radiated from each circuit to another circuit is transmitted can be reduced. Therefore, the generation level of the electromagnetic interference wave from each circuit can be suppressed, and the electrons such as abnormal oscillation of the oscillation circuit 51, increase in jitter in the signal output from the output circuit 53, and increase in phase noise included in the output signal can be suppressed. The characteristic deterioration of the device 1 can be suppressed.

また、底板212が備える導体層2122と支持基板3が備える導体層302との間は、図9に示すように、キャスタレーション267、268、内部端子247、248、半田H7、H8、およびキャスタレーション327、328を介して互いに電気的に接続されている。同様に、リッド27と支持基板3が備える導体層302との間は、図9に示すように、半田H、H、キャスタレーション267、268、内部端子247、248、半田H7、H8、およびキャスタレーション327、328を介して互いに電気的に接続されている。これにより、導体層2122と導体層302とを等電位にすることができ、また、リッド27と導体層302とを等電位にすることができる。その結果、第1領域S1や第2領域S2を覆う電磁シールド層の機能をより強化することができ、回路5同士の電磁干渉に伴う電子デバイス1の特性低下をさらに抑制することができる。   Further, as shown in FIG. 9, casters 267 and 268, internal terminals 247 and 248, solders H7 and H8, and casters are provided between the conductor layer 2122 included in the bottom plate 212 and the conductor layer 302 included in the support substrate 3. 327 and 328 are electrically connected to each other. Similarly, between the lid 27 and the conductor layer 302 included in the support substrate 3, as shown in FIG. 9, solder H and H, castellations 267 and 268, internal terminals 247 and 248, solder H7 and H8, and casters Are electrically connected to each other via the connections 327 and 328. Thereby, the conductor layer 2122 and the conductor layer 302 can be made equipotential, and the lid 27 and the conductor layer 302 can be made equipotential. As a result, the function of the electromagnetic shield layer covering the first region S1 and the second region S2 can be further strengthened, and the characteristic deterioration of the electronic device 1 due to electromagnetic interference between the circuits 5 can be further suppressed.

さらには、図示しない配線によってキャスタレーション267、268をGND端子と電気的に接続することで、これらの等電位にある導体が電気的に接地される。これにより、第1領域S1や第2領域S2を覆う電磁シールド層の機能がさらに強化されることとなる。   Furthermore, the castellations 267 and 268 are electrically connected to the GND terminal by a wiring (not shown), so that these conductors at the same potential are electrically grounded. Thereby, the function of the electromagnetic shielding layer which covers 1st area | region S1 and 2nd area | region S2 will be further strengthened.

また、パッケージ2を平面視したとき、底板212が備える導体層2122、リッド27、および支持基板3が備える導体層302は、それぞれ、発振回路51が有する回路素子(電子部品)59が配置された領域と、逓倍回路52や出力回路53が有する回路素子(電子部品)59が配置された領域と、を覆うように構成されているのが好ましい。換言すれば、平面視において、前述したリッド27と導体層302とで構成される第1の電極は、発振回路51が有する回路素子(電子部品)59が配置された領域と重なっており、これらの重複領域が第1領域S1に含まれており、同様に、平面視において、前述した導体層2122と導体層302とで構成される第2の電極は、逓倍回路52や出力回路53が有する回路素子(電子部品)59が配置された領域と重なっており、これらの重複領域が第2領域S2に含まれている。これにより、平面視において共通の範囲に広がった導体層によって第1領域S1および第2領域S2がそれぞれ挟まれるとともに覆われるため、第1領域S1および第2領域S2を覆う電磁シールド層の機能をさらに強化することができる。   Further, when the package 2 is viewed in plan, the conductor layer 2122 provided on the bottom plate 212, the lid 27, and the conductor layer 302 provided on the support substrate 3 are each provided with the circuit element (electronic component) 59 included in the oscillation circuit 51. It is preferable to cover the region and the region where the circuit element (electronic component) 59 included in the multiplier circuit 52 and the output circuit 53 is disposed. In other words, in the plan view, the first electrode constituted by the lid 27 and the conductor layer 302 described above overlaps the region where the circuit element (electronic component) 59 included in the oscillation circuit 51 is disposed. The first electrode S1 is included in the first region S1. Similarly, the second electrode constituted by the conductor layer 2122 and the conductor layer 302 described above in the plan view has the multiplier circuit 52 and the output circuit 53. It overlaps with the area where the circuit element (electronic component) 59 is arranged, and these overlapping areas are included in the second area S2. As a result, the first region S1 and the second region S2 are sandwiched and covered by the conductor layer that spreads over a common range in plan view, so that the function of the electromagnetic shield layer that covers the first region S1 and the second region S2 is achieved. It can be further strengthened.

なお、この場合、導体層2122および導体層302は、回路素子59が配置された領域を隅々まで覆っている必要はなく、例えば部分的に欠損していたり、メッシュ状になっていたりしてもよい。具体的には、回路素子59が配置された領域のうち、面積率で80%以上の範囲が覆われていれば、必要かつ十分な電磁シールド層の機能が発揮される。   In this case, the conductor layer 2122 and the conductor layer 302 do not need to cover the entire area where the circuit element 59 is arranged. For example, the conductor layer 2122 and the conductor layer 302 may be partially missing or meshed. Also good. Specifically, if the area where the circuit element 59 is disposed covers an area ratio of 80% or more, the necessary and sufficient function of the electromagnetic shield layer is exhibited.

また、回路素子59が配置された領域とは、支持基板3の上面または下面に配置された回路素子59の全てを含むような長方形を仮定したとき、面積が最小になる長方形の領域のことをいう。   The area where the circuit elements 59 are arranged is a rectangular area having a minimum area when assuming a rectangle including all the circuit elements 59 arranged on the upper surface or the lower surface of the support substrate 3. Say.

また、電子デバイス1では、リッド27がベース基板21の側面21c、21dに固定されている。そのため、電子デバイス1では、ベース基板21の長軸および短軸方向の撓みを支持基板3が抑制し、かつ、ベース基板21の長軸方向の撓みをリッド27が抑制する構造となっている。これにより、ベース基板21の撓みがより低減され、ベース基板21の機械的強度をより高めることができる。   In the electronic device 1, the lid 27 is fixed to the side surfaces 21 c and 21 d of the base substrate 21. For this reason, the electronic device 1 has a structure in which the support substrate 3 suppresses the long-axis and short-axis directions of the base substrate 21 and the lid 27 suppresses the long-axis direction of the base substrate 21. Thereby, the bending of the base substrate 21 is further reduced, and the mechanical strength of the base substrate 21 can be further increased.

また、図3および図6に示すように、平面視にて、切り欠き部311〜316とベース基板21の中心Oとの最大離間距離L1が、外部接続端子251〜256の側面21a、21b(下面の外縁)と接する部分とベース基板21の中心Oとの最大離間距離L2よりも短くなっている。また、外部接続端子251、253、254、256に外接する矩形状の第1領域に、切り欠き部311、313、314、316に外接する矩形状の第2領域が内包されている。これにより、ベース基板21と支持基板3とを接合する半田H1〜H6を、より中心Oに近づけて配置することができるので、ベース基板21と支持基板3との熱膨張差に起因して発生する応力をより低減することができる。そのため、ベース基板21、支持基板3の破損や半田H1〜H6へのクラックの発生等をより効果的に低減することができる。   Further, as shown in FIGS. 3 and 6, the maximum separation distance L1 between the notches 311 to 316 and the center O of the base substrate 21 in plan view is such that the side surfaces 21a and 21b of the external connection terminals 251 to 256 ( It is shorter than the maximum distance L2 between the portion in contact with the outer edge of the lower surface and the center O of the base substrate 21. Further, a rectangular first region circumscribing the external connection terminals 251, 253, 254, and 256 includes a rectangular second region circumscribing the notches 311, 313, 314, and 316. As a result, the solders H1 to H6 that join the base substrate 21 and the support substrate 3 can be arranged closer to the center O, and thus are generated due to a difference in thermal expansion between the base substrate 21 and the support substrate 3. Stress to be reduced. Therefore, breakage of the base substrate 21 and the support substrate 3, generation of cracks in the solders H1 to H6, and the like can be reduced more effectively.

なお、本実施形態では、支持基板3が切り欠き部317、318およびキャスタレーション327、328を備えている場合について説明しているが、これらの切り欠き部317、318およびキャスタレーション327、328は省略されていてもよい。この場合、支持基板3が備える導体層302を、キャスタレーション321〜326のうちの1つ(例えばGND端子と電気的に接続されているもの)および図示しない配線を介してキャスタレーション267、268と電気的に接続するようにすれば、上記説明と同様の効果を得ることができる。   In the present embodiment, the case where the support substrate 3 is provided with the notches 317 and 318 and the castellations 327 and 328 is described. However, the notches 317 and 318 and the castellations 327 and 328 are It may be omitted. In this case, the conductor layer 302 included in the support substrate 3 is connected to the castellations 267 and 268 via one of the castellations 321 to 326 (for example, one electrically connected to the GND terminal) and a wiring (not shown). If electrically connected, the same effect as described above can be obtained.

2.電子機器
次に、電子デバイス1を備えた電子機器について説明する。
2. Next, an electronic apparatus including the electronic device 1 will be described.

図10は、本発明の電子機器を適用したモバイル型(またはノート型)のパーソナルコンピューターの構成を示す斜視図である。この図において、パーソナルコンピューター1100は、キーボード1102を備えた本体部1104と、表示部1108を備えた表示ユニット1106とにより構成され、表示ユニット1106は、本体部1104に対しヒンジ構造部を介して回動可能に支持されている。このようなパーソナルコンピューター1100にはフィルター、共振器、基準クロック等として機能する電子デバイス1が内蔵されている。   FIG. 10 is a perspective view showing the configuration of a mobile (or notebook) personal computer to which the electronic apparatus of the present invention is applied. In this figure, a personal computer 1100 includes a main body portion 1104 provided with a keyboard 1102 and a display unit 1106 provided with a display portion 1108. The display unit 1106 is rotated with respect to the main body portion 1104 via a hinge structure portion. It is supported movably. Such a personal computer 1100 incorporates an electronic device 1 that functions as a filter, a resonator, a reference clock, and the like.

図11は、本発明の電子機器を適用した携帯電話機(PHSも含む)の構成を示す斜視図である。この図において、携帯電話機1200は、複数の操作ボタン1202、受話口1204および送話口1206を備え、操作ボタン1202と受話口1204との間には、表示部1208が配置されている。このような携帯電話機1200にはフィルター、共振器、基準クロック等として機能する電子デバイス1が内蔵されている。   FIG. 11 is a perspective view showing a configuration of a mobile phone (including PHS) to which the electronic apparatus of the invention is applied. In this figure, a cellular phone 1200 includes a plurality of operation buttons 1202, an earpiece 1204, and a mouthpiece 1206, and a display unit 1208 is disposed between the operation buttons 1202 and the earpiece 1204. Such a cellular phone 1200 incorporates an electronic device 1 that functions as a filter, a resonator, a reference clock, and the like.

図12は、本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、ディジタルスチルカメラ1300は、被写体の光像をCCD(Charge Coupled Device)などの撮像素子により光電変換して撮像信号(画像信号)を生成する。   FIG. 12 is a perspective view showing the configuration of a digital still camera to which the electronic apparatus of the present invention is applied. In this figure, connection with an external device is also simply shown. Here, an ordinary camera sensitizes a silver halide photographic film with a light image of a subject, whereas a digital still camera 1300 photoelectrically converts a light image of a subject with an imaging device such as a CCD (Charge Coupled Device). An imaging signal (image signal) is generated.

ディジタルスチルカメラ1300におけるケース(ボディー)1302の背面には、表示部1310が設けられ、CCDによる撮像信号に基づいて表示を行う構成になっており、表示部は、被写体を電子画像として表示するファインダーとして機能する。また、ケース1302の正面側(図中裏面側)には、光学レンズ(撮像光学系)やCCDなどを含む受光ユニット1304が設けられている。   A display unit 1310 is provided on the back of a case (body) 1302 in the digital still camera 1300, and is configured to perform display based on an imaging signal from the CCD. The display unit displays a subject as an electronic image. Function as. A light receiving unit 1304 including an optical lens (imaging optical system), a CCD, and the like is provided on the front side (the back side in the drawing) of the case 1302.

撮影者が表示部に表示された被写体像を確認し、シャッターボタン1306を押下すると、その時点におけるCCDの撮像信号が、メモリー1308に転送・格納される。また、このディジタルスチルカメラ1300においては、ケース1302の側面に、ビデオ信号出力端子1312と、データ通信用の入出力端子1314とが設けられている。そして、図示されるように、ビデオ信号出力端子1312にはテレビモニター1430が、デ−タ通信用の入出力端子1314にはパーソナルコンピューター1440が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリー1308に格納された撮像信号が、テレビモニター1430や、パーソナルコンピューター1440に出力される構成になっている。このようなディジタルスチルカメラ1300には、フィルター、共振器、基準クロック等として機能する電子デバイス1が内蔵されている。   When the photographer confirms the subject image displayed on the display unit and presses the shutter button 1306, the CCD image pickup signal at that time is transferred and stored in the memory 1308. In the digital still camera 1300, a video signal output terminal 1312 and an input / output terminal 1314 for data communication are provided on the side surface of the case 1302. As shown in the figure, a television monitor 1430 is connected to the video signal output terminal 1312 and a personal computer 1440 is connected to the input / output terminal 1314 for data communication as necessary. Further, the imaging signal stored in the memory 1308 is output to the television monitor 1430 or the personal computer 1440 by a predetermined operation. Such a digital still camera 1300 incorporates an electronic device 1 that functions as a filter, a resonator, a reference clock, and the like.

なお、電子デバイスを備える電子機器は、図10のパーソナルコンピューター(モバイル型パーソナルコンピューター)、図11の携帯電話機、図12のディジタルスチルカメラの他にも、例えば、スマートフォンなどの移動体端末、通信機器、インクジェット式吐出装置(例えばインクジェットプリンター)、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャ、電子手帳(通信機能付も含む)、電子辞書、電卓、電子ゲーム機器、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、POS端末、医療機器(例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシミュレーター、ヘッドマウントディスプレイ、モーションとレース、モーショントラッキング、モーションコントローラー、PDR(歩行者位置方位計測)等に適用することができる。   In addition to the personal computer (mobile personal computer) shown in FIG. 10, the mobile phone shown in FIG. 11, and the digital still camera shown in FIG. , Inkjet discharge devices (for example, inkjet printers), laptop personal computers, tablet personal computers, storage area network devices such as routers and switches, local area network devices, mobile terminal base station devices, televisions, video cameras, Video recorders, car navigation devices, real-time clock devices, pagers, electronic notebooks (including those with communication functions), electronic dictionaries, calculators, electronic game devices, word processors, workstations , Videophone, crime prevention TV monitor, electronic binoculars, POS terminal, medical equipment (for example, electronic thermometer, blood pressure monitor, blood glucose meter, electrocardiogram measuring device, ultrasonic diagnostic device, electronic endoscope), fish detector, various It can be applied to measuring equipment, instruments (eg, vehicle, aircraft, ship instrument), flight simulator, head mounted display, motion and race, motion tracking, motion controller, PDR (pedestrian position measurement), etc. .

3.移動体
次に、電子デバイス1を備えた移動体について説明する。
3. Next, the moving body provided with the electronic device 1 will be described.

図13は、本発明の移動体を適用した自動車を示す斜視図である。自動車1500には、電子デバイス1が搭載されている。電子デバイス1は、例えば、キーレスエントリー、イモビライザー、カーナビゲーションシステム、カーエアコン、アンチロックブレーキシステム(ABS)、エアバック、タイヤ・プレッシャー・モニタリング・システム(TPMS:Tire Pressure Monitoring System)、エンジンコントロール、ブレーキシステム、ハイブリッド自動車や電気自動車の電池モニター、車体姿勢制御システム、等の電子制御ユニット(ECU:electronic control unit)に広く適用できる。   FIG. 13 is a perspective view showing an automobile to which the moving body of the present invention is applied. An electronic device 1 is mounted on the automobile 1500. The electronic device 1 includes, for example, keyless entry, immobilizer, car navigation system, car air conditioner, anti-lock brake system (ABS), airbag, tire pressure monitoring system (TPMS), engine control, brake The present invention can be widely applied to electronic control units (ECUs) such as systems, battery monitors for hybrid vehicles and electric vehicles, and vehicle body attitude control systems.

以上、本発明の電子デバイス、電子機器および移動体を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物が付加されていてもよい。   As mentioned above, although the electronic device, the electronic apparatus, and the moving body of the present invention have been described based on the illustrated embodiments, the present invention is not limited to this, and the configuration of each unit is an arbitrary configuration having the same function Can be substituted. In addition, any other component may be added to the present invention.

また、前述した実施形態では、振動子片としてSAW共振子片を用いた構成について説明したが、振動子片としては、これに限定されず、例えば、ATカット水晶振動子(厚みすべり振動子)片を用いてもよいし、音叉型振動子(屈曲振動子)片を用いてもよい。また、前述した実施形態では、電子デバイスを電圧制御型SAW発振器(VCSO)に適用した構成について説明したが、電子デバイスは、この他にも、SAW発振器(SPSO)、水晶発振器(SPXO)、電圧制御水晶発振器(VCXO)、温度補償水晶発振器(TCXO)、恒温槽付水晶発振器(OCXO)、MEMS発振器等の発振器や、加速度センサーおよびジャイロセンサー等の慣性センサー、および傾斜センサー等の力センサーのような物理量センサーに適用することができる。   In the above-described embodiment, the configuration using the SAW resonator piece as the vibrator piece has been described. However, the vibrator piece is not limited to this, for example, an AT-cut quartz crystal vibrator (thickness shear vibrator). A piece may be used, or a tuning fork vibrator (bending vibrator) piece may be used. In the above-described embodiment, the configuration in which the electronic device is applied to the voltage-controlled SAW oscillator (VCSO) has been described. However, the electronic device can also include a SAW oscillator (SPSO), a crystal oscillator (SPXO), a voltage, Control oscillators (VCXO), temperature compensated crystal oscillators (TCXO), crystal oscillators with temperature chambers (OCXO), MEMS oscillators, inertial sensors such as acceleration sensors and gyro sensors, and force sensors such as tilt sensors It can be applied to various physical quantity sensors.

1……電子デバイス
2……パッケージ
21……ベース基板
21a、21b、21c、21d……側面
211……凹部
212……底板
2121……絶縁層
2122……導体層
213……側壁
214……領域
231、232、233、234、235、236、237、238……切り欠き部
241、242、243、244、245、246、247、248……内部端子
251、252、253、254、255、256……外部接続端子
261、262、263、264、265、266、267、268……キャスタレーション
27……リッド
27a、27b、27c、27d……側面
271……凹部
281、282……爪部
291、292……欠損部
3……支持基板
301……絶縁層
302……導体層
3a、3b、3c、3d……側面
311、312、313、314、315、316、317、318……切り欠き部
321、322、323、324、325、326、327、328……キャスタレーション
4……SAW共振子
41……SAW共振子片
411……水晶基板
412……IDT
412a、412b……電極
413、414……反射器
415、416……ボンディングパッド
417、418……引出電極
45……パッケージ
46……セラミックベース基板
461……凹部
47……金属カバー
481、482……内部端子
483、484……外部接続端子
485、486……外部接続端子
5……回路
51……発振回路
52……逓倍回路
53……出力回路
59……回路素子(電子部品)
591……チップコイル
592……チップコンデンサ
593……バリキャップ
594……チップコイル
595……チップコンデンサ
596……ICチップ
1100……パーソナルコンピューター
1102……キーボード
1104……本体部
1106……表示ユニット
1108……表示部
1200……携帯電話機
1202……操作ボタン
1204……受話口
1206……送話口
1208……表示部
1300……ディジタルスチルカメラ
1302……ケース
1304……受光ユニット
1306……シャッターボタン
1308……メモリー
1310……表示部
1312……ビデオ信号出力端子
1314……入出力端子
1430……テレビモニター
1440……パーソナルコンピューター
1500……自動車
H、H1、H2、H3、H4、H5、H6、H7、H8……半田
L1、L2……最大離間距離
O……中心
S……内部空間
S1……第1領域
S2……第2領域
DESCRIPTION OF SYMBOLS 1 ... Electronic device 2 ... Package 21 ... Base substrate 21a, 21b, 21c, 21d ... Side surface 211 ... Recessed 212 ... Bottom plate 2121 ... Insulating layer 2122 ... Conductive layer 213 ... Side wall 214 ... Area 231, 232, 233, 234, 235, 236, 237, 238... Notch 241, 242, 243, 244, 245, 246, 247, 248... Internal terminal 251, 252, 253, 254, 255, 256 ...... External connection terminals 261, 262, 263, 264, 265, 266, 267, 268 ... Castellation 27 ... Lids 27a, 27b, 27c, 27d ... Side surfaces 271 ... Recessed parts 281, 282 ... Claw parts 291 , 292... Defect 3. Support substrate 301. Insulating layer 302... Conductor layers 3 a, 3 b and 3 c 3d: Side surface 311, 312, 313, 314, 315, 316, 317, 318 ... Notch 321, 322, 323, 324, 325, 326, 327, 328 ... Castellation 4 ... SAW resonator 41 …… SAW resonator element 411 …… Quartz substrate 412 …… IDT
412a, 412b ... Electrodes 413, 414 ... Reflectors 415, 416 ... Bonding pads 417, 418 ... Lead electrodes 45 ... Packages 46 ... Ceramic base substrates 461 ... Recesses 47 ... Metal covers 481, 482 ... ... Internal terminals 483, 484 ... External connection terminals 485, 486 ... External connection terminals 5 ... Circuit 51 ... Oscillation circuit 52 ... Multiplication circuit 53 ... Output circuit 59 ... Circuit element (electronic component)
591 …… Chip coil 592 …… Chip capacitor 593 …… Varicap 594 …… Chip coil 595 …… Chip capacitor 596 …… IC chip 1100 …… Personal computer 1102 …… Keyboard 1104 …… Main body 1106 …… Display unit 1108 …… Display unit 1200 …… Cellular phone 1202 …… Operation buttons 1204 …… Earpiece 1206 …… Speaker 1208 …… Display unit 1300 …… Digital still camera 1302 …… Case 1304 …… Light receiving unit 1306 …… Shutter button 1308 …… Memory 1310 …… Display 1312 …… Video signal output terminal 1314 …… Input / output terminal 1430 …… TV monitor 1440 …… Personal computer 1500 …… Automobile H, H1, H2, H3 H4, H5, H6, H7, H8 ...... solder L1, L2 ...... maximum distance O ...... center S ...... internal space S1 ...... first region S2 ...... second region

Claims (10)

振動子を発振させる第1の電気回路と、
前記第1の電気回路から出力される信号を前記信号とは異なる信号に変換する第2の電気回路と、
前記第1の電気回路が、基準電位になる第1の電極で挟まれて配置されているとともに、平面視で、前記第1の電気回路と前記第1の電極とが重なっている第1領域、および、前記第2の電気回路が、基準電位になる第2の電極で挟まれて配置されているとともに、平面視で、前記第2の電気回路と前記第2の電極とが重なっている第2領域を有する容器と、
を備えたことを特徴とする電子デバイス。
A first electric circuit for oscillating the vibrator;
A second electric circuit for converting a signal output from the first electric circuit into a signal different from the signal;
A first region in which the first electric circuit is disposed between the first electrodes having a reference potential, and the first electric circuit and the first electrode overlap in plan view And the second electric circuit is disposed so as to be sandwiched between the second electrodes having a reference potential, and the second electric circuit and the second electrode overlap in plan view. A container having a second region;
An electronic device comprising:
前記容器は、少なくとも絶縁層と導体層とを有する底板と、前記底板から立設された側壁と、前記側壁で囲まれた領域と、を備えており、該導体層は基準電位になる電極である請求項1に記載の電子デバイス。   The container includes a bottom plate having at least an insulating layer and a conductor layer, a side wall erected from the bottom plate, and a region surrounded by the side wall, and the conductor layer is an electrode having a reference potential. The electronic device according to claim 1. 前記容器は、導電性を有するとともに、平面視で、前記側壁および前記側壁で囲まれた領域と重なるように配置されている蓋体を備えており、前記蓋体は基準電位になる電極である請求項2に記載の電子デバイス。   The container includes a lid body that has conductivity and is disposed so as to overlap with the side wall and a region surrounded by the side wall in plan view, and the lid body is an electrode having a reference potential. The electronic device according to claim 2. 互いに表裏の関係にある第1面と第2面とを備え、前記第1面が前記第1領域に臨むように前記第1領域と前記第2領域との間に設けられた基板を有し、
前記基板は、少なくとも第1絶縁層と第2絶縁層と前記第1絶縁層と前記第2絶縁層との間にある導体層とを備えており、該導体層は基準電位になる電極である請求項3に記載の電子デバイス。
A first surface and a second surface that are in a front-back relationship with each other, the substrate having a substrate provided between the first region and the second region so that the first surface faces the first region; ,
The substrate includes at least a first insulating layer, a second insulating layer, and a conductor layer between the first insulating layer and the second insulating layer, and the conductor layer is an electrode having a reference potential. The electronic device according to claim 3.
前記容器を平面視したとき、前記基板は、前記側壁および前記側壁で囲まれた領域と重なるように配置されており、
前記基板の前記第1面側には、前記第1の電気回路を構成する電子部品が配置され、前記基板の前記第2面側には、前記第2の電気回路を構成する電子部品が配置されている請求項4に記載の電子デバイス。
When the container is viewed in plan, the substrate is disposed so as to overlap the side wall and the region surrounded by the side wall,
An electronic component constituting the first electric circuit is arranged on the first surface side of the substrate, and an electronic component constituting the second electric circuit is arranged on the second surface side of the substrate. The electronic device according to claim 4.
前記底板が備える前記導体層、前記蓋体、および、前記基板が備える前記導体層は、互いに電気的に接続されており、
前記底板が備える前記導体層および前記基板が備える前記導体層の組と、前記基板が備える前記導体層および前記蓋体の組と、のうち、一方の組が前記第1の電極であり、他方の組が前記第2の電極であり、
前記容器を平面視したとき、前記底板が備える前記導体層、前記蓋体、および、前記基板が備える前記導体層が、それぞれ、前記第1面側の前記電子部品が配置されている領域と前記第2面側の前記電子部品が配置されている領域とを覆っている請求項5に記載の電子デバイス。
The conductor layer included in the bottom plate, the lid, and the conductor layer included in the substrate are electrically connected to each other,
Of the set of the conductor layer provided in the bottom plate and the set of the conductor layer provided in the substrate, and the set of the conductive layer provided in the substrate and the cover body, one set is the first electrode, and the other Is the second electrode,
When the container is viewed in plan, the conductor layer included in the bottom plate, the lid, and the conductor layer included in the substrate are each in a region where the electronic component on the first surface side is disposed, and The electronic device according to claim 5, which covers a region where the electronic component on the second surface side is disposed.
前記底板と前記基板とで挟まれた領域、および、前記蓋体と前記基板とで挟まれた領域のうち、一方が前記第1領域であり、他方が前記第2領域である請求項4ないし6のいずれか1項に記載の電子デバイス。   5. The region between the bottom plate and the substrate and the region sandwiched between the lid and the substrate are one of the first region and the other is the second region. The electronic device according to any one of 6. 前記基板の前記第1絶縁層および前記第2絶縁層は、セラミックスで構成されている請求項4ないし7のいずれか1項に記載の電子デバイス。   The electronic device according to claim 4, wherein the first insulating layer and the second insulating layer of the substrate are made of ceramics. 請求項1ないし8のいずれか1項に記載の電子デバイスを備えていることを特徴とする電子機器。   An electronic apparatus comprising the electronic device according to claim 1. 請求項1ないし8のいずれか1項に記載の電子デバイスを備えていることを特徴とする移動体。   A moving body comprising the electronic device according to claim 1.
JP2014046980A 2014-03-10 2014-03-10 Electronic devices, electronic devices, and moving objects Expired - Fee Related JP6364829B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014046980A JP6364829B2 (en) 2014-03-10 2014-03-10 Electronic devices, electronic devices, and moving objects

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014046980A JP6364829B2 (en) 2014-03-10 2014-03-10 Electronic devices, electronic devices, and moving objects

Publications (3)

Publication Number Publication Date
JP2015171110A true JP2015171110A (en) 2015-09-28
JP2015171110A5 JP2015171110A5 (en) 2017-01-26
JP6364829B2 JP6364829B2 (en) 2018-08-01

Family

ID=54203442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014046980A Expired - Fee Related JP6364829B2 (en) 2014-03-10 2014-03-10 Electronic devices, electronic devices, and moving objects

Country Status (1)

Country Link
JP (1) JP6364829B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020049713A (en) * 2018-09-25 2020-04-02 富士ゼロックス株式会社 Image formation device and substrate
JP2021077672A (en) * 2019-11-05 2021-05-20 株式会社デンソー Electronic apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119241A (en) * 1999-10-21 2001-04-27 Asahi Kasei Corp Semiconductor device for oscillator
JP2008148235A (en) * 2006-12-13 2008-06-26 Daishinku Corp Piezoelectric vibration oscillator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119241A (en) * 1999-10-21 2001-04-27 Asahi Kasei Corp Semiconductor device for oscillator
JP2008148235A (en) * 2006-12-13 2008-06-26 Daishinku Corp Piezoelectric vibration oscillator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020049713A (en) * 2018-09-25 2020-04-02 富士ゼロックス株式会社 Image formation device and substrate
JP2021077672A (en) * 2019-11-05 2021-05-20 株式会社デンソー Electronic apparatus

Also Published As

Publication number Publication date
JP6364829B2 (en) 2018-08-01

Similar Documents

Publication Publication Date Title
JP6241329B2 (en) Electronic devices, electronic devices, and moving objects
US9893733B2 (en) Oscillator, electronic apparatus, and moving object
JP6286884B2 (en) Electronic devices, electronic devices, and moving objects
US20140151105A1 (en) Base substrate, resonator, oscillator, sensor, electronic device, electronic apparatus, and moving object
US9577604B2 (en) Electronic component, oscillator, electronic apparatus, and moving object
CN111464133B (en) Oscillator, electronic apparatus, and moving object
JP6724308B2 (en) Oscillation module, vibrating device, electronic equipment, and moving body
JP7135576B2 (en) Vibrating device, manufacturing method of vibrating device, electronic device and moving object
JP2015171109A (en) Electronic device, electronic apparatus and mobile object
JP6364829B2 (en) Electronic devices, electronic devices, and moving objects
US9825588B2 (en) Oscillator, electronic apparatus, and moving object
JP6405680B2 (en) Electronic devices, electronic devices, and moving objects
JP2014110370A (en) Base substrate, mounting structure, module, electronic equipment, and mobile object
WO2015155995A1 (en) Electronic device, electronic apparatus, and moving body
JP6729643B2 (en) Oscillators, electronic devices and mobiles
JP2015231191A (en) Electronic device and manufacturing method of the same
JP2018026611A (en) Electronic device, method for manufacturing the same, electronic apparatus, and mobile body
JP6044222B2 (en) Vibrating piece, vibrator, electronic device, electronic device, and moving object
JP2015231001A (en) Electronic device and manufacturing method of the same
JP2017085264A (en) Vibration piece, vibrator, oscillator, electronic apparatus, and movable body
JP2017005524A (en) Vibration device, electronic apparatus and base station

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180618

R150 Certificate of patent or registration of utility model

Ref document number: 6364829

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees