JP2015154713A - Ｄｃ／ｄｃコンバータおよび方法 - Google Patents

Abstract

【課題】高周波数コンバータのスイッチング損失を減少させるゼロ電圧スイッチング（ＺＶＳ）コンバータを実現する。
【解決手段】ＤＣ入力電圧を受け付けるインバータ１２は、ＤＣ出力電圧を生成する整流器２０と同様に第１および第２のスイッチ１４、１６を含む。共振タンク１８は、インバータと整流器との間に結合される。コントローラ２６は、４つのスイッチの各々の位相および負荷サイクルを独立的に制御および調整し、それにより、各スイッチが遷移するとゼロ電圧スイッチングが各スイッチで起こるよう構成される。コントローラは、ＤＣ入力電圧、対象出力電圧、および対象出力電流などの入力パラメータを利用して、４つのスイッチの各々の適切な位相および負荷サイクルを決定する。ゼロ電圧スイッチングは、スイッチの遷移中に４つのスイッチの各々で起こり、スイッチ全体の電圧が実質的にゼロになる。
【選択図】図２

Description

本開示はＤＣ／ＤＣコンバータに関し、より詳細には、ゼロ電圧スイッチング（ＺＶＳ）を提供するインバータ／整流器スイッチングＤＣ／ＤＣコンバータ、およびそれらに付随する方法に関する。

スイッチングトポロジは、高効率のＤＣ／ＤＣコンバータ設計において、至る所で使用される。この分野のトポロジは、非絶縁型（例えば、バック、ブースト、Ｃｕｋ他）および絶縁型（例えば、フライバック、フォワード他）コンバータの両方を含む。スイッチングコンバータは、入力電圧ソースからのエネルギーを周期的に引き込み、インダクタおよびコンデンサを含む受動素子に一時的に保存し、入力とは異なってもよい所望の電圧または電流レベルでエネルギーを出力へ伝送することにより、動作する。コンバータは、通常は固定であり、時に可変である周波数で、１つ以上のトランジスタ（ＭＯＳＦＥＴ、ＩＧＢＴＳ他）の周期的なスイッチングに基づいて動作する。

スイッチングＤＣ／ＤＣコンバータの物理的なサイズの減少が、多くの用途において有利である。これは、例えば、携帯用デバイスおよび太陽光発電トポロジにそれぞれ関連する、低電力および高電力ドメインの両方において成り立つ。このようなコンバータのサイズを減少させる技術の１つは、スイッチング周波数を高くすることである。これにより、所与の電力におけるコンバータのサイクルごとのエネルギー保存要件が減少し、結果として、値の減少が可能となり、それに応じて、受動エネルギー保存要素、すなわち、インダクタおよびコンデンサのサイズの減少が可能となる。

しかしながら、スイッチング周波数を高くすると、いくつかの機構によりコンバータの効率が減少する傾向にある。スイッチング損失は、スイッチオフ時のスイッチングデバイス（トランジスタ）の出力静電容量の放電に関し、周波数に伴って上昇する。ゲーティング損失は、（例えば、ＭＯＳＦＥＴベース設計において）トランジスタゲート静電容量の充電および放電に関し、同様に周波数と共に上昇する。さらに、インダクタの磁気コアはより高い周波数で上昇し、結果として、履歴および渦電流効果を主にもたらす。加えて、コアは高電流で飽和する。損失が減少したコアの製造を可能にするために材料が開発されてきた一方で、これは約１０ＭＨｚ以上の十分に高い周波数を使用するのに有利であり、このような周波数で要求されるインダクタンスは十分に低く、これらの制限がないコアレスインダクタが使用され得る。

これらの考察により、高周波数コンバータのスイッチング損失を減少させる準共振および完全共振トポロジの開発が導かれてきた。共振トポロジの主な利点は、ゼロ電圧スイッチング（ＺＶＳ）コンバータの実現であり、これはスイッチングデバイスが切り替えられる一方で、デバイスにわたる電圧はゼロであり、電荷は出力静電容量に保存されない。これにより、スイッチング損失が大幅に減少する。共振スイッチングは、１つ以上のインダクタおよびコンデンサを備える１つ以上の共振タンクを使用して実現され、出力電荷を周期的に保存する。スイッチング信号の時間が調整され、スイッチは、出力電圧がゼロの時に電源オフされる。さらに、一部の完全共振トポロジは、ゲート電荷を共振タンクに周期的に保存することにより、ゲーティング損失が減少または消去される共振ゲーティング技術を実現する。

ＺＶＳを持続させるために、準共振スイッチがオフの間、間隔は準共振タンクの共振期間の半分に固定される。準共振トポロジにおける出力電力の変動率は、どちらも好ましくない特性であるが、可変発振器を必要とし、広帯域電磁妨害（ＥＭＩ）を作り出す、可変周波数制御に限定される。一方で、完全共振トポロジは、固定周波数および固定負荷サイクルで動作する。負荷変動率は、例えば、変化する位相オフセットと並列に、または受動ネットワークを使用して、複数のコンバータを動作させることで実現され、実際の電力と無効電力との切り替えを行う（例えば、米国特許第７，５３５，１３３号参照）。前者の解決策ではシステムのコンポーネント数が大幅に増加するため、小型化の利点が減少し、コストが増加する。後者の解決策では電圧ストレスが上昇し、高効率が持続され得る電圧比および負荷の範囲が限定される。

本明細書において、インバータ、整流器、共振タンク、およびコントローラを有するＤＣ／ＤＣコンバータの様々な実施形態が開示される。インバータは、整流器と同様に、第１および第２のスイッチを含む。共振タンクは、インバータと整流器との間に結合される。コントローラは、４つのスイッチの各々の位相および負荷サイクルを独立的に制御および調整するよう構成され、それにより、各々のスイッチが遷移すると各スイッチでゼロ電圧スイッチングが起こる。コントローラは、ＤＣ入力電圧、対象出力電圧、および対象出力電流などの入力パラメータを利用して、４つのスイッチの各々の適切な位相および負荷サイクルを決定する。ゼロ電圧スイッチングがスイッチの遷移中に４つのスイッチの各々で起こり、スイッチ全体の電圧が実質的にゼロになる。

前述のＤＣ／ＤＣコンバータの変形は、４つのスイッチの各々のゲート信号を提供する共振ゲートドライバを含む。変形は、コンバータスイッチング周波数と等しくてもよく、等しくなくてもよい、共振周波数を有する共振タンクをさらに含む。ＤＣ／ＤＣコンバータは、４つのスイッチの各々で制御信号パラメータを提供するルックアップテーブルを組み込んでもよい。ルックアップテーブルは、異なる負荷の印加に際して、コンバータの反復シミュレーションまたは測定を介して追加されてもよい。ＤＣ／ＤＣコンバータは単一チップにおいて実現されてもよく、金型上に組み立てられる１つ以上のインダクタを有してもよく、および／またはチップキャリアにおいて実現されてもよい。ＤＣ／ＤＣコンバータは、スイッチベースの同期整流器の代わりに、ダイオードベースの非同期整流器を有してもよい。ＤＣ／ＤＣコンバータは、出力フィルタを含んでもよい。ＤＣ／ＤＣコンバータは、第１の整流器スイッチのソースと第２の整流器スイッチのドレインとの間と同様に、第１のインバータスイッチのソースと第２のインバータスイッチのドレインとの間に、共振タンクを接続してもよい。ＤＣ／ＤＣコンバータは、追加的に変圧器を含んでもよい。

ＤＣ電圧をＤＣ電圧に変換する手順または方法は、ＤＣ入力電圧を、第１のインバータスイッチおよび第２のインバータスイッチを使用して第１のＡＣ出力電圧に反転させることを含む。さらに、ＡＣ出力電圧を、共振タンクを介して送信して、第２のＡＣ出力電圧を生成することを含む。さらに、第２のＡＣ出力電圧を、第１の整流器スイッチおよび第２の整流器スイッチを使用してＤＣ出力電圧に整流することを含む。さらに、ＤＣ入力電圧、対象出力電圧、および対象出力電流などの入力パラメータに基づいて、４つのスイッチの各々の位相および負荷サイクルを独立的に制御および調整することを含む。４つのスイッチの各々の位相および負荷サイクルの制御および調整は、各々のスイッチのゼロ電圧スイッチングをもたらす。ゼロ電圧スイッチングはスイッチの遷移中に起こり、スイッチ全体の電圧が実質的にゼロになる。

前述の手順または方法は、制御信号を、配信前に共振ゲートドライバに作用された４つのスイッチの各々のゲートへ配信することを、さらに含んでもよい。本方法は、共振タンク周波数と等しくてもよく、等しくなくてもよい、スイッチング周波数で動作するように４つのスイッチをさらに確立してもよい。制御および調整するステップは、ルックアップテーブルを利用して、各スイッチの適切な位相および負荷サイクルを決定することを、さらに含んでもよい。本方法は、ルックアップテーブルを、変化する負荷でコンバータの反復シミュレーションまたは測定を介して追加することを、さらに含んでもよい。整流するステップは、非同期整流を含んでもよい。本方法は、ＤＣ出力電圧をフィルタリングするステップを、さらに含んでもよい。

本明細書に記載されるＤＣ／ＤＣ変換の実施形態は、非孤立型または孤立型のＤＥクラスまたは他の適切なクラスの、インバータ／整流器スイッチングＤＣ／ＤＣコンバータを動作させることにより、すべてのスイッチのタイミングおよび負荷サイクルを独立的に変化させることによって、すべてのスイッチでゼロ電圧スイッチングを持続させることに関与し得る。これにより、広範囲の電圧および電力にわたる単一コンバータでの高効率電力変換が提供され得る。

上述の概要は、各々の実施形態またはすべての実装を記載することを意図しない。添付の図と共に以下の詳細な説明および請求項を参照することにより、さらに完全に理解されることが明らかとなり、認識されるであろう。

図１は、１つの例示的な実施形態により、ＤＣ／ＤＣコンバータの詳細を図示するブロック図である。 図２は、１つの例示的な実施形態により、ＤＣ／ＤＣコンバータの基本トポロジを図示する概略図である。 図３は、１つの例示的な実施形態により、共振タンク要素を備えるＤＣ／ＤＣコンバータを図示する概略図である。 図４は、１つの例示的な実施形態により、ＤＣ／ＤＣコンバータのスイッチング波形を図示する波形図である。 図５は、１つの例示的な実施形態により、共振ゲートドライバを図示する概略図である。 図６は、１つの例示的な実施形態により、出力フィルタを備えるＤＣ／ＤＣコンバータを図示する概略図である。 図７は、１つの例示的な実施形態により、変圧器を備えるＤＣ／ＤＣコンバータを図示する概略図である。 図８は、１つの例示的な実施形態により、ＤＣ／ＤＣコンバータを図示する概略図である。 図９は、本発明の１つの例により、非同期整流器を備えるＤＣ／ＤＣコンバータを図示する概略図である。 図１０は、１つの例示的な実施形態により、手順を図示するフローチャートである。

図は必ずしも原寸大ではない。図において使用される同様の数字は、同様のコンポーネントを指す。しかしながら、所与の図でコンポーネントを参照するための数字の使用は、同じ数字が付いた別の図のコンポーネントを限定する意図はないことが理解されるであろう。

本開示は、他のクラスのトポロジも同等に適用可能であるが、ＤＥクラスのトポロジに基づく高周波数ＤＣ／ＤＣ電力変換の手法に関する。これは、これらの方針に沿う以下の２つの既定の手法を基礎としており、既定の手法より有利である：固定周波数のＤＥクラスインバータ／整流器、および非同期パルス幅変調（ＡＰＷＭ）共振ＤＣ／ＤＣコンバータ。ＤＥクラスインバータは、固定周波数の固定負荷サイクルコンバータであり、負荷または電圧比を規制する能力が制限されている（例えば、Ｈａｍｉｌｌ，Ｄａｖｉｄ Ｃ．による「Ｃｌａｓｓ ＤＥ Ｉｎｖｅｒｔｅｒｓ ａｎｄ Ｒｅｃｔｉｆｉｅｒｓ ｆｏｒ ＤＣ−ＤＣ Ｃｏｎｖｅｒｓｉｏｎ（ＤＣ−ＤＣ変換のためのＤＥクラスインバータおよび整流器）」Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｐｅｃｉａｌｉｓｔｓ Ｃｏｎｆｅｒｅｎｃｅ，１９９６ ＰＥＳＣ ’９６ Ｒｅｃｏｒｄ．，２７^ｔｈ Ａｎｎｕａｌ ＩＥＥＥ．Ｖｏｌ．１．ＩＥＥＥ，１９９６参照）。ＡＰＷＮコンバータは、可変負荷サイクルを使用して負荷を規制する。さらに、開示される設計は、制御信号の特定の依存性および限定された有効性を考慮すると、ダイオード損失を伴い、同期トポロジへ変換する明確な手段を伴わない、非同期トポロジに限定される。変圧器は、入力−出力の孤立が望ましい場合に利用され得るが、本開示の実施形態に不可欠ではない。

本開示の実施形態は、複数の制御パラメータの準独立同調を介して、比較的に広範囲の電圧比および負荷にわたって、すべてのスイッチ上のゼロ電圧スイッチング（ＺＶＳ）を持続させることにより、高スイッチング周波数に最適化された高効率ＤＣ／ＤＣ電力変換を提供する回路および方法に向けられる。様々な実施形態によると、基本トポロジはＤＥクラスの同期インバータ／整流器の組み合わせであるが、先に述べたように、本設計は他のクラスにも同等に適用可能である。上述のシステムにおいて、制御パラメータの数は、ゼロ（Ｈａｍｉｌｌ）または１（すなわち、負荷サイクル、Ｊａｉｎ）である。同期変換の使用は、ダイオードドロップ損失の消去に伴い、ダイオードベースの設計全体の効率を向上させる。さらに、現在開示されている設計は、固定周波数および単一位相であるという点において、従来の共振および準共振コンバータ全体で有利である。

図１を参照すると、ブロック図は、１つの例示的な実施形態により、ＤＣ／ＤＣコンバータ１０の基本コンポーネントを図示する。示されるように、ＤＣ入力電圧（Ｖ_ＩＮ）は、第１のインバータスイッチ（Ｓ_ｗｉ１）１４および第２のインバータスイッチ（Ｓ_ｗｉ２）１６を有するインバータ１２に提供される。インバータ１２は、入力ＤＣ信号を反転させて第１のＡＣ出力信号を生成する。第１のＡＣ出力信号は、共振タンク１８に供給される。その機能は以下でさらに説明されるが、それにより第２のＡＣ出力信号が生成される。第２のＡＣ出力信号は、第１の整流器スイッチ（Ｓ_ｗｒ１）２２および第２の整流器スイッチ（Ｓ_ｗｒ２）２４を有するインバータ２０に供給される。整流器２０は、ＤＣ出力電圧（Ｖ_ｏｕｔ）を生成する。コントローラ２６は、ＤＣ入力電圧、対象出力電流、および対象出力電圧を含む様々な入力信号を受信する。コントローラ２６は、好ましくはマイクロプロセッサまたは同等のデバイスであり、これらの信号を動作させて、出力制御信号を４つのスイッチ１４、１６、２２、および２４の各々に生じさせる。

図２を参照すると、概略図は、１つの例示的な実施形態により、ＤＣ／ＤＣコンバータ１０の基本トポロジを図示する。ＤＣ／ＤＣコンバータ１０は、ＤＥクラスのインバータステージ（インバータ１２）、接地されたスナバコンデンサ（Ｃ_ｉおよびＣ_ｒ）、共振タンク１８、ＤＥクラスの整流器ステージ（整流器２０）、およびコントローラ２６を備える。インバータ１２および整流器２０は、各々が２つのスイッチを含む。すなわち、それぞれ、第１のインバータスイッチ１４（Ｓ_ｗｉ１）、ソースが接地された第２のインバータスイッチ１６（Ｓ_ｗｉ２）、第１の整流器スイッチ２２（Ｓ_ｗｒ１）およびソースが接地された第２の整流器スイッチ２４（Ｓ_ｗｒ２）である。スイッチ１４、１６、２２、および２４の各々は、ＭＯＳＦＥＴ、ＧａＮ ＨＥＭＴ、または任意の他の種類の電流スイッチングデバイスであり得る。

特に、共振タンク１８の入力は、第１のインバータスイッチ１４（Ｓ_ｗｉ１）のソースおよび第２のインバータスイッチ１６（Ｓ_ｗｉ２）のドレインと接続される。さらに、スナバコンデンサ（Ｃ_ｉおよびＣ_ｒ）がスイッチ１４、１６、２２、および２４の出力と並列であるので、ノードＸ_ｉでの総静電容量は、Ｃ_ｉｔｏｔ＝Ｃ_ｉ＋Ｃ_Ｓｗｉ１＋Ｃ_Ｓｗｉ２であり、ノードＸ_ｒでの総静電容量は、Ｃ_ｒｔｏｔ＝Ｃ_ｒ＋Ｃ_Ｓｗｒ１＋Ｃ_Ｓｗｒ２である。ここで、Ｃ_ＳｗｉｘはスイッチＳ_ｗｉｘの出力静電容量を示し、Ｃ_ＳｗｒｘはスイッチＳ_ｗｒｘの静電容量を示す。一部の実施形態において、コンポーネントおよび構成が許せば、Ｃ_ｉおよび／またはＣ_ｒは消去され得る。

図３を参照すると、概略図は、１つの例示的な実施形態により、開示される共振タンク１８の要素を備える図２のＤＣ／ＤＣコンバータ１０を図示する。共振タンク１８は、図３に示されるように、直列接続されたインダクタおよびコンデンサとして実現され得るが、用途に応じて、より複雑または異なる設計であり得る。

図４を参照すると、波形図は、１つの例示的な実施形態により、ＤＣ／ＤＣコンバータ１０のスイッチング波形を図示する。他の実施形態または動作状態において、制御信号は、大きく異なる傾向にあってよいことに留意されたい。特に、間隔ＩＩ、ＩＶ、ＶＩ、およびＶＩＩＩは、間隔Ｉ、ＩＩＩ、Ｖ、およびＶＩＩより大幅に長くてもよい。加えて、ｔ_ｒ１はｔ_ｉ１と関連する任意の位相オフセットを有してもよく、例えば、ｔ_ｉ２とｔ_ｉ３との間になくてもよい。例示的な実施形態と関連する波形のキー属性は、間隔ＩＩ、ＩＶ、ＶＩ、およびＶＩＩＩがヌルではなく、ｔ_ｉ１〜ｔ_ｉ４およびｔ_ｒ１〜ｔ_ｒ４の関連タイミングがコントローラ２６により設定され得ることである。

図４のインバータ波形の説明が、以下に提供される。時間ｔ_ｉ０で始まる間隔Ｉにおいて、ゲート信号Ｖ_ｇｉ１は（スイッチＳ_ｗｉ１の閾値を超えて）高く、スイッチＳ_ｗｉ１はオン（導通）である。この間隔の間、ノードＸ_ｉはソース電圧Ｖ_ｉｎに近似するため、Ｓ_ｗｉ１を通る電圧は実質的にゼロである。インバータ静電容量Ｃ_ｉｔｏｔは、Ｑ_ｉｏｎ＝Ｃ_ｉｔｏｔ＊Ｖ_ｉｎまで充電される。時間ｔ_ｉ１で、ゲート信号Ｖ_ｇｉ１は、（スイッチＳ_ｗｉ１の閾値より下まで）低く切り替えられ、スイッチＳ_ｗｉ１は実質的にゼロの通過電圧で電源オフされる。間隔ＩＩの間、静電容量Ｃ_ｉｔｏｔは放電され、ノードＸ_ｉで電圧が降下する。この電圧が実質的にゼロ（時間ｔ_ｉ２）に到達すると、スイッチＳ_ｗｉ２は、ゲート信号Ｖ_ｇｉ２を介する実質的にゼロの通過電圧で電源オンされる。間隔ＩＩＩの間、Ｓ_ｗｉ２は、実質的にゼロの通過電圧で維持される。時間ｔ_ｉ３で、スイッチＳ_ｗｉ２は、再び実質的にゼロの通過電圧で電源オフされる。間隔ＩＶの間、静電容量Ｃ_ｉｔｏｔは、時間ｔ_ｉ４でノードＸ_ｉがＶ_ｉｎに到達するまで充電でき、スイッチＳ_ｗｉ１は実質的にゼロの通過電圧で再び電源オンされて、サイクルが完結する。ｔ_ｉ０からｔ_ｉ４までの時間はスイッチングクロックの１周期であり、サイクルは、後続の周期の間、ｔ_ｉ０と同等のｔ_ｉ４で繰り返される。

同時に類似の手法において、スイッチＳ_ｗｒ１およびＳ_ｗｒ２は、図４における波形にしたがって電源オンおよびオフされ、それにより、ノードＸ_ｒで電圧がＶ_ｏｕｔである間、Ｓ_ｗｒ１はオンであり、ノードＸ_ｒで電圧が実質的にゼロである間、Ｓ_ｗｒ２はオンである。さらに、両方のスイッチがオフされて静電容量Ｃ_ｒｔｏｔを充電および放電し、それにより、ゼロ電圧スイッチング（ＺＶＳ）はすべての遷移で取得される。図３の例示的な実施形態において、Ｉ_ｉ＝Ｉ_ｒであることに留意されたい。さらに、一部の負荷および電圧状態下で、すべてのスイッチでＺＶＳを取得可能でなくてもよいことに留意されたい。

コンポーネントの選択にかなりの柔軟性がある一方で、いくつかの制約が考慮されるべきである。図２を見ると、間隔Ｉの間、集積電流Ｉ_ｉは正であるため、正味出力は電圧ソースから引き出され、同様に、間隔ＶＩＩＩの間は正であるため、正味出力は負荷（図示せず）へ配信される。さらに、間隔ＩＩの間の集積電流Ｉ_ｉはＱ_ｉｏｎと同等であり、間隔ＩＶの間の集積電流Ｉ_ｉは−Ｑ_ｉｏｎと同等であるため、静電容量Ｃ_ｉｔｏｔは完全に充電および放電する。これにより、Ｃ_ｉｔｏｔの最大値が所与され、これらの間隔の間、最大電流Ｉ_ｉに伴って直接的に変化する。同様に、対応する間隔の間、Ｃ_ｒｔｏｔを介して充電および放電する集積電流は、Ｑ_ｒｔｏｔと同等である。インダクタにおける抵抗損失は、例えば、図３の実施形態のＤＣ／ＤＣコンバータ１０における電流のピーク電流と比例し、したがって、Ｃ_ｉｔｏｔおよびＣ_ｒｔｏｔのサイズは限定されるべきである。

一方で、各サイクルで共振タンク１８に保存されるエネルギーは、Ｅ＝Ｐ／（２πｆ）により所与され、ここでＰは電力であり、ｆは動作周波数である。インダクタに保存されるエネルギーは、１／２＊Ｌ_ｔａｎｋＩ^２であり、コンデンサに保存されるエネルギーは、１／２＊Ｃ_ｔａｎｋＶ^２である。これにより、共振タンク１８コンポーネントを区分するフレームワークが所与され、より大きいコンポーネント値は、ピーク電流および電圧の減少および最小Ｃ_ｉｔｏｔおよびＣ_ｒｔｏｔの減少をもたらし、より小さいコンポーネント値は、（一般的に）より小さい容積および設置面積を有する。

１つの特定の実施形態において、（理想的なコンポーネントを前提とした）シミュレーションを介して、スイッチング周波数は２０ＭＨｚであり、Ｃ_ｉｔｏｔ＝Ｃ_ｒｔｏｔ＝５００ｐＦであり、図３に示される形状の共振タンク１８は、３２ｎＨインダクタおよび１７．７ｎＦコンデンサを包含することが認証される。Ｖ_ｉｎ＝３００Ｖ、Ｖ_ｏｕｔ＝５００Ｖ、および約２．２ｋＷで動作するために、ＺＶＳを確保するある制御値は、ｔ_ｉ０＝０、ｔ_ｉ１＝１０ｎｓ、ｔ_ｉ２＝１１．３５ｎｓ、ｔ_ｉ３＝４７．８２ｎｓ、（ｔ_ｉ４＝５０ｎｓ他）、ｔ_ｒ０＝１７．１２ｎｓ、ｔ_ｒ１＝３７．１２ｎｓ、ｔ_ｒ２＝３９．１２ｎｓ、ｔ_ｒ３＝６５．３２ｎｓ、（および、ｔ_ｒ４＝６７．１２ｎｓ）である。

回路の動作により、ゲート信号Ｖ_ｇｓｉ１、Ｖ_ｇｓｉ２、Ｖ_ｇｓｒ１、およびＶ_ｇｓｒ２が生成される。これらは、例えば、７つの独立的なパラメータに減少され得る：４つのスイッチのオン時間、負荷サイクル、またはオフ時間（４つのパラメータ）、および、Ｖ_ｇｓｉ１の電源オン時間（または、電源オフ時間）と関連するＶ_ｇｓｉ２、Ｖ_ｇｓｒ１、およびＶ_ｇｓｒ２の電源オン時間（または、電源オフ時間）（３つのパラメータ）。所与のＶ_ｉｎおよび負荷で、パラメータは６つの制約の影響下にある：４つのスイッチ１４、１６、２２、および２４がＺＶＳ条件下で電源オンされること（４つの制約）、出力電圧がＶ_ｏｕｔになること（１つの制約）、および、整流器２０の位相が共振タンク１８を介する電流の位相と正確に連携すること（１つの制約）。

これは、効果が特定の回路設計に依存するが、性能を同調するのに使用され得る、説明されていない自由度を残す。例えば、図３の実施形態において、１つの自由度は、タンクフリーノード（Ｘ_ｆ）電圧を設定するために使用することができ、これは可能な限り低くなるよう最適化されるのがよい。

このように、所与の負荷および入力および出力電圧において、４つのゲート信号の相対的な電源オンおよび電源オフ時間は、１つの自由度により最大で４つのすべてのスイッチ１４、１６、２２、および２４でＺＶＳを持続させる前提条件により制限される。本明細書に開示される例示的な実施形態において、これらの制限は、負荷および電圧状態（例えば、入力電圧、所望の出力電圧、および所望の出力電流）を示す入力パラメータとして取り、４つのゲート信号Ｖ_ｇｉ１、Ｖ_ｇｉ２、Ｖ_ｇｒ１、およびＶ_ｇｒ２を出力するのと同様に生成する、コントローラ２６を利用する制御システムの規則を形成するために使用される。

所望の電流が明確に知られていない可能性を考慮して、制御システムは、検索アルゴリズムを使用して正確なゲート信号を見つけ得る。例えば、一定の負荷を推定し、それによりゲート信号を設定し、出力電流を測定して実際の負荷を決定して、その後、ゲート信号を正確な値に再設定し得る。負荷は出力電圧依存であってよいので、制御システムは、数回このプロセスを反復しなくてはならないこともある。例示的な実施形態において、これらの出力は、例えば、ルックアップテーブルにデジタル処理で保存される。ルックアップテーブルは、コンバータ１０（または、コンバータ１０のシミュレーション）を可能な状況のサブセット下で動作させ、性能を最適化するゲート信号を監視することにより、初めに追加され得る。ルックアップテーブルの代替として、平均化は、コントローラ２６内での自動計算によりゲート信号を生成できるデータに適合していてもよい。

コントローラ２６により生成される制御信号は、スイッチ１４、１６、２２、および２４へ、いくつかの手段のうちの１つを介して配信されてもよい。１つの例示的な実施形態において、高速マイクロプロセッサまたは同等のデバイスは、ゲートパルスを生成して、ＭＯＳＦＥＴなどのゲートドライバデバイスを制御し得る。これには、十分に高速なマイクロプロセッサおよびゲートドライバが利用可能である必要がある。しかしながら、この場合、従来技術で既知の電力コンバータにおけるスイッチングデバイスを駆動するための多くの手段のうちの任意の手段が、使用され得る。この手法は、簡略化の利点を有する。

別の例示的な実施形態において、共振または複共振ゲートドライバが使用され得る。これらのドライバは、スイッチ１４、１６、２２、および２４を駆動するための正弦波台形または近似平方波信号を生成し得る。このような信号を作り出す多くの回路が知られている。駆動波形のパルス幅および位相は、正弦波信号のオフセットおよび位相が変化することにより制御され得る。様々な実施形態にしたがって、いくつかのドライバ間の固定位相関係が必要とされるので、共振信号は波形の駆動を伴って同期される必要がある。図５は、このような同期がどのように達成され得るかの簡略化された例を示す（駆動信号をＮＯＴゲート（インバータ）２８、ついでコンデンサＣ_ｒｔおよびインダクタＬ_ｒｔを有する共振タンク３０、ゲートへ入力）。駆動信号の位相を変化させることは、ゲート信号の位相に影響を及ぼし得る。共振信号は、高速で高電流を生成できるという利点を有すると共に、「共振ゲート」を実現してスイッチングゲート充電を回復させることにより、効率が上がるという利点を有する。

ＤＣ／ＤＣコンバータ１０の別の例示的な実施形態が、図６に示される。このトポロジにおいて、整流器２０の出力は、インダクタＬ_ｏｆおよびコンデンサＣ_ｏｆを有する出力フィルタ３２へ供給される。このような出力フィルタは、用途要件に依存して含まれてもよい。ＤＣ／ＤＣコンバータ１０の別の例示的な実施形態が、図７に示される。ＤＣ／ＤＣコンバータ１０のこの概略図は、変圧器Ｔの使用を介して、昇圧および降圧の両性能を備えるトポロジ全体を提供する整流器１４と誘導的に結合されるインバータ１２を図示する。

上述のＤＣ／ＤＣコンバータ１０の例示的な実施形態が、コントローラ２６への入力としてＤＣ入力電圧、対象出力電流、および対象出力電圧を利用する一方で、任意の数の入力信号および入力信号の種類の変形がコントローラにより使用され、スイッチ１４、１６、２２、および２４の各々への出力信号がゼロ電圧スイッチングをもたらす制御スキームを生成してもよいことに留意されたい（図８参照）。このような入力は、コンバータからのフィードバック信号、例えば、測定出力電圧、測定出力電流、ノードＸ_ｉおよびＸ_ｒ、同様にＩ_ｉおよびＩ_ｒなど、コンバータ１０内の他の位置で測定される電圧または電流、および、それらの任意の組み合わせをさらに含むが、それらに限定されない。出力電圧フィードバックとの唯一の組み合わせ、または出力電流フィードバックとの唯一の組み合わせにおける任意の説明される入力は、ゼロ電圧スイッチング制御システムを確立するのに特に有益な可能性がある。

加えて、上述のＤＣ／ＤＣコンバータ１０の例示的な実施形態が、４つのスイッチの各々に１つずつ、４つの出力を生成するようコントローラ２６を記載している一方で、コントローラ２６は、先に記載された７つの自由度と一致する７つのパラメータ信号まで代替的に出力してもよいことに留意されたい。出力の組み合わせは、４つのオン時間、４つの負荷サイクル、または４つのオフ時間を備える３つの相対的な位相（例えば、３つの相対的なオン時間または３つの相対的なオフ時間）を含んでもよいが、それらに限定されない。その後、パラメータ信号は、出力がスイッチ１４、１６、２２、および、２４のトランジスタゲートと接続される、いくつかのゲートドライバ３８へ進むゲート駆動信号生成器３６へ提供される。

さらに、ＤＣ／ＤＣコンバータ１０の別の例示的な実施形態が、図９の概略図に記載される。上記の記述が同期整流器２０を備えるＤＣ／ＤＣコンバータ１０に焦点を置いている一方で、図９はダイオードベースの非同期整流器３４も使用され得ることを図示する。この構成において、スイッチ２２（Ｓ_ｗｒ１）およびスイッチ２４（Ｓ_ｗｒ２）は、それぞれダイオードＤ１およびＤ２に置換される。したがって、コントローラ２６は、例えばｔ_１、ｔ_２、およびｔ_３の３つの自由度を備える制御信号Ｖ_ｇｉ１およびＶ_ｇｉ２のみを生成しなければならない。このコンバータ用の制御信号を生成するために使用される入力／フィードバックの種類の変形は、コントローラ２６の代替として上記に記載されたものと一致し、７つではなく３つの自由度と一致するパラメータ信号を生成する。

図１０は、ＤＣ電圧をＤＣ電圧に変換する例示的な手順４０を描写するフローチャートであり、以下を使用する：第１のインバータスイッチ１４および第２のインバータスイッチ１６を有するインバータ１２などのインバータ；共振タンク１８などの共振タンク；第１の整流器スイッチ２２および第２の整流器スイッチ２４を有する整流器２０などの整流器；および、コントローラ２６などのコントローラ。手順４０は、ブロック４２で、ＤＣ入力電圧を、第１のインバータスイッチおよび第２のインバータスイッチを使用して第１のＡＣ出力電圧に反転することを含む。手順４０は、ブロック４４で、ＡＣ出力電圧を、共振タンクを介して送信して第２のＡＣ出力電圧を生成し、ブロック４６で、第２のＡＣ出力電圧を、第１の整流器スイッチおよび第２の整流器スイッチを使用して整流することをさらに含む。手順４０は、ブロック４８で、ＤＣ入力電圧、対象出力電圧、および対象出力電流を含む入力パラメータを特定し、スイッチの遷移中に各スイッチのゼロ電圧スイッチングが起こり、スイッチ全体の電圧が実質的にゼロになるという知識に伴って、ブロック５０で、４つのスイッチの各々の位相および負荷サイクルを独立的に制御および調整して、各スイッチのゼロ電圧スイッチングを生成することを、追加的に含む。その後、プロセスは、ブロック４２に戻って繰り返される。上述の手続きステップは、手順４０が必要とするように、任意の順番でおよび／または同時に起こってよいことに留意されたい。

本明細書において開示されるシステム、デバイス、または方法は、本明細書に記載される特徴、構成、方法の１つ以上、または、それらの組み合わせを含んでもよい。例えば、デバイスまたは方法は、以下に記載される特徴および／またはプロセスの１つ以上を含むよう実現されてもよい。このようなデバイスまたは方法は、本明細書に記載される特徴および／またはプロセスのすべてを含む必要はないが、有用な構成および／または機能性を提供する選択された特徴および／またはプロセスを含むよう実現されてよいことを意図している。

様々な改良および追加が、上述された開示の実施形態になされ得る。したがって、本開示の範囲は、上述の特定の実施形態によって限定されるべきではなく、以下に明記される請求項、および、それらの同等物によってのみ規定されるべきである。

Claims (10)

1. 第１のインバータスイッチおよび第２のインバータスイッチを備えるインバータであって、前記インバータは、ＤＣ入力電圧を受信してＡＣ出力電圧を前記インバータの出力で供給するよう構成される、インバータと、
   前記インバータの前記出力と結合され、ＤＣ出力電圧を整流器の出力で供給する、前記整流器と、
   前記インバータと前記整流器との間に結合される共振タンクと
   複数の入力パラメータに基づいて、前記第１のインバータスイッチおよび前記第２のインバータスイッチの各々の位相および負荷サイクルを独立的に制御および調整し、それにより、インバータスイッチの各々のゼロ電圧スイッチング（ＺＶＳ）が有効になり、持続されるよう構成されるコントローラであって、スイッチが遷移する時間中に各スイッチでＺＶＳが起こり、スイッチ全体の電圧が実質的にゼロになる、コントローラと、
   を備える、ＤＣ／ＤＣコンバータ。
2. 前記整流器は、第１および第２のダイオードを有するダイオード整流器を備える、請求項１に記載のＤＣ／ＤＣコンバータ。
3. 前記複数の入力パラメータは、ＤＣ入力電圧、前記コンバータの対象出力電流、前記コンバータの対象出力電圧、前記コンバータの測定出力電流、前記コンバータの測定出力電圧、前記コンバータ内からの測定電流、および前記コンバータ内からの測定電圧のうちの１つ以上を備える、請求項２に記載のＤＣ／ＤＣコンバータ。
4. 前記整流器は第１の整流器スイッチおよび第２の整流器スイッチを備え、前記コントローラは、前記複数の入力パラメータに基づいて、前記第１および第２の整流器スイッチの各々の位相および負荷サイクルを追加的に調整して、それにより、前記整流器スイッチの各々のゼロ電圧スイッチング（ＺＶＳ）が有効になり、持続される、請求項１に記載のＤＣ／ＤＣコンバータ。
5. 前記第１のインバータスイッチ、第２のインバータスイッチ、第１の整流器スイッチ、および第２の整流器スイッチの各々はトランジスタを備える、請求項４に記載のＤＣ／ＤＣコンバータ。
6. 第１のインバータスイッチおよび第２のインバータスイッチを備えるインバータであって、前記インバータは、ＤＣ入力電圧を受信し、ＡＣ出力電圧を前記インバータの出力で供給するよう構成される、インバータと、
   前記インバータの前記出力を受信し、ＡＣ出力電圧を共振タンクの出力で供給するよう構成される、前記共振タンクと、
   前記共振タンクの前記出力を受信し、ＡＣ出力電圧を変圧器の出力で供給するよう構成される、前記変圧器と、
   前記変圧器の前記出力を受信し、ＤＣ出力電圧を整流器の出力で供給するよう構成される前記整流器であって、前記整流器は、第１の整流器スイッチおよび第２の整流器スイッチを備える、整流器と、
   前記入力電圧、対象出力電圧、および対象出力電流に基づいて、前記第１のインバータスイッチ、前記第２のインバータスイッチ、前記第１の整流器スイッチ、および前記第２の整流器スイッチの各々の位相および負荷サイクルを独立的に制御および調整し、それにより、前記インバータスイッチおよび整流器スイッチの各々のゼロ電圧スイッチング（ＺＶＳ）が有効になり、持続されるよう構成されるコントローラであって、ＺＶＳは、前記スイッチが遷移する時間中に各スイッチで起こり、前記スイッチ全体の電圧が実質的にゼロになる、コントローラと、
   を備える、ＤＣ／ＤＣコンバータ。
7. 前記インバータ、前記共振タンク、前記変圧器、および前記整流器は、単一チップにおいて実現される、請求項６に記載のＤＣ／ＤＣコンバータ。
8. 前記コンバータはインダクタを含み、前記インダクタは金型上に組み立てられる、請求項６に記載のＤＣ／ＤＣコンバータ。
9. 前記インバータ、前記共振タンク、前記変圧器、および前記整流器は、単一チップキャリア内にすべて包括される、請求項６に記載のＤＣ／ＤＣコンバータ。
10. 前記共振タンクは、前記第１のインバータスイッチのソースおよび前記第２のインバータスイッチのドレインと接続され、前記第１の整流器スイッチのソースおよび前記第２の整流器スイッチのドレインとさらに接続される、請求項６に記載のＤＣ／ＤＣコンバータ。

Images