JP2015149645A - Strip line - Google Patents
Strip line Download PDFInfo
- Publication number
- JP2015149645A JP2015149645A JP2014022009A JP2014022009A JP2015149645A JP 2015149645 A JP2015149645 A JP 2015149645A JP 2014022009 A JP2014022009 A JP 2014022009A JP 2014022009 A JP2014022009 A JP 2014022009A JP 2015149645 A JP2015149645 A JP 2015149645A
- Authority
- JP
- Japan
- Prior art keywords
- line
- surface ground
- width
- characteristic impedance
- strip line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Waveguides (AREA)
Abstract
Description
本発明は、例えば化合物半導体高速ＩＣに好適な高周波伝送線路であるストリップ線路に関するものである。 The present invention relates to a strip line which is a high-frequency transmission line suitable for a compound semiconductor high-speed IC, for example.
ストリップ線路は、簡潔な構造によって伝送路を構成することができることから、高周波伝送線路として広く使われている（非特許文献１参照）。図６（Ａ）は従来のストリップ線路の構造を示す平面図、図６（Ｂ）は図６（Ａ）のＢ−Ｂ線断面図である。ストリップ線路は、図６（Ａ）、図６（Ｂ）に示すように、表面に導体Ｌ３が形成され、裏面に導体Ｌ１が形成された板状の誘電体１０の内部に線状の導体Ｌ２を形成した構造を持ち、電磁波を伝達する伝送線路である。線状の導体Ｌ２が伝送線路で、表面と裏面の導体Ｌ３，Ｌ１はＧＮＤになっている。図６（Ａ）、図６（Ｂ）では、伝送線路の幅をＷ、長さをＬとしている。 The strip line is widely used as a high-frequency transmission line because the transmission line can be configured with a simple structure (see Non-Patent Document 1). 6A is a plan view showing the structure of a conventional strip line, and FIG. 6B is a cross-sectional view taken along the line BB of FIG. 6A. As shown in FIGS. 6A and 6B, the strip line has a linear conductor L2 inside a plate-like dielectric 10 in which a conductor L3 is formed on the front surface and a conductor L1 is formed on the back surface. It is a transmission line that has a structure in which an electromagnetic wave is transmitted. The linear conductor L2 is a transmission line, and the conductors L3 and L1 on the front surface and the back surface are GND. 6A and 6B, the width of the transmission line is W and the length is L.
ストリップ線路の場合、特性インピーダンスＺ0を決定するものとして、線路幅Ｗと誘電体１０の厚さＴと誘電体１０の誘電率εｒが挙げられるが、誘電体１０の厚さＴや誘電率εｒは簡単には変えることが出来ない。そこで通常、ＩＣ設計では線路幅Ｗを変化させ、線路の特性インピーダンスＺ0を所望の値に設定している。 In the case of a strip line, the characteristic impedance Z 0 is determined by the line width W, the thickness T of the dielectric 10, and the dielectric constant εr of the dielectric 10. The thickness T of the dielectric 10 and the dielectric constant εr are exemplified. Cannot be changed easily. Therefore, normally, in IC design, the line width W is changed and the characteristic impedance Z 0 of the line is set to a desired value.
しかしながら、ＩＣチップの小型化および低コスト化や線路の損失の低減が求められるアプリケーションに対しては、線路幅Ｗにも制約が生じる。具体的には、ＩＣチップの小型化のためには、線路幅Ｗを小さくする必要があり、線路の伝送損失の低減のためには、線路幅Ｗを大きくする必要がある。したがって、チップサイズと線路の伝送損失とに要求値がある場合には、許容される線路幅Ｗの範囲が制限される。この結果、線路の特性インピーダンスＺ0を所望の値に設定することが困難であった。 However, the line width W is also limited for applications that require reduction in size and cost of the IC chip and reduction in line loss. Specifically, it is necessary to reduce the line width W in order to reduce the size of the IC chip, and it is necessary to increase the line width W in order to reduce transmission loss of the line. Therefore, when there are required values for the chip size and the transmission loss of the line, the allowable range of the line width W is limited. As a result, it has been difficult to set the characteristic impedance Z 0 of the line to a desired value.
本発明は、上記課題を解決するためになされたもので、特性インピーダンスを所望の値に設定することができるストリップ線路を提供することを目的とする。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a strip line capable of setting a characteristic impedance to a desired value.
本発明のストリップ線路は、誘電体の表面に形成された表面グランドと、前記誘電体の裏面に形成された裏面グランドと、前記表面グランドと前記裏面グランドとの間の前記誘電体中に形成された信号線路とを備え、前記表面グランドと前記裏面グランドの各々に前記信号線路の信号伝搬方向に沿ってギャップが設けられていることを特徴とするものである。
また、本発明のストリップ線路の１構成例は、信号伝搬方向に沿った前記信号線路の中心線の水平位置と、前記表面グランドと前記裏面グランドの各々に設けられたギャップの中心線の水平位置とが一致することを特徴とするものである。
また、本発明のストリップ線路の１構成例において、前記表面グランドに設けられたギャップの幅ａと前記裏面グランドに設けられたギャップの幅ｂとは、前記信号線路の所望の幅Ｗとストリップ線路の特性インピーダンスＺ0の所望の値とに応じて設定される。
The strip line of the present invention is formed in the dielectric between the front surface ground formed on the surface of the dielectric, the back surface ground formed on the back surface of the dielectric, and the front surface ground and the back surface ground. And a gap is provided in each of the front surface ground and the back surface ground along the signal propagation direction of the signal line.
Also, one configuration example of the strip line according to the present invention includes a horizontal position of a center line of the signal line along a signal propagation direction, and a horizontal position of a center line of a gap provided in each of the front surface ground and the back surface ground. And are in agreement with each other.
Further, in one configuration example of the strip line of the present invention, the width a of the gap provided in the front surface ground and the width b of the gap provided in the back surface ground are determined by the desired width W of the signal line and the strip line. Is set in accordance with a desired value of the characteristic impedance Z 0 .
本発明によれば、表面グランドと信号線路と裏面グランドとを備えたストリップ線路において、信号線路の信号伝搬方向に沿って表面グランドと裏面グランドの各々にギャップを設け、これらのギャップの幅ａ，ｂの値を適宜調節することによって、線路幅を一定に保持したまま（すなわち、トレードオフの関係にある信号線路のサイズとストリップ線路の伝送損失とを一定に保持したまま）、ストリップ線路の特性インピーダンスを所望の値に設定することができる。また、ギャップの幅ａ，ｂの値を適宜調節することにより、ストリップ線路の特性インピーダンスを一定に保持したまま、チップサイズと伝送損失の要求条件から最適な線路幅を設定することができる。つまり、チップサイズと伝送損失はトレードオフの関係にあるので、ＩＣチップの小型化が求められるアプリケーションにおいては、特性インピーダンスを一定に保持できる範囲において、線路幅を小さく設定することができ（伝送損失は大きくなる）、ストリップ線路の伝送損失の低減が求められるアプリケーションにおいては、特性インピーダンスを一定に保持できる範囲において、線路幅を大きく設定することができる。 According to the present invention, in a strip line having a front surface ground, a signal line, and a back surface ground, a gap is provided in each of the front surface ground and the back surface ground along the signal propagation direction of the signal line, and the widths a, By appropriately adjusting the value of b, the characteristic of the strip line is maintained while keeping the line width constant (that is, keeping the signal line size and the transmission loss of the strip line in a trade-off relationship constant). The impedance can be set to a desired value. Further, by appropriately adjusting the values of the gap widths a and b, it is possible to set an optimum line width from the chip size and transmission loss requirement conditions while keeping the characteristic impedance of the strip line constant. In other words, since chip size and transmission loss are in a trade-off relationship, in applications where IC chip miniaturization is required, the line width can be set small within a range where the characteristic impedance can be kept constant (transmission loss). In an application where reduction of the transmission loss of the strip line is required, the line width can be set large within a range where the characteristic impedance can be kept constant.
以下、本発明の実施の形態について図面を参照して説明する。図１（Ａ）は本実施の形態に係るストリップ線路の構造を示す平面図、図１（Ｂ）は図１（Ａ）のＡ−Ａ線断面図である。本実施の形態のストリップ線路は、板状の誘電体１０の表面に形成された板状の導体からなる表面グランドＬ３と、誘電体１０の裏面に形成された板状の導体からなる裏面グランドＬ１と、表面グランドＬ３および裏面グランドＬ１と平行になるように誘電体１０中に形成された帯状の導体からなる信号線路Ｌ２とを備え、誘電体１０の表面に表面グランドＬ３が無く気体（空気）で満たされた領域であるギャップ１１が信号線路Ｌ２の信号伝搬方向（図１（Ａ）上下方向）に沿って形成され、誘電体１０の裏面に裏面グランドＬ１が無く気体（空気）で満たされた領域であるギャップ１２が信号線路Ｌ２の信号伝搬方向に沿って形成されていることを特徴としている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1A is a plan view showing a structure of a strip line according to the present embodiment, and FIG. 1B is a cross-sectional view taken along line AA of FIG. The strip line of the present embodiment includes a surface ground L3 made of a plate-like conductor formed on the surface of the plate-like dielectric 10, and a back surface ground L1 made of a plate-like conductor formed on the back surface of the dielectric 10. And a signal line L2 made of a strip-shaped conductor formed in the dielectric 10 so as to be parallel to the front surface ground L3 and the back surface ground L1, and there is no surface ground L3 on the surface of the dielectric 10, and gas (air) 1 is formed along the signal propagation direction (vertical direction in FIG. 1A) of the signal line L2, and the back surface of the dielectric 10 is filled with gas (air) without the back surface ground L1. A
本実施の形態では、信号線路Ｌ２の厚みを１μｍ、表面グランドＬ３の厚みを１μｍ、裏面グランドＬ１の厚みを１μｍとした。なお、表面グランドＬ３と裏面グランドＬ１との間に信号線路Ｌ２を挿入する場合、導体の厚みよりも誘電体１０の厚みの方がストリップ線路の特性に強く影響を及ぼし、また信号を伝送した場合、電荷は導体の内部に一様に分布するのではなく、表面に集中するので、本発明の場合、信号線路Ｌ２と表面グランドＬ３と裏面グランドＬ１の厚みは上記の数値に限定されるものではない。 In the present embodiment, the thickness of the signal line L2 is 1 μm, the thickness of the front surface ground L3 is 1 μm, and the thickness of the back surface ground L1 is 1 μm. When the signal line L2 is inserted between the front surface ground L3 and the back surface ground L1, the thickness of the dielectric 10 has a stronger influence on the characteristics of the strip line than the thickness of the conductor, and the signal is transmitted. In the present invention, the thicknesses of the signal line L2, the front surface ground L3, and the back surface ground L1 are not limited to the above values because the charges are not uniformly distributed inside the conductor but concentrated on the surface. Absent.
ギャップ１１は、信号伝搬方向に沿った信号線路Ｌ２の中心線ａ0の水平位置（図１（Ｂ）の左右方向の位置）とギャップ１１の中心線ｂ0の水平位置とが一致するように配置される。同様に、ギャップ１２は、信号伝搬方向に沿った信号線路Ｌ２の中心線ａ0の水平位置とギャップ１２の中心線ｃ0の水平位置とが一致するように配置される。
In the
信号伝搬方向と垂直な方向におけるギャップ１１の幅ａとギャップ１２の幅ｂの値を調節することにより、信号線路Ｌ２の線路幅Ｗを一定に保持したまま、ストリップ線路の特性インピーダンスＺ0を変化させることが可能となる。また、ギャップ１１の幅ａとギャップ１２の幅ｂの値を調節すれば、ストリップ線路の特性インピーダンスＺ0を一定に保持したまま、線路幅Ｗを任意に設定することが可能となる。表面グランドＬ３と信号線路Ｌ２間の距離をＸ、信号線路Ｌ２と裏面グランドＬ１間の距離をＹとすると、幅ａ，ｂの値の変化がストリップ線路の特性インピーダンスＺ0の変化に及ぼす影響は、距離ＸおよびＹが小さいほど大きくなる。
ストリップ線路の特性インピーダンスＺ0は式（１）で表される。
By adjusting the width a of the
The characteristic impedance Z 0 of the strip line is expressed by equation (1).
ここで、Ｒはストリップ線路の単位長あたりの直列抵抗（Ω）、Ｌはストリップ線路の単位長あたりの直列インダクタンス（Ｈ）、Ｇはストリップ線路の単位長あたりの並列コンダクタンス（Ｓ）、Ｃはストリップ線路の単位長あたりの並列静電容量（Ｆ）である。 Here, R is a series resistance (Ω) per unit length of the strip line, L is a series inductance (H) per unit length of the strip line, G is a parallel conductance (S) per unit length of the strip line, and C is This is the parallel capacitance (F) per unit length of the strip line.
ギャップ１１，１２の幅ａ＝ｂ＝０の場合（ギャップ１１，１２が存在しない場合）、並列静電容量Ｃや並列コンダクタンスＧの値が大きくなり、ストリップ線路の特性インピーダンスＺ0は小さくなる。この時の特性インピーダンスＺ0の値をＺ1とする。
ギャップ１１，１２の幅ａ＝ｂ＝∞の場合（表面グランドＬ３と裏面グランドＬ１が存在しない場合）、並列静電容量Ｃや並列コンダクタンスＧの値が小さくなり、ストリップ線路の特性インピーダンスＺ0は大きくなる。この時の特性インピーダンスＺ0の値をＺ2とする。
When the width a = b = 0 of the
When the widths a = b = ∞ of the
ギャップ１１，１２の幅ａ，ｂが０〜∞の間では、幅ａ，ｂの値を調節することにより、ストリップ線路の特性インピーダンスＺ0をＺ1〜Ｚ2の間で任意に決定することができる。
When the widths a and b of the
また、信号線路Ｌ２の線路幅Ｗを大きくすると、並列静電容量Ｃや並列コンダクタンスＧの値が大きくなり、ストリップ線路の特性インピーダンスＺ0は小さくなる。この特性インピーダンスＺ0の減少分を、ギャップ１１，１２の幅ａ，ｂの値の調節によって補償することで、特性インピーダンスＺ0を一定に保持したまま、線路幅Ｗの値をある範囲内で任意に設定することができる。
Further, when the line width W of the signal line L2 is increased, the values of the parallel capacitance C and the parallel conductance G are increased, and the characteristic impedance Z 0 of the strip line is decreased. By compensating for the decrease in the characteristic impedance Z 0 by adjusting the values of the widths a and b of the
なお、式（１）によると、ストリップ線路の特性インピーダンスＺ0は周波数の関数である。すなわち、低周波数（ＧＨｚ以下）では特性インピーダンスＺ0は高くなり、高周波数になるにつれて特性インピーダンスＺ0は低くなる。ただし、数十ＧＨｚ以上になると、特性インピーダンスＺ0は周波数に殆ど依存しない値となる。本実施の形態では、高周波数（ＧＨｚオーダー）の信号を伝送するストリップ線路を想定しているので、ストリップ線路の特性インピーダンスＺ0は周波数によって殆ど変動しない。以下の例で示す特性インピーダンスＺ0および伝送損失ＴＬの値は周波数６０ＧＨｚの信号を伝送した場合のものである。 According to the equation (1), the characteristic impedance Z 0 of the strip line is a function of frequency. That is, the characteristic impedance Z 0 at a low frequency (GHz hereinafter) becomes high, the characteristic impedance Z 0 as becomes higher frequency becomes lower. However, when the frequency is several tens of GHz or more, the characteristic impedance Z 0 becomes a value almost independent of the frequency. In the present embodiment, since a strip line that transmits a high-frequency (GHz order) signal is assumed, the characteristic impedance Z 0 of the strip line hardly varies depending on the frequency. The values of characteristic impedance Z 0 and transmission loss TL shown in the following example are those when a signal with a frequency of 60 GHz is transmitted.
裏面グランドＬ１と信号線路Ｌ２と表面グランドＬ３の材料としてＡｕ（金）を使用し、誘電体１０としてベンゾシクロブテン（ＢＣＢ）基板（εｒ＝２．７、（文献「酒井啓之他，“ＢＣＢ誘電体を用いた低損失ミリ波フリップチップＩＣ”，電子情報通信学会技術研究報告．ＥＤ，電子デバイス９６（４６２），Ｐ４１−４６，１９９７−０１−２４」参照））を用いた、線路長３００μｍ（図１（Ａ）の上下方向の長さ）のストリップ線路の特性インピーダンスＺ0の変化を図２に示す。ここでは、表面グランドＬ３と信号線路Ｌ２間の距離Ｘ＝１．０μｍ、信号線路Ｌ２と裏面グランドＬ１間の距離Ｙ＝１．０μｍとした。 Au (gold) is used as the material of the back surface ground L1, the signal line L2, and the front surface ground L3, and the benzocyclobutene (BCB) substrate (εr = 2.7 as the dielectric 10) (references “Hiroyuki Sakai et al.,” BCB Dielectric Line length of 300 μm using a low-loss millimeter-wave flip-chip IC using a body ”, IEICE technical report. ED, electronic device 96 (462), P41-46, 1997-01-24”). FIG. 2 shows a change in the characteristic impedance Z 0 of the strip line (length in the vertical direction in FIG. 1A). Here, the distance X between the front surface ground L3 and the signal line L2 is 1.0 μm, and the distance Y between the signal line L2 and the rear surface ground L1 is 1.0 μm.
図２の２０がギャップ１１，１２の幅ａ＝ｂ＝∞の場合の特性インピーダンスＺ0の変化を示し、２１が幅ａ＝ｂ＝０μｍの場合の特性インピーダンスＺ0の変化を示している。幅ａ＝ｂ＝∞の場合は、帯状の信号線路Ｌ２のみが存在する従来の孤立配線となり、幅ａ＝ｂ＝０μｍの場合は、表面グランドＬ３と裏面グランドＬ１が有ってギャップ１１，１２が無い従来のストリップ線路となる。本実施の形態のストリップ線路の構成は、ギャップ１１，１２の幅ａ，ｂの値が０＜ａ＜∞、０＜ｂ＜∞の場合であり、図２の２０と２１の間のエリアが本実施の形態のストリップ線路の特性インピーダンスＺ0となる。
20 in Figure 2 indicates the change in the characteristic impedance Z 0 when the width a = b = ∞ of
図３は線路幅Ｗを６μｍに固定した場合のギャップ１１，１２の幅ａ，ｂとストリップ線路の特性インピーダンスＺ0との関係を示す図である。シミュレーションの簡素化のため、ここではａ＝ｂに設定している。また、ａ＝ｂ＝∞の場合、シミュレーションの収束性が悪いため、信号線路Ｌ２の端から線路幅方向に上下３０μｍ離れたところに表面グランドＬ３と裏面グランドＬ１があるものとしてシミュレーションを行っている。
FIG. 3 is a diagram showing the relationship between the widths a and b of the
図２、図３より、ギャップ１１，１２の幅ａ，ｂの値を変化させることで、図２の２０の値（ａ＝ｂ＝∞の時のＺ0＝Ｚ2）から図２の２１の値（ａ＝ｂ＝０の時のＺ0＝Ｚ1）までの範囲で、線路幅Ｗを変えることなく、特性インピーダンスＺ0を任意に設定可能なことが分かる。また、ギャップ１１の幅ａ，ｂの値を変化させることで、特性インピーダンスＺ0を変化させずに、線路幅Ｗを任意に設定可能なことが分かる。例えば特性インピーダンスＺ0を５０Ωに固定した場合、ギャップ１１，１２の幅ａ，ｂの値を０〜∞まで変化させることにより、線路幅Ｗを３．４μｍ〜数十μｍの範囲で変化させることができる。
2 and 3, by changing the values of the widths a and b of the
裏面グランドＬ１と信号線路Ｌ２と表面グランドＬ３の材料としてＡｕ（金）を使用し、誘電体１０としてベンゾシクロブテン（ＢＣＢ）基板（εｒ＝２．７）を用いた、線路長３００μｍのストリップ線路の伝送損失ＴＬの変化を図４に示す。図２、図３の場合と同様に、表面グランドＬ３と信号線路Ｌ２間の距離Ｘ＝１．０μｍ、信号線路Ｌ２と裏面グランドＬ１間の距離Ｙ＝１．０μｍとした。 Strip line having a line length of 300 μm using Au (gold) as the material of the back surface ground L1, the signal line L2, and the front surface ground L3, and using a benzocyclobutene (BCB) substrate (εr = 2.7) as the dielectric 10 FIG. 4 shows the change in the transmission loss TL. As in the case of FIGS. 2 and 3, the distance X between the front surface ground L3 and the signal line L2 was set to 1.0 μm, and the distance Y between the signal line L2 and the rear surface ground L1 was set to 1.0 μm.
図４の４０がギャップ１１，１２の幅ａ＝ｂ＝∞の場合の伝送損失ＴＬの変化を示し、４１が幅ａ＝ｂ＝０μｍの場合の伝送損失ＴＬの変化を示している。幅ａ＝ｂ＝∞の場合は、帯状の信号線路Ｌ２のみが存在する従来の孤立配線となり、幅ａ＝ｂ＝０μｍの場合は、表面グランドＬ３と裏面グランドＬ１が有ってギャップ１１，１２が無い従来のストリップ線路となる。本実施の形態のストリップ線路の構成は、ギャップ１１，１２の幅ａ，ｂの値が０＜ａ＜∞、０＜ｂ＜∞の場合であり、図４の４０と４１の間のエリアが本実施の形態のストリップ線路の伝送損失ＴＬとなる。
4 shows a change in the transmission loss TL when the width a = b = ∞ of the
図５は線路幅Ｗを６μｍに固定した場合のギャップ１１，１２の幅ａ，ｂとストリップ線路の伝送損失ＴＬとの関係を示す図である。図４、図５より、ギャップ１１，１２の幅ａ，ｂの値を変化させることにより、ストリップ線路の伝送損失ＴＬの値も変化することが分かる。
FIG. 5 is a diagram showing the relationship between the widths a and b of the
図３より、例えば線路幅Ｗを６μｍに固定すると、信号線路Ｌ２が孤立配線の場合（ａ＝ｂ＝∞の場合）、特性インピーダンスＺ0が大きくなることが分かる。ａ＝ｂ＝∞で、線路幅Ｗ＝６μｍの場合、特性インピーダンスＺ0＝９２Ωである。また、表面グランドＬ３と裏面グランドＬ１が有ってギャップ１１，１２が無いストリップ線路の場合（ａ＝ｂ＝０μｍ）、特性インピーダンスＺ0が小さくなることが分かる。ａ＝ｂ＝０μｍで、線路幅Ｗ＝６μｍの場合、特性インピーダンスＺ0＝２２Ωである。このように、ギャップ１１，１２の幅ａ，ｂの値を変化させることにより、ストリップ線路の特性インピーダンスＺ0を２２〜９２Ωの範囲で変化させることができる。
From FIG. 3, for example, when the line width W is fixed to 6 μm, the characteristic impedance Z 0 increases when the signal line L2 is an isolated wiring (when a = b = ∞). When a = b = ∞ and the line width W = 6 μm, the characteristic impedance Z 0 = 92Ω. Further, it can be seen that the characteristic impedance Z 0 is small in the case of a strip line having the front surface ground L 3 and the back
図５より、例えば線路幅Ｗを６μｍに固定すると、信号線路Ｌ２が孤立配線の場合（ａ＝ｂ＝∞の場合）、伝送損失ＴＬが小さくなることが分かる。ａ＝ｂ＝∞で、線路幅Ｗ＝６μｍの場合、伝送損失ＴＬは０．２６ｄＢである。また、表面グランドＬ３と裏面グランドＬ１が有ってギャップ１１，１２が無いストリップ線路の場合（ａ＝ｂ＝０μｍ）、伝送損失ＴＬが大きくなることが分かる。ａ＝ｂ＝０μｍで、線路幅Ｗ＝６μｍの場合、伝送損失ＴＬは０．６２ｄＢである。このように、ギャップ１１，１２の幅ａ，ｂの値を変化させることにより、ストリップ線路の伝送損失ＴＬを０．２６〜０．６２ｄＢの範囲で変化させることができる。
From FIG. 5, it can be seen that, for example, when the line width W is fixed to 6 μm, the transmission loss TL becomes small when the signal line L2 is an isolated wiring (when a = b = ∞). When a = b = ∞ and the line width W = 6 μm, the transmission loss TL is 0.26 dB. It can also be seen that the transmission loss TL increases when the strip line has the front surface ground L3 and the back surface ground L1 and does not have the
例えば、光通信用受信モジュールに使用されるトランスインピーダンスアンプ（ＴＩＡ）の入出力インピーダンスは５０Ωであるため、インピーダンス不整合による反射の影響を低減するためには、ストリップ線路の特性インピーダンスＺ0も５０Ωであることが望ましい。
線路幅Ｗ＝６μｍの場合、ギャップ１１，１２の幅ａ＝ｂ＝８μｍに設定すると、特性インピーダンスＺ0を５０Ωに設定することができる。
For example, since the input / output impedance of a transimpedance amplifier (TIA) used in a receiving module for optical communication is 50Ω, in order to reduce the influence of reflection due to impedance mismatch, the characteristic impedance Z 0 of the strip line is also 50Ω. It is desirable that
In the case of the line width W = 6 μm, the characteristic impedance Z 0 can be set to 50Ω by setting the widths a = b = 8 μm of the
以上のように、本実施の形態では、表面グランドＬ３と信号線路Ｌ２と裏面グランドＬ１とを備えたストリップ線路において、表面グランドＬ３と裏面グランドＬ１の各々にギャップ１１，１２を設け、ギャップ１１，１２の幅ａ，ｂの値を適宜調節することにより、線路幅Ｗを一定に保持したまま（すなわち、トレードオフの関係にある信号線路Ｌ２のサイズとストリップ線路の伝送損失とを一定に保持したまま）、ストリップ線路の特性インピーダンスＺ0を所望の値に設定することができる。また、ギャップ１１，１２の幅ａ，ｂの値を適宜調節することにより、ストリップ線路の特性インピーダンスＺ0を一定に保持したまま、チップサイズと伝送損失の要求条件から最適な線路幅Ｗを設定することができる。
なお、本実施の形態では、シミュレーションの簡素化のためにａ＝ｂに設定しているが、ギャップ１１，１２の幅ａ，ｂの値は個別に設定できることは言うまでもない。
As described above, in the present embodiment, in the strip line including the front surface ground L3, the signal line L2, and the back surface ground L1, the
In this embodiment, a = b is set to simplify the simulation, but it goes without saying that the widths a and b of the
本発明は、ＩＣ等に用いる高周波伝送線路に適用することができる。 The present invention can be applied to a high-frequency transmission line used for an IC or the like.
Ｌ１…裏面グランド、Ｌ２…信号線路、Ｌ３…表面グランド、１０…誘電体、１１，１２…ギャップ。 L1 ... back surface ground, L2 ... signal line, L3 ... front surface ground, 10 ... dielectric, 11, 12 ... gap.
Claims (3)
前記誘電体の裏面に形成された裏面グランドと、
前記表面グランドと前記裏面グランドとの間の前記誘電体中に形成された信号線路とを備え、
前記表面グランドと前記裏面グランドの各々に前記信号線路の信号伝搬方向に沿ってギャップが設けられていることを特徴とするストリップ線路。 A surface ground formed on the surface of the dielectric;
A back surface ground formed on the back surface of the dielectric;
A signal line formed in the dielectric between the front surface ground and the back surface ground,
A strip line, wherein a gap is provided in each of the front surface ground and the back surface ground along a signal propagation direction of the signal line.
信号伝搬方向に沿った前記信号線路の中心線の水平位置と、前記表面グランドと前記裏面グランドの各々に設けられたギャップの中心線の水平位置とが一致することを特徴とするストリップ線路。 The stripline according to claim 1, wherein
A strip line characterized in that a horizontal position of a center line of the signal line along a signal propagation direction coincides with a horizontal position of a center line of a gap provided in each of the front surface ground and the back surface ground.
前記表面グランドに設けられたギャップの幅ａと前記裏面グランドに設けられたギャップの幅ｂとは、前記信号線路の所望の幅Ｗとストリップ線路の特性インピーダンスＺ0の所望の値とに応じて設定されることを特徴とするストリップ線路。 The stripline according to claim 1 or 2,
The width a of the gap provided in the front surface ground and the width b of the gap provided in the back surface ground depend on a desired width W of the signal line and a desired value of the characteristic impedance Z 0 of the strip line. Stripline characterized by being set.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014022009A JP2015149645A (en) | 2014-02-07 | 2014-02-07 | Strip line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014022009A JP2015149645A (en) | 2014-02-07 | 2014-02-07 | Strip line |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015149645A true JP2015149645A (en) | 2015-08-20 |
Family
ID=53892697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014022009A Pending JP2015149645A (en) | 2014-02-07 | 2014-02-07 | Strip line |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015149645A (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997044850A1 (en) * | 1996-05-22 | 1997-11-27 | E.I. Du Pont De Nemours And Company | Open ground transmission line circuits |
| JP2001044712A (en) * | 1999-07-28 | 2001-02-16 | Ricoh Co Ltd | Strip line |
| US20060071739A1 (en) * | 2004-10-04 | 2006-04-06 | Jimmy Hsu | Signal transmission structure |
| JP2006157646A (en) * | 2004-11-30 | 2006-06-15 | Sony Corp | Wiring board |
| JP2009032874A (en) * | 2007-07-26 | 2009-02-12 | Toshiba Corp | Printed circuit board |
-
2014
- 2014-02-07 JP JP2014022009A patent/JP2015149645A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997044850A1 (en) * | 1996-05-22 | 1997-11-27 | E.I. Du Pont De Nemours And Company | Open ground transmission line circuits |
| JP2001044712A (en) * | 1999-07-28 | 2001-02-16 | Ricoh Co Ltd | Strip line |
| US20060071739A1 (en) * | 2004-10-04 | 2006-04-06 | Jimmy Hsu | Signal transmission structure |
| JP2006157646A (en) * | 2004-11-30 | 2006-06-15 | Sony Corp | Wiring board |
| JP2009032874A (en) * | 2007-07-26 | 2009-02-12 | Toshiba Corp | Printed circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10418708B2 (en) | Wideband antenna | |
| US9544059B2 (en) | Optical module, optical transceiver, printed circuit board, and flexible printed circuit board | |
| US10777868B2 (en) | Waveguide comprising first and second dielectric parts, where the first dielectric part comprises two or more separate dielectric parts | |
| US10088733B2 (en) | Segmented traveling wave optical modulators and related methods | |
| US20120235764A1 (en) | Structure of transmission line for data communication and method for designing the same | |
| US11233303B2 (en) | High frequency filter | |
| US20130161077A1 (en) | Differential signal transmission circuit and method for manufacturing same | |
| TWI617083B (en) | Antenna structure and wireless communication device using same | |
| TWI663785B (en) | Electronic device, and radio-frequency device and signal transmission component thereof | |
| CN103762420A (en) | Terahertz wave back cavity type chip-loaded antenna | |
| EP2341576A1 (en) | A waveguide | |
| JP6270762B2 (en) | IC circuit | |
| JP2016018969A (en) | Optical module, optical transmitter receiver module and flexible substrate | |
| JP2012213146A (en) | High-frequency conversion circuit | |
| JP6502844B2 (en) | Optical semiconductor device | |
| US11101533B2 (en) | Radio frequency device | |
| JP2014171154A (en) | Microstrip line | |
| JP2015149645A (en) | Strip line | |
| KR101750282B1 (en) | A wave guide for chip-to-chip communication and a semiconductor package comprising the same | |
| US9647310B2 (en) | Coplanar waveguide transmission line structure configured into non-linear paths to define inductors which inhibit unwanted signals and pass desired signals | |
| JP2015103833A (en) | Microstrip line | |
| US10153238B2 (en) | Electrical channel including pattern voids | |
| US10680333B2 (en) | Loop antenna | |
| KR20150057673A (en) | Directional coupler device with high isolation characteristics | |
| JP2010206084A (en) | Ic module device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170613 |