JP2015144374A - 信号伝送装置及び符号化処理方法 - Google Patents
信号伝送装置及び符号化処理方法 Download PDFInfo
- Publication number
- JP2015144374A JP2015144374A JP2014017233A JP2014017233A JP2015144374A JP 2015144374 A JP2015144374 A JP 2015144374A JP 2014017233 A JP2014017233 A JP 2014017233A JP 2014017233 A JP2014017233 A JP 2014017233A JP 2015144374 A JP2015144374 A JP 2015144374A
- Authority
- JP
- Japan
- Prior art keywords
- encoding
- signals
- signal lines
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
【課題】符号化により隣り合う信号が同一方向に同時に遷移する数を減少させ、電磁放射ノイズを低減する。
【解決手段】隣り合う複数の信号線によって信号を送受信する信号伝送装置において、前記複数の信号線の中の隣り合う2つの信号線により送受信される信号の極性遷移の方向が同時に同一になる確率を前記複数の信号線全体として低くするように符号化処理する符号化回路を具備する送信回路と、前記符号化処理された信号を前記符号化処理前の信号に復号化する復号回路を具備する受信回路と、を含む。
【選択図】図3
【解決手段】隣り合う複数の信号線によって信号を送受信する信号伝送装置において、前記複数の信号線の中の隣り合う2つの信号線により送受信される信号の極性遷移の方向が同時に同一になる確率を前記複数の信号線全体として低くするように符号化処理する符号化回路を具備する送信回路と、前記符号化処理された信号を前記符号化処理前の信号に復号化する復号回路を具備する受信回路と、を含む。
【選択図】図3
Description
本発明は信号伝送装置及び符号化処理方法に関するものである。
近年、半導体デバイスの微細化技術の進歩による集積回路の高速化に伴って、集積回路を使用する電子機器においても大量の情報を高速に処理できるようになってきている。しかしながら、その高速化に伴い、プリント基板上に搭載された集積回路間の信号伝送において電磁放射ノイズが大きくなり、それに対するEMI(Electro Magnetic Interference)の対策が重要となってきている。
プリント基板上の配線パターンによっては、頻りに極性遷移する信号の配線が多数並走することもあり、このような場合に信号の変化に伴う電磁放射ノイズの発生が顕著となる。特にプリント基板上で隣り合う配線に流れる信号が同時に、かつ同一方向に極性遷移する場合、この信号の変化に伴う電磁放射ノイズは隣り合う配線同士で同相となるため、大きな電磁放射ノイズとなる。
このような電磁放射ノイズに対し、例えば特許文献1などにはパラレル信号の偶数番目と奇数番目などに分けて遅延させ、同時に極性遷移しないようにする技術が開示されている。
特許文献1などに開示された技術を使用すれば、確かにプリント基板上で隣り合う配線に流れる信号が同時に、かつ同一方向に極性遷移することを防止することはできる。
しかしながら、遅延などのアナログ的手法による電磁放射ノイズ対策は高速化に反するものであり、実際には適用できる場合が限られてしまう。
そこで、本発明では、符号化により隣り合う信号が同一方向に同時に遷移する数を減少させ、電磁放射ノイズを低減することを目的とする。
本願に係る代表的な信号伝送装置は、隣り合う複数の信号線によって信号を送受信する信号伝送装置において、前記複数の信号線の中の隣り合う2つの信号線により送受信される信号の極性遷移の方向が同時に同一になる確率を前記複数の信号線全体として低くするように符号化処理する符号化回路を具備する送信回路と、前記符号化処理された信号を前記符号化処理前の信号に復号化する復号回路を具備する受信回路と、を含むことを特徴とする。
また、本願は送信される信号の符号化処理方法としても把握される。
本発明によれば、符号化により隣り合う信号が同一方向に同時に遷移する数を減少させることができ、これにより電磁放射ノイズを低減することができる。
以下、図面を用いて好ましい実施の形態を説明する。
複数の配線の電磁放射ノイズが同相となる場合とは逆に、隣り合う配線で伝送される信号の極性が、同時かつ反対方向に極性遷移する場合、一方の信号の極性遷移によって発生する電磁放射ノイズは、他方の信号の極性遷移によって発生する電磁放射ノイズと互いに相殺し合うため、ノイズの発生は抑制される。
このため、LSIやFPGA等の集積回路の入出力部分において、符号化回路及び復号化回路を備え、符号化回路が隣り合う配線で伝送される信号を同時に同一方向に極性遷移する確率を低くし、かつ同時に反対方向に極性遷移する確率を高くするように、符号化処理を行う。図1のタイミングチャートに示すように、配線による複数の信号伝送ラインDATA[0]〜[5]において、配線が隣り合う信号の極性遷移が常に反対方向となるためには、パラレル方向の信号列が常に“0”と“1”の交番パターンである必要がある。この場合、信号のビット数に依らず、“0101…”、“1010…”の2パターンのみの符号列でしか情報を伝えることができないため、完全な交番パターンのみで情報の伝達を行うことは現実的には困難であるが、符号化処理によって、理想である交番パターンに近似させることにより、電磁放射ノイズが同相となる確率を低く、また、電磁放射ノイズが相殺される確率を高くすることができる。
図2に示すように、プリント基板21上に搭載される集積回路22−0、22−1内の入出力インターフェース部に符号化回路と復号化回路を備えることによって、集積回路22−0と集積回路22−1との間を接続する複数の信号配線25における信号の変化に伴う電磁放射ノイズの発生を低減することができる。また、符号化回路と復号化回路を備える箇所は集積回路22−0、22−1同士の接続に限らず、送信側・受信側の双方がそれぞれに対応した符号化回路・復号回路を具備さえしていれば、例えば、集積回路22−1とメモリモジュール23との間の信号配線26や、コネクタ24を介した複数のプリント基板21間のフラットケーブルなどによる接続、或いは図示を省略した装置間の接続等で使用してもよい。
図3は信号伝送装置の構成の例を示す図である。信号伝送装置は符号化回路31−0を具備する信号伝送回路32と、復号化回路33−0を具備する信号伝送回路34とから構成される。符号化回路31−0には転送データとしてnビットのデータが入力される。ここで、nビットとは2ビット以上の任意のビット数である。符号化回路31−0は入力されたnビットのデータに対し、“0”と“1”の交番パターンに近づける符号化処理を行う。この符号化により(n+1)ビットに冗長化したのち、符号化後の符号化データを信号伝送回路34へ送信する。復号化回路33−0には信号伝送回路32より受信した(n+1)ビットの符号化データが入力される。復号化回路33−0は入力された(n+1)ビットの符号化データに復号化処理を行い、元のnビットの転送データに復号して出力する。
データの送受信を双方向とした場合、信号伝送回路32は符号化回路31−0に加えて復号化回路33−1を具備し、信号伝送回路34は復号化回路33−0に加えて符号化回路31−1を具備する。そして、各々の回路間を(n+1)ビットの信号伝送ライン(例えばバスライン)で接続することにより、常時双方向のデータ送受信が可能となる。また、符号化回路31−2と復号化回路33−2および復号化回路33−3と符号化回路31−3との間のように(n+1)ビットのバスラインを双方向の信号伝送で共有することによって、信号伝送ラインの配線数を節約しながら双方向のデータ送受信を可能としてもよい。
なお、信号伝送回路32、34は他の構成であってもよい。例えば、信号伝送回路32は復号化回路33−1を具備しなくてもよいし、符号化回路31−0を複数個具備し、これに対応して信号伝送回路34は復号化回路33−0を複数個具備してもよく、信号伝送回路32は符号化回路31−0と復号化回路33−1の両方を具備して復号化回路33−1は信号伝送回路34以外の回路と接続するなどしてもよい。以下では、符号化回路31−0〜31−3などをまとめて符号化回路31と表し、復号化回路33−0〜33−3などをまとめて復号化回路33と表す。
図4を参照して、符号化回路31における符号化処理の手順の例を説明する。なお、説明の便宜のため、ここでは全体的な手順を説明し、各ステップの詳しい内容については、後に図面を用いて説明する。また、手順として説明するが、1つの転送データに関する手順であり、すべての手順が完了する前に他の転送データの手順を開始してもよく、以下で説明する例えばステップS65とステップS66は同時に実行してもよい。そして、論理回路として実装してもよいし、プロセッサなどの回路におけるソフトウェアとして実装してもよい。
まず、符号化回路31は転送データの入力を受け付ける(ステップS61)。符号化回路31は入力された転送データにおいて、隣接するビット間の極性変化点の数を計測する(ステップS62)。符号化回路31は入力された転送データにおいて、隣接するビット間の境界総数の半数を反転・非反転閾値とし、前記極性変化点の数が、反転・非反転閾値以上か、未満かを判定する(ステップS63)。ステップS63において、前記極性変化点の数が前記反転・非反転閾値以上であった場合、符号化回路310は転送データに冗長ビットとして“0”を1ビット付与し(ステップS64)、(n+1)ビットの符号化データとして送信する(ステップS67)。
ステップS63において、前記極性変化点の数が前記反転・非反転閾値を下回る場合、符号化回路310は転送データの信号極性を1ビットおきに反転する(ステップS65)。また、冗長ビットとして“1”を1ビット付与し(ステップS66)、(n+1)ビットの符号化データとして送信する(ステップS67)。
図5を参照して、ステップS62の隣接ビット間の極性変化点の数を計測する例を説明する。極性変化点の数は、nビットの転送データ71において、下位(n−1)ビットに当たる符号列L72と上位(n−1)ビットに当たる符号列U73との間のハミング距離Dを算出することによって、計測することができる。ハミング距離Dを算出すために、符号化回路31は符号列L72と符号列U73とで対応するビット位置それぞれでビット値のEOR(排他的論理和)演算を行う。この演算結果として得られる符号列81のビットは、それぞれ転送データ71の各ビットにおける隣接ビットとの極性関係を示している。すなわち、符号列81において、h0のビットにおける“1”の値は、転送データ710におけるb0のビットとその一つ上位のb1のビットとの極性関係が、“01”もしくは“10”の反転の関係にあることを示す。また、符号列81において、h1のビットにおける“0”の値は、転送データ71におけるb1のビットとその一つ上位のb2のビットとの極性関係が、“00”もしくは“11”の非反転の関係にあることを示す。もし、転送データ71が、図1に示すような、最も理想的な交番パターンであった場合は、符号列81は常に全ビットが“1”の値となる。符号列81において“1”の値となるビットが多いほど、交番パターンに近いといえる。
次に、符号化回路31は、演算結果である符号列81の中の“1”の個数をカウントし、そのカウント数すなわちハミング距離Dを算出する。こうして求められるハミング距離Dの値が、転送データ71における隣接ビット間の極性変化点の数を表している。
ステップS63にて行う判定の内容を説明する。符号化回路31は、ステップS62にて算出した極性変化点の数と反転・非反転閾値との大小比較を行い、極性変化点の数が反転・非反転閾値以上か未満かを判定する。反転・非反転閾値は、nビットの転送データにおける隣り合うビット間の境界総数の半数であり、反転・非反転閾値をTとすると、Tは以下の式により求められる。
符号化回路31は、以下で説明する符号化処理によって、符号化後のデータにおける極性変化点の数が常に隣接ビット間の境界の半数以上となるように符号化を行い、符号化後の送信データパターンを相対的に交番パターンに近づける。
図6Aを参照して、ステップS64にて行う符号化処理の例を説明する。符号化回路31は、ステップS63の判定にて極性変化点の数が反転・非反転閾値の半数以上(D≧T)である場合、すなわち、隣接ビット間の境界の半数以上で極性変化する場合、nビットの転送データ91の最上位ビット(MSB)に冗長ビットとして“0”を1ビット付与し、これを符号化データ92とする。
また、図6Bを参照して、ステップS65及びステップS66にて行う符号化処理の内容を説明する。符号化回路31は、ステップ63にて、極性変化点の数が反転・非反転閾値の半数未満(D<T)であると判定した場合、すなわち、隣接ビット間の境界の半数未満でしか極性変化しない場合は、転送データ101のビットの値を1ビットおきに反転する符号化を行う。図6Bにおいて、符号化回路31はnビットの転送データ101の内の奇数ビット位置(b1、b3、b5、…)のビットの値を反転した符号列を作成し、符号列のMSBに冗長ビットとして“1”を1ビット付与し、これを符号化データ102とする。
図7を参照して、符号化回路31の構成の例を説明する。なお、以下で説明する回路構成は一例であり、以上で説明した符号化処理を実現できるものであれば、どのような回路構成であるかは問わない。
図7において、符号化回路31は判定処理部111と符号化処理部112との二つの回路ブロックから構成され、符号化回路31に入力されたnビットの転送データ113を判定処理部111と符号化処理部112に入力する。ここでは、nビットを6ビットとする。判定処理部111は入力された転送データ113により反転・非反転の判定を行い、その判定結果114を符号化処理部112に入力する。符号化処理部112は、判定結果114の入力に従い、転送データ113に反転もしくは非反転の符号化処理を行い、符号化データ115として出力する。符号化データ115のビット数は符号化処理により冗長ビットが付与されるため(n+1)ビットとなる。
次に、判定処理部111の回路構成の例を説明する。判定処理部111は(n−1)個のEORゲート121−0〜121−4(以下、EORゲート121−0〜121−4をまとめてEORゲート121と表す)とD<T検出回路122とから構成される。判定処理部111は、EORゲート121により隣接する各ビット同士のEOR演算を行い、D<T検出回路122に入力する。判定処理部111は、D<T検出回路122によりEORゲート121によって求めたEOR演算結果の内の“1”の個数を数え、その個数Dと反転・非反転閾値Tとの大小比較を行う。大小比較の結果、D<Tの場合は、判定結果114に反転の判定を表す符号として“1”を出力する。また、D≧Tの場合は、判定結果114に非反転の判定を表す符号として“0”を出力する。
次に、符号化処理部112の回路構成の例を説明する。符号化処理部112は、n/2個(nが奇数の場合は(n−1)/2個)のNOTゲート131−0〜131−2(以下、まとめてNOTゲート131と表す)と、n/2個(nが奇数の場合は(n−1)/2個)の2入力のマルチプレクサ132−0〜132−2(以下、まとめてマルチプレクサ132と表す)とから構成される。符号化処理部112は、入力された転送データ113の内の偶数番目のビット位置(b0、b2、b4)の信号をそのまま符号化データ115として出力する。符号化処理部112は、入力された転送データ113の内の奇数番目のビット位置(b1、b3、b5)の信号をマルチプレクサ132の一方のデータ入力に入力し、NOTゲート131により同ビット位置の信号を反転した信号をマルチプレクサ132のもう一方のデータ入力に入力する。符号化処理部112は、判定処理部111より入力される判定結果114を全てのマルチプレクサ132の選択制御入力に入力する。符号化処理部112は、マルチプレクサ132により、判定結果114が“1”の場合すなわち反転の判定の場合はNOTゲート131により反転した方の信号を選択し、判定結果114が“0”の場合すなわち非反転の判定の場合は反転しない方の信号を選択し、符号化データ115として出力する。また、符号化処理部112は判定結果114の信号を冗長ビットとして符号化データ115のMSBに出力する。
図8を参照して、復号化回路33における復号化処理の手順の例を説明する。なお、説明の便宜のため、ここでは全体的な手順を説明し、各ステップの詳しい内容については、後に図面を用いて説明する。また、手順として説明するが、受信した1つの符号化データに関する手順であり、すべての手順が完了する前に他の符号化データを受信して手順を開始してもよく、以下で説明する例えばステップS144とステップS145は同時に実行してもよい。そして、論理回路として実装してもよいし、プロセッサなどの回路におけるソフトウェアとして実装してもよい。
まず、復号化回路33は(n+1)ビットの符号化データを受信する(ステップS141)。復号化回路33は、受信した符号化データのMSBの値を参照し、その値が“0”か“1”の判定を行う(ステップS142)。ステップ142において、MSBの値が“0”の場合、復号化回路33は受信した符号化データのMSBを1ビット削除し(ステップS143)、nビットの復号化データを出力する(ステップS146)。
ステップS142において、MSBの値が“1”の場合、復号化回路33は受信した符号化データのMSBを1ビット削除する(ステップS144)。復号化回路33は、受信した符号化データの信号極性を1ビットおきに反転する(ステップS145)。そして、復号化回路33はnビットの復号化データを出力する(ステップS146)。
図6Aを参照して、ステップS143にて行う復号化処理を説明する。復号化回路33は、ステップ142の判定において、MSBの値が“0”であると判定された場合、(n+1)ビットの受信データ151のMSBを1ビット削除し、残った下位nビットを復号化データ152とする。
図6Bを参照して、ステップ144及びステップ145にて行う復号化処理を説明する。復号化回路33は、ステップ142の判定においてMSBの値が“1”であると判定された場合、(n+1)ビットの受信データ161の内のMSBを1ビット削除する。また、残った下位nビットのデータの信号極性を1ビットおきに反転する。すなわち(r1、r3、r5、…)のビットを反転し、反転後の符号列を復号化データ162とする。
図9を参照して、復号化回路33の構成の例を説明する。なお、以下で説明する回路構成は一例であり、以上で説明した復号化処理を実現できるものであれば、どのような回路構成であるかは問わない。
図9において、復号化回路33は(n+1)ビットの受信データ172を復号化処理部171に入力する。ここでは、nビットを6ビットとする。復号化処理部171は、入力された受信データ172に復号処理を行い、nビットの復号化データ173を出力する。復号化処理部171は、n/2個(nが奇数の場合は、(n−1)/2個)のNOTゲート181−0〜181−2(以下、まとめてNOTゲート181と表す)と、n/2個の(nが奇数の場合は、(n−1)/2個の)2入力のマルチプレクサ182−0〜182−2(以下、まとめてマルチプレクサ182と表す)とから構成される。復号化処理部171は、入力された受信データ172の内のMSBの信号を全てのマルチプレクサ182の選択制御入力に入力する。また、復号化処理部171は、入力された受信データ172の内のMSBを除く偶数番目のビット位置(r0、r2、r4)の信号をそのまま復号化データ173として出力する。復号化処理部171は、入力された受信データ172の内のMSBを除く奇数番目のビット位置(r1、r3、r5)の信号をマルチプレクサ182の一方のデータ入力に入力し、NOTゲート181により同ビット位置の信号を反転した信号をマルチプレクサ182のもう一方のデータ入力に入力する。復号化処理部171は、マルチプレクサ182により、受信データ172のMSBが“1”の場合はNOTゲート181により反転した方の信号を選択し、受信データ172のMSBが“0”の場合は反転しない方の信号を選択し、復号化データ173として出力する。
図7と図9で示したように符号化回路31と復号化回路33は、いずれも少数の論理ゲートによって比較的簡易に実現できるため、回路規模としては小規模に実装が可能である。また、時間軸方向の信号の変化を見ることなく符号化が可能であるため、処理時間においては論理ゲートによる少量のゲート遅延が存在する程度である。そして、符号化・復号化処理に伴うレイテンシはほとんど問題にならない。
図10のタイミングチャートは8ビットの入力に対して符号化処理を行った例である。符号化前の波形に比べて符号化後の波形では隣り合う信号が同一方向に同時遷移する数が減少する。例えば、t3において符号化前は4であるのに対し、符号化後は0となり、t4において符号化前は3であるのに対し、符号化後は1となっている。ただし、t7のように符号化前が1であるのに対し、符号化後も1というように同じ数の場合もある。また、符号化前の波形において信号の遷移が無い期間t1〜t3に対し、符号化後の波形においても信号遷移が起きない。このように符号化前の信号が一定値を保持する期間においては、符号化後の信号においても常に一定値が保持されるため、符号化により信号の遷移が発生することはない。
以上で説明したように、符号化により隣り合う信号が同一方向に同時に遷移する数を減少させ、理想である交番パターンへ近似させることができ、電磁放射ノイズを低減できる。
実施例1は1ビットのみの冗長ビットで符号化・復号化を行えることが利点であるが、一方で、符号化対象である転送データ全体に対して、一意に1ビットおきの反転符号化処理を行うか、或いは行わないかの二通りの符号化処理を行うことしかできない。そこで、実施例2では、冗長ビットのビット数を2ビット以上に拡張して、符号化の分解能を向上する符号化回路及び復号化回路の例を説明する。
図11は信号伝送装置の構成の例を示す図である。基本的には図3を用いて説明した構成と同じであるため、詳細な説明は省略するが、符号化回路201と復号化回路203とを接続するバスラインが(n+x)ビットである点で図3に示した構成とは異なる。このxの値は2以上の自然数であり、冗長ビットのビット数である。
図12を参照して、符号化回路201におけるグループの概要を説明する。符号化回路201に入力されるnビットの転送データを複数のビットグループに組分けし、各グループに対して冗長ビットを1ビットずつ設けることによって、グループ毎に個別の符号化処理を行う。図12の例に示すように、例えばグループG1〜グループGxのx組のグループに組分けを行ったとすると、符号化後のデータのビット長は(n+x)ビットとなる。グループの組数xは任意として構わないが、各グループ内のビット数は2ビット以上とし、各グループ内のビット位置は隣接するように構成される。
以下では、nビットの転送データをnAビットのグループGAとnBビットのグループGBの二つの組に組分けした場合を例に取って、符号化処理の手順を説明する。また、符号化処理の手順は図6を用いて説明した実施例1の流れと同じであるため、図6に示した各ステップについて説明する。
図13を参照して、実施例2におけるステップS62の極性変化点の数を計測する方法を説明する。図13の転送データ71の内で組分けを行ったグループの各々に対して、個別にハミング距離Dの算出を行う。すなわち、図13において、符号化回路201はnビットの転送データ71の下位(n−1)ビットに当たる符号列L72と上位(n−1)ビットに当たる符号列U73とで対応するビット位置それぞれでEOR演算を行う。この演算結果として得られた符号列81の内のグループGAに含まれるビットすなわち符号列81の上位(nA−1)ビットに含まれる“1”の個数をカウントし、そのカウント数をハミング距離DAとして算出する。また、同様にグループGBに含まれるビット位置すなわち符号列81の下位nBビットに含まれる“1”の個数をカウントし、そのカウント数をハミング距離DBとして算出する。
次に、実施例2におけるステップ63で行う判定の処理を説明する。図13の転送データ71の内で組分けを行ったグループの各々に対して、個別に反転・非反転閾値を定義する。すなわち、グループGAに対する反転・非反転閾値をTA、グループGBに対する反転・非反転閾値をTBとすると、TAとTBはそれぞれ以下の式により求められる。
TAの値は、グループGAにおける隣り合うビット間の境界総数の半数である。また、TBの値は、グループGBにおける隣り合うビット間の境界の総数に、グループGAのLSBとグループGBのMSBとの境界を加えた数の半数である。符号化回路201は、ハミング距離DA、DBの値と前記の反転・非反転閾値TA、TBとでそれぞれ大小比較を行い、グループGA、グループGBの各々に対して、個別に、極性変化点の数が反転・非反転閾値以上か未満かを判定する。
図14を参照して、実施例2におけるステップS64、S65、S66で行う符号化処理の内容を説明する。符号化回路201は、ステップS63にてハミング距離DAの値が反転・非反転閾値TA未満(DA<TA)であると判定した場合、或いはハミング距離DBの値が反転・非反転閾値TB未満(DB<TB)であると判定した場合、nビットの転送データ251における奇数ビット位置(b1、b3、b5、…)のビットの内で未満であると判定されたグループに属するビットの値を反転する。図14ではDA<TAかつDB≧TBと判定された場合の符号化の例を表している。図14において、符号化回路201は、nビットの転送データ251における(b1、b3、b5、…)のビットの内でDA<TAと判定されたグループGAに含まれるビットすなわち上位nAビットに含まれるビットのみを値を反転し、DB≧TBと判定されたグループGBに含まれるビットすなわち下位nBビットに関しては符号化後もそのままの値を保持する。また、符号化データ252のMSBにグループGAに対して反転の符号化処理を行ったことを示す冗長ビットとして“1”を付与し、符号化データ252のMSBより2番目のビットにグループGBに対して非反転の符号化処理を行ったことを示す冗長ビットとして“0”を付与する。なお、冗長ビットのビット位置の割り当てに関しては、符号化回路201と復号化回路203の両方で共通となるように規定していれば、図14に示した位置とは異なる位置であってもよい。
図15を参照して、符号化回路201の構成の例を説明する。なお、以下で示す回路構成は一例であり、以上で説明した符号化処理を実現できるものであれば、どのような回路構成であるかは問わない。
図15において、符号化回路201は判定処理部261と符号化処理部262との二つの回路ブロックから構成され、符号化回路201に入力されたnビットの転送データ263を判定処理部261と符号化処理部262に入力する。ここではnビットを8ビットとする。判定処理部261は入力されたnビットの転送データ263よりグループGA、及びグループGBの信号群の各々について反転・非反転の判定を行い、その判定結果264を符号化処理部262に入力する。符号化処理部262は判定結果264の入力に従い、転送データ263のグループGAとグループGBの各々の信号群に対し、反転もしくは非反転の符号化処理を行い、冗長ビットを付与して(n+2)ビットの符号化データ265として出力する。
次に、判定処理部261の回路構成の例を説明する。判定処理部261は(n−1)個のEORゲート271−0〜271−6(以下、まとめてEORゲート271と表す)と、DA<TA検出回路272−1とDB<TB検出回路272−0とから構成される。判定処理部261は、EORゲート271により隣接する各ビット同士のEOR演算を行い、得られた演算結果の内の上位(nA−1)ビットをDA<TA検出回路272−1に入力し、下位nBビットをDB<TB検出回路272−0に入力する。判定処理部261は、DA<TA検出回路272−1によりEOR演算結果の内で上位(nA−1)ビットに含まれる“1”の個数を数え、その個数DAと反転・非反転閾値TAとの大小比較を行う。大小比較の結果がDA<TAの場合は、判定結果264−1に反転の判定を表す符号として“1”を出力する。また、DA≧TAの場合は、判定結果264−1に非反転の判定を表す符号として“0”を出力する。また、判定処理部261は、DB<TB検出回路272−0によりEOR演算結果の内の下位nBビットに含まれる“1”の個数を数え、その個数DBと反転・非反転閾値TBとの大小比較を行う。大小比較の結果がDB<TBの場合は、判定結果264−0に反転の判定を表す符号として“1”を出力する。また、DB≧TBの場合は、判定結果264−0に非反転の判定を表す符号として“0”を出力する。
次に、符号化処理部262の回路構成の例を説明する。符号化処理部262は、n/2個(nが奇数の場合は(n−1)/2個)のNOTゲート281−0〜281−3とn/2個(nが奇数の場合は(n−1)/2個)の2入力のマルチプレクサ282−0〜282−3とから構成される。符号化処理部262は、入力された転送データ263の内の偶数番目のビット位置(b0、b2、b4、b6)の信号をそのまま符号化データ265として出力する。符号化処理部262は、入力された転送データ263の内の奇数番目のビット位置(b1、b3、b5、b7)の信号をマルチプレクサ282−0〜282−3の一方のデータ入力に入力し、NOTゲート281−0〜281−3により同ビット位置の信号を反転した信号をマルチプレクサ282−0〜282−3のもう一方のデータ入力に入力する。符号化処理部262は、判定処理部261より入力される判定結果2640−1をグループGAの信号群に接続されるマルチプレクサ282−2〜282−3の選択制御入力に入力し、判定処理部261より入力される判定結果264−0をグループGBの信号群に接続されるマルチプレクサ282−0〜282−1の選択制御入力に入力する。
符号化処理部262は、マルチプレクサ282−0〜282−3により、判定結果264−1もしくは判定結果264−0が“1”の場合すなわち反転の判定の場合は、NOTゲート281−0〜281−3により反転した方の信号を選択し、判定結果264−1もしくは判定結果264−0が“0”の場合すなわち非反転の判定の場合は、反転しない方の信号を選択し、符号化データ265として出力する。符号化処理部262は、判定結果264−1と判定結果264−0の信号を冗長ビットとして、符号化データ265のMSBとMSBより2番目のビットにそれぞれ出力する。
図14を参照して、復号化回路203で行う復号化処理を説明する。復号化回路203は、(n+2)ビットの受信データ291の内のMSBの冗長ビットであるrn+1とMSBより2番目の冗長ビットであるrnの値により、グループGAとグループGBの各々の符号列に対して反転処理を行うか否かを判定する。図14の例では、受信データ291のMSBの冗長ビットの値が“1”であり、MSBより2番目の冗長ビットの値が“0”であることから、受信データ291のMSB側の冗長2ビットを除く(r1、r2、r3、…)のビット位置の内のグループGAに属するビットすなわち上位nAビットに含まれる奇数ビット位置の値を反転し、グループGBに属するビットすなわち下位nBビットに関しては復号化後もそのままの値を保持する。
図16を参照して、復号化回路203の構成の例を説明する。なお、以下で示す回路構成は一例であり、以上で説明した復号化処理を実現できるものであれば、どのような回路構成であるかは問わない。
図16において、復号化回路203は(n+2)ビットの受信データ302を復号化処理部301に入力する。ここで、nビットを8ビットとする。復号化処理部301は、入力された受信データ302に復号処理を行い、nビットの復号化データ303として出力する。復号化処理部301は、n/2個(nが奇数の場合は(n−1)/2個)のNOTゲート311−0〜311−3とn/2個(nが奇数の場合は(n−1)/2個)の2入力のマルチプレクサ312−0〜312−3とから構成される。復号化処理部301は、入力された受信データ302の内のMSBの冗長2ビットを除く偶数番目のビット位置(r0、r2、r4、r6)の信号をそのまま復号化データ303として出力する。復号化処理部301は、入力された受信データ302の内のMSBの冗長2ビットを除く奇数番目のビット位置(r1、r3、r5、r7)の信号をマルチプレクサ312−0〜312−3の一方のデータ入力に入力し、NOTゲート311−0〜311−3により同ビット位置の信号を反転した信号をマルチプレクサ312−0〜312−3のもう一方のデータ入力に入力する。復号化処理部301は、入力された受信データ302の内のMSBの信号をグループGAの信号群に接続されるマルチプレクサ312−2〜312−3の選択制御入力に入力し、MSBより2番目のビットの信号をグループGBの信号群に接続されるマルチプレクサ312−0〜312−1の選択制御入力に入力する。復号化処理部301は、マルチプレクサ312−0〜312−3によりそれぞれ対応する冗長ビットが“1”の場合は、NOTゲート311−0〜311−3により反転した方の信号を選択し、対応する冗長ビットが“0”の場合は、反転しない方の信号を選択し、復号化データ303として出力する。
以上ではnビットパラレルのデータについて説明したが、共通の回路間で伝送され、かつ互いに同期している信号であれば、直接関連の無い複数の信号をあるビット幅を持つ一つのデータとみなして、まとめて符号化の対象として扱ってもよい。
以上で説明したように、実施例2によれば、符号化の種類を増やすことができるため、理想である交番パターンへさらに近似させることができ、電磁放射ノイズをさらに低減できる。そして、例えば単に実施例1の構成を並べたものに対して、グループ間の境界で分けられたビットについても隣接するビットとして処理するため、各グループ内のみならずすべてのグループを含めて理想である交番パターンへさらに近似させることができ、電磁放射ノイズをさらに低減できる。
31、201 符号化回路
33、203 復号化回路
111、261 判定処理部
112、262 符号化処理部
171、301 復号化処理部
33、203 復号化回路
111、261 判定処理部
112、262 符号化処理部
171、301 復号化処理部
Claims (8)
- 隣り合う複数の信号線によって信号を送受信する信号伝送装置において、
前記複数の信号線の中の隣り合う2つの信号線により送受信される信号の極性遷移の方向が同時に同一になる確率を前記複数の信号線全体として低くするように符号化処理する符号化回路を具備する送信回路と、
前記符号化処理された信号を前記符号化処理前の信号に復号化する復号回路を具備する受信回路と、
を含むことを特徴とする信号伝送装置。 - 前記符号化回路は、第1の複数の信号を入力し、前記複数の信号線の中で1つおきに隣り合う信号の極性を反転して第2の複数信号を出力する第1の符号化処理か、前記第1の複数の信号を入力し、前記反転せずに第2の複数の信号を出力する第2の符号化処理かのいずれかを選択して、前記第2の複数の信号を出力し、
前記送信回路は前記第2の複数の信号を前記複数の信号線へ送信する
ことを特徴とする請求項1に記載の信号伝送装置。 - 前記符号化回路は、前記第1の複数の信号の中で前記複数の信号線において隣り合うことになる2つの信号の極性の異なる数を計測し、前記計測した数が前記複数の信号線の隣り合う数の半数未満の場合は、前記第1の符号化処理を選択し、前記半数以上の場合は、前記第2の符号化処理を選択する
ことを特徴とする請求項2に記載の信号伝送装置。 - 前記複数の信号線を少なくとも第1グループと第2グループとに組分けし、
前記第1グループ用の前記符号化回路と前記第2グループ用の前記符号化回路とを具備し、
前記第2のグループ用の符号化回路は、前記第1グループに含まれる信号線と前記第2のグループに含まれる信号線の中で隣り合う2つの信号線おいて隣り合うこととなる2つの信号の極性の異なる数も前記計測に含める
ことを特徴とする請求項3に記載の信号伝送装置。 - 隣り合う複数の信号線を介して送信される信号の符号化処理方法において、
前記複数の信号線の中の隣り合う2つの信号線により送信される信号の極性遷移の方向が同時に同一になる確率を前記複数の信号線全体として低くするように符号化処理することを特徴とする符号化処理方法。 - 第1の複数の信号を入力するステップと、
前記複数の信号線の中で1つおきに隣り合う信号の極性を反転して第2の複数信号を出力する第1の符号化処理か、前記第1の複数の信号を入力し、前記反転せずに第2の複数の信号を出力する第2の符号化処理かのいずれかを選択するステップと、
前記第2の複数の信号を前記複数の信号線へ送信するステップと、
を含むことを特徴とする請求項5に記載の符号化処理方法。 - 前記第1の複数の信号の中で前記複数の信号線において隣り合うことになる2つの信号の極性の異なる数を計測するステップと、
前記計測した数が前記複数の信号線の隣り合う数の半数未満の場合は、前記第1の符号化処理を選択するステップと、
前記半数以上の場合は、前記第2の符号化処理を選択するステップと、
を含むことを特徴とする請求項6に記載の符号化処理方法。 - 少なくとも第1グループと第2グループとに組分けされた前記複数の信号線を介して送信される信号の符号化処理方法において、
前記第1の複数の信号の中の第3の複数の信号であって、前記第2のグループの信号線で送信されることになる前記第3の複数の信号の中で前記複数の信号線において隣り合うことになる2つの信号の極性の異なる数を計測するステップと、
前記第1グループに含まれる信号線と前記第2のグループに含まれる信号線の中で隣り合う2つの信号線おいて隣り合うこととなる2つの信号の極性の異なる数も計測するステップと、
を含むことを特徴とする請求項7に記載の符号化処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014017233A JP2015144374A (ja) | 2014-01-31 | 2014-01-31 | 信号伝送装置及び符号化処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014017233A JP2015144374A (ja) | 2014-01-31 | 2014-01-31 | 信号伝送装置及び符号化処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015144374A true JP2015144374A (ja) | 2015-08-06 |
Family
ID=53889163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014017233A Pending JP2015144374A (ja) | 2014-01-31 | 2014-01-31 | 信号伝送装置及び符号化処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015144374A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115441984A (zh) * | 2022-11-04 | 2022-12-06 | 摩尔线程智能科技(北京)有限责任公司 | 用于抑制信号线中电磁辐射的装置、方法和电子设备 |
-
2014
- 2014-01-31 JP JP2014017233A patent/JP2015144374A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115441984A (zh) * | 2022-11-04 | 2022-12-06 | 摩尔线程智能科技(北京)有限责任公司 | 用于抑制信号线中电磁辐射的装置、方法和电子设备 |
CN115441984B (zh) * | 2022-11-04 | 2023-03-03 | 摩尔线程智能科技(北京)有限责任公司 | 用于抑制信号线中电磁辐射的装置、方法和电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8405529B2 (en) | Using bus inversion to reduce simultaneous signal switching | |
KR20180043157A (ko) | 서로 다른 두 개의 양자 오류 정정 부호로 인코딩된 논리적 벨 양자 상태를 구현하는 양자 회로 및 방법 | |
EP1983434B1 (en) | Parity generating circuit, arrangement circuit for parity generating circuit, information processing apparatus, and encoder | |
JP2015089132A (ja) | 最大遷移ハミングコード | |
US20220374306A1 (en) | Serializing and deserializing stage testing | |
US7734672B2 (en) | Checking of a bit flow | |
Wang et al. | Reliable and secure memories based on algebraic manipulation correction codes | |
US20100325183A1 (en) | Checking of the skew constancy of a bit flow | |
JP2015144374A (ja) | 信号伝送装置及び符号化処理方法 | |
JP6613019B2 (ja) | パターンを探索する装置 | |
US8745113B2 (en) | Pseudo-random bit sequence generator | |
JP5103363B2 (ja) | 回路検査装置 | |
JP4662367B2 (ja) | 情報シンボルの符号化方法及びその装置並びに情報シンボルの復号化方法及び復号化装置 | |
JP5243446B2 (ja) | ディジタル論理回路におけるマルチビットベクトルの効率的な比較演算のためのシステムおよび方法 | |
CN108052307B (zh) | 处理器浮点单元前导零数量的超前运算方法及系统 | |
JP4317738B2 (ja) | 平均値算出装置および平均値算出方法 | |
EP3648356A1 (en) | Word alignment using deserializer pattern detection | |
Karmarkar et al. | On-chip codeword generation to cope with crosstalk | |
US8081094B2 (en) | Signal transmission system and signal conversion circuit | |
CN115833845B (zh) | 位置输出装置和位置输出方法 | |
JP2011166598A5 (ja) | ||
Juan et al. | Using DSP Algorithms for CRC in a CAN Controller | |
JPH0964754A (ja) | 誤り検出符号生成回路 | |
KR100657411B1 (ko) | 천이 수를 유지하는 내로우 버스 인코딩/디코딩 장치 | |
CN107533455B (zh) | 增量/减量装置和方法 |