JP2015143943A - 情報処理装置、制御方法、および制御プログラム - Google Patents
情報処理装置、制御方法、および制御プログラム Download PDFInfo
- Publication number
- JP2015143943A JP2015143943A JP2014017240A JP2014017240A JP2015143943A JP 2015143943 A JP2015143943 A JP 2015143943A JP 2014017240 A JP2014017240 A JP 2014017240A JP 2014017240 A JP2014017240 A JP 2014017240A JP 2015143943 A JP2015143943 A JP 2015143943A
- Authority
- JP
- Japan
- Prior art keywords
- page
- processing unit
- zero clear
- size
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 305
- 230000010365 information processing Effects 0.000 title claims abstract description 56
- 238000012545 processing Methods 0.000 claims description 338
- 238000010586 diagram Methods 0.000 description 15
- 238000004891 communication Methods 0.000 description 5
- 238000012790 confirmation Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 238000004886 process control Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
Abstract
Description
プロセスやタスクにメモリ内の記憶領域を新たに割り当てるために要する処理時間は、プロセスやタスクを実行するために要求されるメモリの領域サイズに対応するページの数と、割り当てのために初期化処理を要するメモリの領域サイズとに依存し得る。メモリの記憶領域がラージページを用いて管理されるケースでは、割り当てに必要とされるページ数は、ノーマルページを用いて管理されるケースと比較して減少し得る。一方、要求された領域サイズに対応した記憶領域を割り当てるために初期化が必要となるメモリの領域サイズは、ノーマルページが用いられるケースと変わらない。この結果、メモリ内の記憶領域がラージページを用いて管理されるケースでは、1ページに対応する記憶領域をプロセスやタスクに新たに割り当てるために要する処理時間の中で、メモリの記憶領域の初期化処理に要する時間が支配的な時間となり得る。
(付記1)
メモリ内の記憶領域を複数の異なるページサイズのページに分割して管理し、前記メモリ内の未使用の記憶領域に対応する空きページの初期化状態に関する管理情報を格納する空きページ格納部と、
前記未使用の記憶領域の割り当てが要求された場合に、要求された領域サイズに従ったページサイズまたは要求されたページサイズの空きページを前記空きページ格納部から選択し、選択された前記空きページに関する管理情報を用いて前記空きページに対応する記憶領域内で初期化処理が未実施の記憶領域に対する初期化処理を実行するページ割り当て処理部と
を含む、情報処理装置。
(付記2)
前記空きページ格納部は、前記複数の異なるページサイズの内で最小のページサイズを有するノーマルページ単位で設定されたページ構造体を含み、
第1および第2のノーマルページが初期化処理済みの空きページである場合には、前記ページ割り当て処理部は、前記第1および前記第2のノーマルページが結合されたラージページに関する管理情報を前記第1のノーマルページに対応する前記ページ構造体に記録し、
前記第1および第2のノーマルページの何れかが初期化処理が未実施の空きページである場合には、前記ページ割り当て処理部は、前記ラージページに関する管理情報を前記第1および第2のノーマルページに対応する各々の前記ページ構造体に記録する、
付記1に記載の情報処理装置。
(付記3)
ラージページのページサイズと前記ラージページの管理情報により示される初期化処理済みの領域サイズとが一致する場合、前記ページ割り当て処理部は、前記ラージページが分割された第3および第4のノーマルページに対応する各々の前記ページ構造体に前記初期化済みの領域サイズを2等分したサイズを記録し、
前記ラージページのページサイズと前記初期化処理済みの領域サイズとが一致しない場合、前記ページ割り当て処理部は、前記ラージページ内の前半ページに対応する前記ページ構造体の情報を前記第3のノーマルページに対応する前記ページ構造体の情報として保存し、前記ラージページ内の後半ページに対応する前記ページ構造体の情報を前記第4のノーマルページに対応する前記ページ構造体の情報として保存する、
付記2に記載の情報処理装置。
(付記4)
前記ページ割り当て処理部により実行される前記初期化処理を含む記憶領域の割り当て処理とは異なるタイミングで、前記空きページ格納部に格納された前記空きページに対応する記憶領域に対する非同期の初期化処理を前記空きページに関する前記管理情報を用いて実行するゼロクリア処理部を更に含む、付記1〜3の何れか一項に記載の情報処理装置。
(付記5)
前記ゼロクリア処理部は、前記空きページ格納部から選択された前記空きページが前記ページ割り当て処理部が割り当て処理の対象とするページであるか否かを判定し、選択された前記空きページが前記ページ割り当て処理部が割り当て処理の対象とするページである場合には、前記空きページに対する前記非同期の初期化処理を停止する、付記4に記載の情報処理装置。
(付記6)
前記空きページに関する管理情報は、前記空きページに対する前記ゼロクリア処理部による前記非同期の初期化処理の実行を制御する制御フラグを含み、
前記空きページが前記割り当て処理の対象のページと決定された場合に、前記ページ割り当て処理部は、前記制御フラグに前記ゼロクリア処理部による前記非同期の初期化処理を停止させる停止フラグを立てる、
付記4または5に記載の情報処理装置。
(付記7)
前記ゼロクリア処理部は、前記空きページ内のノーマルページ1ページ分に対して初期化処理を実行した後に、前記制御フラグに前記停止フラグが立っていないか否かを確認する、付記6に記載の情報処理装置。
(付記8)
前記ゼロクリア処理部が前記非同期の初期化処理を実行するタイミングを制御するプロセススケジューラ処理部を更に含み、
前記プロセススケジューラ処理部は、前記ページ割り当て処理部により割り当てられた初期化処理済の記憶領域を用いて実行されるジョブが完了している第1のタイミングで前記ゼロクリア処理部に前記非同期の初期化処理を実行させる、
付記4〜7の何れか一項に記載の情報処理装置。
(付記9)
前記ページ割り当て処理部により割り当てられた記憶領域を用いたジョブが実行中である第2のタイミングにおいて、前記プロセススケジューラ処理部は、前記ジョブを実行するプロセス実行部と共有されるキャッシュまたは前記ゼロクリア処理部と前記メモリとの間のメモリバスを使用せずに前記ゼロクリア処理部に前記非同期の初期化処理を実行させる、付記8に記載の情報処理装置。
(付記10)
メモリ内の記憶領域を複数の異なるページサイズのページに分割して管理する空きページ格納部に、前記メモリ内の未使用の記憶領域に対応する空きページの初期化状態に関する管理情報を格納し、
前記未使用の記憶領域の割り当てが要求された場合に、要求された領域サイズに従ったページサイズまたは要求されたページサイズの空きページを前記空きページ格納部から選択し、
選択された前記空きページに関する管理情報を用いて前記空きページに対応する記憶領域内で初期化処理が未実施の記憶領域に対する初期化処理を実行する、
情報処理装置の制御方法。
(付記11)
前記空きページ格納部には、前記複数の異なるページサイズの内で最小のページサイズを有するノーマルページ単位で設定されたページ構造体が含まれ、
第1および第2のノーマルページが初期化処理済みの空きページである場合には、前記第1および前記第2のノーマルページが結合されたラージページに関する管理情報を前記第1のノーマルページに対応する前記ページ構造体に記録し、
前記第1および第2のノーマルページの何れかが初期化処理が未実施の空きページである場合には、前記ラージページに関する管理情報を前記第1および第2のノーマルページに対応する各々の前記ページ構造体に記録する、
付記10に記載の情報処理装置の制御方法。
(付記12)
ラージページのページサイズと前記ラージページの管理情報により示される初期化処理済みの領域サイズとが一致する場合に、前記ラージページが分割された第3および第4のノーマルページに対応する各々の前記ページ構造体に前記初期化済みの領域サイズを2等分したサイズを記録し、
前記ラージページのページサイズと前記初期化処理済みの領域サイズとが一致しない場合に、前記ラージページ内の前半ページに対応する前記ページ構造体の情報を前記第3のノーマルページに対応する前記ページ構造体の情報として保存し、前記ラージページ内の後半ページに対応する前記ページ構造体の情報を前記第4のノーマルページに対応する前記ページ構造体の情報として保存する、
付記11に記載の情報処理装置の制御方法。
(付記13)
前記初期化処理を含む記憶領域の割り当て処理とは異なるタイミングで、前記空きページ格納部に格納された前記空きページに対応する記憶領域に対する非同期の初期化処理を前記空きページに関する前記管理情報を用いて実行する、
付記10〜12の何れか一項に記載の情報処理装置の制御方法。
(付記14)
前記空きページ格納部から選択された前記空きページが前記割り当て処理の対象とするページであるか否かを判定し、
前記空きページが割り当て処理の対象とするページである場合には、前記空きページに対する前記非同期の初期化処理を停止する、
付記13に記載の情報処理装置の制御方法。
(付記15)
前記空きページに関する管理情報には、前記空きページに対する前記非同期の初期化処理の実行を制御する制御フラグが含まれ、
前記空きページが前記割り当て処理の対象のページと決定された場合に、前記制御フラグに前記非同期の初期化処理を停止させる停止フラグを立てる、
付記13または14に記載の情報処理装置の制御方法。
(付記16)
前記空きページ内のノーマルページ1ページ分に対して前記非同期の初期化処理を実行した後に、前記制御フラグに前記停止フラグが立っていないか否かを確認する、付記15に記載の情報処理装置の制御方法。
(付記17)
前記非同期の初期化処理を実行するタイミングを制御し、
前記割り当て処理により割り当てられた初期化処理済の記憶領域を用いて実行されるジョブが完了している第1のタイミングで前記非同期の初期化処理を実行させる、
付記13〜16の何れか一項に記載の情報処理装置の制御方法。
(付記18)
前記割り当て処理により割り当てられた記憶領域を用いたジョブが実行中である第2のタイミングにおいて、前記ジョブの実行と共有されるキャッシュまたは前記メモリへのメモリバスを使用せずに前記非同期の初期化処理を実行する、
付記17に記載の情報処理装置の制御方法。
(付記19)
メモリ内の記憶領域を複数の異なるページサイズのページに分割して管理する空きページ格納部に、前記メモリ内の未使用の記憶領域に対応する空きページの初期化状態に関する管理情報を格納し、
前記未使用の記憶領域の割り当てが要求された場合に、要求された領域サイズに従ったページサイズまたは要求されたページサイズの空きページを前記空きページ格納部から選択し、
選択された前記空きページに関する管理情報を用いて前記空きページに対応する記憶領域内で初期化処理が未実施の記憶領域に対する初期化処理を実行する、
処理をコンピュータに実行させる制御プログラム。
(付記20)
前記空きページ格納部には、前記複数の異なるページサイズの内で最小のページサイズを有するノーマルページ単位で設定されたページ構造体が含まれ、
第1および第2のノーマルページが初期化処理済みの空きページである場合には、前記第1および前記第2のノーマルページが結合されたラージページに関する管理情報を前記第1のノーマルページに対応する前記ページ構造体に記録し、
前記第1および第2のノーマルページの何れかが初期化処理が未実施の空きページである場合には、前記ラージページに関する管理情報を前記第1および第2のノーマルページに対応する各々の前記ページ構造体に記録する、
付記19に記載の制御プログラム。
(付記21)
ラージページのページサイズと前記ラージページの管理情報により示される初期化処理済みの領域サイズとが一致する場合に、前記ラージページが分割された第3および第4のノーマルページに対応する各々の前記ページ構造体に前記初期化済みの領域サイズを2等分したサイズを記録し、
前記ラージページのページサイズと前記初期化処理済みの領域サイズとが一致しない場合に、前記ラージページ内の前半ページに対応する前記ページ構造体の情報を前記第3のノーマルページに対応する前記ページ構造体の情報として保存し、前記ラージページ内の後半ページに対応する前記ページ構造体の情報を前記第4のノーマルページに対応する前記ページ構造体の情報として保存する、
付記20に記載の制御プログラム。
(付記22)
前記初期化処理を含む記憶領域の割り当て処理とは異なるタイミングで、前記空きページ格納部に格納された前記空きページに対応する記憶領域に対する非同期の初期化処理を前記空きページに関する前記管理情報を用いて実行する、
付記19〜21の何れか一項に記載の制御プログラム。
(付記23)
前記空きページ格納部から選択された前記空きページが前記割り当て処理の対象とするページであるか否かを判定し、
前記空きページが割り当て処理の対象とするページである場合には、前記空きページに対する前記非同期の初期化処理を停止する、
付記22に記載の制御プログラム。
(付記24)
前記空きページに関する管理情報には、前記空きページに対する前記非同期の初期化処理の実行を制御する制御フラグが含まれ、
前記空きページが前記割り当て処理の対象のページと決定された場合に、前記制御フラグに前記非同期の初期化処理を停止させる停止フラグを立てる、
付記22または23に記載の制御プログラム。
(付記25)
前記空きページ内のノーマルページ1ページ分に対して前記非同期の初期化処理を実行した後に、前記制御フラグに前記停止フラグが立っていないか否かを確認する、付記24に記載の制御プログラム。
(付記26)
前記非同期の初期化処理を実行するタイミングを制御し、
前記割り当て処理により割り当てられた初期化処理済の記憶領域を用いて実行されるジョブが完了している第1のタイミングで前記非同期の初期化処理を実行させる、
付記22〜25の何れか一項に記載の制御プログラム。
(付記27)
前記割り当て処理により割り当てられた記憶領域を用いたジョブが実行中である第2のタイミングにおいて、前記ジョブの実行と共有されるキャッシュまたは前記メモリへのメモリバスを使用せずに前記非同期の初期化処理を実行する、
付記26に記載の制御プログラム。
2、4 利用者端末装置
2A アプリケーションプログラム処理部
11、31 アプリケーション実行用計算機(計算ノード)
110 ジョブ管理部
120 プロセス実行部
130 OS処理部
131 プロセススケジューラ処理部
132 ページ割り当て処理部
133 ゼロクリア処理部
134 空きページ格納部
1341 物理メモリ
1342 ページ構造体群
1342A ページ構造体
A1 ゼロクリア状態ビット
A2 ゼロクリア状態ロックビット
A3 ゼロクリア処理制御ビット
A4 空きページビット
A5 次の空きページのページ構造体へのポインタ
A6 前の空きページのページ構造体へのポインタ
A7 ゼロクリア状態サイズ
1343 空きページ管理リスト
12、32 ジョブ管理用計算機
12A ジョブスケジューラ処理部
310 CPUコア
320 一次(L1)キャッシュ
330 二次(L2)キャッシュ
340 メインメモリ
350 ストレージ
360 記録媒体用ドライブ
370 インターコネクト
380 バス
33 ノード間接続ネットワーク
Claims (11)
- メモリ内の記憶領域を複数の異なるページサイズのページに分割して管理し、前記メモリ内の未使用の記憶領域に対応する空きページの初期化状態に関する管理情報を格納する空きページ格納部と、
前記未使用の記憶領域の割り当てが要求された場合に、要求された領域サイズに従ったページサイズまたは要求されたページサイズの空きページを前記空きページ格納部から選択し、選択された前記空きページに関する管理情報を用いて前記空きページに対応する記憶領域内で初期化処理が未実施の記憶領域に対する初期化処理を実行するページ割り当て処理部と
を含む、情報処理装置。 - 前記空きページ格納部は、前記複数の異なるページサイズの内で最小のページサイズを有するノーマルページ単位で設定されたページ構造体を含み、
第1および第2のノーマルページが初期化処理済みの空きページである場合には、前記ページ割り当て処理部は、前記第1および前記第2のノーマルページが結合されたラージページに関する管理情報を前記第1のノーマルページに対応する前記ページ構造体に記録し、
前記第1および第2のノーマルページの何れかが初期化処理が未実施の空きページである場合には、前記ページ割り当て処理部は、前記ラージページに関する管理情報を前記第1および第2のノーマルページに対応する各々の前記ページ構造体に記録する、
請求項1に記載の情報処理装置。 - ラージページのページサイズと前記ラージページの管理情報により示される初期化処理済みの領域サイズとが一致する場合、前記ページ割り当て処理部は、前記ラージページが分割された第3および第4のノーマルページに対応する各々の前記ページ構造体に前記初期化済みの領域サイズを2等分したサイズを記録し、
前記ラージページのページサイズと前記初期化処理済みの領域サイズとが一致しない場合、前記ページ割り当て処理部は、前記ラージページ内の前半ページに対応する前記ページ構造体の情報を前記第3のノーマルページに対応する前記ページ構造体の情報として保存し、前記ラージページ内の後半ページに対応する前記ページ構造体の情報を前記第4のノーマルページに対応する前記ページ構造体の情報として保存する、
請求項2に記載の情報処理装置。 - 前記ページ割り当て処理部により実行される前記初期化処理を含む記憶領域の割り当て処理とは異なるタイミングで、前記空きページ格納部に格納された前記空きページに対応する記憶領域に対する非同期の初期化処理を前記空きページに関する前記管理情報を用いて実行するゼロクリア処理部を更に含む、請求項1〜3の何れか一項に記載の情報処理装置。
- 前記ゼロクリア処理部は、前記空きページ格納部から選択された前記空きページが前記ページ割り当て処理部が割り当て処理の対象とするページであるか否かを判定し、選択された前記空きページが前記ページ割り当て処理部が割り当て処理の対象とするページである場合には、前記空きページに対する前記非同期の初期化処理を停止する、請求項4に記載の情報処理装置。
- 前記空きページに関する管理情報は、前記空きページに対する前記ゼロクリア処理部による前記非同期の初期化処理の実行を制御する制御フラグを含み、
前記空きページが前記割り当て処理の対象のページと決定された場合に、前記ページ割り当て処理部は、前記制御フラグに前記ゼロクリア処理部による前記非同期の初期化処理を停止させる停止フラグを立てる、
請求項4または5に記載の情報処理装置。 - 前記ゼロクリア処理部は、前記空きページ内のノーマルページ1ページ分に対して前記非同期の初期化処理を実行した後に、前記制御フラグに前記停止フラグが立っていないか否かを確認する、請求項6に記載の情報処理装置。
- 前記ゼロクリア処理部が前記非同期の初期化処理を実行するタイミングを制御するプロセススケジューラ処理部を更に含み、
前記プロセススケジューラ処理部は、前記ページ割り当て処理部により割り当てられた初期化処理済の記憶領域を用いて実行されるジョブが完了している第1のタイミングで前記ゼロクリア処理部に前記非同期の初期化処理を実行させる、
請求項4〜7の何れか一項に記載の情報処理装置。 - 前記ページ割り当て処理部により割り当てられた記憶領域を用いたジョブが実行中である第2のタイミングにおいて、前記プロセススケジューラ処理部は、前記ジョブを実行するプロセス実行部と共有されるキャッシュまたは前記ゼロクリア処理部と前記メモリとの間のメモリバスを使用せずに前記ゼロクリア処理部に前記非同期の初期化処理を実行させる、請求項8に記載の情報処理装置。
- メモリ内の記憶領域を複数の異なるページサイズのページに分割して管理する空きページ格納部に、前記メモリ内の未使用の記憶領域に対応する空きページの初期化状態に関する管理情報を格納し、
前記未使用の記憶領域の割り当てが要求された場合に、要求された領域サイズに従ったページサイズまたは要求されたページサイズの空きページを前記空きページ格納部から選択し、
選択された前記空きページに関する管理情報を用いて前記空きページに対応する記憶領域内で初期化処理が未実施の記憶領域に対する初期化処理を実行する、
情報処理装置の制御方法。 - メモリ内の記憶領域を複数の異なるページサイズのページに分割して管理する空きページ格納部に、前記メモリ内の未使用の記憶領域に対応する空きページの初期化状態に関する管理情報を格納し、
前記未使用の記憶領域の割り当てが要求された場合に、要求された領域サイズに従ったページサイズまたは要求されたページサイズの空きページを前記空きページ格納部から選択し、
選択された前記空きページに関する管理情報を用いて前記空きページに対応する記憶領域内で初期化処理が未実施の記憶領域に対する初期化処理を実行する、
処理をコンピュータに実行させる制御プログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014017240A JP6244949B2 (ja) | 2014-01-31 | 2014-01-31 | 情報処理装置、制御方法、および制御プログラム |
FR1463490A FR3017222A1 (fr) | 2014-01-31 | 2014-12-31 | Appareil, procede et programme de traitement d'informations |
US14/590,037 US9489295B2 (en) | 2014-01-31 | 2015-01-06 | Information processing apparatus and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014017240A JP6244949B2 (ja) | 2014-01-31 | 2014-01-31 | 情報処理装置、制御方法、および制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015143943A true JP2015143943A (ja) | 2015-08-06 |
JP6244949B2 JP6244949B2 (ja) | 2017-12-13 |
Family
ID=53674396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014017240A Expired - Fee Related JP6244949B2 (ja) | 2014-01-31 | 2014-01-31 | 情報処理装置、制御方法、および制御プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US9489295B2 (ja) |
JP (1) | JP6244949B2 (ja) |
FR (1) | FR3017222A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107220093A (zh) * | 2017-06-20 | 2017-09-29 | 北京金山安全软件有限公司 | 一种进程处理方法及装置 |
JP2020095446A (ja) * | 2018-12-12 | 2020-06-18 | 日本電気株式会社 | 情報処理装置、メモリ初期化制御方法及びプログラム |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016048502A (ja) * | 2014-08-28 | 2016-04-07 | 富士通株式会社 | 情報処理装置及びメモリアクセス処理方法 |
KR102586628B1 (ko) * | 2015-06-05 | 2023-10-11 | 삼성전자 주식회사 | 전자 장치 및 전자 장치의 메모리 관리 방법 |
US9904337B2 (en) * | 2015-06-25 | 2018-02-27 | International Business Machines Corporation | Affinity-aware parallel zeroing of pages in non-uniform memory access (NUMA) servers |
JP7007557B2 (ja) * | 2017-08-24 | 2022-01-24 | 富士通株式会社 | 情報処理装置、プロセス管理方法およびプロセス管理プログラム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH113271A (ja) * | 1997-06-12 | 1999-01-06 | Nec Corp | 計算機システムにおけるメモリ割り当て方式 |
US6658437B1 (en) * | 2000-06-05 | 2003-12-02 | International Business Machines Corporation | System and method for data space allocation using optimized bit representation |
JP2006048437A (ja) * | 2004-08-05 | 2006-02-16 | Matsushita Electric Ind Co Ltd | メモリ割り当て方式 |
WO2012107988A1 (ja) * | 2011-02-07 | 2012-08-16 | 富士通株式会社 | メモリ管理プログラム、メモリ管理方法及び情報処理装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6182089B1 (en) * | 1997-09-23 | 2001-01-30 | Silicon Graphics, Inc. | Method, system and computer program product for dynamically allocating large memory pages of different sizes |
JP2006048436A (ja) | 2004-08-05 | 2006-02-16 | Matsushita Electric Ind Co Ltd | メモリ割り当て方式 |
JP2006215991A (ja) | 2005-02-07 | 2006-08-17 | Fujitsu Ltd | Dmaコントローラ |
US7716448B2 (en) * | 2007-02-28 | 2010-05-11 | Red Hat, Inc. | Page oriented memory management |
US9286201B2 (en) * | 2013-09-25 | 2016-03-15 | Globalfoundries Inc. | Method and system for automatic space organization in tier2 solid state drive (SSD) cache in databases for multi page support |
-
2014
- 2014-01-31 JP JP2014017240A patent/JP6244949B2/ja not_active Expired - Fee Related
- 2014-12-31 FR FR1463490A patent/FR3017222A1/fr not_active Withdrawn
-
2015
- 2015-01-06 US US14/590,037 patent/US9489295B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH113271A (ja) * | 1997-06-12 | 1999-01-06 | Nec Corp | 計算機システムにおけるメモリ割り当て方式 |
US6658437B1 (en) * | 2000-06-05 | 2003-12-02 | International Business Machines Corporation | System and method for data space allocation using optimized bit representation |
JP2006048437A (ja) * | 2004-08-05 | 2006-02-16 | Matsushita Electric Ind Co Ltd | メモリ割り当て方式 |
WO2012107988A1 (ja) * | 2011-02-07 | 2012-08-16 | 富士通株式会社 | メモリ管理プログラム、メモリ管理方法及び情報処理装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107220093A (zh) * | 2017-06-20 | 2017-09-29 | 北京金山安全软件有限公司 | 一种进程处理方法及装置 |
JP2020095446A (ja) * | 2018-12-12 | 2020-06-18 | 日本電気株式会社 | 情報処理装置、メモリ初期化制御方法及びプログラム |
JP7147531B2 (ja) | 2018-12-12 | 2022-10-05 | 日本電気株式会社 | 情報処理装置、メモリ初期化制御方法及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP6244949B2 (ja) | 2017-12-13 |
FR3017222A1 (fr) | 2015-08-07 |
US20150220447A1 (en) | 2015-08-06 |
US9489295B2 (en) | 2016-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6244949B2 (ja) | 情報処理装置、制御方法、および制御プログラム | |
CN105740164B (zh) | 支持缓存一致性的多核处理器、读写方法、装置及设备 | |
JP7280508B2 (ja) | 情報処理装置、情報処理方法および仮想マシン接続管理プログラム | |
US9063786B2 (en) | Preferential CPU utilization for tasks | |
TW201107974A (en) | Cache coherent support for flash in a memory hierarchy | |
US20130073783A1 (en) | Hybrid data storage management taking into account input/output (i/o) priority | |
US20220066928A1 (en) | Pooled memory controller for thin-provisioning disaggregated memory | |
US9448934B2 (en) | Affinity group access to global data | |
JP2017227969A (ja) | 制御プログラム、システム、及び方法 | |
JP2015504541A (ja) | マルチプロセッサ・コンピューティング・システムにおけるメモリ・アクセスを動的に最適化する方法、プログラム、及びコンピューティング・システム | |
US10826848B2 (en) | Balanced, opportunistic multicore I/O scheduling from non-SMP applications | |
JP2009512948A (ja) | ストレージサーバにおけるスループットを増加させる方法および装置 | |
US20220382672A1 (en) | Paging in thin-provisioned disaggregated memory | |
TWI785320B (zh) | 裝置內標記資料移動系統、資訊處置系統及用於提供裝置內標記資料移動之方法 | |
US10664393B2 (en) | Storage control apparatus for managing pages of cache and computer-readable storage medium storing program | |
JP5158576B2 (ja) | 入出力制御システム、入出力制御方法、及び、入出力制御プログラム | |
US20130013871A1 (en) | Information processing system and data processing method | |
KR20120124743A (ko) | 멀티-코어 기반의 가상화 환경에서 캐쉬 일관성을 제어하는 장치 및 방법 | |
US10437471B2 (en) | Method and system for allocating and managing storage in a raid storage system | |
CN113176950B (zh) | 报文处理方法、装置、设备及计算机可读存储介质 | |
US9298622B2 (en) | Affinity group access to global data | |
CN117311638A (zh) | 缓存管理方法、缓存管理装置、处理器 | |
JP5338452B2 (ja) | メモリ管理システム、メモリ管理方法及びプログラム | |
JP2021043654A (ja) | 情報処理装置及びプロセス配置決定プログラム | |
JP2013011971A (ja) | 分散共有メモリ管理システム、分散共有メモリ管理方法、および分散共有メモリ管理プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171030 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6244949 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |