JP2015136277A - Circuit device, circuit board and electronic apparatus - Google Patents
Circuit device, circuit board and electronic apparatus Download PDFInfo
- Publication number
- JP2015136277A JP2015136277A JP2014007536A JP2014007536A JP2015136277A JP 2015136277 A JP2015136277 A JP 2015136277A JP 2014007536 A JP2014007536 A JP 2014007536A JP 2014007536 A JP2014007536 A JP 2014007536A JP 2015136277 A JP2015136277 A JP 2015136277A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- sense resistor
- voltage
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Electric Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は、回路装置、回路基板及び電子機器等に関する。 The present invention relates to a circuit device, a circuit board, an electronic device, and the like.
直流モーターの駆動電流を制御する手法として、チョッピング電流を制御する手法が知られている。この手法では、Hブリッジ回路にセンス抵抗を接続し、そのセンス抵抗の一端(Hブリッジ側に接続されたノード)の電圧と、チョッピング電流を規定する基準電圧とをコンパレーターにより電圧比較する。そして、その比較結果に基づいて、チャージ期間からディケイ期間に切り替えることで、チョッピング電流を制御する。 As a method for controlling the drive current of a DC motor, a method for controlling a chopping current is known. In this method, a sense resistor is connected to an H bridge circuit, and a voltage at one end of the sense resistor (a node connected to the H bridge side) is compared with a reference voltage that defines a chopping current by a comparator. Based on the comparison result, the chopping current is controlled by switching from the charge period to the decay period.
センス抵抗にはモーターの駆動電流が流れるため電力を消費するが、その電力はモーターの駆動には用いられないためロスとなり、電力効率を低下させる要因となる。そのためセンス抵抗を小さくすることが望ましい。しかしながら、センス抵抗値が小さくなると、例えば配線の寄生抵抗等により生じる電圧降下分がセンス抵抗の両端の電位差に対して誤差成分として相対的に大きくなるので、チョッピング電流の検出値に誤差を生じ、モーターの回転数やトルクに誤差が生じるという課題がある。 Since the motor drive current flows through the sense resistor, power is consumed. However, since the power is not used for driving the motor, a loss occurs, which causes a reduction in power efficiency. Therefore, it is desirable to reduce the sense resistance. However, when the sense resistance value decreases, for example, the voltage drop caused by the parasitic resistance of the wiring becomes relatively large as an error component with respect to the potential difference between both ends of the sense resistor, so an error occurs in the detected value of the chopping current, There is a problem that errors occur in the rotational speed and torque of the motor.
なお、特許文献1には、センス抵抗の両端の電圧を検出し、その電圧に基づいて電流検出回路が正常状態であるか異常状態であるかを検出する電動パワーステアリング装置の制御装置が開示されている。しかしながら、この手法は正常・異常の状態検出を行うものであり、また上記のような課題についても開示がない。
本発明の幾つかの態様によれば、チョッピング電流を高精度に検出可能な回路装置、回路基板及び電子機器等を提供できる。 According to some aspects of the present invention, it is possible to provide a circuit device, a circuit board, an electronic device, and the like that can detect a chopping current with high accuracy.
本発明の一態様は、ハイサイド側のトランジスターとローサイド側のトランジスターとを有するブリッジ回路と、前記ブリッジ回路に流れる電流を検出するためのセンス抵抗の一端に接続するための第1の端子と、前記センス抵抗の他端に接続するための第2の端子と、前記ローサイド側のトランジスターのソース側に接続される第3の端子と、を含む回路装置に関係する。 One embodiment of the present invention includes a bridge circuit having a high-side transistor and a low-side transistor, a first terminal connected to one end of a sense resistor for detecting a current flowing in the bridge circuit, The present invention relates to a circuit device including a second terminal for connecting to the other end of the sense resistor and a third terminal connected to the source side of the low-side transistor.
本発明の一態様によれば、第1の端子にはセンス抵抗の一端が接続され、第2の端子にはセンス抵抗の他端が接続され、第3の端子はブリッジ回路のローサイド側のトランジスターのソース側に接続される。このように回路装置に第1の端子と第2の端子と第3の端子を設けたことにより、チョッピング電流を高精度に検出することが可能になる。 According to one embodiment of the present invention, one end of the sense resistor is connected to the first terminal, the other end of the sense resistor is connected to the second terminal, and the third terminal is a transistor on the low side of the bridge circuit. Connected to the source side. Thus, by providing the first terminal, the second terminal, and the third terminal in the circuit device, it becomes possible to detect the chopping current with high accuracy.
また本発明の一態様では、前記センス抵抗の前記一端の電圧である第1の電圧と、前記センス抵抗の前記他端の電圧である第2の電圧との電圧差を検出することで、チャージ期間でのチャージ電流を検出する検出回路と、前記検出回路の検出結果に基づいて、前記ハイサイド側のトランジスター及び前記ローサイド側のトランジスターのオン・オフ制御を行う制御回路と、を含み、前記第1の端子は、前記検出回路の第1の入力ノードに接続され、前記第2の端子は、前記検出回路の第2の入力ノードに接続され、前記第3の端子は、配線を介して前記センス抵抗の前記一端に接続するための端子であってもよい。 In one embodiment of the present invention, charging is performed by detecting a voltage difference between a first voltage that is the voltage at the one end of the sense resistor and a second voltage that is the voltage at the other end of the sense resistor. A detection circuit that detects a charge current in a period, and a control circuit that performs on / off control of the high-side transistor and the low-side transistor based on a detection result of the detection circuit, 1 terminal is connected to a first input node of the detection circuit, the second terminal is connected to a second input node of the detection circuit, and the third terminal is connected to the detection circuit via a wiring. It may be a terminal for connecting to the one end of the sense resistor.
センス抵抗の両端の電圧を入力するための第1の端子及び第2の端子を設けたことで、第3の端子からセンス抵抗を通る電流経路とは別の経路で、センス抵抗の両端の電圧を検出回路に入力することが可能となる。このセンス抵抗の両端の電圧差は、電流経路に存在する寄生抵抗の影響を受けないので、その電圧差を検出回路で検出することによって、チョッピング電流の検出誤差を低減することが可能となる。 By providing the first terminal and the second terminal for inputting the voltage across the sense resistor, the voltage across the sense resistor is different from the current path passing through the sense resistor from the third terminal. Can be input to the detection circuit. Since the voltage difference between both ends of this sense resistor is not affected by the parasitic resistance existing in the current path, the detection error of the chopping current can be reduced by detecting the voltage difference with the detection circuit.
また本発明の一態様では、前記第3の端子と前記ブリッジ回路の距離は、前記第1の端子と前記ブリッジ回路の距離及び前記第2の端子と前記ブリッジ回路の距離よりも短くてもよい。 In the aspect of the invention, the distance between the third terminal and the bridge circuit may be shorter than the distance between the first terminal and the bridge circuit and the distance between the second terminal and the bridge circuit. .
ブリッジ回路のトランジスターは、ドレインと回路装置の基板との間に寄生ダイオードを有しており、ディケイ期間において寄生ダイオードを介して基板に電流が流れ、基板電位が変動し、チョッピング電流の検出精度を低下させる。この点、本発明の一態様によれば、検出回路に接続される第1の端子と第2の端子をブリッジ回路から離して配置できるため、基板電位の変動の影響を軽減でき、チョッピング電流の検出精度を向上できる。 The transistor of the bridge circuit has a parasitic diode between the drain and the substrate of the circuit device, and current flows through the substrate through the parasitic diode during the decay period, the substrate potential fluctuates, and the detection accuracy of the chopping current is improved. Reduce. In this respect, according to one embodiment of the present invention, since the first terminal and the second terminal connected to the detection circuit can be arranged apart from the bridge circuit, the influence of the fluctuation of the substrate potential can be reduced, and the chopping current can be reduced. Detection accuracy can be improved.
また本発明の一態様では、前記第1の端子と前記検出回路の距離及び前記第2の端子と前記検出回路の距離は、前記第3の端子と前記検出回路の距離よりも短くてもよい。 In one embodiment of the present invention, the distance between the first terminal and the detection circuit and the distance between the second terminal and the detection circuit may be shorter than the distance between the third terminal and the detection circuit. .
このようにすれば、ブリッジ回路に接続される第3の端子から検出回路を離して配置できるため、上述したような基板電位の変動の影響を軽減でき、チョッピング電流の検出精度を向上できる。 In this case, since the detection circuit can be arranged away from the third terminal connected to the bridge circuit, the influence of the fluctuation of the substrate potential as described above can be reduced, and the detection accuracy of the chopping current can be improved.
また本発明の一態様では、前記第1の端子及び前記第2の端子は、前記回路装置の第1の辺に配置され、前記第3の端子は、前記回路装置の第2の辺に配置されてもよい。 In one embodiment of the present invention, the first terminal and the second terminal are disposed on a first side of the circuit device, and the third terminal is disposed on a second side of the circuit device. May be.
このようにすれば、第1の端子及び第2の端子と第3の端子とを異なる辺に配置することによって、第1の端子及び第2の端子と第3の端子との間の距離を離すことが可能となり、それらに接続されるブリッジ回路と検出回路との距離を離すことが可能となる。 In this way, by arranging the first terminal, the second terminal, and the third terminal on different sides, the distance between the first terminal, the second terminal, and the third terminal can be increased. Accordingly, the distance between the bridge circuit connected to them and the detection circuit can be increased.
また本発明の一態様では、前記回路装置の基板に接続されるグランド端子を含み、前記グランド端子と前記第1の端子の距離及び前記グランド端子と前記第2の端子の距離は、前記グランド端子と前記第3の端子の距離よりも短くてもよい。 In one embodiment of the present invention, a ground terminal connected to a substrate of the circuit device is included, and the distance between the ground terminal and the first terminal and the distance between the ground terminal and the second terminal are the ground terminal. And may be shorter than the distance between the third terminals.
ブリッジ回路の寄生ダイオードから基板に流れる電流は、基板に接続されたグランド端子に流れる。本発明の一態様によれば、グランド端子をブリッジ回路から離して配置できるので、グランド端子までの基板抵抗を高くすることができる。これにより、寄生ダイオードから基板へ電流が流れにくくなるので、基板電位の揺れを低減できる。 The current flowing from the parasitic diode of the bridge circuit to the substrate flows to the ground terminal connected to the substrate. According to one embodiment of the present invention, since the ground terminal can be arranged away from the bridge circuit, the substrate resistance to the ground terminal can be increased. This makes it difficult for current to flow from the parasitic diode to the substrate, so that fluctuations in the substrate potential can be reduced.
また本発明の一態様では、前記オン・オフ制御の信号に基づいて前記ブリッジ回路を駆動するプリドライバーを含み、前記第1の端子及び前記第2の端子は、前記回路装置の第1の辺に配置され、前記第3の端子は、前記回路装置の第2の辺に配置され、前記第2の辺から前記第2の辺に対向する第3の辺への方向を第1の方向とする場合に、前記プリドライバーは、前記ブリッジ回路の前記第1の方向側に配置され、前記検出回路は、前記プリドライバーの前記第1の方向側に配置されてもよい。 In one embodiment of the present invention, a pre-driver that drives the bridge circuit based on the on / off control signal is included, wherein the first terminal and the second terminal are a first side of the circuit device. The third terminal is disposed on the second side of the circuit device, and the direction from the second side to the third side opposite to the second side is defined as the first direction. In this case, the pre-driver may be disposed on the first direction side of the bridge circuit, and the detection circuit may be disposed on the first direction side of the pre-driver.
このようにすれば、第3の端子が配置される第2の辺側にブリッジ回路を配置し、第1の方向に沿ってプリドライバー、検出回路を配置できる。そして、第1の辺側から第1の端子及び第2の端子を検出回路へ接続できる。このような配置によって、ブリッジ回路と検出回路を離して配置することが可能となる。 In this way, the bridge circuit can be disposed on the second side where the third terminal is disposed, and the pre-driver and the detection circuit can be disposed along the first direction. The first terminal and the second terminal can be connected to the detection circuit from the first side. With such an arrangement, the bridge circuit and the detection circuit can be arranged apart from each other.
また本発明の一態様では、前記検出回路は、前記第1の入力ノードに入力される前記第1の電圧と前記第2の入力ノードに入力される前記第2の電圧とを差動増幅する差動増幅回路を含んでもよい。 In one embodiment of the present invention, the detection circuit differentially amplifies the first voltage input to the first input node and the second voltage input to the second input node. A differential amplifier circuit may be included.
このようにすれば、センス抵抗の両端の電圧差を差動増幅回路で増幅し、その電圧を基準電圧と比較することでチョッピング電流を検出することが可能となる。この差動増幅された電圧は、上述したように寄生抵抗の影響を受けないので、チョッピング電流の検出誤差を低減することが可能となる。 In this way, it is possible to detect the chopping current by amplifying the voltage difference between both ends of the sense resistor with the differential amplifier circuit and comparing the voltage with the reference voltage. Since the differentially amplified voltage is not affected by the parasitic resistance as described above, the detection error of the chopping current can be reduced.
また本発明の他の態様は、上記のいずれかに記載される回路装置が実装される回路基板であって、前記第1の端子と前記センス抵抗の前記一端とを接続する第1の配線と、前記第2の端子と前記センス抵抗の前記他端とを接続する第2の配線と、前記第3の端子と前記センス抵抗の前記一端とを接続する第3の配線と、を含む回路基板に関係する。 According to another aspect of the present invention, there is provided a circuit board on which any one of the circuit devices described above is mounted, and a first wiring that connects the first terminal and the one end of the sense resistor. A circuit board including: a second wiring that connects the second terminal and the other end of the sense resistor; and a third wiring that connects the third terminal and the one end of the sense resistor. Related to.
このようにすれば、ブリッジ回路からセンス抵抗への電流が流れる第3の配線とは異なる第1、第2の配線によってセンス抵抗の両端の電圧を第1、第2の端子に入力できる。これにより、第3の配線に生じた寄生抵抗の影響を受けずに、センス抵抗の両端の電圧を検出できる。 In this way, the voltage at both ends of the sense resistor can be input to the first and second terminals by the first and second wires different from the third wire through which the current from the bridge circuit to the sense resistor flows. Thereby, the voltage across the sense resistor can be detected without being affected by the parasitic resistance generated in the third wiring.
また本発明の更に他の態様は、上記のいずれかに記載される回路装置を含む電子機器に関係する。 Still another embodiment of the present invention relates to an electronic device including any one of the circuit devices described above.
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。 Hereinafter, preferred embodiments of the present invention will be described in detail. The present embodiment described below does not unduly limit the contents of the present invention described in the claims, and all the configurations described in the present embodiment are indispensable as means for solving the present invention. Not necessarily.
1.比較例
図1に、比較例の回路装置を示す。この回路装置200は、モーター280(例えば、直流モーター、ステッピングモーター)に駆動電流を供給するブリッジ回路210と、ブリッジ回路210にPWM信号を出力する制御回路240と、PWM信号をバッファリングするプリドライバー260と、センス抵抗290の一端の電圧VSを検出する検出回路250と、を含む。検出回路250は、基準電圧VRを出力するD/A変換回路230と、基準電圧VRとセンス抵抗290の一端の電圧VSとを比較するコンパレーター221と、を含む。
1. Comparative Example FIG. 1 shows a circuit device of a comparative example. The
図2を用いて回路装置200の動作を説明する。チャージ期間TCでは、ブリッジ回路210のトランジスターQ1、Q4がオンになり、トランジスターQ2、Q3がオフになる。このとき、モーター280を流れる電流Id(チャージ電流)は増加するため、電圧VSが上昇していく。コンパレーター221は、電圧VSが基準電圧VRに達したことを検出して信号CQ1をアクティブにし、制御回路240は、アクティブになった信号CQ1を受けて、チャージ期間TCからディケイ期間TDに切り替える。電圧VSが基準電圧VRに達したときの電流をチョッピング電流ILと呼ぶ。
The operation of the
ディケイ期間TDでは、ブリッジ回路210のトランジスターQ2、Q3がオンになり、トランジスターQ1、Q4がオフになる。このとき、モーター280を流れる電流Id(ディケイ電流)は減少していく。例えばカウンターにより所定時間の経過をカウントして、ディケイ期間TDからチャージ期間TCに切り替える。
In the decay period TD, the transistors Q2 and Q3 of the
このようにして、モーター280を流れる電流がチョッピング電流ILを上限として上下し、その平均がモーター280の駆動電流となる。チョッピング電流は基準電圧VRによって決まるので、基準電圧VRを変えることによって駆動電流を設定し、モーター280の回転数やトルクを制御できる。
In this way, the current flowing through the
さて、チョッピング電流ILが流れているときのセンス抵抗290の一端の電圧VSは下式(1)のように表すことができる。
VS=Rs・IL+Rp・IL (1)
Now, the voltage VS at one end of the
VS = Rs · IL + Rp · IL (1)
ここで、Rsはセンス抵抗290の抵抗値であり、Rpは駆動電流の電流経路に発生した寄生抵抗Rp1、Rp2の抵抗値である。
Here, Rs is the resistance value of the
回路装置200は、例えばICチップ(集積回路装置)で構成されており、回路装置200の端子は、ICチップのパッケージの端子或はシリコン基板上のパッドに相当する。そして、ICチップである回路基板200は、プリント基板に実装されている。また、センス抵抗290は回路部品としてプリント基板に実装されている。この場合、寄生抵抗Rp1、Rp2としては、例えば回路装置200の端子RNFのリード線の抵抗や半田付けの接触抵抗、回路装置200を実装したプリント基板の配線抵抗等が想定される。
The
例えばチャージ期間で考えると、トランジスターQ1、Q4のオン抵抗及びセンス抵抗290により発熱が生じ、電力ロスが生じている。特にセンス抵抗290は電流制御のために設けたものであり、抵抗値を小さくして電力ロスを出来るだけ小さくしたいという課題がある。
For example, considering the charge period, heat is generated by the on-resistances of the transistors Q1 and Q4 and the
しかしながら、上式(1)から分かるように、センス抵抗290の抵抗値Rsを小さくすると、相対的に寄生抵抗による電圧VSの誤差Rp・ILが大きくなる。VS=VRとなったときにチョッピング電流ILが検出されるので、誤差Rp・ILが大きくなると、チョッピング電流ILは所望の電流値IL=VR/Rsから大きく誤差をもつことになり、モーター280のトルクが不正確になる。寄生抵抗の抵抗値Rpは、プリント基板の配線パターン等に左右されるため、実際に回路装置200を実装しないと決定しないものであり、そのような不確定な寄生抵抗に対してセンス抵抗290の抵抗値Rsを小さくすることは検出精度の点から困難である。
However, as can be seen from the above equation (1), when the resistance value Rs of the
2.回路装置、回路基板
図3に、上記の課題を解決できる本実施形態の回路装置及び回路基板の構成例を示す。この回路装置200(例えば集積回路装置)は、ブリッジ回路210と制御回路240と検出回路250とプリドライバー260と第1の端子SN1と第2の端子SN2と第3の端子RNFとを含む。なお、図1で説明した構成要素と同一の構成要素については同一の符号を付し、適宜説明を省略する。
2. Circuit Device and Circuit Board FIG. 3 shows a configuration example of a circuit device and a circuit board according to this embodiment that can solve the above-described problems. The circuit device 200 (for example, an integrated circuit device) includes a
ブリッジ回路210は、ハイサイド側のトランジスターQ1、Q2と、ローサイド側のトランジスターQ3、Q4と、を含む。そして、第3の端子RNFは、ローサイド側のトランジスターQ3、Q4のソース側に接続される。
The
具体的には、トランジスターQ1〜Q4は、Hブリッジに構成されたMOSトランジスターである。ハイサイド側のトランジスターQ1、Q2は、例えばP型トランジスターであり、ローサイド側のトランジスターよりも高電位電源側に接続される。ローサイド側のトランジスターQ3、Q4は、例えばN型トランジスターであり、ハイサイド側のトランジスターよりも低電位電源側に接続される。 Specifically, the transistors Q1 to Q4 are MOS transistors configured in an H bridge. The high-side transistors Q1 and Q2 are P-type transistors, for example, and are connected to the high potential power supply side rather than the low-side transistors. The low-side transistors Q3 and Q4 are N-type transistors, for example, and are connected to the low-potential power supply side rather than the high-side transistors.
より具体的には、ハイサイド側のトランジスターQ1、Q2のソースノードは電源電圧VCCのノードに接続され、ローサイド側のトランジスターQ3、Q4のソースノードは、第3の端子RNFに接続された第1のノードN1に接続される。第3の端子RNFには、センス抵抗290の一端が接続される。トランジスターQ1、Q3のドレインノードは、モーター280の一端が接続された端子OUT1に接続される。トランジスターQ2、Q4のドレインノードは、モーター280の他端が接続された端子OUT2に接続される。
More specifically, the source nodes of the high-side transistors Q1 and Q2 are connected to the node of the power supply voltage VCC, and the source nodes of the low-side transistors Q3 and Q4 are connected to the third terminal RNF. To the node N1. One end of a
なお、トランジスターQ1〜Q4は、MOS構造により構成される寄生ダイオードD1〜D4を含み、それらはトランジスターQ1〜Q4に並列に接続される。 The transistors Q1 to Q4 include parasitic diodes D1 to D4 configured by a MOS structure, which are connected in parallel to the transistors Q1 to Q4.
ここで、トランジスターQ1〜Q4は全てN型のMOSトランジスターで構成してもよい。あるいは、トランジスターQ1〜Q4はバイポーラトランジスターで構成してもよい。この場合、ダイオードD1〜D4は寄生ダイオードでなく、回路素子である。 Here, all of the transistors Q1 to Q4 may be composed of N-type MOS transistors. Alternatively, the transistors Q1 to Q4 may be configured with bipolar transistors. In this case, the diodes D1 to D4 are not parasitic diodes but circuit elements.
第1の端子SN1は、ブリッジ回路210に流れる電流Idを検出するためのセンス抵抗290の一端に接続される。第2の端子SN2は、センス抵抗290の他端に接続される。
The first terminal SN1 is connected to one end of a
具体的には、センス抵抗290は、一端の端子TR1と他端の端子TR2を有する。センス抵抗290は一般的に回路装置200の外部に設けられる部品である。端子TR1、TR2は、例えば、その部品としての抵抗素子の両端の端子に相当する。回路装置200及びセンス抵抗290は回路基板に実装される。その回路基板には、端子TR1と第1の端子SN1を接続する第1の配線L1と、端子TR2と第2の端子SN2を接続する第2の配線L2と、が配置される。また、回路基板には、配線L1、L2とは別に、端子TR1と第3の端子RNFを接続する第3の配線L3と、端子TR2とグランド電圧のノードを接続する第4の配線L4と、が配置される。
Specifically, the
このように、センス抵抗290の両端の電圧を、配線を分けて第1の端子SN1、第2の端子SN2に入力することにより、ブリッジ回路210からグランド電圧までの電流経路と、センス抵抗290の両端の電圧を取り出す電圧経路とを、分離することができる。これにより、上式(1)の右辺第2項のような寄生抵抗による電圧降下が電流経路に生じている場合であっても、第1の端子SN1と第2の端子SN2の間の電圧差はセンス抵抗290の両端の電圧差だけで決まる。そのため、その電圧差を検出することにより、チョッピング電流ILを正確に検出することが可能となり、センス抵抗290の抵抗値を小さくしても正確にチョッピング電流を検出できる。
In this manner, the voltage across the
次に、第1の端子SN1と第2の端子SN2の間の電圧差を検出する検出回路250について説明する。
Next, the
検出回路250の第1の入力ノードNI1は第1の端子SN1に接続され、検出回路250の第2の入力ノードNI2は第2の端子SN2に接続される。そして、検出回路250は、入力ノードNI1、NI2の間の電圧差を検出することで、チャージ期間においてモーター280に流れるチャージ電流を検出する。
The first input node NI1 of the
具体的には、検出回路250は、コンパレーター221とD/A変換回路230と差動増幅回路270とを含む。
Specifically, the
第1の入力ノードNI1は、差動増幅回路270の例えば正極性の入力ノードであり、第2の入力ノードNI2は、差動増幅回路270の例えば負極性の入力ノードである。そして、差動増幅回路270は、それらのノードの電圧を差動増幅して電圧VQを出力する。
The first input node NI1 is, for example, a positive input node of the
D/A変換回路230は、チョッピング電流の電流値を指定するコード(情報、デジタルデータ)をアナログの基準電圧VRに変換する。例えば、D/A変換回路230はラダー抵抗で構成され、そのラダー抵抗の各タップにコードが対応する。コードは、例えば不図示のレジスターに外部のホスト(例えばCPU等)から書き込まれ、そのコードに対応した基準電圧VRが出力される。
The D /
コンパレーター221は、電圧VQと基準電圧VRを比較し、電圧VQが基準電圧VRを超える場合には出力信号CQ1を非アクティブ(例えばHレベル)からアクティブ(例えばLレベル)にする。
The
制御回路240は、検出回路250の検出結果に基づいて、ハイサイド側のトランジスターQ1、Q2及びローサイド側のトランジスターQ3、Q4のオン・オフ制御を行う。即ち、コンパレーター221の出力信号CQ1がアクティブになった場合、チャージ期間からディケイ期間に切り替え、トランジスターQ1、Q4をオフさせる制御信号(PWM信号)とトランジスターQ2、Q3をオンさせる制御信号(PWM信号)を出力する。プリドライバー260は、バッファー261〜264を含み、それらのバッファー261〜264が制御信号をバッファリングして駆動信号G1〜G4をトランジスターQ1〜Q4のゲートに供給する。
The
このように、差動増幅回路270が第1の端子SN1と第2の端子SN2の間の電圧差を増幅することで、センス抵抗290の両端の電圧差を電圧VQとして出力できる。この電圧VQは寄生抵抗に影響されないため、センス抵抗290の抵抗値で決まる所望の電圧となっている。そして、その電圧VQと基準電圧VRを比較することで、チョッピング電流ILが基準電圧VRに対応した正確な電流値となり、D/A変換回路230のコードによって指定したモーター280のトルクが正確に実現される。
As described above, the
3.差動増幅回路
図4に、上述した差動増幅回路270の詳細な構成例を示す。差動増幅回路270は、演算増幅器271と抵抗素子272〜275を含む。
3. Differential Amplifier Circuit FIG. 4 shows a detailed configuration example of the
抵抗素子272は、第1の入力ノードNI1と演算増幅器271の反転入力端子との間に設けられる。抵抗素子273は、出力ノードNQと演算増幅器271の反転入力端子との間に設けられる。抵抗素子274は、第2の入力ノードNI2と演算増幅器271の非反転入力端子との間に設けられる。抵抗素子275は、グランド電圧のノードと演算増幅器271の非反転入力端子との間に設けられる。
The
抵抗素子272、274の抵抗値はR1であり、抵抗素子273、275の抵抗値はR2である。この場合、出力ノードNQには、出力電圧VQ=(R2/R1)・(VI2−VI1)が出力される。なお、抵抗値R1と抵抗値R2は同一であってもよいし、異なっていてもよい。
The resistance values of the
4.レイアウト
図1の比較例において、チョッピング電流の検出誤差を生じる原因は、寄生抵抗の他にブリッジ回路210のトランジスターに寄生したダイオードがある。この点について以下に説明する。
4). Layout In the comparative example of FIG. 1, the cause of the detection error of the chopping current is a parasitic diode in the transistor of the
図5に、トランジスターQ3(又はQ4)の断面構造の例を示す。この例では、P型のシリコン基板上に、DMOS(Double-Diffused MOSFET)構造のN型トランジスターQ3が形成される。 FIG. 5 shows an example of a cross-sectional structure of the transistor Q3 (or Q4). In this example, an N-type transistor Q3 having a DMOS (Double-Diffused MOSFET) structure is formed on a P-type silicon substrate.
具体的には、P型基板(Psub)にN型埋め込み層(NBLA)を形成し、その埋め込み層の上にP型エピタキシャル層を形成し、そのエピタキシャル層にN型ウェル(NWLC)を形成する。N型ウェルの上にN型拡散層を形成してドレインを形成する。また、N型ウェルの上にP型ウェル(PBDA)を形成し、そのP型ウェルの上にN型拡散層を形成してソースを形成する。 Specifically, an N-type buried layer (NBLA) is formed on a P-type substrate (Psub), a P-type epitaxial layer is formed on the buried layer, and an N-type well (NNLC) is formed in the epitaxial layer. . An N type diffusion layer is formed on the N type well to form a drain. Further, a P-type well (PBDA) is formed on the N-type well, and an N-type diffusion layer is formed on the P-type well to form a source.
P型基板は、図1のグランド端子AGNDに接続されており、ドレインはモーター280への出力端子OUT1に接続されている。ドレインはN型層(NWLC、NBLA)を介してP型基板に接するので、ドレインとP型基板との間には寄生ダイオードDp1が生じている。ディケイ期間では、トランジスターQ2、Q3がオンになり、グランドから電源に向かって回生電流が流れるが、このとき出力端子OUT1はグランド電圧よりも低い負電位となる。そのため、寄生ダイオードDp1に対して順方向の電圧が掛かり、P型基板を介してグランド端子AGNDからドレインへ電流が流れることになる。
The P-type substrate is connected to the ground terminal AGND of FIG. 1, and the drain is connected to the output terminal OUT1 to the
図1に示すように、P型基板には基板抵抗Rsub(寄生抵抗)があるため、グランド端子AGNDからドレインへ電流が流れるときに基板電位が変動する。この変動によって検出回路250が影響を受け、正確に基準電圧VRとセンス抵抗290の一端の電圧VSとを比較できなくなり、チョッピング電流の検出精度が低下する。
As shown in FIG. 1, since the P-type substrate has a substrate resistance Rsub (parasitic resistance), the substrate potential fluctuates when a current flows from the ground terminal AGND to the drain. Due to this fluctuation, the
図6に、上記の課題を解決できる本実施形態の回路装置200のレイアウト構成例を示す。回路装置200は、例えばICチップとしてプリント基板に実装されており、センス抵抗290は回路部品としてプリント基板に実装されている。図6は、そのプリント基板を平面視した場合の回路装置200内部のレイアウト構成例である。
FIG. 6 shows a layout configuration example of the
図6に示すように、紙面上方向を第1の方向DR1とし、第1の方向DR1の反対方向を第2の方向DR2とし、第1の方向DR1に直交する方向を第3の方向DR3とし、第3の方向DR3の反対方向を第4の方向DR4とする。 As shown in FIG. 6, the upper direction in the drawing is the first direction DR1, the opposite direction of the first direction DR1 is the second direction DR2, and the direction orthogonal to the first direction DR1 is the third direction DR3. The direction opposite to the third direction DR3 is defined as a fourth direction DR4.
回路装置200の第1の辺HN1が第4の方向DR4側に配置され、第2の辺HN2が第2の方向DR2側に配置されているとする。この場合に、第2の辺HN2側から第1の方向DR1に第1のブリッジ回路領域及び第2のブリッジ回路領域、ドライバー回路領域、アナログ回路領域、ロジック回路領域の順に配置される。第2のブリッジ回路領域は、第1のブリッジ回路領域の第3の方向DR3側に配置される。
It is assumed that the first side HN1 of the
第1のブリッジ回路領域と第2のブリッジ回路領域には、それぞれ図3のブリッジ回路210が配置される。また、ドライバー回路領域にはプリドライバー260が配置され、アナログ回路領域には検出回路250が配置され、ロジック回路領域には制御回路240が配置される。
The
I/O領域は、外部との信号や電圧の入出力を行うための領域であり、例えばパッド領域や静電保護回路等で構成される。I/O領域は、ロジック回路領域の第1の方向DR1側に第3の辺HN3に沿って配置される。また、ロジック回路領域及びアナログ回路領域、ドライバー回路領域の第4の方向DR4側に第1の辺HN1に沿って配置される。 The I / O area is an area for inputting / outputting signals and voltages to / from the outside. The I / O area includes, for example, a pad area and an electrostatic protection circuit. The I / O region is arranged along the third side HN3 on the first direction DR1 side of the logic circuit region. Further, the logic circuit area, the analog circuit area, and the driver circuit area are arranged along the first side HN1 on the fourth direction DR4 side.
上記のレイアウトでは、第3の端子RNFとブリッジ回路210(第1のブリッジ回路領域)の距離は、第1の端子SN1とブリッジ回路210の距離及び第2の端子SN2とブリッジ回路210の距離よりも短い。
In the above layout, the distance between the third terminal RNF and the bridge circuit 210 (first bridge circuit region) is based on the distance between the first terminal SN1 and the
例えば、端子とブリッジ回路210の距離は、端子からブリッジ回路210の配置領域の中心点までの距離によって規定される。この場合、第1の端子SN1及び第2の端子SN2は、第3の端子RNFよりも、第1のブリッジ回路領域の中心点から離れた位置に設けられる。
For example, the distance between the terminal and the
また、上記のレイアウトでは、第1の端子SN1と検出回路250(アナログ回路領域)の距離及び第2の端子SN2と検出回路250の距離は、第3の端子RNFと検出回路250の距離よりも短い。
In the above layout, the distance between the first terminal SN1 and the detection circuit 250 (analog circuit region) and the distance between the second terminal SN2 and the
例えば、端子と検出回路250の距離は、端子から検出回路250の配置領域の中心点までの距離によって規定される。この場合、第1の端子SN1及び第2の端子SN2は、第3の端子RNFよりも、アナログ回路領域の中心点に近い位置に設けられる。或は、端子と検出回路250の距離は、端子から差動増幅回路270の配置領域の中心点までの距離によって規定してもよい。
For example, the distance between the terminal and the
上述したように、基板電位を揺らす原因となる寄生ダイオードDp1はブリッジ回路210に生じている。本実施形態では、ブリッジ回路210が第1の端子SN1及び第2の端子SN2から離れて配置され、検出回路250が第1の端子SN1及び第2の端子SN2の近くに配置されるので、ブリッジ回路210と検出回路250を離すことができる。これにより、ブリッジ回路210で発生した基板電位の揺れが検出回路250まで伝わりにくくなり、チョッピング電流の検出誤差を低減できる。
As described above, the parasitic diode Dp1 that causes the substrate potential to fluctuate is generated in the
このようなレイアウトとした場合、センス抵抗290は第3の端子RNFの近くに設けられると考えられるので、センス抵抗290の両端から第1の端子SN1及び第2の端子SN2までの配線は長くなると予想される。しかしながら、差動増幅回路270の入力インピーダンスは寄生抵抗に比べて高いので、センス抵抗290の両端から第1の端子SN1及び第2の端子SN2までの配線には電流はほとんど流れず、寄生抵抗による電圧ドロップはほとんど生じない。そのため、第1の端子SN1及び第2の端子SN2をブリッジ回路210から離して配置しても、チョッピング電流の検出精度には影響を与えない。
In such a layout, since the
また、上記のレイアウトでは、回路装置200は、回路装置200の基板に接続されるグランド端子AGNDを含む。そして、グランド端子AGNDと第1の端子SN1の距離及びグランド端子AGNDと第2の端子SN2の距離は、グランド端子AGNDと第3の端子RNFの距離よりも短い。
In the above layout, the
上述した端子とブリッジ回路210との位置関係を考慮すれば、グランド端子AGNDとブリッジ回路210(第1のブリッジ回路領域)の距離は、第3の端子RNFとブリッジ回路210の距離よりも長い。即ち、グランド端子AGNDはブリッジ回路210から離れた位置に配置される。
Considering the positional relationship between the terminal and the
ブリッジ回路210の寄生ダイオードDp1からグランドに流れる電流は、基板を介してグランド端子AGNDに流れる。グランド端子AGNDがブリッジ回路210から離れて配置されることで、寄生ダイオードDp1からグランド端子AGNDまでの電流経路が長くなり、その経路の基板抵抗を高くすることができる。基板抵抗が高いほど寄生ダイオードDp1から基板へ電流が流れにくくなると考えられるので、基板電位の揺れを低減でき、検出回路250がチョッピング電流を正確に測定できるようになる。
The current that flows from the parasitic diode Dp1 of the
また、上記のレイアウトでは、回路装置200は、制御回路240からのオン・オフ制御の信号に基づいてブリッジ回路210を駆動するプリドライバー260を含む。第1の端子SN1及び第2の端子SN2は、回路装置200の第1の辺HN1に配置され、第3の端子RNFは、回路装置200の第2の辺HN2に配置される。第1の方向DR1は、第2の辺HN2から第2の辺HN2に対向する第3の辺HN3への方向である。この場合に、プリドライバー260(ドライバー回路領域)は、ブリッジ回路210(第1のブリッジ回路領域)の第1の方向DR1側に配置され、検出回路250(アナログ回路領域)は、プリドライバー260の第1の方向DR1側に配置される。
In the above layout, the
このようにすれば、第3の端子RNFが配置される第2の辺HN2側にブリッジ回路210を配置し、第1の辺HN1に沿った第1の方向DR1にプリドライバー260、検出回路250を配置できる。そして、第1の辺HN1側から第1の端子SN1及び第2の端子SN2を検出回路250へ接続できる。このような配置によって、自然とブリッジ回路210と検出回路250が離れて配置されることとなる。それによって、上述したように基板電位の揺れの影響を抑制することが可能となる。
In this way, the
5.チョッピング電流の検出誤差の測定結果
図7、図8に、チョッピング電流の検出誤差を測定した結果を示す。
5. Measurement result of detection error of chopping current FIGS. 7 and 8 show the results of measurement of detection error of chopping current.
図7は、比較例におけるセンス抵抗290の一端の電圧(図1のVS)と、本実施形態におけるセンス抵抗の両端の電圧差(図3のVI1−VI2)を測定した波形である。A1に示すピーク値(最大値)は、各チャージ期間において基準電圧に達したことを検出したときの電圧となる。この電圧は、図2で説明したチョッピング電流ILに対応する。
FIG. 7 is a waveform obtained by measuring the voltage at one end of the
図8は、D/A変換回路230の各設定値(コード)において測定したチョッピング電流の偏差を示す。即ち、図7の波形を各設定値で取得し、各チャージ期間における電圧ピーク値をチョッピング電流に換算し、その実測したチョッピング電流を統計処理して偏差を求めたものである。丸印で示す測定値は、図1で説明した比較例における測定値である。四角印で示す測定値は、図3〜図6で説明した本実施形態における測定値である。
FIG. 8 shows the deviation of the chopping current measured at each set value (code) of the D /
比較例では、上述した寄生抵抗や基板電位の変動によってチョッピング電流の検出値がばらつくため、偏差が大きくなっている。一方、本実施形態では、寄生抵抗や基板電位の変動の影響を抑制できるため、比較例に比べて偏差が小さくなっている。また、D/A変換回路230の設定値(即ち、チョッピング電流の設定値)を変えた場合に、比較例に比べて偏差の変動が小さくなっている。 In the comparative example, since the detected value of the chopping current varies due to the above-described parasitic resistance and substrate potential fluctuation, the deviation is large. On the other hand, in this embodiment, since the influence of variations in parasitic resistance and substrate potential can be suppressed, the deviation is smaller than in the comparative example. Further, when the set value of the D / A conversion circuit 230 (that is, the set value of the chopping current) is changed, the variation of the deviation is smaller than that of the comparative example.
このように、本実施形態ではチョッピング電流の検出ばらつきが小さくなるので、センス抵抗290を小さくしてもチョッピング電流を精度良く検出できる。これにより、センス抵抗290を小さくしてモーター駆動の電力効率を向上できる。
As described above, in this embodiment, since the variation in detection of the chopping current is reduced, the chopping current can be accurately detected even if the
6.電子機器
図9に、本実施形態の回路装置200が適用された電子機器の構成例を示す。電子機器は、処理部300、記憶部310、操作部320、入出力部330、回路装置200、これらの各部を接続するバス340、モーター280を含む。回路装置200は、例えば集積回路装置により実現できる。
6). Electronic Device FIG. 9 shows a configuration example of an electronic device to which the
以下ではモーター駆動によりヘッドや紙送りを制御するプリンターを例にとり説明するが、本実施形態はこれに限定されず、種々の電子機器に適用可能である。 In the following description, a printer that controls the head and paper feeding by motor drive will be described as an example. However, the present embodiment is not limited to this and can be applied to various electronic devices.
入出力部330は例えばUSBコネクターや無線LAN等のインターフェースで構成され、画像データや文書データが入力される。入力されたデータは、例えばDRAM等の内部記憶装置である記憶部310に記憶される。操作部320により印刷指示を受け付けると、処理部300は、記憶部310に記憶されたデータの印刷動作を開始する。処理部300は、データの印刷レイアウトに合わせて回路装置200に指示を送り、回路装置200は、その指示に基づいてモーター280を回転させ、ヘッドの移動や紙送りを行う。
The input /
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また検出回路、制御回路、ブリッジ回路、プリドライバー、回路装置、電子機器の構成・動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。 Although the present embodiment has been described in detail as described above, it will be easily understood by those skilled in the art that many modifications can be made without departing from the novel matters and effects of the present invention. Accordingly, all such modifications are intended to be included in the scope of the present invention. For example, a term described at least once together with a different term having a broader meaning or the same meaning in the specification or the drawings can be replaced with the different term in any part of the specification or the drawings. All combinations of the present embodiment and the modified examples are also included in the scope of the present invention. Further, the configurations and operations of the detection circuit, the control circuit, the bridge circuit, the pre-driver, the circuit device, and the electronic device are not limited to those described in this embodiment, and various modifications can be made.
200 回路装置、210 ブリッジ回路、221 コンパレーター、
230 D/A変換回路、240 制御回路、250 検出回路、
260 プリドライバー、261〜264 バッファー、270 差動増幅回路、
271 演算増幅器、272〜275 抵抗素子、280 モーター、
290 センス抵抗、300 処理部、310 記憶部、320 操作部、
330 入出力部、340 バス、
AGND グランド端子、DR1〜DR4 第1〜第4の方向、
Dp1 寄生ダイオード、HN1〜HN3 第1〜第3の辺、
IL チョッピング電流、Id 電流、L1〜L4 第1〜第4の配線、
NI1,NI2 第1、第2の入力ノード、Q1〜Q4 トランジスター、
RNF 第3の端子、Rp1,Rp2 寄生抵抗、Rsub 基板抵抗、
SN1,SN2 第1、第2の端子、TC チャージ期間、
TD ディケイ期間、VR 基準電圧
200 circuit device, 210 bridge circuit, 221 comparator,
230 D / A conversion circuit, 240 control circuit, 250 detection circuit,
260 pre-drivers, 261 to 264 buffers, 270 differential amplifier circuits,
271 operational amplifier, 272 to 275 resistance element, 280 motor,
290 sense resistor, 300 processing unit, 310 storage unit, 320 operation unit,
330 I / O unit, 340 bus,
AGND ground terminal, DR1 to DR4, first to fourth directions,
Dp1 parasitic diode, HN1 to HN3, first to third sides,
IL chopping current, Id current, L1 to L4, first to fourth wirings,
NI1, NI2 first and second input nodes, Q1-Q4 transistors,
RNF third terminal, Rp1, Rp2 parasitic resistance, Rsub substrate resistance,
SN1, SN2 first and second terminals, TC charge period,
TD decay period, VR reference voltage
Claims (10)
前記ブリッジ回路に流れる電流を検出するためのセンス抵抗の一端に接続するための第1の端子と、
前記センス抵抗の他端に接続するための第2の端子と、
前記ローサイド側のトランジスターのソース側に接続される第3の端子と、
を含むことを特徴とする回路装置。 A bridge circuit having a high-side transistor and a low-side transistor;
A first terminal for connecting to one end of a sense resistor for detecting a current flowing in the bridge circuit;
A second terminal for connection to the other end of the sense resistor;
A third terminal connected to the source side of the low-side transistor;
A circuit device comprising:
前記センス抵抗の前記一端の電圧である第1の電圧と、前記センス抵抗の前記他端の電圧である第2の電圧との電圧差を検出することで、チャージ期間でのチャージ電流を検出する検出回路と、
前記検出回路の検出結果に基づいて、前記ハイサイド側のトランジスター及び前記ローサイド側のトランジスターのオン・オフ制御を行う制御回路と、
を含み、
前記第1の端子は、前記検出回路の第1の入力ノードに接続され、
前記第2の端子は、前記検出回路の第2の入力ノードに接続され、
前記第3の端子は、配線を介して前記センス抵抗の前記一端に接続するための端子であることを特徴とする回路装置。 In claim 1,
A charge current in a charge period is detected by detecting a voltage difference between a first voltage that is the voltage at the one end of the sense resistor and a second voltage that is the voltage at the other end of the sense resistor. A detection circuit;
A control circuit that performs on / off control of the high-side transistor and the low-side transistor based on the detection result of the detection circuit;
Including
The first terminal is connected to a first input node of the detection circuit;
The second terminal is connected to a second input node of the detection circuit;
The circuit device according to claim 3, wherein the third terminal is a terminal for connecting to the one end of the sense resistor via a wiring.
前記第3の端子と前記ブリッジ回路の距離は、前記第1の端子と前記ブリッジ回路の距離及び前記第2の端子と前記ブリッジ回路の距離よりも短いことを特徴とする回路装置。 In claim 1 or 2,
The distance between the third terminal and the bridge circuit is shorter than the distance between the first terminal and the bridge circuit and the distance between the second terminal and the bridge circuit.
前記第1の端子と前記検出回路の距離及び前記第2の端子と前記検出回路の距離は、前記第3の端子と前記検出回路の距離よりも短いことを特徴とする回路装置。 In claim 2,
The circuit device characterized in that a distance between the first terminal and the detection circuit and a distance between the second terminal and the detection circuit are shorter than a distance between the third terminal and the detection circuit.
前記第1の端子及び前記第2の端子は、前記回路装置の第1の辺に配置され、
前記第3の端子は、前記回路装置の第2の辺に配置されることを特徴とする回路装置。 In any one of Claims 1 thru | or 4,
The first terminal and the second terminal are disposed on a first side of the circuit device;
The circuit device, wherein the third terminal is disposed on a second side of the circuit device.
前記回路装置の基板に接続されるグランド端子を含み、
前記グランド端子と前記第1の端子の距離及び前記グランド端子と前記第2の端子の距離は、前記グランド端子と前記第3の端子の距離よりも短いことを特徴とする回路装置。 In any one of Claims 1 thru | or 5,
Including a ground terminal connected to a substrate of the circuit device;
The distance between the ground terminal and the first terminal and the distance between the ground terminal and the second terminal are shorter than the distance between the ground terminal and the third terminal.
前記オン・オフ制御の信号に基づいて前記ブリッジ回路を駆動するプリドライバーを含み、
前記第1の端子及び前記第2の端子は、前記回路装置の第1の辺に配置され、
前記第3の端子は、前記回路装置の第2の辺に配置され、
前記第2の辺から前記第2の辺に対向する第3の辺への方向を第1の方向とする場合に、前記プリドライバーは、前記ブリッジ回路の前記第1の方向側に配置され、前記検出回路は、前記プリドライバーの前記第1の方向側に配置されることを特徴とする回路装置。 In claim 2,
Including a pre-driver for driving the bridge circuit based on the on / off control signal;
The first terminal and the second terminal are disposed on a first side of the circuit device;
The third terminal is disposed on a second side of the circuit device;
When the first direction is the direction from the second side to the third side opposite to the second side, the pre-driver is disposed on the first direction side of the bridge circuit, The circuit device, wherein the detection circuit is arranged on the first direction side of the pre-driver.
前記検出回路は、前記第1の入力ノードに入力される前記第1の電圧と前記第2の入力ノードに入力される前記第2の電圧とを差動増幅する差動増幅回路を含むことを特徴とする回路装置。 In claim 2,
The detection circuit includes a differential amplifier circuit that differentially amplifies the first voltage input to the first input node and the second voltage input to the second input node. A circuit device characterized.
前記第1の端子と前記センス抵抗の前記一端とを接続する第1の配線と、
前記第2の端子と前記センス抵抗の前記他端とを接続する第2の配線と、
前記第3の端子と前記センス抵抗の前記一端とを接続する第3の配線と、
を含むことを特徴とする回路基板。 A circuit board on which the circuit device according to any one of claims 1 to 8 is mounted,
A first wiring connecting the first terminal and the one end of the sense resistor;
A second wiring connecting the second terminal and the other end of the sense resistor;
A third wiring connecting the third terminal and the one end of the sense resistor;
A circuit board comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014007536A JP6331410B2 (en) | 2014-01-20 | 2014-01-20 | CIRCUIT DEVICE, CIRCUIT BOARD AND ELECTRONIC DEVICE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014007536A JP6331410B2 (en) | 2014-01-20 | 2014-01-20 | CIRCUIT DEVICE, CIRCUIT BOARD AND ELECTRONIC DEVICE |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015136277A true JP2015136277A (en) | 2015-07-27 |
JP6331410B2 JP6331410B2 (en) | 2018-05-30 |
Family
ID=53767752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014007536A Active JP6331410B2 (en) | 2014-01-20 | 2014-01-20 | CIRCUIT DEVICE, CIRCUIT BOARD AND ELECTRONIC DEVICE |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6331410B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017158387A (en) * | 2016-03-04 | 2017-09-07 | セイコーエプソン株式会社 | Motor drive circuit, printer, and semiconductor device |
JPWO2022113673A1 (en) * | 2020-11-26 | 2022-06-02 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000156989A (en) * | 1998-11-18 | 2000-06-06 | Denso Corp | Motor driver |
JP2003189674A (en) * | 2001-12-12 | 2003-07-04 | Hitachi Ltd | Sensorless motor drive control system |
JP2007012798A (en) * | 2005-06-29 | 2007-01-18 | Rohm Co Ltd | Semiconductor integrated circuit device |
JP2008067560A (en) * | 2006-09-11 | 2008-03-21 | Seiko Epson Corp | Motor controller, original reader and motor control method |
WO2009150794A1 (en) * | 2008-06-13 | 2009-12-17 | ローム株式会社 | Motor drive circuit |
JP2010288396A (en) * | 2009-06-12 | 2010-12-24 | Renesas Electronics Corp | Three phase dc motor control circuit |
-
2014
- 2014-01-20 JP JP2014007536A patent/JP6331410B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000156989A (en) * | 1998-11-18 | 2000-06-06 | Denso Corp | Motor driver |
JP2003189674A (en) * | 2001-12-12 | 2003-07-04 | Hitachi Ltd | Sensorless motor drive control system |
JP2007012798A (en) * | 2005-06-29 | 2007-01-18 | Rohm Co Ltd | Semiconductor integrated circuit device |
JP2008067560A (en) * | 2006-09-11 | 2008-03-21 | Seiko Epson Corp | Motor controller, original reader and motor control method |
WO2009150794A1 (en) * | 2008-06-13 | 2009-12-17 | ローム株式会社 | Motor drive circuit |
JP2010288396A (en) * | 2009-06-12 | 2010-12-24 | Renesas Electronics Corp | Three phase dc motor control circuit |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017158387A (en) * | 2016-03-04 | 2017-09-07 | セイコーエプソン株式会社 | Motor drive circuit, printer, and semiconductor device |
JPWO2022113673A1 (en) * | 2020-11-26 | 2022-06-02 | ||
WO2022113673A1 (en) * | 2020-11-26 | 2022-06-02 | 株式会社村田製作所 | Motor driving circuit |
JP7400992B2 (en) | 2020-11-26 | 2023-12-19 | 株式会社村田製作所 | motor drive circuit |
Also Published As
Publication number | Publication date |
---|---|
JP6331410B2 (en) | 2018-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4865504B2 (en) | Current detection circuit and voltage regulator having current detection circuit | |
JP2016063674A (en) | Semiconductor device | |
US10050031B2 (en) | Power conventer and semiconductor device | |
WO2016052011A1 (en) | Semiconductor device | |
US10236679B2 (en) | Circuit apparatus and electronic appliance | |
CN109428535B (en) | Motor drive circuit, semiconductor device, and electronic apparatus | |
EP2505358B1 (en) | Liquid discharge head and liquid discharge apparatus | |
JP2005333691A (en) | Overcurrent detection circuit and power supply having it | |
JP5700062B2 (en) | Power conversion system | |
US10284192B2 (en) | Semiconductor device | |
JP6331410B2 (en) | CIRCUIT DEVICE, CIRCUIT BOARD AND ELECTRONIC DEVICE | |
US7759920B2 (en) | Switching regulator and semiconductor device having the same | |
US9817077B2 (en) | Circuit device and electronic apparatus | |
JP4882710B2 (en) | Load drive device failure detection device and load drive IC | |
US9331684B2 (en) | Semiconductor device for sensing physical quantity | |
US9692302B2 (en) | Circuit apparatus and electronic appliance | |
JP2010193033A (en) | Overcurrent protection circuit | |
JP6588229B2 (en) | Overheat protection circuit, semiconductor integrated circuit device using the same, and vehicle | |
JP5224128B2 (en) | Current detection circuit | |
JP7010100B2 (en) | Motor drive circuits, semiconductor devices, and electronic devices | |
JP5325437B2 (en) | Integrated circuit | |
US11378598B2 (en) | Semiconductor integrated circuit device and current detection circuit | |
JP6302639B2 (en) | Current monitoring circuit | |
JP4788582B2 (en) | Pull-up resistor cutoff MOS transistor drive circuit | |
JP2021083237A (en) | Power module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160617 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160627 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180319 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180319 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6331410 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |