JP2015127108A - Image clock generation device and image formation device - Google Patents
Image clock generation device and image formation device Download PDFInfo
- Publication number
- JP2015127108A JP2015127108A JP2013272709A JP2013272709A JP2015127108A JP 2015127108 A JP2015127108 A JP 2015127108A JP 2013272709 A JP2013272709 A JP 2013272709A JP 2013272709 A JP2013272709 A JP 2013272709A JP 2015127108 A JP2015127108 A JP 2015127108A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- pixel clock
- light beam
- synchronization signal
- clock generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Facsimile Scanning Arrangements (AREA)
- Laser Beam Printer (AREA)
Abstract
Description
本発明は、半導体レーザー光を感光体上に走査して画像を形成する画像クロック生成装置及び画像形成装置に関する。 The present invention relates to an image clock generating apparatus and an image forming apparatus for forming an image by scanning a semiconductor laser beam on a photosensitive member.
例えばレーザープリンタ、デジタル複写機などの画像形成装置では、光源から出射されたレーザー光が、回転する回転多面鏡(ポリゴンミラー)によりスキャンされ、走査レンズを介して被走査媒体である感光体上を露光して静電潜像を形成する。このとき、1ライン毎に、フォトディテクタが走査ビームを検出する。このような走査光学系では、画像品質の劣化の原因となる走査速度ムラ(走査速度の誤差)を補正する必要があった。例えば特許文献1には、所定の目標値と、感光体の両端に設置された光検出器により検出される同期信号の時間間隔との間の誤差を算出することにより、レーザー光の走査速度の誤差を高精度に補正できる画像形成装置が開示されている。
For example, in an image forming apparatus such as a laser printer or a digital copying machine, a laser beam emitted from a light source is scanned by a rotating polygon mirror, and passes through a scanning lens on a photoconductor as a medium to be scanned. Exposure to form an electrostatic latent image. At this time, the photodetector detects the scanning beam for each line. In such a scanning optical system, it is necessary to correct scanning speed unevenness (scanning speed error) that causes deterioration of image quality. For example, in
しかしながら、線速(紙の搬送速度)が変わる場合(例えば異なる光学系の制御や同一の光学系でも紙の種類が変わった場合)に対応するには、誤差を算出するための比較手段や、当該算出された誤差周波数演算手段の回路規模が増大するという問題があった。 However, in order to cope with a case where the linear velocity (paper transport speed) changes (for example, when different optical systems are controlled or the same optical system changes the paper type), a comparison means for calculating an error, There is a problem that the circuit scale of the calculated error frequency calculation means increases.
本発明の目的は上記の問題点を解決し、様々な要因によって生じる走査速度ムラを高精度に補正でき、かつ回路規模を大きくすることなく、広範囲に画素クロック周波数をカバーする即応性の高い画像クロック生成装置を提供することにある。 An object of the present invention is to solve the above-mentioned problems, to correct scanning speed unevenness caused by various factors with high accuracy, and to provide a highly responsive image that covers a wide range of pixel clock frequencies without increasing the circuit scale. The object is to provide a clock generator.
本発明の一態様に係る画像クロック生成装置は、
画像データに基づいて変調された光ビームを出射する光ビーム発生部と、上記光ビームを回転多面鏡の回転に応じて走査して画像を形成する感光体と、上記走査される光ビームを検出する走査ビーム検出部とを備えた画像形成装置のための画素クロック生成装置であって、
上記検出された光ビームに基づいて、上記光ビームの上記感光体への書き込み開始位置を示す第1の同期信号を生成して出力する第1の同期信号生成部と、
所定の基準クロックを逓倍して第1の高周波クロックを生成し、当該第1の高周波クロックを所定の第1の分周比で分周して第2の高周波クロックを生成して出力する高周波クロック生成部と、
上記第2の高周波クロックを所定の第2の分周比で分周して画素クロックを生成して出力する画素クロック生成部と、
上記画素クロックに基づいて、上記画像データに従って変調し、変調した光ビームを出射するように上記光ビーム発生部を駆動する光ビーム駆動部とを備え、
上記基準クロックの周波数は上記画素クロックの周波数よりも高くなるように設定されることを特徴とする。
An image clock generation device according to an aspect of the present invention includes:
A light beam generating unit that emits a light beam modulated based on image data, a photoconductor that scans the light beam according to the rotation of a polygon mirror, and forms an image; and detects the scanned light beam A pixel clock generator for an image forming apparatus comprising a scanning beam detector
A first synchronization signal generation unit that generates and outputs a first synchronization signal indicating a writing start position of the light beam on the photoconductor based on the detected light beam;
A high-frequency clock that multiplies a predetermined reference clock to generate a first high-frequency clock, divides the first high-frequency clock by a predetermined first division ratio, and generates and outputs a second high-frequency clock. A generator,
A pixel clock generation unit that divides the second high-frequency clock by a predetermined second division ratio to generate and output a pixel clock;
A light beam driving unit that modulates the image data based on the pixel clock and drives the light beam generation unit to emit a modulated light beam;
The frequency of the reference clock is set to be higher than the frequency of the pixel clock.
本発明によれば、書き込み解像度と線速と回転多面鏡の回転速度とにより演算される周波数指定信号に基づく分周比で高周波クロックを分周して画素クロックを生成することができるので、様々な要因によって生じる走査速度ムラを高精度に補正することが可能となる。 According to the present invention, it is possible to generate a pixel clock by dividing a high-frequency clock by a division ratio based on a frequency designation signal calculated by a writing resolution, a linear velocity, and a rotational speed of a rotary polygon mirror. It is possible to correct the scanning speed unevenness caused by various factors with high accuracy.
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。 Hereinafter, embodiments according to the present invention will be described with reference to the drawings. In addition, in each following embodiment, the same code | symbol is attached | subjected about the same component.
実施形態1.
図1は、本発明の実施形態1に係る画像形成装置1の構成を示すブロック図である。図1において、画像形成装置1は、画像データを出力する画像処理部9と、制御部10と、画素クロック生成装置20と、走査光学装置40とを備えて構成される。また、走査光学装置40は、光ビーム発生部4Aと、光ビームを反射する複数の鏡面を有する回転多面鏡5と、走査レンズ6Aと、画像(静電潜像)を形成する感光体7Aと、当該感光体7Aの一端に配置される第1の走査ビーム検出部8Aとを備えて構成される。すなわち、画像形成装置1は、画像データに基づいて変調された光ビームを出射する光ビーム発生部4Aと、光ビームを回転多面鏡5の回転に応じて走査して画像を形成する感光体7Aと、走査される光ビームを検出する走査ビーム検出部8Aとを備えた画像形成装置である。ここで、回転多面鏡5は、当該回転多面鏡5の中心軸の周りに時計方向に主走査角速度(回転速度)ωで回転する。
FIG. 1 is a block diagram showing a configuration of an
画素クロック生成装置20は、高周波クロック生成部2と、画素クロック生成部3Aと、光ビーム駆動部11Aと、同期信号生成部12Aとを備えて構成される。ここで、画像形成装置1は、画像データに基づいて変調された光ビームを、所定の回転速度で回転する感光体上に主走査方向に走査し、当該感光体7A上に画像を形成する。
The pixel clock generator 20 includes a high
図1において、同期信号生成部12Aは、走査ビーム検出部8Aにより検出される光ビームに基づいて、光ビームの感光体7Aへの書き込み開始位置を示す同期信号SS1を生成し、当該生成された同期信号SS1を画素クロック生成部3Aに出力する。ここで、同期信号SS1は、走査光SL1の感光体7Aへの書き込みを開始するタイミングを示す同期信号である。
In FIG. 1, the
高周波クロック生成部2は、後述する画素クロックの周波数よりも高くなるように設定される所定の基準クロックを逓倍して第1の高周波クロックを生成する。また、高周波クロック生成部2は、当該第1の高周波クロックを所定の第1の分周比で分周して第2の高周波クロックVCLKを生成し、当該生成された第2の高周波クロックVCLKを画素クロック生成部3Aに出力する。ここで、所定の第1の分周比は、画像形成装置1の書き込み解像度と、感光体7Aの紙の搬送速度に基づいて決定される線速と、回転多面鏡5の回転速度とに基づいて設定される。さらに、当該第1の分周比は、走査光SL1が感光体7Aに書き込まれる位置が一定となるように設定される。
The high frequency
画素クロック生成部3Aは、入力された第2の高周波クロックVCLKを、制御部10からの初期周波数指定信号IFDS1に基づく所定の第2の分周比で分周して画素クロックICLK1を生成する。また、画素クロック生成部3Aは、当該画素クロックICLK1を同期信号SS1に基づき光ビーム駆動部11Aに出力する。ここで、第2の分周比は、画像形成装置1の書き込み解像度と、感光体7Aの紙の搬送速度に基づいて決定される線速と、回転多面鏡5の回転速度とに基づいて設定される。さらに、当該第2の分周比は、走査光SL1が感光体7Aに書き込まれる位置が一定となるように設定される。
The pixel
光ビーム駆動部11Aは、画素クロック生成部3Aからの画素クロックICLK1に基づき、画像処理部9から入力される画像データID1に従って変調し、変調した光ビームを出射するように光ビーム発生部4Aを駆動する。
The light
以上のように構成された実施形態1に係る画像形成装置1の動作について以下に説明する。
The operation of the
図2は、図1の画像形成装置1の動作を説明するための概略図である。図2において、光ビーム発生部4Aからの光ビームLB1は、回転多面鏡5の側面に配置された各鏡面で反射し、当該反射された反射ビームRB1は走査レンズ6Aに到達する。また、回転多面鏡5により反射された反射ビームRB1は、走査レンズ6Aを介して、感光体7A上を1ライン分主走査する前に走査光SL1として走査ビーム検出部8Aに入射し、走査ビーム検出部8Aにより主走査の開始タイミングが検出される。
FIG. 2 is a schematic diagram for explaining the operation of the
走査レンズ6Aを通過した走査光SL1は、感光体7A上に主走査方向(以下、X軸方向という。)に1ライン分だけ主走査して、当該感光体7A上の有効書き込み幅Wの範囲内に画像を形成し、感光体7Aの画像を紙50に転写する。次に、感光体7Aは、Y軸方向に所定の回転速度で回転し、次の1ライン分を主走査し、感光体7A上の有効書き込み幅Wの範囲内に画像を形成し、当該画像を紙50に転写する。これらの動作が繰り返されて、全ラインの主走査が完了する。ここで、互いに直交するX軸及びY軸を有する座標系において、感光体7Aの長手方向(回転軸方向)をX軸方向とし、感光体7Aの回転軸と垂直方向をY軸方向とする。
The scanning light SL1 that has passed through the
次に、上述した分周比指定信号DDSに基づく第1の分周比及び初期周波数指定信号IFDS1に基づく第2の分周比の設定方法について説明する。ここで、第1の分周比及び第2の分周比は、画像形成装置1の設計仕様に基づいて以下のように設定される。
Next, a method of setting the first frequency division ratio based on the frequency division ratio designation signal DDS and the second frequency division ratio based on the initial frequency designation signal IFDS1 will be described. Here, the first frequency division ratio and the second frequency division ratio are set as follows based on the design specifications of the
本発明の実施形態1に係る画像形成装置1の設計仕様は、以下の要素で設定される。
(1)書き込み解像度(dot/inch)(=1インチあたりのドット数)
(2)線速(mm/秒)(=(紙サイズ+紙間)×毎分印刷枚数/60)
(3)回転多面鏡の回転速度(1分当たりの回転数)
(4)走査レンズの画角
(5)有効書き込み幅
(6)光ビーム数
The design specification of the
(1) Write resolution (dot / inch) (= number of dots per inch)
(2) Linear velocity (mm / second) (= (paper size + paper interval) × number of printed sheets per minute / 60)
(3) Rotational speed of rotating polygon mirror (number of rotations per minute)
(4) Angle of view of scanning lens (5) Effective writing width (6) Number of light beams
ここで、上述した(1)〜(6)の要素は、機械的な特性、レンズ特性、もしくは紙の種類等で設定され、画像形成装置1が有する固有の値であり、経時的な変化はほぼ無い。従って、画素クロック周波数fI(MHz)は以下のように算出できる。
Here, the above-described elements (1) to (6) are set according to mechanical characteristics, lens characteristics, paper type, and the like, and are inherent values possessed by the
先ず、感光体7AにおけるX軸方向の走査周波数fVは、光ビーム数n、線速(感光体表面の移動速度)V及び書き込み解像度DPIを用いて、次式により算出できる。ここで、(DPI/25.4)の値は1mm当たりのドット数である。
First, the scanning frequency f V in the X-axis direction of the
次に、有効走査期間率Rは、回転多面鏡面数m及び半画角θを用いて、次式により算出できる。なお、感光体7Aの1ラインの書き込み幅が、回転多面鏡5の1面の端から端までに対応する場合には、有効走査期間率Rは100%となる。
Next, the effective scanning period rate R can be calculated by the following equation using the number m of rotating polygon mirrors and the half angle of view θ. When the writing width of one line of the
上述した式(1)及び式(2)により算出された走査周波数fv及び有効走査期間率Rと、感光体7Aの有効書き込み幅Wとを用いて、次式により算出できる。
Using the scanning frequency fv and the effective scanning period rate R calculated by the above formulas (1) and (2) and the effective writing width W of the
式(1)及び式(2)を式(3)に代入すると、次式となる。 Substituting Equation (1) and Equation (2) into Equation (3) yields the following equation:
ここで、書き込み解像度DPIを1200(dpi)、光ビーム数nを2(個)、有効書き込み幅Wを300(mm)、回転多面鏡5の面数mを6(面)、半画角θを45(度)と仮定する。この場合、式(1)を用いると、走査周波数fVは7086(Hz)と算出される。また、式(3)を用いると、画素クロック周波数fIは133.9(MHz)と算出される。
Here, the writing resolution DPI is 1200 (dpi), the number of light beams n is 2 (pieces), the effective writing width W is 300 (mm), the number of faces m of the
例えば基準クロックの周波数を2(GHz)と仮定する。この場合には、第1の分周比は2に設定し、第2の分周比は29.87303に設定する。この構成とすることにより、第2の分周比を小数値に設定することが可能となる。 For example, assume that the frequency of the reference clock is 2 (GHz). In this case, the first frequency division ratio is set to 2, and the second frequency division ratio is set to 29.87303. With this configuration, the second frequency division ratio can be set to a decimal value.
以上の実施形態に係る画像形成装置1によれば、画像形成装置1の書き込み解像度と線速と回転多面鏡5の回転速度とに基づいて設定される分周比で分周して高周波クロックを生成する。従って、紙の種類やサイズを変更する場合でも、画素クロック生成部の回路規模を変更することなしに高周波クロック生成部の分周比のみを変更することにより対応することが可能となる。
According to the
また、以上の実施形態に係る画像形成装置1によれば、画素クロックの周波数を高周波クロック生成部の分周比のみで設定することが可能となる。従って、広範囲にわたる画素クロック周波数をカバーする即応性の高い画像形成装置を提供することができ、様々な光学系に対応することが可能となる。
Further, according to the
実施形態2.
上述した実施形態1に係る画像形成装置1では、感光体7Aが1つの場合において説明したが、本発明はこれに限らない。例えば、本発明の実施形態2に係る画像形成装置1Aは、さらに感光体7Bを追加し、共通の高周波クロックを用いて各感光体7A,7B上に画像をそれぞれ形成してもよい。
In the
図3は、本発明の実施形態2に係る画像形成装置1Aの構成を示すブロック図である。図3の画像形成装置1Aは、図1の画像形成装置1に比較すると、画素クロック生成装置20の代わりに画素クロック生成装置20Aを備え、走査光学装置40の代わりに走査光学装置40Aを備えたことを特徴とする。また、走査光学装置40Aは、走査光学装置40に比較すると、光ビームを出射する光ビーム発生部4Bと、走査レンズ6Bと、画像(静電潜像)を形成する第2の感光体7Bと、当該感光体7Bの一端に配置される第2の走査ビーム検出部8Bとをさらに備えて構成される。
FIG. 3 is a block diagram showing the configuration of the image forming apparatus 1A according to the second embodiment of the present invention. Compared with the
図3において、画像形成装置1Aは、第1及び第2の画像データID1及びID2に基づいてそれぞれ変調された第1及び第2の光ビームをそれぞれ出射する第1及び第2の光ビーム発生部4A及び4Bを備えて構成される。また、画像形成装置1Aは、第1及び第2の光ビームを回転多面鏡5の回転に応じて走査して画像を形成する第1及び第2の感光体7A及び7Bと、当該走査される第1及び第2の光ビームをそれぞれ検出する第1及び第2の走査ビーム検出部8A及び8Bとを備えて構成される。
In FIG. 3, the image forming apparatus 1A includes first and second light beam generators that emit first and second light beams modulated based on the first and second image data ID1 and ID2, respectively. 4A and 4B are comprised. In addition, the image forming apparatus 1A scans the first and
画素クロック生成装置20Aは、画素クロック生成装置20に比較すると、画素クロック生成部3Bと、光ビーム駆動部11Bと、同期信号生成部12Bとをさらに備えて構成される。
Compared with the pixel clock generation device 20, the pixel clock generation device 20A further includes a pixel
図3において、同期信号生成部12Bは、走査ビーム検出部8Bにより検出される光ビームに基づいて、光ビームの感光体7Bへの書き込み開始位置を示す同期信号SS2を生成し、当該生成された同期信号SS2を画素クロック生成部3Bに出力する。ここで、同期信号SS2は、走査光SL2の感光体7Bへの書き込みを開始するタイミングを示す同期信号である。
In FIG. 3, the
画素クロック生成部3Bは、入力される第2の高周波クロックVCLKを、制御部10からの初期周波数指定信号IFDS2に基づく所定の第3の分周比で分周して画素クロックICLK2を生成する。また、画素クロック生成部3Bは、当該画素クロックを同期信号SS2に基づき光ビーム駆動部11Bに出力する。ここで、第3の分周比は、画像形成装置1の書き込み解像度と、感光体7Bの紙の搬送速度に基づいて決定される線速と、回転多面鏡5の回転速度とに基づいて設定される。さらに、当該第3の分周比は、走査光SL2が感光体7Bに書き込まれる位置が一定となるように設定される。
The pixel
光ビーム駆動部11Bは、画素クロック生成部3Bからの画素クロックICLK2に基づき、画像処理部9から入力される画像データID2に従って変調し、変調した光ビームを出射するように光ビーム発生部4Bを駆動する。なお、初期周波数指定信号IFDS2は、実施形態1の初期周波数設定信号IFDS1と同様に設定される。
The
以上のように構成された実施形態2に係る画像形成装置1Aの動作について以下に説明する。 The operation of the image forming apparatus 1A according to the second embodiment configured as described above will be described below.
実施形態2に係る画像形成装置1Aは、実施形態1に係る画像形成装置1に比較すると、画素クロック生成部3Bの動作が追加されたことが相違する。ここで、画素クロック生成部3Bの動作は、実施形態1に係る画素クロック生成部3Aと同様である。
The image forming apparatus 1A according to the second embodiment is different from the
以上の実施形態に画像形成装置1Aによれば、実施形態1に係る画像形成装置1と同様の効果を得ることができる。
According to the image forming apparatus 1A in the above embodiment, the same effect as that of the
実施形態3.
上述した実施形態1に係る画像形成装置1は、回転多面鏡5の回転速度の変動による主走査速度ωの誤差が発生する。これに対して、実施形態3に係る画像形成装置1Bは、当該誤差を補正する手段を備えたことを特徴とする。
In the
図4は、本発明の実施形態3に係る画像形成装置1Bの構成を示すブロック図である。図4の画像形成装置1Bは、図1の画像形成装置1に比較すると、画素クロック生成装置20の代わりに画素クロック生成装置20Bを備えて構成される。また、画素クロック生成装置20Bは、図1の画素クロック生成装置20に比較すると、画素クロック生成部3Aの代わりに画素クロック生成部3Aaを備えて構成される。さらに、画素クロック生成装置20Bは、図1の画素クロック生成装置20に比較すると、光ビーム駆動部11Aの代わりに光ビーム駆動部11Aaを備え、同期信号生成部12Aの代わりに同期信号生成部12Aaを備えて構成される。さらに、画素クロック生成部3Aaは、比較部30と、周波数演算部31と、分周部32とを備えて構成される。
FIG. 4 is a block diagram showing a configuration of an
図4において、同期信号生成部12Aaは、走査ビーム検出部8Aにより検出される光ビームに基づいて、光ビームの感光体7Aへの書き込み開始位置を示す同期信号SS3を生成し、当該生成された同期信号SS3を比較部30及び分周部32に出力する。ここで、同期信号SS3は、走査光SL1の感光体7Aへの書き込みを開始するタイミングを示す同期信号である。
In FIG. 4, the synchronization signal generator 12Aa generates a synchronization signal SS3 indicating the write start position of the light beam on the
比較部30は、同期信号生成部12Aaからの同期信号SS3の時間間隔を検出し、当該検出された時間間隔と制御部10から入力される所定の目標値Tを示す信号とを比較する。また、比較部30は、当該比較結果に基づいて、当該検出された時間間隔と目標値Tとの差に対応する誤差データESを生成して、当該生成された誤差データESを周波数演算部31に出力する。ここで、目標値Tは、X軸方向の1ライン分の目標ドット数Nref1と1ドット幅Lp(psec)とを乗算した値であり、制御部10により計算される。すなわち、目標値Tは、画像形成装置1Bの設計仕様に基づいて設定され、画像形成装置1Bの書き込み解像度と、感光体7Aの紙の搬送速度により決定される線速とに基づいて設定される。
The
周波数演算部31は、制御部10からの初期周波数指定信号IFDS1と比較部30からの誤差データESとに基づいて、画素クロックICLK3の周波数の設定値を演算する。また、周波数演算部31は、当該演算された画素クロックICLK3の周波数の設定値に基づいて、画素クロックICLK3の周波数の設定値を指定する周波数指定信号FDS1を生成し、当該生成された周波数指定信号FDS1を分周部32に出力する。
The
分周部32は、周波数演算部31からの周波数指定信号FDS1に基づく所定の第2の分周比で低速クロック信号に分周して、同期信号SS3に基づいて、当該分周された低速クロック信号を画素クロックICLK3として光ビーム駆動部11Aaに出力する。すなわち、画素クロック生成部3Aaは、比較部30により算出される誤差データESがゼロとなるように画素クロックICLK3を生成する。
The
光ビーム駆動部11Aaは、分周部32からの画素クロックICLK3に基づき、画像処理部9から入力される画像データID1に従って変調し、変調した光ビームを出射するように光ビーム発生部4Aを駆動する。
The light beam driver 11Aa modulates according to the image data ID1 input from the
以上のように構成された実施形態3に係る画像形成装置1Bの動作について以下に説明する。
The operation of the
上述した実施形態1に係る画像形成装置1の動作に比較すると、実施形態3に係る画像形成装置1Bの動作は、画素クロック生成部3Aaが主走査速度の誤差を補正する動作が追加されたことが相違する。ここで、主走査速度の誤差の補正方法について以下に説明する。
Compared to the operation of the
図5は、図4の感光体7Aにおける画像の書き込みを開始するタイミングを示すタイミングチャートである。図5において、走査ビーム検出部8Aが走査光SL1を検知した時刻を時刻t1とし、次に走査ビーム検出部8Aが走査光SL1を検知した時刻を時刻t2とする。ここで、上述した目標ドット数Nref1は、同期信号間隔La1(psec)及び1ドット時間幅Lp(psec)を用いて、次式で表わすことができる。
FIG. 5 is a timing chart showing timing for starting image writing on the
また、上述した目標ドット数Nref1は、X軸方向の1ラインの主走査周期Ta1及び画素クロックICLK3の1周期である画素クロック周期Tpを用いると、次式で表すことができる。 The target number of dots N ref1 described above, the use of pixel clock period Tp is one period of the main scanning period Ta 1 and the pixel clock ICLK3 of one line in the X-axis direction can be expressed by the following equation.
次に、目標ドット数Nref1及び画素クロック周期の初期値Tclk_iを用いると、目標となる主走査目標周期Tspsp_targetは次式となる。なお、画素クロック周期の初期値Tclk_iは、実施形態1における画素クロックICLK1の値とする。 Next, using the target dot number N ref1 and the initial value Tclk_i of the pixel clock cycle, the target main scanning target cycle Tspsp_target is expressed by the following equation. The initial value Tclk_i of the pixel clock cycle is the value of the pixel clock ICLK1 in the first embodiment.
また、主走査目標周期Tspsp_targetにおける主走査周期誤差Δt及び目標ドット数Nref1における目標ドット数Nref1の誤差Δn1を用いて、(7)式は次式で表すことができる。 Further, using the main scanning cycle error Δt in the main scanning target cycle Tspsp_target and the error Δn 1 of the target dot number N ref1 in the target dot number N ref1 , the equation (7) can be expressed by the following equation.
一方、高精細な画像を得るためには、主走査速度ωの誤差に関わらず、1走査周期が目標値Nref1となるように(目標ドット数Nref1の誤差Δn1→0)、画素クロック周期の初期値Tclk_iを補正する必要がある。ここで、目標ドット数Nref1の誤差Δn1に0を代入し、画素クロック周期の初期値Tclk_iの補正量Δtclk_iとすると、式(8)は次式で表すことができる。 On the other hand, in order to obtain a high-definition image, the pixel clock is set so that one scanning cycle becomes the target value N ref1 regardless of the error of the main scanning speed ω (error Δn 1 → 0 of the target dot number N ref1 ). It is necessary to correct the initial period value Tclk_i. Here, when 0 is substituted into the error Δn 1 of the target dot number N ref1 and the correction amount Δtclk_i of the initial value Tclk_i of the pixel clock period is given, the equation (8) can be expressed by the following equation.
式(9)より、画素クロック周期の初期値Tclk_iの補正量Δtclk_iは次式で表すことができる。 From equation (9), the correction amount Δtclk_i of the initial value Tclk_i of the pixel clock cycle can be expressed by the following equation.
ここで、周波数演算部31は、画素クロック周期が(Tclk_i+Δtclk_i)となるように周波数指定信号FDS1を生成し、当該周波数指定信号FDS1を分周部32に出力する。この構成とすることにより、回転多面鏡5の回転速度の変動による主走査速度ωの誤差を補正することが可能となる。なお、周波数演算部31は、この計算を同期検知周期毎に繰り返して走査速度ムラを補正してもよく、もしくは同期信号検出毎に画素クロック周波数の更新を行ってもよい。
Here, the
以上の実施形態に係る画像形成装置1Bによれば、実施形態1に係る画像形成装置1と同様の効果を得ることができる。さらに、以上の実施形態に係る画像形成装置1Bによれば、画像形成装置1Bの設計仕様に基づく目標値Tとなるように同期信号SS3の時間間隔を補正することができるので、回転多面鏡5の回転速度ムラをより正確に制御することができる。
According to the
実施形態4.
上述した実施形態3に係る画像形成装置1では、感光体7Aが1つの場合において説明したが、本発明はこれに限らない。例えば、本発明の実施形態4に係る画像形成装置1Aでは、さらに感光体7Bを追加し、共通の高周波クロックを用いて各感光体7A,7B上に画像をそれぞれ形成してもよい。
Embodiment 4 FIG.
In the
図6は、本発明の実施形態4に係る画像形成装置1Cの構成を示すブロック図である。図6の画像形成装置1Cは、図4の画像形成装置1Bに比較すると、画素クロック生成装置20Bの代わりに画素クロック生成装置20Cを備え、走査光学装置40の代わりに図3の走査光学装置40Aを備えて構成される。また、画素クロック生成装置20Cは、図4の画素クロック生成装置20Bに比較すると、画素クロック生成部3Abと、光ビーム駆動部11Abと、同期信号生成部12Abとをさらに備えて構成される。さらに、画素クロック生成部3Abは、周波数演算部31Aと、分周部32Aとを備えて構成される。
FIG. 6 is a block diagram showing a configuration of an image forming apparatus 1C according to Embodiment 4 of the present invention. Compared to the
図6において、同期信号生成部12Abは、走査ビーム検出部8Bにより検出される光ビームに基づいて、光ビームの感光体7Bへの書き込み開始位置を示す同期信号SS4を生成し、当該生成された同期信号SS4を分周部32に出力する。ここで、同期信号SS4は、走査光SL2の感光体7Bへの書き込みを開始するタイミングを示す同期信号である。
In FIG. 6, the synchronization signal generator 12Ab generates a synchronization signal SS4 indicating the writing start position of the light beam on the
周波数演算部31Aは、制御部10からの初期周波数指定信号IFDS2と比較部30からの誤差データESとに基づいて、画素クロックICLK4の周波数の設定値を演算する。また、周波数演算部31Aは、当該演算された画素クロックICLK4の周波数の設定値に基づいて、画素クロックICLK4の周波数の設定値を指定する周波数指定信号FDS2を生成し、当該生成された周波数指定信号FDS2を分周部32Aに出力する。
The
分周部32Aは、周波数演算部31Aからの周波数指定信号FDS2に基づく所定の第2の分周比で低速クロック信号に分周して、同期信号SS4に基づいて、当該分周された低速クロック信号を画素クロックICLK4として光ビーム駆動部11Abに出力する。すなわち、画素クロック生成部3Abは、比較部30により算出される誤差データESがゼロとなるように画素クロックICLK4を生成する。
The
光ビーム駆動部11Abは、分周部32Aからの画素クロックICLK4に基づき、画像処理部9から入力される画像データID2に従って変調し、変調した光ビームを出射するように光ビーム発生部4Bを駆動する。
The light beam driver 11Ab modulates according to the image data ID2 input from the
以上のように構成された実施形態4に係る画像形成装置1Cの動作について以下に説明する。 An operation of the image forming apparatus 1C according to the fourth embodiment configured as described above will be described below.
実施形態4に係る画像形成装置1Cは、実施形態3に係る画像形成装置1Bに比較すると、画素クロック生成部3Abの動作が追加されたことが相違する。ここで、画素クロック生成部3Abの動作は、実施形態3に係る画素クロック生成部3Aaと同様である。
The image forming apparatus 1C according to the fourth embodiment is different from the
以上の実施形態に画像形成装置1Cによれば、実施形態3に係る画像形成装置1Bと同様の効果を得ることができる。
According to the image forming apparatus 1C in the above embodiment, the same effect as that of the
実施形態5.
上述した実施形態3に係る画像形成装置1Bでは、書き込み開始位置を示す第1の同期信号のみを用いて主走査速度の誤差を補正した。これに対して、本発明の実施形態5の画像形成装置1Dは、さらに書き込み終了位置を示す第2の同期信号を用いて主走査速度の誤差を補正することを特徴とする。
In the
図7は、本発明の実施形態5に係る画像形成装置1Dの構成を示すブロック図である。図7の画像形成装置1Dは、図4の画像形成装置1Bに比較すると、画素クロック生成装置20Bの代わりに画素クロック生成装置20Dを備えて構成される。また、画像形成装置1Dは、図4の画像形成装置1Bに比較すると、走査光学装置40の代わりに走査光学装置40Bを備えて構成される。図7の走査光学装置40Bは、図1の走査光学装置40に比較すると、走査ビーム検出部8Aに対向して走査ビーム検出部8Cをさらに備えて構成される。
FIG. 7 is a block diagram showing a configuration of an image forming apparatus 1D according to the fifth embodiment of the present invention. Compared to the
画素クロック生成装置20Dは、図4の画素クロック生成装置20Bに比較すると、画素クロック生成部3Aaの代わりに画素クロック生成部3Acを備え、光ビーム駆動部11Aaの代わりに光ビーム駆動部11Acを備え、同期信号生成部12Aaの代わりに同期信号生成部12Acを備え、さらに同期信号生成部13を備えて構成される。また、画素クロック生成部3Acは、比較部30Aと、周波数演算部31Bと、分周部32Bとを備えて構成される。
Compared with the pixel clock generation device 20B of FIG. 4, the pixel clock generation device 20D includes a pixel clock generation unit 3Ac instead of the pixel clock generation unit 3Aa, and includes a light beam drive unit 11Ac instead of the light beam drive unit 11Aa. Instead of the synchronization signal generation unit 12Aa, a synchronization signal generation unit 12Ac is provided, and a synchronization
図7において、同期信号生成部12Acは、走査ビーム検出部8Aにより検出される光ビームに基づいて、光ビームの感光体7Aへの書き込み開始位置を示す同期信号SS5を生成し、当該生成された同期信号SS5を比較部30A及び分周部32Bに出力する。ここで、同期信号SS5は、走査光SL1の感光体7Aへの書き込みを開始するタイミングを示す同期信号である。
In FIG. 7, the synchronization signal generation unit 12Ac generates a synchronization signal SS5 indicating the writing start position of the light beam on the
同期信号生成部13は、走査ビーム検出部8Cにより検出される光ビームに基づいて、光ビームの感光体7Aへの書き込み終了位置を示す同期信号SS6を生成し、当該生成された同期信号SS6を比較部30Aに出力する。ここで、同期信号SS6は、走査光SL1の感光体7Aへの書き込みを終了するタイミングを示す同期信号である。
Based on the light beam detected by the
比較部30Aは、同期信号生成部12Acからの同期信号SS5と同期信号生成部13からの同期信号SS6との間の時間間隔を検出し、当該検出された時間間隔と制御部10から入力される所定の目標値Taを示す信号とを比較する。また、比較部30Aは、当該比較結果に基づいて、検出された時間間隔と目標値Taとの差に対応する誤差データES1を生成して、当該生成された誤差データES1を周波数演算部31Bに出力する。ここで、目標値Taは、X軸方向の1ライン分の目標ドット数Nref2と1ドット幅Lp(psec)とを乗算した値であり、制御部10により計算される。すなわち、目標値Taは、画像形成装置1Dの設計仕様に基づいて設定され、画像形成装置1Dの書き込み解像度と、感光体7Aの紙の搬送速度により決定される線速とに基づいて算出される。
The
周波数演算部31Bは、制御部10からの初期周波数指定信号IFDS1と比較部30Aからの誤差データES1とに基づいて、画素クロックICLK5の周波数の設定値を演算する。また、周波数演算部31Bは、当該演算された画素クロックICLK5の周波数の設定値に基づいて、画素クロックICLK5の周波数の設定値を指定する周波数指定信号FDS3を生成し、当該生成された周波数指定信号FDS3を分周部32Bに出力する。
The
分周部32Bは、周波数演算部31Bからの周波数指定信号FDS3に基づく分周比で低速クロック信号に分周して、同期信号SS5に基づき、当該分周された低速クロック信号を画素クロックICLK5として光ビーム駆動部11Acに出力する。すなわち、画素クロック生成部3Acは、比較部30Aにより算出される誤差データES1がゼロとなるように画素クロックICLK5を生成する。
The
光ビーム駆動部11Acは、分周部32Bからの画素クロックICLK5に基づき、画像処理部9から入力される画像データID1に従って変調し、変調した光ビームを出射するように光ビーム発生部4Aを駆動する。
The light beam driver 11Ac modulates according to the image data ID1 input from the
以上のように構成された実施形態5に係る画像形成装置1Dの動作について以下に説明する。 The operation of the image forming apparatus 1D according to the fifth embodiment configured as described above will be described below.
本実施形態に係る画像形成装置1Dの動作は、上述した実施形態1に係る画像形成装置1の動作に比較すると、画素クロック生成部3Acが主走査速度の誤差を補正する動作が追加されたことが相違する。ここで、主走査速度の誤差の補正方法について以下に説明する。
Compared to the operation of the
図8は、図7の感光体7Aにおける画像の書き込みを開始するタイミング及び画像の書き込みを終了するタイミングを示すタイミングチャートである。図8において、走査ビーム検出部8Aが走査光SL1を検知した時刻を時刻t11とし、走査ビーム検出部8Cが走査光SL1を検知した時刻を時刻t22とする。ここで、上述した目標ドット数Nref2は、同期信号間隔La2(psec)及び1ドット時間幅Lp(psec)を用いて、次式で表わすことができる。
FIG. 8 is a timing chart showing the timing of starting image writing and the timing of ending image writing on the
また、上述した目標ドット数Nref2は、X軸方向の1ラインの主走査周期Ta2及び画素クロックICLK5の1周期である画素クロック周期Tpを用いると、次式で表すことができる。 The target number of dots N ref2 described above, the use of pixel clock period Tp is one period of the main scanning period Ta 2 and the pixel clock ICLK5 of one line in the X-axis direction can be expressed by the following equation.
次に、目標ドット数Nref2及び画素クロック周期の初期値Tclk_wを用いると、目標となる主走査目標周期Tspep_targetは次式となる。なお、画素クロック周期の初期値Tclk_wは実施形態1と同様に設定される。 Next, when the target dot number N ref2 and the initial value Tclk_w of the pixel clock cycle are used, the target main scanning target cycle Tstep_target is expressed by the following equation. Note that the initial value Tclk_w of the pixel clock cycle is set in the same manner as in the first embodiment.
また、主走査目標周期Tspep_targetにおける主走査周期誤差Δt及び目標ドット数Nref2における目標ドット数Nref2の誤差Δn2を用いて、(13)式は次式で表すことができる。 Further, using the main scanning period error Δt in the main scanning target period Tspe_target and the error Δn 2 of the target dot number N ref2 in the target dot number N ref2 , the expression (13) can be expressed by the following expression.
一方、高精細な画像を得るためには、主走査速度ωの誤差に関わらず、1走査周期が目標値Nref2となるように(目標ドット数Nref2の誤差Δn2→0)、画素クロック周期の初期値Tclk_wを補正する必要がある。ここで、目標ドット数Nref2の誤差Δn2に0を代入し、画素クロック周期の初期値Tclk_wの補正量Δtclk_wとすると、式(14)は次式で表すことができる。 On the other hand, in order to obtain a high-definition image, the pixel clock is set so that one scanning cycle becomes the target value N ref2 regardless of the error of the main scanning speed ω (the error Δn 2 → 0 of the target dot number N ref2 ). It is necessary to correct the initial value Tclk_w of the period. Here, when 0 is substituted into the error Δn 2 of the target dot number N ref2 and the correction amount Δtclk_w of the initial value Tclk_w of the pixel clock cycle is given, the equation (14) can be expressed by the following equation.
式(15)より、画素クロック周期の初期値Tclk_wの補正量Δtclk_wは次式で表すことができる。 From the equation (15), the correction amount Δtclk_w of the initial value Tclk_w of the pixel clock cycle can be expressed by the following equation.
ここで、周波数演算部31Bは、画素クロック周期が(Tclk_w+Δtclk_w)となるように周波数指定信号FDS3を生成し、当該周波数指定信号FDS3を分周部32Bに出力する。この構成とすることにより、回転多面鏡5の回転速度の変動による主走査速度ωの誤差を補正することが可能となる。なお、周波数演算部31Bは、この計算を同期検知周期毎に繰り返して走査速度ムラを補正してもよく、もしくは同期信号検出毎に画素クロック周波数の更新を行ってもよい。
Here, the
以上の実施形態に係る画像形成装置1Dによれば、実施形態1に係る画像形成装置1と同様の効果を得ることができる。さらに、以上の実施形態に係る画像形成装置1Dによれば、画像形成装置1Dの設計仕様に基づく目標値Taとなるように同期信号SS5と同期信号SS6との間の時間間隔を補正することができるので、回転多面鏡5の回転速度ムラをより正確に制御することができる。
According to the image forming apparatus 1D according to the above embodiment, the same effects as those of the
なお、比較部30Aは、回転多面鏡5の1面分の回転に対応する、感光体7Aを走査する時間期間を、同期信号SS5と同期信号SS6との時間間隔として検出してもよい。また、比較部30Aは、回転多面鏡5の各1面ごとの回転に対応する、感光体7Aを走査する時間期間を移動平均化した値を、同期信号SS5と同期信号SS6との時間間隔として検出してもよい。また、回転多面鏡5の各面毎の誤差は常に一定のオフセットを有するので、その誤差を検出し、当該検出された誤差に基づいて、回転多面鏡5の各面毎の書き出し位置を制御するようにしてもよい。
The
実施形態6.
上述した実施形態3に係る画像形成装置1では、感光体7Aが1つの場合において説明したが、本発明はこれに限らない。例えば、本発明の実施形態4に係る画像形成装置1Aでは、さらに感光体7Bを追加し、共通の高周波クロックを用いて各感光体7A,7B上に画像をそれぞれ形成してもよい。
Embodiment 6. FIG.
In the
図9は、本発明の実施形態6に係る画像形成装置1Eの構成を示すブロック図である。図9の画像形成装置1Eは、図7の画像形成装置1Dに比較すると、画素クロック生成装置20Dの代わりに画素クロック生成装置20Eを備え、走査光学装置40Bの代わりに走査光学装置40Cを備えて構成される。図9の走査光学装置40Cは、図3の走査光学装置40Aに比較すると、走査ビーム検出部8A及び8Bに対向して走査ビーム検出部8C及び8Dをそれぞれ備えて構成される。
FIG. 9 is a block diagram showing a configuration of an
図9の画素クロック生成装置20Eは、図7の画素クロック生成装置20Dに比較すると、画素クロック生成部3Adと、光ビーム駆動部11Adと、同期信号生成部12Adと、同期信号生成部13Aとをさらに備えて構成される。また、画素クロック生成部3Adは、比較部30Bと、周波数演算部31Cと、分周部32Cとを備えて構成される。
Compared with the pixel clock generation device 20D of FIG. 7, the pixel clock generation device 20E of FIG. 9 includes a pixel clock generation unit 3Ad, a light beam driving unit 11Ad, a synchronization signal generation unit 12Ad, and a synchronization
図9において、同期信号生成部12Adは、走査ビーム検出部8Bにより検出される光ビームに基づいて、光ビームの感光体7Bへの書き込み開始位置を示す同期信号SS7を生成し、当該生成された同期信号SS7を比較部30B及び分周部32Cに出力する。ここで、同期信号SS7は、走査光SL2の感光体7Bへの書き込みを開始するタイミングを示す同期信号である。
In FIG. 9, the synchronization signal generation unit 12Ad generates a synchronization signal SS7 indicating the write start position of the light beam on the
同期信号生成部13Aは、走査ビーム検出部8Dにより検出される光ビームに基づいて、光ビームの感光体7Bへの書き込み終了位置を示す同期信号SS8を生成し、当該生成された同期信号SS8を比較部30Bに出力する。ここで、同期信号SS8は、走査光SL2の感光体7Bへの書き込みを終了するタイミングを示す同期信号である。
Based on the light beam detected by the scanning beam detection unit 8D, the synchronization
比較部30Bは、同期信号生成部12Adからの同期信号SS7と同期信号生成部13Aからの同期信号SS8との間の時間間隔を検出し、当該検出された時間間隔と制御部10から入力される所定の目標値Taを示す信号とを比較する。また、比較部30Bは、当該比較結果に基づいて、検出された時間間隔と所定の目標値Taとの差に対応する誤差データES2を生成して、当該生成された誤差データES2を周波数演算部31Cに出力する。ここで、目標値Taは、X軸方向の1ライン分の目標ドット数Nref2と1ドット幅Lp(psec)とを乗算した値であり、制御部10により計算される。すなわち、目標値Taは、画像形成装置1Eの設計仕様に基づいて設定され、画像形成装置1Eの書き込み解像度と、感光体7A及び7Bの紙の搬送速度により決定される線速とに基づいて算出される。
The
周波数演算部31Cは、制御部10からの初期周波数指定信号IFDS2と比較部30Bからの誤差データES2とに基づいて、画素クロックICLK6の周波数の設定値を演算する。また、周波数演算部31Cは、当該演算された画素クロックICLK6の周波数の設定値に基づいて、画素クロックICLK6の周波数の設定値を指定する周波数指定信号FDS4を生成し、当該生成された周波数指定信号FDS4を分周部32Cに出力する。
The
分周部32Cは、周波数演算部31Cからの周波数指定信号FDS4に基づく分周比で低速クロック信号に分周して、同期信号SS7に基づき、当該分周された低速クロック信号を画素クロックICLK6として光ビーム駆動部11Adに出力する。すなわち、画素クロック生成部3Adは、比較部30Bにより算出される誤差データES2がゼロとなるように画素クロックICLK6を生成する。
The
光ビーム駆動部11Adは、分周部32Cからの画素クロックICLK6に基づき、画像処理部9から入力される画像データID2に従って変調し、変調した光ビームを出射するように光ビーム発生部4Bを駆動する。
The light beam driving unit 11Ad modulates according to the image data ID2 input from the
以上のように構成された実施形態6に係る画像形成装置1Eの動作について以下に説明する。
The operation of the
本実施形態に係る画像形成装置1Eは、実施形態5に係る画像形成装置1Dに比較すると、画素クロック生成部3Adの動作が追加されたことが相違する。ここで、画素クロック生成部3Adの動作は、実施形態5に係る画素クロック生成部3Acと同様である。
The
以上の実施形態に画像形成装置1Eによれば、実施形態5に係る画像形成装置1Dと同様の効果を得ることができる。
According to the
なお、比較部30Bは、回転多面鏡5の1面分の回転に対応する、感光体7Bを走査する時間期間を、同期信号SS7と同期信号SS8との時間間隔として検出してもよい。また、比較部30Bは、回転多面鏡5の各1面ごとの回転に対応する、感光体7Bを走査する時間期間を移動平均化した値を、同期信号SS7と同期信号SS8との時間間隔として検出してもよい。また、回転多面鏡5の各面毎の誤差は常に一定のオフセットを有するので、その誤差を検出し、当該検出された誤差に基づいて、回転多面鏡5の各面毎の書き出し位置を制御するようにしてもよい。
The
実施形態のまとめ
第1の態様に係る画素クロック生成装置は、画像データに基づいて変調された光ビームを出射する光ビーム発生部と、上記光ビームを回転多面鏡の回転に応じて走査して画像を形成する感光体と、上記走査される光ビームを検出する走査ビーム検出部とを備えた画像形成装置のための画素クロック生成装置であって、
上記検出された光ビームに基づいて、上記光ビームの上記感光体への書き込み開始位置を示す第1の同期信号を生成して出力する第1の同期信号生成部と、
所定の基準クロックを逓倍して第1の高周波クロックを生成し、当該第1の高周波クロックを所定の第1の分周比で分周して第2の高周波クロックを生成して出力する高周波クロック生成部と、
上記第2の高周波クロックを所定の第2の分周比で分周して画素クロックを生成して出力する画素クロック生成部と、
上記画素クロックに基づいて、上記画像データに従って変調し、変調した光ビームを出射するように上記光ビーム発生部を駆動する光ビーム駆動部とを備え、
上記基準クロックの周波数は上記画素クロックの周波数よりも高くなるように設定されることを特徴とする。
Summary of Embodiments A pixel clock generation device according to a first aspect includes a light beam generating unit that emits a light beam modulated based on image data, and scanning the light beam according to the rotation of a rotating polygon mirror. A pixel clock generation device for an image forming apparatus, comprising: a photoconductor for forming an image; and a scanning beam detection unit for detecting the scanned light beam,
A first synchronization signal generation unit that generates and outputs a first synchronization signal indicating a writing start position of the light beam on the photoconductor based on the detected light beam;
A high-frequency clock that multiplies a predetermined reference clock to generate a first high-frequency clock, divides the first high-frequency clock by a predetermined first division ratio, and generates and outputs a second high-frequency clock. A generator,
A pixel clock generation unit that divides the second high-frequency clock by a predetermined second division ratio to generate and output a pixel clock;
A light beam driving unit that modulates the image data based on the pixel clock and drives the light beam generation unit to emit a modulated light beam;
The frequency of the reference clock is set to be higher than the frequency of the pixel clock.
第2の態様に係る画素クロック生成装置は、第1の態様に係る画素クロック生成装置において、上記第1の分周比及び上記第2の分周比は、上記光ビームが上記感光体に書き込まれる位置が一定となるように設定されることを特徴とする。 The pixel clock generation device according to a second aspect is the pixel clock generation device according to the first aspect, wherein the light beam is written on the photoconductor by the first frequency division ratio and the second frequency division ratio. It is characterized in that the position to be fixed is set to be constant.
第3の態様に係る画素クロック生成装置は、第1又は2の態様に係る画素クロック生成装置において、上記画素クロック生成部は、
上記第1の同期信号の時間間隔を検出し、当該検出された時間間隔と所定の目標値とを比較し、当該検出された時間間隔と所定の目標値との差に対応する誤差データを生成して出力する比較部と、
上記比較部からの誤差データに基づいて、上記画素クロックの周波数の設定値を演算し、当該演算された画素クロックの周波数の設定値に基づいて、上記画素クロックの周波数の設定値を指定する周波数指定信号を生成して出力する周波数演算部と、
上記第2の高周波クロックを上記周波数指定信号に基づく上記第2の分周比で分周して上記画素クロックを生成して出力する分周部とを備え、
上記画素クロック生成部は、
上記誤差データの値がゼロとなるように上記画素クロックを生成することを特徴とする。
A pixel clock generation device according to a third aspect is the pixel clock generation device according to the first or second aspect, wherein the pixel clock generation unit includes:
The time interval of the first synchronization signal is detected, the detected time interval is compared with a predetermined target value, and error data corresponding to the difference between the detected time interval and the predetermined target value is generated. A comparison unit that outputs
A frequency that calculates a set value of the pixel clock frequency based on the error data from the comparison unit, and that specifies a set value of the pixel clock frequency based on the calculated set value of the pixel clock frequency A frequency calculator that generates and outputs a specified signal;
A frequency divider that divides the second high-frequency clock by the second frequency division ratio based on the frequency designation signal to generate and output the pixel clock;
The pixel clock generation unit
The pixel clock is generated so that the value of the error data becomes zero.
第4の態様に係る画素クロック生成装置は、第1又は2の態様に係る画素クロック生成装置において、上記検出された光ビームに基づいて、上記光ビームの上記感光体への書き込み終了位置を示す第2の同期信号を生成して出力する第2の同期信号生成部をさらに備え、
上記画素クロック生成部は、
上記第1の同期信号と上記第2の同期信号との時間間隔を検出し、当該検出された時間間隔と所定の目標値とを比較し、当該検出された時間間隔と所定の目標値との差に対応する誤差データを生成して出力する比較部と、
上記比較部からの誤差データに基づいて、上記画素クロックの周波数の設定値を演算し、当該演算された画素クロックの周波数の設定値に基づいて、上記画素クロックの周波数の設定値を指定する周波数指定信号を生成して出力する周波数演算部と、
上記第2の高周波クロックを上記周波数指定信号に基づく上記第2の分周比で分周して上記画素クロックを生成して出力する分周部とを備え、
上記画素クロック生成部は、
上記誤差データの値がゼロとなるように上記画素クロックを生成することを特徴とする。
A pixel clock generation device according to a fourth aspect is the pixel clock generation device according to the first or second aspect, and indicates a write end position of the light beam on the photoconductor based on the detected light beam. A second synchronization signal generator that generates and outputs a second synchronization signal;
The pixel clock generation unit
The time interval between the first synchronization signal and the second synchronization signal is detected, the detected time interval is compared with a predetermined target value, and the detected time interval and the predetermined target value are compared. A comparator that generates and outputs error data corresponding to the difference;
A frequency that calculates a set value of the pixel clock frequency based on the error data from the comparison unit, and that specifies a set value of the pixel clock frequency based on the calculated set value of the pixel clock frequency A frequency calculator that generates and outputs a specified signal;
A frequency divider that divides the second high-frequency clock by the second frequency division ratio based on the frequency designation signal to generate and output the pixel clock;
The pixel clock generation unit
The pixel clock is generated so that the value of the error data becomes zero.
第5の態様に係る画素クロック生成装置は、第4の態様の画素クロック生成装置において、上記比較部は、上記回転多面鏡の1面分の回転に対応する、上記感光体を走査する時間期間を、上記第1の同期信号と上記第2の同期信号との時間間隔として検出することを特徴とする。 The pixel clock generation device according to a fifth aspect is the pixel clock generation device according to the fourth aspect, wherein the comparison unit scans the photoconductor corresponding to the rotation of one surface of the rotary polygon mirror. Is detected as a time interval between the first synchronization signal and the second synchronization signal.
第6の態様に係る画素クロック生成装置は、第5の態様の画素クロック生成装置において、上記比較部は、上記回転多面鏡の各1面ごとの回転に対応する、上記感光体を走査する時間期間を移動平均化した値を、上記第1の同期信号と上記第2の同期信号との時間間隔として検出することを特徴とする。 The pixel clock generation device according to a sixth aspect is the pixel clock generation device according to the fifth aspect, wherein the comparison unit scans the photoconductor corresponding to the rotation of each surface of the rotary polygon mirror. A value obtained by averaging the periods is detected as a time interval between the first synchronization signal and the second synchronization signal.
第7の態様に係る画素クロック生成装置は、第1〜第6の態様のうちのいずれか1つに記載の画素クロック生成装置において、上記第1の分周比及び上記第2の分周比は、上記画像形成装置の書き込み解像度と、上記感光体の回転速度により決定される線速と、上記回転多面鏡の回転速度とにより設定されることを特徴とする。 A pixel clock generation device according to a seventh aspect is the pixel clock generation device according to any one of the first to sixth aspects, wherein the first frequency division ratio and the second frequency division ratio. Is set by the writing resolution of the image forming apparatus, the linear speed determined by the rotational speed of the photosensitive member, and the rotational speed of the rotary polygon mirror.
第8の態様に係る画素クロック生成装置は、第1〜第7の態様のうちのいずれか1つに記載の画素クロック生成装置において、上記目標値は、上記画像形成装置の書き込み解像度と、上記感光体の回転速度により決定される線速とに基づいて設定されることを特徴とする。 The pixel clock generation device according to an eighth aspect is the pixel clock generation device according to any one of the first to seventh aspects, wherein the target value is a writing resolution of the image forming apparatus, and It is set based on the linear velocity determined by the rotational speed of the photosensitive member.
第9の態様に係る画素クロック生成装置は、第1〜第8の態様のうちのいずれか1つに記載の画素クロック生成装置において、上記第2の分周比は、小数値であることを特徴とする。 The pixel clock generation device according to a ninth aspect is the pixel clock generation device according to any one of the first to eighth aspects, wherein the second frequency division ratio is a decimal value. Features.
第10の態様に係る画素クロック生成装置は、第1及び第2の画像データに基づいてそれぞれ変調された第1及び第2の光ビームをそれぞれ出射する第1及び第2の光ビーム発生部と、上記第1及び第2の光ビームを回転多面鏡の回転に応じて走査して画像を形成する第1及び第2の感光体と、上記走査される第1及び第2の光ビームをそれぞれ検出する第1及び第2の走査ビーム検出部とを備えた画像形成装置のための画素クロック生成装置であって、
上記検出された第1及び第2の光ビームに基づいて、上記第1及び第2の光ビームの上記第1及び第2の感光体への書き込み開始位置を示す第1及び第2の同期信号をそれぞれ生成して出力する第1及び第2の同期信号生成部と、
所定の基準クロックを逓倍して第1の高周波クロックを生成し、当該第1の高周波クロックを所定の第1の分周比で分周して第2の高周波クロックを生成して出力する高周波クロック生成部と、
上記第2の高周波クロックを所定の第2及び第3の分周比で分周して第1及び第2の画素クロックをそれぞれ生成して出力する第1及び第2の画素クロック生成部と、
上記各第1及び第2の画素クロックに基づいて、上記各第1及び第2の画像データに従ってそれぞれ変調し、変調した第1及び第2の光ビームを出射するように上記第1及び第2の光ビーム発生部をそれぞれ駆動する第1及び第2の光ビーム駆動部とを備え、
上記基準クロックの周波数は上記第1及び第2の画素クロックの周波数よりも高くなるように設定されることを特徴とする。
A pixel clock generation device according to a tenth aspect includes first and second light beam generation units that respectively emit first and second light beams modulated based on first and second image data, respectively. The first and second light beams that scan the first and second light beams according to the rotation of the rotary polygon mirror to form an image, and the scanned first and second light beams respectively. A pixel clock generation device for an image forming apparatus including first and second scanning beam detection units to detect,
Based on the detected first and second light beams, first and second synchronization signals indicating the writing start positions of the first and second light beams to the first and second photosensitive members. Are respectively generated and output, and a second synchronization signal generator,
A high-frequency clock that multiplies a predetermined reference clock to generate a first high-frequency clock, divides the first high-frequency clock by a predetermined first division ratio, and generates and outputs a second high-frequency clock. A generator,
First and second pixel clock generators that divide the second high-frequency clock by a predetermined second and third dividing ratios to generate and output first and second pixel clocks, respectively;
Based on the first and second pixel clocks, the first and second light beams are modulated in accordance with the first and second image data, and the modulated first and second light beams are emitted. First and second light beam driving units for driving the light beam generating units, respectively,
The frequency of the reference clock is set to be higher than the frequencies of the first and second pixel clocks.
第11の態様に係る画素クロック生成装置は、第10の態様に係る画素クロック生成装置において、上記第1の分周比及び上記第2の分周比は、上記第1の光ビームが上記第1の感光体に書き込まれる位置が一定となるように設定され、
上記第1の分周比及び上記第3の分周比は、上記第2の光ビームが上記第2の感光体に書き込まれる位置が一定となるように設定されることを特徴とする。
The pixel clock generation device according to an eleventh aspect is the pixel clock generation device according to the tenth aspect, wherein the first light beam is the same as the first frequency division ratio. 1 is set so that the position written on the photoconductor is constant,
The first frequency division ratio and the third frequency division ratio are set such that a position where the second light beam is written on the second photosensitive member is constant.
第12の態様に係る画素クロック生成装置は、第10又は11の態様に係る画素クロック生成装置において、上記第1の画素クロック生成部は、
上記第1の同期信号の時間間隔を検出し、当該検出された時間間隔と所定の目標値とを比較し、当該検出された時間間隔と所定の目標値との差に対応する誤差データを生成して出力する比較部と、
上記比較部からの誤差データに基づいて、上記第1の画素クロックの周波数の設定値を演算し、当該演算された第1の画素クロックの周波数の設定値に基づいて、上記第1の画素クロックの周波数の設定値を指定する第1の周波数指定信号を生成して出力する周波数演算部と、
上記第2の高周波クロックを上記周波数指定信号に基づく上記第2の分周比で分周して上記画素クロックを生成して出力する第1の分周部とを備え、
上記第1の画素クロック生成部は、上記誤差データの値がゼロとなるように上記第1の画素クロックを生成し、
上記第2の画素クロック生成部は、
上記比較部からの誤差データに基づいて、上記第2の画素クロックの周波数の設定値を演算し、当該演算された第2の画素クロックの周波数の設定値に基づいて、上記第2の画素クロックの周波数の設定値を指定する第2の周波数指定信号を生成して出力する第2の周波数演算部と、
上記第2の高周波クロックを上記周波数指定信号に基づく上記第3の分周比で分周して上記第2の画素クロックを生成して出力する第2の分周部とを備え、
上記第2の画素クロック生成部は、上記誤差データの値がゼロとなるように上記第2の画素クロックを生成することを特徴とする。
A pixel clock generation device according to a twelfth aspect is the pixel clock generation device according to the tenth or eleventh aspect, wherein the first pixel clock generation unit includes:
The time interval of the first synchronization signal is detected, the detected time interval is compared with a predetermined target value, and error data corresponding to the difference between the detected time interval and the predetermined target value is generated. A comparison unit that outputs
Based on the error data from the comparison unit, a set value of the frequency of the first pixel clock is calculated, and based on the calculated set value of the frequency of the first pixel clock, the first pixel clock is calculated. A frequency calculation unit that generates and outputs a first frequency designation signal that designates a set value of the frequency;
A first frequency divider that divides the second high frequency clock by the second frequency division ratio based on the frequency designation signal to generate and output the pixel clock;
The first pixel clock generation unit generates the first pixel clock so that the value of the error data becomes zero,
The second pixel clock generation unit includes:
Based on the error data from the comparison unit, a setting value of the frequency of the second pixel clock is calculated, and based on the calculated setting value of the frequency of the second pixel clock, the second pixel clock is calculated. A second frequency calculation unit that generates and outputs a second frequency specifying signal that specifies a set value of the frequency of
A second frequency divider that divides the second high-frequency clock by the third frequency division ratio based on the frequency designation signal to generate and output the second pixel clock;
The second pixel clock generation unit generates the second pixel clock so that the value of the error data becomes zero.
第13の態様に係る画素クロック生成装置は、第10又は11の態様に係る画素クロック生成装置において、上記検出された第1及び第2の光ビームに基づいて、上記第1及び第2の光ビームの上記第1及び第2の感光体への書き込み終了位置を示す第3及び第4の同期信号を生成して出力する第3及び第4の同期信号生成部をさらに備え、
上記第1の画素クロック生成部は、
上記第1の同期信号と上記第3の同期信号との時間間隔を検出し、当該検出された時間間隔と所定の目標値とを比較し、当該検出された時間間隔と所定の目標値との差に対応する第1の誤差データを生成して出力する第1の比較部と、
上記第1の比較部からの第1の誤差データに基づいて、上記第1の画素クロックの周波数の設定値を演算し、当該演算された第1の画素クロックの周波数の設定値に基づいて、上記第1の画素クロックの周波数の設定値を指定する第1の周波数指定信号を生成して出力する第1の周波数演算部と、
上記第2の高周波クロックを上記第1の周波数指定信号に基づく上記第2の分周比で分周して上記画素クロックを生成して出力する分周部とを備え、
上記第1の画素クロック生成部は、上記第1の誤差データの値がゼロとなるように上記第1の画素クロックを生成し、
上記第2の画素クロック生成部は、
上記第2の同期信号と上記第4の同期信号との時間間隔を検出し、当該検出された時間間隔と所定の目標値とを比較し、当該検出された時間間隔と所定の目標値との差に対応する第2の誤差データを生成して出力する第2の比較部と、
上記第2の比較部からの第2の誤差データに基づいて、上記第2の画素クロックの周波数の設定値を演算し、当該演算された第2の画素クロックの周波数の設定値に基づいて、上記第2の画素クロックの周波数の設定値を指定する第2の周波数指定信号を生成して出力する第2の周波数演算部と、
上記第2の高周波クロックを上記第1の周波数指定信号に基づく上記第2の分周比で分周して上記画素クロックを生成して出力する分周部とを備え、
上記第2の画素クロック生成部は、上記第2の誤差データの値がゼロとなるように上記第2の画素クロックを生成することを特徴とする。
A pixel clock generation device according to a thirteenth aspect is the pixel clock generation device according to the tenth or eleventh aspect, wherein the first and second lights are based on the detected first and second light beams. A third and a fourth synchronization signal generator for generating and outputting a third and a fourth synchronization signal indicating the write end positions of the beam on the first and second photosensitive members;
The first pixel clock generation unit includes:
The time interval between the first synchronization signal and the third synchronization signal is detected, the detected time interval is compared with a predetermined target value, and the detected time interval and the predetermined target value are compared. A first comparator that generates and outputs first error data corresponding to the difference;
Based on the first error data from the first comparison unit, a set value of the frequency of the first pixel clock is calculated, and based on the calculated set value of the frequency of the first pixel clock, A first frequency calculating unit that generates and outputs a first frequency specifying signal that specifies a set value of the frequency of the first pixel clock;
A frequency divider that divides the second high-frequency clock by the second frequency division ratio based on the first frequency designation signal to generate and output the pixel clock;
The first pixel clock generation unit generates the first pixel clock so that the value of the first error data becomes zero,
The second pixel clock generation unit includes:
The time interval between the second synchronization signal and the fourth synchronization signal is detected, the detected time interval is compared with a predetermined target value, and the detected time interval and the predetermined target value are compared. A second comparison unit that generates and outputs second error data corresponding to the difference;
Based on the second error data from the second comparison unit, the setting value of the frequency of the second pixel clock is calculated, and based on the calculated setting value of the frequency of the second pixel clock, A second frequency calculation unit that generates and outputs a second frequency specifying signal that specifies a set value of the frequency of the second pixel clock;
A frequency divider that divides the second high-frequency clock by the second frequency division ratio based on the first frequency designation signal to generate and output the pixel clock;
The second pixel clock generation unit generates the second pixel clock so that the value of the second error data becomes zero.
第14の態様に係る画素クロック生成装置は、第13の態様に係る画素クロック生成装置において、上記比較部は、上記回転多面鏡の1面分の回転に対応する、上記感光体を走査する時間期間を、上記第1の同期信号と上記第2の同期信号との時間間隔として検出することを特徴とする。 A pixel clock generation device according to a fourteenth aspect is the pixel clock generation device according to the thirteenth aspect, wherein the comparison unit scans the photosensitive member corresponding to the rotation of one surface of the rotary polygon mirror. The period is detected as a time interval between the first synchronization signal and the second synchronization signal.
第15の態様に係る画素クロック生成装置は、第14の態様に係る画素クロック生成装置において、上記比較部は、上記回転多面鏡の各1面ごとの回転に対応する、上記感光体を走査する時間期間を移動平均化した値を、上記第1の同期信号と上記第2の同期信号との時間間隔として検出することを特徴とする。 A pixel clock generation device according to a fifteenth aspect is the pixel clock generation device according to the fourteenth aspect, wherein the comparison unit scans the photoconductor corresponding to the rotation of each surface of the rotary polygon mirror. A value obtained by moving and averaging the time period is detected as a time interval between the first synchronization signal and the second synchronization signal.
第16の態様に係る画素クロック生成装置は、第10〜第15の態様のうちのいずれか1つに記載の画素クロック生成装置において、上記第1の分周比、上記第2の分周比、及び上記第3の分周比は、上記画像形成装置の書き込み解像度と、上記第1及び第2の感光体の回転速度により決定される線速と、上記回転多面鏡の回転速度とによりそれぞれ設定されることを特徴とする。 A pixel clock generation device according to a sixteenth aspect is the pixel clock generation device according to any one of the tenth to fifteenth aspects, wherein the first division ratio and the second division ratio. And the third division ratio is determined by the writing resolution of the image forming apparatus, the linear velocity determined by the rotational speeds of the first and second photoconductors, and the rotational speed of the rotary polygon mirror, respectively. It is characterized by being set.
第17の態様に係る画素クロック生成装置は、第12〜第16の態様のうちのいずれか1つに記載の画素クロック生成装置において、上記目標値は、上記画像形成装置の書き込み解像度と、上記第1の感光体の回転速度により決定される線速とに基づいて設定されることを特徴とする。 A pixel clock generation device according to a seventeenth aspect is the pixel clock generation device according to any one of the twelfth to sixteenth aspects, wherein the target value is a write resolution of the image forming apparatus, and It is set based on the linear velocity determined by the rotational speed of the first photosensitive member.
第18の態様に係る画素クロック生成装置は、第10〜第17の態様のうちのいずれか1つに記載の画素クロック生成装置において、上記第2及び第3の分周比は、小数値であることを特徴とする。 A pixel clock generation device according to an eighteenth aspect is the pixel clock generation device according to any one of the tenth to seventeenth aspects, wherein the second and third division ratios are decimal values. It is characterized by being.
第19の態様に係る画像形成装置は、第1〜第18の態様のうちのいずれか1つに記載の画素クロック生成装置を備えたことを特徴とする。 An image forming apparatus according to a nineteenth aspect includes the pixel clock generation device according to any one of the first to eighteenth aspects.
1,1A,1B,1C,1D,1E…画像形成装置、
2…高周波クロック生成部、
3A,3B,3Aa,3Ab,3Ac,3Ad…画像クロック生成部、
4A,4B…光ビーム発生部、
5…回転多面鏡、
6A,6B…走査レンズ、
7A,7B…感光体、
8A,8B,8C,8D…走査ビーム検出部、
9…画像処理部、
10…制御部、
11,11A,11B…光ビーム駆動部、
12A,12Aa,12Ab,12Ac,12B,13,13A…同期信号生成部、
20,20A,20B,20C,20E…画像クロック生成装置、
30,30A,30B…比較部、
31,31A,31B,31C…周波数演算部、
32,32A,32B,32C…分周部
40,40A,40B,40C…走査光学装置
50…紙。
1, 1A, 1B, 1C, 1D, 1E ... Image forming apparatus,
2 ... High frequency clock generator,
3A, 3B, 3Aa, 3Ab, 3Ac, 3Ad ... Image clock generator,
4A, 4B ... Light beam generator,
5 ... Rotating polygon mirror,
6A, 6B ... scanning lens,
7A, 7B ... photosensitive member,
8A, 8B, 8C, 8D ... scanning beam detector,
9: Image processing unit,
10 ... control unit,
11, 11A, 11B ... light beam driving unit,
12A, 12Aa, 12Ab, 12Ac, 12B, 13, 13A ... synchronization signal generator,
20, 20A, 20B, 20C, 20E ... image clock generator,
30, 30A, 30B ... comparison part,
31, 31A, 31B, 31C ... frequency calculation unit,
32, 32A, 32B, 32C ... frequency dividers 40, 40A, 40B, 40C ... scanning
Claims (10)
上記検出された光ビームに基づいて、上記光ビームの上記感光体への書き込み開始位置を示す第1の同期信号を生成して出力する第1の同期信号生成部と、
所定の基準クロックを逓倍して第1の高周波クロックを生成し、当該第1の高周波クロックを所定の第1の分周比で分周して第2の高周波クロックを生成して出力する高周波クロック生成部と、
上記第2の高周波クロックを所定の第2の分周比で分周して画素クロックを生成して出力する画素クロック生成部と、
上記画素クロックに基づいて、上記画像データに従って変調し、変調した光ビームを出射するように上記光ビーム発生部を駆動する光ビーム駆動部とを備え、
上記基準クロックの周波数は上記画素クロックの周波数よりも高くなるように設定されることを特徴とする画素クロック生成装置。 A light beam generating unit that emits a light beam modulated based on image data, a photoconductor that scans the light beam according to the rotation of a polygon mirror, and forms an image; and detects the scanned light beam A pixel clock generator for an image forming apparatus comprising a scanning beam detector
A first synchronization signal generation unit that generates and outputs a first synchronization signal indicating a writing start position of the light beam on the photoconductor based on the detected light beam;
A high-frequency clock that multiplies a predetermined reference clock to generate a first high-frequency clock, divides the first high-frequency clock by a predetermined first division ratio, and generates and outputs a second high-frequency clock. A generator,
A pixel clock generation unit that divides the second high-frequency clock by a predetermined second division ratio to generate and output a pixel clock;
A light beam driving unit that modulates the image data based on the pixel clock and drives the light beam generation unit to emit a modulated light beam;
The pixel clock generation device, wherein the frequency of the reference clock is set to be higher than the frequency of the pixel clock.
上記第1の同期信号の時間間隔を検出し、当該検出された時間間隔と所定の目標値とを比較し、当該検出された時間間隔と所定の目標値との差に対応する誤差データを生成して出力する比較部と、
上記比較部からの誤差データに基づいて、上記画素クロックの周波数の設定値を演算し、当該演算された画素クロックの周波数の設定値に基づいて、上記画素クロックの周波数の設定値を指定する周波数指定信号を生成して出力する周波数演算部と、
上記第2の高周波クロックを上記周波数指定信号に基づく上記第2の分周比で分周して上記画素クロックを生成して出力する分周部とを備え、
上記画素クロック生成部は、
上記誤差データの値がゼロとなるように上記画素クロックを生成することを特徴とする請求項1又は2記載の画素クロック生成装置。 The pixel clock generation unit
The time interval of the first synchronization signal is detected, the detected time interval is compared with a predetermined target value, and error data corresponding to the difference between the detected time interval and the predetermined target value is generated. A comparison unit that outputs
A frequency that calculates a set value of the pixel clock frequency based on the error data from the comparison unit, and that specifies a set value of the pixel clock frequency based on the calculated set value of the pixel clock frequency A frequency calculator that generates and outputs a specified signal;
A frequency divider that divides the second high-frequency clock by the second frequency division ratio based on the frequency designation signal to generate and output the pixel clock;
The pixel clock generation unit
3. The pixel clock generation apparatus according to claim 1, wherein the pixel clock is generated so that the value of the error data becomes zero.
上記画素クロック生成部は、
上記第1の同期信号と上記第2の同期信号との時間間隔を検出し、当該検出された時間間隔と所定の目標値とを比較し、当該検出された時間間隔と所定の目標値との差に対応する誤差データを生成して出力する比較部と、
上記比較部からの誤差データに基づいて、上記画素クロックの周波数の設定値を演算し、当該演算された画素クロックの周波数の設定値に基づいて、上記画素クロックの周波数の設定値を指定する周波数指定信号を生成して出力する周波数演算部と、
上記第2の高周波クロックを上記周波数指定信号に基づく上記第2の分周比で分周して上記画素クロックを生成して出力する分周部とを備え、
上記画素クロック生成部は、
上記誤差データの値がゼロとなるように上記画素クロックを生成することを特徴とする請求項1又は2記載の画素クロック生成装置。 A second synchronization signal generating unit that generates and outputs a second synchronization signal indicating a write end position of the light beam on the photoconductor based on the detected light beam;
The pixel clock generation unit
The time interval between the first synchronization signal and the second synchronization signal is detected, the detected time interval is compared with a predetermined target value, and the detected time interval and the predetermined target value are compared. A comparator that generates and outputs error data corresponding to the difference;
A frequency that calculates a set value of the pixel clock frequency based on the error data from the comparison unit, and that specifies a set value of the pixel clock frequency based on the calculated set value of the pixel clock frequency A frequency calculator that generates and outputs a specified signal;
A frequency divider that divides the second high-frequency clock by the second frequency division ratio based on the frequency designation signal to generate and output the pixel clock;
The pixel clock generation unit
3. The pixel clock generation apparatus according to claim 1, wherein the pixel clock is generated so that the value of the error data becomes zero.
上記検出された第1及び第2の光ビームに基づいて、上記第1及び第2の光ビームの上記第1及び第2の感光体への書き込み開始位置を示す第1及び第2の同期信号をそれぞれ生成して出力する第1及び第2の同期信号生成部と、
所定の基準クロックを逓倍して第1の高周波クロックを生成し、当該第1の高周波クロックを所定の第1の分周比で分周して第2の高周波クロックを生成して出力する高周波クロック生成部と、
上記第2の高周波クロックを所定の第2及び第3の分周比で分周して第1及び第2の画素クロックをそれぞれ生成して出力する第1及び第2の画素クロック生成部と、
上記各第1及び第2の画素クロックに基づいて、上記各第1及び第2の画像データに従ってそれぞれ変調し、変調した第1及び第2の光ビームを出射するように上記第1及び第2の光ビーム発生部をそれぞれ駆動する第1及び第2の光ビーム駆動部とを備え、
上記基準クロックの周波数は上記第1及び第2の画素クロックの周波数よりも高くなるように設定されることを特徴とする画素クロック生成装置。 First and second light beam generators for emitting first and second light beams modulated based on the first and second image data, respectively, and rotating the first and second light beams First and second photoconductors that scan and form images according to the rotation of the polygon mirror, and first and second scanning beam detectors that detect the scanned first and second light beams, respectively. A pixel clock generator for an image forming apparatus comprising:
Based on the detected first and second light beams, first and second synchronization signals indicating the writing start positions of the first and second light beams to the first and second photosensitive members. Are respectively generated and output, and a second synchronization signal generator,
A high-frequency clock that multiplies a predetermined reference clock to generate a first high-frequency clock, divides the first high-frequency clock by a predetermined first division ratio, and generates and outputs a second high-frequency clock. A generator,
First and second pixel clock generators that divide the second high-frequency clock by a predetermined second and third dividing ratios to generate and output first and second pixel clocks, respectively;
Based on the first and second pixel clocks, the first and second light beams are modulated in accordance with the first and second image data, and the modulated first and second light beams are emitted. First and second light beam driving units for driving the light beam generating units, respectively,
The pixel clock generation device, wherein the frequency of the reference clock is set to be higher than the frequencies of the first and second pixel clocks.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013272709A JP2015127108A (en) | 2013-12-27 | 2013-12-27 | Image clock generation device and image formation device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013272709A JP2015127108A (en) | 2013-12-27 | 2013-12-27 | Image clock generation device and image formation device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015127108A true JP2015127108A (en) | 2015-07-09 |
Family
ID=53837348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013272709A Pending JP2015127108A (en) | 2013-12-27 | 2013-12-27 | Image clock generation device and image formation device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015127108A (en) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0392365A (en) * | 1989-09-06 | 1991-04-17 | Canon Inc | Image forming device |
JPH03231872A (en) * | 1990-02-07 | 1991-10-15 | Canon Inc | Clock generating circuit for optical printer |
JPH03253284A (en) * | 1990-03-02 | 1991-11-12 | Ricoh Co Ltd | Controlling device for rotation of rotary deflector |
JPH04335671A (en) * | 1991-05-13 | 1992-11-24 | Ricoh Co Ltd | Device and method for forming image |
JPH0575800A (en) * | 1991-09-12 | 1993-03-26 | Ricoh Co Ltd | Optical write controller |
JPH05119589A (en) * | 1991-10-30 | 1993-05-18 | Canon Inc | Image forming device |
JP2004142117A (en) * | 2002-10-22 | 2004-05-20 | Murata Mach Ltd | Image forming apparatus |
JP2004345325A (en) * | 2003-05-26 | 2004-12-09 | Konica Minolta Business Technologies Inc | Management system for image forming apparatus |
JP2006305780A (en) * | 2005-04-26 | 2006-11-09 | Ricoh Co Ltd | Pixel clock generator, pulse modulation device and image forming apparatus |
JP2007229932A (en) * | 2006-02-27 | 2007-09-13 | Ricoh Co Ltd | Pixel clock generating device and image forming apparatus |
JP2011011504A (en) * | 2009-07-03 | 2011-01-20 | Ricoh Co Ltd | Pixel clock forming apparatus, image forming apparatus, pixel clock forming method, and image forming method |
-
2013
- 2013-12-27 JP JP2013272709A patent/JP2015127108A/en active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0392365A (en) * | 1989-09-06 | 1991-04-17 | Canon Inc | Image forming device |
JPH03231872A (en) * | 1990-02-07 | 1991-10-15 | Canon Inc | Clock generating circuit for optical printer |
JPH03253284A (en) * | 1990-03-02 | 1991-11-12 | Ricoh Co Ltd | Controlling device for rotation of rotary deflector |
JPH04335671A (en) * | 1991-05-13 | 1992-11-24 | Ricoh Co Ltd | Device and method for forming image |
JPH0575800A (en) * | 1991-09-12 | 1993-03-26 | Ricoh Co Ltd | Optical write controller |
JPH05119589A (en) * | 1991-10-30 | 1993-05-18 | Canon Inc | Image forming device |
JP2004142117A (en) * | 2002-10-22 | 2004-05-20 | Murata Mach Ltd | Image forming apparatus |
JP2004345325A (en) * | 2003-05-26 | 2004-12-09 | Konica Minolta Business Technologies Inc | Management system for image forming apparatus |
JP2006305780A (en) * | 2005-04-26 | 2006-11-09 | Ricoh Co Ltd | Pixel clock generator, pulse modulation device and image forming apparatus |
JP2007229932A (en) * | 2006-02-27 | 2007-09-13 | Ricoh Co Ltd | Pixel clock generating device and image forming apparatus |
JP2011011504A (en) * | 2009-07-03 | 2011-01-20 | Ricoh Co Ltd | Pixel clock forming apparatus, image forming apparatus, pixel clock forming method, and image forming method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4777410B2 (en) | Image forming apparatus | |
JP4462917B2 (en) | Light beam writing apparatus, image forming apparatus, and image correction method | |
JP2001180043A (en) | Image forming device | |
CN107621760B (en) | Image forming apparatus with a toner supply device | |
JP4393133B2 (en) | Image forming apparatus and control method thereof | |
US11330137B2 (en) | Image forming apparatus | |
US7551192B2 (en) | Optical-beam scanning apparatus and image forming apparatus | |
JP6662086B2 (en) | Optical writing device and image forming device | |
JP2015127108A (en) | Image clock generation device and image formation device | |
US8477169B2 (en) | Optical writing device, image forming apparatus, and optical writing method | |
JPH10232357A (en) | Optical scanning device | |
KR100342634B1 (en) | Image forming device and recording medium storing program | |
US7433074B2 (en) | Image forming apparatus and image forming method | |
US10139748B2 (en) | Laser scanning device for scanning light beam and image forming apparatus including the same | |
JP4492344B2 (en) | Image forming apparatus | |
JP4574138B2 (en) | Scanning optical device | |
JP2013020071A (en) | Image forming device and image forming device control method | |
JP4150862B2 (en) | Image forming apparatus | |
JP4697080B2 (en) | Optical beam scanning device | |
JP2006150696A (en) | Image forming apparatus and method | |
JP2006058795A (en) | Light beam scanner and image forming apparatus | |
JP2012181456A (en) | Image forming apparatus, color shift correction method, and color shift error correction program | |
JP2006159560A (en) | Image forming apparatus | |
JP2004262088A (en) | Image forming apparatus, image processing program, and recording medium | |
JP2006123181A (en) | Optical scanner and image forming apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181009 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181023 |