JP2015121837A - Information processing device, method for starting information processing device, start program of information processing device - Google Patents
Information processing device, method for starting information processing device, start program of information processing device Download PDFInfo
- Publication number
- JP2015121837A JP2015121837A JP2013263752A JP2013263752A JP2015121837A JP 2015121837 A JP2015121837 A JP 2015121837A JP 2013263752 A JP2013263752 A JP 2013263752A JP 2013263752 A JP2013263752 A JP 2013263752A JP 2015121837 A JP2015121837 A JP 2015121837A
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- processing apparatus
- data
- microcomputer
- upper limit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
本発明は、PCI Express(登録商標)インターフェースで接続された複数の装置を備えた情報処理装置、情報処理装置の起動方法、情報処理装置の起動プログラムに関する。 The present invention relates to an information processing apparatus including a plurality of devices connected by a PCI Express (registered trademark) interface, an information processing device activation method, and an information processing device activation program.
いわゆるマルチプロセッサシステムのような複数のCPU、つまり、複数の装置を備えた情報処理装置が知られている(例えば、特許文献1参照)。このような複数の装置を備えた情報処理装置では、各装置間でのデータ通信を効率的且つ高速に行うことが求められてきている。そのため、近年、PCI Express(登録商標)インターフェース(以下、便宜的にPCIeと称する)を採用して各装置間のデータ通信を高速で行うことが行われている。 2. Description of the Related Art A plurality of CPUs such as a so-called multiprocessor system, that is, an information processing apparatus including a plurality of devices is known (see, for example, Patent Document 1). In an information processing apparatus including such a plurality of devices, it has been required to perform data communication between the devices efficiently and at high speed. For this reason, in recent years, a PCI Express (registered trademark) interface (hereinafter referred to as PCIe for convenience) is employed to perform data communication between devices at high speed.
PCIeの場合、送信側と受信側とが1対1で通信を行うことから、起動時つまり各装置のリセットが解除されたときには、トレーニングシーケンス・オーダーセットと呼ばれるデータを互いの装置間でやり取りし、利用可能なデータレート、信号線の物理的な極性や使用するレーン数等を設定するトレーニングシーケンスとよばれる処理プロセスが行われている。 In the case of PCIe, since the transmission side and the reception side communicate on a one-to-one basis, when starting up, that is, when the reset of each device is released, data called a training sequence / order set is exchanged between the devices. A processing process called a training sequence for setting an available data rate, a physical polarity of a signal line, the number of lanes to be used, and the like is performed.
ところで、PCIeの仕様では、トレーニングシーケンスにて用いるデータの種類やその意味合い、およびデータをやり取りする手順等の規定はあるものの、トレーニングシーケンスが完了するまでに要する時間的な制限は規定されていない。そのため、一般的な手法としては、トレーニングシーケンスが完了すると想定される上限時間を設定し、それを超えた場合にはエラーとして処理することが行われている。 By the way, in the specification of PCIe, although there are provisions such as the types of data used in the training sequence, their meanings, and procedures for exchanging data, there are no restrictions on the time required to complete the training sequence. For this reason, as a general method, an upper limit time that is assumed to complete the training sequence is set, and when the upper limit time is exceeded, an error is processed.
しかしながら、PCIeを採用している情報処理装置では、状況によってはトレーニングシーケンスに要する時間が上記した上限時間を超えることがあり、トレーニングシーケンスが完了する前にエラーとして処理されてしまうという問題があった。 However, the information processing apparatus adopting PCIe has a problem that the time required for the training sequence may exceed the above upper limit time depending on the situation, and is processed as an error before the training sequence is completed. .
本発明は上記事情に鑑みてなされたものであり、その目的は、複数の装置がPCIeで接続されている構成において、PCIeの初期化プロセスを確実に完了させることができる情報処理装置、情報処理装置の起動方法、情報処理装置の起動プログラムを提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an information processing apparatus and information processing capable of reliably completing the PCIe initialization process in a configuration in which a plurality of apparatuses are connected by PCIe. The object is to provide an apparatus activation method and an information processing apparatus activation program.
請求項1記載の情報処理装置は、PCI Express(登録商標)インターフェースで接続された複数の装置を備え、前記複数の装置のうち少なくとも1つの装置は、起動時に、前記PCI Expressインターフェースに接続されている接続先の装置を認識するための認識処理を、当該接続先の装置が認識されるまで実行し続けることを特徴とする。 The information processing apparatus according to claim 1 includes a plurality of devices connected by a PCI Express (registered trademark) interface, and at least one of the plurality of devices is connected to the PCI Express interface at startup. A recognition process for recognizing a connected device is continuously executed until the connected device is recognized.
(一実施形態)
以下、本発明の一実施形態について、図1から図6を参照しながら説明する。
図1に示すように、本実施形態の情報処理装置(後述するナビECU2)は、車両に用いられる車両用システム1に適用されている。この車両用システム1には、ナビECU2、バッテリ3、および他のECU4等が設けられている。車両用システム1において、情報処理装置としてのナビECU2(Electronic Control Unit)は、いわゆるナビゲーションシステムを構成している。なお、他のECU4としては、1つではなく、複数のECUが接続されていてもよい。
(One embodiment)
Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
As shown in FIG. 1, an information processing apparatus (a
ナビECU2は、メインマイコン10、第2の装置としてのサブマイコン11、および第3の装置としてのIOH12(Input Output Hub)を有している。これらメインマイコン10IOH12は、PCIeのバスB1およびバスB2によってそれぞれサブマイコン11に1対1で接続されている。なお、「メイン」、「サブ」の記載は、2つのマイクロコンピュータが存在する旨を示すために便宜的に用いているものであり、いわゆるマスターとスレーブのような主従関係を示しているわけではない。
The navigation ECU 2 includes a
ナビECU2のメインマイコン10は、図示しないCPU、ROMおよびRAM等を有するマイクロコンピュータで構成されている。このメインマイコン10は、フラッシュメモリ13(図1には「FLASH」と示す)、およびリセット回路14等に接続されている。本実施形態の場合、メインマイコン10は、マップマッチングや経路探索等のナビゲーション機能を実行する。このとき、詳細は後述するが、メインマイコン10は、起動時にリセットが解除されると、まずフラッシュメモリ13から起動プログラムを読み出して実行する。
The
また、メインマイコン10は、IOH12に設けられているSDカード15(図1には「内蔵SD」と示す)から地図データ等を読み出して、マップマッチングや経路探索等のナビゲーション機能を実行する。つまり、メインマイコン10は、PCIeで接続された接続先の装置に相当するIOHに設けられている記憶手段であるSDカード15から自身の作動に用いるデータを取得するデータ取得処理を実行する。また、メインマイコン10は、本実施形態に関連して、リセット回路14に対してリセット指示を出力し、ナビECU2全体をリセットするリセット処理を実行する。このため、メインマイコン10とリセット回路14との間は、セルフリセット用の信号線R1にて接続されている。
The
つまり、メインマイコン10は、データ取得処理およびリセット処理を実行する装置であって、接続先の装置側、本実施形態ではIOH12側から取得したデータを用いて作動する第1の装置に相当する。
That is, the
フラッシュメモリ13は、読み書き可能な半導体メモリで構成されており、ナビゲーション画面に表示する日本語フォント等のデータを記憶している。また、上記した地図データ等のフラッシュメモリ13に記憶できない大きな容量のデータは、SDカード15に記憶されている。
リセット回路14は、電源が投入された際における各装置のリセットのタイミング制御等、周知のパワーオンリセット機能を備えている。また、リセット回路14は、上記したように、メインマイコン10からのリセット指示に基づいてナビECU2全体をリセットする機能も備えている。
The
The
サブマイコン11は、PCIeの初期化を行う主体として構成されている。つまり、本実施形態では、サブマイコン11によって、PCIeの初期化、すなわち、PCIeに接続されている接続先の装置を認識する認識処理が実行される。サブマイコン11は、詳細は後述するが、接続先の装置に相当するメインマイコン10およびIOH12との間で、PCIeのトレーニングシーケンスを実行する。すなわち、サブマイコン11は、認識処理を実行する装置であって、PCIe介して第1の装置に相当するメインマイコン10に接続されている第2の装置に相当する。
The
IOH12は、各種の入出力インターフェースを提供する装置であり、本実施形態では大容量記憶媒体であるSDカード15が設けられている。つまり、IOH12は、PCIeを介して第2の装置に相当するサブマイコン11に接続されているとともに、第1の装置に相当するメインマイコン10にて用いられるデータを記憶している記憶手段であるSDカード15が設けられている第3の装置に相当する。
The IOH 12 is a device that provides various input / output interfaces. In this embodiment, the IOH 12 is provided with an
なお、IOH12が備える入出力インターフェースは、SDカード15用のインターフェースに限定されるものではない。例えばCD−ROMやDVDあるいはCFカード等の他の記憶媒体用のインターフェースであってもよいし、複数のインターフェースを備えていてもよい。また、SDカード15は、ナビECU2に固定的に設けられているものであってもよいし、着脱可能に設けられているものであってもよい。また、SDカード15をナビECU2に固定的に設け、着脱可能な記憶媒体をさらに設けることが可能な構成としてもよい。
The input / output interface provided in the
次に、上記した構成の作用について説明する。
まず、図2を参照しながら、情報処理装置としてのナビECU2の基本的な処理の流れについて説明する。ナビECU2では、例えば電源がオンされたとき等、リセット状態が解除されると、メインマイコン10、サブマイコン11、IOH12においてそれぞれ初期化が行われる。このとき、ナビECU2では、上記したように、サブマイコン11によってPCIeのトレーニングシーケンスの実行(後述する認識処理に相当する)、つまり、PCIeの初期化が行われる。そして、PCIeの初期化が正常に完了していれば、メインマイコン10からIOH12へのアクセスが可能となる。
Next, the operation of the above configuration will be described.
First, a basic processing flow of the
そのため、メインマイコン10は、自身の初期化が完了すると、IOH12に設けられているSDカード15からデータを取得するデータ取得処理を実行する。具体的には、メインマイコン10は、自身の初期化が完了すると、IOH12に対してデータ要求を送信する。このデータ要求は、サブマイコン11によって中継され、IOH12に送信される。そして、IOH12は、データ要求を受信すると、SDカード15から対応するデータ例えば地図データ等を読み出し、読み出したデータをメインマイコン10に対して送信する。IOH12から送信されたデータは、サブマイコン11で中継され、メインマイコン10にて取得される。このデータ要求の送信から対応するデータを取得するまでの処理が、データ取得処理に相当する。
Therefore, the
データを取得すると、メインマイコン10は、取得したデータを用いた予定動作、本実施形態ではナビゲーション機能を実行する動作を開始する。このように、ナビECU2は、それぞれの装置が役割を分担しつつ、ナビゲーション装置としての機能を実現している。なお、メインマイコン10は、起動時だけでなく、ナビゲーション機能の実行中にも必要に応じてデータ取得処理を実行する。
When the data is acquired, the
ところで、本実施形態のナビECU2では、メインマイコン10は、自身の初期化が完了した時点で既にPCIeの初期化が完了していると想定している。これは、PCIeの初期化に要する時間は、メインマイコン10の初期化に要する処理時間、つまり、本実施形態では上記した日本語フォント等の読み込み等の処理が完了するまでの時間に比べると、相対的に短時間で完了すると想定されるためである。ただし、PCIeの初期化が正常に完了しなかった場合には、メインマイコン10は、IOH12側からデータを取得することができなくなる。
By the way, in the
ここで、図3を参照しながら、従来構成の情報処理装置におけるPCIeの初期化プロセスの流れを簡単に説明する。サブマイコン11は、時刻t0においてリセット状態が解除されたとすると、初期化を実行する。この初期化には、サブマイコン11自身の初期化と、PCIeの初期化つまりPCIeに接続されている他の装置を認識する処理が含まれている。なお、PCIeの初期化プロセスは規格化されていることから、その詳細な説明は省略する。 Here, the flow of the initialization process of PCIe in the information processing apparatus having the conventional configuration will be briefly described with reference to FIG. If the reset state is canceled at time t0, the sub-microcomputer 11 executes initialization. This initialization includes initialization of the sub-microcomputer 11 itself and initialization of PCIe, that is, processing for recognizing other devices connected to the PCIe. Since the PCIe initialization process is standardized, detailed description thereof is omitted.
サブマイコン11は、自身の初期化が完了した後、例えば時刻t1においてIOH12を認識するためのIOH認識処理を開始したとする。このとき、従来の情報処理装置では、IOH認識処理の上限時間、すなわち、IOH12からの応答を待機する上限時間が設定されている。図3では、想定上限時間(=時刻t1+上限時間)が時刻t2に設定された状態を示している。
さて、サブマイコン11は、IOH認識処理において上記したトレーニングシーケンス(以下、便宜的にTSと称する。また、図3にも「TS」と示す)を実行する。このTSは、データの種類や送受信の手順は規格化されているものの、時間的な制約は規定されていない。
Assume that the sub-microcomputer 11 starts an IOH recognition process for recognizing the
The sub-microcomputer 11 executes the above-described training sequence (hereinafter referred to as “TS” for the sake of convenience. In FIG. 3, “TS” is also indicated) in the IOH recognition process. This TS has standardized data types and transmission / reception procedures, but has no time restrictions.
そのため、図3にケース1として示すように、TSが比較的短期間で完了した場合、より具体的には、TSが想定上限時間である時刻t2よりも前の時刻t3で完了した場合には、IOH認識処理が正常に完了することになる。そして、IOH認識処理が正常に完了すれば、サブマイコン11によってIOH12が認識されたため、以降はIOH12へのアクセスが可能となる。換言すると、IOH12は、時刻t3以降ではPCIe側からのアクセスが可能となる。
Therefore, as shown as case 1 in FIG. 3, when the TS is completed in a relatively short period, more specifically, when the TS is completed at a time t3 before the time t2 that is the assumed upper limit time. Thus, the IOH recognition process is completed normally. If the IOH recognition process is normally completed, since the
一方、図3にケース2として示すように、何らかの理由によりTSが比較的長期間となった場合、より具体的には、TSが想定上限時間である時刻t2を超えても完了しなかった場合には、従来構成の情報処理装置では、IOH認識処理がエラーとなる。この場合、IOH認識処理が完了していないため、サブマイコン11によってIOH12が認識できず、以降はIOH12へのアクセスが不可能となる。換言すると、時刻t2までに認識されなかったIOH12は、以降はPCIe側からのアクセスが不可能となる。そして、IOH12側からデータを取得できなくなるため、メインマイコン10は予定動作を実行することができなくなる。
On the other hand, as shown as
このように、PCIeを認識する認識処理に時間的な制約を設けてしまうと、何らかの理由によりTSが長期間になった場合には、PCIeに接続されている装置を認識できなくなるおそれがある。その一方で、TSの上限時間が規定されていないPCIeでは、上記のようにTSが長期間となったとしても、それは不具合に分類されるものではない。この場合、想定される全ての条件をクリアできるように上限時間を設定できれば、IOH12を認識できなくなることを防ぐことは可能になるものと想定される。しかし、本実施形態のナビECU2のように車両に用いる情報処理装置の場合には、図1に示したようにバッテリ3には他のEUC4等が接続されていること、そのECU4等の数や消費電力は車種によって異なること、また、同一車種であっても室内灯やヘッドランプ等の点灯状況やバッテリ3の消耗状態が異なる等、想定される状況が多すぎるため、全ての条件を事前に網羅することは現実的には不可能に近い。
As described above, if there is a time restriction on the recognition process for recognizing PCIe, there is a possibility that a device connected to the PCIe cannot be recognized if the TS becomes long term for some reason. On the other hand, in the PCIe where the upper limit time of the TS is not defined, even if the TS becomes long as described above, it is not classified as a failure. In this case, it is assumed that if the upper limit time can be set so that all the assumed conditions can be cleared, it becomes possible to prevent the
そこで、本実施形態のナビECU2では、以下に説明するように、サブマイコン11によって行われるPCIeの初期化プロセスを確実に完了できるようにしている。
サブマイコン11は、図4に示すように、リセット状態が解除された後の初期化処理において、内蔵回路等の自身の初期化を実行する(S21)。続いて、サブマイコン11は、接続先の装置を認識するための認識処理を実行する(認識工程)。この認識処理は、PCIeの初期化プロセスの1つである。このとき、サブマイコン11は、装置を認識できたかを判定し(S22)、認識できなければ(S22:NO)、認識できるまで認識処理を継続する。すなわち、サブマイコン11は、PCIeに接続されている装置例えばIOH12を認識できるまでTSの完了を待機する。これにより、何らかの理由によりTSが長期間になったとしても、いずれは完了するTSを待機することが可能となる。一方、サブマイコン11は、装置を認識できれば(S22:YES)、初期化処理を終了する。
In view of this, the
As shown in FIG. 4, the sub-microcomputer 11 initializes itself such as the built-in circuit in the initialization process after the reset state is released (S21). Subsequently, the sub-microcomputer 11 executes a recognition process for recognizing the connection destination device (recognition process). This recognition process is one of the initialization processes of PCIe. At this time, the sub-microcomputer 11 determines whether or not the device can be recognized (S22). If the device cannot be recognized (S22: NO), the recognition processing is continued until it can be recognized. That is, the sub-microcomputer 11 waits for completion of the TS until it can recognize a device connected to the PCIe, for example, the
このように、サブマイコン11の初期化時にTSの完了を待機することにより、換言すると、上記した想定上限時間等の時間的な制約を設けることなく認識処理を実行し続けることにより、PCIeに接続された装置を確実に認識することができる。なお、TSは、PCIeに接続されている各装置に対して個別に行われる処理である。そのため、サブマイコン11は、認識対象の装置がメインマイコン10の場合も同様に、時間的な制約を設けることなくTSの完了を待機する。
In this way, by waiting for the completion of TS at the initialization of the sub-microcomputer 11, in other words, by continuing to execute the recognition process without providing time constraints such as the assumed upper limit time, it is connected to PCIe. Can be reliably recognized. TS is a process performed individually for each device connected to the PCIe. Therefore, the sub-microcomputer 11 similarly waits for the completion of the TS without providing time restrictions even when the device to be recognized is the
さて、上記したように時間的制約を無くすことにより、TSの遅延(長期間化)に起因する装置の認識不可には対処することが可能となる。その一方で、例えば物理的な損傷等、PCIeの仕様によらない他の理由による装置の認識不可への対処も必要とされる。特に、車両に用いられる情報処理装置の場合、本実施形態のナビECU2のような走行に直接的な支障がない装置だからといって、その動作が不安定なままであることは好ましくない。
Now, as described above, by eliminating the time restriction, it becomes possible to cope with the inability to recognize the device due to the delay (longer time) of the TS. On the other hand, it is also necessary to cope with the inability to recognize the device for other reasons that do not depend on the PCIe specification, such as physical damage. In particular, in the case of an information processing device used in a vehicle, it is not preferable that the operation remains unstable just because the device has no direct troubles such as the
そこで、ナビECU2では、装置の認識不可への対処をさらに行っている。この対処は、サブマイコン11ではなく、メインマイコン10によって行われる。すなわち、ナビECU2では、PCIeを初期化する装置(サブマイコン11)とは異なる装置(メインマイコン10)によって、PCIeの仕様によらない他の理由による装置の認識不可への対処を行っている。以下、図5および図6を参照しながら説明する。
In view of this, the
メインマイコン10は、図5に示すように、リセット状態が解除された後の起動時の処理において、自身の初期化を実行する(S1)。このステップS1の初期化では、内蔵回路等の自身の初期化を行った後、上記した日本語フォントの読み込み処理等、予定動作を行うための前準備となる処理が行われている。このため、メインマイコン10の場合、リセット状態が開示されてから初期化が完了するまでに要する時間、つまりは、ステップS1が完了するまでに要する時間は、数秒程度となっている。なお、一般的な装置においては、TSが完了するまでに要すると想定される時間は概ね数ミリ秒〜数十ミリ秒と想定されることが多いため、それに比べると、メインマイコン10の初期化に要する時間は十分に長いと考えられる。
As shown in FIG. 5, the
初期化が完了すると、メインマイコン10は、上記したデータ取得処理を実行する(S2)。続いて、メインマイコン10は、データを取得できたかを判定する(S3)。このとき、メインマイコン10は、データが取得できれば(S3:YES)、取得したデータを用いて予定動作を開始する(S4)。この流れは、上記した図2のシーケンスと同様である。
これに対して、サブマイコン11にて図4に示した初期化処理において装置が認識できていない場合、例えば図6に示すようにサブマイコン11によりIOH12が認識できていない場合には、IOH12側からデータを取得することができない。
When the initialization is completed, the
On the other hand, if the sub-microcomputer 11 cannot recognize the apparatus in the initialization process shown in FIG. 4, for example, if the sub-microcomputer 11 cannot recognize the
そのため、メインマイコン10は、図5に示す起動時処理において、データを取得できなかった場合には(S3:NO)、データ取得処理の試行回数を記憶し(S5)、試行回数が3回を超えたかを判定する(S6)。つまり、メインマイコン10は、本実施形態では3回に予め定められているリトライ上限回数を上限として、データ取得処理を繰り返す(データ取得処理をリトライする)。このとき、メインマイコン10は、試行回数が3回を超えていない場合には(S6:NO)、ステップS2に移行して、データの取得を再試行する。以下、データ取得処理を繰り返す処理を、便宜的にデータ再取得処理と称する。
Therefore, if the
一方、メインマイコン10は、図6に示すようにデータ取得処理を3回繰り返してもデータを取得できなかった場合には、図5に示す起動時処理において、データ取得処理の試行回数が3回を超えることから(S3: NO、且つ、S5、S6:YES)、リセット処理の試行回数を記憶し(S7)、リセット処理の試行回数が5回を超えたかを判定する(S8)。ここで、リセット処理とは、メインマイコン10からセルフリセット用の信号線R1を介してリセット回路14にリセット指示を出力することで、サブマイコン11およびIOH12を含めたナビECU2全体をリセット(再起動)する処理である。
On the other hand, if the
メインマイコン10は、リセット処理の試行回数が5回を超えていなければ(S8:NO)、リセット処理を実行する(S10)。このリセット処理が実行されると、メインマイコン10は、電源がオンされたのと同様の状態となることから、ステップS1の初期化から起動時処理を実行する。なお、図5では、説明の簡略化のために、ステップS10にてリセット処理が実行された後の移行先をステップS1としている。
つまり、メインマイコン10は、本実施形態では5回に予め定められているリセット上限回数を上限として、ナビECU2の全体をリセットするリセット処理を繰り返す。なお、リセット処理の試行回数は、リセット時に試行回数がクリアされないように、フラッシュメモリ13に記憶されている。
If the number of reset processing trials does not exceed 5 (S8: NO), the
That is, the
リセット処理を実行すると、メインマイコン10は、自身を初期化した後(S1)、およびデータ取得処理(S2)を実行し、データを取得できたかを判定する(S3)。そして、ナビECU2全体をリセットしてもデータを取得できない場合には(S3:NO)、再度、データ取得処理の試行回数を記憶し(S5)、データ取得処理の試行回数が3回を超えたかを判定する(S6)。なお、データ取得処理の試行回数は、リセット時に初期化されてゼロになっている。
When the reset process is executed, the
そして、メインマイコン10は、図6に示すように、1回目のリセット処理を実行した後のデータ再取得処理においてデータを取得できなかった場合には、図5の起動時処理において、データ取得処理の試行回数が3回を超えたことから(S6:YES)、再びリセット処理の試行回数を記憶した後(S7)、リセット処理の試行回数が2回目であるので(S8:NO)、再びリセット処理を実行する(S10)。その後、メインマイコン10は、3回目となる起動時処理を実行する。
Then, as shown in FIG. 6, when the
さて、このようなシステムリセットが繰り返され、図6に示すように、5回目のリセット処理が実行された後のデータ再取得処理においてもデータを取得できなかった場合には、メインマイコン10は、エラーを報知する。すなわち、メインマイコン10は、図5に示す起動時処理において、リセット処理の試行回数が5回を超えたことから(S8:YES)、エラーを報知する(S9)。このエラーの報知が、報知処理に相当する。なお、本実施形態のようにナビECU2の場合、図示しない表示器やスピーカ等の出力装置を備えている。そのため、メインマイコン10は、例えば、表示器を報知手段として用いて、「データを読めませんでした」等のメッセージによりユーザに不具合の発生を報知する。
このように、ナビECU2では、PCIeの仕様に準じたTSの長期化に起因する装置の認識不可と、他の理由によると思われる装置の認識不可との双方に対して、対処することができるようになっている。
Now, such a system reset is repeated, and as shown in FIG. 6, when data cannot be acquired even in the data reacquisition process after the fifth reset process is executed, the
As described above, the
以上説明した本実施形態によれば、次のような効果を得ることができる。
一実施形態の情報処理装置であるナビECU2は、PCIeで接続された複数の装置であるメインマイコン10、サブマイコン11、IOH12を備えている。そして、これらのうち少なくとも1つの装置であるサブマイコン11は、起動時に、PCIeに接続されている接続先の装置に相当するメインマイコン10およびIOH12を認識するための認識処理を、当該接続先の装置であるメインマイコン10およびIOH12が認識されるまで実行し続ける。これにより、複数の装置がPCIeで接続されている構成において、PCIeの初期化プロセスにおいてTSが長期間化したとしても、TSを確実に完了させることができる。すなわち、ナビECU2は、接続先の装置を確実に認識することができ、期待されている予定動作を確実に実行することができる。
According to this embodiment described above, the following effects can be obtained.
The
また、ナビECU2は、ナビECU2を構成する複数の装置であるメインマイコン10、サブマイコン11、IOH12のうち少なくとも1つの装置であるサブマイコン11にて、起動時に、PCIeで接続されている接続先の装置であるメインマイコン10、IOH12を認識するための認識処理を当該接続先の装置が認識されるまで実行し続ける認識工程を含む起動方法を採用している。これにより、ナビECU2は、上記したように、PCIeの初期化プロセスにおいてTSが長期間化したとしても、TSを確実に完了させることができる。
The
また、ナビECU2は、ナビECU2を構成する複数の装置であるメインマイコン10、サブマイコン11、IOH12のうち少なくとも1つの装置であるサブマイコン11に対して、起動時に、PCIeで接続されている接続先の装置であるメインマイコン10、IOH12を認識するための認識処理を当該接続先の装置が認識されるまで実行させ続ける起動プログラムを採用している。これにより、ナビECU2は、上記した起動方法と同様に、PCIeの初期化プロセスにおいてTSが長期間化したとしても、TSを確実に完了させることができる。
In addition, the
ナビECU2は、複数の装置であるメインマイコン10、サブマイコン11、IOH12のうち少なくとも1つの装置であるメインマイコン10は、認識処理により認識された接続先の装置であるIOH12側からデータを取得するデータ取得処理を実行する装置であり、データ取得処理を実行する装置であるメインマイコン10は、当該データ取得処理を実行しても接続先の装置であるIOH12側からデータを取得できなかった場合、予め定められているリトライ上限回数(本実施形態では3回)を上限として、データ取得処理を繰り返す。これにより、例えばノイズ等による偶発的・瞬間的な読み取り不可状態にも対処することができる。
The
データ取得処理を実行する装置であるメインマイコン10は、当該データ取得処理をリトライ上限回数だけ繰り返しても接続先の装置であるIOH12側からデータを取得できなかった場合、予め定められているリセット上限回数(本実施形態では5回)を上限として、情報処理装置であるナビECU2の全体をリセットするリセット処理を繰り返す。これにより、不安定な状態のまま動作し続けるおそれを解消することができ、車両用の情報処理装置において特に好適である。
If the
データ取得処理を実行する装置であるメインマイコン10は、リセット処理をリセット上限回数だけ繰り返しても接続先の装置であるIOH12側からデータを取得できなかった場合、情報処理装置であるナビECU2に異常が生じている旨を報知する報知処理を実行する。これにより、故障等への対処が可能となり、信頼性の高い情報処理装置を提供することができる。
If the
ナビECU2は、複数の装置であるメインマイコン10、サブマイコン11、IOH12において、それぞれ機能が分担されている。具体的には、メインマイコン10は、第1の装置に相当し、データ取得処理およびリセット処理を実行する装置であって、接続先の装置であるIOH12側から取得したデータを用いて作動する。サブマイコン11は、第2の装置に相当し、認識処理を実行する装置であって、PCIeを介してメインマイコン10とIOH12とに接続されている。IOH12は、第3の装置に相当し、接続先の装置に相当する装置であって、PCIeを介してサブマイコン11に接続されているとともに、メインマイコン10にて用いられるデータを記憶している記憶手段であるSDカード15が設けられている。そして、メインマイコン10は、データ取得処理を実行してもIOH12に設けられているSDカード15からデータを取得できなかった場合には、データ取得処理を、予め定められているリトライ上限回数を上限として繰り返す。また、メインマイコン10は、リセット処理を実行してもSDカード15からデータを取得できなかった場合には、当該リセット処理を、予め定められているリセット上限回数を上限として繰り返す。
The
このように、PCIeを初期化して認識処理を行う装置(サブマイコン11)と、データ取得処理およびリセット処理を実行する装置(メインマイコン10)とを別体とする構成を採用することで、ナビECU2に冗長性を持たせることができる。つまり、データの送受信経路であるPCIeを管理する装置(サブマイコン11)と、その装置が正常であるか否かをデータの送受信が可能であるか否かに基づいて判断する装置(メインマイコン10)とを設けることで、ナビECU2が全体として正常に作動しているか否かの判断を複数箇所で行うことができるようになる。したがって、情報処理装置としての信頼性を向上させることができる。
In this way, by adopting a configuration in which the device that initializes PCIe and performs the recognition process (sub-microcomputer 11) and the device that executes the data acquisition process and the reset process (main microcomputer 10) are separated from each other. The
(その他の実施形態)
本発明は、上記した一実施形態にて例示したものに限定されることなく、その範囲を逸脱しない範囲で任意に変形や拡張あるいは以下に例示するものとの組み合わせを行うことができる。
(Other embodiments)
The present invention is not limited to the one exemplified in the above-described embodiment, and can be arbitrarily modified or expanded or combined with those exemplified below without departing from the scope of the present invention.
例えば、図7に示す情報処理装置であるECU20のように、サブマイコン11にさらにPCIeのバスB3を介してマイコン21が接続されているような構成であってもよい。すなわち、情報処理装置を構成する装置が4つ以上であってもよい。この場合、マイコン21にてデータ取得処理を実行させ、データを取得できない場合にはリセット処理を実行させてもよい。その場合、リセット指示が複数箇所から出力されることを避けるために、メインマイコン10とマイコン21とを信号線R2により接続し、マイコン21側のエラーをメインマイコン10側に通知し、リセット指示はメインマイコン10から出力するようにしてもよい。
For example, a configuration in which a
また、図示は省略するが、サブマイコン11とIOH12の2つの装置で情報処理装置を構成してもよい。この場合、サブマイコン11にてデータ取得処理を行ってもよいし、例えばIOH12にて起動後にデータ要求は来ないことを条件としてリセット処理を行う構成としてもよい。
一実施形態では情報処理装置としてナビECU2を例示したが、情報処理装置は、他のECUであってもよいし、車両用ではない装置であってもよい。つまり、本発明は、複数の装置がPCIeで接続されている構成であれば、どのようなものであっても適用することができる。また、装置間がプリント配線ではなくケーブルで接続されている情報処理装置に対しても、もちろん適用することができる。
Although not shown, the information processing apparatus may be configured by two devices, the sub-microcomputer 11 and the
In one embodiment, the
一実施形態ではIOH12に設けられているSDカード15からデータを取得する例を示したが、例えばサブマイコン11に記憶手段を設け、その記憶手段からデータを取得する構成であっても本発明を適用することができる。
一実施形態ではサブマイコン11にて認識処理を実行し、メインマイコン10にてリセット処理を実行する構成を例示したが、これに限定されるものでは無い。例えば、各装置に接続され、リセット処理を担当する専用の装置を設ける構成としてもよい。
In the embodiment, an example in which data is acquired from the
In the embodiment, the configuration in which the recognition process is executed by the sub-microcomputer 11 and the reset process is executed by the
一実施形態で示した数値等はいずれも例示であり、それに限定されるものでは無い。例えば、全体の処理時間が相対的に短いと想定されるリトライ(データ再取得処理)については、そのリトライ上限回数を5回等に設定したり、全体の処理時間が相対的に長いと想定されるリセット処理については、そのリセット上限回数を3回に設定したりする等、適宜変更することができる。 Any numerical values and the like shown in the embodiment are merely examples and are not limited thereto. For example, for a retry (data reacquisition process) that is assumed to have a relatively short overall processing time, it is assumed that the retry upper limit number is set to 5 or the like, or the entire processing time is relatively long. The reset process can be changed as appropriate, for example, by setting the reset upper limit number of times to three.
図面中、2はナビECU(情報処理装置)、10はメインマイコン(複数の装置、第1の装置)、11はサブマイコン(複数の装置、第2の装置)、12はIOH(複数の装置、第3の装置)、15はSDカード(記憶手段)、20はECU(情報処理装置)、21はマイコン(複数の装置)、を示す。 In the drawings, 2 is a navigation ECU (information processing device), 10 is a main microcomputer (a plurality of devices, a first device), 11 is a sub-microcomputer (a plurality of devices, a second device), and 12 is an IOH (a plurality of devices). , A third device), 15 an SD card (storage means), 20 an ECU (information processing device), and 21 a microcomputer (a plurality of devices).
Claims (7)
前記複数の装置(10、11、12)のうち少なくとも1つの装置は、起動時に、前記PCI Expressインターフェースに接続されている接続先の装置(10、11、12)を認識するための認識処理を、当該接続先の装置(10、11、12)が認識されるまで実行し続けることを特徴とする情報処理装置。 A plurality of devices (1, 11, 12) connected by a PCI Express (registered trademark) interface,
At least one of the plurality of devices (10, 11, 12) performs a recognition process for recognizing a connection destination device (10, 11, 12) connected to the PCI Express interface at startup. An information processing apparatus that continues to be executed until the connection destination device (10, 11, 12) is recognized.
前記データ取得処理を実行する装置(10、11、12)は、当該データ取得処理を実行しても前記接続先の装置(10、11、12)側からデータを取得できなかった場合、予め定められているリトライ上限回数を上限として、前記データ取得処理を繰り返すことを特徴とする請求項1記載の情報処理装置。 At least one of the plurality of devices (10, 11, 12) is a device that executes data acquisition processing for acquiring data from the connection destination device recognized by the recognition processing,
The devices (10, 11, 12) that execute the data acquisition process determine in advance if data cannot be acquired from the connection destination device (10, 11, 12) side even if the data acquisition processing is executed. The information processing apparatus according to claim 1, wherein the data acquisition process is repeated with an upper limit of the retry upper limit count being set.
前記データ取得処理および前記リセット処理を実行する装置であって、前記接続先の装置側から取得したデータを用いて作動する第1の装置(10)と、
前記認識処理を実行する装置であって、前記PCI Expressインターフェースを介して前記第1の装置に接続されている第2の装置(11)と、
前記接続先の装置に相当する装置であって、前記PCI Expressインターフェースを介して前記第2の装置に接続されているとともに、前記第1の装置にて用いられるデータを記憶している記憶手段(15)が設けられている第3の装置(12)と、を少なくとも含んで構成されており、
前記第1の装置(10)は、前記データ取得処理を実行しても前記第3の装置(12)に設けられている前記記憶手段(15)からデータを取得できなかった場合には、当該データ取得処理を予め定められている前記リトライ上限回数を上限として繰り返すとともに、前記リセット処理を実行しても前記記憶手段(15)からデータを取得できなかった場合には、当該リセット処理を予め定められている前記リセット上限回数を上限として繰り返すことを特徴とする請求項4記載の情報処理装置。 The plurality of devices (10, 11, 12) are:
A device that executes the data acquisition process and the reset process, the first device (10) operating using data acquired from the connection destination device side;
A second device (11) for executing the recognition process, the second device (11) connected to the first device via the PCI Express interface;
A storage unit (equivalent to the connection destination device), which is connected to the second device via the PCI Express interface and stores data used in the first device. 15), and a third device (12) provided with at least,
If the first device (10) fails to acquire data from the storage means (15) provided in the third device (12) even after executing the data acquisition processing, If the data acquisition process is repeated with the predetermined retry upper limit count as an upper limit, and data cannot be acquired from the storage means (15) even after the reset process is executed, the reset process is determined in advance. 5. The information processing apparatus according to claim 4, wherein the reset upper limit number of times is repeated as an upper limit.
前記情報処理装置(2)の起動時に、前記PCI Expressインターフェースに接続されている接続先の装置(10、11、12)を認識するための認識処理を、当該接続先の装置(10、11、12)が認識されるまで実行し続ける認識工程を含むことを特徴とする情報処理装置の起動方法。 An information processing apparatus (2) activation method for activating an information processing apparatus including a plurality of apparatuses (10, 11, 12) connected by a PCI Express (registered trademark) interface,
When the information processing device (2) is activated, a recognition process for recognizing the connection destination device (10, 11, 12) connected to the PCI Express interface is performed. 12) A method for starting up an information processing apparatus, comprising a recognition step that continues to be executed until it is recognized.
前記複数の装置(10、11、12)のうち少なくとも1つの装置に対して、起動時に、前記PCI Expressインターフェースに接続されている接続先の装置(10、11、12)を認識するための認識処理を、当該接続先の装置(10、11、12)が認識されるまで実行させ続けることを特徴とする情報処理装置の起動プログラム。 An information processing apparatus activation program for activating an information processing apparatus (2) including a plurality of apparatuses (10, 11, 12) connected by a PCI Express (registered trademark) interface,
Recognition for recognizing at least one device among the plurality of devices (10, 11, 12) at the time of activation of a connection destination device (10, 11, 12) connected to the PCI Express interface An information processing apparatus startup program that continues processing until the connection destination apparatus (10, 11, 12) is recognized.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013263752A JP2015121837A (en) | 2013-12-20 | 2013-12-20 | Information processing device, method for starting information processing device, start program of information processing device |
PCT/JP2014/006001 WO2015092991A1 (en) | 2013-12-20 | 2014-12-02 | Information processing device, method for starting up information processing device, and information processing device startup program product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013263752A JP2015121837A (en) | 2013-12-20 | 2013-12-20 | Information processing device, method for starting information processing device, start program of information processing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015121837A true JP2015121837A (en) | 2015-07-02 |
Family
ID=53402370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013263752A Pending JP2015121837A (en) | 2013-12-20 | 2013-12-20 | Information processing device, method for starting information processing device, start program of information processing device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2015121837A (en) |
WO (1) | WO2015092991A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021129161A (en) * | 2020-02-12 | 2021-09-02 | 株式会社デンソー | Electronic control apparatus for vehicle |
JP7482994B2 (en) | 2019-09-11 | 2024-05-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Link Speed Recovery in Data Storage Systems |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003118217A (en) * | 2001-10-17 | 2003-04-23 | Ricoh Co Ltd | Imaging apparatus |
JP2005182299A (en) * | 2003-12-17 | 2005-07-07 | Ricoh Co Ltd | Device for monitoring pci bus |
JP2012168712A (en) * | 2011-02-14 | 2012-09-06 | Canon Inc | Information processing device, control method therefor, and program |
JP5682829B2 (en) * | 2011-09-01 | 2015-03-11 | 日本電気株式会社 | Information processing device |
JP2013200602A (en) * | 2012-03-23 | 2013-10-03 | Sharp Corp | Image processing apparatus |
-
2013
- 2013-12-20 JP JP2013263752A patent/JP2015121837A/en active Pending
-
2014
- 2014-12-02 WO PCT/JP2014/006001 patent/WO2015092991A1/en active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7482994B2 (en) | 2019-09-11 | 2024-05-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Link Speed Recovery in Data Storage Systems |
JP2021129161A (en) * | 2020-02-12 | 2021-09-02 | 株式会社デンソー | Electronic control apparatus for vehicle |
Also Published As
Publication number | Publication date |
---|---|
WO2015092991A1 (en) | 2015-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006201881A (en) | Information processing device and system bus control method | |
US8700835B2 (en) | Computer system and abnormality detection circuit | |
US11768721B2 (en) | Processing device | |
US20180095806A1 (en) | Technologies for fast boot with adaptive memory pre-training | |
US20160050335A1 (en) | Information processing apparatus, and control method of information processing apparatus | |
JP6145987B2 (en) | Programmable controller, programmable controller data backup method, programmable controller activation method | |
US20180267870A1 (en) | Management node failover for high reliability systems | |
CN105868060B (en) | Method for operating a data processing unit of a driver assistance system and data processing unit | |
US10824517B2 (en) | Backup and recovery of configuration files in management device | |
JP2015121837A (en) | Information processing device, method for starting information processing device, start program of information processing device | |
US20200257993A1 (en) | Information processing system, information processing apparatus, and non-transitory computer-readable medium | |
EP3321814B1 (en) | Method and apparatus for handling outstanding interconnect transactions | |
JP4558376B2 (en) | controller | |
JP2016206891A (en) | Access interruption circuit, semiconductor integrated circuit, and access interruption method | |
EP3848807A1 (en) | Data processing system and method for configuring and operating a data processing system | |
EP4261727A1 (en) | Safety isolation apparatus and method | |
JP6256087B2 (en) | Dump system and dump processing method | |
JP6604427B1 (en) | Information processing system | |
KR20200069900A (en) | Software-based reconfiguration unit within the satellite | |
JP4633553B2 (en) | Debug system, debugging method and program | |
JP2019191942A (en) | Control device and function inspection method | |
JP2014182676A (en) | Log collection device, arithmetic unit, and log collection method | |
JP5944017B2 (en) | Information processing apparatus and program | |
JP6449671B2 (en) | Core I / O failover control system and core I / O failover control method | |
CN117873797B (en) | Digital circuit chip fault confirmation method and related device |