JP2015114375A

JP2015114375A - Liquid crystal display device

Info

Publication number: JP2015114375A
Application number: JP2013254206A
Authority: JP
Inventors: 武徳廣田; Takenori Hirota
Original assignee: Japan Display Inc
Current assignee: Japan Display Inc
Priority date: 2013-12-09
Filing date: 2013-12-09
Publication date: 2015-06-22
Anticipated expiration: 2033-12-09
Also published as: JP6340193B2

Abstract

PROBLEM TO BE SOLVED: To take a measure to prevent display unevenness around screen corners in an IPS (In Plane Switching) type liquid crystal display device.SOLUTION: A liquid crystal layer 300 is held between a TFT substrate 100 having dummy pixels 20 formed outside a display area 1000 having pixels 10 formed in a matrix and an opposing substrate 200 having color filters 201 formed in the display area 1000 and having a black matrix 202 formed outside the display area 1000. A voltage applied to the dummy pixel 20 adjacent to the pixel 10 of an outermost display area is configured to be the same voltage as a voltage applied to the pixel of the outermost display area. Accordingly, a flow of an ion or impurities in the outermost display area can be prevented, and display unevenness around screen corners can be suppressed.

Description

本発明は表示装置に係り、特に視野角特性の優れた横電界方式の液晶表示装置に関する。 The present invention relates to a display device, and more particularly to a horizontal electric field type liquid crystal display device having excellent viewing angle characteristics.

液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ＴＦＴ基板の画素電極と対応する場所にカラーフィルタが形成された対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。 In a liquid crystal display device, a pixel substrate and pixels having thin film transistors (TFTs) etc. are formed in a matrix, and a TFT substrate is opposed to the TFT substrate, and a color filter is formed at a location corresponding to the pixel electrode of the TFT substrate. A substrate is disposed, and liquid crystal is sandwiched between the TFT substrate and the counter substrate. An image is formed by controlling the light transmittance of the liquid crystal molecules for each pixel.

液晶表示装置はフラットで軽量であることから、色々な分野で用途が広がっている。携帯電話やＤＳＣ（ＤｉｇｉｔａｌＳｔｉｌｌＣａｍｅｒａ）等には、小型の液晶表示装置が広く使用されている。液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界によって動作させるＩＰＳ（ＩｎＰｌａｎｅＳｗｉｔｃｈｉｎｇ）方式が優れた特性を有している。 Since liquid crystal display devices are flat and lightweight, they are used in various fields. Small liquid crystal display devices are widely used for mobile phones, DSCs (Digital Still Cameras), and the like. A viewing angle characteristic is a problem in a liquid crystal display device. The viewing angle characteristic is a phenomenon in which luminance changes or chromaticity changes when the screen is viewed from the front and when viewed from an oblique direction. The viewing angle characteristic is excellent in an IPS (In Plane Switching) system in which liquid crystal molecules are operated by a horizontal electric field.

液晶表示装置では、画素がマトリクス状に配置した表示領域と周辺領域が存在する。周辺領域には、ダミー画素領域、周辺配線領域、ＴＦＴ基板と対向基板を接着するシール部とが存在している。表示領域と周辺領域とは信号電圧のかかり方等が急激に変化するために、特に表示領域の最外側の画素部分にイオンや不純物が掃き寄せられて、この部分において、光もれや、表示むらを生ずる場合が多い。 In a liquid crystal display device, there are a display area in which pixels are arranged in a matrix and a peripheral area. In the peripheral region, there are a dummy pixel region, a peripheral wiring region, and a seal portion for bonding the TFT substrate and the counter substrate. Since how the signal voltage is applied changes rapidly between the display area and the peripheral area, ions and impurities are swept into the outermost pixel part of the display area. Often causes unevenness.

特許文献１には、表示領域最外周の画素が信号印加領域と隣接する構成が記載されている。このような構成においては、表示領域最外画素の外側には映像信号線が存在しておらず、信号印加領域におけるゲート配線とコモン配線の電位差によるイオンのトラップが発生し、その結果、この部分における光もれが発生する。 Patent Document 1 describes a configuration in which pixels on the outermost periphery of a display area are adjacent to a signal application area. In such a configuration, there is no video signal line outside the outermost pixel in the display area, and ion traps are generated due to a potential difference between the gate wiring and the common wiring in the signal application area. The light leaks at.

この問題を対策するために、特許文献１では表示領域最外画素を他の画素よりも大きく、画素電極を信号印加領域に形成した構成が記載されている。この構成であれば、画素電極によって、最外の画素にのみ発生する信号印加領域の影響を抑制することが出来る。しかし、この構成は、表示領域最外の画素を他の画素よりも大きくしたことにより、他の画素との面積のバランスがくずれ、表示領域の最外付近における色バランスが崩れる。また、画素を大きくした分、イオン等の影響を抑制できるが、掃き寄せられるイオンや不純物が多くなった場合は、対処が難しくなる。 In order to cope with this problem, Patent Document 1 describes a configuration in which the outermost pixel in the display area is larger than the other pixels and the pixel electrode is formed in the signal application area. With this configuration, the pixel electrode can suppress the influence of the signal application region that occurs only in the outermost pixel. However, in this configuration, the outermost pixel of the display area is made larger than the other pixels, so that the area balance with other pixels is lost, and the color balance near the outermost area of the display area is lost. In addition, the influence of ions and the like can be suppressed by increasing the size of the pixel. However, when the number of ions and impurities to be swept up increases, it is difficult to cope with the problem.

特許文献２には、表示領域の周辺に異なる電圧を印加する２種類の電極を配置し、この２種類の電極から横電界を発生させることによって、表示領域の周辺に集まったイオンや不純物を表示領域外に移動させる構成が記載されている。この構成は、表示領域最外画素に隣接して、上記２種類の電極を配置する必要があるが、表示領域における画素構造と上記２種類の電極との形状や厚さが異なるために、境界部における平坦性が悪化し、表示領域周辺における表示品質の劣化を招く恐れがある。 In Patent Document 2, two kinds of electrodes for applying different voltages are arranged around the display area, and a horizontal electric field is generated from the two kinds of electrodes to display ions and impurities collected around the display area. A configuration for moving out of the region is described. In this configuration, it is necessary to arrange the two types of electrodes adjacent to the outermost pixel in the display area. However, since the shape and thickness of the pixel structure in the display area and the two types of electrodes are different, There is a risk that the flatness in the area deteriorates and the display quality around the display area deteriorates.

特開２００３−８４３０３号公報JP 2003-84303 A 特開２００８−５８４９７号公報JP 2008-58497 A

図１６は、ＩＰＳ方式の液晶表示装置において、表示領域１０００のコーナー部に不純物、イオン等の影響に起因するむらが発生した場合の様子を示している。図１６において、対向基板２００にはカラーフィルタが形成された表示領域１０００を囲んでブラックマトリクス２０２が形成されている。一方、ＴＦＴ基板において、画素が形成された表示領域に隣接する周辺で、対向基板２００に形成されたブラックマトリクス２０２で覆われた部分には、ダミー画素が形成されている。ダミー画素は、表示領域１０００の最外画素とその外側において、構造が急激に変化することによる影響を防止するために形成されており、ダミー画素側は表示には寄与しない。 FIG. 16 shows a state where unevenness due to the influence of impurities, ions, etc. occurs in the corner portion of the display region 1000 in the IPS liquid crystal display device. In FIG. 16, a black matrix 202 is formed on the counter substrate 200 so as to surround a display area 1000 where a color filter is formed. On the other hand, a dummy pixel is formed in a portion of the TFT substrate adjacent to the display area where the pixel is formed and covered with the black matrix 202 formed on the counter substrate 200. The dummy pixels are formed in order to prevent an influence due to a sudden change in the structure on the outermost pixel of the display region 1000 and on the outside thereof, and the dummy pixel side does not contribute to display.

ＴＦＴ基板１００は対向基板２００よりも大きく形成されており、ＴＦＴ基板１００が１枚となっている部分は端子部１５０となっており、この部分にＩＣドライバ２０００や、図示しないフレキシブル配線基板が接続されている。 The TFT substrate 100 is formed to be larger than the counter substrate 200, and the portion where the TFT substrate 100 is one is a terminal portion 150, and an IC driver 2000 or a flexible wiring substrate (not shown) is connected to this portion. Has been.

図１６において、表示領域１０００の画素には映像信号が印加されており、ダミー画素にはコモン電圧が印加されている。この場合、表示領域１０００の画素とダミー画素との間には、常に電圧が発生していることになる。したがって、液晶中のイオンや不純物が表示領域最外画素とダミー画素との間の電界に吸い寄せられて集まってくる。そうすると、このイオンや不純物によって、表示領域最外画素付近に光もれが発生し、表示むらを発生する。 In FIG. 16, a video signal is applied to the pixels in the display area 1000, and a common voltage is applied to the dummy pixels. In this case, a voltage is always generated between the pixel in the display area 1000 and the dummy pixel. Accordingly, ions and impurities in the liquid crystal are attracted and collected by the electric field between the outermost pixel in the display area and the dummy pixel. Then, due to the ions and impurities, light leakage occurs in the vicinity of the outermost pixel in the display area, resulting in display unevenness.

この現象は、特に、画面のコーナー部に強く生ずる。図１６に示す表示むら９０は、この現象によって現れるものである。表示むら９０は、全てのコーナーにおいて生ずるとは限らず、液晶の初期配向の向き、電極の形状等によっても影響を受ける。いずれにしても、表示品質を劣化させることには変わりがない。 This phenomenon occurs particularly strongly at the corners of the screen. The display unevenness 90 shown in FIG. 16 appears due to this phenomenon. The display unevenness 90 does not always occur in all corners, but is also affected by the initial orientation of the liquid crystal, the shape of the electrodes, and the like. In any case, there is no change in degrading the display quality.

本発明の課題は、以上述べた、画面コーナー部における表示むら９０を抑制することである。 An object of the present invention is to suppress the display unevenness 90 in the screen corner portion described above.

本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。 The present invention overcomes the above problems, and specific means are as follows.

（１）コモン電極の上に絶縁膜を挟んでスリットを有する画素電極が形成され、ＴＦＴを有する画素がマトリクス状に形成された表示領域を有し、表示領域の外側にダミー画素が形成されたＴＦＴ基板と、カラーフィルタが形成された表示領域と表示領域周辺をブラックマトリクスによって覆った対向基板を有し、ＴＦＴ基板と対向基板との間に液晶層が挟持された液晶表示装置であって、前記表示領域の最外周の画素に印加される信号電圧と同じ電圧を、前記最外画素に隣接する前記ダミー画素に印加することを特徴とする液晶表示装置。 (1) A pixel electrode having a slit is formed on a common electrode with an insulating film interposed therebetween, a pixel having TFTs has a display area formed in a matrix, and a dummy pixel is formed outside the display area A liquid crystal display device having a TFT substrate, a display area in which a color filter is formed, and a counter substrate in which the periphery of the display area is covered with a black matrix, and a liquid crystal layer sandwiched between the TFT substrate and the counter substrate, A liquid crystal display device, wherein the same voltage as a signal voltage applied to the outermost peripheral pixel of the display region is applied to the dummy pixel adjacent to the outermost pixel.

（２）コモン電極の上に絶縁膜を挟んでスリットを有する画素電極が形成され、ＴＦＴを有する画素がマトリクス状に形成された表示領域を有し、表示領域の外側にダミー画素が形成されたＴＦＴ基板と、カラーフィルタが形成された表示領域と表示領域周辺をブラックマトリクスによって覆った対向基板を有し、ＴＦＴ基板と対向基板との間に液晶層が挟持された液晶表示装置であって、前記液晶層におけるスレッショルド電圧をＶｔｈとし、前記表示領域最外の画素の電圧をＶａｖｔｉｖｅとし、前記最外の画素に隣接するダミー画素に印加する電圧をＶｄｕｍｍｙとした場合、ＶａｃｔｉｖｅがＶｃｏｍ≦Ｖａｃｔｉｖｅ＜Ｖｔｈを満たす場合、Ｖｄｕｍｍｙ＝Ｖａｃｔｉｖｅとし、ＶａｃｔｉｖｅがＶｔｈ≦Ｖａｃｔｉｖｅを満たす場合、Ｖｄｕｍｍｙ＝Ｖｔｈとすることを特徴とする液晶表示装置。 (2) A pixel electrode having a slit is formed on the common electrode with an insulating film interposed therebetween, a pixel having TFTs has a display area formed in a matrix, and a dummy pixel is formed outside the display area A liquid crystal display device having a TFT substrate, a display area in which a color filter is formed, and a counter substrate in which the periphery of the display area is covered with a black matrix, and a liquid crystal layer sandwiched between the TFT substrate and the counter substrate, When the threshold voltage in the liquid crystal layer is Vth, the voltage of the pixel outside the display region is Vactive, and the voltage applied to the dummy pixel adjacent to the outermost pixel is Vdummy, Vactive is Vcom ≦ Vactive <Vth. When satisfying, Vdummy = Vactive, and Vactive satisfies Vth ≦ Vactive If a liquid crystal display device, characterized in that the Vdummy = Vth.

（３）コモン電極の上に絶縁膜を挟んでスリットを有する画素電極が形成され、ＴＦＴを有する画素がマトリクス状に形成された表示領域を有し、表示領域の外側にダミー画素が形成されたＴＦＴ基板と、カラーフィルタが形成された表示領域と表示領域周辺をブラックマトリクスによって覆った対向基板を有し、ＴＦＴ基板と対向基板との間に液晶層が挟持された液晶表示装置であって、前記表示領域の表示画面の平均輝度に相当する信号電圧を前記表示領域最外の画素に隣接するダミー画素に印加することを特徴とする液晶表示装置。 (3) A pixel electrode having a slit is formed on the common electrode with an insulating film interposed therebetween, a pixel having a TFT has a display area formed in a matrix, and a dummy pixel is formed outside the display area A liquid crystal display device having a TFT substrate, a display area in which a color filter is formed, and a counter substrate in which the periphery of the display area is covered with a black matrix, and a liquid crystal layer sandwiched between the TFT substrate and the counter substrate, A liquid crystal display device, wherein a signal voltage corresponding to an average luminance of a display screen in the display area is applied to a dummy pixel adjacent to a pixel outside the display area.

本発明によれば、液晶表示装置中のイオンや不純物を周辺のブラックマトリクスで遮光された部分に移動させるので、表示領域最外周の画素にイオンや不純物が集められることによる、特に画面コーナーにおける表示むらを防止することが出来る。 According to the present invention, ions and impurities in the liquid crystal display device are moved to a portion shielded from light by the surrounding black matrix. Unevenness can be prevented.

本発明が適用される液晶表示装置の平面図である。It is a top view of the liquid crystal display device with which this invention is applied. 液晶表示装置の画素部の断面図である。It is sectional drawing of the pixel part of a liquid crystal display device. 画素電極およびコモン電極の平面図である。It is a top view of a pixel electrode and a common electrode. 実施例１および２のＴＦＴ基板の平面図である。4 is a plan view of a TFT substrate of Examples 1 and 2. FIG. 実施例１および２の対向電極の平面図である。3 is a plan view of a counter electrode of Examples 1 and 2. FIG. 実施例１および２の断面図である。2 is a cross-sectional view of Examples 1 and 2. FIG. 液晶層における電圧と透過率の関係を示すグラフである。It is a graph which shows the relationship between the voltage in a liquid crystal layer, and the transmittance | permeability. 液晶表示装置の駆動波形の例である。It is an example of the drive waveform of a liquid crystal display device. 実施例３のＴＦＴ基板の平面図である。6 is a plan view of a TFT substrate of Example 3. FIG. 実施例３の断面図である。6 is a cross-sectional view of Example 3. FIG. 実施例４の対向電極の平面図である。6 is a plan view of a counter electrode of Example 4. FIG. 実施例４の断面図である。6 is a sectional view of Example 4. FIG. 実施例５の断面図である。10 is a cross-sectional view of Example 5. FIG. 第２周辺電極の配置例である。It is an example of arrangement of the 2nd peripheral electrode. 実施例６の断面図である。10 is a cross-sectional view of Example 6. FIG. 従来例の問題点を示す液晶表示装置の平面図である。It is a top view of the liquid crystal display device which shows the trouble of a prior art example.

図１は、本発明が適用される製品の例である、携帯電話等に使用される小型の液晶表示装置の平面図である。図１において、ＴＦＴ基板１００の上に対向基板２００が配置されている。ＴＦＴ基板１００と対向基板２００の間に後述する液晶層が挟持されている。ＴＦＴ基板１００と対向基板２００とはブラックマトリクス２０２によって覆われた額縁部に形成された後述するシール材によって接着している。図１においては、液晶は滴下方式によって封入されるので、封入孔は形成されていない。 FIG. 1 is a plan view of a small liquid crystal display device used in a mobile phone or the like, which is an example of a product to which the present invention is applied. In FIG. 1, a counter substrate 200 is disposed on the TFT substrate 100. A liquid crystal layer described later is sandwiched between the TFT substrate 100 and the counter substrate 200. The TFT substrate 100 and the counter substrate 200 are bonded to each other by a seal material, which will be described later, formed on the frame portion covered with the black matrix 202. In FIG. 1, since the liquid crystal is sealed by the dropping method, the sealing hole is not formed.

ＴＦＴ基板１００は対向基板２００よりも大きく形成されており、ＴＦＴ基板１００が対向基板２００よりも大きくなっている部分には、液晶セル１に電源、映像信号、走査信号等を供給するための端子部１５０が形成されている。 The TFT substrate 100 is formed larger than the counter substrate 200, and a terminal for supplying power, a video signal, a scanning signal, etc. to the liquid crystal cell 1 in a portion where the TFT substrate 100 is larger than the counter substrate 200. A portion 150 is formed.

端子部１５０には、ＩＣドライバ２０００が配置され、図示しないフレキシブル配線基板が接続されることは図１６において説明したとおりである。図１の表示領域１０００には、多数の画素がマトリクス状に形成されている。また、対向基板がブラックマトリクス２０２で覆われている周辺領域のＴＦＴ基板側には後述するダミー画素、周辺配線、ＴＦＴ基板と対向基板を接着するシール材等が形成されている。 As described with reference to FIG. 16, the IC driver 2000 is disposed in the terminal portion 150 and a flexible wiring board (not shown) is connected thereto. A large number of pixels are formed in a matrix in the display area 1000 of FIG. Also, dummy pixels, peripheral wirings, and a seal material for bonding the TFT substrate and the counter substrate, which will be described later, are formed on the TFT substrate side in the peripheral region where the counter substrate is covered with the black matrix 202.

図２は図１に示す表示領域１０００の画素部の構造を示す断面図である。図２は、本発明が適用されるＩＰＳ方式液晶表示パネルの構造について説明するものである。図２において、ガラス基板１００の上にＳｉＮからなる第１下地膜１０１およびＳｉＯ_２からなる第２下地膜１０２がＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）によって形成される。第１下地膜１０１および第２下地膜１０２の役割はガラス基板１０からの不純物が半導体層１０３を汚染することを防止することである。 FIG. 2 is a cross-sectional view showing the structure of the pixel portion of the display area 1000 shown in FIG. FIG. 2 illustrates the structure of an IPS liquid crystal display panel to which the present invention is applied. In FIG. 2, a first base film 101 made of SiN and a second base film 102 made of SiO ₂ are formed on a glass substrate 100 by CVD (Chemical Vapor Deposition). The role of the first base film 101 and the second base film 102 is to prevent impurities from the glass substrate 10 from contaminating the semiconductor layer 103.

第２下地膜１０２の上には半導体層１０３が形成される。この半導体層１０３は第２下地膜１０２に上にＣＶＤによってａ−Ｓｉ膜を形成し、これをレーザアニールすることによってｐｏｌｙ−Ｓｉ膜に変換したものである。このｐｏｌｙ−Ｓｉ膜をフォトリソグラフィによってパターニングする。 A semiconductor layer 103 is formed on the second base film 102. The semiconductor layer 103 is obtained by forming an a-Si film on the second base film 102 by CVD, and converting it into a poly-Si film by laser annealing. The poly-Si film is patterned by photolithography.

半導体膜１０３の上にはゲート絶縁膜１０４が形成される。このゲート絶縁膜１０４はＴＥＯＳ（テトラエトキシシラン）によるＳｉＯ_２膜である。この膜もＣＶＤによって形成される。その上にゲート電極１０５が形成される。ゲート電極１０５は走査信号線と同層で、同時に形成される。ゲート電極１０５は例えば、ＭｏＷ膜によって形成される。ゲート配線１０５の抵抗を小さくする必要があるときはＡｌ合金が使用される。 A gate insulating film 104 is formed on the semiconductor film 103. This gate insulating film 104 is a SiO ₂ film made of TEOS (tetraethoxysilane). This film is also formed by CVD. A gate electrode 105 is formed thereon. The gate electrode 105 is formed in the same layer as the scanning signal line and is formed at the same time. For example, the gate electrode 105 is formed of a MoW film. When it is necessary to reduce the resistance of the gate wiring 105, an Al alloy is used.

ゲート電極１０５はフォトリソグラフィによってパターニングされるが、このパターニングの際に、イオンインプランテーションによって、リンあるいはボロン等の不純物をｐｏｌｙ−Ｓｉ層にドープしてｐｏｌｙ−Ｓｉ層にソースＳあるいはドレインＤを形成する。また、ゲート電極１０５のパターニングの際のフォトレジストを利用して、ｐｏｌｙ−Ｓｉ層のチャネル層と、ソースＳあるいはドレインＤとの間にＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域を形成する。 The gate electrode 105 is patterned by photolithography. During this patterning, impurities such as phosphorus or boron are doped into the poly-Si layer by ion implantation to form the source S or drain D in the poly-Si layer. To do. Further, an LDD (Lightly Doped Drain) region is formed between the channel layer of the poly-Si layer and the source S or the drain D using a photoresist when patterning the gate electrode 105.

その後、ゲート電極１０５あるいはゲート配線１０５を覆って層間絶縁膜１０６をＳｉＯ_２によって形成する。層間絶縁膜１０６はゲート配線１０５とソース電極１０７を絶縁するためである。層間絶縁膜１０６の上にソース電極１０７が形成される。ソース電極１０７は、スルーホール１３０を介して画素電極１１２と接続する。図２においては、ソース電極１０７は広く形成され、ＴＦＴを覆う形となっている。一方、ＴＦＴのドレインＤは、図示しない部分においてドレイン電極と接続している。 Thereafter, an interlayer insulating film 106 is formed of SiO _{2 so as} to cover the gate electrode 105 or the gate wiring 105. The interlayer insulating film 106 is for insulating the gate wiring 105 and the source electrode 107. A source electrode 107 is formed on the interlayer insulating film 106. The source electrode 107 is connected to the pixel electrode 112 through the through hole 130. In FIG. 2, the source electrode 107 is widely formed and covers the TFT. On the other hand, the drain D of the TFT is connected to the drain electrode at a portion not shown.

ソース電極１０７はドレイン電極及びドレイン電極に接続される映像信号線と同層で、同時に形成される。ソース電極１０７あるいは映像信号線（以後ソース電極１０７で代表させる）は、抵抗を小さくするために、ＡｌＳｉ合金が使用される。ＡｌＳｉ合金はヒロックを発生したり、Ａｌが他の層に拡散したりするので、ＭｏＷによるバリア層、およびＳＤキャップ層によってＡｌＳｉをサンドイッチする構造がとられている。 The source electrode 107 is simultaneously formed in the same layer as the drain electrode and the video signal line connected to the drain electrode. An AlSi alloy is used for the source electrode 107 or the video signal line (hereinafter represented by the source electrode 107) in order to reduce the resistance. Since an AlSi alloy generates hillocks or Al diffuses to other layers, a structure is adopted in which AlSi is sandwiched between a barrier layer made of MoW and an SD cap layer.

ソース電極１０７とＴＦＴのソースＳを接続するために、ゲート絶縁膜１０４と層間絶縁膜１０６にスルーホールが形成され、ＴＦＴのソースＳとソース電極１０７とが接続される。ソース電極１０７を覆って無機パッシベーション膜（絶縁膜）１０８が形成され、ＴＦＴ全体を保護する。無機パッシベーション膜１０８は第１下地膜１０１と同様にＣＶＤによって形成される。 In order to connect the source electrode 107 and the source S of the TFT, a through hole is formed in the gate insulating film 104 and the interlayer insulating film 106, and the source S of the TFT and the source electrode 107 are connected. An inorganic passivation film (insulating film) 108 is formed covering the source electrode 107 to protect the entire TFT. The inorganic passivation film 108 is formed by CVD in the same manner as the first base film 101.

無機パッシベーション膜１０８を覆って有機パッシベーション膜１０９が形成される。有機パッシベーション膜１０９は感光性のアクリル樹脂で形成される。有機パッシベーション膜は、アクリル樹脂の他、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂等でも形成することが出来る。有機パッシベーション膜１０９は平坦化膜としての役割を持っているので、厚く形成される。有機パッシベーション膜１０９の膜厚は１〜４μｍであるが、多くの場合は２μｍ程度である。 An organic passivation film 109 is formed so as to cover the inorganic passivation film 108. The organic passivation film 109 is made of a photosensitive acrylic resin. The organic passivation film can be formed of silicone resin, epoxy resin, polyimide resin or the like in addition to acrylic resin. Since the organic passivation film 109 has a role as a planarizing film, it is formed thick. The thickness of the organic passivation film 109 is 1 to 4 μm, but in many cases is about 2 μm.

画素電極１１０とソース電極１０７との導通を取るために、無機パッシベーション膜１０８および有機パッシベーション膜１０９にスルーホール１３０が形成される。有機パッシベーション膜１０９は感光性の樹脂を使用している。感光性の樹脂を塗付し、仮焼成して固化した後、この樹脂を露光すると、光が当たった部分のみが特定の現像液に溶解する。すなわち、感光性樹脂を用いることによって、フォトレジストの形成を省略することが出来る。有機パッシベーション膜１０９にスルーホールを形成したあと、２３０℃程度で有機パッシベーション膜を焼成することによって有機パッシベーション膜が完成する。 In order to establish conduction between the pixel electrode 110 and the source electrode 107, a through hole 130 is formed in the inorganic passivation film 108 and the organic passivation film 109. The organic passivation film 109 uses a photosensitive resin. When a photosensitive resin is applied, pre-baked and solidified, and then exposed to light, only the portion exposed to light dissolves in the specific developer. That is, the formation of a photoresist can be omitted by using a photosensitive resin. After forming a through hole in the organic passivation film 109, the organic passivation film is baked at about 230 ° C. to complete the organic passivation film.

有機パッシベーション膜１０９をレジストとしてドライエッチにより無機パッシベーション膜１０８にスルーホールを形成する。こうして、ドレイン電極１３０と画素電極１１０を導通するためのスルーホール１３０が形成される。有機パッシベーション膜１０９は厚いので、スルーホール１３０の上側と下側では、孔の大きさが異なる。 Through holes are formed in the inorganic passivation film 108 by dry etching using the organic passivation film 109 as a resist. In this way, a through hole 130 for conducting the drain electrode 130 and the pixel electrode 110 is formed. Since the organic passivation film 109 is thick, the size of the hole is different between the upper side and the lower side of the through hole 130.

このようにして形成された有機パッシベーション膜１０９の上面は平坦となっている。有機パッシベーション膜１０９の上にアモルファスＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）をスパッタリングによって被着し、フォトレジストによって、パターニングした後、蓚酸でエッチングし、コモン電極１１０のパターニングを行う。コモン電極１１０はスルーホール１３０を避けて、平面ベタで形成される。その後、２３０℃で焼成して、ＩＴＯを多結晶化して、電気抵抗を低下させる。コモン電極１１０は透明電極であるＩＴＯによって形成され、厚さは例えば、７７μｍである。 The upper surface of the organic passivation film 109 thus formed is flat. Amorphous ITO (Indium Tin Oxide) is deposited on the organic passivation film 109 by sputtering, patterned with a photoresist, etched with oxalic acid, and the common electrode 110 is patterned. The common electrode 110 is formed as a flat solid, avoiding the through hole 130. Thereafter, firing is performed at 230 ° C. to polycrystallize the ITO, thereby lowering the electrical resistance. The common electrode 110 is formed of ITO, which is a transparent electrode, and has a thickness of, for example, 77 μm.

その後、コモン電極１１０を覆って、層間絶縁膜１１１をＣＶＤによって成膜する。このときのＣＶＤの温度条件は、２３０℃程度であり、これは低温ＣＶＤと呼ばれる。その後、フォトリソグラフィ工程によって、層間絶縁膜１１１のパターニングを行う。図２においては、有機パッシベーション膜１０９のスルーホール１１３内壁には層間絶縁膜１１１は形成されていない。 Thereafter, an interlayer insulating film 111 is formed by CVD so as to cover the common electrode 110. The CVD temperature condition at this time is about 230 ° C., which is called low temperature CVD. Thereafter, the interlayer insulating film 111 is patterned by a photolithography process. In FIG. 2, the interlayer insulating film 111 is not formed on the inner wall of the through hole 113 of the organic passivation film 109.

ところで、他の膜、例えば、第１下地膜１０１、無機パッシベーション膜１０８等をＣＶＤで形成する時は、３００℃以上で行われる。一般に、ＣＶＤ膜等は、高温で形成したほうが、下地膜との接着力は強くすることが出来る。しかし、層間絶縁膜１１１の下には有機パッシベーション膜１０９がすでに形成されているので、２３０℃以上の高温にすると、有機パッシベーション膜１０９の特性が変化するので、層間絶縁膜１１１の形成は低温ＣＶＤで行われる。本実施例では、図２に示すように、層間絶縁膜１１１をスルーホール１１３の内壁に形成せず、有機パッシベーション膜１０９の平坦部のみに形成している。層間絶縁膜へのストレスを軽減するためである。但し、層間絶縁膜の接着力が問題にならない場合等は、層間絶縁膜がスルーホールの内部にまで形成される場合もある。 By the way, when other films such as the first base film 101, the inorganic passivation film 108, and the like are formed by CVD, they are performed at 300 ° C. or higher. In general, a CVD film or the like can be formed at a high temperature to increase the adhesive force with the base film. However, since the organic passivation film 109 has already been formed under the interlayer insulating film 111, the characteristics of the organic passivation film 109 change when the temperature is raised to 230 ° C. or higher. Done in In this embodiment, as shown in FIG. 2, the interlayer insulating film 111 is not formed on the inner wall of the through hole 113, but only on the flat portion of the organic passivation film 109. This is to reduce stress on the interlayer insulating film. However, when the adhesive strength of the interlayer insulating film does not matter, the interlayer insulating film may be formed even inside the through hole.

層間絶縁膜１１１の上にアモルファスＩＴＯをスパッタリングし、フォトリソグラフィ工程によって、櫛歯状の画素電極１１２を形成する。画素電極１１２はスルーホール１１３を介してソース電極１０７と接続する。画素電極１１２には信号電圧が印加され、コモン電極１１０との間に発生する電界によって、液晶分子を回転させ、画素毎に液晶層の光の透過量を制御し、画像を形成する。画素電極１１２は透明導電膜であるＩＴＯによって形成され、膜厚は、例えば、４０ｎｍから７０ｎｍ程度である。 Amorphous ITO is sputtered on the interlayer insulating film 111, and a comb-like pixel electrode 112 is formed by a photolithography process. The pixel electrode 112 is connected to the source electrode 107 through the through hole 113. A signal voltage is applied to the pixel electrode 112, and liquid crystal molecules are rotated by an electric field generated between the pixel electrode 112 and the light transmission amount of the liquid crystal layer is controlled for each pixel, thereby forming an image. The pixel electrode 112 is made of ITO, which is a transparent conductive film, and has a film thickness of, for example, about 40 nm to 70 nm.

図３は、櫛歯状の画素電極１１２と平面ベタで形成されたコモン電極１１０の関係を示す平面図である。図３において、画素電極１１２は、層間絶縁膜を挟んでコモン電極１１０の上に配置されている。画素電極１１２の櫛歯１１２１と櫛歯１１２１の間のスリット１１２２を通して、画素電極１１２上面からコモン電極１１０に電気力線が伸び、この電気力線によって液晶分子を回転させる。なお、図３の画素電極は、スリットの一方が開放された櫛歯状の電極となっているが、外形が略矩形であって、内側に開口端を有さないスリットを有する電極の場合もある。 FIG. 3 is a plan view showing the relationship between the comb-like pixel electrode 112 and the common electrode 110 formed of a flat solid. In FIG. 3, the pixel electrode 112 is disposed on the common electrode 110 with an interlayer insulating film interposed therebetween. Through the slits 1122 between the comb teeth 1121 and the comb teeth 1121 of the pixel electrode 112, electric lines of force extend from the upper surface of the pixel electrode 112 to the common electrode 110, and the liquid crystal molecules are rotated by the electric lines of force. The pixel electrode in FIG. 3 is a comb-like electrode in which one of the slits is opened. However, the pixel electrode may be an electrode having a substantially rectangular outer shape and having no slits on the inside. is there.

図２に戻り、液晶層３００を挟んで対向基板２００が配置されている。対向基板２００の内側には、カラーフィルタ２０１が形成されている。カラーフィルタ２０１は画素毎に、赤、緑、青のカラーフィルタが形成されており、カラー画像が形成される。カラーフィルタ２０１とカラーフィルタ２０１の間にはブラックマトリクス２０２が形成され、画像のコントラストを向上させている。なお、ブラックマトリクス２０２はＴＦＴの遮光膜としての役割も有し、ＴＦＴに光電流が流れることを防止している。 Returning to FIG. 2, the counter substrate 200 is disposed across the liquid crystal layer 300. A color filter 201 is formed inside the counter substrate 200. The color filter 201 is formed with red, green, and blue color filters for each pixel, and a color image is formed. A black matrix 202 is formed between the color filters 201 to improve the contrast of the image. Note that the black matrix 202 also has a role as a light shielding film of the TFT, and prevents a photocurrent from flowing through the TFT.

カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。カラーフィルタ２０１およびブラックマトリクス２０２の表面は凹凸となっているために、オーバーコート膜２０３によって表面を平らにしている。オーバーコート膜の上には、液晶の初期配向を決めるための配向膜１１３が形成されている。なお、図２はＩＰＳであるから、対向電極１１０はＴＦＴ基板１００側に形成されており、対向基板２００側には形成されていない。本明細書では、対向電極をコモン電極とよぶこともある。 An overcoat film 203 is formed to cover the color filter 201 and the black matrix 202. Since the surface of the color filter 201 and the black matrix 202 is uneven, the surface is flattened by the overcoat film 203. An alignment film 113 for determining the initial alignment of the liquid crystal is formed on the overcoat film. 2 is IPS, the counter electrode 110 is formed on the TFT substrate 100 side, and is not formed on the counter substrate 200 side. In this specification, the counter electrode may be referred to as a common electrode.

図２に示すように、ＩＰＳでは、対向基板２００の内側には導電膜が形成されていない。そうすると、対向基板２００の電位が不安定になる。また、外部からの電磁ノイズが液晶層３００に侵入し、画像に対して影響を与える。このような問題を除去するために、対向基板２００の外側に外部導電膜２１０が形成される。外部導電膜２１０は、透明導電膜であるＩＴＯをスパッタリングすることによって形成される。 As shown in FIG. 2, in IPS, a conductive film is not formed inside the counter substrate 200. Then, the potential of the counter substrate 200 becomes unstable. Further, external electromagnetic noise enters the liquid crystal layer 300 and affects the image. In order to eliminate such a problem, an external conductive film 210 is formed outside the counter substrate 200. The external conductive film 210 is formed by sputtering ITO, which is a transparent conductive film.

図２におけるＴＦＴは、トップゲートの場合であるが、ＴＦＴがボトムゲートの場合もある。また、半導体層がｐｏｌｙ−Ｓｉではなく、ａ−Ｓｉの場合もある。いずれの場合も以下に述べる本発明を適用することが出来る。以上で説明した表示領域の画素構成は、以下で説明する実施例において共通である。なお、以上で説明したＩＰＳの構成は、ＩＰＳ方式の構成の例であって、本発明は他の構成のＩＰＳに対しても適用することが出来る。 The TFT in FIG. 2 is a top gate, but the TFT may be a bottom gate. In some cases, the semiconductor layer is not poly-Si but a-Si. In either case, the present invention described below can be applied. The pixel configuration of the display area described above is common in the embodiments described below. Note that the IPS configuration described above is an example of an IPS configuration, and the present invention can be applied to IPS having other configurations.

以下に本発明を、実施例を用いて詳細に説明する。以下の実施例における断面図では、対向基板２００の外側に形成される外部導電膜２１０が省略されているが、実際には、外部導電膜２１０が形成されることが一般的である。本発明は、対向基板２００側の外部導電膜２１０の有無にかかわらず適用することが出来る。 Hereinafter, the present invention will be described in detail with reference to examples. In the cross-sectional views in the following embodiments, the external conductive film 210 formed outside the counter substrate 200 is omitted, but in practice, the external conductive film 210 is generally formed. The present invention can be applied regardless of the presence or absence of the external conductive film 210 on the counter substrate 200 side.

図４は、図１の領域ＢにおけるＴＦＴ基板１００の平面図である。図４において多数の画素１０が形成された表示領域１０００の周辺にダミー画素２０が形成されている。ダミー画素２０の周辺には、周辺配線３０、場合によっては駆動回路が形成されている。周辺配線３０等の外側にはＴＦＴ基板１００と対向基板２００を接着するためのシール材６０が形成されている。 FIG. 4 is a plan view of the TFT substrate 100 in the region B of FIG. In FIG. 4, dummy pixels 20 are formed around the display area 1000 where a large number of pixels 10 are formed. Around the dummy pixel 20, a peripheral wiring 30, and in some cases, a drive circuit is formed. A sealing material 60 for bonding the TFT substrate 100 and the counter substrate 200 is formed outside the peripheral wiring 30 and the like.

図５は、図１のＢ領域における対向基板２００の平面図である。図５において、ＴＦＴ基板１００の画素１０が形成されている部分に対応してカラーフィルタ２０１が形成されている。カラーフィルタ２０１とカラーフィルタ２０１の間にはブラックマトリクス２０２が形成されているが、図５では単に線で表している。カラーフィルタ２０１が形成された表示領域１０００の周辺にはブラックマトリクス２０２が形成され、表示領域１０００以外を遮光している。対向基板２００の周辺には、対向基板２００とＴＦＴ基板１００を接着するためのシール材６０が形成されている。 FIG. 5 is a plan view of the counter substrate 200 in the region B of FIG. In FIG. 5, a color filter 201 is formed corresponding to a portion of the TFT substrate 100 where the pixel 10 is formed. A black matrix 202 is formed between the color filter 201 and the color filter 201, but is simply represented by a line in FIG. A black matrix 202 is formed around the display area 1000 on which the color filter 201 is formed, and blocks other than the display area 1000 are shielded from light. A sealing material 60 for bonding the counter substrate 200 and the TFT substrate 100 is formed around the counter substrate 200.

図６は本実施例における図１のＡ−Ａ断面図である。図６において、ＴＦＴ基板１００において、画素１０が形成された表示領域１０００の外側にはダミー画素２０が形成され、その外側には周辺配線３０が形成され、その外側にはシール材６０が形成されている。周辺配線３０はシール材６０とオーバーラップして形成される場合もある。 6 is a cross-sectional view taken along the line AA of FIG. 1 in the present embodiment. In FIG. 6, on the TFT substrate 100, the dummy pixel 20 is formed outside the display area 1000 where the pixel 10 is formed, the peripheral wiring 30 is formed outside thereof, and the sealing material 60 is formed outside thereof. ing. The peripheral wiring 30 may be formed so as to overlap with the sealing material 60.

図６において、対向基板２００側の表示領域１０００には、ＴＦＴ基板１００の画素１０に対応してカラーフィルタ２０１が形成され、表示領域１０００の外側周辺には、ブラックマトリクス２０２が形成されている。なお、表示領域１０００においてもカラーフィルタ２０１とカラーフィルタ２０１の間にはブラックマトリクス２０２が形成されているが、図６では、単に線で表している。対向基板２００とＴＦＴ基板１００の間には液晶層３００が挟持されている。 In FIG. 6, a color filter 201 is formed in the display region 1000 on the counter substrate 200 side corresponding to the pixel 10 of the TFT substrate 100, and a black matrix 202 is formed in the outer periphery of the display region 1000. In the display area 1000, a black matrix 202 is formed between the color filters 201, but is simply indicated by lines in FIG. A liquid crystal layer 300 is sandwiched between the counter substrate 200 and the TFT substrate 100.

本発明の特徴は、画素１０における電圧印加とダミー画素２０における電圧印加とを従来とは異ならせるものである。表示領域１０００における画素１０には、映像信号が印加される。一方、ダミー画素２０には、従来は、コモン電圧が印加されていた。すなわち、コモン電圧は画像形成には寄与しないので、ノーマリブラックでは、常に黒表示としている。 A feature of the present invention is that the voltage application at the pixel 10 and the voltage application at the dummy pixel 20 are different from the conventional ones. A video signal is applied to the pixels 10 in the display area 1000. On the other hand, a common voltage is conventionally applied to the dummy pixel 20. That is, since the common voltage does not contribute to image formation, normally black is always displayed in normally black.

この場合、表示領域最外周の画素２０とダミー画素２０との間には、常に電圧が印加された状態である。そうすると、液晶内のイオンや不純物が表示領域最外の画素１０とダミー画素２０との間の電界に吸い寄せられて、表示領域最外の画素２０にイオンや不純物が蓄積される現象が生ずる。そうすると、表示領域最外画素１０において、光もれが生ずる。この現象は、特に、表示領域１０００のコーナーにおいて顕著に現れるので、図１６に示すようなコーナーにおける表示むら９０を引き起こす。 In this case, a voltage is always applied between the pixel 20 at the outermost periphery of the display area and the dummy pixel 20. As a result, ions and impurities in the liquid crystal are attracted to the electric field between the pixels 10 and the dummy pixels 20 at the outermost display area, and ions and impurities are accumulated in the pixels 20 at the outermost display area. Then, light leakage occurs in the outermost pixel 10 in the display area. This phenomenon particularly appears remarkably in the corner of the display area 1000, and therefore causes display unevenness 90 in the corner as shown in FIG.

本実施例においては、ダミー画素２０に印加する電圧をコモン電圧ではなく、表示領域最外周の画素１０に印加される映像信号と同じ映像信号を印加する。そうすると、表示領域最外画素１０とダミー画素２０との電界は生じず、表示領域最外画素１０にイオンや不純物が吸い寄せられるという現象を防止することが出来る。すなわち、表示領域最外周の画素に隣接するダミー画素に印加する電圧をＶｄｕｍｍｙとし、表示領域最外画素に印加する電圧をＶａｃｔｉｖｅとした場合、
Ｖｄｕｍｍｙ＝Ｖａｃｔｉｖｅ・・・・・（１）
とすることによってコーナーにおける表示むらを防止することが出来る。 In the present embodiment, the voltage applied to the dummy pixel 20 is not the common voltage, but the same video signal as the video signal applied to the pixel 10 at the outermost periphery of the display area is applied. Then, the electric field between the display area outermost pixel 10 and the dummy pixel 20 is not generated, and the phenomenon that ions and impurities are attracted to the display area outermost pixel 10 can be prevented. That is, when the voltage applied to the dummy pixel adjacent to the pixel at the outermost periphery of the display area is Vdummy and the voltage applied to the outermost pixel of the display area is Vactive,
Vdummy = Vactive (1)
By doing so, display unevenness in the corner can be prevented.

表示画面の輝度は、使用環境、表示画像の種類等によって平均輝度が変化する。Ｖａｃｔｉｖｅとして、表示領域最外画素１０と同じ信号とする代わりに、表示画像の平均輝度を予想しておき、表示画像の平均輝度を与える信号に相当する信号をダミー画素２０に印加しても同様な効果を得ることが出来る。すなわち、表示領域１０００のコーナーにおける表示むらを抑えることが出来る。 The average luminance of the display screen varies depending on the use environment, the type of display image, and the like. Instead of using the same signal as that of the outermost pixel 10 in the display area as Vactive, the average luminance of the display image is predicted, and a signal corresponding to a signal that gives the average luminance of the display image is applied to the dummy pixel 20. Effects can be obtained. That is, display unevenness at the corner of the display area 1000 can be suppressed.

本実施例は、実施例１の構造において、ダミー画素２０に印加する電圧を２段階とするものである。すなわち、液晶分子は、印加電圧がゼロの状態からリニアに回転するのではなく、図７に示すように、スレッショルド電圧Ｖｔｈまでは、液晶分子は殆ど動かない。したがって、Ｖｔｈまでは、液晶表示装置の透過率はほぼゼロと考えてよい。Ｖｔｈを超えると、電圧にしたがって、液晶分子の回転が増し、Ｖｄにおいて回転が飽和し、それ以上の電圧を印加しても透過率は殆ど変化しない。したがって、階調表示は、ＶｔｈとＶｄとの間でおこなわれる。 In this embodiment, the voltage applied to the dummy pixel 20 in the structure of the first embodiment has two stages. That is, the liquid crystal molecules do not rotate linearly from the state where the applied voltage is zero, but the liquid crystal molecules hardly move up to the threshold voltage Vth as shown in FIG. Therefore, it can be considered that the transmittance of the liquid crystal display device is substantially zero up to Vth. When Vth is exceeded, the rotation of liquid crystal molecules increases according to the voltage, the rotation is saturated at Vd, and the transmittance hardly changes even when a voltage higher than that is applied. Therefore, gradation display is performed between Vth and Vd.

また、液晶層には、液晶の電気分解を防止するために、図８に示すように、映像信号線にはパルスの交流電圧が印加される。この交流電圧は、コモン電極に印加されるコモン電圧Ｖｃｏｍを基準に印加される。図８における信号電圧Ｖｓは一定であり、Ｖｓは、Ｖｔｈよりも大きい。階調の変化は、図８におけるＶｓの値を変化させることによって行われる。図７において、Ｖｔｈは例えば２Ｖ、Ｖｄは例えば５Ｖである
本実施例の駆動方法は、次のような構成となっている。
（１）ＶａｃｔｉｖｅがＶｃｏｍ≦Ｖａｃｔｉｖｅ＜Ｖｔｈを満たす場合、
Ｖｄｕｍｍｙ＝Ｖａｃｔｉｖｅ・・・・・（２）
とする。
（２）ＶａｃｔｉｖｅがＶｔｈ≦Ｖａｃｔｉｖｅを満たす場合、
Ｖｄｕｍｍｙ＝Ｖｔｈ・・・・・（３）
とする。なお、Ｖｄｕｍｍｙとは表示領域最外周の画素に隣接するダミー画素に印加される電圧をいう。 In addition, in order to prevent the liquid crystal layer from being electrolyzed, a pulsed AC voltage is applied to the video signal line as shown in FIG. This AC voltage is applied with reference to a common voltage Vcom applied to the common electrode. The signal voltage Vs in FIG. 8 is constant, and Vs is larger than Vth. The change in gradation is performed by changing the value of Vs in FIG. In FIG. 7, Vth is 2 V, for example, and Vd is 5 V, for example. The driving method of this embodiment has the following configuration.
(1) When Vactive satisfies Vcom ≦ Vactive <Vth,
Vdummy = Vactive (2)
And
(2) When Vactive satisfies Vth ≦ Vactive,
Vdummy = Vth (3)
And Vdummy is a voltage applied to a dummy pixel adjacent to a pixel at the outermost periphery of the display area.

本実施例の有利な点は、ダミー画素２０には、Ｖｔｈよりも高い電圧が印加されないので、ダミー画素２０からの光は実質的には発生せず、ダミー画素２０からの光もれを防止することが出来る。ここで、図７におけるＶｔｈは２Ｖ、Ｖｄは５Ｖであるから、本実施例においては、表示領域最外の画素１０とダミー画素２０との電界の差は、最大でも３Ｖであり、従来の駆動方法に対して大きく低減しており、イオンあるいは不純物が表示領域最外画素に吸い寄せられる量は大幅に軽減し、画面コーナーにおける表示むらも抑えることが出来る。 The advantage of this embodiment is that since no voltage higher than Vth is applied to the dummy pixel 20, light from the dummy pixel 20 is not substantially generated, and light leakage from the dummy pixel 20 is prevented. I can do it. Here, since Vth in FIG. 7 is 2 V and Vd is 5 V, in this embodiment, the electric field difference between the pixel 10 at the outermost display area and the dummy pixel 20 is 3 V at the maximum. The amount of ions or impurities attracted to the outermost pixel in the display region is greatly reduced, and display unevenness at the screen corner can also be suppressed.

図９は、本発明の第３の実施例におけるＴＦＴ基板１００側の図１の領域Ｂに対応する平面図である。なお、対向基板２００側の平面図は実施例１の図５と同様である。図９において、多数の画素１０がマトリクス状に形成された表示領域１０００の外側にダミー画素２０が形成されている。図９の特徴は、ダミー画素２０の外側に第１周辺電極４０が形成されている点である。図９における第１周辺電極４０の幅はダミー画素２０と同じになっているが、これに限らず、もっと幅が小さくともよい。本実施例においては、第１周辺電極４０には同一の電圧Ｖｃｏｍが印加されるので、第１周辺電極４０は連続した配線でよい。第１周辺電極４０の外側には周辺配線３０が形成されている。周辺配線３０の外側にはＴＦＴ基板１００と対向基板２００を接着するためのシール材６０が形成されている。 FIG. 9 is a plan view corresponding to the region B in FIG. 1 on the TFT substrate 100 side in the third embodiment of the present invention. The plan view on the counter substrate 200 side is the same as FIG. 5 of the first embodiment. In FIG. 9, dummy pixels 20 are formed outside a display area 1000 in which a large number of pixels 10 are formed in a matrix. The feature of FIG. 9 is that the first peripheral electrode 40 is formed outside the dummy pixel 20. Although the width of the first peripheral electrode 40 in FIG. 9 is the same as that of the dummy pixel 20, the width is not limited to this and may be smaller. In the present embodiment, since the same voltage Vcom is applied to the first peripheral electrode 40, the first peripheral electrode 40 may be a continuous wiring. A peripheral wiring 30 is formed outside the first peripheral electrode 40. A sealing material 60 for bonding the TFT substrate 100 and the counter substrate 200 is formed outside the peripheral wiring 30.

図１０は、図１のＡ−Ａ断面に相当する本実施例における断面図である。図１０のＴＦＴ基板１００側において、画素１０が形成された表示領域１０００の外側にダミー画素２０が形成され、ダミー画素２０の外側に第１周辺電極４０が形成され、その外側に周辺配線３０が形成されている。周辺配線３０の外側にはＴＦＴ基板１００と対向基板２００を接着するシール材６０が形成されている。周辺配線３０はシール材６０の下側にまで形成される場合もある。図１０の対向基板２００側は図６と同様なので説明を省略する。ＴＦＴ基板１００と対向基板２００の間には液晶層３００が挟持されている。 FIG. 10 is a cross-sectional view of the present embodiment corresponding to the AA cross section of FIG. On the TFT substrate 100 side in FIG. 10, the dummy pixel 20 is formed outside the display area 1000 where the pixel 10 is formed, the first peripheral electrode 40 is formed outside the dummy pixel 20, and the peripheral wiring 30 is formed outside the dummy pixel 20. Is formed. A sealing material 60 for bonding the TFT substrate 100 and the counter substrate 200 is formed outside the peripheral wiring 30. The peripheral wiring 30 may be formed up to the lower side of the sealing material 60. The counter substrate 200 side in FIG. 10 is the same as that in FIG. A liquid crystal layer 300 is sandwiched between the TFT substrate 100 and the counter substrate 200.

本実施例における表示領域１０００、ダミー画素２０、第１周辺電極４０に対する電圧印加の方法は次のとおりである。すなわち、表示領域最外周の画素１０に印加される信号電圧とダミー画素２０に印加する電圧は実施例１または実施例２と同じである。本実施例の特徴は、ダミー画素２０の外側に第１周辺電極４０を配置し、この第１周辺電極４０の電位Ｖｐ１をコモン電圧Ｖｃｏｍに保つことである。 A method of applying a voltage to the display area 1000, the dummy pixel 20, and the first peripheral electrode 40 in the present embodiment is as follows. That is, the signal voltage applied to the pixel 10 at the outermost periphery of the display area and the voltage applied to the dummy pixel 20 are the same as those in the first or second embodiment. The feature of this embodiment is that the first peripheral electrode 40 is arranged outside the dummy pixel 20 and the potential Vp1 of the first peripheral electrode 40 is kept at the common voltage Vcom.

このような電圧印加方法であると、第１周辺電極４０の電圧は常にダミー画素２０の電圧よりも小さい状態となっている。なお、この場合の電圧とは、絶対値を言っている。そうすると、第１周辺電極４０とダミー画素２０との間につねに電界が存在し、イオンや不純物がこの電界の部分にトラップされる。この部分にトラップされたイオンや不純物の影響は、周辺ブラックマトリクス２０２によって覆われているので、外部からは視認することは出来ない。この構成によれば、イオンや不純物が表示領域１０００には移動してこないので、画面コーナー部における表示むらを安定して防止することが出来る。 With such a voltage application method, the voltage of the first peripheral electrode 40 is always smaller than the voltage of the dummy pixel 20. The voltage in this case is an absolute value. As a result, an electric field always exists between the first peripheral electrode 40 and the dummy pixel 20, and ions and impurities are trapped in the portion of the electric field. The influence of ions and impurities trapped in this portion is covered with the peripheral black matrix 202 and cannot be visually recognized from the outside. According to this configuration, since ions and impurities do not move to the display area 1000, display unevenness at the screen corner can be stably prevented.

図１１は実施例４における対向基板２００の図１におけるＢ領域に対応する平面図である。図１１において、カラーフィルタ２０１が形成されている表示領域１０００の外側にブラックマトリクス２０２が形成されており、周辺にシール材６０が形成されていることは図５と同様である。図１１が図５と異なる点は、第２周辺電極５０が表示領域１０００の端部と距離をおいて形成されている点である。この第２周辺電極５０は、ＴＦＴ基板１００側のダミー画素２０との間の電界によってイオンや不純物をトラップするためのものである。本実施例においては、第２周辺電極５０には同一のＶｃｏｍが印加されるので、連続した膜でよい。 FIG. 11 is a plan view corresponding to the region B in FIG. In FIG. 11, the black matrix 202 is formed outside the display area 1000 where the color filter 201 is formed, and the sealing material 60 is formed around the same as in FIG. 5. FIG. 11 differs from FIG. 5 in that the second peripheral electrode 50 is formed at a distance from the edge of the display region 1000. The second peripheral electrode 50 is for trapping ions and impurities by an electric field between the dummy pixel 20 on the TFT substrate 100 side. In the present embodiment, since the same Vcom is applied to the second peripheral electrode 50, a continuous film may be used.

図１２は本実施例における図１のＡ−Ａ断面に相当する断面図である。図１２において、ＴＦＴ基板１００側は実施例１等における図６と同様であるので、説明を省略する。ＴＦＴ基板１００と対向基板２００の間には液晶層３００が挟持されている。図１２における対向基板２００側において、カラーフィルタ２０２が形成された表示領域１０００とシール材６０との間に第２周辺電極５０が形成されている。 FIG. 12 is a cross-sectional view corresponding to the AA cross section of FIG. 1 in the present embodiment. In FIG. 12, the TFT substrate 100 side is the same as that in FIG. A liquid crystal layer 300 is sandwiched between the TFT substrate 100 and the counter substrate 200. In the counter substrate 200 side in FIG. 12, the second peripheral electrode 50 is formed between the display region 1000 where the color filter 202 is formed and the sealing material 60.

第２周辺電極５０の電位Ｖｐ２はＶｃｏｍと同様である。一方、ＴＦＴ基板１００側のダミー画素２０には、実施例１あるいは実施例２で説明した電圧が印加されている。この場合、ダミー画素２０に印加される電圧は、第２周辺電極５０に印加される電圧Ｖｃｏｍよりも常に高いので、ダミー画素２０と第２周辺電極５０との間には常に電界が発生している。なお、この場合の電圧とは絶対値を言っている。 The potential Vp2 of the second peripheral electrode 50 is the same as Vcom. On the other hand, the voltage described in the first or second embodiment is applied to the dummy pixel 20 on the TFT substrate 100 side. In this case, since the voltage applied to the dummy pixel 20 is always higher than the voltage Vcom applied to the second peripheral electrode 50, an electric field is always generated between the dummy pixel 20 and the second peripheral electrode 50. Yes. The voltage in this case is an absolute value.

そうすると、ダミー画素２０と第２周辺電極５０との間の電界によって、イオンや不純物が引き寄せられ、この部分でトラップされる。この部分でトラップされたイオンや不純物は周辺ブラックマトリクス２０２によって覆われているので、表示に影響を与えることがない。一方、表示領域１０００とダミー画素２０との境界は、実施例１あるいは実施例２で説明したように、イオンや不純物の蓄積は避けることができるので、画面コーナーにおける表示むらを防止することが出来る。 Then, ions and impurities are attracted by the electric field between the dummy pixel 20 and the second peripheral electrode 50 and trapped at this portion. Since ions and impurities trapped in this portion are covered with the peripheral black matrix 202, the display is not affected. On the other hand, since the boundary between the display area 1000 and the dummy pixel 20 can avoid accumulation of ions and impurities as described in the first or second embodiment, display unevenness at the screen corner can be prevented. .

図１３は実施例５における図１のＡ−Ａ断面に相当する断面図である。図１３のＴＦＴ基板１００側の平面図は、実施例３におけるＴＦＴ基板１００側の平面図である図９と同一であり、図１３の対向基板２００側の平面図は実施例４における平面図である図１１と同様である。ＴＦＴ基板１００と対向基板２００の間には液晶層が挟持されている。 FIG. 13 is a cross-sectional view corresponding to the AA cross section of FIG. The plan view on the TFT substrate 100 side in FIG. 13 is the same as FIG. 9 which is the plan view on the TFT substrate 100 side in Example 3, and the plan view on the counter substrate 200 side in FIG. This is the same as FIG. A liquid crystal layer is sandwiched between the TFT substrate 100 and the counter substrate 200.

図１３において、第１周辺電極４０の電圧Ｖｐ１、第２周辺電極５０の電極Ｖｐ２のいずれもコモン電圧Ｖｃｏｍと同じである。したがって、第１周辺電極はダミー画素よりも絶対値で常に低い電圧となっており、第２周辺電極５０はダミー画素２０よりも絶対値で常に低い電圧となっている。つまり、第１周辺電極４０とダミー画素２０、第２周辺電極５０とダミー画素２０の間には常に電界が発生しており、この部分にイオンや不純物がトラップされる。 In FIG. 13, both the voltage Vp1 of the first peripheral electrode 40 and the electrode Vp2 of the second peripheral electrode 50 are the same as the common voltage Vcom. Therefore, the first peripheral electrode is always at a lower voltage in absolute value than the dummy pixel, and the second peripheral electrode 50 is always at a lower voltage in absolute value than the dummy pixel 20. That is, an electric field is always generated between the first peripheral electrode 40 and the dummy pixel 20 and between the second peripheral electrode 50 and the dummy pixel 20, and ions and impurities are trapped in this portion.

一方、画素１０とダミー画素２０との間には、実施例１あるいは実施例２で説明したような電圧が印加されているので、表示領域最外画素２０にイオンあるいは不純物がトラップされるということは無い。本実施例においては、第１周辺電極４０とダミー画素２０の間、第２周辺電極５０とダミー画素２０との間の２箇所において、イオンおよび不純物をトラップするので、画面コーナー部における表示むらを安定して抑制することが出来る。 On the other hand, since the voltage described in the first embodiment or the second embodiment is applied between the pixel 10 and the dummy pixel 20, ions or impurities are trapped in the display region outermost pixel 20. There is no. In this embodiment, since ions and impurities are trapped at two locations between the first peripheral electrode 40 and the dummy pixel 20 and between the second peripheral electrode 50 and the dummy pixel 20, display unevenness at the screen corner portion is prevented. It can be suppressed stably.

なお、図１２および図１３における第２周辺電極５０の対向基板２００における配置位置は、図１４にようにすることが出来る。図１４の対向基板２００側の内側の表示領域１０００にはカラーフィルタ２０１が形成され、その外側にはブラックマトリクス２０２が形成されている。カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。第２周辺電極５０はオーバーコート膜２０３の上に形成されている。オーバーコート膜２０３および第２周辺電極５０を覆って配向膜１１３が形成されている。なお。図１４は第２周辺電極５０を形成する一例を示したものであり、この他の構成の例としては、第２周辺電極５０と配向膜１１３との間に絶縁膜を形成してもよい。図１４におけるＴＦＴ基板１００側は、図６等で説明したのと同様であるので、説明を省略する。 Note that the arrangement positions of the second peripheral electrodes 50 in the counter substrate 200 in FIGS. 12 and 13 can be as shown in FIG. A color filter 201 is formed in the display area 1000 on the inner side of the counter substrate 200 in FIG. 14, and a black matrix 202 is formed on the outer side thereof. An overcoat film 203 is formed to cover the color filter 201 and the black matrix 202. The second peripheral electrode 50 is formed on the overcoat film 203. An alignment film 113 is formed to cover the overcoat film 203 and the second peripheral electrode 50. Note that. FIG. 14 shows an example of forming the second peripheral electrode 50. As another example of the configuration, an insulating film may be formed between the second peripheral electrode 50 and the alignment film 113. The TFT substrate 100 side in FIG. 14 is the same as that described with reference to FIG.

ＩＰＳ方式の液晶表示装置では、一般には、対向基板２００側には電極が存在していない。これを利用して、ＩＰＳ方式では、対向基板２００にタッチパネル用電極７０を配置して、対向基板２００をタッチパネルとして使用することが出来る。図１５は、ＩＰＳ方式において、対向基板２００をタッチパネルとして使用した場合の断面図である。図１５において、ＴＦＴ基板１００側は、図６等で説明したのと同様であるので、説明を省略する。ＴＦＴ基板１００と対向基板２００の間には液晶層３００が挟持されている。 In the IPS liquid crystal display device, in general, no electrode exists on the counter substrate 200 side. By utilizing this, in the IPS system, the touch panel electrode 70 can be disposed on the counter substrate 200, and the counter substrate 200 can be used as a touch panel. FIG. 15 is a cross-sectional view when the counter substrate 200 is used as a touch panel in the IPS system. In FIG. 15, the TFT substrate 100 side is the same as that described with reference to FIG. A liquid crystal layer 300 is sandwiched between the TFT substrate 100 and the counter substrate 200.

図１５の対向基板２００側の内側の表示領域１０００にはカラーフィルタ２０１が形成され、その外側にはブラックマトリクス２０２が形成されている。カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。オーバーコート膜２０３の上において、表示領域１０００には、タッチパネル用電極７０が形成されている。一方、表示領域１０００の外側には、第２周辺電極５０が形成されている。タッチパネル用電極７０および第２周辺電極５０を覆ってタッチパネル用絶縁膜８０が形成され、その上に配向膜１１３が形成されている。 A color filter 201 is formed in the display area 1000 on the inner side of the counter substrate 200 in FIG. 15, and a black matrix 202 is formed on the outer side thereof. An overcoat film 203 is formed to cover the color filter 201 and the black matrix 202. On the overcoat film 203, the touch panel electrode 70 is formed in the display region 1000. On the other hand, a second peripheral electrode 50 is formed outside the display area 1000. A touch panel insulating film 80 is formed to cover the touch panel electrode 70 and the second peripheral electrode 50, and an alignment film 113 is formed thereon.

図１５において、第２周辺電極５０の電位Ｖｐ２はコモン電位Ｖｃｏｍとなっている。また、ＴＦＴ基板１００側の表示領域１０００の画素１０とダミー画素２０の間には、実施例１および実施例２で説明したような電圧が印加されている。したがって、第２周辺電極５０とダミー画素２０との間にイオンあるいは不純物がトラップされ、表示領域最外周画素１０とダミー画素２０との間にはイオンあるいは不純物が吸い寄せられることを抑制することが出来るので、タッチパネル付液晶表示装置においても、画面コーナー部における表示むらを防止することが出来る。 In FIG. 15, the potential Vp2 of the second peripheral electrode 50 is the common potential Vcom. In addition, a voltage as described in the first and second embodiments is applied between the pixel 10 and the dummy pixel 20 in the display region 1000 on the TFT substrate 100 side. Therefore, ions or impurities are trapped between the second peripheral electrode 50 and the dummy pixel 20, and it is possible to suppress the ions or impurities from being sucked between the display region outermost peripheral pixel 10 and the dummy pixel 20. Therefore, even in a liquid crystal display device with a touch panel, display unevenness at the screen corner can be prevented.

図１５では、タッチパネル用電極７０は１層構成となっているが、絶縁膜を挟んで２層配線構造の電極構造とすることも出来る。この場合、第２周辺電極５０は、上側すなわち、液晶層側の層に形成することが望ましい。ＴＦＴ基板１００側のダミー画素２０との間により効果的な電界を発生させることが出来るからである。 In FIG. 15, the touch panel electrode 70 has a single-layer structure, but an electrode structure having a two-layer wiring structure with an insulating film interposed therebetween may be used. In this case, it is desirable to form the second peripheral electrode 50 on the upper side, that is, on the liquid crystal layer side. This is because an effective electric field can be generated between the dummy pixels 20 on the TFT substrate 100 side.

１０…画素、２０…ダミー画素、３０…周辺配線、４０…第１周辺電極、５０…第２周辺電極、６０…シール材、７０…タッチパネル用電極、８０…タッチパネル用絶縁膜、９０…表示むら、１００…ＴＦＴ基板、１０１…第１下地膜、１０２…第２下地膜、１０３…半導体層、１０４…ゲート絶縁膜、１０５…ゲート電極、１０６…層間絶縁膜、１０７…ソース電極、１０８…無機パッシベーション膜、１０９…有機パッシベーション膜、１１０…コモン電極、１１１…層間絶縁膜、１１２…画素電極、１１３…配向膜、１３０…スルーホール、１５０…端子部、２００…対向基板、２０１…カラーフィルタ、２０２…ブラックマトリクス、２０３…オーバーコート膜、２１０…外部導電膜、３００…液晶層、３０１…液晶分子、Ｓ…ソース部、Ｄ…ドレイン部、１１２２…スリット DESCRIPTION OF SYMBOLS 10 ... Pixel, 20 ... Dummy pixel, 30 ... Peripheral wiring, 40 ... First peripheral electrode, 50 ... Second peripheral electrode, 60 ... Sealing material, 70 ... Electrode for touch panel, 80 ... Insulating film for touch panel, 90 ... Display unevenness DESCRIPTION OF SYMBOLS 100 ... TFT substrate 101 ... 1st base film 102 ... 2nd base film 103 ... Semiconductor layer 104 ... Gate insulating film 105 ... Gate electrode 106 ... Interlayer insulating film 107 ... Source electrode 108 ... Inorganic Passivation film 109 ... Organic passivation film 110 ... Common electrode 111 ... Interlayer insulation film 112 ... Pixel electrode 113 ... Orientation film 130 ... Through hole 150 ... Terminal part 200 ... Counter substrate 201 ... Color filter 202 ... Black matrix, 203 ... Overcoat film, 210 ... External conductive film, 30 ... liquid crystal layer, 301 ... liquid crystal molecules, S ... source unit, D ... drain unit, 1122 ... slit

Claims

A TFT substrate in which a pixel electrode having a slit is formed on a common electrode with an insulating film interposed therebetween, a pixel having TFTs has a display area formed in a matrix, and a dummy pixel is formed outside the display area; ,
A liquid crystal display device having a display area in which a color filter is formed and a counter substrate in which the periphery of the display area is covered with a black matrix, and a liquid crystal layer sandwiched between the TFT substrate and the counter substrate,
A liquid crystal display device, wherein the same voltage as a signal voltage applied to the outermost peripheral pixel of the display region is applied to the dummy pixel adjacent to the outermost pixel.

A TFT substrate in which a pixel electrode having a slit is formed on a common electrode with an insulating film interposed therebetween, a pixel having TFTs has a display area formed in a matrix, and a dummy pixel is formed outside the display area; ,
A liquid crystal display device having a display area in which a color filter is formed and a counter substrate in which the periphery of the display area is covered with a black matrix, and a liquid crystal layer sandwiched between the TFT substrate and the counter substrate,
When the threshold voltage in the liquid crystal layer is Vth, the voltage of the pixel outside the display area is Vactive, and the voltage applied to the dummy pixel adjacent to the outermost pixel is Vdummy,
When Vactive satisfies Vcom ≦ Vactive <Vth,
Vdummy = Vactive,
When Vactive satisfies Vth ≦ Vactive,
A liquid crystal display device characterized in that Vdummy = Vth.

A TFT substrate in which a pixel electrode having a slit is formed on a common electrode with an insulating film interposed therebetween, a pixel having TFTs has a display area formed in a matrix, and a dummy pixel is formed outside the display area; ,
A liquid crystal display device having a display area in which a color filter is formed and a counter substrate in which the periphery of the display area is covered with a black matrix, and a liquid crystal layer sandwiched between the TFT substrate and the counter substrate,
A liquid crystal display device, wherein a signal voltage corresponding to an average luminance of a display screen in the display area is applied to a dummy pixel adjacent to a pixel outside the display area.

4. The device according to claim 1, wherein a first peripheral electrode is disposed outside the dummy pixel on the TFT substrate, and a common voltage is applied to the first peripheral electrode. 5. Liquid crystal display device.

5. The liquid crystal display device according to claim 4, wherein a second peripheral electrode is disposed outside the display region in the counter substrate, and a common voltage is applied to the second peripheral electrode.

4. The device according to claim 1, wherein a second peripheral electrode is disposed outside the display region in the counter substrate, and a common voltage is applied to the second peripheral electrode. 5. Liquid crystal display device.

The liquid crystal display device according to claim 1, wherein the counter substrate includes a touch panel electrode.