JP2015099605A - ブリッジ装置およびその方法、ストレージ装置、ならびにプログラム - Google Patents
ブリッジ装置およびその方法、ストレージ装置、ならびにプログラム Download PDFInfo
- Publication number
- JP2015099605A JP2015099605A JP2015014707A JP2015014707A JP2015099605A JP 2015099605 A JP2015099605 A JP 2015099605A JP 2015014707 A JP2015014707 A JP 2015014707A JP 2015014707 A JP2015014707 A JP 2015014707A JP 2015099605 A JP2015099605 A JP 2015099605A
- Authority
- JP
- Japan
- Prior art keywords
- data
- controller
- transfer information
- transfer
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
Description
図1は、本発明の実施形態に係るブリッジ装置を示す。
図 2は、図1に示したブリッジ装置を搭載したストレージ装置の一実施形態を示す。
図 3は、本発明の第3の実施形態に係るブリッジ装置を示す。
図 11は、受信モードにおいて例外事象が発生し、非定常状態に陥った場合に行う動作手順を表すフローチャートである。
DMA転送を空転させる手段としては、例えば、コントローラ(通信コントローラまたはメモリコントローラ)からデータバッファ16へのバスアクセスを成功させつつ、実際にはデータバッファ16へのデータ入出力を行わない、といった方法がある。なお、これは一例であり、この動作に限定されない。たとえば、データバッファ16へデータ(無関係なデータ)の入出力を行っても動作上、問題は生じない。
これまで、転送情報記憶部12には、転送対象のファイル全体の転送を完遂できる転送情報エントリが、 CPU102あるいは MPUによって用意された上で、転送を開始する流れについて述べてきた。
CPU102あるいは MPUは、転送対象のファイル全体ではなく、一部についての転送情報エントリの作成が終わった時点で、データ転送を開始させる。データ転送を行わせつつ、残りの転送情報エントリを作成する。転送情報エントリを作成するごとに、それぞれ転送情報記憶部12へ追記していく。
図13は、本発明の第6の実施形態に係るブリッジ装置を示す。
Claims (23)
- データ記憶装置へアクセスする第1コントローラと、DMA転送機能を備えた第2コントローラとの間のデータ転送をブリッジするブリッジ装置であって、
前記データ記憶装置の読み出しアドレスを指定した複数の第1転送情報を外部装置から受信する、前記データ記憶装置において1つのファイルが複数のデータブロックとして複数の領域に分散して配置され、各第1転送情報は各データブロックの読み出しアドレスを指定する、受信部と、
前記受信部で受信された各第1転送情報を記憶する転送情報記憶部と、
前記転送情報記憶部から読み出した各第1転送情報に基づき、前記データ記憶装置の前記読み出しアドレスからデータの読み出しを指示する第1コマンドを生成し、前記第1コマンドを前記第1コントローラに出力する第1処理部と、
前記第1コントローラによって前記記憶装置の前記読み出しアドレスから読み出されたデータを保持するデータバッファと、
前記第2コントローラに、前記データバッファに保持されたデータのDMA転送による読み出しを指示する第2コマンドを生成し、前記第2コマンドを前記第2コントローラに出力する第2処理部と、を備え、
あらかじめ定めた例外事象が発生した場合は、前記データバッファは前記第2コントローラのDMA転送に対してダミーのデータを出力することで、前記データバッファで保持されたデータの出力を行わずに前記DMA転送を正常に完了させた後、前記外部装置に前記例外事象の発生を通知する
ブリッジ装置。 - データ記憶装置へアクセスするDMA転送機能を備えた第1コントローラと、第2コントローラとの間のデータ転送をブリッジするブリッジ装置であって、
前記データ記憶装置の読み出しアドレスを指定した複数の第1転送情報を外部装置から受信する、前記データ記憶装置において1つのファイルが複数のデータブロックとして複数の領域に分散して配置され、各第1転送情報は各データブロックの読み出しアドレスを指定する、受信部と、
前記受信部で受信された各第1転送情報を記憶する転送情報記憶部と、
前記転送情報記憶部から読み出した各第1転送情報に基づき、前記データ記憶装置の前記読み出しアドレスからDMA転送による読み出しを指示する第1コマンドを生成し、前記第1コマンドを前記第1コントローラに出力する第1処理部と、
前記第1コントローラによって前記記憶装置の前記読み出しアドレスから読み出されたデータを保持するデータバッファと、
前記第2コントローラに、前記データバッファに保持されたデータの読み出しを指示する第2コマンドを生成し、前記第2コマンドを前記第2コントローラに出力する第2処理部と、を備え、
あらかじめ定められた例外事象が発生した場合は、前記データバッファは前記第1コントローラのDMA転送が完了するまで前記データバッファに書き込まれるデータを破棄し、前記DMA転送が正常に完了した後、前記外部装置に前記例外事象の発生を通知する
ブリッジ装置。 - データ記憶装置へアクセスする第1コントローラと、DMA転送機能を備えた第2コントローラとの間のデータ転送をブリッジするブリッジ装置であって、
前記データ記憶装置の書き込みアドレスを指定した複数の第1転送情報を外部装置から受信し、前記複数の第1転送情報は、前記データ記憶装置において1つのファイルを複数のデータブロックとして複数の領域に分散して配置するように各データブロックの書き込みアドレスを指定する、受信部と、
前記受信部で受信された各第1転送情報を記憶する転送情報記憶部と、
前記転送情報記憶部から読み出した各第1転送情報に基づき、データバッファへ前記データのDMA転送による書き込みを指示する第1コマンドを前記第2コントローラに出力する第1処理部と、
前記第2コントローラから出力されるデータを受けて保持する前記データバッファと、
前記第1コントローラに、前記データバッファに保持されたデータを前記データ記憶装置の前記書き込みアドレスに書き込むことを指示する第2コマンドを出力する第2処理部とを備え、
あらかじめ定められた例外事象が発生した場合は、前記データバッファは前記第2コントローラのDMA転送による前記データバッファへの書き込みデータを破棄し、前記DMA転送が正常に完了した後、前記外部装置に前記例外事象の発生を通知する
ブリッジ装置。 - データ記憶装置へアクセスするDMA転送機能を備えた第1コントローラと、第2コントローラとの間のデータ転送をブリッジするブリッジ装置であって、
前記データ記憶装置の書き込みアドレスを指定した複数の第1転送情報を外部装置から受信し、前記複数の第1転送情報は、前記データ記憶装置において1つのファイルを複数のデータブロックとして複数の領域に分散して配置するように各データブロックの書き込みアドレスを指定する、受信部と、
前記受信部で受信された各第1転送情報を記憶する転送情報記憶部と、
前記転送情報記憶部から読み出した各第1転送情報に基づき、データバッファへ前記データの書き込みを指示する第1コマンドを前記第2コントローラに出力する第1処理部と、
前記第2コントローラから出力されるデータを受けて保持する前記データバッファと、
前記第1コントローラに、前記データバッファに保持されたデータを前記データ記憶装置の前記書き込みアドレスにDMA転送で書き込むことを指示する第2コマンドを出力する第2処理部とを備え、
あらかじめ定められた例外事象が発生した場合は、前記データバッファは前記第1コントローラのDMA転送が完了するまで、前記第1コントローラのDMA転送に対してダミーのデータを出力し、前記DMA転送が正常に完了した後、前記外部装置に前記例外事象の発生を通知する
ブリッジ装置。 - 前記第2コントローラからの読み出し要求に応じて、前記データバッファに保持されたデータを前記第2コントローラに出力する出力部
をさらに備えた請求項1または2に記載のブリッジ装置。 - 前記転送情報記憶部は、前記複数の第1転送情報を、受信順序に応じた優先度を付与して記憶し、
前記記憶部において優先度の高い前記第1転送情報から順番に、前記第1コマンドを生成して、前記第1コントローラに出力する
請求項1または2または5に記載のブリッジ装置。 - 前記第1転送情報は、前記データバッファの書き込みアドレスをさらに指定し、
前記データバッファは、前記第1コントローラによって読み出された前記データを前記書き込みアドレスに保持し、
前記第2処理部は、前記書き込みアドレスから前記データの読み出しを指示する前記第2コマンドを生成する
請求項1、2、5、6のいずれか一項に記載のブリッジ装置。 - 複数の第2コントローラのそれぞれの制御手順を記憶する制御手順記憶部をさらに備え、
前記第2処理部は、前記複数の第2コントローラのうち使用する第2コントローラの制御手順にしたがって、前記第2コマンドを生成する
請求項1、2、5〜7のいずれか一項に記載のブリッジ装置。 - 複数の第1コントローラのそれぞれの制御手順を記憶する制御手順記憶部をさらに備え、
前記第1処理部は、前記複数の第1コントローラのうち使用する第1コントローラの制御手順にしたがって、前記第1コマンドを生成する
請求項1、2、5〜8のいずれか一項に記載のブリッジ装置。 - 前記外部装置から前記第1転送情報を受信して前記転送情報記憶部へ格納する処理と、前記転送情報記憶部から前記第1転送情報を読み出して前記第1コマンドを生成する処理とを並行して行う
請求項1、2、5〜9のいずれか一項に記載のブリッジ装置。 - 前記データバッファをN個(Nは2以上の整数)備え、
前記転送情報記憶部は、前記複数の第1転送情報を、受信順序に応じた優先度を付与して記憶し、
前記N個のデータバッファ間にあらかじめ順位が設定されており、
前記第1処理部は、前記転送情報記憶部において優先度の最も高いN個の第1転送情報に基づき、前記N個の第1転送情報間での優先度の順位と同じ順位のデータバッファに、読み出しデータを書き込むことを指示する第1コマンドを生成し、前記第1コマンドを前記第1コントローラに送り、
前記N個のデータバッファは、前記第1コントローラから振り分けられるデータをそれぞれ保持し、
前記第2処理部は、前記N個のデータバッファに書き込まれたデータの読み出しを指示する第2コマンドをそれぞれ生成して、前記第2コントローラに送り、
前記N個のデータバッファからそれぞれ読み出されたデータに、前記N個のデータバッファ間でのそれぞれの順位を表す識別情報を付与して、前記第2コントローラに出力する
請求項1、2、5〜10のいずれか一項に記載のブリッジ装置。 - 前記第1転送情報は、前記データバッファの書き込みアドレスをさらに指定し、
前記第1処理部は、前記データバッファの前記書き込みアドレスへ前記データを書き込むことを指示する前記第1コマンドを生成し、
前記第2処理部は、前記データバッファの前記書き込みアドレスからデータを読み出すことを指示する前記第2コマンドを生成する
請求項3または4に記載のブリッジ装置。 - パケット処理部をさらに備え、
前記DMA転送されるデータはパケットにより運ばれ、
前記パケット処理部は、前記パケットのヘッダを解析することにより、前記例外事象が発生したかを検出する、
請求項3または4に記載のブリッジ装置。 - N(Nは2以上の整数)個のデータバッファを備え、前記転送情報記憶部は、複数の第1転送情報を、受信順序に応じた優先度を付与して記憶し、
前記N個のデータバッファ間にあらかじめ順位が設定されており、
前記第1処理部は、前記転送情報記憶部において優先度の最も高いN個の第1転送情報に基づき、前記N個の第1転送情報間での優先度の順位と同じ順位のデータバッファに、データを書き込むことを指示する前記第1コマンドを生成し、前記第1コマンドを前記第2コントローラに出力し、
前記N個のデータバッファは、前記第2コントローラから入力されるデータを保持し、
前記第2処理部は、前記N個のデータバッファに書き込まれたデータを、前記N個のデータバッファのそれぞれ同じ順位の第1転送情報に指定される書き込みアドレスに書き込むことを指示する第2コマンドを生成し、前記第2コマンドを前記第1コントローラに出力する
請求項3、4、12、13のいずれか一項に記載のブリッジ装置。 - 請求項1ないし4のいずれか一項に記載のブリッジ装置と、
前記第1コントローラと、
前記第2コントローラと、
前記データ記憶装置と、
前記外部装置としてのCPUまたはMPUと
を備えたストレージ装置。 - データ記憶装置へアクセスする第1コントローラと、DMA転送機能を備えた第2コントローラとの間のデータ転送をブリッジするためのプログラムであって、
前記データ記憶装置の読み出しアドレスを指定した複数の第1転送情報を外部装置から受信し、前記データ記憶装置において1つのファイルが複数のデータブロックとして複数の領域に分散して配置され、各第1転送情報は各データブロックの読み出しアドレスを指定する、ステップと、
前記受信された各第1転送情報を転送情報記憶部に格納するステップと、
前記転送情報記憶部から各第1転送情報を読み出すステップと、
読み出した第1転送情報に基づき、前記データ記憶装置の前記読み出しアドレスからデータの読み出しを指示する第1コマンドを生成し、前記第1コマンドを、前記データ記憶装置にアクセスする前記第1コントローラに出力する第1処理ステップと、
前記第1コントローラによって前記データ記憶装置の前記読み出しアドレスから読み出されたデータが、データバッファに保持されたことを検出するステップと、
前記データバッファに保持されたデータのDMA転送による読み出しを指示する第2コマンドを生成し、前記第2コマンドを、前記第2コントローラに出力する第2処理ステップと、
あらかじめ定めた例外事象が発生した場合は、前記データバッファが前記第2コントローラのDMA転送に対してダミーのデータを出力することで、前記データバッファで保持されたデータの出力を行わずに前記DMA転送を正常に完了させた後、前記外部装置に前記例外事象の発生を通知するステップと
をコンピュータに実行させるためのプログラム。 - データ記憶装置へアクセスするDMA転送機能を備えた第1コントローラと、第2コントローラとの間のデータ転送をブリッジするためのプログラムであって、
前記データ記憶装置の読み出しアドレスを指定した複数の第1転送情報を外部装置から受信し、前記データ記憶装置において1つのファイルが複数のデータブロックとして複数の領域に分散して配置され、各第1転送情報は各データブロックの読み出しアドレスを指定する、ステップと、
前記受信された各第1転送情報を転送情報記憶部に格納するステップと、
前記転送情報記憶部から各第1転送情報を読み出すステップと、
読み出した第1転送情報に基づき、前記データ記憶装置の前記読み出しアドレスからDMA転送による読み出しを指示する第1コマンドを生成し、前記第1コマンドを、前記データ記憶装置にアクセスする前記第1コントローラに出力する第1処理ステップと、
前記第1コントローラによって前記データ記憶装置の前記読み出しアドレスから読み出されたデータが、データバッファに保持されたことを検出するステップと、
前記データバッファに保持されたデータの読み出しを指示する第2コマンドを生成し、前記第2コマンドを、前記第2コントローラに出力する第2処理ステップと、
あらかじめ定められた例外事象が発生した場合は、前記データバッファが前記第1コントローラのDMA転送が完了するまで前記データバッファに書き込まれるデータを破棄し、前記DMA転送が正常に完了した後、前記外部装置に前記例外事象の発生を通知するステップと
をコンピュータに実行させるためのプログラム。 - データ記憶装置へアクセスする第1コントローラと、DMA転送機能を備えた第2コントローラとの間のデータ転送をブリッジするためのプログラムであって、
前記データ記憶装置の書き込みアドレスを指定した複数の第1転送情報を外部装置から受信し、前記複数の第1転送情報は、前記データ記憶装置において1つのファイルを複数のデータブロックとして複数の領域に分散して配置するように各データブロックの書き込みアドレスを指定する、受信ステップと
前記受信された各第1転送情報を転送情報記憶部に格納するステップと、
前記転送情報記憶部から各第1転送情報を読み出すステップと、
読み出した前記第1転送情報に基づき、前記データのDMA転送による書き込みをデータバッファへ行うことを指示する第1コマンドを生成し、前記第1コマンドを、前記第2コントローラに出力する第1処理ステップと、
前記第2コントローラから出力されるデータがデータバッファに保持されたことを検出するステップと、
前記データバッファに保持されたデータを前記データ記憶装置の前記書き込みアドレスに書き込むことを指示する第2コマンドを生成し、前記第2コマンドを前記第1コントローラに出力する第2処理ステップと
あらかじめ定められた例外事象が発生した場合は、前記データバッファは前記第2コントローラのDMA転送による前記データバッファへの書き込みデータを破棄し、前記DMA転送が正常に完了した後、前記外部装置に前記例外事象の発生を通知するステップと
をコンピュータに実行させるためのプログラム。 - データ記憶装置へアクセスするDMA転送機能を備えた第1コントローラと、第2コントローラとの間のデータ転送をブリッジするためのプログラムであって、
前記データ記憶装置の書き込みアドレスを指定した複数の第1転送情報を外部装置から受信し、前記複数の第1転送情報は、前記データ記憶装置において1つのファイルを複数のデータブロックとして複数の領域に分散して配置するように各データブロックの書き込みアドレスを指定する、受信ステップと
前記受信された各第1転送情報を転送情報記憶部に格納するステップと、
前記転送情報記憶部から各第1転送情報を読み出すステップと、
読み出した前記第1転送情報に基づき、前記データの書き込みをデータバッファへ行うことを指示する第1コマンドを生成し、前記第1コマンドを、前記第2コントローラに出力する第1処理ステップと、
前記第2コントローラから出力されるデータがデータバッファに保持されたことを検出するステップと、
前記データバッファに保持されたデータを前記データ記憶装置の前記書き込みアドレスにDMA転送で書き込むことを指示する第2コマンドを生成し、前記第2コマンドを前記第1コントローラに出力する第2処理ステップと
あらかじめ定められた例外事象が発生した場合は、前記データバッファは前記第1コントローラのDMA転送が完了するまで、前記第1コントローラのDMA転送に対してダミーのデータを出力し、前記DMA転送が正常に完了した後、前記外部装置に前記例外事象の発生を通知するステップと
をコンピュータに実行させるためのプログラム。 - データ記憶装置へアクセスする第1コントローラと、DMA転送機能を備えた第2コントローラとの間のデータ転送をブリッジする方法であって、
前記データ記憶装置の読み出しアドレスを指定した複数の第1転送情報を外部装置から受信し、前記データ記憶装置において1つのファイルが複数のデータブロックとして複数の領域に分散して配置され、各第1転送情報は各データブロックの読み出しアドレスを指定する、ステップと、
前記受信された各第1転送情報を転送情報記憶部に格納するステップと、
前記転送情報記憶部から各第1転送情報を読み出すステップと、
読み出した第1転送情報に基づき、前記データ記憶装置の前記読み出しアドレスからデータの読み出しを指示する第1コマンドを生成し、前記第1コマンドを、前記データ記憶装置にアクセスする前記第1コントローラに出力する第1処理ステップと、
前記第1コントローラによって前記データ記憶装置の前記読み出しアドレスから読み出されたデータが、データバッファに保持されたことを検出するステップと、
前記データバッファに保持されたデータのDMA転送による読み出しを指示する第2コマンドを生成し、前記第2コマンドを、前記第2コントローラに出力する第2処理ステップと、
あらかじめ定めた例外事象が発生した場合は、前記データバッファが前記第2コントローラのDMA転送に対してダミーのデータを出力することで、前記データバッファで保持されたデータの出力を行わずに前記DMA転送を正常に完了させた後、前記外部装置に前記例外事象の発生を通知するステップと
を備えた方法。 - データ記憶装置へアクセスするDMA転送機能を備えた第1コントローラと、第2コントローラとの間のデータ転送をブリッジする方法であって、
前記データ記憶装置の読み出しアドレスを指定した複数の第1転送情報を外部装置から受信し、前記データ記憶装置において1つのファイルが複数のデータブロックとして複数の領域に分散して配置され、各第1転送情報は各データブロックの読み出しアドレスを指定する、ステップと、
前記受信された各第1転送情報を転送情報記憶部に格納するステップと、
前記転送情報記憶部から各第1転送情報を読み出すステップと、
読み出した第1転送情報に基づき、前記データ記憶装置の前記読み出しアドレスからDMA転送による読み出しを指示する第1コマンドを生成し、前記第1コマンドを、前記データ記憶装置にアクセスする前記第1コントローラに出力する第1処理ステップと、
前記第1コントローラによって前記データ記憶装置の前記読み出しアドレスから読み出されたデータが、データバッファに保持されたことを検出するステップと、
前記データバッファに保持されたデータの読み出しを指示する第2コマンドを生成し、前記第2コマンドを、前記第2コントローラに出力する第2処理ステップと、
あらかじめ定められた例外事象が発生した場合は、前記データバッファが前記第1コントローラのDMA転送が完了するまで前記データバッファに書き込まれるデータを破棄し、前記DMA転送が正常に完了した後、前記外部装置に前記例外事象の発生を通知するステップと
を備えた方法。 - データ記憶装置へアクセスする第1コントローラと、DMA転送機能を備えた第2コントローラとの間のデータ転送をブリッジする方法であって、
前記データ記憶装置の書き込みアドレスを指定した複数の第1転送情報を外部装置から受信し、前記複数の第1転送情報は、前記データ記憶装置において1つのファイルを複数のデータブロックとして複数の領域に分散して配置するように各データブロックの書き込みアドレスを指定する、受信ステップと
前記受信された各第1転送情報を転送情報記憶部に格納するステップと、
前記転送情報記憶部から各第1転送情報を読み出すステップと、
読み出した前記第1転送情報に基づき、前記データの書き込みをDMA転送によりデータバッファへ行うことを指示する第1コマンドを生成し、前記第1コマンドを、前記第2コントローラに出力する第1処理ステップと、
前記第2コントローラから出力されるデータがデータバッファに保持されたことを検出するステップと、
前記データバッファに保持されたデータを前記データ記憶装置の前記書き込みアドレスに書き込むことを指示する第2コマンドを生成し、前記第2コマンドを前記第1コントローラに出力する第2処理ステップと
あらかじめ定められた例外事象が発生した場合は、前記データバッファは前記第2コントローラのDMA転送による前記データバッファへの書き込みデータを破棄し、前記DMA転送が正常に完了した後、前記外部装置に前記例外事象の発生を通知するステップと
を備えた方法。 - データ記憶装置へアクセスするDMA転送機能を備えた第1コントローラと、第2コントローラとの間のデータ転送をブリッジする方法であって、
前記データ記憶装置の書き込みアドレスを指定した複数の第1転送情報を外部装置から受信し、前記複数の第1転送情報は、前記データ記憶装置において1つのファイルを複数のデータブロックとして複数の領域に分散して配置するように各データブロックの書き込みアドレスを指定する、受信ステップと
前記受信された各第1転送情報を転送情報記憶部に格納するステップと、
前記転送情報記憶部から各第1転送情報を読み出すステップと、
読み出した前記第1転送情報に基づき、前記データの書き込みをデータバッファへ行うことを指示する第1コマンドを生成し、前記第1コマンドを、前記第2コントローラに出力する第1処理ステップと、
前記第2コントローラから出力されるデータがデータバッファに保持されたことを検出するステップと、
前記データバッファに保持されたデータを前記データ記憶装置の前記書き込みアドレスにDMA転送で書き込むことを指示する第2コマンドを生成し、前記第2コマンドを前記第1コントローラに出力する第2処理ステップと
あらかじめ定められた例外事象が発生した場合は、前記データバッファは前記第1コントローラのDMA転送が完了するまで、前記第1コントローラのDMA転送に対してダミーのデータを出力し、前記DMA転送が正常に完了した後、前記外部装置に前記例外事象の発生を通知するステップと
を備えた方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015014707A JP5989818B2 (ja) | 2015-01-28 | 2015-01-28 | ブリッジ装置およびその方法、ストレージ装置、ならびにプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015014707A JP5989818B2 (ja) | 2015-01-28 | 2015-01-28 | ブリッジ装置およびその方法、ストレージ装置、ならびにプログラム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012148596A Division JP2014010759A (ja) | 2012-07-02 | 2012-07-02 | ブリッジ装置およびその方法、ストレージ装置、ならびにプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015099605A true JP2015099605A (ja) | 2015-05-28 |
JP5989818B2 JP5989818B2 (ja) | 2016-09-07 |
Family
ID=53376129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015014707A Expired - Fee Related JP5989818B2 (ja) | 2015-01-28 | 2015-01-28 | ブリッジ装置およびその方法、ストレージ装置、ならびにプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5989818B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002259326A (ja) * | 2001-02-27 | 2002-09-13 | Canon Inc | Dmaコントローラ及びdma転送方法 |
US20050044283A1 (en) * | 2003-08-22 | 2005-02-24 | Fujitsu Limited | Apparatus having an inter-module data transfer confirming function, storage controlling apparatus, and interface module for the apparatus |
US20050076165A1 (en) * | 2003-10-06 | 2005-04-07 | Seiko Epson Corporation | Data transfer control system, electronic instrument, program, and data transfer control method |
JP2006085592A (ja) * | 2004-09-17 | 2006-03-30 | Fujitsu Ltd | 記憶媒体制御装置、記憶媒体制御方法および記憶媒体制御プログラム |
WO2012070319A1 (ja) * | 2010-11-25 | 2012-05-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 複数のプロセッサのメモリ共有化のためのメモリアクセス装置、及びそのアクセス方法 |
-
2015
- 2015-01-28 JP JP2015014707A patent/JP5989818B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002259326A (ja) * | 2001-02-27 | 2002-09-13 | Canon Inc | Dmaコントローラ及びdma転送方法 |
US20050044283A1 (en) * | 2003-08-22 | 2005-02-24 | Fujitsu Limited | Apparatus having an inter-module data transfer confirming function, storage controlling apparatus, and interface module for the apparatus |
JP2005070992A (ja) * | 2003-08-22 | 2005-03-17 | Fujitsu Ltd | モジュール間データ転送確認機能を有する装置並びにストレージ制御装置および同装置用インターフェイスモジュール |
US20050076165A1 (en) * | 2003-10-06 | 2005-04-07 | Seiko Epson Corporation | Data transfer control system, electronic instrument, program, and data transfer control method |
JP2005115545A (ja) * | 2003-10-06 | 2005-04-28 | Seiko Epson Corp | データ転送制御システム、電子機器、プログラム及びデータ転送制御方法 |
JP2006085592A (ja) * | 2004-09-17 | 2006-03-30 | Fujitsu Ltd | 記憶媒体制御装置、記憶媒体制御方法および記憶媒体制御プログラム |
US20060075291A1 (en) * | 2004-09-17 | 2006-04-06 | Fujitsu Limited | Method and apparatus for controlling recording medium, and computer product |
WO2012070319A1 (ja) * | 2010-11-25 | 2012-05-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 複数のプロセッサのメモリ共有化のためのメモリアクセス装置、及びそのアクセス方法 |
CN103201725A (zh) * | 2010-11-25 | 2013-07-10 | 国际商业机器公司 | 用于在多个处理器之间共享的存储器的存储器访问设备及其访问方法 |
US20140059286A1 (en) * | 2010-11-25 | 2014-02-27 | International Business Machines Corporation | Memory access device for memory sharing among plurality of processors, and access method for same |
Also Published As
Publication number | Publication date |
---|---|
JP5989818B2 (ja) | 2016-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10838665B2 (en) | Method, device, and system for buffering data for read/write commands in NVME over fabric architecture | |
US10412017B2 (en) | Transfer device, transfer method, and computer program product | |
WO2022156370A1 (zh) | 一种基于fpga的dma设备及dma数据搬移方法 | |
JP2014010759A (ja) | ブリッジ装置およびその方法、ストレージ装置、ならびにプログラム | |
US20080126612A1 (en) | DMAC to Handle Transfers of Unknown Lengths | |
KR20080073128A (ko) | 디스크립터 배열을 이용한 플래시 메모리 제어 시스템 및방법 | |
WO2020000482A1 (zh) | 一种基于NVMe的数据读取方法、装置及系统 | |
US8918560B2 (en) | Controller for storage device and method for controlling storage device | |
US20130060963A1 (en) | Facilitating routing by selectively aggregating contiguous data units | |
JP2008009803A (ja) | 情報記憶装置、および、情報転送方法、情報転送システム、プログラム、並びに、記録媒体 | |
JP5651622B2 (ja) | データ伝送装置、データ伝送方法、及びプログラム | |
JP5989818B2 (ja) | ブリッジ装置およびその方法、ストレージ装置、ならびにプログラム | |
JP6114767B2 (ja) | ブリッジ装置およびその方法、ストレージ装置、ならびにプログラム | |
US20150242160A1 (en) | Memory system, control method of memory system, and controller | |
US8918559B2 (en) | Partitioning of a variable length scatter gather list | |
US20190155774A1 (en) | Data transmission apparatus and data transmission method | |
JP2014048810A (ja) | ホストシステム、ストレージデバイス、および通信方法 | |
JP4170330B2 (ja) | 情報処理装置 | |
EP2562634A2 (en) | Data copy processing system, storage device, and data copy processing method | |
US20110191638A1 (en) | Parallel computer system and method for controlling parallel computer system | |
JP2006285872A (ja) | マルチcpuシステム | |
US8296481B2 (en) | Device and method for improving transfer efficiency of odd number of data blocks | |
JPWO2013062109A1 (ja) | I/oデバイス制御システムおよびi/oデバイス制御方法 | |
JP2012073745A (ja) | Dmaシステム | |
JPWO2018173300A1 (ja) | I/o制御方法およびi/o制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160715 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160810 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5989818 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |