JP2015095927A - Power supply unit - Google Patents

Power supply unit Download PDF

Info

Publication number
JP2015095927A
JP2015095927A JP2013232912A JP2013232912A JP2015095927A JP 2015095927 A JP2015095927 A JP 2015095927A JP 2013232912 A JP2013232912 A JP 2013232912A JP 2013232912 A JP2013232912 A JP 2013232912A JP 2015095927 A JP2015095927 A JP 2015095927A
Authority
JP
Japan
Prior art keywords
input
output
field effect
power supply
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013232912A
Other languages
Japanese (ja)
Other versions
JP6299160B2 (en
Inventor
中西 五輪生
Iwao Nakanishi
五輪生 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2013232912A priority Critical patent/JP6299160B2/en
Publication of JP2015095927A publication Critical patent/JP2015095927A/en
Application granted granted Critical
Publication of JP6299160B2 publication Critical patent/JP6299160B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a power supply unit with a wider range input voltage capable of achieving suppression of rectification section loss, size reduction, and high efficiency and output.SOLUTION: The power supply unit, having a rectification circuit with at least a part of a bridge diode comprised of a body diode of a field-effect transistor, includes control means for controlling to turn on and off the field-effect transistor according to the type of an input voltage of the bridge diode.

Description

本発明は、電源装置に関し、詳しくは、低電圧の直流入力から高電圧の交流入力まで対応しながら所望の直流電圧を出力できる電源装置に関する。   The present invention relates to a power supply device, and more particularly, to a power supply device that can output a desired DC voltage while supporting from a low-voltage DC input to a high-voltage AC input.

図7は、従来のAC(交流)−DC(直流)コンバータの構成例を示す構成説明図である。図7において、入力電圧源10には整流回路20が接続され、整流回路20には平滑コンデンサ30を介してDC-DCコンバータ40が接続され、DC-DCコンバータ40には負荷回路50が接続されている。   FIG. 7 is an explanatory diagram showing a configuration example of a conventional AC (alternating current) -DC (direct current) converter. In FIG. 7, a rectifier circuit 20 is connected to the input voltage source 10, a DC-DC converter 40 is connected to the rectifier circuit 20 via a smoothing capacitor 30, and a load circuit 50 is connected to the DC-DC converter 40. ing.

入力電圧源10としてはAC100V系、AC240V系などの商用電源が一般的であるが、産業分野で用いられるAC24V系やDC12/24/48V系などの電圧源も含まれる。   The input voltage source 10 is generally a commercial power source such as an AC 100V system or an AC 240V system, but includes an AC 24V system or a DC 12/24 / 48V system voltage source used in the industrial field.

入力電圧源10から供給される電圧は、整流回路20で整流された後、平滑コンデンサ30によってリプル電圧が低減された直流電圧となり、DC-DCコンバータ40に供給される。   The voltage supplied from the input voltage source 10 is rectified by the rectifier circuit 20, then becomes a DC voltage with a ripple voltage reduced by the smoothing capacitor 30, and is supplied to the DC-DC converter 40.

DC-DCコンバータ40は、入力された直流電圧を所望の直流出力電圧に変換して負荷回路50に出力する。   The DC-DC converter 40 converts the input DC voltage into a desired DC output voltage and outputs it to the load circuit 50.

DC-DCコンバータ40は、絶縁機能の要求有無や入出力電圧の関係などに応じて使い分けることができる。絶縁機能が要求される場合はトランスを用いたフライバック型やフォワード型などが用いられ、絶縁機能が不要な場合は昇圧型、降圧型、昇降圧型などが用いられる。   The DC-DC converter 40 can be properly used according to the presence / absence of an insulation function or the relationship between input and output voltages. When an insulation function is required, a flyback type or a forward type using a transformer is used, and when an insulation function is not required, a step-up type, a step-down type, a step-up / step-down type, or the like is used.

図8は、図7のAC−DCコンバータにおける整流回路20の一例を示す構成説明図である。図8において、整流回路20は、フィルタ21と、ブリッジダイオード22で構成されている。   FIG. 8 is a configuration explanatory diagram showing an example of the rectifier circuit 20 in the AC-DC converter of FIG. In FIG. 8, the rectifier circuit 20 includes a filter 21 and a bridge diode 22.

フィルタ21は、入力電圧源10に接続され、入力電圧源10からの外来ノイズや電源内部からの発生ノイズを低減させる機能を有する。   The filter 21 is connected to the input voltage source 10 and has a function of reducing external noise from the input voltage source 10 and noise generated from inside the power supply.

ブリッジダイオード22は、入力の交流電圧を同一極性に整流するように4個のダイオードが所定の極性でブリッジ状に接続されたものであり、その出力電圧を平滑コンデンサ30およびDC-DCコンバータ40に供給する。具体的には、入力電圧源10のL極性が正極性となる場合は実線で示す経路を通り、N極性が正極性となる場合は破線で示す経路を通って整流動作を行う。   The bridge diode 22 is formed by connecting four diodes in a bridge shape with a predetermined polarity so as to rectify an input AC voltage to the same polarity. The output voltage is supplied to the smoothing capacitor 30 and the DC-DC converter 40. Supply. Specifically, the rectification operation is performed through a path indicated by a solid line when the L polarity of the input voltage source 10 is positive, and through a path indicated by a broken line when the N polarity is positive.

図9は従来のDC-DCコンバータにおける整流回路の構成例図であって、入力電圧源10が直流電圧の例を示したものであり、(A)は整流回路としてダイオード23を用いた例を示し、(B)は整流回路として電界効果トランジスタ24を用いた例を示している。   FIG. 9 is a diagram illustrating a configuration example of a rectifier circuit in a conventional DC-DC converter, in which an input voltage source 10 is an example of a DC voltage, and FIG. 9A is an example in which a diode 23 is used as a rectifier circuit. (B) shows an example in which a field effect transistor 24 is used as a rectifier circuit.

これらの整流回路は、逆極性の電源入力が印加された場合、電源内部が破損しないように保護する機能を有する。逆極性の電源入力を考慮する必要が無い場合には、整流回路は省略されることも多い。   These rectifier circuits have a function of protecting the inside of the power source from being damaged when a power input of reverse polarity is applied. When there is no need to consider reverse polarity power input, the rectifier circuit is often omitted.

ダイオード23を用いた整流回路は、回路構成が簡便である反面、順方向電圧降下による損失が大きくなるという問題がある。   Although the rectifier circuit using the diode 23 has a simple circuit configuration, there is a problem that loss due to a forward voltage drop becomes large.

電界効果トランジスタ24を用いた整流回路は、正しい極性で電圧が印加された場合、図示しない駆動回路が動作して電界効果トランジスタ24を導通させて整流を行う。ここで、導通時における損失に着目すると、電界効果トランジスタ24のオン抵抗による損失のみとなることから、ダイオード23を用いた整流回路と比較して、損失を低減させることができる。   In a rectifier circuit using the field effect transistor 24, when a voltage is applied with a correct polarity, a drive circuit (not shown) operates to conduct the field effect transistor 24 to conduct rectification. Here, paying attention to the loss during conduction, only the loss due to the on-resistance of the field effect transistor 24 is obtained, so that the loss can be reduced as compared with the rectifier circuit using the diode 23.

図10は、従来のワイドレンジ入力対応電源における整流回路の構成例図である。ワイドレンジ入力対応電源の場合は、前述のように高圧の交流電源に対応する必要があることから、図8と同様な整流回路の構成を採っている。この場合、低圧DC入力においても整流が可能なため、結果的には低圧DC入力時の整流回路と高圧AC入力時の整流回路を兼用する構成としている。   FIG. 10 is a configuration example diagram of a rectifier circuit in a conventional wide-range input-compatible power source. In the case of a power supply compatible with wide-range input, it is necessary to support a high-voltage AC power supply as described above, and thus a rectifier circuit configuration similar to that shown in FIG. 8 is adopted. In this case, since rectification is possible even at a low voltage DC input, as a result, the rectifier circuit at the time of low voltage DC input and the rectifier circuit at the time of high voltage AC input are combined.

特許文献1には、コンデンサインプット型のスイッチング電源と同程度の耐圧の平滑コンデンサが使用できるととともに、力率を改善することが可能なスイッチング電源について記載されている。   Patent Document 1 describes a switching power supply that can use a smoothing capacitor having a breakdown voltage comparable to that of a capacitor input type switching power supply and that can improve the power factor.

特開2002−10643号公報JP 2002-10463 A

しかし、図10のように構成される整流回路において、より大きな負荷回路電力用の電源や、入力電圧レンジをさらに低圧側に拡張した電源装置を実現しようとした場合には、ブリッジダイオード22の損失が大きくなってしまうという問題がある。   However, in the rectifier circuit configured as shown in FIG. 10, when it is intended to realize a power supply for a larger load circuit power or a power supply device in which the input voltage range is further expanded to the low voltage side, the loss of the bridge diode 22 is lost. There is a problem that becomes large.

たとえば、ダイオードの順方向電圧降下は0.8Vで電源効率が同一と仮定した場合、DC24V入力における入力電流が1Aの電源をDC12V入力に拡張すると、入力電流は2Aとなり、損失Plossは、
Ploss24V=0.8V×1A×2=1.6W
Ploss12V=0.8V×2A×2=3.2W
と倍増してしまう。
For example, assuming that the forward voltage drop of the diode is 0.8V and the power supply efficiency is the same, when a power supply with an input current of 1A at a DC24V input is expanded to a DC12V input, the input current becomes 2A and the loss Ploss is
Ploss24V = 0.8V × 1A × 2 = 1.6W
Ploss12V = 0.8V × 2A × 2 = 3.2W
Will double.

実際には、入力電流の増加によるフィルタの損失増大や、ダイオード順方向電圧降下の増大により、上記よりさらに損失は増大する。   Actually, the loss further increases due to an increase in filter loss due to an increase in input current and an increase in diode forward voltage drop.

そして、これらによる発熱は、電源装置の信頼性低下や、部品温度上昇を食い止めるための放熱部品追加など、製品コストおよび製品サイズの増大を引き起こすことになる。   Then, the heat generated by these causes an increase in product cost and product size, such as a decrease in reliability of the power supply device and addition of heat dissipating components to stop the rise in component temperature.

本発明は、このような課題を解決するものであって、その目的は、整流部損失を低減でき、小型で効率よく高出力が得られる高ワイドレンジ入力の電源装置を実現することにある。   The present invention solves such a problem, and an object of the present invention is to realize a power supply device with a high wide-range input that can reduce the loss of the rectification unit and is small in size and can efficiently obtain a high output.

このような課題を達成するために、本発明のうち請求項1記載の発明は、
ブリッジダイオードの少なくとも一部が電界効果トランジスタのボディダイオードで構成された整流回路を有する電源装置において、
前記ブリッジダイオードの入力電圧の種別に応じて前記電界効果トランジスタをオン・オフ制御する制御手段を設けたことを特徴とする。
In order to achieve such a problem, the invention according to claim 1 of the present invention is:
In a power supply device having a rectifier circuit in which at least a part of a bridge diode is configured by a body diode of a field effect transistor,
Control means for controlling on / off of the field effect transistor according to the type of input voltage of the bridge diode is provided.

請求項2の発明は、請求項1記載の電源装置において、
前記入力電圧が交流のとき、前記ブリッジダイオードの各辺が電界効果トランジスタのボディダイオードで構成され、
前記制御手段は、前記ブリッジダイオードの各辺の電界効果トランジスタを選択的にオンオフすることを特徴とする。
The invention according to claim 2 is the power supply device according to claim 1,
When the input voltage is alternating current, each side of the bridge diode is composed of a body diode of a field effect transistor,
The control means selectively turns on / off field effect transistors on each side of the bridge diode.

請求項3の発明は、請求項1記載の電源装置において、
前記入力電圧が直流のとき、前記ブリッジダイオードの辺対のいずれか一方が電界効果トランジスタのボディダイオードで構成され、
前記制御手段は、前記ブリッジダイオードを構成する電界効果トランジスタを選択的にオンにすることを特徴とする。
The invention according to claim 3 is the power supply device according to claim 1,
When the input voltage is direct current, either one of the pair of sides of the bridge diode is composed of a body diode of a field effect transistor,
The control means selectively turns on a field effect transistor constituting the bridge diode.

請求項4の発明は、請求項1から請求項3のいずれかに記載の電源装置において、
前記制御手段は、
前記ブリッジダイオードの入力電圧の極性を検出する極性検出手段と、
前記ブリッジダイオードの出力電圧を検出する電圧検出手段と、
これら極性検出手段と電圧検出手段の出力信号に基づき論理演算を行う論理部と、
前記論理部の出力に基づき前記ブリッジダイオードの各辺の電界効果トランジスタを選択的にオンオフ駆動する駆動手段、
とで構成されたことを特徴とする。
According to a fourth aspect of the present invention, in the power supply device according to any one of the first to third aspects,
The control means includes
Polarity detection means for detecting the polarity of the input voltage of the bridge diode;
Voltage detecting means for detecting an output voltage of the bridge diode;
A logic unit that performs a logical operation based on output signals of the polarity detection unit and the voltage detection unit;
Drive means for selectively turning on and off the field effect transistors on each side of the bridge diode based on the output of the logic unit;
It is characterized by comprising.

請求項5の発明は、請求項4に記載の電源装置において、
前記ブリッジダイオードの後段にはDC−DCコンバータが接続され、
このDC−DCコンバータの動作が前記論理部の出力に基づいて許可または禁止されることを特徴とする。
According to a fifth aspect of the present invention, in the power supply device according to the fourth aspect,
A DC-DC converter is connected to the subsequent stage of the bridge diode,
The operation of the DC-DC converter is permitted or prohibited based on the output of the logic unit.

これらにより、整流部損失が比較的少なく、高ワイドレンジ入力に対応でき、小型で効率よく高出力が得られる電源装置を実現できる。   As a result, it is possible to realize a power supply device that has a relatively small rectifier loss, can be used for a high wide-range input, and is small in size and can efficiently obtain a high output.

本発明の一実施例を示す構成説明図である。It is a configuration explanatory view showing an embodiment of the present invention. 図1で用いる制御部60の具体例を示す回路図である。It is a circuit diagram which shows the specific example of the control part 60 used in FIG. AC入力時の動作例を示すタイミングチャートである。It is a timing chart which shows the operation example at the time of AC input. DC入力時の動作例を示すタイミングチャートである。It is a timing chart which shows the operation example at the time of DC input. 本発明の他の実施例を示す構成説明図である。It is composition explanatory drawing which shows the other Example of this invention. 図5で用いる制御部60の具体例を示す回路図である。It is a circuit diagram which shows the specific example of the control part 60 used in FIG. 従来のAC−DCコンバータの一例を示す構成説明図である。It is composition explanatory drawing which shows an example of the conventional AC-DC converter. 図7のAC−DCコンバータにおける整流回路の一例を示す構成説明図である。FIG. 8 is a configuration explanatory diagram illustrating an example of a rectifier circuit in the AC-DC converter of FIG. 7. 従来のDC-DCコンバータにおける整流回路の構成例図である。It is a structural example figure of the rectifier circuit in the conventional DC-DC converter. 従来のワイドレンジ入力対応電源における整流回路の構成例図である。It is a structural example figure of the rectifier circuit in the conventional wide range input corresponding | compatible power supply.

以下、本発明の実施の形態について、図面を用いて詳細に説明する。図1は本発明の一実施例を示す構成説明図であり、図8と共通する部分には同一の符号を付けている。図1において、整流回路20を構成するブリッジダイオード25は、4個のNチャンネル型の電界効果トランジスタ(MOSFET)25a〜25dそれぞれが有するボディダイオードを図8のブリッジダイオード22と同様に接続することにより構成されている。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a diagram illustrating the construction of an embodiment of the present invention, and the same reference numerals are given to the parts common to FIG. In FIG. 1, the bridge diode 25 constituting the rectifier circuit 20 is formed by connecting the body diodes of the four N-channel field effect transistors (MOSFETs) 25a to 25d in the same manner as the bridge diode 22 in FIG. It is configured.

制御部60は、4系統の入力信号Lsig/S2、Nsig/S4、S13/V-、V+に基づき5系統の出力信号G1〜G4、DC-DCコンバータ40のイネーブル信号CEを出力するように構成されている。 The control unit 60 outputs five systems of output signals G1 to G4 and an enable signal CE of the DC-DC converter 40 based on four systems of input signals L sig / S 2 , N sig / S 4 , S 13 / V , V + . Is configured to output.

入力信号Lsig/S2の信号端子にはフィルタ21の一方の出力端子Lと電界効果トランジスタ25aと25bの接続点が接続され、入力信号Nsig/S4の信号端子にはフィルタ21の他方の出力端子Nと電界効果トランジスタ25cと25dの接続点が接続され、入力信号S13/V-の信号端子には電界効果トランジスタ25aと25cの接続点が接続されるとともに平滑コンデンサ30とDC-DCコンバータ40の接続点の一方が接続され、入力信号V+の信号端子には電界効果トランジスタ25bと25dの接続点が接続されるとともに平滑コンデンサ30とDC-DCコンバータ40の接続点の他方が接続されている。 The signal terminal of the input signal L sig / S 2 is connected to the connection point of one output terminal L of the filter 21 and the field effect transistors 25a and 25b, and the signal terminal of the input signal N sig / S 4 is connected to the other end of the filter 21. Is connected to the connection point between the output terminal N and the field effect transistors 25c and 25d, and to the signal terminal of the input signal S 13 / V , the connection point between the field effect transistors 25a and 25c is connected to the smoothing capacitor 30 and the DC−. One of the connection points of the DC converter 40 is connected, the connection point of the field effect transistors 25b and 25d is connected to the signal terminal of the input signal V + , and the other connection point of the smoothing capacitor 30 and the DC-DC converter 40 is connected. It is connected.

出力信号G1の信号端子には電界効果トランジスタ25aのゲートが接続され、出力信号G2の信号端子には電界効果トランジスタ25bのゲートが接続され、出力信号G3の信号端子には電界効果トランジスタ25cのゲートが接続され、出力信号G4の信号端子には電界効果トランジスタ25dのゲートが接続され、出力信号CEの信号端子にはDC-DCコンバータ40の制御端子が接続されている。   The gate of the field effect transistor 25a is connected to the signal terminal of the output signal G1, the gate of the field effect transistor 25b is connected to the signal terminal of the output signal G2, and the gate of the field effect transistor 25c is connected to the signal terminal of the output signal G3. Are connected, the signal terminal of the output signal G4 is connected to the gate of the field effect transistor 25d, and the signal terminal of the output signal CE is connected to the control terminal of the DC-DC converter 40.

制御部60は、極性/AC検出部61と電圧レベル検出部62と駆動部63および論理部64とで構成されている。   The control unit 60 includes a polarity / AC detection unit 61, a voltage level detection unit 62, a drive unit 63, and a logic unit 64.

図2は、制御部60の具体例を示す回路図である。極性/AC検出部61は、入力信号Lsig/S2と入力信号Nsig/S4を比較する差動出力コンパレータ61aと、差動出力コンパレータ61aの出力信号の立下りのみを検出するタイマ手段61bと、差動出力コンパレータ61aの出力信号の立上りのみを検出するタイマ手段61cとで構成されている。 FIG. 2 is a circuit diagram illustrating a specific example of the control unit 60. The polarity / AC detector 61 includes a differential output comparator 61a that compares the input signal L sig / S 2 and the input signal N sig / S 4 , and timer means that detects only the falling edge of the output signal of the differential output comparator 61a. 61b and timer means 61c for detecting only the rising edge of the output signal of the differential output comparator 61a.

電圧レベル検出部62は、入力信号V+のレベルを検出するヒステリシスを有する2つのコンパレータ62aと62bで構成されている。ここでは、一方のコンパレータ62aは低い電圧レベルを検出し、他方のコンパレータ62bは高いレベルを検出する。 The voltage level detection unit 62 includes two comparators 62a and 62b having hysteresis for detecting the level of the input signal V + . Here, one comparator 62a detects a low voltage level, and the other comparator 62b detects a high level.

駆動部63は、ブリッジダイオード25を構成する電界効果トランジスタ25a〜25dをそれぞれ個別にオン・オフ駆動するための4系統の出力信号G1〜G4を生成出力する。   The drive unit 63 generates and outputs four systems of output signals G1 to G4 for individually turning on / off the field effect transistors 25a to 25d constituting the bridge diode 25.

各出力信号系統は、電界効果トランジスタ25a〜25dのソースを基準とした正電圧源Eと、電圧源Eの出力と電界効果トランジスタ25a〜25dのゲート間を選択的にオン・オフする絶縁型のスイッチSWと、スイッチSWのオフ時に電界効果トランジスタ25a〜25dのゲートとソース間を同電位にする抵抗Rにより構成されていて、通電直後の初期状態では、電界効果トランジスタ25a〜25dはオフとなるように設定されている。絶縁型のスイッチSWは、たとえばフォトカプラのように片極性のスイッチであってもよい。   Each output signal system is a positive voltage source E based on the sources of the field effect transistors 25a to 25d, and an insulation type that selectively turns on and off between the output of the voltage source E and the gates of the field effect transistors 25a to 25d. The switch SW and a resistor R that makes the gate and source of the field effect transistors 25a to 25d have the same potential when the switch SW is turned off. In the initial state immediately after energization, the field effect transistors 25a to 25d are turned off. Is set to The insulation type switch SW may be a unipolar switch such as a photocoupler.

論理部64は、極性/AC検出部61を構成する2つのタイマ手段61bと61cの出力信号と、電圧レベル検出部62を構成する2つのコンパレータ62aと62bの出力信号とを論理的に演算する4つのゲート素子64a〜64dで構成されていて、駆動部63各部の駆動信号およびDC-DCコンバータ40のイネーブル信号CEを生成する。   The logic unit 64 logically calculates the output signals of the two timer means 61b and 61c constituting the polarity / AC detection unit 61 and the output signals of the two comparators 62a and 62b constituting the voltage level detection unit 62. It is composed of four gate elements 64a to 64d, and generates a drive signal for each part of the drive unit 63 and an enable signal CE for the DC-DC converter 40.

ゲート素子64aの一方の入力端子には極性/AC検出部61を構成するタイマ手段61bの出力端子が接続され、他方の入力端子には電圧レベル検出部62を構成するコンパレータ62bの出力端子が接続されている。ゲート素子64aの出力信号は、出力信号G1とG4を生成出力する各出力信号系統のスイッチSWをオン・オフ駆動する駆動信号として駆動部63の所定の出力信号系統のスイッチSWに接続されている。   One input terminal of the gate element 64a is connected to the output terminal of the timer means 61b constituting the polarity / AC detector 61, and the other input terminal is connected to the output terminal of the comparator 62b constituting the voltage level detector 62. Has been. The output signal of the gate element 64a is connected to a switch SW of a predetermined output signal system of the drive unit 63 as a drive signal for driving on / off the switch SW of each output signal system that generates and outputs the output signals G1 and G4. .

ゲート素子64bの一方の入力端子には極性/AC検出部61を構成するタイマ手段61cの出力端子が接続され、他方の入力端子には電圧レベル検出部62を構成するコンパレータ62bの出力端子が接続されている。ゲート素子64bの出力信号は、出力信号G2とG3を生成出力する各出力信号系統のスイッチSWをオン・オフ駆動する駆動信号として駆動部63の所定の出力信号系統のスイッチSWに接続されている。   One input terminal of the gate element 64b is connected to the output terminal of the timer means 61c constituting the polarity / AC detector 61, and the other input terminal is connected to the output terminal of the comparator 62b constituting the voltage level detector 62. Has been. The output signal of the gate element 64b is connected to a switch SW of a predetermined output signal system of the drive unit 63 as a drive signal for driving on / off the switch SW of each output signal system that generates and outputs the output signals G2 and G3. .

ゲート素子64cの第1の入力端子には極性/AC検出部61を構成するタイマ手段61bの出力端子が接続され、第2の入力端子には極性/AC検出部61を構成するタイマ手段61cの出力端子が接続され、第3の入力端子には電圧レベル検出部62を構成するコンパレータ62bの出力端子が接続されている。   The first input terminal of the gate element 64c is connected to the output terminal of the timer means 61b constituting the polarity / AC detector 61, and the second input terminal of the timer means 61c constituting the polarity / AC detector 61 is connected. The output terminal is connected, and the output terminal of the comparator 62b constituting the voltage level detection unit 62 is connected to the third input terminal.

ゲート素子64dの第1の入力端子にはゲート素子64cの出力端子が接続され、第2の入力端子には電圧レベル検出部62を構成するコンパレータ62aの出力端子が接続されている。ゲート素子64dは、DC-DCコンバータ40のイネーブル信号CEを生成出力する。   The output terminal of the gate element 64c is connected to the first input terminal of the gate element 64d, and the output terminal of the comparator 62a constituting the voltage level detection unit 62 is connected to the second input terminal. The gate element 64d generates and outputs an enable signal CE for the DC-DC converter 40.

図3はAC入力時の動作例を示すタイミングチャートであり、(a)は入力電圧の入力L−N間の電位差を示し、(b)は極性/AC検出部61を構成する差動出力コンパレータ61aの出力を示し、(c)は極性/AC検出部61を構成するタイマ手段61cの出力を示し、(d)は極性/AC検出部61を構成するタイマ手段61bの出力を示し、(e)は入力信号V+−V-間の電位差を示し、(f)は電圧レベル検出部62を構成するコンパレータ62aの出力を示し、(g)は電圧レベル検出部62を構成するコンパレータ62bの出力を示し、(h)は駆動部63の出力を示し、(i)は論理部64を構成するゲート素子64dの出力を示している。 3A and 3B are timing charts showing an operation example at the time of AC input. FIG. 3A shows a potential difference between the input voltages L and N. FIG. 3B shows a differential output comparator constituting the polarity / AC detection unit 61. FIG. (C) shows the output of the timer means 61c constituting the polarity / AC detector 61, (d) shows the output of the timer means 61b constituting the polarity / AC detector 61, (e ) Shows the potential difference between the input signals V + -V , (f) shows the output of the comparator 62 a constituting the voltage level detector 62, and (g) shows the output of the comparator 62 b constituting the voltage level detector 62. (H) shows the output of the drive unit 63, and (i) shows the output of the gate element 64 d constituting the logic unit 64.

極性/AC検出部61を構成する差動出力コンパレータ61aは、(b)に示すように(a)に示す入力電圧の入力L−N間の電位差に応じた出力を生成する。極性/AC検出部61を構成するタイマ手段61c、61bのタイマ時間TOをAC入力の周期より十分大きく設定すると、(c)および(d)に示すようにタイマ手段61c、61bの出力が正論理に反転することはない。   The differential output comparator 61a constituting the polarity / AC detection unit 61 generates an output corresponding to the potential difference between the inputs L and N of the input voltage shown in (a) as shown in (b). When the timer time TO of the timer means 61c and 61b constituting the polarity / AC detector 61 is set sufficiently larger than the AC input cycle, the outputs of the timer means 61c and 61b are positive logic as shown in (c) and (d). It will never be reversed.

初期状態ではブリッジダイオード25を構成する電界効果トランジスタ25a〜25dはオフであるが、AC入力は電界効果トランジスタ内部のボディダイオードにより整流され、入力信号V+−V-間電位差は(e)に示すように全波整流された波形となる。 In the initial state, the field effect transistors 25a to 25d constituting the bridge diode 25 are off, but the AC input is rectified by the body diode inside the field effect transistor, and the potential difference between the input signals V + -V is shown in (e). Thus, a full-wave rectified waveform is obtained.

電圧レベル検出部62を構成するコンパレータ62a、62bは、これら入力信号V+−V-間の電位差を入力として、それぞれの閾値(VthX↑/VthX↓、X=2,3)に応じて動作する。 The comparators 62a and 62b constituting the voltage level detection unit 62 operate in accordance with respective threshold values (VthX ↑ / VthX ↓, X = 2, 3) with the potential difference between these input signals V + -V as an input. .

ここで、駆動部63の入力信号は論理部64により制御されていて、前述のようにタイマ手段61c、61bの出力論理値は0であることから、結果としてコンパレータ62bの出力がどのような状態であってもその信号が駆動部63に出力されることはない。従って、駆動部63から生成出力される4系統の出力信号G1〜G4はソースと同電位に保たれ、全ての電界効果トランジスタ25a〜25dはオフ状態のままとなる。   Here, the input signal of the drive unit 63 is controlled by the logic unit 64, and the output logic value of the timer means 61c and 61b is 0 as described above. Even so, the signal is not output to the drive unit 63. Therefore, the four systems of output signals G1 to G4 generated and output from the drive unit 63 are kept at the same potential as the source, and all the field effect transistors 25a to 25d remain in the off state.

この状態から入力電圧レベルが上昇してコンパレータ62bの出力が正論理に反転するとコンバータのイネーブル信号が出力され、DC-DCコンバータ40は動作を開始する。   When the input voltage level rises from this state and the output of the comparator 62b is inverted to positive logic, the converter enable signal is output and the DC-DC converter 40 starts operation.

すなわち、図1および図2の構成によれば、AC入力の場合、全ての電界効果トランジスタ25a〜25dはオフ状態のまま内部のボディダイオードを通じて整流動作を行い、入力電圧がコンパレータ62bの閾値を超えるとDC-DCコンバータ40は動作を開始する。   That is, according to the configuration of FIG. 1 and FIG. 2, in the case of AC input, all the field effect transistors 25a to 25d perform rectification operation through the internal body diode in the off state, and the input voltage exceeds the threshold value of the comparator 62b. And the DC-DC converter 40 starts operation.

図4はDC入力時の動作例を示すタイミングチャートであり、(a)は入力電圧の入力+/−間の電位差を示し、(b)は極性/AC検出部61を構成する差動出力コンパレータ61aの出力を示し、(c)は極性/AC検出部61を構成するタイマ手段61cの出力を示し、(d)は極性/AC検出部61を構成するタイマ手段61bの出力を示し、(e)は入力信号V+−V-間の電位差を示し、(f)は電圧レベル検出部62を構成するコンパレータ62aの出力を示し、(g)は電圧レベル検出部62を構成するコンパレータ62bの出力を示し、(h)は駆動部63の出力G2,G3を示し、(i)は駆動部63の出力G1,G4を示し、(j)は論理部64を構成するゲート素子64dの出力を示している。 4A and 4B are timing charts showing an operation example at the time of DC input, in which FIG. 4A shows a potential difference between input voltage inputs +/−, and FIG. 4B shows a differential output comparator constituting the polarity / AC detection unit 61. (C) shows the output of the timer means 61c constituting the polarity / AC detector 61, (d) shows the output of the timer means 61b constituting the polarity / AC detector 61, (e ) Shows the potential difference between the input signals V + -V , (f) shows the output of the comparator 62 a constituting the voltage level detector 62, and (g) shows the output of the comparator 62 b constituting the voltage level detector 62. (H) shows the outputs G2 and G3 of the drive unit 63, (i) shows the outputs G1 and G4 of the drive unit 63, and (j) shows the output of the gate element 64d constituting the logic unit 64. ing.

極性/AC検出部61を構成する差動出力コンパレータ61aは、(b)に示すように(a)に示す入力電圧の入力+/−間の電位差に応じた出力を生成する。DC入力であることから原則として入力極性が反転することはないが、図4の(a)では動作説明のために電圧の変化をゆるやかとし、極性を反転させて図示している。   The differential output comparator 61a constituting the polarity / AC detection unit 61 generates an output corresponding to the potential difference between the input +/− of the input voltage shown in (a) as shown in (b). In principle, the input polarity is not reversed because it is a DC input. However, in FIG. 4A, the voltage change is moderated and the polarity is reversed to illustrate the operation.

入力+/−間の電位差が正になった場合、(c)に示すタイマ手段61cの設定時間T0経過後、(d)に示すタイマ手段61bの出力が正論理に転じ、入力+/−間の電位差が負になった直後に負論理となる。さらに時間T0経過後、今度はタイマ手段61bの出力が正論理に転じ、入力が0になったタイミング直後に負論理となる。   When the potential difference between the inputs +/− becomes positive, after the set time T0 of the timer means 61c shown in (c) has elapsed, the output of the timer means 61b shown in (d) turns to positive logic, and between the inputs +/− It becomes negative logic immediately after the potential difference becomes negative. Further, after the time T0 elapses, the output of the timer means 61b turns to positive logic and becomes negative logic immediately after the input becomes zero.

前述のように、初期状態ではブリッジダイオード25を構成する電界効果トランジスタ25a〜25dはオフであるが、DC入力は電界効果トランジスタ内部のボディダイオードにより整流される。   As described above, in the initial state, the field effect transistors 25a to 25d constituting the bridge diode 25 are off, but the DC input is rectified by the body diode inside the field effect transistor.

入力+/−間電位差が正の時には、図1の電界効果トランジスタ25b,25cのボディダイオードが導通している。このため、入力信号V+−V-間の電位差はほぼ+/−間の電位差の絶対値と等しくなる。これらを入力とするコンパレータ62a、62bは、それぞれの閾値(VthX↑/↓、X=2,3)に応じて動作する。 When the input +/- potential difference is positive, the body diodes of the field effect transistors 25b and 25c in FIG. 1 are conducting. For this reason, the potential difference between the input signals V + -V is substantially equal to the absolute value of the potential difference between +/−. The comparators 62a and 62b having these as inputs operate according to respective threshold values (VthX ↑ / ↓, X = 2, 3).

このとき、タイマ手段61cの出力論理が1であって、かつコンパレータ62bの出力
が0である状態では、駆動部63の出力信号G2,G3がアクティブとなり、電界効果トランジスタ25b,25cが導通する。この結果、それまでそれぞれのボディダイオードを流れていた電流が電界効果トランジスタのチャネルを流れることになり、ダイオードの順方向損失を低減できる。たとえば、順方向電圧降下が0.8Vでダイオード電流が1A流れていた場合には0.8Wの損失が生ずるが、オン抵抗が0.2Ωの電界効果トランジスタを選択した場合には損失は0.2Wに低減される。
At this time, in a state where the output logic of the timer means 61c is 1 and the output of the comparator 62b is 0, the output signals G2 and G3 of the drive unit 63 become active, and the field effect transistors 25b and 25c are turned on. As a result, the current that has been flowing through each body diode until then flows through the channel of the field effect transistor, and the forward loss of the diode can be reduced. For example, when the forward voltage drop is 0.8 V and the diode current is 1 A, a loss of 0.8 W occurs. However, when a field effect transistor having an on-resistance of 0.2Ω is selected, the loss is 0. Reduced to 2W.

逆に+極の電位が負になった場合、タイマ手段61bの出力論理値が1である期間では駆動部63の出力信号G1,G4がアクティブとなり、電界効果トランジスタ25a,25dが導通する。   On the other hand, when the potential of the positive electrode becomes negative, the output signals G1 and G4 of the driving unit 63 become active during the period when the output logic value of the timer means 61b is 1, and the field effect transistors 25a and 25d are turned on.

入力+/−間の電位差がさらに高くなってコンパレータ62bの出力が正極性になると、論理部64の構成により駆動部63への出力信号は出力されなくなる。この結果、ゲートG1〜G4はソースと同電位に保たれて全ての電界効果トランジスタ25a〜25dはオフ状態となり、内部ボディダイオードにより整流される。   When the potential difference between the input +/− is further increased and the output of the comparator 62 b becomes positive, the output signal to the drive unit 63 is not output due to the configuration of the logic unit 64. As a result, the gates G1 to G4 are kept at the same potential as the source, and all the field effect transistors 25a to 25d are turned off and rectified by the internal body diode.

この場合、入力電圧が上昇したことにより入力電流が減少していることから、ダイオード順方向損失は低電圧入力時に比べて小さくなっている。たとえば、コンパレータ62bの閾値を最低入力電圧の4倍に設定した場合、順方向損失は1/4程度に減少するため大きな問題とはならない。   In this case, since the input current is reduced due to the increase of the input voltage, the diode forward loss is smaller than that at the time of low voltage input. For example, when the threshold value of the comparator 62b is set to four times the minimum input voltage, the forward loss is reduced to about 1/4, which is not a big problem.

論理部64の構成により、タイマ手段61bまたはタイマ手段61cのいずれかの出力論理値が1であって、かつコンパレータ62aの出力が正論理であれば、コンバータイネーブル信号CEが出力され、DC-DCコンバータ40が動作開始する。入力電圧がさらに上昇し、駆動部信号がオフされた後もコンバータイネーブル信号はアクティブ状態を維持することから、DC-DCコンバータ40は動作を継続する。   If the output logic value of either the timer means 61b or the timer means 61c is 1 and the output of the comparator 62a is positive logic due to the configuration of the logic unit 64, the converter enable signal CE is output and the DC-DC Converter 40 starts operation. Since the converter enable signal remains active even after the input voltage further rises and the drive unit signal is turned off, the DC-DC converter 40 continues to operate.

すなわち、DC入力の場合、以下のように動作する。
a) [0V<コンパレータ62a閾値≦+/−間電位差<コンパレータ62b閾値]
通電からほぼT0時間経過後、電界効果トランジスタ25b,25cがオンになって整流動作を行い、DC-DCコンバータ40は動作する。
That is, in the case of DC input, the operation is as follows.
a) [0V <comparator 62a threshold value ≦ +/− potential difference <comparator 62b threshold value]
After approximately T0 time has passed since the energization, the field effect transistors 25b and 25c are turned on to perform rectification operation, and the DC-DC converter 40 operates.

b) [0V>−コンパレータ62a閾値≧+/−間電位差>コンパレータ62b閾値]
通電からほぼT0時間経過後、電界効果トランジスタ25a,25dがオンになって整流動作を行い、DC-DCコンバータ40は動作する。
b) [0V> −comparator 62a threshold ≧≧ / −potential difference> comparator 62b threshold]
After approximately T0 time has passed since the energization, the field effect transistors 25a and 25d are turned on to perform a rectifying operation, and the DC-DC converter 40 operates.

c) [0V<コンパレータ62b閾値≦+/−間電位差]または[0V >−コンパレータ62b閾値≧+/−間電位差]
全ての電界効果トランジスタ25a〜25dはオフになり、ボディダイオードを通じて整流動作を行い、DC-DCコンバータ40は動作する。
c) [0V <Comparator 62b threshold value ≦ +/− potential difference] or [0V> −Comparator 62b threshold value ≧ +/− potential difference]
All the field effect transistors 25a to 25d are turned off, perform rectification operation through the body diode, and the DC-DC converter 40 operates.

d) [−コンパレータ62a閾値≦+/−間電位差<コンパレータ62a閾値]
DC-DCコンバータ40は動作しない。
d) [-comparator 62a threshold value≤ +/- potential difference <comparator 62a threshold value]
The DC-DC converter 40 does not operate.

このような構成により、ブリッジダイオードの順方向損失を低減することができ、特に低電圧のDC入力時における順方向損失の低減に有効である。   With such a configuration, it is possible to reduce the forward loss of the bridge diode, which is particularly effective for reducing the forward loss at the time of low voltage DC input.

また、AC入力時は、タイマ手段を用いて電界効果トランジスタを導通させないようにしたため、電界効果トランジスタ駆動回路を高速化する必要がなく、駆動回路を汎用の安価な部品で構成でき、電界効果トランジスタ駆動回路の低消費電力化も実現できる。   In addition, since the field effect transistor is not turned on using the timer means at the time of AC input, it is not necessary to increase the speed of the field effect transistor drive circuit, and the drive circuit can be configured with general-purpose inexpensive parts. Low power consumption of the drive circuit can also be realized.

なお、DC入力系としては12V/24V/48V系が一般的で、AC入力系は100V系/200V系が一般的なため、たとえばコンパレータ62bの閾値をDCの60−70V程度、コンパレータ62aの閾値をDCの10V程度に設定すれば、DCの12V/24V/48V系は電界効果トランジスタによる整流とし、ACの100/200V系はダイオードによる整流にするなどの使い分けができる。   Since the DC input system is generally a 12V / 24V / 48V system, and the AC input system is generally a 100V system / 200V system, for example, the threshold value of the comparator 62b is about 60 to 70V of DC, and the threshold value of the comparator 62a. Is set to about 10V of DC, DC 12V / 24V / 48V system can be rectified by a field effect transistor, and AC 100 / 200V system can be rectified by a diode.

図5は本発明の他の実施例を示す構成説明図であり、図1と共通する部分には同一の符号を付けている。図5では、DC入力時における端子の極性が決まっていて、AC入力時にはそれらの入力端子を兼用する。   FIG. 5 is an explanatory diagram showing the configuration of another embodiment of the present invention. Components common to those in FIG. In FIG. 5, the polarity of the terminals at the time of DC input is determined, and these input terminals are also used at the time of AC input.

図5において、逆極性のDC入力が接続されても破損さえしなければ電源として動作する必要はないので、ブリッジダイオード25の一部(25aと25d)を電界効果トランジスタから単なるダイオードで代用している。   In FIG. 5, even if a DC input with reverse polarity is connected, it is not necessary to operate as a power source unless it is damaged. Therefore, a part of the bridge diode 25 (25a and 25d) is replaced with a simple diode from the field effect transistor. Yes.

なお、図示はしないが、単なるダイオードで1パッケージ化されているブリッジダイオードに電界効果トランジスタ25bと25cを並列接続した場合でも、本質的な動作は図5と同様である。   Although not shown in the figure, even when the field effect transistors 25b and 25c are connected in parallel to a bridge diode that is packaged as a single diode, the essential operation is the same as in FIG.

ただし、逆極性のDC入力時に電源として動作してしまうと、低電圧入力時に代用しているダイオード25aと25dの損失が増加して破損につながる可能性がある。したがって、この状態ではDC-DCコンバータ40が動作しないように制御する必要がある。   However, if it operates as a power source during reverse polarity DC input, the loss of the diodes 25a and 25d substituted for low voltage input may increase, leading to damage. Therefore, it is necessary to control so that the DC-DC converter 40 does not operate in this state.

図6は図5で用いる制御部60の具体例を示す回路図であり、図2と共通する部分には同一の符号を付けている。図6と図2との相違点は、駆動部63と論理部64にある。すなわち、駆動部63はブリッジダイオード25を構成する2個の電界効果トランジスタ25bと25cをそれぞれ個別にオン・オフ駆動するための2系統の出力信号G2とG3を生成出力するように構成され、論理部64は3つのゲート素子64e〜64gで構成されている。   FIG. 6 is a circuit diagram showing a specific example of the control unit 60 used in FIG. 5, and the same reference numerals are given to the parts common to FIG. The difference between FIG. 6 and FIG. 2 resides in the drive unit 63 and the logic unit 64. That is, the driving unit 63 is configured to generate and output two systems of output signals G2 and G3 for individually turning on and off the two field effect transistors 25b and 25c constituting the bridge diode 25. The part 64 is composed of three gate elements 64e to 64g.

論理部64は、極性/AC検出部61を構成するタイマ手段61bと61cの出力信号と、電圧レベル検出部62を構成する2つのコンパレータ62aと62bの出力信号とを論理的に演算する3つのゲート素子64e〜64gで構成されていて、駆動部63各部の駆動信号およびDC-DCコンバータ40のイネーブル信号CEを生成する。   The logic unit 64 includes three logical operations for the output signals of the timer means 61b and 61c constituting the polarity / AC detection unit 61 and the output signals of the two comparators 62a and 62b constituting the voltage level detection unit 62. The gate elements 64e to 64g are configured to generate a drive signal for each part of the drive unit 63 and an enable signal CE for the DC-DC converter 40.

ゲート素子64eの一方の入力端子には極性/AC検出部61を構成するタイマ手段61cの出力端子が接続され、他方の入力端子には電圧レベル検出部62を構成するコンパレータ62bの出力端子が接続されている。ゲート素子64eの出力信号は、出力信号G2とG3を生成出力する各出力信号系統のスイッチSWをオン・オフ駆動する駆動信号として駆動部63の所定の出力信号系統のスイッチSWに接続されている。   One input terminal of the gate element 64e is connected to the output terminal of the timer means 61c constituting the polarity / AC detector 61, and the other input terminal is connected to the output terminal of the comparator 62b constituting the voltage level detector 62. Has been. The output signal of the gate element 64e is connected to a switch SW of a predetermined output signal system of the drive unit 63 as a drive signal for driving on / off the switch SW of each output signal system that generates and outputs the output signals G2 and G3. .

ゲート素子64fの一方の入力端子には極性/AC検出部61を構成するタイマ手段61cの出力端子が接続され、他方の入力端子には電圧レベル検出部62を構成するコンパレータ62bの出力端子が接続されている。   One input terminal of the gate element 64f is connected to the output terminal of the timer means 61c constituting the polarity / AC detector 61, and the other input terminal is connected to the output terminal of the comparator 62b constituting the voltage level detector 62. Has been.

ゲート素子64gの第1の入力端子には極性/AC検出部61を構成するタイマ手段61bの出力端子が接続され、第2の入力端子にはゲート素子64fの出力端子が接続されて第3の入力端子には電圧レベル検出部62を構成するコンパレータ62aの出力端子が接続されている。ゲート素子64gは、DC-DCコンバータ40のイネーブル信号CEを生成出力する。   The first input terminal of the gate element 64g is connected to the output terminal of the timer means 61b constituting the polarity / AC detection unit 61, and the second input terminal is connected to the output terminal of the gate element 64f. The input terminal is connected to the output terminal of the comparator 62a constituting the voltage level detector 62. The gate element 64g generates and outputs an enable signal CE for the DC-DC converter 40.

図5において、低圧のDC正極性が入力された場合は電界効果トランジスタ25bと25cを導通させ、高圧のACが入力された場合は電界効果トランジスタ25a〜25dはオフ状態のままになり、DC-DCコンバータとして動作する。   In FIG. 5, when a low-voltage DC positive polarity is input, the field effect transistors 25b and 25c are made conductive. When a high-voltage AC is input, the field-effect transistors 25a to 25d remain in the OFF state. Operates as a DC converter.

このような構成によれば、低圧の逆極性DCや高圧の両極性DCが入力された場合にはコンバータは動作しないので、想定外の入力で誤動作や破損などが引き起こされることはない。   According to such a configuration, the converter does not operate when a low-voltage reverse polarity DC or a high-voltage bipolar DC is input, so that an unexpected input does not cause malfunction or damage.

すなわち、電源への要求仕様に応じて整流部や制御部を構成することで、より部品点数の少ない安価で小型の電源装置を実現できる。   That is, by configuring the rectification unit and the control unit according to the required specifications for the power supply, it is possible to realize an inexpensive and small-sized power supply device with a smaller number of parts.

なお、一般的なDC-DCコンバータで用いられる制御用ICには、DC-DCコンバータの誤動作や破損を防ぐ目的で、低電圧ロックアウト機能を内蔵しているものが多い。これらは、ICのVcc端子電圧をヒステリシス付きコンパレータで監視し、所定の条件が成立しなかった場合にはDC-DCコンバータの動作を禁止するように構成されている。   Many control ICs used in general DC-DC converters have a built-in low-voltage lockout function for the purpose of preventing malfunction and damage of the DC-DC converter. These are configured such that the Vcc terminal voltage of the IC is monitored by a comparator with hysteresis, and the operation of the DC-DC converter is prohibited when a predetermined condition is not satisfied.

図2および図6のコンパレータ62aの代わりに上記コンバータ制御用ICに内蔵されている低電圧ロックアウト機能用のコンパレータを用い、 電源起動や停止が所望の値になるように外部起動および停止回路を構築することでも、図2および図6と同様の動作を実現できる。   A comparator for the low voltage lockout function built in the converter control IC is used in place of the comparator 62a of FIGS. 2 and 6, and an external start and stop circuit is provided so that the power supply start and stop becomes a desired value. By constructing, the same operation as in FIGS. 2 and 6 can be realized.

このような構成によれば、外部回路にコンパレータを設けなくてもよく、より部品点数の少ない安価で小型の電源装置を実現できる。   According to such a configuration, it is not necessary to provide a comparator in the external circuit, and it is possible to realize an inexpensive and small-sized power supply device with a smaller number of parts.

図1および図5の電界効果トランジスタのソースを基準とした正電圧源は、それぞれ大きな電位差(AC200V系入力の場合、数100V)を持つことから、それぞれは絶縁されるのが望ましい。   The positive voltage sources based on the sources of the field effect transistors in FIGS. 1 and 5 each have a large potential difference (in the case of an AC 200 V system input, several hundred volts), so that each is preferably insulated.

そこで、このような正電圧源としては、DC-DCコンバータのトランスに複数の絶縁された巻線を設け、一定に制御される巻線出力と比例した出力が得られる方向に整流回路を設けたものを用いるのが簡便である。   Therefore, as such a positive voltage source, a plurality of insulated windings are provided in a transformer of a DC-DC converter, and a rectifier circuit is provided in a direction in which an output proportional to a constant controlled winding output is obtained. It is convenient to use one.

なお、電界効果トランジスタのゲート駆動手段と論理部との絶縁手段としては、たとえばフォトカプラを用いればよい。   For example, a photocoupler may be used as an insulating means between the gate driving means and the logic portion of the field effect transistor.

以上説明したように、本発明によれば、高ワイドレンジ入力に対応でき、小型で効率よく高出力が得られる電源装置を実現できる。   As described above, according to the present invention, it is possible to realize a power supply device that can cope with a high wide-range input, and is small in size and can efficiently obtain a high output.

10 入力電圧源
20 整流回路
30 コンデンサ
40 DC-DCコンバータ
50 負荷回路
60 制御部
61 極性/AC検出部
62 電圧レベル検出部
63 駆動部
64 論理部
DESCRIPTION OF SYMBOLS 10 Input voltage source 20 Rectifier circuit 30 Capacitor 40 DC-DC converter 50 Load circuit 60 Control part 61 Polarity / AC detection part 62 Voltage level detection part 63 Drive part 64 Logic part

Claims (5)

ブリッジダイオードの少なくとも一部が電界効果トランジスタのボディダイオードで構成された整流回路を有する電源装置において、
前記ブリッジダイオードの入力電圧の種別に応じて前記電界効果トランジスタをオン・オフ制御する制御手段を設けたことを特徴とする電源装置。
In a power supply device having a rectifier circuit in which at least a part of a bridge diode is configured by a body diode of a field effect transistor,
A power supply apparatus comprising control means for controlling on / off of the field effect transistor according to a type of an input voltage of the bridge diode.
前記入力電圧が交流のとき、前記ブリッジダイオードの各辺が電界効果トランジスタのボディダイオードで構成され、
前記制御手段は、前記ブリッジダイオードの各辺の電界効果トランジスタを選択的にオンオフすることを特徴とする請求項1記載の電源装置。
When the input voltage is alternating current, each side of the bridge diode is composed of a body diode of a field effect transistor,
The power supply apparatus according to claim 1, wherein the control unit selectively turns on and off field effect transistors on each side of the bridge diode.
前記入力電圧が直流のとき、前記ブリッジダイオードの辺対のいずれか一方が電界効果トランジスタのボディダイオードで構成され、
前記制御手段は、前記ブリッジダイオードを構成する電界効果トランジスタを選択的にオンにすることを特徴とする請求項1記載の電源装置。
When the input voltage is direct current, either one of the pair of sides of the bridge diode is composed of a body diode of a field effect transistor,
2. The power supply device according to claim 1, wherein the control means selectively turns on a field effect transistor constituting the bridge diode.
前記制御手段は、
前記ブリッジダイオードの入力電圧の極性を検出する極性検出手段と、
前記ブリッジダイオードの出力電圧を検出する電圧検出手段と、
これら極性検出手段と電圧検出手段の出力信号に基づき論理演算を行う論理部と、
前記論理部の出力に基づき前記ブリッジダイオードの各辺の電界効果トランジスタを選択的にオンオフ駆動する駆動手段、
とで構成されたことを特徴とする請求項1から請求項3のいずれかに記載の電源装置。
The control means includes
Polarity detection means for detecting the polarity of the input voltage of the bridge diode;
Voltage detecting means for detecting an output voltage of the bridge diode;
A logic unit that performs a logical operation based on output signals of the polarity detection unit and the voltage detection unit;
Drive means for selectively turning on and off the field effect transistors on each side of the bridge diode based on the output of the logic unit;
The power supply device according to claim 1, wherein the power supply device is configured as follows.
前記ブリッジダイオードの後段にはDC−DCコンバータが接続され、
このDC−DCコンバータの動作が前記論理部の出力に基づいて許可または禁止されることを特徴とする請求項4に記載の電源装置。
A DC-DC converter is connected to the subsequent stage of the bridge diode,
The power supply apparatus according to claim 4, wherein the operation of the DC-DC converter is permitted or prohibited based on an output of the logic unit.
JP2013232912A 2013-11-11 2013-11-11 Power supply Active JP6299160B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013232912A JP6299160B2 (en) 2013-11-11 2013-11-11 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013232912A JP6299160B2 (en) 2013-11-11 2013-11-11 Power supply

Publications (2)

Publication Number Publication Date
JP2015095927A true JP2015095927A (en) 2015-05-18
JP6299160B2 JP6299160B2 (en) 2018-03-28

Family

ID=53198011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013232912A Active JP6299160B2 (en) 2013-11-11 2013-11-11 Power supply

Country Status (1)

Country Link
JP (1) JP6299160B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020010497A (en) * 2018-07-06 2020-01-16 富士通株式会社 AC-DC converter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636389U (en) * 1992-10-05 1994-05-13 ネミック・ラムダ株式会社 Switching power supply
JPH10108464A (en) * 1996-09-25 1998-04-24 Tokin Corp Rectifying circuit
JP2011101525A (en) * 2009-11-06 2011-05-19 Nec Lighting Ltd Power input circuit and electronic apparatus
JP2011151984A (en) * 2010-01-22 2011-08-04 Mitsubishi Electric Corp Dc power supply, refrigeration cycle device equipped with the same, and air conditioner and refrigerator mounted with the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636389U (en) * 1992-10-05 1994-05-13 ネミック・ラムダ株式会社 Switching power supply
JPH10108464A (en) * 1996-09-25 1998-04-24 Tokin Corp Rectifying circuit
JP2011101525A (en) * 2009-11-06 2011-05-19 Nec Lighting Ltd Power input circuit and electronic apparatus
JP2011151984A (en) * 2010-01-22 2011-08-04 Mitsubishi Electric Corp Dc power supply, refrigeration cycle device equipped with the same, and air conditioner and refrigerator mounted with the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020010497A (en) * 2018-07-06 2020-01-16 富士通株式会社 AC-DC converter

Also Published As

Publication number Publication date
JP6299160B2 (en) 2018-03-28

Similar Documents

Publication Publication Date Title
TWI740837B (en) An automatic enhanced self-driven synchronous rectification control circuit, an active-clamp forward converter and an active-clamped power converter
TWI454036B (en) Bridge rectifier for a pfc power converter
US9893546B2 (en) Direct current power supply circuit
US10148184B2 (en) Multiphase converter
JP4893251B2 (en) Matrix converter and device equipped with the same
EP3758209A1 (en) Semiconductor device
EP2629411A1 (en) Active bridge rectification
US9042140B2 (en) Bridge-less step-up switching power supply device
JP2007110869A (en) Power converter
US20150256083A1 (en) Inverter device and air conditioner
US20120014149A1 (en) Power conversion apparatus and method
KR20190037093A (en) Synchronous rectifier controller for offline power converter, and offline power converter and method therefor
JP2010088283A (en) Snubber circuit
JP2008172999A (en) Switching power supply
TWI489759B (en) System and method for electric power conversion
US8446050B2 (en) Solid-state alternating current (AC) switch
US10418906B2 (en) High efficiency primary and secondary bias flyback converter with dual outputs
KR20140034065A (en) Ionizer
US20090129127A1 (en) Methods and devices for inhibiting negative output current during start-up of a switch mode power supply
KR101367954B1 (en) Switching mode power supply and switching controlling circuit thereof
US20140092658A1 (en) Power conversion apparatus
JP6299160B2 (en) Power supply
JP6677905B2 (en) Abnormality detection device and power supply device
JP5699562B2 (en) Driving circuit
US10622911B1 (en) Rectifier circuits for electrical power supplies

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180212

R150 Certificate of patent or registration of utility model

Ref document number: 6299160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150