JP2015064648A - 計算機システム、計算機システムの制御方法及び接続モジュール - Google Patents
計算機システム、計算機システムの制御方法及び接続モジュール Download PDFInfo
- Publication number
- JP2015064648A JP2015064648A JP2013196829A JP2013196829A JP2015064648A JP 2015064648 A JP2015064648 A JP 2015064648A JP 2013196829 A JP2013196829 A JP 2013196829A JP 2013196829 A JP2013196829 A JP 2013196829A JP 2015064648 A JP2015064648 A JP 2015064648A
- Authority
- JP
- Japan
- Prior art keywords
- module
- interface
- endpoint
- failure
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 25
- 238000011084 recovery Methods 0.000 claims abstract description 14
- 238000012545 processing Methods 0.000 claims description 71
- 238000012546 transfer Methods 0.000 claims description 35
- 238000004088 simulation Methods 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims 2
- 230000007480 spreading Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0709—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a distributed system consisting of a plurality of standalone computer nodes, e.g. clusters, client-server systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
200−1〜200−n サーバモジュール
222 PCIe障害処理部
230−1〜230−n PCIe I/F
300 ストレージモジュール
332 TBAリンクダウン処理部
410−1〜410−n 接続モジュール
440 データ転送部
460 プロトコルエンジン
470 イベント模擬処理部
Claims (10)
- サーバモジュールと、ストレージモジュール及び接続モジュールを備える計算機システムであって、
前記サーバモジュールは、
第1のプロセッサと、
第1のメモリと、
他の装置と接続する第1のインターフェースと、
前記第1のインターフェースを介して前記ストレージモジュールにアクセスを要求するストレージアクセス部と、
前記第1のインターフェースの障害を検出する障害検出部と、
前記障害検出部が前記第1のインターフェースの障害を検出したときに、所定の回復処理を実行する障害処理部と、を有し、
前記接続モジュールは、
前記第1のインターフェースに接続されて、前記第1のインターフェースの障害の発生を検出すると、障害の発生通知を出力する第1のエンドポイントと、
前記ストレージモジュールの第2のインターフェースに接続される第2のエンドポイントと、
前記第1のエンドポイントと第2のエンドポイントの間でデータの転送を行うデータ転送部と、
前記第1のエンドポイントが、前記障害の発生通知を出力すると、前記障害の発生通知を第1のインターフェースの切断通知に変換し、当該変換された切断通知を前記第2のエンドポイントから前記ストレージモジュールに送信するイベント模擬部と、を有し、
前記ストレージモジュールは、
第2のプロセッサと、
第2のメモリと、
記憶装置と、
他の装置と接続する第2のインターフェースと、
前記第2のインターフェースからアクセス要求を受信して、前記記憶装置にアクセスするストレージ制御部と、
前記接続モジュールから前記切断通知を受信したときに、前記サーバモジュールとの接続を解除する切断処理部と、
を有することを特徴とする計算機システム。 - 請求項1に記載の計算機システムであって、
前記接続モジュールは、
前記第1のエンドポイントと第2のエンドポイントの間でプロトコルの変換を行うプロトコル変換部を有し、前記切断通知を前記第2のエンドポイントのプロトコルで送信することを特徴とする計算機システム。 - 請求項1に記載の計算機システムであって、
前記サーバモジュールの障害処理部が行う所定の回復処理は、前記第1のインターフェースのリセットであることを特徴とする計算機システム。 - 請求項1に記載の計算機システムであって、
前記計算機システムは、
複数の前記サーバモジュールと、
前記複数のサーバモジュールにそれぞれ接続された前記接続モジュールと、を有し、
複数の前記接続モジュールの前記第2のエンドポイントは、前記ストレージモジュールの前記第2のインターフェースに接続されたことを特徴とする計算機システム。 - サーバモジュールと、ストレージモジュール及び接続モジュールを備えた計算機システムの制御方法であって、
前記サーバモジュールは、
第1のプロセッサと、第1のメモリと、他の装置と接続する第1のインターフェースと、を有し、
前記ストレージモジュールは、
第2のプロセッサと、第2のメモリと、記憶装置と、他の装置と接続する第2のインターフェースと、を有し、
前記接続モジュールは、
前記第1のインターフェースと接続する第1のエンドポイントと、前記第2のインターフェースと接続する第2のエンドポイントと、を有し、
前記方法は、
前記サーバモジュールが、前記第1のインターフェースの障害を検出する第1のステップと、
前記サーバモジュールが、前記第1のインターフェースの障害を検出すると、所定の回復処理を実行する第2のステップと、
前記接続モジュールが、前記第1のエンドポイントで前記第1のインターフェースの障害の発生を検出し、障害の発生通知を出力する第3のステップと、
前記接続モジュールが、前記障害の発生通知を前記第1のインターフェースの切断通知に変換し、当該変換された切断通知を前記第2のエンドポイントから前記ストレージモジュールに送信する第4のステップと、
前記ストレージモジュールが、前記接続モジュールから前記切断通知を受信したときに、前記サーバモジュールとの接続を解除する第5のステップと、
を含むことを特徴とする計算機システムの制御方法。 - 請求項5に記載の計算機システムの制御方法であって、
前記第4のステップは、
前記接続モジュールが、前記切断通知を前記第2のエンドポイントのプロトコルで送信することを特徴とする計算機システムの制御方法。 - 請求項5に記載の計算機システムの制御方法であって、
前記第2のステップは、
前記サーバモジュールが行う所定の回復処理は、前記第1のインターフェースのリセットであることを特徴とする計算機システムの制御方法。 - 請求項5に記載の計算機システムの制御方法であって、
前記計算機システムは、
複数の前記サーバモジュールと、
前記複数のサーバモジュールにそれぞれ接続された前記接続モジュールと、を有し、
複数の前記接続モジュールの前記第2のエンドポイントは、前記ストレージモジュールの前記第2のインターフェースに接続されたことを特徴とする計算機システムの制御方法。 - 第1の装置と、第2の装置を接続する接続モジュールであって、
前記第1の装置の第1のインターフェースに接続されて、前記第1のインターフェースの障害の発生を検出すると、障害の発生通知を出力する第1のエンドポイントと、
前記第2の装置の第2のインターフェースに接続される第2のエンドポイントと、
前記第1のエンドポイントと第2のエンドポイントの間でデータの転送を行うデータ転送部と、
前記第1のエンドポイントが、前記障害の発生通知を出力すると、前記障害の発生通知を前記第1のインターフェースの切断通知に変換し、当該変換された切断通知を前記第2のエンドポイントから前記第2の装置に送信するイベント模擬部と、
を有することを特徴とする接続モジュール。 - 請求項9に記載の接続モジュールであって、
前記第1のエンドポイントと第2のエンドポイントの間でプロトコルの変換を行うプロトコル変換部を有し、前記切断通知を前記第2のエンドポイントのプロトコルで送信することを特徴とする接続モジュール。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013196829A JP6228793B2 (ja) | 2013-09-24 | 2013-09-24 | 計算機システム、計算機システムの制御方法及び接続モジュール |
EP14167247.7A EP2851801B1 (en) | 2013-09-24 | 2014-05-06 | Computer system, control method for computer system and coupling module |
US14/288,667 US9304842B2 (en) | 2013-09-24 | 2014-05-28 | Computer system, control method for computer system and coupling module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013196829A JP6228793B2 (ja) | 2013-09-24 | 2013-09-24 | 計算機システム、計算機システムの制御方法及び接続モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015064648A true JP2015064648A (ja) | 2015-04-09 |
JP6228793B2 JP6228793B2 (ja) | 2017-11-08 |
Family
ID=50721574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013196829A Expired - Fee Related JP6228793B2 (ja) | 2013-09-24 | 2013-09-24 | 計算機システム、計算機システムの制御方法及び接続モジュール |
Country Status (3)
Country | Link |
---|---|
US (1) | US9304842B2 (ja) |
EP (1) | EP2851801B1 (ja) |
JP (1) | JP6228793B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016203565A1 (ja) * | 2015-06-17 | 2016-12-22 | 株式会社日立製作所 | 計算機システムおよび制御方法 |
JP2022070769A (ja) * | 2020-10-27 | 2022-05-13 | 株式会社日立製作所 | クラスタシステム、クラスタシステムのフェイルオーバー制御方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009187269A (ja) * | 2008-02-06 | 2009-08-20 | Nec Corp | データベースシステム及びデータベース接続制御方法 |
JP2011521310A (ja) * | 2008-04-02 | 2011-07-21 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | 共有i/oにおけるリセットの変換 |
JP2013117930A (ja) * | 2011-12-05 | 2013-06-13 | Hitachi Ltd | 計算機及び計算機の制御方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6859896B2 (en) * | 2002-04-02 | 2005-02-22 | International Business Machines Corporation | Adapter and method for handling errors in a data storage device converted to be accessible to multiple hosts |
JP4317436B2 (ja) * | 2003-12-16 | 2009-08-19 | 株式会社日立製作所 | ディスクアレイシステム及びインターフェイス変換装置 |
JP2007188428A (ja) | 2006-01-16 | 2007-07-26 | Fuji Xerox Co Ltd | 半導体ストレージ装置およびストレージシステム |
US8305879B2 (en) * | 2007-03-30 | 2012-11-06 | International Business Machines Corporation | Peripheral component switch having automatic link failover |
US7783818B1 (en) * | 2007-12-28 | 2010-08-24 | Emc Corporation | Modularized interconnect between root complexes and I/O modules |
JP2010238150A (ja) | 2009-03-31 | 2010-10-21 | Toshiba Corp | PCIExpress通信システム、及びその通信方法 |
JP2010250665A (ja) | 2009-04-17 | 2010-11-04 | Toshiba Corp | PCIExpressのTLP処理回路、及びこれを備える中継デバイス |
EP2701072A1 (en) | 2010-03-11 | 2014-02-26 | Ricoh Company, Ltd. | Adapter and communication method |
JP5764919B2 (ja) | 2010-12-16 | 2015-08-19 | 株式会社リコー | 通信機器および通信システム |
US8554973B2 (en) * | 2010-04-23 | 2013-10-08 | Hitachi, Ltd. | Storage device and method for managing size of storage device |
US9571576B2 (en) | 2010-11-30 | 2017-02-14 | International Business Machines Corporation | Storage appliance, application server and method thereof |
JP5422611B2 (ja) * | 2011-06-24 | 2014-02-19 | 株式会社日立製作所 | 計算機システム、ホストバスアダプタ制御方法及びそのプログラム |
-
2013
- 2013-09-24 JP JP2013196829A patent/JP6228793B2/ja not_active Expired - Fee Related
-
2014
- 2014-05-06 EP EP14167247.7A patent/EP2851801B1/en not_active Not-in-force
- 2014-05-28 US US14/288,667 patent/US9304842B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009187269A (ja) * | 2008-02-06 | 2009-08-20 | Nec Corp | データベースシステム及びデータベース接続制御方法 |
JP2011521310A (ja) * | 2008-04-02 | 2011-07-21 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | 共有i/oにおけるリセットの変換 |
JP2013117930A (ja) * | 2011-12-05 | 2013-06-13 | Hitachi Ltd | 計算機及び計算機の制御方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016203565A1 (ja) * | 2015-06-17 | 2016-12-22 | 株式会社日立製作所 | 計算機システムおよび制御方法 |
JP2022070769A (ja) * | 2020-10-27 | 2022-05-13 | 株式会社日立製作所 | クラスタシステム、クラスタシステムのフェイルオーバー制御方法 |
JP7179810B2 (ja) | 2020-10-27 | 2022-11-29 | 株式会社日立製作所 | クラスタシステム、クラスタシステムのフェイルオーバー制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150089273A1 (en) | 2015-03-26 |
US9304842B2 (en) | 2016-04-05 |
EP2851801A1 (en) | 2015-03-25 |
EP2851801B1 (en) | 2015-12-09 |
JP6228793B2 (ja) | 2017-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8402189B2 (en) | Information processing apparatus and data transfer method | |
KR102384328B1 (ko) | 플렉시블 스토리지 플랫폼을 위한 다중 프로토콜 io 인프라스트럭쳐 | |
US10191669B2 (en) | Redundant SAS storage virtualization subsystem and system using the same and method therefor | |
US8074105B2 (en) | High data availability SAS-based RAID system | |
US9189418B2 (en) | Computer system, server module, and storage module | |
US10027532B2 (en) | Storage control apparatus and storage control method | |
US9697166B2 (en) | Implementing health check for optical cable attached PCIE enclosure | |
CN112306388B (zh) | 存储装置 | |
WO2008116712A1 (en) | In-band problem log data collection between a host and a storage system | |
US11157204B2 (en) | Method of NVMe over fabric RAID implementation for read command execution | |
US10114688B2 (en) | System and method for peripheral bus device failure management | |
JP2014071576A (ja) | ストレージ制御装置,プログラマブル論理回路の復旧処理方法及び制御プログラム | |
CN104333586A (zh) | 一种基于光纤链路的san存储设计方法 | |
US20110282963A1 (en) | Storage device and method of controlling storage device | |
JP6228793B2 (ja) | 計算機システム、計算機システムの制御方法及び接続モジュール | |
US8352661B1 (en) | Data storage systems having seamless software upgrades | |
KR20110030002A (ko) | 활성-활성 멀티플렉싱 유닛 또는 포트 선택자 유닛을 가지는 네트워크 직접 연결 저장 장치 | |
JP7315753B2 (ja) | ストレージ装置 | |
JP2005301350A (ja) | フォールトトレラントサーバ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6228793 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |