JP2015044112A - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP2015044112A
JP2015044112A JP2014250664A JP2014250664A JP2015044112A JP 2015044112 A JP2015044112 A JP 2015044112A JP 2014250664 A JP2014250664 A JP 2014250664A JP 2014250664 A JP2014250664 A JP 2014250664A JP 2015044112 A JP2015044112 A JP 2015044112A
Authority
JP
Japan
Prior art keywords
random number
bit
register
value
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014250664A
Other languages
English (en)
Other versions
JP6009525B2 (ja
JP2015044112A5 (ja
Inventor
小倉　敏男
Toshio Ogura
敏男 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2014250664A priority Critical patent/JP6009525B2/ja
Publication of JP2015044112A publication Critical patent/JP2015044112A/ja
Publication of JP2015044112A5 publication Critical patent/JP2015044112A5/ja
Application granted granted Critical
Publication of JP6009525B2 publication Critical patent/JP6009525B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Abstract

【課題】不正に初期化処理が実行されることを防止することによって、不正行為を防止できるようにする。【解決手段】遊技制御用マイクロコンピュータ５６０は、電力供給が開始されたときに、クリアスイッチ９２１から操作信号が入力されているか否かを判定し、操作信号が入力されていると判定されたときに、機構板が開放状態であるか否かを判定する。そして、遊技制御用マイクロコンピュータ５６０は、クリアスイッチ９２１からの操作信号を入力しているとともに開放状態であると判定したことにもとづいて、ＲＡＭ５５の記憶内容を初期化する初期化処理を実行する。一方、遊技制御用マイクロコンピュータ５６０は、クリアスイッチ９２１からの操作信号を入力していても開放状態でないと判定したことにもとづいて、初期化処理の実行を制限する。【選択図】図４１

Description

本発明は、所定の遊技を行うことが可能なパチンコ機やスロット機、パロット機などの遊技機に関する。
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の遊技媒体が遊技者に払い出されるものがある。また、遊技媒体を投入して所定の賭け数を設定し、操作レバーを操作することにより複数種類の図柄を回転させ、ストップボタンを操作して図柄を停止させたときに停止図柄の組合せが特定の図柄の組み合わせになると、所定数の景品遊技媒体が遊技者に払い出されるものがある。また、取り込まれた遊技媒体数に応じて所定の賭け数を設定し、操作レバーを操作することにより複数種類の図柄を回転させ、ストップボタンを操作して図柄を停止させたときに停止図柄の組合せが特定の図柄の組み合わせになると、所定数の遊技媒体が遊技者に払い出されるものがある。
遊技機における遊技進行は、マイクロコンピュータ等による遊技制御手段によって制御される。遊技媒体の払出の制御を行う払出制御手段が、遊技制御手段が搭載されている遊技制御基板（主基板）とは別の払出制御基板に搭載されている場合、遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく景品遊技媒体数は遊技制御手段によって決定され、景品遊技媒体数を示す制御コマンドが払出制御基板に送信される。そして、払出制御手段は、遊技制御手段からの制御コマンドにもとづいて、入賞にもとづく景品遊技媒体を払い出す処理を行う。
また、そのような遊技機では、遊技機への電源供給開始時に初期化処理やバックアップデータに基づく遊技状態復旧処理を実行可能に構成されたものがある（例えば、特許文献１）。例えば、特許文献１には、遊技機への電源供給開始時に、バックアップＲＡＭ領域に記憶するバックアップデータにもとづいて、内部状態を電源断時の状態に復帰させることによって、電源断が発生しても遊技者に不利益がもたらされることを防止するとともに、クリアスイッチがオンされたことにもとづいて初期化処理を実行することによって、遊技店での遊技機運用上の利便性を向上させることが記載さている。
特開２００１−３２７７２７号公報（段落００５９−００６３、段落０２４１、図８）
一般に、遊技機では、初期化処理が実行されると、乱数回路も初期化される。そのため、初期化処理が実行された直後である場合には、初期値からハードウェア乱数の更新が開始されることから比較的乱数値が予測しやすく、大当りを狙われやすい。特許文献１に記載された遊技機では、遊技中に遊技機の隙間から器具を差し込んで不正にクリアスイッチをオンにした状態で電源をリセットする行為を防止する対策は何ら講じられていない。そのため、遊技中に不正に乱数回路が初期化され、大当りを狙う不正行為が行われるおそれがある。
そこで、本発明は、不正に初期化処理が実行されることを防止することによって、不正行為を防止することができる遊技機を提供することを目的とする。
本発明による遊技機は、所定の遊技を行うことが可能な遊技機であって、遊技機に設けられた開閉扉（例えば、機構板を含む遊技枠）を開放状態とすることにより操作可能となり、操作に応じて操作信号を出力する初期化操作手段（例えば、クリアスイッチ９２１）と、制御を行う際に発生する制御データを記憶する制御データ記憶手段（例えば、ＲＡＭ５５）と、遊技機への電力供給が停止していても制御データ記憶手段の記憶内容を所定期間保持させることが可能な記憶内容保持手段（例えば、バックアップ電源としてのコンデンサ９１６）と、電力供給が開始されたときに、初期化操作手段から操作信号が入力されているか否かを判定する操作信号判定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ７を実行する部分）と、電力供給が開始されたときに、開放状態であるか否かを判定する開放状態判定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ７ａを実行する部分）と、操作信号判定手段によって操作信号が入力されていると判定され、且つ開放状態判定手段によって開放状態であると判定されたことにもとづいて、制御データ記憶手段の記憶内容を初期化する初期化処理を実行する初期化処理実行手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ７ａでＹのときにステップＳ１０に移行してステップＳ１０〜Ｓ１４を実行する部分）と、開放状態判定手段によって開放状態でないと判定されたことにもとづいて、初期化処理実行手段による初期化処理の実行を制限する初期化制限手段（例えば、遊技制御用マイクロコンピュータ５６０において、ステップＳ７ａでＮのときにステップＳ７ｂを実行したあと、そのままループ処理に移行し、ステップＳ１０〜Ｓ１４を実行しないようにする部分）と、遊技機におけるエラーを検出したことにもとづいて、所定のエラー状態に設定するエラー状態設定手段と、開閉扉を開放状態とすることにより操作可能となり、操作に応じて、所定のエラー状態を解除するための解除操作信号を出力する解除操作手段と、エラー状態設定手段によって所定のエラー状態に設定されているときに、解除操作手段から解除操作信号が入力されているか否かを判定する解除操作信号判定手段と、エラー状態設定手段によって所定のエラー状態に設定されているときに、開放状態であるか否かを判定する解除操作時開放状態判定手段と、解除操作信号判定手段によって解除操作信号が入力されていると判定され、且つ解除操作時開放状態判定手段によって開放状態であると判定されたことにもとづいて、エラー状態設定手段によって設定された所定のエラー状態を解除するエラー状態解除手段と、解除操作時開放状態判定手段によって開放状態でないと判定されたことにもとづいて、エラー状態設定手段によって設定された所定のエラー状態の解除を制限するエラー状態解除制限手段とを備えたことを特徴とする。そのような構成により、不正に初期化処理が実行されることを防止することによって、不正行為を防止することができる。また、所定のエラー状態の解除に関しても、不正行為が行われている可能性を検出することができ、不正行為防止のための対策を強化することができる。
遊技機は、開放状態判定手段によって開放状態でないと判定されたことにもとづいて、所定の報知処理を実行する報知処理実行手段（例えば、演出制御用マイクロコンピュータ１００におけるステップＳ６３０を実行する部分）を備えるように構成されていてもよい。そのような構成によれば、不正行為が行われている可能性があることを報知することができ、不正行為防止のための対策を強化することができる。
遊技機は、遊技の進行を制御する遊技制御処理を実行する遊技制御処理実行手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ２１〜Ｓ３９（ステップＳ３１，Ｓ３３を除く。）を実行する部分）と、開放状態判定手段によって開放状態でないと判定されたことにもとづいて、遊技制御処理実行手段による遊技制御処理の実行を不能動化する不能動化手段（例えば、遊技制御用マイクロコンピュータ５６０において、ステップＳ７ａでＮのときにステップＳ７ｂを実行したあと、そのままループ処理に移行し、ステップＳ１６が実行されないことによって、ステップＳ２１〜Ｓ３９が実行されないようにする部分）と、を備えるように構成されていてもよい。不正行為が行われている可能性があることを検出すれば、遊技の継続を不能にすることができ、不正行為防止のための対策を強化することができる。
パチンコ遊技機を正面からみた正面図である。 ガラス扉枠を取り外した状態での遊技盤の前面を示す正面図である。 遊技機を裏面から見た背面図である。 遊技制御基板（主基板）の構成例を示すブロック図である。 払出制御基板の回路構成例を示すブロック図である。 中継基板、演出制御基板、ランプドライバ基板および音声出力基板の回路構成例を示すブロック図である。 電源基板の構成例を示すブロック図である。 リセット信号および電源断信号の状態を模式的に示すタイミング図である。 遊技制御用マイクロコンピュータの構成例を示すブロック図である。 遊技制御用マイクロコンピュータにおけるアドレスマップの一例を示す図である。 プログラム管理エリアおよび内蔵レジスタの主要部分を例示する図である。 ヘッダおよび機能設定における設定内容の一例を示す図である。 第１乱数初期設定、第２乱数初期設定および割込み初期設定における設定内容の一例を示す図である。 セキュリティ時間設定における設定内容の一例を示す図である。 内部情報レジスタの構成例等を示す図である。 乱数回路の構成例を示すブロック図である。 乱数列変更レジスタの構成例等を示す図である。 乱数列変更回路による乱数更新規則の変更動作を示す説明図である。 乱数列変更回路による乱数更新規則の変更動作を示す説明図である。 乱数値取込レジスタの構成例等を示す図である。 乱数ラッチ選択レジスタの構成例等を示す図である。 乱数値レジスタの構成例を示す図である。 乱数ラッチフラグレジスタの構成例等を示す図である。 乱数割込み制御レジスタの構成例等を示す図である。 遊技制御用マイクロコンピュータに乱数回路が外付けされる場合の構成例を示す図である。 入力ポートレジスタの構成例等を示す図である。 シリアル通信回路の送信部の構成例を示すブロック図である。 シリアル通信回路の受信部の構成例を示すブロック図である。 シリアル通信回路が各制御基板に搭載されるマイクロコンピュータと送受信するデータのデータフォーマットの例を示す説明図である。 ボーレートレジスタの例を示す説明図である。 制御レジスタＡおよび通信フォーマット設定データの例を示す説明図である。 制御レジスタＢおよび割り込み要求設定データの例を示す説明図である。 ステータスレジスタＡおよびステータス確認データの例を示す図である。 ステータスレジスタＢおよびステータス確認データの例を示す図である。 制御レジスタＣおよびエラー割り込み要求設定データの例を示す説明図である。 シリアル通信回路が備えるデータレジスタの例を示す説明図である。 大当り判定用テーブルメモリの例を示す説明図である。 遊技制御手段における出力ポートのビット割り当て例を示す説明図である。 遊技制御手段における入力ポートのビット割り当て例を示す説明図である。 主基板におけるＣＰＵが実行するセキュリティチェック処理を示すフローチャートである。 遊技制御用マイクロコンピュータが実行するメイン処理を示すフローチャートである。 遊技制御用マイクロコンピュータが実行するメイン処理を示すフローチャートである。 乱数回路設定処理の一例を示すフローチャートである。 乱数回路異常検査処理の一例を示すフローチャートである。 ４ｍｓタイマ割込処理を示すフローチャートである。 電源断処理の一例を示すフローチャートである。 電源断処理の一例を示すフローチャートである。 遊技制御手段から払出制御手段に対して出力される制御信号の内容の一例を示す説明図である。 遊技制御手段と払出制御手段との間で送受信される制御コマンドの内容の一例を示す説明図である。 接続ＯＫコマンドおよび賞球準備中コマンドに設定されるエラー情報の例を示す説明図である。 制御信号および制御コマンドの送受信に用いられる信号線等を示すブロック図である。 通常動作時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すシーケンス図である。 賞球動作時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すシーケンス図である。 賞球動作時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すシーケンス図である。 直ちに賞球動作を実行できない場合における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すシーケンス図である。 通常動作時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すタイミング図である。 賞球中にエラーが発生した場合における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すタイミング図である。 接続確認中の通信エラー時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すタイミング図である。 賞球個数通知中の通信エラー時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すタイミング図である。 賞球処理の一例を示すフローチャートである。 賞球個数テーブルの例を示す説明図である。 賞球コマンド出力カウンタ加算処理を示すフローチャートである。 賞球制御処理を示すフローチャートである。 賞球送信処理１を示すフローチャートである。 賞球接続確認処理を示すフローチャートである。 賞球送信処理２を示すフローチャートである。 賞球受領確認処理を示すフローチャートである。 賞球終了確認処理を示すフローチャートである。 賞球カウンタ減算処理を示すフローチャートである。 枠状態出力処理の一例を示すフローチャートである。 枠状態表示コマンドに設定されるＥＸＴデータの具体例を示す説明図である。 特別図柄プロセス処理の一例を示すフローチャートである。 始動口スイッチ通過処理を示すフローチャートである。 特別図柄通常処理の一例を示すフローチャートである。 スイッチ処理で使用されるＲＡＭに形成される各２バイトのバッファを示す説明図である。 スイッチ処理の処理例を示すフローチャートである。 払出制御手段における出力ポートのビット割り当て例を示す説明図である。 払出制御手段における入力ポートのビット割り当て例を示す説明図である。 払出制御用ＣＰＵが実行するメイン処理を示すフローチャートである。 払出制御用ＣＰＵが実行するタイマ割込処理を示すフローチャートである。 主制御通信処理を示すフローチャートである。 主制御コマンド受信処理を示すフローチャートである。 主制御接続確認処理を示すフローチャートである。 主制御通信通常処理を示すフローチャートである。 主制御通信通常処理を示すフローチャートである。 主制御通信中処理を示すフローチャートである。 主制御通信中処理を示すフローチャートである。 主制御通信終了処理を示すフローチャートである。 主制御送信コマンド変換処理を示すフローチャートである。 払出制御処理を示すフローチャートである。 払出開始待ち処理を示すフローチャートである。 払出モータ停止待ち処理を示すフローチャートである。 払出通過待ち処理を示すフローチャートである。 払出通過待ち処理を示すフローチャートである。 払出通過待ち処理を示すフローチャートである。 エラーの種類とエラー表示用ＬＥＤの表示との関係等の一例を示す説明図である。 エラー処理を示すフローチャートである。 エラー処理を示すフローチャートである。 情報出力処理を示すフローチャートである。 情報出力処理を示すフローチャートである。 演出制御用ＣＰＵが実行するメイン処理を示すフローチャートである。 コマンド解析処理の具体例を示すフローチャートである。 演出制御プロセス処理を示すフローチャートである。 乱数回路における動作を説明するためのタイミングチャートである。 乱数値レジスタの読出動作などを説明するためのタイミングチャートである。 電源電圧の低下時における動作などを説明するためのタイミングチャートである。 本発明による遊技機の変形例であるスロットマシンを正面からみた正面図である。 スロットマシンにおける遊技制御基板（主基板）および演出制御基板等の回路構成例を示すブロック図である。
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機を正面からみた正面図、図２は遊技盤の前面を示す正面図である。なお、以下の実施の形態では、パチンコ遊技機を例に説明を行うが、本発明による遊技機はパチンコ遊技機に限られず、スロット機などの他の遊技機に適用することもできる。
パチンコ遊技機１は、縦長の方形状に形成された外枠（図示せず）と、外枠の内側に開閉可能に取り付けられた遊技枠とで構成される。また、パチンコ遊技機１は、遊技枠に開閉可能に設けられている額縁状に形成されたガラス扉枠２を有する。遊技枠は、外枠に対して開閉自在に設置される前面枠（図示せず）を備え、前面枠には機構部品等が取り付けられる機構板が取り付けられる。また、前面枠にも、種々の部品が取り付けられる。
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿（上皿）３がある。打球供給皿３の下部には、打球供給皿３に収容しきれない遊技球を貯留する余剰球受皿４と遊技球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の背面には、遊技盤６が着脱可能に取り付けられている。なお、遊技盤６は、それを構成する板状体と、その板状体に取り付けられた種々の部品とを含む構造体である。また、遊技盤６の前面には遊技領域７が形成されている。
遊技領域７の中央付近には、それぞれが演出用の飾り図柄（演出図柄）を可変表示する複数の可変表示部を含む演出表示装置（飾り図柄表示装置）９が設けられている。演出表示装置９には、例えば「左」、「中」、「右」の３つの可変表示部（図柄表示エリア）がある。演出表示装置９は、特別図柄表示器８による特別図柄の可変表示期間中に、装飾用（演出用）の図柄としての演出図柄の可変表示を行う。演出図柄の可変表示を行う演出表示装置９は、演出制御基板に搭載されている演出制御用マイクロコンピュータによって制御される。
演出表示装置９の下部には、始動入賞口１４に入った有効入賞球数すなわち保留記憶（始動記憶または始動入賞記憶ともいう。）数を表示する４つの特別図柄保留記憶表示器１８が設けられている。特別図柄保留記憶表示器１８は、保留記憶数を入賞順に４個まで表示する。特別図柄保留記憶表示器１８は、始動入賞口１４に始動入賞があるごとに、点灯状態のＬＥＤの数を１増やす。そして、特別図柄保留記憶表示器１８は、特別図柄表示器８で可変表示が開始されるごとに、点灯状態のＬＥＤの数を１減らす（すなわち１つのＬＥＤを消灯する）。具体的には、特別図柄保留記憶表示器１８は、特別図柄表示器８で可変表示が開始されるごとに、点灯状態をシフトする。なお、この例では、始動入賞口１４への入賞による始動記憶数に上限数（４個まで）が設けられているが、上限数を４個以上にしてもよい。
演出表示装置９の上部には、識別情報としての特別図柄を可変表示する特別図柄表示器（特別図柄表示装置）８が設けられている。この実施の形態では、特別図柄表示器８は、例えば０〜９の数字を可変表示可能な簡易で小型の表示器（例えば７セグメントＬＥＤ）で実現されている。特別図柄表示器８は、遊技者に特定の停止図柄を把握しづらくさせるために、０〜９９など、より多種類の数字を可変表示するように構成されていてもよい。また、演出表示装置９は、特別図柄表示器８による特別図柄の可変表示期間中に、装飾用（演出用）の図柄としての演出図柄の可変表示を行う。
演出表示装置９の下方には、始動入賞口１４を形成する可変入賞球装置１５が設けられている。可変入賞球装置１５は、羽根を開閉可能に構成され、羽根が開放しているときに遊技球が入賞し易い状態（開状態）となり、羽根が開放していないとき（閉じているとき）に遊技球が入賞し難い状態（閉状態）となる。始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１４ａによって検出される。なお、この実施の形態では、後述するように、始動口スイッチ１４ａによって遊技球が検出されたことにもとづいて、特別図柄の変動表示が開始され、賞球払出が実行される。また、可変入賞球装置１５は、ソレノイド１６によって開状態にされる。なお、可変入賞球装置１５の真上に第１始動入賞口を設け、可変入賞球装置１５を第２始動入賞口としてもよい。
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態に制御される開閉板を用いた特別可変入賞球装置２０が設けられている。特別可変入賞球装置２０は大入賞口を開閉する手段である。特別可変入賞球装置２０に入賞し遊技盤６の背面に導かれた入賞球は、カウントスイッチ２３で検出される。
遊技球がゲート３２を通過しゲートスイッチ３２ａで検出されると、普通図柄表示器１０の表示の可変表示が開始される。この実施の形態では、左右のランプ（点灯時に図柄が視認可能になる）が交互に点灯することによって可変表示が行われ、例えば、可変表示の終了時に左側のランプが点灯すれば当たりになる。そして、普通図柄表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定回数、所定時間だけ開状態になる。普通図柄表示器１０の近傍には、ゲート３２を通過した入賞球数を表示する４つのＬＥＤによる表示部を有する普通図柄始動記憶表示器４１が設けられている。ゲート３２への遊技球の通過があるごとに、普通図柄始動記憶表示器４１は点灯するＬＥＤを１増やす。そして、普通図柄表示器１０の可変表示が開始されるごとに、点灯するＬＥＤを１減らす。
遊技盤６には、複数の入賞口２９，３０が設けられ、遊技球の入賞口２９，３０への入賞は、それぞれ入賞口スイッチ２９ａ，３０ａによって検出される。各入賞口２９，３０は、遊技媒体を受け入れて入賞を許容する領域として遊技盤６に設けられる入賞領域を構成している。なお、始動入賞口１４や大入賞口も、遊技媒体を受け入れて入賞を許容する入賞領域を構成する。なお、各入賞口２９，３０に入賞した遊技球を入賞スイッチで検出する構成に代えて、遊技球が所定領域（例えばゲート）を通過したことを検出スイッチで検出する構成としてもよい。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった遊技球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃが設けられている。さらに、遊技領域７における各構造物（大入賞口等）の周囲には装飾ＬＥＤが設置されている。天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃおよび装飾用ＬＥＤは、遊技機に設けられている装飾発光体の一例である。なお、この実施の形態では、遊技機に設けられている発光体をランプやＬＥＤを用いて構成する場合を示しているが、この実施の形態で示した態様にかぎらず、例えば、遊技機に設けられている発光体を全てＬＥＤを用いて構成するようにしてもよい。
なお、図１および図２では、図示を省略しているが、左枠ランプ２８ｂの近傍に、賞球払出中に点灯する賞球ランプが設けられ、天枠ランプ２８ａの近傍に、補給球が切れたときに点灯する球切れランプが設けられている。なお、賞球ランプおよび球切れランプは、賞球の払出中である場合や球切れが検出された場合に、演出制御基板に搭載された演出制御用マイクロコンピュータによって点灯制御される。さらに、プリペイドカードが挿入されることによって球貸しを可能にするプリペイドカードユニット（以下、「カードユニット」という。）５０が、パチンコ遊技機１に隣接して設置されている。
カードユニット５０には、例えば、使用可能状態であるか否かを示す使用可表示ランプ、カードユニットがいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器、カードユニット内にカードが投入されていることを示すカード投入表示ランプ、記録媒体としてのカードが挿入されるカード挿入口、およびカード挿入口の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニットを解放するためのカードユニット錠が設けられている。
遊技者の操作により打球発射装置から発射された遊技球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。遊技球が始動入賞口１４に入り始動口スイッチ１４ａで検出されると、図柄の可変表示を開始できる状態であれば、特別図柄表示器８において特別図柄が可変表示（変動）を始める。図柄の可変表示を開始できる状態でなければ、保留記憶数を１増やす。
特別図柄表示器８における特別図柄の可変表示は、一定時間が経過したときに停止する。停止時の特別図柄（停止図柄）が大当り図柄（特定表示結果）であると、大当り遊技状態に移行する。すなわち、特別可変入賞球装置２０が、一定時間経過するまで、または、所定個数（例えば１０個）の遊技球が入賞するまで開放する。そして、特別可変入賞球装置２０の開放は、決定されたラウンド数の最後のラウンドまで（例えば、１５ラウンドまで）許容される。
停止時の特別図柄表示器８における特別図柄が確率変動を伴う大当り図柄（確変図柄）である場合には、次に大当りになる確率が高くなる。すなわち、確変状態という遊技者にとってさらに有利な状態になる。
遊技球がゲート３２を通過すると、普通図柄表示器１０において普通図柄が可変表示される状態になる。また、普通図柄表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。
また、図２に示すように、遊技盤の上方には、扉体（この例では、ガラス扉枠２）の状態（遊技領域７を覆う閉鎖状態または遊技領域７を外部から接触可能な状態にする開放状態）を検出（具体的には、前面に遊技領域７が形成されている遊技盤６が取り付けられた前面枠に対してガラス扉枠２が開放されたか否かを検出）するための扉開放センサ１５５Ａが取り付けられている。また、遊技盤の上方には、機構板の状態（遊技機内部に外部から接触不能な閉鎖状態または遊技機内部に外部から接触可能な開放状態）を検出（具体的には、前面に遊技領域７が形成されている遊技盤６が取り付けられた前面枠に対して機構板が開放されたか否かを検出）するための機構板開放センサ１５５Ｂが取り付けられている。なお、扉体（この例では、ガラス扉枠２）の状態と機構板の状態とを共通の開放センサを用いて検出するように構成してもよい。
次に、パチンコ遊技機１の裏面の構造について図３を参照して説明する。図３は、遊技機を裏面から見た背面図である。図３に示すように、パチンコ遊技機１裏面側では、演出表示装置９を制御する演出制御用マイクロコンピュータ１００が搭載された演出制御基板８０を含む変動表示制御ユニット、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１、音声出力基板７０、ランプドライバ基板３５、および球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７等の各種基板が設置されている。なお、遊技制御基板３１は基板収納ケース２００に収納されている。
さらに、パチンコ遊技機１裏面側には、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖ等の各種電源電圧を作成する電源回路が搭載された電源基板９１０やタッチセンサ基板９１が設けられている。電源基板９１０には、パチンコ遊技機１における遊技制御基板３１および各電気部品制御基板（演出制御基板８０および払出制御基板３７）やパチンコ遊技機１に設けられている各電気部品（電力が供給されることによって動作する部品）への電力供給を実行あるいは遮断するための電力供給許可手段としての電源スイッチ、遊技制御基板３１の遊技制御用マイクロコンピュータ５６０のＲＡＭ５５をクリアするためのクリアスイッチが設けられている。さらに、電源スイッチの内側（基板内部側）には、交換可能なヒューズが設けられている。
なお、この実施の形態では、主基板３１は遊技盤側に設けられ、払出制御基板３７は遊技枠側に設けられている。このような構成であっても、後述するように、主基板３１と払出制御基板３７との間の通信をシリアル通信で行うことによって、遊技盤を交換する際の配線の取り回しを容易にしている。
なお、各制御基板には、制御用マイクロコンピュータを含む制御手段が搭載されている。制御手段は、遊技制御手段等からのコマンドとしての指令信号（制御信号）に従って遊技機に設けられている電気部品（遊技用装置：球払出装置９７、演出表示装置９、ランプやＬＥＤなどの発光体、スピーカ２７等）を制御する。以下、主基板３１を制御基板に含めて説明を行うことがある。その場合には、制御基板に搭載される制御手段は、遊技制御手段と、遊技制御手段等からの指令信号に従って遊技機に設けられている電気部品を制御する手段とのそれぞれを指す。また、主基板３１以外のマイクロコンピュータが搭載された基板をサブ基板ということがある。なお、球払出装置９７は、遊技球を誘導する通路とステッピングモータ等により駆動されるスプロケット等によって誘導された遊技球を上皿や下皿に払い出すための装置であって、払い出された賞球や貸し球をカウントする払出個数カウントスイッチ等もユニットの一部として構成されている。なお、この実施の形態では、払出検出手段は、払出個数カウントスイッチ３０１によって実現され、球払出装置９７から実際に賞球や貸し球が払い出されたことを検出する機能を備える。この場合、払出個数カウントスイッチ３０１は、賞球や貸し球の払い出しを１球検出するごとに検出信号を出力する。
パチンコ遊技機１裏面において、上方には、各種情報をパチンコ遊技機１の外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、例えば、大当り遊技状態の発生を示す大当り情報等の情報出力信号（図６０に示す始動口信号、図柄確定回数１信号、大当り１信号、大当り２信号、大当り３信号、時短信号、セキュリティ信号、賞球信号１、遊技機エラー状態信号）を外部出力するための情報出力端子が設けられている。
貯留タンク３８に貯留された遊技球は誘導レール（図示せず）を通り、カーブ樋を経て払出ケース４０Ａで覆われた球払出装置９７に至る。球払出装置９７の上方には、遊技媒体切れ検出手段としての球切れスイッチ１８７が設けられている。球切れスイッチ１８７が球切れを検出すると、球払出装置９７の払出動作が停止する。球切れスイッチ１８７は遊技球通路内の遊技球の有無を検出するスイッチであるが、貯留タンク３８内の補給球の不足を検出する球切れ検出スイッチ１６７も誘導レールにおける上流部分（貯留タンク３８に近接する部分）に設けられている。球切れ検出スイッチ１６７が遊技球の不足を検知すると、遊技機設置島に設けられている補給機構からパチンコ遊技機１に対して遊技球の補給が行なわれる。
入賞にもとづく景品としての遊技球や球貸し要求にもとづく遊技球が多数払出されて打球供給皿３が満杯になると、遊技球は、余剰球誘導通路を経て余剰球受皿４に導かれる。さらに遊技球が払出されると、感知レバー（図示せず）が貯留状態検出手段としての満タンスイッチを押圧して、貯留状態検出手段としての満タンスイッチがオンする。その状態では、球払出装置内の払出モータの回転が停止して球払出装置の動作が停止するとともに打球発射装置の駆動も停止する。
図４は、主基板（遊技制御基板）３１における回路構成の一例を示すブロック図である。なお、図４には、払出制御基板３７および演出制御基板８０等も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する遊技制御用マイクロコンピュータ（遊技制御手段に相当）５６０、制御用クロック生成回路１１１、および乱数用クロック生成回路１１２が搭載されている。遊技制御用マイクロコンピュータ５６０は、ゲーム制御（遊技進行制御）用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段としてのＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４およびＲＡＭ５５は遊技制御用マイクロコンピュータ５６０に内蔵されている。すなわち、遊技制御用マイクロコンピュータ５６０は、１チップマイクロコンピュータである。１チップマイクロコンピュータには、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４は外付けであっても内蔵されていてもよい。また、Ｉ／Ｏポート部５７は、外付けであってもよい。遊技制御用マイクロコンピュータ５６０には、さらに、ハードウェア乱数（ハードウェア回路が発生する乱数）を発生する乱数回路５０９が内蔵されている。
ここで、制御用クロック生成回路１１１は、遊技制御用マイクロコンピュータ５６０の外部にて、所定周波数の発振信号となる制御用クロックＣＣＬＫを生成する。制御用クロック生成回路１１１により生成された制御用クロックＣＣＬＫは、例えば、後述する図９に示すような遊技制御用マイクロコンピュータ５６０の制御用外部クロック端子ＥＸＣを介してクロック回路５０２に供給される。乱数用クロック生成回路１１２は、遊技制御用マイクロコンピュータ５６０の外部にて、制御用クロックＣＣＬＫの発振周波数とは異なる所定周波数の発振信号となる乱数用クロックＲＣＬＫを生成する。乱数用クロック生成回路１１２により生成された乱数用クロックＲＣＬＫは、例えば、後述する図９に示すような遊技制御用マイクロコンピュータ５６０の乱数用外部クロック端子ＥＲＣを介して乱数回路５０９に供給される。一例として、乱数用クロック生成回路１１２により生成される乱数用クロックＲＣＬＫの発振周波数は、制御用クロック生成回路１１１により生成される制御用クロックＣＣＬＫの発振周波数以下となるようにすればよい。あるいは、乱数用クロック生成回路１１２により生成される乱数用クロックＲＣＬＫの発振周波数は、制御用クロック生成回路１１１により生成される制御用クロックＣＣＬＫの発振周波数よりも高周波となるようにしてもよい。
なお、遊技制御用マイクロコンピュータ５６０においてＣＰＵ５６がＲＯＭ５４に格納されているプログラムに従って制御を実行するので、以下、遊技制御用マイクロコンピュータ５６０（またはＣＰＵ５６）が実行する（または、処理を行う）ということは、具体的には、ＣＰＵ５６がプログラムに従って制御を実行することである。このことは、主基板３１以外の他の基板に搭載されているマイクロコンピュータについても同様である。
また、遊技制御用マイクロコンピュータ５６０には、払出制御基板３７（の払出制御用マイクロコンピュータ３７０）や演出制御基板８０（の演出制御用マイクロコンピュータ）とシリアル通信で信号を入出力（送受信）するためのシリアル通信回路５１１が内蔵されている。なお、払出制御用マイクロコンピュータ３７０や演出制御用マイクロコンピュータにも、遊技制御用マイクロコンピュータ５６０とシリアル通信で信号を入出力するためのシリアル通信回路が内蔵されている（払出制御用マイクロコンピュータ３７０に内蔵されたシリアル通信回路については、図５参照）。遊技制御用マイクロコンピュータ５６０は、２チャネルのシリアル通信回路５１１を内蔵しており、払出制御用マイクロコンピュータ３７０とシリアル通信を行うことが可能であるとともに、演出制御用マイクロコンピュータ１００ともシリアル通信を行うことが可能である。ただし、この実施の形態では、演出制御用マイクロコンピュータ１００との間のシリアル通信に関しては、遊技制御用マイクロコンピュータ５６０から演出制御用マイクロコンピュータに対してのみ信号が出力され、演出制御用マイクロコンピュータから遊技制御用マイクロコンピュータ５６０に対しては信号が出力されない。なお、遊技制御用マイクロコンピュータ５６０と演出制御用マイクロコンピュータとの間の通信については、シリアル通信で行う構成に限られるわけではなく、パラレル通信で行うように構成してもよい。
また、ＲＡＭ５５は、その一部または全部が電源基板において作成されるバックアップ電源によってバックアップされている不揮発性記憶手段としてのバックアップＲＡＭである。すなわち、遊技機に対する電力供給が停止しても、所定期間（バックアップ電源としてのコンデンサが放電してバックアップ電源が電力供給不能になるまで）は、ＲＡＭ５５の一部または全部の内容は保存される。特に、少なくとも、遊技状態すなわち遊技制御手段の制御状態に応じたデータ（特別図柄プロセスフラグや保留記憶数カウンタの値など）と未払出賞球数を示すデータ（具体的には、後述する賞球コマンド出力カウンタの値）は、バックアップＲＡＭに保存される。遊技制御手段の制御状態に応じたデータとは、停電等が生じた後に復旧した場合に、そのデータにもとづいて、制御状態を停電等の発生前に復旧させるために必要なデータである。また、制御状態に応じたデータと未払出賞球数を示すデータとを遊技の進行状態を示すデータと定義する。なお、この実施の形態では、ＲＡＭ５５の全部が、電源バックアップされているとする。
遊技制御用マイクロコンピュータ５６０のリセット端子には、電源基板からのリセット信号が入力される。電源基板には、遊技制御用マイクロコンピュータ５６０等に供給されるリセット信号を生成するリセット回路が搭載されている。なお、リセット信号がハイレベルになると遊技制御用マイクロコンピュータ５６０等は動作可能状態になり、リセット信号がローレベルになると遊技制御用マイクロコンピュータ５６０等は動作停止状態になる。従って、リセット信号がハイレベルである期間は、遊技制御用マイクロコンピュータ５６０等の動作を許容する許容信号が出力されていることになり、リセット信号がローレベルである期間は、遊技制御用マイクロコンピュータ５６０等の動作を停止させる動作停止信号が出力されていることになる。なお、リセット回路をそれぞれの電気部品制御基板（電気部品を制御するためのマイクロコンピュータが搭載されている基板）に搭載してもよい。
さらに、遊技制御用マイクロコンピュータ５６０の入力ポートには、電源基板からの電源電圧が所定値以下に低下したことを示す電源断信号が入力される。すなわち、電源基板には、遊技機において使用される所定電圧（例えば、ＤＣ３０ＶやＤＣ５Ｖなど）の電圧値を監視して、電圧値があらかじめ定められた所定値にまで低下すると（電源電圧の低下を検出すると）、その旨を示す電源断信号を出力する電源監視回路が搭載されている。なお、電源監視回路を電源基板に搭載するのではなく、バックアップ電源によって電源バックアップされる基板（例えば、主基板３１）に搭載するようにしてもよい。また、遊技制御用マイクロコンピュータ５６０の入力ポートには、ＲＡＭの内容をクリアすることを指示するためのクリアスイッチが操作されたことを示すクリア信号（図示せず）が入力される。
また、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、カウントスイッチ２３、および各入賞口スイッチ２９ａ，３０ａからの検出信号を基本回路５３に与える入力ドライバ回路５８も主基板３１に搭載され、可変入賞球装置１５を開閉するソレノイド１６、および特別可変入賞球装置を開閉するソレノイド２１を基本回路５３からの指令に従って駆動する出力回路５９も主基板３１に搭載され、電源投入時に遊技制御用マイクロコンピュータ５６０をリセットするためのシステムリセット回路（図示せず）や、大当り遊技状態の発生を示す大当り情報等の情報出力信号を、ターミナル基板１６０を介して、ホールコンピュータ等の外部装置に対して出力する情報出力回路６４も主基板３１に搭載されている。
この実施の形態では、演出制御基板８０に搭載されている演出制御手段（演出制御用マイクロコンピュータで構成される。）が、中継基板７７を介して遊技制御用マイクロコンピュータ５６０からの演出制御コマンドを受信し、演出図柄を可変表示する演出表示装置９の表示制御を行う。
図５は、払出制御基板３７および球払出装置９７などの払出に関連する構成要素を示すブロック図である。図５に示すように、払出制御基板３７には、払出制御用ＣＰＵ３７１を含む払出制御用マイクロコンピュータ３７０が搭載されている。この実施の形態では、払出制御用マイクロコンピュータ３７０は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。払出制御用マイクロコンピュータ３７０、ＲＡＭ（図示せず）、払出制御用プログラムを格納したＲＯＭ（図示せず）およびＩ／Ｏポート等は、払出制御手段を構成する。すなわち、払出制御手段は、払出制御用ＣＰＵ３７１、ＲＡＭおよびＲＯＭを有する払出制御用マイクロコンピュータ３７０と、Ｉ／Ｏポートとで実現される。また、Ｉ／Ｏポートは、払出制御用マイクロコンピュータ３７０に内蔵されていてもよい。なお、遊技制御用マイクロコンピュータ５６０と異なり、払出制御用マイクロコンピュータ３７０が内蔵するＲＡＭは、バックアップ電源による電源バックアップを受けていない。そのため、遊技機に対する電力供給が停止してしまうと、払出制御用マイクロコンピュータ３７０が内蔵するＲＡＭの記憶内容は失われることになる。
なお、払出制御用マイクロコンピュータ３７０は、所定の払出条件が成立したことにもとづいて遊技球を払い出す制御を行う。なお、所定の払出条件は、遊技領域に設けられた入賞領域（普通入賞口２９，３０、大入賞口、始動入賞口１４）に遊技球が入賞したことや、貸し球要求がなされたことによって成立する。また、例えば、パロット機やスロットマシンなどの遊技機に適用する場合には、所定の払出条件は、遊技球やメダルの返却要求がなされたことによっても成立する。さらに、例えば、パロット機やスロットマシンなどの遊技機に適用する場合には、所定の払出条件は、図柄の停止図柄が所定の入賞図柄となったことによっても成立する。
球切れスイッチ１８７、満タンスイッチ４８および払出個数カウントスイッチ３０１からの検出信号は、中継基板７２を介して払出制御基板３７のＩ／Ｏポート３７２ｆに入力される。なお、この実施の形態では、払出個数カウントスイッチ３０１からの検出信号は、払出制御用マイクロコンピュータ３７０に入力されたあと、Ｉ／Ｏポート３７２ａおよび出力回路３７３Ｂを介して主基板３１に出力される。
また、払出モータ位置センサ２９５からの検出信号は、中継基板７２を介して払出制御基板３７のＩ／Ｏポート３７２ｅに入力される。払出モータ位置センサ２９５は、払出モータ２８９の回転位置を検出するための発光素子（ＬＥＤ）と受光素子とによるセンサであり、遊技球が詰まったこと、すなわちいわゆる球噛みを検出するために用いられる。払出制御基板３７に搭載されている払出制御用マイクロコンピュータ３７０は、球切れスイッチ１８７からの検出信号が球切れ状態を示していたり、満タンスイッチ４８からの検出信号が満タン状態を示していると、球払出処理を停止する。
さらに、満タンスイッチ４８からの検出信号が満タン状態を示していると、払出制御用マイクロコンピュータ３７０は、打球発射装置からの球発射を停止させるために、発射基板９０に対してローレベルの満タン信号を出力する。発射基板９０のＡＮＤ回路９１が出力する発射モータ９４への発射モータ信号は、発射基板９０から発射モータ９４に伝えられる。払出制御用マイクロコンピュータ３７０からの満タン信号は、発射基板９０に搭載されたＡＮＤ回路９１の入力側の一方に入力され、駆動信号生成回路９２からの駆動信号（発射モータ９４を駆動するための信号であって、電源基板からの電源を供給する役割を果たす信号である。）は、ＡＮＤ回路９１の入力側の他方に入力される。そして、ＡＮＤ回路９１の発射モータ信号が発射モータ９４に入力される。すなわち、払出制御用マイクロコンピュータ３７０が満タン信号を出力している間は、発射モータ９４への発射モータ信号の出力が停止される。払出制御用マイクロコンピュータ３７０が満タン信号を出力している間であっても、発射モータ９４への発射モータ信号の出力を停止せず、打球発射装置からの球発射を停止させないように構成してもよい。
払出制御用マイクロコンピュータ３７０には、遊技制御用マイクロコンピュータ５６０とシリアル通信で信号を入出力（送受信）するためのシリアル通信回路３８０が内蔵されている。この実施の形態では、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０とは、シリアル通信回路５１１，３８０を介して、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０との間の接続確認を行うために、一定の間隔（例えば１秒）で払出制御コマンド（接続確認コマンド、接続ＯＫコマンド）をやり取り（送受信）している。例えば、遊技制御用マイクロコンピュータ５６０は、シリアル通信回路５１１を介して、一定の間隔で接続確認を行うための接続確認コマンドを送信し、払出制御用マイクロコンピュータ３７０は、遊技制御用マイクロコンピュータ５６０からの接続確認コマンドを受信した場合、その旨を通知する接続ＯＫコマンドを遊技制御用マイクロコンピュータ５６０に送信する。また、例えば、入賞が発生した場合には、遊技制御用マイクロコンピュータ５６０は、払い出すべき賞球個数を示すデータを賞球個数コマンドの下位４ビットに設定し、当該設定がなされた賞球個数コマンドを払出制御用マイクロコンピュータ３７０に送信する。そして、払出制御用マイクロコンピュータ３７０は、賞球個数を受け付けたことを示す賞球個数受付コマンドを遊技制御用マイクロコンピュータ５６０に送信する。さらに、払出制御用マイクロコンピュータ３７０は、賞球払出動作が終了すると、賞球終了を示す賞球終了コマンドを遊技制御用マイクロコンピュータ５６０に送信する。なお、払出制御用マイクロコンピュータ３７０は、賞球払出動作を終了するまでの間、一定の間隔で賞球準備中コマンドを遊技制御用マイクロコンピュータ５６０に送信する。また、所定のエラー（球貸し、満タン、球切れなどのエラー）が発生した場合には、エラーの内容を示すデータを、接続ＯＫコマンドや賞球準備中コマンドの下位４ビットを異ならせることにより設定し、当該設定がなされた接続ＯＫコマンドや賞球準備中コマンドを遊技制御用マイクロコンピュータ５６０に送信する。なお、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０におけるシリアル通信による具体的な信号のやり取りについては、図５２〜図５９において詳述する。
また、払出制御用マイクロコンピュータ３７０は、出力ポート３７２ｃを介して、７セグメントＬＥＤによるエラー表示用ＬＥＤ３７４にエラー信号を出力する。なお、払出制御基板３７の入力ポート３７２ｆには、エラー状態を解除するためのエラー解除スイッチ３７５からの検出信号が入力される。エラー解除スイッチ３７５は、ソフトウェアリセットによってエラー状態を解除するために用いられる。
さらに、払出制御用マイクロコンピュータ３７０からの払出モータ２８９への駆動信号は、出力ポート３７２ａおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に伝えられる。なお、出力ポート３７２ａの外側に、ドライバ回路（モータ駆動回路）が設置されているが、図５では記載省略されている。
遊技機に隣接して設置されているカードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、使用可表示ランプ、連結台方向表示器、カード投入表示ランプおよびカード挿入口が設けられている。インタフェース基板（中継基板）６６には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ６０、球貸し可ＬＥＤ６１、球貸しスイッチ６２および返却スイッチ６３が接続される。
インタフェース基板６６からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ６２が操作されたことを示す球貸しスイッチ信号および返却スイッチ６３が操作されたことを示す返却スイッチ信号が与えられる。また、カードユニット５０からインタフェース基板６６には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が与えられる。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）が入力ポート３７２ｆおよび出力ポート３７２ｄを介して送受信される。カードユニット５０と払出制御基板３７の間には、インタフェース基板６６が介在している。よって、接続信号（ＶＬ信号）等の信号は、図５に示すように、インタフェース基板６６を介してカードユニット５０と払出制御基板３７の間で送受信されることになる。
パチンコ遊技機１の電源が投入されると、払出制御基板３７に搭載されている払出制御用マイクロコンピュータ３７０は、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、電源が投入されると、ＶＬ信号を出力する。払出制御用マイクロコンピュータ３７０は、ＶＬ信号の入力状態によってカードユニット５０の接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。
そして、払出制御用マイクロコンピュータ３７０は、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、払出モータ２８９を駆動し、所定個の貸し球を遊技者に払い出す。そして、払出が完了したら、払出制御用マイクロコンピュータ３７０は、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でないことを条件に、遊技制御手段から払出指令信号を受けると賞球払出制御を実行する。
カードユニット５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板３７から供給される。すなわち、カードユニット５０に対する電源基板９１０からの電力供給は、払出制御基板３７およびインタフェース基板６６を介して行われる。この例では、インタフェース基板６６内に配されているカードユニット５０に対するＡＣ２４Ｖの電源供給ラインに、カードユニット５０を保護するためのヒューズが設けられ、カードユニット５０に所定電圧以上の電圧が供給されることが防止される。
また、この実施の形態では、カードユニット５０が遊技機とは別体として遊技機に隣接して設置されている場合を例にするが、カードユニット５０は遊技機と一体化されていてもよい。また、コイン投入に応じてその金額に応じた遊技球が貸し出されるような場合でも本発明を適用できる。
また、ガラス扉枠２の状態を検出する扉開放センサ１５５Ａ（図２参照）の検出信号が、払出制御基板３７に入力される。払出制御基板３７において、扉開放センサ１５５Ａの検出信号は、払出制御用マイクロコンピュータ３７０には入力されず、払出制御基板３７上を分岐して主基板３１に出力される。なお、払出制御基板３７上で分岐した後、出力回路３７３Ｂを介して主基板３１に出力されるようにしてもよい。また、扉開放センサ１５５Ａの検出信号を払出制御用マイクロコンピュータ３７０に入力するようにし、払出制御用マイクロコンピュータ３７０を介して扉開放信号を主基板３１に出力するようにしてもよい。また、扉開放センサ１５５Ａの検出信号を、払出制御基板３７に入力することなく、主基板３１に直接入力するようにしてもよい。
また、機構板の状態を検出する機構板開放センサ１５５Ｂ（図２参照）の検出信号が、払出制御基板３７に入力される。払出制御基板３７において、機構板開放センサ１５５Ｂの検出信号は、払出制御用マイクロコンピュータ３７０に入力されるとともに、払出制御基板３７上を分岐して（払出制御用マイクロコンピュータ３７０に入力される前段部分で分岐して）主基板３１に出力される。なお、払出制御基板３７上で分岐した後、出力回路３７３Ｂを介して主基板３１に出力されるようにしてもよい。また、機構板開放センサ１５５Ｂの検出信号を払出制御用マイクロコンピュータ３７０に入力するようにし、払出制御用マイクロコンピュータ３７０を介して機構板開放信号を主基板３１に出力するようにしてもよい。また、機構板開放センサ１５５Ｂの検出信号を、払出制御基板３７に入力するとともに、主基板３１にも直接入力するようにしてもよい。また、機構板開放センサ１５５Ｂの検出信号を、払出制御基板３７に入力せずに、まず遊技制御用マイクロコンピュータ５６０に入力するようにし、遊技制御用マイクロコンピュータ５６０を介して機構板開放信号を払出制御基板３７に出力するようにしてもよい。
図６は、中継基板７７、演出制御基板８０、ランプドライバ基板３５および音声出力基板７０の回路構成例を示すブロック図である。なお、図６に示す例では、ランプドライバ基板３５および音声出力基板７０には、マイクロコンピュータは搭載されていないが、マイクロコンピュータを搭載してもよい。また、ランプドライバ基板３５および音声出力基板７０を設けずに、演出制御に関して演出制御基板８０のみを設けてもよい。
演出制御基板８０は、演出制御用ＣＰＵ１０１ａ、および演出図柄プロセスフラグ等の演出に関する情報を記憶するＲＡＭを含む演出制御用マイクロコンピュータ１００を搭載している。なお、ＲＡＭは外付けであってもよい。この実施の形態では、演出制御用マイクロコンピュータ１００におけるＲＡＭは電源バックアップされていない。演出制御基板８０において、演出制御用ＣＰＵ１０１ａは、内蔵または外付けのＲＯＭ（図示せず）に格納されたプログラムに従って動作する。また、演出制御用マイクロコンピュータ１００は、遊技制御用マイクロコンピュータ５６０とシリアル通信で信号を入出力（送受信）するシリアル通信回路１０１ｂを内蔵している。また、演出制御用ＣＰＵ１０１ａは、演出制御コマンドにもとづいて、ＶＤＰ（ビデオディスプレイプロセッサ）１０９に演出表示装置９の表示制御を行わせる。
この実施の形態では、演出制御用マイクロコンピュータ１００と共動して演出表示装置９の表示制御を行うＶＤＰ１０９が演出制御基板８０に搭載されている。ＶＤＰ１０９は、演出制御用マイクロコンピュータ１００とは独立したアドレス空間を有し、そこにＶＲＡＭをマッピングする。ＶＲＡＭは、画像データを展開するためのバッファメモリである。そして、ＶＤＰ１０９は、ＶＲＡＭ内の画像データをフレームメモリを介して演出表示装置９に出力する。
演出制御用ＣＰＵ１０１ａは、受信した演出制御コマンドに従ってＣＧＲＯＭ（図示せず）から必要なデータを読み出すための指令をＶＤＰ１０９に出力する。ＣＧＲＯＭは、演出表示装置９に表示されるキャラクタ画像データや動画像データ、具体的には、人物、文字、図形や記号等（演出図柄を含む）、および背景画像のデータをあらかじめ格納しておくためのＲＯＭである。ＶＤＰ１０９は、演出制御用ＣＰＵ１０１ａの指令に応じて、ＣＧＲＯＭから画像データを読み出す。そして、ＶＤＰ１０９は、読み出した画像データにもとづいて表示制御を実行する。
さらに、演出制御用ＣＰＵ１０１ａは、出力ポート１０５を介してランプドライバ基板３５に対してＬＥＤを駆動する信号を出力する。また、演出制御用ＣＰＵ１０１ａは、出力ポート１０４を介して音声出力基板７０に対して音番号データを出力する。
ランプドライバ基板３５において、ＬＥＤを駆動する信号は、入力ドライバ３５１を介してＬＥＤドライバ３５２に入力される。ＬＥＤドライバ３５２は、ＬＥＤを駆動する信号にもとづいて枠ＬＥＤ２８などの枠側に設けられている発光体に電流を供給する。また、遊技盤側に設けられている装飾ＬＥＤ２５に電流を供給する。
音声出力基板７０において、音番号データは、入力ドライバ７０２を介して音声合成用ＩＣ７０３に入力される。音声合成用ＩＣ７０３は、音番号データに応じた音声や効果音を発生し増幅回路７０５に出力する。増幅回路７０５は、音声合成用ＩＣ７０３の出力レベルを、ボリューム７０６で設定されている音量に応じたレベルに増幅した音声信号をスピーカ２７に出力する。音声データＲＯＭ７０４には、音番号データに応じた制御データが格納されている。音番号データに応じた制御データは、所定期間（例えば演出図柄の変動期間）における効果音または音声の出力態様を時系列的に示すデータの集まりである。
次に、電源基板９１０の構成を図７のブロック図を参照して説明する。電源基板９１０には、遊技機内の各電気部品制御基板や機構部品への電力供給を実行または遮断するための電源スイッチ９１４が設けられている。なお、電源スイッチ９１４は、遊技機において、電源基板９１０の外に設けられていてもよい。電源スイッチ９１４が閉状態（オン状態）では、交流電源（ＡＣ２４Ｖ）がトランス９１１の入力側（一次側）に印加される。トランス９１１は、交流電源（ＡＣ２４Ｖ）と電源基板９１０の内部とを電気的に絶縁するためのものであるが、その出力電圧もＡＣ２４Ｖである。また、トランス９１１の入力側には、過電圧保護回路としてのバリスタ９１８が設置されている。
電源基板９１０は、電気部品制御基板（主基板３１、払出制御基板３７および演出制御基板８０等）と独立して設置され、遊技機内の各基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶＳＬ（ＤＣ＋３０Ｖ）、ＶＬＰ（ＤＣ＋２４Ｖ）、ＶＤＤ（ＤＣ＋１２Ｖ）およびＶＣＣ（ＤＣ＋５Ｖ）を生成する。また、バックアップ電源（ＶＢＢ）すなわちバックアップＲＡＭに記憶内容を保持させるための記憶保持手段となるコンデンサ９１６は、ＤＣ＋５Ｖ（ＶＣＣ）すなわち各基板上のＩＣ等を駆動する電源のラインから充電される。また、＋５Ｖラインとバックアップ＋５Ｖ（ＶＢＢ）ラインとの間に、逆流防止用のダイオード９１７が挿入される。なお、ＶＳＬは、整流平滑回路９１５において、整流素子でＡＣ２４Ｖを整流昇圧することによって生成される。ＶＳＬは、ソレノイド駆動電源になる。また、ＶＬＰは、ランプ点灯用の電圧であって、整流回路９１２において、整流素子でＡＣ２４Ｖを整流することによって生成される。
電源電圧生成手段としてのＤＣ−ＤＣコンバータ９１３は、１つまたは複数のスイッチングレギュレータ（図７では２つのレギュレータＩＣ９２４Ａ，９２４Ｂを示す。）を有し、ＶＳＬにもとづいてＶＤＤおよびＶＣＣを生成する。レギュレータＩＣ（スイッチングレギュレータ）９２４Ａ，９２４Ｂの入力側には、比較的大容量のコンデンサ９２３Ａ，９２３Ｂが接続されている。従って、外部からの遊技機に対する電力供給が停止したときに、ＶＳＬ、ＶＤＤ、ＶＣＣ等の直流電圧は、比較的緩やかに低下する。
図７に示すように、トランス９１１から出力されたＡＣ２４Ｖは、そのままコネクタ９２２Ｂに供給される。また、ＶＬＰは、コネクタ９２２Ｃに供給される。ＶＣＣ、ＶＤＤおよびＶＳＬは、コネクタ９２２Ａ，９２２Ｂ，９２２Ｃに供給される。
コネクタ９２２Ａに接続されるケーブルは、主基板３１に接続される。コネクタ９２２Ａには、ＶＢＢも供給されている。また、コネクタ９２２Ｂに接続されるケーブルは、払出制御基板３７に接続される。なお、コネクタ９２２ＢにもＶＢＢが供給されるようにしてもよい。すなわち、払出制御基板３７にもバックアップ電源が供給されるようにし、後述する電源断処理が実行されるようにしてもよい。また、コネクタ９２２Ｃに接続されるケーブルは、ランプドライバ基板３５に接続される。なお、演出制御基板８０および音声出力基板７０には、ランプドライバ基板３５を経由して各電圧が供給される。
また、電源基板９１０には、押しボタン構造のクリアスイッチ９２１が搭載されている。電源基板９１０に搭載されているので、電源基板９１０から主基板３１に亘る電源系統を一系統にすることができ、クリアスイッチ９２１からのクリア信号の配線と電源系統とを分離しやすくすることができる。クリアスイッチ９２１が押下されるとローレベル（オン状態）のクリア信号が出力され、コネクタ９２２Ａを介して主基板３１に出力される。また、クリアスイッチ９２１が押下されていなければハイレベル（オフ状態）の信号が出力される。なお、クリアスイッチ９２１は、押しボタン構造以外の他の構成であってもよい。また、クリアスイッチ９２１は、遊技機において、電源基板９１０以外に設けられていてもよい。なお、クリア信号は、主基板３１を介して、払出制御基板３７に送出される。
さらに、電源基板９１０には、電気部品制御基板に搭載されているマイクロコンピュータに対するリセット信号を作成するとともに、電源断信号を出力する電源監視回路９２０と、電源監視回路９２０からのリセット信号を増幅してコネクタ９２２Ａ，９２２Ｂを介して主基板３１および払出制御基板３７に出力するとともに、電源断信号を増幅してコネクタ９２２Ａを開始して主基板３１に出力する出力ドライバ回路９２５が搭載されている。なお、電源断信号は、主基板３１を経由して、払出制御基板３１や演出制御基板８０に送出される。
電源監視回路９２０は電源断信号を出力する電源監視手段とリセット信号を生成するリセット信号生成手段とを実現する回路であるが、電源監視回路９２０として、市販の停電監視リセットモジュールＩＣを使用することができる。電源監視回路９２０は、遊技機において用いられる所定電圧（例えば＋２４Ｖ）が所定値（例えば＋５Ｖであるが、＋１８Ｖなど他の値としてもよい）以下になった期間が、あらかじめ決められている時間（例えば５６ｍｓ）以上継続すると電源断信号を出力する。具体的には、電源断信号をオン状態（ローレベル）にする。なお、＋１８Ｖとすれば、後で説明するように、電力供給停止時のスイッチの誤検出防止が確実になる。
また、電源監視回路９２０は、例えば、ＶＣＣが＋４．５Ｖ以下になると、リセット信号をローレベルにする。なお、この実施の形態では、電源断信号を出力する機能とリセット信号を出力する機能とが１つの電源監視回路９２０で実現されているが、それらを別の回路で実現してもよい。その場合、リセット信号を出力する回路として、ウォッチドッグタイマ内蔵ＩＣを使用することができる。そのようなＩＣとして、電源電圧の瞬断や瞬停などに起因してＣＰＵが誤動作したり暴走したりすることを防止するために、クロック信号がクロック入力端子（ＣＫ端子）に入力されない期間（コンデンサ接続端子（ＴＣ端子）に接続される単一のコンデンサの容量に応じて設定される期間、また、タイマ監視時間は検出電圧可変端子（ＶS 端子）に接続される抵抗に応じて可変可能）が所定時間以上になると一定期間リセット信号をハイレベルからリセットレベル（ＣＰＵを動作停止させるレベル）としてのローレベル（ローレベル期間は、コンデンサ接続端子に接続される上記コンデンサの容量に応じて設定される）にすることを繰り返すウォッチドッグ機能を内蔵するとともに（ウォッチドッグタイマ停止端子（ＲＣＴ端子）の入力レベルをＧＮＤ端子の入力レベルと同じレベルである接地レベルにすることによってこの機能を停止可）、例えばＶＣＣ（動作可能電圧＋０．８Ｖ以上）が＋５ＶであるときにＶＣＣが＋４．２Ｖ以下になるとリセット信号をローレベルにし、ＶＣＣが高くなっていくときと低くなっていくときとでリセット信号のレベルを反転するための検出電圧値を変えるヒステリシス特性を有し、さらに、リセットレベルがローレベルであるリセット信号（ＲＥＳＥＴ￣端子の出力）の他に、リセットレベルがハイレベルであるリセット信号（ＲＥＳＥＴ端子の出力）を出力可能であるシステムリセットＩＣを使用することができる。なお、リセット回路をそれぞれの電気部品制御基板に搭載した場合に、電源断信号をローレベルにすることになる電圧値を異ならせるようにしてもよい（例えば、主基板３１における場合を最も高くして、遊技制御用マイクロコンピュータ５６０に最も早く電源断信号が入力されるようにする。）
電源監視回路９２０は、遊技機に対する電力供給が停止する際には、電源断信号を出力（ローレベルにする）してから所定期間が経過したことを条件にリセット信号をローレベルにする。所定期間は、主基板３１に搭載されている遊技制御用マイクロコンピュータ５６０が後述する電源断処理を実行するのに十分な時間である。すなわち、電源監視回路９２０は、電圧低下検出信号としての電源断信号を出力した後、遊技制御用マイクロコンピュータ５６０が電源断処理を実行完了した後に、動作停止信号（リセット信号のローレベル）を出力する。また、電源監視回路９２０は、電圧低下検出信号を出力する第１の電源監視手段と動作停止信号を出力する第２の電源監視手段とを兼ねている。また、遊技機に対する電力供給が開始され、ＶＣＣが例えば＋４．５Ｖを越えるとリセット信号をハイレベルにする。
なお、この実施の形態では、電源監視手段が所定電位の電源の出力を監視し、外部から遊技機に供給される電力の供給停止に関わる検出条件として、遊技機の外部からの電圧（この実施の形態ではＡＣ２４Ｖ）から作成された所定の直流電圧が所定値以下になったことを用いたが、検出条件は、それに限られず、外部のからの電力が途絶えたことを検出できるのであれば、他の条件を用いてもよい。例えば、交流波そのものを監視して交流波が途絶えたことを検出条件としてもよいし、交流波をディジタル化した信号を監視して、ディジタル信号が平坦になったことをもって交流波が途絶えたことを検出条件としてもよい。さらに、例えば、＋１２Ｖ電源電圧や＋５Ｖ電源電圧を監視して、その電圧が所定値にまで低下したことを検出して電源断信号を出力するようにしてもよい。ただし、＋１２Ｖで動作するスイッチの誤動作を防止するために、＋１２Ｖ以上の電圧を監視することが好ましい。
また、この実施の形態では、電源監視手段が電源基板９１０に搭載されているが、電源監視手段を払出制御基板３７に搭載してもよい。払出制御基板３７に搭載した場合には、電源監視手段から遊技制御用マイクロコンピュータ５６０および払出制御用マイクロコンピュータ３７０への電源断信号の経路が短くなり、電源断信号に対してノイズが乗る可能性を低減できる。
図８は、パチンコ遊技機１への電力供給が開始されたとき、および電力供給が停止するときにおける、ＡＣ２４Ｖ、ＶＳＬ、ＶＣＣ、リセット信号および電源断信号の状態を、模式的に示すタイミング図である。図８に示すように、パチンコ遊技機１への電力供給が開始されたときに、ＶＳＬおよびＶＣＣは徐々に規定値（直流＋３０Ｖおよび直流＋５Ｖ）に達する。このとき、ＶＣＣが第１の所定値を超えると、電源監視回路３０３はリセット信号の出力を停止（ハイレベルに設定）してオフ状態とする。また、ＶＳＬが第２の所定値を超えると、電源監視回路３０３は電源断信号の出力を停止（ハイレベルに設定）してオフ状態とする。他方、パチンコ遊技機１への電力供給が停止するときに、ＶＳＬおよびＶＣＣは徐々に低下する。このとき、ＶＳＬが第２の所定値にまで低下すると、電源監視回路３０３は電源断信号をオン状態として出力（ローレベルに設定）する。また、ＶＣＣが第１の所定値にまで低下すると、電源監視回路９２０はリセット信号をオン状態として出力（ローレベルに設定）する。
図９は、主基板３１に搭載された遊技制御用マイクロコンピュータ５６０の構成例を示している。図９に示す遊技制御用マイクロコンピュータ５６０は、例えば１チップマイクロコンピュータであり、外部バスインタフェース５０１と、クロック回路５０２と、固有情報記憶回路５０３と、リセット／割込みコントローラ５０４と、ＣＰＵ（Central Processing Unit）５６と、ＲＯＭ（Read Only Memory）５４と、ＲＡＭ（Random Access Memory）５５と、ＣＴＣ（Counter/Timer Circuit）５０８と、乱数回路５０９と、ＰＩＰ（Parallel Input Port）５１０と、シリアル通信回路５１１と、アドレスデコード回路５１２とを備えて構成される。
なお、この実施の形態では、シリアル通信回路５１１を内蔵するマイクロコンピュータを搭載した基板（例えば、主基板３１）とは異なる基板（例えば、払出制御基板３７や演出制御基板８０）のマイクロコンピュータとの通信にシリアル通信回路５１１を用いる場合を説明するが、シリアル通信回路５１１は、シリアル通信回路５１１を内蔵するマイクロコンピュータを搭載した基板が備える別のマイクロコンピュータとシリアル通信を行ってもよい。例えば、同じ構成の２つのマイクロコンピュータが同じ基板に搭載されている場合に、各マイクロコンピュータが内蔵するシリアル通信回路が相互にシリアル通信を行ってもよい。
図１０は、遊技制御用マイクロコンピュータ５６０におけるアドレスマップの一例を示している。図１０に示すように、アドレス００００Ｈ〜アドレス１ＦＦＦＨの領域は、ＲＯＭ５４に割り当てられ、ユーザプログラムエリアとプログラム管理エリアとを含んでいる。図１１（Ａ）は、ＲＯＭ５４におけるプログラム管理エリアの主要部分について、用途や内容の一例を示している。アドレス２０００Ｈ〜アドレス２０ＦＦＨの領域は、遊技制御用マイクロコンピュータ５６０の内蔵レジスタに割り当てられる内蔵レジスタエリアである。図１１（Ｂ）は、内蔵レジスタエリアの主要部分について、用途や内容の一例を示している。アドレス７Ｅ００Ｈ〜アドレス７ＦＦＦＨの領域は、ＲＡＭ５５に割り当てられたワークエリアであり、Ｉ／Ｏマップやメモリマップに割り付けることができる。アドレスＦＤＤ０Ｈ〜アドレスＦＤＦＢＨの領域は、アドレスデコード回路５１２に割り当てられるＸＣＳデコードエリアである。
プログラム管理エリアは、ＣＰＵ５６がユーザプログラムを実行するために必要な情報を格納する記憶領域である。図１１（Ａ）に示すように、プログラム管理エリアには、ヘッダＫＨＤＲ、機能設定ＫＦＣＳ、第１乱数初期設定ＫＲＳ１、第２乱数初期設定ＫＲＳ２、割込み初期設定ＫＩＩＳ、セキュリティ時間設定ＫＳＥＳなどが、含まれている。
プログラム管理エリアに記憶されるヘッダＫＨＤＲは、遊技制御用マイクロコンピュータ５６０における内部データの読出設定を示す。図１２（Ａ）は、ヘッダＫＨＤＲにおける設定データと動作との対応関係を例示している。ここで、遊技制御用マイクロコンピュータ５６０では、ＲＯＭ読出防止機能と、バス出力マスク機能とを設定可能である。ＲＯＭ読出防止機能は、遊技制御用マイクロコンピュータ５６０が備えるＲＯＭ５４の記憶データについて、読出動作を許可または禁止する機能であり、読出禁止に設定された状態では、ＲＯＭ５４の記憶データを読み出すことができない。バス出力マスク機能は、外部バスインタフェース５０１に接続された外部装置から遊技制御用マイクロコンピュータ５６０の内部データに対する読出要求があった場合に、外部バスインタフェース５０１におけるアドレスバス出力、データバス出力および制御信号出力にマスクをかけることにより、外部装置から内部データの読み出しを不能にする機能である。図１２（Ａ）に示すように、ヘッダＫＨＤＲの設定データに対応して、ＲＯＭ読出防止機能やバス出力マスク機能の動作組合せが異なるように設定される。図１２（Ａ）に示す設定データのうち、ＲＯＭ読出が許可されるとともに、バス出力マスクが有効となる設定データは、バス出力マスク有効データともいう。また、ＲＯＭ読出が禁止されるとともに、バス出力マスクが有効となる設定データ（全て「００Ｈ」）は、ＲＯＭ読出禁止データともいう。ＲＯＭ読出が許可されるとともに、バス出力マスクが無効となる設定データは、バス出力マスク無効データともいう。
プログラム管理エリアに記憶される機能設定ＫＦＣＳは、遊技制御用マイクロコンピュータ５６０におけるウォッチドッグタイマ（ＷＤＴ；Watch Dog Timer）の動作設定や、各種機能兼用端子の使用設定を示す。図１２（Ｂ）は、機能設定ＫＦＣＳにおける設定内容の一例を示している。
機能設定ＫＦＣＳのビット番号［７−５］は、例えばリセット／割込みコントローラ５０４における割込み要因として設定可能なウォッチドッグタイマの動作許可／禁止や、許可した場合の周期を示している。機能設定ＫＦＣＳのビット番号［４］は、遊技制御用マイクロコンピュータ５６０における所定の機能兼用端子（第１兼用端子）を、シリアル通信回路５１１が使用する第２チャネル送信端子ＴＸＢとするか、アドレスデコード回路５１２が使用するチップセレクト出力端子ＸＣＳ１３とするかを指定するＴＸＢ端子設定である。図１２（Ｂ）に示す例において、機能設定ＫＦＣＳのビット番号［４］におけるビット値が“０”であれば、第１兼用端子がシリアル通信回路５１１での第２チャネル送信に使用される第２チャネル送信端子ＴＸＢの設定となる。これに対して、そのビット値が“１”であれば、第１兼用端子がアドレスデコード回路５１２で使用されるチップセレクト出力端子ＸＣＳ１３の設定となる。この実施の形態では、機能設定ＫＦＣＳのビット番号［４］を“０”として、第１兼用端子を第２チャネル送信端子ＴＸＢに設定することにより、演出制御基板８０との間でのシリアル通信を可能にする。
機能設定ＫＦＣＳのビット番号［３］は、遊技制御用マイクロコンピュータ５６０における所定の機能兼用端子（第２兼用端子）を、シリアル通信回路５１１が使用する第１チャネル送信端子ＴＸＡとするか、アドレスデコード回路５１２が使用するチップセレクト出力端子ＸＣＳ１２とするかを示すＴＸＡ端子設定である。図１２（Ｂ）に示す例において、機能設定ＫＦＣＳのビット番号［３］におけるビット値が“０”であれば、第２兼用端子がシリアル通信回路５１１での第１チャネル送信に使用される第１チャネル送信端子ＴＸＡの設定となる。これに対して、そのビット値が“１”であれば、第２兼用端子がアドレスデコード回路５１２で使用されるチップセレクト出力端子ＸＣＳ１２の設定となる。この実施の形態では、機能設定ＫＦＣＳのビット番号［３］を“０”として、第２兼用端子を第１チャネル送信端子ＴＸＡに設定することにより、払出制御基板３７との間でのシリアル通信を可能にする。
機能設定ＫＦＣＳのビット番号［２］は、遊技制御用マイクロコンピュータ５６０における所定の機能兼用端子（第３兼用端子）を、シリアル通信回路５１１が使用する第１チャネル受信端子ＲＸＡとするか、ＰＩＰ５１０が使用する入力ポートＰ５とするかを示すＲＸＡ端子設定である。図１２（Ｂ）に示す例において、機能設定ＫＦＣＳのビット番号［２］におけるビット値が“０”であれば、第３兼用端子がシリアル通信回路５１１での第１チャネル受信に使用される第１チャネル受信端子ＲＸＡの設定となる。これに対して、そのビット値が“１”であれば、第３兼用端子がＰＩＰ５１０で使用される入力ポートＰ５の設定となる。この実施の形態では、機能設定ＫＦＣＳのビット番号［２］を“０”として、第３兼用端子を第１チャネル受信端子ＲＸＡに設定することにより、払出制御基板３７との間でのシリアル通信を可能にする。
機能設定ＫＦＣＳのビット番号［１］は、遊技制御用マイクロコンピュータ５６０における所定の機能兼用端子（第４兼用端子）を、ＣＰＵ５６等に接続される外部ノンマスカブル割込み端子ＸＮＭＩとするか、ＰＩＰ５１０が使用する入力ポートＰ４とするかを示すＮＭＩ接続設定である。図１２（Ｂ）に示す例において、機能設定ＫＦＣＳのビット番号［１］におけるビット値が“０”であれば、第４兼用端子がＣＰＵ５６等に接続される外部ノンマスカブル割込み端子ＸＮＭＩの設定となる（ＣＰＵ接続）。これに対して、そのビット値が“１”であれば、第４兼用端子がＰＩＰ５１０で使用される入力ポートＰ４の設定となる（ＣＰＵ非接続）。
機能設定ＫＦＣＳのビット番号［０］は、遊技制御用マイクロコンピュータ５６０における所定の機能兼用端子（第５兼用端子）を、ＣＰＵ５６等に接続される外部マスカブル割込み端子ＸＩＮＴとするか、ＰＩＰ５１０が使用する入力ポートＰ３とするかを示すＸＩＮＴ接続設定である。図１２（Ｂ）に示す例において、機能設定ＫＦＣＳのビット番号［０］におけるビット値が“０”であれば、第５兼用端子がＣＰＵ５６等に接続される外部マスカブル割込み端子ＸＩＮＴの設定となる（ＣＰＵ接続）。これに対して、そのビット値が“１”であれば、第５兼用端子がＰＩＰ５１０で使用される入力ポートＰ３の設定となる（ＣＰＵ非接続）。
プログラム管理エリアに記憶される第１乱数初期設定ＫＲＳ１および第２乱数初期設定ＫＲＳ２は、乱数回路５０９の初期設定を示す。図１３（Ａ）は、第１乱数初期設定ＫＲＳ１における設定内容の一例を示している。図１３（Ｂ）は、第２乱数初期設定ＫＲＳ２における設定内容の一例を示している。
第１乱数初期設定ＫＲＳ１のビット番号［３］は、乱数回路５０９を使用するか否かを示す乱数回路使用設定である。図１３（Ａ）に示す例において、第１乱数初期設定ＫＲＳ１のビット番号［３］におけるビット値が“０”であれば、乱数回路５０９を使用しない設定となる一方（未使用）、“１”であれば、乱数回路５０９を使用する設定となる（使用）。この実施の形態では、第１乱数初期設定ＫＲＳ１のビット番号［３］を“１”として、乱数回路５０９を使用可能に設定する。
第１乱数初期設定ＫＲＳ１のビット番号［２］は、乱数回路５０９における乱数値となる数値データの更新に用いられる乱数更新クロックＲＧＫ（図１６参照）を、内部システムクロックＳＣＬＫとするか、乱数用クロックＲＣＬＫの２分周とするかを示す乱数更新クロック設定である。図１３（Ａ）に示す例において、第１乱数初期設定ＫＲＳ１のビット番号［２］におけるビット値が“０”であれば、内部システムクロックＳＣＬＫを乱数更新クロックＲＧＫに用いる設定となる一方、“１”であれば、乱数用クロックＲＣＬＫを２分周して乱数更新クロックＲＧＫに用いる設定となる。この実施の形態では、第１乱数初期設定ＫＲＳ１のビット番号［２］を“１”として、乱数用クロックＲＣＬＫを２分周して乱数更新クロックＲＧＫに用いる設定とする。
第１乱数初期設定ＫＲＳ１のビット番号［１−０］は、乱数回路５０９における乱数更新規則を変更するか否かや、変更する場合における変更方式を示す乱数更新規則設定である。図１３（Ａ）に示す例において、第１乱数初期設定ＫＲＳ１のビット番号［１−０］におけるビット値が“００”であれば、乱数更新規則を変更しない設定となり、“０１”であれば、２周目以降にて乱数更新規則をソフトウェアにより変更する設定となり、“１０”であれば、２周目以降にて乱数更新規則を自動で変更する設定となる。
第２乱数初期設定ＫＲＳ２のビット番号［３−２］は、固定のビット値“００”が設定される。なお、図１３（Ｂ）における「００Ｂ」の“Ｂ”は２進数表示であることを示す。第２乱数初期設定ＫＲＳ２のビット番号［１−０］は、乱数回路５０９における乱数値となる数値データでのスタート値に関する設定を示す。図１３（Ｂ）に示す例において、第２乱数初期設定ＫＲＳ２のビット番号［１］におけるビット値が“０”であれば、スタート値が所定のデフォルト値００００Ｈに設定される一方、“１”であるときには、遊技制御用マイクロコンピュータ５６０ごとに付与された固有の識別情報であるＩＤナンバーにもとづく値がスタート値に設定される。また、図１３（Ｂ）に示す例では、第２乱数初期設定ＫＲＳ２のビット番号［０］におけるビット値が“０”であれば、システムリセット毎にスタート値を変更しない設定となる一方、“１”であるときには、システムリセット毎にスタート値を変更する設定となる。なお、スタート値をＩＤナンバーにもとづく値に設定する場合には、ＩＤナンバーに所定のスクランブル処理を施す演算や、ＩＤナンバーを用いた加算・減算・乗算・除算などの演算の一部または全部を実行して、算出された値をスタート値に用いるようにすればよい。また、第２乱数初期設定ＫＲＳ２のビット番号［０］におけるビット値が“１”である場合には、システムリセット毎に所定のフリーランカウンタ（例えば図１６に示すフリーランカウンタ５５４Ａ）におけるカウント値にもとづいて設定される値をスタート値に用いるようにすればよい。さらに、第２乱数初期設定ＫＲＳ２のビット番号［１］および［０］におけるビット値がともに“１”である場合には、ＩＤナンバーとフリーランカウンタにおけるカウント値とにもとづいて設定される値をスタート値に用いるようにすればよい。
なお、乱数回路５０９にて乱数値となる数値データを生成するための回路が２系統（第１および第２チャネル対応）設けられる場合には、図１３（Ａ）および（Ｂ）に示す第１乱数初期設定ＫＲＳ１のビット番号［３−０］と第２乱数初期設定ＫＲＳ２のビット番号［３−０］とを、第１チャネルにおける初期設定を示すものとして使用する。その一方で、第１乱数初期設定ＫＲＳ１のビット番号［７−４］や第２乱数初期設定ＫＲＳ２のビット番号［７−４］を（図１３（Ａ）および（Ｂ）では省略）、第２チャネルにおける初期設定を示すものとして使用すればよい。
プログラム管理エリアに記憶される割込み初期設定ＫＩＩＳは、遊技制御用マイクロコンピュータ５６０にて発生するマスカブル割込みの取扱いに関する初期設定を示す。図１３（Ｃ）は、割込み初期設定ＫＩＩＳにおける設定内容の一例を示している。
割込み初期設定ＫＩＩＳのビット番号［７−４］では、割込みベクタの上位４ビットを設定する。割込み初期設定ＫＩＩＳのビット番号［３−０］では、マスカブル割込み要因の優先度の組合せを設定する。図１３（Ｃ）に示す例において、割込み初期設定ＫＩＩＳのビット番号［３−０］により「００Ｈ」〜「０２Ｈ」および「０６Ｈ」のいずれかが指定されれば、ＣＴＣ５０８からのマスカブル割込み要因を最優先とする優先度の組合せが設定される。これに対して、「０３Ｈ」および「０７Ｈ」のいずれかが指定されれば、乱数回路５０９からのマスカブル割込み要因を最優先とする優先度の組合せが設定される。また、「０４Ｈ」および「０５Ｈ」のいずれかが指定されれば、シリアル通信回路５１１からのマスカブル割込み要因を最優先とする優先度の組合せが設定される。なお、同一回路からのマスカブル割込み要因を最優先とする優先度の組合せでも、指定値が異なる場合には、最優先となるマスカブル割込み要因の種類や第２順位以下における優先度の組合せなどが異なっている。
プログラム管理エリアに記憶されるセキュリティ時間設定ＫＳＥＳは、乱数用クロックＲＣＬＫの周波数を監視する場合に異常を検知する周波数や、遊技制御用マイクロコンピュータ５６０の動作開始時などに移行するセキュリティモードの時間（セキュリティ時間）に関する設定を示す。ここで、遊技制御用マイクロコンピュータ５６０の動作モードがセキュリティモードであるときには、所定のセキュリティチェック処理が実行されて、ＲＯＭ５４の記憶内容が変更されたか否かが検査される。図１４（Ａ）は、セキュリティ時間設定ＫＳＥＳにおける設定内容の一例を示している。
セキュリティ時間設定ＫＳＥＳのビット番号［７−６］は、乱数用クロックＲＣＬＫの周波数を監視する場合に異常が検出される周波数を示す乱数用クロック異常検出設定である。図１４（Ｂ）は、セキュリティ時間設定ＫＳＥＳのビット番号［７−６］における設定内容の一例を示している。セキュリティ時間設定ＫＳＥＳのビット番号［７−６］は、内部システムクロックＳＣＬＫの周波数にもとづき、乱数用クロックＲＣＬＫの周波数が異常と検知される基準値（判定値）を指定する。こうしたセキュリティ時間設定ＫＳＥＳのビット番号［７−６］における設定にもとづき、乱数用クロックＲＣＬＫの入力状態を内部システムクロックＳＣＬＫと比較することにより、乱数用クロックＲＣＬＫの入力状態に異常が発生したか否かの判定を可能にする。セキュリティ時間設定ＫＳＥＳのビット番号「５」は、固定のビット値“０”が設定される。
セキュリティ時間設定ＫＳＥＳのビット番号［４−３］は、セキュリティ時間をシステムリセット毎にランダムな時間分延長する場合の時間設定を示す。図１４（Ｃ）は、セキュリティ時間設定ＫＳＥＳのビット番号［４−３］における設定内容の一例を示している。図１４（Ｃ）に示す例において、セキュリティ時間設定ＫＳＥＳのビット番号［４−３］におけるビット値が“００”であれば、ランダムな時間延長を行わない設定となる。これに対して、そのビット値が“０１”であればショートモードの設定となり、“１０”であればロングモードの設定となる。ここで、ショートモードやロングモードが指定された場合には、例えば遊技制御用マイクロコンピュータ５６０に内蔵されたフリーランカウンタのカウント値を、システムリセットの発生時に遊技制御用マイクロコンピュータ５６０が備える所定の内蔵レジスタ（可変セキュリティ時間用レジスタ）に格納する。そして、初期設定時に可変セキュリティ時間用レジスタの格納値をそのまま用いること、あるいは、その格納値を所定の演算関数（例えばハッシュ関数）に代入して得られた値を用いることなどにより、セキュリティ時間を延長する際の延長時間がランダムに決定されればよい。一例として、内部システムクロックＳＣＬＫの周波数が６．０ＭＨｚである場合には、ショートモードにおいて０〜６８０μｓ（マイクロ秒）の範囲で延長時間がランダムに決定され、ロングモードにおいて０〜３４８，１６０μｓの範囲で延長時間がランダムに決定される。また、他の一例として、内部システムクロックＳＣＬＫの周波数が１０．０ＭＨｚである場合には、ショートモードにおいて０〜４０８μｓの範囲で延長時間がランダムに決定され、ロングモードにおいて０〜２０８，８９６μｓの範囲で延長時間がランダムに決定される。可変セキュリティ時間用レジスタは、例えば遊技制御用マイクロコンピュータ５６０のＲＡＭ５５におけるバックアップ領域といった、主基板３１におけるバックアップ箇所と共通のバックアップ電源を用いてバックアップされるものであればよい。あるいは、可変セキュリティ時間用レジスタは、ＲＡＭ５５におけるバックアップ領域などに用いられるバックアップ電源とは別個に設けられた電源によりバックアップされてもよい。こうして、可変セキュリティ時間用レジスタがバックアップ電源によってバックアップされることで、電力供給が停止した場合でも、所定期間は可変セキュリティ時間用レジスタの格納値が保存されることになる。なお、フリーランカウンタにおけるカウント値を読み出して可変セキュリティ時間用レジスタに格納するタイミングは、システムリセットの発生時に限定されず、あらかじめ定められた任意のタイミングとしてもよい。あるいは、フリーランカウンタをバックアップ電源によってバックアップしておき、初期設定時にフリーランカウンタから読み出した格納値を用いてセキュリティ時間を延長する際の延長時間がランダムに決定されてもよい。
また、セキュリティ時間設定ＫＳＥＳのビット番号［４−３］におけるビット値によりショートモードまたはロングモードを設定するとともに、セキュリティ時間設定ＫＳＥＳのビット番号［２−０］におけるビット値を“０００”以外とすることにより固定時間に加える延長時間を設定することもできる。この場合には、ビット番号［２−０］におけるビット値に対応した延長時間と、ビット番号［４−３］におけるビット値にもとづいてランダムに決定された延長時間との双方が、固定時間に加算されて、遊技制御用マイクロコンピュータ５６０がセキュリティモードとなるセキュリティ時間が決定されることになる。
図９に示す遊技制御用マイクロコンピュータ５６０が備える外部バスインタフェース５０１は、遊技制御用マイクロコンピュータ５６０を構成するチップの外部バスと内部バスとのインタフェース機能や、アドレスバス、データバスおよび各制御信号の方向制御機能などを有するバスインタフェースである。例えば、外部バスインタフェース５０１は、遊技制御用マイクロコンピュータ５６０に外付けされた外部メモリや外部入出力装置などに接続され、これらの外部装置との間でアドレス信号やデータ信号、各種の制御信号などを送受信するものであればよい。この実施の形態において、外部バスインタフェース５０１には、内部リソースアクセス制御回路５０１Ａが含まれている。
内部リソースアクセス制御回路５０１Ａは、外部バスインタフェース５０１を介した外部装置から遊技制御用マイクロコンピュータ５６０の内部データに対するアクセスを制御して、例えばＲＯＭ５４に記憶されたゲーム制御用プログラム（遊技制御処理プログラム）や固定データといった、内部データの不適切な外部読出を制限するための回路である。ここで、外部バスインタフェース５０１には、例えばインサーキットエミュレータ（ＩＣＥ；InCircuit Emulator）といった回路解析装置が、外部装置として接続されることがある。
一例として、ＲＯＭ５４のプログラム管理エリアに記憶されたヘッダＫＨＤＲの内容に応じて、ＲＯＭ５４における記憶データの読み出しを禁止するか許可するかを切り替えられるようにする。例えば、ヘッダＫＨＤＲがバス出力マスク無効データとなっている場合には、外部装置によるＲＯＭ５４の読み出しを可能にして、内部データの外部読出を許可する。これに対して、ヘッダＫＨＤＲがバス出力マスク有効データとなっている場合には、例えば外部バスインタフェース５０１におけるアドレスバス出力、データバス出力および制御信号出力にマスクをかけることなどにより、外部装置からＲＯＭ５４の読み出しを不能にして、内部データの外部読出を禁止する。この場合、外部バスインタフェース５０１に接続された外部装置から内部データの読み出しが要求されたときには、あらかじめ定められた固定値を出力することで、外部装置からは内部データを読み出すことができないようにする。また、ヘッダＫＨＤＲがＲＯＭ読出禁止データとなっている場合には、ＲＯＭ５４自体を読出不能として、ＲＯＭ５４における記憶データの読み出しを防止してもよい。そして、例えば製造段階のＲＯＭでは、ヘッダＫＨＤＲをＲＯＭ読出禁止データとすることで、ＲＯＭ自体を読出不能としておき、開発用ＲＯＭとするのであればバス出力マスク無効データをヘッダＫＨＤＲに書き込むことで、外部装置による内部データの検証を可能にする。これに対して、量産用ＲＯＭとするのであればバス出力マスク有効データをヘッダＫＨＤＲに書き込むことで、ＣＰＵ５６などによる遊技制御用マイクロコンピュータ５６０の内部におけるＲＯＭ５４の読み出しは可能とする一方で、外部装置によるＲＯＭ５４の読み出しはできないようにすればよい。
他の一例として、内部リソースアクセス制御回路５０１Ａは、ＲＯＭ５４における記憶データの全部または一部といった、遊技制御用マイクロコンピュータ５６０の内部データの読み出しが、外部バスインタフェース５０１に接続された外部装置から要求されたことを検出する。この読出要求を検出したときに、内部リソースアクセス制御回路５０１Ａは、遊技制御用マイクロコンピュータ５６０の内部データの読み出しを許可するか否かの判定を行う。例えば、ＲＯＭ５４における記憶データの全部または一部に暗号化処理が施されているものとする。この場合、内部リソースアクセス制御回路５０１Ａは、外部装置からの読出要求がＲＯＭ５４に記憶された暗号化処理プログラムや鍵データ等に対する読出要求であれば、この読出要求を拒否して、遊技制御用マイクロコンピュータ５６０の内部データの読み出しを禁止する。外部バスインタフェース５０１では、ＲＯＭ５４の記憶データが出力される出力ポートと、内部バスとの間にスイッチ素子を設け、内部リソースアクセス制御回路５０１Ａが内部データの読み出しを禁止した場合には、このスイッチ素子をオフ状態とするように制御すればよい。このように、内部リソースアクセス制御回路５０１Ａは、外部装置からの読出要求が所定の内部データ（例えばＲＯＭ５４の所定領域）の読み出しを要求するものであるか否かに応じて、内部データの読み出しを禁止するか許可するかを決定するようにしてもよい。
あるいは、内部リソースアクセス制御回路５０１Ａは、内部データの読出要求を検出したときに、所定の認証コードが外部装置から入力されたか否かを判定してもよい。この場合には、例えば内部リソースアクセス制御回路５０１Ａの内部あるいはＲＯＭ５４の所定領域に、認証コードとなる所定のコードパターンがあらかじめ記憶されていればよい。そして、外部装置から認証コードが入力されたときには、この認証コードを内部記憶された認証コードと比較して、一致すれば読出要求を受容して、遊技制御用マイクロコンピュータ５６０の内部データの読み出しを許可する。これに対して、外部装置から入力された認証コードが内部記憶された認証コードと一致しない場合には、読出要求を拒否して、遊技制御用マイクロコンピュータ５６０の内部データの読み出しを禁止する。このように、内部リソースアクセス制御回路５０１Ａは、外部装置から入力された認証コードが内部記憶された認証コードと一致するか否かに応じて、内部データの読み出しを禁止するか許可するかを決定するようにしてもよい。これにより、検査機関などがあらかじめ知得した正しい認証コードを用いて、遊技制御用マイクロコンピュータ５６０の内部データを損なうことなく読み出すことができ、内部データの正当性を適切に検査することなどが可能になる。
さらに他の一例として、内部リソースアクセス制御回路５０１Ａに読出禁止フラグを設け、読出禁止フラグがオン状態であれば外部装置によるＲＯＭ５４の読み出しを禁止する。その一方で、読出禁止フラグがオフ状態であるときには、外部装置によるＲＯＭ５４の読み出しが許可される。ここで、読出禁止フラグは、初期状態ではオフ状態であるが、読出禁止フラグを一旦オン状態とした後には、読出禁止フラグをクリアしてオフ状態に復帰させることができないように構成されていればよい。すなわち、読出禁止フラグはオフ状態からオン状態に不可逆的に変更することが可能とされている。例えば、内部リソースアクセス制御回路５０１Ａには、読出禁止フラグをクリアしてオフ状態とする機能が設けられておらず、どのような命令によっても読出禁止フラグをクリアすることができないように設定されていればよい。そして、内部リソースアクセス制御回路５０１Ａは、外部装置からＲＯＭ５４における記憶データといった遊技制御用マイクロコンピュータ５６０の内部データの読み出しが要求されたときに、読出禁止フラグがオンであるか否かを判定する。このとき、読出禁止フラグがオンであれば、外部装置からの読出要求を拒否して、遊技制御用マイクロコンピュータ５６０の内部データの読み出しを禁止する。他方、読出禁止フラグがオフであれば、外部装置からの読出要求を受容して、遊技制御用マイクロコンピュータ５６０の内部データの読み出しを許可にする。このような構成であれば、ゲーム制御用の遊技制御処理プログラムを作成してＲＯＭ５４に格納する提供者においては、読出禁止フラグがオフとなっている状態でデバッグの終了したプログラムをＲＯＭ５４から外部装置に読み込むことができる。そして、デバッグの作業が終了した後に出荷する際には、読出禁止フラグをオン状態にセットすることにより、それ以後はＲＯＭ５４の外部読出を制限することができ、パチンコ遊技機１の使用者などによるＲＯＭ５４の読出を防止することができる。このように、内部リソースアクセス制御回路５０１Ａは、読出禁止フラグといった内部フラグがオフであるかオンであるかに応じて、内部データの読み出しを禁止するか許可するかを決定するようにしてもよい。
なお、読出禁止フラグを不可逆に設定するのではなく、オン状態からオフ状態に変更することも可能とする一方で、読出禁止フラグをオン状態からオフ状態に変更して内部データの読み出しが許可されるときには、ＲＯＭ５４の記憶データを消去（例えばフラッシュ消去など）することにより、ＲＯＭ５４の外部読出を制限するようにしてもよい。
遊技制御用マイクロコンピュータ５６０が備えるクロック回路５０２は、例えば制御用外部クロック端子ＥＸＣに入力される発振信号を２分周することなどにより、内部システムクロックＳＣＬＫを生成する回路である。この実施の形態では、制御用外部クロック端子ＥＸＣに制御用クロック生成回路１１１が生成した制御用クロックＣＣＬＫが入力される。クロック回路５０２により生成された内部システムクロックＳＣＬＫは、例えばＣＰＵ５６といった、遊技制御用マイクロコンピュータ５６０において遊技の進行を制御する各種回路に供給される。また、内部システムクロックＳＣＬＫは、乱数回路５０９にも供給され、乱数用クロック生成回路１１２から供給される乱数用クロックＲＣＬＫの周波数を監視するために用いられる。さらに、内部システムクロックＳＣＬＫは、クロック回路５０２に接続されたシステムクロック出力端子ＣＬＫＯから、遊技制御用マイクロコンピュータ５６０の外部へと出力されてもよい。なお、内部システムクロックＳＣＬＫは、遊技制御用マイクロコンピュータ５６０の外部へは出力されないことが望ましい。このように、内部システムクロックＳＣＬＫの外部出力を制限することにより、遊技制御用マイクロコンピュータ５６０の内部回路（ＣＰＵ５６など）の動作周期を外部から特定することが困難になり、乱数値となる数値データをソフトウェアにより更新する場合に、乱数値の更新周期が外部から特定されてしまうことを防止できる。
遊技制御用マイクロコンピュータ５６０が備える固有情報記憶回路５０３は、例えば遊技制御用マイクロコンピュータ５６０の内部情報となる複数種類の固有情報を記憶する回路である。一例として、固有情報記憶回路５０３は、ＲＯＭコード、チップ個別ナンバー、ＩＤナンバーといった３種類の固有情報を記憶する。ＲＯＭ５４コードは、ＲＯＭ５４の所定領域における記憶データから生成される４バイトの数値であり、生成方法の異なる４つの数値が準備されればよい。チップ個別ナンバーは、遊技制御用マイクロコンピュータ５６０の製造時に付与される４バイトの番号であり、遊技制御用マイクロコンピュータ５６０を構成するチップ毎に異なる数値を示している。ＩＤナンバーは、遊技制御用マイクロコンピュータ５６０の製造時に付与される８バイトの番号であり、遊技制御用マイクロコンピュータ５６０を構成するチップ毎に異なる数値を示している。ここで、チップ個別ナンバーはユーザプログラムから読み取ることができる一方、ＩＤナンバーはユーザプログラムから読み取ることができないように設定されていればよい。なお、固有情報記憶回路５０３は、例えばＲＯＭ５４の所定領域を用いることなどにより、ＲＯＭ５４に含まれるようにしてもよい。あるいは、固有情報記憶回路５０３は、例えばＣＰＵ５６の内蔵レジスタを用いることなどにより、ＣＰＵ５６に含まれるようにしてもよい。
遊技制御用マイクロコンピュータ５６０が備えるリセット／割込みコントローラ５０４は、遊技制御用マイクロコンピュータ５６０の内部や外部にて発生する各種リセット、割込み要求を制御するためのものである。リセット／割込みコントローラ５０４が制御するリセットには、システムリセットとユーザリセットが含まれている。システムリセットは、外部システムリセット端子ＸＳＲＳＴに一定の期間にわたりローレベル信号が入力されたときに発生するリセットである。ユーザリセットは、ウォッチドッグタイマ（ＷＤＴ）のタイムアウト信号が発生したことや、指定エリア外走行禁止（ＩＡＴ）が発生したことなど、所定の要因により発生するリセットである。
リセット／割込みコントローラ５０４が制御する割込みには、ノンマスカブル割込みＮＭＩとマスカブル割込みＩＮＴが含まれている。ノンマスカブル割込みＮＭＩは、ＣＰＵ５６の割込み禁止状態でも無条件に受け付けられる割込みであり、外部ノンマスカブル割込み端子ＸＮＭＩ（入力ポートＰ４と兼用）に一定の期間にわたりローレベル信号が入力されたときに発生する割込みである。マスカブル割込みＩＮＴは、ＣＰＵ５６の設定命令により、割込み要求の受け付けを許可／禁止できる割込みであり、優先順位設定による多重割込みの実行が可能である。マスカブル割込みＩＮＴの要因としては、外部マスカブル割込み端子ＸＩＮＴ（入力ポートＰ３と兼用）に一定の期間にわたりローレベル信号が入力が入力されたこと、ＣＴＣ５０８に含まれるタイマ回路にてタイムアウトが発生したこと、シリアル通信回路５１１にてデータ受信またはデータ送信による割込み要因が発生したこと、乱数回路５０９にて乱数値となる数値データの取込による割込み要因が発生したことなど、複数種類の割込み要因があらかじめ定められていればよい。
リセット／割込みコントローラ５０４は、図１１（Ｂ）に示すような遊技制御用マイクロコンピュータ５６０が備える内蔵レジスタのうち、割込みマスクレジスタＩＭＲ（アドレス２０２８Ｈ）、割込み待ちモニタレジスタＩＲＲ（アドレス２０２９Ｈ）、割込み中モニタレジスタＩＳＲ（アドレス２０２ＡＨ）、内部情報レジスタＣＩＦ（アドレス２０８ＣＨ）などを用いて、割込みの制御やリセットの管理を行う。割込みマスクレジスタＩＭＲは、互いに異なる複数の要因によるマスカブル割込みＩＮＴのうち、使用するものと使用しないものとを設定するレジスタである。割込み待ちモニタレジスタＩＲＲは、割込み初期設定ＫＩＩＳにより設定されたマスカブル割込み要因のそれぞれについて、マスカブル割込み要求信号の発生状態を確認するレジスタである。割込み中モニタレジスタＩＳＲは、割込み初期設定ＫＩＩＳにより設定されたマスカブル割込み要因のそれぞれについて、マスカブル割込み要求信号の処理状態を確認するレジスタである。内部情報レジスタＣＩＦは、直前に発生したリセット要因を管理したり、乱数用クロックＲＣＬＫの周波数異常を記録したりするためのレジスタである。
図１５（Ａ）は、内部情報レジスタＣＩＦの構成例を示している。図１５（Ｂ）は、内部情報レジスタＣＩＦに格納される内部情報データの各ビットにおける設定内容の一例を示している。内部情報レジスタＣＩＦのビット番号［４］に格納される内部情報データＣＩＦ４は、乱数用クロックＲＣＬＫにおける周波数異常の有無を示す乱数用クロック異常指示である。図１５（Ｂ）に示す例では、乱数用クロックＲＣＬＫの周波数異常が検知されないときに、内部情報データＣＩＦ４のビット値が“０”となる一方、周波数異常が検知されたときには、そのビット値が“１”となる。内部情報レジスタＣＩＦのビット番号［２］に格納される内部情報データＣＩＦ２は、直前に発生したリセット要因がシステムリセットであるか否かを示すシステムリセット指示である。図１５（Ｂ）に示す例では、直前のリセット要因がシステムリセットではないときに（システムリセット未発生）、内部情報データＣＩＦ２のビット値が“０”となる一方、システムリセットであるときには（システムリセット発生）、そのビット値が“１”となる。内部情報データＣＩＦ２を用いた動作の第１例として、電源投入時に遊技制御用マイクロコンピュータ５６０のＣＰＵ５６などが内部情報データＣＩＦ２のビット値をチェックして、そのビット値が“１”（セット）でなければ、通常の電源投入ではないと判断する。このときには、例えば演出制御基板８０に向けて所定の演出制御コマンドを伝送させることなどにより、パチンコ遊技機１における電源投入直後に大当り遊技状態とすることを狙った不正信号の入力行為が行われた可能性がある旨を、演出装置などにより報知させてもよい。また、内部情報データＣＩＦ２を用いた動作の第２例として、パチンコ遊技機１が電源投入時にのみ確変状態を報知し、通常時には確変状態を報知しない場合に、電源投入時に遊技制御用マイクロコンピュータ５６０のＣＰＵ５６などが内部情報データＣＩＦ２のビット値をチェックして、そのビット値が“１”（セット）でなければ、遊技状態の報知を行わないようにしてもよい。
内部情報レジスタＣＩＦのビット番号［１］に格納される内部情報データＣＩＦ１は、直前に発生したリセット要因がウォッチドッグタイマ（ＷＤＴ）のタイムアウトによるユーザリセットであるか否かを示すＷＤＴタイムアウト指示である。図１５（Ｂ）に示す例では、直前のリセット要因がウォッチドッグタイマのタイムアウトによるユーザリセットではないときに（タイムアウト未発生）、内部情報データＣＩＦ１のビット値が“０”となる一方、ウォッチドッグタイマのタイムアウトによるユーザリセットであるときに（タイムアウト発生）、そのビット値が“１”となる。内部情報レジスタＣＩＦのビット番号［０］に格納される内部情報データＣＩＦ０は、直前に発生したリセット要因が指定エリア外走行禁止（ＩＡＴ）によるユーザリセットであるか否かを示すＩＡＴ発生指示である。図１５（Ｂ）に示す例では、直前のリセット要因が指定エリア外走行の発生によるユーザリセットではないときに（ＩＡＴ発生なし）、内部情報データＣＩＦ０のビット値が“０”となる一方、指定エリア外走行の発生によるユーザリセットであるときに（ＩＡＴ発生あり）、そのビット値が“１”となる。
遊技制御用マイクロコンピュータ５６０が備えるＣＰＵ５６は、ＲＯＭ５４から読み出した制御コードにもとづいてユーザプログラム（ゲーム制御用の遊技制御処理プログラム）を実行することにより、パチンコ遊技機１における遊技制御を実行する制御用ＣＰＵである。こうした遊技制御が実行されるときには、ＣＰＵ５６がＲＯＭ５４から固定データを読み出す固定データ読出動作や、ＣＰＵ５６がＲＡＭ５５に各種の変動データを書き込んで一時記憶させる変動データ書込動作、ＣＰＵ５６がＲＡＭ５５に一時記憶されている各種の変動データを読み出す変動データ読出動作、ＣＰＵ５６が外部バスインタフェース５０１やＰＩＰ５１０、シリアル通信回路５１１などを介して遊技制御用マイクロコンピュータ５６０の外部から各種信号の入力を受け付ける受信動作、ＣＰＵ５６が外部バスインタフェース５０１やシリアル通信回路５１１などを介して遊技制御用マイクロコンピュータ５６０の外部へと各種信号を出力する送信動作等も行われる。
このように、遊技制御用マイクロコンピュータ５６０では、ＣＰＵ５６がＲＯＭ５４に格納されているプログラムに従って制御を実行するので、以下、遊技制御用マイクロコンピュータ５６０（またはＣＰＵ５６）が実行する（または処理を行う）ということは、具体的には、ＣＰＵ５６がプログラムに従って制御を実行することである。このことは、主基板３１以外の他の基板に搭載されているマイクロコンピュータについても同様である。
遊技制御用マイクロコンピュータ５６０が備えるＲＯＭ５４には、ユーザプログラム（ゲーム制御用の遊技制御処理プログラム）を示す制御コードや固定データ等が記憶されている。また、ＲＯＭ５４には、セキュリティチェックプログラム５４Ａが記憶されている。ＣＰＵ５６は、パチンコ遊技機１の電源投入やシステムリセットの発生に応じて遊技制御用マイクロコンピュータ５６０がセキュリティモードに移行したときに、ＲＯＭ５４に記憶されたセキュリティチェックプログラム５４Ａを読み出し、ＲＯＭ５４の記憶内容が変更されたか否かを検査するセキュリティチェック処理を実行する。なお、セキュリティチェックプログラム５４Ａは、ＲＯＭ５４とは異なる内蔵メモリに記憶されてもよい。また、セキュリティチェックプログラム５４Ａは、例えば外部バスインタフェース５０１を介して遊技制御用マイクロコンピュータ５６０に外付けされた外部メモリの記憶内容を検査するセキュリティチェック処理に対応したものであってもよい。
遊技制御用マイクロコンピュータ５６０が備えるＲＡＭ５５は、ゲーム制御用のワークエリアを提供する。ここで、ＲＡＭ５５の少なくとも一部は、電源基板９１０において作成されるバックアップ電源によってバックアップされているバックアップＲＡＭであればよい。すなわち、パチンコ遊技機１への電力供給が停止しても、所定期間はＲＡＭ５５の少なくとも一部の内容が保存される。
遊技制御用マイクロコンピュータ５６０が備えるＣＴＣ５０８は、例えば８ビットのプログラマブルタイマを３チャネル（ＰＴＣ０−ＰＴＣ２）内蔵して構成され、リアルタイム割込みの発生や時間計測を可能とするタイマ回路を含んでいる。各プログラマブルタイマＰＴＣ０−ＰＴＣ２は、内部システムクロックＳＣＬＫにもとづいて生成されたカウントクロックの信号変化（例えばハイレベルからローレベルへと変化する立ち下がりタイミング）などに応じて、タイマ値が更新されるものであればよい。また、ＣＴＣ５０８は、例えば８ビットのプログラマブルカウンタを４チャネル（ＰＣＣ０−ＰＣＣ３）内蔵してもよい。各プログラマブルカウンタＰＣＣ０−ＰＣＣ３は、内部システムクロックＳＣＬＫの信号変化、あるいは、プログラマブルカウンタＰＣＣ０−ＰＣＣ３のいずれかにおけるタイムアウトの発生などに応じて、カウント値が更新されるものであればよい。ＣＴＣ５０８は、セキュリティ時間を延長する際の延長時間（可変設定時間）をシステムリセット毎にランダムに決定するために用いられるフリーランカウンタなどを、含んでもよい。あるいは、こうしたフリーランカウンタは、例えばＲＡＭ５５のバックアップ領域といった、ＣＴＣ５０８とは異なる遊技制御用マイクロコンピュータ５６０の内部回路に含まれてもよい。
遊技制御用マイクロコンピュータ５６０が備える乱数回路５０９は、例えば１６ビット乱数といった、所定の更新範囲を有する乱数値となる数値データを生成する回路である。この実施の形態では、乱数回路５０９が生成するハードウェア乱数は、大当りとするか否かを判定するための大当り判定用乱数（ランダムＲ）として用いられる。なお、ＣＰＵ５６は、乱数回路５０９から抽出した数値データにもとづき、乱数回路５０９とは異なるランダムカウンタを用いて、ソフトウェアによって各種の数値データを加工あるいは更新することで、遊技に用いられる乱数値の全部または一部を示す数値データをカウントするようにしてもよい。あるいは、ＣＰＵ５６は、乱数回路５０９を用いることなく、ソフトウェアによって大当り判定用乱数などの乱数値を示す数値データの一部をカウント（更新）するようにしてもよい。一例として、ハードウェアとなる乱数回路５０９からＣＰＵ５６により抽出された数値データを、ソフトウェアにより加工することで、大当り判定用乱数（ランダムＲ）を示す数値データが更新され、それ以外の乱数値（例えば、大当り種別判定用乱数や、変動パターン種別決定用乱数、変動パターン決定用乱数）を示す数値データは、ＣＰＵ５６がランダムカウンタなどを用いてソフトウェアにより更新すればよい。
図１６は、乱数回路５０９の一構成例を示すブロック図である。乱数回路５０９は、図１６に示すように、周波数監視回路５５１、クロック用フリップフロップ５５２、乱数生成回路５５３、スタート値設定回路５５４、フリーランカウンタ５５４Ａ、乱数列変更回路５５５、乱数列変更設定回路５５６、ラッチ用フリップフロップ５５７Ａ、５５７Ｂ、乱数ラッチセレクタ５５８Ａ、５５８Ｂ、乱数値レジスタ５５９Ａ、５５９Ｂを備えて構成される。なお、乱数値レジスタ５５９Ａと乱数値レジスタ５５９Ｂはそれぞれ、図１１（Ｂ）に示すような遊技制御用マイクロコンピュータ５６０の内蔵レジスタに含まれる乱数値レジスタＲ１Ｄ（アドレス２０３８Ｈ−２０３９Ｈ）と乱数値レジスタＲ２Ｄ（アドレス２０３ＡＨ−２０３ＢＨ）に対応している。
周波数監視回路５５１は、乱数用クロック生成回路１１２により生成された乱数用クロックＲＣＬＫの乱数回路５０９に対する入力状態を監視して、その異常発生を検知するための回路である。周波数監視回路５５１は、例えば乱数用外部クロック端子ＥＲＣに入力される発振信号を監視して、内部システムクロックＳＣＬＫとの比較により、セキュリティ時間設定ＫＳＥＳのビット番号［７−６］における設定内容（図１４（Ｂ）参照）に応じた周波数異常を検知したときに、内部情報レジスタＣＩＦのビット番号［４］を“１”にセットする。この実施の形態では、乱数用外部クロック端子ＥＲＣに乱数用クロック生成回路１１２が生成した乱数用クロックＲＣＬＫが入力される。
クロック用フリップフロップ５５２は、例えばＤ型フリップフロップなどを用いて構成され、乱数用外部クロック端子ＥＲＣからの乱数用クロックＲＣＬＫがクロック端子ＣＫに入力される。また、クロック用フリップフロップ５５２では、逆相出力端子（反転出力端子）ＱバーがＤ入力端子に接続されている。そして、正相出力端子（非反転出力端子）Ｑから乱数更新クロックＲＧＫを出力する一方で、逆相出力端子（反転出力端子）Ｑバーからラッチ用クロックＲＣ０を出力する。この場合、クロック用フリップフロップ５５２は、クロック端子ＣＫに入力される乱数用クロックＲＣＬＫにおける信号状態が所定の変化をしたときに、正相出力端子（非反転出力端子）Ｑおよび逆相出力端子（反転出力端子）Ｑバーからの出力信号における信号状態を変化させる。例えば、クロック用フリップフロップ５５２は、乱数用クロックＲＣＬＫの信号状態がローレベルからハイレベルへと変化する立ち上がりのタイミング、あるいは、乱数用クロックＲＣＬＫの信号状態がハイレベルからローレベルへと変化する立ち下がりのタイミングのうち、いずれか一方のタイミングにて、Ｄ入力端子における入力信号を取り込む。このとき、正相出力端子（非反転出力端子）Ｑからは、Ｄ入力端子にて取り込まれた入力信号が反転されることなく出力される一方で、逆相出力端子（反転出力端子）Ｑバーからは、Ｄ入力端子にて取り込まれた入力信号が反転されて出力される。こうして、クロック用フリップフロップ５５２の正相出力端子（非反転出力端子）Ｑからは乱数用クロックＲＣＬＫにおける発振周波数（例えば２０ＭＨｚ）の１／２となる発振周波数（例えば１０ＭＨｚ）を有する乱数更新クロックＲＧＫが出力される一方、逆相出力端子（反転出力端子）Ｑバーからは乱数更新クロックＲＧＫの逆相信号（反転信号）、すなわち乱数更新クロックＲＧＫと同一周波数で乱数更新クロックＲＧＫとは位相がπ（＝１８０°）だけ異なるラッチ用クロックＲＣ０が出力される。
クロック用フリップフロップ５５２から出力された乱数更新クロックＲＧＫは、乱数生成回路５５３のクロック端子に入力されて、乱数生成回路５５３におけるカウント値の歩進に用いられる。また、クロック用フリップフロップ５５２から出力されたラッチ用クロックＲＣ０は、分岐点ＢＲ１にてラッチ用クロックＲＣ１とラッチ用クロックＲＣ２とに分岐される。したがって、ラッチ用クロックＲＣ１とラッチ用クロックＲＣ２とは、互いに同一の発振周波数を有し、互いに共通の周期で信号状態が変化することになる。ここで、ラッチ用クロックＲＣ１やラッチ用クロックＲＣ２における信号状態の変化としては、例えばローレベルからハイレベルへと変化する立ち上がりや、ハイレベルからローレベルへと変化する立ち下がりなどがある。ラッチ用クロックＲＣ１は、ラッチ用フリップフロップ５５７Ａのクロック端子ＣＫに入力されて、始動入賞時ラッチ信号ＳＬ１の生成に用いられる乱数取得用クロックとなる。ラッチ用クロックＲＣ２は、ラッチ用フリップフロップ５５７Ｂのクロック端子ＣＫに入力されて、始動入賞時ラッチ信号ＳＬ２の生成に用いられる乱数取得用クロックとなる。
ここで、乱数用クロックＲＣＬＫの発振周波数と、制御用クロック生成回路１１１によって生成される制御用クロックＣＣＬＫの発振周波数とは、互いに異なる周波数となっており、また、いずれか一方の発振周波数が他方の発振周波数の整数倍になることがない。一例として、制御用クロックＣＣＬＫの発振周波数が１１．０ＭＨｚである一方で、乱数用クロックＲＣＬＫの発振周波数は９．７ＭＨｚであればよい。そのため、乱数更新クロックＲＧＫやラッチ用クロックＲＣ１、ＲＣ２はいずれも、ＣＰＵ５６に供給される制御用クロックＣＣＬＫとは異なる周期で信号状態が変化する発振信号となる。すなわち、クロック用フリップフロップ５５２は、乱数用クロック生成回路１１２によって生成された乱数用クロックＲＣＬＫにもとづき、カウント値を更新するための乱数更新クロックＲＧＫや、複数の乱数取得用クロックとなるラッチ用クロックＲＣ１、ＲＣ２として、制御用クロックＣＣＬＫや内部システムクロックＳＣＬＫ（制御用クロックＣＣＬＫを２分周したもの）とは異なる周期で信号状態が変化する発振信号を生成する。
乱数生成回路５５３は、例えば１６ビットのカウンタなどから構成され、クロック用フリップフロップ５５２から出力される乱数更新クロックＲＧＫなどの入力にもとづき、数値データを更新可能な所定の範囲において所定の初期値から所定の最終値まで循環的に更新する回路である。例えば乱数生成回路５５３は、所定のクロック端子への入力信号である乱数更新クロックＲＧＫにおける立ち下がりエッジに応答して、「０」から「６５５３５」までの範囲内で設定された初期値から「６５５３５」まで１ずつ加算するように数値データをカウントアップして行く。そして、「６５５３５」までカウントアップした後には、「０」から初期値よりも１小さい最終値となる数値まで１ずつ加算するようにカウントアップすることで、数値データを循環的に更新する。
スタート値設定回路５５４は、第２乱数初期設定ＫＲＳ２のビット番号［１−０］におけるビット値（図１３（Ｂ）参照）に応じて、乱数生成回路５５３により生成されるカウント値におけるスタート値を設定する。例えば、スタート値設定回路５５４は、第２乱数初期設定ＫＲＳ２のビット番号［１−０］が“００”であればスタート値をデフォルト値である「００００Ｈ」に設定し、“１０”であればＩＤナンバーにもとづく値に設定し、“０１”であればシステムリセット毎に変更されるフリーランカウンタ５５４Ａにおけるカウント値にもとづく値に設定し、“１１”であればＩＤナンバーとフリーランカウンタ５５４Ａにおけるカウント値とにもとづく値に設定する。図１６に示す構成例では、乱数回路５０９にフリーランカウンタ５５４Ａが内蔵されている。そして、スタート値をシステムリセット毎に変更する場合には、初期設定時にフリーランカウンタ５５４Ａのカウント値をそのまま用いること、あるいは、そのカウント値を所定の演算関数（例えばハッシュ関数）に代入して得られた値を用いることなどにより、スタート値がランダムに決定されればよい。フリーランカウンタ５５４Ａは、例えば遊技制御用マイクロコンピュータ５６０のＲＡＭ５５におけるバックアップ領域といった、主基板３１におけるバックアップ箇所と共通のバックアップ電源を用いてバックアップされるものであればよい。あるいは、フリーランカウンタ５５４Ａは、ＲＡＭ５５におけるバックアップ領域などに用いられるバックアップ電源とは別個に設けられた電源によりバックアップされてもよい。こうして、フリーランカウンタ５５４Ａがバックアップ電源によってバックアップされることで、電力供給が停止した場合でも、所定期間はフリーランカウンタ５５４Ａにおけるカウント値が保存されることになる。
フリーランカウンタ５５４Ａがバックアップ電源によってバックアップされるものに限定されず、例えばシステムリセットの発生時にフリーランカウンタ５５４Ａのカウント値を所定の内蔵レジスタ（例えば乱数スタート値用レジスタ）に格納し、この内蔵レジスタがバックアップ電源によってバックアップされるようにしてもよい。そして、初期設定時に乱数スタート値用レジスタの格納値をそのまま用いること、あるいは、その格納値を所定の演算関数に代入して得られた値を用いることなどにより、スタート値がランダムに決定されてもよい。この場合、フリーランカウンタ５５４Ａにおけるカウント値を読み出して乱数スタート値用レジスタに格納するタイミングは、システムリセットの発生時に限定されず、あらかじめ定められた任意のタイミングとしてもよい。フリーランカウンタ５５４Ａは、乱数回路５０９に内蔵されて数値データのスタート値をランダムに決定するために用いられる専用のフリーランカウンタであってもよい。すなわち、フリーランカウンタ５５４Ａは、セキュリティ時間を延長する際に延長時間のランダムな決定に用いられるフリーランカウンタとは別個の構成として設けられたものであってもよい。あるいは、フリーランカウンタ５５４Ａとして、遊技制御用マイクロコンピュータ５６０には内蔵されるが乱数回路５０９の外部に設けられて、セキュリティ時間を延長する際に延長時間のランダムな決定に用いられるフリーランカウンタと共通のものを用いてもよい。この場合には、数値データのスタート値を決定する処理と、セキュリティ時間中の延長時間をランダムに決定する処理とにおいて、例えばカウント値を代入する演算関数を互いに異ならせること、あるいは、一方の決定処理ではカウント値をそのまま用いるのに対して他方の決定処理ではカウント値を所定の演算関数に代入して得られた値を用いることなどにより、スタート値の決定手法と延長時間の決定手法とを異ならせてもよい。
このように、フリーランカウンタ５５４Ａは、乱数回路５０９に内蔵されるものに限定されず、例えばＣＴＣ５０８に含まれるものでもよい。あるいは、例えばＲＡＭ５５のバックアップ領域といった、ＣＴＣ５０８とは異なる遊技制御用マイクロコンピュータ５６０の内部回路に含まれてもよい。また、フリーランカウンタ５５４Ａは、セキュリティ時間を延長する際の延長時間をシステムリセット毎にランダムに決定するために用いられるフリーランカウンタと、同一のカウンタであってもよいし、別個に設けられたカウンタであってもよい。
乱数列変更回路５５５は、乱数生成回路５５３により生成された数値データの順列を所定の乱数更新規則に従った順列に変更可能とする回路である。例えば、乱数列変更回路５５５は、乱数生成回路５５３から出力される数値データにおけるビットの入れ替えや転置などのビットスクランブル処理を実行する。また、乱数列変更回路５５５は、例えばビットスクランブル処理に用いるビットスクランブル用キーやビットスクランブルテーブルを変更することなどにより、数値データの順列を変更することができる。
乱数列変更設定回路５５６は、第１乱数初期設定ＫＲＳ１のビット番号［１−０］におけるビット値（図１３（Ａ）参照）などに応じて、乱数列変更回路５５５における乱数更新規則を変更する設定を行うための回路である。例えば、乱数列変更設定回路５５６は、第１乱数初期設定ＫＲＳ１のビット番号［１−０］が“００”であれば２周目以降も乱数更新規則を変更しない設定とする一方、“０１”であれば２周目以降はソフトウェアでの変更要求に応じて乱数更新規則を変更し、“１０”であれば自動で乱数更新規則を変更する。
乱数列変更回路５５６は、第１乱数初期設定ＫＲＳ１のビット番号［１−０］が“０１”であることに対応してソフトウェアによる乱数更新規則の変更を行う場合に、図１１（Ｂ）に示すような遊技制御用マイクロコンピュータ５６０が備える内蔵レジスタのうち、乱数列変更レジスタＲＤＳＣ（アドレス２０３４Ｈ）を用いて、乱数更新規則の変更を制御する。図１７（Ａ）は、乱数列変更レジスタＲＤＳＣの構成例を示している。図１７（Ｂ）は、乱数列変更レジスタＲＤＳＣに格納される乱数列変更要求データの各ビットにおける設定内容の一例を示している。乱数列変更レジスタＲＤＳＣのビット番号［０］に格納される乱数列変更要求データＲＤＳＣ０は、乱数更新規則をソフトウェアにより変更する場合に、乱数列の変更要求の有無を示している。図１７（Ｂ）に示す例では、ソフトウェアにより乱数列の変更要求がないときに、乱数列変更要求データＲＤＳＣ０のビット値が“０”となる一方、乱数列の変更要求があったときには、そのビット値が“１”となる。
図１８は、乱数更新規則をソフトウェアにより変更する場合の動作例を示している。この場合、乱数生成回路５５３から出力されるカウント値順列ＲＣＮが所定の初期値から所定の最終値まで循環的に更新されたときに、乱数列変更要求データＲＤＳＣ０が“１”であることに応答して、乱数更新規則を変更する。図１８に示す動作例では、始めに乱数列変更回路５５５から出力される乱数列ＲＳＮが、「０→１→…→６５５３５」となっている。この後、ＣＰＵ５６がＲＯＭ５４に格納されたユーザプログラムを実行することによって、所定のタイミングで乱数列変更レジスタＲＤＳＣのビット番号［０］に“１”が書き込まれたものとする。
そして、第１乱数初期設定ＫＲＳ１のビット番号［１−０］が“０１”であることに対応して、乱数列変更設定回路５５６が乱数列変更要求データＲＤＳＣ０を読み出し、そのビット値が“１”であることに応答して、乱数更新規則を変更するための設定を行う。このとき、乱数列変更設定回路５５６は、乱数生成回路５５３から出力されたカウント値順列ＲＣＮが所定の最終値に達したことに応じて、例えばあらかじめ用意された複数種類の乱数更新規則のいずれかを選択することなどにより、乱数更新規則を変更する。図１８に示す動作例では、乱数列変更回路５５５が乱数生成回路５５３から出力されたカウント値順列ＲＣＮにおける最終値に対応する数値データ「６５５３５」を出力した後、乱数列変更要求データＲＤＳＣ０に応じて乱数更新規則を変更する。その後、乱数列変更回路５５５は、変更後の乱数更新規則に従った乱数列ＲＳＮとして、「６５５３５→６５５３４→…→０」を出力する。乱数列変更レジスタＲＤＳＣは、乱数列変更設定回路５５６により乱数列変更要求データＲＤＳＣ０が読み出されたときに初期化される。そのため、再び乱数列変更レジスタＲＤＳＣのビット番号［０］にビット値“１”が書き込まれるまでは、乱数列変更回路５５５から出力される乱数列ＲＳＮが、「６５５３５→６５５３４→…→０」となる。
ＣＰＵ５６がＲＯＭ５４に格納されたユーザプログラムを実行することによって、乱数列変更レジスタＲＤＳＣのビット番号［０］に再びビット値“１”が書き込まれると、乱数更新規則が再度変更される。図１８に示す動作例では、乱数列変更回路５５５が乱数列ＲＳＮにおける最終値に対応する数値データ「０」を出力したときに、乱数列変更要求データＲＤＳＣ０としてビット値“１”が書き込まれたことに応じて乱数更新規則を変更する。その後、乱数列変更回路５５５は、変更後の乱数更新規則に従った乱数列ＲＳＮとして、「０→２→…→６５５３４→１→…→６５５３５」を出力する。
図１９は、乱数更新規則を自動で変更する場合の動作例を示している。この場合、乱数生成回路５５３から出力されるカウント値順列ＲＣＮが所定の初期値から所定の最終値まで循環的に更新されたことに応じて、乱数列変更設定回路５５６が自動的に乱数更新規則を変更する。図１９に示す動作例では、始めに乱数列変更回路５５５から出力される乱数列ＲＳＮが、「０→１→…→６５５３５」となっている。
そして、乱数変更回路５５５から出力された乱数列ＲＳＮが所定の最終値に達したときに、乱数列変更設定回路５５６は、あらかじめ用意された複数種類の更新規則のうちからあらかじめ定められた順序に従って更新規則を選択することにより、更新規則を変更するようにしてもよい。あるいは、乱数列変更設定回路５５６は、複数種類の更新規則のうちから任意の更新規則を選択することにより、更新規則を変更するようにしてもよい。図１９に示す動作例では、１回目の乱数更新規則の変更により、乱数列変更回路５５５から出力される乱数列ＲＳＮが、「６５５３５→６５５３４→…→０」となる。その後、２回目の乱数更新規則の変更により、乱数列変更回路５５５から出力される乱数列ＲＳＮは、「０→２→…→６５５３４→１→…→６５５３５」となる。図１９に示す動作例では、３回目の乱数更新規則の変更により、乱数列変更回路５５５から出力される乱数列ＲＳＮは、「６５５３４→０→…→３２７６８」となる。４回目の乱数更新規則の変更が行われたときには、乱数列変更回路５５５から出力される乱数列ＲＳＮが、「１６３８３→４９１５１→…→４９１５０」となる。５回目の乱数更新規則の変更が行われたときには、乱数列変更回路５５５から出力される乱数列ＲＳＮが、「４→３→…→４６５５３１」となる。
このように、乱数列変更回路５５５は、乱数生成回路５５３から出力されたカウント値順列ＲＣＮを、乱数列変更設定回路５５６の設定によりあらかじめ定められた乱数更新規則にもとづいて変更することで、数値データを所定手順により更新した乱数列ＲＳＮを出力することができる。
ラッチ用フリップフロップ５５７Ａ、５５７Ｂはそれぞれ、例えばＤ型フリップフロップなどを用いて構成される。ラッチ用フリップフロップ５５７Ａでは、Ｄ入力端子にＰＩＰ５１０が備える入力ポートＰ０からの配線が接続され、クロック端子ＣＫにラッチ用クロックＲＣ１を伝送する配線が接続されている。この実施の形態では、入力ポートＰ０に始動口スイッチ１４ａからの始動入賞信号ＳＳが入力される。ラッチ用フリップフロップ５５７Ａは、ラッチ用クロックＲＣ１の立ち下がりエッジなどに応答して、始動入賞信号ＳＳを取り込み、始動入賞時ラッチ信号ＳＬ１として出力する。これにより、ラッチ用フリップフロップ５５７Ａでは、ラッチ用クロックＲＣ１の立ち下がりエッジに同期して、始動入賞信号ＳＳが始動入賞時ラッチ信号ＳＬ１として出力される。ラッチ用フリップフロップ５５７Ｂでは、Ｄ入力端子にＰＩＰ５１０が備える入力ポートＰ１からの配線が接続され、クロック端子ＣＫにラッチ用クロックＲＣ２を伝送する配線が接続されている。この実施の形態では、入力ポートＰ１にも始動口スイッチ１４ａからの始動入賞信号ＳＳが入力される。ラッチ用フリップフロップ５５７Ｂは、ラッチ用クロックＲＣ２の立ち下がりエッジなどに応答して、始動入賞信号ＳＳを取り込み、始動入賞時ラッチ信号ＳＬ２として出力する。これにより、ラッチ用フリップフロップ５５７Ｂでは、ラッチ用クロックＲＣ２の立ち下がりエッジに同期して、始動入賞信号ＳＳが始動入賞時ラッチ信号ＳＬ２として出力される。なお、例えば、遊技機が２つの始動入賞口を備える場合には、一方の始動口スイッチからの始動入賞信号が始動入賞時ラッチ信号ＳＬ１として出力され、他方の始動口スイッチからの始動入賞信号が始動入賞時ラッチ信号ＳＬ２として出力されるようにしてもよい。
なお、始動入賞信号ＳＳは、始動口スイッチ１４ａから直接伝送されるものに限定されない。一例として、始動口スイッチ１４ａからの出力信号がオン状態となっている時間を計測し、計測した時間が所定の時間（例えば３ｍｓ）になったときに、始動入賞信号ＳＳを出力するタイマ回路を設けてもよい。
乱数ラッチセレクタ５５８Ａは、ラッチ用フリップフロップ５５７Ａから伝送される始動入賞時ラッチ信号ＳＬ１と、ソフトウェアによる乱数ラッチ要求信号とを取り込み、いずれかを乱数ラッチ信号ＬＬ１として選択的に出力する回路である。乱数ラッチセレクタ５５８Ｂは、ラッチ用フリップフロップ５５７Ｂから伝送される始動入賞時ラッチ信号ＳＬ２と、ソフトウェアによる乱数ラッチ要求信号とを取り込み、いずれかを乱数ラッチ信号ＬＬ１として選択的に出力する回路である。乱数ラッチセレクタ５５８Ａと乱数ラッチセレクタ５５８Ｂは、図１１（Ｂ）に示すような遊技制御用マイクロコンピュータ５６０が備える内蔵レジスタのうち、乱数値取込レジスタＲＤＬＴ（アドレス２０３２Ｈ）と、乱数ラッチ選択レジスタＲＤＬＳ（アドレス２０３０Ｈ）とを用いて、乱数ラッチ信号ＬＬ１や乱数ラッチ信号ＬＬ２の出力を制御する。乱数値取込レジスタＲＤＬＴは、乱数列変更回路５５５から出力された乱数列ＲＳＮにおける数値データを、ソフトウェアにより乱数値レジスタ５５９Ａや乱数値レジスタ５５９Ｂに取り込むために用いられるレジスタである。乱数ラッチ選択レジスタＲＤＬＳは、乱数列変更回路５５５から出力された乱数列ＲＳＮにおける数値データを、乱数値レジスタ５５９Ａや乱数値レジスタ５５９Ｂに、ソフトウェアにより取り込むか、入力ポートＰ０、Ｐ１への信号入力により取り込むかの取込方法を示すレジスタである。
図２０（Ａ）は、乱数値取込レジスタＲＤＬＴの構成例を示している。図２０（Ｂ）は、乱数値取込レジスタＲＤＬＴに格納される乱数値取込指定データの各ビットにおける設定内容の一例を示している。乱数値取込レジスタＲＤＬＴのビット番号［１］に格納される乱数値取込指定データＲＤＬＴ１は、乱数値レジスタＲ２Ｄとなる乱数値レジスタ５５９Ｂに対する乱数値取込指定の有無を示している。図２０（Ｂ）に示す例では、ソフトウェアにより乱数値レジスタＲ２Ｄに対する乱数値の取込指定がないときに、乱数値取込指定データＲＤＬＴ１のビット値が“０”となる一方、乱数値の取込指定があったときには、そのビット値が“１”となる。乱数値取込レジスタＲＤＬＴのビット番号［０］に格納される乱数値取込指定データＲＤＬＴ０は、乱数値レジスタＲ１Ｄとなる乱数値レジスタ５５９Ａに対する乱数値取込指定の有無を示している。図２０（Ｂ）に示す例では、ソフトウェアにより乱数値レジスタＲ１Ｄに対する乱数値の取込指定がないときに、乱数値取込指定データＲＤＬＴ０のビット値が“０”となる一方、乱数値の取込指定があったときには、そのビット値が“１”となる。
図２１（Ａ）は、乱数ラッチ選択レジスタＲＤＬＳの構成例を示している。図２１（Ｂ）は、乱数ラッチ選択レジスタＲＤＬＳに格納される乱数ラッチ選択データの各ビットにおける設定内容の一例を示している。乱数ラッチ選択レジスタＲＤＬＳのビット番号［１］に格納される乱数ラッチ選択データＲＤＬＳ１は、乱数値レジスタＲ２Ｄとなる乱数値レジスタ５５９Ｂへの取込方法を示している。図２１（Ｂ）に示す例では、ソフトウェアによる乱数値取込指定データＲＤＬＴ１の書き込みに応じて乱数値となる数値データを乱数値レジスタＲ２Ｄに取り込む場合に、乱数ラッチ選択データＲＤＬＳ１のビット値を“０”とする。これに対して、入力ポートＰ１への信号入力に応じて乱数値となる数値データを乱数値レジスタＲ２Ｄに取り込む場合には、乱数ラッチ選択データＲＤＬＳ１のビット値を“１”とする。乱数ラッチ選択レジスタＲＤＬＳのビット番号［０］に格納される乱数ラッチ選択データＲＤＬＳ０は、乱数値レジスタＲ１Ｄとなる乱数値レジスタ５５９Ａへの取込方法を示している。図２１（Ｂ）に示す例では、ソフトウェアによる乱数値取込指定データＲＤＬＴ０の書き込みに応じて乱数値となる数値データを乱数値レジスタＲ１Ｄに取り込む場合に、乱数ラッチ選択データＲＤＬＳ０のビット値を“０”とする。これに対して、入力ポートＰ０への信号入力に応じて乱数値となる数値データを乱数値レジスタＲ１Ｄに取り込む場合には、乱数ラッチ選択データＲＤＬＳ０のビット値を“１”とする。
乱数値レジスタ５５９Ａ、５５９Ｂはそれぞれ、乱数列変更回路５５５から出力された乱数列ＲＳＮにおける数値データを乱数値として格納するレジスタである。図２２（Ａ）および（Ｂ）は、乱数値レジスタＲ１Ｄとなる乱数値レジスタ５５９Ａの構成例を示している。なお、図２２（Ａ）は、乱数値レジスタＲ１Ｄの下位バイトＲ１Ｄ（Ｌ）を示し、図２２（Ｂ）は、乱数値レジスタＲ１Ｄの上位バイトＲ１Ｄ（Ｈ）を示している。図２２（Ｃ）および（Ｄ）は、乱数値レジスタＲ２Ｄとなる乱数値レジスタ５５９Ｂの構成例を示している。なお、図２２（Ｃ）は、乱数値レジスタＲ２Ｄの下位バイトＲ２Ｄ（Ｌ）を示し、図２２（Ｄ）は、乱数値レジスタＲ２Ｄの上位バイトＲ２Ｄ（Ｈ）を示している。乱数値レジスタ５５９Ａ、５５９Ｂはいずれも１６ビット（２バイト）のレジスタであり、１６ビットの乱数値を格納することができる。
乱数値レジスタ５５９Ａは、乱数ラッチセレクタ５５８Ａから供給される乱数ラッチ信号ＬＬ１がオン状態となったことに応答して、乱数列変更回路５５５から出力された乱数列ＲＳＮにおける数値データを乱数値として取り込んで格納する。乱数値レジスタ５５９Ａは、ＣＰＵ５６から供給されるレジスタリード信号ＲＲＳ１がオン状態となったときに、読出可能（イネーブル）状態となり、格納されている数値データを内部バス等に出力する。これに対して、レジスタリード信号ＲＲＳ１がオフ状態であるときには、常に同じ値（例えば「６５５３５Ｈ」など）を出力して、読出不能（ディセーブル）状態となればよい。また、乱数値レジスタ５５９Ａは、乱数ラッチ信号ＬＬ１がオン状態である場合に、レジスタリード信号ＲＲＳ１を受信不可能な状態となるようにしてもよい。さらに、乱数値レジスタ５５９Ａは、乱数ラッチ信号ＬＬ１がオン状態となるより前にレジスタリード信号ＲＲＳ１がオン状態となっている場合に、乱数ラッチ信号ＬＬ１を受信不可能な状態となるようにしてもよい。
乱数値レジスタ５５９Ｂは、乱数ラッチセレクタ５５８Ｂから供給される乱数ラッチ信号ＬＬ２がオン状態となったことに応答して、乱数列変更回路５５５から出力された乱数列ＲＳＮにおける数値データを乱数値として取り込んで格納する。乱数値レジスタ５５９Ｂは、ＣＰＵ５６から供給されるレジスタリード信号ＲＲＳ２がオン状態となったときに、読出可能（イネーブル）状態となり、格納されている数値データを内部バス等に出力する。これに対して、レジスタリード信号ＲＲＳ２がオフ状態であるときには、常に同じ値（例えば「６５５３５Ｈ」など）を出力して、読出不能（ディセーブル）状態となればよい。また、乱数値レジスタ５５９Ｂは、乱数ラッチ信号ＬＬ２がオン状態である場合に、レジスタリード信号ＲＲＳ２を受信不可能な状態となるようにしてもよい。さらに、乱数値レジスタ５５９Ｂは、乱数ラッチ信号ＬＬ２がオン状態となるより前にレジスタリード信号ＲＲＳ２がオン状態となっている場合に、乱数ラッチ信号ＬＬ２を受信不可能な状態となるようにしてもよい。
乱数値レジスタ５５９Ａと乱数値レジスタ５５９Ｂは、図１１（Ｂ）に示すような遊技制御用マイクロコンピュータ５６０が備える内蔵レジスタのうち、乱数ラッチフラグレジスタＲＤＦＭ（アドレス２０３３Ｈ）と、乱数割込み制御レジスタＲＤＩＣ（アドレス２０３１Ｈ）とを用いて、乱数ラッチ時の動作管理や割込み制御を可能にする。乱数ラッチフラグレジスタＲＤＦＭは、乱数値レジスタ５５９Ａと乱数値レジスタ５５９Ｂのそれぞれに対応して、乱数値となる数値データがラッチされたか否かを示す乱数ラッチフラグを格納するレジスタである。例えば、乱数ラッチフラグレジスタＲＤＦＭでは、乱数値レジスタ５５９Ａと乱数値レジスタ５５９Ｂのそれぞれに対応した乱数ラッチフラグの状態（オンまたはオフ）を示すデータが格納され、乱数値レジスタ５５９Ａや乱数値レジスタ５５９Ｂに数値データが取り込まれて格納されたときに対応する乱数ラッチフラグがオン状態となり新たな数値データの格納が制限される一方、乱数値レジスタ５５９Ａや乱数値レジスタ５５９Ｂに格納された数値データが読み出されたときに対応する乱数ラッチフラグがオフ状態となり新たな数値データの格納が許可される。乱数割込み制御レジスタＲＤＩＣは、乱数値レジスタ５５９Ａや乱数値レジスタ５５９Ｂに乱数値となる数値データがラッチされたときに発生する割込みの許可／禁止を設定するレジスタである。
図２３（Ａ）は、乱数ラッチフラグレジスタＲＤＦＭの構成例を示している。図２３（Ｂ）は、乱数ラッチフラグレジスタＲＤＦＭに格納される乱数ラッチフラグデータの各ビットにおける設定内容の一例を示している。乱数ラッチフラグレジスタＲＤＦＭのビット番号［１］に格納される乱数ラッチフラグデータＲＤＦＭ１は、乱数値レジスタＲ２Ｄとなる乱数値レジスタ５５９Ｂに数値データが取り込まれたか否かを示す乱数ラッチフラグとなる。図２３（Ｂ）に示す例では、乱数値レジスタＲ２Ｄに数値データが取り込まれていないときに（乱数値取込なし）、乱数ラッチフラグデータＲＤＦＭ１のビット値が“０”となって乱数ラッチフラグがオフ状態にクリアされる一方、数値データが取り込まれたときには（乱数値取込あり）、そのビット値が“１”となって乱数ラッチフラグがオン状態にセットされる。乱数ラッチフラグレジスタＲＤＦＭのビット番号［０］に格納される乱数ラッチフラグデータＲＤＦＭ０は、乱数値レジスタＲ１Ｄとなる乱数値レジスタ５５９Ａに数値データが取り込まれたか否かを示す乱数ラッチフラグとなる。図２３（Ｂ）に示す例では、乱数値レジスタＲ１Ｄに数値データが取り込まれていないときに（乱数値取込なし）、乱数ラッチフラグデータＲＤＦＭ０のビット値が“０”となって乱数ラッチフラグがオフ状態にクリアされる一方、数値データが取り込まれたときには（乱数値取込あり）、そのビット値が“１”となって乱数ラッチフラグがオン状態にセットされる。
各乱数ラッチフラグがオンであるときには、各乱数ラッチフラグと対応付けられた乱数値レジスタＲ１Ｄあるいは乱数値レジスタＲ２Ｄにおける新たな数値データの格納が制限（禁止）される。すなわち、乱数値レジスタＲ１Ｄに数値データが取り込まれたか否かを示す乱数ラッチフラグデータＲＤＦＭ０のビット値が“１”となって乱数ラッチフラグがオン状態であるときには、乱数値レジスタＲ１Ｄに格納された数値データを変更することができず、新たな数値データの格納（取り込み）が制限（禁止）される。また、乱数値レジスタＲ２Ｄに乱数値データが取り込まれたか否かを示す乱数ラッチフラグデータＲＤＦＭ１のビット値が“１”となって乱数ラッチフラグがオン状態であるときには、乱数値レジスタＲ２Ｄに格納された数値データを変更することができず、新たな数値データの格納（取り込み）が制限（禁止）される。これに対して、各乱数ラッチフラグがオフであるときには、各乱数ラッチフラグと対応付けられた乱数値レジスタＲ１Ｄあるいは乱数値レジスタＲ２Ｄにおける新たな数値データの格納が許可される。すなわち、乱数ラッチフラグデータＲＤＦＭ０のビット値が“０”となって乱数ラッチフラグがオフ状態であるときには、乱数値レジスタＲ１Ｄに格納された数値データを変更することができ、新たな数値データの格納（取り込み）が許可される。また、乱数ラッチフラグデータＲＤＦＭ１のビット値が“０”となって乱数ラッチフラグがオフ状態であるときには、乱数値レジスタＲ２Ｄに格納された数値データを変更することができ、新たな数値データの格納（取り込み）が許可される。
なお、乱数ラッチフラグデータＲＤＦＭ０や乱数ラッチフラグデータＲＤＦＭ１のビット値は、“０”となることで対応する乱数ラッチフラグがオフ状態にクリアされる一方で“１”となることでオン状態にセットされる正論理のものに限定されず、“１”となることで対応する乱数ラッチフラグがオフ状態となる一方で“０”となることでオン状態となる負論理のものであってもよい。すなわち、各乱数ラッチフラグは、対応する乱数値レジスタＲ１Ｄまたは乱数値レジスタＲ２Ｄに数値データが格納されたときにオン状態となり新たな数値データの格納が制限（禁止）される一方で、対応する乱数値レジスタＲ１Ｄまたは乱数値レジスタＲ２Ｄの読み出しが行われたときにオフ状態となり新たな数値データの格納が許可されるものであればよい。
図２４（Ａ）は、乱数割込み制御レジスタＲＤＩＣの構成例を示している。図２４（Ｂ）は、乱数割込み制御レジスタＲＤＩＣに格納される乱数割込み制御データの各ビットにおける設定内容の一例を示している。乱数割込み制御レジスタＲＤＩＣのビット番号［１］に格納される乱数割込み制御データＲＤＩＣ１は、乱数値レジスタＲ２Ｄとなる乱数値レジスタ５５９Ｂに数値データが取り込まれたときに発生する割込みを、許可するか禁止するかの割込み制御設定を示している。図２４（Ｂ）に示す例では、乱数値レジスタＲ２Ｄへの取込時における割込みを禁止する場合に（割込み禁止）、乱数割込み制御データＲＤＩＣ１のビット値を“０”とする一方、この割込みを許可する場合には（割込み許可）、そのビット値を“１”とする。乱数割込み制御レジスタＲＤＩＣのビット番号［０］に格納される乱数割込み制御データＲＤＩＣ０は、乱数値レジスタＲ１Ｄとなる乱数値レジスタ５５９Ａに数値データが取り込まれたときに発生する割込みを、許可するか禁止するかの割込み制御設定を示している。図２４（Ｂ）に示す例では、乱数値レジスタＲ１Ｄへの取込時における割込みを禁止する場合に（割込み禁止）、乱数割込み制御データＲＤＩＣ０のビット値を“０”とする一方、この割込みを許可する場合には（割込み許可）、そのビット値を“１”とする。
なお、図９に示す構成例では、乱数回路５０９が遊技制御用マイクロコンピュータ５６０に内蔵されている。これに対して、例えば図２５に示すように、乱数回路５０９は、遊技制御用マイクロコンピュータ５６０とは異なる乱数回路チップとして、遊技制御用マイクロコンピュータ５６０に外付けされるものであってもよい。この場合、始動口スイッチ１４ａからの始動入賞信号ＳＳをスイッチ回路１１４の内部にて分岐し、一方を遊技制御用マイクロコンピュータ５６０が備えるＰＩＰ５１０の入力ポートＰ０へと入力させて、他方を乱数回路５０９が備えるラッチ用フリップフロップ５５７Ａ，５５７ＢのＤ入力端子へと入力させればよい。遊技制御用マイクロコンピュータ５６０との間では、例えば遊技制御用マイクロコンピュータ５６０が備えるクロック回路５０２からシステムクロック出力端子ＣＬＫＯを介して出力された内部システムクロックＳＣＬＫを乱数回路５０９が備える周波数監視回路５５１やクロック用フリップフロップ５５２へと入力させたり、遊技制御用マイクロコンピュータ５６０が備える外部バスインタフェース５０１に接続されたアドレスバスやデータバス、制御信号線などを介して、乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄに格納された数値データの読み出しなどが行われたりすればよい。
また、図２５に示すように乱数回路５０９が遊技制御用マイクロコンピュータ５６０に外付けされる場合にも、各乱数ラッチフラグの状態（オン／オフ）に応じて、乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄへの新たな数値データの格納が制限（禁止）あるいは許可されるようにすればよい。図１１（Ｂ）に示す内蔵レジスタのうち、例えば乱数ラッチ選択レジスタＲＤＬＳや乱数割込み制御レジスタＲＤＩＣ、乱数値取込レジスタＲＤＬＴ、乱数ラッチフラグレジスタＲＤＦＭ、乱数列変更レジスタＲＤＳＣ、乱数値レジスタＲ１Ｄ、乱数値レジスタＲ２Ｄといった、乱数回路５０９が使用する各種レジスタは、遊技制御用マイクロコンピュータ５６０には内蔵されず、遊技制御用マイクロコンピュータ５６０に外付けされた乱数回路５０９に内蔵されるようにしてもよい。この場合、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、例えば外部バスインタフェース５０１などを介して、乱数回路５０９に内蔵された各種レジスタの書き込みや読み出しを行うようにすればよい。
図９に示す遊技制御用マイクロコンピュータ５６０が備えるＰＩＰ５１０は、例えば６ビット幅の入力専用ポートであり、専用端子となる入力ポートＰ０〜入力ポートＰ２と、機能兼用端子となる入力ポートＰ３〜入力ポートＰ５とを含んでいる。入力ポートＰ３は、ＣＰＵ５６等に接続される外部マスカブル割込み端子ＸＩＮＴと兼用される。入力ポートＰ４は、ＣＰＵ５６等に接続される外部ノンマスカブル割込み端子ＸＮＭＩと兼用される。入力ポートＰ５は、シリアル通信回路５１１が使用する第１チャネル受信端子ＲＸＡと兼用される。入力ポートＰ３〜入力ポートＰ５の使用設定は、プログラム管理エリアに記憶される機能設定ＫＦＣＳにより指示される。
ＰＩＰ５１０は、図１１（Ｂ）に示すような遊技制御用マイクロコンピュータ５６０が備える内蔵レジスタのうち、入力ポートレジスタＰＩ（アドレス２０９０Ｈ）などを用いて、入力ポートＰ０〜入力ポートＰ５の状態管理等を行う。入力ポートレジスタＰＩは、入力ポートＰ０〜入力ポートＰ５のそれぞれに対応して、外部信号の入力状態を示すビット値が格納されるレジスタである。
図２６（Ａ）は、入力ポートレジスタＰＩの構成例を示している。図２６（Ｂ）は、入力ポートレジスタＰＩに格納される入力ポートデータの各ビットにおける設定内容の一例を示している。入力ポートレジスタＰＩのビット番号［５］に格納される入力ポートデータＰＩ５は、第１チャネル受信端子ＲＸＡと兼用される入力ポートＰ５における端子状態（オン／オフ）を示している。入力ポートレジスタＰＩのビット番号［４］に格納される入力ポートデータＰＩ４は、外部ノンマスカブル割込み端子ＸＮＭＩと兼用される入力ポートＰ４における端子状態（オン／オフ）を示している。入力ポートレジスタＰＩのビット番号［３］に格納される入力ポートデータＰＩ３は、外部マスカブル割込み端子ＸＩＮＴと兼用される入力ポートＰ３における端子状態（オン／オフ）を示している。入力ポートレジスタＰＩのビット番号［２］に格納される入力ポートデータＰＩ２は、入力ポートＰ２における端子状態（オン／オフ）を示している。入力ポートレジスタＰＩのビット番号［１］に格納される入力ポートデータＰＩ１は、入力ポートＰ１における端子状態（オン／オフ）を示している。入力ポートレジスタＰＩのビット番号［０］に格納される入力ポートデータＰＩ０は、入力ポートＰ０における端子状態（オン／オフ）を示している。
次に、シリアル通信回路５１１の構成について説明する。シリアル通信回路５１１は、全二重方式、非同期方式および標準ＮＲＺ（ノンリターンゼロ）符号化を用いたデータフォーマットで、各制御基板（例えば、払出制御基板３７や演出制御基板８０）のマイクロコンピュータとシリアル通信を行う。シリアル通信回路５１１は、各制御基板のマイクロコンピュータに各種データ（例えば、賞球個数コマンドや演出制御コマンド）を送信する送信部と、各制御基板のマイクロコンピュータからの各種データ（例えば、賞球ＡＣＫコマンド）を受信する受信部とを含む。
図２７は、シリアル通信回路５１１の送信部の構成例を示すブロック図である。また、図２８は、シリアル通信回路５１１の受信部の構成例を示すブロック図である。シリアル通信回路５１１は、ボーレートレジスタ７０２、ボーレート生成回路７０３、２つのステータスレジスタ７０５，７０６、３つの制御レジスタ７０７，７０８，７０９、送信データレジスタ７１０、受信データレジスタ７１１、送信用シフトレジスタ７１２、受信用シフトレジスタ７１３、割り込み制御回路７１４、送信フォーマット／パリティ生成回路７１５および受信フォーマット／パリティチェック回路７１６を含む。また、図２７に示すように、シリアル通信回路５１１の送信部は、これらの構成要素のうち、ボーレートレジスタ７０２、ボーレート生成回路７０３、ステータスレジスタＡ７０５、制御レジスタ７０７，７０８，７０９、送信データレジスタ７１０、送信用シフトレジスタ７１２、割り込み制御回路７１４および送信フォーマット／パリティ生成回路７１５によって構成される。また、図２８に示すように、シリアル通信回路５１１の受信部は、これらの構成要素のうち、ボーレートレジスタ７０２、ボーレート生成回路７０３、ステータスレジスタ７０５，７０６、制御レジスタ７０７，７０８，７０９、受信データレジスタ７１１、受信用シフトレジスタ７１３、割り込み制御回路７１４および受信フォーマット／パリティチェック回路７１６によって構成される。
なお、シリアル通信回路５１１において、送信部と受信部とは、実際には、共通の回路を用いて構成される。そして、シリアル通信回路５１１は、上記に示したように、シリアル通信回路５１１の各構成要素を使い分けて用いることによって、送信回路又は受信回路として機能する。
まず、シリアル通信回路５１１が各制御基板が搭載するマイクロコンピュータと送受信するデータのデータフォーマットを説明する。図２９は、シリアル通信回路５１１が各制御基板に搭載されるマイクロコンピュータと送受信するデータのデータフォーマットの例を示す説明図である。図２９に示すように、シリアル通信回路５１１が送受信するデータのデータフォーマットは、スタートビット、データおよびストップビットを１フレームとして構成される。また、シリアル通信回路５１１が送受信するデータのデータ長は、後述するシリアル通信回路設定処理において初期設定を行えば、８ビットまたは９ビットのいずれかに設定できる。図２９（ａ）は、データ長を８ビットに設定した場合のデータフォーマットの例である。また、図２９（ｂ）は、データ長を９ビットに設定した場合のデータフォーマットの例である。
図２９に示すように、シリアル通信回路５１１が送受信するデータのデータフォーマットは、ハイレベル（論理「１」）のアイドルラインのあとに、１フレームの始まりであることを示すスタートビット（論理「０」）を含む。また、データフォーマットは、スタートビットのあとに、８ビットまたは９ビットの送受信データを含む。そして、データフォーマットは、送受信データのあとに、１フレームの終わりであることを示すストップビット（論理「１」）を含む。
シリアル通信回路５１１は、図２９に示すデータフォーマットに従って、送受信データの最下位ビット（ビット０）から先にデータを送受信する。また、後述するシリアル通信回路設定処理において初期設定を行えば、送受信データにパリティビットを付加するように設定することもできる。パリティビットを付加するように設定した場合、送受信データの最上位ビットがパリティビット（奇数パリティまたは偶数パリティ）として用いられる。例えば、データ長を８ビットに設定した場合、送受信データのビット７がパリティビットとして用いられる。また、例えば、データ長を９ビットに設定した場合、送受信データのビット８がパリティビットとして用いられる。
ボーレート生成回路７０３は、クロック回路５０１が出力するクロック信号およびボーレートレジスタ７０２に設定されている設定値（ボーレート設定値ともいう）にもとづいて、シリアル通信回路５１１が用いるボーレートを生成する。この場合、ボーレート生成回路７０３は、クロック信号およびボーレート設定値にもとづいて、所定の計算式を用いてボーレートを求める。例えば、ボーレート生成回路７０３は、式（１）を用いて、シリアル通信回路５１１が用いるボーレートを求める。
ボーレート＝クロック周波数／（ボーレート設定値×１６） 式（１）
図３０は、ボーレートレジスタ７０２の例を示す説明図である。ボーレートレジスタ７０２は、ボーレート生成回路７０３が生成するボーレートの値を指定するための所定の設定値を設定するレジスタである。例えば、ボーレートレジスタ７０２が式（１）を用いてボーレートを求めるものとし、クロック周波数が３ＭＨｚであるとする。この場合、所望の目標ボーレートが１２００ｂｐｓであるとすると、ボーレートレジスタ７０２に設定値「１５６」を設定する。すると、ボーレート生成回路７０３は、クロック周波数「３ＭＨｚ」およびボーレート設定値「１５６」にもとづいて、式（１）を用いて、ボーレート「１２０１．９２ｂｐｓ」を生成する。ボーレートレジスタ７０２は、１６ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、ボーレートレジスタ７０２は、ビット０〜ビット１２が書込および読出ともに可能な状態に構成されている。また、ボーレートレジスタ７０２は、ビット１３〜ビット１５が書込および読出ともに不可能な状態に構成されている。したがって、ボーレートレジスタ７０２のビット１３〜ビット１５に値を書き込む制御を行っても無効とされ、ビット１３〜ビット１５から読み出す値は全て「０（＝０００ｂ）」である。
図３１（Ａ）は、制御レジスタＡ７０７の例を示す説明図である。制御レジスタＡ７０７は、シリアル通信回路５１１の通信フォーマットを設定するレジスタである。この実施の形態では、制御レジスタＡ７０７の各ビットの値が設定されることによって、シリアル通信回路５１１の通信フォーマットが設定される。制御レジスタＡ７０７には、送受信データのデータ形式や各種通信方式等の通信フォーマットを設定するための通信フォーマット設定データが設定される。図３１（Ａ）に示すように、制御レジスタＡ７０７は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、制御レジスタＡ７０７は、ビット０〜ビット４が書込および読出ともに可能な状態に構成されている。また、制御レジスタＡ７０７は、ビット５〜ビット７が書込および読出ともに不可能な状態に構成されている。したがって、制御レジスタＡ７０７のビット５〜ビット７に値を書き込む制御を行っても無効とされ、ビット５〜ビット７から読み出す値は全て「０（＝０００ｂ）」である。
図３１（Ｂ）は、制御レジスタＡ７０７に設定される通信フォーマット設定データの一例の説明図である。図３１（Ｂ）に示すように、制御レジスタＡ７０７のビット４（ビット名「Ｍ」）には、送受信するデータのデータ長を設定するための設定データが設定される。図３１（Ｂ）に示すように、ビット４を「０」に設定することによって、送受信データのデータ長が８ビットに設定される。また、ビット４を「１」に設定することによって、送受信データのデータ長が９ビットに設定される。
制御レジスタＡ７０７のビット３（ビット名「ＷＡＫＥ」）には、スタンバイ状態の受信回路（シリアル通信回路５１１の受信部）をウエイクアップする（オンライン状態にさせる）ウエイクアップ方式を設定するための設定データが設定される。図３１（Ｂ）に示すように、ビット３を「０」に設定することによって、アイドルラインを認識したときにウエイクアップするアイドルラインウエイクアップ方式が設定される。また、ビット３を「１」に設定することによって、所定のアドレスマークを認識することによってウエイクアップするアドレスマークウエイクアップ方式が設定される。
制御レジスタＡ７０７のビット２（ビット名「ＩＬＴ」）には、受信データのアイドルラインの検出方式を選択するための設定データが設定される。図３１（Ｂ）に示すように、ビット２を「０」に設定することによって、受信データに含まれるスタートビットの後からアイドルラインを検出する検出方式が設定される。また、ビット２を「１」に設定することによって、受信データに含まれるストップビットの後からアイドルラインを検出する検出方式が設定される。
制御レジスタＡ７０７のビット１（ビット名「ＰＥ」）には、パリティ機能を使用するか否かを設定するための設定データが設定される。図３１（Ｂ）に示すように、ビット１を「０」に設定することによって、パリティ機能を使用しないように設定される。また、ビット１を「１」に設定することによって、パリティ機能を使用するように設定される。
制御レジスタＡ７０７のビット０（ビット名「ＰＴ」）には、パリティ機能を使用すると設定した場合のパリティの種類を設定するための設定データが設定される。図３１（Ｂ）に示すように、ビット０を「０」に設定することによって、パリティの種類として偶数パリティが設定される。また、ビット０を「１」に設定することによって、パリティの種類として奇数パリティが設定される。
図３２（Ａ）は、制御レジスタＢ７０８の例を示す説明図である。制御レジスタＢ７０８は、シリアル通信回路５１１の割り込み要求を許可するか否かを設定するレジスタである。この実施の形態では、制御レジスタＢ７０８の各ビットの値が設定されることによって、シリアル通信回路５１１からの割り込み要求を許可するか禁止するかが設定される。制御レジスタＢ７０８には、各種割り込み要求を許可するか否かを示す割り込み要求設定データが主として設定される。なお、制御レジスタＢ７０８には、割り込み要求設定データ以外に、シリアル通信回路５１１の各種設定を行うための設定データも設定される。図３２（Ａ）に示すように、制御レジスタＢ７０８は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、制御レジスタＢ７０８は、ビット０〜ビット７が書込および読出ともに可能な状態に構成されている。
図３２（Ｂ）は、制御レジスタＢ７０８に設定される割り込み要求設定データの一例を示す説明図である。図３２（Ｂ）に示すように、制御レジスタＢ７０８のビット７（ビット名「ＴＩＥ」）には、データの送信時に行う割り込み要求である送信割り込み要求を許可するか否かを示す設定データが設定される。図３２（Ｂ）に示すように、ビット７を「０」に設定することによって、送信割り込み要求を禁止するように設定される。また、ビット７を「１」に設定することによって、送信割り込み要求を許可するように設定される。
制御レジスタＢ７０８のビット６（ビット名「ＴＣＩＥ」）には、データの送信完了時に行う割り込み要求である送信完了割り込み要求を許可するか否かを示す設定データが設定される。図３２（Ｂ）に示すように、ビット６を「０」に設定することによって、送信完了割り込み要求を禁止するように設定される。また、ビット６を「１」に設定することによって、送信完了割り込み要求を許可するように設定される。
制御レジスタＢ７０８のビット５（ビット名「ＲＩＥ」）には、データの受信時に行う割り込み要求である受信割り込み要求を許可するか否かを示す設定データが設定される。図３２（Ｂ）に示すように、ビット５を「０」に設定することによって、受信割り込み要求を禁止するように設定される。また、ビット５を「１」に設定することによって、受信割り込み要求を許可するように設定される。
制御レジスタＢ７０８のビット４（ビット名「ＩＬＩＥ」）には、受信データのアイドルラインを検出したときに行う割り込み要求であるアイドルライン割り込み要求を許可するか否かを示す設定データが設定される。図３２（Ｂ）に示すように、ビット４を「０」に設定することによって、アイドルライン割り込み要求を禁止するように設定される。また、ビット４を「１」に設定することによって、アイドルライン割り込み要求を許可するように設定される。
制御レジスタＢ７０８のビット３（ビット名「ＴＥ」）には、送信回路（シリアル通信回路５１１の送信部）を使用するか否かを示す設定データが設定される。図３２（Ｂ）に示すように、ビット３を「０」に設定することによって、送信回路を使用しないように設定される。また、ビット３を「１」に設定することによって、送信回路を使用するように設定される。なお、この実施の形態では、ビット３を「１」に設定することによって、送信回路を使用する設定が行われる。このような設定は、メイン処理の初期設定（例えばステップＳ１５ａ）において行われる。
制御レジスタＢ７０８のビット２（ビット名「ＲＥ」）には、受信回路を使用するか否かを示す設定データが設定される。図３２（Ｂ）に示すように、ビット２を「０」に設定することによって、受信回路を使用しないように設定される。また、ビット２を「１」に設定することによって、受信回路を使用するように設定される。なお、この実施の形態では、ビット２を「１」に設定することによって、受信回路を使用する設定が行われる。このような設定は、メイン処理の初期設定（例えばステップＳ１５ａ）において行われる。
制御レジスタＢ７０８のビット１（ビット名「ＲＷＵ」）には、受信回路のウエイクアップ機能を使用するか否かを示す設定データが設定される。図３２（Ｂ）に示すように、ビット１を「０」に設定することによって、ウエイクアップ機能を使用しないように設定される。また、ビット１を「１」に設定することによって、ウエイクアップ機能を使用するように設定される。
制御レジスタＢ７０８のビット０（ビット名「ＳＢＫ」）には、所定のブレークコード送信機能を使用するか否かを示す設定データが設定される。図３２（Ｂ）に示すように、ビット１を「０」に設定することによって、ブレークコード送信機能を使用しないように設定される。また、ビット１を「１」に設定することによって、ブレークコード送信機能を使用するように設定される。ビット１を「１」に設定すると、シリアル通信回路５１１は、ブレークコード（例えば、「０」を連続して含む信号）を制御基板（払出制御基板３７や演出制御基板８０）が搭載するマイクロコンピュータに送信する。
図３３（Ａ）は、ステータスレジスタＡ７０５の例を示す説明図である。ステータスレジスタＡ７０５は、シリアル通信回路５１１の各種ステータスを確認するためのレジスタである。この実施の形態では、ステータスレジスタＡ７０５の各ビットの値を確認することによって、ＣＰＵ５６は、シリアル通信回路５１１の各種ステータスを確認することができる。図３３（Ａ）に示すように、ステータスレジスタＡ７０５は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、ステータスレジスタＡ７０５は、ビット０〜ビット７が読出のみ可能な状態に構成されている。したがって、ステータスレジスタＡ７０５のビット０〜ビット７に値を書き込む制御を行っても無効とされる。
本実施の形態では、後述するように、送信データレジスタ７１０に送信データが入っていない状態（送信データエンプティ）となったり、送信用シフトレジスタ７１２が格納する送信データの送信を完了すると、割り込み制御回路７１４によって、ステータスレジスタＡ７０５の対応するビットがセットされる。そして、ＣＰＵ５６は、ステータスレジスタＡ７０５にセットされた各ビットの値を読み出す。
図３３（Ｂ）は、ステータスレジスタＡ７０５に格納されるステータス確認データの一例を示す図である。図３３（Ｂ）に示すように、ステータスレジスタＡ７０５のビット７（ビット名「ＴＤＲＥ」）には、送信データレジスタ７１０に送信データが入っていない状態であること（送信データエンプティ）を示す送信データエンプティフラグが格納される。図３３（Ｂ）に示すように、ビット７に「０」が格納されている場合、送信データレジスタ７１０から送信用シフトレジスタ７１２に送信データが未だに転送されておらず、送信データレジスタ７１０に送信データが格納されたままの状態であることを示す。また、ビット７に「０」が格納されている状態では、送信データレジスタにデータが書き込まれない。例えば、ステップＳ５２１１，Ｓ５２３０５ではビット７に「０」が格納されていないことを条件に送信データを設定する。また、ビット７に「１」が格納されている場合、送信データレジスタ７１０から送信用シフトレジスタ７１２に送信データが転送されており、送信データレジスタ７１０に送信データが入っていない状態（送信データエンプティ）であることを示す。
ステータスレジスタＡ７０５のビット６（ビット名「ＴＣ」）には、シリアル通信回路５１１からの送信データの送信を完了した旨を示す送信完了フラグが格納される。図３３（Ｂ）に示すように、ビット６に「０」が格納されている場合、送信用シフトレジスタ７１２が格納する送信データの送信中の状態であり、シリアル通信回路５１１からの送信データの送信が完了していない状態であることを示す。また、ビット６に「１」が格納されている場合、送信用シフトレジスタ７１２が格納する送信データの転送を完了した状態であり、シリアル通信回路５１１からの送信データの送信が完了した状態であることを示す。コマンド格納領域がリングバッファ形式の場合には、ビット６に「１」が格納された状態となれば、コマンドの読出ポインタを更新する。
なお、送信データの送信を完了した状態となり、遊技制御用マイクロコンピュータ５６０は、送信先のマイクロコンピュータからの受信確認信号の待ち状態となる。この実施の形態では、後述する送信時割込の設定が行われると、シリアル通信回路５１１は、送信データの送信完了を検出すると、ステータスレジスタＡ７０５のビット６を「１」にするとともに、受信確認信号の待ち状態になったものとしてＣＰＵ５６に割り込み要求（送信時割り込み要求という）を行う。
ステータスレジスタＡ７０５のビット５（ビット名「ＲＤＲＦ」）には、受信データレジスタ７１１に受信データが格納された状態であること（受信データフル）を示す受信データフルフラグが格納される。図３３（Ｂ）に示すように、ビット５に「０」が格納されている場合、受信データレジスタ７１１に受信データが入っていない状態であることを示す。また、ビット５に「１」が格納されている場合、受信用シフトレジスタ７１３の値が受信データレジスタ７１１に転送され、受信データレジスタ７１１に受信データが格納されている状態であること（受信データフル）を示す。払出制御用マイクロコンピュータ３７０からのコマンドを受信したかどうかは、ビット５に「１」が格納された状態となっているかどうかによって確認される。例えば、ステップＳ５２２１，Ｓ５２４０１，Ｓ５２５０１ではビット５に「０」が格納されていないことを条件にコマンドを受信していると判定する。なお、この実施の形態では、ステータスレジスタＡ７０５のビット５（ＲＤＲＦ）は、遊技制御用マイクロコンピュータ５６０によって受信データレジスタ７１１から受信データが読み出されるとクリアされる。なお、受信データが読み出されたときにステータスレジスタＡ７０５のビット５（ＲＤＲＦ）が自動的にクリアされるように構成されていない場合には、遊技制御用マイクロコンピュータ５６０は、受信データレジスタ７１１から受信データを読み出すごとに、ステータスレジスタＡ７０５のビット５（ＲＤＲＦ）をクリアする処理を行う必要がある。
なお、受信データレジスタ７１１に受信データが格納された状態となると、ＣＰＵ５６は、受信データを受信データレジスタ７１１から読み込んで受信処理を行える状態となる。この実施の形態では、受信時割込の設定が行われると、シリアル通信回路５１１は、受信データフルを検出すると、ステータスレジスタＡ７０５のビット５を「１」にするとともに、受信処理が可能になったものとしてＣＰＵ５６に割り込み要求（受信時割り込み要求という）を行う。
ステータスレジスタＡ７０５のビット４（ビット名「ＩＤＬＥ」）には、受信回路がアイドルラインを検出したことを示すアイドルライン検出フラグが格納される。図３３（Ｂ）に示すように、ビット４に「０」が格納されている場合、シリアル通信回路５１１の受信部がアイドルラインを検出していない状態であることを示す。また、ビット４に「１」が格納されている場合、シリアル通信回路５１１の受信部がアイドルラインを検出した状態であることを示す。
ステータスレジスタＡ７０５のビット３（ビット名「ＯＲ」）には、ＣＰＵ５６が受信データレジスタ７１１が格納する受信データを読み込む前に、受信用シフトレジスタ７１３が次のデータを受信してしまったこと（オーバーラン）を示すオーバーランフラグが格納される。図３３（Ｂ）に示すように、ビット３に「０」が格納されている場合、受信回路がオーバーランを検出していない状態であることを示す。また、ビット３に「１」が格納されている場合、受信回路がオーバーランを検出した状態であることを示す。
なお、オーバーランが発生すると、受信データレジスタ７１１内の受信データが読み込まれる前に受信用シフトレジスタ７１３に次の受信データが格納されてしまうので、受信データが上書きされてしまいＣＰＵ５６が受信データを正しく読み込めなくなってしまう。そのため、各制御基板が搭載するマイクロコンピュータと正しく通信を行えなくなり、ＣＰＵ５６が誤動作をする原因となる。この実施の形態では、シリアル通信回路５１１は、オーバーランを検出すると、ステータスレジスタＡ７０５のビット３を「１」にするとともに、通信時にエラーが発生したものとしてＣＰＵ５６に割り込み要求を行う。
ステータスレジスタＡ７０５のビット２（ビット名「ＮＦ」）には、受信データにノイズを検出したことを示すノイズエラーフラグが格納される。図３３（Ｂ）に示すように、ビット２に「０」が格納されている場合、受信回路が受信データにノイズを検出していない状態であることを示す。また、ビット２に「１」が格納されている場合、受信回路が受信データにノイズを検出した状態であることを示す。
例えば、シリアル通信回路５１１は、受信データの各ビットを検出する際に、ボーレート生成回路７０３が生成したボーレートを用いて、所定ビット長の「１」または「０」を検出する。この場合、検出した「１」または「０」の長さが所定ビット長に満たない場合、シリアル通信回路５１１は、受信データにノイズが発生したものとしてノイズエラーを検出する。ノイズエラーが発生すると、ノイズによって正しい受信データを受信できない可能性が高く、ＣＰＵ５６が誤動作をする原因となる。この実施の形態では、シリアル通信回路５１１は、ノイズエラーを検出すると、ステータスレジスタＡ７０５のビット２を「１」にするとともに、通信時にエラーが発生したものとしてＣＰＵ５６に割り込み要求を行う。
ステータスレジスタＡ７０５のビット１（ビット名「ＦＥ」）には、受信データのストップビットの位置が「０」（本来、ストップビットは「１」）であることを検出したこと（フレーミングエラー）を示すフレーミングエラーフラグが格納される。図３３（Ｂ）に示すように、ビット１に「０」が格納されている場合、受信回路が受信データにフレーミングエラーを検出していない状態であることを示す。また、ビット１に「１」が格納されている場合、受信回路がフレーミングエラーを検出した状態であることを示す。
フレーミングエラーが発生すると、受信データのストップビットを正しく受信できなかった状態であるので、正しい受信データを受信できない可能性が高く、ＣＰＵ５６が誤動作をする原因となる。この実施の形態では、シリアル通信回路５１１は、フレーミングエラーを検出すると、ステータスレジスタＡ７０５のビット１を「１」にするとともに、通信時にエラーが発生したものとしてＣＰＵ５６に割り込み要求を行う。
ステータスレジスタＡ７０５のビット０（ビット名「ＰＦ」）には、受信データから求めたパリティの値と、受信データに含まれるパリティの値とが一致しなかったこと（パリティエラー）を示すパリティエラーフラグが格納される。図３３（Ｂ）に示すように、ビット０に「０」が格納されている場合、受信回路が受信データにパリティエラーを検出していない状態であることを示す。また、ビット０に「１」が格納されている場合、受信回路がパリティエラーを検出した状態であることを示す。
パリティエラーが発生すると、受信データの各データビットまたはパリティビットを正しく受信できなかった状態であるので、正しい受信データを受信できない可能性が高く、ＣＰＵ５６が誤動作をする原因となる。この実施の形態では、シリアル通信回路５１１は、パリティエラーを検出すると、ステータスレジスタＡ７０５のビット０を「１」にするとともに、通信時にエラーが発生したものとしてＣＰＵ５６に割り込み要求を行う。
図３４（Ａ）は、ステータスレジスタＢ７０６の例を示す説明図である。ステータスレジスタＢ７０６は、シリアル通信回路５１１の受信状態（受信ステータス）を確認するためのレジスタである。この実施の形態では、ステータスレジスタＢ７０６のビットの値を確認することによって、ＣＰＵ５６は、シリアル通信回路５１１の受信ステータスを確認することができる。図３４（Ｂ）に示すように、ステータスレジスタＢ７０６は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、ステータスレジスタＢ７０６は、ビット０が読出のみ可能な状態に構成されている。したがって、ステータスレジスタＡ７０５のビット０に値を書き込む制御を行っても無効とされる。また、ステータスレジスタＢ７０６は、ビット１〜ビット７が書込および読出ともに不可能な状態に構成されている。したがって、ステータスレジスタＡ７０５のビット１〜ビット７に値を書き込む制御を行っても無効とされ、ビット１〜ビット７から読み出す値は全て「０（＝００００ｂ）」である。
図３４（Ｂ）は、ステータスレジスタＢ７０６に格納されるステータス確認データの一例を示す図である。図３４（Ｂ）に示すように、ステータスレジスタＢ７０６のビット０（ビット名「ＲＡＦ」）には、受信回路が受信データを受信中であること（受信アクティブ）を示す受信アクティブフラグが格納される。図３４（Ｂ）に示すように、ビット０に「０」が格納されている場合、受信回路が受信データを受信中でないことを示す。また、ビット０に「１」が格納されている場合、受信回路が受信データを受信中であることを示す。また、ビット０に「１」が格納されている場合にも、コマンドデータの書き込みを行わない、もしくはコマンドデータを書き込めなくなっている。なお、シリアル通信回路５１１は、スタートビットを検出すると、受信データの受信が開始されたものとして、ステータスレジスタＢ７０６のビット０を「１」にする。
図３５（Ａ）は、制御レジスタＣ７０９の例を示す説明図である。制御レジスタＣ７０９は、シリアル通信回路５１１の通信エラー時の割り込み要求を許可するか否かを設定するレジスタである。この実施の形態では、制御レジスタＣ７０９の各ビットの値が設定されることによって、シリアル通信回路５１１からの通信時の割り込み要求を許可するか禁止するかが設定される。制御レジスタＣ７０９には、通信エラー時の各種割り込み要求を許可するか否かを示すエラー割り込み要求設定データが主として設定される。なお、制御レジスタＣ７０９には、エラー割り込み要求設定データ以外に、データ長を９ビットに設定した場合の９ビット目のデータが格納される。シリアル通信回路５１１の各種設も設定される。図３５（Ａ）に示すように、制御レジスタＣ７０９は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、制御レジスタＣ７０９は、ビット０〜ビット３およびビット６，７が書込および読出ともに可能な状態に構成されている。また、制御レジスタＣ７０９は、ビット４，５が書込および読出ともに不可能な状態に構成されている。したがって、制御レジスタＣ７０９のビット４，５に値を書き込む制御を行っても無効とされ、ビット４，５から読み出す値は全て「０（＝００００ｂ）」である。
図３５（Ｂ）は、制御レジスタＣ７０９に設定されるエラー割り込み要求設定データの一例を示す説明図である。図３５（Ｂ）に示すように、制御レジスタＣ７０９のビット７（ビット名「Ｒ８」）には、データ長を９ビットに設定した場合の受信データの９ビット目のデータが格納される。また、制御レジスタＣ７０９のビット６（ビット名「Ｔ８」）には、データ長を９ビットに設定した場合の送信データの９ビット目のデータが格納される。
制御レジスタＣ７０９のビット３（ビット名「ＯＲＩＥ」）には、オーバーランを検出した場合に行う割り込み要求であるオーバーランフラグ割り込み要求を許可するか否かを示す設定データが設定される。図３５（Ｂ）に示すように、ビット３を「０」に設定することによって、オーバーランフラグ割り込み要求を禁止するように設定される。また、ビット３を「１」に設定することによって、オーバーランフラグ割り込み要求を許可するように設定される。
制御レジスタＣ７０９のビット２（ビット名「ＮＥＩＥ」）には、ノイズエラーを検出した場合に行う割り込み要求であるノイズエラーフラグ割り込み要求を許可するか否かを示す設定データが設定される。図３５（Ｂ）に示すように、ビット２を「０」に設定することによって、ノイズエラーフラグ割り込み要求を禁止するように設定される。また、ビット２を「１」に設定することによって、ノイズエラーフラグ割り込み要求を許可するように設定される。
制御レジスタＣ７０９のビット１（ビット名「ＦＥＩＥ」）には、フレーミングエラーを検出した場合に行う割り込み要求であるフレーミングエラーフラグ割り込み要求を許可するか否かを示す設定データが設定される。図３５（Ｂ）に示すように、ビット１を「０」に設定することによって、フレーミングエラーフラグ割り込み要求を禁止するように設定される。また、ビット１を「１」に設定することによって、フレーミングエラーフラグ割り込み要求を許可するように設定される。
制御レジスタＣ７０９のビット０（ビット名「ＰＥＩＥ」）には、パリティエラーを検出した場合に行う割り込み要求であるパリティエラーフラグ割り込み要求を許可するか否かを示す設定データが設定される。図３５（Ｂ）に示すように、ビット０を「０」に設定することによって、パリティエラーフラグ割り込み要求を禁止するように設定される。また、ビット０を「１」に設定することによって、パリティエラーフラグ割り込み要求を許可するように設定される。
図３６は、シリアル通信回路５１１が備えるデータレジスタの例を示す説明図である。データレジスタ７０１は、シリアル通信回路５１１が送受信するデータを格納するレジスタである。図３６に示すように、データレジスタは、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、データレジスタ７０１は、ビット０〜ビット７が書込および読出ともに可能な状態に構成されている。
この実施の形態では、シリアル通信回路５１１が送信データを送信する場合、データレジスタは、送信データレジスタ７１０として用いられる。なお、データ長を９ビットに設定した場合、データレジスタおよび制御レジスタＣ７０９のビット６が送信データレジスタ７１０として用いられる。この場合、データレジスタのビット０〜ビット７が送信データレジスタ７１０のビット０〜ビット７として用いられ、制御レジスタＣ７０９のビット６が送信データレジスタ７１０のビット８として用いられる。
また、シリアル通信回路５１１が受信データを受信する場合、データレジスタは、受信データレジスタ７１１として用いられる。なお、データ長を９ビットに設定した場合、データレジスタおよび制御レジスタＣ７０９のビット７が受信データレジスタ７１１として用いられる。この場合、データレジスタのビット０〜ビット７が受信データレジスタ７１１のビット０〜ビット７として用いられ、制御レジスタＣ７０９のビット７が受信データレジスタ７１１のビット８として用いられる。
割り込み制御回路７１４は、ＣＰＵ５６に各種割り込み要求を行う。この実施の形態では、割り込み制御回路７１４は、制御レジスタＢ７０８のビット６（ＴＣＩＥ）が「１」に設定されている場合、送信データレジスタ７１０に送信データの送信を完了した状態となると、ＣＰＵ５６に割り込み信号を出力するとともに、ステータスレジスタＡ７０５のビット６（ＴＣ）に「１」を設定することによって割り込み要求を行う。なお、ステータスレジスタＡ７０５のビットの設定値により割込要因を識別可能とするのでなく、割り込み制御回路７１４は、割込要因毎に異なる割り込み信号をＣＰＵ５６に出力するようにしてもよい。
また、割り込み制御回路７１４は、制御レジスタＢ７０８のビット５（ＲＩＥ）が「１」に設定されている場合、受信データレジスタ７１１に受信データが格納されている状態になると（受信データフルを検出すると）、ＣＰＵ５６に割り込み信号を出力するとともに、ステータスレジスタＡ７０５のビット５（ＲＤＲＦ）に「１」を設定することによって割り込み要求を行う。
また、割り込み制御回路７１４は、制御レジスタＣ７０９のビット０〜３のいずれかが「１」に設定されている場合、各種通信エラーが発生すると、ＣＰＵ５６に割り込み信号を出力するとともに、通信エラーの種類に応じて、ステータスレジスタＡ７０５のビット０〜ビット３に「１」を設定することによって割り込み要求を行う。例えば、制御レジスタＣ７０９のビット３（ＯＲＩＥ）が「１」に設定されている場合、オーバーランを検出して割り込み要求を行うときに、ステータスレジスタＡ７０５のビット３（ＯＲ）に「１」を設定する。また、例えば、制御レジスタＣ７０９のビット２（ＮＥＩＥ）が「１」に設定されている場合、ノイズエラーを検出して割り込み要求を行うときに、ステータスレジスタＡ７０５のビット２（ＮＦ）に「１」を設定する。また、例えば、制御レジスタＣ７０９のビット１（ＦＥＩＥ）が「１」に設定されている場合、フレーミングエラーを検出して割り込み要求を行うときに、ステータスレジスタＡ７０５のビット１（ＦＥ）に「１」を設定する。また、例えば、制御レジスタＣ７０９のビット０（ＰＥＩＥ）が「１」に設定されている場合、パリティエラーを検出して割り込み要求を行うときに、ステータスレジスタＡ７０５のビット０（ＰＦ）に「１」を設定する。なお、複数の通信エラーを検出した場合、割り込み制御回路７１４は、複数の通信エラーにもとづいて割り込み要求を行うとともに、ステータスレジスタＡ７０５の該当するビットをそれぞれ「１」に設定する。
送信フォーマット／パリティ生成回路７１５は、送信データのデータフォーマットを生成する。この実施の形態では、送信フォーマット／パリティ生成回路７１５は、送信データレジスタ７１０に格納される送信データにスタートビットおよびストップビットを付加してデータフォーマットを生成し、送信用シフトレジスタ７１２に転送する。また、制御レジスタＡ７０７のビット１（ＰＥ）に「１」が設定され、パリティ機能を使用する旨が設定されている場合、送信フォーマット／パリティ生成回路７１５は、送信データにパリティビットを付加してデータフォーマットを生成する。
受信フォーマット／パリティチェック回路７１６は、受信データのデータフォーマットを検出する。この実施の形態では、受信フォーマット／パリティチェック回路７１６は、受信用シフトレジスタ７１３に格納される受信データからスタートビットおよびストップビットを検出し、受信データに含まれるデータ部分を検出して受信データレジスタ７１１に転送する。また、制御レジスタＡ７０７のビット１（ＰＥ）に「１」が設定され、パリティ機能を使用する旨が設定されている場合、受信フォーマット／パリティチェック回路７１６は、受信データのパリティを求め、受信データに含まれるパリティと一致するか否かを検出する。また、求めた値が受信データに含まれるパリティと一致しない場合、受信フォーマット／パリティチェック回路７１６は、パリティエラーを検出する。なお、後述するシリアル通信回路設定処理において通信エラー時割り込み要求を許可する旨が設定されている場合、割り込み制御回路７１４は、パリティエラーを検出すると、通信エラーの発生を割込原因としてＣＰＵ５６に割り込み要求を行う。
大当り判定用テーブルメモリ５７１は、ＣＰＵ５６が特別図柄表示器８の表示結果を大当り図柄とするか否かを判定するために用いる複数の大当り判定テーブルを記憶する。具体的には、大当り判定用テーブルメモリ５７１は、図３７（Ａ）に示すように、確変状態以外の遊技状態（通常状態という）において用いられる通常時大当り判定テーブル５７１ａを記憶する。また、大当り判定用テーブルメモリ５７１は、図３７（Ｂ）に示すように、確変状態において用いられる確変時大当り判定テーブル５７１ｂを格納する。なお、図３７に示す判定テーブルを用いて大当り判定を行う場合、乱数最大値設定レジスタ５３５に設定された乱数最大値によって大当りと判定する確率が大きく変化することになる。この場合、例えば、設定される乱数最大値が小さすぎると、通常時大当り判定テーブル５７１ａを用いた場合と、確変時大当り判定テーブル５７１ｂを用いた場合とで、大当りと判定する確率の差が小さくなってしまい、遊技者の遊技に対する興味を減退させてしまうことになる。そのため、乱数回路５０９および乱数最大値に対応づけて、複数の判定テーブル（複数の通常時大当り判定用テーブル５７１ａおよび複数の確変時大当り判定用テーブル５７１ｂ）を大当り判定用テーブルメモリ５７１に記憶してもよい。そして、ＣＰＵ５６は、大当り判定用テーブルメモリ５７１が記憶する判定テーブルのうち、使用する乱数回路５０９および乱数最大値に対応する判定テーブル５７１ａ，５７１ｂを用いて、表示結果決定プログラム５５２に従って、特別図柄表示器８の表示結果を大当り図柄とするか否かを判定するようにしてもよい。そのようにすることによって、使用する乱数回路５０９の種類や乱数最大値が異なっても、大当りと判定する確率がある程度同じになるように制御することができる。
なお、図３７に示す例では、例えば、図３７（Ａ）に示す通常時大当り判定テーブルの場合、１０２０〜１０５９、１３３６０〜１３３９９、３４４００〜３４４３９および５７７００〜５７７３９の４つの範囲に判定値が割り当てられ、図３７（Ｂ）に示す確変時大当り判定テーブルの場合、１０２０〜１２１９、１３３６０〜１３５５９、３４４００〜３４５９９および５７７００〜５７８９９の４つの範囲に判定値が割り当てられている場合を示しているが、各大当り判定テーブルにおいて、一連の１つの範囲にまとめて判定値が割り当てられているように構成してもよい。
図３８は、遊技制御手段における出力ポートの割り当ての例を示す説明図である。図３８に示すように、出力ポート０からは、払出制御基板３７に送信される払出制御信号（本例では、接続信号）が出力される。また、大入賞口を開閉する可変入賞球装置２０を開閉するためのソレノイド（大入賞口扉ソレノイド）２１、および可変入賞球装置１５を開閉するためのソレノイド（普通電動役物ソレノイド）１６に対する駆動信号も、出力ポート０から出力される。
なお、図３８に示された「論理」（例えば１がオン状態）と逆の論理（例えば０がオン状態）を用いてもよいが、特に、接続信号については、主基板３１と払出制御基板３７との間の信号線において断線が生じた場合やケーブル外れの場合（ケーブル未接続を含む）等に、払出制御用マイクロコンピュータ３７０では必ずオフ状態と検知されるように「論理」が定められる。具体的には、一般に、断線やケーブル外れが生ずると信号の受信側ではハイレベルが検知されるので、主基板３１と払出制御基板３７との間の信号線でのハイレベルが、遊技制御手段における出力ポートにおいてオフ状態になるように「論理」が定められる。従って、必要であれば、主基板３１において出力ポートの外側に、信号を論理反転させる出力バッファ回路が設置される。
そして、出力ポート１から、ターミナル基板１６０を介して、外部装置（例えば、ホールコンピュータ）に対して、種情報出力用信号すなわち制御に関わる情報（例えば、始動口信号、図柄確定回数１信号、大当り１信号、大当り２信号、大当り３信号、時短信号、セキュリティ信号）の出力データが出力される。なお、この実施の形態では、後述する賞球信号１（賞球払出を１個検出するごとに出力される信号）や、遊技機エラー状態信号（遊技機がエラー状態（本例では、球切れエラー状態または満タンエラー状態）であることを示す信号）も、ターミナル基板１６０を介して外部装置に出力される。この場合、払出制御基板３７側において、賞球払出や遊技機のエラー状態が検出され、賞球信号１や遊技機エラー状態信号が主基板３１に入力される。そして、主基板３１に入力された賞球信号１や遊技機エラー状態信号は、遊技制御用マイクロコンピュータ５６０を経由することなく、主基板３１上をそのまま経由してターミナル基板１６０を介して外部出力される。なお、主基板３１に入力された賞球信号１や遊技機エラー状態信号は、遊技制御用マイクロコンピュータ５６０を一旦経由してから、ターミナル基板１６０を介して外部出力されるようにしてもよい。
なお、ターミナル基板１６０を介して外部出力される信号は、この実施の形態で示したものに限られない。例えば、ガラス扉枠２が開放状態であることを示す扉開放信号や、機構板が開放状態であることを示す機構板開放信号、賞球の払出を１０個検出するごとに出力される賞球情報も、ターミナル基板１６０を介して外部装置に出力されるようにしてもよい。この場合、払出制御基板３７側において、ガラス扉枠２が開放状態であることや、機構板が開放状態であること、賞球の払出も検出され、扉開放信号や機構板開放信号、賞球情報が主基板３１に入力される。そして、主基板３１に入力された扉開放信号や機構板開放信号、賞球情報は、遊技制御用マイクロコンピュータ５６０を経由することなく、主基板３１上をそのまま経由してターミナル基板１６０を介して外部出力される。だたし、扉開放信号、機構板開放信号および賞球情報は、主基板３１上で分岐され、遊技制御用マイクロコンピュータ５６０にも入力されるものとする。なお、この場合も、主基板３１に入力された扉開放信号や機構板開放信号、賞球情報は、遊技制御用マイクロコンピュータ５６０を一旦経由してから、ターミナル基板１６０を介して外部出力されるようにしてもよい。
また、例えば、遊技機が第１始動入賞口と第２始動入賞口との２つの始動入賞口を備え、第１特別図柄と第２特別図柄との２つの特別図柄を変動表示可能に構成されている場合には、特別図柄の変動回数を通知するための図柄確定回数信号として図柄確定回数１信号に加えて図柄確定回数２信号も、ターミナル基板１６０を介して外部出力するようにしてもよい。この場合、例えば、第１特別図柄の変動回数のみを通知するための信号として図柄確定回数２信号を外部出力するようにし、第１特別図柄および第２特別図柄の両方の変動回数を通知するための信号として図柄確定回数１信号を外部出力するように構成すればよい。そのように構成すれば、ホールコンピュータなどの外部装置側において、第１特別図柄のみの変動回数に加えて、第１特別図柄および第２特別図柄合計の変動回数や、第２特別図柄のみの変動回数も把握することができる。
図３９は、遊技制御手段における入力ポートのビット割り当ての例を示す説明図である。図３９に示すように、入力ポート０のビット０〜７には、それぞれ、カウントスイッチ２３、ゲートスイッチ３２ａ、入賞口スイッチ２９ａ，３０ａ、磁石センサ信号１、磁石センサ信号２、賞球情報が入力される。なお、この実施の形態では、磁石を用いた不正行為を検出するための磁石センサ（図示せず）が２個設けられており、それぞれの磁石センサからの検出信号も入力ポート０から入力される。また、入力ポート１のビット０には、始動口スイッチ１４ａの検出信号が入力される。また、入力ポート１のビット３，４には、それぞれ、電源基板９１０からの電源断信号およびクリアスイッチの検出信号が入力される。また、入力ポート１のビット６，７には、それぞれ、払出制御基板３７を介して機構板開放信号および扉開放信号が入力される。
次に、遊技機の動作について説明する。遊技機に対して電源が投入され電力供給が開始されると、リセット信号が入力されるリセット端子の入力レベルがハイレベルになり、遊技制御用マイクロコンピュータ５６０（具体的には、ＣＰＵ５６）は、ＲＯＭ５４から読み出したセキュリティチェックプログラム５４Ａにもとづいて、プログラムの内容が正当か否か確認するための処理であるセキュリティチェック処理を実行する。このとき、遊技制御用マイクロコンピュータ５６０は、セキュリティモードとなり、ＲＯＭ５４に記憶されているゲーム制御用のユーザプログラムは未だ実行されない状態となる。
図４０は、主基板３１における遊技制御用マイクロコンピュータ５６０が実行するセキュリティチェック処理を示すフローチャートである。セキュリティチェック処理を開始すると、ＣＰＵ５６は、まず、セキュリティチェック処理が実行されることにより遊技制御用マイクロコンピュータ５６０がセキュリティモードとなる時間（セキュリティ時間）を決定するための処理を実行する。このとき、ＣＰＵ５６は、ＲＯＭ５４のプログラム管理エリアに記憶されるセキュリティ時間設定ＫＳＥＳのビット番号［２−０］におけるビット値を読み出す（ステップＳ１００１）。そして、この読出値が“０００”であるか否かを判定する（ステップＳ１００２）。
ステップＳ１００２にて読出値が“０００”と判定された場合には（ステップＳ１００２のＹ）、定常設定時間を既定の固定時間に設定する（ステップＳ１００３）。ここで、定常設定時間は、セキュリティ時間のうち、パチンコ遊技機１におけるシステムリセットの発生等にもとづくセキュリティチェック処理の実行回数（遊技制御用マイクロコンピュータ５６０がセキュリティモードとなる回数）に関わりなく、一定となる時間成分である。また、固定時間は、セキュリティ時間のうち、遊技制御用マイクロコンピュータ５６０の仕様などにもとづいてあらかじめ定められた不変時間成分であり、例えばセキュリティ時間として設定可能な最小値となるものであればよい。
ステップＳ１００２にて読出値が“０００”以外と判定された場合には（ステップＳ１００２のＮ）、その読出値に対応して、固定時間に加えて図１４（Ｄ）に示す設定内容により選択される延長時間を、定常設定時間に設定する（ステップＳ１００４）。こうして、セキュリティ時間設定ＫＳＥＳのビット番号［２−０］におけるビット値が“０００”以外の値である場合には、セキュリティチェック処理の実行時間であるセキュリティ時間を、固定時間に加えてあらかじめ選択可能な複数の延長時間のいずれかに設定することができる。
ステップＳ１００３，Ｓ１００４の処理のいずれかを実行した後には、セキュリティ時間設定ＫＳＥＳのビット番号［４−３］におけるビット値を読み出す（ステップＳ１００５）。そして、この読出値が“００”であるか否かを判定する（ステップＳ１００６）。
ステップＳ１００６にて読出値が“００”と判定された場合には（ステップＳ１００６のＹ）、定常設定時間をセキュリティ時間に設定する（ステップＳ１００７）。これに対して、読出値が “００”以外と判定された場合には（ステップＳ１００６のＮ）、その読出値に対応して決定される可変設定時間を、定常設定時間に加算してセキュリティ時間に設定する（ステップＳ１００８）。ここで、可変設定時間は、セキュリティ時間のうち、セキュリティチェック処理が実行されるごとに変化する時間成分であり、セキュリティ時間設定ＫＳＥＳのビット番号［４−３］におけるビット値が“０１”（ショートモード）であるか“１０”（ロングモード）であるかに応じて異なる所定の時間範囲で変化する。例えば、システムリセットの発生時に、所定のフリーランカウンタにおけるカウント値が遊技制御用マイクロコンピュータ５６０に内蔵された可変セキュリティ時間用レジスタに格納される場合には、ステップＳ１００８の処理において、可変セキュリティ時間用レジスタの格納値をそのまま用いること、あるいは、その格納値を所定の演算関数（例えばハッシュ関数）に代入して得られた値を用いることなどにより、可変設定時間がシステムリセット毎に所定の時間範囲でランダムに変化するように決定されればよい。こうして、セキュリティ時間設定ＫＳＥＳのビット番号［４−３］におけるビット値が“００”以外の値である場合には、セキュリティチェック処理の実行時間であるセキュリティ時間を、システムリセットの発生等にもとづくセキュリティチェック処理が実行されるごとに所定の時間範囲で変化させることができる。
ここで、セキュリティ時間設定ＫＳＥＳのビット番号［２−０］におけるビット値が“０００”以外の値であり、なおかつ、セキュリティ時間設定ＫＳＥＳのビット番号［４−３］におけるビット値が“００”以外の値である場合には、ステップＳ１００４にて設定される延長時間と、ステップＳ１００８にて設定される可変設定時間との双方が、固定時間に加算されて、セキュリティ時間が決定されることになる。
ステップＳ１００７，Ｓ１００８の処理のいずれかを実行した後には、ＲＯＭ５４の所定領域に記憶されたセキュリティコードを読み出す（ステップＳ１００９）。ここで、ＲＯＭ５４の所定領域には、記憶内容のデータを所定の演算式によって演算した演算結果のセキュリティコードがあらかじめ記憶されている。セキュリティコードの生成方法としては、例えばハッシュ関数を用いてハッシュ値を生成するもの、エラー検出コード（ＣＲＣコード）を用いるもの、エラー訂正コード（ＥＣＣコード）を用いるもののいずれかといった、あらかじめ定められた生成方法を使用すればよい。また、ＲＯＭ５４のセキュリティコード記憶領域とは異なる所定領域には、セキュリティコードを演算により特定するための演算式が、暗号化してあらかじめ記憶されている。
ステップＳ１００９の処理に続いて、暗号化された演算式を復号化して元に戻す（ステップＳ１０１０）。その後、ステップＳ１０１０で復号化した演算式により、ＲＯＭ５４の所定領域における記憶データを演算してセキュリティコードを特定する（ステップＳ１０１１）。このときセキュリティコードを特定するための演算に用いる記憶データは、例えばＲＯＭ５４の記憶データのうち、セキュリティチェックプログラム５４Ａとは異なるユーザプログラムの全部または一部に相当するプログラムデータ、あるいは、所定のテーブルデータを構成する固定データの全部または一部であればよい。そして、ステップＳ１００９にて読み出したセキュリティコードと、ステップＳ１０１１にて特定されたセキュリティコードとを比較する（ステップＳ１０１２）。このときには、比較結果においてセキュリティコードが一致したか否かを判定する（ステップＳ１０１３）。
ステップＳ１０１３にてセキュリティコードが一致しない場合には（ステップＳ１０１３のＮ）、ＲＯＭ５４に不正な変更が加えられたと判断して、ＣＰＵ５６の動作を停止状態（ＨＡＬＴ）へ移行させる。これに対して、ステップＳ１０１３にてセキュリティコードが一致した場合には（ステップＳ１０１３のＹ）、ステップＳ１００７やステップＳ１００８の処理で設定されたセキュリティ時間が経過したか否かを判定する（ステップＳ１０１４）。そして、セキュリティ時間が経過していなければ（ステップＳ１０１４のＮ）、ステップＳ１０１４の処理を繰り返し実行して、セキュリティ時間が経過するまで待機する。その一方で、ステップＳ１０１４にてセキュリティ時間が経過したと判定された場合には（ステップＳ１０１４のＹ）、例えばＣＰＵ５６に内蔵されたプログラムカウンタの値をＲＯＭ５４におけるユーザプログラムの先頭アドレス（アドレス００００Ｈ）に設定することなどにより、遊技制御メイン処理の実行を開始する。このときには、ＲＯＭ５４に記憶されたユーザプログラムを構成する制御コードの先頭から遊技制御の実行が開始されることにより、遊技制御用マイクロコンピュータ５６０の動作状態がセキュリティモードからユーザモードへと移行し、遊技制御メイン処理の実行が開始されることになる。
図４１および図４２は、遊技機に対して電力供給が開始され遊技制御用マイクロコンピュータ５６０へのリセット信号がハイレベルになったことに応じて遊技制御用マイクロコンピュータ５６０のＣＰＵ５６が実行するメイン処理を示すフローチャートである。リセット信号が入力されるリセット端子の入力レベルがハイレベルになると、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、プログラムの内容が正当か否かを確認するための処理であるセキュリティチェック処理を実行した後、ステップＳ１以降のメイン処理を開始する。メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う。
初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１）。次に、マスク可能割込の割込モードを設定し（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。なお、ステップＳ２では、遊技制御用マイクロコンピュータ５６０の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すモードに設定する。また、マスク可能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。
次いで、ＣＰＵ５６は、払出制御用マイクロコンピュータ３７０に対して、接続信号の出力を開始する（ステップＳ４）。なお、ＣＰＵ５６は、ステップＳ４で接続信号の出力を開始すると、遊技機の電源供給が停止したり、何らかの通信エラーが生じて出力不能とならないかぎり、払出制御用マイクロコンピュータ３７０に対して接続信号を継続して出力する。
次いで、内蔵デバイスレジスタの設定（初期化）を行う（ステップＳ５）。ステップＳ５の処理によって、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の設定（初期化）がなされる。
この実施の形態で用いられる遊技制御用マイクロコンピュータ５６０は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）５０４も内蔵している。
次いで、ＣＰＵ５６は、ＲＡＭ５５をアクセス可能状態に設定し（ステップＳ６）、クリア信号のチェック処理に移行する。
なお、遊技の進行を制御する遊技装置制御処理（遊技制御処理）の開始タイミングをソフトウェアで遅らせるためのソフトウェア遅延処理を実行するようにしてもよい。そのようなソフトウェア遅延処理によって、ソフトウェア遅延処理を実行しない場合に比べて、遊技制御処理の開始タイミングを遅延させることができる。遅延処理を実行したときには、他の制御基板（例えば、払出制御基板３７）に対して、遊技制御基板（主基板３１）が送信するコマンドを他の制御基板のマイクロコンピュータが受信できないという状況が発生することを防止できる。
次いで、ＣＰＵ５６は、クリアスイッチがオンされているか否か確認する（ステップＳ７）。なお、ＣＰＵ５６は、入力ポート０を介して１回だけクリア信号の状態を確認するようにしてもよいが、複数回クリア信号の状態を確認するようにしてもよい。例えば、クリア信号の状態がオフ状態であることを確認したら、所定時間（例えば、０．１秒）の遅延時間をおいた後、クリア信号の状態を再確認する。そのときにクリア信号の状態がオン状態であることを確認したら、クリア信号がオン状態になっていると判定する。また、このときにクリア信号の状態がオフ状態であることを確認したら、所定時間の遅延時間をおいた後、再度、クリア信号の状態を再確認するようにしてもよい。ここで、再確認の回数は、１回または２回に限られず、３回以上であってもよい。また、２回チェックして、チェック結果が一致していなかったときにもう一度確認するようにしてもよい。
ステップＳ７でクリアスイッチがオンでありクリアスイッチからの操作信号が入力されている場合には、ＣＰＵ５６は、機構板開放センサ１５５Ｂからの機構板開放信号がオン状態であるか否かを確認する（ステップＳ７ａ）。機構板開放信号がオン状態であれば（すなわち、機構板が開放状態となっていれば）、ステップＳ１０以降の初期化処理に移行する。機構板開放信号がオン状態でなければ（すなわち、機構板が閉鎖状態となっていれば）、ＣＰＵ５６は、不正に初期化処理が行われようとしている可能性を報知することを指定する初期化不正報知コマンドを演出制御用マイクロコンピュータ１００に送信する制御を行い（ステップＳ７ｂ）、ループ処理に移行する。
一般に、遊技店の開店時などに遊技機への電源を投入する場合、クリアスイッチ９２１は遊技機内部の電源基板９１０に搭載されているので、遊技店員などは、機構板を開放状態にしなければ、クリアスイッチ９２１を押下しながら遊技機への電源を投入することはできず、初期化された状態で遊技機を起動させることはできない。従って、正規の手順に従って遊技機を起動させる場合、遊技機への電源供給開始時にクリアスイッチ９２１がオン状態となっていれば同時に機構板開放信号もオン状態となっている筈である。ステップＳ７でクリアスイッチのオン状態が検出されたにもかかわらず、ステップＳ７ａで機構板開放信号のオン状態が検出されなかったということは、機構板が閉鎖状態のままでクリアスイッチ９２１が押下されて電源投入が行われたということである。そのため、遊技中に遊技機の隙間から器具を差し込んで不正にクリアスイッチ９２１をオンにした状態で電源をリセットする行為が行われている可能性が高い。そこで、この実施の形態では、ステップＳ７でクリアスイッチのオン状態が検出されたにもかかわらず、ステップＳ７ａで機構板開放信号のオン状態が検出されなかった場合には、不正に初期化処理が行われようとしている可能性が高いと判断して、初期化不正報知コマンドを送信して報知を行うとともに、ループ処理に移行して図４５の遊技制御処理に移行しないように制御する。すなわち、遊技の進行を不能動化して遊技を行うことができないようにする。そのように制御することによって、この実施の形態では、不正に初期化処理が実行されることを防止し、不正行為を防止している。
なお、ループ処理に移行して遊技の進行が不能動化された場合には、その不能動化された状態を解除するためには、正規の手順に従って、機構板を開放状態にしてからクリアスイッチ９２１を押下しながら遊技機への電源を再投入しなければならない。なお、電源の再投入までしなくても、例えば、ステップＳ７ｂの初期化不正報知コマンドの送信処理の後のループ処理において、クリアスイッチがオン状態であるとともに機構板開放信号がオン状態に変化したか否かを確認するようにし、オン状態であれば、ステップＳ１０以降の初期化処理に移行して、遊技制御処理が開始されるようにしてもよい。
ステップＳ７でクリアスイッチがオンでない場合には、遊技機への電力供給が停止したときにバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の電力供給停止時処理）が行われたか否か確認する（ステップＳ８）。この実施の形態では、電力供給の停止が生じた場合には、バックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような電力供給停止時処理が行われていたことを確認した場合には、ＣＰＵ５６は、電力供給停止時処理が行われた、すなわち電力供給停止時の制御状態が保存されていると判定する。電力供給停止時処理が行われていないことを確認した場合には、ＣＰＵ５６は初期化処理を実行する。
電力供給停止時処理が行われていたか否かは、電力供給停止時処理においてバックアップＲＡＭ領域に保存されるバックアップ監視タイマの値が、電力供給停止時処理を実行したことに応じた値（例えば２）になっているか否かによって確認される。なお、そのような確認の仕方は一例であって、例えば、電力供給停止時処理においてバックアップフラグ領域に電力供給停止時処理を実行したことを示すフラグをセットし、ステップＳ８において、そのフラグがセットされていることを確認したら電力供給停止時処理が行われたと判定してもよい。
電力供給停止時の制御状態が保存されていると判定したら、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ９）。この実施の形態では、クリアデータ（００）をチェックサムデータエリアにセットし、チェックサム算出開始アドレスをポインタにセットする。また、チェックサムの対象になるデータ数に対応するチェックサム算出回数をセットする。そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する。演算結果をチェックサムデータエリアにストアするとともに、ポインタの値を１増やし、チェックサム算出回数の値を１減算する。以上の処理が、チェックサム算出回数の値が０になるまで繰り返される。チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転し、反転後のデータをチェックサムにする。
電力供給停止時処理において、上記の処理と同様の処理によってチェックサムが算出され、チェックサムはバックアップＲＡＭ領域に保存されている。ステップＳ９では、算出したチェックサムと保存されているチェックサムとを比較する。不測の停電等の電力供給停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されているはずであるから、チェック結果（比較結果）は正常（一致）になる。チェック結果が正常でないということは、バックアップＲＡＭ領域のデータが、電力供給停止時のデータとは異なっている可能性があることを意味する。そのような場合には、内部状態を電力供給停止時の状態に戻すことができないので、電力供給の停止からの復旧時でない電源投入時に実行される初期化処理（ステップＳ１０〜Ｓ１４の処理）を実行する。
チェック結果が正常であれば、ＣＰＵ５６は、遊技制御手段の内部状態と演出制御手段等の電気部品制御手段の制御状態を電力供給停止時の状態に戻すための遊技状態復旧処理を行う。具体的には、ＲＯＭ５４に格納されているバックアップ時設定テーブルの先頭アドレスをポインタに設定し（ステップＳ９１）、バックアップ時設定テーブルの内容を順次作業領域（ＲＡＭ５５内の領域）に設定する（ステップＳ９２）。作業領域はバックアップ電源によって電源バックアップされている。バックアップ時設定テーブルには、作業領域のうち初期化してもよい領域についての初期化データが設定されている。ステップＳ９１およびＳ９２の処理によって、作業領域のうち初期化してはならない部分については、保存されていた内容がそのまま残る。初期化してはならない部分とは、例えば、電力供給停止前の遊技状態を示すデータ（特別図柄プロセスフラグなど）、出力ポートの出力状態が保存されている領域（出力ポートバッファ）、未払出賞球数を示すデータが設定されている部分などである。
また、ＣＰＵ５６は、ＲＯＭ５４に格納されているバックアップ時コマンド送信テーブルの先頭アドレスをポインタに設定し（ステップＳ９３）、ステップＳ１４ａに移行する。なお、ステップＳ９３で設定された後、後述するステップＳ１５ａのシリアル通信回路設定処理が行われてからバックアップコマンドが送信されることになる。
初期化処理では、ＣＰＵ５６は、まず、ＲＡＭクリア処理を行う（ステップＳ１０）。なお、ＲＡＭ５５の全領域を初期化せず、所定のデータをそのままにしてもよい。また、ＲＯＭ５４に格納されている初期化時設定テーブルの先頭アドレスをポインタに設定し（ステップＳ１１）、初期化時設定テーブルの内容を順次業領域に設定する（ステップＳ１２）。
ステップＳ１１およびＳ１２の処理によって、例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄バッファ、特別図柄プロセスフラグ、賞球中フラグ、球切れフラグなど制御状態に応じて選択的に処理を行うためのフラグに初期値が設定される。
また、ＣＰＵ５６は、ＲＯＭ５４に格納されている初期化時コマンド送信テーブルの先頭アドレスをポインタに設定し（ステップＳ１３）、その内容に従ってサブ基板を初期化するための初期化コマンドをサブ基板に送信する処理を実行する（ステップＳ１４）。初期化コマンドとして、演出表示装置９に表示される初期図柄を示すコマンドや払出制御基板３７への初期化コマンド等を使用することができる。なお、ステップＳ１３で設定された後、後述するステップＳ１５ａのシリアル通信回路設定処理が行われてから初期化コマンドが送信されることになる。
ステップＳ９１〜Ｓ９３の処理を実行して電断前の遊技状態を復旧した後や、ステップＳ１０〜Ｓ１４の初期化処理を実行した後には、ＲＯＭ５４のプログラム管理エリアにおける記憶データにもとづき、遊技制御用マイクロコンピュータ５６０に内蔵された各種回路の動作設定を行う（ステップＳ１４ａ）。一例として、ステップＳ１４ａの処理内では、プログラム管理エリアに記憶されている第１乱数初期設定ＫＲＳ１や第２乱数初期設定ＫＲＳ２を読み出して乱数回路設定処理が実行される。
図４３は、乱数回路設定処理の一例を示すフローチャートである。乱数回路設定処理において、ＣＰＵ５６は、まず、第１乱数初期設定ＫＲＳ１のビット番号［３］におけるビット値にもとづき、乱数回路５０９を使用するための設定を行う（ステップＳ５００１）。この実施の形態では、第１乱数初期設定ＫＲＳ１のビット番号［３］におけるビット値があらかじめ“１”とされており、このビット値に対応して乱数回路５０９を使用する設定が行われる。続いて、第１乱数初期設定ＫＲＳ１のビット番号［２］におけるビット値にもとづき、乱数回路５０９における乱数更新クロックＲＧＫの設定を行う（ステップＳ５００２）。例えば、第１乱数初期設定ＫＲＳ１のビット番号［２］におけるビット値があらかじめ“１”とされていることに対応して、乱数用クロック生成回路１１２で生成された乱数用クロックＲＣＬＫを２分周して乱数更新クロックＲＧＫとする設定が行われる。
ステップＳ５００２での設定を行った後には、第１乱数初期設定ＫＲＳ１のビット番号［１−０］におけるビット値にもとづき、乱数回路５０９における乱数更新規則の設定を行う（ステップＳ５００３）。例えば、第１乱数初期設定ＫＲＳ１のビット番号［１−０］におけるビット値があらかじめ“００”とされている場合には、乱数列ＲＳＮにおける乱数値となる数値データの更新順を指定する乱数更新規則を２周目以降も変更しない設定がなされる。また、第１乱数初期設定ＫＲＳ１のビット番号［１−０］におけるビット値があらかじめ“０１”とされている場合には、乱数列ＲＳＮにおける乱数更新規則を２周目以降はソフトウェアで変更する設定がなされる。さらに、第１乱数初期設定ＫＲＳ１のビット番号［１−０］におけるビット値があらかじめ“１０”とされている場合には、乱数列ＲＳＮにおける乱数更新規則を２周目以降は自動で変更する設定がなされる。
続いて、第２乱数初期設定ＫＲＳ２のビット番号［１］におけるビット値にもとづき、乱数値となる数値データにおける起動時スタート値を決定する（ステップＳ５００４Ｓ）。例えば、第２乱数初期設定ＫＲＳ２のビット番号［１］におけるビット値があらかじめ“０”とされている場合には、乱数のスタート値をデフォルト値「００００Ｈ」とする設定がなされる。また、第２乱数初期設定ＫＲＳ２のビット番号［１］におけるビット値があらかじめ“１”とされている場合には、乱数のスタート値をＩＤナンバーにもとづく値とする設定がなされる。
さらに、第２乱数初期設定ＫＲＳ２のビット番号［０］におけるビット値にもとづき、乱数値となる数値データのスタート値をシステムリセット毎に変更するか否かの設定を行う（ステップＳ５００５）。例えば、第２乱数初期設定ＫＲＳ２のビット番号［０］におけるビット値があらかじめ“０”とされている場合には、パチンコ遊技機１の電源初期投入時（バックアップ無効後の起動）における起動であるか、システムリセットによる再起動であるかに関わりなく、ステップＳ５００４にて設定した起動時スタート値をそのまま用いて、スタート値設定回路５５４は、乱数回路５０９におけるスタート値とすればよい。また、第２乱数初期設定ＫＲＳ２のビット番号［０］におけるビット値があらかじめ“１”とされている場合には、乱数のスタート値をシステムリセット毎に変更する設定がなされる。例えば、システムリセットの発生時といった所定タイミングにて、例えばフリーランカウンタ５５４Ａといった所定のフリーランカウンタにおけるカウント値が遊技制御用マイクロコンピュータ５６０に内蔵された乱数スタート値用レジスタに格納される場合には、ステップＳ５００５の処理において、乱数スタート値用レジスタの格納値をそのまま用いること、あるいは、その格納値を所定の演算関数（例えばハッシュ関数）に代入して得られた値を用いることなどにより、乱数のスタート値がシステムリセット毎に所定の数値範囲（例えば乱数生成回路５５３にて生成されるカウント値順列ＲＣＮに含まれる数値データの全部または一部を含む範囲）でランダムに変化するように決定されればよい。
ステップＳ５００５の処理を実行した後には、例えば乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄに格納されている数値データを読み出すことなどにより、乱数ラッチフラグレジスタＲＤＦＭのビット番号［１］やビット番号［０］に格納される乱数ラッチフラグデータＲＤＦＭ１や乱数ラッチフラグデータＲＤＦＭ０のビット値を“０”として、各乱数ラッチフラグをオフ状態にクリアする（ステップＳ５００６）。一例として、乱数ラッチフラグデータＲＤＦＭ１と乱数ラッチフラグデータＲＤＦＭ０について、それぞれの値が“１”であるか“０”であるかを判定し、その値が“１”であれば、対応する乱数値レジスタの読み出しを行うことにより、乱数ラッチフラグをオフ状態とすればよい。あるいは、乱数ラッチフラグデータＲＤＦＭ１や乱数ラッチフラグデータＲＤＦＭ０の値にかかわらず、乱数値レジスタＲ１Ｄと乱数値レジスタＲ２Ｄの読み出しを行うことにより、各乱数ラッチフラグをオフ状態としてもよい。なお、ステップＳ５００６の処理により乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄから読み出された数値データは、特図表示結果を「大当り」として大当り遊技状態に制御するか否かの判定処理などには使用せず、そのまま破棄（消去）すればよい。こうしたステップＳ５００６の処理による設定が完了すると、乱数回路５０９では乱数値の生成動作が開始されればよい。
なお、乱数回路設定処理による設定の一部または全部は、ＣＰＵ５６の処理が介在することなく、乱数回路５０９がプログラム管理エリアの記憶データにもとづき自律的に行うようにしてもよい。この場合、乱数回路５０９は、遊技制御用マイクロコンピュータ５６０がセキュリティモードとなっているときには初期設定を行わず、乱数値の生成動作が行われないようにしてもよい。そして、遊技制御用マイクロコンピュータ５６０にてＣＰＵ５６がＲＯＭ５４に記憶されたユーザプログラムを読み出して遊技制御メイン処理の実行が開始されたときに、例えばＣＰＵ５６から乱数回路５０９に対して初期設定を指示する制御信号が伝送されたことなどに応答して、乱数回路５０９が初期設定を行ってから乱数値の生成動作を開始するようにしてもよい。あるいは、特に乱数回路５０９が遊技制御用マイクロコンピュータ５６０に外付けされる場合などには、遊技制御用マイクロコンピュータ５６０がセキュリティモードとなっているときでも、乱数回路５０９がＣＰＵ５６における処理とは独立して、プログラム管理エリアの記憶データにもとづく初期設定を行ってから、乱数値の生成動作を開始するようにしてもよい。また、図４１に示すステップＳ１４ａの処理には、プログラム管理エリアに記憶されている割込み初期設定ＫＩＩＳを読み出して、リセット／割込みコントローラ５０４におけるマスカブル割込み要因の優先制御に関する設定を行う処理などが含まれてもよい。マスカブル割込み要因の優先順位を設定する際には、割込み初期設定ＫＩＩＳのビット番号［３−０］におけるビット値に対応して、最優先割込みの設定が行われる。例えば、割込み初期設定ＫＩＩＳのビット番号［３−０］のビット値をあらかじめ「０４Ｈ」および「０５Ｈ」のいずれかとしておくことにより、シリアル通信回路５１１で発生した割込み要因による割込み処理を最優先で実行することができる。こうして、割込み初期設定ＫＩＩＳのビット番号［３−０］におけるビット値に応じたマスカブル割込み要因の優先制御を行うことにより、割込み処理の優先順位を任意に設定可能とし、設計の自由度を増大させることができる。
ステップＳ１４ａでの設定を行った後には、乱数回路５０９における動作異常の有無を検査するための乱数回路異常検査処理を実行する（ステップＳ１４ｂ）。図４４は、ステップＳ１４ｂにて実行される乱数回路異常検査処理の一例を示すフローチャートである。
図４４に示す乱数回路異常検査処理において、ＣＰＵ５６は、まず、例えばＲＡＭ５５などに設けられた乱数用クロック異常判定カウンタをクリアして、そのカウント値である乱数用クロック異常判定カウント値を「０」に初期化する（ステップＳ５６１）。続いて、内部情報レジスタＣＩＦのビット番号［４］に格納されている内部情報データＣＩＦ４を読み出す（ステップＳ５６２）。そして、ステップＳ５６２での読出値が“１”であるか否かを判定する（ステップＳ５６３）。乱数回路５０９が備える周波数監視回路５５１では、乱数用外部クロック端子ＥＲＣにおける乱数用クロックＲＣＬＫの入力状態を、内部システムクロックＳＣＬＫと比較する。そして、乱数用クロックＲＣＬＫの入力状態に、図１４（Ｂ）で示したような設定内容に応じた周波数異常が検出されたときには、内部情報データＣＩＦ４としてビット値“１”が書き込まれる。
そこで、ステップＳ５６３にて読出値が“１”と判定された場合には（ステップＳ５６３のＹ）、乱数用クロック異常判定カウント値を１加算するように更新する（ステップＳ５６４）。このときには、ステップＳ５６４での更新後におけるカウント値が所定のクロック異常判定値に達したか否かを判定する（ステップＳ５６５）。ここで、クロック異常判定値は、周波数監視回路５５１により乱数用クロックＲＣＬＫの周波数異常が連続して検知された場合にクロック異常と判定するためにあらかじめ定められた数値であればよい。ステップＳ５６５にてクロック異常判定値に達していなければ、ステップＳ５６２の処理に戻り、再び内部情報データＣＩＦ４のビット値にもとづく判定を行う。
ステップＳ５６５にてクロック異常判定値に達した場合には（ステップＳ５６５のＹ）、所定の乱数用クロックエラー時処理を実行してから（ステップＳ５６６）、乱数回路異常検査処理を終了する。なお、乱数用クロックエラー時処理では、例えば演出制御基板８０に対して所定の演出制御コマンドを送信するための設定を行って、演出装置により乱数用クロックＲＣＬＫの周波数異常が検知されたことを報知させるとともに、所定のエラー解除手順（例えばシステムリセットやエラー解除スイッチの操作など）がとられるまでは、以後の処理には進まないようにしてもよく、あるいは、乱数用クロックエラー時処理の終了とともに乱数回路異常検査処理を終了して、以後は乱数用クロックエラー時処理を実行しない通常時とほぼ同様の遊技制御などが実行されるようにしてもよい。ここで、ステップＳ５６６にて乱数用クロックエラー時処理を実行した後に遊技制御などが実行される場合には、乱数用クロックエラー時処理の実行に対応したエラーの発生状態を記憶しておき、例えば、客待ちデモ指定コマンドを送信するときなどに、そのエラーの発生状態を通知する客待ちデモ指定コマンドを送信するようにしてもよい。また、乱数用クロックエラー時処理を実行することなく、ＣＰＵ５６の動作を停止状態（ＨＡＬＴ）へ移行させてもよい。
ステップＳ５６３にて読出値が“０”と判定された場合には（ステップＳ５６３のＮ）、例えばＲＡＭ５５などに設けられた乱数値異常判定カウンタをクリアして、そのカウント値である乱数値異常判定カウント値を「０」に初期化する（ステップＳ５６７）。なお、ステップＳ５６３の処理では、ステップＳ５６２にて読み出した内部情報データＣＩＦ４のビット値が複数回（例えば２回など）連続して“０”となったときに、読出値が“０”であると判定してもよい。
ステップＳ５６７の処理に続いて、乱数値における異常の有無をチェックするために用いるチェック値を、初期値「００００Ｈ」に設定する（ステップＳ５６８）。そして、乱数回路５０９が備える乱数値レジスタＲ１Ｄとなる乱数値レジスタ５５９Ａや乱数値レジスタＲ２Ｄとなる乱数値レジスタ５５９Ｂから、格納されている乱数値となる数値データを読み出す（ステップＳ５６９）。例えば、ステップＳ５６９の処理では、乱数ラッチ選択レジスタＲＤＬＳのビット番号［１］やビット番号［０］に格納される乱数ラッチ選択データＲＤＬＳ１や乱数ラッチ選択データＲＤＬＳ０のビット値を“０”として、ソフトウェアによる乱数値の取り込みを指定する。続いて、乱数値取込指定レジスタＲＤＬＴのビット番号［１］やビット番号［０］に格納される乱数値取込指定データＲＤＬＴ１や乱数値取込指定データＲＤＬＴ０のビット値を“１”として、乱数値レジスタＲ２Ｄや乱数値レジスタＲ１Ｄへの取り込みを指定する。なお、乱数値取込指定レジスタＲＤＬＴのビット番号［１］やビット番号［０］におけるビット値を“１”とすることは、ＣＰＵ５６から乱数回路５０９に対して数値データの取り込み（ラッチ）を指示するラッチ信号を出力することに相当する。その後、乱数値レジスタＲ２Ｄに供給するレジスタリード信号ＲＲＳ２をオン状態とすることや、乱数値レジスタＲ１Ｄに供給するレジスタリード信号ＲＲＳ１をオン状態とすることにより、格納されている乱数値となる数値データを読み出すようにすればよい。なお、乱数値レジスタＲ２Ｄと乱数値レジスタＲ１Ｄのそれぞれに格納された数値データを、同時に読み出して乱数値における異常の有無をチェックしてもよいし、一方のレジスタについて異常の有無をチェックしてから、他方のレジスタについて異常の有無をチェックするようにしてもよい。
ステップＳ５６９にて数値データを読み出した後には、その読出値を乱数検査基準値に設定する（ステップＳ５７０）。続けて、さらに乱数値レジスタ５５９Ａや乱数値レジスタ５５９Ｂから乱数値となる数値データを読み出す（ステップＳ５７１）。なお、ステップＳ５７１での読出動作は、ステップＳ５６９での読出動作と同様の手順で行われればよい。また、ステップＳ５６９での読出動作と、ステップＳ５７１での読出動作との間には、乱数回路５０９で生成される乱数列ＲＳＮにおける数値データが変化するために十分な遅延時間を設けるとよい。ステップＳ５７１にて数値データを読み出した後には、乱数検査基準値と、ステップＳ５７１での読出値との排他的論理和演算を実行する（ステップＳ５７２）。また、ステップＳ５７２での演算結果と、チェック値との論理和演算を実行し、演算結果を新たなチェック値とするように更新させる（ステップＳ５７３）。例えば、チェック値はＲＡＭ５５の所定領域に記憶しておき、ステップＳ５７３の処理が実行される毎に、その処理で得られた演算結果を新たなチェック値として保存すればよい。これにより、乱数値レジスタ５５９Ａや乱数値レジスタ５５９Ｂから読み出した数値データにおける全ビットの変化が記録され、複数回の読出中に少なくとも１回は値が変化したビットであれば、チェック値において対応するビット値が“１”となる。
そこで、チェック値が「ＦＦＦＦＨ」となったか否かを判定し（ステップＳ５７４）、なっていれば（ステップＳ５７４のＹ）、全ビットについてビット値の変化が認められることから、乱数値が正常に更新されていると判断して、乱数回路異常検査処理を終了する。なお、乱数値が正常に更新されていることを確認できた場合には、乱数ラッチ選択レジスタＲＤＬＳのビット番号［１］やビット番号［０］に格納される乱数ラッチ選択データＲＤＬＳ１や乱数ラッチ選択データＲＤＬＳ０のビット値を“１”として、入力ポートＰ１への信号入力に応じた乱数値レジスタＲ２Ｄへの乱数値取込や、入力ポートＰ０への信号入力に応じた乱数値レジスタＲ１Ｄへの乱数値取込を、指示するようにしてもよい。この実施の形態では、入力ポートＰ０に始動口スイッチ１４ａからの始動入賞信号ＳＳを伝送する配線が接続され、入力ポートＰ１にも始動口スイッチ１４ａからの始動入賞信号ＳＳを伝送する配線が接続される。これにより、始動入賞信号ＳＳがオン状態となったときに乱数値レジスタＲ１Ｄへの乱数値取込を行うことができるとともに、始動入賞信号ＳＳがオン状態となったときに乱数値レジスタＲ２Ｄへの乱数値取込を行うことができる。
ステップＳ５７４にてチェック値が「ＦＦＦＦＨ」以外と判定された場合には（ステップＳ５７４のＮ）、乱数値異常判定カウント値を１加算するように更新する（ステップＳ５７５）。このときには、ステップＳ５７５での更新後におけるカウント値が所定の乱数値異常判定値に達したか否かを判定する（ステップＳ５７６）。ここで、乱数値異常判定値は、乱数回路５０９が正常動作していれば、乱数値レジスタ５５９Ａや乱数値レジスタ５５９Ｂから読み出される数値データの全ビットが少なくとも１回は変化するのに十分な判定回数となるように、あらかじめ定められた数値であればよい。ステップＳ５７６にて乱数値異常判定値に達していなければ、ステップＳ５７１の処理に戻り、再び乱数回路５０９から乱数値となる数値データを読み出して異常の有無をチェックするための判定などを行う。
ステップＳ５７６にて乱数値異常判定値に達した場合には（ステップＳ５７６のＹ）、所定の乱数値エラー時処理を実行してから（ステップＳ５７７）、乱数回路異常検査処理を終了する。なお、乱数値エラー時処理では、例えば演出制御基板８０に対して所定の演出制御コマンドを送信するための設定を行って、演出装置により乱数値の異常が検知されたことを報知させるとともに、所定のエラー解除手順（例えばシステムリセットやエラー解除スイッチの操作など）がとられるまでは、以後の処理には進まないようにしてもよく、あるいは、乱数値エラー時処理の終了とともに乱数回路異常検査処理を終了して、以後は乱数値エラー時処理を実行しない通常時とほぼ同様の遊技制御などが実行されるようにしてもよい。ここで、ステップＳ５７７にて乱数値エラー時処理を実行した後に遊技制御などが実行される場合には、乱数値エラー時処理の実行に対応したエラーの発生状態を記憶しておき、例えば、客待ちデモ指定コマンドを送信するときなどに、そのエラーの発生状態を通知する客待ちデモ指定コマンドを送信するようにしてもよい。また、乱数値エラー時処理を実行することなく、ＣＰＵ５６の動作を停止状態（ＨＡＬＴ）へ移行させてもよい。
このように、乱数回路異常検査処理では、例えばステップＳ５７１の処理を繰り返し実行することなどにより、乱数回路５０９の乱数値レジスタＲ１Ｄ（５５９Ａ）や乱数値レジスタＲ２Ｄ（５５９Ｂ）に格納された数値データを複数回読み出す。そして、ステップＳ５７２〜ステップＳ５７４の処理を実行することなどにより読み出した数値データの全ビットを監視して、変化しないビットデータの有無にもとづき、ステップＳ５７６にて乱数回路５０９の動作状態に異常が発生したか否かを判定する。これにより、乱数回路５０９の動作状態に異常が発生していることを確実かつ容易に検知して、不正行為を防止することができる。
なお、ステップＳ１４ｂの乱数回路異常検査処理は、ＣＰＵ５６が実行するものに限定されず、ＣＰＵ５６以外の遊技制御用マイクロコンピュータ５６０における内蔵回路により乱数回路異常検査処理が実行されてもよい。一例として、乱数回路５０９が乱数回路異常検査処理を実行する機能を有し、乱数用クロックＲＣＬＫの周波数異常が検知されたときや、乱数値の異常が検知されたときに、エラーの発生をＣＰＵ５６に通知するようにしてもよい。また、乱数回路異常検査処理は、ステップＳ１４ｂのみにて実行されるものに限定されず、例えば遊技制御用マイクロコンピュータ５６０にてタイマ割込みが発生する毎に、後述する遊技制御用タイマ割込み処理（図４５参照）にて乱数回路異常検査処理の一部または全部が実行されるようにしてもよい。すなわち、ステップＳ１４ｂの乱数回路異常検査処理は、図４１に示すステップＳ１６の処理を実行した後に、実行される処理としてもよい。一例として、遊技制御用タイマ割込み処理にて乱数回路異常検査処理が実行される場合には、例えば図４４に示すステップＳ５６１〜ステップＳ５６６の処理を実行する一方で、ステップＳ５６７〜ステップＳ５７７の処理は実行されないようにしてもよい。ステップＳ５６７〜ステップＳ５７７の処理は、例えばステップＳ５６９の処理を繰り返し実行して乱数回路５０９から数値データを繰り返し読み出すためなどに、長い処理時間を要することがあり、遊技制御用タイマ割込み処理において処理落ちが発生するおそれがある。そこで、この場合にはステップＳ５６１〜ステップＳ５６６の処理のみを実行することで、遊技制御用タイマ割込み処理における処理量を軽減し、処理落ちの発生を防止することができる。
また、ＣＰＵ５６は、シリアル通信回路５１１を初期設定するシリアル通信回路設定処理を実行する（ステップＳ１５ａ）。この場合、ＣＰＵ５６は、シリアル通信回路設定プログラムに従ってＲＯＭ５４の所定領域に格納されているデータをシリアル通信回路５１１に設定することによって、シリアル通信回路５１１に払出制御用マイクロコンピュータとシリアル通信させるための設定を行う。
シリアル通信回路５１１を初期設定すると、ＣＰＵ５６は、シリアル通信回路５１１の割り込み要求に応じて実行する割込処理の優先順位を初期設定する（ステップＳ１５ｂ）。この場合、ＣＰＵ５６は、割込優先順位設定プログラムに従って処理を実行することによって、割込処理の優先順位を初期設定する。
例えば、ＣＰＵ５６は、各割込処理のデフォルトの優先順位を含む所定の割込処理優先順位テーブルに従って、各割込処理の優先順位を初期設定する。この実施の形態では、ＣＰＵ５６は、割込処理優先順位テーブルに従って、シリアル通信回路５１１において通信エラーが発生したことを割込原因とする割込処理を優先して実行するように初期設定する。この場合、例えば、ＣＰＵ５６は、通信エラーが発生したことを割込原因とする割込処理を優先して実行する旨を示す通信エラー時割込優先実行フラグをセットする。
なお、この実施の形態では、タイマ割込とシリアル通信回路５１１からの割り込み要求とが同時に発生した場合、ＣＰＵ５６は、タイマ割込による割込処理を優先して行う。
また、ユーザによって各割込処理のデフォルトの優先順位を変更することもできる。例えば、遊技制御用マイクロコンピュータ５６０は、ユーザ（例えば、遊技機の製作者）によって設定された割込処理を指定する指定情報を、あらかじめＲＯＭ５４の所定の記憶領域に記憶している。そして、ＣＰＵ５６は、ＲＯＭ５４の所定の記憶領域に記憶された指定情報に従って、割込処理の優先順位を設定する。
なお、ステップＳ１５ａ〜Ｓ１５ｂだけでなく、シリアル通信回路５１１の設定処理の一部は、ステップＳ５の処理においても実行される。例えば、ステップＳ５において、内蔵デバイスレジスタとして、シリアル通信回路５１１のボーレートレジスタや通信設定レジスタ、割込制御レジスタ、ステータスレジスタに、初期値を設定する処理が実行される。
例えば、内蔵デバイスレジスタの設定において、ＣＰＵ５６は、シリアル通信回路５１１のボーレートを設定する。この場合、ＣＰＵ５６は、シリアル通信回路５１１のボーレートレジスタ７０２に、設定するボーレートに対応する設定値を書き込む。例えば、遊技制御用マイクロコンピュータ５６０は、ユーザ（例えば、遊技機の製作者）によって設定された設定値を指定する指定情報を、あらかじめＲＯＭ５４の所定の記憶領域に記憶している。そして、ＣＰＵ５６は、ＲＯＭ５４の所定の記憶領域に記憶された指定情報に従って、設定値をボーレートレジスタ７０２に書き込む。例えば、ＣＰＵ５６によってボーレート設定値「１５６」が設定された場合、ボーレート生成回路７０３によって、式（１）およびクロック周波数「３ＭＨｚ」を用いてボーレート「１２０１．９２ｂｐｓ」が生成される。
また、例えば、ＣＰＵ５６は、シリアル通信回路５１１が送受信するデータのデータフォーマットを設定する。この場合、ＣＰＵ５６は、制御レジスタＡ７０７の各ビットの値を設定することによって、送受信データのデータ長（８ビットまたは９ビット）、パリティ機能の使用の有無を設定する。例えば、遊技制御用マイクロコンピュータ５６０は、ユーザ（例えば、遊技機の製作者）によって設定された制御レジスタＡ７０７の各ビットの値を指定する指定情報を、あらかじめＲＯＭ５４の所定の記憶領域に記憶している。そして、ＣＰＵ５６は、ＲＯＭ５４の所定の記憶領域に記憶された指定情報に従って、制御レジスタＡ７０７の各ビットの値を設定する。
また、例えば、ＣＰＵ５６は、シリアル通信回路５１１が発生する各割込要求を許可するか否かを設定する。この場合、ＣＰＵ５６は、制御レジスタＢ７０８のビット５，６，７の値を設定することによって、送信時割り込み要求（データの送信時に行う割り込み要求である送信割り込み要求や、送信完了時に行う送信完了割り込み要求）および受信時割り込み要求を許可するか否かを設定する。なお、ＣＰＵ５６は、送信時割り込み要求と受信時割り込み要求との両方を許可するように設定することも可能であり、送信時割り込み要求と受信時割り込み要求とのいずれか一方のみを許可するように設定することも可能である。また、ＣＰＵ５６は、制御レジスタＣ７０９のビット０〜３の値を設定することによって、各通信エラー時割り込み要求を許可するか否かを設定する。例えば、遊技制御用マイクロコンピュータ５６０は、ユーザ（例えば、遊技機の製作者）によって設定された制御レジスタＢ７０８および制御レジスタＣ７０９の各ビットの値を指定する指定情報を、あらかじめＲＯＭ５４の所定の記憶領域に記憶している。そして、ＣＰＵ５６は、ＲＯＭ５４の所定の記憶領域に記憶された指定情報に従って、制御レジスタＢ７０８および制御レジスタＣ７０９の各ビットの値を設定する。
また、メイン処理の初期化処理において、後述する賞球不足エラーや賞球過剰エラーを検出するために用いられる賞球個数カウンタに初期値として「２５０」が設定される処理も実行される。なお、賞球個数カウンタに初期値を設定する処理を、例えば、ステップＳ９２，Ｓ１２の作業領域に各初期値を順次設定する処理において実行してもよく、ステップＳ１７〜Ｓ１９の処理に移行するまでの間に実行していればよい。
そして、ＣＰＵ５６は、所定時間（例えば４ｍｓ）ごとに定期的にタイマ割込がかかるように遊技制御用マイクロコンピュータ５６０に内蔵されているＣＴＣのレジスタの設定を行うタイマ割込設定処理を実行する（ステップＳ１６）。すなわち、初期値として例えば４ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。この実施の形態では、４ｍｓごとに定期的にタイマ割込がかかるとする。
タイマ割込の設定が完了すると、ＣＰＵ５６は、まず、割込禁止状態にして（ステップＳ１７）、初期値用乱数更新処理（ステップＳ１８ａ）と表示用乱数更新処理（ステップＳ１８ｂ）を実行して、再び割込許可状態にする（ステップＳ１９）。すなわち、ＣＰＵ５６は、初期値用乱数更新処理および表示用乱数更新処理が実行されるときには割込禁止状態にして、初期値用乱数更新処理および表示用乱数更新処理の実行が終了すると割込許可状態にする。
なお、初期値用乱数更新処理とは、初期値用乱数を発生するためのカウンタのカウント値を更新する処理である。初期値用乱数とは、大当りの種類を決定するための判定用乱数（例えば、大当りを発生させる特別図柄を決定するための大当り図柄決定用乱数や、遊技状態を確変状態に移行させるかを決定するための確変決定用乱数、普通図柄にもとづく当りを発生させるか否かを決定するための普通図柄当たり判定用乱数）を発生するためのカウンタ（判定用乱数発生カウンタ）等のカウント値の初期値を決定するための乱数である。後述する遊技制御処理（遊技制御用マイクロコンピュータが、遊技機に設けられている演出表示装置９、可変入賞球装置１５、球払出装置９７等の遊技用の装置を、自身で制御する処理、または他のマイクロコンピュータに制御させるために指令信号を送信する処理、遊技装置制御処理ともいう）において、判定用乱数発生カウンタのカウント値が１周すると、そのカウンタに初期値が設定される。
また、表示用乱数とは、特別図柄表示器８の表示を決定するための乱数である。この実施の形態では、表示用乱数として、特別図柄の変動パターンを決定するための変動パターン決定用乱数や、大当りを発生させない場合にリーチとするか否かを決定するためのリーチ判定用乱数が用いられる。また、表示用乱数更新処理とは、表示用乱数を発生するためのカウンタのカウント値を更新する処理である。
また、表示用乱数更新処理が実行されるときに割込禁止状態にされるのは、表示用乱数更新処理および初期値用乱数更新処理が後述するタイマ割込処理でも実行される（すなわち、タイマ割込処理のステップＳ２６，Ｓ２７でも同じ処理が実行される）ことから、タイマ割込処理における処理と競合してしまうのを避けるためである。すなわち、ステップＳ１８ａ，Ｓ１８ｂの処理中にタイマ割込が発生してタイマ割込処理中で初期値用乱数や表示用乱数を発生するためのカウンタのカウント値を更新してしまったのでは、カウント値の連続性が損なわれる場合がある。しかし、ステップＳ１８ａ，Ｓ１８ｂの処理中では割込禁止状態にしておけば、そのような不都合が生ずることはない。
ステップＳ１９で割込許可状態に設定されると、次にステップＳ１７の処理が実行されて割込禁止状態とされるまで、タイマ割込またはシリアル通信回路５１１からの割り込み要求を許可する状態となる。そして、割込許可状態に設定されている間に、タイマ割込が発生すると、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、後述するタイマ割込処理を実行する。また、割込許可状態に設定されている間に、シリアル通信回路５１１から割り込み要求が発生すると、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、後述する各割込処理（通信エラー割込処理や、受信時割込処理、送信完了割込処理）を実行する。また、本実施の形態では、ステップＳ１７からステップＳ１９までのループ処理の前にステップＳ１５ｂを実行することによって、タイマ割込または割り込み要求を許可する状態に設定される前に、割込処理の優先順位を設定または変更する処理が行われる。
次に、タイマ割込処理について説明する。図４５は、タイマ割込処理を示すフローチャートである。メイン処理の実行中に、具体的には、ステップＳ１７〜Ｓ１９のループ処理の実行中における割込許可になっている期間において、タイマ割込が発生すると、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、タイマ割込の発生に応じて起動されるタイマ割込処理を実行する。タイマ割込処理において、ＣＰＵ５６は、まず、電源断信号が出力されたか否か（オン状態になったか否か）を検出する電源断処理（電源断検出処理）を実行する（ステップＳ２０）。そして、ＣＰＵ５６は、スイッチ回路５８を介して、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、カウントスイッチ２３および入賞口スイッチ２９ａ，３０ａ等のスイッチの検出信号を入力し、各スイッチの入力を検出する（スイッチ処理：ステップＳ２１）。具体的には、各スイッチの検出信号を入力する入力ポートの状態がオン状態であれば、各スイッチに対応して設けられているスイッチタイマの値を＋１する。
次に、ＣＰＵ５６は、特別図柄表示器８、普通図柄表示器１０、特別図柄保留記憶表示器１８、普通図柄保留記憶表示器４１の表示制御を行う表示制御処理を実行する（ステップＳ２２）。特別図柄表示器８および普通図柄表示器１０については、ステップＳ３６，Ｓ３７で設定される出力バッファの内容に応じて各表示器に対して駆動信号を出力する制御を実行する。
次いで、ＣＰＵ５６は、磁石センサから検出信号を入力したことにもとづいて磁石センサエラー報知を行う磁石センサエラー報知処理を実行する（ステップＳ２４）。
次いで、ＣＰＵ５６は、遊技制御に用いられる普通図柄当り判定用乱数等の各判定用乱数を生成するための各カウンタのカウント値を更新する処理を行う（判定用乱数更新処理：ステップＳ２５）。また、ＣＰＵ５６は、初期値用乱数を発生するためのカウンタのカウント値を更新する処理を行う（初期値用乱数更新処理：ステップＳ２６）。さらに、ＣＰＵ５６は、表示用乱数を生成するためのカウンタのカウント値を更新する処理を行う（表示用乱数更新処理：ステップＳ２７）。
次いで、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２８）。特別図柄プロセス処理では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２９）。普通図柄プロセス処理では、普通図柄表示器１０の表示状態を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
次いで、ＣＰＵ５６は、特別図柄の変動に同期する演出図柄に関する演出制御コマンドをシリアル通信回路５１１の送信データレジスタに設定して演出制御コマンドを送出する処理を行う（演出図柄コマンド制御処理：ステップＳ３０）。なお、演出図柄の変動が特別図柄の変動に同期するとは、変動時間（可変表示期間）が同じであることを意味する。
次いで、ＣＰＵ５６は、例えばホール管理用コンピュータに供給される始動口信号、図柄確定回数１信号、大当り１〜３信号、時短信号、セキュリティ信号などのデータを出力する情報出力処理を行う（ステップＳ３１）。
次いで、ＣＰＵ５６は、シリアル通信回路５１１を介して、払出制御用マイクロコンピュータ３７０と信号を送受信（入出力）する処理を実行するとともに、入賞が発生した場合には入賞口スイッチ２９ａ，３０ａ等の検出信号にもとづく賞球個数の設定などを行う賞球処理を実行する（ステップＳ３２）。なお、この実施の形態では、入賞口スイッチ２９ａ，３０ａ等がオンしたことにもとづく入賞検出に応じて、賞球個数コマンドの下位４ビットを異ならせることにより賞球個数を示すデータを賞球個数コマンドに設定し、当該設定した賞球個数コマンドをシリアル通信回路５１１を介して払出制御用マイクロコンピュータ３７０に出力する。払出制御基板３７に搭載されている払出制御用マイクロコンピュータ３７０は、賞球個数を示すデータが設定された賞球個数コマンドの受信に応じて球払出装置９７を駆動する。
また、遊技機の制御状態を遊技機外部で確認できるようにするための試験信号を出力する処理である試験端子処理を実行する（ステップＳ３３）。また、この実施の形態では、出力ポートの出力状態に対応したＲＡＭ領域（出力ポートバッファ）が設けられているのであるが、ＣＰＵ５６は、出力ポート０のＲＡＭ領域における接続信号に関する内容およびソレノイドに関する内容を出力ポートに出力する（ステップＳ３４：出力処理）。そして、ＣＰＵ５６は、保留記憶数の増減をチェックする記憶処理を実行する（ステップＳ３５）。
また、ＣＰＵ５６は、特別図柄プロセスフラグの値に応じて特別図柄の演出表示を行うための特別図柄表示制御データを特別図柄表示制御データ設定用の出力バッファに設定する特別図柄表示制御処理を行う（ステップＳ３６）。さらに、ＣＰＵ５６は、普通図柄プロセスフラグの値に応じて普通図柄の演出表示を行うための普通図柄表示制御データを普通図柄表示制御データ設定用の出力バッファに設定する普通図柄表示制御処理を行う（ステップＳ３７）。
次いで、ＣＰＵ５６は、各状態表示灯の表示を行うための状態表示制御データを状態表示制御データ設定用の出力バッファに設定する状態表示灯表示処理を行う（ステップＳ３８）。この場合、遊技状態が時短状態である場合には、時短状態であることを示す状態表示灯の表示を行うための状態表示制御データを出力バッファに設定する。なお、遊技状態が高確率状態（例えば、確変状態）にも制御される場合には、高確率状態であることを示す状態表示灯の表示を行うための状態表示制御データを出力バッファに設定するようにしてもよい。
次いで、ＣＰＵ５６は、遊技機のエラー状態などを表示させるために遊技機のエラー状態などを示す情報が設定された枠状態表示コマンドを演出制御用マイクロコンピュータ１００に対して送信する枠状態出力処理を実行する（ステップＳ３９）。
その後、割込許可状態に設定し（ステップＳ４０）、処理を終了する。
以上の制御によって、この実施の形態では、遊技制御処理は４ｍｓ毎に起動されることになる。なお、遊技制御処理は、タイマ割込処理におけるステップＳ２１〜Ｓ３９（ステップＳ３１，Ｓ３３を除く。）の処理に相当する。また、この実施の形態では、タイマ割込処理で遊技制御処理が実行されているが、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理はメイン処理において実行されるようにしてもよい。
図４６および図４７は、ステップＳ２０の電源断処理の一例を示すフローチャートである。電源断処理において、遊技制御用マイクロコンピュータ５６０は、まず、電源断信号が出力されているか否か（オン状態になっているか否か）確認する（ステップＳ４５０）。オン状態でなければ、ＲＡＭ５５に形成されているバックアップ監視タイマの値を０クリアする（ステップＳ４５１）。オン状態であれば、バックアップ監視タイマの値を１増やす（ステップＳ４５２）。そして、バックアップ監視タイマの値が判定値（例えば２）と一致すれば（ステップＳ４５３）、ステップＳ４５４以降の電力供給停止時処理すなわち電力の供給停止のための準備処理を実行する。つまり、遊技の進行を制御する状態から遊技状態を保存させるための電力供給停止時処理（電源断時制御処理）を実行する状態に移行する。なお、「ＲＡＭに形成されている」とは、ＲＡＭ内の領域であることを意味する。
バックアップ監視タイマと判定値とを用いることによって、判定値に相当する時間だけ電源断信号のオン状態が継続したら、電力供給停止時処理が開始される。すなわち、ノイズ等で一瞬電源断信号のオン状態が発生しても、誤って電力供給停止時処理が開始されるようなことはない。なお、バックアップ監視タイマの値は、遊技機への電力供給が停止しても、所定期間はバックアップ電源によって保存される。従って、メイン処理におけるステップＳ８では、バックアップ監視タイマの値が判定値と同じ値になっていることによって、電力供給停止時処理の処理結果が保存されていることを確認できる。
電力供給停止時処理において、遊技制御用マイクロコンピュータ５６０は、パリティデータを作成する（ステップＳ４５４〜Ｓ４６３）。すなわち、まず、クリアデータ（００）をチェックサムデータエリアにセットし（ステップＳ４５４）、電力供給停止時でも内容が保存されるべきＲＡＭ領域の先頭アドレスに相当するチェックサム算出開始アドレスをポインタにセットする（ステップＳ４５５）。また、電力供給停止時でも内容が保存されるべきＲＡＭ領域の最終アドレスに相当するチェックサム算出回数をセットする（ステップＳ４５６）。
次いで、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する（ステップＳ４５７）。演算結果をチェックサムデータエリアにストアするとともに（ステップＳ４５８）、ポインタの値を１増やし（ステップＳ４５９）、チェックサム算出回数の値を１減算する（ステップＳ４６０）。そして、ステップＳ４５７〜Ｓ４６０の処理を、チェックサム算出回数の値が０になるまで繰り返す（ステップＳ４６１）。
チェックサム算出回数の値が０になったら、遊技制御用マイクロコンピュータ５６０は、チェックサムデータエリアの内容の各ビットの値を反転する（ステップＳ４６２）。そして、反転後のデータをチェックサムデータエリアにストアする（ステップＳ４６３）。このデータが、電源投入時にチェックされるパリティデータになる。次いで、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ４７１）。以後、内蔵ＲＡＭ５５のアクセスができなくなる。
さらに、遊技制御用マイクロコンピュータ５６０は、ＲＯＭ５４に格納されているポートクリア設定テーブルの先頭アドレスをポインタにセットする（ステップＳ４７２）。ポートクリア設定テーブルにおいて、先頭アドレスには処理数（クリアすべき出力ポートの数）が設定され、次いで、出力ポートのアドレスおよび出力値データ（クリアデータ：出力ポートの各ビットのオフ状態の値）が、処理数分の出力ポートについて順次設定されている。
遊技制御用マイクロコンピュータ５６０は、ポインタが指すアドレスのデータ（すなわち処理数）をロードする（ステップＳ４７３）。また、ポインタの値を１増やし（ステップＳ４７４）、ポインタが指すアドレスのデータ（すなわち出力ポートのアドレス）をロードする（ステップＳ４７５）。さらに、ポインタの値を１増やし（ステップＳ４７６）、ポインタが指すアドレスのデータ（すなわち出力値データ）をロードする（ステップＳ４７７）。そして、出力値データを出力ポートに出力する（ステップＳ４７８）。その後、処理数を１減らし（ステップＳ４７９）、処理数が０でなければステップＳ４７４に戻る。処理数が０であれば、すなわち、クリアすべき出力ポートを全てクリアしたら、タイマ割込を停止し（ステップＳ４８１）、ループ処理に入る。なお、出力ポートをクリアする処理をチェックサムデータを作成する処理の前に実行してもよい。例えば、ＣＰＵ５６は、ステップＳ４５３でＹと判定した後、直ちにステップＳ４７２〜Ｓ４８０の出力ポートクリアの処理を実行するようにしてもよい。
ループ処理では、電源断信号がオフ状態になったか否かを監視する（ステップＳ４８２）。そして、電源断信号がオン状態の間は（ステップＳ４８２のＹ）、ステップＳ４８２の処理を繰り返し実行して待機する。これに対して、ステップＳ４８２にて電源断信号がオフ状態となったときには（ステップＳ４８２のＹ）、乱数ラッチフラグをクリアするための処理を実行する。
すなわち、乱数ラッチフラグレジスタＲＤＦＭのビット番号［０］に格納される乱数ラッチフラグデータＲＤＦＭ０のビット値が“１”であるか否かに応じて、乱数値レジスタＲ１Ｄに対応する乱数ラッチフラグがオンであるか否かを判定する（ステップＳ４８３）。そして、この乱数ラッチフラグがオンであれば（ステップＳ４８３のＹ）、乱数値レジスタＲ１Ｄの読み出しを行うことにより、乱数ラッチフラグデータＲＤＦＭ０のビット値を“０”にクリアして、対応する乱数ラッチフラグをオフ状態とする（ステップＳ４８４）。また、ステップＳ４８３にて乱数ラッチフラグデータＲＤＦＭ０で指定される乱数ラッチフラグがオフである場合や（ステップＳ４８３のＮ）、ステップＳ４８４の処理を実行した後には、乱数ラッチフラグレジスタＲＤＦＭのビット番号［１］に格納される乱数ラッチフラグデータＲＤＦＭ１のビット値が“１”であるか否かに応じて、乱数値レジスタＲ２Ｄに対応する乱数ラッチフラグがオンであるか否かを判定する（ステップＳ４８５）。このとき、乱数ラッチフラグがオンであれば（ステップＳ４８５のＹ）、乱数値レジスタＲ２Ｄの読み出しを行うことにより、乱数ラッチフラグデータＲＤＦＭ１のビット値を“０”にクリアして、対応する乱数ラッチフラグをオフ状態とする（ステップＳ４８６）。こうしたステップＳ４８４やステップＳ４８６の処理により、乱数ラッチフラグがオフ状態とされて、乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄに新たな数値データの格納が許可された状態に設定できる。なお、ステップＳ４８４やステップＳ４８６の処理により乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄから読み出された数値データは、特図表示結果を「大当り」として大当り遊技状態に制御するか否かの判定処理などには使用せず、そのまま破棄（消去）すればよい。また、ステップＳ４８３〜ステップＳ４８６の処理に代えて、乱数ラッチフラグデータＲＤＦＭ０や乱数ラッチフラグデータＲＤＦＭ１の値にかかわらず、乱数値レジスタＲ１Ｄと乱数値レジスタＲ２Ｄの読み出しを行うことにより、各乱数ラッチフラグをオフ状態とする処理が実行されてもよい。なお、この実施の形態では、始動入賞口が１つであるので、乱数値レジスタＲ１Ｄ，Ｒ２Ｄのうちの一方のみを使用するようにし、一方の乱数値レジスタの読み出しのみを行うようにしてもよい。また、例えば、遊技機を３以上の始動入賞口を備えるように構成してもよく、始動入賞口が３つある場合には３つの乱数値レジスタの読み出しを行うようにしてもよい。そのように、使用されている乱数値レジスタ全ての読み込みを行い、それぞれ乱数ラッチフラグがクリアされるように構成されていればよい。
ステップＳ４８５にて乱数ラッチフラグデータＲＤＦＭ１で指定される乱数ラッチフラグがオフであるときや（ステップＳ４８５のＮ）、ステップＳ４８６の処理を実行した後には、所定の電断復旧時における設定を行った後（ステップＳ４８７）、図４１に示すメイン処理の先頭にリターンする。一例として、ステップＳ４８７の処理では、ＣＰＵ５６に内蔵されたスタックポインタに電源断復旧時ベクタテーブルの記憶アドレスを格納し、遊技制御用タイマ割込み処理から復帰（リターン）させる。ここで、電源断復旧時ベクタテーブルは、ＲＯＭ５４に記憶された制御コード（遊技制御プログラム）の先頭アドレスを指定するものであればよい。図４５に示すタイマ割込処理のような割込処理から復帰（リターン）するときには、スタックポインタで指定されるアドレスの記憶データが復帰アドレスとして読み出される。こうして、ステップＳ４８７の処理を実行した後には、ＣＰＵ５６により、ＲＯＭ５４に記憶されている制御コードの先頭から、遊技制御の実行を開始（再開）させることができる。
以上の処理によって、電力供給が停止する場合には、ステップＳ４５４〜Ｓ４８１の電力供給停止時処理が実行され、電力供給停止時処理が実行されたことを示すデータ（判定値になっているバックアップ監視タイマのおよびチェックサム）がバックアップＲＡＭへストアされ、ＲＡＭアクセスが禁止状態にされ、出力ポートがクリアされ、かつ、遊技制御処理を実行するためのタイマ割込が禁止状態に設定される。
この実施の形態では、ＲＡＭ５５がバックアップ電源によって電源バックアップ（遊技機への電力供給が停止しても所定期間はＲＡＭ５５の内容が保存されこと）されている。この例では、ステップＳ４５２〜Ｓ４７９の処理によって、バックアップ監視タイマの値とともに、電源断信号が出力されたときのＲＡＭ５５の内容にもとづくチェックサムもＲＡＭ５５のバックアップ領域に保存される。遊技機への電力供給が停止した後、所定期間内に電力供給が復旧したら、遊技制御手段は、上述したステップＳ４１〜Ｓ４４の処理によって、ＲＡＭ５５に保存されているデータ（電力供給が停止した直前の遊技制御手段による制御状態である遊技状態を示すデータ（例えば、プロセスフラグの状態、大当り中フラグの状態、確変フラグの状態、出力ポートの出力状態等）を含む）に従って、遊技状態を、電力供給が停止した直前の状態に戻すことができる。なお、電力供給停止の期間が所定期間を越えたらバックアップ監視タイマの値とチェックサムとが正規の値とは異なるはずであるから、その場合には、ステップＳ１０〜Ｓ１３の初期化処理が実行される。
以上のように、電力供給停止時処理（電力の供給停止のための準備処理）によって、遊技状態を電力供給が停止した直前の状態に戻すためのデータが確実に変動データ記憶手段（この例ではＲＡＭ５５の一部の領域）に保存される。よって、停電等による電源断が生じても、所定期間内に電源が復旧すれば、遊技状態を電力供給が停止した直前の状態に戻すことができる。
また、電源断信号がオフ状態になった場合には、ステップＳ１に戻る。その場合、電力供給停止時処理が実行されたことを示すデータが設定されているので、ステップＳ９１〜Ｓ９３の復旧処理が実行される。よって、電力供給停止時処理を実行した後に払出制御基板３７からの電源断信号がオフ状態になったときには、遊技の進行を制御する状態に戻る。従って、電源瞬断等が生じても、遊技制御処理が停止してしまうようなことはなく、自動的に、遊技制御処理が続行される。
次に、メイン処理における賞球処理（ステップＳ３２）を説明する。まず、主基板３１と払出制御基板３７との間で送受信される払出制御信号（接続信号、賞球情報）および払出制御コマンドについて説明する。
図４８は、遊技制御手段から払出制御手段に対して出力される制御信号の内容の一例を示す説明図である。この実施の形態では、払出制御等に関する各種の制御を行うために、主基板３１と払出制御基板３７との間で制御信号として接続信号および賞球情報が送受信される。図４８に示すように、接続信号は、主基板３１の立ち上がり時（遊技制御手段が遊技制御処理を開始したとき）に出力され、払出制御基板３７に対して主基板３１が立ち上がったことを通知するための信号（主基板３１の接続信号）である。また、接続信号は、賞球払出が可能な状態であることを示す。なお、接続信号は、遊技制御用マイクロコンピュータ５６０のＩ／Ｏポート５７および出力回路６７Ａを介して出力され、払出制御用マイクロコンピュータ３７０の入力回路３７３ＡおよびＩ／Ｏポート３７２ｅを介して払出制御用マイクロコンピュータ３７０に入力される。接続信号は、１ビットのデータであり、１本の信号線によって送信される。なお、接続信号は、電源投入時に実行されるステップＳ４の処理によって出力ポート０の接続信号に対応するビットに初期値が設定されることによって出力可能な状態となる（具体的にはステップＳ３４の処理によって出力されるが、ステップＳ４のタイミングで出力されるようにしてもよい）。また、賞球情報は、払出制御基板３７側において賞球の払出を１個検出するごとに、主基板３１に対して、１０個の賞球払出を検出したことを通知するための情報である。なお、賞球情報は、払出制御用マイクロコンピュータ３７０のＩ／Ｏポート３７２ａおよび出力回路３７３Ｂを介して出力され、遊技制御用マイクロコンピュータ５６０の入力回路６７ＢおよびＩ／Ｏポート５７を介して遊技制御用マイクロコンピュータ５６０に入力される。賞球情報は、１ビットのデータであり、１本の信号線によって送信される。
払出制御用マイクロコンピュータ３７０は、遊技制御用マイクロコンピュータ５６０と同様に、シリアル通信回路３８０を内蔵する。また、遊技制御用マイクロコンピュータ５６０が内蔵するシリアル通信回路５１１と、払出制御用マイクロコンピュータ３７０が内蔵するシリアル通信回路３８０との間で、各種払出制御コマンドが送受信される。なお、払出制御用マイクロコンピュータ３７０が内蔵するシリアル通信回路３８０の構成及び機能は、遊技制御用マイクロコンピュータ５６０が内蔵するシリアル通信回路５１１の構成及び機能と同様である。
図４９は、遊技制御手段と払出制御手段との間で送受信される制御コマンドの内容の一例を示す説明図である。この実施の形態では、払出制御等に関する各種の制御を行うために、主基板３１と払出制御基板３７とのマイクロコンピュータの間で各種払出制御コマンドが送受信される。
上述したように、払出制御コマンドは、８ビットのデータ（２進８桁のデータ）によって構成され、設定された８ビットのデータの内容によって所定の内容を示す制御コマンドとして出力される。
接続確認コマンドは、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０との間の接続状態が正常であるか否かを確認するために一定間隔（１ｓ）毎に遊技制御用マイクロコンピュータ５６０から送信される制御コマンドである。接続確認コマンドのデータの内容は「Ａ０（Ｈ）」すなわち「１０１０００００」とされている。
接続ＯＫコマンドは、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０との間の接続状態が正常であることを通知するための制御コマンドであって、払出制御用マイクロコンピュータ３７０が接続確認コマンドの受信に応じて応答信号として送信する制御コマンドである。接続ＯＫコマンドのデータの内容は「８ｘ（Ｈ）」すなわち「１０００ｘｘｘｘ」とされている。ここで、接続ＯＫコマンドの２バイト目の「ｘｘｘｘ」については、図５０に示すように、賞球エラー（入賞にもとづく賞球払出動作や球貸し要求にもとづく球貸払出動作が正常に行えない状態になった異常状態：具体的には、図９６に示す主制御未接続エラーや、払出スイッチ異常検知エラー１、払出スイッチ異常検知エラー２、払出ケースエラー、主制御通信エラー）が発生した場合には、１ビット目（ビット０）の「ｘ」に「１」が設定される。また、満タンエラーが発生した場合には、２ビット目（ビット１）の「ｘ」に「１」が設定される。また、球切れエラーが発生した場合には、３ビット目（ビット２）の「ｘ」に「１」が設定される。また、後述する賞球や貸し球の払出数の個数異常の累積値が所定値（例えば、２０００個）に達した場合の払出個数異常エラーが発生した場合には、４ビット目（ビット３）の「ｘ」に「１」が設定される。このようにして、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０との間の接続確認を行っている最中に、払出制御用マイクロコンピュータ３７０における所定のエラーの発生を遊技制御用マイクロコンピュータ５６０に通知することができる。なお、図５０に示す例では、接続ＯＫコマンドに、制御状態として払い出しに関するエラー（賞球エラーや、満タンエラー、球切れエラー、払出個数異常エラー）を示す値を設定する場合を示したが、エラー以外の制御状態を接続ＯＫコマンドに設定するようにしてもよい。例えば、払出制御用マイクロコンピュータ３７０は、賞球払出動作中である旨や貸し球払出動作中である旨を示す値を制御状態として接続ＯＫコマンドにセットして、遊技制御用マイクロコンピュータ５６０に送信するようにしてもよい。
賞球個数コマンドは、払出要求を行う遊技球の個数（０〜１５個）を通知するための制御コマンドであって、遊技制御用マイクロコンピュータ５６０が入賞の発生にもとづいて送信する制御コマンドである。賞球個数コマンドのデータの内容は「５ｘ（Ｈ）」すなわち「０１０１ｘｘｘｘ」とされている。この実施の形態では、始動口スイッチ１４ａで遊技球が検出されると３個の賞球払出を行い、入賞口スイッチ２９ａ，３０ａのいずれかで遊技球が検出されると１０個の賞球払出を行い、カウントスイッチ２３で遊技球が検出されると１５個の賞球払出を行う。よって、始動口スイッチ１４ａで遊技球が検出された場合、賞球数３個を通知するための賞球個数コマンド「０１０１００１１」が送信され、入賞口スイッチ２９ａ，３０ａのいずれかで遊技球が検出された場合、賞球数１０個を通知するための賞球個数コマンド「０１０１１０１０」が送信され、カウントスイッチ２３で遊技球が検出された場合、賞球数１５個を通知するための賞球個数コマンド「０１０１１１１１」が送信される。
賞球個数受付コマンドは、賞球個数コマンドで指定された賞球個数を受け付けたことを通知するための制御コマンドであって、払出制御用マイクロコンピュータ３７０が賞球個数コマンドの受信に応じて応答信号として送信する制御コマンドである。賞球個数受付コマンドのデータの内容は「７０（Ｈ）」すなわち、「０１１１００００」とされている。
賞球終了コマンドは、賞球動作（賞球払出動作）が終了したことを示す制御コマンドであって、払出制御用マイクロコンピュータ３７０が賞球動作の終了にもとづいて送信する制御コマンドである。賞球終了コマンドのデータの内容は「５０（Ｈ）」すなわち「０１０１００００」とされている。
賞球準備中コマンドは、賞球動作に時間がかかっている場合や、貸し球動作中であったり所定のエラーが発生したりして賞球動作が終了していないことを通知する制御コマンドである。賞球準備中コマンドのデータの内容は「４ｘ（Ｈ）」すなわち「０１００ｘｘｘｘ」とされている。ここで、賞球準備中コマンドの２バイト目の「ｘｘｘｘ」については、図５０に示すように、賞球エラーが発生した場合には、１ビット目（ビット０）の「ｘ」に「１」が設定される。また、満タンエラーが発生した場合には、２ビット目（ビット１）の「ｘ」に「１」が設定される。また、球切れエラーが発生した場合には、３ビット目（ビット２）の「ｘ」に「１」が設定される。また、後述する賞球や貸し球の払出数の個数異常の累積値が所定値（例えば、２０００個）に達した場合の払出個数異常エラーが発生した場合には、４ビット目（ビット３）の「ｘ」に「１」が設定される。このようにして、払出制御用マイクロコンピュータ３７０から、賞球動作に時間がかかっている場合や、貸し球動作中であったり賞球動作の実行中に所定のエラーが発生したりして賞球動作が終了していないことを遊技制御用マイクロコンピュータ５６０に通知することができるとともに、エラーの内容も遊技制御用マイクロコンピュータ５６０に通知することができる。賞球準備中コマンドは、接続ＯＫコマンドと同様に、下位４ビットの内容をエラー状態に応じて異ならせる（所定ビットを異ならせる）ことによって所定のエラーが発生したことを通知している。なお、賞球準備中コマンドは、エラーが発生して賞球動作が実行できない状態のみならず、貸し球払出動作中であるために賞球の払出動作を直ちに開始できない状態や、賞球動作の実行中の状態（賞球個数コマンドで指定された賞球個数の払出動作を完了していない状態）においても出力されるコマンド（信号）である。なお、図５０に示す例では、賞球準備中コマンドに、制御状態として払い出しに関するエラー（賞球エラーや、満タンエラー、球切れエラー、払出個数異常エラー）を示す値を設定する場合を示したが、エラー以外の制御状態を接続ＯＫコマンドに設定するようにしてもよい。例えば、払出制御用マイクロコンピュータ３７０は、賞球払出動作中である旨や貸し球払出動作中である旨を示す値を制御状態として賞球準備中コマンドにセットして、遊技制御用マイクロコンピュータ５６０に送信するようにしてもよい。
なお、この実施の形態では、接続確認信号は払出制御コマンドのうちの接続確認コマンドによって実現され、応答信号は接続ＯＫコマンドによって実現され、払出数信号は賞球個数コマンドによって実現され、受付信号は賞球個数受付コマンドによって実現され、払出終了信号は賞球終了コマンドによって実現され、払出中信号は賞球準備中コマンドによって実現される。
図５１は、図４８に示す制御信号および図４９に示す制御コマンドの送受信に用いられる信号線等を示すブロック図である。図５１に示すように、接続信号は、遊技制御用マイクロコンピュータ５６０によって出力回路６７Ａを介して出力され、入力回路３７３Ａを介して払出制御用マイクロコンピュータ３７０に入力される。また、賞球情報は、払出制御用マイクロコンピュータ３７０によって出力回路３７３Ｂを介して出力され、入力回路６７Ｂを介して遊技制御用マイクロコンピュータ５６０に入力される。なお、後述する賞球信号１や遊技機エラー状態信号も、払出制御用マイクロコンピュータ３７０によって出力回路３７３Ｂを介して出力され、入力回路６７Ｂを介して遊技制御用マイクロコンピュータ５６０に入力されるようにしてもよい。また、扉開放信号や機構板開放信号も、払出制御用マイクロコンピュータ３７０によって出力回路３７３Ｂを介して出力され、入力回路６７Ｂを介して遊技制御用マイクロコンピュータ５６０に入力されるようにしてもよい。
また、制御コマンドのうちの接続確認コマンドおよび賞球個数コマンドは、遊技制御用マイクロコンピュータ５６０が内蔵するシリアル通信回路５１１から出力され、払出制御用マイクロコンピュータ３７０が内蔵するシリアル通信回路３８０に入力される。制御コマンドのうちの接続ＯＫコマンド、賞球個数受付コマンド、賞球終了コマンドおよび賞球準備中コマンドは、払出制御用マイクロコンピュータ３７０が内蔵するシリアル通信回路３８０から出力され、遊技制御用マイクロコンピュータ５６０が内蔵するシリアル通信回路５１１に入力される。なお、図５１では、シリアル通信を行うための信号線として２本の信号線（遊技制御用マイクロコンピュータ５６０から払出制御用マイクロコンピュータ３７０側にコマンドを送信するための信号線と払出制御用マイクロコンピュータ３７０から遊技制御用マイクロコンピュータ５６０側にコマンドを送信するための信号線）を示しているが、実際は１本の信号線で払出制御コマンドを送受信する。なお、遊技制御用マイクロコンピュータ５６０から払出制御用マイクロコンピュータ３７０側にコマンドを送信するための信号線と、払出制御用マイクロコンピュータ３７０から遊技制御用マイクロコンピュータ５６０側にコマンドを送信するための信号線とを、別々の信号線として構成するようにしてもよい。
次に、通常動作時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの払出制御コマンドの送受信について説明する。この実施の形態では、遊技制御用マイクロコンピュータ５６０から払出制御用マイクロコンピュータ３７０には接続確認コマンドと賞球個数コマンドとが送信され、払出制御用マイクロコンピュータ３７０から遊技制御用マイクロコンピュータ５６０には接続ＯＫコマンドと賞球個数受付コマンドと賞球終了コマンドと賞球準備中コマンドとが送信される。
図５２は、通常動作時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すシーケンス図である。図５２に示すように、遊技制御用マイクロコンピュータ５６０は、シリアル通信回路５１１を介して、払出制御用マイクロコンピュータ３７０との間の信号線の接続が切れていないかどうかを確認するために、接続確認コマンドを払出制御用マイクロコンピュータ３７０に送信する。払出制御用マイクロコンピュータ３７０は、接続確認コマンドをシリアル通信回路３８０を介して受信すると、接続ＯＫコマンドを遊技制御用マイクロコンピュータ５６０に送信する。遊技制御用マイクロコンピュータ５６０は、接続ＯＫコマンドを受信すると、受信した時点から１ｓ（１秒）経過後に接続確認コマンドを送信する。遊技制御用マイクロコンピュータ５６０および払出制御用マイクロコンピュータ３７０は、接続状態が正常である限り、上記のような接続確認の通信処理を繰り返し実行する。
図５３および図５４は、賞球動作時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すシーケンス図である。図５３および図５４に示すように、入賞が発生して賞球払出動作を実行するときに、遊技制御用マイクロコンピュータ５６０は、シリアル通信回路５１１を介して、賞球個数を示すデータが設定された賞球個数コマンドを払出制御用マイクロコンピュータ３７０に送信する。なお、この場合、遊技制御用マイクロコンピュータ５６０は、前回送信した接続確認コマンドに対して受信した接続ＯＫコマンドの下位４ビットにエラーを示す値が設定されておらず（図５０参照）、かつ当該接続ＯＫ信号を受信してから１秒が経過するまでの間に始動入賞していることを条件として、賞球個数コマンドを払出制御用マイクロコンピュータ３７０に送信する。
次いで、払出制御用マイクロコンピュータ３７０は、賞球個数コマンドを受信すると、直ちに賞球動作の実行が可能であれば（すなわち、貸し球の払出動作中でなくエラーも発生していなければ）、賞球個数を受け付けたことを示す賞球個数受付コマンドをシリアル通信回路３８０を介して遊技制御用マイクロコンピュータ５６０に送信する。なお、賞球個数受付コマンドを送信した時点から１ｓ（１秒）以内に賞球払出が完了しない場合には、賞球個数受付コマンドを送信した時点から１ｓ（１秒）経過後に賞球準備中コマンドを送信する。そして、以後、賞球払出が完了するまでの間、賞球準備中コマンドを送信した時点から１ｓ（１秒）経過するごとに繰り返し賞球準備中コマンドを送信する。また、賞球個数コマンドで指定された個数の賞球の払出動作を実行し、賞球払出動作が終了すると、賞球払出動作の終了を示す賞球終了コマンドをシリアル通信回路３８０を介して遊技制御用マイクロコンピュータ５６０に送信する。
次いで、遊技制御用マイクロコンピュータ５６０は、賞球終了コマンドを受信したときに、図５３に示すように、次に払い出すべき賞球個数がまだ記憶されていない場合には、賞球終了コマンドを受信した時点から１ｓ（１秒）経過後に新たな接続確認コマンドの送信を再開する。一方、図５４に示すように、次に払い出すべき賞球個数が既に記憶されている場合には、１ｓ（１秒）待つことなく、直ちに次の賞球個数を指定する賞球個数コマンドを払出制御用マイクロコンピュータ３７０に送信する。なお、この場合にも、遊技制御用マイクロコンピュータ５６０は、前回受信した接続ＯＫコマンドまたは賞球準備中コマンドの下位４ビットにエラーを示す値が設定されておらず（図５０参照）、かつ賞球終了コマンドを受信してから１秒が経過するまでの間に始動入賞していることを条件として、賞球個数コマンドを払出制御用マイクロコンピュータ３７０に送信する。以降、同様のシーケンスに従って制御コマンドの送受信が繰り返される。
図５５は、直ちに賞球動作を実行できない場合における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すシーケンス図である。払出制御用マイクロコンピュータ３７０は、賞球個数コマンドを受信しても、貸し球の払出動作中である場合や、エラー状態である場合には、受信した賞球個数コマンドで指定された賞球個数の賞球払出の動作を開始できない。このような場合には、図５５に示すように、払出制御用マイクロコンピュータ３７０は、賞球個数コマンドを受信しても、直ちに賞球個数受付コマンドを送信せず、賞球払出動作が終了していないことを通知する賞球準備中コマンドを遊技制御用マイクロコンピュータ５６０に送信する。この場合、払出制御用マイクロコンピュータ３７０は、貸し球の払出動作を終了して賞球動作を開始可能な状態となるか、エラーが解除されない限り、一定間隔で（１ｓ毎に）賞球準備中コマンドを遊技制御用マイクロコンピュータ５６０に送信する。
次いで、払出制御用マイクロコンピュータ３７０は、貸し球の払出動作を終了して次の賞球動作を開始可能な状態となるか、エラーが解除されると、賞球個数を受け付けたことを示す賞球個数受付コマンドをシリアル通信回路３８０を介して遊技制御用マイクロコンピュータ５６０に送信する。なお、賞球個数受付コマンドを送信した時点から１ｓ（１秒）以内に賞球払出が完了しない場合には、賞球個数受付コマンドを送信した時点から１ｓ（１秒）経過後に賞球準備中コマンドを送信する。そして、以後、賞球払出が完了するまでの間、賞球準備中コマンドを送信した時点から１ｓ（１秒）経過するごとに繰り返し賞球準備中コマンドを送信する。また、賞球個数コマンドで指定された個数の賞球の払出動作を実行し、賞球払出動作が終了すると、賞球払出動作の終了を示す賞球終了コマンドをシリアル通信回路３８０を介して遊技制御用マイクロコンピュータ５６０に送信する。
図５６は、通常動作時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すタイミング図である。図５６に示すように、遊技制御用マイクロコンピュータ５６０は、接続確認コマンドを払出制御用マイクロコンピュータ３７０に送信すると、払出制御用マイクロコンピュータ３７０から送信される接続ＯＫコマンドを受信する。遊技制御用マイクロコンピュータ５６０は、接続ＯＫコマンドを受信すると、受信した時点から１ｓ（１秒）経過後に接続確認コマンドを再び送信する。遊技制御用マイクロコンピュータ５６０および払出制御用マイクロコンピュータ３７０は、接続状態が正常である限り、上記のような接続確認の通信処理を繰り返し実行する。
接続確認の通信処理を実行していないとき（接続ＯＫコマンドを受信してから次の接続確認コマンドを送信するまでの間）に入賞があった場合には、遊技制御用マイクロコンピュータ５６０は、接続確認コマンドを繰り返し送信する制御を中断し、賞球個数を示すデータを賞球個数コマンドの下位４ビットに設定し、当該設定した賞球個数コマンドを払出制御用マイクロコンピュータ３７０に送信する。払出制御用マイクロコンピュータ３７０は、賞球個数コマンドを受信すると、賞球個数受付コマンドを遊技制御用マイクロコンピュータ５６０に送信する。この場合、遊技制御用マイクロコンピュータ５６０は、賞球個数受付コマンドを受信したことにもとづいて、賞球個数記憶を減算する処理を行う（具体的には、後述する賞球コマンド出力カウンタを１減算する処理を行う。ステップＳ５２４０４参照）。そして、払出制御用マイクロコンピュータ３７０は、賞球個数コマンドで指定された個数の賞球の払い出しを行い、賞球の払い出し（賞球払出動作）が終了すると、賞球終了コマンドを遊技制御用マイクロコンピュータ５６０に送信する。なお、前述したように、賞球払出動作に時間がかかる場合には、賞球払出動作が完了するまで、払出制御用マイクロコンピュータ３７０は、１ｓ（１秒）経過するごとに賞球準備中コマンドを繰り返し送信する。遊技制御用マイクロコンピュータ５６０は、賞球終了コマンドを受信すると、次に払い出すべき賞球個数がまだ記憶されていない場合には、受信した時点から１ｓ（１秒）経過後に接続確認コマンドを送信する。
接続確認の通信処理の実行中（接続確認コマンドを送信してから接続ＯＫコマンドを受信するまでの間）に入賞があった場合は、遊技制御用マイクロコンピュータ５６０は、払出制御用マイクロコンピュータ３７０との接続状態が確認できていない段階であるので、賞球個数コマンドを直ちに送信せずに、接続ＯＫコマンドの受信を確認できるまで待つ。そして、払出制御用マイクロコンピュータ３７０からの接続ＯＫコマンドを受信すると、遊技制御用マイクロコンピュータ５６０は、賞球個数を示すデータを賞球個数コマンドの下位４ビットに設定し、当該設定した賞球個数コマンドを払出制御用マイクロコンピュータ３７０に送信する。払出制御用マイクロコンピュータ３７０は、賞球個数コマンドを受信すると、賞球個数受付コマンドを遊技制御用マイクロコンピュータ５６０に送信する。そして、払出制御用マイクロコンピュータ３７０は、以下同様の処理を実行し、賞球個数コマンドで指定された個数の賞球の払い出しを行い、賞球の払い出し（賞球払出動作）が終了すると、賞球終了コマンドを遊技制御用マイクロコンピュータ５６０に送信する。
なお、賞球終了コマンドを受信した後、遊技制御用マイクロコンピュータ５６０は、前回受信した接続ＯＫコマンドまたは賞球準備中コマンドの下位４ビットにエラーを示す値が設定されておらず（図５０参照）、かつ賞球終了コマンドを受信してから１秒が経過するまでの間に始動入賞している場合にも、賞球個数コマンドを払出制御用マイクロコンピュータ３７０に送信する。すなわち、この実施の形態では、遊技制御用マイクロコンピュータ５６０は、エラーを示す値が設定されていない接続ＯＫ信号を受信してから１秒が経過するまでの間と、賞球終了コマンドを受信してから１秒を経過するまでの間とに、賞球個数コマンドを送信可能な状態になっている。
図５７は、賞球中にエラーが発生した場合における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すタイミング図である。図５７に示すように、遊技制御用マイクロコンピュータ５６０は、接続確認コマンドを払出制御用マイクロコンピュータ３７０に送信すると、払出制御用マイクロコンピュータ３７０から送信される接続ＯＫコマンドを受信する。接続確認の通信処理を実行していないときに入賞があった場合は、遊技制御用マイクロコンピュータ５６０は、賞球個数を示すデータを賞球個数コマンドの下位４ビットに設定し、当該設定した賞球個数コマンドを払出制御用マイクロコンピュータ３７０に送信する。払出制御用マイクロコンピュータ３７０は、賞球個数コマンドを受信すると、賞球個数受付コマンドを遊技制御用マイクロコンピュータ５６０に送信する。そして、払出制御用マイクロコンピュータ３７０は、賞球個数コマンドで指定された個数の賞球の払い出しを行う。賞球個数コマンドで指定された個数の賞球の払出動作を実行しているときに、所定のエラー（例えば、払出個数異常エラー、球貸し、満タン、球切れのエラー）が発生し、賞球払出動作ができない状態（異常状態、エラー状態）になった場合は、払出制御用マイクロコンピュータ３７０は、エラーが発生し賞球払出動作が終了していないことを通知する賞球準備中コマンドを遊技制御用マイクロコンピュータ５６０に送信する。この場合、払出制御用マイクロコンピュータ３７０は、発生したエラーが解除されない限り、一定間隔で（１ｓ毎に）賞球準備中コマンドを遊技制御用マイクロコンピュータ５６０に送信する。所定のエラー状態が解除（解消）されて賞球払出動作が終了すると、払出制御用マイクロコンピュータ３７０は、賞球終了コマンドを遊技制御用マイクロコンピュータ５６０に送信する。なお、賞球準備中コマンドは、賞球個数受付コマンドを送信した後、払出制御用マイクロコンピュータ３７０から遊技制御用マイクロコンピュータ５６０に１ｓ毎に送信されることになる。また、遊技制御用マイクロコンピュータ５６０が賞球準備中コマンドを受信している間には、接続確認コマンドを送信しないように制御される。具体的には、払出制御用マイクロコンピュータ３７０は賞球払出動作が終了したことにもとづいて賞球終了コマンドを出力するようにし、遊技制御用マイクロコンピュータ５６０は当該賞球終了コマンドを受信したことにもとづいて、所定周期（１Ｓ）毎に接続確認コマンドを出力する状態に復帰するように制御する。
図５８は、接続確認中の通信エラー時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すタイミング図である。図５８に示すように、遊技制御用マイクロコンピュータ５６０は、接続確認コマンドを払出制御用マイクロコンピュータ３７０に送信したが、払出制御用マイクロコンピュータ３７０からの接続ＯＫコマンドを受信していない場合、つまり、接続状態の異常（通信エラー）が発生した場合には、接続確認コマンドを送信した時点から１０ｓ（１０秒）経過後に再度、接続確認コマンドを送信する。すなわち、接続ＯＫコマンドを受信できない場合に接続確認コマンドを１ｓ（１秒）ごとに送信する処理を継続したのでは、通信状態が不安定な状態であるにもかかわらず接続確認コマンドの送信回数が無駄に多くなってしまうので、接続確認コマンドの送信間隔を１０ｓ（１０秒）に広げて、通信状態が回復するまで必要最低限の送信回数の接続確認コマンドを送信する制御に切り替える。通信エラーが発生しているときに入賞が発生した場合には、遊技制御用マイクロコンピュータ５６０は、払出制御用マイクロコンピュータ３７０から接続ＯＫコマンドを受信するまでは、新たな入賞が発生しても、賞球個数コマンドを送信せずに、一定間隔（１０ｓ）毎に接続確認コマンドを送信し続ける。通信エラーが解除（解消）され、払出制御用マイクロコンピュータ３７０から接続ＯＫコマンドが送信されると、遊技制御用マイクロコンピュータ５６０は、賞球個数コマンドを送信する。
図５９は、賞球個数通知中の通信エラー時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すタイミング図である。図５９に示すように、遊技制御用マイクロコンピュータ５６０は、入賞が発生したことにもとづいて賞球個数コマンドを送信したが、払出制御用マイクロコンピュータ３７０からの賞球個数受付コマンドを受信していない場合、つまり、接続状態の異常（通信エラー）が発生した場合には、賞球個数コマンドを送信した時点から１０ｓ（１０秒）経過後に、接続確認コマンドを払出制御用マイクロコンピュータ３７０に送信する。そして、通信状態が回復するまで１０ｓ（１０秒）経過ごとに接続確認コマンドを繰り返し送信する。その後、通信エラーが解除（解消）され、払出制御用マイクロコンピュータ３７０から接続ＯＫコマンドを受信した場合には、賞遊技制御用マイクロコンピュータ５６０は、通常（正常時）の動作に戻り、賞球個数コマンドを払出制御用マイクロコンピュータ３７０に再送信（リトライ）する。なお、具体的には、遊技制御用マイクロコンピュータ５６０は、賞球個数コマンドを送信しても賞球個数受付コマンドを受信できなかった場合には、賞球個数記憶を減算しないようにし（後述するステップＳ５２４０３でＮであればステップＳ５２４０４の賞球コマンド出力カウンタの値を１減算しないようにし）、次に賞球個数コマンドの送信を行うときに賞球コマンド出力カウンタの値がそのまま維持されていることにもとづいて賞球個数コマンドを再送信する（後述するステップＳ５２３０１〜Ｓ５２０３５参照）。
次に、賞球処理（ステップＳ３２）について説明する。図６０は、ステップＳ３２の賞球処理の一例を示すフローチャートである。賞球処理において、遊技制御用マイクロコンピュータ５６０（具体的には、ＣＰＵ５６）は、賞球コマンド出力カウンタ加算処理（ステップＳ５０１）、賞球制御処理（ステップＳ５０２）および賞球カウンタ減算処理（ステップＳ５０３）を実行する。
賞球コマンド出力カウンタ加算処理では、図６１に示す賞球個数テーブルが使用される。賞球個数テーブルは、ＲＯＭ５４に設定されている。賞球個数テーブルの先頭アドレスには処理数（この例では「４」）が設定され、その後に、スイッチオンバッファの下位アドレスと、賞球コマンド出力カウンタと、賞球数を指定する賞球指定データとが、順次設定されている。賞球コマンド出力カウンタとは、入賞口への入賞数をカウントするカウンタであり、例えば、ＲＯＭ５４に設定される。また、遊技制御用マイクロコンピュータ５６０は、賞球数（０〜１５個）毎に、対応する賞球コマンド出力カウンタを備える。この実施の形態では、遊技制御用マイクロコンピュータ５６０は、賞球数「１５」に対応する賞球コマンド出力カウンタ１と、賞球数「１０」に対応する賞球コマンド出力カウンタ２，３（２つの普通入賞口２９，３０に対応）と、賞球数「３」に対応する賞球コマンド出力カウンタ４とを備える。なお、各賞球コマンド出力カウンタは、後述するように、賞球コマンド出力カウンタ加算処理でカウントアップされる。ＣＰＵ５６は、賞球個数テーブルに設定されている賞球コマンド出力カウンタ１が０でなければ、賞球数（１５個）を指定する賞球指定データにもとづいて賞球個数（１５個）を示すデータを賞球個数コマンドの下位４ビットに設定し、当該設定された賞球個数コマンドを払出制御用マイクロコンピュータ３７０に送信する。また、ＣＰＵ５６は、賞球個数テーブルに設定されている賞球コマンド出力カウンタ１の値が０であり、賞球コマンド出力カウンタ２，３の値が０でなければ、賞球数（１０個）を指定する賞球指定データにもとづいて賞球個数（１０個）を示すデータを賞球個数コマンドの下位４ビットに設定し、当該設定された賞球個数コマンドを払出制御用マイクロコンピュータ３７０に送信する。また、ＣＰＵ５６は、賞球個数テーブルに設定されている賞球コマンド出力カウンタ１および賞球コマンド出力カウンタ２，３の値が０であり、賞球コマンド出力カウンタ４の値が０でなければ、賞球数（３個）を指定する賞球指定データにもとづいて賞球個数（３個）を示すデータを賞球個数コマンドの下位４ビットに設定し、当該設定された賞球個数コマンドを払出制御用マイクロコンピュータ３７０に送信する。また、図６１において、スイッチオンバッファ１は入力ポート０に対応しており、スイッチオンバッファ２は入力ポート２に対応している。
図６２は、ステップＳ５０１の賞球コマンド出力カウンタ加算処理を示すフローチャートである。賞球コマンド出力カウンタ加算処理において、遊技制御用マイクロコンピュータ５６０（具体的には、ＣＰＵ５６）は、賞球個数テーブルの先頭アドレスをポインタにセットする（ステップＳ５１０１）。そして、ポインタが指すアドレスのデータ（この場合には処理数）をロードする（ステップＳ５１０２）。
次いで、ＣＰＵ５６は、ポインタの値を１増やし（ステップＳ５１０３）、ポインタが指すスイッチオンバッファの下位アドレスをポインタバッファの下位バイトにロードし（ステップＳ５１０４）、ポインタバッファの指すスイッチオンバッファをレジスタにロードする（ステップＳ５１０５）。次いで、ＣＰＵ５６は、ポインタの値を１増やし（ステップＳ５１０６）、ポインタが指す賞球コマンド出力カウンタの下位アドレスをポインタバッファの下位バイトにロードする（ステップＳ５１０７）。次いで、ＣＰＵ５６は、ポインタの値を１増やし（ステップＳ５１０８）、レジスタにロードしたスイッチオンバッファの内容と、ポインタが指す賞球指定データとの論理積をとる（ステップＳ５１０９）。
ステップＳ５１０９における演算結果が０であれば（ステップＳ５１１０のＹ）、すなわち、検査対象のスイッチの検出信号がオン状態でなければ、処理数を１減らし（ステップＳ５１１４）、処理数が０であれば処理を終了し、処理数が０でなければステップＳ５１０３に戻る（ステップＳ５１１５）。
ステップＳ５１０９における演算結果が０でなければ（ステップＳ５１１０のＮ）、すなわち、検査対象のスイッチの検出信号がオン状態であれば、ＣＰＵ５６は、ポインタが指す賞球コマンド出力カウンタの値を１加算する（ステップＳ５１１１）。ただし、ＣＰＵ５６は、加算の結果、賞球コマンド出力カウンタの値に桁上げが発生した場合には、賞球コマンド出力カウンタの値を１減算し元に戻す（ステップＳ５１１２，Ｓ５１１３）。そしてステップＳ５１１４の処理に移行する。
図６３は、ステップＳ５０２の賞球制御処理を示すフローチャートである。賞球制御処理では、遊技制御用マイクロコンピュータ５６０（具体的には、ＣＰＵ５６）は、賞球プロセスコードの値に応じて、ステップＳ５２１〜Ｓ５２５のいずれかの処理を実行する。
図６４は、賞球プロセスコードの値が０の場合に実行される賞球送信処理１（ステップＳ５２１）を示すフローチャートである。ＣＰＵ５６は、賞球送信処理１において、接続確認コマンドを払出制御用マイクロコンピュータに送信する制御を行う（ステップＳ５２１１）。具体的には、ＣＰＵ５６は、シリアル通信回路５１１の送信データレジスタに接続確認コマンドを出力する処理を行う。そして、ＣＰＵ５６は、賞球プロセスコードに賞球接続確認処理を示す値「１」をセットし（ステップＳ５２１２）、賞球プロセスタイマに接続確認時間２（例えば１０秒）をセットする（ステップＳ５２１３）。なお、ステップＳ５２１３でセットされた接続確認時間２にもとづいて、接続確認コマンドを送信した後、１０秒を経過しても接続ＯＫコマンドを受信できなかった場合には、以後、接続確認コマンドを送信する間隔を１０秒に広げるように制御される。具体的には、ステップＳ５２１３でセットされた賞球プロセスタイマは、後述するステップＳ５２２９の処理で計測され、接続ＯＫコマンドを受信することなく１０秒が経過してタイムアウトしステップＳ５２２７でＹと判定されると、賞球送信処理１に戻り次の接続確認コマンドが送信される（ステップＳ５２２８，Ｓ５２１１参照）。
なお、賞球プロセスタイマには、遊技制御用マイクロコンピュータ５６０で実行されるタイマ割込処理における割込周期も考慮した値（例えば、割込周期の整数倍）がセットされる。このことは、遊技制御用マイクロコンピュータ５６０や、払出制御用マイクロコンピュータ３７０、演出制御用マイクロコンピュータ１００で用いられる他のタイマ（例えば、主制御通信制御タイマや、払出制御タイマ、再払出待ちタイマ、賞球情報出力タイマ、賞球信号１出力タイマ）についても同様である。
図６５は、賞球プロセスコードの値が１の場合に実行される賞球接続確認処理（ステップＳ５２２）を示すフローチャートである。ＣＰＵ５６は、賞球接続確認処理において、まず、シリアル通信回路５１１の受信データレジスタにデータがあるか否かを確認する（ステップＳ５２２１）。具体的には、ＣＰＵ５６は、シリアル通信回路５１１のステータスレジスタＡのビット５の値を確認するようにすればよい（図３３参照）。受信データレジスタにデータがなければ（すなわち、コマンドを受信していなければ）、ステップＳ５２２７に移行する。
受信データレジスタにデータがあれば（すなわち、コマンドを受信していれば）、ＣＰＵ５６は、シリアル通信回路５１１のエラーが発生しているか否かを確認する（ステップＳ５２２２）。具体的には、ＣＰＵ５６は、シリアル通信回路５１１のステータスレジスタＡのビット０〜４のいずれかのエラービットの値がセットされているか否かを確認するようにすればよい（図３３参照）。エラーが発生していれば、ステップＳ５２２７に移行する。
シリアル通信回路５１１のエラーも発生していなければ、ＣＰＵ５６は、シリアル通信回路５１１の受信データレジスタからコマンドを読み出し、受信したコマンドが接続ＯＫコマンドであるか否かを確認する（ステップＳ５２２３）。接続ＯＫコマンドでなければ、ステップＳ５２２７に移行する。
接続ＯＫコマンドを受信していれば、ＣＰＵ５６は、接続ＯＫコマンドの下位４ビットに設定されているエラー情報（図５０参照）を枠状態表示バッファに格納する（ステップＳ５２２４）。
次いで、ＣＰＵ５６は、賞球プロセスコードに賞球送信処理２を示す値「２」をセットし（ステップＳ５２２５）、賞球プロセスタイマに接続確認時間１（例えば１秒）をセットする（ステップＳ５２２６）。なお、ステップＳ５２２６でセットされた接続確認時間１にもとづいて、接続ＯＫコマンドの受信後に１秒経過するごとに次の接続確認コマンドを繰り返し送信する制御が行われる。具体的には、ステップＳ５２２６でセットされた賞球プロセスタイマは、後述するステップＳ５２３１５の処理で計測され、賞球個数コマンドを送信することなく１秒が経過してタイムアウトしステップＳ５２３１３でＹと判定されると、賞球送信処理１に戻り次の接続確認コマンドが送信される（ステップＳ５２３１４，Ｓ５２１１参照）。
ステップＳ５２２７では、ＣＰＵ５６は、賞球プロセスタイマがタイムアウトしたか否かを確認する。賞球プロセスタイマがタイムアウトしていれば（すなわち、接続確認コマンドを送信した後、１０秒を経過しても接続ＯＫコマンドを受信できなかった場合）、ＣＰＵ５６は、賞球プロセスコードに賞球送信処理１を示す値「０」をセットし（ステップＳ５２２８）、処理を終了する。賞球プロセスタイマがタイムアウトしていなければ、ＣＰＵ５６は、賞球プロセスタイマの値を１減算する（ステップＳ５２２９）。
図６６は、賞球プロセスコードの値が２の場合に実行される賞球送信処理２（ステップＳ５２３）を示すフローチャートである。ＣＰＵ５６は、賞球送信処理２において、賞球コマンド出力カウンタ１〜４の中にカウント値が０でないものがあるか否かを確認する（ステップＳ５２３０１）。カウント値が０でないものがなければ、ステップＳ５２３１３に移行する。
賞球コマンド出力カウンタ１〜４の中にカウント値が０でないものがある場合には（すなわち、カウント値が１以上のものがある場合には）、ＣＰＵ５６は、枠状態表示バッファの内容をロードし、枠状態表示バッファの内容が０であるか否かを確認する（ステップＳ５２３０２）。枠状態表示バッファの内容が０でなければ、そのまま処理を終了する。そのように制御することによって、エラー情報が設定された接続ＯＫコマンドを受信し、払出制御用マイクロコンピュータ３７０側で払出停止状態に制御されている場合には、ステップＳ５２３０３以降の処理に移行しないようし、賞球個数コマンドの送信を保留するように制御する。
枠状態表示バッファの内容が０であれば（すなわち、払出に関するエラーが発生していなければ）、払出制御用ＣＰＵ３７１は、そのカウント値が０でない賞球コマンド出力カウンタに対応する賞球個数を個数バッファにセットする（ステップＳ５２３０３）。具体的には、ステップＳ５２３０１において、ＣＰＵ５６は、まず、賞球コマンド出力カウンタ１のカウント値が０であるか否かを確認する。そして、賞球コマンド出力カウンタ１のカウント値が１以上であった場合には、ステップＳ５２３０３において、ＣＰＵ５６は、個数バッファに賞球個数１５個をセットする。また、ステップＳ５２３０１において、ＣＰＵ５６は、賞球コマンド出力カウンタ１のカウント値が０であった場合には、賞球コマンド出力カウンタ２，３のカウント値が０であるか否かを確認する。そして、賞球コマンド出力カウンタ２，３のカウント値が１以上であった場合には、ステップＳ５２３０３において、ＣＰＵ５６は、個数バッファに賞球個数１０個をセットする。さらに、ステップＳ５２３０１において、ＣＰＵ５６は、賞球コマンド出力カウンタ２，３のカウント値も０であった場合には、賞球コマンド出力カウンタ４のカウント値が０であるか否かを確認する。そして、賞球コマンド出力カウンタ４のカウント値が１以上であった場合には、ステップＳ５２３０３において、ＣＰＵ５６は、個数バッファに賞球個数３個をセットする。
また、ＣＰＵ５６は、そのカウント値が０でない賞球コマンド出力カウンタに対応する賞球個数を賞球個数コマンドにセットする（ステップＳ５２３０４）とともに、賞球個数をセットした賞球個数コマンドを払出制御用マイクロコンピュータ３７０に送信する制御を行う（ステップＳ５２３０５）。具体的には、ＣＰＵ５６は、シリアル通信回路５１１の送信データレジスタに、賞球個数をセットした賞球個数コマンドを出力する処理を行う。
なお、ステップＳ５２３０１，Ｓ５２３０５の処理が実行されることによって、この実施の形態では、接続確認コマンドの送信タイミングにかかわりなく、賞球コマンド出力カウンタの中にカウント値が０でないものがあれば（すなわち、賞球個数記憶があり、所定の払出条件が成立していれば）、賞球個数コマンドが払出制御用マイクロコンピュータ３７０に送信される。
そして、ＣＰＵ５６は、賞球プロセスコードに賞球受領確認処理を示す値「３」をセットし（ステップＳ５２３０６）、賞球プロセスタイマに接続確認時間２（例えば１０秒）をセットする（ステップＳ５２３０７）。なお、ステップＳ５２３０７でセットされた接続確認時間２にもとづいて、賞球個数コマンドを送信した後、１０秒以内に賞球個数受付コマンドや賞球準備中コマンドを受信したか否かが確認される。具体的には、ステップＳ５２３０７でセットされた賞球プロセスタイマは、後述するステップＳ５２４１１の処理で計測され、賞球個数受付コマンドや賞球準備中コマンドを受信することなく１０秒が経過してタイムアウトしステップＳ５２４０９でＹと判定されると、賞球送信処理１に戻り次の接続確認コマンドが送信される（ステップＳ５２４１０，Ｓ５２１１参照）。
なお、ステップＳ５２３０６の処理が実行されることによってステップＳ５２３０５で賞球個数コマンドが送信されると、接続確認コマンドの送信処理を含む賞球送信処理１に戻ることなく、賞球受領確認処理に移行される。従って、この実施の形態では、賞球個数コマンドを送信するまでは所定時間（例えば１秒）ごとに繰り返し接続確認コマンドを送信する処理が実行されているのであるが、賞球個数コマンドを送信したことにもとづいて接続確認コマンドを送信する制御が停止される（より具体的には、賞球個数コマンドを送信した後、後述する賞球個数受付コマンドを受信したことにより賞球終了確認処理に移行する（ステップＳ５２４０３〜Ｓ５２４０５参照）ことによって、または賞球準備中コマンドを受信したことにより賞球受領確認処理を繰り返す（ステップＳ５２４０６〜Ｓ５２４０８参照）ことによって、賞球送信処理１に戻ることなく、接続確認コマンドを送信する制御が停止される。この場合、払出制御用マイクロコンピュータ３７０側から何も払出制御コマンドが返信されないという異常状態が発生しない限り、賞球個数コマンドを送信した後、賞球払出動作を終了して賞球終了コマンドを受信するまで、遊技制御用マイクロコンピュータ５６０から接続確認コマンドが送信されることはない。
次いで、ＣＰＵ５６は、ステップＳ５２３０３でセットした個数バッファの値を賞球個数カウンタに加算し（ステップＳ５２３０８）、加算後のカウント値が所定の賞球不足判定値（例えば５０１）以上であるか否かを確認する（ステップＳ５２３０９）。この実施の形態において、賞球個数カウンタは、遊技制御用マイクロコンピュータ５６０側で未払い出しの賞球数を把握するために用いられるカウンタであり、賞球個数コマンドを送信する際に賞球個数コマンドで指定される賞球個数が加算され、賞球払出を１０球検出するごとに払出制御用マイクロコンピュータ３７０から出力される賞球情報にもとづいて１０ずつ減算される。また、前述したように、賞球個数カウンタには、メイン処理の初期設定処理において初期値として「２５０」がセットされている。そして、賞球個数カウンタのカウント値が所定の賞球不足判定値（例えば５０１）以上に達する場合には、未払い出しの賞球数が異常に多すぎるのであるから、賞球不足の事態が生じていると判定することができる。また、賞球個数カウンタのカウント値が所定の賞球過剰判定値（例えば０）未満となった場合には、本来払い出されるべき数を超えて異常に多くの遊技球が払い出されているのであるから、賞球過剰の事態が生じていると判定することができる。
なお、この実施の形態では、賞球個数コマンドを送信（ステップＳ５２３０５参照）した直後に、賞球個数カウンタの加算処理（ステップＳ５２３０８参照）する場合を示しているが、賞球個数コマンドが送信されるタイミングで加算するものであれば、例えば、まず賞球個数カウンタの加算処理を実行してから、その直後に賞球個数コマンドを送信するようにしてもよい。
また、賞球不足と判定される場合には、払出制御用マイクロコンピュータ３７０側に何らかの障害が生じて払出動作を正常に行えない場合の他、賞球情報を出力する信号線が断線している場合も考えられる。また、逆に、賞球過剰と判定される場合には、払出制御用マイクロコンピュータ３７０側に何らかの障害が生じて払出動作が必要以上に行われている場合の他、賞球個数コマンドを送信するコマンド線に何らかの不正が施されて不正に賞球個数コマンドが払出制御用マイクロコンピュータ３７０に入力されている場合も考えられる。
賞球個数カウンタのカウント値が所定の賞球不足判定値（例えば５０１）以上であった場合には、ＣＰＵ５６は、賞球不足や賞球過剰が発生していることを示す賞球エラーフラグが既にセットされているか否かを確認する（ステップＳ５２３１０）。既に賞球エラーフラグがセットされていれば、そのまま処理を終了する。賞球エラーフラグがセットされていなければ、ＣＰＵ５６は、賞球エラーフラグをセットする（ステップＳ５２３１１）とともに、賞球不足エラーコマンドを演出制御用マイクロコンピュータ１００に送信する制御を行う（ステップＳ５２３１２）。具体的には、ＣＰＵ５６は、賞球不足エラーコマンド送信テーブルのアドレスをポインタにセットする処理を行う。そして、ステップＳ５２３１２で賞球不足エラーコマンド送信テーブルのアドレスがポインタにセットされたことにもとづいて、その後、ステップＳ３０の演出図柄コマンド制御処理において、演出制御基板８０との送受信用チャネルのシリアル通信回路５１１の送信データレジスタに賞球不足エラーコマンドが出力され、賞球不足エラーコマンドが演出制御用マイクロコンピュータ１００に送信される。なお、賞球エラーフラグは、一度セットされると、遊技機への電力供給が停止された後、遊技機へ電源が再投入されるまで、クリアされずに維持される。また、この実施の形態では、遊技制御用マイクロコンピュータ５６０と演出制御用マイクロコンピュータ１００との間の通信に関しては、遊技制御用マイクロコンピュータ５６０から演出制御用マイクロコンピュータ１００に対してコマンドが送信されるのみで、その逆はない。そのため、遊技制御用マイクロコンピュータ５６０には、演出制御用マイクロコンピュータ１００との通信に関しては、送信専用のシリアル通信回路が搭載されていてもよい。
なお、この実施の形態では、賞球不足エラーコマンドや、後述する賞球過剰エラーコマンドを受信したことにもとづいて、演出制御用マイクロコンピュータ１００によって賞球不足や賞球過剰のエラー報知が行われるのであるが（ステップＳ６２５〜Ｓ６２８参照）、賞球不足や賞球過剰のエラー報知は、報知開始から所定期間を経過したときに復旧するようにしてもよい。また、例えば、賞球個数カウンタの値が所定の賞球不足判定値（例えば５０１）や所定の賞球過剰判定値（例えば０）の範囲内に復帰したときに、賞球不足や賞球過剰のエラー報知から復旧するようにしてもよい。
なお、この実施の形態では、ステップＳ５２３０８において、賞球個数コマンドを送信したタイミングで賞球個数カウンタに賞球個数を加算する場合を示したが、賞球個数カウンタのカウントアップの仕方は、この実施の形態で示したものにかぎらず、例えば、逆に賞球個数を減算するようにしてもよい。この場合、例えば、後述するステップＳ５３１１の処理において、賞球情報を入力したことにもとづいて賞球個数カウンタの値に逆に１０加算するようにすればよい。そして、ステップＳ５２３０９の処理では賞球個数カウンタの値が０未満であれば賞球不足エラーと判定するようにし、後述するステップＳ５３１２の処理では賞球個数カウンタの値が５０１以上であれば賞球過剰エラーと判定するようにすればよい。
ステップＳ５２３１３では、ＣＰＵ５６は、賞球プロセスタイマがタイムアウトしたか否かを確認する。賞球プロセスタイマがタイムアウトしていれば（すなわち、接続ＯＫコマンドを受信した後、１秒を経過するまでに、賞球個数の記憶もなく、新たな入賞も発生しなかった場合）、ＣＰＵ５６は、賞球プロセスコードに賞球送信処理１を示す値「０」をセットし（ステップＳ５２３１４）、処理を終了する。賞球プロセスタイマがタイムアウトしていなければ、ＣＰＵ５６は、賞球プロセスタイマの値を１減算する（ステップＳ５２３１５）。
図６７は、賞球プロセスコードの値が３の場合に実行される賞球受領確認処理（ステップＳ５２４）を示すフローチャートである。ＣＰＵ５６は、賞球受領確認処理において、まず、シリアル通信回路５１１の受信データレジスタにデータがあるか否かを確認する（ステップＳ５２４０１）。具体的には、ＣＰＵ５６は、シリアル通信回路５１１のステータスレジスタＡのビット５の値を確認するようにすればよい（図３３参照）。受信データレジスタにデータがなければ（すなわち、コマンドを受信していなければ）、ステップＳ５２４０９に移行する。
受信データレジスタにデータがあれば（すなわち、コマンドを受信していれば）、ＣＰＵ５６は、シリアル通信回路５１１のエラーが発生しているか否かを確認する（ステップＳ５２４０２）。具体的には、ＣＰＵ５６は、シリアル通信回路５１１のステータスレジスタＡのビット０〜４のいずれかのエラービットの値がセットされているか否かを確認するようにすればよい（図３３参照）。エラーが発生していれば、ステップＳ５２４０９に移行する。
シリアル通信回路５１１のエラーも発生していなければ、ＣＰＵ５６は、シリアル通信回路５１１の受信データレジスタからコマンドを読み出し、受信したコマンドが賞球個数受付コマンドであるか否かを確認する（ステップＳ５２４０３）。賞球個数受付コマンドを受信していれば、ＣＰＵ５６は、送信した賞球個数コマンドで設定した賞球個数に対応する賞球コマンド出力カウンタの値を１減算する（ステップＳ５２４０４）。また、ＣＰＵ５６は、賞球プロセスコードに賞球終了確認処理を示す値「４」をセットし（ステップＳ５２４０５）、ステップＳ５２４０８に移行する。
受信したコマンドが賞球個数受付コマンドでなければ、ＣＰＵ５６は、受信したコマンドが賞球準備中コマンドであるか否かを確認する（ステップＳ５２４０６）。賞球準備中コマンドでもなければ、ステップＳ５２４０９に移行する。
賞球準備中コマンドを受信していれば、ＣＰＵ５６は、賞球準備中コマンドの下位４ビットに設定されているエラー情報（図５０参照）を枠状態表示バッファに格納する（ステップＳ５２４０７）。そして、ＣＰＵ５６は、賞球プロセスタイマに接続確認時間２（例えば１０秒）をセットする（ステップＳ５２４０８）。なお、ステップＳ５２４０８でセットされた接続確認時間２にもとづいて、賞球準備中コマンドを受信した後、１０秒を経過しても賞球個数受付コマンドも次の賞球準備中コマンドも受信できなかった場合には、接続確認コマンドを送信する制御に戻る。具体的には、ステップＳ５２４０８でセットされた賞球プロセスタイマは、後述するステップＳ５２４０９，Ｓ５２４１１の処理で計測され、賞球個数受付コマンドや次の賞球準備中コマンドを受信することなく１０秒が経過してタイムアウトしステップＳ５２４０９でＹと判定されると、賞球送信処理１に戻り次の接続確認コマンドが送信される（ステップＳ５２４１０，Ｓ５２１１参照）。
ステップＳ５２４０９では、ＣＰＵ５６は、賞球プロセスタイマがタイムアウトしたか否かを確認する。賞球プロセスタイマがタイムアウトしていれば（すなわち、賞球個数コマンドを送信した後、１０秒を経過しても賞球個数受付コマンドや賞球準備中コマンドを受信できなかった場合）、ＣＰＵ５６は、賞球プロセスコードに賞球送信処理１を示す値「０」をセットし（ステップＳ５２４１０）、処理を終了する。賞球プロセスタイマがタイムアウトしていなければ、ＣＰＵ５６は、賞球プロセスタイマの値を１減算する（ステップＳ５２４１１）。
図６８は、賞球プロセスコードの値が４の場合に実行される賞球終了確認処理（ステップＳ５２５）を示すフローチャートである。ＣＰＵ５６は、賞球終了確認処理において、まず、シリアル通信回路５１１の受信データレジスタにデータがあるか否かを確認する（ステップＳ５２５０１）。具体的には、ＣＰＵ５６は、シリアル通信回路５１１のステータスレジスタＡのビット５の値を確認するようにすればよい（図３３参照）。受信データレジスタにデータがなければ（すなわち、コマンドを受信していなければ）、ステップＳ５２５０９に移行する。
受信データレジスタにデータがあれば（すなわち、コマンドを受信していれば）、ＣＰＵ５６は、シリアル通信回路５１１のエラーが発生しているか否かを確認する（ステップＳ５２５０２）。具体的には、ＣＰＵ５６は、シリアル通信回路５１１のステータスレジスタＡのビット０〜４のいずれかのエラービットの値がセットされているか否かを確認するようにすればよい（図３３参照）。エラーが発生していれば、ステップＳ５２５０９に移行する。
シリアル通信回路５１１のエラーも発生していなければ、ＣＰＵ５６は、シリアル通信回路５１１の受信データレジスタからコマンドを読み出し、受信したコマンドが賞球終了コマンドであるか否かを確認する（ステップＳ５２５０３）。賞球終了コマンドを受信していれば、ＣＰＵ５６は、賞球プロセスコードに賞球送信処理２を示す値「２」をセットし（ステップＳ５２５０４）、賞球プロセスタイマに接続確認時間１（例えば１秒）をセットする（ステップＳ５２５０５）。なお、ステップＳ５２５０５でセットされた接続確認時間１にもとづいて、賞球終了コマンドを受信した後、１秒を経過しても始動入賞が発生しなかった場合には、接続確認コマンドを送信する制御に戻る。具体的には、ステップＳ５２５０５でセットされた賞球プロセスタイマは、ステップＳ５２３１３，Ｓ５２３１５の処理で計測され、新たな始動入賞が発生せず賞球個数コマンドを送信することなく１秒が経過してタイムアウトしステップＳ５２３１３でＹと判定されると、賞球送信処理１に戻り次の接続確認コマンドが送信される（ステップＳ５２３１４，Ｓ５２１１参照）。
なお、ステップＳ５２５０４の処理が実行されることによって、賞球終了コマンドを受信した場合にはまず賞球送信処理２に移行されるので、賞球個数の記憶が溜まっている場合には直ちに次の賞球個数コマンドが送信されるように制御される。一方で、賞球送信処理２に移行された後、賞球個数の記憶もなく、ステップＳ５２５０５でセットされた接続確認時間１（例えば１秒）が経過するまでの間に新たな入賞も発生しなかった場合には、さらに賞球送信処理１に移行され、接続確認コマンドを繰り返し送信する処理が再開される。
受信したコマンドが賞球終了コマンドでなければ、ＣＰＵ５６は、受信したコマンドが賞球準備中コマンドであるか否かを確認する（ステップＳ５２５０６）。賞球準備中コマンドでもなければ、ステップＳ５２５０９に移行する。
賞球準備中コマンドを受信していれば、ＣＰＵ５６は、賞球準備中コマンドの下位４ビットに設定されているエラー情報（図５０参照）を枠状態表示バッファに格納する（ステップＳ５２５０７）。そして、ＣＰＵ５６は、賞球プロセスタイマに接続確認時間２（例えば１０秒）をセットする（ステップＳ５２５０８）。なお、ステップＳ５２５０８でセットされた接続確認時間２にもとづいて、賞球準備中コマンドを受信した後、１０秒を経過しても賞球終了コマンドも次の賞球準備中コマンドも受信できなかった場合には、接続確認コマンドを送信する制御に戻る。具体的には、ステップＳ５２５０８でセットされた賞球プロセスタイマは、後述するステップＳ５２５１１の処理で計測され、賞球終了コマンドや次の賞球準備中コマンドを受信することなく１０秒が経過してタイムアウトしステップＳ５２５０９でＹと判定されると、賞球送信処理１に戻り次の接続確認コマンドが送信される（ステップＳ５２５１０，Ｓ５２１１参照）。
ステップＳ５２５０９では、ＣＰＵ５６は、賞球プロセスタイマがタイムアウトしたか否かを確認する。賞球プロセスタイマがタイムアウトしていれば（すなわち、賞球個数受付コマンドや賞球準備中コマンドを受信した後、１０秒を経過しても賞球終了コマンドや賞球準備中コマンドを受信できなかった場合）、ＣＰＵ５６は、賞球プロセスコードに賞球送信処理１を示す値「０」をセットし（ステップＳ５２５１０）、処理を終了する。賞球プロセスタイマがタイムアウトしていなければ、ＣＰＵ５６は、賞球プロセスタイマの値を１減算する（ステップＳ５２５１１）。
図６９は、ステップＳ５０３の賞球カウンタ減算処理を示すフローチャートである。ＣＰＵ５６は、賞球カウンタ減算処理において、まず、賞球情報入力無効タイマがタイムアウトしたか否かを確認する（ステップＳ５３０１）。なお、賞球情報入力無効タイマは、賞球情報の入力を確認した後、次の賞球情報の入力を確認するまでの間にインターバル期間を設けるために計測されるタイマである。タイムアウトしていなければ、ＣＰＵ５６は、賞球情報入力無効タイマの値を１減算して（ステップＳ５３０２）、処理を終了する。
賞球情報入力無効タイマがタイムアウトしていれば、ＣＰＵ５６は、入力ポート０の内容を入力し（ステップＳ５３０３）、賞球情報のビットがオン状態であるか否かを確認する（ステップＳ５３０４）。賞球情報のビットがオン状態であれば、ステップＳ５３０５に移行する。
ステップＳ５３０５では、ＣＰＵ５６は、処理数として所定の賞球情報確認回数（例えば８）をセットする（ステップＳ５３０５）。そして、ＣＰＵ５６は、賞球情報を入力しているか否かを確認し、賞球情報の入力を確認できれば賞球情報オンカウンタの値を１加算する処理を、処理数（本例では８）を終了するまで繰り返し実行する（ステップＳ５３０６〜Ｓ５３０８）。
次いで、ＣＰＵ５６は、賞球情報オンカウンタの値が６以上であるか否かを確認する（ステップＳ５３０９）。賞球情報オンカウンタの値が６以上であれば、ＣＰＵ５６は、賞球情報入力無効タイマに所定時間（例えば０．８秒）をセットする（ステップＳ５３１０）とともに、賞球個数カウンタの値を１０減算する（ステップＳ５３１１）。
以上の処理が実行されることによって、この実施の形態では、賞球情報の入力を８回の確認処理中６回以上確認したことを条件として賞球情報を入力したと判定し、１０個の賞球払出が行われたものとして賞球個数カウンタの値を１０減算している。そのような処理によって、この実施の形態では、誤って賞球情報を入力したと判定する事態を低減し、遊技制御用マイクロコンピュータ５６０側で未払い出しの賞球数を適切に把握できなくなる事態を防止している。
次いで、ＣＰＵ５６は、減算後のカウント値が所定の賞球過剰判定値（例えば０）未満であるか否かを確認する（ステップＳ５３１２）。賞球個数カウンタのカウント値が所定の賞球過剰判定値（例えば０）未満であった場合には、ＣＰＵ５６は、賞球エラーフラグが既にセットされているか否かを確認する（ステップＳ５３１３）。既に賞球エラーフラグがセットされていれば、そのまま処理を終了する。賞球エラーフラグがセットされていなければ、ＣＰＵ５６は、賞球エラーフラグをセットする（ステップＳ５３１４）とともに、賞球過剰エラーコマンドを演出制御用マイクロコンピュータ１００に送信する制御を行う（ステップＳ５３１５）。具体的には、ＣＰＵ５６は、賞球過剰エラーコマンド送信テーブルのアドレスをポインタにセットする処理を行う。そして、ステップＳ５３１５で賞球過剰エラーコマンド送信テーブルのアドレスがポインタにセットされたことにもとづいて、その後、ステップＳ３０の演出図柄コマンド制御処理において、演出制御基板８０との送受信用チャネルのシリアル通信回路５１１の送信データレジスタに賞球過剰エラーコマンドが出力され、賞球過剰エラーコマンドが演出制御用マイクロコンピュータ１００に送信される。
次に、枠状態出力処理（ステップＳ３９）について説明する。図７０は、ステップＳ３９の枠状態出力処理の一例を示すフローチャートである。ＣＰＵ５６は、枠状態出力処理において、まず、枠状態表示バッファの内容をロードする（ステップＳ３９１）。次いで、ＣＰＵ５６は、入力ポート１の内容を入力する（ステップＳ３９２）とともに、入力した入力ポート１の内容を所定の扉開放信号確認用のマスク値（具体的には、１０００００００）と論理積をとる（ステップＳ３９３）。さらに、ＣＰＵ５６は、論理積をとった演算結果と、ステップＳ３９１でロードした枠状態表示バッファの内容との論理積をとる（ステップＳ３９４）。以上の処理が実行されることによって、枠状態表示バッファの内容にさらに扉開放信号の入力状態が付加された演算結果が得られる。
次いで、ＣＰＵ５６は、演算結果と前回枠状態表示バッファの内容とを比較する（ステップＳ３９５）。なお、前回枠状態表示バッファには、前回のタイマ割込によって枠状態出力処理が実行されたときに算出されたステップＳ３９４の演算結果が格納されている。演算結果が前回枠状態表示バッファの内容と異なる場合には（ステップＳ３９６のＹ）、ＣＰＵ５６は、前回枠状態表示バッファにステップＳ３９４で算出した演算結果を格納して前回枠状態表示バッファを更新する（ステップＳ３９７）とともに、ステップＳ３９４で算出した演算結果をそのまま枠状態表示コマンドのＥＸＴデータとして設定して、枠状態表示コマンドを演出制御用マイクロコンピュータ１００に送信する制御を行う（ステップＳ３９８）。具体的には、ＣＰＵ５６は、枠状態表示コマンド送信テーブルのアドレスをポインタにセットする処理を行う。そして、ステップＳ３９８で枠状態表示コマンド送信テーブルのアドレスがポインタにセットされたことにもとづいて、その後、ステップＳ３０の演出図柄コマンド制御処理において、演出制御基板８０との送受信用チャネルのシリアル通信回路５１１の送信データレジスタに枠状態表示コマンドが出力され、枠状態表示コマンドが演出制御用マイクロコンピュータ１００に送信される。
図７１は、枠状態表示コマンドに設定されるＥＸＴデータの具体例を示す説明図である。図７１に示すように、賞球エラー（入賞にもとづく賞球払出動作や球貸し要求にもとづく球貸払出動作が正常に行えない状態になった異常状態：具体的には、図９６に示す主制御未接続エラーや、払出スイッチ異常検知エラー１、払出スイッチ異常検知エラー２、払出ケースエラー、主制御通信エラー）が検出されている場合には、１ビット目（ビット０）の賞球エラービットに「１」が設定される。また、満タンエラーが検出されている場合には、２ビット目（ビット１）の満タンエラービットに「１」が設定される。また、球切れエラーが検出されている場合には、３ビット目（ビット２）の球切れエラービットに「１」が設定される。また、後述する賞球や貸し球の払出数の個数異常の累積値が所定値（例えば、２０００個）に達した場合の払出個数異常エラーが検出されている場合には、４ビット目（ビット３）の払出個数異常エラービットに「１」が設定される。また、ガラス扉枠２が開放状態であることが検出されている場合には、８ビット目（ビット７）の扉開放異常エラービットに「１」が設定される。
なお、機構板が開放状態であることが検出されていることを示す情報も枠状態表示コマンドに設定して送信できるようにしてもよい。この場合、例えば、図７１において、機構板が開放状態であることが検出されている場合には、７ビット目（ビット６）の機構板開放異常エラービットに「１」が設定されるようにしてもよい。
以上の処理が実行されることによって、払出制御用マイクロコンピュータ５６０から接続ＯＫコマンドや賞球準備中コマンドで設定されたエラー情報（払出個数異常エラーや、球切れエラー、満タンエラー、賞球エラー）の内容や扉開放信号の入力状態が枠状態表示コマンドに設定されて、演出制御用マイクロコンピュータ１００に送信される。
次に、メイン処理における特別図柄プロセス処理（ステップＳ２８）を説明する。図７２は、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６が実行する特別図柄プロセス処理のプログラムの一例を示すフローチャートである。遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、遊技盤６に設けられている始動入賞口１４に遊技球が入賞したことを検出するための始動口スイッチ１４ａがオンしていたら、すなわち遊技球が始動入賞口１４に入賞し、入賞検出信号ＳＳが始動口スイッチ１４ａから入力されていたら（ステップＳ３１１）、始動口スイッチ通過処理（ステップＳ３１２）を行った後に、内部状態に応じて、ステップＳ３００〜Ｓ３０６のうちのいずれかの処理を行う。
特別図柄通常処理（ステップＳ３００）：特別図柄の可変表示を開始できる状態（例えば、特別図柄表示器８において図柄の変動がなされておらず、特別図柄表示器８における前回の図柄変動が終了してから所定期間が経過しており、かつ、大当り遊技中でもない状態）になるのを待つ。特別図柄の可変表示が開始できる状態になると、特別図柄についての始動入賞記憶数を確認する。始動入賞記憶数が０でなければ、特図保留メモリに記憶されている乱数回路５０９が発生したランダムＲにもとづいて、特別図柄の可変表示の結果を大当りとするか否か決定する。また、大当りとすると決定した場合には、さらに、確変大当りとするか否かなど大当り種別を決定し、決定した表示結果を特定可能な表示結果指定コマンドを演出制御用マイクロコンピュータ１００に送信する制御を行う。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３０１に移行するように更新する。
変動時間設定処理（ステップＳ３０１）：変動パターンを決定し、その変動パターンにおける変動時間（可変表示時間：可変表示を開始してから表示結果が導出表示（停止表示）するまでの時間）を特別図柄の可変表示の変動時間とすることに決定する。また、決定した変動パターンを指定する変動パターンコマンドを演出制御用マイクロコンピュータ１００に送信する制御を行うとともに、決定した特別図柄の変動時間を計測する変動時間タイマをスタートさせる。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３０２に移行するように更新する。
特別図柄変動処理（ステップＳ３０２）：所定時間（ステップＳ３０１の変動時間タイマで示された時間）が経過すると、内部状態（特別図柄プロセスフラグ）をステップＳ３０３に移行するように更新する。
特別図柄停止処理（ステップＳ３０３）：演出制御基板８０に対して、演出図柄の停止を指示するための演出図柄停止コマンドを送信する。また、特別図柄表示器８における特別図柄を停止させる。そして、特別図柄の停止図柄が大当り図柄である場合には、内部状態（特別図柄プロセスフラグ）をステップＳ３０４に移行するように更新する。そうでない場合には、内部状態をステップＳ３００に移行するように更新する。なお、演出図柄停止コマンドを送信しない構成としてもよい。この場合、演出制御基板８０は、主基板３１から受信した変動パターンコマンドにもとづいて変動時間タイマに変動時間を設定するとともに、その変動時間タイマを更新していくことで演出図柄の変動時間を独自に監視し、その変動時間が経過したと判定したときに演出図柄を停止する処理を行うようにすればよい。
大入賞口開放前処理（ステップＳ３０４）：大入賞口を開放する制御を開始する。具体的には、カウンタ（例えば大入賞口に入った遊技球数をカウントするカウンタ）やフラグ（入賞口への入賞を検出する際に用いられるフラグ）を初期化するとともに、ソレノイド２１を駆動して大入賞口を開放する。また、プロセスタイマによって大入賞口開放中処理の実行時間を設定し、大当り中フラグをセットする。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３０５に移行するように更新する。
大入賞口開放中処理（ステップＳ３０５）：大入賞口ラウンド表示の演出制御コマンドを演出制御基板８０に送出する制御や大入賞口の閉成条件（例えば、大入賞口に所定個数（例えば１０個）の遊技球が入賞したこと）の成立を確認する処理等を行う。大入賞口の閉成条件が成立したら、まだ残りラウンドがある場合には、内部状態をステップＳ３０４に移行するように更新する。また、全てのラウンドを終えた場合には、内部状態をステップＳ３０６に移行するように更新する。
大当り終了処理（ステップＳ３０６）：大当り遊技状態が終了したことを遊技者に報知する表示制御を演出制御手段に行わせるための制御を行う。そして、内部状態をステップＳ３００に移行するように更新する。
図７３は、始動口スイッチ通過処理（ステップＳ３１２）を示すフローチャートである。始動口スイッチ通過処理において、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、始動入賞記憶カウンタが示す始動入賞記憶数（または特図保留メモリが記憶している始動入賞記憶数）が最大値である４に達しているかどうか確認する（ステップＳ３２１）。始動入賞記憶数が４に達していなければ、ＣＰＵ５６は、大当り判定用乱数（ランダムＲ）となる数値データの読出元となる乱数値レジスタを特定する（ステップＳ３２２Ａ）。この実施の形態では、ＣＰＵ５６は、乱数値レジスタＲ１Ｄを数値データの読出元として特定する。
なお、例えば、遊技機が２つの始動入賞口を備えている場合には、遊技球が一方の始動入賞口を通過（進入）した場合には、乱数値レジスタＲ１Ｄを数値データの読出元として特定し、遊技球が他方の始動入賞口を通過（進入）した場合には、乱数値レジスタＲ２Ｄを数値データの読出元として特定するようにしてもよい。
次いで、ＣＰＵ５６は、特定した乱数回路５０９の乱数値レジスタから数値データを抽出するとともに、ソフトウェア乱数を生成するためのカウンタから値を抽出し（ステップＳ３２２Ｂ）、それらを、始動入賞記憶数の値に対応した保存領域（特別図柄判定用バッファ（特図保留メモリ））に格納する（ステップＳ３２３）。
ステップＳ３２２Ｂでは、ステップＳ３２２Ａの処理で乱数値レジスタＲ１Ｄが読出元と特定したことにもとづいて、乱数回路５０９が備える乱数値レジスタＲ１Ｄとしての乱数値レジスタ５５９Ａから、数値データを読み出して抽出する。この場合、数値データが読み出された乱数値レジスタＲ１Ｄに対応する乱数ラッチフラグがオフ状態になる。すなわち、ステップＳ３２２Ａの処理で乱数値レジスタＲ１Ｄが読出元と特定されると、ステップＳ３２２Ｂの処理による数値データの読み出しにより乱数ラッチフラグデータＲＤＦＭ０のビット値が“１”から“０”へと更新され、乱数値レジスタＲ１Ｄと対応付けられた乱数ラッチフラグがオフ状態となる。
なお、乱数値レジスタＲ１Ｄから読み出された数値データは、そのまま大当り判定用乱数（ランダムＲ）として特図保留メモリに記憶されてもよいし、所定の加工処理を施してから記憶されるようにしてもよい。一例として、乱数回路５０９から抽出された数値データは、ＣＰＵ５６が有する１６ビットの汎用レジスタなどに一旦格納される。続いて、ＣＰＵ５６に内蔵されたリフレッシュレジスタの格納値であるリフレッシュレジスタ値を、加工用の乱数値となる数値データとして読み出す。このときには、汎用レジスタにおける上位バイトにリフレッシュレジスタ値を加算する一方で、下位バイトはそのままにしておいてもよい。ここで、リフレッシュレジスタ値を加算することに代えて、減算、論理和、論理積といった、所定の演算処理を実行するようにしてもよい。あるいは、リフレッシュレジスタ値を汎用レジスタにおける下位バイトに加算などするようにしてもよい。また、乱数回路５０９から抽出された数値データの上位バイトと下位バイトとを入れ替えて、汎用レジスタにおける上位バイトや下位バイトとして格納してもよい。さらに、汎用レジスタにおける上位バイトもしくは下位バイトにリフレッシュレジスタ値を加算などした後に、あるいは、汎用レジスタにおける上位バイトや下位バイトに加算などの演算処理を行うことなく、上位バイトと下位バイトとを入れ替えるようにしてもよい。乱数回路５０９から抽出された数値データの上位バイトと下位バイトとのうち、特定のビットのデータを、他のビットのデータと入れ替えるようにしてもよい。この場合には、例えば乱数回路５０９における乱数値レジスタＲ１Ｄと、汎用レジスタの上位バイトや下位バイトとを接続するバスにおいて、特定のビットのデータを他のビットのデータと入れ替えるように、配線をクロスさせるなどすればよい。その後、ＣＰＵ５６は、汎用レジスタの格納値と所定の論理値（例えば「ＦＦＦＦＨ」など）とを論理積演算して、あるいは、汎用レジスタの格納値をそのまま出力して、ＲＡＭ５５の所定領域に格納することなどにより、１６ビットの乱数値ＭＲ１を示す数値データを設定すればよい。なお、例えば１４ビットの乱数値を示す数値データを設定する場合などには、汎用レジスタの格納値と「７Ｆ７ＦＨ」とを論理積演算するなどして、１４ビット値を取得できるようにすればよい。また、論理積演算に代えて、論理和演算が実行されてもよい。
また、汎用レジスタの格納値にもとづき、加算値決定用の乱数値を示す数値データを設定してもよい。一例として、加算値決定用の乱数値を示す数値データが「０」〜「７」の範囲の値をとる場合には、汎用レジスタの格納値と「Ｃ０Ｃ０Ｈ」などとを論理積演算して、ＲＡＭ５５の所定領域に格納することなどにより、４ビットの乱数値を示す数値データを設定すればよい。
なお、この実施の形態では、乱数回路５０９が備える乱数値レジスタのうち乱数値レジスタＲ１Ｄから数値データを読み出して、大当り判定用乱数（ランダムＲ）として用いる場合を示しているが、この実施の形態で示したものにかぎらず、例えば、乱数値レジスタＲ２Ｄから数値データを読み出して、大当り判定用乱数（ランダムＲ）として用いてもよい。また、例えば、乱数値レジスタＲ１Ｄと乱数値レジスタＲ２Ｄとから交互に数値データを読み出して、大当り判定用乱数（ランダムＲ）として用いてもよい。
次いで、ＣＰＵ５６は、所定のバッファ領域に格納したランダムＲの値を特図保留メモリの空エントリの先頭にセットし（ステップＳ３２４）、始動入賞カウンタのカウント数を１加算することで始動入賞記憶数を１増やす（ステップＳ３２５）。
なお、ステップＳ３２１において始動入賞記憶するが最大値である４に達している場合には、ＣＰＵ５６は、乱数値レジスタの読み出しにより乱数ラッチフラグをクリアしてから（ステップＳ３２６）、始動口スイッチ通過処理を終了する。なお、ステップＳ３２６の処理では、遊技球が始動入賞口１４を通過（進入）した場合に対応して、乱数値レジスタＲ１Ｄに格納された数値データを読み出す。
次に、特別図柄プロセス処理における特別図柄通常処理（ステップＳ３００）について説明する。図７４は、特別図柄通常処理を示すフローチャートである。特別図柄通常処理において、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、特別図柄の変動を開始することができる状態のとき（例えば特別図柄プロセスフラグの値がステップＳ３００を示す値となっている場合）には（ステップＳ３８０）、特図保留メモリから保留番号「１」に対応して格納されているランダムＲの値を読み出す（ステップＳ３８１）。この場合、ＣＰＵ５６は、始動入賞カウンタのカウント数を１減算することで保留記憶数を１減らし、且つ、特図保留メモリの第２〜第４エントリ（保留番号「２」〜「４」）に格納されたランダムＲの値を１エントリずつ上位にシフトする（ステップＳ３８２）。
また、ＣＰＵ５６は、確変フラグがセットされているか否かを確認する（ステップＳ３８３）。すなわち、ＣＰＵ５６は、遊技状態が確変状態に制御されているか否かを確認する。確変フラグがセットされていない場合、ＣＰＵ５６は、遊技状態が確変状態以外の通常状態であると判断し、特別図柄表示器８の表示結果を大当り図柄とするか否かを判定するために用いるテーブルとして、通常時大当り判定テーブル５７１ａ（図３７（Ａ）参照）を設定する（ステップＳ３８４）。また、確変フラグがセットされている場合、ＣＰＵ５６は、遊技状態が確変状態であると判断し、特別図柄表示器８の表示結果を大当り図柄とするか否かを判定するために用いるテーブルとして、確変時大当り判定テーブル５７１ｂ（図３７（Ｂ）参照）を設定する（ステップＳ３８５）。
ＣＰＵ５６は、始動口スイッチ通過処理において所定のバッファ領域に格納したランダムＲの値にもとづいて、特別図柄表示器８の表示結果を大当り図柄とするか否かを判定する（ステップＳ３８６）。この場合、ＣＰＵ５６は、ステップＳ３８４で設定した通常時大当り判定テーブル５７１ａまたはステップＳ３８５で設定した確変時大当り判定テーブル５７１ｂを用いて、大当りとするか否かを判定する。
特別図柄表示器８の表示結果を大当り図柄とすると決定すると、ＣＰＵ５６は、大当り状態であることを示す大当りフラグをオン状態にする（ステップＳ３８７）。また、特別図柄表示器８の表示結果を大当り図柄としないと決定すると、ＣＰＵ５６は、大当りフラグをオフ状態にする（ステップＳ３８８）。そして、ＣＰＵ５６は、特別図柄プロセスフラグの値を変動時間設定処理に対応した値に更新する（ステップＳ３８９）。
なお、図７４では記載を省略しているが、特別図柄通常処理において、特別図柄表示器８の表示結果を大当り図柄とすること（大当りとすること）に決定した場合には、ＣＰＵ５６は、大当り種別決定用乱数にもとづいて、大当り種別（例えば、確変大当りや通常大当り、突然確変大当り）も決定する。そして、ＣＰＵ５６は、大当り判定の結果や大当り種別の決定結果に応じた値を、ＲＡＭ５５に形成された大当り図柄判定バッファにセットする。例えば、通常大当りである場合には「１」をセットし、確変大当りである場合には「２」をセットし、突然確変大当りである場合には「３」をセットするものとする。また、ＣＰＵ５６は、決定した表示結果を特定可能な表示結果指定コマンドを演出制御用マイクロコンピュータ１００に送信する制御を行う。
次に、タイマ割込処理におけるスイッチ処理（ステップＳ２１）を説明する。この実施の形態では、入賞検出またはゲート通過に関わる各スイッチの検出信号のオン状態が所定時間継続すると、確かにスイッチがオンしたと判定されスイッチオンに対応した処理が開始される。図７５は、スイッチ処理で使用されるＲＡＭ５５に形成される各２バイトのバッファを示す説明図である。前回ポートバッファは、前回（例えば４ｍｓ前）のスイッチオン／オフの判定結果が格納されるバッファである。ポートバッファは、今回入力したポート０，１の内容が格納されるバッファである。スイッチオンバッファは、スイッチのオンが検出された場合に対応ビットが１に設定され、スイッチのオフが検出された場合に対応ビットが０に設定されるバッファである。なお、図７５に示す前回ポートバッファ、ポートバッファ、およびスイッチオンバッファは、入力ポート０，１ごとに用意される。例えば、この実施の形態では、２つのスイッチオンバッファ１，２が用意されており、入力ポート０のスイッチの状態がスイッチオンバッファ１に設定され、入力ポート１のスイッチの状態がスイッチオンバッファ２に設定される。
図７６は、遊技制御処理におけるステップＳ２１のスイッチ処理の処理例を示すフローチャートである。スイッチ処理において、遊技制御用マイクロコンピュータ５６０は、まず、入力ポート０，１（図３９参照）に入力されているデータを入力し（ステップＳ１０１）、入力したデータをポートバッファにセットする（ステップＳ１０２）。
次いで、ＲＡＭ５５に形成されるウェイトカウンタの初期値をセットし（ステップＳ１０３）、ウェイトカウンタの値が０になるまで、ウェイトカウンタの値を１ずつ減算する（ステップＳ１０４，Ｓ１０５）。
ウェイトカウンタの値が０になると、再度、入力ポート０，１のデータを入力し（ステップＳ１０６）、入力したデータとポートバッファにセットされているデータとの間で、ビット毎に論理積をとる（ステップＳ１０７）。そして、論理積の演算結果を、ポートバッファにセットする（ステップＳ１０８）。ステップＳ１０３〜Ｓ１０８の処理によって、ほぼ［ウェイトカウンタの初期値×（ステップＳ１０４，Ｓ１０５の処理時間）］の時間間隔を置いて入力ポート０から入力した２回の入力データのうち、２回とも「１」になっているビットのみが、ポートバッファにおいて「１」になる。つまり、所定期間としての［ウェイトカウンタの初期値×（ステップＳ１０４，Ｓ１０５の処理時間）］だけスイッチの検出信号のオン状態が継続すると、ポートバッファにおける対応するビットが「１」になる。
さらに、遊技制御用マイクロコンピュータ５６０は、前回ポートバッファにセットされているデータとポートバッファにセットされているデータとの間で、ビット毎に排他的論理和をとる（ステップＳ１０９）。排他的論理和の演算結果において、前回（例えば４ｍｓ前）のスイッチオン／オフの判定結果と、今回オンと判定されたスイッチオン／オフの判定結果とが異なっているスイッチに対応したビットが「１」になる。遊技制御用マイクロコンピュータ５６０は、さらに、排他的論理和の演算結果と、ポートバッファにセットされているデータとの間で、ビット毎に論理積をとる（ステップＳ１１０）。この結果、前回のスイッチオン／オフの判定結果と今回オンと判定されたスイッチオン／オフの判定結果とが異なっているスイッチに対応したビット（排他的論理和演算結果による）のうち、今回オンと判定されたスイッチに対応したビット（論理積演算による）のみが「１」として残る。
そして、遊技制御用マイクロコンピュータ５６０は、ステップＳ１１０における論理積の演算結果をスイッチオンバッファにセットし（ステップＳ１１１）、ステップＳ１０８における演算結果がセットされているポートバッファの内容を前回ポートバッファにセットする（ステップＳ１１２）。
以上の処理によって、所定期間継続してオン状態であったスイッチのうち、前回（例えば４ｍｓ前）のスイッチオン／オフの判定結果がオフであったスイッチ、すなわち、オフ状態からオン状態に変化したスイッチに対応したビットが、スイッチオンバッファにおいて「１」になっている。
次に、払出制御手段（払出制御用マイクロコンピュータ３７０）の動作を説明する。図７７は、払出制御手段における出力ポートの割り当ての例を示す説明図である。図７７に示すように、出力ポート０からは、ステッピングモータによる払出モータ２８９に供給される各相の信号が出力される。また、出力ポート０からは、カードユニット５０に対してＰＲＤＹ信号やＥＸＳ信号が出力されるとともに、遊技機がエラー状態（本例では、球切れエラー状態または満タンエラー状態）であることを示す遊技機エラー状態信号や、賞球払出を検出したことを示す賞球信号１も出力される。また、出力ポート１からは、７セグメントＬＥＤによるエラー表示ＬＥＤ３７４の各セグメント出力信号が出力される。また、出力ポート１からは、賞球払出を１０球検出したことを示す賞球情報も出力される。
図７８は、払出制御手段における入力ポートのビット割り当ての例を示す説明図である。図７８に示すように、入力ポート０のビット０〜２には、それぞれ、カードユニット５０からのＶＬ信号、ＢＲＤＹ信号、およびＢＲＱ信号が入力される。また、入力ポート０のビット４には、主基板３１からの接続信号が入力される。また、入力ポート０のビット５〜７には、それぞれ、満タンスイッチ４８の検出信号、球切れスイッチ１８７の検出信号、および払出モータ位置センサ２９５の検出信号が入力される。また、入力ポート１のビット０，１には、それぞれ、エラー解除スイッチ３７５からの操作信号、および払出個数カウントスイッチ３０１の検出信号が入力される。また、入力ポート１のビット７には、機構板開放センサ１５５Ｂからの機構板開放信号が入力される。
次に、払出制御手段の動作について説明する。図７９は、払出制御手段が実行するメイン処理を示すフローチャートである。メイン処理では、払出制御用マイクロコンピュータ３７０の払出制御用ＣＰＵ３７１は、まず、必要な初期設定を行う。すなわち、払出制御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステップＳ７０１）。次に、割込モードを割込モード２に設定し（ステップＳ７０２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ７０３）。
次いで、払出制御用ＣＰＵ３７１は、内蔵デバイスレジスタの設定を行う（ステップＳ７０４）。ステップＳ７０４の内蔵デバイスレジスタの設定の処理では、払出制御用ＣＰＵ３７１は、ＣＴＣの設定を行う。また、この実施の形態では、内蔵ＣＴＣのうちの一つのチャネルがタイマモードで使用される。そのため、払出制御用ＣＰＵ３７１は、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定を行う。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば１ｍｓ毎に発生させたい場合は、初期値として１ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
また、ステップＳ７０４において、払出制御用ＣＰＵ３７１は、シリアル通信回路３８０の割り込み要求に応じて実行する割込処理の優先順位を初期設定する。この場合、この場合、払出制御用ＣＰＵ３７１は、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６が行う優先順位の初期設定処理（ステップＳ１５ｂ参照）と同様の処理に従って、割込処理の優先順位を初期設定する。
また、ステップＳ７０４において、払出制御用ＣＰＵ３７１は、シリアル通信回路３８０の設定を行う。この場合、払出制御用ＣＰＵ３７１は、受信回路のボーレートの設定、受信モード（８ビットまたは９ビットのデータフォーマットのいずれにするか）の設定、パリティ設定（パリティの有無や、偶数パリティまたは奇数パリティの設定）を行う。また、受信回路の各制御レジスタを初期化するとともに、各ステータスレジスタを初期化する。また、払出制御用ＣＰＵ３７１は、送信回路のボーレートの設定、送信モード（８ビットまたは９ビットのデータフォーマットのいずれにするか）の設定、パリティ設定（パリティの有無や、偶数パリティまたは奇数パリティの設定）を行う。また、送信回路の各制御レジスタを初期化する。
なお、タイマモードに設定されたチャネル（この実施の形態ではチャネル３）に設定される割込ベクタは、タイマ割込処理の先頭アドレスに相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでタイマ割込処理の先頭アドレスが特定される。タイマ割込処理では、払出手段を制御する払出制御処理（少なくとも主基板からの賞球払出に関する指令信号に応じて球払出装置９７を駆動する処理を含み、球貸し要求に応じて球払出装置９７を駆動する処理が含まれていてもよい。）が実行される。
また、この実施の形態では、払出制御用マイクロコンピュータ３７０でも割込モード２が設定される。従って、内蔵ＣＴＣのカウントアップにもとづく割込処理を使用することができる。また、ＣＴＣが送出した割込ベクタに応じた割込処理開始アドレスを設定することができる。ＣＴＣのチャネル３（ＣＨ３）のカウントアップにもとづく割込は、ＣＰＵの内部クロック（システムクロック）をカウントダウンしてレジスタ値が「０」になったら発生する割込であり、タイマ割込として用いられる。
次いで、払出制御用ＣＰＵ３７１は、ＲＡＭをアクセス可能状態に設定し（ステップＳ７０５）、ＲＡＭクリア処理を行う（ステップＳ７０６）。また、ＲＡＭ領域のフラグやカウンタなどに初期値を設定する（ステップＳ７０７）。なお、ステップＳ７０７の処理には、未払出個数カウンタ初期値を未払出個数カウンタにセットする処理が含まれる。また、ステップＳ７０７の処理では、払出制御用ＣＰＵ３７１は、払出個数異常エラーや満タンエラー、球切れエラーの検出状態を示すエラーフラグをクリアする処理も行う。なお、この実施の形態では、払出個数異常エラーと判定されてエラーフラグの払出個数異常エラー指定ビットがセットされた場合には、電源リセットがされるまで払出個数異常エラー指定ビットがクリアされず払出個数異常エラーから復旧しないのであるが、具体的には、電源投入時にステップＳ７０７の処理が実行されることによって、エラーフラグの払出個数異常エラー指定ビットがクリアされ、払出個数異常エラーから復旧する。
また、払出制御用ＣＰＵ３７１は、シリアル通信回路３８０を初期設定するシリアル通信回路設定処理を実行する（ステップＳ７０８）。この場合、払出制御用ＣＰＵ３７１は、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６が行うシリアル通信回路設定処理（ステップＳ１５ａ参照）と同様の処理に従って、シリアル通信回路３８０に遊技制御用マイクロコンピュータ５６０とシリアル通信させるための設定を行う。また、前述したように、シリアル通信回路３８０の初期設定の一部は、ステップＳ７０４の内蔵デバイスレジスタの設定処理において実行される。なお、シリアル通信回路３８０の全ての設定処理をステップＳ７０８のシリアル通信回路設定処理で行うようにしてもよい。
そして、初期設定処理のステップＳ７０１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ７０９）。その後、タイマ割込の発生を監視するループ処理に入る。
上記のように、この実施の形態では、払出制御用マイクロコンピュータ３７０の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。そして、タイマ割込が発生すると、払出制御用マイクロコンピュータ３７０の払出制御用ＣＰＵ３７１は、タイマ割込処理を実行する。
図８０は、払出制御手段が実行するタイマ割込処理の例を示すフローチャートである。タイマ割込処理にて、払出制御用マイクロコンピュータ３７０の払出制御用ＣＰＵ３７１は、以下の処理を実行する。まず、払出制御用ＣＰＵ３７１は、スイッチチェック処理を行う（ステップＳ７５１）。スイッチチェック処理では、払出制御用ＣＰＵ３７１は、入力ポート１の入力にもとづいて、払出個数カウントスイッチ３０１およびエラー解除スイッチ３７５のオン／オフ状態を確認する処理を行う。次いで、払出制御用ＣＰＵ３７１は、入力判定処理を行う（ステップＳ７５２）。入力判定処理は、入力ポート０のビット０〜７（図７８参照）の状態を検出して検出結果をＲＡＭの所定の１バイト（センサ入力状態フラグと呼ぶ。）に反映する処理である。なお、払出制御用ＣＰＵ３７１は、入力ポート０のビット０〜７の状態にもとづいて制御を行う場合には、直接入力ポートの状態をチェックするのではなく、センサ入力状態フラグの状態をチェックする。
次いで、払出制御用ＣＰＵ３７１は、カードユニット５０と通信を行うプリペイドカードユニット制御処理を実行する（ステップＳ７５３）。次いで、払出制御用ＣＰＵ３７１は、主基板３１の遊技制御手段と通信を行う主制御通信処理を実行する（ステップＳ７５４）。次いで、払出制御用ＣＰＵ３７１は、カードユニット５０からの球貸し要求に応じて貸し球を払い出す制御を行い、また、主基板３１からの賞球個数コマンドが示す個数の賞球を払い出す制御を行う払出制御処理を実行する（ステップＳ７５５）。
次に、払出制御用ＣＰＵ３７１は、払出モータ制御処理を実行する（ステップＳ７５６）。払出モータ制御処理では、払出モータ２８９を駆動すべきときには、払出モータφ１〜φ４のパターンを出力ポート０に出力するための処理を行う。
次いで、払出制御用ＣＰＵ３７１は、各種のエラーを検出するエラー処理を実行する（ステップＳ７５７）。次いで、払出制御用ＣＰＵ３７１は、カードユニット５０のエラー制御を行うプリペイドカードユニットエラー制御処理を実行する（ステップＳ７５８）。次いで、払出制御用ＣＰＵ３７１は、主基板３１に対して賞球情報を出力したり、賞球信号１や遊技機エラー状態信号を外部出力するための情報出力処理を実行する（ステップＳ７５９）。また、エラー処理の結果に応じてエラー表示ＬＥＤ３７４に所定の表示を行う表示制御処理を実行する（ステップＳ７６０）。
本実施の形態では、後述するエラー処理において各種エラー（例えば、払出個数異常エラーや、満タンエラー、球切れエラー、プリペイドカードユニット未接続エラー）が検出されると、検出されたエラーに対応するエラービットがセットされる。そして、ステップＳ７６０の表示制御処理において、エラービットがセットされていることにもとづいて、払出制御用ＣＰＵ３７１は、エラー表示ＬＥＤ３７４に所定の表示を行う。
また、この実施の形態では、出力ポートの出力状態に対応したＲＡＭ領域（出力ポート０バッファ、出力ポート１バッファ）が設けられているのであるが、払出制御用ＣＰＵ３７１は、出力ポート０バッファおよび出力ポート１バッファの内容を出力ポートに出力する（ステップＳ７６１：出力処理）。出力ポート０バッファおよび出力ポート１バッファは、払出モータ制御処理（ステップＳ７５６）、プリペイドカード制御処理（ステップＳ７５３）、主制御通信処理（ステップＳ７５４）、情報出力処理（ステップＳ７５９）および表示制御処理（ステップＳ７６０）で更新される。
図８１は、ステップＳ７５４の主制御通信処理を示すフローチャートである。主制御通信処理では、払出制御用マイクロコンピュータ３７０（具体的には、払出制御用ＣＰＵ３７１）は、主制御コマンド受信処理（ステップＳ７４０）を実行する。そして、払出制御用ＣＰＵ３７１は、主制御通信制御コードの値に応じて、ステップＳ７４１〜Ｓ７４４のいずれかの処理を実行する。
図８２は、主制御通信処理におけるステップＳ７４０の主制御コマンド受信処理を示すフローチャートである。払出制御用ＣＰＵ３７１は、主制御コマンド受信処理において、まず、接続信号を入力しているか否かを確認する（ステップＳ７４００１）。接続信号を入力していなければ、払出制御用ＣＰＵ１０１は、シリアル通信回路３８０の送信回路および受信回路の初期化を行う（ステップＳ７４００２）。このように、接続信号を受信できない場合にシリアル通信回路３８０の送信回路および受信回路を初期化することによって、主基板３１との接続状態が異常な状態下であるにもかかわらずコマンドを送信データレジスタや受信データレジスタに格納してしまう事態を防止することができる。次いで、払出制御用ＣＰＵ３７１は、主制御通信制御コードの値をロードし（ステップＳ７４００３）、主制御通信制御コードの値が主制御接続確認処理を示す値「０」となっているか否かを確認する（ステップＳ７４００４）。
この実施の形態では、主制御通信処理において、遊技機への電源供給が開始されてから遊技制御用マイクロコンピュータ５６０からの接続信号の入力が開始され、最初の接続確認コマンドの受信を確認できるまでステップＳ７４１の主制御接続確認処理が実行される。そして、接続確認コマンドの受信を確認できると、ステップＳ７４２以降の処理に移行し、各種払出制御コマンドの送受信の処理が実行される。また、以降、遊技制御用マイクロコンピュータ５６０との間の通信状態が正常に維持されていれば、ステップＳ７４２〜Ｓ７４４のいずれかの処理が実行され、ステップＳ７４１の主制御接続確認処理は原則として遊技機への電源投入時にのみ実行されることになる。ステップＳ７４００４において、主制御通信制御コードの値が主制御接続確認処理以外の値を示しているということは、ステップＳ７４２以降の処理に移行した後に、何らかの通信エラーが生じて接続信号を入力不能となった場合である。そのため、払出制御用ＣＰＵ３７１は、ステップＳ７４００４で主制御通信制御コードの値が主制御接続確認処理以外の値を示している場合には、エラーフラグの主制御通信エラー指定ビット（遊技制御用マイクロコンピュータ５６０との間の通信状態に異常が生じたことを示すビット）をセットする（ステップＳ７４００５）。なお、エラーフラグは、各種賞球エラーがセットされるフラグであり、払出制御用マイクロコンピュータ３７０が備えるＲＡＭに形成されている。そして、払出制御用ＣＰＵ３７１は、主制御通信制御コードに主制御接続確認処理を示す値「０」をセットする（ステップＳ７４００６）。なお、ステップＳ７４００４で主制御通信制御コードの値が主制御接続確認処理を示す値「０」となっていれば、そのままステップＳ７４００６）に移行する。
なお、ステップＳ７４１の主制御確認処理は、遊技機への電源投入時以降であっても例外的に実行される場合がある。具体的には、上記したように、ステップＳ７４００１で接続信号を入力していないと判定した後、ステップＳ７４００４で主制御接続確認処理の実行中でなければ、遊技機への電源投入後に接続信号が切断されてしまった可能性があると判断して主制御接続確認処理に戻り（ステップＳ７４００６参照）、再び遊技制御用マイクロコンピュータ５６０との接続状態を確認する（具体的には、接続確認コマンドを受信できることを確認。ステップＳ７４１２参照。）。また、後述する主制御通信通常処理において、接続ＯＫコマンドを送信してから所定期間（本例では１０５０ｍｓ）を経過しても、遊技制御用マイクロコンピュータ５６０から接続確認コマンドも賞球個数コマンドも受信していない場合には、何らかの通信異常が生じたものとして主制御接続確認処理に戻り（ステップＳ７４２０２，Ｓ７４２０３参照）、再び遊技制御用マイクロコンピュータ５６０との接続状態を確認する（具体的には、接続確認コマンドを受信できることを確認。ステップＳ７４１２参照。）。
接続信号を入力していれば、払出制御用ＣＰＵ３７１は、シリアル通信回路３８０のステータスレジスタに受信エラーフラグがセットされているか否かを確認する（ステップＳ７４００７）。例えば、払出制御用ＣＰＵ３７１は、シリアル通信回路３８０のステータスレジスタにパリティエラーや、フレーミングエラー、ノイズエラー、オーバーランエラー、アイドルラインエラーを示すフラグがセットされていれば、シリアル通信回路３８０の受信エラー状態であると判定する。
受信エラーフラグがセットされていれば、払出制御用ＣＰＵ３７１は、シリアル通信回路３８０の受信回路を初期化する（ステップＳ７４００８）。このように、受信エラー状態である場合にシリアル通信回路３８０の受信回路を初期化することによって、何らかの受信異常が生じているにもかかわらず受信コマンドを受信データレジスタに格納してしまう事態を防止することができる。そして、払出制御用ＣＰＵ３７１は、エラーフラグの主制御通信エラー指定ビットをセットする（ステップＳ７４００９）。
受信エラーフラグもセットされていなければ、払出制御用ＣＰＵ３７１は、受信バッファの内容をロードし（ステップＳ７４０１０）、接続確認コマンドを受信しているか否かを確認する（ステップＳ７４０１１）。具体的には、払出制御用ＣＰＵ３７１は、ロードした受信バッファの内容が「Ａ０（Ｈ）」であるか否か（図４９参照）を確認する。接続確認コマンドを受信していれば、払出制御用ＣＰＵ３７１は、ステップＳ７４０１４に移行する。
接続確認コマンドを受信していなければ、払出制御用ＣＰＵ３７１は、賞球個数コマンドを受信しているか否かを確認する。この実施の形態では、図４９に示すように、接続個数コマンドの内容は、少なくとも「５１（Ｈ）」以上、「６０（Ｈ）」未満の値となる筈である。従って、払出制御用ＣＰＵ３７１は、まず、ロードした受信バッファの内容が賞球個数コマンド最小値「５１（Ｈ）」以上であるか否かを確認する（ステップＳ７４０１２）。次いで、賞球個数コマンド最小判定値「５１（Ｈ）」以上であれば、払出制御用ＣＰＵ３７１は、ロードした受信バッファの内容が賞球個数コマンド最大判定値「６０（Ｈ）」未満であるか否かを確認する（ステップＳ７４０１３）。賞球個数コマンド最大判定値「６０（Ｈ）」未満であれば、払出制御用ＣＰＵ３７１は、賞球個数コマンドを受信していると判定し、ステップＳ７４０１４に移行する。
そして、ステップＳ７４０１４では、払出制御用ＣＰＵ３７１は、受信バッファの内容（接続確認コマンド、賞球個数コマンド）を主制御通信受信バッファに格納する。なお、主制御通信受信バッファは、１バイトで構成され、１度に１つの受信コマンドのみを格納することができる。このように構成しても、この実施の形態では、払出制御用マイクロコンピュータ３７０におけるタイマ割込の周期（本例では１ｍｓ）は、遊技制御用マイクロコンピュータ５６０におけるタイマ割込の周期（本例では４ｍｓ）より短いので、１回のタイマ割込内で複数の払出制御コマンドが受信される事態が生じることはなく、不都合は生じない。また、万一、遊技機への電源投入後、誤処理などにより、最初の接続確認コマンドを受信する前に賞球個数コマンドを受信してしまった場合であっても、その後、接続確認コマンドを受信すれば主制御通信受信バッファに上書きで格納されるので、後述する主制御接続確認処理（ステップＳ７４１）で接続確認コマンドを全く確認できず主制御通信通常処理に移行できなくなる事態が生じることを防止することができる。
図８３は、主制御通信制御コードの値が０の場合に実行される主制御接続確認処理（ステップＳ７４１）を示すフローチャートである。主制御接続確認処理において、払出制御用ＣＰＵ３７１は、主制御通信受信バッファの内容をロードし（ステップＳ７４１１）、接続確認コマンドを受信しているか否かを確認する（ステップＳ７４１２）。接続確認コマンドを受信していれば、払出制御用ＣＰＵ３７１は、接続ＯＫコマンドをセットし（ステップＳ７４１３）、主制御送信コマンド変換処理を実行する（ステップＳ７４１４）。なお、ステップＳ７４１４の主制御送信コマンド変換処理では、接続ＯＫコマンドの下位４ビットに制御状態（払出個数異常エラーや、球切れエラー、満タンエラー、賞球エラーなどのエラー状態）をセットする処理が行われる。そして、払出制御用ＣＰＵ３７１は、変換後の接続ＯＫコマンドを遊技制御用マイクロコンピュータ５６０に送信する制御を行う（ステップＳ７４１５）。具体的には、払出制御用ＣＰＵ３７１は、シリアル通信回路３８０の送信レジスタに接続ＯＫコマンドを出力する処理を行う。
なお、払出制御用ＣＰＵ３７１は、ステップＳ７４１５で接続ＯＫコマンドを送信すると、主制御通信受信バッファをクリアする。そのようにすることによって、その後の処理で受信コマンドを誤って認識して誤った処理を実行してしまう事態を防止することができる。
次いで、払出制御用ＣＰＵ３７１は、主制御通信制御コードに主制御通信通常処理を示す値「１」をセットする（ステップＳ７４１６）。そして、払出制御用ＣＰＵ３７１は、主制御通信制御タイマに所定値（本例では１０５０ｍｓ）をセットする（ステップＳ７４１７）。
図８４および図８５は、主制御通信制御コードの値が１の場合に実行される主制御通信通常処理（ステップＳ７４２）を示すフローチャートである。主制御通信通常処理において、払出制御用ＣＰＵ３７１は、主制御通信制御タイマの値を１減算し（ステップＳ７４２０１）、主制御通信制御タイマがタイムアウトしたか否かを確認する（ステップＳ７４２０２）。
この実施の形態では、前述したように、払出制御用マイクロコンピュータ３７０から接続ＯＫコマンドを受信して１秒経過するごとに、遊技制御用マイクロコンピュータ５６０から次の接続確認コマンドが送信される。従って、ステップＳ７４２０２において主制御通信制御タイマがタイムアウトしたということは、接続ＯＫコマンドの送信後１秒を遙かに超えて１０５０ｍｓ（ステップＳ７４１７，Ｓ７４２０９参照）を経過しても次の接続確認コマンドを受信できなかった場合である。そのため、払出制御用ＣＰＵ３７１は、主制御通信制御コードに主制御接続確認処理を示す値「０」をセットして（ステップＳ７４２０３）、主制御接続確認処理に戻り通信状態の回復を待つように制御する。
なお、払出制御用ＣＰＵ３７１は、ステップＳ７４２０２で主制御通信制御タイマがタイムアウトしていれば、主制御通信受信バッファをクリアする。そのようにすることによって、その後の処理で受信コマンドを誤って認識して誤った処理を実行してしまう事態を防止することができる。
主制御通信制御タイマがタイムアウトしていなければ、払出制御用ＣＰＵ３７１は、主制御通信受信バッファに受信コマンドが格納されているか否かを確認する（ステップＳ７４２０４）。主制御通信受信バッファに受信コマンドが格納されていれば、払出制御用ＣＰＵ３７１は、受信したコマンドが接続確認コマンドであるか否かを確認する（ステップＳ７４２０５）。接続確認コマンドを受信していれば、払出制御用ＣＰＵ３７１は、接続ＯＫコマンドをセットし（ステップＳ７４２０６）、主制御送信コマンド変換処理を実行する（ステップＳ７４２０７）。なお、ステップＳ７４２０７の主制御送信コマンド変換処理では、接続ＯＫコマンドの下位４ビットに制御状態（払出個数異常エラーや、球切れエラー、満タンエラー、賞球エラーなどのエラー状態）をセットする処理が行われる。そして、払出制御用ＣＰＵ３７１は、変換後の接続ＯＫコマンドを遊技制御用マイクロコンピュータ５６０に送信する制御を行う（ステップＳ７４２０８）。具体的には、払出制御用ＣＰＵ３７１は、シリアル通信回路３８０の送信レジスタに接続ＯＫコマンドを出力する処理を行う。
なお、払出制御用ＣＰＵ３７１は、ステップＳ７４２０８で接続ＯＫコマンドを送信すると、主制御通信受信バッファをクリアする。そのようにすることによって、その後の処理で受信コマンドを誤って認識して誤った処理を実行してしまう事態を防止することができる。
そして、払出制御用ＣＰＵ３７１は、主制御通信制御タイマに所定値（本例では１０５０ｍｓ）をセットする（ステップＳ７４２０９）。
ステップＳ７４２０５で受信したコマンドが接続確認コマンドでなければ、賞球個数コマンドを受信していることになる。この場合、払出制御用ＣＰＵ３７１は、エラーフラグの値が０であるか否かを確認する（ステップＳ７４２１０）。エラーフラグの値が０でなければ（すなわち、エラー状態であり、いずれかのエラービットがセットされていれば）、ステップＳ７４２１９に移行する。エラーフラグの値が０であれば（すなわち、エラー状態となっておらず、いずれのエラービットもセットされていなければ）、払出制御用ＣＰＵ３７１は、ＢＲＤＹ信号を入力しているか否かを確認する（ステップＳ７４２１１）。ＢＲＤＹ信号を入力していれば、ステップＳ７４２１９に移行する。
ＢＲＤＹ信号も入力していなければ、払出制御用ＣＰＵ３７１は、払出制御状態を示す払出制御状態フラグをロードし（ステップＳ７４２１２）、賞球払出動作中または球貸し払出動作中であるか否かを確認する（ステップＳ７４２１３）。具体的には、払出制御用ＣＰＵ３７１は、払出制御状態フラグに賞球払出動作中指定ビット（賞球払出動作中であることを示すビット）または球貸し払出動作中指定ビット（球貸し払出動作中であることを示すビット）がセットされているか否かを確認する。賞球払出動作中または球貸し払出動作中であれば、ステップＳ７４２１９に移行する。なお、この実施の形態では、賞球払出動作を終了して賞球終了コマンドを受信してから次の賞球個数コマンドが送信されるので、通信エラーなどの異常が発生していないかぎり、ステップＳ７４２１３において賞球払出動作中であると判定されることはない。
賞球払出動作中でも球貸し払出動作中でもなければ、受信した賞球個数コマンドにもとづく賞球払出動作を直ちに開始できる場合である。この場合、払出制御用ＣＰＵ３７１は、主制御通信受信バッファの下位４ビット（すなわち、賞球個数コマンドにセットされた賞球個数）を未払出個数カウンタにセットする（ステップＳ７４２１４）。なお、未払出個数カウンタは、賞球や貸し球の未払出数をカウントするためのカウンタである。
次いで、払出制御用ＣＰＵ３７１は、賞球個数受付コマンドを遊技制御用マイクロコンピュータ５６０に送信する制御を行う（ステップＳ７４２１５）。具体的には、払出制御用ＣＰＵ３７１は、シリアル通信回路３８０の送信レジスタに賞球個数受付コマンドを出力する処理を行う。
なお、払出制御用ＣＰＵ３７１は、ステップＳ７４２１５で賞球個数受付コマンドを送信すると、主制御通信受信バッファをクリアする。そのようにすることによって、その後の処理で受信コマンドを誤って認識して誤った処理を実行してしまう事態を防止することができる。
次いで、払出制御用ＣＰＵ３７１は、主制御通信制御コードに主制御通信終了処理を示す値「３」をセットする（ステップＳ７４２１６）。そして、払出制御用ＣＰＵ３７１は、主制御通信制御タイマに所定値（本例では１秒）をセットする（ステップＳ７４２１８）。なお、ステップＳ７４２１８でセットされた値にもとづいて、賞球個数受付コマンドを送信した後、１秒経過後に賞球払出動作を完了していなければ賞球準備中コマンドが送信されることになる。
ステップＳ７４２１９では、払出制御用ＣＰＵ３７１は、主制御通信受信バッファの下位４ビット（すなわち、賞球個数コマンドのセットされた賞球個数）を主制御通信賞球個数バッファに格納する。すなわち、この場合、何らかのエラー状態が発生していたり、賞球払出動作中や球貸し払出動作中、球貸し準備中の場合であるので、受信した賞球個数コマンドにもとづく賞球払出動作を直ちに開始することはできない。そのため、払出制御用ＣＰＵ３７１は、賞球個数受付コマンドの返信を保留するとともに、賞球個数コマンドにセットされた賞球個数を主制御通信賞球個数バッファに一旦退避する。
次いで、払出制御用ＣＰＵ３７１は、賞球準備中コマンドをセットし（ステップＳ７４２２０）、主制御送信コマンド変換処理を実行する（ステップＳ７４２２１）。なお、ステップＳ７４２２１の主制御送信コマンド変換処理では、賞球準備中コマンドの下位４ビットに制御状態（払出個数異常エラーや、球切れエラー、満タンエラー、賞球エラーなどのエラー状態）をセットする処理が行われる。そして、払出制御用ＣＰＵ３７１は、変換後の賞球準備中コマンドを遊技制御用マイクロコンピュータ５６０に送信する制御を行う（ステップＳ７４２２２）。具体的には、払出制御用ＣＰＵ３７１は、シリアル通信回路３８０の送信レジスタに賞球準備中コマンドを出力する処理を行う。
なお、払出制御用ＣＰＵ３７１は、ステップＳ７４２２２で賞球準備中コマンドを送信すると、主制御通信受信バッファをクリアする。そのようにすることによって、その後の処理で受信コマンドを誤って認識して誤った処理を実行してしまう事態を防止することができる。
次いで、払出制御用ＣＰＵ３７１は、主制御通信制御コードに主制御通信中処理を示す値「２」をセットする（ステップＳ７４２２３）。そして、払出制御用ＣＰＵ３７１は、主制御通信制御タイマに所定値（本例では１秒）をセットする（ステップＳ７４２２４）。なお、ステップＳ７４２２４でセットされた値にもとづいて、賞球準備中コマンドを送信した後、１秒経過後にまだ賞球払出動作を開始できる状態になっていなければ次の賞球準備中コマンドが送信されることになる。
図８６および図８７は、主制御通信制御コードの値が２の場合に実行される主制御通信中処理（ステップＳ７４３）を示すフローチャートである。主制御通信中処理において、払出制御用ＣＰＵ３７１は、まず、主制御通信受信バッファに受信コマンドが格納されているか否かを確認する（ステップＳ７４３０１）。主制御通信受信バッファに受信コマンドが格納されていれば、払出制御用ＣＰＵ３７１は、受信したコマンドが接続確認コマンドであるか否かを確認する（ステップＳ７４３０２）。接続確認コマンドでなければ、ステップＳ７４３０６に移行する。接続確認コマンドを受信していれば、払出制御用ＣＰＵ３７１は、接続ＯＫコマンドをセットし（ステップＳ７４３０３）、主制御送信コマンド変換処理を実行する（ステップＳ７４３０４）。なお、ステップＳ７４３０４の主制御送信コマンド変換処理では、接続ＯＫコマンドの下位４ビットに制御状態（払出個数異常エラーや、球切れエラー、満タンエラー、賞球エラーなどのエラー状態）をセットする処理が行われる。そして、払出制御用ＣＰＵ３７１は、変換後の接続ＯＫコマンドを遊技制御用マイクロコンピュータ５６０に送信する制御を行う（ステップＳ７４３０５）。具体的には、払出制御用ＣＰＵ３７１は、シリアル通信回路３８０の送信レジスタに接続ＯＫコマンドを出力する処理を行う。そして、ステップＳ７４３０６に移行する。
ステップＳ７４３０６では、払出制御用ＣＰＵ３７１は、エラーフラグに主制御通信エラー指定ビットをセットする。すなわち、主制御通信中処理は、賞球個数コマンドを受信した後、受信した賞球個数コマンドにもとづく賞球払出動作を開始可能な状態となるまでに実行される処理であり、賞球個数受付コマンドの返信が保留されて、遊技制御用マイクロコンピュータ５６０は賞球個数受付コマンドの受信待ち状態となっているのであるから、この間に遊技制御用マイクロコンピュータ５６０から新たに払出制御コマンドを受信することはない筈である。それにもかかわらず、新たなコマンドを受信したということは通信状態に何らかの異常が生じたと判断することができるのであるから、払出制御用ＣＰＵ３７１は、主制御通信エラー指定ビットをセットする処理を行う。
なお、払出制御用ＣＰＵ３７１は、ステップＳ７４３０６で主制御通信エラー指定ビットをセットすると、主制御通信受信バッファをクリアする。そのようにすることによって、その後の処理で受信コマンドを誤って認識して誤った処理を実行してしまう事態を防止することができる。
次いで、払出制御用ＣＰＵ３７１は、主制御通信制御コードに主制御通信通常処理を示す値「１」をセットする（ステップＳ７４３０７）。そして、払出制御用ＣＰＵ３７１は、主制御通信制御タイマに所定値（本例では１０５０ｍｓ）をセットする（ステップＳ７４３０８）。
主制御通信受信バッファに受信コマンドがなければ、払出制御用ＣＰＵ３７１は、主制御通信制御タイマの値を１減算し（ステップＳ７４３０９）、主制御通信制御タイマがタイムアウトしたか否かを確認する（ステップＳ７４３１０）。
主制御通信制御タイマがタイムアウトしていれば（ステップＳ７４３１０のＹ）、賞球準備中コマンドを前回送信してから１秒以上経過したことを意味する。この場合、払出制御用ＣＰＵ３７１は、次の賞球準備中コマンドを送信するために、賞球準備中コマンドをセットし（ステップＳ７４３１１）、主制御送信コマンド変換処理を実行する（ステップＳ７４３１２）。なお、ステップＳ７４３１２の主制御送信コマンド変換処理では、賞球準備中コマンドの下位４ビットに制御状態（払出個数異常エラーや、球切れエラー、満タンエラー、賞球エラーなどのエラー状態）をセットする処理が行われる。そして、払出制御用ＣＰＵ３７１は、変換後の賞球準備中コマンドを遊技制御用マイクロコンピュータ５６０に送信する制御を行う（ステップＳ７４３１３）。具体的には、払出制御用ＣＰＵ３７１は、シリアル通信回路３８０の送信レジスタに賞球準備中コマンドを出力する処理を行う。
そして、払出制御用ＣＰＵ３７１は、主制御通信制御タイマに所定値（本例では１秒）をセットする（ステップＳ７４３１４）。なお、ステップＳ７４３１４でセットされた値にもとづいて、賞球準備中コマンドを送信した後、さらに１秒経過後にまだ賞球払出動作を開始できる状態になっていなければ次の賞球準備中コマンドが送信されることになる。
主制御通信制御タイマがタイムアウトしていなければ、払出制御用ＣＰＵ３７１は、エラーフラグの値が０であるか否かを確認する（ステップＳ７４３１５）。エラーフラグの値が０でなければ（すなわち、エラー状態であり、いずれかのエラービットがセットされていれば）、まだ賞球払出動作を開始できないので、そのまま処理を終了する。エラーフラグの値が０であれば（すなわち、エラー状態となっておらず、いずれのエラービットもセットされていなければ）、払出制御用ＣＰＵ３７１は、ＢＲＤＹ信号を入力しているか否かを確認する（ステップＳ７４３１６）。ＢＲＤＹ信号を入力していれば、まだ賞球払出動作を開始できないので、そのまま処理を終了する。
ＢＲＤＹ信号も入力していなければ、払出制御用ＣＰＵ３７１は、払出制御状態を示す払出制御状態フラグをロードし（ステップＳ７４３１７）、賞球払出動作中または球貸し払出動作中であるか否かを確認する（ステップＳ７４３１８）。具体的には、払出制御用ＣＰＵ３７１は、払出制御状態フラグに賞球払出動作中指定ビット（賞球払出動作中であることを示すビット）または球貸し払出動作中指定ビット（球貸し払出動作中であることを示すビット）がセットされているか否かを確認する。賞球払出動作中または球貸し払出動作中であれば、まだ賞球払出動作を開始できないので、そのまま処理を終了する。なお、この実施の形態では、賞球払出動作を終了して賞球終了コマンドを受信してから次の賞球個数コマンドが送信されるので、通信エラーなどの異常が発生していないかぎり、ステップＳ７４３１８において賞球払出動作中であると判定されることはない。
賞球払出動作中でも球貸し払出動作中でもなければ、受信した賞球個数コマンドにもとづく賞球払出動作を開始可能な状態となったことを意味する。この場合、払出制御用ＣＰＵ３７１は、主制御通信賞球個数バッファの下位４ビット（すなわち、一時退避した賞球個数）を未払出個数カウンタにセットする（ステップＳ７４３１９）。
なお、この実施の形態では、既に述べたように、賞球個数コマンドを受信したときに直ちに賞球払出動作を開始できない場合に、賞球個数コマンドで特定される賞球個数を直ちに未払出個数カウンタにセットするのではなく、主制御通信賞球個数バッファに一旦退避するのであるが、このように制御するのは、例えば、貸し球払出動作中に未払出個数カウンタに賞球個数が上乗せされて賞球個数を正確に管理できなくなる事態を防止するなど、払出制御に関する処理に不都合が生じないようにするためである。
次いで、払出制御用ＣＰＵ３７１は、賞球個数受付コマンドを遊技制御用マイクロコンピュータ５６０に送信する制御を行う（ステップＳ７４３２０）。具体的には、払出制御用ＣＰＵ３７１は、シリアル通信回路３８０の送信レジスタに賞球個数受付コマンドを出力する処理を行う。
次いで、払出制御用ＣＰＵ３７１は、主制御通信制御コードに主制御通信終了処理を示す値「３」をセットする（ステップＳ７４３２１）。そして、払出制御用ＣＰＵ３７１は、主制御通信制御タイマに所定値（本例では１秒）をセットする（ステップＳ７４３２２）。なお、ステップＳ７４３２２でセットされた値にもとづいて、賞球個数受付コマンドを送信した後、１秒経過後に賞球払出動作を完了していなければ賞球準備中コマンドが送信されることになる。
図８８は、主制御通信制御コードの値が３の場合に実行される主制御通信終了処理（ステップＳ７４４）を示すフローチャートである。主制御通信終了処理において、払出制御用ＣＰＵ３７１は、まず、主制御通信受信バッファに受信コマンドが格納されているか否かを確認する（ステップＳ７４４０１）。主制御通信受信バッファに受信コマンドが格納されていれば、払出制御用ＣＰＵ３７１は、受信したコマンドが接続確認コマンドであるか否かを確認する（ステップＳ７４４０２）。接続確認コマンドでなければ、ステップＳ７４４０６に移行する。接続確認コマンドを受信していれば、払出制御用ＣＰＵ３７１は、接続ＯＫコマンドをセットし（ステップＳ７４４０３）、主制御送信コマンド変換処理を実行する（ステップＳ７４４０４）。なお、ステップＳ７４４０４の主制御送信コマンド変換処理では、接続ＯＫコマンドの下位４ビットに制御状態（払出個数異常エラーや、球切れエラー、満タンエラー、賞球エラーなどのエラー状態）をセットする処理が行われる。そして、払出制御用ＣＰＵ３７１は、変換後の接続ＯＫコマンドを遊技制御用マイクロコンピュータ５６０に送信する制御を行う（ステップＳ７４４０５）。具体的には、払出制御用ＣＰＵ３７１は、シリアル通信回路３８０の送信レジスタに接続ＯＫコマンドを出力する処理を行う。そして、ステップＳ７４４０６に移行する。
ステップＳ７４４０６では、払出制御用ＣＰＵ３７１は、エラーフラグに主制御通信エラー指定ビットをセットする。すなわち、主制御通信終了処理は、賞球個数コマンドを受信して賞球払出動作を開始した後、受信した賞球個数コマンドにもとづく賞球払出動作を終了するまで実行する処理であり、技制御用マイクロコンピュータ５６０は賞球終了コマンドの受信待ち状態となっているのであるから、この間に遊技制御用マイクロコンピュータ５６０から新たに払出制御コマンドを受信することはない筈である。それにもかかわらず、新たなコマンドを受信したということは通信状態に何らかの異常が生じたと判断することができるのであるから、払出制御用ＣＰＵ３７１は、主制御通信エラー指定ビットをセットする処理を行う。
なお、払出制御用ＣＰＵ３７１は、ステップＳ７４４０６で主制御通信エラー指定ビットをセットすると、主制御通信受信バッファをクリアする。そのようにすることによって、その後の処理で受信コマンドを誤って認識して誤った処理を実行してしまう事態を防止することができる。
次いで、払出制御用ＣＰＵ３７１は、主制御通信制御コードに主制御通信通常処理を示す値「１」をセットする（ステップＳ７４４０７）。そして、払出制御用ＣＰＵ３７１は、主制御通信制御タイマに所定値（本例では１０５０ｍｓ）をセットする（ステップＳ７４４０８）。
主制御通信受信バッファに受信コマンドがなければ、払出制御用ＣＰＵ３７１は、主制御通信制御タイマの値を１減算し（ステップＳ７４４０９）、主制御通信制御タイマがタイムアウトしたか否かを確認する（ステップＳ７４４１０）。
主制御通信制御タイマがタイムアウトしていれば（ステップＳ７４４１０のＹ）、賞球個数受付コマンドや賞球準備中コマンドを前回送信してから１秒以上経過したことを意味する。この場合、払出制御用ＣＰＵ３７１は、次の賞球準備中コマンドを送信するために、賞球準備中コマンドをセットし（ステップＳ７４４１１）、主制御送信コマンド変換処理を実行する（ステップＳ７４４１２）。なお、ステップＳ７４４１２の主制御送信コマンド変換処理では、賞球準備中コマンドの下位４ビットに制御状態（払出個数異常エラーや、球切れエラー、満タンエラー、賞球エラーなどのエラー状態）をセットする処理が行われる。そして、払出制御用ＣＰＵ３７１は、変換後の賞球準備中コマンドを遊技制御用マイクロコンピュータ５６０に送信する制御を行う（ステップＳ７４４１３）。具体的には、払出制御用ＣＰＵ３７１は、シリアル通信回路３８０の送信レジスタに賞球準備中コマンドを出力する処理を行う。
そして、払出制御用ＣＰＵ３７１は、主制御通信制御タイマに所定値（本例では１秒）をセットする（ステップＳ７４４１４）。なお、ステップＳ７４４１４でセットされた値にもとづいて、賞球準備中コマンドを送信した後、さらに１秒経過後にまだ賞球払出動作が終了していなければ次の賞球準備中コマンドが送信されることになる。
主制御通信制御タイマがタイムアウトしていなければ、払出制御用ＣＰＵ３７１は、払出制御状態フラグをロードし（ステップＳ７４４１５）、賞球払出動作中であるか否かを確認する（ステップＳ７４４１６）。具体的には、払出制御用ＣＰＵ３７１は、払出制御状態フラグに賞球払出動作中指定ビットがセットされているか否かを確認する。賞球払出動作中であれば、受信した賞球個数コマンドにもとづく賞球払出動作をまだ終了していないことを意味するので、払出制御用ＣＰＵ３７１は、そのまま処理を終了する。賞球払出動作中でなければ、受信した賞球個数コマンドにもとづく賞球払出動作を終了したことを意味する。そのため、払出制御用ＣＰＵ３７１は、賞球終了コマンドを遊技制御用マイクロコンピュータ５６０に送信する制御を行う（ステップＳ７４４１７）。具体的には、払出制御用ＣＰＵ３７１は、シリアル通信回路３８０の送信レジスタに賞球終了コマンドを出力する処理を行う。
なお、払出制御用ＣＰＵ３７１は、ステップＳ７４４１７で賞球終了コマンドを送信すると、主制御通信受信バッファをクリアする。そのようにすることによって、その後の処理で受信コマンドを誤って認識して誤った処理を実行してしまう事態を防止することができる。
次いで、払出制御用ＣＰＵ３７１は、主制御通信制御コードに主制御通信通常処理を示す値「１」をセットする（ステップＳ７４４１８）。そして、払出制御用ＣＰＵ３７１は、主制御通信制御タイマに所定値（本例では１０５０ｍｓ）をセットする（ステップＳ７４４１９）。
図８９は、ステップＳ７４１４，Ｓ７４２０７，Ｓ７４２２１，Ｓ７４３０４，Ｓ７４３１２，Ｓ７４４０４，Ｓ７４４１２で実行される主制御送信コマンド変換処理を示すフローチャートである。主制御送信コマンド変換処理において、払出制御用ＣＰＵ３７１は、まず、エラーフラグをロードし、払出個数異常エラー指定ビットがセットされているか否かを確認する（ステップＳ７３１）。払出個数異常エラー指定ビットがセットされていれば、払出制御用ＣＰＵ３７１は、変換バッファの主制御通信用払出個数異常エラー出力ビット（具体的にはビット３）をセットする（ステップＳ７３２）。
次いで、払出制御用ＣＰＵ３７１は、球切れエラー指定ビットがセットされているか否かを確認する（ステップＳ７３３）。球切れエラー指定ビットがセットされていれば、払出制御用ＣＰＵ３７１は、変換バッファの主制御通信用球切れ出力ビット（具体的にはビット２）をセットする（ステップＳ７３４）。
次いで、払出制御用ＣＰＵ３７１は、満タンエラー指定ビットがセットされているか否かを確認する（ステップＳ７３５）。満タンエラー指定ビットがセットされていれば、払出制御用ＣＰＵ３７１は、変換バッファの主制御通信用満タン出力ビット（具体的にはビット１）をセットする（ステップＳ７３６）。
次いで、払出制御用ＣＰＵ３７１は、その他の賞球エラー指定ビットがセットされているか否かを確認する（ステップＳ７３７）。具体的には、払出制御用ＣＰＵ３７１は、エラーフラグに、主制御通信エラー指定ビットや、主制御未接続エラー指定ビット、払出スイッチ異常検知エラー１指定ビット、払出スイッチ異常検知エラー２指定ビット、払出ケースエラー指定ビットがセットされているか否かを確認する。その他の賞球エラー指定ビットがセットされていれば、払出制御用ＣＰＵ３７１は、変換バッファの主制御通信用球切れ出力ビット（具体的にはビット０）をセットする（ステップＳ７３８）。
そして、払出制御用ＣＰＵ３７１は、送信するためにセットされている払出制御コマンド（接続ＯＫコマンドまたは賞球準備中コマンド）に変換バッファの内容をセットする（ステップＳ７３９）。
図９０は、ステップＳ７５５の払出制御処理を示すフローチャートである。払出制御処理において、払出制御用ＣＰＵ３７１は、払出個数カウントスイッチ３０１の検出信号がオン状態となったことを確認したら（ステップＳ７５０１）、未払出個数カウンタの値が０となっているか否かを確認する（ステップＳ７５０２）。未払出個数カウンタの値が０となっていた場合には、払出制御用ＣＰＵ３７１は、異常な払出の累積数をカウントするための払出個数異常カウンタの値を１加算する（ステップＳ７５０３）。すなわち、ステップＳ７５０２でＹであるということは、未払出個数カウンタに払い出すべき未払い出し数がセットされていないのであるから、遊技球の払い出しが行われない筈であるにもかかわらず、払出動作が行われ払出個数カウントスイッチ３０１で遊技球の払い出しが検出された場合である。そのため、何らかの不正行為により払出動作が行われた可能性があるので、払出制御用ＣＰＵ１０１は、払出個数異常カウンタの値を累積的に１加算する。
なお、払出個数異常カウンタは、賞球や貸し球の払い出すべき数の未払出の遊技球を超えた払出過多数と払い出すべき数の未払出の遊技球に満たなかった払出不足数とを累積的にカウントするためのカウンタである。後述するように、この実施の形態では、払出個数異常カウンタの値が所定の払出個数異常エラー判定値（本例では２０００）以上となると、払出個数異常エラーが発生したと判定して、払出停止状態に制御する処理が行われる。なお、ステップＳ７５０３の処理は、払出個数異常カウンタに払出過多数を累積的にカウントする処理に相当する。
なお、この実施の形態では、賞球であるか貸し球であるかを区別することなく、払出過多数と払出不足数とを払出個数異常カウンタに累積的にカウントするのであるが、賞球と貸し球のうちのいずれか一方のみを対象として、払出過多数と払出不足数とを払出個数異常カウンタに累積的にカウントするようにしてもよい。また、例えば、賞球と貸し球について、それぞれ別々のカウンタを用いて払出過多数と払出不足数とを累積的にカウントするようにしてもよい。この場合、いずれか一方のカウンタの値が所定の閾値に達したときに払出個数異常エラーと判定するようにしてもよく、両カウンタの合計値が所定の閾値に達したときに払出個数異常エラーと判定するようにしてもよい。
また、この実施の形態では、ステップＳ７５０３において払出過多を検出したときに払出個数異常カウンタの値を１加算する場合を示したが、払出個数異常カウンタの値のカウントアップの仕方は、この実施の形態で示したものにかぎられない。例えば、逆に、払出個数異常カウンタの値から払出過多数を減算するとともに、払出不足数を払出個数異常カウンタの値に加算するようにしてもよい。この場合、払出制御用ＣＰＵ３７１は、例えば、電源投入時の初期設定処理において払出個数異常カウンタに初期値として「２０００」をセットするとともに、ステップＳ７５０３において、払出個数異常カウンタの値を１減算するようにし、後述するステップＳ７５３２０，Ｓ７５３２５，Ｓ７５３３５において払出個数異常カウンタの値に払出不足数に相当する値を加算するようにすればよい。そして、例えば、後述するステップＳ７５０４，Ｓ７５３２１，Ｓ７７２５の処理では、払出個数異常カウンタの値が２０００以下となっていることにもとづいて、払出個数異常エラーが発生したと判定するようにしてもよい。
次いで、払出制御用ＣＰＵ３７１は、加算後の払出個数異常カウンタの値が所定の払出個数異常エラー判定値（例えば２０００）以上となったか否かを確認する（ステップＳ７５０４）。所定の払出個数異常エラー判定値（例えば２０００）以上となっていれば、払出制御用ＣＰＵ３７１は、払出個数異常エラーが発生したと判断し、払出個数異常エラーが発生したことを示す払出個数異常エラーフラグをセットする（ステップＳ７５０５）。すなわち、この実施の形態では、払出制御用マイクロコンピュータ３７０側で異常な払出の検出数を累積的に管理し、その累積値が所定の払出個数異常エラー判定値（例えば２０００）以上となれば、何らかの不正行為により払出動作が行われている可能性が極めて高いと判断して、払出個数異常エラー（払い出された遊技球数が異常である旨のエラー）が発生したと判定される。なお、誤動作などにより遊技球が過剰に払い出されたり払出不足が生じたりすることも少なからずあるので、払出数の異常を検出したときに直ちに払出個数異常エラーと判定してしまったのでは、払出個数異常エラーと判定される頻度が必要以上に高くなり却って遊技に支障を生じてしまう。そこで、この実施の形態では、異常な払出の検出数を累積的に管理し、その累積値が所定の払出個数異常エラー判定値（例えば２０００）以上となったことを条件として払出個数異常エラーと判定するようにすることによって、必要以上に払出個数異常エラーと判定されることを防止している。
なお、この実施の形態では、払出個数異常エラーと判定されて払出個数異常エラーフラグが一度セットされると、電源リセットされるまで払出個数異常エラーフラグはクリアされず払出個数異常エラーから復旧しないので、払出個数異常エラーフラグがセットされると、以降、ステップＳ７５０４，Ｓ７５０５の処理や後述するＳ７５３２１，Ｓ７５３２２、Ｓ７７２５，Ｓ７７２６の処理は実行しないようにしてもよい。そのようにすれば、払出個数異常エラーと一度判定してしまった後の無駄な処理を防止し処理負担を軽減することができる。
また、この実施の形態では、所定の払出個数異常エラー判定値として、一般に、遊技店で用いられる遊技球の収納箱（いわゆるドル箱）に収納可能な遊技球の数に相当する「２０００」を用いる場合を示しているが、所定の払出個数異常エラー判定値として他の値（例えば、１０００や３０００）を用いてもよい。
なお、この実施の形態では、図９０に示す払出制御処理は、賞球払出動作を実行するときと貸し球払出動作を実行するときとで共通に実行される処理であり、未払出個数カウンタは、賞球による未払出の遊技球数をカウントするときと貸し球による未払出の遊技球数をカウントするときとで共通に用いられるカウンタである。そして、払出個数の異常を検出した場合には、賞球による払出と貸し球による払出とを区別することなく払出個数異常カウンタの値がカウントアップされ、払出個数異常エラーが発生したか否かの判定が行われる。
未払出個数カウンタの値が０でなければ、払出制御用ＣＰＵ３７１は、未払出個数カウンタの値を１減算し（ステップＳ７５０６）、払出制御状態のフラグに払出球検知指定ビット（遊技球の払い出しを検出したことを示すビット）をセットする（ステップＳ７５０７）。なお、払出球検知指定ビットは、払出個数カウントスイッチ３０１がオンしたときにセットされるビットであり、払出動作中に払出個数カウントスイッチ３０１が少なくとも１個の遊技球を検出したことを示すビットである。
その後、払出制御用ＣＰＵ３７１は、払出制御コードの値に応じてステップＳ７５１１〜Ｓ７５１３のいずれかの処理を実行する。
図９１は、払出制御コードが０の場合に実行される払出開始待ち処理（ステップＳ７５１１）を示すフローチャートである。払出開始待ち処理において、払出制御用ＣＰＵ３７１は、まず、エラーフラグの値が０であるか否かを確認する（ステップＳ７５１０１）。そして、エラービット（エラーフラグにおける全てのエラービットのうちの１つ以上）がセットされていたら、払出制御用ＣＰＵ３７１は、以降の処理を実行しないように制御する。なお、この実施の形態では、ステップＳ７５１０１の処理が実行されることによって、払出個数異常エラーと判定されてエラービットの払出個数異常エラー指定ビットがセットされていることにもとづいて、ステップＳ７５１０２以降の処理に移行しないように制御され、払出停止状態に制御される。
エラーフラグの値が０であれば、払出制御用ＣＰＵ３７１は、ＢＲＤＹ信号を入力しているか否かを確認する（ステップＳ７５１０２）。ＢＲＤＹ信号を入力していれば、払出制御用ＣＰＵ３７１は、払出制御状態フラグをロードし（ステップＳ７５１０３）、球貸し要求中であるか否かを確認する（ステップＳ７５１０４）。具体的には、払出制御用ＣＰＵ３７１は、払出制御状態フラグに球貸し要求中指定ビット（球貸し要求中であることを示すビット）がセットされているか否かを確認する。なお、払出制御用ＣＰＵ３７１は、ＢＲＱ信号を入力しているか否かを確認することによって、球貸し要求中であるか否かを判定するようにしてもよい。球貸し要求中であれば（すなわち、球貸し払出動作を開始する場合）、払出制御用ＣＰＵ３７１は、払出制御状態フラグの球貸し要求中指定ビットをリセットする（ステップＳ７５１０５）とともに、払出制御状態フラグの球貸し払出動作中指定ビットをセットする（ステップＳ７５１０６）。次いで、払出制御用ＣＰＵ３７１は、未払出個数カウンタに所定の球貸し個数（本例では２５）をセットする（ステップＳ７５１０７）とともに、払出モータ回転回数バッファに所定の球貸し個数（本例では２５）をセットする（ステップＳ７５１０８）。そして、ステップＳ７５１１３に移行する。
なお、払出モータ回転回数バッファは、払出モータ制御処理（ステップＳ７５６）において参照される。すなわち、払出モータ制御処理では、払出モータ回転回数バッファにセットされた値に対応した回転数分だけ払出モータ２８９を回転させる制御が実行される。
ＢＲＤＹ信号を入力していなければ、払出制御用ＣＰＵ３７１は、未払出個数カウンタの値が０であるか否かを確認する（ステップＳ７５１０９）。未払出個数カウンタの値が０でなければ（すなわち、賞球払出動作を開始する場合）、払出制御用ＣＰＵ３７１は、払出モータ回転回数バッファに未払出個数カウンタの値をセットする（ステップＳ７５１１０）。すなわち、この場合、未払出個数カウンタには、受信した賞球個数コマンドで指定された賞球個数がセットされている筈であるから（ステップＳ７４２１４，Ｓ７４３１９参照）、賞球払出動作を開始するために、賞球個数を払出モータ回転回数バッファにセットする処理を行う。次いで、払出制御用ＣＰＵ３７１は、払出制御状態フラグをロードし（ステップＳ７５１１１）、払出制御状態フラグに賞球払出動作中指定ビットをセットする（ステップＳ７５１１２）。そして、ステップＳ７５１１３に移行する。
ステップＳ７５１１３では、払出制御用ＣＰＵ３７１は、払出モータ制御処理で実行される処理を選択するための払出モータ制御コードに、払出モータ起動処理に応じて値をセットする。これにより、ステップＳ７５６の払出モータ制御処理において、払出モータ２８９を起動する払出モータ起動処理が実行され、貸し球払出動作または賞球払出動作が開始される。そして、払出制御用ＣＰＵ３７１は、払出制御コードに払出モータ停止待ち処理を示す値「１」をセットし（ステップＳ７５１１４）、処理を終了する。
図９２は、払出制御コードが１の場合に実行される払出モータ停止待ち処理（ステップＳ７５１２）を示すフローチャートである。払出モータ停止待ち処理において、払出制御用ＣＰＵ３７１は、まず、払出制御状態フラグをロードし（ステップＳ７５２１）、払出動作が終了したか否かを確認する（ステップＳ７５２２）。具体的には、払出制御用ＣＰＵ３７１は、払出制御状態フラグに払出動作終了指定ビット（払出動作を終了したことを示すビット）がセットされているか否かを確認する。なお、払出動作終了指定ビットは、図８０に示すステップＳ７５６の払出モータ制御処理における払出モータブレーキ処理や払出モータ球噛み解除処理においてセットされる。
なお、払出モータ制御処理では、払出制御用ＣＰＵ３７１は、払出モータ制御コードの値に応じて、払出モータ通常処理（ポインタをＲＯＭに格納されているテーブルの先頭アドレスにセットする等の処理）、払出モータ起動処理（出力ポート０の出力状態に対応したポート０バッファのビット４〜７に励磁パターンの初期値を設定する等の処理）、払出モータスローアップ処理（払出モータ２８９を滑らかに回転開始させるために、定速処理の場合よりも長い間隔で、かつ、徐々に定速処理の場合の時間間隔に近づくような時間間隔で、払出モータ励磁パターンテーブルの内容を読み出して出力ポート０の出力状態に対応したポート０バッファのビット４〜７に設定する等の処理）、払出モータ定速処理（定期的に払出モータ励磁パターンテーブルの内容を読み出して出力ポート０の出力状態に対応したポート０バッファのビット４〜７に設定する等の処理）、払出モータブレーキ処理（払出モータ２８９を滑らかに停止させるために、定速処理の場合よりも長い間隔で、かつ、徐々に定速処理の場合の時間間隔から遠ざかるような時間間隔で、払出モータ励磁パターンテーブルの内容を読み出して出力ポート０の出力状態に対応したポート０バッファのビット４〜７に設定する等の処理）、払出モータ球噛み処理（球噛み状態を検出した場合に、球噛みを解除するために、払出モータ励磁パターンテーブルの内容を読み出して出力ポート０の出力状態に対応したポート０バッファのビット４〜７に設定する処理）、および払出モータ球噛み解除処理（球噛み状態が解除されたときに払出モータ通常処理に移行して通常のモータ制御状態に復帰する処理）のいずれかの処理を実行する。
払出動作を終了していれば、払出制御用ＣＰＵ３７１は、払出制御状態フラグの払出動作終了指定ビットをリセットする（ステップＳ７５２３）とともに、後述する払出通過監視時間などをセットするために用いる払出モータ停止待ち処理設定テーブル２をセットする（ステップＳ７５２４）。
次いで、払出制御用ＣＰＵ３７１は、払出制御状態フラグに払出球数検査済み指定ビットがセットされているか否かを確認する（ステップＳ７５２５）。払出球数検査済み指定ビットは、払出モータ２８９による払出動作終了時（正常動作の終了時）に払出個数カウントスイッチ３０１による検出の判定を行ったことを示すビットである。払出球数検査済み指定ビットがセットされていれば、ステップＳ７５２７に移行する。払出球数検査済み指定ビットがセットされていなければ、払出制御用ＣＰＵ３７１は、払出モータ停止待ち処理設定テーブルをセットする（ステップＳ７５２６）。すなわち、払出制御用ＣＰＵ３７１は、ステップＳ７５２４でセットしたテーブルを払出モータ停止待ち処理設定テーブルに差し替える。そして、ステップＳ７５２７に移行する。
ステップＳ７５２７では、払出制御用ＣＰＵ３７１は、払出制御コードに払出通過待ち処理を示す値「２」をセットする。そして、払出制御用ＣＰＵ３７１は、ステップＳ７５２４，Ｓ７５２６でセットしたテーブルにもとづいて、払出制御タイマに払出通過監視時間をセットする（ステップＳ７５２８）。払出通過監視時間は、最後の払出球が払出モータ２８９によって払い出されてから払出個数カウントスイッチ３０１を通過するまでの時間に、余裕を持たせた時間である。この実施の形態では、ステップＳ７５２５で払出球数検査済みビットがセットされていた場合には、ステップＳ７５２４でセットした払出モータ停止待ち処理設定テーブル２にもとづいて、払出通過監視時間として１秒をセットする。また、ステップＳ７５２５で払出球数検査済みビットがセットされていなかった場合には、ステップＳ７５２６で差し替えた払出モータ停止待ち処理設定テーブルにもとづいて、払出通過監視時間として０．６秒をセットする。
図９３〜図９５は、払出制御コードの値が２の場合に実行される払出通過待ち処理（ステップＳ７５１３）を示すフローチャートである。払出通過待ち処理において、払出制御用ＣＰＵ３７１は、まず、払出制御タイマの値を確認し（ステップＳ７５３０１）、その値が０になっていれば、ステップＳ７５３０４に移行する。払出制御タイマの値が０でなければ、払出制御タイマの値を−１する（ステップＳ７５３０２）。そして、払出制御タイマの値が０になっていなければ（ステップＳ７５３０３）、すなわち払出制御タイマがタイムアウトしていなければ処理を終了する。
払出制御タイマがタイムアウトしていれば、払出制御用ＣＰＵ３７１は、エラーフラグをロードし、払出個数異常エラー指定ビット、払出スイッチ異常検知エラー１指定ビット、または払出スイッチ異常検知エラー２指定ビットがセットされているか否かを確認する（ステップＳ７５３０４）。払出個数異常エラー指定ビット、払出スイッチ異常検知エラー１指定ビット、または払出スイッチ異常検知エラー２指定ビットのいずれかがセットされていれば、払出動作をこれ以上継続できないと判断して、ステップＳ７５３０６に移行する。払出個数異常エラー指定ビット、払出スイッチ異常検知エラー１指定ビット、および払出スイッチ異常検知エラー２指定ビットのいずれもセットされていなければ、払出制御用ＣＰＵ３７１は、未払出個数カウンタの値が０となっているか否かを確認する（ステップＳ７５３０５）。未払出個数カウンタの値が０となっていれば、払出制御用ＣＰＵ３７１は、正常に払出動作が終了したとして、払出制御状態フラグをロードし（ステップＳ７５３０６）、払出制御状態フラグの球貸し要求中指定ビットおよび払出動作終了指定ビット以外のビットをリセットする（ステップＳ７５３０７）。そして、払出制御用ＣＰＵ３７１は、払出制御コードに払出開始待ち処理を示す値「０」をセットし（ステップＳ７５３０８）、処理を終了する。
未払出個数カウンタの値が０となっていなければ、払出制御用ＣＰＵ３７１は、エラーフラグをロードし、球切れエラー指定ビットまたは満タンエラー指定ビットがセットされているか否かを確認する（ステップＳ７５３０９）。球切れエラー指定ビットまたは満タンエラー指定ビットがセットされていれば、そのまま処理を終了する。球切れエラー指定ビットおよび満タンエラー指定ビットのいずれもセットされていなければ、払出制御用ＣＰＵ３７１は、エラーフラグに払出ケースエラー指定ビットがセットされているか否かを確認する（ステップＳ７５３１０）。払出ケースエラー指定ビットがセットされていれば、払出制御用ＣＰＵ３７１は、払出制御状態フラグをロードして（ステップＳ７５３１１）、払出制御状態フラグに払出球数検査済み指定ビットをセットする（ステップＳ７５３１２）。また、払出制御用ＣＰＵ３７１は、払出制御状態フラグの再払出動作中１指定ビット（１回目の再払出動作の実行を示すビット）と再払出動作中２指定ビット（２回目の再払出動作の実行を示すビット）をリセットし（ステップＳ７５３１３）、処理を終了する。
なお、払出球数検査済み指定ビットは、払出モータ２８９による払出動作終了時（正常動作の終了時）に払出個数カウントスイッチ３０１による検出の判定を行ったことを示すビットである。なお、払出動作を終了したにもかかわらず、未払出個数カウンタの値が２以上残っている場合には、払出個数異常カウンタにその残数が加算される。また、払出動作終了時の払出個数カウントスイッチ３０１による検出の判定は、払出動作を１回実行するごとに１回のみ実行され、払出モータ球噛み処理や払出モータ球噛み解除処理を実行して球噛み動作を終了するときには実行しない（具体的には、球噛み状態では払出ケースエラー指定ビットがセットされるので、ステップＳ７５３１２であらかじめ払出球数検査済み指定ビットがセットされることによって、球噛み動作を終了しても払出個数カウントスイッチ３０１による検出の判定を行わない）ように制御される。なお、払出球数検査済み指定ビットは、払出モータ制御処理内における払出モータ定速処理で満タン状態となったときにもセットされる。
ステップＳ７５３１０で払出ケースエラー指定ビットもセットされていなければ、払出制御用ＣＰＵ３７１は、払出制御状態フラグをロードし（ステップＳ７５３１４）、ステップＳ７５３１５以降の再払出処理を実行するための処理を行う。
再払出処理を実行するために、払出制御用ＣＰＵ３７１は、まず、払出制御状態フラグの再払出動作中２指定ビットがセットされているか否かを確認する（ステップＳ７５３１５）。セットされていなければ、払出制御用ＣＰＵ３７１は、払出制御状態フラグの再払出動作中１指定ビットがセットされているか否かを確認する（ステップＳ７５３１６）。再払出動作中１指定ビットもセットされていなければ、払出制御用ＣＰＵ３７１は、初回の再払出動作を実行するために、払出制御状態フラグに再払出動作中１指定ビットをセットする（ステップＳ７５３１７）。
次いで、払出制御用ＣＰＵ３７１は、払出制御状態フラグに払出球数検査済み指定ビットがセットされているか否かを確認する（ステップＳ７５３１８）。払出球数検査済み指定ビットがセットされていれば、ステップＳ７５３２６に移行する。払出球数検査済み指定ビットがセットされていなければ、払出制御用ＣＰＵ３７１は、未払出個数カウンタの値が２以上であるか否かを確認する（ステップＳ７５３１９）。未払出個数カウンタの値が２以上でなければ、ステップＳ７５３２６に移行する。未払出個数カウンタの値が２以上であれば、払出制御用ＣＰＵ３７１は、払出個数異常カウンタに未払個数カウンタの値を加算する（ステップＳ７５３２０）。なお、ステップＳ７５３２０の処理は、払出個数異常カウンタに払出不足数を累積的にカウントする処理に相当する。次いで、払出制御用ＣＰＵ３７１は、加算後の払出個数異常カウンタの値が所定の払出個数異常エラー判定値（例えば２０００）以上となったか否かを確認する（ステップＳ７５３２１）。所定の払出個数異常エラー判定値（例えば２０００）以上となっていれば、払出制御用ＣＰＵ３７１は、払出個数異常エラーが発生したと判断し、払出個数異常エラーが発生したことを示す払出個数異常エラーフラグをセットする（ステップＳ７５３２２）。
なお、この実施の形態では、ステップＳ７５３１９の処理により、払出動作を終了したにもかかわらず、未払出個数カウンタの値が所定基準数（本例では２）以上残っていることを条件として、払出個数異常カウンタに未払出個数カウンタの値を加算する。すなわち、誤動作などにより、払出動作を終了したにもかかわらず、未払出個数カウンタの値がごく少数（本例では１）残った状態となることも少なからずあるので、払出動作を終了したときに未払出個数カウンタの値が１つでも残っているときに直ちに払出個数異常カウンタに累積カウントとしてしまったのでは、払出個数異常エラーと判定される頻度が必要以上に高くなり却って遊技に支障を生じてしまう。そこで、この実施の形態では、少し余裕をもたせて未払出個数カウンタの値が２以上残っていることを条件として、払出個数異常カウンタに累積カウントすることとし、必要以上に払出個数異常エラーと判定されることを防止している。なお、ステップＳ７５３１９の処理では、払出不足数が所定基準数（本例では２）以上であることを条件に払出個数異常カウンタを累積的にカウントアップする場合を示しているが、払出過多数についても所定基準数（本例では２）以上であることを条件に払出個数異常カウンタを累積的にカウントアップするようにしてもよい。この場合、例えば、図９０に示すステップＳ７５０２でＹと判定した回数が累積して２回以上に達したことを条件にステップＳ７５０３で払出過多数分のカウント値を払出個数異常カウンタを累積的にカウントアップするようにすればよい。また、ステップＳ７５３１９，Ｓ７５３２０の処理において、未払出個数カウンタの値が所定基準数（本例では２）以上残っているか否かにかかわらず、必ず払出個数異常カウンタに未払出個数カウンタの値をそのまま加算するようにしてもよい。
ステップＳ７５３１６で再払出動作中１指定ビットがセットされていれば、払出制御用ＣＰＵ３７１は、払出制御状態フラグに払出球検知指定ビットがセットされているか否かを確認する（ステップＳ７５３２３）。払出球検知指定ビットがセットされていれば、払出制御用ＣＰＵ３７１は、ステップＳ７５３２６に移行する。払出球検知指定ビットがセットされていなければ、払出制御用ＣＰＵ３７１は、２回目の再払出動作を実行するために、払出制御状態フラグに再払出動作中２指定ビットをセットする（ステップＳ７５３２４）とともに、払出個数異常カウンタの値を１加算する（ステップＳ７５３２５）。なお、ステップＳ７５３２５の処理は、払出個数異常カウンタに払出不足数を累積的にカウントする処理に相当する。そして、ステップＳ７５３２６に移行する。なお、ステップＳ７５３２５の処理を実行することによって、１回目の再払出動作を実行したにもかかわらず、再払出動作が正常に行われなかった場合に、払出個数異常カウンタの値が１カウントアップされる。また、正常に払出が完了した場合でも、誤カウントなどにより未払出個数カウンタの値が０になっていいないこともある。そこで、ステップＳ７５３２３の処理が実行されることによって、払出球検知指定ビットがセットされていれば、すなわち払出個数カウントスイッチ３０１が払出動作中に少なくとも１個の遊技球の払出を検出していれば、正常に払出が完了している可能性があるので、払出個数異常カウンタの累積カウントを行うことなく、そのままステップＳ７５３２６に移行する。
ステップＳ７５３２６では、払出制御用ＣＰＵ３７１は、初回の再払出動作を実行するために、再払出動作個数として１をセットする。次いで、払出制御用ＣＰＵ３７１は、払出モータ回転回数バッファに再払出動作個数（本例では１）をセットする（ステップＳ７５３２７）。次いで、払出制御用ＣＰＵ３７１は、払出制御状態フラグをロードし（ステップＳ７５３２８）、払出制御状態フラグの払出球検知指定ビットをリセットする（ステップ７５３２９）。
次いで、払出制御用ＣＰＵ３７１は、払出モータ制御処理で実行される処理を選択するための払出モータ制御コードに、払出モータ起動処理に応じて値をセットする（ステップＳ７５３３０）。これにより、ステップＳ７５６の払出モータ制御処理において、払出モータ２８９を起動する払出モータ起動処理が実行され、再払出動作が開始される。そして、払出制御用ＣＰＵ３７１は、払出制御コードに払出モータ停止待ち処理を示す値「１」をセットし（ステップＳ７５３３１）、処理を終了する。
ステップＳ７５３１５で再払出動作中２指定ビットがセットされていれば、払出制御用ＣＰＵ３７１は、払出制御状態フラグの再払出動作中２指定ビットをリセットする（ステップＳ７５３３２）。次いで、払出制御用ＣＰＵ３７１は、払出制御状態フラグの払出球検知指定ビットがセットされているか否かを確認する（ステップＳ７５３３３）。払出球検知指定ビットがセットされていれば、ステップＳ７５３２６に移行する。払出球検知指定ビットがセットされていなければ、払出制御用ＣＰＵ３７１は、払出制御状態フラグの再払出動作中２指定ビットをリセットする（ステップＳ７５３３４）とともに、払出個数異常カウンタの値を１加算する（ステップＳ７５３３５）。なお、ステップＳ７５３３５の処理は、払出個数異常カウンタに払出不足数を累積的にカウントする処理に相当する。また、ステップＳ７５３３５の処理を実行することによって、２回目の再払出動作を実行しても、再払出動作が正常に行われなかった場合に、払出個数異常カウンタの値が１カウントアップされる。また、正常に払出が完了した場合でも、誤カウントなどにより未払出個数カウンタの値が０になっていいないこともある。そこで、ステップＳ７５３３３の処理が実行されることによって、払出球検知指定ビットがセットされていれば、すなわち払出個数カウントスイッチ３０１が払出動作中に少なくとも１個の遊技球の払出を検出していれば、正常に払出が完了している可能性があるので、払出個数異常カウンタの累積カウントを行うことなく、そのままステップＳ７５３２６に移行する。
次いで、払出制御用ＣＰＵ３７１は、エラーフラグをロードして、エラーフラグに払出ケースエラー指定ビットをセットする（ステップＳ７５３３６）。そして、払出制御用ＣＰＵ３７１は、再払出待ちタイマに所定時間（例えば２分）をセットし（ステップＳ７５３３７）、処理を終了する。なお、ステップＳ５７３３７でセットされた再払出待ちタイマは、後述するエラー処理で計測され（ステップＳ７７１０参照）、再払出タイマがタイムアウトしたことにもとづいて、エラーフラグの払出ケースエラー指定ビットがリセットされる（ステップＳ７７１１，Ｓ７７１２参照）。そのような処理が実行されることによって、この実施の形態では、払出ケースエラーが検出された後、２分経過したことにもとづいてエラー状態が自動復旧される。
次に、エラー処理について説明する。図９６は、エラーの種類とエラー表示用ＬＥＤ３７４の表示との関係等を示す説明図である。図９６に示すように、エラーが発生していない状態である場合には、エラー表示用ＬＥＤ３７４には「−」が表示される。また、払出個数異常カウンタの累積カウント値が２０００個以上となり、払出個数異常エラーを検出した場合には、払出制御用マイクロコンピュータ３７０の払出制御用ＣＰＵ３７１は、払出個数異常エラーとして、エラー表示用ＬＥＤ３７４に「Ａ」を表示する制御を行う。なお、払出個数異常エラーとなった場合には、遊技機の電源がリセットされるまで、エラー状態が継続される。
主基板３１からの接続信号がオフ状態になった場合には、払出制御用マイクロコンピュータ３７０の払出制御用ＣＰＵ３７１は、主基板未接続エラーとして、エラー表示用ＬＥＤ３７４に「１」を表示する制御を行う。
払出個数カウントスイッチ３０１の断線または払出個数カウントスイッチ３０１の部分において球詰まりが発生した場合には、払出スイッチ異常検知エラー１として、エラー表示用ＬＥＤ３７４に「２」を表示する制御を行う。なお、払出個数カウントスイッチ３０１の断線または払出個数カウントスイッチ３０１の部分において球詰まりが発生したことは、払出個数カウントスイッチ３０１の検出信号がオフ状態にならなかったことによって判定される。
遊技球の払出動作中でないにも関わらず払出個数カウントスイッチ３０１の検出信号がオン状態になった場合には、払出スイッチ異常検知エラー２として、エラー表示用ＬＥＤ３７４に「３」を表示する制御を行う。払出モータ２８９の回転異常または遊技球が払い出されたにも関わらず払出個数カウントスイッチ３０１の検出信号がオン状態にならない場合には、払出ケースエラーとして、エラー表示用ＬＥＤ３７４に「４」を表示する制御を行う。払出個数カウントスイッチ３０１の検出信号がオン状態にならないことの具体的な検出方法は既に説明したとおりである。
また、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０との間のシリアル通信エラーが検出された場合には、主制御通信エラーとして、エラー表示用ＬＥＤ３７４に「５」を表示する制御を行う。
また、下皿満タン状態すなわち満タンスイッチ４８がオン状態になった場合には、満タンエラーとして、エラー表示用ＬＥＤ３７４に「６」を表示する制御を行う。補給球の不足状態すなわち球切れスイッチ１８７がオン状態になった場合には、球切れエラーとして、エラー表示用ＬＥＤ３７４に「７」を表示する制御を行う。
また、カードユニット５０からのＶＬ信号がオフ状態になった場合には、プリペイドカードユニット未接続エラーとして、エラー表示用ＬＥＤ３７４に「８」を表示する制御を行う。不正なタイミングでカードユニット５０と通信がなされた場合には、プリペイドカードユニット通信エラーとして、エラー表示用ＬＥＤ３７４に「９」を表示する制御を行う。なお、プリペイドカードユニット通信エラーは、プリペイドカードユニット制御処理（ステップＳ７５８）において検出される。
以上のエラーのうち、払出スイッチ異常検知エラー２、払出ケースエラー、または主制御通信エラーが発生した後、エラー解除スイッチ３７５が操作されエラー解除スイッチ３７５から操作信号が出力されたら（オン状態になったら）、払出制御手段は、エラーが発生する前の状態に復帰する。
なお、払出制御用ＣＰＵ３７１は、既に述べたように、具体的には、タイマ割込処理の表示制御処理（ステップＳ７６０参照）において、図９６に示す関係に従ってエラー表示ＬＥＤ３７４にエラー表示を行う。例えば、払出制御用ＣＰＵ３７１は、後述するエラー処理においてプリペイドカードユニット未接続状態指定ビットをセットしたことにもとづいて（ステップＳ７７２９参照）、表示制御処理において、プリペイドカードユニット未接続エラーが発生している旨を示すエラー表示「８」をエラー表示用ＬＥＤ３７４に表示する制御を行う。また、例えば、エラー処理において満タンエラー指定ビットをセットしたことにもとづいて（ステップＳ７７１４参照）、表示制御処理において、満タンエラーが発生している旨を示すエラー表示「６」をエラー表示用ＬＥＤ３７４に表示する制御を行う。
図９７および図９８は、ステップＳ７５７のエラー処理を示すフローチャートである。エラー処理において、払出制御用ＣＰＵ３７１は、まず、エラーフラグをロードし、エラーフラグの払出スイッチ異常検知エラー２指定ビット、払出ケースエラー指定ビット、主制御通信エラー指定ビット、および払出個数異常エラー指定ビット以外のエラービットをリセットする（ステップＳ７７０１）。次いで、払出制御用ＣＰＵ３７１は、エラーフラグの値が０となっているか否かを確認する（ステップＳ７７０２）。エラーフラグの値が０となっていれば、ステップＳ７７１０に移行する。エラーフラグの値が０でなければ（すなわち、払出スイッチ異常検知エラー２指定ビット、払出ケースエラー指定ビット、主制御通信エラー指定ビット、または払出個数異常エラー指定ビットがセットされていれば）、払出制御用ＣＰＵ３７１は、エラー解除スイッチ３７５から操作信号がオン状態になったか否か確認する（ステップＳ７７０３）。操作信号がオン状態になったら、払出制御用ＣＰＵ３７１は、機構板開放センサ１５５Ｂからの機構板開放信号がオン状態であるか否かを確認する（ステップＳ７７０３ａ）。機構板開放信号がオン状態であれば（すなわち、機構板が開放状態となっていれば）、払出制御用ＣＰＵ３７１は、エラー復帰時間をエラー復帰前タイマにセットする（ステップＳ７７０９）。エラー復帰時間は、エラー解除スイッチ３７５が操作されてから、実際にエラー状態から通常状態に復帰するまでの時間である。機構板開放信号がオン状態でなければ（すなわち、機構板が閉鎖状態となっていれば）、払出制御用ＣＰＵ３７１は、ステップＳ７７０９の処理を実行することなく、ステップＳ７７１０に移行する。
一般に、エラー解除スイッチ３７５は遊技機内部の払出制御基板３７に搭載されているので、遊技店員などは、機構板を開放状態にしなければ、エラー解除スイッチ３７５を押下してエラー状態を解除することはできない。従って、正規の手順に従ってエラー状態を解除させる場合、エラー解除スイッチ３７５がオン状態となっていれば同時に機構板開放信号もオン状態となっている筈である。ステップＳ７７０３でエラー解除スイッチ３７５のオン状態が検出されたにもかかわらず、ステップＳ７７０３ａで機構板開放信号のオン状態が検出されなかったということは、機構板が閉鎖状態のままでエラー解除スイッチ３７５が押下されたということである。そのため、遊技中に遊技機の隙間から器具を差し込んで不正にエラー解除スイッチ３７５をオンにする行為が行われている可能性が高い。そこで、この実施の形態では、ステップＳ７７０３でエラー解除スイッチ３７５のオン状態が検出されたにもかかわらず、ステップＳ７７０３ａで機構板開放信号のオン状態が検出されなかった場合には、不正にエラー状態の解除が行われようとしている可能性が高いと判断して、ステップＳ７７０９のエラー復帰前タイマのセットを行わないようにしてエラー状態が解除されないように制御する。そのように制御することによって、この実施の形態では、エラー状態の解除に関しても、不正行為が行われている可能性を検出することができ、不正行為防止のための対策を強化することができる。
エラー解除スイッチ３７５から操作信号がオン状態でない場合には、エラー復帰前タイマの値を確認する（ステップＳ７７０４）。エラー復帰前タイマの値が０であれば、すなわち、エラー復帰前タイマがセットされていなければ、ステップＳ７７１０に移行する。エラー復帰前タイマがセットされていれば、エラー復帰前タイマの値を−１し（ステップＳ７７０５）、エラー復帰前タイマの値が０になったら（ステップＳ７７０６）、エラーフラグのうちの、払出スイッチ異常検知エラー２指定ビット、払出ケースエラー指定ビット、および主制御通信エラー指定ビットをリセットする（ステップＳ７７０７）とともに、セットされていれば再払出待ちタイマをリセットする（ステップＳ７７０８）。そして、ステップＳ７７１０に移行する。また、エラー復帰前タイマがタイムアウトしていなければ、ステップＳ７７１３に移行する。
なお、ステップＳ７７０７の処理が実行されるときに、払出スイッチ異常検知エラー２指定ビット、払出ケースエラー指定ビット、および主制御通信エラー指定ビットのうちには、セット状態ではないエラービットがある場合もあるが、セット状態にないエラービットをリセットしても何ら問題はない。以上のように、この実施の形態では、払出スイッチ異常検知エラー２、払出ケースエラー、および主制御通信エラーのビットをセットする原因になったエラー（図９６参照）が発生した場合には、エラー解除スイッチ３７５が押下されることによってエラー解除される。
ステップＳ７７１０では、払出制御用ＣＰＵ３７１は、セットされていれば、再払出待ちタイマの値を１減算し、減算後の再払出待ちタイマがタイムアウトしているか否かを確認する（ステップＳ７７１１）。再払出待ちタイマがタイムアウトしていれば、払出制御用ＣＰＵ３７１は、エラーフラグの払出ケースエラー指定ビットをリセットする（ステップＳ７７１２）。そして、ステップＳ７７１３に移行する。
以上のように、この実施の形態では、ステップＳ７７０７，Ｓ７７１２の処理が実行されることによって、払出ケースエラーが検出されて払出検出エラー指定ビットがセットされた場合には、エラー解除スイッチ３７５が押下されたこと（正確には、さらにエラー復帰前時間を経過したこと）を条件にエラー解除される場合と、払出ケースエラーの検出後に所定時間（本例では２分）を経過したことを条件にエラーが自動解除される場合とがある。なお、この実施の形態では、払出個数異常エラーに関しては、一度検出されると、遊技機への電源供給をリセットしないかぎり解除されない。
ステップＳ７７０７，Ｓ７７１２の処理が実行されて払出ケースエラー指定ビットがリセットされた場合には、払出制御コードが「２」（図９３〜図９５に示す払出通過待ち処理の実行に対応）であるときには、遊技球払出のリトライ動作が開始される。つまり、次にステップＳ７５５の払出制御処理が実行されるときにステップＳ７５１３の払出通過待ち処理が実行されると、再び、再払出処理が行われる。例えば、賞球払出処理が行われていた場合には、未払出個数カウンタの値が０でないときには、ステップＳ７５３０５からステップＳ７５３０９，Ｓ７５３１０に移行し、ステップＳ７５３１０において払出ケースエラー指定ビットがリセット状態であることが確認されるので、ステップＳ７５３１４以降の再払出処理を開始するための処理が再度実行され、再払出処理が実行される。
以上のように、払出制御手段は、球払出装置９７が遊技球の払い出しを行ったにもかかわらず払出個数カウントスイッチ３０１が１個も遊技球を検出しなかったときには遊技球を払い出すためのリトライ動作をあらかじめ決められた所定回（例えば２回）を限度として球払出装置９７に実行させる補正払出制御を行った後、払出個数カウントスイッチ３０１が１個も遊技球を検出しなかったことが検出されたときには（図９３〜図９５のステップＳ７５３１４以降を参照）、払い出しに関わる制御状態をエラー状態に移行させ、エラー状態においてエラー解除スイッチ３７５からエラー解除信号が出力されたこと、または払出ケースエラーを検出してから所定時間（本例では２分）を経過したことを条件に再度補正払出制御を行わせる補正払出制御再起動処理を実行する。
さらに、エラー状態における再払出処理の実行中（具体的には払出ケースエラーをセットする前の再払出処理中およびエラー解除スイッチ３７５押下後の再払出処理中）でも、図９０に示すステップＳ７５０１，Ｓ７５０２，Ｓ７５０６処理は実行されている。すなわち、払い出しに関わるエラーが生じているときでも、遊技球が払出個数カウントスイッチ３０１を通過すれば、未払出個数カウンタの値が減算される。従って、エラー状態から復帰したときの未払出個数カウンタの値は、実際に払い出された遊技球数を反映した値になっている。すなわち、払い出しに関わるエラーが発生しても、実際に払い出した遊技球数を正確に管理することができる。
また、図９３〜図９５に示された払出通過待ち処理において、再払出処理が実行された結果、遊技球が払い出されたことが確認されたときでも、払出ケースエラーのビットはリセットされない。払出ケースエラーのビットがリセットされるのは、あくまでも、エラー解除スイッチ３７５が操作されたとき（具体的は、操作後エラー復帰時間が経過したとき）、または払出ケースエラーを検出してから所定時間（本例では２分）を経過したときである（ステップＳ７７０７，Ｓ７７１２）。すなわち、払出ケースエラーを検出してから所定時間（本例では２分）を経過するまでは、遊技球が払出個数カウントスイッチ３０１を通過したこと等にもとづいて自動的に払出ケースエラー（払出不足エラー）の状態が解除されるということはなく、人為的な操作を経ないと払出ケースエラーは解除されない。従って、遊技店員等は、確実に払出不足が発生したことを認識することができる。ただし、この実施の形態では、少なくとも、払出ケースエラーが発生してからある程度長い時間（本例では２分）が経過すれば払出ケースエラーを自動解除するように構成することによって、払出ケースエラーが必要以上に長時間継続することを防止している。
なお、エラー解除スイッチ３７５が操作されたことによってハードウェア的にリセット（払出制御用ＣＰＵ３７１に対するリセット）がかかるように遊技機を構成する場合もあるが、そのように遊技機を構成した場合には、エラー解除スイッチ３７５が操作されたことによって例えば未払出個数カウンタの値もクリアされてしまう。しかし、この実施の形態では、払出制御手段が、エラー解除スイッチ３７５が操作されたことによって再払出動作を再び行うように構成されているので、確実に払出処理が実行され、遊技者に不利益を与えないようにすることができる。
ステップＳ７７１３では、払出制御用ＣＰＵ３７１は、満タンスイッチ４８の検出信号を確認する。満タンスイッチ４８の検出信号が出力されていれば（オン状態であれば）、エラーフラグのうちの満タンエラー指定ビットをセットする（ステップＳ７７１４）。
また、払出制御用ＣＰＵ３７１は、球切れスイッチ１８７の検出信号を確認する（ステップＳ７７１５）。球切れスイッチ１８７の検出信号が出力されていれば（オン状態であれば）、エラーフラグのうちの球切れエラー指定ビットをセットする（ステップＳ７７１６）。
さらに、払出制御用ＣＰＵ３７１は、主基板３１からの接続信号の状態を確認し（ステップＳ７７１７）、接続信号が出力されていなければ（オフ状態であれば）、主基板未接続エラー指定ビットをセットする（ステップＳ７７１８）。
また、払出制御用ＣＰＵ３７１は、各スイッチの検出信号の状態が設定される各スイッチタイマのうち払出個数カウントスイッチ３０１に対応したスイッチタイマの値を確認し、その値がスイッチオン最大時間（例えば「２５０」）を越えていたら（ステップＳ７７１９）、エラーフラグのうち払出スイッチ異常検知エラー１のビットをセットする（ステップＳ７７２０）。なお、各スイッチタイマの値は、ステップＳ７５２の入力判定処理において、各スイッチの検出信号を入力する入力ポートの状態がスイッチオン状態であれば＋１され、オフ状態であれば０クリアされる。従って、払出個数カウントスイッチ３０１に対応したスイッチタイマの値がスイッチオン最大時間を越えていたということは、スイッチオン最大時間を越えて払出個数カウントスイッチ３０１がオン状態になっていることを意味し、払出個数カウントスイッチ３０１の断線または払出個数カウントスイッチ３０１の部分で遊技球が詰まっていると判断される。
また、払出制御用ＣＰＵ３７１は、払出個数カウントスイッチ３０１に対応したスイッチタイマの値がスイッチオン判定値（例えば「４」）になった場合には（ステップＳ７７２１）、払出制御状態フラグをロードし（ステップＳ７７２２）、賞球払出動作中または球貸し払出動作中であるか否かを確認する（ステップＳ７７２３）。具体的には、払出制御用ＣＰＵ３７１は、払出制御状態フラグに賞球払出動作中指定ビットまたは球貸し払出動作中指定ビットがセットされているか否かを確認する。賞球払出動作中指定ビットおよび球貸し払出動作中指定ビットがともにリセット状態であれば、払出制御用ＣＰＵ３７１は、払出動作中でないのに払出個数カウントスイッチ３０１を遊技球が通過したとして、エラーフラグのうち払出スイッチ異常検知エラー２のビットをセットする（ステップＳ７７２４）。
また、払出制御用ＣＰＵ３７１は、払出個数異常カウンタの値が所定の払出個数異常エラー判定値（例えば２０００）以上となっているか否かを確認する（ステップＳ７７２５）。所定の払出個数異常エラー判定値（例えば２０００）以上となっていれば、払出制御用ＣＰＵ３７１は、払出個数異常エラーが発生したと判断し、払出個数異常エラーフラグをセットする（ステップＳ７７２６）。
次いで、払出制御用ＣＰＵ３７１は、プリペイドカードユニット５０のエラー状態を設定するためのプリペイドカードユニット用エラーフラグをリセットする（ステップＳ７７２７）。また、払出制御用ＣＰＵ３７１は、カードユニット５０からのＶＬ信号の入力状態を確認し（ステップＳ７７２８）、ＶＬ信号が入力されていなければ（オフ状態であれば）、プリペイドカードユニット用エラーフラグのうちプリペイドカードユニット未接続エラー指定ビットをセットする（ステップＳ７７２９）。
なお、ステップＳ７６０の表示制御処理では、エラーフラグおよびプリペイドカードユニット用エラーフラグ中のエラービットに応じた表示（数値表示）による報知をエラー表示用ＬＥＤ３７４によって行う。従って、通信エラーをエラー表示用ＬＥＤ３７４によって報知することができる。また、通信エラーは、払出制御手段の側で検出されるので、遊技制御手段の負担を増すことなく通信エラーを検出できる。
また、この実施の形態では、主基板未接続エラーは接続信号がオン状態になると自動的に解消されるが（ステップＳ７７０１，Ｓ７７１７，Ｓ７７１８参照）、さらにエラー解除スイッチ３７５が操作されたという条件を加えて、エラー状態が解消されるようにしてもよい。
また、この実施の形態では、通信エラーが、カードユニット５０との間の通信エラー（プリペイドカードユニット未接続エラーおよびプリペイドカードユニット通信エラー）やその他のエラーと区別可能に報知される（図９６参照）。従って、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０との間の通信エラーが容易に特定される。
また、この実施の形態では、エラー処理において、まず、エラーフラグのうち、払出スイッチ異常検知エラー２指定ビット、払出ケースエラー指定ビット、主制御通信エラー指定ビット、および払出個数異常エラー指定ビット以外のビットを一旦リセット（ステップＳ７７０１参照）してから、エラー処理を実行するごとに満タンエラーや球切れエラー、主制御未接続エラーとなっているか否かを確認している。そして、払出スイッチ異常検知エラー２指定ビット、払出ケースエラー指定ビット、および主制御通信エラー指定ビットについては、エラー解除スイッチ３７５が操作されたことを条件にリセットしている。しかし、払出個数異常エラーについては、一度セットされれば解除されることはない。従って、この実施の形態では、払出個数異常エラーとなった場合には、電源リセットが行われたこと条件として払出個数異常エラーが解除されることになる。
図９９および図１００は、ステップＳ７５９の情報出力処理を示すフローチャートである。情報出力処理において、払出制御用ＣＰＵ３７１は、まず、払出制御状態フラグをロードし（ステップＳ７９０１）、球貸し払出動作中であるか否かを確認する（ステップＳ７９０２）。具体的には、払出制御用ＣＰＵ３７１は、払出制御状態フラグの球貸し払出動作中指定ビットがセットされているか否かを確認する。球貸し払出動作中であれば、ステップＳ７９０９に移行する。球貸し払出動作中でなければ、払出制御用ＣＰＵ３７１は、払出個数カウントスイッチ３０１がオン状態であるか否かを確認する（ステップＳ７９０３）。払出個数カウントスイッチ３０１がオン状態であれば（この場合、賞球による払い出しを検出したことになる）、払出制御用ＣＰＵ３７１は、賞球信号１出力回数カウンタの値を１加算する（ステップＳ７９０４）とともに、賞球払出個数カウンタの値を１加算する（ステップＳ７９０５）。なお、賞球信号１出力回数カウンタは、賞球信号１を出力する条件が成立した回数をカウントするためのカウンタである。また、賞球払出個数カウンタは、賞球払出により払い出された遊技球の数をカウントするためのカウンタである。
次いで、払出制御用ＣＰＵ３７１は、加算後の賞球払出個数カウンタの値が所定の賞球情報出力判定値（本例では１０）以上となっているか否かを確認する（ステップＳ７９０６）。所定の賞球情報出力判定値（本例では１０）以上となっていれば、払出制御用ＣＰＵ３７１は、賞球払出個数カウンタをリセットする（ステップＳ７９０７）とともに、賞球情報出力回数カウンタの値を１加算する（ステップＳ７９０８）。なお、賞球情報出力回数カウンタは、賞球情報を出力する条件が成立した回数をカウントするためのカウンタである。
次いで、払出制御用ＣＰＵ３７１は、セットされていれば賞球情報出力タイマを１減算し（ステップＳ７９０９）、減算後の賞球情報出力タイマがタイムアウトしているか否かを確認する（ステップＳ７９１０）。なお、賞球情報出力タイマは、賞球情報の出力継続時間を計測するためのタイマである。タイムアウトしていなければ、ステップＳ７９１４に移行する。タイムアウトしていれば、払出制御用ＣＰＵ３７１は、賞球情報出力回数カウンタの値が０となっているか否かを確認する（ステップＳ７９１１）。賞球情報出力回数カウンタの値が０であれば、ステップＳ７９１５に移行する。賞球情報出力回数カウンタの値が０でなければ（すなわち、賞球情報の出力条件の成立数がまだ残っていれば）、払出制御用ＣＰＵ３７１は、賞球情報出力回数カウンタの値を１減算する（ステップＳ７９１２）。次いで、払出制御用ＣＰＵ３７１は、次の賞球情報の出力を開始するために、賞球情報出力タイマをセットする（ステップＳ７９１３）。そして、払出制御用ＣＰＵ３７１は、賞球情報を遊技制御用マイクロコンピュータ５６０に出力する制御を行う（ステップＳ７９１４）。具体的には、払出制御用ＣＰＵ３７１は、出力ポート１の賞球情報出力ビット（ビット７。図７７参照。）に出力データをセットする処理を行う。
次いで、払出制御用ＣＰＵ３７１は、セットされていれば賞球信号１出力タイマを１減算し（ステップＳ７９１５）、減算後の賞球信号１出力タイマがタイムアウトしているか否かを確認する（ステップＳ７９１６）。なお、賞球信号１出力タイマは、賞球信号１の出力継続時間を計測するためのタイマである。タイムアウトしていなければ、ステップＳ７９２０に移行する。タイムアウトしていれば、払出制御用ＣＰＵ３７１は、賞球信号１出力回数カウンタの値が０となっているか否かを確認する（ステップＳ７９１７）。賞球信号１出力回数カウンタの値が０であれば、ステップＳ７９２１に移行する。賞球信号１出力回数カウンタの値が０でなければ（すなわち、賞球信号１の出力条件の成立数がまだ残っていれば）、払出制御用ＣＰＵ３７１は、賞球信号１出力回数カウンタの値を１減算する（ステップＳ７９１８）。次いで、払出制御用ＣＰＵ３７１は、次の賞球信号１の出力を開始するために、賞球信号１出力タイマをセットする（ステップＳ７９１９）。そして、払出制御用ＣＰＵ３７１は、賞球信号１を外部出力する制御を行う（ステップＳ７９２０）。具体的には、払出制御用ＣＰＵ３７１は、出力ポート０の賞球信号１出力ビット（ビット０。図７７参照。）に出力データをセットする処理を行う。なお、この実施の形態では、賞球信号１は、払出制御基板３１から直接ターミナル基板１６０に入力されて外部出力されるのではなく、主基板３１を一旦経由してからターミナル基板１６０に入力されて外部出力される。
次いで、払出制御用ＣＰＵ３７１は、出力ポート０の遊技機エラー状態信号出力ビット（ビット１。図７７参照。）に出力データをセットする処理を行い（ステップＳ７９２１）、エラーフラグをロードする（ステップＳ７９２２）。エラーフラグに球切れエラー指定ビットまたは満タンエラー指定ビットのいずれかがセットされていれば（ステップＳ７９２３，Ｓ７９２４のＹ）、出力ポート０の遊技機エラー状態信号出力ビットがセットされたままの状態で処理を終了する。この場合、ステップＳ７９２１で出力ポート０の遊技機エラー状態信号出力ビットがセットされたことにもとづいて、遊技機エラー状態信号が外部出力されることになる。なお、この実施の形態では、遊技機エラー状態信号は、払出制御基板３１から直接ターミナル基板１６０に入力されて外部出力されるのではなく、主基板３１を一旦経由してからターミナル基板１６０に入力されて外部出力される。一方、エラーフラグに球切れエラー指定ビットおよび満タンエラー指定ビットのいずれもセットされていなければ、払出制御用ＣＰＵ３７１は、出力ポート０の遊技機エラー状態信号出力ビットをクリアし（ステップＳ７９２５）、処理を終了する。
以上の処理が実行されることによって、この実施の形態では、払出制御手段側で賞球払出を１球検出するごとに賞球信号１が外部出力される。また、払出制御手段側で賞球払出を１０球検出するごとに遊技制御手段側に対して賞球情報が出力される。さらに、払出制御手段側で球切れエラーまたは満タンエラーを検出すると遊技機エラー状態信号が外部出力される。
次に、演出制御手段の動作を説明する。図１０１は、演出制御基板８０に搭載されている演出制御手段としての演出制御用マイクロコンピュータ１００（具体的には、演出制御用ＣＰＵ１０１ａ）が実行するメイン処理を示すフローチャートである。演出制御用ＣＰＵ１０１ａは、電源が投入されると、メイン処理の実行を開始する。メイン処理では、まず、ＲＡＭ領域のクリアや各種初期値の設定、また演出制御の起動間隔（例えば、４ｍｓ）を決めるためのタイマの初期設定等を行うための初期化処理を行う（ステップＳ７８１）。その後、演出制御用ＣＰＵ１０１ａは、タイマ割込フラグの監視（ステップＳ７８２）を行うループ処理に移行する。タイマ割込が発生すると、演出制御用ＣＰＵ１０１ａは、タイマ割込処理においてタイマ割込フラグをセットする。メイン処理において、タイマ割込フラグがセットされていたら、演出制御用ＣＰＵ１０１ａは、そのフラグをクリアし（ステップＳ７８３）、以下の演出制御処理を実行する。
演出制御処理において、演出制御用ＣＰＵ１０１ａは、まず、受信した演出制御コマンドを解析し、受信した演出制御コマンドに応じたフラグをセットする処理等を行う（コマンド解析処理：ステップＳ７８４）。
次いで、演出制御用ＣＰＵ１０１ａは、演出制御プロセス処理を行う（ステップＳ７８５）。演出制御プロセス処理では、制御状態に応じた各プロセスのうち、現在の制御状態（演出制御プロセスフラグ）に対応した処理を選択して演出表示装置９の表示制御を実行する。
次いで、大当り図柄決定用乱数などの乱数を生成するためのカウンタのカウント値を更新する乱数更新処理を実行する（ステップＳ７８６）。その後、ステップＳ７８２に移行する。
図１０２は、コマンド解析処理（ステップＳ７８４）の具体例を示すフローチャートである。主基板３１から受信された演出制御コマンドは受信コマンドバッファに格納されるが、コマンド解析処理では、演出制御用ＣＰＵ１０１ａは、コマンド受信バッファに格納されているコマンドの内容を確認する。
なお、図１０２では、遊技制御用マイクロコンピュータ５６０から送信される演出制御コマンドのうち、特に、払出制御に関するエラーを示すコマンドを受信した場合の処理について示しているが、実際には、演出図柄の変動パターンを示す変動パターンコマンドや、大当りとするか否かの表示結果を示す表示結果指定コマンドなど、様々な演出制御コマンドが遊技制御用マイクロコンピュータ５６０から送信される。
コマンド解析処理において、演出制御用ＣＰＵ１０１ａは、まず、コマンド受信バッファに受信コマンドが格納されているか否か確認する（ステップＳ６１１）。格納されているか否かは、コマンド受信個数カウンタの値と読出ポインタとを比較することによって判定される。両者が一致している場合が、受信コマンドが格納されていない場合である。コマンド受信バッファに受信コマンドが格納されている場合には、演出制御用ＣＰＵ１０１ａは、コマンド受信バッファから受信コマンドを読み出す（ステップＳ６１２）。なお、読み出したら読出ポインタの値を＋２しておく（ステップＳ６１３）。＋２するのは２バイト（１コマンド）ずつ読み出すからである。
受信した演出制御コマンドが枠状態表示コマンドであれば（ステップＳ６１４）、演出制御用ＣＰＵ１０１ａは、枠状態表示コマンドのＥＸＴデータのうちの賞球エラービット（ビット０。図７１参照。）がセットされているか否かを確認する（ステップＳ６１５）。セットされていれば、演出制御用ＣＰＵ１０１ａは、演出表示装置９の表示画面に所定の賞球エラー報知情報を重畳表示する制御を行う（ステップＳ６１６）。例えば、演出制御用ＣＰＵ１０１ａは、演出表示装置９の表示画面に「賞球エラーが発生しました」などの文字列を表示させる制御を行う。
また、演出制御用ＣＰＵ１０１ａは、枠状態表示コマンドのＥＸＴデータのうちの満タンエラービット（ビット１。図７１参照。）がセットされているか否かを確認する（ステップＳ６１７）。セットされていれば、演出制御用ＣＰＵ１０１ａは、演出表示装置９の表示画面に所定の満タンエラー報知情報を重畳表示する制御を行う（ステップＳ６１８）。例えば、演出制御用ＣＰＵ１０１ａは、演出表示装置９の表示画面に「満タンエラーが発生しました」などの文字列を表示させる制御を行う。
また、演出制御用ＣＰＵ１０１ａは、枠状態表示コマンドのＥＸＴデータのうちの球切れエラービット（ビット２。図７１参照。）がセットされているか否かを確認する（ステップＳ６１９）。セットされていれば、演出制御用ＣＰＵ１０１ａは、演出表示装置９の表示画面に所定の球切れエラー報知情報を重畳表示する制御を行う（ステップＳ６２０）。例えば、演出制御用ＣＰＵ１０１ａは、演出表示装置９の表示画面に「球切れエラーが発生しました」などの文字列を表示させる制御を行う。
また、演出制御用ＣＰＵ１０１ａは、枠状態表示コマンドのＥＸＴデータのうちの払出個数異常エラービット（ビット３。図７１参照。）がセットされているか否かを確認する（ステップＳ６２１）。セットされていれば、演出制御用ＣＰＵ１０１ａは、演出表示装置９の表示画面に所定の払出個数異常エラー報知情報を重畳表示する制御を行う（ステップＳ６２２）。例えば、演出制御用ＣＰＵ１０１ａは、演出表示装置９の表示画面に「払出個数異常エラーが発生しました」などの文字列を表示させる制御を行う。
また、演出制御用ＣＰＵ１０１ａは、枠状態表示コマンドのＥＸＴデータのうちの扉開放異常エラービット（ビット７。図７１参照。）がセットされているか否かを確認する（ステップＳ６２３）。セットされていれば、演出制御用ＣＰＵ１０１ａは、ガラス扉枠２の開放状態を検出したことを報知する所定の特殊音を出力させるための音信号（音番号データ）を音声出力基板７０に出力する（ステップＳ６２４）。この場合、音声出力基板７０において、演出制御用マイクロコンピュータ１００から入力した特殊音用の音番号データは、入力ドライバ７０２を介して音声合成用ＩＣ７０３に入力される。そして、音声合成用ＩＣ７０３は、音番号データに応じた特殊音（例えば、ビープ音などの警告音）を発生し、増幅回路７０５を介してスピーカ２７から出力させる。
なお、特殊音の出力は、例えば、遊技機に対する電力供給がオフするまで、またはガラス扉枠２が閉鎖状態にされるまで継続して出力されるようにしてもよいが、出力開始から所定期間（例えば、１０秒）が経過するまで継続して出力されるようにしてもよい。ガラス扉枠２が閉鎖状態にされるまで継続して出力されるようにする場合には、遊技制御用マイクロコンピュータ５６０は、ガラス扉枠２が開放状態から閉鎖状態に変化したことを検出すると、その旨を示すコマンドを演出制御用マイクロコンピュータ１００に送信する。
受信した演出制御コマンドが賞球不足エラーコマンドであれば（ステップＳ６２５）、演出制御用ＣＰＵ１０１ａは、演出表示装置９の表示画面に所定の賞球不足エラー報知情報を重畳表示する制御を行う（ステップＳ６２６）。例えば、演出制御用ＣＰＵ１０１ａは、演出表示装置９の表示画面に「賞球不足エラーが発生しました」などの文字列を表示させる制御を行う。
受信した演出制御コマンドが賞球過剰エラーコマンドであれば（ステップＳ６２７）、演出制御用ＣＰＵ１０１ａは、演出表示装置９の表示画面に所定の賞球過剰エラー報知情報を重畳表示する制御を行う（ステップＳ６２８）。例えば、演出制御用ＣＰＵ１０１ａは、演出表示装置９の表示画面に「賞球過剰エラーが発生しました」などの文字列を表示させる制御を行う。
なお、各エラー表示を単に重畳表示させるのではなく、不正の重要度の観点から順位付けを行って優先順位が高いエラーを優先して報知するようにしてもよい。例えば、払出個数異常エラーを最も高い優先順位で優先的に報知するようにしてもよく、エラー状態が変化した場合に新たに発生したエラーを優先して報知するようにしてもよい。
受信した演出制御コマンドが初期化不正報知コマンドであれば（ステップＳ６２９）、演出制御用ＣＰＵ１０１ａは、演出表示装置９の表示画面に所定の初期化不正報知情報を重畳表示する制御を行う（ステップＳ６３０）。例えば、演出制御用ＣＰＵ１０１ａは、演出表示装置９の表示画面に「クリアスイッチが不正に押されました」などの文字列を表示させる制御を行う。なお、所定の初期化不正報知情報を表示するのではなく、例えば、所定の警告音を出力したり、所定パターンで各ランプ２５，２８ａ，２８ｂ，２８ｃを点灯または点滅表示させたりすることによって、クリアスイッチが不正に押下された可能性を報知するようにしてもよい。また、例えば、クリアスイッチが不正に押下された可能性を示す信号をターミナル基板１６０を介してホールコンピュータなどの外部装置に外部出力するように構成してもよい。
受信した演出制御コマンドがその他のコマンドであれば、演出制御用ＣＰＵ１０１ａは、受信した演出制御コマンドに応じたフラグをセットする（ステップＳ６３１）。そして、ステップＳ６１１に移行する。なお、例えば、変動パターンコマンドや表示結果指定コマンドを受信した場合には、演出制御用ＣＰＵ１０１ａは、受信した変動パターンコマンドや表示結果指定コマンドをＲＡＭに形成された所定の格納領域に格納する処理も行う。
図１０３は、図１０１に示されたメイン処理における演出制御プロセス処理（ステップＳ７８５）を示すフローチャートである。演出制御プロセス処理では、演出制御用ＣＰＵ１０１ａは、演出制御プロセスフラグの値に応じてステップＳ８００〜Ｓ８０６のうちのいずれかの処理を行う。各処理において、以下のような処理を実行する。なお、演出制御プロセス処理では、演出表示装置９の表示状態が制御され、演出図柄の可変表示が実現されるが、第１特別図柄の変動に同期した演出図柄の可変表示に関する制御も、第２特別図柄の変動に同期した演出図柄の可変表示に関する制御も、一つの演出制御プロセス処理において実行される。なお、第１特別図柄の変動に同期した演出図柄の可変表示と、第２特別図柄の変動に同期した演出図柄の可変表示とを、別の演出制御プロセス処理により実行するように構成してもよい。また、この場合、いずれの演出制御プロセス処理により演出図柄の変動表示が実行されているかによって、いずれの特別図柄の変動表示が実行されているかを判断するようにしてもよい。
変動パターンコマンド受信待ち処理（ステップＳ８００）：遊技制御用マイクロコンピュータ５６０から変動パターンコマンドを受信しているか否か確認する。具体的には、コマンド解析処理でセットされる変動パターンコマンド受信フラグがセットされているか否か確認する。変動パターンコマンドを受信していれば、演出制御プロセスフラグの値を演出図柄変動開始処理（ステップＳ８０１）に対応した値に変更する。
演出図柄変動開始処理（ステップＳ８０１）：演出図柄の変動が開始されるように制御する。そして、演出制御プロセスフラグの値を演出図柄変動中処理（ステップＳ８０２）に対応した値に更新する。
演出図柄変動中処理（ステップＳ８０２）：変動パターンを構成する各変動状態（変動速度）の切替タイミング等を制御するとともに、変動時間の終了を監視する。そして、変動時間が終了したら、演出制御プロセスフラグの値を演出図柄変動停止処理（ステップＳ８０３）に対応した値に更新する。
演出図柄変動停止処理（ステップＳ８０３）：演出図柄の変動を停止し表示結果（停止図柄）を導出表示する制御を行う。そして、演出制御プロセスフラグの値を大当り表示処理（ステップＳ８０４）または変動パターンコマンド受信待ち処理（ステップＳ８００）に対応した値に更新する。
大当り表示処理（ステップＳ８０４）：大当りである場合には、変動時間の終了後、演出表示装置９に大当りの発生を報知するための画面を表示する制御を行う。そして、演出制御プロセスフラグの値を大当り遊技中処理（ステップＳ８０５）に対応した値に更新する。
大当り遊技中処理（ステップＳ８０５）：大当り遊技中の制御を行う。例えば、大入賞口開放中指定コマンドや大入賞口開放後指定コマンドを受信したら、演出表示装置９におけるラウンド数の表示制御等を行う。そして、演出制御プロセスフラグの値を大当り終了演出処理（ステップＳ８０６）に対応した値に更新する。
大当り終了演出処理（ステップＳ８０６）：演出表示装置９において、大当り遊技状態が終了したことを遊技者に報知する表示制御を行う。そして、演出制御プロセスフラグの値を変動パターンコマンド受信待ち処理（ステップＳ８００）に対応した値に更新する。
次に、乱数回路５０９の動作タイミングについて説明する。図１０４は、乱数回路５０９の動作を説明するためのタイミングチャートである。また、図１０４（Ａ）では、主基板３１に搭載された制御用クロック生成回路１１１により生成される制御用クロックＣＣＬＫを示している。図１０４（Ｂ）では、乱数用クロック生成回路１１２により生成される乱数用クロックＲＣＬＫを示している。なお、図１０４に示す各種信号は、ハイレベルでオフ状態となりローレベルでオン状態となる負論理の信号であるものとしている。図１０４（Ａ）および（Ｂ）に示すように、制御用クロックＣＣＬＫの発振周波数と、乱数用クロックＲＣＬＫの発振周波数とは、互いに異なる周波数となっており、また、いずれか一方の発振周波数が他方の発振周波数の整数倍になることがない。
図１０４（Ｂ）に示すように、乱数用クロックＲＣＬＫは、タイミングＴ１０、Ｔ１１、Ｔ１２、…においてハイレベルからローレベルに立ち下がる。そして、乱数用クロックＲＣＬＫは、遊技制御用マイクロコンピュータ５６０の乱数用外部クロック端子ＥＲＣに供給され、図１６に示す乱数回路５０９が備えるクロック用フリップフロップ５５２におけるクロック端子ＣＫに入力される。クロック用フリップフロップ５５２は、逆相出力端子（反転出力端子）ＱバーからＤ入力端子へとフィードバックされるラッチ用クロックＲＣ０を、クロック端子ＣＫに入力される乱数用クロックＲＣＬＫの立ち下がりエッジに応答して取り込み（ラッチして）、正相出力端子（非反転出力端子）Ｑから乱数更新クロックＲＧＫとして出力する。これにより、乱数更新クロックＲＧＫは、図１０４（Ｃ）に示すように、タイミングＴ１０、Ｔ１２、Ｔ１４、…において、ハイレベルからローレベルへと立ち下がり、乱数用クロックＲＣＬＫの発振周波数の１／２の発振周波数を有する信号となる。例えば、乱数用クロックＲＣＬＫの発振周波数が２０ＭＨｚであれば、乱数更新クロックＲＧＫの発振周波数は１０ＭＨｚとなる。そして、乱数用クロックＲＣＬＫの発信周波数は制御用クロックＣＣＬＫの発振周波数の整数倍にも整数分の１にもならないことから、乱数更新クロックＲＧＫの発振周波数は、制御用クロックＣＣＬＫの発振周波数とは異なる周波数となる。乱数生成回路５５３は、例えば乱数更新クロックＲＧＫの立ち下がりエッジに応答して、カウント値順列ＲＣＮにおける数値データを更新する。乱数列変更回路５５５は、乱数列変更設定回路５５６による乱数更新規則の設定にもとづき、乱数生成回路５５３から出力されたカウント値順列ＲＣＮにおける数値データの更新順を変更したものを、乱数列ＲＳＮとして出力する。こうして、乱数列ＲＳＮにおける数値データは、例えば図１０４（Ｄ）に示すように、乱数更新クロックＲＧＫの立ち下がりエッジなどに応答して更新される。
このように、乱数用クロック生成回路１１２により生成される乱数用クロックＲＣＬＫの発振周波数と、制御用クロック生成回路１１１により生成される制御用クロックＣＣＬＫの発振周波数とは、互いに異なっており、また、一方の発振周波数が他方の発振周波数の整数倍となることもない。そのため、乱数回路５０９のクロック用フリップフロップ５５２により生成される乱数更新クロックＲＧＫやラッチ用クロックＲＣ０の発振周波数は、乱数用クロックＲＣＬＫの発振周波数の１／２となるが、制御用クロックＣＣＬＫの発振周波数や、制御用クロックＣＣＬＫの発振周波数の１／２となる内部システムクロックＳＣＬＫの発振周波数とは、異なるものとなる。こうして、制御用クロックＣＣＬＫや内部システムクロックＳＣＬＫと、乱数更新クロックＲＧＫとに同期が生じることを防ぎ、ＣＰＵ５６の動作タイミングからは、乱数回路５０９にて乱数生成回路５５３や乱数列変更回路５５５により生成される乱数列ＲＳＮにおける数値データの更新タイミングを特定することが困難になる。これにより、ＣＰＵ５６の動作タイミングから乱数回路５０９における乱数値となる数値データの更新動作を解析した結果にもとづく狙い撃ちなどを、確実に防止することができる。
クロック用フリップフロップ５５２から出力されるラッチ用クロックＲＣ０は、乱数更新クロックＲＧＫの反転信号となり、その発振周波数は乱数更新クロックＲＧＫの発振周波数と同一で、その位相は乱数更新クロックＲＧＫの位相とπ（＝１８０°）だけ異なる。ラッチ用クロックＲＣ０は、分岐点ＢＲ１にてラッチ用クロックＲＣ１とラッチ用クロックＲＣ２とに分岐される。したがって、例えば図１０４（Ｅ）に示すように、各ラッチ用クロックＲＣ０、ＲＣ１、ＲＣ２はいずれも、共通の周期で信号状態が変化する発振信号となる。ラッチ用クロックＲＣ１は、ラッチ用フリップフロップ５５７Ａのクロック端子ＣＫに入力される。ラッチ用クロックＲＣ２は、ラッチ用フリップフロップ５５７Ｂのクロック端子ＣＫに入力される。
こうして、ラッチ用クロックＲＣ０を分岐することにより生成されるラッチ用クロックＲＣ１、ＲＣ２の発振周波数は、制御用クロックＣＣＬＫや内部システムクロックＳＣＬＫの発振周波数とは、異なるものとなる。したがって、制御用クロックＣＣＬＫや内部システムクロックＳＣＬＫと、ラッチ用クロックＲＣ１、ＲＣ２とに同期が生じることを防ぎ、ＣＰＵ５６の動作タイミングからは、乱数回路５０９にて乱数値となる数値データが取り込まれる動作タイミングを特定することが困難になる。これにより、ＣＰＵ５６の動作タイミングから乱数回路５０９における乱数値となる数値データの取込動作を解析した結果にもとづく狙い撃ちなどを、確実に防止することができる。
ラッチ用フリップフロップ５５７Ａは、ラッチ用クロックＲＣ１の立ち下がりエッジに応答して、始動口スイッチ１４ａから伝送されて入力ポートＰ０に供給された始動入賞信号ＳＳを取り込み（ラッチして）、始動入賞時ラッチ信号ＳＬ１として出力端子Ｑから出力する。そして、乱数ラッチセレクタ５５８Ａにおける取込方法が入力ポートＰ０への信号入力に指定されていれば、始動入賞時ラッチ信号ＳＬ１が乱数ラッチ信号ＬＬ１として出力される。これにより、例えば図１０４（Ｆ）に示すようなタイミングでオフ状態（ハイレベル）とオン状態（ローレベル）とで信号状態が変化する始動入賞信号ＳＳは、ラッチ用クロックＲＣ１が立ち下がるタイミングＴ１１、Ｔ１３、…にてラッチ用フリップフロップ５５７Ａに取り込まれた後、図１０４（Ｇ）に示すようなタイミングＴ１１、Ｔ１３で信号状態がオフ状態とオン状態とで変化する乱数ラッチ信号ＬＬ１となって、乱数ラッチセレクタ５５８Ａから出力される。ここで、始動口スイッチ１４ａから伝送される始動入賞信号ＳＳは、始動入賞口１４における遊技球の始動入賞が検出されたときに、オフ状態からオン状態へと変化する。ラッチ用フリップフロップ５５７Ａから乱数ラッチセレクタ５５８Ａを介して出力された乱数ラッチ信号ＬＬ１は、乱数値レジスタＲ１Ｄとなる乱数値レジスタ５５９Ａに供給されて、乱数列変更回路５５５から出力された乱数列ＲＳＮにおける数値データを取得するために用いられる。こうして、ラッチ用フリップフロップ５５７Ａおよび乱数ラッチセレクタ５５８Ａでは、始動入賞口１４における遊技球の始動入賞が検出されたことにもとづき、ラッチ用クロックＲＣ１を用いて、乱数値となる数値データを取得するための乱数ラッチ信号ＬＬ１が生成される。
ラッチ用フリップフロップ５５７Ｂは、ラッチ用クロックＲＣ２の立ち下がりエッジに応答して、始動口スイッチ１４ａから伝送されて入力ポートＰ１に供給された始動入賞信号ＳＳを取り込み（ラッチして）、始動入賞時ラッチ信号ＳＬ２として出力端子Ｑから出力する。そして、乱数ラッチセレクタ５５８Ｂにおける取込方法が入力ポートＰ１への信号入力に指定されていれば、始動入賞時ラッチ信号ＳＬ２が乱数ラッチ信号ＬＬ２として出力される。これにより、例えば図１０４（Ｆ）に示すようなタイミングでオフ状態（ハイレベル）とオン状態（ローレベル）とで信号状態が変化する始動入賞信号ＳＳは、ラッチ用クロックＲＣ２が立ち下がるタイミングＴ１１、Ｔ１３、…にてラッチ用フリップフロップ５５７Ｂに取り込まれた後、図１０４（Ｉ）に示すようなタイミングＴ１１、Ｔ１３で信号状態がオフ状態とオン状態とで変化する乱数ラッチ信号ＬＬ２となって、乱数ラッチセレクタ５５８Ｂから出力される。ここで、始動口スイッチ１４ａから伝送される始動入賞信号ＳＳは、始動入賞口１４における遊技球の始動入賞が検出されたときに、オフ状態からオン状態へと変化する。ラッチ用フリップフロップ５５７Ｂから乱数ラッチセレクタ５５８Ｂを介して出力された乱数ラッチ信号ＬＬ２は、乱数値レジスタＲ２Ｄとなる乱数値レジスタ５５９Ｂに供給されて、乱数列変更回路５５５から出力された乱数列ＲＳＮにおける数値データを取得するために用いられる。こうして、ラッチ用フリップフロップ５５７Ｂおよび乱数ラッチセレクタ５５８Ｂでは、始動入賞口１４における遊技球の始動入賞が検出されたことにもとづき、ラッチ用クロックＲＣ２を用いて、乱数値となる数値データを取得するための乱数ラッチ信号ＬＬ２が生成される。
このように、ラッチ用フリップフロップ５５７Ａとラッチ用フリップフロップ５５７Ｂはそれぞれ、互いに共通のクロック用フリップフロップ５５２にて生成されたラッチ用クロックＲＣ０を分岐点ＢＲ１で分岐したことにより、互いに共通の周期で信号状態が変化するラッチ用クロックＲＣ１、ＲＣ２を用いて、乱数値となる数値データを取得するための始動入賞時ラッチ信号ＳＬ１や始動入賞時ラッチ信号ＳＬ２を生成する。これにより、乱数回路５０９における回路構成の簡素化や、パチンコ遊技機１における製造コストの削減を図ることができる。
乱数値レジスタＲ１Ｄとなる乱数値レジスタ５５９Ａは、乱数列変更回路５５５から出力される乱数列ＲＳＮにおける数値データを、乱数ラッチセレクタ５５８Ａからクロック端子へと入力される乱数ラッチ信号ＬＬ１の立ち下がりエッジに応答して取り込み（ラッチして）、記憶データとなる数値データを更新する。乱数値レジスタＲ２Ｄとなる乱数値レジスタ５５９Ｂは、乱数列変更回路５５５から出力される乱数列ＲＳＮにおける数値データを、乱数ラッチセレクタ５５８Ｂからクロック端子へと入力される乱数ラッチ信号ＬＬ２の立ち下がりエッジに応答して取り込み（ラッチして）、記憶データとなる数値データを更新する。
例えば図１０４（Ｇ）に示すように、タイミングＴ１１にて乱数ラッチ信号ＬＬ１がオフ状態からオン状態に変化する立ち下がりエッジが生じた場合には、このタイミングＴ１１にて乱数列変更回路５５５から出力されている乱数列ＲＳＮにおける数値データが、図１０４（Ｈ）に示すように、乱数値レジスタＲ１Ｄに取り込まれ、乱数値となる数値データとして取得される。これにより、乱数値レジスタＲ１Ｄとなる乱数値レジスタ５５９Ａでは、始動入賞口１４における遊技球の始動入賞が検出されたことにもとづき、乱数値として用いられる数値データを取得して記憶することができる。
また、例えば図１０４（Ｉ）に示すように、タイミングＴ１１にて乱数ラッチ信号ＬＬ２がオフ状態からオン状態に変化する立ち下がりエッジが生じた場合も同様に、このタイミングＴ１１にて乱数列変更回路５５５から出力されている乱数列ＲＳＮにおける数値データが、図１０４（Ｊ）に示すように、乱数値レジスタＲ２Ｄに取り込まれ、乱数値となる数値データとして取得される。これにより、乱数値レジスタＲ２Ｄとなる乱数値レジスタ５５９Ｂは、始動入賞口１４における遊技球の始動入賞が検出されたことにもとづき、乱数値として用いられる数値データを取得して記憶することができる。
こうして、乱数値レジスタ５５９Ａは、ラッチ用フリップフロップ５５７Ａがラッチ用クロックＲＣ１を用いて生成した始動入賞時ラッチ信号ＳＬ１や乱数ラッチセレクタ５５８Ａから出力された乱数ラッチ信号ＬＬ１の立ち下がりエッジに応答して、乱数値ＲＳＮにおける数値データを格納する。また、乱数値レジスタ５５９Ｂは、ラッチ用フリップフロップ５５７Ｂがラッチ用クロックＲＣ２を用いて生成した始動入賞時ラッチ信号ＳＬ２や乱数ラッチセレクタ５５８Ｂから出力された乱数ラッチ信号ＬＬ２の立ち下がりエッジに応答して、乱数列ＲＳＮにおける数値データを格納する。
このように、乱数回路５０９では、クロック用フリップフロップ５５２や乱数生成回路５５３、乱数列変更回路５５５などが、始動入賞口１４における遊技球の始動入賞にもとづき乱数値となる数値データを取得するように構成されたラッチ用フリップフロップ５５７Ａや乱数ラッチセレクタ５５８Ａ、乱数値レジスタ５５９Ａの組合せと、始動入賞口１４における遊技球の始動入賞にもとづき乱数値となる数値データを取得するように構成されたラッチ用フリップフロップ５５７Ｂや乱数ラッチセレクタ５５８Ｂ、乱数値レジスタ５５９Ｂの組合せとに対して、共通化されている。これにより、乱数回路５０９における回路構成を簡素化することができ、パチンコ遊技機１の製造コストを削減することができる。
図２３（Ａ）に示す乱数ラッチフラグレジスタＲＤＦＭでは、乱数値レジスタＲ１Ｄとなる乱数値レジスタ５５９Ａにおける数値データの取込動作や読出動作、また、乱数値レジスタＲ２Ｄとなる乱数値レジスタ５５９Ｂにおける数値データの取込動作や読出動作に応答して、対応するビット値が“０”と“１”とに変化する。図１０５は、乱数ラッチフラグレジスタＲＤＦＭのビット番号［０］および［１］に格納される乱数ラッチフラグデータＲＤＦＭ０および乱数ラッチフラグデータＲＤＦＭ１の変化を説明するためのタイミングチャートである。
図１０５（Ａ）に示すように、乱数ラッチ信号ＬＬ１や乱数ラッチ信号ＬＬ２が立ち下がるタイミングＴ２０にて、図１０５（Ｂ）に示すように乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄに数値データが取り込まれて格納されたことに対応して、図１０５（Ｃ）に示すように乱数ラッチフラグデータＲＤＦＭ０や乱数ラッチフラグデータＲＤＦＭ１のビット値が“０”から“１”へと変化する。例えば、タイミングＴ２０にて乱数ラッチ信号ＬＬ１がオン状態（ローレベル）となったことに応答して乱数値レジスタＲ１Ｄに数値データが格納されたときには、乱数ラッチフラグデータＲＤＦＭ０のビット値が“０”から“１”へと変化することにより、乱数値レジスタＲ１Ｄに対応する乱数ラッチフラグがオン状態となる。また、タイミングＴ２０にて乱数ラッチ信号ＬＬ２がオン状態（ローレベル）となったことに応答して乱数値レジスタＲ２Ｄに数値データが格納されたときには、乱数ラッチフラグデータＲＤＦＭ１のビット値が“０”から“１”へと変化することにより、乱数値レジスタＲ２Ｄに対応する乱数ラッチフラグがオン状態となる。
こうして乱数ラッチフラグがオン状態となったときには、対応する乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄへの新たな数値データの格納が制限される。例えば、乱数ラッチフラグデータＲＤＦＭ０のビット値が“０”から“１”へと変化したときには、乱数値レジスタＲ１Ｄに対応する乱数ラッチフラグがオン状態となり、乱数値レジスタＲ１Ｄへの新たな数値データの格納が制限される。また、乱数ラッチフラグデータＲＤＦＭ１のビット値が“０”から“１”へと変化したときには、乱数値レジスタＲ２Ｄに対応する乱数ラッチフラグがオン状態となり、乱数値レジスタＲ２Ｄへの新たな数値データの格納が制限される。したがって、対応する乱数ラッチフラグがオン状態である乱数値レジスタＲ１Ｄおよび／または乱数値レジスタＲ２Ｄには、始動入賞信号ＳＳの入力に対応して数値データを取り込むための乱数ラッチ信号ＬＬ１および／または乱数ラッチ信号ＬＬ２が入力されたときでも、乱数列ＲＳＮに含まれる新たな数値データの格納を行うことができない。
これにより、乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄに数値データが一旦格納された後、その数値データがＣＰＵ５６などから読み出されるよりも前に、例えば始動入賞信号ＳＳがノイズ等により誤ってオン状態となったときでも、既に格納されている数値データが更新されてしまい不正確な乱数値の読み出しを防止することができる。また、乱数値取込指定データＲＤＬＴ０や乱数値取込指定データＲＤＬＴ１のビット値を外部から意図的に“１”に設定すること、あるいは、始動入賞信号ＳＳを外部から意図的にオン状態とすることなどにより、既に格納されている数値データを改変するといった不正行為を防止することもできる。その一方で、乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄに一旦格納された数値データが長時間にわたりＣＰＵ５６などから読み出されなくなると、その後に始動入賞信号ＳＳが正常にオン状態となったときに、始動入賞口１４における遊技球の通過（進入）に対応した正確な数値データを乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄに格納することができなくなる。
そこで、例えば遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、あらかじめ定められた乱数値読出条件が成立したときに、図１０５（Ｄ）に示すような所定の乱数値レジスタ読出処理を実行する。そして、乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄの読み出しを行って乱数ラッチフラグをオフ状態とすることにより、新たな数値データの格納が許可された状態に設定する。乱数値読出条件としては、ＣＰＵ５６がパチンコ遊技機１における遊技制御の実行を開始すること、および／または、始動入賞口１４を遊技球が通過（進入）したときに特図ゲームの保留記憶数が所定の上限値に達していることなどを含むものであればよい。図１０５に示す動作例では、タイミングＴ２５にて図１０５（Ｂ）に示す乱数値レジスタ読出処理が完了したことに対応して、図１０５（Ｃ）に示すように乱数ラッチフラグデータＲＤＦＭ０や乱数ラッチフラグデータＲＤＦＭ１のビット値が“１”から“０”へと更新されて、対応する乱数ラッチフラグがオフ状態に設定される。
一例として、ＣＰＵ５６は、パチンコ遊技機１における電源供給の開始にもとづいて遊技制御用マイクロコンピュータ５６０のシステムリセットが解除されたときに、所定のセキュリティチェック処理などを実行してから、ＲＯＭ５４からユーザプログラム（ゲーム制御用の遊技制御処理プログラム）を示す制御コードの読み出しなどを行い遊技制御の実行を開始する。このとき、ＣＰＵ５６は、乱数値レジスタ読出処理として図４３に示すステップＳ５００６の処理を実行することにより、乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄに格納された数値データを読み出して、対応する乱数ラッチフラグをオフ状態とする。なお、図４３に示すステップＳ５００６の処理において、ＣＰＵ５６は、乱数ラッチフラグデータＲＤＦＭ１と乱数ラッチフラグデータＲＤＦＭ０のビット値をチェックした結果などにもとづいて、乱数ラッチフラグがオン状態となっている乱数値レジスタの読み出しのみを行うようにしてもよい。あるいは、乱数ラッチフラグがオン状態であるか否かにかかわらず、乱数値レジスタＲ１Ｄと乱数値レジスタＲ２Ｄの双方から数値データを読み出すことにより、各乱数ラッチフラグをオフ状態としてもよい。
パチンコ遊技機１の電源投入時などには、例えば図８（Ｂ）および（Ｃ）に示す電源電圧ＶＳＬおよび電源電圧ＶＣＣのように、各種の電源電圧が徐々に規定値まで上昇していく。こうした電源電圧の上昇中には、例えば遊技制御用マイクロコンピュータ５６０の内蔵回路といった、各種回路の一部分が正常に動作する一方で、他の部分は未だ正常には動作できない状態となることがある。一例として、電源電圧が不安定な状態では、始動入賞信号ＳＳが誤ってオン状態となることなどにより、乱数回路５０９において乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄに数値データが取り込まれて格納され、対応する乱数ラッチフラグがオン状態になって新たな数値データの格納が制限されてしまう可能性がある。また、ＣＰＵ５６などによる遊技制御の実行が開始された後、図４５に示すステップＳ２１のスイッチ処理が実行されるより前に、所定タイミングで乱数ラッチ信号ＬＬ１や乱数ラッチ信号ＬＬ２を乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄに入力することで、特図表示結果を「大当り」とする大当り判定用乱数（ランダムＲ）を示す数値データを取得して大当り遊技状態に制御させる不正行為がなされる可能性がある。このように、乱数ラッチフラグがオン状態になると新たな数値データの格納が制限されるようにした場合には、始動入賞口１４を遊技球が通過（進入）する始動入賞の発生後にノイズ等により誤った数値データが乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄに取り込まれて格納されることを防止できる一方で、始動入賞の発生前に電源電圧の不安定による誤動作や不正行為などにより数値データが乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄに取り込まれて格納された場合、その後に始動入賞が発生しても、この始動入賞の発生タイミングよりも前に既に格納されている数値データが乱数値として取得されて特図表示結果の決定などに用いられる可能性がある。
そこで、遊技制御用マイクロコンピュータ５６０におけるシステムリセットが解除されて遊技制御が開始されるときには、乱数ラッチフラグをオフ状態に設定して、新たな数値データの格納が許可された状態とする。これにより、例えばパチンコ遊技機１における電源投入時などの電源電圧が不安定な状態で誤って乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄに格納された数値データが乱数値として取得されてしまい、遊技制御における各種の決定などに使用されてしまうことを防止できる。また、遊技制御の実行が開始された後、始動口スイッチ１４ａの状態がチェックされるより前に乱数ラッチ信号を入力して大当り遊技状態に制御させる不正行為を防止することができる。
他の一例として、例えば電源電圧ＶＳＬといった、パチンコ遊技機１における所定電源電圧が低下したことにもとづいて、電源基板９１０に搭載された電源監視回路３０３からオン状態の電源断信号が出力される。ＣＰＵ５６は、図４６のステップＳ４５０にてオン状態の電源断信号が出力され（ステップＳ４５０のＹ）、さらに、ステップＳ４５３にてバックアップ監視タイマ値がバックアップ判定値に達した後に、ステップＳ４５４〜ステップＳ４８１の処理を実行して電源電圧の低下によるパチンコ遊技機１の動作不安定あるいは動作停止に備えるとともに、遊技制御用マイクロコンピュータ５６０が動作停止状態となるまでステップＳ４８２の処理を繰り返し実行することにより、電源断信号の入力状態を繰り返し判定する。その後、ステップＳ４８２の処理を実行中に電源断信号がオフ状態となり入力されていない旨の判定がなされたときに、ＣＰＵ５６は、ステップＳ４８７の処理を実行してから電源断処理を終了するとともに遊技制御用タイマ割込み処理から復帰（リターン）させることにより、ＲＯＭ５４に記憶されているユーザプログラム（ゲーム制御用の遊技制御処理プログラム）を示す制御コードの先頭から、遊技制御の実行を開始させる。ここで、ステップＳ４８２の処理により電源断信号がオフ状態となり入力されていない旨の判定がなされた後、電源断処理を終了して制御コードの先頭から遊技制御の実行を開始させるより前に、乱数値レジスタ読出処理としてステップＳ４８３〜ステップＳ４８６の処理を実行することにより、乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄに格納された数値データを読み出して、対応する乱数ラッチフラグをオフ状態に設定する。
図１０６は、遊技制御の実行中に電源電圧ＶＳＬが低下した場合の動作例を示すタイミングチャートである。始めに、例えばパチンコ遊技機１への電源供給が開始されたことなどにもとづき、図１０６（Ａ）に示す電源電圧ＶＳＬが所定値ＶＳＬ１に達するタイミングＴ３１よりも前のタイミングＴ３０にて、図１０６（Ｂ）に示す電源電圧ＶＣＣが所定値ＶＣＣ１に達する。このタイミングＴ３０では、図１０６（Ｃ）に示すリセット信号がオン状態からオフ状態となる。続いて、タイミングＴ３１にて電源電圧ＶＳＬが所定値ＶＳＬ１に達したときに、図１０６（Ｄ）に示す電源断信号がオン状態からオフ状態となる。その後、例えばタイミングＴ３２にて、乱数値レジスタＲ１Ｄに乱数値となる数値データが取り込まれて格納されたことに対応して、図１０６（Ｅ）に示す乱数ラッチフラグデータＲＤＦＭ０のビット値が“０”から“１”へと変化することにより、乱数値レジスタＲ１Ｄに対応する乱数ラッチフラグがオン状態になるものとする。
こうしてタイミングＴ３２にて乱数値レジスタＲ１Ｄに数値データが格納された後、その数値データがＣＰＵ５６などにより読み出されるよりも前のタイミングＴ３３にて、図１０６（Ａ）に示す電源電圧ＶＳＬが所定値ＶＳＬ１より低下したとする。このとき、図１０６（Ｄ）に示す電源断信号がオン状態であると判定されたことなどにもとづいて（図４６のステップＳ４５０のＹ）、ステップＳ４８２にて電源断信号がオン状態であるか否かが繰り返し判定される。その後、例えばタイミングＴ３４にて、図１０６（Ａ）に示す電源電圧ＶＳＬが所定値ＶＳＬ１に復帰したときには、図４６に示すステップＳ４８２にて電源断信号がオフ状態であり入力されていないと判定される（ステップＳ４８２のＮ）。また、図４６に示すステップＳ４８３にて乱数ラッチフラグデータＲＤＦＭ０のビット値が“１”であり乱数ラッチフラグがオン状態であると判定されたことにもとづいて、ステップＳ４８４の処理が実行される。そして、乱数値レジスタＲ１Ｄに格納された数値データが読み出され、乱数ラッチフラグデータＲＤＦＭ０のビット値が“１”から“０”へと更新されて、乱数値レジスタＲ１Ｄに対応する乱数ラッチフラグがオフ状態に設定される。その後、電源断処理が終了するときには、例えば図４６に示すステップＳ４８７にて設定された電源断復旧時ベクタテーブルでの指定内容などにもとづいて、ＲＯＭ５４に記憶されているユーザプログラム（ゲーム制御用の遊技制御処理プログラム）を示す制御コードの先頭から遊技制御の実行を開始することで、図４１に示すようなメイン処理が最初から実行される。
なお、乱数回路５０９において、始動入賞信号ＳＳの立ち上がりエッジに応答して乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄに乱数値となる数値データが取り込まれて格納される場合には、例えば図４７に示すステップＳ４８２の処理を繰り返し実行している期間などに、スイッチ作動用の電源電圧ＶＤＤが所定のスイッチ電圧以下に低下した後に正常電圧値に復旧すると、その正常電圧値への復旧中に始動入賞信号ＳＳの立ち上がりエッジが生じて乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄの全部に数値データが取り込まれて格納され、各乱数ラッチフラグがオン状態になることがある。このような乱数ラッチフラグのオン状態を放置すると、電源電圧の復旧後に始動入賞口１４を遊技球が通過（進入）して始動入賞が発生したときには、乱数ラッチフラグがオン状態であることから新たな数値データの格納が制限され、電源電圧の復旧中などに取り込まれた数値データにもとづいて特図表示結果の決定などが行われてしまい、始動入賞の発生タイミングとは全く異なるタイミングで取り込まれた数値データを用いた決定が行われてしまうという問題が生じる。そこで、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、図４３に示すステップＳ５００６や図４７に示すステップＳ４８４および／またはステップＳ４８６にて乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄの読み出しを行い、対応する乱数ラッチフラグをオフ状態にしてから遊技制御の実行を開始（再開）させることで、上記の問題を解決することができる。
乱数値読出条件の他の一例として、始動入賞口１４を遊技球が通過（進入）したときに特図ゲームの保留記憶数が所定の上限値に達している場合がある。ここで、例えば図７２に示すステップＳ３１１にて始動口スイッチ１４ａがオン状態であると判定された後、図７３に示すステップＳ３２１にて保留記憶数が所定の上限値（例えば「４」）以上であると判定された場合には、特図保留メモリにて全てのエントリ（例えば保留番号が「１」〜「４」に対応するエントリ）に保留データが記憶されており特図保留メモリにおける保留データの記憶数が上限記憶数に達しているために、新たな保留データを特図保留メモリに記憶させることができない。こうした場合には、一般に、始動入賞口１４を遊技球が通過（進入）したことにもとづく特図ゲームの始動条件を成立させずに無効なものとし、賞球の払出しのみが行われる。
そのため、乱数回路５０９により生成される乱数値となる数値データを読み出さないようにすることも考えられる。しかしながら、乱数回路５０９では、保留記憶数にかかわらず、始動入賞信号ＳＳがオン状態となって入力されたことに応答して、乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄに乱数値となる数値データが取り込まれて格納され、対応する乱数ラッチフラグがオン状態となる。そうすると、次に始動入賞口１４を遊技球が通過（進入）したときには、始動入賞信号ＳＳがオン状態となって入力されても、乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄにおける新たな数値データの格納が制限されるために、始動入賞の発生に対応した正確な乱数値を取得することができなくなる。
これに対して、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、図７３に示すステップＳ３２１にて保留記憶数が所定の上限値以上であると判定したときに（ステップＳ３２１のＹ）、ステップＳ３２６の処理を実行して、乱数値レジスタＲ１Ｄや乱数値レジスタＲ２Ｄに格納された数値データを読み出すことで、対応する乱数ラッチフラグをオフ状態としてから、始動口スイッチ通過処理を終了する。
主基板３１では、電源基板９１０からの初期電力供給時（バックアップ電源のない電源投入時）や、システムリセットの発生後における再起動時などに、ＣＰＵ５６がＲＯＭ５４などに記憶されているセキュリティチェックプログラム５４Ａを読み出して実行することにより、遊技制御用マイクロコンピュータ５６０がセキュリティモードとなる。このときには、セキュリティチェックプログラム５４Ａに対応した処理として、例えば図４０に示すようなセキュリティチェック処理が実行される。ここで、遊技制御用マイクロコンピュータ５６０がセキュリティモードとなるセキュリティ時間は、ＲＯＭ５４のプログラム管理エリアに記憶されているセキュリティ時間設定ＫＳＥＳのビット番号［２−０］やビット番号［４−３］にあらかじめ格納されたビット値に応じて、一定の固定時間とは異なる時間成分を含むことができる。
例えば、セキュリティ時間設定ＫＳＥＳのビット番号［２−０］におけるビット値が“０００”以外の値であれば（図４０に示すステップＳ１００２のＮ）、図１４（Ｄ）に示すような設定内容に対応して、固定時間に加えてあらかじめ選択可能な複数の延長時間のいずれかを、セキュリティ時間に含まれる時間成分として設定することができる（ステップＳ１００４）。また、セキュリティ時間設定ＫＳＥＳのビット番号［４−３］におけるビット値が“００”以外の値であれば（ステップＳ１００６のＮ）、図１４（Ｃ）に示すようなショートモードまたはロングモードに対応して、システムリセットや電源投入にもとづき初期設定処理が実行されるごとに所定の時間範囲で変化する可変設定時間を、セキュリティ時間に含まれる時間成分として設定することができる（ステップＳ１００８）。
こうして設定されたセキュリティ時間が経過するまでは（ステップＳ１０１４のＮ）、ＲＯＭ５４に記憶されているユーザプログラムによるメイン処理の実行が開始されない。そして、乱数回路５０９による乱数値となる数値データの生成動作も、遊技制御用マイクロコンピュータ５６０がセキュリティモード中である期間では、開始されないようにすればよい。これにより、パチンコ遊技機１の電源投入やシステムリセット等による動作開始タイミングから、乱数回路５０９の動作開始タイミングや更新される数値データなどを特定することが困難になり、遊技制御処理プログラムの解析結果にもとづく狙い撃ちや、いわゆる「ぶら下げ基板」を接続して所定タイミングで不正信号を入力することで、不正に大当り遊技状態を発生させるなどの行為を、確実に防止することができる。
一例として、パチンコ遊技機１の機種毎に、セキュリティ時間設定ＫＳＥＳのビット番号［２−０］におけるビット値を異なる値に設定する。この場合には、図４０に示すステップＳ１００４にて設定される延長時間を、パチンコ遊技機１の機種毎に異ならせることができ、パチンコ遊技機１の動作開始タイミングから乱数回路５０９の動作開始タイミングを特定することが困難になる。また、セキュリティ時間設定ＫＳＥＳのビット番号［４−３］におけるビット値を“０１”または“１０”に設定することにより、ステップＳ１００８にて設定される可変設定時間を、システムリセット毎に異ならせる。これにより、パチンコ遊技機１の動作開始タイミングから乱数回路５０９の動作開始タイミングを特定することは著しく困難になる。
図４０に示すステップＳ１０１４にてセキュリティ時間が経過したと判定されたときには（ステップＳ１０１４のＹ）、ＣＰＵ５６がＲＯＭ５４に記憶されているユーザプログラムを読み出して、図４１に示すようなメイン処理が実行される。そして、例えばステップＳ１４ａにおける設定処理などには、図４３に示すような乱数回路設定処理が含まれている。ここで、図１３（Ｂ）に示すような第２乱数初期設定ＫＲＳ２のビット番号［０］におけるビット値を“１”とすれば、図４３に示すステップＳ５００５の処理などにより、乱数回路５０９にて生成される乱数値となる数値データのスタート値を、システムリセット毎に変更することができる。これにより、たとえ乱数回路５０９の動作開始タイミングを特定することができたとしても、乱数回路５０９が備える乱数値レジスタ５５９Ａや乱数値レジスタ５５９Ｂから読み出される数値データを特定することは困難になり、遊技制御処理プログラムの解析結果にもとづく狙い撃ちや、いわゆる「ぶら下げ基板」を接続して所定タイミングで不正信号を入力することで、不正に大当り遊技状態を発生させるなどの行為を、確実に防止することができる。
乱数回路５０９などには、ＣＰＵ５６の動作とは別個に初期値決定用データとなるカウント値を更新するフリーランカウンタ５５４Ａが設けられている。そして、第２乱数初期設定ＫＲＳ２のビット番号［０］におけるビット値が“１”である場合には、乱数回路５０９のスタート値初期設定回路５５４による設定などにもとづき、初期設定時にフリーランカウンタ５５４Ａのカウント値をそのまま用いること、あるいは、そのカウント値を所定の演算関数（例えばハッシュ関数）に代入して得られた値を用いることなどにより、スタート値がランダムに決定される。これにより、ＣＰＵ５６の動作態様から乱数回路５０９においてスタート値となる数値データを特定することは困難になり、遊技制御処理プログラムの解析結果にもとづく狙い撃ちや、いわゆる「ぶら下げ基板」を接続して所定タイミングで不正信号を入力することで、不正に大当り遊技状態を発生させるなどの行為を、確実に防止することができる。
以上に説明したように、この実施の形態によれば、遊技制御用マイクロコンピュータ５６０は、電力供給が開始されたときに、クリアスイッチ９２１から操作信号が入力されているか否かを判定し、操作信号が入力されていると判定されたときに、機構板が開放状態であるか否かを判定する。そして、遊技制御用マイクロコンピュータ５６０は、クリアスイッチ９２１からの操作信号を入力しているとともに開放状態であると判定したことにもとづいて、ＲＡＭ５５の記憶内容を初期化する初期化処理を実行する。一方、遊技制御用マイクロコンピュータ５６０は、クリアスイッチ９２１からの操作信号を入力していても開放状態でないと判定したことにもとづいて、初期化処理の実行を制限する。そのため、不正に初期化処理が実行されることを防止することによって、不正行為を防止することができる。
また、この実施の形態によれば、クリアスイッチ９２１からの操作信号の入力を検出したものの機構板が開放状態でないと判定されたことにもとづいて、所定の報知処理（例えば、演出表示装置９の表示画面に初期化不正報知情報を重畳表示）を実行する。そのため、不正行為が行われている可能性があることを報知することができ、不正行為防止のための対策を強化することができる。
また、この実施の形態によれば、遊技制御用マイクロコンピュータ５６０は、遊クリアスイッチ９２１からの操作信号を入力していても開放状態でないと判定したことにもとづいて、ループ処理に移行し、遊技制御処理の実行を不能動化する。そのため、不正行為が行われている可能性があることを検出すれば、遊技の継続を不能にすることができ、不正行為防止のための対策を強化することができる。
また、この実施の形態によれば、払出制御用マイクロコンピュータ３７０は、所定のエラー状態（例えば、払出スイッチ異常検知エラー２や、払出ケースエラー、主制御通信エラー）に設定されているときに、エラー解除スイッチ３７５から操作信号が入力されているか否かを判定し、操作信号が入力されていると判定したときに、機構板が開放状態であるか否かを判定する。そして、払出制御用マイクロコンピュータ３７０は、エラー解除スイッチ３７５からの操作信号を入力しているとともに開放状態であると判定したことにもとづいて、所定のエラー状態を解除する。一方、払出制御用マイクロコンピュータ３７０は、エラー解除スイッチ３７５からの操作信号を入力していても開放状態でないと判定したことにもとづいて、所定のエラー状態の解除を制限する。そのため、所定のエラー状態の解除に関しても、不正行為が行われている可能性を検出することができ、不正行為防止のための対策を強化することができる。
また、この実施の形態によれば、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０とは、シリアル通信で制御コマンドを送受信する。また、遊技制御用マイクロコンピュータ５６０は、払出制御用マイクロコンピュータ３７０との通信接続状態を確認するための接続確認コマンドを、所定期間（本例では１秒）が経過する毎に払出制御用マイクロコンピュータ３７０に送信する。また、払出制御用マイクロコンピュータ３７０は、接続確認コマンドを受信したことにもとづいて接続ＯＫコマンドを遊技制御用マイクロコンピュータ５６０に送信する。この場合、払出制御用マイクロコンピュータ３７０は、遊技制御用マイクロコンピュータ５６０が制御状態（本例では、賞球エラー、満タンエラー、球切れエラー、および払出個数異常エラー）を認識可能な態様で接続ＯＫコマンドを遊技制御用マイクロコンピュータ５６０に送信する。そのような構成により、シリアル通信方式を用いることにより、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０との配線の取り回しの容易化を図ることができる。また、払出制御用マイクロコンピュータ３７０が接続確認コマンドの受信にもとづいて定期的に出力する接続ＯＫコマンドに制御状態を乗せることにより、制御状態信号（制御状態が付加された応答信号）を送信することができる。そのため、制御状態信号の出力タイミングを考慮することなく制御状態信号の取りこぼし等の発生を防止することができ、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０との間の通信を確実に行うことができる。なお、この実施の形態では、接続確認コマンドを送信する周期（間隔）を１秒としていたが、０．５秒等としてもよい。
また、この実施の形態によれば、遊技制御用マイクロコンピュータ５６０は、払出制御の実行を終了したときに、賞球プロセスタイマに所定期間（本例では１秒）を再設定して賞球プロセスタイマによる計測制御を開始する（ステップＳ５２５０５参照）。そして、遊技制御用マイクロコンピュータ５６０は、賞球個数が記憶されていなければ（具体的には、ステップＳ５２３０１で賞球コマンド出力カウンタの中にカウント値が１以上のものがなければ）、再設定した賞球プロセスタイマがタイムアウトしたことにもとづいて、新たな接続確認コマンドを払出制御用マイクロコンピュータ３７０に送信する。そのため、払出制御の実行の終了後に新たな接続確認コマンドを送信するまでの間にインターバル期間を設けることができ、払出制御の実行の終了時における処理が集中して新たな接続確認コマンドの取りこぼし等が発生することを防止することができる。
また、この実施の形態によれば、遊技制御用マイクロコンピュータ５６０は、接続確認コマンドの送信タイミングにかかわらず、入賞を検出したことにもとづいて、賞球個数コマンドを払出制御用マイクロコンピュータ３７０に送信する。また、払出制御用マイクロコンピュータ３７０は、賞球個数コマンドを受信したことにもとづいて賞球個数受付コマンドを送信するとともに、払出制御の実行の実行中に賞球準備中コマンドを、所定の払出中信号出力期間（本例では１秒）毎に遊技制御用マイクロコンピュータ５６０に送信する。この場合、払出制御用マイクロコンピュータ３７０は、遊技制御用マイクロコンピュータ５６０が制御状態（本例では、賞球エラー、満タンエラー、球切れエラー、および払出個数異常エラー）を認識可能な態様で賞球準備中コマンドを遊技制御用マイクロコンピュータ５６０に送信する。また、遊技制御用マイクロコンピュータ５６０は、賞球個数受付コマンドを受信したことにもとづいて、接続確認コマンドの送信を停止する。そのため、払出制御の実行中は無駄に接続確認コマンドの送信制御を行わないようにすることによって、遊技制御用マイクロコンピュータ５６０の制御負担を軽減することができる。また、払出制御の実行中であっても、賞球準備中コマンドに制御状態を乗せることにより制御状態信号を出力することができるため、遊技制御用マイクロコンピュータ５６０側で制御状態を認識することができる。
また、この実施の形態によれば、遊技制御用マイクロコンピュータ５６０は、賞球終了コマンドを受信した後、賞球個数が記憶されていれば（具体的には、ステップＳ５２３０１で賞球コマンド出力カウンタの中にカウント値が１以上のものがあれば）、接続確認コマンドの送信にかかわらず、直ちに新たな賞球個数コマンドを払出制御用マイクロコンピュータ３７０に送信する。そのため、払出制御の実行処理の迅速化を図ることができる。
また、この実施の形態によれば、遊技制御用マイクロコンピュータ６０は、受信した接続ＯＫコマンドで示される制御状態にもとづいて、所定のエラー（本例では、賞球エラー、満タンエラー、球切れエラー、および払出個数異常エラー）が発生しているか否かを判定する。そして、遊技制御用マイクロコンピュータ６０は、所定のエラーが発生していないと判定したことを条件として、賞球個数コマンドを払出制御用マイクロコンピュータ３７０に送信する。そのため、エラー状態となっていて正常に払出制御を行えない場合に賞球個数コマンドを送信してしまう不都合を防止することができる。特に、この実施の形態では、払出制御用マイクロコンピュータ３７０が備えるＲＡＭはバックアップ電源によりバックアップされていないので、払出制御に異常が生じているときに賞球個数コマンドを送信してしまうと、電源リセットなどにより賞球個数の記憶が消滅し、遊技者に大きな不利益を与えてしまう可能性がある。そこで、この実施の形態では、払出制御に異常が生じている場合には、バックアップ電源でバックアップされている遊技制御用マイクロコンピュータ５６０側で賞球個数の記憶を保持したまま賞球個数コマンドの送信を保留するように制御することによって、そのような不利益が生じることを防止することができる。
また、この実施の形態によれば、遊技制御用マイクロコンピュータ５６０は、接続確認コマンドを送信した後、接続ＯＫコマンドを受信できなかった場合には、接続確認コマンドを送信する時間間隔を長くし、特定期間（本例では１０秒）が経過する毎に接続確認コマンドを送信する制御に切り替える。そのため、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０との間の通信状態が不安定な状態では、接続確認コマンドを送信するまでのインターバル期間を長くすることによって、接続確認コマンドの送信処理を無駄に実行する頻度を低減し、無駄な処理負担を軽減することができる。
また、この実施の形態によれば、払出制御用マイクロコンピュータ３７０は、所定のエラー（本例では、賞球エラー、満タンエラー、球切れエラー、および払出個数異常エラー）が発生したときに、遊技制御用マイクロコンピュータ５６０が所定のエラーを認識可能な情報を、接続ＯＫコマンドの特定ビットを異ならせることにより設定し、当該設定がなされた接続ＯＫコマンドを遊技制御用マイクロコンピュータ５６０に送信する。また、遊技制御用マイクロコンピュータ５６０は、受信した接続ＯＫコマンドに設定された所定のエラーを認識可能な情報をそのまま設定した枠状態表示コマンドを演出制御用マイクロコンピュータ１００に送信する。そして、演出制御用マイクロコンピュータ１００は、枠状態表示コマンドを受信したことにもとづいて、演出装置（本例では、演出表示装置９）を制御して所定のエラーが発生したことを報知する制御を行う。そのため、演出装置を用いて所定のエラーが発生したことを報知することができるとともに、遊技制御用マイクロコンピュータ５６０の処理負担を軽減することができる。
また、この実施の形態によれば、払出制御用マイクロコンピュータ３７０は、賞球や貸し球の払い出すべき数の未払出の遊技球を超えた払出過多数と払い出すべき数の未払出の遊技球に満たなかった払出不足数とを払出個数異常カウンタを用いて累積的にカウントする。そして、払出個数異常カウンタの値が所定の払出個数異常エラー判定値（本例では２０００）以上となると、払出制御の実行を停止させて払出停止状態に制御する。そのため、各々の払出制御について判断するのではなく、累積的にカウントアップされた払出個数異常カウンタの値にもとづいて異常な状況下で実行された払出制御を総合的に判断して払出制御の実行を停止させることができる。従って、不正に遊技球を払い出させる行為をより的確に防止することを可能とすることができる。
また、この実施の形態によれば、払出制御用マイクロコンピュータ３７０は、所定基準数（本例では２）以上の払出不足数が発生したときに払出個数異常カウンタの値をカウントアップする。そのため、必要以上に払出制御の実行を停止させてしまう不都合を防止することができる。すなわち、遊技機の稼働状態ではごく少数（本例では１個）の払出不足数が生じることが少なからずあるのであるから、所定基準数（本例では２）以上の払出不足数が発生したことを条件としてカウントアップを行うことによって、必要以上に払出制御の実行を停止させてしまうことを防止している。
また、この実施の形態によれば、払出制御用マイクロコンピュータ３７０は、払出不足数が発生したときに球払出装置９７を駆動制御して遊技球を１つだけ払い出させる再払出制御を実行する。そして、再払出制御を実行しても遊技球の払い出しを検出しなかった場合には払出個数異常カウンタの値をカウントアップする。そのため、払出不足数が少ない場合でも適切に払出個数異常カウンタのカウント値に反映させて払出制御の実行の停止を行うことができ、不正に遊技球を払い出させる行為を防止する不正対策をより強化することができる。
また、この実施の形態によれば、払出個数異常エラーが検出されて払出停止状態に制御されたときに、遊技機の電源リセットが行われたことを条件として払出停止状態を解除する。そのため、払出停止状態を解除するためには遊技店員が異常状態を確認した上で解除操作を行わなければならないので、不正に払出停止状態を解除されて異常な状態のまま遊技を継続されてしまうことを防止することができる。
また、この実施の形態によれば、遊技制御用マイクロコンピュータ５６０が備えるＲＡＭ５５は、遊技機への電力供給が停止してもバックアップ電源により記憶内容を所定期間保持可能である。また、遊技制御用マイクロコンピュータ５６０は、払出停止状態に制御されているときには、入賞が生じても賞球個数コマンドの送信を禁止する。そのため、不正行為によらない遊技機側に起因する異常により払出停止状態となったにもかかわらずＲＡＭ５５記憶された賞球個数（具体的には、賞球コマンド出力カウンタの値）がクリアされてしまう事態を防止することができ、遊技者に対して不利益が生じることを防止することができる。
また、この実施の形態によれば、遊技制御用マイクロコンピュータ５６０は、賞球個数コマンドを送信するタイミングで賞球個数カウンタに賞球個数を加算し、賞球情報を受信したことにもとづいて賞球個数カウンタの値を１０減算する。そして、賞球個数カウンタの値が所定の賞球不足判定値（本例では５０１）以上となったことにもとづいて賞球不足エラーと判定し、賞球個数カウンタの値が所定の賞球過剰判定値（本例では０）未満となったことにもとづいて賞球過剰エラーと判定する。そのため、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０との双方で異常状態を検出することができる。従って、不正に遊技球を払い出させる行為を防止する不正対策をより強固なものとすることができる。
また、この実施の形態によれば、遊技制御用マイクロコンピュータ５６０は、払出制御用マイクロコンピュータ３７０との通信の接続状態を示す接続信号を出力ポート５７を介して払出制御用マイクロコンピュータ３７０に送信するように構成されているので、払出制御用マイクロコンピュータ３７０側でどのタイミングにおいても通信の接続状態を確認することができるため、通信の接続状態が異常状態であるときに賞球の払い出しが行われることを確実に防止することができる。
なお、上記の実施の形態では、遊技制御用マイクロコンピュータ５６０が、通常時は接続ＯＫコマンドの受信後１秒経過後に接続確認コマンドを送信し、通信エラーが発生しているときは（例えば、接続ＯＫコマンドを受信できないときには）、接続確認コマンドの送信後１０秒経過後に接続確認コマンドを送信するように構成し、１秒や１０秒の期間をタイマ（ソフトウェアで構成されたカウンタ）で計測するように構成していたが、内部クロックによってハードウェアとして更新されるカウンタが所定値になったとき（１秒や１０秒）発生する内部割込で接続確認コマンドを送信するようにしてもよい。その場合、接続ＯＫコマンドの受信によってカウンタをクリアするようにするか、所定値となって内部割込を発生させたらカウンタがクリアされるものであればよい。
また、この実施の形態によれば、乱数回路５９０は、数値データをあらかじめ定められた手順により更新して出力する乱数生成回路５５３や乱数列変更回路５５５と、出力された数値データを乱数値として取り込んで格納する乱数値レジスタ５５９Ａ（Ｒ１Ｄ）や乱数値レジスタ５５９Ｂ（Ｒ２Ｄ）と、始動入賞信号ＳＳにもとづく乱数ラッチ信号ＬＬ１，ＬＬ２の入力にもとづいて乱数生成回路５５３や乱数列変更回路５５５から出力された数値データが乱数値レジスタ５５９Ａ（Ｒ１Ｄ）や乱数値レジスタ５５９Ｂ（Ｒ２Ｄ）に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、乱数値レジスタ５５９Ａ（Ｒ１Ｄ）や乱数値レジスタ５５９Ｂ（Ｒ２Ｄ）に格納された数値データが乱数値の読出タイミングにてＣＰＵ５６により読み出されたときにオフ状態にされて新たな数値データの格納を許可する乱数ラッチフラグＲＤＦＭ０，ＲＤＦＭ１とを含む。また、遊技制御用マイクロコンピュータ５６０は、ＣＰＵ５６による遊技制御が開始されるときに、乱数ラッチフラグＲＤＦＭ０，ＲＤＦＭ１をオフ状態にする。そのため、そのような構成によれば、乱数ラッチ信号ＬＬ１，ＬＬ２の入力にもとづいて乱数値レジスタ５５９Ａ（Ｒ１Ｄ）や乱数値レジスタ５５９Ｂ（Ｒ２Ｄ）に格納された数値データを、正確な乱数値として取得することができる。また、遊技機に供給される電源が不安定な状態で誤って乱数値レジスタ５５９Ａ（Ｒ１Ｄ）や乱数値レジスタ５５９Ｂ（Ｒ２Ｄ）に格納された数値データを取得してしまう事態も防止することができる。
また、この実施の形態によれば、遊技制御用マイクロコンピュータ５６０のシステムリセットが解除されてＣＰＵ５６による遊技制御の実行が開始されるときに、乱数ラッチフラグＲＤＦＭ０，ＲＤＦＭ１をオフ状態にする。そのため、例えば、電源投入時などの電源電圧が不安定な状態で誤って乱数値レジスタ５５９Ａ（Ｒ１Ｄ）や乱数値レジスタ５５９Ｂ（Ｒ２Ｄ）に格納された数値データを乱数値として取得してしまうことを防止することができる。
また、この実施の形態によれば、遊技制御用マイクロコンピュータ５６０は、電源監視回路９２０から検出信号が出力された後、動作停止状態となるまで、検出信号の入力状態を繰り返し判定し、検出信号が入力されていない旨の判定がなされたときに、遊技制御処理プログラムの先頭から遊技制御の実行を開始する。また、遊技制御用マイクロコンピュータ５６０は、検出信号が入力されていない旨の判定がなされた後、遊技制御処理プログラムの先頭から遊技制御の実行を開始するより前に、乱数ラッチフラグＲＤＦＭ０，ＲＤＦＭ１をオフ状態にする。そのため、例えば、所定電源電圧の低下時などの電源電圧が不安定な状態で誤って乱数値レジスタ５５９Ａ（Ｒ１Ｄ）や乱数値レジスタ５５９Ｂ（Ｒ２Ｄ）に格納された数値データを乱数値として取得してしまうことを防止することができる。
また、この実施の形態によれば、乱数生成回路５５３や乱数列変更回路５５５は、数値データを更新可能な所定の範囲において、所定の更新初期値から所定の更新最終値まで循環的に数値データを更新する。また、遊技制御用マイクロコンピュータ５６０は、当該遊技制御用マイクロコンピュータがシステムリセットされるごとに、所定の更新初期値を可変設定可能である。そのため、システムリセットの発生後に乱数値となる数値データを特定することが困難になり、狙い撃ちなどによる不正行為を、確実に防止することができる。
また、この実施の形態によれば、遊技機への電力供給が開始された後、ＣＰＵ５６の動作とは別個に数値をカウントするフリーランカウンタ５５４Ａを備える。また、遊技制御用マイクロコンピュータ５６０は、フリーランカウンタ５５４Ａによってカウントされた数値を用いて、所定の更新初期値を決定する。そのため、ＣＰＵ５６の動作態様から乱数値となる数値データを特定することが困難になり、狙い撃ちなどによる不正行為を、確実に防止することができる。
また、この実施の形態によれば、遊技制御用マイクロコンピュータ５６０は、ＣＰＵ５６以外による不揮発性メモリ（ＲＯＭ５４）の外部読出を制限する内部リソースアクセス制御回路５０１Ａを含む。そのため、不揮発性メモリ（ＲＯＭ５４）に記憶されている制御プログラムなどを遊技制御用マイクロコンピュータ５６０の外部から読み出して解析などをすることが困難になり、制御プログラムの解析結果などにもとづく狙い撃ちや、いわゆる「ぶら下げ基板」を接続することによる不正行為を、確実に防止することができる。
また、この実施の形態によれば、遊技制御用マイクロコンピュータ５６０の外部にて乱数用クロック信号を生成して、乱数回路に供給する乱数用クロック生成回路１１２と、ＣＰＵ５６に供給される制御用クロック信号を生成する制御用クロック生成回路１１１やクロック回路５０２とを備える。また、遊技制御用マイクロコンピュータ５６０は、乱数用クロック生成回路１１２から供給される乱数用クロック信号の入力状態を制御用クロック生成回路１１１やクロック回路５０２にて生成された制御用クロック信号と比較することにより、乱数用クロック信号の入力状態に異常が発生したか否かを判定する。そのため、乱数値となる数値データの更新動作に異常が発生している状態で遊技制御が実行されてしまうことを防止できる。
また、この実施の形態によれば、遊技制御用マイクロコンピュータ５６０は、所定の初期設定において不揮発性メモリ（ＲＯＭ５４）の記憶内容が変更されたか否かを検査するセキュリティチェックを実行する。また、遊技制御用マイクロコンピュータ５６０は、セキュリティチェックの実行時間を可変設定可能に構成されている。そのため、遊技制御の実行開始タイミングを特定することが困難になり、初期設定動作などの解析結果にもとづく狙い撃ちや、いわゆる「ぶら下げ基板」を接続することによる不正行為を、確実に防止することができる。
また、この実施の形態によれば、遊技制御用マイクロコンピュータ５６０は、乱数値の読出タイミングにて特図保留メモリにおける保留記憶数が所定の上限数（例えば、４）に達しているときに、乱数値レジスタ５５９Ａ（Ｒ１Ｄ）や乱数値レジスタ５５９Ｂ（Ｒ２Ｄ）に格納された数値データを読み出すことにより乱数ラッチフラグＲＤＦＭ０，ＲＤＦＭ１をオフ状態にする。そのため、保留記憶数が所定の上限数に達した後、上限数未満となってから乱数値の読出タイミングとなったときに、始動入賞信号ＳＳにもとづく乱数ラッチ信号ＬＬ１，ＬＬ２の入力にもとづく正確な乱数値を取得することができる。
なお、上記の実施の形態において本発明による遊技機としてパチンコ機を適用した場合について説明したが、本発明による遊技機としてパロット機を適用することも可能である。この場合、上記の実施の形態で示した構成を適用して、電力供給が開始されたときに、クリアスイッチから操作信号が入力されているか否かを判定し、操作信号が入力されていると判定されたときに、遊技機内部に外部から接触可能な開放状態であるか否かを判定するようにすればよい。そして、クリアスイッチからの操作信号を入力しているとともに開放状態であると判定したことにもとづいて初期化処理を実行する一方、クリアスイッチからの操作信号を入力していても開放状態でなければ初期化処理の実行を制限するようにすればよい。
以下、スロットマシンの実施例について図面（図１０７および図１０８）を用いて説明する。本実施例（変形例）のスロットマシン６０１は、図１０７に示すように、前面が開口する筐体（図示略）と、この筺体の側端に回動自在に枢支された前面扉と、から構成されている。
本実施例のスロットマシン６０１の筐体内部には、外周に複数種の図柄が配列されたリール６０２Ｌ、６０２Ｃ、６０２Ｒ（以下、左リール、中リール、右リールともいう）が水平方向に並設されており、図１０７に示すように、これらリール６０２Ｌ、６０２Ｃ、６０２Ｒに配列された図柄のうち連続する３つの図柄が前面扉に設けられた透視窓６０３から見えるように配置されている。
リール６０２Ｌ、６０２Ｃ、６０２Ｒの外周部には、例えば、「赤７（図中白抜き７）」、「ＢＡＲ」、「リプレイ」、「スイカ」、「チェリー」、「ベル」といった互いに識別可能な複数種類の図柄が所定の順序で、それぞれ２１個ずつ描かれている。リール６０２Ｌ、６０２Ｃ、６０２Ｒの外周部に描かれた図柄は、透視窓６０３において各々上中下三段に表示される。
各リール６０２Ｌ、６０２Ｃ、６０２Ｒは、各々対応して設けられリールモータ６３２Ｌ、６３２Ｃ、６３２Ｒ（図１０８参照）によって回転させることで、各リール６０２Ｌ、６０２Ｃ、６０２Ｒの図柄が透視窓６０３に連続的に変化しつつ表示されるとともに、各リール６０２Ｌ、６０２Ｃ、６０２Ｒの回転を停止させることで、透視窓６０３に３つの連続する図柄が表示結果として導出表示されるようになっている。
また、前面扉には、メダルを投入可能なメダル投入部６０４、メダルが払い出されるメダル払出口６０９、クレジット（遊技者所有の遊技用価値として記憶されているメダル数）を用いてメダル１枚分の賭数を設定する際に操作される１枚ＢＥＴスイッチ６０５、クレジットを用いて、その範囲内において遊技状態に応じて定められた規定数の賭数（本実施例では通常遊技状態においては「３」、レギュラーボーナスにおいては「１」）を設定する際に操作されるＭＡＸＢＥＴスイッチ６０６、クレジットとして記憶されているメダル及び賭数の設定に用いたメダルを精算する（クレジット及び賭数の設定に用いた分のメダルを返却させる）際に操作される精算スイッチ６１０、ゲームを開始する際に操作されるスタートスイッチ６０７、リール６０２Ｌ、６０２Ｃ、６０２Ｒの回転を各々停止する際に操作されるストップスイッチ６０８Ｌ、６０８Ｃ、６０８Ｒが設けられている。
また、前面扉には、クレジットとして記憶されているメダル枚数が表示されるクレジット表示器６１１、後述するビッグボーナス中のメダルの獲得枚数やエラー発生時にその内容を示すエラーコード等が表示される遊技補助表示器６１２、入賞の発生により払い出されたメダル枚数が表示されるペイアウト表示器６１３が設けられている。
また、前面扉には、賭数が１設定されている旨を点灯により報知する１ＢＥＴＬＥＤ６１４、賭数が２設定されている旨を点灯により報知する２ＢＥＴＬＥＤ６１５、賭数が３設定されている旨を点灯により報知する３ＢＥＴＬＥＤ６１６、メダルの投入が可能な状態を点灯により報知する投入要求ＬＥＤ６１７、スタートスイッチ６０７の操作によるゲームのスタート操作が有効である旨を点灯により報知するスタート有効ＬＥＤ６１８、ウェイト（前回のゲーム開始から一定期間経過していないためにリールの回転開始を待機している状態）中である旨を点灯により報知するウェイト中ＬＥＤ６１９、後述するリプレイゲーム中である旨を点灯により報知するリプレイ中ＬＥＤ６２０が設けられている。
また、ＭＡＸＢＥＴスイッチ６０６の内部には、１枚ＢＥＴスイッチ６０５及びＭＡＸＢＥＴスイッチ６０６の操作による賭数の設定操作が有効である旨を点灯により報知するＢＥＴスイッチ有効ＬＥＤ６２１（図１０８参照）が設けられており、ストップスイッチ６０８Ｌ、６０８Ｃ、６０８Ｒの内部には、該当するストップスイッチ６０８Ｌ、６０８Ｃ、６０８Ｒによるリールの停止操作が有効である旨を点灯により報知する左、中、右停止有効ＬＥＤ６２２Ｌ、６２２Ｃ、６２２Ｒ（図１０８参照）がそれぞれ設けられている。
前面扉の内側上方中央位置には、遊技に関連する演出画像等を表示可能な液晶表示器６５１が設けられており、その前方に配置された液晶表示窓６７０を通して表示画面に表示される表示画像を視認できるようになっている。また、該液晶表示器６５１の左右側には、遊技に関連する演出を行う２つの可動役物６７５Ｌ，６７５Ｒがそれぞれ配設されており、左右の可動役物６７５Ｌ，６７５Ｒの前方に配置されるように前面扉に設けられた透明パネルからなる演出用透視窓６７１Ｌ，６７１Ｒから内部の可動役物６７５Ｌ，６７５Ｒを透視できるようになっている。
また、左右の可動役物６７５Ｌ，６７５Ｒと演出用透視窓６７１Ｌ，６７１Ｒとの間には、左右の可動役物６７５Ｌ，６７５Ｒを演出用透視窓６７１Ｌ，６７１Ｒから透視不可能に隠蔽する隠蔽状態と、左右の可動役物６７５Ｌ，６７５Ｒを演出用透視窓６７１Ｌ，６７１Ｒから透視可能とする非隠蔽状態と、に変更可能な２つのシャッタ装置（図示せず）を構成する無端状のシャッタシートが配設されている。
また、前面扉の内側には、所定のキー操作によりＲＡＭ異常エラーを除くエラー状態及び打止状態を解除するためのリセット操作を検出するリセットスイッチ６２３、設定値の変更中や設定値の確認中にその時点の設定値が表示される設定値表示器６２４、メダル投入部６０４から投入されたメダルの流路を、筐体内部に設けられたホッパータンク（図示略）側またはメダル払出口６０９側のいずれか一方に選択的に切り替えるための流路切替ソレノイド６３０、メダル投入部６０４から投入され、ホッパータンク側に流下したメダルを検出する投入メダルセンサ６３１が設けられている。
筐体内部には、前述したリール６０２Ｌ、６０２Ｃ、６０２Ｒ、リールモータ６３２Ｌ、６３２Ｃ、６３２Ｒ、各リール６０２Ｌ、６０２Ｃ、６０２Ｒのリール基準位置をそれぞれ検出可能なリールセンサ６３３からなるリールユニット（図示略）、メダル投入部６０４から投入されたメダルを貯留するホッパータンク（図示略）、ホッパータンクに貯留されたメダルをメダル払出口６０９より払い出すためのホッパーモータ６３４、ホッパーモータ６３４の駆動により払い出されたメダルを検出する払出センサ６３５、電源ボックス（図示略）が設けられている。
電源ボックスの前面には、ビッグボーナス終了時に打止状態（リセット操作がなされるまでゲームの進行が規制される状態）に制御する打止機能の有効／無効を選択するための打止スイッチ６３６、ビッグボーナス終了時に自動精算処理（クレジットとして記憶されているメダルを遊技者の操作によらず精算（返却）する処理）に制御する自動精算機能の有効／無効を選択するための自動精算スイッチ６２９、起動時に設定変更モードに切り替えるための設定キースイッチ６３７、通常時においてはＲＡＭ異常エラーを除くエラー状態や打止状態を解除するためのリセットスイッチとして機能し、設定変更モードにおいては内部抽選の当選確率（出玉率）の設定値を変更するための設定スイッチとして機能するリセット／設定スイッチ６３８、電源をＯＮ／ＯＦＦする際に操作される電源スイッチ６３９が設けられている。
本実施例のスロットマシン６０１においてゲームを行う場合には、まず、メダルをメダル投入部６０４から投入するか、あるいはクレジットを使用して賭数を設定する。クレジットを使用するには１枚ＢＥＴスイッチ６０５、またはＭＡＸＢＥＴスイッチ６０６を操作すれば良い。遊技状態に応じて定められた規定数の賭数が設定されると、入賞ラインＬ１〜Ｌ５（図１０７参照）が有効となり、スタートスイッチ６０７の操作が有効な状態、すなわち、ゲームが開始可能な状態となる。尚、本実施例では、規定数の賭数として通常遊技状態においては３枚が定められており、レギュラーボーナス中においては、１枚が定められている。尚、遊技状態に対応する規定数を超えてメダルが投入された場合には、その分はクレジットに加算される。
ゲームが開始可能な状態でスタートスイッチ（レバーともいう）６０７を操作すると、各リール６０２Ｌ、６０２Ｃ、６０２Ｒが回転し、各リール６０２Ｌ、６０２Ｃ、６０２Ｒの図柄が連続的に変動する。この状態でいずれかのストップスイッチ６０８Ｌ、６０８Ｃ、６０８Ｒを操作すると、対応するリール６０２Ｌ、６０２Ｃ、６０２Ｒの回転が停止し、透視窓６０３に表示結果が導出表示される。
そして全てのリール６０２Ｌ、６０２Ｃ、６０２Ｒが停止されることで１ゲームが終了し、有効化されたいずれかの入賞ラインＬ１〜Ｌ５上に予め定められた図柄の組み合わせ（以下、役とも呼ぶ）が各リール６０２Ｌ、６０２Ｃ、６０２Ｒの表示結果として停止した場合には入賞が発生し、その入賞に応じて定められた枚数のメダルが遊技者に対して付与され、クレジットに加算される。また、クレジットが上限数（本実施例では５０）に達した場合には、メダルが直接メダル払出口６０９（図１０７参照）から払い出されるようになっている。尚、有効化された複数の入賞ライン上にメダルの払出を伴う図柄の組み合わせが揃った場合には、有効化された入賞ラインに揃った図柄の組み合わせそれぞれに対して定められた払出枚数を合計し、合計した枚数のメダルが遊技者に対して付与されることとなる。ただし、１ゲームで付与されるメダルの払出枚数には、上限（本実施例では、１５枚）が定められており、合計した払出枚数が上限を超える場合には、上限枚数のメダルが付与されることとなる。また、有効化されたいずれかの入賞ラインＬ１〜Ｌ５上に、遊技状態の移行を伴う図柄の組み合わせが各リール６０２Ｌ、６０２Ｃ、６０２Ｒの表示結果として停止した場合には図柄の組み合わせに応じた遊技状態に移行するようになっている。
図１０８は、スロットマシン６０１の構成を示すブロック図である。スロットマシン６０１には、図１０８に示すように、遊技制御基板６４０（図４の遊技制御基板（主基板）３１に相当）、演出制御基板６９０（図４の演出制御基板８０に相当）、電源基板６００が設けられており、遊技制御基板６４０によって遊技状態が制御され、演出制御基板６９０によって遊技状態に応じた演出が制御され、電源基板６００によってスロットマシン６０１を構成する電気部品の駆動電源が生成され、各部に供給される。
遊技制御基板６４０には、前述した１枚ＢＥＴスイッチ６０５、ＭＡＸＢＥＴスイッチ６０６、スタートスイッチ６０７、ストップスイッチ６０８Ｌ、６０８Ｃ、６０８Ｒ、精算スイッチ６１０、リセットスイッチ６２３、投入メダルセンサ６３１、リールセンサ６３３が接続されているとともに、電源基板６００を介して前述した払出センサ６３５、打止スイッチ６３６、自動精算スイッチ６２９、設定キースイッチ６３７、リセット／設定スイッチ６３８が接続されており、これら接続されたスイッチ類の検出信号が入力されるようになっている。
また、遊技制御基板６４０には、前述したクレジット表示器６１１、遊技補助表示器６１２、ペイアウト表示器６１３、１〜３ＢＥＴＬＥＤ６１４〜６１６、投入要求ＬＥＤ６１７、スタート有効ＬＥＤ６１８、ウェイト中ＬＥＤ６１９、リプレイ中ＬＥＤ６２０、ＢＥＴスイッチ有効ＬＥＤ６２１、左、中、右停止有効ＬＥＤ６２２Ｌ、６２２Ｃ、６２２Ｒ、設定値表示器６２４、流路切替ソレノイド６３０、リールモータ６３２Ｌ、６３２Ｃ、６３２Ｒが接続されているとともに、電源基板６００を介して前述したホッパーモータ６３４が接続されており、これら電気部品は、遊技制御基板６４０に搭載された後述のメイン制御部６４１（図４の遊技制御用マイクロコンピュータ５６０に相当）の制御に基づいて駆動されるようになっている。
遊技制御基板６４０には、ＣＰＵ６４１ａ、ＲＯＭ６４１ｂ、ＲＡＭ６４１ｃ、Ｉ／Ｏポート６４１ｄを備えたマイクロコンピュータからなり、遊技の制御を行うメイン制御部６４１、所定範囲（本実施例では０〜１６３８３）の乱数を発生させる乱数発生回路６４２、乱数発生回路から乱数を取得するサンプリング回路６４３、遊技制御基板６４０に直接または電源基板６００を介して接続されたセンサやスイッチ等のスイッチ類から入力された検出信号を検出するスイッチ検出回路６４４、リールモータ６３２Ｌ、６３２Ｃ、６３２Ｒの駆動制御を行うモータ駆動回路６４５、流路切替ソレノイド６３０の駆動制御を行うソレノイド駆動回路６４６、遊技制御基板６４０に接続された各種表示器やＬＥＤの駆動制御を行うＬＥＤ駆動回路６４７、スロットマシン６０１に供給される電源電圧を監視し、電圧低下を検出したときに、その旨を示す電圧低下信号をメイン制御部６４１に対して出力する電断検出回路６４８、電源投入時またはＣＰＵ６４１ａからの初期化命令が入力されないときにＣＰＵ６４１ａにリセット信号を与えるリセット回路６４９、その他各種デバイス、回路が搭載されている。
ＣＰＵ６４１ａは、Ｉ／Ｏポート６４１ｄを介して演出制御基板６９０に、各種のコマンドを送信する。遊技制御基板６４０から演出制御基板６９０へ送信されるコマンドは一方向のみで送られ、演出制御基板６９０から遊技制御基板６４０へ向けてコマンドが送られることはない。遊技制御基板６４０から演出制御基板６９０へ送信されるコマンドの伝送ラインは、ストローブ（ＩＮＴ）信号ライン、データ伝送ライン、グラウンドラインから構成されているとともに、演出中継基板６８０を介して接続されており、遊技制御基板６４０と演出制御基板６９０とが直接接続されない構成とされている。
演出制御基板６９０には、スロットマシン６０１の前面扉に配置された液晶表示器６５１（図１０７参照）、演出効果ＬＥＤ６５２、スピーカ６５３、６５４、リールＬＥＤ６５５及びシャッタモータ８１０、シャッタセンサ８１１、可動物用ＬＥＤ８８１、可動物用モータ８０５、可動物用センサ８２９等の電気部品が接続されており、これら電気部品は、演出制御基板６９０に搭載された後述のサブ制御部６９１による制御に基づいて駆動されるようになっている。
演出制御基板６９０には、メイン制御部６４１と同様にＣＰＵ６９１ａ、ＲＯＭ６９１ｂ、ＲＡＭ６９１ｃ、Ｉ／Ｏポート６９１ｄを備えたマイクロコンピュータにて構成され、演出の制御を行うサブ制御部６９１、演出制御基板６９０に接続された液晶表示器６５１の駆動制御を行う液晶駆動回路６９２、演出効果ＬＥＤ６５２、リールＬＥＤ６５５、可動物用ＬＥＤ８８１の駆動制御を行うＬＥＤ駆動回路６９３、スピーカ６５３、６５４からの音声出力制御を行う音声出力回路６９４、電源投入時またはＣＰＵ６９１ａからの初期化命令が入力されないときにＣＰＵ６９１ａにリセット信号を与えるリセット回路６９５、シャッタセンサ８１１、可動物用センサ８２９やスイッチ等のスイッチ類から入力された検出信号を検出するスイッチ検出回路６９６、シャッタモータ８１０及び可動物用モータ８０５の駆動制御を行うモータ駆動回路６９７やその他の回路等、が搭載されており、ＣＰＵ６９１ａは、遊技制御基板６４０から送信されるコマンドを受けて、演出を行うための各種の制御を行うとともに、演出制御基板６９０に搭載された制御回路の各部を直接的または間接的に制御する。
次に、メイン制御部６４１により実行される内部抽選の処理について説明する。スタートスイッチ６０７がオンしたタイミングで、サンプリング回路６４３が乱数発生回路６４２によってカウントされている数値（乱数）を取得（抽出）する。サンプリング回路６４３は、乱数として取得した数値をメイン制御部６４１におけるＣＰＵ６４１ａに出力する。
メイン制御部６４１におけるＣＰＵ６４１ａは、サンプリング回路６４３から取得した数値を、ＲＯＭ６４１ｂに格納されている内部抽選用のテーブルにおける役（小役・再遊技役・特別役など）毎に設定された判定値と比較することによって、小役・再遊技役・特別役に当選したか否かを判定する。また、内部抽選用のテーブルとして、設定値・遊技状態（通常遊技状態、レギュラーボーナス）に応じてメダルの払出率が変わるように複数のテーブルが設けられている。例えば、内部抽選用のテーブルには、小役（チェリー、ベル）・再遊技役（リプレイ）・特別役（レギュラーボーナス、ビッグボーナス）・はずれのそれぞれに対して複数の判定値が設定される。また、例えば、リセット／設定スイッチ６３８によって設定可能な設定値として「１」から「６」が設けられている場合に、設定値の数字が大きいほどメダルの払出率が変わるように判定値が割り振られたテーブルが用いられる。また、遊技状態が通常遊技状態の場合には、小役・再遊技役・特別役のいずれも当選可能となるように各々の役およびはずれに判定値が割り振られたテーブルが用いられ、遊技状態がレギュラーボーナスの場合には、小役のみ当選可能となるように小役およびはずれに判定値が割り振られたテーブル（再遊技役・特別役には判定値が割り振られていないテーブル）が用いられる。なお、上記のテーブルの判定値の設定は一例であって、そのような判定値の設定に限られるわけではない。本実施例では、賭数として、通常遊技状態においては「３」、レギュラーボーナスにおいては「１」しか遊技者は設定することができないこととされているが、通常遊技状態・レギュラーボーナスのいずれの遊技状態においても、賭数として、「１」〜「３」のいずれも遊技者が設定可能とすることも可能であり、この場合、同一の設定値であっても賭数に応じて小役・再遊技役・特別役の当選確率の異なる複数の内部抽選用のテーブルを用意し、賭数に対応したテーブルを用いて内部抽選を行うようにしてもよい。
上述したように、本実施例のスロットマシン６０１は、設定値に応じてメダルの払出率が変わるものであり、内部抽選の当選確率は、設定値に応じて定まるものとなる。
本実施例のスロットマシン６０１は、前述のように遊技状態に応じて設定可能な賭数の規定数が定められており、遊技状態に応じて定められた規定数の賭数が設定されたことを条件にゲームを開始させることが可能となる。本実施例では、遊技状態として、レギュラーボーナス、通常遊技状態があり、このうちレギュラーボーナスに対応する賭数の規定数として１が定められており、通常遊技状態に対応する賭数の規定数として３が定められている。このため、遊技状態がレギュラーボーナスにあるときには、賭数として１が設定されるとゲームを開始させることが可能となり、遊技状態が通常遊技状態にあるときには、賭数として３が設定されるとゲームを開始させることが可能となる。尚、本実施例では、遊技状態に応じた規定数の賭数が設定された時点で、全ての入賞ラインＬ１〜Ｌ５が有効化されるようになっており、遊技状態に応じた規定数が１であれば、賭数として１が設定された時点で全ての入賞ラインＬ１〜Ｌ５が有効化され、遊技状態に応じた規定数が３であれば、賭数として３が設定された時点で全ての入賞ラインＬ１〜Ｌ５が有効化されることとなる。
本実施例のスロットマシン６０１は、全てのリール６０２Ｌ、６０２Ｃ、６０２Ｒが停止した際に、有効化された入賞ライン（本実施例の場合、常に全ての入賞ラインが有効化されるため、以下では、有効化された入賞ラインを単に入賞ラインと呼ぶ）上に役と呼ばれる図柄の組み合わせが揃うと入賞となる。入賞となる役の種類は、遊技状態に応じて定められているが、大きく分けて、メダルの払い出しを伴う小役と、賭数の設定を必要とせずに次のゲームを開始可能となる再遊技役と、遊技状態の移行を伴う特別役と、がある。以下では、小役と再遊技役をまとめて一般役とも呼ぶ。遊技状態に応じて定められた各役の入賞が発生するためには、内部抽選に当選して、当該役の当選フラグがＲＡＭ６４１ｃに設定されている必要がある。
尚、これら各役の当選フラグのうち、小役及び再遊技役の当選フラグは、当該フラグが設定されたゲームにおいてのみ有効とされ、次のゲームでは無効となるが、特別役の当選フラグは、当該フラグにより許容された役の組み合わせが揃うまで有効とされ、許容された役の組み合わせが揃ったゲームにおいて無効となる。すなわち特別役の当選フラグが一度当選すると、たとえ、当該フラグにより許容された役の組み合わせを揃えることができなかった場合にも、その当選フラグは無効とされずに、次のゲームへ持ち越されることとなる。このように、本発明によるスロットマシン６０１において、入賞用事前決定手段により特定入賞の発生を許容する旨が決定され、特定入賞表示結果が入賞用可変表示部に導出されなかったときに、当該特定入賞の発生を許容する旨の決定を次ゲーム以降に持ち越す持越手段を備えている。そのように構成された場合には、特定入賞表示結果が入賞用可変表示部に導出されなかったときであっても、当該特定入賞の発生を許容する旨の決定を次ゲーム以降に持ち越され、遊技者に損失を与えることを防ぐことができる。
このスロットマシン６０１における役としては、特別役としてビッグボーナス、レギュラーボーナスが、小役としてチェリー、ベルが、再遊技役としてリプレイが定められている。また、スロットマシン６０１における役の組み合わせとしては、ビッグボーナス＋チェリー、レギュラーボーナス＋チェリーが定められている。すなわち、役及び役の組み合わせの合計は７となっている。
本実施例のスロットマシン６０１においては、遊技状態が、通常遊技状態であるか、レギュラーボーナスであるか、によって抽選の対象となる役及び役の組み合わせが異なる。更に遊技状態が通常遊技状態である場合には、いずれかの特別役の持ち越し中か否か（特別役の当選フラグにいずれかの特別役が当選した旨が既に設定されているか否か）によっても抽選の対象となる役及び役の組み合わせが異なる。本実施例では、遊技状態に応じた状態番号が割り当てられており、内部抽選を行う際に、現在の遊技状態に応じた状態番号を設定し、この状態番号に応じて抽選対象となる役を特定することが可能となる。具体的には、通常遊技状態においていずれの特別役も持ち越されていない場合には、状態番号として「０」が設定され、通常遊技状態においていずれかの特別役が持ち越されている場合には、状態番号として「１」が設定され、レギュラーボーナスである場合には、状態番号として「２」が設定されるようになっている。
遊技状態が通常遊技状態であり、いずれの特別役も持ち越されていない状態、すなわち状態番号として「０」が設定されている場合には、ビッグボーナス、レギュラーボーナス、ビッグボーナス＋チェリー、レギュラーボーナス＋チェリー、リプレイ、チェリー、ベル、すなわち全ての役及び役の組み合わせが内部抽選の対象となる。また、遊技状態が通常遊技状態であり、いずれかの特別役が持ち越されている状態、すなわち状態番号として「１」が設定されている場合には、リプレイ、チェリー、ベルの役及び役の組み合わせが内部抽選の対象となる。また、遊技状態がレギュラーボーナス、すなわち状態番号として「２」が設定されている場合には、チェリー、ベルの役及び役の組み合わせが内部抽選の対象となる。
チェリーは、いずれの遊技状態においても左リールについて入賞ラインのいずれかに「チェリー」の図柄が導出されたときに入賞となり、通常遊技状態においては２枚のメダルが払い出され、レギュラーボーナスにおいては１５枚のメダルが払い出される。尚、「チェリー」の図柄が左リールの上段または下段に停止した場合には、入賞ラインＬ２、Ｌ４または入賞ラインＬ３、Ｌ５の２本の入賞ラインにチェリーの組み合わせが揃うこととなり、２本の入賞ライン上でチェリーに入賞したこととなるので、通常遊技状態においては４枚のメダルが払い出されることとなるが、レギュラーボーナスでは、２本の入賞ライン上でチェリーに入賞しても、１ゲームにおいて払い出されるメダル枚数の上限が１５枚に設定されているため、１５枚のみメダルが払い出されることとなる。ベルは、いずれの遊技状態においても入賞ラインのいずれかに「ベル−ベル−ベル」の組み合わせが揃ったときに入賞となり、通常遊技状態においては８枚のメダルが払い出され、レギュラーボーナスにおいては１５枚のメダルが払い出される。
リプレイは、通常遊技状態において入賞ラインのいずれかに「リプレイ−リプレイ−リプレイ」の組み合わせが揃ったときに入賞となる。リプレイ入賞したときには、メダルの払い出しはないが次のゲームを改めて賭数を設定することなく開始できるので、次のゲームで設定不要となった賭数（レギュラーボーナスではリプレイ入賞しないので必ず３）に対応した３枚のメダルが払い出されるのと実質的には同じこととなる。
レギュラーボーナスは、通常遊技状態において入賞ラインのいずれかに「赤７−赤７−ＢＡＲ」の組み合わせが揃ったときに入賞となる。レギュラーボーナス入賞すると、遊技状態が通常遊技状態からレギュラーボーナスに移行する。レギュラーボーナスは、１２ゲームを消化したとき、または８ゲーム入賞（役の種類は、いずれでも可）したとき、のいずれか早いほうで終了する。遊技状態がレギュラーボーナスにある間は、レギュラーボーナス中フラグがＲＡＭ６４１ｃに設定される。
ビッグボーナスは、通常遊技状態において入賞ラインのいずれかに「赤７−赤７−赤７」の組み合わせが揃ったときに入賞となる。ビッグボーナス入賞すると、遊技状態がビッグボーナスに移行する。ビッグボーナスに移行すると、ビッグボーナスへの移行と同時にレギュラーボーナスに移行し、レギュラーボーナスが終了した際に、ビッグボーナスが終了していなければ、再度レギュラーボーナスに移行し、ビッグボーナスが終了するまで繰り返しレギュラーボーナスに制御される。すなわちビッグボーナス中は、常にレギュラーボーナスに制御されることとなる。そして、ビッグボーナスは、当該ビッグボーナス中において遊技者に払い出したメダルの総数が４６５枚を超えたときに終了する。この際、レギュラーボーナスの終了条件が成立しているか否かに関わらずレギュラーボーナスも終了する。遊技状態がビッグボーナスにある間は、ビッグボーナス中フラグがＲＡＭ６４１ｃに設定される。
なお、前述したレギュラーボーナス、ビッグボーナスをまとめて、単に「ボーナス」と呼ぶ場合がある。
なお、図１０７におけるリール６０１Ｌ，６０１Ｃ，６０１Ｒにおいて、白抜き７の図柄のみ描かれているが、図示を省略しているだけで、実際にはリール６０１Ｌ，６０１Ｃ，６０１Ｒにおける点線囲いの部分にも図柄が描かれている。
本実施例のスロットマシン６０１では、内部抽選で小役、再遊技役または特別役（ボーナス）に当選している可能性があること（内部抽選に当選して小役、再遊技役または特別役の当選フラグがＲＡＭ６４１ｃに設定されている状態である可能性があること）を示唆する示唆演出が演出部材（液晶表示器６５１、液晶表示器６５１の左右側の可動役物６７５Ｌ，６７５Ｒなど）を用いて実行される。特に、内部抽選処理により、特別役の発生を許容する旨を決定された（内部抽選に当選して特別役の当選フラグがＲＡＭ６４１ｃに設定されている状態）ことにもとづいて、ＣＰＵ６９１ａは、液晶表示器６５１の表示画面に表示される左・中・右の図柄Ｚ１〜Ｚ３の停止図柄の組み合わせとして特定表示結果（例えば「７・７・７」が揃うこと）となるように示唆演出を実行する。
なお、遊技者によって有利な遊技状態としては、上記のビッグボーナスやレギュラーボーナスに限らず、例えば、リールの導出条件（例えば停止順や停止タイミング）が満たされることを条件に発生する報知対象入賞の導出条件を満たす操作手順が報知される遊技状態（いわゆるアシストタイム（ＡＴ））や、少なくともいずれか１つのリールの引込範囲を制限することで、ストップスイッチ６０６Ｌ、６０６Ｃ、６０６Ｒが操作された際に表示されている図柄が停止しやすいように制御し、遊技者が目押しを行うことで入賞図柄の組合せを導出させることが可能となるチャレンジタイム（ＣＴ）、特定の入賞（例えばリプレイ入賞やシングルボーナス入賞等）の発生が許容される確率が高まる遊技状態（いわゆるリプレイタイム（ＲＴ）や集中状態）等、さらには、これらを組み合わせた遊技状態（例えばアシストタイムとリプレイタイムを組み合わせたＡＲＴ）などを搭載してもよく、示唆演出手段は、これらの遊技状態に移行する移行条件が成立していることにもとづいて特定表示結果となるように示唆演出を行ってもよい。
また、移行条件が成立している遊技状態の種類に応じて特定表示結果の種類を異なるようにしてもよい。（例えば、内部抽選により特別役としてビッグボーナスが当選したことにもとづいて「７・７・７」または「３・３・３」が揃い、内部抽選により特別役としてレギュラーボーナスが当選したことにもとづいて「３・３・３」が揃い、リプレイタイム（ＲＴ）に移行する移行条件が成立していることにもとづいて「１・１・１」が揃う。）
なお、上記に示した実施の形態では、以下の（１）〜（３３）に示すような遊技機の特徴的構成も示されている。
（１）遊技機は、遊技媒体（例えば、遊技球）を用いて遊技者が所定の遊技を行うことが可能であり、所定の払出条件が成立したこと（例えば、遊技球が入賞口に入賞したこと）にもとづいて遊技媒体を払い出す遊技機であって、遊技の進行を制御する遊技制御用マイクロコンピュータ（例えば、遊技制御用マイクロコンピュータ５６０）と、遊技媒体の払い出しを行う払出手段（例えば、球払出装置９７）と、払出手段を制御する払出制御用マイクロコンピュータ（例えば、払出制御用マイクロコンピュータ３７０）と、を備え、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとは、シリアル通信で信号を入出力し（例えば、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０とは、それぞれシリアル通信回路５１１，３８０を内蔵し、図４１に示す払出制御コマンドをシリアル通信で送受信する）、遊技制御用マイクロコンピュータは、所定期間（例えば、１秒）が経過したか否かを判定する所定期間判定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３１３を実行する部分）と、払出制御用マイクロコンピュータとの通信接続状態を確認するための接続確認信号（例えば、接続確認コマンド）を、所定期間判定手段によって所定期間が経過したと判定される毎に払出制御用マイクロコンピュータに出力する接続確認信号出力手段（例えば、遊技制御用マイクロコンピュータ５６０においてステップＳ５２３１３でＹと判定した後にステップＳ５２１１を実行する部分）と、所定の払出条件が成立したこと（例えば、遊技球が入賞口に入賞したこと）にもとづいて、払い出すべき景品としての景品遊技媒体の数（例えば、賞球個数）を特定可能な払出数データ（例えば、賞球コマンド出力カウンタのカウント値）を記憶する払出数記憶手段（例えば、賞球コマンド出力カウンタ）と、払出数記憶手段に記憶された払出数データにもとづいて、払い出すべき景品遊技媒体の数を特定可能な払出数信号（例えば、賞球個数コマンド）を払出制御用マイクロコンピュータに出力する払出数信号出力手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３０５を実行する部分）と、払出数信号出力手段によって払出数信号が出力されたことにもとづいて、接続確認信号出力手段による接続確認信号の出力を停止する停止手段（例えば、遊技制御用マイクロコンピュータ５６０において、賞球送信処理２のステップＳ５２３０５で賞球個数コマンドを送信した後に、接続確認コマンドを送信する賞球送信処理１に移行せずに賞球受領確認処理に移行（ステップＳ５２３０６参照）することによって、接続確認コマンドの送信を停止する部分。例えば、遊技制御用マイクロコンピュータ５６０は、図６１に示す賞球送信処理１においてのみ接続確認コマンドを送信する処理（ステップＳ５２１１参照）を行い、賞球個数コマンド送信後に移行される図６４に示す賞球受領確認処理では接続確認コマンドを送信する処理を行わない。）と、を含み、払出制御用マイクロコンピュータは、接続確認信号出力手段が出力した接続確認信号を入力したことにもとづいて応答信号（例えば、接続ＯＫコマンド）を遊技制御用マイクロコンピュータに出力する応答信号出力手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７４１５，Ｓ７４２０８を実行する部分）と、払出数信号出力手段により出力された払出数信号で特定される数の未払出の景品遊技媒体を払出手段を駆動制御して払い出させる払出制御を実行する遊技媒体払出制御手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５１１３の処理が実行されて払出モータ２８９が起動され、ステップＳ７５６の払出モータ制御処理が実行される部分）と、を含み、応答信号出力手段は、遊技制御用マイクロコンピュータが制御状態を認識可能な態様で応答信号を遊技制御用マイクロコンピュータに出力し（例えば、払出制御用マイクロコンピュータ３７０は、ステップＳ７４１４，Ｓ７４２０７の処理を実行して、図４５に示すように接続ＯＫコマンドの下位４ビットに賞球エラーや満タンエラー、球切れエラー、払出個数異常エラーをセットして送信する）、遊技制御用マイクロコンピュータは、さらに、払出制御の実行を終了したときに、払出数記憶手段に払出数データが記憶されているか否かを判定する払出数データ判定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２５０３でＹと判定されステップＳ５２５０４が実行されて賞球送信処理２に移行したときにステップＳ５２３０１を実行する部分）と、を含み、払出数信号出力手段は、払出数データ判定手段によって払出数記憶手段に払出数データが記憶されていると判定されたときに、当該払出数記憶手段に記憶された払出数データにもとづいて、新たな払出数信号を払出制御用マイクロコンピュータに出力し（例えば、遊技制御用マイクロコンピュータ５６０は、ステップＳ５２３０１でＹと判定したことにもとづいてステップＳ５２３０５を実行して新たな賞球個数コマンドを送信する）、接続確認信号出力手段は、払出数データ判定手段によって払出数記憶手段に払出数データが記憶されていないと判定されたときに、所定期間判定手段により所定期間が経過したと判定されたことにもとづいて、新たな接続確認信号を払出制御用マイクロコンピュータに出力する（例えば、遊技制御用マイクロコンピュータ５６０は、ステップＳ５２３０１でＮと判定した後にステップＳ５２３１３でＹとなって賞球送信処理１に移行し、ステップＳ５２１１を実行して新たな接続確認コマンドを送信する）ように構成されて入れてよい。そのような構成によれば、シリアル通信方式を用いることにより、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの配線の取り回しの容易化を図ることができる。また、払出制御用マイクロコンピュータが接続確認信号の入力にもとづいて定期的に出力する応答信号に制御状態を乗せることにより、制御状態信号（制御状態が付加された応答信号）を出力することができるため、制御状態信号の出力タイミングを考慮することなく制御状態信号の取りこぼし等の発生を防止することができ、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの間の通信を確実に行うことができる。
（２）所定期間判定手段は、所定期間を計測するための計測タイマ（例えば、賞球プロセスタイマ）を用いて所定期間が経過したか否かを判定し（例えば、遊技制御用マイクロコンピュータ５６０は、ステップＳ５２２６で賞球プロセスタイマに接続確認時間１（１秒）をセットした後、ステップＳ５２３１３の処理を実行する）、遊技制御用マイクロコンピュータは、払出制御の実行を終了したときに、計測タイマに所定期間を再設定して当該計測タイマによる計測制御を開始する計測タイマ開始手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２５０５で賞球プロセスタイマに接続確認時間１（１秒）をセットした後、賞球送信処理２に移行してステップＳ５２３１３の計測を開始する部分）を含み、接続確認信号出力手段は、払出数データ判定手段によって払出数記憶手段に払出数データが記憶されていないと判定されたときに、計測タイマ開始手段によって再設定された計測タイマがタイムアウトしたことにもとづいて、新たな接続確認信号を払出制御用マイクロコンピュータに出力する（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３１３でＹとなったときに、賞球送信処理１に移行してステップＳ５２１１を実行する）ように構成されていてもよい。そのような構成によれば、払出制御の実行の終了後に新たな接続確認信号を出力するまでの間にインターバル期間を設けることができ、払出制御の実行の終了時における処理が集中して新たな接続確認信号の取りこぼし等が発生することを防止することができる。
（３）払出数信号出力手段は、接続確認信号出力手段による接続確認信号の出力タイミングにかかわらず、所定の払出条件が成立したことにもとづいて、払出数信号を払出制御用マイクロコンピュータに出力し（例えば、遊技制御用マイクロコンピュータ５６０は、接続確認コマンドの送信タイミングとは関係なく、ステップＳ５２３０１でＹのときにステップＳ５２３０５を実行する）、遊技媒体払出制御手段は、払出数信号出力手段が出力した払出数信号を入力したことにもとづいて、払出制御の実行を開始し（例えば、払出制御用マイクロコンピュータ３７０は、ステップＳ７４２１４，Ｓ７４３１９で賞球個数コマンドで指定された賞球個数を未払出個数カウンタにセットして、ステップＳ７５１０９で未払出個数カウンタの値が０でないことにもとづいてステップＳ７５１１３の処理が実行されて払出モータ２８９が起動される）、払出制御用マイクロコンピュータは、払出数信号出力手段が出力した払出数信号を入力したことにもとづいて、当該払出数信号を入力したことを示す受付信号（例えば、賞球個数受付コマンド）を遊技制御用マイクロコンピュータに出力する受付信号出力手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７４２１５，Ｓ７４３２０を実行する部分）と、払出制御の実行中に、払出制御の実行中であることを示す払出中信号（例えば賞球準備中コマンド）を、所定の払出中信号出力期間（例えば、１秒）毎に遊技制御用マイクロコンピュータに出力する払出中信号出力手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７４２２２，Ｓ７４３１３，Ｓ７４４１３を実行する部分）と、払出制御の実行を終了すると、払出制御の実行を終了したことを示す払出終了信号（例えば、賞球終了コマンド）を遊技制御用マイクロコンピュータに出力する払出終了信号出力手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７４４１７を実行する部分）と、を含み、払出中信号出力手段は、遊技制御用マイクロコンピュータが制御状態を認識可能な態様で払出中信号を遊技制御用マイクロコンピュータに出力し（例えば、払出制御用マイクロコンピュータ３７０は、ステップＳ７４２２１，Ｓ７４３１２，Ｓ７４４１２の処理を実行して、図４５に示すように賞球準備中コマンドの下位４ビットに賞球エラーや満タンエラー、球切れエラー、払出個数異常エラーをセットして送信する）、停止手段は、受付信号出力手段により受付信号が出力されたことにもとづいて、接続確認信号出力手段による接続確認信号の出力を停止させ（例えば、遊技制御用マイクロコンピュータ５６０は、ステップＳ５２４０３でＹと判定したことにもとづいて、接続確認コマンドを送信する賞球送信処理１に移行せずにステップＳ５２４０５を実行して賞球終了確認処理に移行する）、計測タイマ開始手段は、払出終了信号出力手段によって払出終了信号が出力されたことにもとづいて、計測タイマに所定期間を再設定して当該計測タイマによる計測制御を開始する（例えば、遊技制御用マイクロコンピュータ５６０は、ステップＳ５２５０３でＹと判定したことにもとづいて、ステップＳ５２５０５で賞球プロセスタイマに接続確認時間１（１秒）をセットした後、賞球送信処理２に移行してステップＳ５２３１３の計測を開始する）ように構成されていてもよい。そのような構成によれば、払出制御の実行中は無駄に接続確認信号の出力制御を行わないようにすることによって、遊技制御用マイクロコンピュータの制御負担を軽減することができる。また、払出制御の実行中であっても、払出中信号に制御状態を乗せることにより制御状態信号を出力することができるため、遊技制御用マイクロコンピュータ側で制御状態を認識することができる。
（４）遊技制御用マイクロコンピュータは、応答信号出力手段によって出力された応答信号で示される制御状態にもとづいて、所定のエラーが発生しているか否かを判定するエラー判定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３０２を実行する部分）を含み、払出数信号出力手段は、エラー判定手段によって所定のエラーが発生していないと判定されたことを条件として、払出数信号を払出制御用マイクロコンピュータに出力する（例えば、遊技制御用マイクロコンピュータ５６０は、ステップＳ５２３０２でＹと判定したときにステップＳ５２３０５を実行して賞球個数コマンドを送信する）ように構成されていてもよい。そのような構成によれば、エラー状態となっていて正常に払出制御を行えない場合に払出数信号を出力してしまう不都合を防止することができる。
（５）払出数信号出力手段は、払出終了信号出力手段によって出力された払出終了信号を入力した後、払出数データ判定手段によって払出数記憶手段に払出数データが記憶されていると判定されたときに、エラー判定手段による判定にかかわらず、新たな払出数信号を払出制御用マイクロコンピュータに出力する（例えば、遊技制御用マイクロコンピュータ５６０は、ステップＳ５２５０３でＹと判定して賞球送信処理２に移行した後、ステップＳ５２３０１でＹと判定したことにもとづいて、ステップＳ５２３０５の処理を実行して賞球個数コマンドを送信する）ように構成されていてもよい。そのような構成によれば、払出制御の実行処理の迅速化を図ることができる。
（６）遊技制御用マイクロコンピュータは、所定期間よりも長い特定期間（例えば、接続確認時間２（１０秒））が経過したか否かを判定する特定期間判定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２１３で賞球プロセスタイマにセットされた接続確認時間２（１０秒）にもとづいてステップＳ５２２７を実行する部分）と、接続確認信号を出力した後、応答信号を入力したか否かを判定する応答信号判定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２２３を実行する部分）を含み、接続確認信号出力手段は、応答信号判定手段によって応答信号を入力していないと判定されると、接続確認信号を特定期間判定手段によって特定期間が経過したと判定される毎に払出制御用マイクロコンピュータに出力する制御に切り替える（例えば、遊技制御用マイクロコンピュータ５６０は、ステップＳ５２２３でＹと判定されなければ、ステップＳ５２２７でＹと判定したことにもとづいて賞球送信処理１に移行してステップＳ５２１１を実行する）ように構成されていてもよい。そのような構成によれば、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの間の通信状態が不安定な状態では、接続確認信号を出力するまでのインターバル期間を長くすることによって、接続確認信号の出力処理を無駄に実行する頻度を低減し、無駄な処理負担を軽減することができる。
（７）遊技機は、所定の演出装置（例えば、演出表示装置９）を制御する演出制御用マイクロコンピュータ（例えば、演出制御用マイクロコンピュータ１００）を備え、応答信号出力手段は、所定のエラーが発生したときに、遊技制御用マイクロコンピュータが当該所定のエラーを認識可能な情報を、応答信号の特定ビットを異ならせることにより設定し（例えば、払出制御用マイクロコンピュータ３７０は、図４５に示すように、接続ＯＫコマンドのビット０〜ビット３を設定することによって、賞球エラー、満タンエラー、球切れエラー、および払出個数異常エラーを設定する）、当該設定がなされた応答信号を遊技制御用マイクロコンピュータに出力し（例えば、払出制御用マイクロコンピュータ３７０は、ステップＳ７４１４，Ｓ７４２０７を実行してステップＳ７５１５，Ｓ７４２０８を実行する）、遊技制御用マイクロコンピュータは、応答信号出力手段により出力された応答信号を入力したときに、当該応答信号に設定された所定のエラーを認識可能な情報をそのまま設定した報知用エラー信号（例えば、枠状態表示コマンド）を演出制御用マイクロコンピュータに出力する報知用エラー信号出力手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ３９８を実行する部分）を含み、演出制御用マイクロコンピュータは、報知用エラー信号を入力したことにもとづいて、演出装置を制御して所定のエラーが発生したことを報知する異常報知手段（例えば、演出制御用マイクロコンピュータ１００におけるステップＳ６１４でＹと判定したときにステップＳ６１６，Ｓ６１８，Ｓ６２０，Ｓ６２２を実行する部分）を含むように構成されていてもよい。そのような構成によれば、演出装置を用いて所定のエラーが発生したことを報知することができるとともに、遊技制御用マイクロコンピュータの処理負担を軽減することができる。
（８）遊技機は、遊技媒体（例えば、遊技球）を用いて遊技者が所定の遊技を行うことが可能であり、所定の払出条件が成立したこと（例えば、遊技球が入賞口に入賞したこと）にもとづいて遊技媒体を払い出す遊技機であって、遊技の進行を制御する遊技制御用マイクロコンピュータ（例えば、遊技制御用マイクロコンピュータ５６０）と、遊技媒体の払い出しを行う払出手段（例えば、球払出装置９７）と、払出手段を制御する払出制御用マイクロコンピュータ（例えば、払出制御用マイクロコンピュータ３７０）と、を備え、遊技制御用マイクロコンピュータは、遊技による払出条件が成立したこと（例えば、遊技球が入賞口に入賞したこと）にもとづいて、払い出すべき景品としての景品遊技媒体の数（例えば、賞球個数）を特定可能な払出数データ（例えば、賞球コマンド出力カウンタのカウント値）を記憶する払出数記憶手段（例えば、賞球コマンド出力カウンタ）と、払出数記憶手段に記憶された払出数データにもとづいて、払い出すべき景品遊技媒体の数を特定可能な払出数信号（例えば、賞球個数コマンド）を払出制御用マイクロコンピュータに出力する払出数信号出力手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３０５を実行する部分）と、を含み、払出制御用マイクロコンピュータは、少なくとも、払出数信号出力手段により出力された払出数信号で特定される数の未払出の景品遊技媒体を払出手段を駆動制御して払い出させる払出制御を実行する遊技媒体払出制御手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５１１３の処理が実行されて払出モータ２８９が起動され、ステップＳ７５６の払出モータ制御処理が実行される部分）と、少なくとも、払出数信号で特定される数を超えた払出過多数と払出数信号で特定される数に満たなかった払出不足数とを示すデータ（例えば、払出個数異常カウンタのカウント値）を累積的に更新する累積更新手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５０３，Ｓ７５３２０，Ｓ７５３２５，Ｓ７５３３５を実行する部分）と、累積更新手段によって更新されたデータが特定値（例えば、所定の払出個数異常エラー判定値（例えば、２０００））となると、遊技媒体払出制御手段による払出制御の実行を停止させて払出停止状態に制御する払出停止手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５０５，Ｓ７５３２２，Ｓ７７２６で払出個数異常エラー指定ビットをセットした後、ステップＳ７５１０１でＮと判定して払出動作を行わないように制御する部分）と、を含むように構成されていてもよい。そのような構成によれば、各々の払出制御について判断するのではなく、累積的に更新されたデータにもとづいて異常な状況下で実行された払出制御を総合的に判断して払出制御の実行を停止させることができる。従って、不正に遊技媒体を払い出させる行為をより的確に防止することを可能とすることができる。
（９）累積更新手段は、所定基準数（例えば、２）以上の払出過多数または払出不足数が発生したときにデータを更新する（例えば、払出制御用マイクロコンピュータ３７０は、ステップＳ７５３１９でＹと判定したときにステップＳ７５３２０を実行する）ように構成されていてもよい。そのような構成によれば、必要以上に払出制御の実行を停止させてしまう不都合を防止することができる。
（１０）払出制御用マイクロコンピュータは、払出不足数が発生したときに払出手段を駆動制御して遊技媒体を１つだけ払い出させる再払出制御を実行する再払出制御手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５３１４〜Ｓ７５３３３を実行する部分）を含み、累積更新手段は、再払出制御手段による再払出制御が実行されても遊技媒体の払い出しを検出しなかった場合にはデータを更新する（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５３２５，Ｓ７５３３５を実行する部分）ように構成されていてもよい。そのような構成によれば、払出不足数が少ない場合でも適切にデータに反映させて払出制御の実行の停止を行うことができ、不正に遊技媒体を払い出させる行為を防止する不正対策をより強化することができる。
（１１）遊技機は、遊技機への電力供給が開始されたときに、払出停止状態を解除する払出停止状態解除手段（例えば、払出制御用マイクロコンピュータ３７０において、図８２のステップＳ７７０１，Ｓ７７０７に示すように、エラーフラグのうち払出個数異常エラー指定ビットについてはリセット処理を行わないようにすることによって、遊技機の電源リセットが行われない限り払出個数異常エラーを解除しないようにする部分）を備えるように構成されていてもよい。そのような構成によれば、払出停止状態を解除するためには遊技店員が異常状態を確認した上で解除操作を行わなければならないので、不正に払出停止状態を解除されて異常な状態のまま遊技を継続されてしまうことを防止することができる。
（１２）遊技機は、遊技機への電力供給が停止しても遊技制御用マイクロコンピュータにのみ所定期間電力供給が可能なバックアップ電源（例えば、電源基板において作成されるバックアップ電源）を備え、払出数記憶手段は、遊技機への電力供給が停止してもバックアップ電源により記憶内容を所定期間保持可能であり（例えば、遊技制御用マイクロコンピュータ５６０が備えるＲＡＭ５５は、その一部または全部が電源基板において作成されるバックアップ電源によってバックアップされている）、遊技制御用マイクロコンピュータは、払出停止状態に制御されているときには、遊技による払出条件が成立しても払出数信号出力手段による払出数信号の出力を禁止する払出数信号禁止手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３０２でＮと判定したときにはステップＳ５２３０５の処理を実行しないように制御する部分）を含むように構成されていてもよい。そのような構成によれば、不正行為によらない遊技機側に起因する異常により払出停止状態となったにもかかわらず払出数データがクリアされてしまう事態を防止することができ、遊技者に対して不利益が生じることを防止することができる。
（１３）遊技機は、所定の演出装置（例えば、演出表示装置９）を制御する演出制御用マイクロコンピュータ（例えば、演出制御用マイクロコンピュータ１００）を備え、払出制御用マイクロコンピュータは、払出停止手段によって払出停止状態に制御されたときに、所定のエラーが発生したことを示すエラー信号（例えば、エラー情報が設定された接続ＯＫコマンドや賞球準備中コマンド）を遊技制御用マイクロコンピュータに出力するエラー信号出力手段（例えば、払出制御用マイクロコンピュータ３７０において、図４５に示すように、接続ＯＫコマンドや賞球準備中コマンドのビット０〜ビット３を設定することによって、賞球エラー、満タンエラー、球切れエラー、および払出個数異常エラーを設定してステップＳ７４１５，Ｓ７４２０８，Ｓ７４２２２，Ｓ７４３１３，ＳＳ７４４１３を実行する部分）を含み、遊技制御用マイクロコンピュータは、エラー信号出力手段によりエラー信号が出力されたときに、所定のエラーが発生したことを報知するための報知用エラー信号（例えば、枠状態表示コマンド）を演出制御用マイクロコンピュータに出力する報知用エラー信号出力手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ３９８を実行する部分）を含み、演出制御用マイクロコンピュータは、報知用エラー信号を入力したことにもとづいて、演出装置を制御して所定のエラーが発生したことを報知する異常報知手段（例えば、演出制御用マイクロコンピュータ１００におけるステップＳ６１４でＹと判定したときにステップＳ６１６，Ｓ６１８，Ｓ６２０，Ｓ６２２を実行する部分）を含むように構成されていてもよい。そのような構成によれば、演出装置を用いて所定のエラーが発生したことを報知することができ、遊技店員に対して異常が発生したことを認識させることができる。
（１４）遊技機は、遊技媒体（例えば、遊技球）を用いて遊技者が所定の遊技を行うことが可能であり、所定の払出条件が成立したこと（例えば、球貸し要求があったこと）にもとづいて遊技媒体を払い出す遊技機であって、遊技媒体の払い出しを行う払出手段（例えば、球払出装置９７）と、払出手段を制御する制御用マイクロコンピュータ（例えば、払出制御用マイクロコンピュータ３７０）と、を備え、制御用マイクロコンピュータは、少なくとも、貸出要求による払出条件の成立にもとづく未払出の貸し遊技媒体を払出手段を駆動制御して払い出させる払出制御を実行する遊技媒体払出制御手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５１１３の処理が実行されて払出モータ２８９が起動され、ステップＳ７５６の払出モータ制御処理が実行される部分）と、少なくとも、貸出要求された数を超えた払出過多数と貸出要求された数に満たなかった払出不足数とを示すデータ（例えば、払出個数異常カウンタのカウント値）を累積的に更新する累積更新手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５０３，Ｓ７５３２０，Ｓ７５３２５，Ｓ７５３３５を実行する部分）と、累積更新手段によって更新されたデータが特定値（例えば、所定の払出個数異常エラー判定値（例えば、２０００））となると、遊技媒体払出制御手段による払出制御の実行を停止させて払出停止状態に制御する払出停止手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５０５，Ｓ７５３２２，Ｓ７７２６で払出個数異常エラー指定ビットをセットした後、ステップＳ７５１０１でＮと判定して払出動作を行わないように制御する部分）と、を含むように構成されていてもよい。そのような構成によれば、各々の払出制御について判断するのではなく、累積的に更新されたデータにもとづいて異常な状況下で実行された払出制御を総合的に判断して払出制御の実行を停止させることができる。従って、不正に遊技媒体を払い出させる行為をより的確に防止することを可能とすることができる。
（１５）遊技機は、遊技媒体（例えば、遊技球）を用いて遊技者が所定の遊技を行うことが可能であり、所定の払出条件が成立したこと（例えば、遊技球が入賞口に入賞したこと。球貸し要求があったこと。）にもとづいて遊技媒体を払い出す遊技機であって、遊技媒体の払い出しを行う払出手段（例えば、球払出装置９７）と、払出手段を制御する制御用マイクロコンピュータ（例えば、払出制御用マイクロコンピュータ３７０）と、を備え、制御用マイクロコンピュータは、払出条件の成立にもとづく未払出の遊技媒体を払出手段を駆動制御して払い出させる払出制御を実行する遊技媒体払出制御手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５１１３の処理が実行されて払出モータ２８９が起動され、ステップＳ７５６の払出モータ制御処理が実行される部分）と、払い出すべき数の未払出の遊技媒体を超えた払出過多数と払い出すべき数の未払出の遊技媒体に満たなかった払出不足数とを示すデータ（例えば、払出個数異常カウンタのカウント値）を累積的に更新する累積更新手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５０３，Ｓ７５３２０，Ｓ７５３２５，Ｓ７５３３５を実行する部分）と、累積更新手段によって更新されたデータが特定値（例えば、所定の払出個数異常エラー判定値（例えば、２０００））となると、遊技媒体払出制御手段による払出制御の実行を停止させて払出停止状態に制御する払出停止手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５０５，Ｓ７５３２２，Ｓ７７２６で払出個数異常エラー指定ビットをセットした後、ステップＳ７５１０１でＮと判定して払出動作を行わないように制御する部分）と、を含むように構成されていてもよい。そのような構成によれば、各々の払出制御について判断するのではなく、累積的に更新されたデータにもとづいて異常な状況下で実行された払出制御を総合的に判断して払出制御の実行を停止させることができる。従って、不正に遊技媒体を払い出させる行為をより的確に防止することを可能とすることができる。
（１６）遊技機は、遊技媒体（例えば、遊技球）を用いて遊技者が所定の遊技を行うことが可能であり、所定の払出条件が成立したこと（例えば、遊技球が入賞口に入賞したこと）にもとづいて遊技媒体を払い出す遊技機であって、遊技の進行を制御する遊技制御用マイクロコンピュータ（例えば、遊技制御用マイクロコンピュータ５６０）と、遊技媒体の払い出しを行う払出手段（例えば、球払出装置９７）と、払出手段を制御する払出制御用マイクロコンピュータ（例えば、払出制御用マイクロコンピュータ３７０）と、遊技による払出条件の成立（例えば、遊技球が入賞口に入賞したこと）にもとづく景品としての景品遊技媒体の払い出し（例えば、賞球払出）を検出し、払出制御用マイクロコンピュータに検出信号を出力する払出検出手段（例えば、払出個数カウントスイッチ３０１）と、を備え、遊技制御用マイクロコンピュータは、遊技による払出条件が成立したこと（例えば、遊技球が入賞口に入賞したこと）にもとづいて、払い出すべき景品遊技媒体の数（例えば、賞球個数）を特定可能な払出数データ（例えば、賞球コマンド出力カウンタのカウント値）を記憶する払出数記憶手段（例えば、賞球コマンド出力カウンタ）と、払出数記憶手段に記憶された払出数データにもとづいて、払い出すべき景品遊技媒体の数を特定可能な払出数信号（例えば、賞球個数コマンド）を払出制御用マイクロコンピュータに出力する払出数信号出力手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３０５を実行する部分）と、払出数信号が出力されるタイミングで、払い出すべき景品遊技媒体の数を示す第１データ（例えば、賞球個数カウンタのカウント値）を更新する更新手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３０８を実行する部分）と、を含み、払出制御用マイクロコンピュータは、払出検出手段から検出信号が所定回数（例えば、賞球情報出力判定値（１０回））入力されたことにもとづいて、遊技制御用マイクロコンピュータに対して景品遊技媒体の払い出しの検出を示す遊技媒体計数信号（例えば、賞球情報）を出力する計数信号出力手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７９１４を実行する部分）と、少なくとも、払出数信号出力手段により出力された払出数信号で特定される数の未払出の景品遊技媒体を払出手段を駆動制御して払い出させる払出制御を実行する遊技媒体払出制御手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５１１３の処理が実行されて払出モータ２８９が起動され、ステップＳ７５６の払出モータ制御処理が実行される部分）と、少なくとも、払出数信号で特定される数を超えた払出過多数と払出数信号で特定される数に満たなかった払出不足数とを示す第２データ（例えば、払出個数異常カウンタのカウント値）を累積的に更新する累積更新手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５０３，Ｓ７５３２０，Ｓ７５３２５，Ｓ７５３３５を実行する部分）と、累積更新手段によって更新された第２データが特定値（例えば、所定の払出個数異常エラー判定値（例えば、２０００））となると、遊技媒体払出制御手段による払出制御の実行を停止させて払出停止状態に制御する払出停止手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５０５，Ｓ７５３２２，Ｓ７７２６で払出個数異常エラー指定ビットをセットした後、ステップＳ７５１０１でＮと判定して払出動作を行わないように制御する部分）と、を含み、遊技制御用マイクロコンピュータは、さらに、計数信号出力手段によって遊技媒体計数信号が出力されたことにもとづいて、第１データを逆方向に更新する逆更新手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５３１１を実行する部分）と、第１データが所定の閾値（例えば、賞球不足判定値（５０１）。賞球過剰判定値（０））となったことにもとづいて異常状態であると判定する異常状態判定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３０９，Ｓ５３１２を実行する部分）と、を含むように構成されていてもよい。そのような構成によれば、各々の払出制御について判断するのではなく、累積的に更新された第２データにもとづいて異常な状況下で実行された払出制御を総合的に判断して払出制御の実行を停止させることができる。従って、不正に遊技媒体を払い出させる行為をより的確に防止することを可能とすることができる。また、遊技制御用マイクロコンピュータ側でも第１データにもとづいて異常状態を判定できるので、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの双方で異常状態を検出することができる。従って、不正に遊技媒体を払い出させる行為を防止する不正対策をより強固なものとすることができる。
（１７）遊技機は、遊技媒体（例えば、遊技球）を用いて遊技者が所定の遊技を行うことが可能であり、所定の払出条件が成立したこと（例えば、遊技球が入賞口に入賞したこと。球貸し要求があったこと。）にもとづいて遊技媒体を払い出す遊技機であって、遊技の進行を制御する遊技制御用マイクロコンピュータ（例えば、遊技制御用マイクロコンピュータ５６０）と、遊技媒体の払い出しを行う払出手段（例えば、球払出装置９７）と、払出手段を制御する払出制御用マイクロコンピュータ（例えば、払出制御用マイクロコンピュータ３７０）と、遊技による払出条件の成立（例えば、遊技球が入賞口に入賞したこと）にもとづく景品としての景品遊技媒体の払い出し（例えば、賞球払出）と、貸出要求による払出条件の成立（例えば、球貸し要求があったこと）にもとづく貸し遊技媒体の払い出し（例えば、球貸し払出）とを検出し、払出制御用マイクロコンピュータに検出信号を出力する払出検出手段（例えば、払出個数カウントスイッチ３０１）と、を備え、遊技制御用マイクロコンピュータは、遊技による払出条件が成立したこと（例えば、遊技球が入賞口に入賞したこと）にもとづいて、払い出すべき景品遊技媒体の数（例えば、賞球個数）を特定可能な払出数データ（例えば、賞球コマンド出力カウンタのカウント値）を記憶する払出数記憶手段（例えば、賞球コマンド出力カウンタ）と、払出数記憶手段に記憶された払出数データにもとづいて、払い出すべき景品遊技媒体の数を特定可能な払出数信号（例えば、賞球個数コマンド）を払出制御用マイクロコンピュータに出力する払出数信号出力手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３０５を実行する部分）と、払出数信号が出力されるタイミングで、払い出すべき景品遊技媒体の数を示す第１データ（例えば、賞球個数カウンタのカウント値）を更新する更新手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３０８を実行する部分）と、を含み、払出制御用マイクロコンピュータは、払出検出手段から入力された検出信号が景品遊技媒体と貸し遊技媒体とのいずれの払い出しによるものかを判定する払出判定手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７９０２，Ｓ７９０３を実行する部分）と、払出判定手段により検出信号が景品遊技媒体の払い出しによるものと所定回数（例えば、賞球情報出力判定値（１０回））判定されたことにもとづいて、遊技制御用マイクロコンピュータに対して遊技媒体の払い出しの検出を示す遊技媒体計数信号（例えば、賞球情報）を出力する計数信号出力手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７９１４を実行する部分）と、払出数信号出力手段により出力された払出数信号で特定される数の未払出の景品遊技媒体、または貸出要求による払出条件の成立にもとづく所定数の貸し遊技媒体を、払出手段を駆動制御して払い出させる払出制御を実行する遊技媒体払出制御手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５１１３の処理が実行されて払出モータ２８９が起動され、ステップＳ７５６の払出モータ制御処理が実行される部分）と、払出数信号で特定される数または所定数を超えた払出過多数と払出数信号で特定される数または所定数に満たなかった払出不足数とを示す第２データ（例えば、払出個数異常カウンタのカウント値）を累積的に更新する累積更新手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５０３，Ｓ７５３２０，Ｓ７５３２５，Ｓ７５３３５を実行する部分）と、累積更新手段によって更新された第２データが特定値（例えば、所定の払出個数異常エラー判定値（例えば、２０００））となると、遊技媒体払出制御手段による払出制御の実行を停止させて払出停止状態に制御する払出停止手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５０５，Ｓ７５３２２，Ｓ７７２６で払出個数異常エラー指定ビットをセットした後、ステップＳ７５１０１でＮと判定して払出動作を行わないように制御する部分）と、を含み、遊技制御用マイクロコンピュータは、さらに、計数信号出力手段によって遊技媒体計数信号が出力されたことにもとづいて、第１データを逆方向に更新する逆更新手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５３１１を実行する部分）と、第１データが所定の閾値（例えば、賞球不足判定値（５０１）。賞球過剰判定値（０））となったことにもとづいて異常状態であると判定する異常状態判定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３０９，Ｓ５３１２を実行する部分）と、を含むように構成されていてもよい。そのような構成によれば、各々の払出制御について判断するのではなく、累積的に更新された第２データにもとづいて異常な状況下で実行された払出制御を総合的に判断して払出制御の実行を停止させることができる。従って、不正に遊技媒体を払い出させる行為をより的確に防止することを可能とすることができる。また、遊技制御用マイクロコンピュータ側でも第１データにもとづいて異常状態を判定できるので、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの双方で異常状態を検出することができる。従って、不正に遊技媒体を払い出させる行為を防止する不正対策をより強固なものとすることができる。
（１８）遊技機は、遊技媒体（例えば、遊技球）を用いて遊技者が所定の遊技を行うことが可能であり、所定の払出条件が成立したこと（例えば、遊技球が入賞口に入賞したこと）にもとづいて遊技媒体を払い出す遊技機であって、遊技の進行を制御する遊技制御用マイクロコンピュータ（例えば、遊技制御用マイクロコンピュータ５６０）と、遊技媒体の払い出しを行う払出手段（例えば、球払出装置９７）と、払出手段を制御する払出制御用マイクロコンピュータ（例えば、払出制御用マイクロコンピュータ３７０）と、を備え、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとは、シリアル通信で信号を入出力し（例えば、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０とは、それぞれシリアル通信回路５１１，３８０を内蔵し、図４１に示す払出制御コマンドをシリアル通信で送受信する）、遊技制御用マイクロコンピュータは、所定期間（例えば、１秒）が経過したか否かを判定する所定期間判定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３１３を実行する部分）と、払出制御用マイクロコンピュータとの通信接続状態を確認するための接続確認信号（例えば、接続確認コマンド）を、所定期間判定手段によって所定期間が経過したと判定される毎に払出制御用マイクロコンピュータに出力する接続確認信号出力手段（例えば、遊技制御用マイクロコンピュータ５６０においてステップＳ５２３１３でＹと判定した後にステップＳ５２１１を実行する部分）と、遊技による払出条件が成立したこと（例えば、遊技球が入賞口に入賞したこと）にもとづいて、払い出すべき景品としての景品遊技媒体の数（例えば、賞球個数）を特定可能な払出数データ（例えば、賞球コマンド出力カウンタのカウント値）を記憶する払出数記憶手段（例えば、賞球コマンド出力カウンタ）と、払出数記憶手段に記憶された払出数データにもとづいて、払い出すべき景品遊技媒体の数を特定可能な払出数信号（例えば、賞球個数コマンド）を払出制御用マイクロコンピュータに出力する払出数信号出力手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３０５を実行する部分）と、を含み、払出制御用マイクロコンピュータは、接続確認信号出力手段が出力した接続確認信号を入力したことにもとづいて応答信号（例えば、接続ＯＫコマンド）を遊技制御用マイクロコンピュータに出力する応答信号出力手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７４１５，Ｓ７４２０８を実行する部分）と、少なくとも、払出数信号出力手段により出力された払出数信号で特定される数の未払出の景品遊技媒体を払出手段を駆動制御して払い出させる払出制御を実行する遊技媒体払出制御手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５１１３の処理が実行されて払出モータ２８９が起動され、ステップＳ７５６の払出モータ制御処理が実行される部分）と、少なくとも、払出数信号で特定される数を超えた払出過多数と払出数信号で特定される数に満たなかった払出不足数とを示すデータ（例えば、払出個数異常カウンタのカウント値）を累積的に更新する累積更新手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５０３，Ｓ７５３２０，Ｓ７５３２５，Ｓ７５３３５を実行する部分）と、累積更新手段によって更新されたデータが特定値（例えば、所定の払出個数異常エラー判定値（例えば、２０００））となると、遊技媒体払出制御手段による払出制御の実行を停止させて払出停止状態に制御する払出停止手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５０５，Ｓ７５３２２，Ｓ７７２６で払出個数異常エラー指定ビットをセットした後、ステップＳ７５１０１でＮと判定して払出動作を行わないように制御する部分）と、を含み、応答信号出力手段は、遊技制御用マイクロコンピュータが制御状態を認識可能な態様で応答信号を遊技制御用マイクロコンピュータに出力する（例えば、払出制御用マイクロコンピュータ３７０は、ステップＳ７４１４，Ｓ７４２０７の処理を実行して、図４５に示すように接続ＯＫコマンドの下位４ビットに賞球エラーや満タンエラー、球切れエラー、払出個数異常エラーをセットして送信する）ように構成されていてもよい。そのような構成によれば、シリアル通信方式を用いることにより、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの配線の取り回しの容易化を図ることができる。また、払出制御用マイクロコンピュータが接続確認信号の入力にもとづいて定期的に出力する応答信号に制御状態を乗せることにより、制御状態信号（制御状態が付加された応答信号）を出力することができるため、制御状態信号の出力タイミングを考慮することなく制御状態信号の取りこぼし等の発生を防止することができ、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの間の通信を確実に行うことができる。さらに、各々の払出制御について判断するのではなく、累積的に更新されたデータにもとづいて異常な状況下で実行された払出制御を総合的に判断して払出制御の実行を停止させることができる。従って、不正に遊技媒体を払い出させる行為をより的確に防止することを可能とすることができる。
（１９）遊技制御用マイクロコンピュータは、払出数信号出力手段によって払出数信号が出力されたことにもとづいて、接続確認信号出力手段による接続確認信号の出力を停止する停止手段（例えば、遊技制御用マイクロコンピュータ５６０における接続確認コマンドを送信する賞球送信処理１に移行せずに賞球終了確認処理に移行する部分）と、払出制御の実行を終了したときに、払出数記憶手段に払出数データが記憶されているか否かを判定する払出数データ判定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２５０３でＹと判定されステップＳ５２５０４が実行されて賞球送信処理２に移行したときにステップＳ５２３０１を実行する部分）と、を含み、払出数信号出力手段は、払出数データ判定手段によって払出数記憶手段に払出数データが記憶されていると判定されたときに、当該払出数記憶手段に記憶された払出数データにもとづいて、新たな払出数信号を払出制御用マイクロコンピュータに出力し（例えば、遊技制御用マイクロコンピュータ５６０は、ステップＳ５２３０１でＹと判定したことにもとづいてステップＳ５２３０５を実行して新たな賞球個数コマンドを送信する）、接続確認信号出力手段は、払出数データ判定手段によって払出数記憶手段に払出数データが記憶されていないと判定されたときに、所定期間判定手段により所定期間が経過したと判定されたことにもとづいて、新たな接続確認信号を払出制御用マイクロコンピュータに出力する（例えば、遊技制御用マイクロコンピュータ５６０は、ステップＳ５２３０１でＮと判定した後にステップＳ５２３１３でＹとなって賞球送信処理１に移行し、ステップＳ５２１１を実行して新たな接続確認コマンドを送信する）ように構成されていてもよい。そのような構成によれば、払出制御の実行の終了時における処理が集中して新たな接続確認信号の取りこぼし等が発生することを防止することができ、払出制御の実行処理の迅速化を図ることができる。
（２０）遊技機は、遊技による払出条件の成立（例えば、遊技球が入賞口に入賞したこと）にもとづく景品としての景品遊技媒体の払い出し（例えば、賞球払出）を検出し、払出制御用マイクロコンピュータに検出信号を出力する払出検出手段（例えば、払出個数カウントスイッチ３０１）を備え、遊技制御用マイクロコンピュータは、払出数信号が出力されるタイミングで、払い出すべき景品遊技媒体の数を示す媒体数データ（例えば、賞球個数カウンタのカウント値）を更新する更新手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３０８を実行する部分）を含み、払出制御用マイクロコンピュータは、払出検出手段から検出信号が所定回数（例えば、賞球情報出力判定値（１０回））入力されたことにもとづいて、遊技制御用マイクロコンピュータに対して景品遊技媒体の払い出しの検出を示す遊技媒体計数信号（例えば、賞球情報）を出力する計数信号出力手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７９１４を実行する部分）と、を含み、遊技制御用マイクロコンピュータは、さらに、計数信号出力手段によって遊技媒体計数信号が出力されたことにもとづいて、媒体数データを逆方向に更新する逆更新手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５３１１を実行する部分）と、媒体数データが所定の閾値（例えば、賞球不足判定値（５０１）。賞球過剰判定値（０））となったことにもとづいて異常状態であると判定する異常状態判定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３０９，Ｓ５３１２を実行する部分）と、を含むように構成されていてもよい。そのような構成によれば、遊技制御用マイクロコンピュータ側でも媒体数データにもとづいて異常状態を判定できるので、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの双方で異常状態を検出することができる。従って、不正に遊技媒体を払い出させる行為を防止する不正対策をより強固なものとすることができる。
（２１）遊技機は、遊技媒体（例えば、遊技球）を用いて遊技者が所定の遊技を行うことが可能であり、所定の払出条件が成立したこと（例えば、球貸し要求があったこと）にもとづいて遊技媒体を払い出す遊技機であって、遊技の進行を制御する遊技制御用マイクロコンピュータ（例えば、遊技制御用マイクロコンピュータ５６０）と、遊技媒体の払い出しを行う払出手段（例えば、球払出装置９７）と、払出手段を制御する払出制御用マイクロコンピュータ（例えば、払出制御用マイクロコンピュータ３７０）と、を備え、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとは、シリアル通信で信号を入出力し（例えば、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０とは、それぞれシリアル通信回路５１１，３８０を内蔵し、図４１に示す払出制御コマンドをシリアル通信で送受信する）、遊技制御用マイクロコンピュータは、所定期間（例えば、１秒）が経過したか否かを判定する所定期間判定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３１３を実行する部分）と、払出制御用マイクロコンピュータとの通信接続状態を確認するための接続確認信号（例えば、接続確認コマンド）を、所定期間判定手段によって所定期間が経過したと判定される毎に払出制御用マイクロコンピュータに出力する接続確認信号出力手段（例えば、遊技制御用マイクロコンピュータ５６０においてステップＳ５２３１３でＹと判定した後にステップＳ５２１１を実行する部分）と、を含み、払出制御用マイクロコンピュータは、接続確認信号出力手段が出力した接続確認信号を入力したことにもとづいて応答信号（例えば、接続ＯＫコマンド）を遊技制御用マイクロコンピュータに出力する応答信号出力手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７４１５，Ｓ７４２０８を実行する部分）と、少なくとも、貸出要求による払出条件の成立にもとづく所定数の貸し遊技媒体を払出手段を駆動制御して払い出させる払出制御を実行する遊技媒体払出制御手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５１１３の処理が実行されて払出モータ２８９が起動され、ステップＳ７５６の払出モータ制御処理が実行される部分）と、少なくとも、所定数を超えた払出過多数と所定数に満たなかった払出不足数とを示すデータ（例えば、払出個数異常カウンタのカウント値）を累積的に更新する累積更新手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５０３，Ｓ７５３２０，Ｓ７５３２５，Ｓ７５３３５を実行する部分）と、累積更新手段によって更新されたデータが特定値（例えば、所定の払出個数異常エラー判定値（例えば、２０００））となると、遊技媒体払出制御手段による払出制御の実行を停止させて払出停止状態に制御する払出停止手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５０５，Ｓ７５３２２，Ｓ７７２６で払出個数異常エラー指定ビットをセットした後、ステップＳ７５１０１でＮと判定して払出動作を行わないように制御する部分）と、を含み、応答信号出力手段は、遊技制御用マイクロコンピュータが制御状態を認識可能な態様で応答信号を遊技制御用マイクロコンピュータに出力するとともに、払出停止状態に制御されたときに、当該払出停止状態に制御されたことを認識可能に応答信号を遊技制御用マイクロコンピュータに出力し（例えば、払出制御用マイクロコンピュータ３７０は、ステップＳ７４１４，Ｓ７４２０７の処理を実行して、図４５に示すように接続ＯＫコマンドの下位４ビットに賞球エラーや満タンエラー、球切れエラー、払出個数異常エラーをセットして送信する）、遊技制御用マイクロコンピュータは、さらに、払出停止状態に制御されたことを認識可能な応答信号を入力したことにもとづいて、払出停止状態に制御されていることを報知する制御を行う払出停止報知制御手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ３９８を実行して枠状態表示コマンドを送信することによって、演出制御用マイクロコンピュータにエラー報知を行わせる部分）を含むように構成されていてもよい。そのような構成によれば、シリアル通信方式を用いることにより、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの配線の取り回しの容易化を図ることができる。また、払出制御用マイクロコンピュータが接続確認信号の入力にもとづいて定期的に出力する応答信号に制御状態を乗せることにより、制御状態信号（制御状態が付加された応答信号）を出力することができるため、制御状態信号の出力タイミングを考慮することなく制御状態信号の取りこぼし等の発生を防止することができ、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの間の通信を確実に行うことができる。また、各々の払出制御について判断するのではなく、累積的に更新されたデータにもとづいて異常な状況下で実行された払出制御を総合的に判断して払出制御の実行を停止させることができる。従って、不正に遊技媒体を払い出させる行為をより的確に防止することを可能とすることができる。さらに、払出停止状態となったことを報知することができ、遊技店員に対して異常が発生したことを認識させることができる。
（２２）遊技制御用マイクロコンピュータは、遊技による払出条件が成立したことにもとづいて、払い出すべき景品としての景品遊技媒体の数（例えば、賞球個数）を特定可能な払出数データ（例えば、賞球コマンド出力カウンタのカウント値）を記憶する払出数記憶手段（例えば、賞球コマンド出力カウンタ）と、払出数記憶手段に記憶された払出数データにもとづいて、払い出すべき景品遊技媒体の数を特定可能な払出数信号（例えば、賞球個数コマンド）を払出制御用マイクロコンピュータに出力する払出数信号出力手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３０５を実行する部分）と、払出数信号出力手段によって払出数信号が出力されたことにもとづいて、接続確認信号出力手段による接続確認信号の出力を停止する停止手段（例えば、遊技制御用マイクロコンピュータ５６０における接続確認コマンドを送信する賞球送信処理１に移行せずに賞球終了確認処理に移行する部分）と、払出制御の実行を終了したときに、払出数記憶手段に払出数データが記憶されているか否かを判定する払出数データ判定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２５０３でＹと判定されステップＳ５２５０４が実行されて賞球送信処理２に移行したときにステップＳ５２３０１を実行する部分）と、を含み、払出数信号出力手段は、払出数データ判定手段によって払出数記憶手段に払出数データが記憶されていると判定されたときに、当該払出数記憶手段に記憶された払出数データにもとづいて、新たな払出数信号を払出制御用マイクロコンピュータに出力し（例えば、遊技制御用マイクロコンピュータ５６０は、ステップＳ５２３０１でＹと判定したことにもとづいてステップＳ５２３０５を実行して新たな賞球個数コマンドを送信する）、接続確認信号出力手段は、払出数データ判定手段によって払出数記憶手段に払出数データが記憶されていないと判定されたときに、所定期間判定手段により所定期間が経過したと判定されたことにもとづいて、新たな接続確認信号を払出制御用マイクロコンピュータに出力する（例えば、遊技制御用マイクロコンピュータ５６０は、ステップＳ５２３０１でＮと判定した後にステップＳ５２３１３でＹとなって賞球送信処理１に移行し、ステップＳ５２１１を実行して新たな接続確認コマンドを送信する）ように構成されていてもよい。そのような構成によれば、払出制御の実行の終了時における処理が集中して新たな接続確認信号の取りこぼし等が発生することを防止することができ、払出制御の実行処理の迅速化を図ることができる。
（２３）遊技機は、遊技による払出条件の成立（例えば、遊技球が入賞口に入賞したこと）にもとづく景品としての景品遊技媒体の払い出し（例えば、賞球払出）と、貸出要求による払出条件の成立（例えば、球貸し要求があったこと）にもとづく貸し遊技媒体の払い出し（例えば、球貸し払出）とを検出し、払出制御用マイクロコンピュータに検出信号を出力する払出検出手段（例えば、払出個数カウントスイッチ３０１）を備え、遊技制御用マイクロコンピュータは、払出数信号が出力されるタイミングで、払い出すべき景品遊技媒体の数を示す媒体数データ（例えば、賞球個数カウンタのカウント値）を更新する更新手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３０８を実行する部分）を含み、払出制御用マイクロコンピュータは、払出検出手段から入力された検出信号が景品遊技媒体と貸し遊技媒体とのいずれの払い出しによるものかを判定する払出判定手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７９０２，Ｓ７９０３を実行する部分）と、払出判定手段により検出信号が景品遊技媒体の払い出しによるものと所定回数（例えば、賞球情報出力判定値（１０回））判定されたことにもとづいて、遊技制御用マイクロコンピュータに対して遊技媒体の払い出しの検出を示す遊技媒体計数信号（例えば、賞球情報）を出力する計数信号出力手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７９１４を実行する部分）と、を含み、遊技制御用マイクロコンピュータは、さらに、計数信号出力手段によって遊技媒体計数信号が出力されたことにもとづいて、媒体数データを逆方向に更新する逆更新手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５３１１を実行する部分）と、媒体数データが所定の閾値（例えば、賞球不足判定値（５０１）。賞球過剰判定値（０））となったことにもとづいて異常状態であると判定する異常状態判定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３０９，Ｓ５３１２を実行する部分）と、を含むように構成されていてもよい。そのような構成によれば、遊技制御用マイクロコンピュータ側でも媒体数データにもとづいて異常状態を判定できるので、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの双方で異常状態を検出することができる。従って、不正に遊技媒体を払い出させる行為を防止する不正対策をより強固なものとすることができる。
（２４）遊技機は、遊技媒体（例えば、遊技球）を用いて遊技者が所定の遊技を行うことが可能であり、所定の払出条件が成立したこと（例えば、遊技球が入賞口に入賞したこと。球貸し要求があったこと。）にもとづいて遊技媒体を払い出す遊技機であって、遊技の進行を制御する遊技制御用マイクロコンピュータ（例えば、遊技制御用マイクロコンピュータ５６０）と、遊技媒体の払い出しを行う払出手段（例えば、球払出装置９７）と、払出手段を制御する払出制御用マイクロコンピュータ（例えば、払出制御用マイクロコンピュータ３７０）と、を備え、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとは、シリアル通信で信号を入出力し（例えば、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０とは、それぞれシリアル通信回路５１１，３８０を内蔵し、図４１に示す払出制御コマンドをシリアル通信で送受信する）、遊技制御用マイクロコンピュータは、所定期間（例えば、１秒）が経過したか否かを判定する所定期間判定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３１３を実行する部分）と、払出制御用マイクロコンピュータとの通信接続状態を確認するための接続確認信号（例えば、接続確認コマンド）を、所定期間判定手段によって所定期間が経過したと判定される毎に払出制御用マイクロコンピュータに出力する接続確認信号出力手段（例えば、遊技制御用マイクロコンピュータ５６０においてステップＳ５２３１３でＹと判定した後にステップＳ５２１１を実行する部分）と、遊技による払出条件が成立したこと（例えば、遊技球が入賞口に入賞したこと）にもとづいて、払い出すべき景品としての景品遊技媒体の数（例えば、賞球個数）を特定可能な払出数データ（例えば、賞球コマンド出力カウンタのカウント値）を記憶する払出数記憶手段（例えば、賞球コマンド出力カウンタ）と、払出数記憶手段に記憶された払出数データにもとづいて、払い出すべき景品遊技媒体の数を特定可能な払出数信号（例えば、賞球個数コマンド）を払出制御用マイクロコンピュータに出力する払出数信号出力手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５２３０５を実行する部分）と、を含み、払出制御用マイクロコンピュータは、接続確認信号出力手段が出力した接続確認信号を入力したことにもとづいて応答信号（例えば、接続ＯＫコマンド）を遊技制御用マイクロコンピュータに出力する応答信号出力手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７４１５，Ｓ７４２０８を実行する部分）と、払出数信号出力手段により出力された払出数信号で特定される数または貸出要求による払出条件の成立にもとづく所定数の貸し遊技媒体を、払出手段を駆動制御して払い出させる払出制御を実行する遊技媒体払出制御手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５１１３の処理が実行されて払出モータ２８９が起動され、ステップＳ７５６の払出モータ制御処理が実行される部分）と、払出数信号で特定される数または所定数を超えた払出過多数と払出数信号で特定される数または所定数に満たなかった払出不足数とを示すデータ（例えば、払出個数異常カウンタのカウント値）を累積的に更新する累積更新手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５０３，Ｓ７５３２０，Ｓ７５３２５，Ｓ７５３３５を実行する部分）と、累積更新手段によって更新されたデータが特定値（例えば、所定の払出個数異常エラー判定値（例えば、２０００））となると、遊技媒体払出制御手段による払出制御の実行を停止させて払出停止状態に制御する払出停止手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５０５，Ｓ７５３２２，Ｓ７７２６で払出個数異常エラー指定ビットをセットした後、ステップＳ７５１０１でＮと判定して払出動作を行わないように制御する部分）と、を含み、応答信号出力手段は、遊技制御用マイクロコンピュータが制御状態を認識可能な態様で応答信号を遊技制御用マイクロコンピュータに出力する（例えば、払出制御用マイクロコンピュータ３７０は、ステップＳ７４１４，Ｓ７４２０７の処理を実行して、図４５に示すように接続ＯＫコマンドの下位４ビットに賞球エラーや満タンエラー、球切れエラー、払出個数異常エラーをセットして送信する）ように構成されていてもよい。そのような構成によれば、シリアル通信方式を用いることにより、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの配線の取り回しの容易化を図ることができる。また、払出制御用マイクロコンピュータが接続確認信号の入力にもとづいて定期的に出力する応答信号に制御状態を乗せることにより、制御状態信号（制御状態が付加された応答信号）を出力することができるため、制御状態信号の出力タイミングを考慮することなく制御状態信号の取りこぼし等の発生を防止することができ、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの間の通信を確実に行うことができる。さらに、各々の払出制御について判断するのではなく、累積的に更新されたデータにもとづいて異常な状況下で実行された払出制御を総合的に判断して払出制御の実行を停止させることができる。従って、不正に遊技媒体を払い出させる行為をより的確に防止することを可能とすることができる。
（２５）遊技制御用マイクロコンピュータは、所定の初期設定を実行した後、不揮発性メモリ（例えば、ＲＯＭ５４）の記憶内容にもとづき遊技機における遊技制御を実行する制御用ＣＰＵ（例えば、ＣＰＵ５６）が内蔵され、遊技制御用マイクロコンピュータ（例えば、遊技制御用マイクロコンピュータ５６０）に内蔵または外付けされ、乱数値となる数値データを生成する乱数回路（例えば、乱数回路５０９）を備え、乱数回路は、数値データをあらかじめ定められた手順により更新して出力する数値更新手段（例えば、乱数生成回路５５３や乱数列変更回路５５５）と、数値更新手段から出力された数値データを乱数値として取り込んで格納する乱数値格納手段（例えば、乱数値レジスタ５５９Ａ（Ｒ１Ｄ）や乱数値レジスタ５５９Ｂ（Ｒ２Ｄ））と、所定信号（例えば、始動入賞信号ＳＳにもとづく乱数ラッチ信号ＬＬ１，ＬＬ２）の入力にもとづいて数値更新手段から出力された数値データが乱数値格納手段に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、乱数値格納手段に格納された数値データが乱数値の読出タイミングにて制御用ＣＰＵにより読み出されたときにオフ状態にされて新たな数値データの格納を許可する所定のフラグ（例えば、乱数ラッチフラグＲＤＦＭ０，ＲＤＦＭ１）と、を含み、遊技制御用マイクロコンピュータは、制御用ＣＰＵによる遊技制御が開始されるときに、所定のフラグをオフ状態にする遊技制御開始時処理手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５００６を実行して乱数ラッチフラグＲＤＦＭ０，ＲＤＦＭ１をクリアする部分。遊技制御用マイクロコンピュータ５６０におけるステップＳ４８４、Ｓ４８６を実行して乱数ラッチフラグＲＤＦＭ０，ＲＤＦＭ１をクリアする部分。）を含むように構成されていてもよい。そのような構成によれば、所定信号の入力にもとづいて乱数値格納手段に格納された数値データを、正確な乱数値として取得することができる。また、遊技機に供給される電源が不安定な状態で誤って乱数値格納手段に格納された数値データを取得してしまう事態も防止することができる。
（２６）遊技制御開始時処理手段は、遊技制御用マイクロコンピュータのシステムリセットが解除されて制御用ＣＰＵによる遊技制御の実行が開始されるときに、所定のフラグをオフ状態にするシステムリセット時処理手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５００６を実行して乱数ラッチフラグＲＤＦＭ０，ＲＤＦＭ１をクリアする部分）を含むように構成されていてもよい。そのような構成によれば、例えば、電源投入時などの電源電圧が不安定な状態で誤って乱数値格納手段に格納された数値データを乱数値として取得してしまうことを防止することができる。
（２７）遊技機は、遊技機への電力供給にもとづいて生成された所定電源電圧を監視し、該所定電源電圧が低下したことにもとづいて検出信号（例えば、電源断信号）を出力する電源監視手段（例えば、電源監視回路９２０）を備え、遊技制御用マイクロコンピュータは、電源監視手段から検出信号が出力された後、動作停止状態となるまで、検出信号の入力状態を繰り返し判定する検出判定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ４８２を実行する部分）と、検出判定手段によって検出信号が入力されていない旨の判定がなされたときに、遊技制御処理プログラムの先頭から遊技制御の実行を開始する電断復旧時制御手段（例えば、遊技制御用マイクロコンピュータ５６０において、ステップＳ４８７を実行した後、メイン処理から復帰（リターン）する部分）と、を含み、遊技制御開始時処理手段は、検出判定手段によって検出信号が入力されていない旨の判定がなされた後、電断復旧時制御手段が遊技制御処理プログラムの先頭から遊技制御の実行を開始するより前に、所定のフラグをオフ状態にする電断復旧時処理手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ４８４、Ｓ４８６を実行して乱数ラッチフラグＲＤＦＭ０，ＲＤＦＭ１をクリアする部分）を含むように構成されていてもよい。そのような構成によれば、例えば、所定電源電圧の低下時などの電源電圧が不安定な状態で誤って乱数値格納手段に格納された数値データを乱数値として取得してしまうことを防止することができる。
（２８）数値更新手段は、数値データを更新可能な所定の範囲において、所定の更新初期値から所定の更新最終値まで循環的に数値データを更新し（例えば、乱数生成回路５５３や乱数列変更回路５５５において図３２や図３３に示すような乱数列ＲＳＮを生成する部分）、遊技制御用マイクロコンピュータは、当該遊技制御用マイクロコンピュータがシステムリセットされるごとに、所定の更新初期値を可変設定可能な乱数初期値設定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５００５を実行する部分）を含むように構成されていてもよい。そのような構成によれば、システムリセットの発生後に乱数値となる数値データを特定することが困難になり、狙い撃ちなどによる不正行為を、確実に防止することができる。
（２９）遊技機は、遊技機への電力供給が開始された後、制御用ＣＰＵの動作とは別個に数値をカウントするカウント手段（例えば、フリーランカウンタ５５４Ａ）を備え、乱数初期値設定手段は、カウント手段によってカウントされた数値を用いて、所定の更新初期値を決定する（例えば、遊技制御用マイクロコンピュータ５６０によるステップＳ５００５の処理にもとづいて、スタート値設定回路５５４がスタート値を設定する部分）ように構成されていてもよい。そのような構成によれば、制御用ＣＰＵの動作態様から乱数値となる数値データを特定することが困難になり、狙い撃ちなどによる不正行為を、確実に防止することができる。
（３０）不揮発性メモリは、遊技制御用マイクロコンピュータに内蔵され、遊技制御用マイクロコンピュータは、制御用ＣＰＵ以外による不揮発性メモリの外部読出を制限する読出制限回路（例えば、内部リソースアクセス制御回路５０１Ａ）を含むように構成されていてもよい。そのような構成によれば、不揮発性メモリに記憶されている制御プログラムなどを遊技制御用マイクロコンピュータの外部から読み出して解析などをすることが困難になり、制御プログラムの解析結果などにもとづく狙い撃ちや、いわゆる「ぶら下げ基板」を接続することによる不正行為を、確実に防止することができる。
（３１）遊技機は、遊技制御用マイクロコンピュータの外部にて乱数用クロック信号を生成して、乱数回路に供給する乱数用クロック生成回路（例えば、乱数用クロック生成回路１１２）と、制御用ＣＰＵに供給される制御用クロック信号を生成する制御用クロック生成回路（例えば、制御用クロック生成回路１１１やクロック回路５０２）と、を備え、乱数回路は、遊技制御用マイクロコンピュータに内蔵され、遊技制御用マイクロコンピュータは、乱数用クロック生成回路から供給される乱数用クロック信号の入力状態を制御用クロック生成回路にて生成された制御用クロック信号と比較することにより、乱数用クロック信号の入力状態に異常が発生したか否かを判定する乱数用クロック異常判定手段（例えば、周波数監視回路５５１、および遊技制御用マイクロコンピュータ５６０におけるステップＳ５６２〜Ｓ５６６を実行する部分）を含むように構成されていてもよい。そのような構成によれば、乱数値となる数値データの更新動作に異常が発生している状態で遊技制御が実行されてしまうことを防止できる。
（３２）遊技制御用マイクロコンピュータは、所定の初期設定において不揮発性メモリの記憶内容が変更されたか否かを検査するセキュリティチェックを実行するセキュリティチェック手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ１００９〜Ｓ１０１４を実行する部分）と、セキュリティチェック手段によるセキュリティチェックの実行時間を可変設定可能なセキュリティ時間設定手段（例えば、セキュリティ時間設定ＫＳＥＳのビット番号［２−０］にもとづいて、遊技制御用マイクロコンピュータ５６０におけるステップＳ１００１〜Ｓ１００４を実行する部分。セキュリティ時間設定ＫＳＥＳのビット番号［４−３］にもとづいて、遊技制御用マイクロコンピュータ５６０におけるステップＳ１００５〜Ｓ１００８を実行する部分）と、を含むように構成されていてもよい。そのような構成によれば、遊技制御の実行開始タイミングを特定することが困難になり、初期設定動作などの解析結果にもとづく狙い撃ちや、いわゆる「ぶら下げ基板」を接続することによる不正行為を、確実に防止することができる。
（３３）遊技制御用マイクロコンピュータは、乱数値の読出タイミングにて保留記憶手段における保留記憶の数が所定の上限数に達しているときに、乱数値格納手段に格納された数値データを読み出すことにより所定のフラグをオフ状態にする上限記憶時読出手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ３２６を実行して乱数ラッチフラグＲＤＦＭ０，ＲＤＦＭ１をクリアする部分）を含むように構成されていてもよい。そのような構成によれば、保留記憶の数が所定の上限数に達した後、上限数未満となってから乱数値の読出タイミングとなったときに、所定信号の入力にもとづく正確な乱数値を取得することができる。
本発明は、パチンコ遊技機およびスロット機などの遊技機に好適に適用できる。
１ パチンコ遊技機
９ 演出表示装置
１４ 始動入賞口
１４ａ 始動口スイッチ
１５ 可変入賞球装置
３１ 遊技制御基板（主基板）
３７ 払出制御基板
５６ ＣＰＵ
８０ 演出制御基板
１００ 演出制御用マイクロコンピュータ
１０１ａ 演出制御用ＣＰＵ
１０１ｂ シリアル通信回路（演出制御側）
１５５Ａ 扉開放センサ
１５５Ｂ 機構板開放センサ
１６０ ターミナル基板
３７０ 払出制御用マイクロコンピュータ
３７１ 払出制御用ＣＰＵ
３８０ シリアル通信回路（払出制御側）
５０１ 外部バスインタフェース
５０１Ａ 内部リソースアクセス制御回路
５０２ クロック回路
５０３ 固有情報記憶回路
５０４ リセット／割込みコントローラ
５０８ ＣＴＣ
５０９ 乱数回路
５１０ ＰＩＰ
５１１ シリアル通信回路（遊技制御側）
５１２ アドレスデコード回路
５５１ 周波数監視回路
５５２ クロック用フリップフロップ
５５３ 乱数生成回路
５５４ スタート値設定回路
５５４Ａ フリーランカウンタ
５５５ 乱数列変更回路
５５６ 乱数列変更設定回路
５５７Ａ，５５７Ｂ ラッチ用フリップフロップ
５５８Ａ，５５８Ｂ 乱数ラッチセレクタ
５５９Ａ，５５９Ｂ 乱数値レジスタ
５６０ 遊技制御用マイクロコンピュータ

Claims (1)

  1. 所定の遊技を行うことが可能な遊技機であって、
    遊技機に設けられた開閉扉を開放状態とすることにより操作可能となり、操作に応じて操作信号を出力する初期化操作手段と、
    制御を行う際に発生する制御データを記憶する制御データ記憶手段と、
    遊技機への電力供給が停止していても前記制御データ記憶手段の記憶内容を所定期間保持させることが可能な記憶内容保持手段と、
    電力供給が開始されたときに、前記初期化操作手段から前記操作信号が入力されているか否かを判定する操作信号判定手段と、
    電力供給が開始されたときに、前記開放状態であるか否かを判定する開放状態判定手段と、
    前記操作信号判定手段によって前記操作信号が入力されていると判定され、且つ前記開放状態判定手段によって前記開放状態であると判定されたことにもとづいて、前記制御データ記憶手段の記憶内容を初期化する初期化処理を実行する初期化処理実行手段と、
    前記開放状態判定手段によって前記開放状態でないと判定されたことにもとづいて、前記初期化処理実行手段による前記初期化処理の実行を制限する初期化制限手段と、
    遊技機におけるエラーを検出したことにもとづいて、所定のエラー状態に設定するエラー状態設定手段と、
    前記開閉扉を前記開放状態とすることにより操作可能となり、操作に応じて、前記所定のエラー状態を解除するための解除操作信号を出力する解除操作手段と、
    前記エラー状態設定手段によって前記所定のエラー状態に設定されているときに、前記解除操作手段から前記解除操作信号が入力されているか否かを判定する解除操作信号判定手段と、
    前記エラー状態設定手段によって前記所定のエラー状態に設定されているときに、前記開放状態であるか否かを判定する解除操作時開放状態判定手段と、
    前記解除操作信号判定手段によって前記解除操作信号が入力されていると判定され、且つ前記解除操作時開放状態判定手段によって前記開放状態であると判定されたことにもとづいて、前記エラー状態設定手段によって設定された前記所定のエラー状態を解除するエラー状態解除手段と、
    前記解除操作時開放状態判定手段によって前記開放状態でないと判定されたことにもとづいて、前記エラー状態設定手段によって設定された前記所定のエラー状態の解除を制限するエラー状態解除制限手段とを備えた
    ことを特徴とする遊技機。
JP2014250664A 2014-12-11 2014-12-11 遊技機 Active JP6009525B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014250664A JP6009525B2 (ja) 2014-12-11 2014-12-11 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014250664A JP6009525B2 (ja) 2014-12-11 2014-12-11 遊技機

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010087994A Division JP5666822B2 (ja) 2010-04-06 2010-04-06 遊技機

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016179104A Division JP2017006721A (ja) 2016-09-14 2016-09-14 遊技機

Publications (3)

Publication Number Publication Date
JP2015044112A true JP2015044112A (ja) 2015-03-12
JP2015044112A5 JP2015044112A5 (ja) 2015-07-02
JP6009525B2 JP6009525B2 (ja) 2016-10-19

Family

ID=52670142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014250664A Active JP6009525B2 (ja) 2014-12-11 2014-12-11 遊技機

Country Status (1)

Country Link
JP (1) JP6009525B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017006721A (ja) * 2016-09-14 2017-01-12 株式会社三共 遊技機

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003310951A (ja) * 2002-04-19 2003-11-05 Sankyo Kk 遊技機
JP2009077793A (ja) * 2007-09-25 2009-04-16 Sanyo Product Co Ltd 遊技機
JP2010167005A (ja) * 2009-01-21 2010-08-05 Takao Co Ltd 弾球遊技機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003310951A (ja) * 2002-04-19 2003-11-05 Sankyo Kk 遊技機
JP2009077793A (ja) * 2007-09-25 2009-04-16 Sanyo Product Co Ltd 遊技機
JP2010167005A (ja) * 2009-01-21 2010-08-05 Takao Co Ltd 弾球遊技機

Also Published As

Publication number Publication date
JP6009525B2 (ja) 2016-10-19

Similar Documents

Publication Publication Date Title
JP5996002B2 (ja) 遊技機
JP5666822B2 (ja) 遊技機
JP2017006721A (ja) 遊技機
JP5592645B2 (ja) 遊技機
JP6009525B2 (ja) 遊技機
JP5996005B2 (ja) 遊技機
JP5996003B2 (ja) 遊技機
JP6255437B2 (ja) 遊技機
JP5996004B2 (ja) 遊技機
JP5905527B2 (ja) 遊技機
JP5905526B2 (ja) 遊技機
JP5905530B2 (ja) 遊技機
JP5905528B2 (ja) 遊技機
JP5694436B2 (ja) 遊技機
JP5495409B2 (ja) 遊技機
JP2016193310A (ja) 遊技機
JP6321715B2 (ja) 遊技機
JP6255435B2 (ja) 遊技機
JP6255434B2 (ja) 遊技機
JP6255436B2 (ja) 遊技機
JP5923561B2 (ja) 遊技機
JP2014223388A (ja) 遊技機
JP5694433B2 (ja) 遊技機
JP5694435B2 (ja) 遊技機
JP5694434B2 (ja) 遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160914

R150 Certificate of patent or registration of utility model

Ref document number: 6009525

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250