JP2015035184A - 制御装置 - Google Patents
制御装置 Download PDFInfo
- Publication number
- JP2015035184A JP2015035184A JP2013166858A JP2013166858A JP2015035184A JP 2015035184 A JP2015035184 A JP 2015035184A JP 2013166858 A JP2013166858 A JP 2013166858A JP 2013166858 A JP2013166858 A JP 2013166858A JP 2015035184 A JP2015035184 A JP 2015035184A
- Authority
- JP
- Japan
- Prior art keywords
- control
- control device
- microcomputer
- bus
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims description 23
- 230000002452 interceptive effect Effects 0.000 claims description 2
- 210000001124 body fluid Anatomy 0.000 claims 1
- 239000010839 body fluid Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 8
- 239000003153 chemical reaction reagent Substances 0.000 description 53
- 238000012545 processing Methods 0.000 description 13
- 230000007246 mechanism Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 239000000523 sample Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- HVYWMOMLDIMFJA-DPAQBDIFSA-N cholesterol Chemical compound C1C=C2C[C@@H](O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2 HVYWMOMLDIMFJA-DPAQBDIFSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 210000002966 serum Anatomy 0.000 description 2
- 102000004190 Enzymes Human genes 0.000 description 1
- 108090000790 Enzymes Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000005842 biochemical reaction Methods 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 238000009534 blood test Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 235000012000 cholesterol Nutrition 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 102000004169 proteins and genes Human genes 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000006228 supernatant Substances 0.000 description 1
- 210000002700 urine Anatomy 0.000 description 1
Images
Landscapes
- Automatic Analysis And Handling Materials Therefor (AREA)
- Multi Processors (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
【課題】汎用性を確保してマイクロコンピュータの選択肢を広げ、代替を容易にする。
【解決手段】制御装置10は、モータの動作を制御する制御信号を出力する複数のマイクロコンピュータ211〜215と、これらマイクロコンピュータ211〜215とバス27によって相互に接続されたボード制御デバイス20とを備える。ボード制御デバイス20は、複数のマイクロコンピュータ211〜215がアクセスするレジスタをそれぞれ有するDPRAM24を具備し、外部接続されたバスマスタ基板からのバス制御信号に基づいて、DPRAM24のレジスタに制御パラメータを書き込む。マイクロコンピュータ211〜215は、DPRAM24のレジスタに格納された制御パラメータに基づいて、制御信号を生成する。
【選択図】図2
【解決手段】制御装置10は、モータの動作を制御する制御信号を出力する複数のマイクロコンピュータ211〜215と、これらマイクロコンピュータ211〜215とバス27によって相互に接続されたボード制御デバイス20とを備える。ボード制御デバイス20は、複数のマイクロコンピュータ211〜215がアクセスするレジスタをそれぞれ有するDPRAM24を具備し、外部接続されたバスマスタ基板からのバス制御信号に基づいて、DPRAM24のレジスタに制御パラメータを書き込む。マイクロコンピュータ211〜215は、DPRAM24のレジスタに格納された制御パラメータに基づいて、制御信号を生成する。
【選択図】図2
Description
本発明は、制御装置に関し、特に、血清などのサンプルの成分濃度を測定する自動分析装置における制御に有効な技術に関する。
血液検査などにおいては、自動分析装置が広く用いられている。この自動分析装置は、試料と試薬の生化学反応を利用して試料中の測定対象成分を分析する。このような自動分析装置では、試料などの分注、温度管理、および撹拌や光量測定などの分析のため様々な機能を備えており、その実現のため、モータやA/D(Analog/Digital)変換、D/A(Digital/Analog)変換、およびDIO(Digital Input Output)制御などの制御機能が必要となる。
これら各種制御のため、自動分析装置では、複数の制御基板を備えており,各制御基板には、複数の対象を制御するために複数のマイクロコンピュータを搭載している。これらマイクロコンピュータには、DPRAM(Dual Port Ramdom Access Memory)などの半導体メモリが搭載されている。
自動分析装置の動作を管理しているアプリケーションは、試料の分析を実施するため、各種制御基板に搭載のマイクロコンピュータと適宜通信し、制御パラメータの設定や結果の確認をDPRAMなどの半導体メモリを介して行っている。
この種の半導体メモリにおける通信技術については、例えばマイクロコンピュータに可変バス制御部を設けることによって外部に接続されたメモリなどの新たなインタフェースに対応するものがある(例えば特許文献1参照)。
前述したように、自動分析装置に用いられるマイクロコンピュータには、DPRAMが搭載されており、汎用のマイクロコンピュータとは異なる特殊な仕様となっている。そのため、マイクロコンピュータに故障などの不具合が発生して代替対応が必要になった際に、該マイクロコンピュータの製造が中止されていると、その代わりとなるマイクロコンピュータの選定が困難となってしまうという問題がある。
また、同様の機能を備えたマイクロコンピュータがどうしても選定できない場合には、DPRAM周辺の機能を含めたハードウェアやソフトウェアの設計見直しなどが必要となり、影響範囲が広くなってしまう。
本発明の目的は、汎用性を確保してマイクロコンピュータの選択肢を広げ、代替を容易にすることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
一実施の形態は、複数のマイクロコンピュータおよび制御部を備える制御装置である。複数のマイクロコンピュータと制御部とは、内部バスによって相互に接続されている。マイクロコンピュータは、アクチュエータの動作をそれぞれ制御する。
また、制御部は、複数のマイクロコンピュータがアクセスするレジスタをそれぞれ有する揮発性メモリを具備し、外部接続されたバスマスタからのバス制御信号に基づいて、揮発性メモリのレジスタに制御パラメータを書き込む。マイクロコンピュータは、揮発性メモリのレジスタに格納された制御パラメータに基づいて、制御信号を生成する。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
マイクロコンピュータの代替を容易とすることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
(実施の形態1)
以下、実施の形態を詳細に説明する。
以下、実施の形態を詳細に説明する。
〈自動分析装置の構成例〉
図1は、本実施の形態における自動分析装置の構成の一例を示す説明図である。
図1は、本実施の形態における自動分析装置の構成の一例を示す説明図である。
自動分析装置は、血液が固まった時に上澄みとしてできる液体成分、いわゆる血清や尿などを検体とし、試薬と反応させることによって、糖やコレステロール、タンパク、酵素などの各種成分の測定を行う装置である。
自動分析装置は、図示するように、制御装置10、パーソナルコンピュータ11、バスマスタ基板12、ドライバ基板13、モータ14、制御対象15、およびセンサ16などを有している。
制御装置10は、バスマスタ基板12およびドライバ基板13にそれぞれ接続されている。制御装置10とバスマスタ基板12とは、例えばコネクタCnを介してバス規格の1つであるVME(Versa Module Eurocard)バスなどによって接続されている。また、制御装置10とドライバ基板13とは、例えばコネクタCnを介してケーブル配線などによって接続されている。
バスマスタ基板12は、イーサネット(登録商標)などによってパーソナルコンピュータ11と接続されている。ドライバ基板13には、アクチュエータなどの各種モータ14およびセンサ16が接続されている。これらモータ14には、該モータ14によって動作する制御対象15が接続されている。センサ16は、モータ14によって動作する制御対象15の動作状態を検知する。センサ16の検知結果は、ドライバ基板13を介して制御装置10に伝達される。
パーソナルコンピュータ11には、制御用のアプリケーションがインストールされており、該アプリケーションに基づいて自動分析装置を管理する。バスマスタ基板12は、制御装置10へのバスアクセスにおけるマスタとなる。ドライバ基板13は、制御装置10から出力される制御信号であるモータ制御信号に基づいて、モータ14を駆動する。
〈制御装置の構成例〉
図2は、図1の自動分析装置に設けられた制御装置の構成の一例を示す説明図である。
図2は、図1の自動分析装置に設けられた制御装置の構成の一例を示す説明図である。
制御装置10は、図2に示すように、ボード制御デバイス20および複数のマイクロコンピュータ211〜215を有する。マイクロコンピュータ211〜215は、汎用のハードウェアによって構成された、いわゆる汎用マイクロコンピュータであり、汎用処理を行う。
また、図2では、5つのマイクロコンピュータ211〜215を有する例を示しているが、マイクロコンピュータの数は、接続されるモータ14の数などによって増減する。
制御部であるボード制御デバイス20は、バスコントロール部22,23およびDPRAM24を有する。このボード制御デバイス20は、例えばFPGA(Field Programmable Gate Array)などの論理デバイスからなる。
DPRAM24は、マルチポートメモリであり、ランダムにアクセスできるポートが2つ用意された揮発性半導体メモリである。DPRAM24は、図2のアドレス構成に示すように、マイクロコンピュータ211〜215のアドレス空間をそれぞれ有している。
DPRAM24において、各マイクロコンピュータ211〜215のアドレス空間は、PCSTR(Parallel Communication Status register)107、PCDT(Parallel Communication Data register)108、PCCMD(Parallel Communication Command register)109、およびPCCTR(Parallel Communication Control register)110によりそれぞれ構成する。
PCSTR107は、マイクロコンピュータ211〜215のステータスを管理するステータスレジスタであり、パラメータエラーやセンサ16が検知した検知情報などを格納する。
PCDT108は、データレジスタであり、バスマスタ基板12からマイクロコンピュータ211〜215にコマンドを送信する際のコマンドに関連したパラメータの設定およびマイクロコンピュータ211〜215からバスマスタ基板12にコマンド実行結果のデータを格納する。
PCCMD109は、コマンドレジスタであり、バスマスタ基板12がマイクロコンピュータ211〜215に実行させるコマンドを設定する。
PCCTR110は、図1のバスマスタ基板12とマイクロコンピュータ211〜215がDPRAM24を介したデータの送受信、言い換えればコミュニケーションをするためのレジスタである。
PCCTR110は、MWMF(Master Write Mode Flag)、EMWI(Enable Master Write Interrupt)、MWEF(Mater Write End Flag)、SWMF(Slave Write Mode Flag)、EAKAR(Enable Acknowledge And Request)、およびSWEF(Slave Write End Flag)を備える。
MWMFは、バスマスタ基板12の送信権を示すフラグである。EMWIは、マイクロコンピュータ211〜215への割り込みを許可する。MWEFは、バスマスタ基板12が送信データを書き終えたことを示すフラグである。
SWMFは、マイクロコンピュータ211〜215の送信権を示すフラグである。EAKARは、バスマスタ基板12への割り込みを許可する。SWEFは、マイクロコンピュータ211〜215が送信データを書き終えたことを示すフラグである。
マイクロコンピュータ211〜215は、前述したように、安価な、バス制御信号などを備えていない汎用製品であり、RAM(Random Access Memory)25およびCPU(Central Processing Unit)26を有する。RAM25は、揮発性半導体メモリであり、CPU26は、中央演算処理装置である。
ボード制御デバイス20とマイクロコンピュータ211〜215とは、内部バスであるバス27を介してそれぞれ接続されている。バス27を介したバス制御信号のやり取りは、マイクロコンピュータ211〜215の汎用I/Oが用いられる。マイクロコンピュータ211〜215は、プログラミングされたバス制御用のプログラムにより動作する。
〈自動分析装置の動作例〉
続いて、自動分析装置における動作について、図1〜図3を用いて説明する。
続いて、自動分析装置における動作について、図1〜図3を用いて説明する。
図3は、図1の自動分析装置における動作処理の一例を示すフローチャートである。
まず、パーソナルコンピュータ11により、コマンドを実行する(ステップS101)。パーソナルコンピュータ11のアプリケーションがコマンドの実行を認識すると、入力されたコマンドに従い制御対象を判断し、その対象を制御するマイクロコンピュータにパラメータとコマンドを設定する(ステップS102)。
パラメータとコマンドの設定とは、パーソナルコンピュータ11からバスマスタ基板12を介して制御装置10に搭載されたボード制御デバイス20のDPRAM24への書き込みである。この書き込み手順については、後述する図4を用いて説明する。
続いて、DPRAM24にパラメータとコマンドが設定されると、当該マイクロコンピュータが設定内容をリードし、要求されたコマンドを実行する(ステップS103)。例えばコマンドがモータ14の制御であれば、当該マイクロコンピュータは、リードしたパラメータに従ってモータ制御信号を生成する。
ドライバ基板13は、生成されたモータ制御信号に基づいて、モータ14を駆動する駆動信号を出力する。モータ14は、ドライバ基板13から出力された駆動信号に基づいて回転する。
モータ14が回転することによって制御対象15が動作し、一定の範囲の移動あるいはセンサ16がオンすることによってモータ14の制御対象15が期待の位置への移動が完了したことを当該マイクロコンピュータが認識する。これにより、マイクロコンピュータは、モータ制御信号の生成を終了する。
続いて、モータ制御信号の生成を終了したマイクロコンピュータは、コマンドの実施結果をDPRAM24に書き込む(ステップS104)。そして、パーソナルコンピュータ11は、マイクロコンピュータからDPRAM24に結果が書き込まれたことを認識すると、該DPRAM24から結果をリードする(ステップS105)。
なお、マイクロコンピュータからDPRAM24への結果の書き込み処理については、後述する図5を用いて説明する。また、マイクロコンピュータからボード制御デバイス20へのバスリードのアクセス制御については、後述する図6を用いて説明し、バスライトのアクセス制御については後述する図7を用いて説明する。
〈DPRAMの書き込み例〉
続いて、前述したDPRAM24への書き込み手順について説明する。
続いて、前述したDPRAM24への書き込み手順について説明する。
図4は、DPRAM24を介してバスマスタ基板12がマイクロコンピュータにデータを送信する際の一例を示すタイミングチャートである。
図4において、上方から下方にかけては、スレーブとなるマイクロコンピュータの動作、マスタとなるバスマスタ基板12の動作、DPRAM24のMWMF、MWEF、およびマイクロコンピュータから出力される割り込み信号IRQにおけるそれぞれの信号タイミングを示している。
まず、バスマスタ基板12がDPRAM24のアドレス空間PCSTR107にライトアクセスすると、MWMFのフラグが立つ。バスマスタ基板12は、PCCTR110をリードしてMWMFが立っていることを確認し、PCDT108に任意のデータをライトする。
そして、バスマスタ基板12が、PCCMD109にライトアクセスすることによりMWEFのフラグが立ち、マイクロコンピュータへの割り込みが有効になる。マイクロコンピュータは、割り込みを受けてPCCMD109をリードする。マイクロコンピュータがPCCMD109をリードすると、MWEFおよび割り込みが無効となる。
続いて、マイクロコンピュータがPCDT108をリードし、バスマスタ基板12が設定したデータを受信する。マイクロコンピュータがPCSTR107をリードすると、MWMFが無効となり、一連の動作を終了する。
〈バスマスタ基板へのデータの送信例〉
図5は、DPRAM24を介してマイクロコンピュータがバスマスタ基板12へデータを送信する際の一例を示すタイミングチャートである。
図5は、DPRAM24を介してマイクロコンピュータがバスマスタ基板12へデータを送信する際の一例を示すタイミングチャートである。
図5において、上方から下方にかけては、スレーブとなるマイクロコンピュータ、マスタとなるバスマスタ基板12、SWMF、SWEF、およびマイクロコンピュータから出力される割り込み信号IRQにおけるそれぞれの信号タイミングを示している。
まず、マイクロコンピュータがPCSTR107にライトすると、SWMFのフラグが立つ。マイクロコンピュータは、PCCTR110をリードして、SWMFが立っていることを確認した後、PCDT108に任意のデータをライトする。
マイクロコンピュータがPCCMD109にライトすることによりSWEFのフラグが立ち、バスマスタ基板12への割り込みが有効になる。
バスマスタ基板12は、割り込みを受けてPCCMD109をリードする。バスマスタ基板12がPCCMD109をリードするとSWEFおよび割り込みが無効となる。続いて、バスマスタ基板12がPCDT108をリードし、マイクロコンピュータが設定したデータを受信する。バスマスタ基板12がPCSTR107をリードするとSWMFが無効となり、一連の動作を終了する。
〈バスリードのアクセス処理例〉
続いて、バスリードのアクセス処理について説明する。
続いて、バスリードのアクセス処理について説明する。
図6は、マイクロコンピュータからDPRAM24へのバスリードアクセス処理の一例を示したフローチャートである。
マイクロコンピュータから、アクセスするDPRAM24のアドレスを出力する(ステップS201)。次いで、マイクロコンピュータは、チップ選択信号であるチップセレクト(ChipSelect)信号CSと出力を許可する信号であるアウトプットイネーブル(Output Enable)信号OEをアサートする(ステップS202)。
チップセレクト信号CSおよびアウトプットイネーブル信号OEをアサートした後、ボード制御デバイス20は、DPRAM24からデータを出力するのを例えば150ns程度待つ(ステップS203)。
150ns待った後、マイクロコンピュータは、ボード制御デバイス20から出力されたデータをRAM25に格納する(ステップS204)。そして、チップセレクト信号CSとアウトプットイネーブル信号OEをネゲートし(ステップS205)、一連のバスリードアクセスを終了する。これら一連の動作は、マイクロコンピュータにおけるCPU26が制御する。
〈バスライトアクセスの処理例〉
次に、バスライトアクセス処理について説明する。
次に、バスライトアクセス処理について説明する。
図7は、マイクロコンピュータからDPRAM24へのバスライトのアクセス処理の一例を示すフローチャートである。
マイクロコンピュータから、アクセスするDPRAM24のアドレスを出力する(ステップS301)。ライトするデータを出力した後(ステップS302)、マイクロコンピュータは、チップセレクト信号CSおよび書き込み許可信号であるライトイネーブル(Write Enable)信号WEをアサートさせる(ステップS303)。
チップセレクト信号CSおよびライトイネーブル信号WEをアサートした後、マイクロコンピュータは、ボード制御デバイス20がDPRAM24へデータをライトするまで、例えば150ns程度の間データをホールドする(ステップS304)。
150ns程度の時間ホールドした後、マイクロコンピュータは、チップセレクト信号CSおよびライトイネーブル信号WEをネゲートし(ステップS305)、バスライトアクセス処理を終了する。これら一連の動作は、CPU26が制御する。
〈バス調停の制御例〉
次に、制御装置10におけるバス調停の制御技術について説明する。
次に、制御装置10におけるバス調停の制御技術について説明する。
図8は、2つのマイクロコンピュータ211,212およびボード制御デバイス20が有するバスコントロール部23に注目した制御装置10における構成図である。図9は、図8の構成図におけるバス調停の一例を示すタイミングチャートである。図10は、図9のバス調停におけるフローチャートである。
制御装置10において、ボード制御デバイス20とマイコン211〜215とを接続しているバスは、前述したようにすべてのマイクロコンピュータによって共有している。よって、データの衝突によるデータの破損を避けるため、ボード制御デバイス20とコミュニケーションが可能なマイクロコンピュータは1度のコミュニケーションで1つとなる。
そのため、2つ以上のマイクロコンピュータからボード制御デバイス20へのバスアクセス要求がある場合、ボード制御デバイス20は、どのマイクロコンピュータとコミュニケーションするかを調停するバス調停が必要となる。
バス調停は、バス使用要求(Bus Request)信号BR、バス使用許可(Bus Grant)信号BG、およびビジー信号BUSYを制御信号として使用する。バス使用要求信号BRは、バスの使用を要求する。バス使用許可信号BGは、バスの使用を許可する。
ビジー信号BUSYは、バスが使用中であることを示す信号である。ビジー信号BUSYは、マイクロコンピュータからボード制御デバイス20に出力される信号と、ボード制御デバイス20からマイクロコンピュータに出力される信号とがある。
バス使用要求信号BRおよびビジー信号BUSYは、マイクロコンピュータ211〜215からそれぞれ出力される。バス使用許可信号BGは、ボード制御デバイス20から出力される。
図8では、マイクロコンピュータ211からボード制御デバイス20のバスコントロール部23に対してビジー信号BUSY1が出力され、マイクロコンピュータ212からボード制御デバイス20に対してビジー信号BUSY2がそれぞれ出力される例を示している。
そして、ボード制御デバイス20に入力されたビジー信号BUSY1とビジー信号BUSY2とは、論理積がとられてる。論理積の演算結果は、バスコントロール部23にビジー信号BUSYINとして入力される。また、このビジー信号BUSYINは、マイクロコンピュータ211,212にそれぞれ入力される。
また、図8においては、マイクロコンピュータ211からボード制御デバイス20のバスコントロール部23に対してバス使用許可信号BG1が出力される例を示している。さらに、図8では、マイクロコンピュータ212からバスコントロール部23に対して、バス使用許可信号BG2が出力される例を示している。
まず、1つのマイクロコンピュータ211から、バスの使用を要求するバス使用要求信号BR1が出力された場合について説明する。
マイクロコンピュータ211は、バス使用要求信号BR1をアサートする。バスコントロール部23がバス使用要求信号BR1のアサートを認識すると、該バスコントロール部23は、バス使用許可信号BGをアサートする。
マイクロコンピュータ211がバス使用許可信号BG1のアサートを認識すると、該マイクロコンピュータ211は、ビジー信号BUSY1をアサートし、バス使用要求信号BR1をネゲートする。
そして、バスコントロール部23がビジー信号BUSY1のアサートを認識すると、バスコントロール部23がバス使用許可信号BG1をネゲートする。バスアクセスを終了すると、マイクロコンピュータ211は、ビジー信号BUSY1をネゲートし、一連の動作を終了する。
2つあるいはそれ以上のマイクロコンピュータからのバス使用要求がある場合も、基本的には、1つのマイクロコンピュータからバス使用要求があった場合と同様の処理を行う。
しかし、前述したように、1度にアクセスすることのできるマイクロコンピュータは、1つである。このことから、ボード制御デバイス20において、予め各マイクロコンピュータのアクセス権に優先順を設定しておく。
そして、同時に複数のマイクロコンピュータからアクセス要求があった場合は、優先度の高いマイクロコンピュータから順にバス使用許可信号BGをアサートし、バスアクセスを許可するものとする。
続いて、2つマイクロコンピュータからバス使用要求があった場合について、図8〜図10を用いて説明する。
なお、図9および図10においては、マイクロコンピュータ211およびマイクロコンピュータ212からそれぞれアクセスがあり、ボード制御デバイス20のバスコントロール部23には、マイクロコンピュータ211の優先度が、マイクロコンピュータ212の優先度よりも高く設定されている場合を示している。
まず、図9に示すように、マイクロコンピュータ211およびマイクロコンピュータ212から、バス使用要求信号BR1,BR2がそれぞれアサートされると、ボード制御デバイス20のバスコントロール部23は、バス使用要求信号BR1,BR2のアサートを認識する。
このとき、ボード制御デバイス20のバスコントロール部23は、マイクロコンピュータ211,212のどちらのアクセス権の優先順が高いかを判定する。前述のように、マイクロコンピュータ211の優先順位が高く設定されているので、バスコントロール部23は、バス使用許可信号BG1をアサートする。
マイクロコンピュータ211は、バス使用許可信号BG1のアサートを認識すると、ビジー信号BUSY1をアサートする。これによって、ビジー信号BUSYINがアサートされ、マイクロコンピュータ211によるバスアクセスが行われる。
マイクロコンピュータ211のバスアクセスが終了してビジー信号BUSY1がネゲートとなると、ビジー信号BUSYINがネゲートとなる。このとき、バス使用要求信号BR2はアサートのままなので、バスコントロール部23は、バス使用許可信号BG2をアサートする。
マイクロコンピュータ212は、バス使用許可信号BG2のアサートを認識すると、ビジー信号BUSY2をアサートする。これによって、ビジー信号BUSYINがアサートされ、マイクロコンピュータ211によるバスアクセスが行われる。以上によって、バス調停の制御が終了となる。
〈本発明者が検討した制御装置〉
図11は、本発明者が検討した自動分析装置に設けられる制御装置500の構成の一例を示す説明図である。
図11は、本発明者が検討した自動分析装置に設けられる制御装置500の構成の一例を示す説明図である。
制御装置500は、図示するように、ボード制御デバイス501および複数のマイクロコンピュータ502を有する。これらマイクロコンピュータ502は、DPRAM503、CPU504、およびRAM505をそれぞれ有している。
ボード制御デバイス501のバス制御信号は、マイクロコンピュータ502のDPRAM503にそれぞれ接続され、アドレスデータは、外部接続された図示しないバスマスタ基板から入出力される。
マイクロコンピュータ502は、DPRAM503を有することにより、該DPRAM503の制御パラメータの設定処理などが特殊となる。そのため、マイクロコンピュータ502は、図2のマイクロコンピュータ211〜215のように、汎用のハードウェアによって構成された、いわゆる汎用マイクロコンピュータでない。
よって、マイクロコンピュータ502が故障などによって交換が必要となった場合に、もし、該マイクロコンピュータが生産中止などの理由で入手できないと、該マイクロコンピュータ502の代替が困難となってしまう。
一方、図2に示した制御装置10では、マイクロコンピュータ211〜215を汎用のハードウェアによって構成された汎用品のマイクロコンピュータを用いて構成している。
汎用品であるために、制御装置10に使用されているマイクロコンピュータが入手できない状態であっても、他の汎用品のマイクロコンピュータを代替として使用できることになる。
以上により、マイクロコンピュータ211〜215の代替を容易とすることができる。また、ハードウェアやソフトウェアの設計見直しなどが不要となり、コストを低減することができる。
(実施の形態2)
〈概要〉
前記実施の形態1に示したように、バス27をボード制御デバイスにて中継することにより、制御装置10内で互いの制御対象の状態を把握することが可能となり、その結果、マイクロコンピュータ間での協調動作が可能となる。
〈概要〉
前記実施の形態1に示したように、バス27をボード制御デバイスにて中継することにより、制御装置10内で互いの制御対象の状態を把握することが可能となり、その結果、マイクロコンピュータ間での協調動作が可能となる。
本実施の形態2においては、前記実施の形態1の図2に示した制御装置10により、マイクロコンピュータ間により協調動作することで、自動分析装置に異常があった際に安全に停止および復帰する技術について説明する。また、アプリケーションを介することなく、自動的に初期状態へ復帰することが可能となる。
〈自動分析装置の構成例〉
図12は、本実施の形態2による自動分析装置の一部を抜粋した構成を示す構成図である。
図12は、本実施の形態2による自動分析装置の一部を抜粋した構成を示す構成図である。
自動分析装置は、図12に示すように、制御装置10、パーソナルコンピュータ11、バスマスタ基板12、ドライバ基板13、試薬ディスク30、および試薬プローブ31などを有する。
ここで、制御装置10、パーソナルコンピュータ11、バスマスタ基板12、およびドライバ基板13については、前記実施の形態1の図1、図2と同様であるので、説明は省略する。
試薬ディスク30は、試薬32を管理する。試薬ディスク30の外周部には、等間隔にてしきり35が設けられている。試薬ディスク30の中央部には、試薬32をセットするラック33が設けられている。試薬ディスク30の中心部には、例えば棒状の試薬シフト機構34が設けられている。試薬32は、試薬シフト機構34によってしきり35の間に配置される。
この試薬シフト機構34は、ラック33から試薬ディスク30へ試薬32を出し入れする。試薬シフト機構34は、棒状の先端部がL字状となっている。試薬シフト機構34は、試薬ディスク30の半径方向に移動する。また、試薬ディスク30およびラック33は、該試薬ディスク30の円周方向にそれぞれ移動する。
試薬32を試薬ディスク30に設置させる際には、試薬シフト機構34の先端部を試薬ディスク30の中心方向に移動させる。また、配置されるしきり35の間に試薬32が配置されるように試薬ディスク30を移動させる。
そして、ラック33を移動させて分析する試薬32を所定の位置に移動させ、該試薬シフト機構34の先端部において、試薬32をラック33から試薬ディスク30の外周方向に押し出して移動させる。
また、試薬32をラック33に設置させる際には、試薬シフト機構34の先端部のL字状部分に試薬32を引っ掛け、試薬ディスク30の中心方向に引き戻してラック33まで移動させる。
試薬プローブ31は、試薬ディスク30の外周部に配置された試薬32を吸引する。試薬プローブ31は、支点を中心に回動が可能な可動アームの先端部取り付けられている。
図12では、図示していないが、試薬シフト機構34、試薬ディスク30、ラック33、および試薬プローブ31は、モータによって駆動される。これらモータは、例えば前記実施の形態1の図1に示すモータ14に相当する。また、試薬シフト機構34、試薬ディスク30、ラック33、および試薬プローブ31は、図1の制御対象15に相当する。
このように、モータによる駆動の対象が多く用いられている構成では、何らかの原因によって、自動分析装置の誤動作が生じた際に、試薬ディスク30と試薬シフト機構34とが干渉したり、試薬プローブ31と試薬ディスク30とが干渉してしまう恐れがある。
このような状態に対応するため、制御装置10は、異常を検知した際に、自動分析装置を安全に停止させる、あるいは停止させるだけではなく、自動分析装置を初期状態へ復帰させる自動停止機能を有する。
〈制御装置の構成例〉
図13は、図12の自動分析装置に用いられる制御装置10の一例を示す説明図である。
図13は、図12の自動分析装置に用いられる制御装置10の一例を示す説明図である。
制御装置10は、図13に示すように、ボード制御デバイス20および複数のマイクロコンピュータ211〜215を有する。前記実施の形態1の図2と異なるところは、ボード制御デバイス20にサンプリング部40が新たに設けられた点である。
また、サンプリング部40には、マイクロコンピュータ211〜215のCPU26からそれぞれ出力されるモータ制御信号および動作量データであるエンコーダ信号がそれぞれ入力されるように接続されている。エンコーダ信号は、例えば図1のモータ14や図1に示す制御対象15などから出力される信号であり、モータ14や制御対象15における移動量や移動角、あるいは回転数などを示す信号である。なお、図12において、その他の接続構成については、図2と同様であるので、説明は省略する。
図13の制御装置10において、サンプリング部40は、CPU26から出力されるモータ制御信号および制御対象の状態を検知するエンコーダ信号をサンプリングする。サンプリング部40によるサンプリング結果は、DPRAM24の図示しないレジスタに格納される。このレジスタが第1のレジスタとなる。これによって、各々のマイクロコンピュータ211〜215は、サンプリング結果をリードすることができる。
また、マイクロコンピュータ211〜215のアドレス構成、すなわちDPRAM24のアドレス構成には、干渉回避のためのレジスタをそれぞれ追加する。DPRAM24は、干渉回避のためのレジスタとして、図13の左下方に示すように、干渉対象設定レジスタ1101、干渉ステータス1102、制御対象退避優先順位レジスタ1103、上限干渉しきい値レジスタ1104、下限干渉しきい値レジスタ1105、および干渉対象退避優先順位レジスタ1106を有する。
第2のレジスタである干渉対象設定レジスタ1101は、制御対象と同じビット数を備え、干渉する可能性のある他の制御対象(以下、干渉対象という)に対応するビットに1をたてることで干渉対象であることを示す。
干渉ステータス1102は、制御対象のステータスおよび干渉履歴で構成する。干渉ステータス1102は、通常は2’b00であるが,干渉が起きると2’b01の停止状態となる。また、制御対象が初期位置へ退避する間は2’b10とし,制御対象の退避が完了すると2’b00の通常状態へと戻る。
干渉履歴は、干渉対象と干渉する異常な指令があった場合に、干渉する対象に対応するビットに1をたてることで干渉の履歴とする。この干渉履歴は、0ライトでクリアするまで状態を保持する。
第4のレジスタである制御対象退避優先順位レジスタ1103および干渉対象退避優先順位レジスタ1106は、停止状態の後に初期位置へ退避する際に、どの制御対象から動作するかを規定する。干渉対象退避優先順位レジスタ1106は、干渉対象が2つある場合に設定される。
マイクロコンピュータ211〜215は、制御対象と干渉対象の優先順位を比較し、制御対象の優先順位の方が干渉対象の優先順位より高い場合に初期位置への退避を行う。
第3のレジスタである上限干渉しきい値レジスタ1104および同じく第3のレジスタである下限干渉しきい値レジスタ1105は、サンプリングしきい値であり、干渉するサンプリング値の範囲を規定する。
〈干渉範囲の規定例〉
図14は、制御対象の動作範囲および干渉領域の一例を示すイメージ図である。
図14は、制御対象の動作範囲および干渉領域の一例を示すイメージ図である。
図14において、縦軸は制御対象の動作範囲を示しており、横軸は、干渉対象の動作範囲を示している。これらの動作範囲は、例えばサンプリング値にて示される。また、ハッチングにて示す領域が干渉領域となっている。この干渉領域内に制御対象および干渉制御対象がいずれも入っている場合に、干渉する恐れがある範囲を示している。
図14に示すように、サンプリング値により制御対象および干渉対象の動作範囲を2次元的に把握し、図中のハッチングにて示す干渉領域の両端を上限干渉しきい値レジスタ1104および下限干渉しきい値レジスタ1105にそれぞれ設定されたしきい値にて規定する。
マイクロコンピュータは、移動する範囲に干渉対象があるか比較判定し、干渉の有無を判断可能とする。例えば、制御対象が干渉領域内にあり、干渉対象が干渉領域内にない場合は、干渉がないと判断する。
制御対象および干渉対象がどちらも干渉領域内にある場合は、干渉ありと判断する。干渉有りと判断した際には、自動分析装置における動作を停止させた後、該自動分析装置を自動復帰させる。
〈自動停止機能の処理例〉
図15は、図13の制御装置10による自動停止機能の処理の一例を示すフローチャートである。
図15は、図13の制御装置10による自動停止機能の処理の一例を示すフローチャートである。
マイクロコンピュータは、制御対象を動作させる前に、干渉の恐れのある干渉対象の状態をDPRAM24に格納されているサンプリング結果をリードして確認する(ステップS401)。そして、マイクロコンピュータは、干渉対象が上限干渉しきい値レジスタ1104および下限干渉しきい値レジスタ1105に格納されているしきい値内にある判定するために、ステップS401の処理のおけるリード結果としきい値とを比較する(ステップS402)。
ステップS402の処理において、しきい値内であると判定した際には、制御対象を制御して、目的の位置へ移動させる(ステップS403)。また、ステップS402の処理において、しきい値外であると判定した際には、制御対象の移動を中止する(ステップS404)。
そして、干渉するステータスおよび制御対象の移動を中止した旨をDPRAM24の干渉ステータス1102に反映することによってバスマスタ基板12へ通知する(ステップS405)。
続いて、各々のマイクロコンピュータは、制御対象退避優先順位レジスタ1103および干渉対象退避優先順位レジスタ1106を参照し、優先度の高い制御対象を判断し、制御対象を初期位置へそれぞれ退避させる(ステップS406)。
退避が完了すると、マイクロコンピュータは、退避完了のステータスを干渉ステータス1102に反映し(ステップS407)、一連の動作を終了する。また、パーソナルコンピュータ11のアプリケーションがバスマスタ基板12を介して干渉ステータス1102の変化を認識した場合、例えばパーソナルコンピュータ11の画面上に警告など表示することによって操作者へ異常を通知する。
以上により、制御対象の干渉を防止し、信頼性の高い自動分析装置における動作を提供することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
なお、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。
10 制御装置
11 パーソナルコンピュータ
12 バスマスタ基板
13 ドライバ基板
14 モータ
15 制御対象
16 センサ
20 ボード制御デバイス
211 マイクロコンピュータ
212 マイクロコンピュータ
213 マイクロコンピュータ
214 マイクロコンピュータ
215 マイクロコンピュータ
22 バスコントロール部
23 バスコントロール部
24 DPRAM
25 RAM
26 CPU
30 試薬ディスク
31 試薬プローブ
32 試薬
33 ラック
34 試薬シフト機構
35 しきり
40 サンプリング部
500 制御装置
501 ボード制御デバイス
502 マイクロコンピュータ
11 パーソナルコンピュータ
12 バスマスタ基板
13 ドライバ基板
14 モータ
15 制御対象
16 センサ
20 ボード制御デバイス
211 マイクロコンピュータ
212 マイクロコンピュータ
213 マイクロコンピュータ
214 マイクロコンピュータ
215 マイクロコンピュータ
22 バスコントロール部
23 バスコントロール部
24 DPRAM
25 RAM
26 CPU
30 試薬ディスク
31 試薬プローブ
32 試薬
33 ラック
34 試薬シフト機構
35 しきり
40 サンプリング部
500 制御装置
501 ボード制御デバイス
502 マイクロコンピュータ
Claims (9)
- アクチュエータの動作を制御する制御信号を出力する複数のマイクロコンピュータと、
前記複数のマイクロコンピュータと内部バスによって相互に接続された制御部と、
を備え、
前記制御部は、前記複数のマイクロコンピュータがアクセスするレジスタをそれぞれ有する揮発性メモリを具備し、外部接続されたバスマスタからのバス制御信号に基づいて、前記揮発性メモリの前記レジスタに制御パラメータを書き込み、
前記マイクロコンピュータは、前記揮発性メモリの前記レジスタに格納された制御パラメータに基づいて、前記制御信号を生成する、制御装置。 - 請求項1記載の制御装置において、
前記制御部は、前記揮発性メモリの前記レジスタに、2つ以上の前記マイクロコンピュータによるアクセス要求が発生した際に、いずれのマイクロコンピュータとコミュニケーションするかを調停するバス調停を行う、制御装置。 - 請求項1記載の制御装置において、
前記複数のマイクロコンピュータは、汎用I/Oポートを用いて、前記制御部とのバス制御信号のやり取りをそれぞれ行う、制御装置。 - 請求項1記載の制御装置において、
前記揮発性メモリは、DPRAMである、制御装置。 - 請求項1記載の制御装置において、
前記制御部は、プログラミングによる設計が可能な論理デバイスからなる、制御装置。 - 請求項1記載の制御装置において、
さらに、前記制御部は、前記アクチュエータの動作量を示す動作量データをサンプリングするサンプリング部を有し、
前記マイクロコンピュータは、前記サンプリング部がサンプリングしたサンプリング値に基づいて、前記アクチュエータにより動作させた制御対象が、他の制御対象と干渉するか否かを判定し、前記制御対象が前記他の制御対象と干渉すると判定した際に、前記制御対象の動作を停止させる、制御装置。 - 請求項6記載の制御装置において、
前記揮発性メモリは、
前記サンプリング部がサンプリングしたサンプリング値を格納する第1のレジスタと、
干渉する可能性のある制御対象を示す干渉対象データを格納する第2のレジスタと、
干渉するサンプリング値の範囲を規定するサンプリングしきい値を格納する第3のレジスタと、
を有し、
前記マイクロコンピュータは、前記第2のレジスタに格納される干渉対象データに基づいて、前記アクチュエータが動作させた制御対象に干渉する恐れのある他の制御対象があるか否かを判断し、前記他の制御対象がある場合、前記第3のレジスタのサンプリングしきい値を読み出し、前記第1のレジスタに格納される動作させた前記制御対象のサンプリング値および干渉する恐れのある前記他の制御対象のサンプリング値が、前記サンプリングしきい値よりも小さい場合に干渉すると判定し、前記制御対象の動作を停止させる、制御装置。 - 請求項7記載の制御装置において、
さらに、前記揮発性メモリは、前記制御対象の優先順位を示すデータが格納される第4のレジスタを有し、
前記マイクロコンピュータは、前記制御対象の動作を停止させた際に、前記第4のレジスタを参照し、優先順位の高い制御対象から、順番に前記制御対象を初期位置に退避させる、制御装置。 - 請求項1記載の制御装置において、
前記制御装置は、体液成分を測定して検査する自動分析装置に用いられる、制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013166858A JP2015035184A (ja) | 2013-08-09 | 2013-08-09 | 制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013166858A JP2015035184A (ja) | 2013-08-09 | 2013-08-09 | 制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015035184A true JP2015035184A (ja) | 2015-02-19 |
Family
ID=52543636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013166858A Pending JP2015035184A (ja) | 2013-08-09 | 2013-08-09 | 制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015035184A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021193392A (ja) * | 2017-08-10 | 2021-12-23 | シスメックス株式会社 | 検査システムおよび検査システムのシャットダウン方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4641238A (en) * | 1984-12-10 | 1987-02-03 | Itt Corporation | Multiprocessor system employing dynamically programmable processing elements controlled by a master processor |
JPH09282297A (ja) * | 1996-04-12 | 1997-10-31 | Nec Telecom Syst Ltd | デュアルポートメモリを用いたcpu間通信シス テム |
JPH10326107A (ja) * | 1997-03-25 | 1998-12-08 | Mitsubishi Electric Corp | サーボ制御方法およびサーボ制御システム |
-
2013
- 2013-08-09 JP JP2013166858A patent/JP2015035184A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4641238A (en) * | 1984-12-10 | 1987-02-03 | Itt Corporation | Multiprocessor system employing dynamically programmable processing elements controlled by a master processor |
JPH09282297A (ja) * | 1996-04-12 | 1997-10-31 | Nec Telecom Syst Ltd | デュアルポートメモリを用いたcpu間通信シス テム |
JPH10326107A (ja) * | 1997-03-25 | 1998-12-08 | Mitsubishi Electric Corp | サーボ制御方法およびサーボ制御システム |
Non-Patent Citations (3)
Title |
---|
伊藤信: "Alchemyプロセッサの詳細", TECH I MIPSプロセッサ入門, JPN6017015360, 1 June 2008 (2008-06-01), JP, pages 85 - 103, ISSN: 0003548232 * |
小山昌宏,外3名: "実機システムへの適用によるFAセル制御言語の評価", 電気学会論文誌C, vol. 第123巻,第3号, JPN6017015359, 1 March 2003 (2003-03-01), JP, pages 497 - 504, ISSN: 0003548231 * |
黄松威,外2名: "DSPを使用した3軸ACサーボドライバ", OMRON TECHNICS, vol. 31, no. 1, JPN6017015357, 30 May 1991 (1991-05-30), pages 19 - 25, ISSN: 0003548230 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021193392A (ja) * | 2017-08-10 | 2021-12-23 | シスメックス株式会社 | 検査システムおよび検査システムのシャットダウン方法 |
JP7220266B2 (ja) | 2017-08-10 | 2023-02-09 | シスメックス株式会社 | 検査システムおよび検査システムのシャットダウン方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI696919B (zh) | 以輔助處理器記憶體進行儲存裝置的直接輸入輸出操作的計算系統操作方法、計算系統、車輛及電腦可讀媒體 | |
EP1646925B1 (en) | Apparatus and method for direct memory access in a hub-based memory system | |
JP4640126B2 (ja) | サイドバンド・バス設定回路 | |
US7689751B2 (en) | PCI-express system | |
US6202107B1 (en) | Host controller interface descriptor fetching unit | |
CN102968364A (zh) | 一种基于通用调试接口的SoC硬件调试器 | |
CN112783818B (zh) | 一种多核嵌入式系统的在线升级方法及系统 | |
US11163681B2 (en) | Identification of a computing device accessing a shared memory | |
US7249172B2 (en) | System for remotely loading and remotely maintaining an electronic card | |
US8972667B2 (en) | Exchanging data between memory controllers | |
JP2015035184A (ja) | 制御装置 | |
US20070006042A1 (en) | Software debug support for cache flush with access to external data location(s) through debug port | |
CN107817765A (zh) | 基于arm11和fpga全功能数控系统 | |
JP5032764B2 (ja) | 産業用装置の装置コントローラ | |
US9330024B1 (en) | Processing device and method thereof | |
US20060265523A1 (en) | Data transfer circuit and data transfer method | |
CN114253883B (zh) | 一种endpoint设备访问方法、系统及endpoint设备 | |
US20210271625A1 (en) | NVMe-MI Over SMBus Multi-Master Controller with other SMBus and I2C Masters in a Single FPGA Chip | |
WO2021093249A1 (zh) | 外部设备访问计算机内存的方法 | |
EP1295210B1 (en) | Multi-mode direct memory access controller and method | |
JP2009276985A (ja) | 半導体集積回路装置 | |
US20240231507A9 (en) | Configurable hot keys for an input device of an information handling system | |
US20140052950A1 (en) | System controlling apparatus, information processing system, and controlling method of system controlling apparatus | |
JP6535516B2 (ja) | マルチ・プログラマブルデバイス・システムとその制御方法 | |
JP2723388B2 (ja) | プロセッサモジュールの内部バス制御方法及び情処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170502 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171024 |