JP2015027177A - Power conversion device - Google Patents

Power conversion device Download PDF

Info

Publication number
JP2015027177A
JP2015027177A JP2013155311A JP2013155311A JP2015027177A JP 2015027177 A JP2015027177 A JP 2015027177A JP 2013155311 A JP2013155311 A JP 2013155311A JP 2013155311 A JP2013155311 A JP 2013155311A JP 2015027177 A JP2015027177 A JP 2015027177A
Authority
JP
Japan
Prior art keywords
circuit
output
switching element
function unit
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013155311A
Other languages
Japanese (ja)
Other versions
JP6121827B2 (en
Inventor
信太朗 田中
Shintaro Tanaka
信太朗 田中
忠彦 千田
Tadahiko Senda
忠彦 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2013155311A priority Critical patent/JP6121827B2/en
Priority to PCT/JP2014/063404 priority patent/WO2015011972A1/en
Publication of JP2015027177A publication Critical patent/JP2015027177A/en
Application granted granted Critical
Publication of JP6121827B2 publication Critical patent/JP6121827B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/285Single converters with a plurality of output stages connected in parallel

Abstract

PROBLEM TO BE SOLVED: To provide a new DC/DC power conversion device that reduces a primary circuit loss or cost by making a primary circuit common to a plurality of transformers, and suppresses a current value imbalance between secondary circuits disposed for the respective transformers to the utmost.SOLUTION: A total output quantity amounting to the sum of output currents or output voltages (both collectively referred to as output quantities) of the secondary circuits disposed for the plurality of respective transformers is divided by the number of transformers to produce a balanced output quantity, the balanced output quantity is then compared with the output quantity of each secondary circuit, and switching elements of each secondary circuit are controlled such that the output quantity of each secondary circuit converges to the balanced output quantity. Since the primary circuit is made common to the plurality of transformers, a primary circuit loss or cost can be reduced, and since the output quantities of the secondary circuits of the respective transformers can be made close to each other to the utmost, a current value imbalance between the secondary circuits disposed for the respective transformers can be suppressed.

Description

本発明は直流電圧を昇圧、或いは降圧する電力変換装置に係り、特にトランスを使用した絶縁型の電力変換装置に関するものである。   The present invention relates to a power converter for boosting or stepping down a DC voltage, and more particularly to an insulated power converter using a transformer.

直流電圧を昇圧、或いは降圧する電力変換装置(以下、DC/DC電力変換装置という)は、直流電圧を昇圧もしくは降圧することで、各負荷に合った直流電圧を提供する電力変換装置である。   A power converter that boosts or steps down a DC voltage (hereinafter referred to as a DC / DC power converter) is a power converter that provides a DC voltage suitable for each load by boosting or stepping down the DC voltage.

このDC/DC電力変換装置は、例えばハイブリッド車や電気自動車等で使用されており、ハイブリッド車や電気自動車ではオルタネータでの発電が困難であるため、高圧バッテリから動作電圧が低い補機類へ降圧型のDC/DC電力変換装置を使用して必要な電力を供給するようにしている。尚、この場合、高圧バッテリの電圧が高いので、安全性を考慮してDC/DC電力変換装置ではトランスを使用した絶縁型のDC/DC電力変換装置を使用している。   This DC / DC power conversion device is used in, for example, a hybrid vehicle or an electric vehicle, and since it is difficult to generate power with an alternator in the hybrid vehicle or the electric vehicle, the voltage is stepped down from a high voltage battery to an auxiliary device having a low operating voltage. A necessary type of power is supplied by using a DC / DC power converter of a type. In this case, since the voltage of the high voltage battery is high, in consideration of safety, the DC / DC power converter uses an insulated DC / DC power converter using a transformer.

トランスを用いた絶縁型のDC/DC電力変換装置において、直流電圧を降圧する場合、低電圧側である二次回路には大電流が流れるようになる。そのため、二次回路での素子抵抗や配線抵抗により損失が増大する課題がある。またDC/DC電力変換装置ではトランスにより大まかな電圧変換を行うため、トランスに巻かれる一次巻線や二次巻線の巻数は、主に印加される電圧によって決定される。そのため、印加電圧が高いほど必要な巻数は多くなる。トランスの巻数が多くなると、トランスの巻線の抵抗による損失が増大する。また巻線間の絶縁に必要な絶縁領域の体積が増加し、トランスの外形が大きくなるという課題がある。   In an insulated DC / DC power converter using a transformer, when a direct current voltage is stepped down, a large current flows through a secondary circuit on the low voltage side. Therefore, there is a problem that loss increases due to element resistance and wiring resistance in the secondary circuit. In addition, since the DC / DC power converter performs rough voltage conversion by a transformer, the number of turns of the primary winding and the secondary winding wound around the transformer is mainly determined by the applied voltage. Therefore, the higher the applied voltage, the greater the number of turns required. As the number of turns of the transformer increases, the loss due to the resistance of the transformer winding increases. Moreover, the volume of the insulation area | region required for insulation between windings increases, and the subject that the external shape of a transformer becomes large occurs.

このような課題に応えるため、DC/DC電力変換装置の並列化の検討がなされている。このような、並列化したDC/DC電力変換装置は、例えば特開2005−224069号公報(特許文献1)に記載されている。   In order to meet such a problem, the parallelization of DC / DC power converters has been studied. Such a paralleled DC / DC power converter is described in, for example, Japanese Patent Laid-Open No. 2005-224669 (Patent Document 1).

そして、このDC/DC電力変換装置の並列化により、電力変換を行う各回路に流れる電流が分散化されるようになる。抵抗で発生する損失は素子や配線の抵抗と素子や配線に流れる電流の2乗の乗算であるため、DC/DC電力変換装置の並列化により、素子や配線での損失が低減されるようになる。更にDC/DC電力変換装置の並列化により、複数のトランスを用いて電圧、或いは電流を分散させることで、トランスの巻数の減少に伴うトランスの巻線での損失低減による高効率化、および小型化が可能となる。   Then, the parallel current of the DC / DC power converters distributes the current flowing through each circuit that performs power conversion. Since the loss caused by the resistance is the product of the resistance of the element or wiring and the square of the current flowing through the element or wiring, the loss in the element or wiring is reduced by parallelizing the DC / DC power converter. Become. Furthermore, by paralleling DC / DC power converters, voltage or current is distributed using multiple transformers, resulting in high efficiency and reduced size due to loss reduction in transformer windings due to the reduction in the number of transformer turns. Can be realized.

特開2005−224069号公報JP 2005-224669 A

ところで、特許文献1においては、直列に接続された6個のコンデンサ、6個のスイッチング素子、3個のトランス、及び6個の整流素子を有する電力変換回路をスイッチング電源の入力端子に接続し、上述した電力変換回路により生成される電圧を共通出力端子に出力するように構成されている。   By the way, in Patent Document 1, a power conversion circuit having six capacitors, six switching elements, three transformers, and six rectifying elements connected in series is connected to an input terminal of a switching power supply. The voltage generated by the above-described power conversion circuit is output to the common output terminal.

このように構成されたDC/DC電力変換装置においては、一次回路が直列接続されていることから各トランスへの印加電圧が低減されるようになる。その結果、トランスの巻線での損失の低減、小型化が可能である。また、DC/DC電力変換装置の並列化により、各回路に流れる電流は分散化される。回路上での損失は上述した通り、素子や配線の抵抗と素子や配線に流れる電流の2乗の乗算であるため、DC/DC電力変換装置の並列化により損失が低減される。   In the DC / DC power converter configured as described above, the primary circuit is connected in series, so that the voltage applied to each transformer is reduced. As a result, the loss in the transformer winding can be reduced and the size can be reduced. Further, the parallel current of the DC / DC power converters distributes the current flowing through each circuit. As described above, the loss on the circuit is a multiplication of the resistance of the element or wiring and the square of the current flowing through the element or wiring, and therefore the loss is reduced by parallelization of the DC / DC power converters.

しかしながら、整流素子であるダイオードにおける損失はダイオードの順方向電圧とダイオードに流れる電流の乗算であるため、電流が分散化されることでダイオード1つ当たりの損失は減少するが、並列化によりダイオード数が増加しているため、合計の損失が大きく減少しない。そのため、特許文献1のDC/DC電力変換装置では、二次回路のダイオードの順方向電圧は通常1V程度であり、6個のダイオードを用いているため、高効率化が困難である問題点がある。尚、特許文献1ではトランスを3個使用しているため、これの2倍の個数のコンデンサ、スイッチング素子、及び整流素子が必要となっているが、少なくとも並列化する場合は2個のトランスを使用するため、これの2倍の個数のコンデンサ、スイッチング素子、及び整流素子が必要となる。いずれにしても高効率化が困難である問題点がある。   However, since the loss in the diode which is a rectifying element is a product of the forward voltage of the diode and the current flowing through the diode, the loss per diode is reduced by distributing the current. The total loss does not decrease significantly. Therefore, in the DC / DC power converter of Patent Document 1, the forward voltage of the diode of the secondary circuit is normally about 1V, and since six diodes are used, it is difficult to achieve high efficiency. is there. In Patent Document 1, since three transformers are used, twice the number of capacitors, switching elements, and rectifying elements are necessary, but at least two transformers are required for parallelization. In order to use, twice the number of capacitors, switching elements, and rectifying elements are required. In any case, there is a problem that it is difficult to increase the efficiency.

そこで、ダイオードに替えてMOSFET等の半導体素子を用いた同期整流回路とすることが考えられる。同期整流回路の場合、半導体素子におけるON抵抗損失は半導体素子のON抵抗と半導体素子に流れる電流の2乗の乗算となる。半導体素子単体の損失は電流の2乗で低減されるため、二次回路の半導体素子の合計損失を低減することが可能となるものである。   Therefore, it can be considered to use a synchronous rectifier circuit using a semiconductor element such as a MOSFET instead of the diode. In the case of the synchronous rectifier circuit, the ON resistance loss in the semiconductor element is a product of the ON resistance of the semiconductor element and the square of the current flowing through the semiconductor element. Since the loss of the semiconductor element alone is reduced by the square of the current, the total loss of the semiconductor elements of the secondary circuit can be reduced.

しかしながら、このように二次回路に同期整流回路を採用する場合には次のような問題がある。つまり、各トランスに対して二次回路を構成するハーフブリッジ回路の配線や半導体素子のばらつき、温度による半導体素子の特性変化によって、各トランスを分担する二次回路の相互で電流値に不均衡が生じることである。   However, when the synchronous rectifier circuit is employed in the secondary circuit as described above, there are the following problems. In other words, due to variations in the wiring and semiconductor elements of the half-bridge circuit that constitutes the secondary circuit for each transformer, and changes in the characteristics of the semiconductor element due to temperature, there is an imbalance in the current value between the secondary circuits that share each transformer. Is to occur.

尚、個々の一次回路のスイッチング素子のON/OFFのデューティー比率により、出力電流を制御するため、DC/DC電力変換装置を並列化する場合、各並列回路の各々の一次回路のスイッチング素子で各電流量を制御することが可能である。ただ、一次回路は高圧バッテリに接続されるためのスイッチング素子には高耐圧素子が使用されることになる。1般的に高耐圧素子はON抵抗が高いので損失の増加を招き、また高耐圧素子は低耐圧素子に比べコストが高いという属性を有している。このため、一次回路を共通化することで一次回路のスイッチング素子の個数を削減して、損失の低減、或いはコストの低減を図ることが考えられる。   In addition, in order to control the output current according to the ON / OFF duty ratio of the switching element of each primary circuit, when paralleling the DC / DC power converter, each switching element of each primary circuit of each parallel circuit It is possible to control the amount of current. However, a high voltage element is used as a switching element for connecting the primary circuit to the high voltage battery. Generally, a high breakdown voltage element has a high ON resistance, which causes an increase in loss, and a high breakdown voltage element has an attribute of higher cost than a low breakdown voltage element. For this reason, it is conceivable to reduce the number of switching elements in the primary circuit by sharing the primary circuit, thereby reducing loss or cost.

しかしながら、一次回路を共通化することは損失やコストの面で有利であるが、トランス毎に一次回路を設けていないので一次回路のスイッチング素子で電流量を制御することができない。更に、上述したように各二次回路の電流を各々制御することができないため、トランス毎の二次回路の間で電流値の不均衡が発生するという課題がある。   However, sharing the primary circuit is advantageous in terms of loss and cost, but since the primary circuit is not provided for each transformer, the amount of current cannot be controlled by the switching element of the primary circuit. Furthermore, since the currents of the secondary circuits cannot be controlled as described above, there is a problem that current value imbalance occurs between the secondary circuits of each transformer.

本発明の目的は、複数のトランスに対して一次回路を共通化して一次回路の損失、或いはコストの低減を図り、更に、トランス毎に設けた二次回路の相互の電流値の不均衡を可及的に抑制することができる新規なDC/DC電力変換装置を提供することにある。   An object of the present invention is to reduce the primary circuit loss or cost by making the primary circuit common to a plurality of transformers, and to allow the current values of the secondary circuits provided for each transformer to be unbalanced. It is an object of the present invention to provide a novel DC / DC power converter that can be suppressed as much as possible.

本発明の特徴は、複数のトランス毎に設けた二次回路の実際の出力電流、或いは出力電圧(両者を纏めて出力量という)を加算した総出力量をトランスの個数で除算して等出力量を求め、この等出力量と各二次回路の実際の出力量を比較して各二次回路の出力量が等出力量に収束するように各二次回路のスイッチング素子を制御する、ところにある。   The feature of the present invention is that the actual output current of the secondary circuit provided for each of a plurality of transformers or the total output amount obtained by adding the output voltages (both are collectively referred to as the output amount) is divided by the number of transformers to obtain an equal output amount. Compare the equal output amount with the actual output amount of each secondary circuit, and control the switching element of each secondary circuit so that the output amount of each secondary circuit converges to the equal output amount. is there.

本発明によれば、複数のトランスに対して一次回路を共通化するので一次回路の損失、或いはコストの低減が図れると共に、トランス毎の二次回路の出力量を相互に可及的に近づけることができるので、トランス毎に設けた二次回路の相互の出力量の不均衡を抑制することができるようになる。   According to the present invention, since the primary circuit is shared by a plurality of transformers, the loss or cost of the primary circuit can be reduced, and the output amount of the secondary circuit for each transformer can be made as close as possible to each other. Therefore, it is possible to suppress the imbalance between the output amounts of the secondary circuits provided for each transformer.

本発明の第1の実施形態になるDC/DC電力変換装置の回路構成を示す回路図である。It is a circuit diagram which shows the circuit structure of the DC / DC power converter device which becomes the 1st Embodiment of this invention. 図1に示すDC/DC電力変換装置の主要な部位の波形を説明する波形図である。It is a wave form diagram explaining the waveform of the main site | parts of the DC / DC power converter device shown in FIG. 図1に示すDC/DC電力変換装置の二次回路のスイッチング素子のゲート信号の位相波形を説明する説明図である。It is explanatory drawing explaining the phase waveform of the gate signal of the switching element of the secondary circuit of the DC / DC power converter device shown in FIG. 図1に示すDC/DC電力変換装置の二次回路のスイッチング素子のゲート信号のデューティー波形を説明する説明図である。It is explanatory drawing explaining the duty waveform of the gate signal of the switching element of the secondary circuit of the DC / DC power converter device shown in FIG. 本発明の第2の実施形態になるDC/DC電力変換装置の回路構成を示す回路図である。It is a circuit diagram which shows the circuit structure of the DC / DC power converter device which becomes the 2nd Embodiment of this invention. 本発明の第3の実施形態になるDC/DC電力変換装置の回路構成を示す回路図である。It is a circuit diagram which shows the circuit structure of the DC / DC power converter device which becomes the 3rd Embodiment of this invention. 本発明の第4の実施形態になるDC/DC電力変換装置の回路構成を示す回路図である。It is a circuit diagram which shows the circuit structure of the DC / DC power converter device which becomes the 4th Embodiment of this invention. 図7に示すDC/DC電力変換装置の主要な部位の波形を説明する波形図である。It is a wave form diagram explaining the waveform of the main site | parts of the DC / DC power converter device shown in FIG.

以下、本発明の実施形態について図面を用いて詳細に説明するが、本発明は以下の実施形態に限定されることなく、本発明の技術的な概念の中で種々の変形例や応用例をもその範囲に含むものである。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following embodiments, and various modifications and application examples are included in the technical concept of the present invention. Is also included in the range.

次に本発明の第1の実施形態になるDC/DC電力変換装置の構成について図1を用いて詳細に説明する。本実施例は一次回路をハーフブリッジ型に構成し、複数のトランスの一次巻線同士を直列に接続して一次回路を共通化したDC/DC電力変換装置を用いている。   Next, the configuration of the DC / DC power converter according to the first embodiment of the present invention will be described in detail with reference to FIG. In this embodiment, a DC / DC power conversion device is used in which the primary circuit is configured in a half-bridge type, and the primary windings are shared by connecting the primary windings of a plurality of transformers in series.

本実施例になるハーフブリッジ型のDC/DC電力変換装置1は、複数のトランス、ここでは第1のトランス31と第2のトランス32を有し、両トランス31、32の一次巻線31a、32aの一端同士が接続されている。第1のトランス31の一次巻線31aの他端は共振コイル42の一端に接続され、共振コイル42の他端はスイッチング素子27の下端とスイッチング素子28の上端の間に接続され、第2のトランス32の一次巻線32aの他端はコンデンサ23の下端とコンデンサ24の上端の間に接続されている。   The half-bridge type DC / DC power conversion device 1 according to the present embodiment includes a plurality of transformers, here, a first transformer 31 and a second transformer 32, and primary windings 31a of the transformers 31 and 32, One end of 32a is connected. The other end of the primary winding 31a of the first transformer 31 is connected to one end of the resonance coil 42, and the other end of the resonance coil 42 is connected between the lower end of the switching element 27 and the upper end of the switching element 28. The other end of the primary winding 32 a of the transformer 32 is connected between the lower end of the capacitor 23 and the upper end of the capacitor 24.

スイッチング素子27の上端とコンデンサ23の上端は入力端子22aに接続され、入力端子22aは直流電源21の正極に接続されている。スイッチング素子28の下端とコンデンサ24の下端は入力端子22bに接続され、入力端子22bは直流電源21の負極に接続されている。このように、一次回路はハーフブリッジ回路の構成とされ、更に一次回路は第1のトランス31、及び第2のトランス32に対して共通化されるものである。これによって、トランス毎に一次回路を設けていないので、一次回路の電力損失を低減できると共に、一次回路のコストを併せ低減できるものである。   The upper end of the switching element 27 and the upper end of the capacitor 23 are connected to the input terminal 22 a, and the input terminal 22 a is connected to the positive electrode of the DC power supply 21. The lower end of the switching element 28 and the lower end of the capacitor 24 are connected to the input terminal 22 b, and the input terminal 22 b is connected to the negative electrode of the DC power supply 21. In this way, the primary circuit is configured as a half-bridge circuit, and the primary circuit is shared by the first transformer 31 and the second transformer 32. As a result, since no primary circuit is provided for each transformer, power loss of the primary circuit can be reduced and the cost of the primary circuit can be reduced.

また、第1のトランス31に対応した二次回路を構成する第1のハーフブリッジ回路200においては、スイッチング素子201の上端とコンデンサ203の上端が接続され、スイッチング素子202の下端とコンデンサ204の下端が平滑コンデンサ36の下端に接続されている。更に第1のトランス31の二次巻線31bの一端が第1のハーフブリッジ回路200のコンデンサの203の下端とコンデンサ204の上端の間、或いはスイッチング素子201の下端とスイッチング素子202の上端の間に接続されている。同様に、第1のトランス31の二次巻線31bの他端がスイッチング素子201の下端とスイッチング素子202の上端の間、或いはコンデンサの203の下端とコンデンサ204の上端の間に接続されている。また、それぞれの接続点からチョークコイル35の一端が接続され、チョークコイル35の他端が平滑コンデンサ36の正極に接続されている。   Further, in the first half bridge circuit 200 constituting the secondary circuit corresponding to the first transformer 31, the upper end of the switching element 201 and the upper end of the capacitor 203 are connected, and the lower end of the switching element 202 and the lower end of the capacitor 204 are connected. Is connected to the lower end of the smoothing capacitor 36. Further, one end of the secondary winding 31 b of the first transformer 31 is between the lower end of the capacitor 203 and the upper end of the capacitor 204 of the first half-bridge circuit 200, or between the lower end of the switching element 201 and the upper end of the switching element 202. It is connected to the. Similarly, the other end of the secondary winding 31b of the first transformer 31 is connected between the lower end of the switching element 201 and the upper end of the switching element 202, or between the lower end of the capacitor 203 and the upper end of the capacitor 204. . Further, one end of the choke coil 35 is connected from each connection point, and the other end of the choke coil 35 is connected to the positive electrode of the smoothing capacitor 36.

また、第2のトランス32に対応した二次回路を構成する第2のハーフブリッジ回路210において、スイッチング素子211の上端とコンデンサ213の上端の間が接続され、スイッチング素子212の下端とコンデンサ214の下端が平滑コンデンサ36の下端に接続されている。第2のトランス32の二次巻線32bの一端が第2のハーフブリッジ回路210のコンデンサの213の下端とコンデンサ214上端の間、或いはスイッチング素子211の下端とスイッチング素子212の上端の間に接続されている。同様に、第2のトランス32の二次巻線32bの他端が第2のハーフブリッジ回路210のスイッチング素子211の下端とスイッチング素子212の上端の間、或いはコンデンサの213の下端とコンデンサ214の上端の間に接続される。また、それぞれの接続点からチョークコイル39の一端が接続され、チョークコイル39の他端が平滑コンデンサ36の正極に接続されている。   Further, in the second half bridge circuit 210 constituting the secondary circuit corresponding to the second transformer 32, the upper end of the switching element 211 and the upper end of the capacitor 213 are connected, and the lower end of the switching element 212 and the capacitor 214 are connected. The lower end is connected to the lower end of the smoothing capacitor 36. One end of the secondary winding 32b of the second transformer 32 is connected between the lower end of the capacitor 213 and the upper end of the capacitor 214 of the second half-bridge circuit 210 or between the lower end of the switching element 211 and the upper end of the switching element 212. Has been. Similarly, the other end of the secondary winding 32b of the second transformer 32 is between the lower end of the switching element 211 and the upper end of the switching element 212 of the second half bridge circuit 210, or the lower end of the capacitor 213 and the capacitor 214. Connected between top ends. Further, one end of the choke coil 39 is connected from each connection point, and the other end of the choke coil 39 is connected to the positive electrode of the smoothing capacitor 36.

第1のハーフブリッジ回路200と第2のハーフブリッジ回路210は出力端子40a、40bで合成されて最終的な出力とされる。負荷41は平滑コンデンサ36と並列に接続され、これらは出力端子40a、40bに夫々接続されている。また、第1のトランス31、第2のトランス32の各巻線31a、31b、32a、32bは、一次回路および二次回路の極性がそれぞれ等しくなるように接続されている。   The first half-bridge circuit 200 and the second half-bridge circuit 210 are combined at the output terminals 40a and 40b to be the final output. The load 41 is connected in parallel with the smoothing capacitor 36, and these are connected to the output terminals 40a and 40b, respectively. Further, the windings 31a, 31b, 32a, 32b of the first transformer 31 and the second transformer 32 are connected so that the polarities of the primary circuit and the secondary circuit are equal.

ここで、第1のトランス31、第2のトランス32は同一仕様のものであり、巻数も巻数比も等しく設定されている。また、巻数が等しいことから、励磁インダクタンスも等しくなるものである。以上がDC/DC電力変換装置を並列化した場合の回路構成となる。   Here, the first transformer 31 and the second transformer 32 have the same specifications, and the number of turns and the turn ratio are set equal. In addition, since the number of turns is equal, the excitation inductance is also equal. The above is the circuit configuration when the DC / DC power converters are parallelized.

次に、本発明の特徴部分である二次回路の出力電流の不均衡を抑制するための構成について説明するが、本実施例では夫々の二次回路を構成するハーフブリッジ回路200、210はMOSFET等の半導体素子を用いた同期整流回路が使用されている。本実施例ではこの同期整流回路を使用して二次回路の出力を調整する出力調整部を設けたところに特徴を有するものである。   Next, the structure for suppressing the imbalance of the output current of the secondary circuit, which is a characteristic part of the present invention, will be described. In this embodiment, the half bridge circuits 200 and 210 constituting the respective secondary circuits are MOSFETs. Synchronous rectification circuits using semiconductor elements such as these are used. The present embodiment is characterized in that an output adjustment unit for adjusting the output of the secondary circuit using this synchronous rectifier circuit is provided.

以下では、二次回路の出力電流の不均衡を抑制する構成について説明する。ここで、二次回路とは、基本的にはトランス毎の2次コイル31b、32b、トランス毎のハーフブリッジ回路200、210、トランス毎のチョークコイル35、39を含むものである。   Below, the structure which suppresses the imbalance of the output current of a secondary circuit is demonstrated. Here, the secondary circuit basically includes secondary coils 31b and 32b for each transformer, half-bridge circuits 200 and 210 for each transformer, and choke coils 35 and 39 for each transformer.

図1において、第1のハーフブリッジ回路200と第2のハーフブリッジ回路210の出力電流、或いは出力電圧(以下では、これらを纏めて出力量と表記する。)は、第1のハーフブリッジ回路200と第2のハーフブリッジ回路210と出力端子40bの間から取り出されている。尚、本実施例においては電流値を検出しており、以下この電流値を出力量という。これらの第1のハーフブリッジ回路200と第2のハーフブリッジ回路210の夫々の出力量は加算機能を備える加算器43によって加算されて、全体の総出力量が求められる。   In FIG. 1, the output currents or output voltages (hereinafter collectively referred to as output amounts) of the first half-bridge circuit 200 and the second half-bridge circuit 210 are the first half-bridge circuit 200. And the second half-bridge circuit 210 and the output terminal 40b. In this embodiment, a current value is detected, and this current value is hereinafter referred to as an output amount. The respective output amounts of the first half-bridge circuit 200 and the second half-bridge circuit 210 are added by an adder 43 having an adding function, and the total output amount is obtained.

加算器43で求められた総出力量は按分機能を備える按分制御器44に送られ、トランス31、32の個数で除算されて等出力量が求められる。本実施例ではトランスは2個であるため、等出力量は総出力量の1/2である。したがって、この等出力量に夫々の二次回路の出力が制御されれば、トランス毎に設けた二次回路の相互の電流値の不均衡を抑制することができるようになる。   The total output amount obtained by the adder 43 is sent to the apportioning controller 44 having an apportioning function, and is divided by the number of transformers 31 and 32 to obtain an equal output amount. In this embodiment, since there are two transformers, the equal output amount is ½ of the total output amount. Therefore, if the output of each secondary circuit is controlled to this equal output amount, it becomes possible to suppress the imbalance between the current values of the secondary circuits provided for each transformer.

また、按分制御器44には並列に第1のハーフブリッジ回路200と第2のハーフブリッジ回路210の夫々の出力量が個別に入力される構成となっている。したがって、按分制御器44は上述したようにトランス31、32の個数で除算された等出力量と、第1のハーフブリッジ回路200と第2のハーフブリッジ回路210の夫々の出力量が出力されることになる。   Further, the apportioning controller 44 is configured such that the output amounts of the first half-bridge circuit 200 and the second half-bridge circuit 210 are individually input in parallel. Accordingly, the proportional distribution controller 44 outputs the equal output amount divided by the number of the transformers 31 and 32 and the respective output amounts of the first half bridge circuit 200 and the second half bridge circuit 210 as described above. It will be.

按分制御器44から出力された等出力量と夫々のハーフブリッジ回路200、210の出力量は比較機能を備える第1の比較器45と第2の比較器46に入力される構成となっている。第1の比較器45と第2の比較器46には共通して等出力量が入力されるが、第1の比較器45には第1のハーフブリッジ回路200の出力量が入力され、第2の比較器45には第2のハーフブリッジ回路210の出力量が入力されるようになっている。したがって、夫々の比較器45、46においては等出力量に対して出力量が大きければ出力量を小さくするための比較出力信号を出力し、等出力量に対して出力量が小さければ出力量を大きくするための比較出力信号を出力するものである。尚、この比較器45、46と同様の機能を備える差動増幅器を用いるようにしても良い。   The equal output amount output from the apportioning controller 44 and the output amounts of the half-bridge circuits 200 and 210 are input to the first comparator 45 and the second comparator 46 having a comparison function. . An equal output amount is input to the first comparator 45 and the second comparator 46 in common, but the output amount of the first half-bridge circuit 200 is input to the first comparator 45, and The output of the second half bridge circuit 210 is input to the second comparator 45. Accordingly, in each of the comparators 45 and 46, if the output amount is larger than the equal output amount, a comparison output signal for reducing the output amount is output, and if the output amount is smaller than the equal output amount, the output amount is set. A comparison output signal for enlarging is output. A differential amplifier having the same function as the comparators 45 and 46 may be used.

そして、第1の比較器45の比較出力信号は、第1のハーフブリッジ回路200のスイッチング素子201、202のゲート信号を調整する機能を有する第1のスイッチング素子制御器47に入力される。同様に、第2の比較器46の比較出力信号は、第2のハーフブリッジ回路210のスイッチング素子211、212のゲート信号を調整する第2のスイッチング素子制御器48に入力される。これらのスイッチング素子制御器47、48は、各スイッチング素子201、202、211、212がONにスイッチングする時の通電位相時期や、通電している時間である通電位相量を調節することによって各ハーフブリッジ回路200、210の出力量を制御することができるものであり、スイッチング素子制御器47、48は出力可変機能部として機能する。   The comparison output signal of the first comparator 45 is input to the first switching element controller 47 having a function of adjusting the gate signals of the switching elements 201 and 202 of the first half bridge circuit 200. Similarly, the comparison output signal of the second comparator 46 is input to the second switching element controller 48 that adjusts the gate signals of the switching elements 211 and 212 of the second half bridge circuit 210. These switching element controllers 47 and 48 adjust the energization phase timing when each switching element 201, 202, 211, and 212 is switched ON and the energization phase amount that is the energization time to adjust each half. The output amounts of the bridge circuits 200 and 210 can be controlled, and the switching element controllers 47 and 48 function as output variable function units.

このように、加算器43、按分制御器44、比較器45、46、及びスイッチング素子制御器47、48によってフィードバック系統が形成され、これらの機能部によって出力調整部が構成されているものである。   Thus, the adder 43, the apportionment controller 44, the comparators 45 and 46, and the switching element controllers 47 and 48 form a feedback system, and these function units constitute an output adjustment unit. .

例えば、一次回路のスイッチング素子27、28に対する各ハーフブリッジ回路200、210のスイッチング素子201、202、211、212の通電位相量を変更することによって出力量を調整できる。また、一次回路のスイッチング素子27、28のゲート信号に対して各ハーフブリッジ回路200、210のスイッチング素子のゲート信号に位相差を与えて通電位相時期を変更することにより出力量を調整できる。本実施例においては、要は二次回路の出力が調整できれば良いものであり、その具体的な構成、方法は限定されないものである。   For example, the output amount can be adjusted by changing the energization phase amount of the switching elements 201, 202, 211, 212 of the half bridge circuits 200, 210 with respect to the switching elements 27, 28 of the primary circuit. Further, the output amount can be adjusted by changing the energization phase timing by giving a phase difference to the gate signals of the switching elements of the half bridge circuits 200 and 210 with respect to the gate signals of the switching elements 27 and 28 of the primary circuit. In the present embodiment, what is essential is that the output of the secondary circuit can be adjusted, and its specific configuration and method are not limited.

このようにして、各ハーフブリッジ回路200、210と、加算器43、按分制御器44、比較器45、46、及びスイッチング素子制御器47、48によって、フィードバック系統が形成されるものである。したがって、按分制御器44で求められた等出力量に収束するように夫々のハーフブリッジ回路200、210の出力が制御されるようになって、トランス毎に設けた二次回路の相互の電流値の不均衡を抑制することができるようになる。   In this way, a feedback system is formed by the half-bridge circuits 200 and 210, the adder 43, the proportional distribution controller 44, the comparators 45 and 46, and the switching element controllers 47 and 48. Accordingly, the outputs of the respective half-bridge circuits 200 and 210 are controlled so as to converge to the equal output amount obtained by the apportionment controller 44, and the mutual current values of the secondary circuits provided for each transformer. It becomes possible to suppress this imbalance.

次に、図1に示すDC/DC電力変換装置の動作について図2を用いて説明する。尚、動作に関してはキャリア周波数で決まる周期の繰り返しとなるため、1周期について説明する。ここで、図2はDC/DC電力変換装置の主要部分の信号波形を示す波形図である。   Next, the operation of the DC / DC power converter shown in FIG. 1 will be described with reference to FIG. Since the operation is a cycle determined by the carrier frequency, one cycle will be described. Here, FIG. 2 is a waveform diagram showing signal waveforms of main parts of the DC / DC power converter.

図2において、図2の(a)と(b)は一次回路の第1のスイッチング素子27と第2のスイッチング素子28の駆動波形を示し、(c)と(d)は第1のハーフブリッジ回路200の第1スイッチング素子201と第2のスイッチング素子202の駆動波形を示し、(e)と(f)は第2のハーフブリッジ回路210の第1スイッチング素子211と第2のスイッチング素子212の駆動波形を示し、(g)は第1トランスと第2トランスの電流波形を示している。   2, (a) and (b) of FIG. 2 show driving waveforms of the first switching element 27 and the second switching element 28 of the primary circuit, and (c) and (d) are the first half bridges. The drive waveforms of the first switching element 201 and the second switching element 202 of the circuit 200 are shown, and (e) and (f) are the first switching element 211 and the second switching element 212 of the second half-bridge circuit 210, respectively. A drive waveform is shown, (g) has shown the current waveform of the 1st transformer and the 2nd transformer.

まず、第1トランス31の一次巻線31a、第2のトランス32の一次巻線32aに流れる電流について、図2の時刻T0〜T1期間の動作を説明する。図2の(a)、(b)に示すように、第1スイッチング素子27がオン状態になり、第2のスイッチング素子28がオフ状態であり、第2のコンデンサ23に充電された電圧が第1のトランス31の一次巻線31aと第2のトランス32の一次巻線32aに印加される。   First, the operation of the first winding 31a of the first transformer 31 and the current flowing through the primary winding 32a of the second transformer 32 during the time T0 to T1 in FIG. 2 will be described. As shown in FIGS. 2A and 2B, the first switching element 27 is turned on, the second switching element 28 is turned off, and the voltage charged in the second capacitor 23 is The voltage is applied to the primary winding 31 a of the first transformer 31 and the primary winding 32 a of the second transformer 32.

図2の(c)、(d)に示すように、第1のハーフブリッジ回路200では第1のハーフブリッジ回路200の第1のスイッチング素子201がオフ状態であり、第2のスイッチング素子202がオン状態である。この時、第1のハーフブリッジ回路200の第2のコンデンサ204から電荷が放電され、第1のトランス31の二次巻線31bに流れる電流が増加し、第1のトランス31の一次巻線31aに流れる電流が増加する。   As shown in FIGS. 2C and 2D, in the first half-bridge circuit 200, the first switching element 201 of the first half-bridge circuit 200 is in an OFF state, and the second switching element 202 is It is on. At this time, the electric charge is discharged from the second capacitor 204 of the first half-bridge circuit 200, the current flowing through the secondary winding 31b of the first transformer 31 increases, and the primary winding 31a of the first transformer 31. The current that flows through increases.

また、図2の(e)、(f)に示すように、第2のハーフブリッジ回路210でも同様に、第1のスイッチング素子211がオフ状態であり、第2のスイッチング素子212がオン状態であり、第2のハーフブリッジ回路210の第2のコンデンサ214から電荷が放電され、第2のトランス32の二次巻線32bに流れる電流が増加し、第2のトランス32の一次巻線32aに流れる電流が増加する。更に、時刻T0〜T1が1/2周期に近づくにつれ、電流増加量が多くなり出力電流が増加する。   Further, as shown in FIGS. 2E and 2F, in the second half-bridge circuit 210 as well, the first switching element 211 is in the OFF state and the second switching element 212 is in the ON state. The electric charge is discharged from the second capacitor 214 of the second half-bridge circuit 210, the current flowing through the secondary winding 32b of the second transformer 32 increases, and the primary winding 32a of the second transformer 32 increases. The flowing current increases. Further, as the times T0 to T1 approach the 1/2 cycle, the amount of current increase increases and the output current increases.

次に図2の時刻T1〜T2の動作を説明する。図2の(a)、(b)に示すように、第1のスイッチング素子27がオン状態、第2のスイッチング素子28がオフ状態であり、第1のコンデンサ23に充電された電圧が第1のトランス31の一次巻線31aと第2のトランス32の一次巻線32aに印加される。図2の(c)、(d)に示すように、第1のハーフブリッジ回路200では第1のハーフブリッジ回路200の第1のスイッチング素子201はオフ状態であり、第2のスイッチング素子202がオフ状態になり、第1のハーフブリッジ回路200の第1のコンデンサ203に電荷の充電が開始され、第2のコンデンサ204から電荷を放電し続け、第1のトランス31の二次巻線31bに流れる電流が一定となり、第1のトランス31の一次巻線31aに流れる電流が一定となる。   Next, the operation at time T1 to T2 in FIG. 2 will be described. As shown in FIGS. 2A and 2B, the first switching element 27 is in the on state, the second switching element 28 is in the off state, and the voltage charged in the first capacitor 23 is the first voltage. Applied to the primary winding 31a of the transformer 31 and the primary winding 32a of the second transformer 32. As shown in FIGS. 2C and 2D, in the first half-bridge circuit 200, the first switching element 201 of the first half-bridge circuit 200 is in an OFF state, and the second switching element 202 is The first capacitor 203 of the first half-bridge circuit 200 starts to be charged, the electric charge is continuously discharged from the second capacitor 204, and the secondary winding 31b of the first transformer 31 is charged. The flowing current is constant, and the current flowing through the primary winding 31a of the first transformer 31 is constant.

また、図2の(e)、(f)に示すように、第2のハーフブリッジ回路210では第2のハーフブリッジ回路210の第1のスイッチング素子211と第2のスイッチング素子212がオフ状態になり、第2のハーフブリッジ回路210の第1のコンデンサ213に電荷の充電が開始され、第2のコンデンサ214から電荷が放電し続け、第2のトランス32の二次巻線32bに流れる電流が一定となり、第2のトランス32の一次巻線32aに流れる電流が一定となる。   Further, as shown in FIGS. 2E and 2F, in the second half-bridge circuit 210, the first switching element 211 and the second switching element 212 of the second half-bridge circuit 210 are turned off. Thus, charging of the first capacitor 213 of the second half-bridge circuit 210 starts to be charged, the charge continues to be discharged from the second capacitor 214, and the current flowing through the secondary winding 32b of the second transformer 32 becomes The current flowing in the primary winding 32a of the second transformer 32 is constant.

次に図2の時刻T2〜T3の動作を説明する。図2の(a)、(b)に示すように、第1のスイッチング素子27がオン状態であり、第2のスイッチング素子28もオフ状態であり、第1のコンデンサ23に充電された電圧が第1のトランス31の一次巻線31aと第2のトランス32の一次巻線32aに印加される。また、図2の(c)、(d)に示すように、第1のハーフブリッジ回路200では第1のスイッチング素子201がオン状態になり、第2のスイッチング素子202がオフ状態であり、第1のハーフブリッジ回路200の第1のコンデンサ203に電荷を充電し続け、第2のコンデンサ204から電荷を放電し続け、第1のトランス31の二次巻線31bに流れる電流が一定となり、第1のトランス31の一次巻線31aに流れる電流が一定となる。   Next, operations at times T2 to T3 in FIG. 2 will be described. As shown in FIGS. 2A and 2B, the first switching element 27 is in the on state, the second switching element 28 is also in the off state, and the voltage charged in the first capacitor 23 is The voltage is applied to the primary winding 31 a of the first transformer 31 and the primary winding 32 a of the second transformer 32. Further, as shown in FIGS. 2C and 2D, in the first half-bridge circuit 200, the first switching element 201 is turned on, the second switching element 202 is turned off, The first capacitor 203 of one half-bridge circuit 200 continues to be charged, the second capacitor 204 continues to discharge charge, the current flowing through the secondary winding 31b of the first transformer 31 becomes constant, and the first The current flowing through the primary winding 31a of one transformer 31 is constant.

また、図2の(e)、(f)に示すように、第2のハーフブリッジ回路210では第2のハーフブリッジ回路210の第1のスイッチング素子211がオン状態になり、第2のスイッチング素子212がオフ状態であり、第2のハーフブリッジ回路210の第1のコンデンサ213に電荷を充電し続け、第2のコンデンサ214から電荷を放電し続け、第2のトランス32の二次巻線32bに流れる電流が一定となり、第2のトランス32の一次巻線32aに流れる電流が一定となる。   As shown in FIGS. 2E and 2F, in the second half-bridge circuit 210, the first switching element 211 of the second half-bridge circuit 210 is turned on, and the second switching element 212 is in an off state, the first capacitor 213 of the second half-bridge circuit 210 continues to be charged, the second capacitor 214 continues to be discharged, and the secondary winding 32b of the second transformer 32 The current flowing in the first transformer 32 becomes constant, and the current flowing in the primary winding 32a of the second transformer 32 becomes constant.

次に図2の時刻T3〜T4の動作を説明する。図2の(a)、(b)に示すように、第1のスイッチング素子27がオフ状態になり、第2のスイッチング素子28がオフ状態であり、第1のトランス31の一次巻線31aと第2のトランス32の一次巻線32aに電圧は印加されない。また、図2の(c)、(d)に示すように、第1のハーフブリッジ回路200では第1のハーフブリッジ回路200の第1のスイッチング素子201がオン状態であり、第2のスイッチング素子202がオフ状態であり、第1のハーフブリッジ回路200の第1のコンデンサ203に電荷を充電し続け、第2のコンデンサ204から電荷を放電し続け、第1のトランス31の二次巻線31bに流れる電流が一定となり、第1のトランス31の一次巻線31aに流れる電流が一定となる。   Next, the operation at times T3 to T4 in FIG. 2 will be described. As shown in FIGS. 2A and 2B, the first switching element 27 is turned off, the second switching element 28 is turned off, and the primary winding 31a of the first transformer 31 No voltage is applied to the primary winding 32a of the second transformer 32. Further, as shown in FIGS. 2C and 2D, in the first half-bridge circuit 200, the first switching element 201 of the first half-bridge circuit 200 is in the on state, and the second switching element 202 is in an off state, the first capacitor 203 of the first half-bridge circuit 200 continues to be charged, the second capacitor 204 continues to discharge, and the secondary winding 31b of the first transformer 31 The current flowing in the first transformer 31 becomes constant, and the current flowing in the primary winding 31a of the first transformer 31 becomes constant.

また、図2の(e)、(f)に示すように、第2のハーフブリッジ回路210では第2のハーフブリッジ回路210の第1のスイッチング素子211がオン状態になり、第2のスイッチング素子212がオフ状態であり、第2のハーフブリッジ回路210の第1のコンデンサ213に電荷を充電し続け、第2のコンデンサ214から電荷を放電し続け、第2のトランス32の二次巻線32bに流れる電流が一定となり、第2のトランス32の一次巻線32aに流れる電流が一定となる。   As shown in FIGS. 2E and 2F, in the second half-bridge circuit 210, the first switching element 211 of the second half-bridge circuit 210 is turned on, and the second switching element 212 is in an off state, the first capacitor 213 of the second half-bridge circuit 210 continues to be charged, the second capacitor 214 continues to be discharged, and the secondary winding 32b of the second transformer 32 The current flowing in the first transformer 32 becomes constant, and the current flowing in the primary winding 32a of the second transformer 32 becomes constant.

次に図2の時刻T4〜T5の動作を説明する。図2の(a)、(b)に示すように、第1のスイッチング素子27がオフ状態であり、第2のスイッチング素子28がオン状態になり、第2のコンデンサ24に充電された電圧が第1のトランス31の一次巻線31aと第2のトランス32の一次巻線32aに電圧は逆向きに印加される。   Next, the operation at times T4 to T5 in FIG. 2 will be described. As shown in FIGS. 2A and 2B, the first switching element 27 is in the off state, the second switching element 28 is in the on state, and the voltage charged in the second capacitor 24 is A voltage is applied to the primary winding 31a of the first transformer 31 and the primary winding 32a of the second transformer 32 in the opposite directions.

また、図2の(c)、(d)に示すように、第1のハーフブリッジ回路200では第1のハーフブリッジ回路200の第1のスイッチング素子201がオン状態であり、第2のスイッチング素子202がオフ状態となり、第1のハーフブリッジ回路200の第1のコンデンサ203に電荷の放電が開始され、第2のコンデンサ204から電荷を放電し続け、第1のトランス31の二次巻線31bに流れる電流が減少を始め、第1のトランス31の一次巻線31aに流れる電流が減少する。   Further, as shown in FIGS. 2C and 2D, in the first half-bridge circuit 200, the first switching element 201 of the first half-bridge circuit 200 is in the on state, and the second switching element 202 is turned off, and the first capacitor 203 of the first half-bridge circuit 200 starts to discharge electric charges. The second capacitor 204 continues to discharge electric charges, and the secondary winding 31b of the first transformer 31 is discharged. The current flowing through the first transformer 31 starts to decrease, and the current flowing through the primary winding 31a of the first transformer 31 decreases.

また図2の(e)、(f)に示すように、第2のハーフブリッジ回路210では第2のハーフブリッジ回路210の第1のスイッチング素子211がオン状態であり、第2のスイッチング素子212がオフ状態となり、第2のハーフブリッジ回路210の第1のコンデンサ213に電荷の放電を開始し、第2のコンデンサ214から電荷を放電し続け、第2のトランス32の二次巻線32bに流れる電流が減少を始め、第2のトランス32の一次巻線32aに流れる電流が減少する。時刻T4〜T5が1/2周期に近づくにつれ、電流増加量が少なくなり出力電流が減少する。   Further, as shown in FIGS. 2E and 2F, in the second half-bridge circuit 210, the first switching element 211 of the second half-bridge circuit 210 is in an ON state, and the second switching element 212 is turned on. Is turned off, the first capacitor 213 of the second half-bridge circuit 210 starts discharging electric charge, continues to discharge electric charge from the second capacitor 214, and the secondary winding 32b of the second transformer 32 The flowing current starts to decrease, and the current flowing through the primary winding 32a of the second transformer 32 decreases. As the times T4 to T5 approach the 1/2 cycle, the amount of increase in current decreases and the output current decreases.

次に図2の時刻T5〜T6の動作を説明する。図2の(a)、(b)に示すように、第1のスイッチング素子27がオフ状態、第2のスイッチング素子28がオン状態であり、第2のコンデンサ24に充電された電圧が第1のトランス31の一次巻線31aと第2のトランス32の一次巻線32aに逆向きに印加される。また、図2の(c)、(d)に示すように、第1のハーフブリッジ二次回路では第1のハーフブリッジ回路200の第1のスイッチング素子201がオフ状態になり、第2のスイッチング素子202がオフ状態であり、第1のハーフブリッジ回路200の第1のコンデンサ203で電荷の放電が終了し、第2のコンデンサ204で電荷の放電が終了し、第1のトランス31の二次巻線31bに流れる電流が一定となり、第1のトランス31の一次巻線31aに流れる電流が一定となる。   Next, the operation at times T5 to T6 in FIG. 2 will be described. As shown in FIGS. 2A and 2B, the first switching element 27 is in the off state, the second switching element 28 is in the on state, and the voltage charged in the second capacitor 24 is the first voltage. Applied to the primary winding 31a of the transformer 31 and the primary winding 32a of the second transformer 32 in opposite directions. Further, as shown in FIGS. 2C and 2D, in the first half-bridge secondary circuit, the first switching element 201 of the first half-bridge circuit 200 is turned off, and the second switching is performed. The element 202 is in an off state, the discharge of the electric charge is finished in the first capacitor 203 of the first half-bridge circuit 200, the electric charge is discharged in the second capacitor 204, and the secondary of the first transformer 31 The current flowing through the winding 31b is constant, and the current flowing through the primary winding 31a of the first transformer 31 is constant.

また、図2の(e)、(f)に示すように、第2のハーフブリッジ回路210では第2のハーフブリッジ回路210の第1のスイッチング素子211がオフ状態になり、第2のスイッチング素子212がオフ状態であり、第2のハーフブリッジ回路210の第1のコンデンサ213で電荷の放電が終了し、第2のコンデンサ214で電荷の放電が終了し、第2のトランス32の二次巻線32bに流れる電流が一定となり、第2のトランス32の一次巻線32aに流れる電流が一定となる。   As shown in FIGS. 2E and 2F, in the second half-bridge circuit 210, the first switching element 211 of the second half-bridge circuit 210 is turned off, and the second switching element 212 is in the OFF state, the discharge of the electric charge is completed by the first capacitor 213 of the second half-bridge circuit 210, the electric charge is discharged by the second capacitor 214, and the secondary winding of the second transformer 32 is completed. The current flowing through the line 32b is constant, and the current flowing through the primary winding 32a of the second transformer 32 is constant.

次に図2の時刻T6〜T7の動作を説明する。図2の(a)、(b)に示すように、第1のスイッチング素子27がオフ状態、第2のスイッチング素子28がオン状態で、第1のコンデンサ24に充電された電圧が第1のトランス31の一次巻線31aと第2のトランス32の一次巻線32aに逆向きに印加される。また、図2の(c)、(d)に示すように、第1のハーフブリッジ回路200では第1のハーフブリッジ回路200の第1のスイッチング素子201がオフ状態であり、第2のスイッチング素子202がオン状態になり、第1のハーフブリッジ回路200の第1のコンデンサ203に電流が流れず、第2のコンデンサ204で電荷の充電が開始し、第1のトランス31の二次巻線31bに流れる電流が一定となり、第1のトランス31の一次巻線31aに流れる電流が一定となる。   Next, the operation at times T6 to T7 in FIG. 2 will be described. As shown in FIGS. 2A and 2B, when the first switching element 27 is in the OFF state and the second switching element 28 is in the ON state, the voltage charged in the first capacitor 24 is the first voltage. The reverse voltage is applied to the primary winding 31 a of the transformer 31 and the primary winding 32 a of the second transformer 32. Further, as shown in FIGS. 2C and 2D, in the first half-bridge circuit 200, the first switching element 201 of the first half-bridge circuit 200 is in the OFF state, and the second switching element 202 is turned on, current does not flow through the first capacitor 203 of the first half-bridge circuit 200, charging of the electric charge is started by the second capacitor 204, and the secondary winding 31 b of the first transformer 31. The current flowing in the first transformer 31 becomes constant, and the current flowing in the primary winding 31a of the first transformer 31 becomes constant.

また、図2の(e)、(f)に示すように、第2のハーフブリッジ回路210では第2のハーフブリッジ回路210の第1のスイッチング素子211がオフ状態になり、第2のスイッチング素子212がオン状態になり、第2のハーフブリッジ回路210の第1のコンデンサ213に電流が流れず、第2のコンデンサ214での充電が開始され、第2のトランス32の二次巻線32bに流れる電流が一定となり、第2のトランス32の一次巻線32aに流れる電流が一定となる。   As shown in FIGS. 2E and 2F, in the second half-bridge circuit 210, the first switching element 211 of the second half-bridge circuit 210 is turned off, and the second switching element 212 is turned on, no current flows through the first capacitor 213 of the second half-bridge circuit 210, charging at the second capacitor 214 is started, and the secondary winding 32 b of the second transformer 32 is applied to the secondary winding 32 b. The flowing current is constant, and the current flowing through the primary winding 32a of the second transformer 32 is constant.

次に図2の時刻T7〜T8の動作を説明する。図2の(a)、(b)に示すように、第1のスイッチング素子27がオフ状態、第2のスイッチング素子28がオフ状態となり、第1のトランス31の一次巻線31aと第2のトランス32の一次巻線32aに電圧は印加されない。また、図2の(c)、(d)に示すように、第1のハーフブリッジ回路200では第1のハーフブリッジ回路200の第1のスイッチング素子201がオフ状態で、第2のスイッチング素子202がオン状態で、第1のハーフブリッジ回路200の第1のコンデンサ203に電流は流れず、第2のコンデンサ204で電荷を充電し続け、第1のトランス31の二次巻線31bに流れる電流が一定となり、第1のトランス31の一次巻線31aに流れる電流が一定となる。   Next, the operation at times T7 to T8 in FIG. 2 will be described. As shown in FIGS. 2A and 2B, the first switching element 27 is turned off, the second switching element 28 is turned off, and the primary winding 31a of the first transformer 31 and the second winding No voltage is applied to the primary winding 32a of the transformer 32. Further, as shown in FIGS. 2C and 2D, in the first half-bridge circuit 200, the first switching element 201 of the first half-bridge circuit 200 is in an OFF state, and the second switching element 202 is turned off. Is in the ON state, no current flows through the first capacitor 203 of the first half-bridge circuit 200, the electric charge continues to be charged by the second capacitor 204, and the current flows through the secondary winding 31b of the first transformer 31. Becomes constant, and the current flowing through the primary winding 31a of the first transformer 31 becomes constant.

また、図2の(e)、(f)に示すように、第2のハーフブリッジ回路210では第2のハーフブリッジ回路210の第1のスイッチング素子211がオフ状態で、第2のスイッチング素子212がオン状態で、第2のハーフブリッジ回路210の第1のコンデンサ213に電荷に電流が流れず、第2のコンデンサ214から電荷を充電し続け、第2のトランス32の二次巻線32bに流れる電流が一定となり、第2のトランス32の一次巻線32aに流れる電流が一定となる。   Further, as shown in FIGS. 2E and 2F, in the second half-bridge circuit 210, the first switching element 211 of the second half-bridge circuit 210 is in the OFF state, and the second switching element 212 is turned off. Is in the ON state, no current flows through the first capacitor 213 of the second half-bridge circuit 210, and the charge continues to be charged from the second capacitor 214, and the secondary winding 32b of the second transformer 32 is charged. The flowing current is constant, and the current flowing through the primary winding 32a of the second transformer 32 is constant.

そして、一次回路のスイッチング素子27、28に対する各ハーフブリッジ回路200、210のスイッチング素子201、202、211、212のゲート信号を制御することによって出力量を調整することができる。上述したように、各ハーフブリッジ回路200、210と、加算器43、按分制御器44、比較器45、46、及びスイッチング素子制御器47、48によって、フィードバック系統が形成されている。したがって、按分制御器44で求められた等出力量に収束するようにスイッチング素子制御器47、48によって夫々のハーフブリッジ回路200、210の出力が制御されるようになって、トランス毎に設けた二次回路の相互の電流値の不均衡を抑制することができるようになる。   The output amount can be adjusted by controlling the gate signals of the switching elements 201, 202, 211 and 212 of the half bridge circuits 200 and 210 for the switching elements 27 and 28 of the primary circuit. As described above, the half bridge circuits 200 and 210, the adder 43, the proportional distribution controller 44, the comparators 45 and 46, and the switching element controllers 47 and 48 form a feedback system. Accordingly, the outputs of the half-bridge circuits 200 and 210 are controlled by the switching element controllers 47 and 48 so as to converge to the equal output amount obtained by the apportionment controller 44, and provided for each transformer. It becomes possible to suppress the imbalance between the current values of the secondary circuits.

例えば、スイッチング素子制御器47、48によって各ハーフブリッジ回路200、210のスイッチング素子201、202、211、212のゲート信号のONタイミング、つまりスイッチングする通電位相時期を制御することにより、各ハーフブリッジ二次回路のコンデンサ203、204、213、214の充放電時間が変化する。充放電時間の制御により、各ハーフブリッジ回路200と210の出力量を制御することができる。もちろん、各ハーフブリッジ回路200、210のスイッチング素子201、202、211、212の通電位相量を変更することによって出力量を調整できる。   For example, the switching element controllers 47 and 48 control the ON timing of the gate signals of the switching elements 201, 202, 211, and 212 of the half bridge circuits 200 and 210, that is, the energization phase timing for switching, thereby controlling each half bridge circuit. The charging / discharging time of the capacitors 203, 204, 213, and 214 in the next circuit changes. By controlling the charge / discharge time, the output amount of each half-bridge circuit 200 and 210 can be controlled. Of course, the output amount can be adjusted by changing the energization phase amount of the switching elements 201, 202, 211, 212 of the half-bridge circuits 200, 210.

図3はスイッチング素子201、202、211、212のゲート信号のONタイミングである通電位相時期を制御する場合を示している。図3のように、一次回路のゲート信号に対して、各ハーフブリッジ回路200、210のハイサイド側のスイッチング素子201、211のゲート信号にφ1とφ2の位相差を有するゲート信号を与える構成としている。この場合、第1のハーフブリッジ回路200の第1のスイッチング素子201の通電位相時期に対して、第2のハーフブリッジ回路210の第1のスイッチング素子211の通電位相時期の方が遅くなって通電されるようになっている。尚、各第1のスイッチング素子201、202の通電位相量は同じ時間に設定されている。ここで、ローサイド側のスイッチング素子202、212はハイサイド側のスイッチング素子201、211に対して、デッドタイムを設けて相補的に動作させればよいものである。また、周知の通り、一次回路のスイッチング素子である第1のスイッチング素子27と第2のスイッチング素子28の時間比率、第1のハーフブリッジ回路200の第1スイッチング素子201と第2スイッチング素子202の時間比率、及び第2のハーフブリッジ回路210の第1スイッチング素子211と第2スイッチング素子212の時間比率はそれぞれの合計時比率が1となるように交互にON/OFFするものである。   FIG. 3 shows a case where the energization phase timing which is the ON timing of the gate signals of the switching elements 201, 202, 211 and 212 is controlled. As shown in FIG. 3, the gate signal having a phase difference of φ1 and φ2 is given to the gate signals of the high-side switching elements 201 and 211 of the half-bridge circuits 200 and 210 with respect to the gate signal of the primary circuit. Yes. In this case, the energization phase timing of the first switching element 211 of the second half-bridge circuit 210 is delayed with respect to the energization phase timing of the first switching element 201 of the first half-bridge circuit 200. It has come to be. The energization phase amounts of the first switching elements 201 and 202 are set to the same time. Here, the low-side switching elements 202 and 212 may be operated complementarily to the high-side switching elements 201 and 211 with a dead time. Further, as is well known, the time ratio between the first switching element 27 and the second switching element 28 which are switching elements of the primary circuit, the first switching element 201 and the second switching element 202 of the first half-bridge circuit 200. The time ratio and the time ratio of the first switching element 211 and the second switching element 212 of the second half-bridge circuit 210 are alternately turned ON / OFF so that the total time ratio thereof becomes 1.

このように、按分制御器44で得られた各トランスに設けられた二次回路毎の等出力量に対して、実際の二次回路の出力量がどの程度の量だけ乖離しているかを比較器45、46で比較し、この比較結果に基づいてスイッチング素子制御器47、48によって、各ハーフブリッジ回路200、210のハイサイド側のスイッチング素子201、211のゲート信号にφ1とφ2の位相差を有するゲート信号を与える構成としている。これによって、夫々のハーフブリッジ回路200、210の出力が制御されるようになって、各ハーフブリッジ回路200、210の素子や配線のばらつき、温度による素子の特性変化による各トランスに対応する二次回路の間での出力量の不均衡を是正することができるようになるものである。   In this way, the amount of deviation of the actual output amount of the secondary circuit from the equal output amount of each secondary circuit provided in each transformer obtained by the proportional distribution controller 44 is compared. 45 and 46, and based on the comparison result, the phase difference between φ1 and φ2 is applied to the gate signals of the high-side switching elements 201 and 211 of the half bridge circuits 200 and 210 by the switching element controllers 47 and 48, respectively. It is set as the structure which gives the gate signal which has. As a result, the outputs of the respective half-bridge circuits 200 and 210 are controlled, and the secondary corresponding to each transformer due to variations in the elements and wiring of the respective half-bridge circuits 200 and 210 and changes in element characteristics due to temperature. This makes it possible to correct the output amount imbalance among the circuits.

次に、図4はスイッチング素子201、202、211、212のゲート信号のONしている時間である通電位相量を制御する場合を示している。この図4に示すものはいわゆる、各ハーフブリッジ回路200、210のハイサイド側のスイッチング素子201、211のゲート信号のONしている時間(ONデューティ)を制御することによって二次回路の出力量を制御する構成である。この場合も按分制御器44で得られた各トランスに設けられた二次回路毎の等出力量に対して、実際の二次回路の出力量がどの程度の量だけ乖離しているかを比較器45、46で比較し、この比較結果に基づいてスイッチング素子制御器47、48によって、各ハーフブリッジ回路200、210のハイサイド側のスイッチング素子201、211に通電位相量に対応したゲート信号を与える構成としている。これによって、夫々のハーフブリッジ回路200、210の出力が制御されるようになって、各ハーフブリッジ回路200、210の素子や配線のばらつき、温度による素子の特性変化による各トランスに対応する二次回路の間での出力量の不均衡を是正することができるようになるものである。   Next, FIG. 4 shows a case where the energization phase amount which is the time during which the gate signals of the switching elements 201, 202, 211 and 212 are ON is controlled. FIG. 4 shows a so-called so-called output amount of the secondary circuit by controlling the ON time (ON duty) of the gate signals of the switching elements 201 and 211 on the high side of the half-bridge circuits 200 and 210. It is the structure which controls. In this case as well, the comparator shows how much the actual output amount of the secondary circuit is deviated from the equal output amount of each secondary circuit provided in each transformer obtained by the apportioning controller 44. 45 and 46, and based on the comparison result, the switching element controllers 47 and 48 give the gate signals corresponding to the energization phase amount to the switching elements 201 and 211 on the high side of the half bridge circuits 200 and 210, respectively. It is configured. As a result, the outputs of the respective half-bridge circuits 200 and 210 are controlled, and the secondary corresponding to each transformer due to variations in the elements and wiring of the respective half-bridge circuits 200 and 210 and changes in element characteristics due to temperature. This makes it possible to correct the output amount imbalance among the circuits.

図4にあるように、第1のハーフブリッジ回路200のスイッチング素子201に与える通電位相量に対応してチョークコイル35の出力量(電流値)が制御され、第2のハーフブリッジ回路210のスイッチング素子211に与える通電位相量に対応してチョークコイル39の出力量(電流値)が制御されるようになっている。これによって、夫々のハーフブリッジ回路200、210の出力が制御されるようになって、各ハーフブリッジ回路200、210の素子や配線のばらつき、温度による素子の特性変化による各トランスに対応する二次回路の間での出力量の不均衡を是正することができるようになるものである。   As shown in FIG. 4, the output amount (current value) of the choke coil 35 is controlled corresponding to the energization phase amount applied to the switching element 201 of the first half bridge circuit 200, and the switching of the second half bridge circuit 210 is performed. The output amount (current value) of the choke coil 39 is controlled in accordance with the energization phase amount applied to the element 211. As a result, the outputs of the respective half-bridge circuits 200 and 210 are controlled, and the secondary corresponding to each transformer due to variations in the elements and wiring of the respective half-bridge circuits 200 and 210 and changes in element characteristics due to temperature. This makes it possible to correct the output amount imbalance among the circuits.

尚、この他に、本実施例においては各トランス31、32の巻線31aと32aを直列に接続することにより、各トランス31、32の巻線31a、32aに印加される電圧が低減される。これにより、各トランス31、32の小型化が図れ、また、各巻線31a、32aの巻線抵抗における損失が低減されるという効果を奏することができる。更に、二次回路を並列化することにより、各回路に流れる電流を分散することができ、各二次回路で発生する損失は素子や配線の抵抗と電流の2乗の乗数であるため、二次回路の並列化により損失が低減されるという効果を奏することができる。   In addition, in this embodiment, the voltage applied to the windings 31a and 32a of the transformers 31 and 32 is reduced by connecting the windings 31a and 32a of the transformers 31 and 32 in series. . As a result, the transformers 31 and 32 can be downsized, and the loss in the winding resistance of the windings 31a and 32a can be reduced. Furthermore, by parallelizing the secondary circuit, the current flowing through each circuit can be distributed, and the loss generated in each secondary circuit is a multiplier of the resistance of the element or wiring and the square of the current. There is an effect that the loss is reduced by parallelizing the next circuit.

次に本発明の第2の実施形態になるDC/DC電力変換装置の構成について図5を用いて説明する。本実施例は一次回路がハーフブリッジ型で、複数のトランスの一次巻線同士を並列に接続したDC/DC電力変換装置に本発明を適用したものである。   Next, the structure of the DC / DC power converter device which becomes the 2nd Embodiment of this invention is demonstrated using FIG. In this embodiment, the present invention is applied to a DC / DC power conversion apparatus in which a primary circuit is a half bridge type and primary windings of a plurality of transformers are connected in parallel.

図5において、一次回路には第1のトランス31の一次巻線31aと、第2のトランス32の一次巻線32aが並列に接続されている。そして、図1と同様に第1のハーフブリッジ回路200と第2のハーフブリッジ回路210の出力量は、第1のハーフブリッジ回路200と第2のハーフブリッジ回路210と出力端子40bの間から取り出されている。これらの第1のハーフブリッジ回路200と第2のハーフブリッジ回路210の夫々の出力量は加算器43によって加算されて、全体の総出力量が求められる。   In FIG. 5, a primary winding 31a of a first transformer 31 and a primary winding 32a of a second transformer 32 are connected in parallel to the primary circuit. As in FIG. 1, the output amounts of the first half-bridge circuit 200 and the second half-bridge circuit 210 are taken out from between the first half-bridge circuit 200, the second half-bridge circuit 210, and the output terminal 40b. It is. The output amounts of the first half-bridge circuit 200 and the second half-bridge circuit 210 are added by the adder 43 to obtain the total output amount.

加算器43で求められた総出力量は按分制御器44に送られ、トランス31、32の個数で除算されて等出力量が求められる。また、按分制御器44には並列に第1のハーフブリッジ回路200と第2のハーフブリッジ回路210の夫々の出力量が個別に入力される構成となっている。したがって、按分制御44は等出力量と、第1のハーフブリッジ回路200と第2のハーフブリッジ回路210の夫々の出力量が出力されることになる。按分制御器44から出力された等出力量と夫々のハーフブリッジ回路200、210の出力量は第1の比較器45と第2の比較器46に入力される。更に、第1の比較器45には第1のハーフブリッジ回路200の出力量が入力され、第2の比較器45には第2のハーフブリッジ回路210の出力量が入力される。   The total output amount obtained by the adder 43 is sent to the apportioning controller 44 and divided by the number of transformers 31 and 32 to obtain an equal output amount. Further, the apportioning controller 44 is configured such that the output amounts of the first half-bridge circuit 200 and the second half-bridge circuit 210 are individually input in parallel. Therefore, the proportional distribution control 44 outputs the equal output amount and the output amounts of the first half bridge circuit 200 and the second half bridge circuit 210, respectively. The equal output amount output from the proportional distribution controller 44 and the output amounts of the respective half bridge circuits 200 and 210 are input to the first comparator 45 and the second comparator 46. Further, the output amount of the first half-bridge circuit 200 is input to the first comparator 45, and the output amount of the second half-bridge circuit 210 is input to the second comparator 45.

したがって、夫々の比較器45、46においては等出力量に対して出力量が大きければ出力量を小さくするための比較出力信号を出力し、等出力量に対して出力量が小さければ出力量を大きくするための比較出力信号を出力するものである。そして、第1の比較器45の比較出力信号は第1のハーフブリッジ回路200のスイッチング素子201、202の制御を行う第1のスイッチング素子制御器47に入力され、第2の比較器46の比較出力信号は第2のハーフブリッジ回路210のスイッチング素子211、212の制御を行う第2のスイッチング素子制御器48に入力される。これらのスイッチング素子制御器47、48は、各スイッチング素子201、202、211、212がONにスイッチングする時の通電位相時期や、通電している時間である通電位相量を調節することによって各ハーフブリッジ回路200、210の出力量を制御することができるものである。   Accordingly, in each of the comparators 45 and 46, if the output amount is larger than the equal output amount, a comparison output signal for reducing the output amount is output, and if the output amount is smaller than the equal output amount, the output amount is set. A comparison output signal for enlarging is output. The comparison output signal of the first comparator 45 is input to the first switching element controller 47 that controls the switching elements 201 and 202 of the first half-bridge circuit 200, and the comparison of the second comparator 46 is performed. The output signal is input to the second switching element controller 48 that controls the switching elements 211 and 212 of the second half-bridge circuit 210. These switching element controllers 47 and 48 adjust the energization phase timing when each switching element 201, 202, 211, and 212 is switched ON and the energization phase amount that is the energization time to adjust each half. The output amount of the bridge circuits 200 and 210 can be controlled.

このように、本実施例も実施例1と同様の効果を奏することができる他、トランスの一次巻線31a、32aが並列に接続されていることにより、トランス31、32の電流が分散されことにより、トランスの巻線での損失の低減を図ることができる。得る。   As described above, the present embodiment can achieve the same effects as the first embodiment, and the currents of the transformers 31 and 32 are dispersed by connecting the primary windings 31a and 32a of the transformer in parallel. As a result, the loss in the transformer winding can be reduced. obtain.

次に本発明の第3の実施形態になるDC/DC電力変換装置の構成について図6を用いて説明する。本実施例は一次回路がフルブリッジ型で、複数のトランスの一次巻線同士を直列に接続したDC/DC電力変換装置に本発明を適用したものである。   Next, the configuration of a DC / DC power converter according to a third embodiment of the present invention will be described with reference to FIG. In this embodiment, the present invention is applied to a DC / DC power converter in which a primary circuit is a full bridge type and primary windings of a plurality of transformers are connected in series.

フルブリッジ型DC/DC電力変換装置は、図1の一次回路にあるコンデンサ23、24を第3のスイッチング素子23aと第4のスイッチング素子24aに置き換えたものである。その他の構成は図1に示す構成と実質的の同一の構成となっている。尚、第1のスイッチング素子27と第3のスイッチング素子23aは同一のゲート信号波形が印加され、第2のスイッチング素子28と第4のスイッチング素子24aにも同一のゲート信号波形が印加され、互いにON/OFF動作を繰り返すものである。ここで、2つのゲート信号は同時にON、或いはOFFになることはなく、互いにON/OFF動作を繰り返すものである。   The full-bridge type DC / DC power converter is obtained by replacing the capacitors 23 and 24 in the primary circuit of FIG. 1 with a third switching element 23a and a fourth switching element 24a. The other configuration is substantially the same as the configuration shown in FIG. Note that the same gate signal waveform is applied to the first switching element 27 and the third switching element 23a, and the same gate signal waveform is applied to the second switching element 28 and the fourth switching element 24a. ON / OFF operation is repeated. Here, the two gate signals do not turn ON or OFF at the same time, and repeat ON / OFF operations.

そして、図2において、(a)は第1スイッチング素子27と第4のスイッチング素子24aの信号波形を示し、(b)は第2のスイッチング素子28と第三のスイッチング素子23aの信号波形を示すにものである。また、(c)、(d)は第1のハーフブリッジ回路200の第1スイッチング素子201と第2のスイッチング素子202の駆動波形を示し、(e)と(f)は第2のハーフブリッジ回路210の第1スイッチング素子211と第2のスイッチング素子212の駆動波形を示している。(g)は第1トランス31の一次巻線31aと、第2トランス32の一次巻32aの電流波形を示している。尚、各トランス31、32の二次回路の動作は実質的に図1に示した構成と同じなので説明は省略する。   2A shows signal waveforms of the first switching element 27 and the fourth switching element 24a, and FIG. 2B shows signal waveforms of the second switching element 28 and the third switching element 23a. It is a thing. (C) and (d) show driving waveforms of the first switching element 201 and the second switching element 202 of the first half-bridge circuit 200, and (e) and (f) show the second half-bridge circuit. The drive waveforms of 210 first switching element 211 and second switching element 212 are shown. (G) shows the current waveform of the primary winding 31a of the first transformer 31 and the primary winding 32a of the second transformer 32. The operation of the secondary circuit of each of the transformers 31 and 32 is substantially the same as the configuration shown in FIG.

第1トランス31の一次巻線31a、第2のトランス32の一次巻線32aに流れる電流について説明する。図2の時刻T0〜T1において、図2の(a)、(b)に示すように、第1のスイッチング素子27と第4のスイッチング素子24aがオン状態になり、第2のスイッチング素子28と第3のスイッチング素子23aがオフ状態であり、直流電源21が第1のトランス31の一次巻線31aと第2のトランス32の一次巻線32aに印加される。   The current flowing through the primary winding 31a of the first transformer 31 and the primary winding 32a of the second transformer 32 will be described. At time T0 to T1 in FIG. 2, as shown in FIGS. 2A and 2B, the first switching element 27 and the fourth switching element 24a are turned on, and the second switching element 28 and The third switching element 23 a is in an off state, and the DC power source 21 is applied to the primary winding 31 a of the first transformer 31 and the primary winding 32 a of the second transformer 32.

次に、時刻T1〜T2において、図2の(a)、(b)に示すように、第1のスイッチング素子27と第4のスイッチング素子24aがオン状態であり、第2のスイッチング素子28と第3のスイッチング素子23aがオフ状態であり、直流電源21が第1のトランス31の一次巻線31aと第2のトランス32の一次巻線32aに印加される。   Next, at time T1 to T2, as shown in FIGS. 2A and 2B, the first switching element 27 and the fourth switching element 24a are in the on state, and the second switching element 28 and The third switching element 23 a is in an off state, and the DC power source 21 is applied to the primary winding 31 a of the first transformer 31 and the primary winding 32 a of the second transformer 32.

次に、時刻T2〜T3において、図2の(a)、(b)に示すように、第1のスイッチング素子27と第4のスイッチング素子24aがオン状態であり、第2のスイッチング素子28と第3のスイッチング素子23aがオフ状態であり、直流電源21が第1のトランス31の一次巻線31aと第2のトランス32の一次巻線32aに印加される。   Next, at times T2 to T3, as shown in FIGS. 2A and 2B, the first switching element 27 and the fourth switching element 24a are in the on state, and the second switching element 28 and The third switching element 23 a is in an off state, and the DC power source 21 is applied to the primary winding 31 a of the first transformer 31 and the primary winding 32 a of the second transformer 32.

次に、時刻T3〜T4において、図2の(a)、(b)に示すように、第1のスイッチング素子27と第4のスイッチング素子24aがオフ状態になり、第2のスイッチング素子28と第3のスイッチング素子23aがオフ状態であり、第1のトランス31の一次巻線31aと第2のトランス32の一次巻線32aに電圧は印加されない。   Next, at times T3 to T4, as shown in FIGS. 2A and 2B, the first switching element 27 and the fourth switching element 24a are turned off, and the second switching element 28 and The third switching element 23 a is in an off state, and no voltage is applied to the primary winding 31 a of the first transformer 31 and the primary winding 32 a of the second transformer 32.

次に、時刻T4〜T5において、図2の(a)、(b)に示すように、第1のスイッチング素子27と第4のスイッチング素子24aがオフ状態であり、第2のスイッチング素子28と第3のスイッチング素子23aがオン状態になり、直流電源21が第1のトランス31の一次巻線31aと第2のトランス32の一次巻線32aに電圧は逆向きに印加される。   Next, at times T4 to T5, as shown in FIGS. 2A and 2B, the first switching element 27 and the fourth switching element 24a are in the off state, and the second switching element 28 and The third switching element 23 a is turned on, and the DC power source 21 applies a voltage in the reverse direction to the primary winding 31 a of the first transformer 31 and the primary winding 32 a of the second transformer 32.

次に、時刻T5〜T6において、図2の(a)、(b)に示すように、第1のスイッチング素子27と第4のスイッチング素子24aがオフ状態であり、第2のスイッチング素子28と第3のスイッチング素子23aがオン状態であり、直流電源21が第1のトランス31の一次巻線31aと第2のトランス32の一次巻線32aに逆向きに印加される。   Next, at time T5 to T6, as shown in FIGS. 2A and 2B, the first switching element 27 and the fourth switching element 24a are in the OFF state, and the second switching element 28 and The third switching element 23a is in an ON state, and the DC power source 21 is applied to the primary winding 31a of the first transformer 31 and the primary winding 32a of the second transformer 32 in the opposite directions.

次に、時刻T6〜T7において、図2の(a)、(b)に示すように、第1のスイッチング素子27と第4のスイッチング素子24aがオフ状態、第2のスイッチング素子28と第3のスイッチング素子23aがオン状態で、直流電源21が第1のトランス31の一次巻線31aと第2のトランス32の一次巻線32aに逆向きに印加される。   Next, at times T6 to T7, as shown in FIGS. 2A and 2B, the first switching element 27 and the fourth switching element 24a are in the off state, and the second switching element 28 and the third switching element 28 The switching element 23a is turned on, and the DC power source 21 is applied to the primary winding 31a of the first transformer 31 and the primary winding 32a of the second transformer 32 in the opposite directions.

次に、時刻T7〜T8において、図2の(a)、(b)に示すように、第1のスイッチング素子27と第4のスイッチング素子24aがオフ状態であり、第2のスイッチング素子28と第3のスイッチング素子23aがオフ状態となり、第1のトランス31の一次巻線31aと第2のトランス32の一次巻線32aに電圧は印加されない。   Next, at times T7 to T8, as shown in FIGS. 2A and 2B, the first switching element 27 and the fourth switching element 24a are in the off state, and the second switching element 28 and The third switching element 23 a is turned off, and no voltage is applied to the primary winding 31 a of the first transformer 31 and the primary winding 32 a of the second transformer 32.

このようにして、第1のスイッチング素子27と第3のスイッチング素子23a、及び第2のスイッチング素子28と第4のスイッチング素子24aが制御されることで、トランス31、32の一次巻線31a、32aの一次電流が制御されるものである。   Thus, the primary winding 31a of the transformers 31 and 32 is controlled by controlling the first switching element 27 and the third switching element 23a, and the second switching element 28 and the fourth switching element 24a. The primary current of 32a is controlled.

そして、図1と同様に第1のハーフブリッジ回路200と第2のハーフブリッジ回路210の出力量は、第1のハーフブリッジ回路200と第2のハーフブリッジ回路210と出力端子40bの間から取り出されている。これらの第1のハーフブリッジ回路200と第2のハーフブリッジ回路210の夫々の出力量は加算器43によって加算されて、全体の総出力量が求められる。   As in FIG. 1, the output amounts of the first half-bridge circuit 200 and the second half-bridge circuit 210 are taken out from between the first half-bridge circuit 200, the second half-bridge circuit 210, and the output terminal 40b. It is. The output amounts of the first half-bridge circuit 200 and the second half-bridge circuit 210 are added by the adder 43 to obtain the total output amount.

加算器43で求められた総出力量は按分制御器44に送られ、トランス31、32の個数で除算されて等出力量が求められる。また、按分制御器44には並列に第1のハーフブリッジ回路200と第2のハーフブリッジ回路210の夫々の出力量が個別に入力される構成となっている。したがって、按分制御44は等出力量と、第1のハーフブリッジ回路200と第2のハーフブリッジ回路210の夫々の出力量が出力されることになる。按分制御器44から出力された等出力量と夫々のハーフブリッジ回路200、210の出力量は第1の比較器45と第2の比較器46に入力される。更に、第1の比較器45には第1のハーフブリッジ回路200の出力量が入力され、第2の比較器45には第2のハーフブリッジ回路210の出力量が入力される。   The total output amount obtained by the adder 43 is sent to the apportioning controller 44 and divided by the number of transformers 31 and 32 to obtain an equal output amount. Further, the apportioning controller 44 is configured such that the output amounts of the first half-bridge circuit 200 and the second half-bridge circuit 210 are individually input in parallel. Therefore, the proportional distribution control 44 outputs the equal output amount and the output amounts of the first half bridge circuit 200 and the second half bridge circuit 210, respectively. The equal output amount output from the proportional distribution controller 44 and the output amounts of the respective half bridge circuits 200 and 210 are input to the first comparator 45 and the second comparator 46. Further, the output amount of the first half-bridge circuit 200 is input to the first comparator 45, and the output amount of the second half-bridge circuit 210 is input to the second comparator 45.

したがって、夫々の比較器45、46においては等出力量に対して出力量が大きければ出力量を小さくするための出力信号を出力し、等出力量に対して出力量が小さければ出力量を大きくするための出力信号を出力するものである。そして、第1の比較器45の出力信号は第1のハーフブリッジ回路200のスイッチング素子201、202の制御を行う第1のスイッチング素子制御器47に入力され、第2の比較器46の出力信号は第2のハーフブリッジ回路210のスイッチング素子211、212の制御を行う第2のスイッチング素子制御器48に入力される。これらのスイッチング素子制御器47、48は、各スイッチング素子201、202、211、212がONにスイッチングする時の通電位相時期や、通電している時間である通電位相量を調節することによって各ハーフブリッジ回路200、210の出力量を制御することができるものである。   Therefore, each of the comparators 45 and 46 outputs an output signal for reducing the output amount if the output amount is large with respect to the equal output amount, and increases the output amount if the output amount is small with respect to the equal output amount. To output an output signal. The output signal of the first comparator 45 is input to the first switching element controller 47 that controls the switching elements 201 and 202 of the first half bridge circuit 200, and the output signal of the second comparator 46. Is input to the second switching element controller 48 that controls the switching elements 211 and 212 of the second half-bridge circuit 210. These switching element controllers 47 and 48 adjust the energization phase timing when each switching element 201, 202, 211, and 212 is switched ON and the energization phase amount that is the energization time to adjust each half. The output amount of the bridge circuits 200 and 210 can be controlled.

このように、本実施例も実施例1と同様の効果を奏することができる他、本実施例においては一次回路をフルブリッジ回路とすることで、トランスへの印加電圧がハーフブリッジ回路の2倍となるため、より多くの電力を二次回路に伝えることが可能となり、DC/DC電力変換装置の大電力、高電力密度に対応することが可能となる。   As described above, this embodiment can achieve the same effect as that of the first embodiment. In addition, in this embodiment, the primary circuit is a full bridge circuit, so that the voltage applied to the transformer is twice that of the half bridge circuit. Therefore, it becomes possible to transmit more power to the secondary circuit, and it becomes possible to cope with the high power and high power density of the DC / DC power converter.

更に、各トランス31、32の巻線31aと32aを直列に接続することにより、各トランス31、32の巻線31a、32aに印加される電圧が低減される。これにより、各トランス31、32の小型化が図れ、また、各巻線31a、32aの巻線抵抗における損失が低減されるという効果を奏することができる。更に、二次回路を並列化することにより、各回路に流れる電流を分散することができ、各二次回路で発生する損失は素子や配線の抵抗と電流の2乗の乗数であるため、二次回路の並列化により損失が低減されるという効果を奏することができる。   Further, by connecting the windings 31a and 32a of the transformers 31 and 32 in series, the voltage applied to the windings 31a and 32a of the transformers 31 and 32 is reduced. As a result, the transformers 31 and 32 can be reduced in size, and the loss in the winding resistance of the windings 31a and 32a can be reduced. Furthermore, by parallelizing the secondary circuit, the current flowing through each circuit can be distributed, and the loss generated in each secondary circuit is a multiplier of the resistance of the element or wiring and the square of the current. There is an effect that the loss is reduced by parallelizing the next circuit.

次に本発明の第4の実施形態になるDC/DC電力変換装置の構成について図7、図8を用いて説明する。本実施例は実施例1で説明したDC/DC電力変換装置を複数個、ここでは2個だけ用いるようにして、DC/DC電力変換装置の夫々の一次回路および二次回路を並列に接続したマルチフェーズ方式を適用したものである。図7にあるように、第1のDC/DC電力変換装置6の一次回路と二次回路は直流電源21の正極と負極に接続され、同様に第2のDC/DC電力変換装置7の一次回路と二次回路は直流電源21の正極と負極に接続されている。そして、この2個のDC/DC電力変換装置6、7の動作は以下の通りである。   Next, the structure of the DC / DC power converter device which becomes the 4th Embodiment of this invention is demonstrated using FIG. 7, FIG. In the present embodiment, a plurality of DC / DC power converters described in the first embodiment are used, and only two DC / DC power converters are used here, and the primary circuit and secondary circuit of each DC / DC power converter are connected in parallel. A multi-phase method is applied. As shown in FIG. 7, the primary circuit and the secondary circuit of the first DC / DC power converter 6 are connected to the positive electrode and the negative electrode of the DC power supply 21, and similarly the primary circuit of the second DC / DC power converter 7. The circuit and the secondary circuit are connected to the positive electrode and the negative electrode of the DC power source 21. The operations of the two DC / DC power converters 6 and 7 are as follows.

図8において、(a)は第1のDC/DC電力変換装置6の一次回路のハイサイド側のスイッチング素子27のゲート信号波形を示し、(b)は第1のDC/DC電力変換装置6の第1のハーフブリッジ回路200のハイサイド側のスイッチング素子201のゲート信号波形を示し、(c)は第1のDC/DC電力変換装置6の第2のハーフブリッジ回路210のハイサイド側のスイッチング素子211のゲート信号波形を示している。   8A shows the gate signal waveform of the switching element 27 on the high side of the primary circuit of the first DC / DC power converter 6, and FIG. 8B shows the first DC / DC power converter 6. 5C shows a gate signal waveform of the switching element 201 on the high side of the first half-bridge circuit 200, and (c) shows the high-side side of the second half-bridge circuit 210 of the first DC / DC power converter 6. The gate signal waveform of the switching element 211 is shown.

同様に、(d)は第2のDC/DC電力変換装置7の一次回路のハイサイド側のスイッチング素子27のゲート信号波形を示し、(e)は第2のDC/DC電力変換装置7の第1のハーフブリッジ回路200のハイサイド側のスイッチング素子201のゲート信号波形を示し、(f)は第2のDC/DC電力変換装置7の第2のハーフブリッジ回路210のハイサイド側のスイッチング素子211のゲート信号波形を示している。   Similarly, (d) shows the gate signal waveform of the switching element 27 on the high side of the primary circuit of the second DC / DC power converter 7, and (e) shows the second DC / DC power converter 7. The gate signal waveform of the switching element 201 of the high side of the 1st half bridge circuit 200 is shown, (f) is switching of the high side of the 2nd half bridge circuit 210 of the 2nd DC / DC power converter device 7. The gate signal waveform of the element 211 is shown.

また、(g)は第1のDC/DC電力変換装置6のチョークコイルに流れる電流波形を示し、(h)は第2のDC/DC電力変換装置7のチョークコイルに流れる電流波形を示している。そして、(i)は第1のDC/DC電力変換装置6と第2のDC/DC電力変換装置の合成電流つまり、第1のDC/DC電力変換装置6のチョークコイルに流れる電流波形と、第2のDC/DC電力変換装置7のチョークコイルに流れる電流波形の和である。   Further, (g) shows the current waveform flowing in the choke coil of the first DC / DC power converter 6, and (h) shows the current waveform flowing in the choke coil of the second DC / DC power converter 7. Yes. (I) is a combined current of the first DC / DC power converter 6 and the second DC / DC power converter, that is, a current waveform flowing in the choke coil of the first DC / DC power converter 6; It is the sum of current waveforms flowing in the choke coil of the second DC / DC power converter 7.

本実施例においては、第1のDC/DC電力変換装置6の各スイッチング素子のゲート信号波形(a)〜(c)を基準にして、第2のDC/DC電力変換装置7の各スイッチング素子のゲート信号波形を位相θだけ遅らせている。例えば、図8では(a)に示す第1のDC/DC電力変換装置6の一次回路のハイサイド側のスイッチング素子27のゲート信号波形に対して、(d)に示す第2のDC/DC電力変換装置7の一次回路のハイサイド側のスイッチング素子27のゲート信号波形は位相θだけずれている。同様に、(b)に示す第1のDC/DC電力変換装置6の第1のハーフブリッジ回路200のハイサイド側のスイッチング素子201のゲート信号波形に対して、(e)に示す第2のDC/DC電力変換装置7の第1のハーフブリッジ回路200のハイサイド側のスイッチング素子211の一ゲート信号波形は位相θだけずれ、また、(c)に示す第1のDC/DC電力変換装置6の第2のハーフブリッジ回路210のハイサイド側のスイッチング素子211のゲート信号波形に対して、(f)に示す第2のDC/DC電力変換装置7の第2のハーフブリッジ回路210のハイサイド側のスイッチング素子211のゲート信号波形は位相θだけずれている。   In the present embodiment, each switching element of the second DC / DC power converter 7 based on the gate signal waveforms (a) to (c) of each switching element of the first DC / DC power converter 6. Are delayed by the phase θ. For example, in FIG. 8, the second DC / DC shown in (d) with respect to the gate signal waveform of the switching element 27 on the high side of the primary circuit of the first DC / DC power converter 6 shown in (a). The gate signal waveform of the switching element 27 on the high side of the primary circuit of the power converter 7 is shifted by the phase θ. Similarly, with respect to the gate signal waveform of the switching element 201 on the high side of the first half-bridge circuit 200 of the first DC / DC power converter 6 shown in (b), the second signal shown in (e). The one-gate signal waveform of the switching element 211 on the high side of the first half-bridge circuit 200 of the DC / DC power converter 7 is shifted by a phase θ, and the first DC / DC power converter shown in FIG. For the gate signal waveform of the switching element 211 on the high side of the sixth second half-bridge circuit 210, the second half-bridge circuit 210 of the second DC / DC power converter 7 shown in FIG. The gate signal waveform of the switching element 211 on the side side is shifted by the phase θ.

これによって、第1のDC/DC電力変換装置6のチョーコイルに流れる電流と第2のDC/DC電力変換装置7のチョーコイルに流れる電流の位相差がθとなる。したがって、合成される出力電流は、お互いのリップル電流も合成されることになってDC/DC電力変換装置の合計出力リップル電流が低減されるようになる。これにより、負荷に安定な直流電圧を提供することが可能となる。更に、並列で駆動するため、大出力のDC/DC電力変換装置を提供することが可能となる。   As a result, the phase difference between the current flowing through the choke of the first DC / DC power converter 6 and the current flowing through the chocoil of the second DC / DC power converter 7 becomes θ. Accordingly, the combined output currents are combined with each other's ripple current, and the total output ripple current of the DC / DC power converter is reduced. Thereby, it is possible to provide a stable DC voltage to the load. Furthermore, since it is driven in parallel, it is possible to provide a high-power DC / DC power converter.

以上説明した実施例においては、トランスの数は2個で説明を行ったが、この個数に限定されるものではなく、3個以上のトランスを用い、これらを直列に接続、或いは並列に接続とするとしても良いものである。更に、各トランスの一次巻線、二次巻線の巻数比の値は異なっていても良いものである。   In the embodiment described above, the number of transformers has been described as two. However, the number of transformers is not limited to this number. Three or more transformers are used, and these are connected in series or connected in parallel. Then it is good. Further, the value of the turn ratio of the primary winding and the secondary winding of each transformer may be different.

本発明を総括すると、本発明においては複数のトランス毎に設けた二次回路の出力量を加算した総出力量をトランスの個数で除算して等出力量を求め、この等出力量と各二次回路の出力量を比較して各二次回路の出力量が等出力量に収束するように各二次回路のスイッチング素子を制御する構成とした。これによって、複数のトランスに対して一次回路を共通化するので一次回路の損失、或いはコストの低減が図れると共に、トランス毎の二次回路の出力量を相互に可及的に近づけることができるようになる。したがって、各二次回路の素子や配線のばらつき、温度による素子の特性変化による、各トランスに対応する個々の二次回路の間で出力量の不均衡を是正することができるようになるものである。   Summarizing the present invention, in the present invention, the total output amount obtained by adding the output amounts of the secondary circuits provided for each of a plurality of transformers is divided by the number of transformers to obtain an equal output amount. The switching amount of each secondary circuit is controlled such that the output amount of each circuit is compared and the output amount of each secondary circuit converges to an equal output amount. As a result, since the primary circuit is shared by a plurality of transformers, the loss or cost of the primary circuit can be reduced, and the output amount of the secondary circuit for each transformer can be made as close as possible to each other. become. Therefore, it is possible to correct the output imbalance among the individual secondary circuits corresponding to each transformer due to variations in the elements and wiring of each secondary circuit and changes in the element characteristics due to temperature. is there.

1…DC/DC電力変換装置、21…入力直流電圧、22a、22b…入力端子、23…第1のコンデンサ、24…第2のコンデンサ、27…第1のスイッチング素子、28…第2のスイッチング素子、31…第1のトランス、31a…第1のトランスの一次巻線、31b…第1のトランスの二次巻線、32…第2のトランス、32a…第2のトランスの一次巻線、32b…第2のトランスの二次巻線、35…第1のチョークコイル、36…平滑コンデンサ、39…第2のチョークコイル、40a、40b…出力端子、41…負荷、42…共振コイル、43…加算回路、44…按分制御回路、45、46…比較器、47…スイッチング素子制御器、200…第1のハーフブリッジ回路200、201…第1のスイッチング素子、202…第2のスイッチング素子、203…第1のコンデンサ、204…第2のコンデンサ、210…第2のハーフブリッジ回路、211…第1のスイッチング素子、212…第2のスイッチング素子、213…第1のコンデンサ、214…第2のコンデンサ。   DESCRIPTION OF SYMBOLS 1 ... DC / DC power converter device 21 ... Input DC voltage, 22a, 22b ... Input terminal, 23 ... 1st capacitor | condenser, 24 ... 2nd capacitor | condenser, 27 ... 1st switching element, 28 ... 2nd switching Elements 31 ... first transformer 31a ... primary winding of first transformer 31b ... secondary winding of first transformer 32 ... second transformer 32a ... primary winding of second transformer, 32b ... secondary winding of second transformer, 35 ... first choke coil, 36 ... smoothing capacitor, 39 ... second choke coil, 40a, 40b ... output terminal, 41 ... load, 42 ... resonant coil, 43 ... Adder circuit, 44 ... Prorated control circuit, 45, 46 ... Comparator, 47 ... Switching element controller, 200 ... First half-bridge circuit 200, 201 ... First switching element, 202 ... Second switching Elements 203 ... first capacitor 204 ... second capacitor 210 ... second half bridge circuit 211 ... first switching element 212 ... second switching element 213 ... first capacitor 214 ... Second capacitor.

Claims (10)

直流入力を複数のトランスを用いて電力変換して直流出力を得る絶縁型の電力変換装置において、
前記複数のトランスに巻かれた複数の一次巻線に流れる一次電流を共通して制御するため前記複数の一次巻線に共通に使用される一次回路と、
前記複数のトランスに巻かれた複数の二次巻線に流れる二次電流を制御するため前記複数の二次次巻線に個別に使用される二次回路と、
前記複数のトランス毎に設けた前記二次回路の実際の出力量を加算した総出力量をトランスの個数で除算して等出力量を求め、この等出力量と前記二次回路の実際の出力量を比較して各二次回路の出力量が等出力量に収束するように各二次回路の出力量を調整する出力調整部を備えたことを特徴とする電力変換装置。
In an insulated power converter that obtains a DC output by converting the DC input power using a plurality of transformers,
A primary circuit commonly used for the plurality of primary windings for commonly controlling a primary current flowing in the plurality of primary windings wound around the plurality of transformers;
Secondary circuits individually used for the plurality of secondary windings to control secondary currents flowing through the plurality of secondary windings wound around the plurality of transformers;
The total output amount obtained by adding the actual output amount of the secondary circuit provided for each of the plurality of transformers is divided by the number of transformers to obtain an equal output amount. The equal output amount and the actual output amount of the secondary circuit And an output adjustment unit that adjusts the output amount of each secondary circuit so that the output amount of each secondary circuit converges to an equal output amount.
請求項1に記載の電力変換装置において、
前記出力調整部は、
前記個々の二次回路の出力量を加算して総出力量を求める加算機能部と、
前記加算機能部で求められた総出力量を前記トランスの個数で除算して前記個々の二次回路の等出力量を求める按分機能部と、
前記按分機能部で求められた等出力量と前記個々の二次回路の実際の出力量を比較し、この比較結果を出力する比較機能部と、
前記比較機能部の比較結果に基づき、前記個々の二次回路の出力量を前記等出力量に収束させる出力可変機能部と
を備えたことを特徴とする電力変換装置。
The power conversion device according to claim 1,
The output adjusting unit is
An addition function unit for adding the output amounts of the individual secondary circuits to obtain a total output amount; and
A distribution function unit for dividing the total output amount obtained by the addition function unit by the number of the transformers to obtain an equal output amount of each of the secondary circuits;
A comparison function unit that compares the equal output amount obtained by the apportioning function unit with an actual output amount of each of the secondary circuits, and outputs a comparison result;
An electric power conversion apparatus comprising: an output variable function unit that converges an output amount of each of the secondary circuits to the equal output amount based on a comparison result of the comparison function unit.
請求項2に記載の電力変換装置において、
前記各二次回路は、少なくとも前記二次巻線の一端が間に接続された2個のスイッチング素子と、前記二次巻線の他端が間に接続された2個のコンデンサからなるハーフブリッジ回路と、前記ハーフブリッジ回路の出力端に接続されたチョークコイルとからなり、
前記出力可変機能部は前記2個のスイッチング素子のゲート信号を調整して前記個々の二次回路の出力量を前記等出力量に収束させることを特徴とする電力変換装置。
The power conversion device according to claim 2,
Each of the secondary circuits is a half bridge comprising at least two switching elements having one end of the secondary winding connected therebetween, and two capacitors having the other end of the secondary winding connected therebetween. A circuit and a choke coil connected to the output end of the half-bridge circuit,
The output variable function unit adjusts gate signals of the two switching elements to converge the output amounts of the individual secondary circuits to the equal output amount.
請求項3に記載の電力変換装置において、
前記出力可変機能部は前記2個のスイッチング素子のゲート信号の通電時間である通電位相量か、或いは前記2個のスイッチング素子のONするタイミングである通電位相時期を調整して前記個々の二次回路の出力量を前記等出力量に収束させることを特徴とする電力変換装置。
The power conversion device according to claim 3,
The variable output function unit adjusts the energization phase amount, which is the energization time of the gate signals of the two switching elements, or the energization phase timing, which is the ON timing of the two switching elements. A power converter that converges an output amount of a circuit to the equal output amount.
請求項1に記載の電力変換装置において、
前記出力調整部は、
前記個々の二次回路の電流値を加算して総電流値を求める加算機能部と、
前記加算機能部で求められた総電流値を前記トランスの個数で除算して前記個々の二次回路の等電流値を求める按分機能部と、
前記按分機能部で求められた等電流値と前記個々の二次回路の実際の電流値を比較し、この比較結果を出力する比較機能部と、
前記比較機能部の比較結果に基づき、前記個々の二次回路の電流値を前記等電流値に収束させる出力可変機能部と
を備えたことを特徴とする電力変換装置。
The power conversion device according to claim 1,
The output adjusting unit is
An addition function unit for adding the current values of the individual secondary circuits to obtain a total current value;
A distribution function unit for dividing the total current value obtained by the addition function unit by the number of the transformers to obtain an equal current value of each of the secondary circuits;
A comparison function unit that compares the equal current value obtained by the apportioning function unit with an actual current value of each of the secondary circuits, and outputs a comparison result;
A power conversion device comprising: an output variable function unit that converges the current value of each of the secondary circuits to the equal current value based on a comparison result of the comparison function unit.
請求項5に記載の電力変換装置において、
前記一次回路は、複数のトランスの一次巻線同士を接続し、かつ少なくとも2個のスイッチング素子で構成された直流を交流に変換する回路であり、
前記個々の二次回路は、前記トランスの二次巻線の一端が2個のスイッチング素子の間に接続され、前記トランスの二次巻線の他端が2個のコンデンサの間に接続されたハーフブリッジ回路と、前記ハーフブリッジ回路の出力端に接続されたチョークコイルからなる回路であり、
前記個々の二次回路の出力端からの電流が前記加算機能部で加算されて総電流値が求められ、
前記加算機能部で求められた総電流値が前記按分機能部で前記トランスの個数で除算して前記個々の二次回路の等電流値が求められ、
前記按分機能部で求められた等電流値が比較機能部で前記個々の二次回路の実際の電流値と比較して比較結果が出力され、
前記比較機能部で求められた比較結果に基づき、前記出力可変機能部で前記2個のスイッチング素子のゲート信号を制御して前記個々の二次回路の電流値を前記等電流値に収束させることを特徴とする電力変換装置。
The power conversion device according to claim 5,
The primary circuit is a circuit that connects primary windings of a plurality of transformers and converts a direct current formed of at least two switching elements into an alternating current,
In each of the secondary circuits, one end of the secondary winding of the transformer is connected between two switching elements, and the other end of the secondary winding of the transformer is connected between two capacitors. A circuit comprising a half bridge circuit and a choke coil connected to the output end of the half bridge circuit,
The current from the output terminal of each individual secondary circuit is added by the addition function unit to obtain a total current value,
The total current value obtained by the addition function unit is divided by the number of the transformers by the apportioning function unit to obtain an equal current value of each individual secondary circuit,
The equal current value obtained by the apportioning function unit is compared with the actual current value of the individual secondary circuit in the comparison function unit, and a comparison result is output.
Based on the comparison result obtained by the comparison function unit, the output variable function unit controls the gate signals of the two switching elements to converge the current values of the individual secondary circuits to the equal current values. The power converter characterized by this.
請求項6に記載の電力変換装置において、
前記複数のトランスの一次巻線は相互に直列に接続されて前記一次回路に接続されるか、或いは相互に並列に接続されて前記一次回路に接続されていることを特徴とする電力変換装置。
The power conversion device according to claim 6, wherein
The primary windings of the plurality of transformers are connected to each other in series and connected to the primary circuit, or connected in parallel to each other and connected to the primary circuit.
請求項6に記載の電力変換装置において、
前記一次回路は直列に接続された前記2個のスイッチング素子と、直列に接続された2個のコンデンサからなるハーフブリッジ回路か、或いは直列に接続された前記2個のスイッチング素子と、直列に接続された2個のコンデンサをスイッチング素子に置き換えたフルブリッジ回路であることを特徴とする電力変換装置。
The power conversion device according to claim 6, wherein
The primary circuit is connected in series with the two switching elements connected in series and a half-bridge circuit composed of two capacitors connected in series, or with the two switching elements connected in series. A power conversion device, which is a full-bridge circuit in which the two capacitors are replaced with switching elements.
請求項1乃至請求項8のいずれかに記載の電力変換装置を複数個用いると共に、夫々の電力変換装置を並列にして直流電源に接続し、夫々の電力変換装置の出力端を合成して出力することを特徴とする電力変換装置。   A plurality of power converters according to any one of claims 1 to 8 are used, and the power converters are connected in parallel to a DC power source, and the output terminals of the power converters are combined and output. The power converter characterized by doing. 請求項9に記載の電力変換装置において、
前記夫々の電力変換装置の前記二次回路は位相をずらして前記二次巻線の電流が制御されることを特徴とする電力変換装置。
The power conversion device according to claim 9, wherein
The power converter according to claim 1, wherein the secondary circuit of each power converter is controlled in phase by shifting a phase of the secondary circuit.
JP2013155311A 2013-07-26 2013-07-26 Power converter Active JP6121827B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013155311A JP6121827B2 (en) 2013-07-26 2013-07-26 Power converter
PCT/JP2014/063404 WO2015011972A1 (en) 2013-07-26 2014-05-21 Power conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013155311A JP6121827B2 (en) 2013-07-26 2013-07-26 Power converter

Publications (2)

Publication Number Publication Date
JP2015027177A true JP2015027177A (en) 2015-02-05
JP6121827B2 JP6121827B2 (en) 2017-04-26

Family

ID=52393029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013155311A Active JP6121827B2 (en) 2013-07-26 2013-07-26 Power converter

Country Status (2)

Country Link
JP (1) JP6121827B2 (en)
WO (1) WO2015011972A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108183614A (en) * 2017-12-29 2018-06-19 重庆邮电大学 A kind of composite bridge dual output LLC resonant converter

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6749078B2 (en) * 2015-05-22 2020-09-02 日立オートモティブシステムズ株式会社 Power converter and power supply system using the same
JP6369509B2 (en) * 2016-07-19 2018-08-08 株式会社豊田中央研究所 Power conversion circuit

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6192173A (en) * 1984-10-12 1986-05-10 Toshiba Corp Power converter
JPH0360370A (en) * 1989-07-28 1991-03-15 Fujitsu Ltd Power supply circuit
JPH07221619A (en) * 1994-01-22 1995-08-18 Abb Manag Ag Method and apparatus for balancing of load of parallel-connected power semiconductor module
JP2001169550A (en) * 1999-12-09 2001-06-22 Fujitsu Denso Ltd Multi-output power supply unit
JP2004208433A (en) * 2002-12-26 2004-07-22 Shindengen Electric Mfg Co Ltd Current balancing circuit and power circuit equipped therewith
JP2004260993A (en) * 2003-02-06 2004-09-16 Matsushita Electric Ind Co Ltd Switching power supply unit
JP2004289944A (en) * 2003-03-24 2004-10-14 Nagano Japan Radio Co Switching power supply device
JP2008178205A (en) * 2007-01-18 2008-07-31 Densei Lambda Kk Switching power supply

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6192173A (en) * 1984-10-12 1986-05-10 Toshiba Corp Power converter
JPH0360370A (en) * 1989-07-28 1991-03-15 Fujitsu Ltd Power supply circuit
JPH07221619A (en) * 1994-01-22 1995-08-18 Abb Manag Ag Method and apparatus for balancing of load of parallel-connected power semiconductor module
JP2001169550A (en) * 1999-12-09 2001-06-22 Fujitsu Denso Ltd Multi-output power supply unit
JP2004208433A (en) * 2002-12-26 2004-07-22 Shindengen Electric Mfg Co Ltd Current balancing circuit and power circuit equipped therewith
JP2004260993A (en) * 2003-02-06 2004-09-16 Matsushita Electric Ind Co Ltd Switching power supply unit
JP2004289944A (en) * 2003-03-24 2004-10-14 Nagano Japan Radio Co Switching power supply device
JP2008178205A (en) * 2007-01-18 2008-07-31 Densei Lambda Kk Switching power supply

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108183614A (en) * 2017-12-29 2018-06-19 重庆邮电大学 A kind of composite bridge dual output LLC resonant converter

Also Published As

Publication number Publication date
JP6121827B2 (en) 2017-04-26
WO2015011972A1 (en) 2015-01-29

Similar Documents

Publication Publication Date Title
JP6722353B2 (en) DC/DC converter
US10734905B2 (en) Direct current-direct current converter
US9240724B2 (en) Multiphase DC/DC converters and control circuits for controlling converters using fixed and/or variable frequencies
US10044278B2 (en) Power conversion device
US20110069514A1 (en) Dc conversion apparatus
JP6752335B2 (en) DC / DC converter
WO2019130395A1 (en) Power conversion device
US11296607B2 (en) DC-DC converter
JP2015162919A (en) power conversion circuit system
US10193464B2 (en) DC-DC converter
JP5424307B2 (en) Isolated DC-DC converter
JP6065753B2 (en) DC / DC converter and battery charge / discharge device
JP6121827B2 (en) Power converter
KR101295317B1 (en) United charging system for power converting unit of electric vehicle
WO2017149906A1 (en) Switching power supply circuit
JP6065375B2 (en) Power converter and grid interconnection system using the same
JP2019097273A (en) Power conversion device
JP2016146681A (en) Power conversion device
JP6241452B2 (en) Insulated power converter
JP6996661B1 (en) Power converter, vehicle including it and control method
JP2018038149A (en) Power conversion system
JP2014241707A (en) Power supply and control method therefor
JP2023114686A (en) power converter
JP2021197758A (en) Switching power supply device, and control device and control method thereof
JPS58130772A (en) Constant-voltage power source

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170330

R150 Certificate of patent or registration of utility model

Ref document number: 6121827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250