JP2015023414A - 情報処理システム - Google Patents

情報処理システム Download PDF

Info

Publication number
JP2015023414A
JP2015023414A JP2013149843A JP2013149843A JP2015023414A JP 2015023414 A JP2015023414 A JP 2015023414A JP 2013149843 A JP2013149843 A JP 2013149843A JP 2013149843 A JP2013149843 A JP 2013149843A JP 2015023414 A JP2015023414 A JP 2015023414A
Authority
JP
Japan
Prior art keywords
authentication code
content data
parameter
storage device
communication device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013149843A
Other languages
English (en)
Other versions
JP6124338B2 (ja
Inventor
崇彦 菅原
Takahiko Sugawara
崇彦 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP2013149843A priority Critical patent/JP6124338B2/ja
Publication of JP2015023414A publication Critical patent/JP2015023414A/ja
Application granted granted Critical
Publication of JP6124338B2 publication Critical patent/JP6124338B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】コストの増大やレイテンシの増大を伴うことなく、なりすまし防止技術を用いたセキュア通信と同程度のセキュリティレベルを実現することが可能な情報処理システムを得る。【解決手段】通信装置２は、半導体記憶装置３から合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）を受信し、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）に含まれる合成パラメータＶＢ（Ｎ＋１）から、ハッシュ値ＨＢと認証コードＳＢ（Ｎ＋１）とを抽出する。そして、合成パラメータＶＢ（Ｎ＋１）から抽出したハッシュ値ＨＢに基づいて、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）に含まれるコンテンツデータＴ０の完全性を評価し、また、合成パラメータＶＢ（Ｎ＋１）から抽出した認証コードＳＢ（Ｎ＋１）に基づいて、半導体記憶装置３の正当性を認証する。【選択図】図３

Description

本発明は、通信装置と記憶装置とを備える情報処理システムに関する。
通信装置とそれに接続される半導体記憶装置とを備える情報処理システムにおいては、半導体記憶装置に記憶されたコンテンツデータが不正に読み出されることを防止すべく、通信装置と半導体記憶装置との間でのデータ通信をセキュア通信によって行う技術が実用化されている。
セキュア通信を実現するための技術としては、ブロック暗号又はストリーム暗号等を用いて通信データを暗号化することによって、通信データの秘匿性を担保する技術（秘匿技術）、通信データのハッシュ値等を算出することによって、通信データの完全性を担保する技術（改ざん防止技術）、及び、通信データのＭＡＣ値（MAC：Message Authentication Code）等を算出することによって、通信データの完全性及びデータ送信者の真正性を担保する技術（なりすまし防止技術）等が知られている。
通信装置と半導体記憶装置とを備える情報処理システムにおけるセキュア通信としては、一般的に、秘匿技術と改ざん防止技術とが用いられる場合、あるいは秘匿技術となりすまし防止技術とが用いられる場合が多く、後者のほうが前者よりもセキュリティレベルが高い。
また、セキュリティレベルを向上するための別の手法として、コンテンツデータへのアクセスを許可する前に、通信装置と半導体記憶装置とが相互に正当性を認証し合う技術（相互認証技術）も実用化されている。
一般的なチャレンジアンドレスポンス型の相互認証では、通信装置は、相互認証の実行を指示するための認証コマンドを発行する。通信装置は、認証コマンドに基づいて第１の認証コードを生成し、当該第１の認証コードを暗号化して半導体記憶装置に送信する。半導体記憶装置は、受信した第１の認証コードを復号した後、当該第１の認証コードを再び暗号化して通信装置に送信する。通信装置は、受信した第１の認証コードを復号した後、半導体記憶装置に送信した第１の認証コードと、半導体記憶装置から受信した第１の認証コードとが一致するか否かによって、半導体記憶装置の正当性を認証する。また、通信装置が半導体記憶装置の正当性を認証した後、半導体記憶装置は、第２の認証コードを生成し、当該第２の認証コードを暗号化して通信装置に送信する。通信装置は、受信した第２の認証コードを復号した後、当該第２の認証コードを再び暗号化して半導体記憶装置に送信する。半導体記憶装置は、受信した第２の認証コードを復号した後、通信装置に送信した第２の認証コードと、通信装置から受信した第２の認証コードとが一致するか否かによって、通信装置の正当性を認証する。以上の処理によって通信装置及び半導体記憶装置の正当性が相互に認証された場合に、通信装置は、コンテンツデータにアクセスするためのアクセスコマンドを発行する。
なお、下記特許文献１には、データベース全体のハッシュ値を計算し、前回計算したハッシュ値と今回計算したハッシュ値とを比較することにより、データベースの改ざんの有無を判定する情報処理装置が開示されている。また、下記特許文献１には、複数の相互認証手続を準備しておき、ＣＰＵが複数の相互認証手続の中から一の相互認証手続を選択することにより、その選択した相互認証手続をＣＰＵが実行する情報処理装置も開示されている。
特開２０００−３４９７５１号公報
上記の通り、なりすまし防止技術を用いたセキュア通信は、改ざん防止技術を用いたセキュア通信に比べてセキュリティレベルが高い。
しかし、なりすまし防止技術を用いたセキュア通信を実現するためには、改ざん防止技術を用いてそれを実現する場合と比較すると、実装すべき回路規模が大きくなってコストが増大するとともに、処理内容が複雑化してレイテンシが大きくなるという問題がある。
本発明はかかる事情に鑑みて成されたものであり、通信装置とそれに接続される記憶装置とを備える情報処理システムにおいて、コストの増大やレイテンシの増大を伴うことなく、なりすまし防止技術を用いたセキュア通信と同程度のセキュリティレベルを実現することが可能な情報処理システムを得ることを目的とするものである。
本発明の第１の態様に係る情報処理システムは、通信装置と、前記通信装置に接続され、コンテンツデータが記憶された記憶部を有する記憶装置と、を備える情報処理システムであって、前記記憶装置は、前記通信装置から受信したアクセスコマンドに応答して前記通信装置に送信するコンテンツデータに基づいて、第１のセキュリティパラメータを生成し、前記第１のセキュリティパラメータと、前記通信装置に前記記憶装置を認証させるための第１の認証コードとを合成することによって、合成パラメータを生成し、前記コンテンツデータと前記合成パラメータとを含む合成パラメータ付きコンテンツデータを、前記通信装置に送信し、前記通信装置は、前記記憶装置から前記合成パラメータ付きコンテンツデータを受信し、前記合成パラメータ付きコンテンツデータに含まれる前記合成パラメータから、前記第１のセキュリティパラメータと前記第１の認証コードとを抽出し、前記合成パラメータから抽出した前記第１のセキュリティパラメータに基づいて、前記合成パラメータ付きコンテンツデータに含まれる前記コンテンツデータの完全性を評価し、前記合成パラメータから抽出した前記第１の認証コードに基づいて、前記記憶装置の正当性を認証することを特徴とするものである。
第１の態様に係る情報処理システムによれば、記憶装置は、通信装置から受信したアクセスコマンドに応答して通信装置に送信するコンテンツデータに基づいて、第１のセキュリティパラメータを生成し、第１のセキュリティパラメータと、通信装置に記憶装置を認証させるための第１の認証コードとを合成することによって、合成パラメータを生成し、コンテンツデータと合成パラメータとを含む合成パラメータ付きコンテンツデータを、通信装置に送信する。また、通信装置は、記憶装置から合成パラメータ付きコンテンツデータを受信し、合成パラメータ付きコンテンツデータに含まれる合成パラメータから、第１のセキュリティパラメータと第１の認証コードとを抽出する。そして、合成パラメータから抽出した第１のセキュリティパラメータに基づいて、合成パラメータ付きコンテンツデータに含まれるコンテンツデータの完全性を評価し、また、合成パラメータから抽出した第１の認証コードに基づいて、記憶装置の正当性を認証する。このように通信装置は、コンテンツデータの完全性の評価と、記憶装置の正当性の認証とを実行できる。従って、なりすまし防止技術を実現するための大規模な専用回路の実装が不要になるとともに、当該専用回路を用いた複雑な処理も不要となるため、コストの増大やレイテンシの増大を伴うことなく、なりすまし防止技術を用いたセキュア通信と同程度のセキュリティレベルを実現することが可能となる。
本発明の第２の態様に係る情報処理システムは、第１の態様に係る情報処理システムにおいて特に、前記通信装置は、前記記憶装置が生成する前記第１の認証コードと同一の第２の認証コードを生成し、前記合成パラメータと前記第２の認証コードとに基づいて、前記合成パラメータから前記第１のセキュリティパラメータを抽出し、前記合成パラメータ付きコンテンツデータに含まれる前記コンテンツデータに基づいて、第２のセキュリティパラメータを生成し、抽出した前記第１のセキュリティパラメータと、生成した前記第２のセキュリティパラメータとを比較することによって、前記コンテンツデータの完全性を評価することを特徴とするものである。
第２の態様に係る情報処理システムによれば、通信装置は、記憶装置が生成する第１の認証コードと同一の第２の認証コードを生成し、合成パラメータと第２の認証コードとに基づいて、合成パラメータから第１のセキュリティパラメータを抽出する。また、通信装置は、合成パラメータ付きコンテンツデータに含まれるコンテンツデータに基づいて、第２のセキュリティパラメータを生成する。そして、抽出した第１のセキュリティパラメータと、生成した第２のセキュリティパラメータとを比較することによって、コンテンツデータの完全性を評価する。記憶装置から通信装置に送信されたコンテンツデータが改ざんされている場合には、記憶装置が生成した第１のセキュリティパラメータ（つまり合成パラメータから抽出した第１のセキュリティパラメータ）と、通信装置が生成した第２のセキュリティパラメータとは一致しない。従って、抽出した第１のセキュリティパラメータと、生成した第２のセキュリティパラメータとを比較することによって、コンテンツデータが改ざんされているか否かを簡易かつ確実に評価することが可能となる。
本発明の第３の態様に係る情報処理システムは、第２の態様に係る情報処理システムにおいて特に、前記記憶装置は、前記第１のセキュリティパラメータと前記第１の認証コードとの排他的論理和演算によって、前記合成パラメータを生成し、前記通信装置は、前記合成パラメータと前記第２の認証コードとの排他的論理和演算によって、前記合成パラメータから前記第１のセキュリティパラメータを抽出することを特徴とするものである。
第３の態様に係る情報処理システムによれば、記憶装置は、第１のセキュリティパラメータと第１の認証コードとの排他的論理和演算によって、合成パラメータを生成する。そして、通信装置は、合成パラメータと第２の認証コードとの排他的論理和演算によって、合成パラメータから第１のセキュリティパラメータを抽出する。このように、通信装置が第１の認証コードと同一の第２の認証コードを生成し、合成パラメータと第２の認証コードとの排他的論理和演算を行うことによって、合成パラメータから第１のセキュリティパラメータを簡易かつ正確に抽出することが可能となる。
本発明の第４の態様に係る情報処理システムは、第１〜第３のいずれか一つの態様に係る情報処理システムにおいて特に、前記通信装置は、前記記憶装置が生成する前記第１の認証コードと同一の第２の認証コードを生成し、前記合成パラメータ付きコンテンツデータに含まれる前記コンテンツデータに基づいて、第２のセキュリティパラメータを生成し、前記合成パラメータと前記第２のセキュリティパラメータとに基づいて、前記合成パラメータから前記第１の認証コードを抽出し、抽出した前記第１の認証コードと、生成した前記第２の認証コードとを比較することによって、前記記憶装置の正当性を認証することを特徴とするものである。
第４の態様に係る情報処理システムによれば、通信装置は、記憶装置が生成する第１の認証コードと同一の第２の認証コードを生成する。また、通信装置は、合成パラメータ付きコンテンツデータに含まれるコンテンツデータに基づいて、第２のセキュリティパラメータを生成し、合成パラメータと第２のセキュリティパラメータとに基づいて、合成パラメータから第１の認証コードを抽出する。そして、抽出した第１の認証コードと、生成した第２の認証コードとを比較することによって、記憶装置の正当性を認証する。記憶装置が不正である場合には、記憶装置が生成した第１の認証コード（つまり合成パラメータから抽出した第１の認証コード）と、通信装置が生成した第２の認証コードとは一致しない。従って、抽出した第１の認証コードと、生成した第２の認証コードとを比較することによって、記憶装置が正当であるか不正であるかを簡易かつ確実に認証することが可能となる。
本発明の第５の態様に係る情報処理システムは、第４の態様に係る情報処理システムにおいて特に、前記記憶装置は、前記第１のセキュリティパラメータと前記第１の認証コードとの排他的論理和演算によって、前記合成パラメータを生成し、前記通信装置は、前記合成パラメータと前記第２のセキュリティパラメータとの排他的論理和演算によって、前記合成パラメータから前記第１の認証コードを抽出することを特徴とするものである。
第５の態様に係る情報処理システムによれば、記憶装置は、第１のセキュリティパラメータと第１の認証コードとの排他的論理和演算によって、合成パラメータを生成する。そして、通信装置は、合成パラメータと第２のセキュリティパラメータとの排他的論理和演算によって、合成パラメータから第１の認証コードを抽出する。このように、通信装置が第１のセキュリティパラメータと同一の第２のセキュリティパラメータを生成し、合成パラメータと第２のセキュリティパラメータとの排他的論理和演算を行うことによって、合成パラメータから第１の認証コードを簡易かつ正確に抽出することが可能となる。
本発明の第６の態様に係る情報処理システムは、第１〜第５のいずれか一つの態様に係る情報処理システムにおいて特に、前記通信装置は、ソフトウェア処理によって前記情報処理システムを制御する主制御部と、前記主制御部とは別に実装され、ハードウェア処理によって前記記憶装置を制御する第１の制御回路と、を有し、前記記憶装置は、前記記憶部を制御する第２の制御回路をさらに有し、前記アクセスコマンドの発行は、前記主制御部が実行し、前記合成パラメータ付きコンテンツデータの受信と、前記第１のセキュリティパラメータ及び前記第１の認証コードの抽出と、前記コンテンツデータの完全性の評価と、前記記憶装置の正当性の認証とは、前記第１の制御回路が実行し、前記アクセスコマンドの受信と、前記第１のセキュリティパラメータの生成と、前記合成パラメータの生成と、前記合成パラメータ付きコンテンツデータの生成及び送信とは、前記第２の制御回路が実行することを特徴とするものである。
第６の態様に係る情報処理システムによれば、合成パラメータ付きコンテンツデータの受信と、第１のセキュリティパラメータ及び第１の認証コードの抽出と、コンテンツデータの完全性の評価と、記憶装置の正当性の認証とは、第１の制御回路が実行する。また、アクセスコマンドの受信と、第１のセキュリティパラメータの生成と、合成パラメータの生成と、合成パラメータ付きコンテンツデータの生成及び送信とは、第２の制御回路が実行する。このように、通信装置によるコンテンツデータの完全性の評価及び記憶装置の正当性の認証の処理において、主制御部が実行する処理はアクセスコマンドの発行だけであり、合成パラメータの生成、合成パラメータからの第１のセキュリティパラメータ及び第１の認証コードの抽出、コンテンツデータの完全性の評価、及び記憶装置の正当性の認証等の本質的な処理は、第１の制御回路と第２の制御回路との間で実行される。従って、プログラム解析等によって主制御部の制御を改変するような攻撃を受けた場合であっても、第１の制御回路及び第２の制御回路によるハードウェア処理の内容が解析及び改変されない限り、攻撃者によってコンテンツデータの完全性の評価及び記憶装置の正当性の認証の処理が回避されることはない。その結果、主制御部の制御を改変するような攻撃を受けた場合であっても、コンテンツデータが改ざんされることや、記憶装置からコンテンツデータが不正に読み出されることを防止することが可能となる。
本発明の第７の態様に係る情報処理システムは、第６の態様に係る情報処理システムにおいて特に、前記第１の制御回路は、前記合成パラメータ付きコンテンツデータに含まれる前記コンテンツデータを前記主制御部に入力し、前記記憶装置を不正と判定した場合及び／又は前記コンテンツデータの完全性を否定した場合には、その旨の通知を前記主制御部に入力することを特徴とするものである。
第７の態様に係る情報処理システムによれば、第１の制御回路は、コンテンツデータが改ざんされているか否かに拘わらず、また記憶装置が正当であるか不正であるかに拘わらず、合成パラメータ付きコンテンツデータに含まれるコンテンツデータを主制御部に入力する。従って、コンテンツデータの完全性を評価する処理及び記憶装置の正当性を認証する処理の完了を待つことなく、受信したコンテンツデータを早期に主制御部に入力することが可能となる。また、第１の制御回路は、記憶装置を不正と判定した場合及び／又はコンテンツデータの完全性を否定した場合には、その旨の通知を主制御部に入力する。従って、主制御部は、第１の制御回路から入力されたコンテンツデータを破棄又は無効化する等の処理を実行することが可能となる。
本発明の第８の態様に係る情報処理システムは、第６の態様に係る情報処理システムにおいて特に、前記第１の制御回路は、前記記憶装置を不正と判定した場合及び／又は前記コンテンツデータの完全性を否定した場合には、前記合成パラメータ付きコンテンツデータに含まれる前記コンテンツデータを前記主制御部に入力しないことを特徴とするものである。
第８の態様に係る情報処理システムによれば、第１の制御回路は、記憶装置を不正と判定した場合及び／又はコンテンツデータの完全性を否定した場合には、合成パラメータ付きコンテンツデータに含まれるコンテンツデータを主制御部に入力しない。従って、改ざんされたコンテンツデータが主制御部に入力されることや、不正な記憶装置から読み出されたコンテンツデータが主制御部に入力されること等を防止することが可能となる。
本発明の第９の態様に係る情報処理システムは、第７又は第８の態様に係る情報処理システムにおいて特に、前記第１の制御回路はさらに、前記記憶装置を不正と判定した場合及び／又は前記コンテンツデータの完全性を否定した場合には、前記第１の制御回路と前記第２の制御回路との間での以後の通信を遮断することを特徴とするものである。
第９の態様に係る情報処理システムによれば、第１の制御回路は、記憶装置を不正と判定した場合及び／又はコンテンツデータの完全性を否定した場合には、第１の制御回路と第２の制御回路との間での以後の通信を遮断する。これにより、通信装置から記憶装置にアクセスコマンドが送信されることや、記憶装置から通信装置にコンテンツデータが送信されることが禁止される。その結果、記憶装置からコンテンツデータが不正に読み出されることや、記憶装置から読み出されたコンテンツデータが改ざんされて通信装置に送信されること等を防止することが可能となる。
本発明の第１０の態様に係る情報処理システムは、第６〜第９のいずれか一つの態様に係る情報処理システムにおいて特に、前記第１の制御回路は、第１の数列を生成する第１の数列生成部と、前記第１の数列に基づいて前記第２の認証コードを生成する第１の認証制御部と、を含み、前記第２の制御回路は、前記第１の数列と同一の第２の数列を生成する第２の数列生成部と、前記第２の数列に基づいて前記第１の認証コードを生成する第２の認証制御部と、を含み、前記第１の認証制御部は、前記合成パラメータから抽出した前記第１の認証コードと、前記第１の数列に基づいて生成した前記第２の認証コードとが一致するか否かによって、前記記憶装置の正当性を認証することを特徴とするものである。
第１０の態様に係る情報処理システムによれば、第１の認証制御部は、合成パラメータから抽出した第１の認証コードと、第１の数列に基づいて生成した第２の認証コードとが一致するか否かによって、記憶装置の正当性を認証する。記憶装置が不正である場合には、合成パラメータから抽出した第１の認証コードと、第１の数列に基づいて生成した第２の認証コードとは一致しない。従って、合成パラメータから抽出した第１の認証コードと、第１の数列に基づいて生成した第２の認証コードとが一致するか否かによって、記憶装置が正当であるか不正であるかを簡易かつ確実に認証することが可能となる。
本発明の第１１の態様に係る情報処理システムは、第１０の態様に係る情報処理システムにおいて特に、前記第２の認証制御部は、前記第２の数列を圧縮することにより、前記第１の認証コードを生成することを特徴とするものである。
第１１の態様に係る情報処理システムによれば、第２の認証制御部は、第２の数列を圧縮することにより、第１の認証コードを生成する。従って、第２の数列のビット長が許容認証コード長を超える場合であっても、第２の数列を圧縮することによって、許容認証コード長に収まる第２の認証コードを生成することが可能となる。
本発明の第１２の態様に係る情報処理システムは、第１０又は第１１の態様に係る情報処理システムにおいて特に、前記第１の数列生成部及び前記第２の数列生成部は、認証の処理毎に異なる前記第１の数列及び前記第２の数列をそれぞれ生成することを特徴とするものである。
第１２の態様に係る情報処理システムによれば、第１の数列生成部及び第２の数列生成部は、認証の処理毎に異なる第１の数列及び第２の数列をそれぞれ生成する。その結果、第１の認証コード及び第２の認証コードは認証の処理毎に変更されるため、セキュリティ強度を向上することが可能となる。
本発明の第１３の態様に係る情報処理システムは、第１〜第１２のいずれか一つの態様に係る情報処理システムにおいて特に、前記通信装置は、前記記憶装置に前記通信装置を認証させるための第３の認証コードを前記アクセスコマンドに付加することによって、認証コード付きアクセスコマンドを生成し、前記認証コード付きアクセスコマンドを前記記憶装置に送信し、前記記憶装置は、前記通信装置から前記認証コード付きアクセスコマンドを受信し、前記認証コード付きアクセスコマンドに含まれる前記第３の認証コードに基づいて、前記通信装置の正当性を認証し、前記通信装置を正当と判定した場合には、前記認証コード付きアクセスコマンドに含まれる前記アクセスコマンドに基づいて、前記記憶部にアクセスすることを特徴とするものである。
第１３の態様に係る情報処理システムによれば、通信装置は、記憶装置に通信装置を認証させるための第３の認証コードをアクセスコマンドに付加することによって、認証コード付きアクセスコマンドを生成し、当該認証コード付きアクセスコマンドを記憶装置に送信する。また、記憶装置は、通信装置から認証コード付きアクセスコマンドを受信し、認証コード付きアクセスコマンドに含まれる第３の認証コードに基づいて、通信装置の正当性を認証する。そして、通信装置を正当と判定した場合には、認証コード付きアクセスコマンドに含まれるアクセスコマンドに基づいて、記憶部にアクセスする。このように、記憶装置が第３の認証コードに基づいて通信装置の正当性を認証することにより、記憶装置と通信装置との相互認証を実現できるため、セキュリティ強度をさらに向上することが可能となる。
しかも、アクセスコマンドに第３の認証コードを付加した認証コード付きアクセスコマンドを用いることによって、記憶装置による通信装置の認証と、記憶部へのアクセスとを、共通の処理として実行することができる。従って、通信装置が記憶装置にアクセスコマンドを送信する前に、記憶装置が通信装置を認証する処理を別個に実行する必要がなく、認証の処理に伴うオーバーヘッドを低減できるため、コンテンツデータにアクセスするまでの所要時間を短縮することが可能となる。つまり、通信装置から記憶装置への認証コード付きアクセスコマンドの送信と、それに応答する記憶装置から通信装置への合成パラメータ付きコンテンツデータの送信との、一往復の通信によって、通信装置と記憶装置との相互認証を行うことができる。その結果、通信装置及び記憶装置それぞれからの往復通信（合計で二往復の通信）が必要となる一般的なチャレンジアンドレスポンス型の相互認証と比較すると、処理の高速化及び効率化を図ることが可能となる。
本発明の第１４の態様に係る情報処理システムは、第１３の態様に係る情報処理システムにおいて特に、前記記憶装置は、前記通信装置を不正と判定した場合には、前記アクセスコマンドに基づく前記記憶部へのアクセスを行わないことを特徴とするものである。
第１４の態様に係る情報処理システムによれば、記憶装置は、通信装置を不正と判定した場合には、アクセスコマンドに基づく記憶部へのアクセスを行わない。従って、不正な通信装置から記憶装置にリードコマンドが送信された場合等であっても、記憶装置は記憶部からのコンテンツデータの読み出しを実行しない。その結果、記憶装置からコンテンツデータが不正に読み出されること等を防止することが可能となる。
本発明の第１５の態様に係る情報処理システムは、第１４の態様に係る情報処理システムにおいて特に、前記記憶装置はさらに、前記通信装置を不正と判定した場合には、以後に前記通信装置から送信されるアクセスコマンドを受信しないことを特徴とするものである。
第１５の態様に係る情報処理システムによれば、記憶装置は、通信装置を不正と判定した場合には、以後に通信装置から送信されるアクセスコマンドを受信しない。従って、不正な通信装置から記憶装置にリードコマンドが送信された場合等であっても、記憶装置は当該リードコマンドを受信しない。その結果、記憶装置からコンテンツデータが不正に読み出されること等を防止することが可能となる。
本発明の第１６の態様に係る情報処理システムは、第１３〜第１５のいずれか一つの態様に係る情報処理システムにおいて特に、前記通信装置から前記記憶装置に送信される前記認証コード付きアクセスコマンドに含まれる前記第３の認証コードと、当該アクセスコマンドに応答して前記記憶装置から前記通信装置に送信される前記合成パラメータを生成する際に使用される前記第１の認証コードとは、互いに異なることを特徴とするものである。
第１６の態様に係る情報処理システムによれば、通信装置から記憶装置に送信される認証コード付きアクセスコマンドに含まれる第３の認証コードと、当該アクセスコマンドに応答して記憶装置から通信装置に送信される合成パラメータを生成する際に使用される第１の認証コードとは、互いに異なる。つまり、通信装置が記憶装置に送信する第３の認証コードと、通信装置が記憶装置から受信する第１の認証コードとは、互いに異なる。このように、送信時と受信時とで認証コードを異ならせることにより、セキュリティ強度をさらに向上することが可能となる。
本発明によれば、通信装置とそれに接続される記憶装置とを備える情報処理システムにおいて、コストの増大やレイテンシの増大を伴うことなく、なりすまし防止技術を用いたセキュア通信と同程度のセキュリティレベルを実現することが可能となる。
本発明の実施の形態に係る情報処理システムの全体構成を概略的に示す図である。 マイクロプロセッサの構成を示す図である。 メモリコントローラの構成を示す図である。 メモリコントローラの構成を示す図である。 リードコマンドを示す図である。 合成パラメータ付きコンテンツデータの第１の例を示す図である。 合成パラメータ付きコンテンツデータの第２の例を示す図である。 メモリコントローラの構成を示す図である。 メモリコントローラの構成を示す図である。 認証コード付きリードコマンドを示す図である。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。
＜実施の形態１＞
図１は、本発明の実施の形態１に係る情報処理システム１の全体構成を概略的に示す図である。情報処理システム１は、通信装置２と半導体記憶装置３とを備えて構成されている。通信装置２は、例えばパーソナルコンピュータである。半導体記憶装置３は、例えば、通信装置２に着脱自在に接続可能なメモリカードである。あるいは、半導体記憶装置３に代えて、光ディスクや磁気ディスク等の任意の記憶装置を用いることもできる。
通信装置２は、ソフトウェア処理によって情報処理システム１を制御するメインシステムとしてのマイクロプロセッサ１１（主制御部）と、マイクロプロセッサ１１とは別に実装されたメモリコントローラ１２（第１の制御回路）とを備えて構成されている。メモリコントローラ１２は、ハードウェア処理によって半導体記憶装置３を制御する。
半導体記憶装置３は、画像、音声、テキスト、コード、管理情報等の任意のコンテンツデータが記憶されたメモリアレイ２２（記憶部）と、メモリアレイ２２を制御するメモリコントローラ２１（第２の制御回路）とを備えて構成されている。メモリアレイ２２は、例えばＮＡＮＤ型フラッシュメモリを用いて構成されている。但し、この例に限定されるものではなく、メモリアレイ２２はＮＯＲ型フラッシュメモリ等を用いて構成されていても良い。
図２は、マイクロプロセッサ１１の構成を示す図である。マイクロプロセッサ１１は、バス４７を介して相互に接続された、ＣＰＵ４１、演算器４２、ＲＡＭ４３、ＲＯＭ４４、ブリッジ４５、及びレジスタ４６を備えて構成されている。
図３は、実施の形態１に係るメモリコントローラ１２の構成を示す図である。図３の接続関係で示すように、メモリコントローラ１２は、鍵生成部５１（第１の数列生成部）、暗号化・復号部５２、認証制御部５３（第１の認証制御部）、マスク回路５４，５５、及びハッシュ回路５６を備えて構成されている。鍵生成部５１は、機密性の高い固定値の共有鍵Ｐを用いて、所定の乱数生成アルゴリズムによってランダムな数列（以下の例ではセッション鍵Ｋ）を生成する。鍵生成部５１は、メモリコントローラ１２がマイクロプロセッサ１１からアクセスコマンドを受領する度に、毎回異なるセッション鍵Ｋ（ナンス）を生成する。
図４は、実施の形態１に係るメモリコントローラ２１の構成を示す図である。図４の接続関係で示すように、メモリコントローラ２１は、鍵生成部６１（第２の数列生成部）、暗号化・復号部６２、認証制御部６３（第２の認証制御部）、及びハッシュ回路６４を備えて構成されている。鍵生成部６１は、鍵生成部５１が保持している共有鍵Ｐと同一の共有鍵Ｐを用いて、鍵生成部５１と同一の乱数生成アルゴリズムによって、鍵生成部５１が生成するセッション鍵Ｋと同一のセッション鍵Ｋを生成する。鍵生成部６１は、メモリコントローラ２１がメモリコントローラ１２から暗号化済みアクセスコマンドを受信する度に、毎回異なるセッション鍵Ｋを生成する。
以下、図３，４を参照して、本実施の形態に係る情報処理システム１の動作について説明する。前提として、暗号化・復号部５２，６２は、鍵生成部５１，６１が前回生成したセッション鍵Ｋ（Ｎ−１）によって初期化されているものとする。また、以下の例では、通信装置２がメモリアレイ２２にアクセスするためのアクセスコマンドとして、リードコマンドを使用する場合について説明する。
まずマイクロプロセッサ１１は、メモリアレイ２２から所望のコンテンツデータを読み出すための所定バイト長のリードコマンドＣ０を発行する。図５は、リードコマンドＣ０を示す図である。リードコマンドＣ０は、それがリードコマンドであることを識別するための特定のコマンドＩＤと、メモリアレイ２２内におけるコンテンツデータの格納場所を示すアドレスと、無意味なデータで埋められた未定義領域とを含む。
図３を参照して、メモリコントローラ１２は、マイクロプロセッサ１１からリードコマンドＣ０を受領し、受領したリードコマンドＣ０を暗号化・復号部５２に入力する。
次に暗号化・復号部５２は、現在設定されているセッション鍵Ｋ（Ｎ−１）を用いてリードコマンドＣ０を暗号化することにより、暗号化済みリードコマンドＸ０を生成する。そして、生成した暗号化済みリードコマンドＸ０をメモリコントローラ２１に送信する。
次に鍵生成部５１は、認証制御部５３からの要求に従ってセッション鍵Ｋ（Ｎ）を生成する。セッション鍵Ｋ（Ｎ）は、暗号化・復号部５２及び認証制御部５３に入力される。
次に認証制御部５３は、鍵生成部５１が今回生成したセッション鍵Ｋ（Ｎ）によって、暗号化・復号部５２を初期化する。
図４を参照して、メモリコントローラ２１は、メモリコントローラ１２から受信した暗号化済みリードコマンドＸ０を暗号化・復号部６２に入力する。
次に暗号化・復号部６２は、現在設定されているセッション鍵Ｋ（Ｎ−１）を用いて暗号化済みリードコマンドＸ０を復号することにより、リードコマンドＣ０を再生する。そして、再生したリードコマンドＣ０を認証制御部６３に入力する。
次に認証制御部６３は、リードコマンドＣ０から読み出しアドレスを抽出する。
次に鍵生成部６１は、認証制御部６３からの要求に従ってセッション鍵Ｋ（Ｎ）を生成する。セッション鍵Ｋ（Ｎ）は、暗号化・復号部６２及び認証制御部６３に入力される。
次に認証制御部６３は、鍵生成部６１が今回生成したセッション鍵Ｋ（Ｎ）によって、暗号化・復号部６２を初期化する。
次に鍵生成部６１は、認証制御部６３からの要求に従って、次回のセッション鍵Ｋ（Ｎ＋１）を生成する。セッション鍵Ｋ（Ｎ＋１）は、認証制御部６３に入力される。
次に認証制御部６３は、リードコマンドＣ０から抽出した読み出しアドレスに基づいて、メモリアレイ２２へのアクセスを行う。つまり、読み出しアドレスを示す制御信号Ｕによって、メモリアレイ２２からコンテンツデータＴ０を読み出す。コンテンツデータＴ０は、認証制御部６３及びハッシュ回路６４に入力される。
次にハッシュ回路６４は、予め定められた任意のハッシュ関数を用いてコンテンツデータＴ０のハッシュ値を算出する。そして、算出したハッシュ値ＨＢを認証制御部６３に入力する。
次に認証制御部６３は、鍵生成部６１から入力されたセッション鍵Ｋ（Ｎ＋１）に基づいて、通信装置２が半導体記憶装置３の正当性を認証するための認証コードＳＢ（Ｎ＋１）を生成する。例えば、セッション鍵Ｋ（Ｎ＋１）のビット長が所定の許容認証コード長以下である場合には、セッション鍵Ｋ（Ｎ＋１）をそのまま認証コードＳＢ（Ｎ＋１）として使用する。一方、セッション鍵Ｋ（Ｎ＋１）のビット長が許容認証コード長を超える場合には、セッション鍵Ｋ（Ｎ＋１）を圧縮することによって、許容認証コード長に収まる認証コードＳＢ（Ｎ＋１）を生成する。一例として、許容認証コード長が例えば３２ビットに設定されており、セッション鍵Ｋ（Ｎ＋１）のビット長が１２８ビットである場合には、セッション鍵Ｋ（Ｎ＋１）を、第１２７−９６ビット、第９５−６４ビット、第６３−３２ビット、及び第３１−０ビットの４つのビット群に分割し、先頭のビット群から順に次のビット群との間で排他的論理和演算を行う（[127:96] ExOR [95:64] ExOR [63:32] ExOR [31:0]）。これにより、１２８ビット長のセッション鍵Ｋ（Ｎ＋１）から３２ビット長の認証コードＳＢ（Ｎ＋１）を生成する。
次に認証制御部６３は、ハッシュ値ＨＢと認証コードＳＢ（Ｎ＋１）との排他的論和演算を行うことによって、ハッシュ値ＨＢと認証コードＳＢ（Ｎ＋１）とが合成された合成パラメータＶＢ（Ｎ＋１）を生成する。
次に認証制御部６３は、コンテンツデータＴ０に合成パラメータＶＢ（Ｎ＋１）を付加することによって、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）を生成する。図６は、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）の第１の例を示す図である。認証制御部６３は、コンテンツデータＴ０の末尾に合成パラメータＶＢ（Ｎ＋１）を付加することにより、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）を生成する。図７は、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）の第２の例を示す図である。認証制御部６３は、コンテンツデータＴ０の先頭に合成パラメータＶＢ（Ｎ＋１）を付加することにより、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）を生成する。認証制御部６３は、生成した合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）を暗号化・復号部６２に入力する。
次に暗号化・復号部６２は、現在設定されているセッション鍵Ｋ（Ｎ）を用いて合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）を暗号化することにより、暗号化済み合成パラメータ付きコンテンツデータＹ１（Ｎ＋１）を生成する。そして、生成した暗号化済み合成パラメータ付きコンテンツデータＹ１（Ｎ＋１）をメモリコントローラ１２に送信する。
図３を参照して、メモリコントローラ１２は、メモリコントローラ２１から受信した暗号化済み合成パラメータ付きコンテンツデータＹ１（Ｎ＋１）を暗号化・復号部５２に入力する。
次に暗号化・復号部５２は、現在設定されているセッション鍵Ｋ（Ｎ）を用いて暗号化済み合成パラメータ付きコンテンツデータＹ１（Ｎ＋１）を復号することにより、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）を再生する。そして、再生した合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）を認証制御部５３に入力する。また、暗号化・復号部５２は、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）に含まれるコンテンツデータＴ０をハッシュ回路５６に入力する。
次にハッシュ回路５６は、ハッシュ回路６４と同一のハッシュ関数を用いてコンテンツデータＴ０のハッシュ値を算出する。そして、算出したハッシュ値ＨＡを認証制御部５３に入力する。
次に鍵生成部５１は、認証制御部５３からの要求に従ってセッション鍵Ｋ（Ｎ＋１）を生成する。セッション鍵Ｋ（Ｎ＋１）は、認証制御部５３に入力される。次に認証制御部５３は、上述した認証制御部６３と同様の処理によって、セッション鍵Ｋ（Ｎ＋１）に基づいて認証コードＳＡ（Ｎ＋１）を生成する。
次に認証制御部５３は、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）に含まれる合成パラメータＶＢ（Ｎ＋１）から、ハッシュ値ＨＢと認証コードＳＢ（Ｎ＋１）とを抽出する。具体的に認証制御部５３は、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）に含まれる合成パラメータＶＢ（Ｎ＋１）と、自身が生成した認証コードＳＡ（Ｎ＋１）との排他的論理和演算を行うことによって、合成パラメータＶＢ（Ｎ＋１）からハッシュ値ＨＢを抽出する。また、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）に含まれる合成パラメータＶＢ（Ｎ＋１）と、ハッシュ回路５６から入力されたハッシュ値ＨＡとの排他的論理和演算を行うことによって、合成パラメータＶＢ（Ｎ＋１）から認証コードＳＢ（Ｎ＋１）を抽出する。
次に認証制御部５３は、合成パラメータＶＢ（Ｎ＋１）から抽出したハッシュ値ＨＢと、ハッシュ回路５６から入力されたハッシュ値ＨＡとを比較することによって、コンテンツデータＴ０の完全性（データが一致すること。つまりデータが改ざんされていないこと）を評価する。具体的には、両ハッシュ値が一致している場合にはコンテンツデータＴ０の完全性を肯定し、両ハッシュ値が一致していない場合にはコンテンツデータＴ０の完全性を否定する。
次に認証制御部５３は、合成パラメータＶＢ（Ｎ＋１）から抽出した認証コードＳＢ（Ｎ＋１）と、自身が生成した認証コードＳＡ（Ｎ＋１）とを比較することによって、半導体記憶装置３の正当性（データ送信者が正規であること。つまりなりすましでないこと）を認証する。具体的には、両認証コードが一致している場合には半導体記憶装置３を正当と認証し、両認証コードが一致していない場合には半導体記憶装置３を不正と認証する。
図６に示した第１の例によると、合成パラメータＶＢはコンテンツデータＴ０の末尾に付加されている。従って、認証制御部５３は、合成パラメータＶＢよりも先にコンテンツデータＴ０を処理する。この場合、認証制御部５３は、コンテンツデータＴ０の完全性を評価する処理、及び半導体記憶装置３の正当性を認証する処理の完了を待つことなく、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）から抽出したコンテンツデータＴ０をマイクロプロセッサ１１に入力する。その後、コンテンツデータＴ０の完全性を否定した場合及び／又は半導体記憶装置３を不正と判定した場合には、認証制御部５３は、コンテンツデータＴ０が改ざんされている旨及び／又は半導体記憶装置３が不正である旨の通知をマイクロプロセッサ１１に入力する。一方、コンテンツデータＴ０の完全性を肯定し、かつ半導体記憶装置３を正当と判定した場合には、認証制御部５３は、当該通知をマイクロプロセッサ１１に入力しない。
図７に示した第２の例によると、合成パラメータＶＢはコンテンツデータＴ０の先頭に付加されている。従って、認証制御部５３は、コンテンツデータＴ０よりも先に合成パラメータＶＢを処理する。この場合、認証制御部５３は、コンテンツデータＴ０の完全性を評価する処理、及び半導体記憶装置３の正当性を認証する処理を先に行い、コンテンツデータＴ０の完全性を否定した場合及び／又は半導体記憶装置３を不正と判定した場合には、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）から抽出したコンテンツデータＴ０をマイクロプロセッサ１１に入力しない。一方、コンテンツデータＴ０の完全性を肯定し、かつ半導体記憶装置３を正当と判定した場合には、認証制御部５３は、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）から抽出したコンテンツデータＴ０をマイクロプロセッサ１１に入力する。
また、認証制御部５３は、コンテンツデータＴ０の完全性を否定した場合及び／又は半導体記憶装置３を不正と判定した場合には、データをオール「０」又はオール「１」に置換する等のマスク処理を有効にする制御信号Ｄを、マスク回路５４，５５に入力する。これにより、通信装置２と半導体記憶装置３との間での以後の通信が遮断される。
認証制御部５３，６３は、マイクロプロセッサ１１からリードコマンドＣ０が発行される度に、上記と同様の処理を行う。次回の処理では、認証制御部５３は、合成パラメータＶＢ（Ｎ＋２）から抽出したハッシュ値ＨＢと、ハッシュ回路５６から入力されたハッシュ値ＨＡとを比較することによって、コンテンツデータＴ０の完全性を評価する。また、合成パラメータＶＢ（Ｎ＋２）から抽出した認証コードＳＢ（Ｎ＋２）と、自身が生成した認証コードＳＡ（Ｎ＋２）とを比較することによって、半導体記憶装置３の正当性を認証する。
なお、以上の説明では、通信装置２がコンテンツデータＴ０の完全性を評価する処理及び半導体記憶装置３の正当性を認証する処理を、メモリコントローラ１２のハードウェア処理によって実行したが、マイクロプロセッサ１１のソフトウェア処理によって実行しても良い。
また、以上の説明では、コンテンツデータＴ０の完全性を評価するためのセキュリティパラメータとしてハッシュ値を用いたが、ＣＲＣ（Cyclic Redundancy Check）値、ＭＡＣ（Message Authentication Code）値、又は誤り訂正で用いられるエラーシンドローム等の、他のセキュリティパラメータを用いても良い。
＜実施の形態２＞
図８は、実施の形態２に係るメモリコントローラ１２の構成を示す図である。また、図９は、実施の形態２に係るメモリコントローラ２１の構成を示す図である。
以下、図８，９を参照して、本実施の形態に係る情報処理システム１の動作について説明する。前提として、暗号化・復号部５２，６２は、鍵生成部５１，６１が前回生成したセッション鍵Ｋ（Ｎ−１）によって初期化されているものとする。また、以下の例では、通信装置２がメモリアレイ２２にアクセスするためのアクセスコマンドとして、リードコマンドを使用する場合について説明する。
まずマイクロプロセッサ１１は、メモリアレイ２２から所望のコンテンツデータを読み出すための所定バイト長のリードコマンドＣ０を発行する。
図８を参照して、メモリコントローラ１２は、マイクロプロセッサ１１からリードコマンドＣ０を受領し、受領したリードコマンドＣ０を認証制御部５３に入力する。
次に鍵生成部５１は、認証制御部５３からの要求に従ってセッション鍵Ｋ（Ｎ）を生成する。セッション鍵Ｋ（Ｎ）は、暗号化・復号部５２及び認証制御部５３に入力される。
次に認証制御部５３は、セッション鍵Ｋ（Ｎ）に基づいて、半導体記憶装置３が通信装置２の正当性を認証するための認証コードＳ（Ｎ）を生成する。例えば、セッション鍵Ｋ（Ｎ）のビット長が所定の許容認証コード長以下である場合には、セッション鍵Ｋ（Ｎ）をそのまま認証コードＳ（Ｎ）として使用する。一方、セッション鍵Ｋ（Ｎ）のビット長が許容認証コード長を超える場合には、セッション鍵Ｋ（Ｎ）を圧縮することによって、許容認証コード長に収まる認証コードＳ（Ｎ）を生成する。一例として、許容認証コード長がリードコマンドＣ０の未定義領域のビット長（例えば３２ビット）に設定されており、セッション鍵Ｋ（Ｎ）のビット長が１２８ビットである場合には、セッション鍵Ｋ（Ｎ）を、第１２７−９６ビット、第９５−６４ビット、第６３−３２ビット、及び第３１−０ビットの４つのビット群に分割し、先頭のビット群から順に次のビット群との間で排他的論理和演算を行う（[127:96] ExOR [95:64] ExOR [63:32] ExOR [31:0]）。これにより、１２８ビット長のセッション鍵Ｋ（Ｎ）から３２ビット長の認証コードＳ（Ｎ）を生成する。
次に認証制御部５３は、リードコマンドＣ０に認証コードＳ（Ｎ）を付加することによって、認証コード付きリードコマンドＣ１（Ｎ）を生成する。図１０は、認証コード付きリードコマンドＣ１（Ｎ）を示す図である。認証制御部５３は、リードコマンドＣ０の未定義領域に含まれる無意味なデータを、認証コードＳ（Ｎ）に置き換えることにより、コマンドＩＤとアドレスと認証コードＳ（Ｎ）とを含む認証コード付きリードコマンドＣ１（Ｎ）を生成する。認証制御部５３は、生成した認証コード付きリードコマンドＣ１（Ｎ）を暗号化・復号部５２に入力する。
次に暗号化・復号部５２は、現在設定されているセッション鍵Ｋ（Ｎ−１）を用いて認証コード付きリードコマンドＣ１（Ｎ）を暗号化することにより、暗号化済み認証コード付きリードコマンドＸ１（Ｎ）を生成する。そして、生成した暗号化済み認証コード付きリードコマンドＸ１（Ｎ）を、メモリコントローラ２１に送信する。
次に認証制御部５３は、鍵生成部５１が今回生成したセッション鍵Ｋ（Ｎ）によって、暗号化・復号部５２を初期化する。
図９を参照して、メモリコントローラ２１は、メモリコントローラ１２から受信した暗号化済み認証コード付きリードコマンドＸ１（Ｎ）を暗号化・復号部６２に入力する。
次に暗号化・復号部６２は、現在設定されているセッション鍵Ｋ（Ｎ−１）を用いて暗号化済み認証コード付きリードコマンドＸ１（Ｎ）を復号することにより、認証コード付きリードコマンドＣ１（Ｎ）を再生する。そして、再生した認証コード付きリードコマンドＣ１（Ｎ）を認証制御部６３に入力する。
次に認証制御部６３は、認証コード付きリードコマンドＣ１（Ｎ）から、リードコマンドＣ０と認証コードＳ（Ｎ）とを抽出する。
次に鍵生成部６１は、認証制御部６３からの要求に従ってセッション鍵Ｋ（Ｎ）を生成する。セッション鍵Ｋ（Ｎ）は、暗号化・復号部６２及び認証制御部６３に入力される。次に認証制御部６３は、上述した認証制御部５３と同様の処理によって、セッション鍵Ｋ（Ｎ）に基づいて認証コードＳ（Ｎ）を生成する。
次に認証制御部６３は、認証コード付きリードコマンドＣ１（Ｎ）から抽出した認証コードＳ（Ｎ）と、鍵生成部６１から入力されたセッション鍵Ｋ（Ｎ）に基づいて生成した認証コードＳ（Ｎ）とを比較することにより、通信装置２の正当性を認証する。具体的には、両認証コードＳ（Ｎ）が一致する場合には通信装置２を正当と判定し、両認証コードＳ（Ｎ）が一致しない場合には通信装置２を不正と判定する。
認証制御部６３は、通信装置２を不正と判定した場合には、認証コード付きリードコマンドＣ１（Ｎ）から抽出したリードコマンドＣ０に基づくメモリアレイ２２へのアクセスを行わない。つまり、メモリアレイ２２からのコンテンツデータＴ０の読み出しを実行しない。
また、認証制御部６３は、通信装置２を不正と判定した場合には、暗号化・復号部６２に対して通信装置２からの送信データの受信を禁止する。これにより、メモリコントローラ２１は、以後に通信装置２から半導体記憶装置３に向けて送信されるアクセスコマンドを受信しない。
一方、通信装置２を正当と判定した場合には、次に認証制御部６３は、認証コード付きリードコマンドＣ１（Ｎ）から抽出したリードコマンドＣ０に基づいて、メモリアレイ２２へのアクセスを行う。つまり、読み出しアドレスを示す制御信号Ｕによって、メモリアレイ２２からコンテンツデータＴ０を読み出す。コンテンツデータＴ０は、認証制御部６３及びハッシュ回路６４に入力される。
また、認証制御部６３は、通信装置２を正当と判定した場合には、鍵生成部６１が今回生成したセッション鍵Ｋ（Ｎ）によって、暗号化・復号部６２を初期化する。
次に鍵生成部６１は、認証制御部６３からの要求に従って、次回のセッション鍵Ｋ（Ｎ＋１）を生成する。セッション鍵Ｋ（Ｎ＋１）は、認証制御部６３に入力される。
次にハッシュ回路６４は、予め定められた任意のハッシュ関数を用いてコンテンツデータＴ０のハッシュ値を算出する。そして、算出したハッシュ値ＨＢを認証制御部６３に入力する。
次に認証制御部６３は、鍵生成部６１から入力されたセッション鍵Ｋ（Ｎ＋１）に基づいて、通信装置２が半導体記憶装置３の正当性を認証するための認証コードＳＢ（Ｎ＋１）を生成する。認証制御部６３は、上述した認証制御部５３と同様に、セッション鍵Ｋ（Ｎ＋１）のビット長が所定の許容認証コード長以下である場合には、セッション鍵Ｋ（Ｎ＋１）をそのまま認証コードＳＢ（Ｎ＋１）として使用する。一方、セッション鍵Ｋ（Ｎ＋１）のビット長が許容認証コード長を超える場合には、セッション鍵Ｋ（Ｎ＋１）を圧縮することによって、許容認証コード長に収まる認証コードＳＢ（Ｎ＋１）を生成する。
次に認証制御部６３は、ハッシュ値ＨＢと認証コードＳＢ（Ｎ＋１）との排他的論和演算を行うことによって、ハッシュ値ＨＢと認証コードＳＢ（Ｎ＋１）とが合成された合成パラメータＶＢ（Ｎ＋１）を生成する。
次に認証制御部６３は、コンテンツデータＴ０に合成パラメータＶＢ（Ｎ＋１）を付加することによって、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）を生成する。認証制御部６３は、生成した合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）を暗号化・復号部６２に入力する。
次に暗号化・復号部６２は、現在設定されているセッション鍵Ｋ（Ｎ）を用いて合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）を暗号化することにより、暗号化済み合成パラメータ付きコンテンツデータＹ１（Ｎ＋１）を生成する。そして、生成した暗号化済み合成パラメータ付きコンテンツデータＹ１（Ｎ＋１）をメモリコントローラ１２に送信する。
図８を参照して、メモリコントローラ１２は、メモリコントローラ２１から受信した暗号化済み合成パラメータ付きコンテンツデータＹ１（Ｎ＋１）を暗号化・復号部５２に入力する。
次に暗号化・復号部５２は、現在設定されているセッション鍵Ｋ（Ｎ）を用いて暗号化済み合成パラメータ付きコンテンツデータＹ１（Ｎ＋１）を復号することにより、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）を再生する。そして、再生した合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）を認証制御部５３に入力する。また、暗号化・復号部５２は、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）に含まれるコンテンツデータＴ０をハッシュ回路５６に入力する。
次にハッシュ回路５６は、ハッシュ回路６４と同一のハッシュ関数を用いてコンテンツデータＴ０のハッシュ値を算出する。そして、算出したハッシュ値ＨＡを認証制御部５３に入力する。
次に鍵生成部５１は、認証制御部５３からの要求に従ってセッション鍵Ｋ（Ｎ＋１）を生成する。セッション鍵Ｋ（Ｎ＋１）は、認証制御部５３に入力される。次に認証制御部５３は、上述した認証制御部６３と同様の処理によって、セッション鍵Ｋ（Ｎ＋１）に基づいて認証コードＳＡ（Ｎ＋１）を生成する。
次に認証制御部５３は、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）に含まれる合成パラメータＶＢ（Ｎ＋１）から、ハッシュ値ＨＢと認証コードＳＢ（Ｎ＋１）とを抽出する。具体的に認証制御部５３は、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）に含まれる合成パラメータＶＢ（Ｎ＋１）と、自身が生成した認証コードＳＡ（Ｎ＋１）との排他的論理和演算を行うことによって、合成パラメータＶＢ（Ｎ＋１）からハッシュ値ＨＢを抽出する。また、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）に含まれる合成パラメータＶＢ（Ｎ＋１）と、ハッシュ回路５６から入力されたハッシュ値ＨＡとの排他的論理和演算を行うことによって、合成パラメータＶＢ（Ｎ＋１）から認証コードＳＢ（Ｎ＋１）を抽出する。
次に認証制御部５３は、合成パラメータＶＢ（Ｎ＋１）から抽出したハッシュ値ＨＢと、ハッシュ回路５６から入力されたハッシュ値ＨＡとを比較することによって、コンテンツデータＴ０の完全性を評価する。具体的には、両ハッシュ値が一致している場合にはコンテンツデータＴ０の完全性を肯定し、両ハッシュ値が一致していない場合にはコンテンツデータＴ０の完全性を否定する。
次に認証制御部５３は、合成パラメータＶＢ（Ｎ＋１）から抽出した認証コードＳＢ（Ｎ＋１）と、自身が生成した認証コードＳＡ（Ｎ＋１）とを比較することによって、半導体記憶装置３の正当性を認証する。具体的には、両認証コードが一致している場合には半導体記憶装置３を正当と認証し、両認証コードが一致していない場合には半導体記憶装置３を不正と認証する。
図６に示した第１の例によると、合成パラメータＶＢはコンテンツデータＴ０の末尾に付加されている。従って、認証制御部５３は、合成パラメータＶＢよりも先にコンテンツデータＴ０を処理する。この場合、認証制御部５３は、コンテンツデータＴ０の完全性を評価する処理、及び半導体記憶装置３の正当性を認証する処理の完了を待つことなく、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）から抽出したコンテンツデータＴ０をマイクロプロセッサ１１に入力する。その後、コンテンツデータＴ０の完全性を否定した場合及び／又は半導体記憶装置３を不正と判定した場合には、認証制御部５３は、コンテンツデータＴ０が改ざんされている旨及び／又は半導体記憶装置３が不正である旨の通知をマイクロプロセッサ１１に入力する。一方、コンテンツデータＴ０の完全性を肯定し、かつ半導体記憶装置３を正当と判定した場合には、認証制御部５３は、当該通知をマイクロプロセッサ１１に入力しない。
図７に示した第２の例によると、合成パラメータＶＢはコンテンツデータＴ０の先頭に付加されている。従って、認証制御部５３は、コンテンツデータＴ０よりも先に合成パラメータＶＢを処理する。この場合、認証制御部５３は、コンテンツデータＴ０の完全性を評価する処理、及び半導体記憶装置３の正当性を認証する処理を先に行い、コンテンツデータＴ０の完全性を否定した場合及び／又は半導体記憶装置３を不正と判定した場合には、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）から抽出したコンテンツデータＴ０をマイクロプロセッサ１１に入力しない。一方、コンテンツデータＴ０の完全性を肯定し、かつ半導体記憶装置３を正当と判定した場合には、認証制御部５３は、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）から抽出したコンテンツデータＴ０をマイクロプロセッサ１１に入力する。
また、認証制御部５３は、コンテンツデータＴ０の完全性を否定した場合及び／又は半導体記憶装置３を不正と判定した場合には、データをオール「０」又はオール「１」に置換する等のマスク処理を有効にする制御信号Ｄを、マスク回路５４，５５に入力する。これにより、通信装置２と半導体記憶装置３との間での以後の通信が遮断される。
認証制御部５３，６３は、マイクロプロセッサ１１からリードコマンドＣ０が発行される度に、上記と同様の処理を行う。次回の処理では、認証制御部６３は、認証コード付きリードコマンドＣ１（Ｎ＋１）から抽出した認証コードＳ（Ｎ＋１）と、鍵生成部６１から入力されたセッション鍵Ｋ（Ｎ＋１）に基づいて生成した認証コードＳ（Ｎ＋１）とが一致するか否かによって、通信装置２の正当性を認証する。また、認証制御部５３は、合成パラメータＶＢ（Ｎ＋２）から抽出したハッシュ値ＨＢと、ハッシュ回路５６から入力されたハッシュ値ＨＡとを比較することによって、コンテンツデータＴ０の完全性を評価する。また、認証制御部５３は、合成パラメータＶＢ（Ｎ＋２）から抽出した認証コードＳＢ（Ｎ＋２）と、自身が生成した認証コードＳＡ（Ｎ＋２）とを比較することによって、半導体記憶装置３の正当性を認証する。
なお、以上の説明では、通信装置２がコンテンツデータＴ０の完全性を評価する処理及び半導体記憶装置３の正当性を認証する処理を、メモリコントローラ１２のハードウェア処理によって実行したが、マイクロプロセッサ１１のソフトウェア処理によって実行しても良い。
また、以上の説明では、コンテンツデータＴ０の完全性を評価するためのセキュリティパラメータとしてハッシュ値を用いたが、ＣＲＣ値、ＭＡＣ値、又は誤り訂正で用いられるエラーシンドローム等の、他のセキュリティパラメータを用いても良い。
また、以上の説明では、リードコマンドＣ０及びその応答値としてのコンテンツデータＴ０に認証コードＳをそれぞれ付加したが、ライトコマンドやイレースコマンド等の他のアクセスコマンドに認証コードＳを付加しても良い。
ライトコマンドに認証コードＳを付加する場合には、半導体記憶装置３は、通信装置２から受信したライトコマンドに付加されている認証コードＳと、自ら生成した認証コードＳとに基づいて、通信装置２の正当性を認証することができる。また、ライトコマンドに続いて送信されるステータスコマンドの応答値としてのステータス通知に認証コードＳを付加することにより、通信装置２は、半導体記憶装置３から受信したステータス通知に付加されている認証コードＳと、自ら生成した認証コードＳとに基づいて、半導体記憶装置３の正当性を認証することができる。
イレースコマンドに認証コードＳを付加する場合には、半導体記憶装置３は、通信装置２から受信したイレースコマンドに付加されている認証コードＳと、自ら生成した認証コードＳとに基づいて、通信装置２の正当性を認証することができる。また、イレースコマンドに続いて送信されるステータスコマンドの応答値としてのステータス通知に認証コードＳを付加することにより、通信装置２は、半導体記憶装置３から受信したステータス通知に付加されている認証コードＳと、自ら生成した認証コードＳとに基づいて、半導体記憶装置３の正当性を認証することができる。
＜まとめ＞
上記実施の形態１，２に係る情報処理システム１によれば、半導体記憶装置３は、通信装置２から受信したリードコマンドＣ０，Ｃ１に応答して通信装置２に送信するコンテンツデータＴ０に基づいて、ハッシュ値ＨＢ（第１のセキュリティパラメータ）を生成し、ハッシュ値ＨＢと、通信装置２に半導体記憶装置３を認証させるための第１の認証コードＳＢ（Ｎ＋１）とを合成することによって、合成パラメータＶＢ（Ｎ＋１）を生成し、コンテンツデータＴ０と合成パラメータＶＢ（Ｎ＋１）とを含む合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）を、通信装置２に送信する。また、通信装置２は、半導体記憶装置３から合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）を受信し、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）に含まれる合成パラメータＶＢ（Ｎ＋１）から、ハッシュ値ＨＢと認証コードＳＢ（Ｎ＋１）とを抽出する。そして、合成パラメータＶＢ（Ｎ＋１）から抽出したハッシュ値ＨＢに基づいて、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）に含まれるコンテンツデータＴ０の完全性を評価し、また、合成パラメータＶＢ（Ｎ＋１）から抽出した認証コードＳＢ（Ｎ＋１）に基づいて、半導体記憶装置３の正当性を認証する。このように通信装置２は、コンテンツデータＴ０の完全性の評価と、半導体記憶装置３の正当性の認証とを実行できる。従って、なりすまし防止技術を実現するための大規模な専用回路の実装が不要になるとともに、当該専用回路を用いた複雑な処理も不要となるため、コストの増大やレイテンシの増大を伴うことなく、なりすまし防止技術を用いたセキュア通信と同程度のセキュリティレベルを実現することが可能となる。
また、上記実施の形態１，２に係る情報処理システム１によれば、通信装置２は、半導体記憶装置３が生成する認証コードＳＢ（Ｎ＋１）と同一の第２の認証コードＳＡ（Ｎ＋１）を生成し、合成パラメータＶＢ（Ｎ＋１）と認証コードＳＡ（Ｎ＋１）とに基づいて、合成パラメータＶＢ（Ｎ＋１）からハッシュ値ＨＢを抽出する。また、通信装置２は、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）に含まれるコンテンツデータＴ０に基づいて、ハッシュ値ＨＡ（第２のセキュリティパラメータ）を生成する。そして、抽出したハッシュ値ＨＢと、生成したハッシュ値ＨＡとを比較することによって、コンテンツデータＴ０の完全性を評価する。半導体記憶装置３から通信装置２に送信されたコンテンツデータＴ０が改ざんされている場合には、半導体記憶装置３が生成したハッシュ値ＨＢ（つまり合成パラメータＶＢ（Ｎ＋１）から抽出したハッシュ値）と、通信装置２が生成したハッシュ値ＨＡとは一致しない。従って、抽出したハッシュ値ＨＢと、生成したハッシュ値ＨＡとを比較することによって、コンテンツデータＴ０が改ざんされているか否かを簡易かつ確実に評価することが可能となる。
また、上記実施の形態１，２に係る情報処理システム１によれば、半導体記憶装置３は、ハッシュ値ＨＢと認証コードＳＢ（Ｎ＋１）との排他的論理和演算によって、合成パラメータＶＢ（Ｎ＋１）を生成する。そして、通信装置２は、合成パラメータＶＢ（Ｎ＋１）と認証コードＳＡ（Ｎ＋１）との排他的論理和演算によって、合成パラメータＶＢ（Ｎ＋１）からハッシュ値ＨＢを抽出する。このように、通信装置２が認証コードコードＳＢ（Ｎ＋１）と同一の認証コードＳＡ（Ｎ＋１）を生成し、合成パラメータＶＢ（Ｎ＋１）と認証コードＳＡ（Ｎ＋１）との排他的論理和演算を行うことによって、合成パラメータＶＢ（Ｎ＋１）からハッシュ値ＨＢを簡易かつ正確に抽出することが可能となる。
また、上記実施の形態１，２に係る情報処理システム１によれば、通信装置２は、半導体記憶装置３が生成する認証コードＳＢ（Ｎ＋１）と同一の認証コードＳＡ（Ｎ＋１）を生成する。また、通信装置２は、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）に含まれるコンテンツデータＴ０に基づいて、ハッシュ値ＨＡを生成し、合成パラメータＶＢ（Ｎ＋１）とハッシュ値ＨＡとに基づいて、合成パラメータＶＢ（Ｎ＋１）から認証コードＳＢ（Ｎ＋１）を抽出する。そして、抽出した認証コードＳＢ（Ｎ＋１）と、生成した認証コードＳＡ（Ｎ＋１）とを比較することによって、半導体記憶装置３の正当性を認証する。半導体記憶装置３が不正である場合には、半導体記憶装置３が生成した認証コードＳＢ（Ｎ＋１）（つまり合成パラメータＶＢ（Ｎ＋１）から抽出した認証コード）と、通信装置２が生成した認証コードＳＡ（Ｎ＋１）とは一致しない。従って、抽出した認証コードＳＢ（Ｎ＋１）と、生成した認証コードＳＡ（Ｎ＋１）とを比較することによって、半導体記憶装置３が正当であるか不正であるかを簡易かつ確実に認証することが可能となる。
また、上記実施の形態１，２に係る情報処理システム１によれば、半導体記憶装置３は、ハッシュ値ＨＢと認証コードＳＢ（Ｎ＋１）との排他的論理和演算によって、合成パラメータＶＢ（Ｎ＋１）を生成する。そして、通信装置２は、合成パラメータＶＢ（Ｎ＋１）とハッシュ値ＨＡとの排他的論理和演算によって、合成パラメータＶＢ（Ｎ＋１）から認証コードＳＢ（Ｎ＋１）を抽出する。このように、通信装置２がハッシュ値ＨＢと同一のハッシュ値ＨＡを生成し、合成パラメータＶＢ（Ｎ＋１）とハッシュ値ＨＡとの排他的論理和演算を行うことによって、合成パラメータＶＢ（Ｎ＋１）から認証コードＳＢ（Ｎ＋１）を簡易かつ正確に抽出することが可能となる。
また、上記実施の形態１，２に係る情報処理システム１によれば、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）の受信と、ハッシュ値ＨＢ及び認証コードＳＢ（Ｎ＋１）の抽出と、コンテンツデータＴ０の完全性の評価と、半導体記憶装置３の正当性の認証とは、メモリコントローラ１２（第１の制御回路）が実行する。また、リードコマンドＣ０の受信と、ハッシュ値ＨＢの生成と、合成パラメータＶＢ（Ｎ＋１）の生成と、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）の生成及び送信とは、メモリコントローラ２１（第２の制御回路）が実行する。このように、通信装置２によるコンテンツデータＴ０の完全性の評価及び半導体記憶装置３の正当性の認証の処理において、マイクロプロセッサ１１（主制御部）が実行する処理はリードコマンドＣ０の発行だけであり、合成パラメータＶＢ（Ｎ＋１）の生成、合成パラメータＶＢ（Ｎ＋１）からのハッシュ値ＨＢ及び認証コードＳＢ（Ｎ＋１）の抽出、コンテンツデータＴ０の完全性の評価、及び半導体記憶装置３の正当性の認証等の本質的な処理は、メモリコントローラ１２とメモリコントローラ２１との間で実行される。従って、プログラム解析等によってマイクロプロセッサ１１の制御を改変するような攻撃を受けた場合であっても、メモリコントローラ１２及びメモリコントローラ２１によるハードウェア処理の内容が解析及び改変されない限り、攻撃者によってコンテンツデータＴ０の完全性の評価及び半導体記憶装置３の正当性の認証の処理が回避されることはない。その結果、マイクロプロセッサ１１の制御を改変するような攻撃を受けた場合であっても、コンテンツデータＴ０が改ざんされることや、半導体記憶装置３からコンテンツデータＴ０が不正に読み出されることを防止することが可能となる。
また、上記実施の形態１，２に係る情報処理システム１において、図６に示した第１の例によれば、メモリコントローラ１２は、コンテンツデータＴ０が改ざんされているか否かに拘わらず、また半導体記憶装置３が正当であるか不正であるかに拘わらず、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）に含まれるコンテンツデータＴ０をマイクロプロセッサ１１に入力する。従って、コンテンツデータＴ０の完全性を評価する処理及び半導体記憶装置３の正当性を認証する処理の完了を待つことなく、受信したコンテンツデータＴ０を早期にマイクロプロセッサ１１に入力することが可能となる。また、メモリコントローラ１２は、半導体記憶装置３を不正と判定した場合及び／又はコンテンツデータＴ０の完全性を否定した場合には、その旨の通知をマイクロプロセッサ１１に入力する。従って、マイクロプロセッサ１１は、メモリコントローラ１２から入力されたコンテンツデータＴ０を破棄又は無効化する等の処理を実行することが可能となる。
また、上記実施の形態１，２に係る情報処理システム１において、図７に示した第２の例によれば、メモリコントローラ２１は、半導体記憶装置３を不正と判定した場合及び／又はコンテンツデータＴ０の完全性を否定した場合には、合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）に含まれるコンテンツデータＴ０をマイクロプロセッサ１１に入力しない。従って、改ざんされたコンテンツデータＴ０がマイクロプロセッサ１１に入力されることや、不正な半導体記憶装置３から読み出されたコンテンツデータＴ０がマイクロプロセッサ１１に入力されること等を防止することが可能となる。
また、上記実施の形態１，２に係る情報処理システム１によれば、メモリコントローラ１２は、半導体記憶装置３を不正と判定した場合及び／又はコンテンツデータＴ０の完全性を否定した場合には、メモリコントローラ１２とメモリコントローラ２１との間での以後の通信を遮断する。これにより、通信装置２から半導体記憶装置３にアクセスコマンドが送信されることや、半導体記憶装置３から通信装置２にコンテンツデータＴ０が送信されることが禁止される。その結果、半導体記憶装置３からコンテンツデータＴ０が不正に読み出されることや、半導体記憶装置３から読み出されたコンテンツデータＴ０が改ざんされて通信装置２に送信されること等を防止することが可能となる。
また、上記実施の形態１，２に係る情報処理システム１によれば、認証制御部５３（第１の認証制御部）は、合成パラメータＶＢ（Ｎ＋１）から抽出した認証コードＳＢ（Ｎ＋１）と、鍵生成部５１が生成したセッション鍵Ｋ（Ｎ＋１）に基づいて生成した認証コードＳＡ（Ｎ＋１）とが一致するか否かによって、半導体記憶装置３の正当性を認証する。半導体記憶装置３が不正である場合には、合成パラメータＶＢ（Ｎ＋１）から抽出した認証コードＳＢ（Ｎ＋１）と、セッション鍵Ｋ（Ｎ＋１）に基づいて生成した認証コードＳＡ（Ｎ＋１）とは一致しない。従って、合成パラメータＶＢ（Ｎ＋１）から抽出した認証コードＳＢ（Ｎ＋１）と、セッション鍵Ｋ（Ｎ＋１）に基づいて生成した認証コードＳＡ（Ｎ＋１）とが一致するか否かによって、半導体記憶装置３が正当であるか不正であるかを簡易かつ確実に認証することが可能となる。
また、上記実施の形態１，２に係る情報処理システム１によれば、認証制御部６３は、鍵生成部６１が生成したセッション鍵Ｋ（Ｎ＋１）のビット長が許容認証コード長を超える場合には、セッション鍵Ｋ（Ｎ＋１）を圧縮することにより認証コードＳＢ（Ｎ＋１）を生成する。従って、セッション鍵Ｋ（Ｎ＋１）のビット長が許容認証コード長を超える場合であっても、セッション鍵Ｋ（Ｎ＋１）を圧縮することによって、許容認証コード長に収まる認証コードＳＢ（Ｎ＋１）を生成することが可能となる。
また、上記実施の形態１，２に係る情報処理システム１によれば、鍵生成部５１，６１は、認証の処理毎に異なるセッション鍵Ｋをそれぞれ生成する。その結果、認証制御部５３，６３が生成する認証コードＳは認証の処理毎に変更されるため、セキュリティ強度を向上することが可能となる。
また、上記実施の形態２に係る情報処理システム１によれば、通信装置２は、半導体記憶装置３に通信装置２を認証させるための第３の認証コードＳ（Ｎ）をリードコマンドＣ０に付加することによって、認証コード付きリードコマンドＣ１（Ｎ）を生成し、当該認証コード付きリードコマンドＣ１（Ｎ）を半導体記憶装置３に送信する。また、半導体記憶装置３は、通信装置２から認証コード付きリードコマンドＣ１（Ｎ）を受信し、認証コード付きリードコマンドＣ１（Ｎ）に含まれる認証コードＳ（Ｎ）に基づいて、通信装置２の正当性を認証する。そして、通信装置２を正当と判定した場合には、認証コード付きリードコマンドＣ１（Ｎ）に含まれるリードコマンドＣ０に基づいて、メモリアレイ２２にアクセスする。このように、半導体記憶装置３が認証コードＳ（Ｎ）に基づいて通信装置２の正当性を認証することにより、半導体記憶装置３と通信装置２との相互認証を実現できるため、セキュリティ強度をさらに向上することが可能となる。
しかも、リードコマンドＣ０に認証コードＳ（Ｎ）を付加した認証コード付きリードコマンドＣ１（Ｎ）を用いることによって、半導体記憶装置３による通信装置２の認証と、メモリアレイ２２へのアクセスとを、共通の処理として実行することができる。従って、通信装置２が半導体記憶装置３にリードコマンドを送信する前に、半導体記憶装置３が通信装置２を認証する処理を別個に実行する必要がなく、認証の処理に伴うオーバーヘッドを低減できるため、コンテンツデータにアクセスするまでの所要時間を短縮することが可能となる。つまり、通信装置２から半導体記憶装置３への認証コード付きリードコマンドＣ１（Ｎ）の送信と、それに応答する半導体記憶装置３から通信装置２への合成パラメータ付きコンテンツデータＴ１（Ｎ＋１）の送信との、一往復の通信によって、通信装置２と半導体記憶装置３との相互認証を行うことができる。その結果、通信装置２及び半導体記憶装置３それぞれからの往復通信（合計で二往復の通信）が必要となる一般的なチャレンジアンドレスポンス型の相互認証と比較すると、処理の高速化及び効率化を図ることが可能となる。
また、上記実施の形態２に係る情報処理システム１によれば、半導体記憶装置３は、通信装置２を不正と判定した場合には、リードコマンドＣ０に基づくメモリアレイ２２へのアクセスを行わない。従って、不正な通信装置２から半導体記憶装置３にリードコマンドが送信された場合等であっても、半導体記憶装置３はメモリアレイ２２からのコンテンツデータＴ０の読み出しを実行しない。その結果、半導体記憶装置３からコンテンツデータＴ０が不正に読み出されること等を防止することが可能となる。
また、上記実施の形態２に係る情報処理システム１によれば、半導体記憶装置３は、通信装置２を不正と判定した場合には、以後に通信装置２から送信されるリードコマンドを受信しない。従って、不正な通信装置２から半導体記憶装置３にリードコマンドが送信された場合等であっても、半導体記憶装置３は当該リードコマンドを受信しない。その結果、半導体記憶装置３からコンテンツデータＴ０が不正に読み出されること等を防止することが可能となる。
また、上記実施の形態２に係る情報処理システム１によれば、通信装置２から半導体記憶装置３に送信される認証コード付きリードコマンドＣ１（Ｎ）に含まれる認証コードＳ（Ｎ）と、当該リードコマンドに応答して半導体記憶装置３から通信装置２に送信される合成パラメータＶＢ（Ｎ＋１）を生成する際に使用される認証コードＳＢ（Ｎ＋１）とは、互いに異なる。つまり、通信装置２が半導体記憶装置３に送信する認証コードＳ（Ｎ）と、通信装置２が半導体記憶装置３から受信する認証コードＳＢ（Ｎ＋１）とは、互いに異なる。このように、送信時と受信時とで認証コードを異ならせることにより、セキュリティ強度をさらに向上することが可能となる。
１ 情報処理システム
２ 通信装置
３ 半導体記憶装置
１１ マイクロプロセッサ
１２ メモリコントローラ
２１ メモリコントローラ
２２ メモリアレイ
５１ 鍵生成部
５２ 暗号化・復号部
５３ 認証制御部
５６ ハッシュ回路
６１ 鍵生成部
６２ 暗号化・復号部
６３ 認証制御部
６４ ハッシュ回路

Claims (16)

  1. 通信装置と、
    前記通信装置に接続され、コンテンツデータが記憶された記憶部を有する記憶装置と、
    を備える情報処理システムであって、
    前記記憶装置は、
    前記通信装置から受信したアクセスコマンドに応答して前記通信装置に送信するコンテンツデータに基づいて、第１のセキュリティパラメータを生成し、
    前記第１のセキュリティパラメータと、前記通信装置に前記記憶装置を認証させるための第１の認証コードとを合成することによって、合成パラメータを生成し、
    前記コンテンツデータと前記合成パラメータとを含む合成パラメータ付きコンテンツデータを、前記通信装置に送信し、
    前記通信装置は、
    前記記憶装置から前記合成パラメータ付きコンテンツデータを受信し、
    前記合成パラメータ付きコンテンツデータに含まれる前記合成パラメータから、前記第１のセキュリティパラメータと前記第１の認証コードとを抽出し、
    前記合成パラメータから抽出した前記第１のセキュリティパラメータに基づいて、前記合成パラメータ付きコンテンツデータに含まれる前記コンテンツデータの完全性を評価し、
    前記合成パラメータから抽出した前記第１の認証コードに基づいて、前記記憶装置の正当性を認証する、情報処理システム。
  2. 前記通信装置は、
    前記記憶装置が生成する前記第１の認証コードと同一の第２の認証コードを生成し、
    前記合成パラメータと前記第２の認証コードとに基づいて、前記合成パラメータから前記第１のセキュリティパラメータを抽出し、
    前記合成パラメータ付きコンテンツデータに含まれる前記コンテンツデータに基づいて、第２のセキュリティパラメータを生成し、
    抽出した前記第１のセキュリティパラメータと、生成した前記第２のセキュリティパラメータとを比較することによって、前記コンテンツデータの完全性を評価する、請求項１に記載の情報処理システム。
  3. 前記記憶装置は、前記第１のセキュリティパラメータと前記第１の認証コードとの排他的論理和演算によって、前記合成パラメータを生成し、
    前記通信装置は、前記合成パラメータと前記第２の認証コードとの排他的論理和演算によって、前記合成パラメータから前記第１のセキュリティパラメータを抽出する、請求項２に記載の情報処理システム。
  4. 前記通信装置は、
    前記記憶装置が生成する前記第１の認証コードと同一の第２の認証コードを生成し、
    前記合成パラメータ付きコンテンツデータに含まれる前記コンテンツデータに基づいて、第２のセキュリティパラメータを生成し、
    前記合成パラメータと前記第２のセキュリティパラメータとに基づいて、前記合成パラメータから前記第１の認証コードを抽出し、
    抽出した前記第１の認証コードと、生成した前記第２の認証コードとを比較することによって、前記記憶装置の正当性を認証する、請求項１〜３のいずれか一つに記載の情報処理システム。
  5. 前記記憶装置は、前記第１のセキュリティパラメータと前記第１の認証コードとの排他的論理和演算によって、前記合成パラメータを生成し、
    前記通信装置は、前記合成パラメータと前記第２のセキュリティパラメータとの排他的論理和演算によって、前記合成パラメータから前記第１の認証コードを抽出する、請求項４に記載の情報処理システム。
  6. 前記通信装置は、
    ソフトウェア処理によって前記情報処理システムを制御する主制御部と、
    前記主制御部とは別に実装され、ハードウェア処理によって前記記憶装置を制御する第１の制御回路と、
    を有し、
    前記記憶装置は、
    前記記憶部を制御する第２の制御回路
    をさらに有し、
    前記アクセスコマンドの発行は、前記主制御部が実行し、
    前記合成パラメータ付きコンテンツデータの受信と、前記第１のセキュリティパラメータ及び前記第１の認証コードの抽出と、前記コンテンツデータの完全性の評価と、前記記憶装置の正当性の認証とは、前記第１の制御回路が実行し、
    前記アクセスコマンドの受信と、前記第１のセキュリティパラメータの生成と、前記合成パラメータの生成と、前記合成パラメータ付きコンテンツデータの生成及び送信とは、前記第２の制御回路が実行する、請求項１〜５のいずれか一つに記載の情報処理システム。
  7. 前記第１の制御回路は、前記合成パラメータ付きコンテンツデータに含まれる前記コンテンツデータを前記主制御部に入力し、前記記憶装置を不正と判定した場合及び／又は前記コンテンツデータの完全性を否定した場合には、その旨の通知を前記主制御部に入力する、請求項６に記載の情報処理システム。
  8. 前記第１の制御回路は、前記記憶装置を不正と判定した場合及び／又は前記コンテンツデータの完全性を否定した場合には、前記合成パラメータ付きコンテンツデータに含まれる前記コンテンツデータを前記主制御部に入力しない、請求項６に記載の情報処理システム。
  9. 前記第１の制御回路はさらに、前記記憶装置を不正と判定した場合及び／又は前記コンテンツデータの完全性を否定した場合には、前記第１の制御回路と前記第２の制御回路との間での以後の通信を遮断する、請求項７又は８に記載の情報処理システム。
  10. 前記第１の制御回路は、
    第１の数列を生成する第１の数列生成部と、
    前記第１の数列に基づいて前記第２の認証コードを生成する第１の認証制御部と、
    を含み、
    前記第２の制御回路は、
    前記第１の数列と同一の第２の数列を生成する第２の数列生成部と、
    前記第２の数列に基づいて前記第１の認証コードを生成する第２の認証制御部と、
    を含み、
    前記第１の認証制御部は、前記合成パラメータから抽出した前記第１の認証コードと、前記第１の数列に基づいて生成した前記第２の認証コードとが一致するか否かによって、前記記憶装置の正当性を認証する、請求項６〜９のいずれか一つに記載の情報処理システム。
  11. 前記第２の認証制御部は、前記第２の数列を圧縮することにより、前記第１の認証コードを生成する、請求項１０に記載の情報処理システム。
  12. 前記第１の数列生成部及び前記第２の数列生成部は、認証の処理毎に異なる前記第１の数列及び前記第２の数列をそれぞれ生成する、請求項１０又は１１に記載の情報処理システム。
  13. 前記通信装置は、
    前記記憶装置に前記通信装置を認証させるための第３の認証コードを前記アクセスコマンドに付加することによって、認証コード付きアクセスコマンドを生成し、
    前記認証コード付きアクセスコマンドを前記記憶装置に送信し、
    前記記憶装置は、
    前記通信装置から前記認証コード付きアクセスコマンドを受信し、
    前記認証コード付きアクセスコマンドに含まれる前記第３の認証コードに基づいて、前記通信装置の正当性を認証し、
    前記通信装置を正当と判定した場合には、前記認証コード付きアクセスコマンドに含まれる前記アクセスコマンドに基づいて、前記記憶部にアクセスする、請求項１〜１２のいずれか一つに記載の情報処理システム。
  14. 前記記憶装置は、前記通信装置を不正と判定した場合には、前記アクセスコマンドに基づく前記記憶部へのアクセスを行わない、請求項１３に記載の情報処理システム。
  15. 前記記憶装置はさらに、前記通信装置を不正と判定した場合には、以後に前記通信装置から送信されるアクセスコマンドを受信しない、請求項１４に記載の情報処理システム。
  16. 前記通信装置から前記記憶装置に送信される前記認証コード付きアクセスコマンドに含まれる前記第３の認証コードと、当該アクセスコマンドに応答して前記記憶装置から前記通信装置に送信される前記合成パラメータを生成する際に使用される前記第１の認証コードとは、互いに異なる、請求項１３〜１５のいずれか一つに記載の情報処理システム。
JP2013149843A 2013-07-18 2013-07-18 情報処理システム Active JP6124338B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013149843A JP6124338B2 (ja) 2013-07-18 2013-07-18 情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013149843A JP6124338B2 (ja) 2013-07-18 2013-07-18 情報処理システム

Publications (2)

Publication Number Publication Date
JP2015023414A true JP2015023414A (ja) 2015-02-02
JP6124338B2 JP6124338B2 (ja) 2017-05-10

Family

ID=52487528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013149843A Active JP6124338B2 (ja) 2013-07-18 2013-07-18 情報処理システム

Country Status (1)

Country Link
JP (1) JP6124338B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101568A (ja) * 1998-09-18 2000-04-07 Fujitsu Ltd コマンド認証方法
JP2000332748A (ja) * 1999-03-15 2000-11-30 Sony Corp データ処理システムおよびその方法
JP2003030153A (ja) * 2001-07-13 2003-01-31 Mitsubishi Electric Corp 認証情報生成装置および認証情報生成方法
JP2003198541A (ja) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd データ検証システムとその装置
JP2005348306A (ja) * 2004-06-07 2005-12-15 Yokosuka Telecom Research Park:Kk 電子タグシステム、電子タグ、電子タグリーダライタ、およびプログラム
JP2007310688A (ja) * 2006-05-19 2007-11-29 Renesas Technology Corp マイクロコンピュータおよびそのソフトウェア改竄防止方法
JP2013037417A (ja) * 2011-08-04 2013-02-21 Mega Chips Corp メモリシステム、情報処理装置、メモリ装置、およびメモリシステムの動作方法
JP2013042330A (ja) * 2011-08-15 2013-02-28 Kddi Corp 一方向通信システム、方法及びプログラム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101568A (ja) * 1998-09-18 2000-04-07 Fujitsu Ltd コマンド認証方法
JP2000332748A (ja) * 1999-03-15 2000-11-30 Sony Corp データ処理システムおよびその方法
JP2003030153A (ja) * 2001-07-13 2003-01-31 Mitsubishi Electric Corp 認証情報生成装置および認証情報生成方法
JP2003198541A (ja) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd データ検証システムとその装置
JP2005348306A (ja) * 2004-06-07 2005-12-15 Yokosuka Telecom Research Park:Kk 電子タグシステム、電子タグ、電子タグリーダライタ、およびプログラム
JP2007310688A (ja) * 2006-05-19 2007-11-29 Renesas Technology Corp マイクロコンピュータおよびそのソフトウェア改竄防止方法
JP2013037417A (ja) * 2011-08-04 2013-02-21 Mega Chips Corp メモリシステム、情報処理装置、メモリ装置、およびメモリシステムの動作方法
JP2013042330A (ja) * 2011-08-15 2013-02-28 Kddi Corp 一方向通信システム、方法及びプログラム

Also Published As

Publication number Publication date
JP6124338B2 (ja) 2017-05-10

Similar Documents

Publication Publication Date Title
TWI531925B (zh) 資料驗證方法及其裝置
WO2021012552A1 (zh) 一种登录处理方法及相关设备
EP1983466B1 (en) Method and apparatus of secure authentication for system-on-chip (SoC)
JP2022527757A (ja) 物理複製困難関数を使用したコンピューティングデバイスのｉｄの生成
US9703945B2 (en) Secured computing system with asynchronous authentication
TWI809292B (zh) 資料的加解密方法、裝置、存儲介質及加密文件
TW201502847A (zh) 運用一電腦處理器使用一安全非揮發儲存器之系統、方法及裝置
CN112394877A (zh) 用于安全存储器的方法及其系统
JP2005260676A (ja) セキュリティ装置、情報処理装置、セキュリティ装置の制御方法、情報処理装置の制御方法、該制御方法を実行させるための装置実行可能なプログラムおよびチケット・システム
US9959403B2 (en) Information processing system for mutual authentication between communication device and storage
TW202121866A (zh) 資料的加解密方法、裝置、系統及存儲介質
JP6387908B2 (ja) 認証システム
CN111639325A (zh) 基于开放平台的商户认证方法、装置、设备和存储介质
KR20170053063A (ko) 일회용 개인키 기반 전자 서명과 동형 암호를 이용한 패스워드 기반 사용자 인증 방법
RU2010105036A (ru) Проверка кода мас без его раскрытия
US7979628B2 (en) Re-flash protection for flash memory
EP2701101B1 (en) Information processing devices and information processing methods
CN117640256B (zh) 一种无线网卡的数据加密方法、推荐装置和存储介质
JP6246516B2 (ja) 情報処理システム
JP6203556B2 (ja) 情報処理システム
CN107026729B (zh) 用于传输软件的方法和装置
JP5436323B2 (ja) 通信装置、通信システム、通信方法及び通信プログラム
JP6124338B2 (ja) 情報処理システム
JP6069120B2 (ja) 情報処理システム
JP2015014839A (ja) 情報処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170330

R150 Certificate of patent or registration of utility model

Ref document number: 6124338

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250