JP2015010871A - Physical quantity sensor - Google Patents
Physical quantity sensor Download PDFInfo
- Publication number
- JP2015010871A JP2015010871A JP2013134840A JP2013134840A JP2015010871A JP 2015010871 A JP2015010871 A JP 2015010871A JP 2013134840 A JP2013134840 A JP 2013134840A JP 2013134840 A JP2013134840 A JP 2013134840A JP 2015010871 A JP2015010871 A JP 2015010871A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- physical quantity
- resistivity
- semiconductor layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 209
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 52
- 239000010703 silicon Substances 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims description 34
- 239000007769 metal material Substances 0.000 claims description 5
- 230000000737 periodic effect Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000001133 acceleration Effects 0.000 description 24
- 238000007789 sealing Methods 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 238000001514 detection method Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005040 ion trap Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/0802—Details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
- G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
- G01P2015/0825—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
- G01P2015/0831—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type having the pivot axis between the longitudinal ends of the mass, e.g. see-saw configuration
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Pressure Sensors (AREA)
Abstract
Description
本発明は、第1基板と第2基板との間に気密室が形成され、気密室に物理量に応じたセンサ信号を出力するセンシング部が備えられると共に第2基板が所定の電位に維持される物理量センサに関するものである。 In the present invention, a hermetic chamber is formed between the first substrate and the second substrate, and a sensing unit that outputs a sensor signal corresponding to a physical quantity is provided in the hermetic chamber and the second substrate is maintained at a predetermined potential. The present invention relates to a physical quantity sensor.
従来より、例えば、特許文献1には、物理量に応じたセンサ信号を出力するセンシング部が形成された第1基板と、センシング部を封止するように第1基板と接合される第2基板とを備える物理量センサが提案されている。なお、第1基板はセンシング部が形成されるシリコン基板を有し、第2基板は貼り合わせ基板となるシリコン基板が絶縁膜で覆われた構成とされている。
Conventionally, for example, in
このような物理量センサでは、センシング部を封止するように第1、第2基板が接合されているため、センシング部に異物等が付着することを抑制できる。 In such a physical quantity sensor, since the first and second substrates are bonded so as to seal the sensing unit, it is possible to prevent foreign substances and the like from adhering to the sensing unit.
しかしながら、上記物理量センサでは、第1基板と第2基板との間に寄生容量が生成されるが、第2基板(貼り合わせ基板)の電位がフローティング状態であるため、第2基板の電位が不安定となる。このため、第1基板と第2基板との間に生成される寄生容量がばらつき、当該寄生容量の変化がノイズとなるために検出精度が低下する。 However, in the physical quantity sensor, a parasitic capacitance is generated between the first substrate and the second substrate, but the potential of the second substrate is not stable because the potential of the second substrate (bonded substrate) is in a floating state. It becomes stable. For this reason, the parasitic capacitance generated between the first substrate and the second substrate varies, and the change in the parasitic capacitance becomes noise, so that the detection accuracy is lowered.
この問題を解決するため、第2基板を構成する貼り合わせ基板にアルミニウム等で構成されるコンタクト部を形成し、当該コンタクト部を介して貼り合わせ基板と外部回路とを接続して当該貼り合わせ基板の電位を一定に維持することが考えられる。つまり、第1基板と第2基板との間に生成される寄生容量を一定にすることが考えられる。この場合、貼り合わせ基板とコンタクト部とのコンタクト抵抗が高いと貼り合わせ基板に十分な電荷を印加し難くなるため、コンタクト抵抗を小さくすることが望まれる。 In order to solve this problem, a contact portion made of aluminum or the like is formed on a bonded substrate that constitutes the second substrate, and the bonded substrate and an external circuit are connected via the contact portion. It is conceivable to maintain a constant potential. That is, it is conceivable to make the parasitic capacitance generated between the first substrate and the second substrate constant. In this case, if the contact resistance between the bonded substrate and the contact portion is high, it is difficult to apply a sufficient charge to the bonded substrate, so it is desirable to reduce the contact resistance.
したがって、単純には、貼り合わせ基板に高濃度層を形成し、コンタクト部を当該高濃度層と接続することでコンタクト抵抗を小さくすることが考えられる。 Therefore, simply, it is conceivable to reduce the contact resistance by forming a high concentration layer on the bonded substrate and connecting the contact portion to the high concentration layer.
しかしながら、このように貼り合わせ基板に高濃度層を形成する構造では、高濃度層を形成するための工程が必要となり、製造工程が増加するという問題がある。 However, in the structure in which the high concentration layer is formed on the bonded substrate in this way, there is a problem that a process for forming the high concentration layer is required and the manufacturing process is increased.
本発明は上記点に鑑みて、製造工程を増加することなく、貼り合わせ基板とコンタクト部とのコンタクト抵抗を低減できる物理量センサを提供することを目的とする。 An object of this invention is to provide the physical quantity sensor which can reduce the contact resistance of a bonded substrate and a contact part, without increasing a manufacturing process in view of the said point.
上記目的を達成するため、請求項1に記載の発明では、一面(10a)を有する第1基板(10)と、一面(40a)を有し、当該一面が第1基板の一面と対向する状態で第1基板と接合される第2基板(40)と、を備え、第1、第2基板の間に気密室(90)が形成され、気密室に物理量に応じたセンサ信号を出力するセンシング部(60)が配置された物理量センサにおいて、以下の点を特徴としている。 In order to achieve the above object, according to the first aspect of the present invention, there is provided a first substrate (10) having one surface (10a) and a surface (40a), wherein the one surface faces one surface of the first substrate. And a second substrate (40) bonded to the first substrate, and a hermetic chamber (90) is formed between the first and second substrates, and a sensor signal corresponding to a physical quantity is output to the hermetic chamber. The physical quantity sensor in which the part (60) is arranged is characterized by the following points.
すなわち、第2基板は、抵抗率が0.01〜0.2[Ω・cm]であるP型のシリコン基板で構成され、金属材料を用いて構成されたコンタクト部(80)と接続されることで所定の電位に維持される貼り合わせ基板(41)を有していることを特徴としている(図4参照)。 That is, the second substrate is composed of a P-type silicon substrate having a resistivity of 0.01 to 0.2 [Ω · cm], and is connected to a contact portion (80) configured using a metal material. Thus, it has a bonded substrate (41) maintained at a predetermined potential (see FIG. 4).
これによれば、製造工程を増加することなく、コンタクト抵抗の低減を図ることができる。 According to this, it is possible to reduce the contact resistance without increasing the manufacturing process.
例えば、請求項2に記載の発明のように、第1基板は、支持基板(11)と、絶縁膜(12)と、半導体層(13)とが順に積層されたSOI(Silicon on Insulator)基板とされ、半導体層のうち絶縁膜と反対側の面が第1基板の一面とされているものとできる。
For example, as in the invention described in
この場合、請求項3に記載の発明のように、センシング部は、少なくとも一部が半導体層に形成されると共に当該一部に周期的な電圧の搬送波が入力されるようになっており、支持基板は、電位がフローティング状態とされ、抵抗率が0.01〜20[Ω・cm]であるシリコン基板で構成されているものとできる(図6参照)。 In this case, as in the invention described in claim 3, at least a part of the sensing unit is formed in the semiconductor layer, and a periodic voltage carrier wave is input to the part, The substrate can be made of a silicon substrate having a floating potential and a resistivity of 0.01 to 20 [Ω · cm] (see FIG. 6).
これによれば、半導体層に搬送波が入力される場合であっても、支持基板の電位が部分毎にばらつくことを抑制でき、検出精度が低下することを抑制できる。 According to this, even when a carrier wave is input to the semiconductor layer, the potential of the support substrate can be prevented from varying from part to part, and the detection accuracy can be prevented from decreasing.
また、請求項4に記載の発明のように、支持基板は、抵抗率が0.01〜0.2[Ω・cm]であるP型のシリコン基板で構成され、金属材料を用いて構成されたコンタクト部を介して外部回路と接続されることで所定の電位に維持されているものとできる。 Further, as in the invention described in claim 4, the support substrate is composed of a P-type silicon substrate having a resistivity of 0.01 to 0.2 [Ω · cm], and is composed of a metal material. Further, it can be maintained at a predetermined potential by being connected to an external circuit through the contact portion.
これによれば、支持基板の電位が維持されるため、検出精度が低下することを抑制できる。 According to this, since the electric potential of a support substrate is maintained, it can suppress that detection accuracy falls.
そして、請求項5に記載の発明のように、半導体層は、抵抗率が0.01〜0.03[Ω・cm]であるP型のシリコン基板で構成されているものとできる(図7参照)。また、請求項6に記載の発明のように、半導体層は、抵抗率が0.01〜0.2[Ω・cm]であるN型のシリコン基板で構成されているものとできる。
And like invention of
これによれば、面抵抗(空乏層抵抗)が1.0Ω・cm2以下となり、検出精度が低下することを抑制できる。 According to this, the sheet resistance (depletion layer resistance) is 1.0 Ω · cm 2 or less, and it is possible to suppress a decrease in detection accuracy.
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each means described in this column and the claim shows the correspondence with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other will be described with the same reference numerals.
(第1実施形態)
本発明の第1実施形態について図面を参照しつつ説明する。なお、本実施形態では、加速度を検出する加速度センサに本発明の物理量センサを適用した例を説明する。
(First embodiment)
A first embodiment of the present invention will be described with reference to the drawings. In the present embodiment, an example in which the physical quantity sensor of the present invention is applied to an acceleration sensor that detects acceleration will be described.
図1に示されるように、加速度センサは、第1基板10と第2基板40とが積層されて構成されている。なお、図1は、図2および図3中のI−I断面に相当している。
As shown in FIG. 1, the acceleration sensor is configured by stacking a
第1基板10は、本実施形態では、支持基板11上に絶縁膜12を介して半導体層13が配置されたSOI(Silicon on Insulator)基板とされており、一面10aが半導体層13のうち絶縁膜12側と反対側の表面で構成されている。なお、支持基板11および半導体層13はシリコン基板で構成され、絶縁膜12はSiO2やSiN等で構成される。
In the present embodiment, the
そして、半導体層13には、図1および図2に示されるように、マイクロマシン加工が施されて溝部14が形成され、溝部14によって可動部20と周辺部30とが区画形成されている。
As shown in FIGS. 1 and 2, the
また、支持基板11および絶縁膜12には、可動部20(後述する枠部22)が支持基板11および絶縁膜12と接触することを防止するために、可動部20と対向する部分に窪み部15が形成されている。
Further, in order to prevent the movable portion 20 (
可動部20は、平面矩形状の開口部21が形成された矩形枠状の枠部22と、開口部21の対向辺部を連結するように備えられたトーション梁23とを有している。そして、可動部20は、トーション梁23が絶縁膜12に支持されたアンカー部24と連結されることにより、支持基板11に支持されている。
The
ここで、図1〜図3中のx軸、y軸、z軸の各方向について説明する。図1〜図3中では、x軸方向を図1中紙面左右方向とし、y軸方向を第1基板10の面内においてx軸と直交する方向とし、z軸方向を第1基板10の面方向に対する法線方向としている。
Here, each direction of the x axis, the y axis, and the z axis in FIGS. 1 to 3 will be described. 1 to 3, the x-axis direction is the left-right direction in FIG. 1, the y-axis direction is the direction orthogonal to the x-axis in the plane of the
トーション梁23は、z軸方向の加速度が印加されたとき、可動部20の回転中心となる回転軸となる部材であり、本実施形態では開口部21を2分割するように備えられている。
The
枠部22は、z軸方向の加速度が印加されたとき、トーション梁23を回転軸として回転できるように、トーション梁23を基準として非対称な形状とされている。本実施形態では、枠部22は、第1部位22aにおけるトーション梁23から最も離れている部分の端部までのx軸方向の長さが、第2部位22bにおけるトーション梁23から最も離れている部分の端部までのx軸方向の長さより短くされている。つまり、本実施形態の枠部22は、第1部位22aの質量が第2部位22bの質量より小さくされている。
The
また、第1基板10の一面10a(半導体層13の表面)には、パッド部25、31および枠状の封止部32が形成されている。具体的には、パッド部25はアンカー部24に形成されて当該アンカー部24(可動部20)と接続され、パッド部31は周辺部30に形成されて当該周辺部30と接続され、封止部32は、可動部20(溝部14)を囲むように周辺部30に形成されている。
In addition,
なお、パッド部31は、周辺部30のうち封止部32で囲まれる領域内に配置されており、パッド部25、31および封止部32は、本実施形態では、アルミニウム等で構成されている。
In addition, the
さらに、第1基板10の一面10aには、周辺部30における外縁部に封止部32を囲む枠状のスペーサ33が形成されている。このスペーサ33は、第1基板10と第2基板40との間隔を維持するものであり、酸化膜等の絶縁膜で構成されている。特に限定されるものではないが、外部環境から印加されるナトリウムイオン等を捕獲するため、スペーサ33を構成する酸化膜中にイオントラップとなるリン等を添加してもよい。
Further, a frame-
第2基板40は、図1および図3に示されるように、貼り合わせ基板41と、貼り合わせ基板41のうち第1基板10と対向する一面および側面に形成された絶縁膜42と、貼り合わせ基板41のうち第1基板10側と反対側の他面に形成された絶縁膜43とを有している。そして、絶縁膜42のうち第1基板10と対向する面にて第2基板40の一面40aが構成されている。
As shown in FIGS. 1 and 3, the
なお、貼り合わせ基板41はシリコン基板で構成され、絶縁膜42はSiO2やSiN等で構成され、絶縁膜43はTEOS等で構成される。
The bonded
そして、第2基板40の一面40aには、第1、第2配線部51、52が形成されている。具体的には、第1配線部51は、第1部位22aと対向する部分に形成されて当該第1部位22aとの間に所定の容量を構成する第1固定電極51aと、第1固定電極51aから引き出された第1引き出し配線51bとを有している。また、第2配線部52は、第2部位22bと対向する部分に形成されて当該第2部位22bとの間に所定の容量を構成する第2固定電極52aと、第2固定電極52aから引き出された第2引き出し配線52bとを有している。これにより、可動部20と第1、第2固定電極51a、52aとによって加速度に応じたセンサ信号を出力するセンシング部60が構成されている。
The first and
なお、第1、第2固定電極51a、52aは、同じ平面形状とされ、加速度が印加されていない状態において、第1、第2部位22a、22bとの間に等しい容量を構成している。また、第1、第2引き出し配線51b、52bは、それぞれ第1、第2固定電極51a、52aと反対側の端部の形状が円状とされている。そして、枠部22のうち第1、第2固定電極51a、52aと対向する部分が可動電極となる。
The first and second
また、第2基板40の一面40aには、パッド部25、パッド部31と対向する部分にパッド部53、54が形成されていると共に、封止部32と対向する部分に当該封止部32と同じ形状の封止部55が形成されている。なお、パッド部53、54および封止部55は、アルミニウム等で構成されている。
Further, on one
さらに、第2基板40には、第2基板40を厚さ方向(第1、第2基板10、40の積層方向)に貫通する4つの貫通電極部70が形成されている。各貫通電極部70は、絶縁膜43、貼り合わせ基板41、絶縁膜42を貫通する貫通孔70aに絶縁膜70bを介して貫通電極70cが形成され、絶縁膜43上に貫通電極70cおよび外部回路と電気的に接続されるパッド部70dが形成された構成とされている。
Further, four through-
そして、各貫通電極部70は、それぞれ第1、第2配線部51、52、パッド部53、54と電気的に接続されている。つまり、各貫通電極部70における貫通孔70aは、それぞれ第1、第2配線部51、52、パッド部53、54に達するように形成されており、各貫通電極70cは、それぞれ第1、第2配線部51、52、パッド部53、54と電気的に接続されるように貫通孔70aに配置されている。
The through
これにより、可動部20がパッド部25、53を介して貫通電極70cと接続され、第1、第2固定電極51a、52aが貫通電極70cと接続される。また、周辺部30がパッド部31、54を介して貫通電極70cと接続される。
Thereby, the
なお、第1、第2配線部51、52と電気的に接続される貫通電極部70の貫通孔70aは、第1、第2配線部51、52における第1、第2引き出し配線51b、52bのうち第1、第2固定電極51a、52a側と反対側の端部に達するように形成されている。また、本実施形態では、貫通孔70aは円筒状とされ、絶縁膜70bはTEOS等の絶縁材料で構成され、貫通電極70cはアルミニウム等で構成されている。
Note that the through
さらに、絶縁膜43には、貼り合わせ基板41の所定箇所を開口させるコンタクトホール43aが形成されている。そして、コンタクトホール43aには、貼り合わせ基板41と外部回路とを接続して当該貼り合わせ基板41を所定の電位に維持するためのコンタクト部80が埋め込まれている。このコンタクト部80は、貫通電極70cおよびパッド部70dと同様に、アルミニウムで構成されている。
Further, a
以上が本実施形態における第2基板40の構成である。そして、上記第1、第2基板10、40が接合されて一体化されることにより、加速度センサが構成されている。具体的には、第1、第2基板10、40は、パッド部25とパッド部53、パッド部31とパッド部54、封止部32と封止部55とが金属接合されることにより一体化されている。そして、第1、第2基板10、40の間の空間によって気密室90が構成され、枠部22および第1、第2固定電極51a、52a(センシング部60)が気密室90に封止されている。
The above is the configuration of the
なお、第1基板10と第2基板40との間隔は、スペーサ33によって規定されている。また、気密室90は、例えば、真空とされている。
Note that the distance between the
以上が本実施形態における加速度センサの基本的な構成である。次に、本実施形態の特徴点である支持基板11、半導体層13、貼り合わせ基板41の構成について具体的に説明する。
The above is the basic configuration of the acceleration sensor in the present embodiment. Next, the configuration of the
図4に示されるように、シリコンとアルミニウムとのコンタクト抵抗は、シリコンの抵抗率が0.2Ω・cm以下である場合にコンタクト抵抗がほぼゼロとなる。そして、シリコンの抵抗率が0.2Ω・cmより大きい場合は、シリコンの抵抗率が大きくなるにつれてコンタクト抵抗も次第に大きくなる。つまり、シリコンとアルミニウムは、シリコンの抵抗率が0.2Ω・cm以下のときにオーミック接触となり、シリコンの抵抗率が0.2Ω・cmより大きいときにショットキー接触となる。 As shown in FIG. 4, the contact resistance between silicon and aluminum is almost zero when the silicon resistivity is 0.2 Ω · cm or less. When the resistivity of silicon is greater than 0.2 Ω · cm, the contact resistance gradually increases as the resistivity of silicon increases. That is, silicon and aluminum are in ohmic contact when the resistivity of silicon is 0.2 Ω · cm or less, and are in Schottky contact when the resistivity of silicon is greater than 0.2 Ω · cm.
なお、図4は、P型のシリコンとアルミニウムとのコンタクト抵抗との関係を示す図であるが、アルミニウム以外の金等の金属材料を用いた場合でもシリコンの抵抗率とコンタクト抵抗との関係は同じである。 FIG. 4 is a diagram showing the relationship between the contact resistance between P-type silicon and aluminum, but the relationship between the resistivity of silicon and the contact resistance even when a metal material such as gold other than aluminum is used. The same.
このため、本実施形態では、貼り合わせ基板41は、P型であり、抵抗率が0.01〜0.2Ω・cmとされたシリコン基板で構成されている。つまり、貼り合わせ基板41は、コンタクト部80とのコンタクト抵抗がほぼゼロとなる抵抗率とされたシリコン基板で構成されている。
For this reason, in this embodiment, the bonded
なお、抵抗率の下限である0.01Ω・cmは、実際にシリコン基板を形成する際の最低限界抵抗率であり、以下で説明する支持基板11および半導体層13においても同様である。また、貼り合わせ基板41をN型のシリコン基板で構成しようとした場合、アルミニウムとの間の仕事関数の関係上、コンタクト抵抗をほぼゼロにしようとするとSiを形成する際の最低限界抵抗率である0.01Ω・cmより低い値が必要となる。このため、貼り合わせ基板41をN型のシリコン基板で構成する場合には、コンタクト部80と接触する部分に高濃度層を形成する必要があり、製造工程が増加する。
The lower limit of resistivity, 0.01 Ω · cm, is the lowest limit resistivity when actually forming a silicon substrate, and the same applies to the
また、上記のような加速度センサは、図5に示されるように、演算増幅器101、第1、第2コンデンサ102a、102b、第1、第2スイッチ103a、103bによって構成される全差動型のC−V変換回路110と接続されて用いられることがある。
Further, as shown in FIG. 5, the acceleration sensor as described above is a fully differential type composed of an
具体的には、第1コンデンサ102aおよび第1スイッチ103aは、演算増幅器101の反転入力端子と+側の出力端子との間に並列的に配置される。また、第2コンデンサ102bおよび第2スイッチ103bは、演算増幅器101の非反転入力端子と−側の出力端子との間に並列的に配置される。
Specifically, the
そして、演算増幅器101は、反転入力端子が第1固定電極51aと電気的に接続され、非反転入力端子が第2固定電極52aと電気的に接続される。また、可動部20には、電圧Vccと0Vとの間で振幅し、所定の周波数を有するパルス状の周期的な搬送波が入力される。
The
この状態で、z軸方向の加速度が印加されると、枠部22がトーション梁23を回転軸として加速度に応じた回転をする。そして、第1部位22aと第1固定電極51aとの間の容量と、第2部位22bと第2固定電極52aとの間の容量とが加速度に応じて変化するため、C−V変換回路110から容量に応じたセンサ信号Vout(V1−V2)が出力される。
In this state, when acceleration in the z-axis direction is applied, the
この場合、支持基板11の電位はフローティング状態とされているため、支持基板11の電位はアンカー部24(枠部22)に入力される搬送波に依存して変位する。このとき、支持基板11は抵抗率を有しているため、抵抗率が大きいと、支持基板11のうち絶縁膜12を介してアンカー部24と対向する部分の電位と、枠部22の外縁部と対向する部分の電位との間で位相差が形成される。つまり、支持基板11のうち絶縁膜12を介してアンカー部24と対向する部分と当該アンカー部24との間に生成される静電気力(寄生容量)と、支持基板11のうち枠部22の外縁部と対向する部分と当該外縁部との間に生成される静電気力(寄生容量)とが異なる。このため、検出時において、静電気力の違いが出力誤差となり、検出精度が低下する。
In this case, since the potential of the
したがって、支持基板11は、図6に示されるように、抵抗率が0.01〜20Ω・cmであるシリコン基板で構成されている。
Therefore, as shown in FIG. 6, the
なお、図6は、支持基板11の厚さが120μm、幅が400μm、長さが2mmのシリコン基板を用いたシミュレーション結果である。また、位相差は、P型のシリコン基板およびN型のシリコン基板で同じであるため、支持基板11はP型のシリコン基板およびN型のシリコン基板のどちらで構成してもよい。
FIG. 6 shows a simulation result using a silicon substrate having a thickness of 120 μm, a width of 400 μm, and a length of 2 mm. Further, since the phase difference is the same between the P-type silicon substrate and the N-type silicon substrate, the
さらに、半導体層13(枠部22)は、加速度が印加されたときの容量変化に伴う発生電荷が検出されるが、電極界面での位相ずれを無視できる程度に小さくするため、面抵抗(空乏層抵抗)が1.0Ω・cm2以下であることが好ましい。このため、図7に示されるように、半導体層13は、0.01〜0.03Ω・cmであるP型のシリコン基板か、または、0.01〜0.2Ω・cmであるN型のシリコン基板で構成されている。
Further, the semiconductor layer 13 (frame portion 22) detects charges generated due to a change in capacitance when acceleration is applied. However, in order to reduce the phase shift at the electrode interface to a negligible level, surface resistance (depletion) The layer resistance is preferably 1.0 Ω · cm 2 or less. Therefore, as shown in FIG. 7, the
次に、上記加速度センサの製造方法について図8〜図10を参照して説明する。 Next, a method for manufacturing the acceleration sensor will be described with reference to FIGS.
まず、図8(a)に示されるように、支持基板11を用意し、支持基板11上にCVD(Chemical Vapor Deposition)法や熱酸化等によって絶縁膜12を形成する。なお、支持基板11は、上記のように、抵抗率が0.01〜20Ω・cmのN型のシリコン基板またはP型のシリコン基板で構成されている。
First, as shown in FIG. 8A, a
次に、図8(b)に示されるように、絶縁膜12上にレジストや酸化膜等のマスク(図示せず)を形成してウェットエッチング等を行い、支持基板11に窪み部15を形成する。
Next, as shown in FIG. 8B, a mask (not shown) such as a resist or an oxide film is formed on the insulating
続いて、図8(c)に示されるように、絶縁膜12と半導体層13とを接合して第1基板10を形成する。絶縁膜12と半導体層13との接合は、特に限定されるものではないが、例えば、次のように行うことができる。
Subsequently, as illustrated in FIG. 8C, the
まず、絶縁膜12の接合面および半導体層13の接合面にN2プラズマ、O2プラズマ、またはArイオンビームを照射し、絶縁膜12および半導体層13の各接合面を活性化させる。そして、適宜形成されたアライメントマークを用いて赤外顕微鏡等によるアライメントを行い、室温〜550℃で絶縁膜12および半導体層13をいわゆる直接接合により接合する。
First, the bonding surface of the insulating
なお、半導体層13は、上記のように、抵抗率が0.01〜0.03Ω・cmであるP型のシリコン基板、または、抵抗率が0.01〜0.2Ω・cmであるN型のシリコン基板で構成されている。
As described above, the
また、ここでは直接接合を例に挙げて説明したが、絶縁膜12と半導体層13とは、陽極接合や中間層接合、フージョン接合等の接合技術によって接合されてもよい。そして、接合後に、高温アニール等の接合品質を向上させる処理を行ってもよい。さらに、接合後に、半導体層13を研削研磨によって所望の厚さに加工してもよい。
Although the direct bonding is described as an example here, the insulating
次に、図8(d)に示されるように、第1基板10の一面10aにCVD法等によって絶縁膜を形成する。そして、レジストや酸化膜等のマスク(図示せず)を用いて反応性イオンエッチング等で当該絶縁膜をパターニングし、上記スペーサ33を形成する。
Next, as shown in FIG. 8D, an insulating film is formed on one
その後、図8(e)に示されるように、第1基板10の一面10aにCVD法等によって金属膜を形成する。そして、レジストや酸化膜等のマスク(図示せず)を用いて反応性イオンエッチング等で当該金属膜をパターニングすることにより、パッド部25、31および封止部32を形成する。
Thereafter, as shown in FIG. 8E, a metal film is formed on one
次に、図8(f)に示されるように、レジストや酸化膜等のマスク(図示せず)を用いて反応性イオンエッチング等で半導体層13に溝部14を形成する。これにより、可動部20が形成された第1基板10が用意される。
Next, as shown in FIG. 8F, a
また、上記図8とは別工程において、図9(a)に示されるように、貼り合わせ基板41を用意し、熱酸化等によって貼り合わせ基板41の全面に絶縁膜42を形成する。なお、貼り合わせ基板41は、上記のように、抵抗率が0.01〜0.03Ω・cmであるP型のシリコン基板で構成されている。
Further, in a step different from that shown in FIG. 8, a bonded
次に、図9(b)に示されるように、絶縁膜42のうち第1基板10と対向する部分に金属膜を形成する。そして、レジストや酸化膜等のマスク(図示せず)を用いて反応性イオンエッチング等で当該金属膜をパターニングすることにより、第1、第2配線部51、52、パッド部53、54、封止部55を形成する。
Next, as shown in FIG. 9B, a metal film is formed on a portion of the insulating
続いて、図10(a)に示されるように、第1基板10と第2基板40とを接合する。具体的には、適宜形成されたアライメントマークを用いて赤外顕微鏡等によるアライメントを行い、第1基板10のパッド部25、31、封止部32と、第2基板40のパッド部53、54、封止部55とを300〜500°で金属接合する。
Subsequently, as shown in FIG. 10A, the
これにより、第1基板10と第2基板40との間の空間が封止部32と封止部55とにより封止されて気密室90となり、枠部22および第1、第2固定電極51a、52a(センシング部60)が気密室90に気密封止される。なお、第1基板10と第2基板40との間隔は、スペーサ33によって規定される。
As a result, the space between the
次に、図10(b)に示されるように、絶縁膜42および貼り合わせ基板41を第1基板10側と反対側から研削し、第1基板10側と反対側の絶縁膜42を除去すると共に貼り合わせ基板41を薄くする。なお、この工程は、第1基板10と第2基板40とを接合する前に行ってもよい。
Next, as shown in FIG. 10B, the insulating
続いて、図10(c)に示されるように、パッド部53、54に対応する場所の貼り合わせ基板41および絶縁膜42を除去することにより、2つの貫通孔70aを形成する。また、図10(c)とは別断面において、第1、第2配線部51、52における第1、第2引き出し配線51b、52bに対応する場所の貼り合わせ基板41および絶縁膜42を除去することにより、2つの貫通孔70aを形成する。そして、各貫通孔70aの壁面にTEOS等の絶縁膜70bを成膜する。このとき、貼り合わせ基板41のうち第1基板10側と反対側に形成された絶縁膜にて絶縁膜43が構成される。つまり、絶縁膜43と絶縁膜70bとは同じ工程で形成される。その後、各貫通孔70aの底部に形成された絶縁膜70bを除去し、各貫通孔70a内において、第1、第2配線部51、52における第1、第2引き出し配線51b、52b、パッド部53、54を露出させる。
Subsequently, as shown in FIG. 10C, the two through
次に、図10(d)に示されるように、各貫通孔70aにスパッタ法や蒸着法等によって金属膜を配置して各貫通電極70cを形成する。そして、各貫通電極70cと第1、第2配線部51、52における第1、第2引き出し配線51b、52b、パッド部53、54とをそれぞれ電気的に接続する。その後、絶縁膜43上の金属膜をパターニングしてパッド部70dを形成することで貫通電極部70を構成する。
Next, as shown in FIG. 10D, a metal film is disposed in each through
また、絶縁膜43にコンタクトホール43aを形成すると共にコンタクトホール43aに金属膜を埋め込んでコンタクト部80を形成することにより、上記加速度センサが製造される。
The acceleration sensor is manufactured by forming the
なお、上記では、1つの加速度センサの製造方法について説明したが、ウェハ状の第1、第2基板10、40を用意し、これらを接合した後にダイシングカットしてチップ単位に分割するようにしてもよい。
In addition, although the manufacturing method of one acceleration sensor was demonstrated above, the wafer-like 1st, 2nd board |
以上説明したように、貼り合わせ基板41は、抵抗率が0.01〜0.03Ω・cmであるP型のシリコン基板で構成されている。このため、貼り合わせ基板41に高濃度層を形成することなく、貼り合わせ基板41とコンタクト部80とのコンタクト抵抗をほぼゼロにすることができる(図4参照)。つまり、製造工程を増加することなく、コンタクト抵抗の低減を図ることができる。
As described above, the bonded
また、支持基板11は、抵抗率が0.01〜20Ω・cmであるシリコン基板で構成されている。このため、全差動型のC−V変換回路と接続され、可動部20(半導体層13)に搬送波が入力される場合であっても、支持基板11の電位が部分毎にばらつくことを抑制でき、検出精度が低下することを抑制できる。
Moreover, the
さらに、半導体層13は、抵抗率が0.01〜0.03Ω・cmであるP型のシリコン基板、または、抵抗率が0.01〜0.2Ω・cmであるN型のシリコン基板で構成されている。このため、面抵抗(空乏層抵抗)が1.0Ω・cm2以下となり、検出精度が低下することを抑制できる。
Further, the
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
(Other embodiments)
The present invention is not limited to the embodiment described above, and can be appropriately changed within the scope described in the claims.
例えば、上記第1実施形態では、z軸方向の加速度を検出する加速度センサを例に挙げて説明したが、x軸方向またはy軸方向の加速度を検出する加速度センサに本発明を適用することもできる。この場合、第1基板10には、加速度に応じて変位する可動電極を有する可動部20と、可動電極と対向する固定電極を有する固定部が形成される。そして、接続されるC−V変換回路に応じて可動電極または固定電極のいずれか一方に搬送波が入力される。したがって、支持基板11は、抵抗率が0.01〜20Ω・cmのシリコン基板で構成されている。また、本発明の物理量センサを角速度センサ等に適用することもできる。
For example, in the first embodiment, the acceleration sensor that detects the acceleration in the z-axis direction has been described as an example. However, the present invention may be applied to an acceleration sensor that detects the acceleration in the x-axis direction or the y-axis direction. it can. In this case, the
さらに、上記第1実施形態において、支持基板11にコンタクト部80と同様のコンタクト部を形成し、支持基板11と外部回路とを接続して支持基板11の電位を一定に維持してもよい。この場合は、上記貼り合わせ基板41と同様に、支持基板11は、抵抗率が0.01〜0.2Ω・cmであるP型のシリコン基板で構成される。これによれば、支持基板11とコンタクト部とのコンタクト抵抗を低減しつつ、半導体層13と支持基板11との間に生成される寄生容量がばらつくことも抑制できる。
Further, in the first embodiment, a contact portion similar to the
10 第1基板
10a 一面
40 第2基板
40a 一面
41 貼り合わせ基板
60 センシング部
DESCRIPTION OF
Claims (6)
一面(40a)を有し、当該一面が前記第1基板の一面と対向する状態で前記第1基板と接合される第2基板(40)と、を備え、
前記第1、第2基板の間に気密室(90)が形成され、前記気密室に物理量に応じたセンサ信号を出力するセンシング部(60)が配置された物理量センサにおいて、
前記第2基板は、抵抗率が0.01〜0.2[Ω・cm]であるP型のシリコン基板で構成され、金属材料を用いて構成されたコンタクト部(80)と接続されることで所定の電位に維持される貼り合わせ基板(41)を有していることを特徴とする物理量センサ。 A first substrate (10) having one surface (10a);
A second substrate (40) having one surface (40a) and bonded to the first substrate in a state where the one surface faces one surface of the first substrate;
In the physical quantity sensor in which an airtight chamber (90) is formed between the first and second substrates, and a sensing unit (60) that outputs a sensor signal corresponding to the physical quantity is arranged in the airtight chamber,
The second substrate is composed of a P-type silicon substrate having a resistivity of 0.01 to 0.2 [Ω · cm], and is connected to a contact portion (80) configured using a metal material. A physical quantity sensor comprising a bonded substrate (41) maintained at a predetermined potential.
前記支持基板は、電位がフローティング状態とされ、抵抗率が0.01〜20[Ω・cm]であるシリコン基板で構成されていることを特徴とする請求項2に記載の物理量センサ。 The sensing unit is formed at least in part in the semiconductor layer, and a periodic voltage carrier wave is input to the part.
The physical quantity sensor according to claim 2, wherein the support substrate is formed of a silicon substrate having a potential in a floating state and a resistivity of 0.01 to 20 [Ω · cm].
5. The semiconductor layer according to claim 2, wherein the semiconductor layer includes an N-type silicon substrate having a resistivity of 0.01 to 0.2 [Ω · cm]. Physical quantity sensor.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013134840A JP2015010871A (en) | 2013-06-27 | 2013-06-27 | Physical quantity sensor |
PCT/JP2014/003219 WO2014208043A1 (en) | 2013-06-27 | 2014-06-17 | Physical quantity sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013134840A JP2015010871A (en) | 2013-06-27 | 2013-06-27 | Physical quantity sensor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015010871A true JP2015010871A (en) | 2015-01-19 |
Family
ID=52141411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013134840A Pending JP2015010871A (en) | 2013-06-27 | 2013-06-27 | Physical quantity sensor |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2015010871A (en) |
WO (1) | WO2014208043A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9643125B2 (en) | 2012-03-26 | 2017-05-09 | Fluor Technologies Corporation | Emissions reduction for CO2 capture |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006344934A (en) * | 2005-05-09 | 2006-12-21 | Denso Corp | Semiconductor device and method for manufacturing same |
JP2009283900A (en) * | 2008-04-22 | 2009-12-03 | Denso Corp | Method for manufacturing mechanical quantity sensor, and mechanical quantity sensor |
JP2010171368A (en) * | 2008-12-25 | 2010-08-05 | Denso Corp | Semiconductor device, and method for manufacturing the same |
JP2011017693A (en) * | 2009-06-09 | 2011-01-27 | Denso Corp | Semiconductor dynamic quantity sensor and method of manufacturing the same |
-
2013
- 2013-06-27 JP JP2013134840A patent/JP2015010871A/en active Pending
-
2014
- 2014-06-17 WO PCT/JP2014/003219 patent/WO2014208043A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006344934A (en) * | 2005-05-09 | 2006-12-21 | Denso Corp | Semiconductor device and method for manufacturing same |
JP2009283900A (en) * | 2008-04-22 | 2009-12-03 | Denso Corp | Method for manufacturing mechanical quantity sensor, and mechanical quantity sensor |
JP2010171368A (en) * | 2008-12-25 | 2010-08-05 | Denso Corp | Semiconductor device, and method for manufacturing the same |
JP2011017693A (en) * | 2009-06-09 | 2011-01-27 | Denso Corp | Semiconductor dynamic quantity sensor and method of manufacturing the same |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9643125B2 (en) | 2012-03-26 | 2017-05-09 | Fluor Technologies Corporation | Emissions reduction for CO2 capture |
US10052585B2 (en) | 2012-03-26 | 2018-08-21 | Fluor Technologies Corporation | Emissions reduction for CO2 capture |
US10486104B2 (en) | 2012-03-26 | 2019-11-26 | Fluor Technologies Corporation | Emissions reduction for CO2 capture |
Also Published As
Publication number | Publication date |
---|---|
WO2014208043A1 (en) | 2014-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101339202B (en) | Semiconductor device and manufacturing method of the same | |
JP4858547B2 (en) | Semiconductor device and manufacturing method thereof | |
CN100579892C (en) | Micro-electromechanical system device and manufacturing method thereof | |
JP5218455B2 (en) | Semiconductor dynamic quantity sensor and manufacturing method thereof | |
JP2012225920A (en) | Micro-electromechanical system (mems) device | |
WO2007061047A1 (en) | Wafer level package structure and method for manufacturing same | |
JP5605347B2 (en) | Manufacturing method of semiconductor device | |
TW201602582A (en) | Micromechanical sensor device | |
JP2009272477A (en) | Mems sensor and its manufacturing method | |
US10338092B2 (en) | Physical quantity sensor and method for manufacturing the same | |
JP5598420B2 (en) | Manufacturing method of electronic device | |
JP2009270961A (en) | Mems sensor and its method for manufacturign | |
WO2014208043A1 (en) | Physical quantity sensor | |
JP6569382B2 (en) | Manufacturing method of electronic device | |
JPH10206458A (en) | External force-measuring apparatus and its manufacture | |
JP2014057125A (en) | Electronic device, method of manufacturing the same, and oscillator | |
WO2018135211A1 (en) | Sensor | |
JP5999027B2 (en) | Physical quantity sensor | |
JP5939168B2 (en) | Semiconductor device | |
JP5606696B2 (en) | Mechanical quantity sensor and manufacturing method thereof | |
KR100506073B1 (en) | A vacuum packaged microgyroscope and a fabricating method thereof | |
JP6142736B2 (en) | Semiconductor pressure sensor | |
JP2009198327A (en) | Mems sensor | |
JP5884667B2 (en) | Manufacturing method of semiconductor device | |
JP2020199591A (en) | Semiconductor device and manufacturing method for the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160712 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170124 |