JP2015002462A - 画像圧縮回路、画像圧縮方法、および伝送システム - Google Patents

Abstract

【課題】伝送遅延を小さくすることができるとともに、バッファメモリのメモリ容量を小さくすることができる画像圧縮回路を提供する。
【解決手段】画像圧縮回路は、複数の画素データを複数の係数データに変換する変換部と、所定数の係数データに基づいて量子化パラメータを求め、所定数の係数データを量子化パラメータにより量子化する量子化部とを備える。量子化部は、所定数の係数データに基づいてヒストグラムを求め、そのヒストグラムに基づいて量子化パラメータを求める。
【選択図】図１

Description

本開示は、画像圧縮回路、およびその画像圧縮回路に用いられる画像圧縮方法、ならびにその画像圧縮回路を用いた伝送システムに関する。

機器間において動画を伝送する際、動画を構成する各画像を圧縮して伝送する。すなわち、伝送システムでは、画像単位時間あたりに伝送できる伝送容量（いわゆる伝送帯域）が限られているため、その伝送容量に収まるように画像が圧縮される。この画像圧縮を行う際、圧縮するほどコードサイズを減らすことができるが、一方で画質が低下する。よって、画質の低下を抑えつつコードサイズを伝送容量内に収めるように圧縮度合いを調整する、いわゆるレート制御がしばしば行われる。

このレート制御について、様々な技術が開示されている。例えば、特許文献１には、圧縮された符号化データに基づいてレート制御を行う伝送システムが開示されている。

特開２０１２−４４２５２号公報

ところで、動画を伝送する際、例えばリアルタイム性が重要な用途においては、伝送遅延をできるだけ小さくすることが望まれる。また、動画を伝送する際には、バッファメモリがしばしば使用されるが、そのバッファメモリのメモリ容量は、小さいことが望まれる。

本開示はかかる問題点に鑑みてなされたもので、その目的は、伝送遅延を小さくすることができるとともに、バッファメモリのメモリ容量を小さくすることができる画像圧縮回路、画像圧縮方法、および伝送システムを提供することにある。

本開示の画像圧縮回路は、変換部と、量子化部とを備えている。変換部は、複数の画素データを複数の係数データに変換するものである。量子化部は、所定数の係数データに基づいて量子化パラメータを求め、所定数の係数データを量子化パラメータにより量子化するものである。

本開示の画像圧縮方法は、複数の画素データを複数の係数データに変換し、所定数の係数データに基づいて量子化パラメータを求め、所定数の係数データを量子化パラメータにより量子化するものである。

本開示の伝送システムは、送信装置と、受信装置とを備えている。送信装置は、複数の画素データを複数の係数データに変換する変換部と、所定数の係数データに基づいて量子化パラメータを求め、所定数の係数データを量子化パラメータにより量子化する量子化部とを有する。

本開示の画像圧縮回路、画像圧縮方法、および伝送システムでは、複数の画素データが、複数の係数データに変換され、それらの係数データが、量子化パラメータにより量子化される。その際、所定数の係数データは、その所定数の係数データに基づいて求められた量子化パラメータにより、量子化される。

本開示の画像圧縮回路、画像圧縮方法、および伝送システムによれば、所定数の係数データに基づいて量子化パラメータを求め、所定数の係数データを量子化パラメータにより量子化するようにしたので、伝送遅延を小さくすることができるとともに、バッファメモリのメモリ容量を小さくすることができる。

本開示の第１の実施の形態に係る伝送システムの一構成例を表すブロック図である。 図１に示した変換部の一動作例を表す模式図である。 図１に示した変換部の他の動作例を表す模式図である。 図１に示した変換部の他の動作例を表す模式図である。 係数データの座標重要度を説明するための説明図である。 図１に示した量子化パラメータ生成部の一構成例を表すブロック図である。 図４に示した量子化パラメータ生成部の一動作例を表す説明図である。 図４に示した量子化パラメータ生成部の他の動作例を表す説明図である。 図１に示した量子化部の一動作例を表す説明図である。 図１に示した量子化部の他の動作例を表す説明図である。 図１に示した送信信号の一例を表すタイミング図である。 図４に示した量子化パラメータ生成部の蓄積モードにおける一動作例を表す説明図である。 図４に示した量子化パラメータ生成部の蓄積モードにおける一動作例を表すタイミング図である。 図４に示した量子化パラメータ生成部の集計モードにおける一動作例を表す説明図である。 図４に示した量子化パラメータ生成部の集計モードにおける一動作例を表すタイミング図である。 図４に示した量子化パラメータ生成部が生成したヒストグラムの一例を表す説明図である。 図４に示した量子化パラメータ生成部の集計モードにおける一動作例を表すフローチャートである。 図４に示した除算テーブルおよび除算回路の一動作例を説明するための表である。 図４に示した除算テーブルおよび除算回路の一動作例を説明するための説明図である。 図４に示した除算テーブルおよび除算回路の一動作例を説明するための他の説明図である。 第１の実施の形態の比較例に係る送信装置の一構成例を表すブロック図である。 図１９に示した送信装置の一動作例を表す説明図である。 図１９に示した送信装置の一動作例を表す他の説明図である。 図１に示した送信装置の一動作例を表す説明図である。 第１の実施の形態の変形例に係る量子化パラメータ生成部の一構成例を表すブロック図である。 図２３に示した係数変換回路の一特性例を表す表である。 第１の実施の形態の他の変形例に係る量子化パラメータ生成部の一構成例を表すブロック図である。 第１の実施の形態の他の変形例に係る量子化パラメータ生成部の一構成例を表すブロック図である。 図２６に示したコード生成回路の一特性例を表す表である。 第１の実施の形態の他の変形例に係る送信装置の一構成例を表すブロック図である。 第１の実施の形態の他の変形例に係る係数データの座標重要度を説明するための説明図である。 第２の実施の形態に係る伝送システムの一構成例を表すブロック図である。 図３０に示したエンコーダの一動作例を表す説明図である。 第２の実施の形態の比較例に係るエンコーダの一動作例を表す説明図である。 実施の形態の適用例を表すブロック図である。 実施の形態の他の適用例を表すブロック図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．適用例

＜１．第１の実施の形態＞
［構成例］
（全体構成例）
図１は、第１の実施の形態に係る伝送システムの一構成例を表すものである。伝送システム１００は、画像データを圧縮して伝送する伝送システムである。なお、本開示の実施の形態に係る画像圧縮回路、画像圧縮方法は、本実施の形態により具現化されるので、併せて説明する。

伝送システム１００は、送信装置１と、受信装置９とを備えている。送信装置１は、画像データを送信するものであり、受信装置９は、送信装置１が送信した画像データを受信するものである。送信装置１は、画素信号ＹＣ、データイネーブル信号ＤＥ、垂直同期信号ＶＳ、水平同期信号ＨＳ、およびクロック信号ＣＬＫに基づいて、送信信号ＳＩＧを生成する。ここで、画素信号ＹＣは、輝度（Ｙ）信号および色差（Ｃｂ，Ｃｒ）信号を含むパラレル信号である。また、クロック信号ＣＬＫは、基準クロックであり、図示していないが、送信装置１内の様々な回路ブロックで用いられるものである。受信装置９は、送信装置１から送信される送信信号ＳＩＧに基づいて、画素信号ＹＣ２、データイネーブル信号ＤＥ２、垂直同期信号ＶＳ２、水平同期信号ＨＳ２、およびクロック信号ＣＬＫ２を生成する。すなわち、受信装置９は、送信装置１に入力された各信号に対応する信号をそれぞれ生成（再生）するようになっている。

（送信装置１）
送信装置１は、変換部１１と、量子化パラメータ生成部２０と、量子化部１２と、エンコーダ１３と、バッファメモリ１４と、フォーマットアナライザ１５と、ヘッダエンコーダ１６と、ＭＵＸ（マルチプレクサ）１７とを有している。

変換部１１は、画素信号ＹＣおよびデータイネーブル信号ＤＥに基づいて、各フレーム画像Ｆに対して離散ウェーブレット変換（ＤＷＴ；Discrete Wavelet Transform）を行い、フレーム画像Ｆに含まれる画素データの数（例えば解像度がＶＧＡであり、フォーマットが４：２：２である場合には、640×480×2）と同じ数の係数データＣからなる係数データセットＤＳを生成するものである。

図２Ａ〜２Ｃは、離散ウェーブレット変換の変換処理を模式的に表すものである。この変換処理では、変換部１１は、まず、フレーム画像Ｆの水平方向および垂直方向のそれぞれに対して、フレーム画像Ｆを構成する画素データの空間周波数が低い成分（低域成分）および高い成分（高域成分）を求めることにより、４つの成分（サブバンド）を求める。具体的には、変換部１１は、空間周波数が水平方向および垂直方向の両方において低い成分（“１ＬＬ”成分）と、空間周波数が水平方向に高くかつ垂直方向に低い成分（“１ＨＬ”成分）と、空間周波数が水平方向に低くかつ垂直方向に高い成分（“１ＬＨ”成分）と、空間周波数が水平方向および垂直方向の両方において高い成分（“１ＨＨ”成分）とを求める。これらの“１ＬＬ”成分、“１ＨＬ”成分、“１ＬＨ”成分、“１ＨＨ”成分のそれぞれは、フレーム画像Ｆに含まれる画素データの数の１／４の数の係数データＣを含んでいる。そして、図２Ａに示したように、変換後の座標（係数座標）において、“１ＬＬ”成分を左上に配置し、“１ＨＬ”成分を右上に配置し、“１ＬＨ”成分を左下に配置し、“１ＨＨ”成分を右下に配置する。

次に、変換部１１は、この“１ＬＬ”成分におけるデータに基づいて、同様に４つの成分（“２ＬＬ”成分、“２ＨＬ”成分、“２ＬＨ”成分、“２ＨＨ”成分）を求める。これらの“２ＬＬ”成分、“２ＨＬ”成分、“２ＬＨ”成分、“２ＨＨ”成分のそれぞれは、フレーム画像Ｆに含まれる画素データの数の１／１６の数の係数データＣを含んでいる。そして、変換部１１は、これらを、図２Ａにおいて“１ＬＬ”成分が配置された領域に同様に配置する（図２Ｂ）。

さらに、変換部１１は、この“２ＬＬ”成分におけるデータに基づいて、同様に４つの成分（“３ＬＬ”成分、“３ＨＬ”成分、“３ＬＨ”成分、“３ＨＨ”成分）を求める。これらの“３ＬＬ”成分、“３ＨＬ”成分、“３ＬＨ”成分、“３ＨＨ”成分のそれぞれは、フレーム画像Ｆに含まれる画素データの数の１／６４の数の係数データＣを含んでいる。そして、変換部１１は、これらを、図２Ｂにおいて“２ＬＬ”成分が配置された領域に同様に配置し、図２Ｃに示したような係数データセットＤＳを生成する。

変換部１１は、このように、フレーム画像Ｆの画素データに基づいて、離散ウェーブレット変換を複数回（この例では３回）行うことにより、そのフレーム画像Ｆに含まれる画素データの数と同じ数の係数データＣからなる係数データセットＤＳを生成するようになっている。

このようにして求められた係数データＣは、以下のような特徴がある。すなわち、まず、係数データＣの絶対値が大きいほど、その係数データＣの重要度が高い。つまり、係数データＣの絶対値が大きいほど、その成分が大きいことを意味するので、仮にその係数データＣを“０”に置き換えた場合に画質に与える影響が大きい。また、係数データＣの重要度は、係数データセットＤＳにおける、その係数データＣが配置された係数座標Ｄによっても変化する。

図３は、係数データＣの重要度の、係数座標依存性を表すものである。この例は、離散ウェーブレット変換を３回行った場合を示しており、縦軸は、係数データＣの重要度を示している。図３に示したように、座標ｘおよび座標ｙが小さいほど、係数データＣの重要度が高くなる。つまり、例えば、座標ｘおよび座標ｙが小さい係数座標Ｄにおける係数データＣは、低域成分（空間周波数が低い成分）であるため、仮にその係数データＣを“０”に置き換えた場合に、フレーム画像Ｆにおける広い範囲にわたり色のずれなどが生ずることとなり、画質に与える影響が大きくなる。

このように、係数データＣの重要度は、係数データＣの絶対値に依存するとともに、係数座標にも依存する。以下の説明では、適宜、前者を係数重要度とよび、後者を座標重要度とよぶ。送信装置１は、後述するように、これらの係数重要度および座標重要度を考慮して画像を圧縮することにより、画質の低下を抑えつつ、エンコーダ１３が符号化した後のコードサイズを小さくすることができるようになっている。

変換部１１は、このようにして生成した係数データＣ（係数データセットＤＳ）を、係数信号ＳＣとして出力するとともに、各係数データＣが配置された係数座標Ｄを座標信号ＳＤとして出力するようになっている。また、変換部１１は、量子化パラメータ生成部２０における動作を制御する、モード選択信号ＳＭＯＤＥおよび係数イネーブル信号ＳＥＮを生成する機能をも有している。

量子化パラメータ生成部２０は、係数信号ＳＣ、座標信号ＳＤ、モード選択信号ＳＭＯＤＥ、および係数イネーブル信号ＳＥＮに基づいて、量子化パラメータＱｆを生成するものである。具体的には、量子化パラメータ生成部２０は、蓄積モードＭ１と、集計モードＭ２の２つの動作モードを有しており、モード選択信号ＳＭＯＤＥにより、動作モードが選択される。そして、量子化パラメータ生成部２０は、蓄積モードＭ１において、係数信号ＳＣに含まれる係数データＣに基づいてヒストグラムＨＧを生成し、その後の集計モードＭ２において、そのヒストグラムＨＧに基づいて量子化パラメータＱｆを生成するようになっている。その際、量子化パラメータ生成部２０は、この例では、１つのフレーム画像Ｆに係る係数データセットＤＳにおいて処理対象範囲ＴＲ（例えば所定数のラインの範囲）を順次設定し、その処理対象範囲ＴＲごとにヒストグラムＨＧを生成し、そのヒストグラムＨＧに基づいて量子化パラメータＱｆを生成するようになっている。

図４は、量子化パラメータ生成部２０の一構成例を表すものである。量子化パラメータ生成部２０は、除数テーブル２１と、除算回路２２と、セレクタ２３Ａ〜２３Ｃと、遅延回路２４，２５と、加算回路２６と、集計回路２７と、メモリ２８とを有している。

除数テーブル２１は、座標信号ＳＤに含まれる、各係数データＣに対応する係数座標Ｄに基づいて除数ＤＩＶを求めるものである。除数テーブル２１は、係数座標Ｄと、除数ＤＩＶとの関係を示すルックアップテーブルを有しており、このルックアップテーブルを用いて、除数ＤＩＶを求めるようになっている。具体的には、除数テーブル２１は、係数座標Ｄの座標ｘおよび座標ｙが小さいほど、除数ＤＩＶを小さくし、座標ｘおよび座標ｙが大きいほど、除数ＤＩＶを大きくする。すなわち、除数ＤＩＶの座標重要度依存性は、図３に示した、係数データＣの座標重要度依存性とは逆の特性を有している。これにより、除数ＤＩＶは、係数データＣの座標重要度が高いほど小さい値に設定され、係数データＣの座標重要度が低いほど大きい値に設定されるようになっている。

除算回路２２は、係数信号ＳＣに含まれる係数データＣの絶対値を求め、その絶対値を除数ＤＩＶにより除算し、商を係数データＡ１として出力する回路である。なお、この例では、小数点以下は切り捨てるようになっている。

このように、量子化パラメータ生成部２０では、係数データＣの絶対値を、その係数データＣに対応する係数座標Ｄにより求めた除数ＤＩＶにより除算して、係数データＡ１を求めるようにしている。具体的には、除算回路２２は、座標重要度の低い係数データＣの絶対値を、座標重要度の高い係数データＣの除数ＤＩＶよりも大きい除数ＤＩＶで除算する。これにより、係数データＣの座標重要度の低い場合には、その係数データＣの座標重要度の高い場合に比べて、係数データＡ１が小さくなる。これにより、量子化パラメータ生成部２０では、後述するように、座標重要度の低い係数データＣが、量子化パラメータＱｆに与える影響を低減することができるようになっている。

セレクタ２３Ａは、モード選択信号ＳＭＯＤＥに基づいて、除算回路２２から供給された係数データＡ１と、集計回路２７から供給されたデータＡ２（後述）のうちの一方を選択する回路である。具体的には、セレクタ２３Ａは、モード選択信号ＳＭＯＤＥが蓄積モードＭ１を示している場合には係数データＡ１を選択して出力し、モード選択信号ＳＭＯＤＥが集計モードＭ２を示している場合にはデータＡ２を選択して出力する。そして、セレクタ２３Ａは、その選択したデータを、読出アドレスＡＤＤＲとして、メモリ２８の読出アドレス端子（後述）に供給するとともに、遅延回路２４に供給するようになっている。

遅延回路２４は、セレクタ２３Ａの出力信号（読出アドレスＡＤＤＲ）を所定の時間遅延させて出力する回路である。そして、遅延回路２４は、その遅延した信号を、書込アドレスＡＤＤＷとして、メモリ２８の書込アドレス端子（後述）に供給するようになっている。

遅延回路２５は、係数イネーブル信号ＳＥＮを所定の時間遅延させてフラグＦ１として出力する回路である。遅延回路２５の遅延量は、例えば、遅延回路２４の遅延量と同程度にすることができる。

セレクタ２３Ｂは、モード選択信号ＳＭＯＤＥに基づいて、遅延回路２５から供給されたフラグＦ１と、集計回路２７から供給されたフラグＦ２（後述）のうちの一方を選択する回路である。具体的には、セレクタ２３Ｂは、モード選択信号ＳＭＯＤＥが蓄積モードＭ１を示している場合にはフラグＦ１を選択して出力し、モード選択信号ＳＭＯＤＥが集計モードＭ２を示している場合にはフラグＦ２を選択して出力する。そして、セレクタ２３Ｂは、その選択したフラグを、書込イネーブルＥＮＷとして、メモリ２８の書込イネーブル端子（後述）に供給するようになっている。

加算回路２６は、メモリ２８の読出データ端子（後述）から供給された読出データＤＡＴＡＲの値と、値“１”とを加算し、データＤ１として出力する回路である。

セレクタ２３Ｃは、モード選択信号ＳＭＯＤＥに基づいて、加算回路２６から供給されたデータＤ１と、値“０”を示すデータＤ２のうちの一方を選択する回路である。具体的には、セレクタ２３Ｃは、モード選択信号ＳＭＯＤＥが蓄積モードＭ１を示している場合にはデータＤ１を選択して出力し、モード選択信号ＳＭＯＤＥが集計モードＭ２を示している場合にはデータＤ２（“０”）を選択して出力する。そして、セレクタ２３Ｃは、その選択したデータを、書込データＤＡＴＡＷとして、メモリ２８の書込データ端子（後述）に供給するようになっている。

集計回路２７は、蓄積モードＭ１においてデータを蓄積して生成したヒストグラムＨＧに基づいて、その後の集計モードＭ２において、量子化パラメータＱｆを生成するものである。具体的には、集計回路２７は、集計モードＭ２において、メモリ２８から読出データＤＡＴＡＲを読み出すことによってヒストグラムＨＧを取得する。そして、集計回路２７は、後述するように、そのヒストグラムＨＧおよびパラメータＮＮＺに基づいて、量子化パラメータＱｆを生成し出力するようになっている。ここで、パラメータＮＮＺは、送信信号ＳＩＧを伝送する伝送路の伝送容量から定まるものであり、あらかじめ設定されたパラメータである。

また、集計回路２７は、集計モードＭ２において、データＡ２およびフラグＦ２を生成して、次の蓄積モードＭ１での動作のために、メモリ２８を初期化する機能をも有している。

メモリ２８は、この例では、デュアルポートＳＲＡＭ（Static Random Access Memory）である。メモリ２８は、読出アドレス端子と、書込アドレス端子と、書込イネーブル端子と、読出データ端子と、書込データ端子とを有している。読出アドレス端子は、読出アドレスＡＤＤＲを入力する入力端子であり、セレクタ２３Ａの出力端子に接続されている。書込アドレス端子は、書込アドレスＡＤＤＷを入力する入力端子であり、遅延回路２４の出力端子に接続されている。書込イネーブル端子は、書込イネーブルＥＮＷを入力する入力端子であり、セレクタ２３Ｂの出力端子に接続されている。読出データ端子は、読出データＤＡＴＡＲを出力する出力端子であり、集計回路２７に接続されるとともに、加算回路２６に接続されている。書込データ端子は、書込データ信号ＤＡＴＡＷを入力する入力端子であり、セレクタ２３Ｃの出力端子に接続されている。

この構成により、蓄積モードＭ１において、量子化パラメータ生成部２０は、ヒストグラムＨＧを生成する。具体的には、後述するように、除算回路２２が、係数データＡ１を読出アドレスＡＤＤＲとしてメモリ２８に供給し、メモリ２８が、その係数データＡ１が示すアドレスに記憶されたデータを、読出データＤＡＴＡＲとして出力する。そして、加算回路２６は、その読出データＤＡＴＡＲの値をインクリメントしてデータＤ１を生成し、書込データＤＡＴＡＷとしてメモリ２８に供給する。これにより、メモリ２８では、係数データＡ１が示すアドレスに記憶されていた値がインクリメントされる。これを繰り返すことにより、係数データＡ１についてのヒストグラムＨＧが生成される。

そして、その後の集計モードＭ２において、集計回路２７は、メモリ２８からこのヒストグラムＨＧを読み出す。そして、集計回路２７は、このヒストグラムＨＧおよびパラメータＮＮＺに基づいて、量子化パラメータＱｆを生成する。

図５は、量子化パラメータＱｆを生成する一例を表すものである。この例では、パラメータＮＮＺを“２８”とする。集計回路２７は、ヒストグラムＨＧのうち、係数データＡ１が大きい方から順に度数を加算して累積値ＡＣＣを順次求める。具体的には、集計回路２７は、この例では、係数データＡ１＝７での度数“１”、係数データＡ１＝６での度数“３”、係数データＡ１＝５での度数“４”…の順に加算して累積値ＡＣＣを求める。そして、この累積値ＡＣＣがパラメータＮＮＺを超えないような係数データＡ１の範囲における、係数データＡ１の最小値を量子化パラメータＱｆとする。具体的には、この例では、係数データＡ１が“３”以上の範囲（Ａ１≧３）での累積値ＡＣＣは“２８”（＝１＋３＋４＋８＋１２）になり、パラメータＮＮＺを超えない。一方、係数データＡ１が“２”以上の範囲（Ａ１≧２）での累積値ＡＣＣは“４３”（＝１＋３＋４＋８＋１２＋１５）になり、パラメータＮＮＺを超えてしまう。よって、この例では、集計回路２７は、量子化パラメータＱｆを“３”に設定する。この場合、 “３”未満（量子化パラメータＱｆ未満）の係数データＡ１に係る係数データＣは、後述するように、量子化処理により“０”に量子化されることになる。

図６は、量子化パラメータＱｆを生成する他の例を表すものである。この例では、パラメータＮＮＺを“２６”とする。集計回路２７は、この例では、係数データＡ１＝７での度数“６”、係数データＡ１＝６での度数“４”、係数データＡ１＝５での度数“８”…の順に加算して累積値ＡＣＣを求める。このとき、係数データＡ１が“４”以上の範囲（Ａ１≧４）での累積値ＡＣＣは“２６”（＝６＋４＋８＋８）になり、パラメータＮＮＺを超えない。一方、係数データＡ１が“３”以上の範囲（Ａ１≧３）での累積値ＡＣＣは“３８”（＝６＋４＋８＋８＋１２）になり、パラメータＮＮＺを超えてしまう。よって、集計回路２７は、量子化パラメータＱｆを“４”に設定する。この場合、“４”未満（量子化パラメータＱｆ未満）の係数データＡ１に係る係数データＣは、後述するように、量子化処理により“０”に量子化されることになる。

集計回路２７は、このようにして、ヒストグラムＨＧおよびパラメータＮＮＺに基づいて、量子化パラメータＱｆを生成する。そして、量子化パラメータ生成部２０は、この量子化パラメータＱｆを、量子化部１２に供給するようになっている。

量子化部１２は、図１に示したように、係数信号ＳＣと、座標信号ＳＤと、量子化パラメータＱｆに基づいて、係数信号ＳＣに含まれる係数データＣに対する量子化処理を行い、量子化データＱを生成するものである。その際、量子化部１２は、量子化処理を行う係数データＣに係る係数座標Ｄが示す座標重要度に応じて、量子化処理の方法を変更することができるようになっている。

図７は、座標重要度が最も高い係数データＣに対する量子化処理を表すものであり、図８は、座標重要度がやや低い係数データＣに対する量子化処理を表すものである。図７，８において、横軸は係数データＣを示し、縦軸は量子化データＱを示す。

量子化部１２は、座標重要度が最も高い場合には、図７に示したように、係数データＣを、量子化パラメータＱｆを用いて整数除算を行うことにより量子化する。量子化パラメータＱｆよりも低い値の係数データＣは、この量子化処理により、値が“０”の量子化データＱに変換される。すなわち、量子化パラメータＱｆよりも低い値の係数データＣは、画質に与える影響が小さいと考えられるため、値が“０”の量子化データＱに変換される。このように量子化することにより、画質の低下を抑えつつ、エンコーダ１３が符号化した後のコードサイズを小さくすることができる。

また、量子化部１２は、座標重要度がやや低い場合には、図８に示したように、係数データＣを、量子化パラメータＱｆの整数倍（この例では２倍）の値を用いて整数除算を行うことにより量子化する。これにより、座標重要度の低い係数データＣは、低い値の量子化データＱに変換されるため、画質の低下を抑えつつ、コードサイズを小さくすることができる。

このような量子化処理を行う際、量子化部１２は、量子化パラメータＱｆを求める際に使用した係数データＣに対して、その量子化パラメータＱｆを用いて量子化する。すなわち、この例では、量子化パラメータ生成部２０は、係数データセットＤＳのうちの処理対象範囲ＴＲごとに量子化パラメータＱｆを生成し、量子化部１２は、その処理対象範囲ＴＲに属する係数データＣに対して、その量子化パラメータＱｆを用いて量子化処理を行う。これにより、送信装置１では、この処理対象範囲ＴＲごとに、圧縮量を最適化することができるようになっている。

量子化部１２は、このようにして生成した量子化データＱを、量子化データ信号ＳＱとして出力するとともに、各量子化データＱに対応する係数座標Ｄを、座標信号ＳＤ２として出力するようになっている。

エンコーダ１３は、図１に示したように、量子化データ信号ＳＱおよび座標信号ＳＤ２に基づいて、量子化データＱを符号化し、コードＣＯＤＥを生成するものである。この例では、エンコーダ１３は、ハフマン符号化法により符号化を行うようになっている。なお、これに限定されるものではなく、他の符号化方法を用いてもよい。

このエンコーダ１３は、このように量子化データＱを符号化する際、座標重要度（図３）が高い係数データＣに係る量子化データＱから順に、符号化するようになっている。具体的には、図２Ｃ，３に示したように、エンコーダ１３は、まず最初に“３ＬＬ”成分に対応する量子化データＱを符号化し、次に“３ＨＬ”成分および“３ＬＨ”成分に対応する量子化データＱを符号化する。そして、次に“３ＨＨ”成分、“２ＨＬ”成分、および“２ＬＨ”成分に対応する量子化データＱを符号化し、次に“２ＨＨ”成分、“１ＨＬ”成分、および“１ＬＨ”成分に対応する量子化データＱを符号化し、最後に“１ＨＨ”成分に対応する量子化データＱを符号化する。伝送システム１００では、このように、座標重要度（図３）が高い係数データＣに係る量子化データＱから順に、符号化することにより、仮に、各フレーム画像Ｆに係る全てのコードＣＯＤＥを受信装置９に伝送できなかった場合でも、画質の低下を抑えることができる。すなわち、伝送システム１００では、全てのコードＣＯＤＥを受信装置９に伝送できず、後半に位置する、重要度の低いコードＣＯＤＥが欠落したとしても、重要度の高いコードＣＯＤＥに基づいて画像を再生することができるため、画質の低下を抑えることができるようになっている。

バッファメモリ１４は、エンコーダ１３が出力したコードＣＯＤＥを、一旦蓄積するメモリであり、例えばＦＩＦＯ（First In, First Out）メモリにより構成されるものである。

フォーマットアナライザ１５は、データイネーブル信号ＤＥ、垂直同期信号ＶＳ、水平同期信号ＨＳに基づいて、送信装置１に供給される画像信号のフォーマットを分析するものである。具体的には、フォーマットアナライザ１５は、この分析により、ＨＶサイズ、フロントポーチ長、バックポーチ長などの画像パラメータを取得する。そして、フォーマットアナライザ１５は、この分析結果に基づいて、これらの画像パラメータを、タイミング信号とともに、パラメータ信号ＳＰとして出力するようになっている。

ヘッダエンコーダ１６は、パラメータ信号ＳＰおよび量子化パラメータＱｆに基づいて、ヘッダ情報ＨＩを生成するものである。具体的には、ヘッダエンコーダ１６は、フォーマットアナライザ１５から供給された画像パラメータやタイミング信号、量子化パラメータＱｆ、処理対象範囲ＴＲを識別するための識別番号ＮＲなどを用いてヘッダ情報ＨＩを生成するようになっている。

ＭＵＸ１７は、バッファメモリ１４から供給されたコードＣＯＤＥ、ヘッダエンコーダ１６から供給されたヘッダ情報ＨＩ、およびクロック信号ＣＬＫに基づいて、送信信号ＳＩＧを生成するものである。送信信号ＳＩＧは、この例では、データ信号ＤＡＴＡ［１］，ＤＡＴＡ［０］（以下、適宜ＤＡＴＡ［１：０］と記載する）、クロック信号ＣＬＫ２、フラグ信号ＦＲＡＧからなるものである。

図９は、送信信号ＳＩＧのタイミング図を表すものであり、（Ａ）はフラグ信号ＦＬＡＧを示し、（Ｂ）はデータ信号ＤＡＴＡ［１：０］を示す。データ信号ＤＡＴＡ［１：０］は、ヘッダ部分Ｐ１と、コード部分Ｐ２と、ヌル部分Ｐ３とを有している。ヘッダ部分Ｐ１は、ヘッダ情報ＨＩを伝送する部分であり、コード部分Ｐ２は、コードＣＯＤＥを伝送する部分である。なお、ヌル部分Ｐ３は、実質的に情報が含まれていない部分である。このヌル部分Ｐ３は、その長さが変化することにより、コード量の増減を吸収するバッファとしての機能を果たすものである。フラグ信号ＦＬＡＧは、データ信号ＤＡＴＡ［１：０］がヘッダ部分Ｐ１を示している期間において高レベルになるとともに、それ以外の期間において低レベルになる信号である。

送信装置１は、伝送路（この例では伝送ケーブル）を介して、受信装置９に対してこのような送信信号ＳＩＧを送信するようになっている。なお、この例では、２つのデータ信号ＤＡＴＡ［１：０］を用いてデータを伝送したが、これに限定されるものではなく、１つまたは３つ以上のデータ信号を用いてデータを伝送してもよい。

（受信装置９）
受信装置９は、ＤＥＭＵＸ（デマルチプレクサ）９１と、デコーダ９２と、ヘッダデコーダ９３と、タイミング信号発生部９４と、逆量子化部９５と、逆変換部９６と、バッファメモリ９７とを有している。

ＤＥＭＵＸ９１は、送信信号ＳＩＧから、コードＣＯＤＥ２およびヘッダ情報ＨＩ２を分離するものである。このコードＣＯＤＥ２およびヘッダ情報ＨＩ２は、送信装置１におけるコードＣＯＤＥおよびヘッダ情報ＨＩに対応するものである。

デコーダ９２は、コードＣＯＤＥ２をデコードして量子化データＱ２に戻すものである。この量子化データＱ２は、送信装置１における量子化データＱに対応するものである。そして、デコーダ９２は、デコードした量子化データＱ２を量子化データ信号ＳＱ２として出力するようになっている。

ヘッダデコーダ９３は、ヘッダ情報ＨＩ２をデコードし、画像パラメータやタイミング信号、量子化パラメータＱｆ２、識別番号ＮＲ２などを取得するものである。この量子化パラメータＱｆ２および識別番号ＮＲ２は、送信装置１における量子化パラメータＱｆおよび識別番号ＮＲに対応するものである。そして、ヘッダデコーダ９３は、画像パラメータやタイミング信号をパラメータ信号ＳＰ２として出力するとともに、量子化パラメータＱｆ２を出力するようになっている。

タイミング信号発生部９４は、パラメータ信号ＳＰ２に基づいて、バッファメモリ９５の動作を制御する制御信号を生成するとともに、データイネーブル信号ＤＥ２、垂直同期信号ＶＳ２、および水平同期信号ＨＳ２を生成するものである。

逆量子化部９５は、量子化データ信号ＳＱ２および量子化パラメータＱｆ２に基づいて、逆量子化処理を行い、係数データＣ２を取得するものである。この係数データＣ２は、送信装置１における係数データＣに対応するものである。そして、逆量子化部９４は、この係数データＣ２を係数信号ＳＣ２として出力するようになっている。

逆変換部９６は、係数信号ＳＣ２に基づいて逆変換を行い、画素データを生成するものである。具体的には、逆変換部９６は、この例では、離散ウェーブレット変換の逆変換を行い、画素データを生成するようになっている。

バッファメモリ９７は、逆変換部９６が出力した画素データを、一旦蓄積するメモリであり、例えばＦＩＦＯメモリにより構成されるものである。そして、バッファメモリ９７は、タイミング信号発生部９４から供給される制御信号に基づいて、これらの画素データを画素信号ＹＣ２として出力するようになっている。

そして、受信装置９は、画素信号ＹＣ２、データイネーブル信号ＤＥ２、垂直同期信号ＶＳ２、および水平同期信号ＨＳ２に加えて、送信信号ＳＩＧに含まれるクロック信号ＣＬＫ２を出力するようになっている。

ここで、量子化パラメータ生成部２０および量子化部１２は、本開示における「量子化部」の一具体例に対応する。パラメータＮＮＺは、本開示における「しきい値」の一具体例に対応する。エンコーダ１３は、本開示における「符号化部」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の伝送システム１００の動作および作用について説明する。

（全体動作概要）
まず、図１などを参照して、伝送システム１００の全体動作概要を説明する。送信装置１は、画素信号ＹＣ、データイネーブル信号ＤＥ、垂直同期信号ＶＳ、水平同期信号ＨＳ、およびクロック信号ＣＬＫに基づいて、送信信号ＳＩＧを生成する。具体的には、変換部１１は、画素信号ＹＣおよびデータイネーブル信号ＤＥに基づいて、各フレーム画像Ｆに対して離散ウェーブレット変換を行い、係数データＣを求め、係数信号ＳＣおよび座標信号ＳＤを生成する。量子化パラメータ生成部２０は、係数信号ＳＣ、座標信号ＳＤなどに基づいて、処理対象範囲ＴＲごとに量子化パラメータＱｆを生成する。量子化部１２は、係数信号ＳＣ、座標信号ＳＤ、および量子化パラメータＱｆに基づいて、処理対象範囲ＴＲごとに量子化処理を行い、量子化データＱを求め、量子化データ信号ＳＱおよび座標信号ＳＤ２を生成する。エンコーダ１３は、量子化データ信号ＳＱおよび座標信号ＳＤ２に基づいて、量子化データＱの符号化を行い、コードＣＯＤＥを生成する。バッファメモリ１４は、このコードＣＯＤＥを一旦蓄積する。フォーマットアナライザ１５は、データイネーブル信号ＤＥ、垂直同期信号ＶＳ、水平同期信号ＨＳに基づいて、送信装置１に供給される画像信号のフォーマットを分析し、パラメータ信号ＳＰを生成する。ヘッダエンコーダ１６は、パラメータ信号ＳＰおよび量子化パラメータＱｆに基づいて、ヘッダ情報ＨＩを生成する。ＭＵＸ１７は、コードＣＯＤＥ、ヘッダ情報ＨＩ、およびクロック信号ＣＬＫに基づいて、送信信号ＳＩＧを生成する。

受信装置９は、送信信号ＳＩＧを受信し、画素信号ＹＣ２、データイネーブル信号ＤＥ２、垂直同期信号ＶＳ２、水平同期信号ＨＳ２、およびクロック信号ＣＬＫ２を生成する。具体的には、ＤＥＭＵＸ９１は、送信信号ＳＩＧから、コードＣＯＤＥ２およびヘッダ情報ＨＩ２を分離する。デコーダ９２は、コードＣＯＤＥ２をデコードして量子化データＱ２に戻し、量子化データ信号ＳＱ２を生成する。ヘッダデコーダ９３は、ヘッダ情報ＨＩ２をデコードし、パラメータ信号ＳＰ２および量子化パラメータＱｆ２を生成する。タイミング信号発生部９４は、パラメータ信号ＳＰ２に基づいて、バッファメモリ９５の動作を制御する制御信号を生成するとともに、データイネーブル信号ＤＥ２、垂直同期信号ＶＳ２、および水平同期信号ＨＳ２を生成する。逆量子化部９５は、量子化データ信号ＳＱ２および量子化パラメータＱｆ２に基づいて、逆量子化処理を行い、係数データＣ２を求め、係数信号ＳＣ２を生成する。逆変換部９６は、係数信号ＳＣ２に基づいて逆変換を行い、画素データを生成する。バッファメモリ９７は、逆変換部９６が出力した画素データを一旦蓄積するとともに、タイミング信号発生部９４から供給される制御信号に基づいて、これらの画素データを画素信号ＹＣ２として出力する。

次に、量子化パラメータ生成部２０の動作を詳細に説明する。まず、蓄積モードＭ１における動作を説明し、その後に集計モードＭ２における動作を説明する。

（蓄積モードＭ１における詳細動作）
量子化パラメータ生成部２０は、蓄積モードＭ１において、係数データＣに係る係数データＡ１についてのヒストグラムＨＧを生成する。以下に、この動作について詳細に説明する。

図１０は、蓄積モードＭ１における量子化パラメータ生成部２０の動作を表すものである。この図１０において、実線で描いた回路ブロックおよび信号線は、動作に寄与しているものであり、破線で描いた回路ブロックおよび信号線は、実質的に動作に寄与していないものである。蓄積モードＭ１では、変換部１１は、モード選択信号ＳＭＯＤＥを介して、セレクタ２３Ａに対して、係数データＡ１を選択して出力するように指示し、セレクタ２３Ｂに対して、フラグＦ１を選択して出力するように指示し、セレクタ２３Ｃに対して、データＤ１を選択して出力するように指示する。

図１１は、蓄積モードＭ１における量子化パラメータ生成部２０のタイミング図を表すものであり、（Ａ）は係数イネーブル信号ＳＥＮを示し、（Ｂ）は係数信号ＳＣを示し、（Ｃ）は座標信号ＳＤを示し、（Ｄ）は読出アドレスＡＤＤＲを示し、（Ｅ）は読出データＤＡＴＡＲを示し、（Ｆ）は書込データＤＡＴＡＷを示し、（Ｇ）は書込アドレスＡＤＤＷを示し、（Ｈ）は書込イネーブルＥＮＷを示す。

量子化パラメータ生成部２０では、タイミングｔ１〜ｔ３の期間において、メモリ２８における、係数データＡ１が示すアドレスに記憶された値がインクリメントされる。以下に、その動作を詳細に説明する。

まず、タイミングｔ１〜ｔ２の期間において、係数イネーブル信号ＳＥＮが高レベルになる（図１１（Ａ））。そして、除数テーブル２１は、座標信号ＳＤに含まれる係数座標Ｄ（図１１（Ｃ））に基づいて、除数ＤＩＶを生成する。また、除算回路２２は、係数信号ＳＣに含まれる係数データＣの値を除数ＤＩＶにより除算し、係数データＡ１を求め、読出アドレスＡＤＤＲとしてメモリ２８に供給する（図１１（Ｄ））。

これにより、メモリ２８は、係数データＡ１が示すアドレスに記憶された値“Ｎ（Ａ１）”を読出データＤＡＴＡＲとして出力する（図１１（Ｅ））。そして、加算回路２６は、この値Ｎ（Ａ１）と値“１”とを加算して、値“Ｎ（Ａ１）＋１”を生成し、書込みデータＤＡＴＡＷとしてメモリ２８に供給する（図１１（Ｆ））。また、遅延回路２４は、係数データＡ１を遅延させて書込アドレスＡＤＤＷとして出力し、メモリ２８に供給する（図１１（Ｇ））。

そして、タイミングｔ２〜ｔ３の期間において、書込イネーブルＥＮＷが高レベルになる（図１１（Ｈ））。これにより、メモリ２８の、係数データＡ１が示すアドレスには、値“Ｎ（Ａ）＋１”が書き込まれる。

このようにして、メモリ２８における、係数データＡ１が示すアドレスに記憶された値がインクリメントされる。この動作は、変換部１１から、係数データＣなどが供給されるたびに行われる。これにより、量子化パラメータ生成部２０は、係数データＡ１についてのヒストグラムＨＧを生成する。

（集計モードＭ２における詳細動作）
量子化パラメータ生成部２０は、集計モードＭ２において、係数データＡ１についてのヒストグラムＨＧに基づいて量子化パラメータＱｆを生成する。以下に、この動作について詳細に説明する。

図１２は、集計モードＭ２における量子化パラメータ生成部２０の動作を表すものである。この図１２において、実線で描いた回路ブロックおよび信号線は、動作に寄与しているものであり、破線で描いた回路ブロックおよび信号線は、実質的に動作に寄与していないものである。集計モードＭ２では、変換部１１は、モード選択信号ＳＭＯＤＥを介して、セレクタ２３Ａに対して、データＡ２を選択して出力するように指示し、セレクタ２３Ｂに対して、フラグＦ２を選択して出力するように指示し、セレクタ２３Ｃに対して、データＤ２（“０”）を選択して出力するように指示する。

図１３は、集計モードＭ２における量子化パラメータ生成部２０のタイミング図を表すものであり、（Ａ）は読出アドレスＡＤＤＲを示し、（Ｂ）は読出データＤＡＴＡＲを示し、（Ｃ）は書込データＤＡＴＡＷを示し、（Ｄ）は書込アドレスＡＤＤＷを示し、（Ｅ）は書込イネーブルＥＮＷを示し、（Ｆ）は量子化パラメータＱｆを示す。

集計回路２７は、タイミングｔ１１〜ｔ１２の期間において、“０”を示すデータＡ２を出力し、読出アドレスＡＤＤＲとしてメモリ２８に供給する（図１３（Ａ））。そして、集計回路２７は、その後、データＡ２の値を順次インクリメントして、同様に、読出アドレスＡＤＤＲとしてメモリ２８に供給する。このようにして、集計回路２７は、タイミングｔ１１〜ｔ１６の期間において、メモリ２８のアドレス空間の全アドレス（０〜Ｍ）を順次設定する。

メモリ２８は、タイミングｔ１２〜ｔ１３の期間において、アドレス“０”に記憶された値“Ｎ（０）”を読出データＤＡＴＡＲとして出力する（図１３（Ｂ））。そして、メモリ２８は、その後、読出アドレスＡＤＤＲに応じて、同様に、その他のアドレスに記憶された値を読出データＤＡＴＡＲとして順次出力する。このようにして、メモリ２８は、タイミングｔ１２〜ｔ１７の期間において、メモリ２８のアドレス空間の全アドレス（０〜Ｍ）における値（Ｎ（０）〜Ｎ（Ｍ））を読出データＤＡＴＡＲとして順次出力する。これにより、集計回路２７は、例えば、図１４に示したようなヒストグラムＨＧを取得する。

また、集計回路２７は、タイミングｔ１２〜ｔ１７の期間において、フラグＦ２を高レベルに設定し、書込イネーブルＥＮＷとしてメモリ２８に供給する（図１３（Ｅ））。遅延回路２４は、データＡ２を遅延させることにより、タイミングｔ１２〜ｔ１３の期間において、“０”を出力し、書込アドレスＡＤＤＷとしてメモリ２８に供給する（図１３（Ｄ））。このとき、メモリ２８には、“０”を示す書込データＤＡＴＡＷが供給される（図１３（Ｃ））。これにより、メモリ２８のアドレス“０”には、値“０”が書き込まれる。遅延回路２４は、その後も、順次インクリメントされるデータＡ２を遅延させて、書込アドレスＡＤＤＷとしてメモリ２８に供給する。このようにして、メモリ２８には、タイミングｔ１２〜ｔ１７の期間において、メモリ２８のアドレス空間の全アドレス（０〜Ｍ）に値“０”が書き込まれる。すなわち、メモリ２８は初期化される。

集計回路２７は、メモリ２８から読み出したヒストグラムＨＧ、およびパラメータＮＮＺに基づいて、量子化パラメータＱｆを求める。そして、タイミングｔ１８〜ｔ１９の期間において、この量子化パラメータＱｆを出力し、量子化部１２に供給する。

図１５は、ヒストグラムＨＧおよびパラメータＮＮＺに基づいて量子化パラメータＱｆの生成する際のフローチャートを表すものである。この例は、図１４に示したようなヒストグラムＨＧに基づいて量子化パラメータＱｆを求めるものである。ここで、ｍは変数であり、Ｎ（ｍ）は、図１４に示したように、ヒストグラムＨＧにおける、係数データＡ１＝ｍでの度数を表すものである。

集計回路２７は、まず、初期設定を行う（ステップＳ１）。具体的には、集計回路２７は、変数ｍをＭに設定するとともに（ｍ＝Ｍ）、累積値ＡＣＣを初期化する（ＡＣＣ＝０）。

次に、集計回路２７は、累積値ＡＣＣと度数Ｎ（ｍ）との和（ＡＣＣ＋Ｎ（ｍ））を累積値ＡＣＣとして再設定する（ステップＳ２）。

次に、集計回路２７は、累積値ＡＣＣがパラメータＮＮＺ以下（ＡＣＣ≦ＮＮＺ）であるかどうかを判定する（ステップＳ３）。累積値ＡＣＣがパラメータＮＮＺ以下である場合にはステップＳ４に進み、この和がパラメータＮＮＺより大きい場合にはステップＳ５に進む。

ステップＳ３において、累積値ＡＣＣがパラメータＮＮＺ以下であると判定された場合には、集計回路２７は、変数ｍをデクリメントし（ステップＳ４）、再度ステップＳ２に進む。このようにして、集計回路２７は、累積値ＡＣＣがパラメータＮＮＺより大きくなるまで、このステップＳ２〜Ｓ４の処理を繰り返す。

ステップＳ３において、累積値ＡＣＣがパラメータＮＮＺより大きいと判定された場合には、集計回路２７は、このときの変数ｍの値に“１”を足した値を量子化パラメータＱｆとして設定する（ステップＳ５）。すなわち、集計回路２７は、累積値ＡＣＣがパラメータＮＮＺ以下（ＡＣＣ≦ＮＮＺ）である変数ｍの範囲における、変数ｍの最小値を量子化パラメータＱｆとする。

以上により、このフローは終了する。

集計回路２７は、このようにして、ヒストグラムＨＧおよびパラメータＮＮＺに基づいて、量子化パラメータＱｆを求める。このパラメータＮＮＺには、以下のような特徴がある。すなわち、図１５などから明らかなように、パラメータＮＮＺが大きいほど、量子化パラメータＱｆが小さくなる。そして、量子化パラメータＱｆが小さくなると、各処理対象範囲ＴＲにおける量子化データＱのうち、値が“０”以外の量子化データＱの数が多くなる。すなわち、パラメータＮＮＺが大きいほど、各処理対象範囲ＴＲにおける量子化データＱのうち、値が“０”以外の量子化データＱの数が多くなる。同様に、パラメータＮＮＺが小さいほど、各処理対象範囲ＴＲにおける量子化データＱのうち、値が“０”以外の量子化データＱの数が少なくなる。すなわち、パラメータＮＮＺは、各処理対象範囲ＴＲにおける量子化データＱのうち、値が“０”以外の量子化データＱの数に対応するものである。

パラメータＮＮＺを大きい値に設定して、値が“０”以外の量子化データＱの数が多くなると、符号化された後のコードサイズが大きくなるため、伝送路の伝送容量を超えるおそれがある。また、パラメータＮＮＺを小さい値に設定して、値が“０”以外の量子化データＱの数が小さくなると、符号化された後のコードサイズが小さくなるため、伝送容量を有効に活用できないおそれがある。よって、パラメータＮＮＺは、伝送路の伝送容量に応じて設定することができる。すなわち、伝送路の伝送容量が大きい場合には、パラメータＮＮＺを大きい値に設定し、伝送容量が小さい場合には、パラメータＮＮＺを小さい値に設定することが望ましい。このように、パラメータＮＮＺを、伝送路の伝送容量に応じて設定することにより、その伝送容量を有効に利用することができる。

（除数テーブル２１および除算回路２２の詳細動作）
次に、蓄積モードＭ１における除数テーブル２１および除算回路２２の動作について詳細に説明する。

図１６は、除数テーブル２１および除算回路２２の動作例を表す表である。この例では、８つの係数データＣが除算回路２２に供給される。なお、この例では、係数データＣは全て正の値としている。そして、除数テーブル２１は、この８つの係数データＣのうち、左側の４つに対しては除数ＤＩＶを“１”に設定し、右側の４つに対しては除数ＤＩＶを“２”に設定している。すなわち、左側の４つの係数データＣは座標重要度が高いものであり、右側の４つの係数データＣは座標重要度が低いものである。除算回路２２は、各係数データＣを、対応する除数ＤＩＶにより除算することにより、８つの係数データＡ１を求める。

図１７は、これらの８つの係数データＡ１のヒストグラムＨＧを表すものである。この図において、網掛けされた部分は、図１６における左側の４つの係数データＡ１であり、座標重要度が高い係数データＣに係る部分である。一方、網掛けされていない部分は、図１６における右側の４つの係数データＡ１であり、座標重要度が低い係数データＣに係る部分である。

集計回路２７は、このようなヒストグラムＨＧに基づいて量子化パラメータＱｆを求める。 例えば、パラメータＮＮＺが“４”である場合、集計回路２７は、量子化パラメータＱｆを“５”に設定する。すなわち、この例では、係数データＡ１が“５”以上の範囲（Ａ１≧５）での累積値ＡＣＣは“４”になり、パラメータＮＮＺを超えない。一方、係数データＡ１が“４”以上の範囲（Ａ１≧４）での累積値ＡＣＣは“５”になり、パラメータＮＮＺを超えてしまう。よって、集計回路２７は、量子化パラメータＱｆを“５”に設定する。このとき、係数データＡ１が量子化パラメータＱｆの値“５”より小さい範囲（Ａ１＜５）には、座標重要度が高い係数データＣに係る部分（網掛けされた部分）はない。よって、この例では、座標重要度の高い係数データＣが、量子化部１２での量子化処理によって、値が“０”の量子化データＱに量子化されることはない。すなわち、この例では、座標重要度の高い係数データＣは、量子化処理によって情報を失わないため、画質の低下を抑えつつ、コードサイズを小さくすることができる。

一方、仮に、除数テーブル２１および除算回路２２を設けずに、係数データＣの絶対値に基づいてヒストグラムＨＧを求めた場合には、以下に説明するように、画質が低下するおそれがある。

図１８は、係数データＣのヒストグラムＨＧを表すものである。この例において、パラメータＮＮＺが“４”である場合、集計回路２７は、量子化パラメータＱｆを“８”に設定する。すなわち、この例では、係数データＡ１が“８”以上の範囲（Ａ１≧８）での累積値ＡＣＣは“４”になり、パラメータＮＮＺを超えない。一方、係数データＡ１が“７”以上の範囲（Ａ１≧７）での累積値ＡＣＣは“６”になり、パラメータＮＮＺを超えてしまう。よって、集計回路２７は、量子化パラメータＱｆを“８”に設定する。このとき、係数データＣが量子化パラメータＱｆの値“８”より小さい範囲（Ｃ＜８）には、座標重要度が高い係数データＣが１つある。この係数データＣは、量子化処理によって、値が“０”の量子化データＱになってしまう。すなわち、この座標重要度の高い係数データＣは、量子化処理によって情報を失い、これにより、画質が低下してしまうおそれがある。

言い換えれば、この図１８の例では、係数データＣが“８”以上の範囲（Ｃ≧８）に、座標重要度が低い係数データＣが１つある。これは、図１３の例では存在しなかったものである。これにより、座標重要度の高い係数データＣが座標重要度の低い係数データＣに埋もれてしまい、座標重要度が高い係数データＣが、量子化処理によって情報を失ってしまうこととなる。

一方、量子化パラメータ生成部２０では、除数テーブル２１および除算回路２２を設け、座標重要度の低い係数データＣの絶対値を、座標重要度の高い係数データＣの除数ＤＩＶよりも大きい除数ＤＩＶで除算するようにしている。これにより、係数データＣの座標重要度の低い場合には、その係数データＣの座標重要度の高い場合に比べて、係数データＡ１が小さくなる。すなわち、図１７に示したように、座標重要度の低い係数データＣに係る部分（網掛けされていない部分）は、この除算をしない場合（図１８）に比べて、左側に位置するようになる。これにより、座標重要度の高い係数データＣに係る係数データＡ１が、座標重要度の低い係数データＣに係る係数データＡ１に埋もれるおそれを低減することができ、座標重要度の低い係数データＣが量子化パラメータＱｆに与える影響を低減することができ、画質が低下するおそれを低減することができる。

（バッファメモリ１４のメモリ容量、および伝送遅延について）
送信装置１では、量子化パラメータ生成部２０が係数データＣに基づいて量子化パラメータＱｆを生成し、量子化部１２が、その量子化パラメータＱｆを用いて、係数データＣに対する量子化処理を行うようにしている。これにより、送信装置１では、以下に比較例１と対比して説明するように、バッファメモリ１４のメモリ容量を小さくすることができるとともに、伝送遅延を小さくすることができる。

図１９は、比較例１に係る送信装置１Ｒの一構成例を表すものである。送信装置１Ｒは、量子化パラメータ生成部２０Ｒと、変換部１１Ｒとを備えている。量子化パラメータ生成部２０Ｒは、エンコーダ１３が生成した複数の処理対象範囲ＴＲの分のコードＣＯＤＥに基づいて、量子化パラメータＱｆを生成するものである。変換部１１Ｒは、モード選択信号ＳＭＯＤＥおよび係数イネーブル信号ＳＥＮを生成しないことを除き、本実施の形態に係る変換部１１と同様の機能を有するものである。その他の構成は、本実施の形態（図１）と同様である。

すなわち、本実施の形態に係る送信装置１では、量子化パラメータ生成部２０が、１つの処理対象範囲ＴＲに属する係数データＣに基づいて、量子化パラメータＱｆを生成し、量子化部１２が、その量子化パラメータＱｆを用いて、その処理対象範囲ＴＲに属する係数データＣに対する量子化処理を行うようにした。一方、本比較例１に係る送信装置１Ｒでは、量子化パラメータ生成部２０Ｒは、エンコーダ１３が生成した複数の処理対象範囲ＴＲの分のコードＣＯＤＥに基づいて、量子化パラメータＱｆを生成し、量子化部１２は、その量子化パラメータＱｆに基づいて、次の処理対象範囲ＴＲに属する係数データＣに対する量子化処理を行うようにしている。

図２０は、送信装置１Ｒの一動作例を模式的に表すものである。横軸は時間を示し、縦軸は、各処理対象範囲ＴＲのデータに基づいて量子化され符号化されたコードのコードサイズを示す。この例では、量子化パラメータ生成部２０Ｒは、過去に処理した８つの処理対象範囲ＴＲ１〜ＴＲ８の分のコードＣＯＤＥに基づいて、量子化パラメータＱｆを生成し、量子化部１２は、その量子化パラメータＱｆに基づいて、次の処理対象範囲ＴＲＮに属する係数データＣに対する量子化処理を行っている。ここで、値ＣＳＴは、伝送路の伝送容量から換算されたコードサイズであり、送信装置１Ｒが係数データＣを量子化し符号化する際の目標値となるものである。この例では、値ＣＳＴを“１０”としている。

この例では、例えば、最初の処理対象範囲ＴＲ１に対応するコードサイズは“８”であり、２番目の処理対象範囲ＴＲ２に対応するコードサイズは“７”であり、８番目の処理対象範囲ＴＲ８に対応するコードサイズは“６”である。すなわち、これらの処理対象範囲ＴＲ１，ＴＲ２，ＴＲ８では、コードサイズは、目標値（ＣＳＴ）を下回っており、伝送路の伝送容量と比較して余裕がある。一方、例えば、４番目の処理対象範囲ＴＲ４に対応するコードサイズは“１４”であり、５番目の処理対象範囲ＴＲ２に対応するコードサイズは“１２”であり、７番目の処理対象範囲ＴＲ７に対応するコードサイズは“１１”である。すなわち、これらの処理対象範囲ＴＲ４，ＴＲ５，ＴＲ７では、コードサイズは、目標値（ＣＳＴ）を上回っており、伝送路の伝送容量を超えてしまっている。

量子化パラメータ生成部２０Ｒは、これらの過去の８つの処理対象範囲ＴＲ１〜ＴＲ８の分のコードＣＯＤＥに基づいて、次の処理対象範囲ＴＲＮの処理のための量子化パラメータＱｆを求める。具体的には、量子化パラメータ生成部２０Ｒは、過去の８つの処理対象範囲ＴＲ１〜ＴＲ８におけるコードサイズの平均値が、目標値ＣＳＴより大きい場合には、量子化パラメータＱｆをやや高めに設定して、次の処理対象範囲ＴＲＮにおけるコードサイズを小さくする。また、量子化パラメータ生成部２０Ｒは、過去の８つの処理対象範囲ＴＲ１〜ＴＲ８におけるコードサイズの平均値が、目標値ＣＳＴより小さい場合には、量子化パラメータＱｆをやや低めに設定して、次の処理対象範囲ＴＲＮにおけるコードサイズを大きくする。すなわち、コードサイズは、量子化パラメータＱｆだけでなく、画像そのものによっても変化するので、コードＣＯＤＥを生成し、そのコードサイズに応じて、次の処理対象範囲ＴＲＮの量子化パラメータＱｆを調整するようにしている。このようにして、量子化パラメータ生成部２０Ｒは、複数の処理対象範囲ＴＲにおける各コードサイズの平均値が、目標値ＣＳＴに近づくように、量子化パラメータＱｆをフィードバック制御している。

このような構成において、伝送路の伝送容量を有効に利用するためには、例えば、この図２０の例において、処理対象範囲ＴＲ１に対応するコードＣＯＤＥを伝送した後に、続けて処理対象範囲ＴＲ２に対応するコードＣＯＤＥを伝送しなければならない。つまり、処理対象範囲ＴＲ１に対応するコードサイズは目標値ＣＳＴよりも小さいため、これにより余った時間を、コードサイズが大きい処理対象範囲ＴＲ４，ＴＲ５，ＴＲ７に対応するコードＣＯＤＥの伝送に用いることが望ましいからである。このため、送信装置１Ｒでは、例えば数十個の処理対象範囲ＴＲの分のコードＣＯＤＥをバッファメモリ１４に一旦記憶し、このバッファメモリ１４から、伝送路の伝送容量に応じたレートでコードＣＯＤＥを読み出すこととなる。このような場合には、バッファメモリ１４として大容量のメモリが必要になる。

図２１は、送信装置１Ｒにおいて、動画を伝送した場合のコードサイズの時間変化を表すものである。この例では、送信装置１Ｒは、タイミングｔ２１において、被写体にフラッシュの光が当たり、画像が急激に変化する動画を伝送している。これに伴い、コードサイズは、タイミングｔ２１〜ｔ２２の期間において一時的に減少し、その後のタイミングｔ２２〜ｔ２３の期間において大幅に増加している。この増加は、量子化パラメータ生成部２０Ｒが、過去の複数の処理対象範囲におけるコードサイズに基づいて、次の処理対象範囲における量子化パラメータＱｆを求めるためである。すなわち、タイミングｔ２１〜ｔ２２の期間においてコードサイズが小さくなったため、量子化パラメータ生成部２０Ｒは、タイミングｔ２２において、量子化パラメータＱｆを小さくし、その結果、コードサイズが増加している。このように、送信装置１Ｒでは、コードサイズが一時的に大幅に増加するおそれがあるため、これらを一時的に蓄えておくために、バッファメモリ１４のメモリ容量を大きくする必要がある。

また、このようにバッファメモリ１４のメモリ容量が大きくなると、バッファメモリ１４にコードＣＯＤＥが書き込まれてから読み出されるまでの時間が長くなり、これによる伝送遅延が大きくなるおそれがある。このように、伝送遅延が大きい伝送システムは、いくつかの用途では望ましくない場合がある。そのような用途としては、例えば、リアルタイム性が必要とされる伝送システムが挙げられる。具体的には、例えば、車両の後方を映すカメラを設け、その撮影した映像を見ながら運転するような用途にこのシステムを適用した場合には、伝送遅延によりリアルタイム性が失われるため、安全が害されるおそれがある。

一方、本実施の形態に係る送信装置１では、量子化パラメータ生成部２０が、１つの処理対象範囲ＴＲに属する係数データＣに基づいて量子化パラメータＱｆを生成し、量子化部１２が、その量子化パラメータＱｆを用いて、その処理対象範囲ＴＲに属する係数データＣに対する量子化処理を行う。すなわち、量子化パラメータ生成部２０は、各処理対象範囲ＴＲにおけるコードサイズが、目標値ＣＳＴに近づくように、量子化パラメータＱｆを制御する。これにより、各処理対象範囲ＴＲにおけるコードサイズはほぼ揃うので、バッファメモリ１４のメモリ容量を小さくすることができる。

図２２は、送信装置１において、動画を伝送した場合のコードサイズの時間変化を表すものである。この例でも、図２１の場合と同様に、コードサイズは、タイミングｔ２１〜ｔ２２の期間において一時的に減少する。しかしながら、その後のタイミングｔ２２以降において、図２１の場合とは異なり、コードサイズは増加していない。すなわち、量子化パラメータ生成部２０は、１つの処理対象範囲ＴＲに属する係数データＣに基づいて量子化パラメータＱｆを求め、その処理対象範囲ＴＲに属する係数データＣに対する量子化処理を行うため、タイミングｔ２１〜ｔ２２の期間におけるコードサイズが、タイミングｔ２２以降のコードサイズに影響を与えることはない。このように、送信装置１では、比較例１の場合（図２１）と異なり、コードサイズが一時的に大幅に増加するおそれを低減することができるため、バッファメモリ１４のメモリ容量を小さくすることができる。

このように、バッファメモリ１４のメモリ容量を小さくすることができるので、伝送遅延を小さくすることができる。これにより、送信装置１は、リアルタイム性が必要となるような伝送システムにも適用することができる。

［効果］
以上のように本実施の形態では、量子化パラメータ生成部が、１つの処理対象範囲に属する係数データに基づいて量子化パラメータを生成し、量子化部が、その量子化パラメータを用いて、その処理対象範囲に属する係数データに対する量子化処理を行うようにしたので、バッファメモリのメモリ容量を小さく抑えることができるとともに、伝送遅延を小さくすることができる。

本実施の形態では、１つの処理対象範囲に属する係数データに基づいてヒストグラムを生成し、そのヒストグラムと、伝送路の伝送容量に応じて設定したパラメータＮＮＺに基づいて量子化パラメータを生成したので、伝送路の伝送容量を有効に利用することができる。

本実施の形態では、除数テーブルおよび除算回路を設け、座標重要度の低い係数データＣの絶対値を、座標重要度の高い係数データＣの除数よりも大きい除数で除算するようにしたので、座標重要度の低い係数データＣが量子化パラメータＱｆに与える影響を低減することができ、画質が低下するおそれを低減することができる。

［変形例１−１］
上記実施の形態では、量子化パラメータ生成部２０は、係数データＡ１についてヒストグラムＨＧを生成したが、これに限定されるものではない。以下に、本変形例について詳細に説明する。

図２３は、本変形例に係る量子化パラメータ生成部２０Ｂの一構成例を表すものである。量子化パラメータ生成部２０Ｂは、係数変換回路２２Ｂを有している。係数変換回路２２Ｂは、除算回路２２から供給された係数データＡ１を係数データＡ１１に変換し、セレクタ２３Ａに供給するものである。係数データＡ１１のビット数は、係数データＡ１のビット数よりも少ないものである。

図２４は、係数変換回路２２Ｂにおける変換特性を表すものである。この例では、係数データＡ１は８ビットのデータであり、係数データＡ１１は６ビットのデータである。すなわち、係数変換回路２２Ｂは、８ビットの係数データＡ１を、６ビットの係数データＡ１１に変換している。

具体的には、係数変換回路２２Ｂは、０〜３１の範囲の係数データＡ１を、そのまま０〜３１の範囲の係数データＡ１１として出力する。また、係数変換回路２２Ｂは、３２〜６３の範囲の係数データＡ１を、３２〜４７の範囲の係数データＡ１１に変換する。このとき、係数変換回路２２Ｂは、２つの係数データＡ１に対して１つの係数データＡ１１の割合で変換する。同様に、係数変換回路２２Ｂは、６４〜９５の範囲の係数データＡ１を、４８〜５５の範囲の係数データＡ１１に変換する。このとき、係数変換回路２２Ｂは、４つの係数データＡ１に対して１つの係数データＡ１１の割合で変換する。また、係数変換回路２２Ｂは、９６〜１２７の範囲の係数データＡ１を、５６〜５９の範囲の係数データＡ１１に変換する。このとき、係数変換回路２２Ｂは、８つの係数データＡ１に対して１つの係数データＡ１１の割合で変換する。また、係数変換回路２２Ｂは、１２８〜１５９の範囲の係数データＡ１を、６０，６１の係数データＡ１１に変換する。このとき、係数変換回路２２Ｂは、１６個の係数データＡ１に対して１つの係数データＡ１１の割合で変換する。そして、係数変換回路２２Ｂは、１６０〜１９１の範囲の３２個の係数データＡ１を、値が６２の係数データＡ１１に変換し、１９２〜２５６の範囲の６５個の係数データＡ１を、値が６３の係数データＡ１１に変換する。このように、係数変換回路２２Ｂは、係数データＡ１をいわばランク付けし、そのランクの番号を係数データＡ１１として出力する。

本変形例に係る量子化パラメータ生成部２０Ｂでは、このように係数変換回路２２Ｂを設けたので、メモリ２８のメモリ容量を小さくすることができる。すなわち、上記実施の形態に係る量子化パラメータ生成部２０では、係数データＡ１についてのヒストグラムＨＧを生成するため、係数データＡ１のビット数（例えば８ビット）に応じたメモリ空間が必要になる。一方、本変形例に係る量子化パラメータ生成部２０Ｂでは、係数データＡ１１についてのヒストグラムＨＧを生成するため、係数データＡ１１のビット数（例えば６ビット）に応じたメモリ空間で済む。これにより、メモリ２８のメモリ容量を小さくすることができる。

また、係数変換回路２２Ｂでは、係数データＡ１の値が大きいほど、より多くの係数データＡ１を１つの係数データＡ１１に割り当てている。すなわち、例えば、係数データＡ１が０〜３１の範囲では、係数データＡ１と係数データＡ１１とを１：１の割合で割り当て、係数データＡ１が３２〜６３の範囲では、係数データＡ１と係数データＡ１１とを２：１の割合で割り当てて、係数データＡ１が６４〜９５の範囲では、係数データＡ１と係数データＡ１１とを４：１の割合で割り当てている。これにより、量子化パラメータＱｆの算出精度を維持しつつ、メモリ２８のメモリ容量を小さくすることができる。すなわち、通常のフレーム画像Ｆでは、係数データＡ１の値が低いものが多く、係数データＡ１の値が高いものは少ない。よって、係数データＡ１の値が高いものについては、より広い範囲の係数データＡ１を１つの係数データＡ１１に割り当てることにより、量子化パラメータＱｆの算出精度を維持しつつ、メモリ２８のメモリ容量を小さくすることができる。

［変形例１−２］
上記実施の形態では、量子化パラメータ生成部２０は、メモリ２８を用いて係数データＣを蓄積したが、これに限定されるものではなく、これに代えて、例えばカウンタを用いてもよい。以下に、本変形例について詳細に説明する。

図２５は、本変形例に係る量子化パラメータ生成部２０Ｃの一構成例を表すものである。量子化パラメータ生成部２０Ｃは、デコーダ３１と、６４個の論理積回路ＡＮＤ０〜ＡＮＤ６３と、６４個のカウンタＣＮＴ０〜ＣＮＴ６３と、６３個の加算回路ＡＤＤ０〜ＡＤＤ６２と、判定回路３２と、制御回路３３とを有している。

デコーダ３１は、係数変換回路２２Ｂから供給される係数データＡ１１に基づいて、６４ビットのコードＣＤ（ビットＣＤ［６３：０］）を生成するものである。係数データＡ１１は、この例では、変形例１−１に示したように、６ビットのデータであり、０〜６３の範囲の値を示すものである。デコーダ３１は、係数データＡ１１に基づいて、コードＣＤの各ビットＣＤ［６３：０］のうち、その係数データＡ１１が示す値に対応するビットを“１”とし、その他の全てのビットを“０”とすることにより、コードＣＤを生成する。具体的には、例えば、係数データＡ１１が“０”である場合には、“００００・・・０００００１”のコードＣＤを生成し、係数データＡ１１が“１”である場合には、“００００・・・００００１０”のコードＣＤを生成し、係数データＡ１１が“２”である場合には、“００００・・・０００１００”のコードＣＤを生成する。

論理積回路ＡＮＤ０〜ＡＮＤ６３は、２つの入力端子に入力された信号の論理積を求める回路である。この論理積回路ＡＮＤ０〜ＡＮＤ６３は、コードＣＤの各ビットＣＤ［６３：０］にそれぞれ対応して設けられている。具体的には、例えば、論理積回路ＡＮＤ０の入力端子の一方には、コードＣＤの“０”番目のビットＣＤ［０］が入力され、他方には係数イネーブル信号ＳＥＮが入力される。また、例えば、論理積回路ＡＮＤ１の入力端子の一方には、コードＣＤの“１”番目のビットＣＤ［１］が入力され、他方には係数イネーブル信号ＳＥＮが入力される。

カウンタＣＮＴ０〜ＣＮＴ６３は、入力されたパルスの数を数えるカウンタ回路である。このカウンタＣＮＴ０〜ＣＮＴ６３は、論理積回路ＡＮＤ０〜ＡＮＤ６３にそれぞれ対応して設けられている。具体的には、例えば、カウンタＣＮＴ０の入力端子は、論理積回路ＡＮＤ０の出力端子に接続され、カウンタＣＮＴ１の入力端子は、論理積回路ＡＮＤ１の出力端子に接続されている。また、カウンタＣＮＴ０〜ＣＮＴ６３は、制御回路３３から供給されるリセット信号ＳＲＳＴ（後述）により、カウント値がリセットされるようになっている。

加算回路ＡＤＤ０〜ＡＤＤ６２は、２つの入力端子に入力された値の和を求める回路である。この加算回路ＡＤＤ０〜ＡＤＤ６２は、カウンタＣＮＴ０〜ＣＮＴ６２に対応して設けられている。具体的には、例えば、加算回路ＡＤＤ６２の入力端子の一方は、カウンタＣＮＴ６３の出力端子に接続され、他方は、カウンタＣＮＴ６２の出力端子に接続されている。また、例えば、加算回路ＡＤＤ６１の入力端子の一方は、加算回路ＡＤＤ６２の出力端子に接続され、他方は、カウンタＣＮＴ６１の出力端子に接続されている。また、例えば、加算回路ＡＤＤ０の入力端子の一方は、加算回路ＡＤＤ１の出力端子に接続され、他方は、カウンタＣＮＴ０の出力端子に接続されている。

判定回路３２は、加算回路ＡＤＤ０〜ＡＤＤ６２の出力信号、およびカウンタＣＮＴ６３の出力信号に基づいて、量子化パラメータＱｆを求めるものである。判定回路３２の判定動作は、制御回路３３から供給される制御信号ＳＪ（後述）に基づいて制御されるようになっている。

制御回路３３は、カウンタＣＮＴ０〜ＣＮＴ６３、および判定回路３２の動作を制御するものである。制御回路３３は、モード選択信号ＳＭＯＤＥに基づいて、リセット信号ＳＲＳＴおよび制御信号ＳＪを生成する。具体的には、制御回路３３は、動作モードが蓄積モードＭ１になる直前に、リセット信号ＳＲＳＴを介して、カウンタＣＮＴ０〜ＣＮＴ６３のカウント値をリセットする。また、制御回路３３は、動作モードが集計モードＭ１に変化した後に、制御信号ＳＪを介して、判定回路３２を動作させ、判定回路３２は量子化パラメータＱｆを求める。

この構成により、量子化パラメータ生成部２０Ｃは、上記実施の形態に係る量子化パラメータ生成部２０と同様に、係数データＡ１に基づいてヒストグラムＨＧを生成し、そのヒストグラムＨＧに基づいて量子化パラメータＱｆを生成する。すなわち、まず、デコーダ３１に係数データＡ１が入力されると、コードＣＤのビットＣＤ［６３：０］のうちの、その係数データＡ１に対応したビットのみが“１”となる。そして、カウンタＣＮＴ０〜ＣＮＴ６３のうち、そのビットに係るカウンタのみがカウント値をカウントアップする。この動作を続けることにより、カウンタＣＮＴ０〜ＣＮＴ６３はヒストグラムＨＧにおける各度数を保持する。そして、加算回路ＡＤＤ０〜ＡＤＤ６２は、各カウンタＣＮＴ０〜ＣＮＴ６３におけるカウント値（度数）を、ＭＳＢ側から順に加算して、累積値ＡＣＣをそれぞれ求める。具体的には、例えば、加算回路ＡＤＤ６２の出力値は、係数データＡ１１が“６２”以上の範囲（Ａ１１≧６２）での累積値ＡＣＣを示し、加算回路ＡＤＤ６１の出力値は、係数データＡ１１が“６１”以上の範囲（Ａ１１≧６１）での累積値ＡＣＣを示す。そして、判定回路３２は、上記実施の形態に係る集計回路２７と同様に、各累積値ＡＣＣとパラメータＮＮＺとを比較することにより、量子化パラメータＱｆを求めることができる。

［変形例１−３］
上記変形例１−２では、加算回路ＡＤＤ０〜ＡＤＤ６２を設けたが、これに限定されるものではなく、加算回路ＡＤＤ０〜ＡＤＤ６２を設けなくてもよい。以下に、本変形例について詳細に説明する。

図２６は、本変形例に係る量子化パラメータ生成部２０Ｄの一構成例を表すものである。量子化パラメータ生成部２０Ｄは、コード生成回路４１を有するものである。すなわち、量子化パラメータ生成部２０Ｄは、変形例１−２に係る量子化パラメータ生成部２０Ｃ（図２５）において、デコーダ３１の代わりにコード生成回路４１を設けるとともに、加算回路ＡＤＤ０〜ＡＤＤ６２を省いたものである。

コード生成回路４１は、係数変換回路２２Ｂから供給される係数データＡ１１に基づいて、６４ビットのコードＣＣ（ビットＣＣ［６３：０］）を生成するものである。

図２７は、コード生成回路４１の動作を表すものである。コード生成回路４１は、例えば、係数データＡ１１が“０”である場合には、“００００・・・０００００１”のコードＣＣを生成し、係数データＡ１１が“１”である場合には、“００００・・・００００１１”のコードＣＣを生成し、係数データＡ１１が“２”である場合には、“００００・・・０００１１１”のコードＣＣを生成する。このように、コード生成回路４１は、係数データＡ１１の値に“１”を足した値の数だけ、ＬＳＢ側（ＣＣ［０］側）から“１”を並べるとともに、その他は全て“０”にすることにより、コードＣＣを生成する。

量子化パラメータ生成部２０Ｄでは、このようなコード生成回路４１を設けることにより、カウンタＣＮＴ０〜ＣＮＴ６３が、ヒストグラムＨＧそのものではなく、そのヒストグラムＨＧにおける各累積値ＡＣＣを生成するようにしている。すなわち、例えば、カウンタＣＮＴ６２の出力値は、係数データＡ１１が“６２”以上の範囲（Ａ１１≧６２）での累積値ＡＣＣを示し、カウンタＣＮＴ６１の出力値は、係数データＡ１１が“６１”以上の範囲（Ａ１１≧６１）での累積値ＡＣＣを示す。そして、判定回路３２は、各累積値ＡＣＣとパラメータＮＮＺとを比較することにより、量子化パラメータＱｆを求めることができる。このように構成することにより、データの蓄積をしながら累積値ＡＣＣを求めることができるため、量子化パラメータＱｆを算出する際の処理時間を短くすることができる。

［変形例１−４］
上記実施の形態では、送信装置１は、データ信号ＤＡＴＡ［１：０］、クロック信号ＣＬＫ２、フラグ信号ＦＲＡＧにより、データを受信装置９に伝送したが、これに限定されるものではなく、これに代えて、例えば、エンベデッドクロック方式により、１対の差動信号で送信するようにしてもよい。

［変形例１−５］
上記実施の形態では、送信装置１は、１つの量子化パラメータ生成部２０が量子化パラメータＱｆを生成したが、これに限定されるものではなく、これに代えて、例えば、図２８に示す送信装置１Ｆのように、複数（この例では３つ）の量子化パラメータ生成部５１〜５３を設け、これらを処理対象範囲ＴＲごとに切り換えて動作させてもよい。送信装置１Ｆは、インターリーブ制御部５０と、３つの量子化パラメータ生成部５１〜５３と、セレクタ５４とを有している。インターリーブ制御部５０は、３つの量子化パラメータ生成部５１〜５３が処理対象範囲ＴＲごとに切り換えて動作するように、モード選択信号ＳＭＯＤＥ１〜ＳＭＯＤＥ３、および係数イネーブル信号ＳＥＮを介して量子化パラメータ生成部５１〜５３を制御するものである。また、このインターリーブ制御部５０は、量子化パラメータ生成部５１〜５３の切換動作に同期して、制御信号ＳＥＬを介してセレクタ５４の動作を制御する機能をも有している。量子化パラメータ生成部５１〜５３のそれぞれは、上記実施の形態に係る量子化パラメータ２０と同様のものであり、互いに異なる処理対象範囲ＴＲにおける係数データＣに基づいて、量子化パラメータＱｆ１〜Ｑｆ３をそれぞれ生成するようになっている。セレクタ５４は、制御信号ＳＥＬに基づいて、量子化パラメータＱｆ１〜Ｑｆ３のうちの１つを選択して、量子化パラメータＱｆとして出力するものである。このように構成することにより、例えば、量子化パラメータ生成部５１〜５３のそれぞれが量子化パラメータＱｆ１〜Ｑｆ３を求めるのに時間がかかる場合でも、スムースに動作させることができる。

［変形例１−６］
上記実施の形態では、変換部１１は、離散ウェーブレット変換を行うものとしたが、これに限定されるものではなく、これに代えて、例えば、離散コサイン変換（Discrete Cosine Transform）などの他の変換を行うようにしてもよい。離散コサイン変換を行う場合も、係数データＣには、係数重要度だけでなく座標重要度が存在する。

図２９は、離散コサイン変換を行う場合における、係数データＣの重要度の、係数座標依存性を表すものである。この場合でも、離散ウェーブレット変換の場合（図３）と同様に、座標ｘおよび座標ｙが小さいほど、係数データＣの重要度が高くなる。

よって、本変形例でも、量子化部１２やエンコーダ１３が、座標重要度などを考慮して画像を圧縮することにより、画質の低下を抑えつつ、エンコーダ１３が符号化した後のコードサイズを小さくすることができる。

［変形例１−７］
上記実施の形態では、処理対象範囲ＴＲを、例えば所定数のラインの範囲としたが、これに限定されるものではなく、これに代えて、例えば、１または複数のフレーム画像Ｆに対応する範囲としてもよい。

＜２．第２の実施の形態＞
次に、第２の実施の形態に係る伝送システム２００について説明する。本実施の形態は、エンコーダにおいて、量子化データＱを符号化する際の順序を工夫したものである。なお、上記第１の実施の形態に係る伝送システム１００と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図３０は、伝送システム２００の一構成例を表すものである。伝送システム２００は、エンコーダ６３を有する送信装置２を備えている。エンコーダ６３は、ランダムな順序で量子化データＱを符号化するものである。エンコーダ６３は、スキャン部６４と、符号化部６５とを有している。スキャン部６４は、量子化データＱを符号化する順序を符号化部６５に対して指示するものである。符号化部６５は、スキャン部６４からの指示に応じた順序で、量子化データＱを符号化するものである。

エンコーダ６３は、量子化データＱを符号化する際、上記第１の実施の形態に係るエンコーダ１３と同様に、座標重要度（図３）が高い係数データＣに係る量子化データＱから順に、符号化する。具体的には、図２Ｃ，３に示したように、エンコーダ１３は、まず最初に“３ＬＬ”成分に対応する量子化データＱを符号化し、次に“３ＨＬ”成分および“３ＬＨ”成分に対応する量子化データＱを符号化する。そして、次に“３ＨＨ”成分、“２ＨＬ”成分、および“２ＬＨ”成分に対応する量子化データＱを符号化し、次に“２ＨＨ”成分、“１ＨＬ”成分、および“１ＬＨ”成分に対応する量子化データＱを符号化し、最後に“１ＨＨ”成分に対応する量子化データＱを符号化する。その際、エンコーダ６３は、各成分（サブバンド）において、ランダムな順序で量子化データＱを符号化するようになっている。具体的には、エンコーダ６３のスキャン部６４は、例えば、線形合同法を用いて疑似乱数列を生成し、その疑似乱数列に基づいて符号化順序を決定している。

図３１は、エンコーダ６３における符号化順序の一例を表すものである。この例では、説明の便宜上、４×４の係数座標で示している。図３１において、番号は、量子化データＱを符号化する順番を示している。このように、各成分において、ランダムな順序で量子化データＱを符号化している。

エンコーダ６３のスキャン部６４は、線形合同法を用いて疑似乱数列を生成し、その疑似乱数列に基づいて符号化順序を決定している。これにより、スキャン部６４は、規則性の低い順序で、全係数座標を１回ずつ走査することができる。

エンコーダ６３は、このようにいわゆるランダムスキャンを行うことにより、量子化データＱを符号化している。これにより、以下に比較例２と対比して説明するように、仮に、ある成分（サブバンド）に係る全てのコードＣＯＤＥを受信装置９に伝送できなかった場合でも、画質の低下を抑えることができる。

図３２は、比較例２に係るエンコーダ６３Ｒにおける符号化順序の一例を表すものである。この例では、エンコーダ６３Ｒは、いわゆるラスタースキャンを行うことにより、係数座標の左上から順に量子化データＱを符号化している。この場合、例えば、この成分（サブバンド）に係る１６個のコードＣＯＤＥのうちの全部が受信装置９に伝送できなかった場合には、画質が低下するおそれがある。すなわち、１６個のコードＣＯＤＥのうちの半分しか受信装置９に伝送できなかった場合には、図３２に示した、網掛けされた部分のコードＣＯＤＥが欠落してしまう。よって、例えば、再生された画像のうちの上半分は画質が高い一方、下半分は画質が低くなる。このような場合には、画像の下半分に画質の低下が集中して生じるとともに、高画質部分と低画質部分との境目が目立つため、観察者は、画質が悪いと感じるおそれがある。

一方、本実施の形態に係るエンコーダ６３は、ランダムスキャンを行うことにより、量子化データＱを符号化したので、仮に、図３１に示したように、網掛けされた部分のコードＣＯＤＥが欠落しても、画質の低下する部分が画像内で分散するため、観察者は、画質が悪いと感じるおそれを低減することができる。

以上のように本実施の形態では、各成分（サブバンド）において、ランダムな順序で量子化データを符号化するようにしたので、全てのコードを伝送することができなかった場合でも、画質の低下を抑えることができる。

［変形例２−１］
上記実施の形態では、スキャン部６４は、線形合同法を用いて疑似乱数列を生成し、その疑似乱数列に基づいて符号化順序を決定したが、これに限定されるものではなく、これに代えて、例えば、乱数表に基づいて符号化順序を決定してもよい。

＜３．適用例＞
次に、上記実施の形態および変形例で説明した伝送システムの適用例について説明する。

図３３は、上記実施の形態等の伝送システムの第１の適用例を表すものである。この例では、カメラ５から供給された動画の画像信号に基づいて、送信装置１０の変換部１１、量子化部１２、およびエンコーダ１３が画像圧縮を行い、パラレル／シリアル変換部１９が圧縮コードをエンベデッドクロック方式により１対の差動信号により送信する。そして、受信装置９０のシリアル／パラレル変換部９９がこの差動信号を受信し、受信装置９０のデコーダ９２、逆量子化部９５、および逆変換部９６が画像信号を再生し、再生された画像信号に基づいて画像表示装置６が動画を表示する。

図３４は、上記実施の形態等の伝送システムの第２の適用例を表すものである。この例では、カメラ５Ａから供給された動画の画像信号に基づいて、送信装置１０Ａの変換部１１、量子化部１２、およびエンコーダ１３が画像圧縮を行い、パケット処理部１８が、圧縮コードをパケット化する。そのパケット処理の際、送信装置１０Ａのパケット処理部１８は、カメラ５ＡのカメラＩＤ（識別番号）をパケットに付与する。そして、パラレル／シリアル変換部１９が一連のパケットをエンベデッドクロック方式により１対の差動信号により送信する。同様に、カメラ５Ｂから供給された動画の画像信号に基づいて、送信装置１０Ｂの変換部１１、量子化部１２、およびエンコーダ１３が画像圧縮を行い、パケット処理部１８が、圧縮コードをパケット化する。そのパケット処理の際、送信装置１０Ｂのパケット処理部１８は、カメラ５ＢのカメラＩＤをパケットに付与する。そして、パラレル／シリアル変換部１９が一連のパケットをエンベデッドクロック方式により１対の差動信号により送信する。多重化装置８は、送信装置１０Ａ，１０Ｂから供給された２組の差動信号を多重化して、１対の差動信号として送信する。

そして、受信装置８０のシリアル／パラレル変換部９９がこの差動信号を受信し、分離部８１が、パケットに付与されたカメラＩＤに基づいてパケットを分離し、カメラ５Ａに係るパケットをアンパケット処理部８２Ａに供給するとともに、カメラ５Ｂに係るパケットをアンパケット処理部８２Ｂに供給する。アンパケット処理部８２Ａは、供給されたパケットをアンパケット化し、デコーダ９２Ａ、逆量子化部９５Ａ、および逆変換部９６Ａが画像信号を再生し、再生された画像信号に基づいて画像表示装置６が動画を表示する。また、アンパケット処理部８２Ｂは、供給されたパケットをアンパケット化し、デコーダ９２Ｂ、逆量子化部９５Ｂ、および逆変換部９６Ｂが画像信号を再生し、再生された画像信号に基づいて解析装置７が動画を解析する。

以上、いくつかの実施の形態および変形例、ならびにそれらの適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記の各実施の形態等では、変換部１１は、離散ウェーブレット変換や、離散コサイン変換を行うものとしたが、これに限定されるものではなく、その他の様々な変換方法を用いることが可能である。また、エンコーダ１３は、量子化データＱをハフマン符号化によりエンコードしたが、これに限定されるものではなく、その他の様々な符号化方法を用いることが可能である。

また、例えば、上記の各実施の形態等では、量子化パラメータ生成部２０は、係数データＣなどに基づいて量子化パラメータＱｆを生成する機能をハードウェアにより実現したが、これに限定されるものではなく、これに代えて、例えばマイクロコントローラなどを用いて、ソフトウェアにより実現するように構成してもよい。

また、例えば、上記の第１の実施の形態では、メモリ２８を用いてヒストグラムＨＧを生成したが、これに限定するものではなく、これに代えて、例えば、ヒストグラムＨＧそのものではなく、そのヒストグラムＨＧにおける上位側からの各累積値ＡＣＣを生成するようにしてもよい。

なお、本技術は以下のような構成とすることができる。

（１）複数の画素データを複数の係数データに変換する変換部と、
所定数の前記係数データに基づいて量子化パラメータを求め、前記所定数の係数データを前記量子化パラメータにより量子化する量子化部と
を備えた画像圧縮回路。

（２）前記量子化部は、前記所定数の係数データに基づいてヒストグラムを求め、そのヒストグラムに基づいて前記量子化パラメータを求める
前記（１）に記載の画像圧縮回路。

（３）前記量子化部は、前記ヒストグラムにおける係数データの大きい側から小さい側に向かって度数を順次加算して得られる累積値が所定のしきい値を超えないような係数データの最大範囲を求め、その最大範囲における係数データの最小値を前記量子化パラメータとする
前記（２）に記載の画像圧縮回路。

（４）前記変換部は、各係数データに対応する係数座標をも生成し、
前記量子化部は、各係数データを、その係数データに対応する係数座標に基づいて補正し、その補正された係数データに基づいて前記ヒストグラムを求める
前記（２）または（３）に記載の画像圧縮回路。

（５）前記ヒストグラムは、所定の範囲の係数データごとの度数を表すものであり、
前記所定の範囲は、係数データの値に応じて変化する
前記（２）から（４）のいずれかに記載の画像圧縮回路。

（６）前記ヒストグラムは、所定の範囲の係数データごとの度数を表すものであり、
前記所定の範囲は、係数データの値によらず一定である
前記（２）から（４）のいずれかに記載の画像圧縮回路。

（７）前記量子化部は、各係数データに基づいてアドレスが指定されるメモリを有し、指定されたアドレスに記憶された値をインクリメントすることにより、前記ヒストグラムを生成する
前記（２）から（６）のいずれかに記載の画像圧縮回路。

（８）前記量子化部は、各係数データに対応する複数のカウンタを有し、各係数データに基づいて、その係数データに対応するカウンタをカウントアップすることにより、前記ヒストグラムを作成する
前記（２）から（６）のいずれかに記載の画像圧縮回路。

（９）前記量子化部は、前記所定数の各係数データに基づいて、係数データが大きい側からの累積ヒストグラムを求め、その累積ヒストグラムに基づいて前記量子化パラメータを求める
前記（１）に記載の画像圧縮回路。

（１０）前記量子化部は、前記累積ヒストグラムにおける度数が所定のしきい値を超えないような係数データの最小値を前記量子化パラメータとする
前記（９）に記載の画像圧縮回路。

（１１）前記量子化部は、各係数データに対応する複数のカウンタを有し、各係数データに基づいて、前記複数のカウンタのうちの、その係数データに応じた数のカウンタをカウントアップすることにより、前記累積ヒストグラムを作成する
前記（９）または（１０）に記載の画像圧縮回路。

（１２）前記量子化部は、前記量子化パラメータを求めるパラメータ生成部を複数有し、
複数の前記パラメータ生成部のうちの前記量子化パラメータを求めるパラメータ生成部が、前記所定数の係数データごとに切り換わる
前記（１）から（１１）のいずれかに記載の画像圧縮回路。

（１３）前記変換部は、離散ウェーブレット変換を行う
前記（１）から（１２）のいずれかに記載の画像圧縮回路。

（１４）量子化された前記複数の係数データを符号化する符号化部を備え、
前記変換部は、各係数データに対応する係数座標をも生成し、
前記符号化部は、量子化された前記複数の係数データのうち、前記係数座標が所定の領域内にある係数データをランダムな順序で符号化する
前記（１３）に記載の画像圧縮回路。

（１５）前記符号化部は、線形合同法を用いて疑似乱数列を生成し、その疑似乱数列に基づく順序で係数データを符号化する
前記（１４）に記載の画像圧縮回路。

（１６）前記変換部は、離散コサイン変換を行う
前記（１）から（１２）のいずれかに記載の画像圧縮回路。

（１７）複数の画素データを複数の係数データに変換し、
所定数の前記係数データに基づいて量子化パラメータを求め、前記所定数の係数データを前記量子化パラメータにより量子化する
画像圧縮方法。

（１８）送信装置と、
受信装置と
を備え、
前記送信装置は、
複数の画素データを複数の係数データに変換する変換部と、
所定数の前記係数データに基づいて量子化パラメータを求め、前記所定数の係数データを前記量子化パラメータにより量子化する量子化部と
を有する
伝送システム。

１，１Ｆ，２，１０，１０Ａ，１０Ｂ…送信装置、５…カメラ、６…画像表示装置、７…解析装置、８…多重化装置、９，８０，９０…受信装置、１１…変換部、１２…量子化部、１３，６３…エンコーダ、１４…バッファメモリ、１５…フォーマットアナライザ、１６…ヘッダエンコーダ、１７…ＭＵＸ（マルチプレクサ）、１８…パケット処理部、１９…パラレル／シリアル変換部、２０，２０Ｂ，２０Ｃ，２０Ｄ，５１〜５３…量子化パラメータ生成部、２１…除数テーブル、２２…除算回路、２２Ｂ…係数変換回路、２３Ａ〜２３Ｃ…セレクタ、２４，２５…遅延回路、２６…加算回路、２７…集計回路、２８…メモリ、３１…デコーダ、３２…判定回路、３３…制御回路、４１…コード生成回路、５０…インターリーブ制御部、５４…セレクタ、６４…スキャン部、６５…符号化部、８１…分離部、８２Ａ，８２Ｂ…アンパケット処理部、９１…ＤＥＭＵＸ（デマルチプレクサ）、９２，９２Ａ，９２Ｂ…デコーダ、９３，…ヘッダデコーダ、９４…タイミング信号発生部、９５，９５Ａ，９５Ｂ…逆量子化部、９６，９６Ａ，９６Ｂ…逆変換部、９７…バッファメモリ、９９…シリアル／パラレル変換部、１００，２００…伝送システム、ＡＣＣ…累積値、ＡＤＤ０〜ＡＤＤ６２…加算回路、ＡＤＤＲ…読出アドレス、ＡＤＤＷ…書込アドレス、ＡＮＤ０〜ＡＮＤ６３…論理積回路、Ａ１，Ａ１１，Ｃ…係数データ、Ａ２，Ｄ１，Ｄ２…データ、ＣＣ，ＣＤ…コード、ＣＬＫ，ＣＬＫ２…クロック信号、ＣＮＴ０〜ＣＮＴ６３…カウンタ、ＣＯＤＥ…コード、Ｄ…係数座標、ＤＡＴＡＲ…読出データ、ＤＡＴＡＷ…書込データ、ＤＡＴＡ［１］，ＤＡＴＡ［０］…データ信号、ＤＥ，ＤＥ２…データイネーブル信号、ＤＩＶ…除数、ＤＳ…係数データセット、ＥＮＷ…書込イネーブル、ＦＲＡＧ…フラグ信号、Ｆ１，Ｆ２…フラグ、ＨＩ，ＨＩ２…ヘッダ御情報、ＨＳ，ＨＳ２…水平同期信号、ＮＮＺ…パラメータ、Ｐ１…ヘッダ部分、Ｐ２…コード部分、Ｐ３…ヌル部分、Ｑ…量子化データ、Ｑｆ…量子化パラメータ、ＳＣ，ＳＣ２…係数信号、ＳＤ，ＳＤ２…座標信号、ＳＥＮ…係数イネーブル信号、ＳＩＧ…送信信号、ＳＪ…制御信号、ＳＭＯＤＥ…モード選択信号、ＳＰ，ＳＰ２…パラメータ信号、ＳＱ，ＳＱ２…量子化データ信号、ＳＲＳＴ…リセット信号、ＴＲ…処理対象範囲ＴＲ、ＶＳ，ＶＳ２…垂直同期信号、ＹＣ，ＹＣ２…画素信号。

Claims (18)

1. 複数の画素データを複数の係数データに変換する変換部と、
   所定数の前記係数データに基づいて量子化パラメータを求め、前記所定数の係数データを前記量子化パラメータにより量子化する量子化部と
   を備えた画像圧縮回路。
2. 前記量子化部は、前記所定数の係数データに基づいてヒストグラムを求め、そのヒストグラムに基づいて前記量子化パラメータを求める
   請求項１に記載の画像圧縮回路。
3. 前記量子化部は、前記ヒストグラムにおける係数データの大きい側から小さい側に向かって度数を順次加算して得られる累積値が所定のしきい値を超えないような係数データの最大範囲を求め、その最大範囲における係数データの最小値を前記量子化パラメータとする
   請求項２に記載の画像圧縮回路。
4. 前記変換部は、各係数データに対応する係数座標をも生成し、
   前記量子化部は、各係数データを、その係数データに対応する係数座標に基づいて補正し、その補正された係数データに基づいて前記ヒストグラムを求める
   請求項２に記載の画像圧縮回路。
5. 前記ヒストグラムは、所定の範囲の係数データごとの度数を表すものであり、
   前記所定の範囲は、係数データの値に応じて変化する
   請求項２に記載の画像圧縮回路。
6. 前記ヒストグラムは、所定の範囲の係数データごとの度数を表すものであり、
   前記所定の範囲は、係数データの値によらず一定である
   請求項２に記載の画像圧縮回路。
7. 前記量子化部は、各係数データに基づいてアドレスが指定されるメモリを有し、指定されたアドレスに記憶された値をインクリメントすることにより、前記ヒストグラムを生成する
   請求項２に記載の画像圧縮回路。
8. 前記量子化部は、各係数データに対応する複数のカウンタを有し、各係数データに基づいて、その係数データに対応するカウンタをカウントアップすることにより、前記ヒストグラムを作成する
   請求項２に記載の画像圧縮回路。
9. 前記量子化部は、前記所定数の各係数データに基づいて、係数データが大きい側からの累積ヒストグラムを求め、その累積ヒストグラムに基づいて前記量子化パラメータを求める
   請求項１に記載の画像圧縮回路。
10. 前記量子化部は、前記累積ヒストグラムにおける度数が所定のしきい値を超えないような係数データの最小値を前記量子化パラメータとする
    請求項９に記載の画像圧縮回路。
11. 前記量子化部は、各係数データに対応する複数のカウンタを有し、各係数データに基づいて、前記複数のカウンタのうちの、その係数データに応じた数のカウンタをカウントアップすることにより、前記累積ヒストグラムを作成する
    請求項９に記載の画像圧縮回路。
12. 前記量子化部は、前記量子化パラメータを求めるパラメータ生成部を複数有し、
    複数の前記パラメータ生成部のうちの前記量子化パラメータを求めるパラメータ生成部が、前記所定数の係数データごとに切り換わる
    請求項１に記載の画像圧縮回路。
13. 前記変換部は、離散ウェーブレット変換を行う
    請求項１に記載の画像圧縮回路。
14. 量子化された前記複数の係数データを符号化する符号化部を備え、
    前記変換部は、各係数データに対応する係数座標をも生成し、
    前記符号化部は、量子化された前記複数の係数データのうち、前記係数座標が所定の領域内にある係数データをランダムな順序で符号化する
    請求項１３に記載の画像圧縮回路。
15. 前記符号化部は、線形合同法を用いて疑似乱数列を生成し、その疑似乱数列に基づく順序で係数データを符号化する
    請求項１４に記載の画像圧縮回路。
16. 前記変換部は、離散コサイン変換を行う
    請求項１に記載の画像圧縮回路。
17. 複数の画素データを複数の係数データに変換し、
    所定数の前記係数データに基づいて量子化パラメータを求め、前記所定数の係数データを前記量子化パラメータにより量子化する
    画像圧縮方法。
18. 送信装置と、
    受信装置と
    を備え、
    前記送信装置は、
    複数の画素データを複数の係数データに変換する変換部と、
    所定数の前記係数データに基づいて量子化パラメータを求め、前記所定数の係数データを前記量子化パラメータにより量子化する量子化部と
    を有する
    伝送システム。

Images