JP2014524228A - 共通ａｃバスを用いた容量結合型セルバランサ - Google Patents

Abstract

本発明は共通ＡＣバスを用いた容量結合型セルバランサに関する。当該セルバランサは、Ｎ個のセットからなるセルのそれぞれを接続するハーフブリッジ、またはフルブリッジを含み、セルのそれぞれはフローティング状態、または直列に接続される。各ハーフブリッジ、または各フルブリッジの中間点はカップリングキャパシタを介して１つの共通ＡＣバスと結合されている。

Description

（参考文献）
１．“Pascual”，“自動バッテリー均一化のためのスイッチトキャパシタシステム”，米国特許第５７１０５０４号，１９９８年１月２０日
２．“Schmidt”，“複数の直列接続されたエネルギー畜圧器またはエネルギー変換器間の充電交換装置”，米国特許第５８１４９７０号，１９９８年９月
３．“Lundquist”，“マルチセルバッテリーの電圧均一化促進のためのシステムおよび方法”，米国特許第６６２４６１２号，２００３年９月
４．“Marten” ，“充電均一化システム”，米国特許第６５１８７２５号，２００３年２月１１日
５．“Castelaz” ，“バッテリーパック内の電荷均一化のシステムおよび方法”，米国特許第６６２４６１２号，２０１０年９月
６．“Patel” ，“セル均一化回路”，米国特許第７０６１２０７号，２００６年２月１１日

直列に積層されたバッテリー、またはスーパーキャパシタを能動的に均一化（balancing）するのに多くの手法が用いられる。これらの手法のうち、通常スイッチトキャパシタ均一化（switched capacitor balancing）と呼ばれる下位のグループがある。スイッチトキャパシタ型の均一化を用いる２つの手法がよく知られており、最初の手法はPascual（参考文献１）、Schmidt（参考文献２）、Lundquist（参考文献３）等で使われる。この手法は、基本的に一連のスイッチを用いる２つの隣り合ったセルに、排他的に接続されるキャパシタを有するものである。電荷は一方のセルから隣り合ったセルへとキャパシタ経由で移し替えられる。このシステムの問題は、もし互いに１つ以上のセルで分けられた高ＳＯＣ（Stete Of Charge、充電状態）のセルから低ＳＯＣのセルへと電荷が移動しなければならない場合、それらの間にある全てのセルを経由して電荷が移し替えられなければならないことである。このことは、電荷は高ＳＯＣのセルと低ＳＯＣのセルの間の全てのセルスイッチとキャパシタとを通って移動しなければならないことを意味する。電流が１つのセルから隣接するセルへと流れるには、それらの間に電位差がなければならない。もし、この電流が多数のセルを通って流れる必要がある場合、この電位差は電流が経由して流れなければならないセルの数に応じて拡大することになる。例えば、１Aの電流を流すのに２つのセル間で１００ｍVが必要な場合であって、１Aの電流が積み重なって離れている１０のセルを流れる場合、それぞれのセル間で１００ｍVの電圧降下が必要になり、１０セルの合計では１Vの電圧降下となる。従って均一化の実行中に、理想的ではないセル間の電圧勾配が生じることになる。この電圧勾配は、高ＳＯＣのセルと低ＳＯＣの間に生じ、理想的でないこれらの２つのセル間の全てのセルを事実上、不均一化（unbalancing）する。電圧勾配は、広い間隔の空いたセル間に流れる均一化のための電流の量をかなり減らすことになる。加えて、毎回、ひとつのセルから隣り合ったセルにエネルギーが移し替えられる度に、いくらかのエネルギー損失があり、相互接続されている全セルを通じての電荷の移し替えはエネルギー損失を増加させる。しかし、このシステムの利点はスイッチがセルの電圧だけに影響され、それらのスイッチの間にあるセルの電圧によって切り替えられること（switching）である。

スイッチトキャパシタ型の均一化の第２の手法は、これらの制約のいくつかに対処しようとするものであり、Marten（参考文献４）、Castelaz（参考文献５）等で使われている。この手法は、基本的に１つのキャパシタを一連のスイッチを用いていずれのセルにも接続可能としたものである。例えば、キャパシタを最初に高ＳＯＣのセルに接続でき、その後、直接低ＳＯＣのセルに接続可能である。このシステムの不都合な点は、スイッチはバッテリーパックの最大の電圧に影響されることである。加えて、このシステムは、スイッチ間の概して高い電圧で高いスイッチ損失を生じることになる。例えば、トップ（top）のセルとボトム（bottom）のセルの均一化を図る場合、それらの間のスイッチはバッテリーパックの最大の電圧で切り替え（switching）られる。もし、キャパシタが全てのキャパシタと周期的に接続されるならば、均一化の割合は、最初のスイッチトキャパシタ型の手法よりも、かなり低いものとなる（セルの数をｎとすると、１／ｎのオーダーであり、最初の手法よりも低い）。均一化の速度は、どのセルがキャパシタに接続されるべきかについてインテリジェントな判定（intelligent decisions）をすることでかなり向上するが、セルの電圧の監視および演算能力が必要とされる。

本発明は、フローティング（floating）、または直列に接続されたＮ個のセットからなるセルのそれぞれと接続されたハーフブリッジ、またはフルブリッジを含む。各ハーフブリッジ、または各フルブリッジの中間点はカップリングキャパシタ（coupling capacitors）を介して１つの共通ＡＣバスと結合されている。

ハーフブリッジは、中間点から共通ＡＣバスの第１のレールにかけてカップリングキャパシタを含み、それぞれのセルの負極端子（negative terminal）から共通ＡＣバスの第２のレールにかけて接続される帰還キャパシタ（return capacitor）を必要とする。各セルに接続された各ハーフブリッジの全てのハイ側（high side）のスイッチは、共通のハイ側制御信号によって同期してオン状態、およびオフ状態にスイッチングされなくてはならない。各セルに接続された各ハーフブリッジの全てのロー側（low side）のスイッチは、共通のロー側制御信号によって同期してオン状態、およびオフ状態にスイッチングされなくてはならない。ハイ側およびロー側制御信号は、おおよそ５０％のデューティーサイクルで、互いに逆位相でなくてはならない。

フルブリッジは、２つのカップリングキャパシタを介して共通ＡＣバスの２つのレールに接続される２つの中間点を有する。各フルブリッジの第１の区間の全てのハイ側のスイッチおよび各フルブリッジの第２の区間の全てのロー側のスイッチは、共通の区間１制御信号によって同期してオン状態、およびオフ状態にスイッチングされなくてはならない。各フルブリッジの第１の区間の全てのロー側のスイッチおよび各フルブリッジの第２の区間の全てのハイ側のスイッチは、共通の区間２制御信号によって同期してオン状態、およびオフ状態にスイッチングされなくてはならない。区間１および区間２制御信号は、おおよそ５０％のデューティーサイクルで、互いに逆位相でなくてはならない。

本発明は、例として、下記図面を参照して詳細に説明される。
帰還キャパシタを備えるセル毎ハーフブリッジの図である。 ハーフブリッジの電流の波形図である。 帰還キャパシタを備えないセル毎ハーフブリッジの図である。 セル毎フルブリッジの図である。 フルブリッジの電流の波形図である。 均一化回路の等価図である。 実際的なレイアウト図である。

（セル毎ハーフブリッジ）
図１の回路は、１つのハーフブリッジに各セルと接続される２つのスイッチを含む。これらのスイッチは、セル１（Ｃｅｌｌ−１）については、“Ｓ−ｌｏｗ−１”および“Ｓ−ｈｉｇｈ−１”と符号が付され、同様に、セルＮ（Ｃｅｌｌ−Ｎ）については“Ｓ−ｌｏｗ−Ｎ”および“Ｓ−ｈｉｇｈ−Ｎ”と符号が付されている。ロー側のスイッチ“Ｓ−ｌｏｗ−（１〜Ｎ）”は全てがロー側のスイッチ制御（Low Side Switch control）信号によって同期してオン状態、およびオフ状態にスイッチングされなくてはならない。ハイ側のスイッチ“Ｓ−ｈｉｇｈ−（１〜Ｎ）”は全てがハイ側のスイッチ制御（High Side Switch control）信号によって同期してオン状態、およびオフ状態にスイッチングされなくてはならない。ハイ側、およびロー側のスイッチは、おおよそ５０％のデューティーサイクルの逆位相で切り替える必要がある。例えば、ロー側のスイッチが、おおよそ５０％の時間でオン状態である一方でハイ側のスイッチがオフ状態であり、逆の場合もまた同様である。デューティーサイクルは厳密に５０％である必要はないが、これから大きく外れることは回路の性能を低下させることになる。実際のところ、クロスオーバーによる導電損失（cross conduction losses）を減らすために、スイッチングの遷移中に両方のスイッチがオフとなるわずかなデッドタイムを設けてもよい。これらのスイッチの全ては、スイッチング周波数と呼ばれるレートでオン状態とオフ状態と切り替える。

回路動作は、スイッチング動作をするハーフブリッジが、効果的にセルのＤＣ電圧を、ピークトゥピークでそのセルのＤＣ電圧と同じ大きさの電圧を有する矩形波のＡＣ電圧への変換を実現するということで、理解されよう。ＡＣ電圧は、また、他のセルによって生じた他のＡＣ電圧の全てと同期している。このＡＣ電圧は、Ｃｏｍｍｏｎ−ＡＣ−ｂｕｓ−ｍｉｄおよびＣｏｍｍｏｎ−ＡＣ−ｂｕｓ−ｂｏｔを含む共通ＡＣバスに、カップリングキャパシタＣ−ｍｉｄ−ｃｅｌｌ−ｘおよびＣ−ｂｏｔ−ｃｅｌｌ−ｘ（セルｘに対して）を介して結合されている。ピークトゥピークのＡＣ電圧（AC peak to peak bus voltage）は、接続されている全てのセルのＤＣ電圧の平均にほぼ等しい値をとる。ハーフブリッジはＤＣをＡＣに変換するように作用するが、ハーフブリッジはまた、もし、ＡＣ波形が独自のスイッチング周期と同期するのであれば、中間点でＡＣをＤＣへと変換して戻す。ハーフブリッジの全てのセルは同期して切り替えられるので、ＡＣ電圧は同期することになり、ハーフブリッジは、共通ＡＣバスからセルに流れ込む、またはセルから流れ出る、双方向の電流を扱うこととなる。もし、１つのセルのＤＣ電圧が、セルの平均よりも高い、または低い場合、そのＡＣ電圧もまたＡＣバス電圧より高く、または低くなる。したがって、電流はより電圧の高いセルから流れ出るか、共通ＡＣバスに流れるか、または共通ＡＣバスから流れ出てより電圧の低いセルへと流れ込む。

この回路の動作の利点は、
１．電流が、より電圧の高いセルから、より電圧の低いセルへと共通ＡＣバスを経由して直接に流れ、これらの間に相互接続されたセルのいずれかを通って電流が流れることはない。
２．もし１つのセルだけがその他のセルよりも電圧が高い場合、電流はこのセルから流れてＡＣバスに流れ込み、その後、その他のセルの全てに均等に分配されて等しい量の電流がその他のセルのそれぞれに流れ込む。
３．もし１つのセルだけがその他のセルよりも電圧が低い場合、等しい量の電流がその他の電圧の高いセルの全てから均等にＡＣバスに流れ出て、その後、これらの電流が全て合わさって、この電圧の低いセルに流れ込む。
４．もし１つのセルについてバランスがとれていれば、そのセルに対して電流が流れ込むことも流れ出ることもない。
５．もし全てのセルでバランスがとれていれば、均一化回路で電流が流れない、すなわちセルに電流が流れない。

このシステムの別の利点は、ハーフブリッジまたはフルブリッジの構成をとるにせよ、スイッチがセルの電圧だけで定められることである。スイッチは間にある１つのセルの電圧に応じてスイッチングを行い、スイッチングに伴うロスやＥＭＩを最小限に抑える。図１に示されるセル間に存在する抵抗Ｒ_{ｓｅｒｉｅｓ}は、通常はセル間の配線抵抗である。仮に、抵抗Ｒ_{ｓｅｒｉｅｓ}が帰還カップリングキャパシタ“Ｃ−ｂｏｔ−ｃｅｌｌ−（１〜Ｎ）”のインピーダンスよりもかなり大きいとすると、セルがフローティングであろうと、大きな配線抵抗を介して直列に接続されていようと回路の動作は全く同じになる。

回路動作は、また、任意の２つのセルの間を流れる電流が、それらの間の電圧差の線形関数となることを実現するということで、理解されよう。従って、あたかも２つのセルが正極端子の間に抵抗を備えて、互いに接続された負極端子を有するように、２つのセルの間を流れる電流をモデル化することができる。この抵抗を、「実効均一化抵抗（effective balancing resistance）」と称する。もし全てのセル間の回路がモデル化されるとすると、結果として得られる完成した回路は図６に示され、均一化回路と同等であると言える。実効均一化抵抗は図６でＲ_{ｂａｌａｎｃｅ}として示される。セル回路あたり１つのハーフブリッジで構成する場合、この抵抗の最小値は、１つのセルをチャージするのに電流が流れる必要のあるインピーダンスの総和で表すことが可能である。図１からわかるように、まずＣｅｌｌ−ｘをチャージするために電流はＣ−ｍｉｄ−ｘ、Ｓ−ｈｉｇｈ−ｘ、Ｃ−ｂｏｔ−ｘを流れる必要があり、その後、同じ電荷量が、Ｃ−ｂｏｔ−ｘ、Ｓ−ｌｏｗ−ｘ、Ｃ−ｍｉｄ−ｘと逆流する必要がある。従って、これらの総和は、
で表すことができる。

ここで、Ｘ_ｃはスイッチング周波数ｆ（これは矩形波のスイッチング波形の基本波におけるキャパシタのインピーダンスだけが存在するとの単純化をしたもの）のキャパシタのインピーダンスである。ここで、ハイ側とロー側のスイッチの両方の抵抗がＲ_ｏｎに等しく、Ｃ−ｍｉｄとＣ−ｂｏｔとがＣ_{ｃｏｕｐｌｅ}に等しいと仮定すると、下記に帰着する。

しかし、実際の電流は半分の時間のみ流れるため、このことは事実上、この抵抗を２倍にすることに等しい。従って、ハーフブリッジの実効均一化抵抗がとり得る最小値は下記の式で与えられる。

これは単純化されているが、有益な設計ガイドラインとなり、図６の均一化回路の等価回路に使用され得る。実際に、シミュレーションは、この計算値よりも約１０％だけ高い真値（true value）を示している。抵抗性と容量性のインピーダンスが同等に寄与するのはＸ_ｃがＲ_ｏｎの１／２である点であることがわかる。このことは、とても良い設計の出発点を与える。実際の回路は、セルへ引き込まれる電流の増加、均一化のための電流の減少として現れるロスも生じることになる。このシステムの性能は、スイッチトキャパシタ変換器に類似しており、任意の２つのセル間において(V_{ｃｅｌｌ−ｉｎ}/V_{ｃｅｌｌ−ｏｕｔ})が理論上の最大値を有する。ここで、V_{ｃｅｌｌ−ｏｕｔ}はエネルギーが流れ出るセルの電圧であり、V_{ｃｅｌｌ−ｉｎ}はエネルギーが流入するセルの電圧である。

カップリングキャパシタのＣ−ｍｉｄ−ｃｅｌｌ（１〜Ｎ）、Ｃ−ｂｏｔ−ｃｅｌｌ（１〜Ｎ）、Ｃ１−ｃｅｌｌ（１〜Ｎ）、Ｃ２−ｃｅｌｌ（１〜Ｎ）は、キャパシタのインピーダンスを下げ、従ってセル間の実効均一化抵抗を小さくするために、可能な限り大きい値をとるべきである。しかし、キャパシタの値を大きくすることは、サイズ、コストを増加させることに対応する。よって、キャパシタのサイズ、コストと回路の性能との間にはトレードオフの関係がある。より小さなキャパシタの値を考慮するならば、スイッチング周波数を高めることも、キャパシタのインピーダンスを下げることになる。しかし、スイッチング周波数を高めることはまた、スイッチングロスを増加させるので、再びキャパシタのサイズ、コストと、回路の性能およびスイッチングロスとの間のトレードオフの関係が生じる。カップリングキャパシタも他のセルの対応物と同じ値を有するべきであり、例えばＣ−ｍｉｄ−ｃｅｌｌ（１〜Ｎ）は同じ値を有するべきであり、Ｃ−ｂｏｔ−ｃｅｌｌ（１〜Ｎ）は同じ値を有するべきであり、Ｃ１−ｃｅｌｌ（１〜Ｎ）とＣ２−ｃｅｌｌ（１〜Ｎ）は両方が同じ値を有するべきである。おおまかな設計ガイドラインとしては、そのスイッチング周波数におけるキャパシタのインピーダンスは、スイッチのオン抵抗よりも小さくすべきである。キャパシタのインピーダンスを小さくすることの不利な点は、短絡電流が増加することである。このことに対して、このシステム自体が、スイッチング周波数を低くすること、およびそれに伴うキャパシタのインピーダンスを上げて電流を減少させることにより、短絡防止の手法を提供するのにも役立つ。

例えば、トップ（top）とボトム（bottom）のセルのカップリングキャパシタの最小電圧は、バッテリーパックの総計（total）の電圧の半分で定めることができる。これは、バッテリーの負極端子に対して、両方の共通ＡＣバスをバッテリーパックの総計の電圧の中間点でバイアスすることで得られる。従って、スタック（stack）されたキャパシタのトップ（top）とボトム（bottom）のキャパシタは、バッテリーパックの総計のＤＣ電圧の半分の電圧を有することになる。その他のカップリングキャパシタの電圧は、バッテリーパックの中心により近いセルでは減少することになる。中心のセル、または中心の２つのセルは、最も小さいＤＣ電圧を有することになる（ゼロ、または１つのセルの電圧）。

図１の回路（セル毎ハーフブリッジ）の場合、電流の波形図は図２のようになる。最初のプロットはＣｅｌｌ−ｘに流れ込む電流を示し、第２のプロットは中間点のカップリングキャパシタ（Ｃ−ｍｉｄ−ｃｅｌｌ ｘ）の電流を示し、第３のプロットは底部のカップリングキャパシタ（Ｃ−ｂｏｔ−ｃｅｌｌ ｘ）の電流を示す。

このシステムは任意のセル化された化学電池、スーパーキャパシタで同じように良好に動作する。システムが、フローティングとなっているセル、キャパシタも同様に均一化するので、セル、キャパシタは直列に接続される必要はない。それゆえ、このシステムは、例えば差動アンプ、セル電圧測定回路といった他のシステムを調整するための、同じ大きさの浮遊電圧（floating voltage）を与える電圧源として使われ得る。しかし、カップリングキャパシタは、任意の２つのセル間の同じ点における最大の電圧差に影響されるであろう。

もしセルが直列に接続されている場合、セル間に見られる直列抵抗Ｒ_{ｓｅｒｉｅｓ}が十分に小さければ、均一化のための電流のいくつかは底部のカップリングキャパシタＣ−ｂｏｔ−ｃｅｌｌ−ｘを逆に通って相互接続されたセルを流れることになる。もしセル間の直列抵抗がかなり小さければ、図３に示されるように、完全に底部の帰還キャパシタ（return capacitor）は切り離されるようになる。この回路は動作して、最終的にはセルを均一化する。しかし、もしＲ_{ｓｅｒｉｅｓ}が他の均一化回路のインピーダンス（通常、Ｒ_{ｓｅｒｉｅｓ}は１ミリΩ未満の必要がある）に比べてかなり小さい場合、流れ込む、またはセルから流れ出る均一化のための電流は、等しくに分配されるわけではない。従って、このことは異なるセルで均等でない均一化の発生率につながる。さらに、例えばハイ側およびロー側のセル間にある相互接続されたセルは、これらの２つのセル間でＡＣ電流を流す。従って、直列抵抗が小さい場合でも、底部の帰還カップリングキャパシタを付加することが好ましい。

（セル毎フルブリッジ）
図４のようにセル毎にフルブリッジを設ける構成は、ハーフブリッジに比べて、均一化のための電流を２倍以上に改善するが、帰還キャパシタを必要としないため、２つのカップリングキャパシタだけの使用で済む。フルブリッジの動作は、第１のブリッジの全てのロー側（low side）のスイッチＳ１−ｌｏｗ−（１〜Ｎ）が、“Ｓ１−ｌｏｗ ｃｏｎｔｒｏｌ”信号に同期してオン状態となり、同時に、第２のブリッジの全てのハイ側（high side）のスイッチＳ２−ｈｉｇｈ−（１〜Ｎ）が、“Ｓ２−ｈｉｇｈ ｃｏｎｔｒｏｌ”信号に同期してオン状態となることを要求する。第１のブリッジの全てのハイ側（high side）のスイッチＳ１−ｈｉｇｈ−（１〜Ｎ）が、“Ｓ１−ｈｉｇｈ ｃｏｎｔｒｏｌ”信号に同期して切り替えられ、同時に、第２のブリッジの全てのロー側（low side）のスイッチＳ２−ｌｏｗ−（１〜Ｎ）が、“Ｓ２−ｌｏｗ ｃｏｎｔｒｏｌ”信号に同期して切り替えられる。つまり、“Ｓ１−ｌｏｗ ｃｏｎｔｒｏｌ”信号と“Ｓ２−ｈｉｇｈ ｃｏｎｔｒｏｌ”信号とは同相であり、“Ｓ１−ｈｉｇｈ ｃｏｎｔｒｏｌ”信号と“Ｓ２−ｌｏｗ ｃｏｎｔｒｏｌ”信号とは同相である。それぞれのロー側制御信号とハイ側制御信号は、おおよそ５０％のデューティーサイクルで互いに逆位相であって、少しのデッドタイムを有するべきである。

カップリングキャパシタを通るＡＣ電圧は、そのオフセットバイアスポイント(offset bias point)を境に正側および負側にスイングする。このことは、セル毎ハーフブリッジを用いるシステムの２倍のスイングを生じ、そのため、効果的にキャパシタのインピーダンスを減らし、均一化のための電流も増やす。フルブリッジの別の利点は、キャパシタを通るＡＣ電圧が、オフセットバイアスポイント(offset bias point)を境に正側および負側にスイングし、大きさが同じで反対方向の帰還電流が第２のＡＣバスを流れることである。そのため、もし仮に直列抵抗Ｒ_{ｓｅｒｉｅｓ}が小さくても、ＡＣ電流は相互接続されたセルを流れない。このことによる大きな利点は、全ての均一化のための電流はフルブリッジのアース線（ground lead）を通り、自己の電流検出に役立つ。

フルブリッジは、ハーフブリッジの半分より若干小さい実効均一化抵抗を有する。ハーフブリッジと同じアプローチによって、全ての直列インピーダンスの総和は、
で与えられる。

ここで、Ｒ_ｏｎはスイッチのオン抵抗であり、Ｘ_ｃはスイッチング周波数ｆ（再び、これは矩形波のスイッチング波形の基本波におけるキャパシタのインピーダンスだけが存在するとの単純化をしたもの）のキャパシタのインピーダンスである。仮に、両方のブリッジのハイ側とロー側のスイッチの両方の抵抗がＲ_ｏｎに等しく、Ｃ１−ｃｅｌｌｘとＣ２−ｃｅｌｌｘとがＣ_{ｃｏｕｐｌｅ}に等しいと仮定すると、下記に帰着する。

しかし、ハーフブリッジと異なり、実際の電流はずっと流れるため、この抵抗を２倍にする必要はない。従って、フルブリッジの実効均一化抵抗がとり得る最小値は下記の式で与えられる。

再び、これは単純化されているが、有益な設計ガイドラインとなり、この抵抗値は図６の均一化回路の等価回路に使用され得る。実際に、シミュレーションは、このフルブリッジ用の計算値よりも約６％だけ高いＲ_{ｂａｌａｎｃｅ}の真値（true value）を示している。抵抗性と容量性のインピーダンスが同等に寄与するのはＸ_ｃとＲ_ｏｎとが等しい点であることがわかり、再びであるが、このことはとても良い設計の出発点を与える。実際のキャパシタの選択は、前記のように多くのトレードオフを含む。図６の均一化回路の等価回路もまた、流れる均一化のための電流の素早い計算を与えるのに有用である。また、図６は、この均一化回路および方法が、必要な場合にだけ均等にセルに流れ込む（または、流れ出る）電流を生じさせて、均一化のための電流の配分が、全ての関連するセルに均等に広がっていくことを説明している。この種の動作は、セル端子の電圧に線形に作用する理想的なシステムに近くなる。

フルブリッジを用いたシステムの性能は、ハーフブリッジの場合と同じである。フルブリッジについて言及すべき最後の利点は、セルに流れ込む、または流れ出る均一化のための電流がより変わらないことである。この違いは、図２と図５とを比較することでわかる。図２の第１のプロットのようにハーフブリッジの構成でセルに流れ込む電流は、１周期の半分の台形状のパルスに見える。図５の第１のプロットのようにフルブリッジの構成でセルに流れ込む電流は、互いに隣接する２つの台形状のパルスに見える。従って、フルブリッジでのセルに流れ込む電流はより変わらず、実効値の平均値に対する比（RMS to average ratio、波形率）を低くして、フィルタリングの必要性を少なくする。

セル毎のフルブリッジを設けることの利点は、ＡＣバス１のセルに流れ込む、または流れ出る電流が、ＡＣバス２の電流と正反対になることである。従って、ＡＣバス１とＡＣバス２は互いへの帰還パスを与える一対の線（または、伝送線）と扱うことができる。

回路についてまとめると以下のようになる。エネルギーは任意の２つのセルで直接に転送可能であり、必要とする全てのセルに均等に分配される。回路はいかなるキャリブレーションも必要とせず、スイッチの物理的特性がマッチするときに、必然的に、全てのセルの電圧の間のとても小さな補正値（offset）を得る。各セルのスイッチはセルの電圧で決定される。２つのスイッチは、それらの間の１つのセルの電圧によってのみスイッチングする。カップリングキャパシタはバッテリーパックの電圧の半分の電圧だけで定められる。既に均一化されたセルについてエネルギー交換、電流が流れることはなく、ひとたび全てのセルが均一化されれば、電流引き込みは、定常動作電流まで減っていく。

（実際の実装と考察）
実際上、特に６以上のセルを直列に接続するために、この回路の実装で考慮、設計しなければならないいくつかの追加的な特性がある。もし、ＡＣバスが単純に長い直線のトラック（track）であれば、かなりの高周波数（例えば１ＭＨz）、かつ、かなりの低インピーダンス（ミリΩ）で動作するので、ＡＣバスは伝送線のようにふるまい始めて、ＡＣバスにある種のリンギングもしくは定在波が生じることとなる。ＡＣバスは異なった点にそれぞれのセルを接続するマルチドロップライン（multi drop line）であるので、このリンギングは、定常化して（または定常状態で）互いに数ｍＶずれたセル電圧を生じる原因となり、例えばセル電圧間でいくらかのオフセットが生じることとなる。任意の２つのセル間の交流インピーダンスもまた同じではない。

第１の部分的な解決法は、円形ループに接続されたＡＣバスを有するようにすることであり、全てのセルについてのフルブリッジが、この円形ループに沿って均等に間隔を空けるようにする。これは、単純に長い直線のＡＣバスを用いるシステムを改良するが、それでも理想的とは言えない。この問題を解決する理想的な手法は、スター接続（star connected）されたＡＣバスを有することである。各セルのブリッジとその接続はやはり円形の並びとなるが、各セルからのＡＣバスは円形配置の中心に向かって延びている個々のトラック（伝送線）であって、全てのＡＣバスのトラックはスターポイントと呼ばれる一点で接続されている。このことは、任意の２つのセルの間のＡＣバス間隔（および交流インピーダンス）が同一であることを意味する。１つのＡＣバスの場合のレイアウトは図７のようになる。セル毎フルブリッジが２つのＡＣバスを有する場合、第２のＡＣバスは、同じレイアウトで、第１のＡＣバスの真下を走るようにすべきである。前記のように、ＡＣバスを流れる電流は正反対であって、互いの帰還パスとなっている。

中心点の周りに円形に配置されたセルのスイッチングブリッジ（switching bridges）を有することは、その中心点（または、中心点にできるだけ近い点）から始めて、個々に扇形に広がったトラックで各セルのスイッチングブリッジに分配することで、ゲートドライブ信号を均一に配分することも可能にする。このことは、セルの各ブリッジゲートへの遅延量およびインピーダンスが同じであることを意味し、従って、全てのＭＯＳ型電界効果トランジスタ（MOSFET）が同期してオン状態となり、セル間のオフセット電圧を減少させること、等しい定常動作電流を保つことに役立つ。

この回路の静的な（quiescent）電力損失は、主に各ハーフブリッジの容量性のスイッチングロスによる。各ブリッジの出力容量は主にＭＯＳ型電界効果トランジスタ（MOSFET）の容量による。この接続形態では出力電圧が変化するとすぐに小さな負荷電流もゼロへと変化するので、スイッチングの負荷電流によるとても小さな損失（抵抗性のスイッチング損失）しかない。

ハーフブリッジが５０％のデューティーサイクルで駆動されると仮定すると、セルの全てに共通の２つのＡＣ共通バスの間に１つのインダクタ（inductor）を追加することによって、容量性のスイッチングロスは部分的に、または完全に（ゼロ電圧スイッチング（zero voltage switching, ZVS）条件で）減らすことができる。理想的には、１つのインダクタは共通ＡＣバス１および共通ＡＣバス２の両方に共通のスターポイント、つまり円形配置の中心で接続されるべきである。共通のスターポイントは、各セルのブリッジに接続されるカップリングキャパシタの全てに対して共通の側にある。インダクタを通る電圧は、“Ｖｃｅｌ１／２−（−Ｖｃｅｌ１／２）＝Ｖｃｅｌ１の振幅、すなわちピークトゥピークで２Ｖｃｅｌ１の振幅”の対称的な矩形波となる。インダクタを通る電流は、ゼロ平均となる対称的な三角形の波形となる。それぞれオフ状態、オン状態にスイッチングする正反対のスイッチの間に少しのデッドタイムがあれば、インダクタの電流は、ブリッジの両方の側の電圧を反対側のレールに向けてドライブすることになる。好ましい値のインダクタとデッドタイムを選択することで、セルの電圧、ブリッジでの出力容量の合計、スイッチング周波数に基づいて、完全なゼロ電圧スイッチング（ZVS）が全ブリッジで実現され得る。しかし、インダクタのサイズと、インダクタの損失、電流の損失、およびインダクタのコストはトレードオフであるため、実際には、このことは必ずしも最大効果を与える解決策ではない。従って、最適な総合システムでの効率と効果は、部分的に容量性損失を減らすことで得られる。効果的に容量性のスイッチング損失を減らすことは、スイッチング電圧を減らすことを意味し、回路のＥＭＩを減らすという追加的な利益を有する。

上記のように、本発明を好ましい実施形態や例を参照に説明してきたが、当然のことながら、本発明の趣旨および範囲から逸脱することなく、本発明について多くの変更、変形が可能である。

Claims (5)

1. フローティングまたは直列に接続された３つ以上のセルまたはキャパシタを均一化させる方法および回路であって、
   直列に接続された、またはフローティングのＮ個のセルと、
   第１および第２のレールを含む共通ＡＣバスと、
   前記第１のセルの正極端子と負極端子とに接続された第１のハーフブリッジと、を含み、
   前記第１のハーフブリッジは、第１のハイ側スイッチと第１のロー側スイッチとを含み、
   その第１端と前記第１のハーフブリッジの中間点とを接続し、その第２端と前記共通ＡＣバスの第１のレールとを接続する第１のカップリングキャパシタと、
   その第１端と第１の前記セルの負極端子とを接続し、その第２端と前記共通ＡＣバスの第２のレールとを接続する第１の帰還カップリングキャパシタと、を含み、
   前記第１のハーフブリッジ、第１のロー側スイッチ、第１のハイ側スイッチ、第１のカップリングキャパシタ、第１の帰還カップリングキャパシタが、前記Ｎ個のセルのそれぞれに対応するようにＮ回繰り返され、これら全てが前記第１のセルについて記載されたようにそれぞれのセルについて全く同じ構成で接続され、
   前記共通ＡＣバスの前記第１のレールに接続された１からＮの前記カップリングキャパシタの全ての第２端と、
   前記共通ＡＣバスの前記第２のレールに接続された１からＮの前記帰還カップリングキャパシタの全ての第２端と、
   １つの共通のロー側制御信号によって同期してオン状態、およびオフ状態に駆動される１からＮの全ての前記ロー側スイッチと、
   １つの共通のハイ側制御信号によって同期してオン状態、およびオフ状態に駆動される１からＮの全ての前記ハイ側スイッチと、を含み、
   前記ハイ側制御信号および前記ロー側制御信号は、おおよそ５０％のデューティーサイクルで、互いに逆位相である、方法および回路。
2. 請求項1に記載の回路において、
   １からＮの前記帰還カップリングキャパシタおよび前記共通ＡＣバスの前記第２のレールを用いない回路。
3. 直列に接続された、またはフローティングの２つ以上のセルまたはキャパシタを均一化させる方法および回路であって、
   直列に接続された、またはフローティングのＮ個のセルと、
   第１および第２のレールを含む共通ＡＣバスと、
   前記第１のセルの正極端子と負極端子とに接続された第１のハーフブリッジと、
   同様に、前記第１のセルの正極端子と負極端子とに接続された第２のハーフブリッジと、を含み、
   組み合わされた前記第１および第２のハーフブリッジは、前記第１のセルと接続されたフルブリッジを構成し、
   前記第１のハーフブリッジは、ブリッジ１ハイ側スイッチとブリッジ１ロー側スイッチとを含み、
   前記第２のハーフブリッジは、ブリッジ２ハイ側スイッチとブリッジ２ロー側スイッチとを含み、
   その第１端と前記第１のハーフブリッジの中間点とを接続し、その第２端と前記共通ＡＣバスの第１のレールとを接続する第１のブリッジ１カップリングキャパシタと、
   その第１端と前記第２のハーフブリッジの中間点とを接続し、その第２端と前記共通ＡＣバスの第２のレールとを接続する第１のブリッジ２カップリングキャパシタと、を含み、
   前記第１のハーフブリッジ、第１のブリッジ１ロー側スイッチ、第１のブリッジ１ハイ側スイッチ、第１のブリッジ１カップリングキャパシタが、Ｎ個のセルに対してＮ回繰り返され、これら全てが前記第１のセルについて記載されたようにそれぞれのセルについて全く同じ構成で接続され、
   前記共通ＡＣバスの前記第１のレールに接続された１からＮの前記ブリッジ１カップリングキャパシタの全ての第２端と、を含み、
   前記第２のハーフブリッジ、第１のブリッジ２ロー側スイッチ、第１のブリッジ２ハイ側スイッチ、第１のブリッジ２カップリングキャパシタが、Ｎ個のセルに対してＮ回繰り返され、これら全てが前記第１のセルについて記載されたようにそれぞれのセルについて全く同じ構成で接続され、
   前記共通ＡＣバスの前記第２のレールに接続された１からＮの前記ブリッジ２カップリングキャパシタの全ての第２端と、
   １つの共通のブリッジ１ロー側制御信号によって同期してオン状態、およびオフ状態に駆動される１からＮの全ての前記ブリッジ１ロー側スイッチと、
   １つの共通のブリッジ１ハイ側制御信号によって同期してオン状態、およびオフ状態に駆動される１からＮの全ての前記ブリッジ１ハイ側スイッチと、
   １つの共通のブリッジ２ロー側制御信号によって同期してオン状態、およびオフ状態に駆動される１からＮの全ての前記ブリッジ２ロー側スイッチと、
   １つの共通のブリッジ２ハイ側制御信号によって同期してオン状態、およびオフ状態に駆動される１からＮの全ての前記ブリッジ２ハイ側スイッチと、を含み、
   前記ブリッジ１ロー側制御信号および前記ブリッジ１ハイ側制御信号は、おおよそ５０％のデューティーサイクルであり、
   前記ブリッジ２ロー側制御信号および前記ブリッジ２ハイ側制御信号は、おおよそ５０％のデューティーサイクルであり、
   前記ブリッジ１ロー側制御信号と前記ブリッジ２ハイ側制御信号は、同位相であって同期してスイッチングし、
   前記ブリッジ１ハイ側制御信号と前記ブリッジ２ロー側制御信号は、同位相であって同期してスイッチングする、方法および回路。
4. 請求項1、２または３に記載の回路において、
   各セルのハーフブリッジまたはフルブリッジは、それらが、おおよそ同じ角度の間隔をおいて、中心のスターポイントの周りにおおよそ円形の並びで配置されるように構成され、
   円形配置の中心に向かって走る１つまたは２つのＡＣバスを備えるそれぞれ固有のトラックを有する各セルと、
   共通のスターポイントで、つまり円形配置の中心で接続されるそれぞれのセルの第１のＡＣバスのトラックと、
   前記第１のＡＣバスのスターポイントの空間的に上方または下方にある共通のスターポイントで、つまり円形配置の中心で接続されるそれぞれのセルの第２のＡＣバスのトラックと、を含む回路。
5. 請求項３に記載の回路において、
   カップリングキャパシタの共通側で、２つの前記ＡＣバスの間に１つのインダクタが接続されている回路。