JP2014502077A - ルータおよびスイッチ・アーキテクチャ - Google Patents
ルータおよびスイッチ・アーキテクチャ Download PDFInfo
- Publication number
- JP2014502077A JP2014502077A JP2013536770A JP2013536770A JP2014502077A JP 2014502077 A JP2014502077 A JP 2014502077A JP 2013536770 A JP2013536770 A JP 2013536770A JP 2013536770 A JP2013536770 A JP 2013536770A JP 2014502077 A JP2014502077 A JP 2014502077A
- Authority
- JP
- Japan
- Prior art keywords
- line card
- matrix
- packet
- architecture
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/60—Router architectures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
【選択図】図2
Description
[0001] 本発明は、35U.S.C.§119(e)に基づいて、2010年10月28日に出願され、"Router and Switch Architecture"(ルータおよびスイッチ・アーキテクチャ)と題する米国仮特許出願第61/407,461号の優先権を主張する。この出願をここで引用したことにより、その内容全体が本願にも含まれるものとする。
[0040] 高−電IOを標準的なディジタルCMOSチップに適用し、先に説明したような方法で接続することによって、従来のルータよりも高速であり、一層効率的であり、しかも消費電力が少ない、新規な交換装置が提供される。
Claims (20)
- パケット伝送ネットワーク用パケット交換システムであって、
複数のライン・カードであって、各々、入口経路パイプラインと出口バッファとを含む、ライン・カードと、
各ライン・カードの前記入口経路パイプラインを、他の前記ライン・カードの前記出口バッファに結合する電−光入力/出力(IO)相互接続と、
を含み、各ライン・カードの前記入口経路パイプラインが、前記パケット伝送ネットワークから受信したパケットに対して、入口処理および部分的な出口処理を実行するように構成された、パケット交換システム。 - 請求項1記載のアーキテクチャにおいて、前記電−光IO相互接続が、複数の集積回路チップを含み、各集積回路チップが、処理されたデータを、前記ライン・カードのうち1つから前記ライン・カードのうち他の1つに、複数の光検出器を介して送るために複数の光源を有する、アーキテクチャ。
- 請求項1記載のアーキテクチャにおいて、各ライン・カードの前記入口経路パイプラインが、前記パケットを処理し、前記パケットの宛先アドレスを決定するエレメントを含む、アーキテクチャ。
- 請求項1記載のアーキテクチャにおいて、前記電−光IO相互接続が、
垂直共振器面発光レーザ(VCSEL)のマトリクスおよび光検出器(PD)のマトリクスに結合された、論理回路を有するCMOSチップを含み、
前記CMOS回路が、前記CMOSチップにおける前記論理回路と前記VCSELのマトリクスとの間、および前記CMOSチップにおける前記論理回路と前記PDとの間にインターフェース回路を含む、アーキテクチャ。 - 請求項4記載のアーキテクチャにおいて、前記電−光IO相互接続が、更に、
前記VCSELのマトリクスに結合された受動光エレメントの第1マトリクスと、
前記PDのマトリクスに結合された受動光エレメントの第2マトリクスと、
を含み、
前記PDが前記VCSELと光通信可能であり、
前記PDマトリクスおよびVCSELマトリクスが、前記受動光エレメントの第1および第2マトリクスとは、機械的および熱的に分離された、アーキテクチャ。 - 請求項2記載のアーキテクチャにおいて、各論理集積回路チップが、電−光アナログ・インターフェースを含む、アーキテクチャ。
- 請求項2記載のアーキテクチャにおいて、各前記集積回路チップが、CMOSチップである、アーキテクチャ。
- 前出の請求項のうちいずれか1項に記載のアーキテクチャにおいて、前記電−光IO相互接続が、前記パケット伝送ネットワークから前記ライン・カードに到達するトラフィックのタイプには関係なく、各ライン・カードの前記入口経路パイプラインから、各ライン・カードの前記出口バッファまで、輻輳のない経路を含む、アーキテクチャ。
- パケット伝送ネットワークのためのパケット交換システムを作る方法であって、
複数のライン・カードを設けるステップであって、各ライン・カードが入口経路パイプラインと出口バッファとを含む、ステップと、
各ライン・カードの前記入口経路パイプラインを、他のライン・カードの前記出口バッファに、電−光入力/出力(IO)相互接続によって結合するステップと、
を含み、前記入口経路パイプラインが、前記パケット伝送ネットワークから受信したパケットに対して、入口処理および部分的な出口処理を実行するように構成された、方法。 - 請求項9記載の方法において、前記電−光IO相互接続が、複数の集積回路チップを含み、各集積回路チップが、処理されたデータを、前記ライン・カードのうち1つから前記ライン・カードのうち他の1つに、複数の光検出器を介して送るために複数の光源を有する、方法。
- 請求項9記載の方法において、前記電−光IO相互接続が、論理回路を有するCMOSチップと、VCSELのマトリクスと、光検出器(PD)のマトリクスとを含み、前記方法が、更に、
前記論理回路を有するCMOSチップを前記VCSELのマトリクスおよび前記PDのマトリクスに結合するステップと、
前記CMOSチップにおける前記論理回路と前記VCSELとの間、および前記CMOSチップにおける前記論理回路と前記PDとの間に、インターフェース回路を設けるステップと、
を含む、方法。 - 請求項11記載の方法であって、更に、
受動光エレメントの第1マトリクスを前記VCSELのマトリクスに結合するステップと、
受動光エレメントの第2マトリクスを前記PDのマトリクスに結合するステップと、
を含み、
前記PDが他の前記CMOSチップにおける前記VCSELと光通信可能であり、
前記PDマトリクスおよびVCSELマトリクスが、前記受動光エレメントの前記第1および第2マトリクスと機械的および熱的に分離された、方法。 - パケット交換ネットワークを介したパケット交換方法であって、
第1ライン・カード内の入口経路パイプラインにおいてパケットを受信するステップと、
前記入口経路パイプラインにおいて、前記パケットの宛先アドレスを決定することを含む、入口処理および部分的な出口処理を実行するステップと、
前記処理したパケットを、第2ライン・カードにおける出口バッファに、各ライン・カードの前記入口経路パイプラインと各前記ライン・カードにおける出口バッファに接続する電−光入力/出力(IO)相互接続を介して送るステップと、
前記出口バッファにおいて、追加の出口処理を実行するステップと、
を含む、方法。 - 請求項13記載の方法において、
入口処理を実行する前記ステップが、内部データ構造を前記パケットに添付して、前記出口において必要とされる追加の処理を示すステップを含み、
追加の出口処理を実行する前記ステップが、前記内部データ構造において、前記示された追加の処理を実行するステップを含む、方法。 - 請求項13記載の方法において、前記送るステップが、整数の高速化で実行される、方法。
- 請求項15記載の方法において、前記整数が、前記ライン・カード出力速度全ての和に等しい、方法。
- 請求項13記載の方法において、前記入口処理が光変調を含む、方法。
- 請求項13記載の方法において、前記出口バッファが、複数の前記入口パイプラインからパケットを同時に受信する、方法。
- 請求項13記載の方法において、前記出口バッファが、前記入口パイプラインの全てからパケットを同時に受信する、方法。
- 請求項13記載の方法であって、更に、前記部分的出口処理の後、永続的に輻輳がない経路によって、前記電−光IO相互接続を介して前記パケットを前記出口バッファに送るステップを含む、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US40746110P | 2010-10-28 | 2010-10-28 | |
US61/407,461 | 2010-10-28 | ||
PCT/US2011/057821 WO2012058270A2 (en) | 2010-10-28 | 2011-10-26 | Router and switch architecture |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014502077A true JP2014502077A (ja) | 2014-01-23 |
JP5889320B2 JP5889320B2 (ja) | 2016-03-22 |
Family
ID=45994707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013536770A Expired - Fee Related JP5889320B2 (ja) | 2010-10-28 | 2011-10-26 | ルータおよびスイッチ・アーキテクチャ |
Country Status (7)
Country | Link |
---|---|
US (1) | US9363173B2 (ja) |
EP (1) | EP2633655B1 (ja) |
JP (1) | JP5889320B2 (ja) |
KR (1) | KR20130143064A (ja) |
CN (1) | CN103392317B (ja) |
AU (1) | AU2011319906B2 (ja) |
WO (1) | WO2012058270A2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9215124B2 (en) * | 2010-11-03 | 2015-12-15 | Broadcom Corporation | Unified vehicle network frame protocol |
US9178804B2 (en) | 2010-11-12 | 2015-11-03 | Tellabs Operations, Inc. | Methods and apparatuses for path selection in a packet network |
KR102019104B1 (ko) * | 2012-01-20 | 2019-09-06 | 한국전자통신연구원 | 다중 네트워크 인터페이스 카드를 이용한 트래픽 처리방법 및 네트워크 디바이스 |
US9130885B1 (en) | 2012-09-11 | 2015-09-08 | Mellanox Technologies Ltd. | End-to-end cache for network elements |
US8855127B2 (en) * | 2012-10-02 | 2014-10-07 | Lsi Corporation | Method and system for intelligent deep packet buffering |
US9319310B2 (en) * | 2012-11-15 | 2016-04-19 | Compass Electro Optical Systems Ltd. | Distributed switchless interconnect |
US9304272B2 (en) * | 2013-03-15 | 2016-04-05 | Compass Electro Optical Systems Ltd. | EO device for processing data signals |
CN103777280B (zh) | 2014-01-27 | 2016-06-15 | 华进半导体封装先导技术研发中心有限公司 | 一种具有倾斜角度的光纤装配体及其装配方法 |
US9946042B2 (en) * | 2014-11-11 | 2018-04-17 | Rockley Photonics Limited | Electronic/photonic chip integration and bonding |
US9325641B2 (en) * | 2014-03-13 | 2016-04-26 | Mellanox Technologies Ltd. | Buffering schemes for communication over long haul links |
US9584429B2 (en) | 2014-07-21 | 2017-02-28 | Mellanox Technologies Ltd. | Credit based flow control for long-haul links |
WO2017119950A1 (en) * | 2016-01-08 | 2017-07-13 | Inspeed Networks, Inc. | Bidirectional data traffic control |
CN107689923B (zh) * | 2016-08-04 | 2021-02-12 | 华为技术有限公司 | 报文处理方法及路由器 |
US10951549B2 (en) | 2019-03-07 | 2021-03-16 | Mellanox Technologies Tlv Ltd. | Reusing switch ports for external buffer network |
US11025519B2 (en) | 2019-04-10 | 2021-06-01 | At&T Intellectual Property I, L.P. | Systems, methods and computer-readable media for external non-intrusive packet delay measurement |
CN113906720B (zh) * | 2019-06-12 | 2024-05-10 | 华为技术有限公司 | 流量调度方法、设备及存储介质 |
US11558316B2 (en) | 2021-02-15 | 2023-01-17 | Mellanox Technologies, Ltd. | Zero-copy buffering of traffic of long-haul links |
US11973696B2 (en) | 2022-01-31 | 2024-04-30 | Mellanox Technologies, Ltd. | Allocation of shared reserve memory to queues in a network device |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5446572A (en) * | 1992-02-14 | 1995-08-29 | The Mitre Corporation | Optical interconnects for high speed backplanes using spectral slicing |
US6016211A (en) * | 1995-06-19 | 2000-01-18 | Szymanski; Ted | Optoelectronic smart pixel array for a reconfigurable intelligent optical interconnect |
US20040042448A1 (en) * | 2002-08-30 | 2004-03-04 | Intel Corporation | Multi-port high-speed serial fabric interconnect chip in a meshed configuration |
JP2004512547A (ja) * | 2000-08-07 | 2004-04-22 | テラダイン・インコーポレーテッド | 電気光学コネクタモジュール |
JP2005223882A (ja) * | 2004-01-09 | 2005-08-18 | Nippon Telegr & Teleph Corp <Ntt> | データ処理方法およびデータ処理装置 |
WO2006020232A1 (en) * | 2004-07-26 | 2006-02-23 | Enigma Semiconductor | Network interconnect crosspoint switching architecture and method |
WO2006054703A1 (ja) * | 2004-11-18 | 2006-05-26 | Nec Corporation | 筐体のスロット間通信を伝送で行う通信装置、配線変換体および配線方法 |
WO2006077961A1 (ja) * | 2005-01-21 | 2006-07-27 | Nec Corporation | 光通信モジュールおよび光信号伝送方法 |
JP2006215815A (ja) * | 2005-02-03 | 2006-08-17 | Fujitsu Ltd | 情報処理システム、計算ノード、情報処理システムの制御方法 |
US20070183415A1 (en) * | 2006-02-03 | 2007-08-09 | Utstarcom Incorporated | Method and system for internal data loop back in a high data rate switch |
US7702191B1 (en) * | 2008-03-13 | 2010-04-20 | Compass Electro-Optical Systems Ltd | Electro-optical chip assembly |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020067882A1 (en) * | 2000-05-26 | 2002-06-06 | Guilfoyle Peter S. | Virtual optoelectronic crossbar switch |
US6594050B2 (en) * | 2001-01-03 | 2003-07-15 | Physical Optics Corporation | Optical communication switch node |
US20030202510A1 (en) * | 2002-04-26 | 2003-10-30 | Maxxan Systems, Inc. | System and method for scalable switch fabric for computer network |
US7970279B2 (en) * | 2002-11-05 | 2011-06-28 | Lightfleet Corporation | N-way serial-channel interconnect |
AU2003291293A1 (en) * | 2002-11-05 | 2004-06-07 | Lightfleet Corporation | Optical fan-out and broadcast interconnect |
US20050047795A1 (en) * | 2003-08-28 | 2005-03-03 | Windover Lisa A. | Optical interconnect system and method of communications over an optical backplane |
US20060114907A1 (en) * | 2004-11-30 | 2006-06-01 | Broadcom Corporation | Cut-through switching in a network device |
EP2119068B1 (en) * | 2007-01-19 | 2014-07-23 | Entropic Communications Inc. | Circuits, systems, and methods for frequency translation and signal distribution |
EP2166680A4 (en) * | 2007-04-05 | 2013-01-23 | Omron Tateisi Electronics Co | OPTICAL TRANSMISSION MODULE AND ELECTRONIC EQUIPMENT |
CN101335685B (zh) * | 2007-06-27 | 2012-03-07 | 上海博达数据通信有限公司 | 一种利用重定向技术实现特定报文优先处理的方法 |
CN101098238B (zh) * | 2007-06-29 | 2010-12-22 | 华为技术有限公司 | 一种数据通信系统、交换网板及方法 |
-
2011
- 2011-10-26 US US13/281,940 patent/US9363173B2/en not_active Expired - Fee Related
- 2011-10-26 CN CN201180058495.8A patent/CN103392317B/zh not_active Expired - Fee Related
- 2011-10-26 JP JP2013536770A patent/JP5889320B2/ja not_active Expired - Fee Related
- 2011-10-26 WO PCT/US2011/057821 patent/WO2012058270A2/en active Application Filing
- 2011-10-26 KR KR1020137013410A patent/KR20130143064A/ko not_active Application Discontinuation
- 2011-10-26 AU AU2011319906A patent/AU2011319906B2/en not_active Expired - Fee Related
- 2011-10-26 EP EP11836986.7A patent/EP2633655B1/en not_active Not-in-force
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5446572A (en) * | 1992-02-14 | 1995-08-29 | The Mitre Corporation | Optical interconnects for high speed backplanes using spectral slicing |
US6016211A (en) * | 1995-06-19 | 2000-01-18 | Szymanski; Ted | Optoelectronic smart pixel array for a reconfigurable intelligent optical interconnect |
JP2004512547A (ja) * | 2000-08-07 | 2004-04-22 | テラダイン・インコーポレーテッド | 電気光学コネクタモジュール |
US20040042448A1 (en) * | 2002-08-30 | 2004-03-04 | Intel Corporation | Multi-port high-speed serial fabric interconnect chip in a meshed configuration |
JP2005223882A (ja) * | 2004-01-09 | 2005-08-18 | Nippon Telegr & Teleph Corp <Ntt> | データ処理方法およびデータ処理装置 |
WO2006020232A1 (en) * | 2004-07-26 | 2006-02-23 | Enigma Semiconductor | Network interconnect crosspoint switching architecture and method |
WO2006054703A1 (ja) * | 2004-11-18 | 2006-05-26 | Nec Corporation | 筐体のスロット間通信を伝送で行う通信装置、配線変換体および配線方法 |
WO2006077961A1 (ja) * | 2005-01-21 | 2006-07-27 | Nec Corporation | 光通信モジュールおよび光信号伝送方法 |
JP2006215815A (ja) * | 2005-02-03 | 2006-08-17 | Fujitsu Ltd | 情報処理システム、計算ノード、情報処理システムの制御方法 |
US20070183415A1 (en) * | 2006-02-03 | 2007-08-09 | Utstarcom Incorporated | Method and system for internal data loop back in a high data rate switch |
US7702191B1 (en) * | 2008-03-13 | 2010-04-20 | Compass Electro-Optical Systems Ltd | Electro-optical chip assembly |
Also Published As
Publication number | Publication date |
---|---|
US9363173B2 (en) | 2016-06-07 |
US20120106562A1 (en) | 2012-05-03 |
EP2633655B1 (en) | 2016-04-20 |
EP2633655A4 (en) | 2014-05-14 |
CN103392317B (zh) | 2016-06-08 |
KR20130143064A (ko) | 2013-12-30 |
WO2012058270A2 (en) | 2012-05-03 |
CN103392317A (zh) | 2013-11-13 |
EP2633655A2 (en) | 2013-09-04 |
AU2011319906A1 (en) | 2013-06-06 |
AU2011319906B2 (en) | 2016-06-16 |
JP5889320B2 (ja) | 2016-03-22 |
WO2012058270A3 (en) | 2013-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5889320B2 (ja) | ルータおよびスイッチ・アーキテクチャ | |
US20230231799A1 (en) | Data center network with packet spraying | |
US9461940B2 (en) | System and method for high speed packet transmission | |
US10911846B2 (en) | Leaf switch module and optoelectronic switch | |
US7042891B2 (en) | Dynamic selection of lowest latency path in a network switch | |
US7110394B1 (en) | Packet switching apparatus including cascade ports and method for switching packets | |
US8625427B1 (en) | Multi-path switching with edge-to-edge flow control | |
US20020118692A1 (en) | Ensuring proper packet ordering in a cut-through and early-forwarding network switch | |
US20110002340A1 (en) | Pipeline method and system for switching packets | |
US7447198B1 (en) | Link trunking and measuring link latency in fibre channel fabric | |
Minkenberg et al. | Designing a crossbar scheduler for HPC applications | |
US9967208B2 (en) | Optoelectronic switch | |
US7539184B2 (en) | Reconfigurable interconnect/switch for selectably coupling network devices, media, and switch fabric | |
KR100850382B1 (ko) | 멀티-스테이지 프로토콜 프로세싱에 의하여 다수의신호들을 전송하기 위한 디바이스 및 방법 | |
US7990987B2 (en) | Network processor having bypass capability | |
US7773592B1 (en) | Method and system for routing network information | |
US7835362B2 (en) | Methods and systems for the management of sequence-sensitive, connection-oriented traffic on a multi-link aggregated port | |
US8116206B1 (en) | Method and system for routing frames in a network | |
US20160323203A1 (en) | Access and distribution router | |
US6956851B1 (en) | Crossbar subsystem and method | |
Mutter et al. | A generic 10 Gbps assembly edge node and testbed for frame switching networks | |
Yamakoshi et al. | Experimental 5-Tb/s Packet-by-Packet Wavelength Switching System Using 2.5-Gb/s< cd0215f. gif> 8-λ WDM Links |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150529 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5889320 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |