JP2014500636A - サブミリ波及び誘電体導波路を用いたチップ間通信 - Google Patents

サブミリ波及び誘電体導波路を用いたチップ間通信 Download PDF

Info

Publication number
JP2014500636A
JP2014500636A JP2013530289A JP2013530289A JP2014500636A JP 2014500636 A JP2014500636 A JP 2014500636A JP 2013530289 A JP2013530289 A JP 2013530289A JP 2013530289 A JP2013530289 A JP 2013530289A JP 2014500636 A JP2014500636 A JP 2014500636A
Authority
JP
Japan
Prior art keywords
antenna
receptacle
directional
housing
dielectric waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013530289A
Other languages
English (en)
Other versions
JP5859008B2 (ja
Inventor
エス ハルーン バヘル
コルシ マルコ
アクタール シラージ
シー ワルケ ニルマル
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/887,270 external-priority patent/US9070703B2/en
Priority claimed from US12/887,323 external-priority patent/US9123737B2/en
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2014500636A publication Critical patent/JP2014500636A/ja
Application granted granted Critical
Publication of JP5859008B2 publication Critical patent/JP5859008B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Radio Transmission System (AREA)
  • Waveguides (AREA)
  • Transceivers (AREA)

Abstract

システム３００−１が、誘電体導波路３１６を用いてＩＣ３０２−１と３０４−１との間の「ワイヤレス」相互接続システムを提供する。ＩＣ３０２−１及び３０４−１の各々はそれぞれ、トランスミッタ３０６−１又は３０６−２及びレシーバ３０８−１又は３０８−２を含み、これらは各々、指向性アンテナ３１４−１又は３１４−２にそれぞれ結合される。典型的に、アンテナ３１４−１及び３１４−２が、サブミリメータ範囲（即ち、１ｍｍより小さい波長）の無線周波数（ＲＦ）信号を生成し、誘電体導波路を介するＲＦリンクを確立する。同様のシステムが一方向通信にも開示される。

Description

本願は、全般的に相互接続システムに関し、更に特定して言えば、誘電体導波路を用いたサブミリ波でのチップ間通信に関連する。
従来の相互接続システム１００の一例を図１に示す。このシステム１００において、集積回路（ＩＣ）１０２及び１０４は、通信チャネル１０６を介して互いに通信する。典型的に、この通信チャネル１０６は、バックプレーンの一部であり、概してトレース（又は幾つかの金属トレース）である。この配置に関する問題は、データレート又はデータ伝送のための物理的限界に達することである。その結果、幾つかの異なる種類の通信リンクが開発されてきた、或いは現在開発中である。即ち、光学的リンク及びワイヤレスリンクである。これらの開発中の技術の各々は、送信媒体、即ち光学的リンクのための光ファイバ、及びワイヤレスリンクのための金属導波管の利用を用いる。しかし、これら２つの技術の各々には、ミスアライメントに関連する問題がある。
図２は、ＩＣ２０２と光ファイバ２０４との間のインタフェースの一例を示す。通信リンクを提供するため、ＩＣ２０２は、概して、オン・ダイ発光ダイオード（ＬＥＤ）又はフォトダイオード２１０を含み、これは光学軸２０６を有する。通常、（トランスミッタ側上の）ＬＥＤ２１０はレーザーダイオードであり、これは特定の波長又は周波数を有し、光ファイバ２０４は、ＬＥＤ２１０から発される光の波長に適応する寸法とされる。典型的に、光ファイバ２０４は、帯域幅を改善するためモノモードファイバであり、これはＬＥＤ２１０から発される光の波長に関連する直径を有する。例えば、近赤外（即ち、約０．７μｍ〜約３μｍの波長）に対し、モノモード光ファイバは概して約８μｍ〜約１０μｍの直径を有する。そのため、光ファイバ２０４の光学軸２０８とＬＥＤ（又はフォトダイオード）２１０の光学軸２０６との間のミスアライメントは（たとえ数ミクロンでも）、粗悪な相互接続となるか又は相互接続がなくなり得る。従って、精密加工又は他のより新種のマイクロ光学的構造が概して必要となる。同じことが金属導波路にもいえる。即ち、適切なアライメントのために精密加工が概して必要となる。サブミリ波のための金属性導波路も非常に損失が多く、導波路が機能する距離を実質的に制限する。
改善された相互接続システムが求められている。
従来のシステムの他の例が下記文献に記載されている。
米国特許番号第５，７５４，９４８号 米国特許番号第７，７６８，４５７号 米国特許番号第７，３７９，７１３号 米国特許番号第７，３３０，７０２号 米国特許番号第６，９６７，３４７号 米国特許公開番号２００９／０００９４０８
従って、本発明の例示の一実施例は或る装置を提供する。この装置は、その中に形成されるレセプタクルを有する筐体であって、レセプタクルが、誘電体導波路の少なくとも一部を受け取るよう適合される筐体と、筐体内に取り付けられる集積回路（ＩＣ）とを含む。ＩＣは、誘電体導波路との通信リンクを提供するよう適合される指向性アンテナと、指向性アンテナに結合されるステアリング回路とを含む。ステアリング回路は、レセプタクル及び指向性アンテナがミスアラインされている場合、ＩＣを誘電体導波路に結合するように指向性アンテナを調節するよう適合される。
本発明の例示の一実施例に従って、指向性アンテナが、複数のラジエータを有する位相アレイを更に含む。
本発明の例示の一実施例に従って、ラジエータの各々がパッチアンテナを更に含む。
本発明の例示の一実施例に従って、指向性アンテナが、ラジエータと、ラジエータを実質的に囲む複数の指向性要素とを更に含み、ステアリング回路が各指向性要素に結合される。
本発明の例示の一実施例に従って、ラジエータがパッチアンテナを更に含む。
本発明の例示の一実施例に従って、この装置が、リードフレームと、ＩＣに及びリードフレームに取り付けられる複数のボンドワイヤとを更に含み、各ボンドワイヤが筐体内に取り付けられる。
本発明の例示の一実施例に従って或る装置が提供される。この装置は、その中に形成されるレセプタクルを有するプラスチック筐体であって、レセプタクルが、誘電体導波路の少なくとも一部を受け取るよう適合されるプラスチック筐体、プラスチック筐体内に封止されるＩＣであって、誘電体導波路との通信リンクを提供するよう適合される指向性アンテナと、指向性アンテナに結合されるステアリング回路であって、レセプタクル及び指向性アンテナがミスアラインされている場合、ＩＣを誘電体導波路に結合するように指向性アンテナを調節するよう適合されるステアリング回路とを含むＩＣ、プラスチック筐体内に少なくとも部分的に封止されるリードフレーム、及びＩＣに及びリードフレームに取り付けられる複数のワイヤボンドであって、各ボンドワイヤがプラスチック筐体内に封止される、複数のワイヤボンドを含む。
本発明の例示の一実施例に従って或る装置が提供される。この装置は、その中に形成されるレセプタクルを有するプラスチック筐体であって、レセプタクルが、誘電体導波路の少なくとも一部を受け取るよう適合されるプラスチック筐体、プラスチック筐体内に封止されるＩＣであって、通信回路要素と、通信回路要素に結合され、誘電体導波路との通信リンクを提供するよう適合される指向性アンテナと、指向性アンテナに結合されるステアリング回路であって、レセプタクル及び指向性アンテナがミスアラインされている場合、ＩＣを誘電体導波路に結合するように指向性アンテナを調節するよう適合されるステアリング回路とを含むＩＣ、プラスチック筐体内に少なくとも部分的に封止されるリードフレーム、及びＩＣに及びリードフレームに取り付けられる複数のワイヤボンドであって、各ボンドワイヤがプラスチック筐体内に封止される、複数のワイヤボンドを含む。
本発明の例示の一実施例に従って、通信回路要素がトランスミッタを更に含む。
本発明の例示の一実施例に従って、通信回路要素がレシーバを更に含む。
本発明の例示の一実施例に従って或る装置が提供される。この装置は、第１のパッケージングされた集積回路（ＩＣ）であって、その中に形成される第１のレセプタクルを有する第１の筐体と、第１の筐体内に取り付けられ、第１のレセプタクルに近接して位置する第１のアンテナを含む第１のＩＣとを含む第１のパッケージングされたＩＣ、第２のパッケージングされたＩＣであって、その中に形成される第２のレセプタクルを有する第２の筐体と、第２の筐体内に取り付けられ、第２のレセプタクルに近接して位置する第２のアンテナを含む第２のＩＣとを含む、第２のパッケージングされたＩＣ、及び第１のレセプタクル内で第１の筐体に及び第２のレセプタクル内で第２の筐体に取り付けられる誘電体導波路を含む。誘電体導波路は、第１のアンテナ及び第２のアンテナ間のサブミリ波無線周波数（ＲＦ）リンクを提供するように適合される。
本発明の例示の一実施例に従って、第１のアンテナ及び第１のレセプタクルが第１の筐体の一部により分離され、第２のアンテナ及び第２のレセプタクルが第２の筐体の一部により分離される。
本発明の例示の一実施例に従って、誘電体導波路は長さが約１ｍｍ〜約１０，０００ｍｍの間である。
本発明の例示の一実施例に従って、第１及び第２のアンテナの各々が指向性アンテナであり、第１及び第２のＩＣの各々が、それぞれ第１及び第２のステアリング回路を更に含む。それぞれ第１及び第２のレセプタクル及びそれぞれ第１及び第２の指向性アンテナがミスアラインされる場合、第１及び第２のステアリング回路が、各々それぞれの第１及び第２の指向性アンテナを誘電体導波路に結合するよう調節するよう適合される。
本発明の例示の一実施例に従って、第１及び第２の指向性アンテナの各々が、複数のラジエータを有する位相アレイを更に含む。
本発明の例示の一実施例に従って、ラジエータの各々がパッチアンテナを更に含む。
本発明の例示の一実施例に従って、第１及び第２の指向性アンテナの各々が、ラジエータと、ラジエータを実質的に囲む複数の指向性要素とを更に含み、ステアリング回路が各指向性要素に結合される。
本発明の例示の一実施例に従って、ラジエータがパッチアンテナを更に含む。
本発明の例示の一実施例に従って或る装置が提供される。この装置は、第１のパッケージングされたＩＣであって、その中に形成される第１のレセプタクルを有する第１のプラスチック筐体と、第１のプラスチック筐体内に封止され、第１のレセプタクルに近接して位置する第１のアンテナを含む第１のＩＣと、第１のプラスチック筐体内に少なくとも部分的に封止される第１のリードフレームと、第１のＩＣに及び第１のリードフレームに取り付けられるワイヤボンドの第１のセットであって、第１のセットからの各ボンドワイヤが第１のプラスチック筐体内に封止される第１のセットとを含む、第１のパッケージングされたＩＣ、第２のパッケージングされたＩＣであって、その中に形成される第２のレセプタクルを有する第２のプラスチック筐体と、第２の筐体内に封止され、第２のレセプタクルに近接して位置する第２のアンテナを含む第２のＩＣと、第２のプラスチック筐体内に少なくとも部分的に封止される第２のリードフレームと、第２のＩＣに及び第２のリードフレームに取り付けられるワイヤボンドの第２のセットであって、第２のセットからの各ボンドワイヤが第２のプラスチック筐体内に封止されるワイヤボンドの第２のセットとを含む、第２のパッケージングされたＩＣ、及び第１のレセプタクルで第１の筐体に及び第２のレセプタクルで第２の筐体に取り付けられる誘電体導波路であって、第１のアンテナ及び第２のアンテナ間のサブミリ波ＲＦリンクを提供するように適合される誘電体導波路を含む。
例示の実施例を添付の図面を参照して説明する。
従来の相互接続システムのブロック図である。
ＩＣ及び光ファイバのインタフェースを図示するブロック図である。
本発明の例示の一実施例に従った相互接続システムの例のブロック図である。 本発明の例示の一実施例に従った相互接続システムの例のブロック図である。 本発明の例示の一実施例に従った相互接続システムの例のブロック図である。
図３〜図５の例のための誘電体導波路及び指向性アンテナのミスアライメントの一例を図示するブロック図である。
図３〜図５のＩＣの例を図示するブロック図である。 図３〜図５のＩＣの例を図示するブロック図である。
本発明の例示の一実施例に従ったシステム３００−１を図３に示す。システム３００−１が、誘電体導波路３１６を用いてＩＣ３０２−１と３０４−１と間の「ワイヤレス」相互接続システムを提供する。ＩＣ３０２−１及び３０４−１の各々はそれぞれ、トランスミッタ３０６−１又は３０６−２及びレシーバ３０８−１又は３０８−２を含み、これらは各々それぞれ指向性アンテナ３１４−１又は３１４−２に結合される。典型的に、アンテナ３１４−１及び３１４−２は、サブミリメータ範囲（即ち、１ｍｍより小さい波長）の無線周波数（ＲＦ）信号を生成し、誘電体導波路を介してＲＦリンクを確立する。（３００−１で図示するような２方向トランシーバシステムの代わりに）一方向通信のための同様のシステムを図４のシステム３００−２で見ることができる。
図５は、システム３００−１又は３００−２の物理的レイアウトの一例を示す。図示するように、ＩＣ３０２−１／３０２−２及び３０４−１／３０４−２（以降ではＩＣ３０２及び３０４と称する）の各々は、例えばリードフレーム５０２に、例えば、（ワイヤボンド５０６を介して）ワイヤボンディングされた（その上に形成される回路要素を備える）シリコン基板５０４を有するパッケージングされたＩＣである。シリコン基板５０４（ＩＣ又は「チップ」と呼ぶこともある）及びワイヤボンド５０６は、プラスチック又は他の誘電性筐体又はパッケージング材料５０８に封止される。典型的に、基板５０４は、通信回路要素（即ち、トランスミッタ３０６−１又はレシーバ３０８−１）、指向性アンテナ（即ち、３１４−１）、及び他の機能性回路要素を含む。その後、誘電体導波路３１６は、チップ間通信を提供するため窪み３１６内で筐体５０８に取り付けられ得る。用いることができるパッケージの他の代替例は、セラミックパッケージ、「フリップチップ」パッケージ、ウエハレベルチップスケールパッケージ（ＷＣＳＰ）などである。
基板５０４と誘電体導波路３１６との間のインタフェースの一例を示すエリア５１０を図６に更に詳細に示す。図示するように、指向性アンテナ３１４−１又は３１４−２（後述では３１４）及び誘電体導波路３１６がミスアラインされる。金属導波路又は光ファイバに対するこのようなミスアライメントは、信号を極度に減衰させ得る（および、そうさせる可能性がある）。しかし、ここでは、アンテナ３１４は指向性アンテナであるため、アンテナ３１４によって形成されるビームは、誘電体導波路３１６と結合するように調節され得、光ファイバ又は金属導波路のために必要とされ得る精密加工の如何なる必要性もなくす。図示するように、筐体５０８の上面に窪み５１４が形成されるが、これは、筐体５０８の側壁に形成することもできる。また、導波管３１６が近接して共に結合され得る多数のセクション又はセグメントで形成され得、これは概して、異なる回路基板又はデバイス間の一層容易なチップ間通信を可能にする。
これを達成するため、基板５０４上に高周波数発振器が構築される。先進のＣＭＯＳプロセス技術は、非常に高い周波数で１より大きい電力利得を有するトランジスタを通常のプロセスの一部として有する。高性能６５ｎｍＣＭＯＳプロセスは、例えば、３００ＧＨｚより大きい最大周波数を有し得る。一方、４５ｎｍ、３２ｎｍ、及び２８ｎｍプロセス技術は順により速いトランジスタを有し、今後１０年以内に最大周波数が１ＴＨｚを超え得る可能性がある。そのため、現在のＣＭＯＳプロセス技術は、約１００〜３００ＧＨｚの範囲の周波数で発振する発振器を提供する。その結果、比帯域幅が比較的小さい（即ち、信号周波数がキャリアの小さい比である）ため、高周波数デジタル信号（即ち、＞１０ＧＢＰＳ）がこのような高周波数キャリア（即ち、約１００〜３００ＧＨｚの間）に符号化され得る。また、１００ＧＨｚ〜１ＴＨｚ範囲の信号の波長が概して非常に小さいため、アンテナ（即ち、３１４）は、非常に小さく（即ち、約１０〜４００μｍ）し得る。
図７は指向性アンテナ３１４の一例を示す。この例では、指向性アンテナ３１４は全般的に、パッチアンテナ７０２の周囲に沿って指向性要素７０４−１〜７０４−４を有するパッチアンテナ７０２を含む。これらの指向性要素７０４−１〜７０４−４は典型的に、ステアリング回路７０６により接地される又は浮遊とされ得る金属デフレクタであり、ステアリング回路７０６は、パッチアンテナ７０２により発せられるビームの方向を制御する。代替として、パッチアンテナの代わりに、八木・宇田ボンドワイヤアンテナ、折り返し双極アンテナ、単極アンテナ、及び単一のフィードを備えた他の放射構造を用いることができる。
図８は指向性アンテナ３１４の別の例を示す。ここでは、パッチアンテナ８０２−１〜８０２−４が位相アレイアンテナを形成する。この位相アレイアンテナは、ビームの方向を制御するようにステアリング回路８０４により制御され得る。このようなオンチップ位相アレイシステムの一例は、２０１０年９月９日に出願された米国出願番号１２／８７８，４８４、発明の名称「テラヘルツ位相アレイシステム」に記載され、２０１０年８月３０日に出願された出願番号１２／８７１，６２６、発明の名称「ダウンコンバージョンミキサ」、及び２０１０年９月２２日に出願された米国出願番号１２／８８８，２０８、発明の名称「低インピーダンス送信ライン」と共に考慮され、上述の出願はすべて参照のためこの出願に組み込まれている。
米国特許出願番号１２／８７８，４８４ 米国特許出願番号１２／８７１，６２６ 米国特許出願番号１２／８８８，２０８
本発明に関連する技術に習熟した者であれば、説明した例示の実施例に変形が成され得ること、及び本発明の特許請求の範囲内で他の実施例を実装し得ることが分かるであろう。

Claims (24)

  1. 装置であって、
    その中に形成されるレセプタクルを有する筐体であって、前記レセプタクルが、誘電体導波路の少なくとも一部を受け取るよう適合される、前記筐体、及び
    前記筐体内に取り付けられる集積回路（ＩＣ）、
    を含み、
    前記ＩＣが、
    前記誘電体導波路との通信リンクを提供するよう適合される指向性アンテナと、
    指向性アンテナに結合されるステアリング回路であって、前記レセプタクル及び指向性アンテナがミスアラインされている場合、前記ＩＣを前記誘電体導波路に結合するように前記指向性アンテナを調節するよう適合される、前記ステアリング回路と、
    を含む、装置。
  2. 請求項１に記載の装置であって、前記指向性アンテナが、複数のラジエータを有する位相アレイを更に含む、装置。
  3. 請求項２に記載の装置であって、前記ラジエータの各々がパッチアンテナを更に含む、装置。
  4. 請求項１に記載の装置であって、前記指向性アンテナが、ラジエータと、前記ラジエータを実質的に囲む複数の指向性要素とを更に含み、前記ステアリング回路が各指向性要素に結合される、装置。
  5. 請求項４に記載の装置であって、前記ラジエータがパッチアンテナを更に含む、装置。
  6. 請求項１に記載の装置であって、前記装置が、リードフレームと、前記ＩＣに及び前記リードフレームに取り付けられる複数のボンドワイヤとを更に含み、各ボンドワイヤが前記筐体内に取り付けられる、装置。
  7. 装置であって、
    その中に形成されるレセプタクルを有するプラスチック筐体であって、前記レセプタクルが、誘電体導波路の少なくとも一部を受け取るよう適合される、前記プラスチック筐体、及び
    前記プラスチック筐体内に封止されるＩＣであって、
    前記ＩＣが、
    前記誘電体導波路との通信リンクを提供するよう適合される指向性アンテナと、
    指向性アンテナに結合されるステアリング回路であって、前記レセプタクル及び指向性アンテナがミスアラインされている場合、前記ＩＣを前記誘電体導波路に結合するように前記指向性アンテナを調節するよう適合される、前記ステアリング回路と、
    を含む前記ＩＣ、
    前記プラスチック筐体内に少なくとも部分的に封止されるリードフレーム、及び
    前記ＩＣに及び前記リードフレームに取り付けられる複数のワイヤボンドであって、各ボンドワイヤが前記プラスチック筐体内に封止される、前記複数のワイヤボンド、
    を含む、装置。
  8. 装置であって、
    その中に形成されるレセプタクルを有するプラスチック筐体であって、前記レセプタクルが、誘電体導波路の少なくとも一部を受け取るよう適合される、前記プラスチック筐体、及び
    前記プラスチック筐体内に封止されるＩＣであって、
    前記ＩＣが、
    通信回路要素と、
    前記通信回路要素に結合され、前記誘電体導波路との通信リンクを提供するよう適合される指向性アンテナと、
    指向性アンテナに結合されるステアリング回路であって、前記レセプタクル及び指向性アンテナがミスアラインされている場合、前記ＩＣを前記誘電体導波路に結合するように前記指向性アンテナを調節するよう適合される、前記ステアリング回路と、
    を含む前記ＩＣ、
    前記プラスチック筐体内に少なくとも部分的に封止されるリードフレーム、及び
    前記ＩＣに及び前記リードフレームに取り付けられる複数のワイヤボンドであって、各ボンドワイヤが前記プラスチック筐体内に封止される、前記複数のワイヤボンド、
    を含む、装置。
  9. 装置であって、
    その中に形成されるレセプタクルを有する筐体であって、誘電体導波路の少なくとも一部を受け取るよう適合される前記レセプタクル、及び
    集積回路（ＩＣ）であって、
    前記ＩＣが、
    その中に形成される第１のレセプタクルを有する第１の筐体と、
    前記第１の筐体内に取り付けられ、前記誘電体導波路との通信リンクを提供するよう適合される指向性アンテナを含む第１のＩＣと、
    を含む前記ＩＣ、
    第２のパッケージングされたＩＣであって、
    その中に形成される第２のレセプタクルを有する第２の筐体と、
    前記第２の筐体内に取り付けられ、前記第２のレセプタクルに近接して位置する第２のアンテナを含む第２のＩＣと、
    を含む、前記第２のパッケージングされたＩＣ、及び
    前記第１のレセプタクル内で前記第１の筐体に及び前記第２のレセプタクル内で前記第２の筐体に取り付けられる誘電体導波路であって、前記第１のアンテナと第２のアンテナとの間のサブミリ波無線周波数（ＲＦ）リンクを提供するように適合される前記誘電体導波路、
    を含む、装置。
  10. 請求項９に記載の装置であって、前記第１のアンテナ及び第１のレセプタクルが前記第１の筐体の一部により分離され、前記第２のアンテナ及び第２のレセプタクルが前記第２の筐体の一部により分離される、装置。
  11. 請求項１０に記載の装置であって、前記誘電体導波路は長さが約１ｍｍ〜約１０，０００ｍｍの間である、装置。
  12. 請求項１０に記載の装置であって、前記第１及び第２のアンテナの各々が指向性アンテナであり、第１及び第２のＩＣの各々が、それぞれ、第１及び第２のステアリング回路を更に含み、前記それぞれの第１及び第２のレセプタクル及び前記それぞれの第１及び第２の指向性アンテナがミスアラインされる場合、前記誘電体導波路と結合するように、前記第１及び第２のステアリング回路が各々、前記それぞれの第１及び第２の指向性アンテナを調節するよう適合される、装置。
  13. 請求項１２に記載の装置であって、前記第１及び第２の指向性アンテナの前記各々が、複数のラジエータを有する位相アレイを更に含む、装置。
  14. 請求項１０に記載の装置であって、前記ラジエータの各々がパッチアンテナを更に含む、装置。
  15. 請求項９に記載の装置であって、前記第１及び第２の指向性アンテナの各々が、
    ラジエータと、
    前記ラジエータを実質的に囲む複数の指向性要素と、
    を更に含み、
    前記ステアリング回路が各指向性要素に結合される、
    装置。
  16. 請求項１２に記載の装置であって、前記ラジエータがパッチアンテナを更に含む、装置。
  17. 装置であって、
    第１のパッケージングされたＩＣであって、
    その中に形成される第１のレセプタクルを有する第１のプラスチック筐体であって、前記第１のレセプタクルが、誘電体導波路の少なくとも一部を受け取るよう適合される、前記第１のプラスチック筐体と、
    前記第１のプラスチック筐体内に封止される第１のＩＣであって、
    前記第１のＩＣが、
    前記誘電体導波路との通信リンクを提供するよう適合される指向性アンテナと、
    前記第１のプラスチック筐体内に少なくとも部分的に封止される第１のリードフレームと、
    前記第１のＩＣに及び前記第１のリードフレームに取り付けられる複数のワイヤボンドであって、第１のセットからの各ボンドワイヤが前記第１のプラスチック筐体内に封止される、前記複数のワイヤボンドと、
    を含む、前記第１のパッケージングされたＩＣ、及び
    第２のパッケージングされたＩＣであって、複数のラジエータを有する第２のプラスチック筐体を含む、前記第２のパッケージングされたＩＣ、
    を含む、装置。
  18. 請求項１７に記載の装置であって、前記第２のパッケージＩＣが、
    その中に形成される第２のレセプタクルを有する第２のプラスチック筐体であって、前記第２のレセプタクルが、誘電体導波路の少なくとも一部を受け取るよう適合される、前記第２のプラスチック筐体、
    前記第２のプラスチック筐体内に封止される第２のＩＣであって、
    前記第２のＩＣが、
    通信回路要素と、
    前記第２のレセプタクルに近接して位置する第２の指向性アンテナと、
    前記第２のプラスチック筐体内に少なくとも部分的に封止される第２のリードフレームと、
    前記第２のＩＣに及び前記第２のリードフレームに取り付けられるワイヤボンドの第２のセットであって、前記第２のセットからの各ボンドワイヤが前記第２のプラスチック筐体内に封止される、前記ワイヤボンドの第２のセットと、
    を含む、前記第２のＩＣ、及び
    前記第１のレセプタクル内で前記第１の筐体に及び前記第２のレセプタクル内で前記第２の筐体に取り付けられる誘電体導波路であって、前記第１のアンテナと第２のアンテナとの間のサブミリ波ＲＦリンクを提供するように適合される、前記誘電体導波路、
    を含む、装置。
  19. 請求項１８に記載の装置であって、前記第１のアンテナ及び第１のレセプタクルが前記第１の筐体の一部により分離され、前記第２のアンテナ及び第２のレセプタクルが前記第２の筐体の一部により分離される、装置。
  20. 請求項１９に記載の装置であって、前記誘電体導波路は長さが約１ｍｍ〜約１０，０００ｍｍの間である、装置。
  21. 請求項１９に記載の装置であって、前記第１及び第２のアンテナの各々が指向性アンテナであり、前記第１及び第２のＩＣの各々が、それぞれ、第１及び第２のステアリング回路を更に含み、前記それぞれの第１及び第２のレセプタクル及び前記それぞれの第１及び第２の指向性アンテナがミスアラインされる場合、前記第１及び第２のステアリング回路が各々、前記誘電体導波路に結合するように前記それぞれの第１及び第２の指向性アンテナを調節するよう適合される、装置。
  22. 請求項２１に記載の装置であって、前記第１及び第２の指向性アンテナの前記の各々が、複数のラジエータを有する位相アレイを更に含む、装置。
  23. 請求項２２に記載の装置であって、前記ラジエータの各々がパッチアンテナを更に含む、装置。
  24. 請求項２１に記載の装置であって、前記第１及び第２の指向性アンテナの前記の各々が、
    ラジエータと、
    前記ラジエータを実質的に囲む複数の指向性要素と、
    を更に含み、
    前記ステアリング回路が各指向性要素に結合される、
    装置。
JP2013530289A 2010-09-21 2011-09-21 サブミリ波及び誘電体導波路を用いたチップ間通信 Active JP5859008B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12/887,270 US9070703B2 (en) 2010-09-21 2010-09-21 High speed digital interconnect and method
US12/887,270 2010-09-21
US12/887,323 2010-09-21
US12/887,323 US9123737B2 (en) 2010-09-21 2010-09-21 Chip to dielectric waveguide interface for sub-millimeter wave communications link
PCT/US2011/052630 WO2012040376A1 (en) 2010-09-21 2011-09-21 Chip-to-chip communications using sub-millimeter waves and dielectric waveguide

Publications (2)

Publication Number Publication Date
JP2014500636A true JP2014500636A (ja) 2014-01-09
JP5859008B2 JP5859008B2 (ja) 2016-02-10

Family

ID=45874155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013530289A Active JP5859008B2 (ja) 2010-09-21 2011-09-21 サブミリ波及び誘電体導波路を用いたチップ間通信

Country Status (3)

Country Link
JP (1) JP5859008B2 (ja)
CN (1) CN103119714B (ja)
WO (1) WO2012040376A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715517B (zh) * 2012-09-28 2018-07-31 德克萨斯仪器股份有限公司 封装天线的路由选择
FR3022696A1 (fr) * 2014-06-24 2015-12-25 St Microelectronics Sa Connecteur pour guide d'ondes plastique
US10327268B2 (en) 2015-09-25 2019-06-18 Intel Corporation Microelectronic package with wireless interconnect
US20180212306A1 (en) * 2015-09-25 2018-07-26 Intel Corporation Antennas for platform level wireless interconnects
US11830831B2 (en) 2016-09-23 2023-11-28 Intel Corporation Semiconductor package including a modular side radiating waveguide launcher
US11309619B2 (en) 2016-09-23 2022-04-19 Intel Corporation Waveguide coupling systems and methods
WO2018063367A1 (en) 2016-09-30 2018-04-05 Intel Corporation Millimeter wave waveguide connector with integrated waveguide structuring
CN106253993B (zh) * 2016-10-11 2017-08-25 深圳市太赫兹科技创新研究院 一种远程太赫兹通信系统
US10461388B2 (en) 2016-12-30 2019-10-29 Intel Corporation Millimeter wave fabric network over dielectric waveguides

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202145A (ja) * 1998-01-08 1999-07-30 Nippon Telegr & Teleph Corp <Ntt> 光モジュールおよびその製造方法
JP2010183055A (ja) * 2009-01-07 2010-08-19 Sony Corp 半導体装置、その製造方法、ミリ波誘電体内伝送装置、その製造方法、およびミリ波誘電体内伝送システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771294A (en) * 1986-09-10 1988-09-13 Harris Corporation Modular interface for monolithic millimeter wave antenna array
JPH07221223A (ja) * 1994-02-03 1995-08-18 Mitsubishi Electric Corp 半導体装置，及び混成集積回路装置
US6967347B2 (en) * 2001-05-21 2005-11-22 The Regents Of The University Of Colorado Terahertz interconnect system and applications
US7295161B2 (en) * 2004-08-06 2007-11-13 International Business Machines Corporation Apparatus and methods for constructing antennas using wire bonds as radiating elements
US20090009408A1 (en) * 2006-06-21 2009-01-08 Broadcom Corporation Integrated circuit with bonding wire antenna structure and methods for use therewith
US7768457B2 (en) * 2007-06-22 2010-08-03 Vubiq, Inc. Integrated antenna and chip package and method of manufacturing thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202145A (ja) * 1998-01-08 1999-07-30 Nippon Telegr & Teleph Corp <Ntt> 光モジュールおよびその製造方法
JP2010183055A (ja) * 2009-01-07 2010-08-19 Sony Corp 半導体装置、その製造方法、ミリ波誘電体内伝送装置、その製造方法、およびミリ波誘電体内伝送システム

Also Published As

Publication number Publication date
JP5859008B2 (ja) 2016-02-10
CN103119714A (zh) 2013-05-22
CN103119714B (zh) 2016-08-17
WO2012040376A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
US9484630B2 (en) Chip to dielectric waveguide interface for sub-millimeter wave communications link
JP5859008B2 (ja) サブミリ波及び誘電体導波路を用いたチップ間通信
US9070703B2 (en) High speed digital interconnect and method
US7342299B2 (en) Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
US9705202B2 (en) Semiconductor device, method of manufacturing the same, in-millimeter-wave dielectric transmission device, method of manufacturing the same, and in-millimeter-wave dielectric transmission system
US9819098B2 (en) Antenna-in-package structures with broadside and end-fire radiations
US8477070B2 (en) Integrated antenna and chip package and method of manufacturing thereof
US8754818B2 (en) Integrated antenna structure on separate semiconductor die
TWI631834B (zh) 具有電磁通訊之積體電路
KR101774518B1 (ko) 광학적으로 연결되는 디바이스들 및 장치들, 그리고 이와 관련된 방법 및 머신-판독가능 저장 매체
CN107924373B (zh) 使用通过线路连接的无线电设备接口的微电子封装通信
US20160172317A1 (en) Integrated millimeter-wave chip package
US10305196B2 (en) Dielectric lens structures for EHF radiation
Tajima et al. Compact THz LTCC receiver module for 300 GHz wireless communications
CN109326584B (zh) 封装天线及其制造方法
JP2006191566A (ja) 無線周辺装置内に埋め込まれた非共振アンテナ
Liao et al. Packaging of dual-mode wireless communication module using RF/optoelectronic devices with shared functional components
Boryssenko et al. Studies on RF-optical dual mode wireless communication modules
WO2023202769A1 (en) Antenna array system
CN116231276A (zh) 片上天线和片上天线装置
JP2020129784A (ja) 高周波モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151215

R150 Certificate of patent or registration of utility model

Ref document number: 5859008

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250