JP2014236451A - Distortion compensation device - Google Patents
Distortion compensation device Download PDFInfo
- Publication number
- JP2014236451A JP2014236451A JP2013118382A JP2013118382A JP2014236451A JP 2014236451 A JP2014236451 A JP 2014236451A JP 2013118382 A JP2013118382 A JP 2013118382A JP 2013118382 A JP2013118382 A JP 2013118382A JP 2014236451 A JP2014236451 A JP 2014236451A
- Authority
- JP
- Japan
- Prior art keywords
- distortion compensation
- digital
- analog
- distortion
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims abstract description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 10
- 238000006243 chemical reaction Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 5
- 230000002194 synthesizing effect Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、歪補償装置に関するものである。 The present invention relates to a distortion compensation apparatus.
特許文献1には、デジタルプリディストーション(DPD:デジタル歪補償)と、フィードフォワード(FF)とを用いた歪補償装置が開示されている。図4に示すように、特許文献1に開示された歪補償装置は、入力デジタル信号Sin(図中(A)の矩形信号)に対して、デジタル歪補償部11が入力信号の5倍程度に帯域を拡大し、(B)の特性を得る処理を実行する。フィルタ12は、ダウンサンプリングに先行してデシメーションフィルタリングを行う。これにより、入力信号に対して帯域制限((C)参照)がされる。DA14は、フィルタ12から出力されるデジタル信号を、アナログ信号に変換してメインアンプ21に供給する。メインアンプ21は、DA14から供給されるアナログ信号を増幅して出力するが、メインアンプ21は、歪特性を有しているので、(D)に示す信号が出力される。
Patent Document 1 discloses a distortion compensation apparatus that uses digital predistortion (DPD: digital distortion compensation) and feedforward (FF). As shown in FIG. 4, in the distortion compensation device disclosed in Patent Document 1, the digital distortion compensation unit 11 is about five times the input signal with respect to the input digital signal Sin (rectangular signal (A) in the figure). The processing for obtaining the characteristic (B) is executed by expanding the band. The
メインアンプ21からの出力信号は、差分器22に供給されるとともに、遅延回路24に供給される。差分器22は、メインアンプ21の出力信号と、DA15から出力されて遅延回路23によって位相が調整された入力信号との差分を求め、(E)に示す、(D)の歪に対応する信号を出力する。エラーアンプ25は、差分器22の出力を増幅し、seとして差分器26に供給する。差分器26は、メインアンプ21から出力される(D)の信号を遅延回路24によって遅延した信号と、エラーアンプ25から出力される(E)の信号との差分を求めることで、(F)に示すような歪成分を有しない信号を得る。
An output signal from the
ところで、特許文献1に開示された技術では、消費電力が大きいエラーアンプが必要になることから、回路規模が大きくなるとともに、製造コストが高くなるという問題点がある。 By the way, the technique disclosed in Patent Document 1 requires an error amplifier with large power consumption. Therefore, there is a problem that the circuit scale is increased and the manufacturing cost is increased.
そこで、本発明は、回路規模が小さく、製造コストも安い歪補償装置を提供することを目的としている。 SUMMARY OF THE INVENTION An object of the present invention is to provide a distortion compensation device having a small circuit scale and low manufacturing cost.
上記課題を解決するために、本発明は、デジタル信号を入力し、アナログ信号に変換する変換手段と、前記変換手段から出力される前記アナログ信号を増幅する増幅手段と、前記増幅手段が有する歪みを補償するために、デジタル信号に対して前置歪補償処理を施すデジタル歪補償手段と、前記増幅手段が有する歪みを補償するために、アナログ信号に対して前置歪補償処理を施すアナログ歪補償手段と、前記デジタル歪補償手段および前記アナログ歪補償手段によって前置歪補償処理が施された信号を合成して前記増幅手段に入力する合成手段と、を有することを特徴とする。
このような構成によれば、回路規模が小さく、製造コストも安い歪補償装置を提供することができる。
In order to solve the above-described problems, the present invention provides a converting means for inputting a digital signal and converting it into an analog signal, an amplifying means for amplifying the analog signal output from the converting means, and a distortion included in the amplifying means. Digital distortion compensation means for performing predistortion compensation processing on the digital signal and analog distortion processing for performing predistortion compensation processing on the analog signal to compensate for the distortion of the amplification means. Compensating means, and synthesizing means for synthesizing the signals subjected to predistortion processing by the digital distortion compensating means and the analog distortion compensating means and inputting the synthesized signals to the amplifying means.
According to such a configuration, it is possible to provide a distortion compensation device with a small circuit scale and low manufacturing cost.
また、本発明の一側面は、前記デジタル歪補償手段および/または前記アナログ歪補償手段は前記増幅手段の入出力信号の差分に基づいて前置歪補償処理を実行することを特徴とする。
このような構成によれば、入出力信号に基づいて、最適な内部設定を行うことができる。
Also, one aspect of the present invention is characterized in that the digital distortion compensation means and / or the analog distortion compensation means execute predistortion processing based on a difference between input and output signals of the amplification means.
According to such a configuration, an optimal internal setting can be performed based on the input / output signal.
また、本発明の一側面は、前記デジタル歪補償手段が処理を行う周波数帯域幅は、前記アナログ歪補償手段が処理を行う周波数帯域幅よりも狭いことを特徴とする。
このような構成によれば、デジタル歪補償手段の帯域幅を狭く設定することで、入手が容易な素子を用いることができる。
Also, one aspect of the present invention is characterized in that the frequency bandwidth processed by the digital distortion compensation means is narrower than the frequency bandwidth processed by the analog distortion compensation means.
According to such a configuration, an easily available element can be used by setting the bandwidth of the digital distortion compensation means narrow.
また、本発明の一側面は、前記デジタル歪補償手段から出力される信号の周波数帯域幅は、前記変換手段に入力されるデジタル信号の周波数帯域幅の2倍以下となるように設定されることを特徴とする。
このような構成によれば、デジタル歪補償手段に要求されるスペックを落とすことが可能になる。
According to another aspect of the present invention, the frequency bandwidth of the signal output from the digital distortion compensation unit is set to be not more than twice the frequency bandwidth of the digital signal input to the conversion unit. It is characterized by.
According to such a configuration, it is possible to reduce the specifications required for the digital distortion compensation means.
本発明によれば、回路規模が小さく、製造コストも安い歪補償装置を提供することが可能となる。 According to the present invention, it is possible to provide a distortion compensation device having a small circuit scale and low manufacturing cost.
つぎに、本発明の実施形態について説明する。 Next, an embodiment of the present invention will be described.
(A)本発明の実施形態の構成の説明
図1は、本発明の実施形態に係る歪補償装置の構成例を示す図である。この図に示すように本実施形態の歪補償装置は、デジタル歪補償部(Digital Pre-distortion)100、DAC(Digital Analog Converter)101、DAC102、ADC(Analog to Digital Converter)103、BPF(Band Pass Filter)104、BPF105、加算器106、アナログ歪補償部107、およびを、メインアンプ108を有している。
(A) Description of Configuration of Embodiment of the Present Invention FIG. 1 is a diagram illustrating a configuration example of a distortion compensation apparatus according to an embodiment of the present invention. As shown in this figure, the distortion compensation apparatus of this embodiment includes a digital distortion compensation unit (Digital Pre-distortion) 100, a DAC (Digital Analog Converter) 101, a
デジタル歪補償部100は、メインアンプ108の振幅および位相の伝達関数がGという複素関数で表されるとすると、デジタル歪補償部100は伝達関数Gの逆(複素共役)の特性を持つ伝達関数を用いて、入力されたデジタル信号を調整して出力するデジタル歪補償処理を実行する。DAC101は、デジタル歪補償部100から出力されるデジタル信号をアナログ信号に変換して出力する。なお、デジタル歪補償部100から出力される信号の周波数帯域幅は、例えば、DAC101に入力されるデジタル信号の周波数帯域幅の2倍以下となるように設定されている。
In the digital
BPF104は、DAC101から出力されるアナログ信号の帯域幅を制限して加算器105に供給する。BPF105は、メインアンプ108から出力される信号の帯域幅を制限してADC103に供給する。ADC103は、BPF105から出力されるアナログ信号をデジタル信号に変換してデジタル歪補償部100に供給する。アナログ歪補償部107は、メインアンプ108の振幅および位相に関する伝達関数Gの逆(複素共役)の特性を持つ伝達関数を用いて、入力されたアナログ信号を調整して出力するアナログ歪補償処理を実行する。加算器106は、BPF104の出力信号と、アナログ歪補償部107の出力信号とを加算して出力する。メインアンプ108は、加算器106から出力される信号を所定のゲインで増幅して出力する。
The
(B)本発明の実施形態の動作の説明
つぎに、本発明の実施形態の動作を説明する。デジタル歪補償部100には、(A)に示すような周波数特性を有するデジタル信号が入力される。デジタル歪補償部100は、入力されたデジタル信号に対して前置歪補償処理を施して出力する。より詳細には、デジタル歪補償部100には、BPF105によって帯域が制限され、ADC103によってデジタル信号に変換されたメインアンプ108の出力信号と、歪補償装置への入力信号であるデジタル信号とが入力される。デジタル歪補償部100は、これらの信号の差分が少なくなるようにパラメータを調整することにより、歪を低減できる最適な伝達特性を得ることができる。
(B) Description of Operation of the Embodiment of the Present Invention Next, the operation of the embodiment of the present invention will be described. A digital signal having a frequency characteristic as shown in FIG. The
デジタル歪補償部100から出力されたデジタル信号はDAC101に入力され、そこでアナログ信号に変換されてBPF104に出力される。BPF104は、DAC101から出力されるアナログ信号の帯域幅を制限して出力する。例えば、BPF104は、DAC101から出力されるアナログ信号の帯域幅を、例えば、200MHzに制限して出力する。この結果、BPF104からは、(B)に示すような周波数特性を有する信号が出力される。
The digital signal output from the
一方、DAC102は、デジタル信号である入力信号をアナログ信号に変換し、アナログ歪補償部107に供給する。アナログ歪補償部107は、アナログ領域で歪を補償する処理を実行し、DAC102から供給される入力信号に対して前置歪補償処理を施し、加算器106に供給する。より詳細には、アナログ歪補償部107は、メインアンプ108から出力される信号と、DAC102から出力される入力信号を入力している。アナログ歪補償部107は、メインアンプ108から出力される出力信号と、DAC102から供給される入力信号との差が少なくなるようにパラメータを設定し、前置歪補償処理を実行する。これにより、アナログ歪補償部107から出力される信号は、(C)に示す特性を有する。
On the other hand, the
加算器106は、BPF104から出力されるデジタル領域で前置歪補償処理が施された信号と、アナログ歪補償部107から出力されるアナログ領域で前置歪補償処理が施された信号と加算し、メインアンプ108に供給する。メインアンプ108は、加算器106から出力される信号を所定のゲインで増幅して出力する。この結果、メインアンプ108から出力される信号は(D)に示すように歪特性が改善された信号となる。
The
図2および図3は、図1に示す実施形態の動作を簡単に説明する図である。図2(A)は、歪補償装置において、歪補償しない場合にメインアンプ108から出力される信号の一例を示す図である。この図に示すように、歪補償を行わない場合には、30〜50MHzの帯域幅を有する信号の両サイドには約200MHzの帯域幅にわたって、ハッチングが施された歪成分が付帯して出力される。
2 and 3 are diagrams for briefly explaining the operation of the embodiment shown in FIG. FIG. 2A is a diagram illustrating an example of a signal output from the
図2(B)は、デジタル歪補償部100のみを動作させた場合のメインアンプ108の出力信号を示している。この図に示すように、デジタル歪補償部100のみを動作させた場合、ハッチングが施された領域のうち、約100MHzの範囲内の歪成分については十分に除去されているが100MHzを超える歪成分については十分に除去されない。
FIG. 2B shows an output signal of the
図3(A)は、アナログ歪補償部107のみを動作させた場合のメインアンプ108から出力される信号の周波数特性を示している。この図に示すように、アナログ歪補償部107のみを動作させた場合には、デジタル歪補償部100に比較してより広い範囲の歪成分が減衰されているが、減衰量は十分とは言えない。
FIG. 3A shows the frequency characteristics of the signal output from the
図3(B)は、デジタル歪補償部100と、アナログ歪補償部107の双方を同時に動作させた場合のメインアンプ108から出力される信号の周波数特性を示している。この図に示すように、デジタル歪補償部100と、アナログ歪補償部107の双方を同時に動作させた場合には、デジタル歪補償部100とアナログ歪補償部107のそれぞれの特徴が相乗的に発揮され、歪成分が十分に除去されている。
FIG. 3B shows frequency characteristics of a signal output from the
以上に説明したように、本発明の実施形態によれば、デジタル領域で動作するデジタル歪補償部と、アナログ領域で動作するアナログ歪補償部とを設けるとともに、これらの出力を加算器106によって合成してメインアンプ108に供給するようにした。これにより、双方の特徴を相乗的に生かして、歪成分の少ない信号を得ることが可能になる。
As described above, according to the embodiment of the present invention, the digital distortion compensator that operates in the digital domain and the analog distortion compensator that operates in the analog domain are provided, and these outputs are synthesized by the
また、以上の実施形態では、BPF104,105によって帯域を制限するとともに、DAC101、ADC102、および、ADC103として帯域幅が制限された(例えば、200MHz程度に制限された)素子を用いることで、装置の製造コストを低減することが可能となる。また、以上の実施形態では、図4の場合と比較してエラーアンプ25等が不要になることから、回路規模を縮小するとともに、装置の製造コストを言することが可能になる。
In the above embodiment, the band is limited by the
なお、以上では、歪補償装置が調整された状態における動作について説明したが、調整については、例えば、以下のようにして行うことができる。 The operation in the state where the distortion compensation apparatus is adjusted has been described above. However, the adjustment can be performed as follows, for example.
一例として、まず、デジタル歪補償部100は動作を停止させ、アナログ歪補償部107だけを動作状態とする。このような状態において、アナログ歪補償部107に入力されるメインアンプ108の出力と、歪補償装置の入力であるDAC102の出力の差分を求め、この差分が小さくなるようにアナログ歪補償部107のパラメータを設定する。
As an example, first, the
つぎに、アナログ歪補償部107の動作を停止させ、デジタル歪補償部100を動作状態とする。そして、デジタル歪補償部100は、メインアンプ108から出力されてBPF105によって帯域が制限され、ADC103によってデジタル信号に変換された信号と、歪補償装置への入力信号とを入力する。そして、これらの差分が小さくなるようにデジタル歪補償部100のパラメータを設定する。
Next, the operation of the
以上のように、一方の歪補償部の動作を停止し、他方の歪補償部の動作を行わせることで、それぞれの歪補償部の動作を最適化することができる。なお、以上では、アナログ歪補償部107の調整を先に行うようにしたが、デジタル歪補償部100の調整を先に行うようにしてもよい。また、1回ずつの調整ではなく、複数回の調整を行うようにしてもよい。
As described above, by stopping the operation of one distortion compensator and causing the other distortion compensator to operate, the operation of each distortion compensator can be optimized. In the above, the analog
(E)変形実施形態の説明
以上の実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、以上の実施形態では、BPF101,BPF105を設けるようにしたが、帯域幅の制限を行うことができれば、BPF以外の特性を持つ素子を用いるようにしても良い。
(E) Description of Modified Embodiment The above embodiment is an example, and it is needless to say that the present invention is not limited to the case as described above. For example, in the above embodiment, the
また、以上の実施形態では、アナログ歪補償部107として使用するデバイスについては詳細な説明は行っていないが、例えば、アナログ歪補償部107の特性を有するIC(Integrated Circuit)を用いることができる。このようにICを用いることで回路規模をさらに縮小することができる。
In the above embodiment, a device used as the analog
また、以上の実施形態では、DAC102の出力信号をアナログ歪補償部107の入力信号にしたが、例えば、DAC101の出力信号を入力信号として用いるようにしてもよい。このような構成によれば、アナログ歪補償部107については、デジタル前置歪補償処理が施された信号を入力することでさらに特性を改善することができる。
In the above embodiment, the output signal of the
100 デジタル歪補償部(デジタル歪補償手段)
101 DAC
102 DAC(変換手段)
103 ADC
104,105 BPF
106 加算器(合成手段)
107 アナログ歪補償部(アナログ歪補償手段)
108 メインアンプ(増幅手段)
100 Digital distortion compensation unit (digital distortion compensation means)
101 DAC
102 DAC (conversion means)
103 ADC
104,105 BPF
106 Adder (combining means)
107 Analog distortion compensation unit (analog distortion compensation means)
108 Main amplifier (amplification means)
Claims (4)
前記変換手段から出力される前記アナログ信号を増幅する増幅手段と、
前記増幅手段が有する歪みを補償するために、デジタル信号に対して前置歪補償処理を施すデジタル歪補償手段と、
前記増幅手段が有する歪みを補償するために、アナログ信号に対して前置歪補償処理を施すアナログ歪補償手段と、
前記デジタル歪補償手段および前記アナログ歪補償手段によって前置歪補償処理が施された信号を合成して前記増幅手段に入力する合成手段と、
を有することを特徴とする歪補償装置。 Conversion means for inputting a digital signal and converting it into an analog signal;
Amplifying means for amplifying the analog signal output from the converting means;
Digital distortion compensation means for performing predistortion compensation processing on a digital signal in order to compensate for distortion of the amplification means;
Analog distortion compensation means for performing predistortion processing on the analog signal in order to compensate for distortion of the amplification means;
Synthesizing means for synthesizing a signal subjected to predistortion processing by the digital distortion compensating means and the analog distortion compensating means and inputting the synthesized signal to the amplifying means;
A distortion compensation apparatus comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013118382A JP6230277B2 (en) | 2013-06-05 | 2013-06-05 | Distortion compensation device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013118382A JP6230277B2 (en) | 2013-06-05 | 2013-06-05 | Distortion compensation device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014236451A true JP2014236451A (en) | 2014-12-15 |
JP6230277B2 JP6230277B2 (en) | 2017-11-15 |
Family
ID=52138834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013118382A Expired - Fee Related JP6230277B2 (en) | 2013-06-05 | 2013-06-05 | Distortion compensation device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6230277B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017046122A (en) * | 2015-08-25 | 2017-03-02 | 住友電気工業株式会社 | Distortion compensation device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000201099A (en) * | 1999-01-07 | 2000-07-18 | Fujitsu Ltd | Pre-distortion device and method |
US6724331B1 (en) * | 2001-11-27 | 2004-04-20 | Ellipsis Digital Systems, Inc. | Adaptive digital spectral compensation and calibration of analog components and transceiver chains |
JP2006246339A (en) * | 2005-03-07 | 2006-09-14 | Mitsubishi Electric Corp | Multi-stage predistortion type distortion compensation apparatus |
JP2011044836A (en) * | 2009-08-20 | 2011-03-03 | Japan Radio Co Ltd | Distortion compensation device |
-
2013
- 2013-06-05 JP JP2013118382A patent/JP6230277B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000201099A (en) * | 1999-01-07 | 2000-07-18 | Fujitsu Ltd | Pre-distortion device and method |
US6724331B1 (en) * | 2001-11-27 | 2004-04-20 | Ellipsis Digital Systems, Inc. | Adaptive digital spectral compensation and calibration of analog components and transceiver chains |
JP2006246339A (en) * | 2005-03-07 | 2006-09-14 | Mitsubishi Electric Corp | Multi-stage predistortion type distortion compensation apparatus |
JP2011044836A (en) * | 2009-08-20 | 2011-03-03 | Japan Radio Co Ltd | Distortion compensation device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017046122A (en) * | 2015-08-25 | 2017-03-02 | 住友電気工業株式会社 | Distortion compensation device |
Also Published As
Publication number | Publication date |
---|---|
JP6230277B2 (en) | 2017-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5137973B2 (en) | Predistorter | |
JP2008271289A (en) | Distortion compensation device | |
JP2015002538A (en) | Amplification device | |
JP2015005965A (en) | Power amplification device, transmitter and power amplification device control method | |
JP2017046122A (en) | Distortion compensation device | |
JP6230277B2 (en) | Distortion compensation device | |
TWI703813B (en) | Signal compensation device | |
JP5958324B2 (en) | Distortion compensation apparatus and distortion compensation method for power amplification apparatus | |
JP2008028746A (en) | Distortion compensating device | |
KR100865886B1 (en) | Apparatus for calibrating non-linearity of amplifier | |
JP2012060254A (en) | Power amplification system | |
JP2011044836A (en) | Distortion compensation device | |
JP2010213170A (en) | Amplifier | |
JP2006246339A (en) | Multi-stage predistortion type distortion compensation apparatus | |
KR20160054166A (en) | Digital audio amplifier | |
JP2006203271A (en) | Distortion generating circuit and high frequency circuit | |
CN104365018A (en) | Switched amplifier for variable supply voltage | |
CN111953370B (en) | Signal compensation device | |
JP6730715B2 (en) | Linear amplifier, input signal supply method, and origin avoidance circuit used therein | |
JP2013198063A (en) | Distortion compensation circuit and distortion compensation method | |
JP6490603B2 (en) | Predistortion circuit and communication device | |
US11108403B2 (en) | Device and method for efficient digital-analog conversion | |
WO2023028795A1 (en) | Frequency predistortion apparatus and frequency predistortion method | |
JP2002232494A (en) | Distortion compensation circuit | |
JP2016086354A (en) | Power amplification device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171017 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6230277 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |