JP2014236414A - Drive device and power conversion device - Google Patents
Drive device and power conversion device Download PDFInfo
- Publication number
- JP2014236414A JP2014236414A JP2013117764A JP2013117764A JP2014236414A JP 2014236414 A JP2014236414 A JP 2014236414A JP 2013117764 A JP2013117764 A JP 2013117764A JP 2013117764 A JP2013117764 A JP 2013117764A JP 2014236414 A JP2014236414 A JP 2014236414A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- level shift
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、スイッチング素子を駆動させるための駆動装置及び当該駆動装置を備えた電力変換装置に関するものである。 The present invention relates to a driving device for driving a switching element and a power conversion device including the driving device.
一対の差動制御入力からなる高電位側の駆動回路であって、差動制御入力の各々は、Ｖｄｄｈ−１．５ボルト及びＶｄｄｈ−２．５ボルトにそれぞれ設定される第１及び第２のしきい値をもつ一対の比較器にそれぞれ結合される。セットリセットフリップフロップの前の論理ブロックは、制御線上の信号であって、一方はＶｄｄｈ−１．５ボルトのしきい値以下であり、他方はＶｄｄｈ−２．５ボルトのしきい値を超えるもののみを認識する。そして、制御線の一方の信号がＶｄｄｈ−１．５ボルト及びＶｄｄｈ−２．５の双方以下で、かつ、制御線の他方の信号がＶｄｄｈ−１．５ボルト及びＶｄｄｈ−２．５を超えるときに、高電位側の高電圧スイッチングトランジスタを非導通にして、電圧低下時の高電位側のスイチングトランジスタの誤動作を防ぎ、高電位側の浮動的なスイッチ制御トランジスタの誤ったトリガーが出力されないようにする電力制御制御装置が開示されている（特許文献１）。 A high-potential side drive circuit comprising a pair of differential control inputs, each of which is set to Vddh-1.5 volts and Vddh-2.5 volts, respectively. Each is coupled to a pair of comparators having thresholds. The logic block before the set-reset flip-flop is a signal on the control line, one below the threshold of Vddh-1.5 volts and the other exceeding the threshold of Vddh-2.5 volts Only recognize. When one signal on the control line is less than both Vddh-1.5 volts and Vddh-2.5, and the other signal on the control line exceeds Vddh-1.5 volts and Vddh-2.5 In addition, the high-voltage switching transistor on the high-potential side is made non-conductive to prevent malfunction of the switching transistor on the high-potential-side when the voltage drops and the false trigger of the floating switch control transistor on the high-potential side is not output. An electric power control apparatus is disclosed (Patent Document 1).
しかしながら、上記の電力制御制御装置では、論理ブロックの入力に対して１．５Ｖ又は２．５Ｖの比較機能を形成するためのトランジスタが、基準電圧をシフトさせるレベルシフト用のスイッチングデバイスとして、論理ブロックに接続されているが、当該トランジスタに短絡等の異常が発生した場合には、異常を検知することができないため、当該トランジスタから出力される高電圧が、当該トランジスタに接続されている回路の想定しない部分に印加される可能性がある、という問題があった。 However, in the above power control apparatus, a transistor for forming a comparison function of 1.5V or 2.5V with respect to the input of the logic block is used as a level shift switching device for shifting the reference voltage. However, if an abnormality such as a short circuit occurs in the transistor, the abnormality cannot be detected. Therefore, the high voltage output from the transistor is assumed to be connected to the transistor. There was a problem that it may be applied to a portion that does not.
本発明が解決しようとする課題は、レベルシフト回路の異常を検知可能な駆動装置及び電力変換装置を提供することである。 The problem to be solved by the present invention is to provide a driving device and a power conversion device capable of detecting an abnormality of a level shift circuit.
本発明は、レベルシフト回路のトランジスタの高電位側の端子を電源及びハイサイド駆動回路の制御入力端子に、当該トランジスタの制御端子を制御回路に、それぞれ電気的に接続して、入力される電圧より高い電圧をハイサイド駆動回路に出力し、第１トランジスタの制御端子をレベルシフト回路の高電位側の端子に電気的に接続して、レベルシフト回路の高電位側の端子の電圧を反転して出力し、制御信号の出力及び第１トランジスタの出力に基づき、レベルシフト回路の状態を検知することによって上記課題を解決する。 The present invention relates to a voltage input by electrically connecting a high-potential side terminal of a transistor of a level shift circuit to a control input terminal of a power supply and a high-side drive circuit, and a control terminal of the transistor to a control circuit. Output a higher voltage to the high-side drive circuit, electrically connect the control terminal of the first transistor to the high-potential side terminal of the level shift circuit, and invert the voltage of the high-potential side terminal of the level shift circuit The above problem is solved by detecting the state of the level shift circuit based on the output of the control signal and the output of the first transistor.
本発明によれば、制御回路からレベルシフト回路に入力される電圧に対して、レベルシフト回路からハイサイド駆動回路への出力電圧が反転し、第１トランジスタの制御端子への入力電圧に対して、第１トランジスタからの出力電圧が反転するため、検知手段により当該出力電圧を検知することで、レベルシフト回路の状態を検知することができる、という効果を奏する。 According to the present invention, the output voltage from the level shift circuit to the high side drive circuit is inverted with respect to the voltage input from the control circuit to the level shift circuit, and the voltage input to the control terminal of the first transistor is inverted. Since the output voltage from the first transistor is inverted, the state of the level shift circuit can be detected by detecting the output voltage by the detecting means.
以下、本発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
《第１実施形態》
図１は、本発明の実施形態に係る電力変換装置のブロック図である。電力変換装置は、複数のスイッチング素子を、例えば３相でブリッジ状に接続した電力変換器２０と、電力変換器２０に電力を供給する高電圧電源と、当該電力変換回路により変換された電力を消費する負荷と、当該電力変換回路のスイッチング素子を駆動させる駆動装置１００とを備えている。電力変換回路を構成するスイッチング素子は、ＭＯＳＦＥＴ等の電力変換用のトランジスタである。スイッチング素子は、インバータに限らず、例えばコンバータや、チョッパ回路などの電力変換用の素子であってもよい。
<< First Embodiment >>
FIG. 1 is a block diagram of a power conversion apparatus according to an embodiment of the present invention. The power conversion device includes, for example, a
高電圧電源は、例えば複数の電池を接続することで構成され、電力変換回路の入力側に接続されている。負荷は、例えば３相の同期モータ又は誘導モータにより構成され、電力変換回路の出力側に接続されている。なお、図１では、複数のブリッジ回路のうち１相の分のアーム回路を図示しており、負荷、高電圧電源は図示していない。 The high voltage power source is configured by connecting a plurality of batteries, for example, and is connected to the input side of the power conversion circuit. The load is composed of, for example, a three-phase synchronous motor or induction motor, and is connected to the output side of the power conversion circuit. In FIG. 1, an arm circuit for one phase among a plurality of bridge circuits is illustrated, and a load and a high-voltage power supply are not illustrated.
図１に示すように、駆動装置１００は、電源回路１、パルス入力回路２、同期回路３、レベルシフトトランジスタ４、トランジスタ５、抵抗６、７、ハイサイド駆動回路８、ローサイド駆動回路９、検知回路１０、及び保護回路１４を備えている。
As shown in FIG. 1, the
電源回路１は、ハイサイド駆動回路８及びローサイド駆動回路９に電圧を供給する回路である。電源回路１の出力線は、ハイサイド駆動回路８への出力用の一対の配線と、ローサイド駆動回路９への出力用の一対の配線で構成されている。ハイサイド駆動回路８への出力線のうち、高電位側の配線は、ハイサイド駆動回路８の高電位側の端子（Ｈ＋）に接続され、低電位側の配線は、ハイサイド駆動回路８の低電位側の端子（Ｈ−）に接続されている。また、ローサイド駆動回路９への出力配線のうち、高電位側の配線は、ローサイド駆動回路９の高電位側の端子（Ｌ＋）に接続され、低電位側の配線は、ローサイド駆動回路９の低電位側の端子（Ｌ−）に接続されている。
The
パルス入力回路２は、レベルシフトトランジスタ４のゲート端子にパルスによる制御信号を出力することで、レベルシフトトランジスタ４を介して、ハイサイド駆動回路のオン及びオフを切り替える制御回路である。また、パルス入力回路２は、制御信号を、ローサイド駆動回路９に出力することで、ローサイド駆動回路のオン及びオフを切り替える制御回路である。パルス入力回路２の出力のうち、ハイサイド側は、ハイサイド制御信号線１５により、レベルシフトトランジスタ４のゲート端子に接続されている。また、ローサイド側は、ローサイド制御信号線１６により、ローサイド駆動回路９の制御端子（制御信号の入力端子）に接続されている。
The
同期回路３は、パルス入力回路２から出力される制御信号（パルス信号）と同期をとるための回路である。同期回路３の入力側は、同期信号線１７によりパルス入力回路２に接続され、出力側は検知回路１０に接続されている。同期回路３は、パルス入力回路２からの制御信号の出力パルスに対して、出力パルスの立ち上がりからトランジスタ５のドレイン電圧の立ち上がりまでの遅延時間分、遅らせた上で、同期信号を出力する。すなわち、同期回路３は、パルス入力回路２から出力される信号と同期をとることで、パルス入力回路２の出力を等価的に検知回路１０に出力している。
The
レベルシフトトランジスタ４は、パルス入力回路２からの入力電圧を高い電圧に変換して、ハイサイド駆動回路８の制御端子に出力することで、レベルシフトトランジスタ４への入力電圧より高い電圧をハイサイド駆動回路８に出力するレベルシフト用の回路である。レベルシフトトランジスタ４のゲート端子は、パルス入力回路２のハイサイド側に接続され、レベルシフトトランジスタ４のドレイン端子は、ハイサイド駆動回路８の制御端子と、抵抗６を介して電源回路１の高電位側の出力に、電気的に接続されている。また、レベルシフトトランジスタ４のソース端子は、ローサイド駆動回路９の低電位側の端子に接続されている。
The
ハイサイド駆動回路８の負側の配線は、ハイサイド駆動回路８とスイッチング素子２０ａのソース端子と接続する配線を介して、電力変換器２０の出力線１３に、電気的に接続されている。また、ハイサイド駆動回路８の負側の電圧（Ｈ−の電圧）は、負荷に接続された出力線１３の電圧変動に伴って変化する。
The negative-side wiring of the high-
レベルシフトトランジスタ４は、出力線１３の電圧変動に対して、ハイサイド駆動回路８とパルス入力回路２との間で、信号処理の上で絶縁性を確保するために、ハイサイド駆動回路８の低電位側（負側）の端子と、パルス入力回路２との間に接続されている。すなわち、レベルシフトトランジスタ４は、パルス入力回路２からハイサイド駆動回路８に送信される制御信号の送信経路に介在させることで、駆動回路の安全性を高めるための素子でもある。
The
トランジスタ５は、レベルシフトトランジスタ４のドレイン電圧を反転して出力するためのトランジスタである。トランジスタ５の制御端子であるゲート端子は、レベルトランジスタ４のドレイン端子に接続されている。トランジスタ５の高電位側の端子であるドレイン端子は、抵抗７を介して、ハイサイド駆動回路８の正側の端子（Ｈ＋）と電源回路１の出力とを接続する配線に接続されている。また、ランジスタ５の低電位側の端子であるソース端子は、ローサイド駆動回路９の負側の端子（Ｌ−）と電源回路１の出力とを接続する配線に接続されている。
The
抵抗６は、電源回路１からハイサイド駆動回路８への入力される電圧を調整するための抵抗である。抵抗６は、電源回路１からハイサイド駆動回路８の出力線と電源回路１からローサイド駆動回路９への出力線のと間で、レベルシフトトランジスタ４に対して直列に接続されている。抵抗６の一端は、レベルシフト４のドレイン端子、トランジスタ５のゲート端子、及びハイサイド駆動回路８の制御端子に接続されている。また、抵抗６の他端は、ハイサイド駆動回路８の正側の端子（Ｈ＋）と電源回路１の出力とを接続する配線に接続されている。
The
抵抗７は、電源回路１からレベルシフトトランジスタ４のゲート端子への入力電圧を調整するための抵抗であり、またトランジスタ５のドレイン電圧におけるインピーダンス整合をとるための抵抗である。抵抗７は、電源回路１からハイサイド駆動回路８への出力線と電源回路１からローサイド駆動回路９への出力線との間で、トランジスタ５に対して直列に接続されている。抵抗７の一端は、レベルシフト４のベース端子、トランジスタ５のドレイン端子、及び検知回路１０に接続されている。抵抗７の他方は、ハイサイド駆動回路８の正側の端子（Ｈ＋）と電源回路１の出力とを接続する配線に接続されている。
The
ハイサイド駆動回路８は、電力変換器２０の直列に接続されたスイッチング素子２０ａ、２０ｂのうち、高電位側のスイッチング素子２０ａのオン及びオフを切り替える回路である。ハイサイド駆動回路８は、電源回路８からの電圧により駆動し、制御端子に入力される電圧に応じて、スイッチング素子２０ａのゲート端子に電圧を印加して、スイッチング素子２０ａを駆動させる。
The high-
ハイサイド駆動回路８の制御端子へ入力される電圧の状態は、直列に接続された抵抗６とシフトトランジスタ４の接続点の電圧（シフトトランジスタ４のドレイン電圧）により決まる。そして、シフトトランジスタ４のドレイン電圧は、ハイサイド制御信号線からシフトトランジスタ４への入力により決まる。そのため、レベルシフトトランジスタ４の出力（ドレイン電圧）は、ハイサイド制御信号線１５からシフトトランジスタ４のゲート端子への入力に対して、反転して出力されて、この反転出力がハイサイド駆動回路８の制御端子に入力される。すなわち、パルス入力回路２とハイサイド駆動回路８とを接続する回路は、ハイサイド駆動回路８の制御端子への入力とパルス入力回路２の出力との間の関係で反転論理になるよう、構成されている。
The state of the voltage input to the control terminal of the high-
また、レベルシフトトランジスタ４のドレイン端子は、トランジスタ５のゲート端子に接続されている。そして、トランジスタ５の出力（ドレイン電圧）は、レベルシフトトランジスタ４のドレインからトランジスタ５のゲートへの入力に対して、反転して出力されて、この反転出力が検知回路１０に入力される。すなわち、レベルシフトトランジスタ４の出力とトランジスタ５の出力との間は、反転論理になっている。
The drain terminal of the
ゆえに、トランジスタ５の出力（ドレイン電圧）の論理は、パルス入力回路２の入力の論理に対して、正転論理となるように、トランジスタ５がハイサイド駆動回路８と検知回路１０との間に接続されている。そして、シフトトランジスタ４のゲートとトランジスタ５のドレインとの間は、正転論理の関係になっているため、トランジスタ５のドレイン端子が、インピーダンス整合をとった上で、レベルシフトトランジスタ４のベース端子に接続されている。なお、トランジスタ５のドレイン端子とレベルシフトトランジスタ４のベース端子との間の接続は、省略してもよい。
Therefore, the
ローサイド駆動回路９は、電力変換器２０の直列に接続されたスイッチング素子２０ａ、２０ｂのうち、低電位側のスイッチング素子２０ｂのオン及びオフを切り替える回路である。ローサイド駆動回路９は、電源回路８からの電圧により駆動し、制御端子に入力される電圧に応じて、スイッチング素子２０ｂのゲート端子に電圧を印加して、スイッチング素子２０ｂのオン、オフを切り替える。ローサイド駆動回路９の制御端子へ入力される電圧の状態は、パルス入力回路２からローサイド制御信号線１６で入力される電圧により決まる。
The low-
検知回路１０は、パルス入力回路２の出力及びトランジスタ５の出力に基づき、レベルシフトトランジスタ４の状態を検知する。検知回路１０は、同期回路３の出力からパルス入力回路２の出力パルスを検知することで、レベルシフトトランジスタ４のオン、オフの切り替えのタイミングを検知する。そして、検知回路１０は、当該切り替えのタイミングに応じて変化するトランジスタ５の出力から、レベルシフトトランジスタ４の状態を検知し、その検知結果を示す信号を、保護回路１４に出力する。
The
保護回路１４は、検知回路１０から出力される信号に基づき、ハイサイド駆動回路８及びローサイド駆動回路９を保護するための回路である。保護回路１４は、検知回路１０の出力に接続され、また保護信号線１８を介してハイサイド駆動回路８及びローサイド駆動回路９にそれぞれ接続されている。
The
後述するように、トランジスタ５のドレイン電圧は、レベルシフトトランジスタ４の状態に応じて変化する。そして、本例では、検知回路１０により、トランジスタ５のドレイン電圧が検知され、その検知結果が保護回路１４に出力される。保護回路１４は、検知結果により、レベルトランジスタ４に異常が生じている場合には、ハイサイド駆動回路８及びローサイド駆動回路９に保護信号を送信する。ハイサイド駆動回路８及びローサイド駆動回路９は、保護信号を受信すると、回路動作を停止させる。
As will be described later, the drain voltage of the
駆動装置１００に接続される電力変換器２０は、直列に接続されたスイッチング素子２０ａ、２０ｂと、スイッチング素子２０ａ、２０ｂにそれぞれ並列に接続された複数のダイオード２０ｃ、２０ｄとを備えている。スイッチング素子２０ａと、ダイオード２０ｃは互いに逆方向の向きに接続され、スイッチング素子２０ｂと、ダイオード２０ｄは互いに逆方向の向きに接続されている。また、スイッチング素子２０ａのドレイン端子とダイオード２０ｃのカソード端子は、電力変換器２０の正側の配線１１を介して、高電圧電源に接続されている。スイッチング素子２０ｂのソース端子とダイオード２０ｃのアソード端子は、電力変換器２０の負側の配線１２を介して、高電圧電源に接続されている。さらに、スイッチング素子２０ａ、２０ｂ及びダイオード２０ｃ、２０ｄで構成されるアーム回路の中性点は、出力線１３を介して、負荷に接続されている。
The
次に、図１に示す駆動装置１００の回路動作について説明する。
Next, the circuit operation of the driving
まず、レベルシフトトランジスタ４が正常な場合の動作について説明する。パルス入力回路２から矩形波状の制御信号がレベルシフトトランジスタ４のベース端子に出力されると、レベルシフトトランジスタ４はターンオンになる。ターンオンに伴い、レベルシフトトランジスタ４のドレイン電圧は、レベルシフトトランジスタ４のオフ状態のドレイン電圧よりも、低下する。ハイサイド駆動回路８は、制御端子への入力電圧の低下に応じて、スイッチング素子２０ａのオン、オフを切り替える。また、レベルシフトトランジスタ４のターンオンにより、レベルシフトトランジスタ４のドレイン電圧が低下すると、トランジスタ５のベース端子への入力電圧も低下するため、トランジスタ５はターンオフになる。そして、トランジスタ５のターンオフにより、トランジスタ５のドレイン電圧は高くなる。
First, the operation when the
そのため、トランジスタ５の出力電位は、パルス入力回路２から出力される制御信号に対して、時間遅れをもちつつ、制御信号の出力波形の特性と、同様な特性で変化する。上記の動作は、パルス入力回路２から出力されるパルスがローレベルからハイレベルに移行する際の回路動作を説明したが、当該パルスがハイレベルからローレベルに移行する際には、回路動作は、上記と逆に動作し、トランジスタ５の出力電位は、パルス入力回路２の制御信号に応じて変化する。
Therefore, the output potential of the
検知回路１０は、同期回路３の出力から、パルス入力回路２の出力パルスの立ち上がりを検知し、立ち上がりのタイミングからｔｄｏｎの時間を経過した時のトランジスタ５の出力により、レベルシフトトランジスタ４の状態を検知している。また、検知回路１０は、同期回路３の出力から、パルス入力回路２の出力パルスの立ち下がりを検知し、立ち下がりのタイミングからｔｄｏｆｆの時間を経過した時のトランジスタ５の出力により、レベルシフトトランジスタ４の状態を検知している。なお、時間ｔｄｏｎ、ｔｄｏｆｆは、レベルシフトトランジスタ４及びトランジスタ５のオン、オフの切り替え後に、出力電圧が安定するまでの時間であり、予め設定されている。
The
上記の回路動作のタイムチャートと、検知回路１０における検知制御について、図２を用いて説明する。図２は、レベルシフトトランジスタ４が正常な場合の特性を示しており、（ａ）は同期回路３の出力特性を示し、（ｂ）はトランジスタ５の出力電位の特性を示す。なお横軸は時間を示している。
A time chart of the above circuit operation and detection control in the
図２に示すように、パルス入力回路２からの出力パルスの立ち上がりにより、同期回路３の出力も立ち上がる（時刻ｔａ０）。検知回路１０は、時刻ｔａ０の時点で、同期回路３の出力の立ち上がりを検知することで、レベルシフトトランジスタ４のオフからオンへの切り替えのタイミングを検知する。トランジスタ５のドレイン電圧（出力電位）は、パルス入力回路２からの出力パルスの立ち上がりに伴い、上昇する。検知回路１０には、レベルシフトトランジスタ４の状態を検知するための電圧閾値（Ｖｔｈ）が予め設定されている。レベルシフトトランジスタ４が正常な状態である場合には、レベルシフトトランジスタ４のターンオンに伴い、トランジスタ５の出力電位は電圧閾値（Ｖｔｈ）よりも高くなる。
As shown in FIG. 2, the output of the
検知回路１０は、レベルシフトトランジスタ４のターンオンのタイミングと対応させるように、時刻ｔａ０から所定の時間（ｔｄｏｎ）を経過した時点（時刻ｔａ１）で、トランジスタ５の出力電位を検知し、時刻ｔａ１でのトランジスタ５の出力電位と電圧閾値（Ｖｔｈ）とを比較する。レベルシフトトランジスタ４が正常な状態である場合には、トランジスタ５の出力電位は、時刻ｔａ１で電圧閾値（Ｖｔｈ）より高くなる。そのため、検知回路１０は、時刻ｔａ１の時点で、トランジスタ５の出力電位が電圧閾値（Ｖｔｈ）より高くなったことを検知すると、レベルシフトトランジスタ４が正常であることを示す信号を保護回路１４に出力する。
The
パルス入力回路２からの出力パルスの立ち下がりにより、同期回路３の出力も立ち下がる（時刻ｔｂ０）。検知回路１０は、時刻ｔｂ０の時点で、同期回路３の出力の立ち下がりを検知することで、レベルシフトトランジスタ４のオンからオフへの切り替えのタイミングを検知する。レベルシフトトランジスタ４が正常な状態である場合には、レベルシフトトランジスタ４のターンオフに伴い、トランジスタ５の出力電位は電圧閾値（Ｖｔｈ）よりも低くなる。
Due to the fall of the output pulse from the
検知回路１０は、レベルシフトトランジスタ４のターンオフのタイミングと対応させるように、時刻ｔｂ０から所定の時間（ｔｄｏｆｆ）を経過した時点（時刻ｔｂ１）で、トランジスタ５の出力電位を検知し、時刻ｔｂ１でのトランジスタ５の出力電位と電圧閾値（Ｖｔｈ）とを比較する。そして、検知回路１０は、時刻ｔｂ１の時点で、トランジスタ５の出力電位が電圧閾値（Ｖｔｈ）より低くなったことを検知すると、レベルシフトトランジスタ４が正常であることを示す信号を保護回路１４に出力する。
The
次に、レベルシフトトランジスタ４に異常が生じた場合における、回路動作のタイムチャートと、検知回路１０及び保護回路１４における検知制御について、図３、図４を用いて説明する。図３はレベルシフトトランジスタ４において断線異常が発生した場合の特性を示し、図４はレベルシフトトランジスタ４において短絡異常が発生した場合の特性を示している。そして、図３、４の（ａ）は同期回路３の出力特性を示し、（ｂ）はトランジスタ５の出力電位の特性を示す。なお横軸は時間を示している。
Next, a time chart of circuit operation and detection control in the
検知回路１０によりパルス入力回路２からの出力パルスの立ち上がり及び立ち下がりを検知する点は上記と同様である、また、検知回路１０により、レベルシフトトランジスタ４のオン、オフの切り替えタイミングと対応したトランジスタ５の出力電位を検知し、電圧閾値（Ｖｔｈ）と比較することで、レベルシフトトランジスタ４の状態を検知する点は、上記と同様である。
The point that the rising and falling edges of the output pulse from the
まず断線異常（オープン異常）について説明する。パルス入力回路２からの出力パルスが立ち上がったとしても、レベルシフトトランジスタ４は断線状態であるため、トランジスタ５はオン状態を維持する。そのため、トランジスタ５のドレイン電圧（出力電位）は、基本的には、一定の状態で推移する。ただし、レベルシフトトランジスタ４のベースとトランジスタ５のドレインが配線で接続されているため、パルス入力回路２のパルス出力による電圧が、トランジスタ５のドレイン電圧（出力電位）側にも印加される。しかしながら、トランジスタ５の出力電位は、時刻ｔａ０から短時間で立ち下がり、所定の時間（ｔｄｏｎ）の経過前に元の状態に戻り、時刻ｔａ１で電圧閾値（Ｖｔｈ）より低くなる。
First, disconnection abnormality (open abnormality) will be described. Even if the output pulse from the
検知回路１０は、時刻ｔａ１の時点で、トランジスタ５の出力電位が電圧閾値（Ｖｔｈ）より低いことを検知すると、レベルシフトトランジスタ４に断線異常が生じていることを示す信号を保護回路１４に出力する。保護回路１４は、検知回路１０から当該信号を受信すると、ハイサイド駆動回路８及びローサイド駆動回路９を停止させる。
When the
次に、短絡異常について説明する。パルス入力回路２からの出力パルスがハイレベルからローレベルに立ち下がったとしても、レベルシフトトランジスタ４は短絡状態であるため、トランジスタ５はオフ状態を維持し、ターンオンにならない。そのため、トランジスタ５のドレイン電圧（出力電位）は、高電位の状態で維持し、電圧閾値より低くならない。なお、レベルシフトトランジスタ４は短絡状態であるため、パルス入力回路２からのパルスがシフトレベルトランジスタ４に入力されたとしても、トランジスタ５はオン状態になることはなく、トランジスタ５の出力電位は、高電位のままである。
Next, a short circuit abnormality will be described. Even if the output pulse from the
検知回路１０は、時刻ｔｂ１の時点で、トランジスタ５の出力電位が電圧閾値（Ｖｔｈ）より高いことを検知すると、レベルシフトトランジスタ４に短絡異常が生じていることを示す信号を保護回路１４に出力する。保護回路１４は、検知回路１０から当該信号を受信すると、ハイサイド駆動回路８及びローサイド駆動回路９を停止させる。
When the
上記のように、検知回路１０は、同期回路３の出力より、シフトレベルトランジスタ４をターンオンさせるため制御信号の出力を検知したときには、ターンオンのタイミングと対応するトランジスタ５の出力電位が電圧閾値（Ｖｔｈ）より高くなったことを検知した場合に、シフトレベルトランジスタ４を正常状態として検知する。また、検知回路１０は、ターンオンのタイミングと対応するトランジスタ５の出力電位が電圧閾値（Ｖｔｈ）より低くなったことを検知した場合に、シフトレベルトランジスタ４を断線状態として検知する。
As described above, when the
さらに、検知回路１０は、同期回路３の出力より、シフトレベルトランジスタ４をターンオフさせるため制御信号の出力を検知したときには、ターンオフのタイミングと対応するトランジスタ５の出力電位が電圧閾値（Ｖｔｈ）より低くなったことを検知した場合には、シフトレベルトランジスタ４を正常状態として検知する。また、検知回路１０は、ターンオフのタイミングと対応するトランジスタ５の出力電圧が電圧閾値（Ｖｔｈ）より高くなったことを検知した場合には、シフトレベルトランジスタ４を短絡状態として検知する。
Further, when the
上記のように、本例は、レベルシフトトランジスタ４の高電位側の端子を電源回路１及びハイサイド駆動回路８の制御端子に、レベルシフトトランジスタ４の制御端子をパルス入力回路２に、それぞれ電気的に接続して、レベルシフトトランジスタ４により入力される電圧より高い電圧をハイサイド駆動回路８に出力する。また本例は、トランジスタ５の制御端子をレベルシフトトランジスタ４の高電位側の端子に電気的に接続して、レベルシフトトランジスタ４の高電位側の端子の電圧を反転して出力させて、パルス入力回路２の出力及びトランジスタ５の出力に基づき、レベルシフトトランジスタ４の状態を検知する。これにより、本例は、レベルシフトトランジスタ４の正常状態、オープン異常の状態、及び短絡異常の状態を検知ことができる。
As described above, in this example, the high potential side terminal of the
そして、本例は、レベルシフトトランジスタ４に異常を検知することで、保護回路１４によりハイサイド駆動回路８及びローサイド駆動回路９を停止させることできるため、例えばハイサイド駆動回路８の入力部分に高電圧が印加されることを防ぐことができる。
In this example, since the high-
ところで、本例とは異なり、カレントミラー回路を用いて、レベルシフトトランジスタ４の異常を検知することも考えられるが、カレントミラーでは、レベルシフトトランジスタ４の短絡異常と、オープン異常とを区別して検知することは困難であった。
By the way, unlike the present example, it may be possible to detect an abnormality of the
また、本例の駆動装置１００を、高電圧のインバータやコンバータ等の電力変換装置の駆動回路として適用する場合には、駆動部分の回路と制御回路との間で、絶縁性を確保しなければならない。本例とは異なり、当該絶縁性を確保するために、絶縁トランスを設けることも考えられるが、駆動装置が大型化してしまう、という問題がある。
In addition, when the
さらに、駆動装置１００を、高電圧スイッチデバイスで構成された電力変換装置に用いた場合には、負荷側の異常や、電源側の短絡や落雷などの外乱により、高電圧スイッチデバイスの過電圧や過電流が発生する。そのため、回路内の２次障害を防ぐためにも、シフトレベルトランジスタ４の異常を的確に検知する駆動装置が求められている。
Further, when the
本例では、ハイサイド駆動回路８とパルス入力回路２との間に、レベルシフトトランジスタ４を接続しているため、駆動装置１００の回路内において、駆動部分の回路と制御部分の回路との間で絶縁性を確保することができる。また、本例は、絶縁性を確保するための回路構成を簡略しつつ、部品点数を削減することができる。さらに、本例は、レベルシフトトランジスタ４の正常状態と各種の異常状態をそれぞれ区別して検知することができるため、２次障害の発生リスクを軽減させることができる。
In this example, since the
また、本例は、パルス入力回路２の出力からレベルシフトトランジスタ４のオン及びオフを切り替えるタイミングを検知し、当該タイミングに対応するトランジスタ５の出力からレベルシフトトランジスタ４の状態を検知する。これにより、本例は、レベルシフトトランジスタ４の正常状態、オープン異常の状態、及び短絡異常の状態を検知ことができる。
In this example, the timing at which the
また、本例は、駆動装置１００を、複数のスイッチング素子を備えた電力変換装置に用いる。これにより、大容量の電力変換器に適用した場合に、電力変換装置の負荷など、接触、非接触に関わらず電力経路に接続された他のコンポーネントに対して、ノイズ発生、および、ノイズによる誤動作等の２次的な障害を抑制することができる。
In this example, the driving
なお、本例において、抵抗６、７に受動素子の抵抗を用いたが、トランジスタのベース領域や、ＭＯＳＦＥＴのドレイン-ソース間抵抗など、能動素子の内蔵抵抗を用いてもよい。
In this example, the resistances of the passive elements are used for the
上記のレベルシフトトランジスタ４が本発明の「レベルシフト回路」に相当し、トランジスタ５が本発明の「第１トランジスタ」に相当し、検知回路１０が本発明の「検知手段」に相当する。
The
《第２実施形態》
図５は、発明の他の実施形態に係る電力変換装置のブロック図である。本例では上述した第１実施形態に対して、電圧計測部１９を設ける点が異なる。これ以外の構成は上述した第１実施形態と同じであるため、その記載を適宜、援用する。
<< Second Embodiment >>
FIG. 5 is a block diagram of a power converter according to another embodiment of the invention. In this example, the point which provides the
電圧計測部１９は、レベルシフトトランジスタ４のドレイン電圧と、トランジスタ５のドレイン電圧との電位差（Ｖ１）を検出し、検知回路１０に出力する。検知回路１０は、パルス入力回路２の出力と電位差（Ｖ１）に基づき、レベルシフトトランジスタ４の状態を検知する。
The
レベルシフトトランジスタ４が正常な状態であり、定常状態である場合には、レベルシフトトランジスタ４のドレイン電圧とトランジスタ５のドレイン電圧は、反転論理の関係になっている。そして、ハイサイド駆動回路８の負極側の端子は、電力変換器２０の出力線１３とほぼ同電位で設定されているため、トランジスタ４、５のドレイン電圧は、電力変換器２０の正側の端子と、負側の端子との電位差によって決まる。例えば、電力変換器２０の最大直流電圧が６００Ｖである場合には、電位差（Ｖ１）は、−６００Ｖから６００Ｖの範囲内の値となる。
When the
電位差（Ｖ１）の変動は、レベルシフトトランジスタ４の過渡状態で起きている。そのため、同期回路３は、パルス入力回路２の出力の立ち上がり及び立ち下がりのタイミングに対して、電位差（Ｖ１）の変動時間の経過後に同期信号を検知回路１０に出力することで、矩形波（ＨＩ、ＬＯＷ）の出力タイミングを遅らせている。これにより、検知回路１０が、電位差（Ｖ１）の変動時間の終了後に、電位差（Ｖ１）に基づいて、レベルシフトトランジスタ４の検知を行うことができる。
The fluctuation of the potential difference (V1) occurs in the transient state of the
図５に示す回路の動作のタイムチャートと、検知回路１０及び保護回路１４における検知制御について、図６を用いて説明する。図６は、レベルシフトトランジスタ４が正常である場合の特性を示しており、（ａ）は同期回路３の出力特性を示し、（ｂ）は電位差（Ｖ１）の出力電位の特性を示す。なお横軸は時間を示している。
A time chart of the operation of the circuit shown in FIG. 5 and detection control in the
同期回路３の出力信号は、図６（ａ）に示すように、プラス側に立ち上がる矩形波（ＨＩ）と、マイナス側に立ち下がる矩形波（ＬＯＷ）で示される。矩形波（ＨＩ）の立ち上がりのタイミングで、レベルシフトトランジスタ４はターンオンになり、矩形波（ＬＯＷ）の立ち下がりのタイミングで、レベルシフトトランジスタ４はターンオフになる。
As shown in FIG. 6A, the output signal of the synchronizing
検知回路１０は、同期回路３の出力から制御信号の矩形波（ＨＩ）の立ち上がりのタイミングを検知し、当該タイミング（時刻ｔａ０）から所定の時間（ｔｄｏｎ）の経過後のタイミング（時刻ｔａ１）で、電位差を検知する。また、検知回路１０は、同期回路３の出力から制御信号の矩形波（ＬＯＷ）の立ち下がりのタイミングを検知し、当該タイミング（時刻ｔｂ０）から所定の時間（ｔｄｏｆｆ）の経過後のタイミング（時刻ｔｂ１）で、電位差を検知する。
The
レベルシフトトランジスタ４が正常な場合には、レベルシフトトランジスタ４のドレイン電圧とトランジスタ５のドレイン電圧が反転論理の関係になっているため、電位差（Ｖ１）は大きくなる。検知回路１０は、時刻ｔａ１で、電位差（Ｖ１）と電圧閾値（＋Ｖｔｈ）より高くなったことを検知すると、レベルシフトトランジスタ４が正常であることを示す信号を保護回路１４に出力する。また、検知回路１０は、時刻ｔｂ１で、電位差（Ｖ１）と電圧閾値（−Ｖｔｈ）より低くなったことを検知すると、レベルシフトトランジスタ４が正常であることを示す信号を保護回路１４に出力する。
When the
次に、レベルシフトトランジスタ４に異常が生じた場合における、回路動作のタイムチャートと、検知回路１０及び保護回路１４における検知制御について、図７を用いて説明する。図７は、レベルシフトトランジスタ４が異常な状態である場合の特性を示しており、（ａ）は同期回路３の出力特性を示し、（ｂ）は電位差（Ｖ１）の出力電位の特性を示す。なお横軸は時間を示している。
Next, a time chart of circuit operation and detection control in the
レベルシフトトランジスタ４に異常が生じた場合には、電位差（Ｖ１）は小さくなり、同期回路３の制御信号として、矩形波（ＨＩ）が出力された場合でも、電位差（Ｖ１）は電圧閾値（＋Ｖｔｈ）より低く、また矩形波（ＬＯＷ）が出力された場合でも、電位差（Ｖ１）は電圧閾値（−Ｖｔｈ）より高くなる。
When an abnormality occurs in the
検知回路１０は、時刻ｔａ１の時点で、電位差（Ｖ１）が電圧閾値（＋Ｖｔｈ）より低いことを検知すると、レベルシフトトランジスタ４に異常が生じていることを示す信号を保護回路１４に出力する。また、検知回路１０は、時刻ｔｂ１の時点で、電位差（Ｖ１）が電圧閾値（−Ｖｔｈ）より高いことを検知すると、レベルシフトトランジスタ４に異常が生じていることを示す信号を保護回路１４に出力する。
When the
上記のように、本例は、電圧計測部１９によりシフトレベルトランジスタ４の出力電圧とトランジスタ５の出力電圧との電位差を検知し、パルス入力回路２の出力と当該電位差に基づき、レベルシフトトランジスタ４の状態を検知する。これにより、レベルシフトトランジスタ４の短絡異常又はオープン異常が発生した場合には、レベルシフトトランジスタ４の異常を検知することができる。
As described above, in this example, the
さらに、本例は、同期回路３の出力タイミングを遅らせることで、過渡状態における、トランジスタ４、５の出力の変動を避けた上で、シフトレベルトランジスタ４の状態を検知することができる。これにより、シフトレベルトランジスタ４の状態の検知精度を高めることができる。
Furthermore, in this example, by delaying the output timing of the
なお、本例は、同期回路３の出力タイミングを遅らせることで過渡状態における、トランジスタ４、５の出力の変動を避けた上で、シフトレベルトランジスタ４の状態を検知したが、検知回路１０の検知タイミングを規定した所定の時間（ｔｄｏｎ）又は所定の時間（ｔｄｏｆｆ）を、過渡状態における電圧変動時間に設定することで、トランジスタ４、５の出力の変動を避けてもよい。
In this example, the state of the
なお、本例では、矩形波（ＨＩ）及び矩形波（ＬＯＷ）を用いて、同期信号として３つのレベルを使用しているが、同期信号を２レベルにしてもよい。同期信号を２レベルにしたときには、同期信号の立ち上がりのタイミング及び立ち下がりのタイミングを検知して、当該タイミングに対応する電位差（Ｖ１）から、シフトレベルトランジスタ４の状態を検知すればよい。
In this example, three levels are used as a synchronization signal using a rectangular wave (HI) and a rectangular wave (LOW), but the synchronization signal may be two levels. When the synchronization signal is set to 2 levels, the rising timing and falling timing of the synchronization signal may be detected, and the state of the
上記の電圧計測部１９が本発明の「第１電位差検知部」に相当する。
The
《第３実施形態》
図８は、発明の他の実施形態に係る電力変換装置のブロック図である。本例では上述した第１実施形態に対して、ツェナダイオード２１及び抵抗２２を設ける点が異なる。これ以外の構成は上述した第１実施形態と同じであるため、その記載を適宜、援用する。
<< Third Embodiment >>
FIG. 8 is a block diagram of a power converter according to another embodiment of the invention. This example differs from the first embodiment described above in that a
ツェナダイオード２１は、抵抗２２と直列に接続されている。ツェナダイオード２１のアノード端子は、シフトレベルトランジスタ４のゲート端子に接続され、カソード端子は、シフトレベルトランジスタ４のドレイン端子に接続されている。抵抗２２は、電力回収用の抵抗であり、シフトレベルトランジスタ４のゲート−ソース間に接続されている。
ツェナダイオード２１には、レベルシフトトランジスタ４で使用される半導体よりバンドギャップが大きな半導体が使用されている。例えばレベルシフトトランジスタ４の半導体としてＳｉが使用された場合には、ツェナダイオード２１は、ＳｉＣやＧａＮなどのワイドバンドギャップを母材とした半導体により形成されている。
For the
電力変換器２０の最大直流電圧が６００Ｖである場合には、シフトトランジスタ４のドレイン電圧とトランジスタ５のドレイン電圧の電位差は、−６００Ｖから６００Ｖの範囲内の値となる。このとき、ツェナダイオード２１を保護用素子として機能するためには、耐圧は６００Ｖ程度、必要になる。しかしながら、ツェナダイオード２１の母材としてＳｉを用いてパワーデバイスを構成した場合には、耐圧は２００Ｖ程度になってしまうため、保護用素子として機能しない。そのため、本例は、ツェナダイオード２１を、レベルシフトトランジスタ４の母材よりバンドキャップの大きい母材で形成することで、ツェナダイオード２１に保護機能をもたせている。
When the maximum DC voltage of the
ツェナダイオード２１は、レベルシフトトランジスタ４のドレイン電圧に対して制限を加えるための素子である。例えば、レベルシフトトランジスタ４の過電圧が印加された場合には、ツェナダイオード２１の降伏効果により、レベルシフトトランジスタ４のドレイン−ソース間が短絡する。そのため、レベルシフトトランジスタ４の出力電位（ドレイン電圧）に対して制限を加えることができる。
The
また、レベルシフトトランジスタ４に短絡異常が発生した場合には、ハイサイド駆動回路８と電力変換器２０の短絡部分、ツェナダイオード２１、及び抵抗２２を含む回路により、電力回収経路が形成される。そして、検知回路１０によりレベルシフトトランジスタ４の短絡異常の検知制御、及び、保護回路１４によるハイサイド駆動回路８及びローサイド駆動回路９の保護制御を組みあわせることで、２次障害の発生リスクを軽減させている。
Further, when a short circuit abnormality occurs in the
次に、図９を用いて、図２に示した駆動装置１００の回路のレイアウトについて説明する。図９は、駆動装置１００の回路を基板上に実装した状態における、基板の平面図を示す。
Next, the circuit layout of the driving
図９に示すように、電源回路１、パルス入力回路２、レベルシフトトランジスタ４、トランジスタ５、ハイサイド駆動回路８、ローサイド駆動回路９、ツェナダイオード２１、抵抗２２、配線パターン３１〜３３、ハイサイド駆動回路８の出力端子３４、及びハイサイド駆動回路９の出力端子３５が基板３０上に実装されている。
As shown in FIG. 9, the
配線パターン３１は、電源回路１及びパルス入力回路２と、ハイサイド駆動回路８及びローサイド駆動回路９との間を接続する配線のパターンである。配線パターン３２は、レベルシフトトランジスタ４とトランジスタ５を接続する配線のパターンである。また、配線パターン３３は、ツェナダイオード２１と抵抗２２を接続する配線のパターンである。
The
各回路の配置は、基板３０の表面上（図９の紙面上）で、一番左側に、電源回路１及びパルス入力回路２が配置される。電源回路１及びパルス入力回路２の右側に、配線パターン３１を介して、ハイサイド駆動回路８及びローサイド駆動回路９が配置される。また、レベルシフトトランジスタ４とトランジスタ５が配線パターン３２の上に実装された状態で、レベルシフトトランジスタ４、トランジスタ５、及び配線パターン３２が、ハイサイド駆動回路８とローサイド駆動回路９との間に配置される。さらに、ツェナダイオード２１と抵抗２２が配線パターン３３の上に実装された状態で、ツェナダイオード２１、抵抗２２、及び配線パターン３３がハイサイド駆動回路８に隣接する位置に、配置される。そして、基板３０の表面上（図９の紙面上）で、一番右側の端部の位置に、出力端子３４、３５が配置されている。
As for the arrangement of each circuit, the
また、レベルシフトトランジスタ４とツェナダイオード２１との間の配線長をできる限り短くするために、レベルシフトトランジスタ４とツェナダイオード２１はハイサイド駆動回路８に隣接した位置で互いに対向させることで、互いに近くなるように配置され、配線パターン３２、３３の配線も短くしている。
Further, in order to make the wiring length between the
本例の駆動装置１００を高電圧で大容量の電力変換装置に適用した場合には、電圧の変動範囲が大きくなる。特に、レベルシフトトランジスタ４の電圧変動が大きくなるため、レベルシフトトランジスタ４とツェナダイオード２１との間の配線では、浮遊容量や寄生インダクタンスによる影響を抑えることが求められる。
When the driving
本例では、図９に示すようなレイアウトで、各素子及び配線のパターンを配置することで、配線パターン３２、３３の配線長が短くなり、低インダクタンス化を図ることができる。その結果として、本例は、他の制御用端子や電子部品に対して、サージ電圧、浮遊容量による寄生電流等による影響を防ぐことができる。
In this example, by arranging the elements and the wiring patterns in the layout as shown in FIG. 9, the wiring length of the
上記のように本例は、レベルシフトトランジスタ４の高電位側の端子にツェナダイオード２１のカソード端子を接続し、レベルシフトトランジスタ４の低電位側の端子にツェナダイオード２１のアソード端子を接続し、ツェナダイオード２１に対して直列に、電力回収用の抵抗２２を接続する。これにより、レベルシフトトランジスタ４のドレイン電圧の上昇を抑えることができる。また、過電流等によりレベルシフトトランジスタ５に異常が発生した場合には、レベルシフトトランジスタ４、ツェナダイオード２１、及び抵抗２２の回路で、電力回収回路を形成することができ、抵抗２２で回収した電力を消費させることができる。その結果として、駆動装置１００の回路素子の保護を図ることができる。
As described above, in this example, the cathode terminal of the
また、本例は、レベルシフトトランジスタ４（半導体素子）の母材よりバンドキャップの大きい母材で、ツェナダイオード２１を形成する。これにより、ツェナダイオード２１の耐圧を高め、ツェナダイオード２１に対して保護機能をもたせることができる。
In this example, the
なお、本発明の変形例として、図１０に示すように、図５に示した駆動装置１００に、上記のツェナダイオード２１及び抵抗２２を設けてもよい。図１０は、本発明の変形例に係る電力変換装置のブロック図である。これにより、変形例に係る駆動装置１００は、電力変換器２０の他相の回路動作や、コモンモードノイズなどによる電圧振動を抑制することができる。
As a modification of the present invention, as shown in FIG. 10, the driving
上記のツェナダイオード２１が本発明の「ダイオード」に相当する。
The
《第４実施形態》
図１１は、発明の他の実施形態に係る電力変換装置のブロック図である。本例では上述した第２実施形態に対して、ツェナダイオード２１、トランジスタ２３、及び抵抗２４を設ける点が異なる。これ以外の構成は上述した第２実施形態と同じであり、第１〜第３実施形態の記載を適宜、援用する。
<< 4th Embodiment >>
FIG. 11 is a block diagram of a power converter according to another embodiment of the invention. This example is different from the above-described second embodiment in that a
ツェナダイオード２１は、トランジスタ２３と直列に接続されている。ツェナダイオード２１は、レベルシフトトランジスタ４の方向と、逆方向になるように、レベルシフトトランジスタ４のゲート−ドレイン間に接続されている。
トランジスタ２３は、レベルシフトトランジスタ４のゲート−ソース間に接続されている。また、トランジスタ２３の制御端子には、ハイサイド制御信号線１５が接続されている。
The
抵抗２４は、インピーダンスを調整するための抵抗であり、トランジスタ２３のドレインとトランジスタ５のドレインとの間に接続されている。
The
トランジスタ２３のドレイン端子は、レベルシフトトランジスタ４の制御端子に接続され、かつ、抵抗２４を介してトランジスタ５のトレイン端子に接続されている。また、トランジスタ２３のドレイン端子は同期回路３に接続されている。そのため、パルス入力回路２から出力される制御信号に対して、レベルシフトトランジスタ４のオン、オフの切り替えのタイミングと、トランジスタ５のドレイン電圧に基づく異常検知、及び、保護回路１４による保護制御の同期をとることができる。これにより、同期回路の３の構成を簡略化させることができる、なお、同期回路３で同期タイミングを設定する際には、各素子間の配線パターンにおける回路遅延を考慮して設定するとよい。また、トランジスタ２３には、例えばＭＯＳＦＥＴが用いられる。
The drain terminal of the
上記のように、本例は、レベルシフトトランジスタ４の高電位側の端子にツェナダイオード２１のカソード端子を接続し、レベルシフトトランジスタ４の低電位側の端子にツェナダイオード２１のアソード端子を接続する。また、本例は、ツェナダイオード２１に対して直列にトランジスタ２３を接続しつつ、レベルシフトトランジスタ４の制御端子と低電位側の端子との間にトランジスタ２３を接続し、トランジスタ２３の制御端子をパルス入力回路２に接続する。これにより、レベルシフトトランジスタ４のドレイン電圧の上昇を抑えることができる。また、過電流等によりレベルシフトトランジスタ５に異常が発生した場合には、レベルシフトトランジスタ４、ツェナダイオード２１、及びトランジスタ２４の回路で、電力回収回路を形成することができ、抵抗２２で回収した電力を消費させることができる。その結果として、駆動装置１００の回路素子の保護を図ることができる。すなわち、本例は、トランジスタ２３により、第３実施形態で示した抵抗２２を代用している。
As described above, in this example, the cathode terminal of the
なお、本発明において、レベルシフトトランジスタ４の異常を検知した場合に、保護回路から保護信号を、トランジスタ２３の制御端子にフィードバックするように構成してもよい。そして、本例は、レベルシフトトランジスタ４の異常を示す保護信号を、トランジスタ２３のゲートに入力して、トランジスタ２３を導通状態にすることで、電力回収回路として機能させることができる。
In the present invention, a protection signal from the protection circuit may be fed back to the control terminal of the
上記のトランジスタ２３が本発明の「第２トランジスタ」に相当する。
The
《第５実施形態》
図１２は、発明の他の実施形態に係る電力変換装置のブロック図である。本例では上述した第４実施形態に対して、電流計測部１９の代わりに、電流計測部２５、２６を設ける点が異なる。これ以外の構成は上述した第４実施形態と同じであり、第１〜第４実施形態の記載を適宜、援用する。
<< 5th Embodiment >>
FIG. 12 is a block diagram of a power converter according to another embodiment of the invention. This example is different from the fourth embodiment described above in that current measuring
電流計測部２５は、トランジスタ５のゲート−ドレイン間の電圧を計測し、計測した電位差（Ｖ２）を検知回路１０に出力する。電流計測部２６は、レベルシフトトランジスタ４のゲート−ドレイン間の電圧を計測し、計測した電位差（Ｖ３）を検知回路１０に出力する。
The
検知回路１０は、電位差（Ｖ２）及び電位差（Ｖ３）に基づき、レベルシフトトランジスタ４の状態とトランジスタ５の状態を検知する。レベルシフトトランジスタ４のゲートとドレインとの間は反転論理の関係になり、トランジスタ５のゲートとドレインとの間は反転論理の関係になっている。そのため、レベルトランジスタ４に異常が発生した場合には、電位差（Ｖ３）は、正常時の電位差と比較して低くなり、また、トランジスタ５に異常が発生した場合には、電位差（Ｖ２）は、正常時の電位差と比較して低くなる。そのため、検知回路１０は、例えば予め設定された電圧閾値と、電位差（Ｖ２）及び電位差（Ｖ３）とをそれぞれ比較することで、レベルシフトトランジスタ４の状態とトランジスタ５の状態を検知する。
The
上記のように、本例は、トランジスタ５のゲート−ドレイン間の電圧、レベルシフトトランジスタ４のゲート−ドレイン間の電圧に基づき、レベルシフトトランジスタ４の状態とトランジスタ５の状態を検知する。これにより、本例は、レベルシフトトランジスタ４の異常に加えて、トランジスタ５の異常を検知することができる。
As described above, in this example, the state of the
上記の電圧計測部２５が本発明の「第２電位差検知部」に相当し、電圧計測部２６が本発明の「第３電位差検知部」に相当する
The
《第６実施形態》
図１３は、発明の他の実施形態に係る電力変換装置のブロック図である。本例では上述した第１実施形態に対して、電流計測部１９、３０、ツェナダイオード２１、２８、抵抗２２、２９、及びレベルシフトトランジスタ２７を設ける点が異なる。これ以外の構成は上述した第１実施形態と同じであり、第１〜第４実施形態の記載を適宜、援用する。
<< 6th Embodiment >>
FIG. 13 is a block diagram of a power converter according to another embodiment of the invention. This example is different from the first embodiment described above in that current measuring
ツェナダイオード２１はレベルシフトトランジスタ４のゲート−ドレイン間で、レベルシフトトランジスタ４と逆方向に接続され、抵抗２２はレベルシフトトランジスタ４のゲート−ソース間に接続されている。
The
ツェナダイオード２８はトランジスタ２７のゲート−ドレイン間で、トランジスタ２７と逆方向に接続され、抵抗２９はトランジスタ２７のゲート−ソース間に接続されている。トランジスタ２７は、レベルシフトトランジスタ４に対して並列に接続されている。そして、ハイサイド制御信号線１５は、分岐して、レベルシフトトランジスタ４の制御端子及びレベルシフトトランジスタ２７の制御端子に接続されている。
The
これにより、本例は、レベルシフトトランジスタ４、２７を２並列にして、ツェナダイオードと抵抗との直列回路を、２並列のレベルシフトトランジスタ４、２７にそれぞれ接続することで、電力回収回路も２並列にしている。また本例は、２並列としたレベルシフトトランジスタ４，２７のドレイン電圧を、電圧計測部３０で計測している。
Thus, in this example, two
電流計測器１９は、トランジスタ５のゲート−ドレイン間の電圧を計測し、計測した電位差（Ｖ１）を検知回路１０に出力する。電流計測部３０は、レベルシフトトランジスタ４のドレイン電圧とレベルシフトトランジスタ２７のドレイン電圧との電位差を計測し、計測した電位差（Ｖ４）を検知回路１０に出力する。
The
検知回路１０は、電位差（Ｖ１）に基づきトランジスタ５の状態を検知し、電位差（Ｖ４）に基づき、レベルシフトトランジスタ４、２７の状態を検知する。レベルシフトトランジスタ４、２７が正常である場合には、レベルシフトトランジスタ４、２７のオン、オフを切り替えてとしても、ドレイン電圧は、同電位で推移するため、電位差（Ｖ４）は、ほぼゼロの一定値で推移する。一方、レベルシフトトランジスタ４又はレベルトランジスタ２７の何れか一方に異常が発生した場合には、正常なレベルシフトトランジスタのドレイン電位は、トランジスタのオン、オフに伴って、異なる特性で推移するため、電位差（Ｖ４）は、一定値で推移しない。そのため、検知回路１０は、電位差（Ｖ４）の特性から、レベルトランジスタ４、２７の異常を検知することができる。検知回路１０によるトランジスタ５の異常検知の方法は、第２実施形態と同様であるため、説明を省略する。
The
上記のように本例は、レベルシフトトランジスタ４、２７を並列に接続し、レベルシフトトランジスタ４、２７と対応するように、ツェナダイオード２１、２８と抵抗２２、２９との直列回路を並列に接続する。これにより、レベルシフトトランジスタ４、２７の冗長性を確保しつつ、レベルシフトトランジスタ４、２７の状態を検知することができる。
As described above, in this example,
《第７実施形態》
図１４は、発明の他の実施形態に係る電力変換装置のブロック図である。本例では上述した第１実施形態に対して、電源回路１０の代わりにローサイド電源回路３１を設けつつ、ハイサイド駆動回路８の電源をブートストラップ回路で構成している点が異なる。これ以外の構成は上述した第１実施形態と同じであり、第１〜第６実施形態の記載を適宜、援用する。
<< 7th Embodiment >>
FIG. 14 is a block diagram of a power converter according to another embodiment of the invention. This example is different from the first embodiment described above in that the low side
ローサイド電源回路３１は、ローサイド駆動回路９への出力用の一対の配線で、ローサイド駆動回路９に接続されている。
The low side
ブートストラップ回路は、ブートストラップダイオード３２とブートストラップコンデンサ３３により構成されている。ブートストラップダイオード３２のアノード端子は、ローサイド電源回路３１の高電位側の出力線に接続されている。ブートストラップコンデンサ３２のカソード端子は、抵抗６、７、ブートストラップコンデンサ３３、及びハイサイド駆動回路８の高電位側の入力端子に接続されている。
The bootstrap circuit includes a
ブートストラップコンデンサ３３は、ハイサイド駆動回路６の電源入力用の配線間に接続されている。
The
上記のように、本例は、ハイサイド駆動回路に接続され、ローサイド電源回路３１からの電圧を、ハイサイド駆動回路の駆動電圧として供給するブースストラップ回路を備えている。
As described above, this example includes a booster strap circuit that is connected to the high-side drive circuit and supplies the voltage from the low-side
ブートストラップ回路をハイサイド駆動回路８用の電源に適用した場合には、ローサイド側の制御信号の入力回路や駆動回路などに過電圧が印加される恐れがある。しかしながら、第１〜第６実施形態のように、レベルシフトトランジスタ４の状態の検知機能、レベルシフトトランジスタ５の異常時に動作させる電力回収回路の機能を組み合わせることで、レベルシフトトランジスタ５に異常が発生した場合でも、絶縁性を確保することができる。そのため、図１４に示すように、ブートストラップ回路をハイサイド駆動回路８用の電源に用いた場合でも、過電圧の印加を抑制することができる。
When the bootstrap circuit is applied to the power supply for the high-
１…電源回路
２…パルス入力回路
３…同期回路
４…レベルシフトトランジスタ
５…トランジスタ
６、７…抵抗
８…ハイサイド駆動回路
９…ローサイド駆動回路
１０…検知回路
１３…出力線
１４…保護回路
２０…電力変換器
２０ａ、２０ｂ…スイッチング素子
DESCRIPTION OF
Claims (9)
前記ハイサイド駆動回路を制御する制御回路と、
トランジスタを有し、前記電源及び前記ハイサイド駆動回路の制御端子に前記トランジスタの高電位側の端子を電気的に接続し、前記制御回路に前記トランジスタの制御端子を電気的に接続し、入力される電圧より高い電圧を前記ハイサイド駆動回路に出力するレベルシフト回路と、
前記レベルシフト回路の前記高電位側の端子に制御端子を電気的に接続し、前記レベルシフト回路の高電位側の端子の電圧を反転して出力する第１トランジスタと、
前記制御回路の出力及び前記第１トランジスタの出力に基づき、前記レベルシフト回路の状態を検知する検知手段とを備える
ことを特徴とする駆動装置。 A high-side drive circuit that is driven by a voltage from a power source and switches on and off a high-potential side switching element among the switching elements connected in series;
A control circuit for controlling the high-side drive circuit;
A transistor having a transistor; electrically connecting a high-potential side terminal of the transistor to the control terminal of the power source and the high-side drive circuit; electrically connecting the control terminal of the transistor to the control circuit; A level shift circuit that outputs a voltage higher than the output voltage to the high-side drive circuit;
A first transistor that electrically connects a control terminal to the high-potential side terminal of the level shift circuit and inverts and outputs the voltage of the high-potential side terminal of the level shift circuit;
And a detection unit configured to detect a state of the level shift circuit based on an output of the control circuit and an output of the first transistor.
前記検知手段は、
前記制御回路の出力から前記レベルシフト回路のトランジスタのオン及びオフ切り替えるタイミングを検知し、
前記タイミングと対応する前記第１トランジスタの出力から前記レベルシフト回路の状態を検知する
ことを特徴とする駆動装置。 The drive device according to claim 1, wherein
The detection means includes
Detecting the timing of switching on and off the transistor of the level shift circuit from the output of the control circuit,
A driving device that detects a state of the level shift circuit from an output of the first transistor corresponding to the timing.
前記検知手段は、
前記第１トランジスタから出力される電圧と前記レベルシフト回路の高電位側の端子の電圧との電位差を検知する第１電位差検知部を有し、
前記制御回路の出力と前記電位差に基づき、前記レベルシフト回路の状態を検知する
ことを特徴とする駆動装置。 The drive device according to claim 1 or 2,
The detection means includes
A first potential difference detection unit that detects a potential difference between a voltage output from the first transistor and a voltage at a terminal on a high potential side of the level shift circuit;
A driving device that detects a state of the level shift circuit based on an output of the control circuit and the potential difference.
前記検知手段は、
前記第１トランジスタから出力される電圧と前記第１トランジスタの制御端子に入力される電圧との電位差を検知する第２電位差検知部と、
前記レベルシフト回路の高電位側の端子の電圧と前記レベルシフト回路の制御端子の電圧との電位差を検知する第３電位差検知部とを有し、
前記第２電位差検知部で検知される電位差と、前記第３電位差検知部で検知される電位差に基づき、前記レベルシフト回路の状態及び前記第１トランジスタの状態を検知する
ことを特徴とする駆動装置。 The drive device according to claim 1 or 2,
The detection means includes
A second potential difference detector for detecting a potential difference between a voltage output from the first transistor and a voltage input to a control terminal of the first transistor;
A third potential difference detection unit for detecting a potential difference between a voltage at a high potential side terminal of the level shift circuit and a voltage at a control terminal of the level shift circuit;
A driving device that detects a state of the level shift circuit and a state of the first transistor based on a potential difference detected by the second potential difference detection unit and a potential difference detected by the third potential difference detection unit. .
前記レベルシフト回路の高電位側の端子にカソード端子を、前記レベルシフト回路の制御端子にアノード端子を接続するダイオードと、
前記ダイオードと直列に接続し、前記レベルシフト回路の制御端子と前記レベルシフト回路の低電位側の端子との間に接続し、前記電源の出力電力を回収する電力回収用の抵抗とを備える
ことを特徴とする駆動装置。 In the drive device according to any one of claims 1 to 4,
A diode that connects a cathode terminal to a high potential side terminal of the level shift circuit, and an anode terminal to a control terminal of the level shift circuit;
A power recovery resistor connected in series with the diode, connected between a control terminal of the level shift circuit and a low potential side terminal of the level shift circuit, and for recovering output power of the power source; A drive device characterized by the above.
前記レベルシフト回路の高電位側の端子にカソード端子を、前記レベルシフト回路の制御端子にアノード端子を接続するダイオードと、
前記ダイオードに直列に接続し、前記レベルシフト回路の制御端子と前記レベルシフト回路の低電位側の端子との間に接続し、前記制御回路に制御端子を接続する第２トランジスタとを備える
ことを特徴とする駆動装置。 In the drive device according to any one of claims 1 to 4,
A diode that connects a cathode terminal to a high potential side terminal of the level shift circuit, and an anode terminal to a control terminal of the level shift circuit;
A second transistor connected in series to the diode, connected between a control terminal of the level shift circuit and a low-potential side terminal of the level shift circuit, and connecting the control terminal to the control circuit; The drive device characterized.
前記ダイオードは、前記レベルシフト回路に含まれる半導体素子の母材よりバンドキャップの大きい母材で形成されている
ことを特徴とする駆動装置。 The drive device according to claim 5 or 6,
The drive device according to claim 1, wherein the diode is formed of a base material having a band cap larger than that of a semiconductor element included in the level shift circuit.
前記ハイサイド駆動回路に接続し、前記電源からの電圧を前記ハイサイド駆動回路の駆動電圧として供給するブースストラップ回路をさらに備える
ことを特徴とする駆動装置。 In the drive device according to any one of claims 1 to 7,
A drive device further comprising a bootstrap circuit connected to the high side drive circuit and supplying a voltage from the power supply as a drive voltage of the high side drive circuit.
前記直列に接続された前記スイッチング素子を複数接続し、入力される電力を変換して負荷に供給する電力変換器とを備える
ことを特徴とする電力変換装置。 The drive device according to any one of claims 1 to 8,
A power converter comprising: a plurality of the switching elements connected in series; and a power converter that converts input power and supplies the converted power to a load.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013117764A JP6107434B2 (en) | 2013-06-04 | 2013-06-04 | DRIVE DEVICE AND POWER CONVERSION DEVICE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013117764A JP6107434B2 (en) | 2013-06-04 | 2013-06-04 | DRIVE DEVICE AND POWER CONVERSION DEVICE |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014236414A true JP2014236414A (en) | 2014-12-15 |
| JP6107434B2 JP6107434B2 (en) | 2017-04-05 |
Family
ID=52138811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013117764A Active JP6107434B2 (en) | 2013-06-04 | 2013-06-04 | DRIVE DEVICE AND POWER CONVERSION DEVICE |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6107434B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023168762A1 (en) * | 2022-03-11 | 2023-09-14 | 深圳市华星光电半导体显示技术有限公司 | Display driving circuit, display driving device, and display driving method |
| CN117498850A (en) * | 2024-01-03 | 2024-02-02 | 晶艺半导体有限公司 | Level conversion circuit and anti-interference method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004328329A (en) * | 2003-04-24 | 2004-11-18 | Mitsubishi Electric Corp | Semiconductor device |
| JP2005176174A (en) * | 2003-12-15 | 2005-06-30 | Mitsubishi Electric Corp | Semiconductor device |
| JP2007006048A (en) * | 2005-06-23 | 2007-01-11 | Matsushita Electric Ind Co Ltd | Semiconductor device for power |
| JP2009117917A (en) * | 2007-11-01 | 2009-05-28 | Denso Corp | Level shift circuit |
| JP2009117999A (en) * | 2007-11-02 | 2009-05-28 | Denso Corp | Level shift circuit |
-
2013
- 2013-06-04 JP JP2013117764A patent/JP6107434B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004328329A (en) * | 2003-04-24 | 2004-11-18 | Mitsubishi Electric Corp | Semiconductor device |
| JP2005176174A (en) * | 2003-12-15 | 2005-06-30 | Mitsubishi Electric Corp | Semiconductor device |
| JP2007006048A (en) * | 2005-06-23 | 2007-01-11 | Matsushita Electric Ind Co Ltd | Semiconductor device for power |
| JP2009117917A (en) * | 2007-11-01 | 2009-05-28 | Denso Corp | Level shift circuit |
| JP2009117999A (en) * | 2007-11-02 | 2009-05-28 | Denso Corp | Level shift circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023168762A1 (en) * | 2022-03-11 | 2023-09-14 | 深圳市华星光电半导体显示技术有限公司 | Display driving circuit, display driving device, and display driving method |
| CN117498850A (en) * | 2024-01-03 | 2024-02-02 | 晶艺半导体有限公司 | Level conversion circuit and anti-interference method thereof |
| CN117498850B (en) * | 2024-01-03 | 2024-03-15 | 晶艺半导体有限公司 | Level conversion circuit and anti-interference method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6107434B2 (en) | 2017-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10038434B2 (en) | Soft shutdown modular circuitry for power semiconductor switches | |
| US8841940B2 (en) | System and method for a driver circuit | |
| US10651839B2 (en) | Power switching apparatus | |
| US9979272B2 (en) | Semiconductor device | |
| CN109217675B (en) | Power conversion device and synchronous rectification circuit thereof | |
| US10862483B2 (en) | Low power cycle to cycle bit transfer in gate drivers | |
| US9300198B2 (en) | Semiconductor device, including temperature sensing circut | |
| WO2015064222A1 (en) | Semiconductor device | |
| US20190280475A1 (en) | Method for eliminating an arc driven by means of at least one phase voltage source of a converter circuit | |
| CN111656686B (en) | Protection of field effect transistors operating in switching mode against overload currents | |
| JP2019165347A (en) | Drive device and power module | |
| JP2018133892A (en) | Gate driving device and gate driving method of power semiconductor | |
| US11711025B2 (en) | Power semiconductor module and power conversion apparatus including the same | |
| JP6107434B2 (en) | DRIVE DEVICE AND POWER CONVERSION DEVICE | |
| JP5462880B2 (en) | Power converter | |
| US10171070B2 (en) | Signal transmission circuit and power conversion device | |
| JP6952840B1 (en) | Switching equipment and power conversion equipment | |
| WO2015064206A1 (en) | Semiconductor device | |
| JP5446851B2 (en) | Power converter | |
| JP2007089335A (en) | Voltage detection method of power switching element and power conversion device using this | |
| US11929666B2 (en) | Gate drive circuit and power conversion device | |
| JP2016090469A (en) | Frequency detection device | |
| US9692407B2 (en) | Circuit and method for detection of failure of the driver signal for parallel electronic switches | |
| WO2017199405A1 (en) | Power conversion device | |
| JP2015027147A (en) | Inverter device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170220 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6107434 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |