JP2014235501A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014235501A5 JP2014235501A5 JP2013115614A JP2013115614A JP2014235501A5 JP 2014235501 A5 JP2014235501 A5 JP 2014235501A5 JP 2013115614 A JP2013115614 A JP 2013115614A JP 2013115614 A JP2013115614 A JP 2013115614A JP 2014235501 A5 JP2014235501 A5 JP 2014235501A5
- Authority
- JP
- Japan
- Prior art keywords
- request
- buffer
- register
- response
- virtualization unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims 22
- 238000006243 chemical reaction Methods 0.000 claims 2
- 230000003213 activating Effects 0.000 claims 1
Description
本発明は、仮想化支援機能を有する複数のプロセッサと、メモリと、前記プロセッサにアクセスされるストレージデバイスとを含むストレージ装置の制御方法であって、前記ストレージ装置は、前記プロセッサのうち仮想化支援機能を無効にした第1のプロセッサグループと、前記プロセッサのうち仮想化支援機能を有効にした第2のプロセッサグループと、を含み、前記ストレージデバイスを制御する第1のOSに前記第1のプロセッサグループを割り当てて、前記第1のOSを起動させる第1のステップと、仮想マシンを稼働させる仮想化部に前記第2のプロセッサグループを割り当て、前記仮想化部を起動させる第2のステップと、前記仮想化部が、前記メモリのうちの所定の領域を第2のOSに割り当てて、当該第2のOSを起動させる第3のステップと、前記仮想化部が、前記メモリに前記第1のOSと第2のOSが通信を行う通信経路を設定する第4のステップと、を含む。
Claims (15)
- 仮想化支援機能を有する複数のプロセッサと、メモリと、前記プロセッサにアクセスされるストレージデバイスとを含むストレージ装置の制御方法であって、
前記ストレージ装置は、
前記プロセッサのうち仮想化支援機能を無効にした第1のプロセッサグループと、前記プロセッサのうち仮想化支援機能を有効にした第2のプロセッサグループと、を含み、
前記ストレージデバイスを制御する第1のOSに前記第1のプロセッサグループを割り当てて、前記第1のOSを起動させる第1のステップと、
仮想マシンを稼働させる仮想化部に前記第2のプロセッサグループを割り当て、前記仮想化部を起動させる第2のステップと、
前記仮想化部が、前記メモリのうちの所定の領域を第2のOSに割り当てて、当該第2のOSを起動させる第3のステップと、
前記仮想化部が、前記メモリに前記第1のOSと第2のOSが通信を行う通信経路を設定する第4のステップと、
を含むことを特徴とするストレージ装置の制御方法。 - 請求項1に記載のストレージ装置の制御方法であって、
前記仮想化部が、前記メモリ上に配置した前記通信経路のアドレス情報および生成状態を含む通信経路制御情報を生成する第5のステップと、
前記仮想化部が、前記通信経路の利用開始を検出する第6のステップと、
前記仮想化部が、前記通信経路の利用開始を前記第1のOSに通知する第7のステップと、
をさらに含むことを特徴とするストレージ装置の制御方法。 - 請求項2に記載のストレージ装置の制御方法であって、
前記第4のステップは、
前記仮想化部が、前記メモリに前記仮想化部と前記第1のOSの双方がアクセス可能な共有領域を設定し、
前記第5のステップは、
前記仮想化部が、前記第2のOSに割り当てたメモリの領域について、前記第2のOSから認識されるゲスト物理アドレスと、前記第1のOSから認識されるホスト物理アドレスとの関連付けを保持するアドレス変換情報を生成し、
前記第3のステップは、
前記仮想化部が、前記アドレス変換情報を確定するステップと、
前記仮想化部が、前記アドレス変換情報を、前記共有領域に格納するステップと、
前記仮想化部が、前記第1のOSに対して、前記アドレス変換情報を前記共有領域に格納したことを通知するステップと、
を含むことを特徴とするストレージ装置の制御方法。 - 請求項3に記載のストレージ装置の制御方法であって、
前記通信経路は、前記ストレージデバイスへの要求と、該要求に付随するデータの位置情報を含むバッファアドレスリストと、を格納する要求バッファを含み、
前記第2のOSが、前記ストレージデバイスに対する要求と当該要求に付随するデータを受信する第8のステップと、
前記第2のOSが、前記受信したデータの位置情報を示すバッファアドレスリストを生成する第9のステップと、
前記第2のOSが、前記要求バッファに対して前記要求とバッファアドレスリストを格納する第10のステップと、
前記第1のOSが、前記要求バッファから前記要求を取得し、前記バッファアドレスリストを参照して前記要求に付随するデータを取得する第11のステップと、
をさらに含むことを特徴とするストレージ装置の制御方法。 - 請求項4に記載のストレージ装置の制御方法であって、
前記仮想化部は、前記要求バッファに対して新たな要求を格納する位置を示す要求PI(Producer Index)レジスタと、前記要求バッファから読み込む要求の位置を指し示す要求CI(Consumer Index)レジスタと、を前記メモリ上に設定し、前記第1のOS及び前記第2のOSに対して前記要求PIレジスタと前記要求CIレジスタとを提供し、
前記第10のステップは、
前記第2のOSは、前記要求バッファに対して前記要求とバッファアドレスリストを格納した後に、前記要求PIレジスタを更新し、
前記第11のステップは、
前記第1のOSが、前記要求PIレジスタの更新を監視して、前記要求PIレジスタが更新されたときには、前記要求バッファから前記ストレージデバイスへの要求と、前記要求に付随するデータを取得してから前記要求CIレジスタを更新することを特徴とするストレージ装置の制御方法。 - 請求項5に記載のストレージ装置の制御方法であって、
前記第11のステップは、
前記第1のOSが、前記バッファアドレスリストを参照して、前記バッファアドレスリストに格納された前記データの位置情報を前記ゲスト物理アドレスで取得し、前記アドレス変換情報を取得して前記ゲスト物理アドレスを、前記ホスト物理アドレスに変換し、前記変換されたホスト物理アドレスを用いて、前記データの読出しを行うことを特徴とするストレージ装置の制御方法。 - 請求項4に記載のストレージ装置の制御方法であって、
前記通信経路は、前記ストレージデバイスに対する前記要求の処理結果を含む応答を格納する応答バッファを含み、
前記第1のOSが、前記取得した要求をストレージデバイスに対して実行し、前記ストレージデバイスからの応答を取得する第12のステップと、
前記第1のOSが、前記応答を前記応答バッファに格納する第13のステップと、
前記第2のOSは、前記応答バッファから前記応答を取得する第14のステップと、
をさらに含むことを特徴とするストレージ装置の制御方法。 - 請求項7に記載のストレージ装置の制御方法であって、
前記仮想化部は、前記応答バッファに対して新たな応答を格納する位置を示す応答PI(Producer Index)レジスタと、前記応答バッファから次に読み出す応答を指し示す応答CI(Consumer Index)レジスタと、を前記メモリ上に設定し、前記第1のOSおよび前記第2のOSに対して前記応答PIレジスタと前記応答CIレジスタとを提供し、
前記第13のステップは、
前記第1のOSが、前記応答バッファに前記応答を格納した後に、前記応答PIレジスタを更新し、前記仮想化部に対して割り込みを通知し、
前記第14のステップは、
前記仮想化部が前記割り込みを受信すると前記第2のOSに対して当該割り込みを通知し、前記第2のOSは、前記応答CIレジスタを参照して前記応答バッファから前記応答を読み出した後、前記応答CIレジスタを更新することを特徴とするストレージ装置の制御方法。 - 仮想化支援機能を有する複数のプロセッサと、メモリと、前記プロセッサにアクセスされるストレージデバイスとを含むストレージ装置であって、
前記プロセッサのうち仮想化支援機能を無効にした第1のプロセッサグループと、
前記プロセッサのうち仮想化支援機能を有効にした第2のプロセッサグループと、
前記第1のプロセッサグループを割り当てて、前記ストレージデバイスを制御する第1のOSと、
前記第2のプロセッサグループを割り当てて、仮想マシンを稼働させる仮想化部と、を有し、
前記仮想化部は、
前記メモリのうちの所定の領域を第2のOSに割り当てて、当該第2のOSを起動して仮想マシンとして提供し、前記メモリ上に前記第1のOSと第2のOSが通信を行う通信経路を設定することを特徴とするストレージ装置。 - 請求項9に記載のストレージ装置であって、
前記仮想化部は、
前記メモリ上に配置した前記通信経路のアドレス情報および生成状態を含む通信経路制御情報を生成し、前記通信経路の利用開始を検出し、前記利用開始を検出したときには、前記通信経路の利用開始を前記第1のOSに通知することを特徴とするストレージ装置。 - 請求項10に記載のストレージ装置であって、
前記仮想化部は、
前記メモリに前記仮想化部と前記第1のOSの双方がアクセス可能な共有領域を設定し、前記第2のOSに割り当てたメモリの領域について、前記第2のOSから認識されるゲスト物理アドレスと、前記第1のOSから認識されるホスト物理アドレスとの関連付けを保持するアドレス変換情報を生成して前記共有領域に格納し、前記第1のOSに対して、前記アドレス変換情報を前記共有領域に格納したことを通知することを特徴とするストレージ装置。 - 請求項11に記載のストレージ装置であって、
前記通信経路は、前記ストレージデバイスへの要求と、該要求に付随するデータの位置情報を含むバッファアドレスリストと、を格納する要求バッファを含み、
前記仮想化部は、
前記第2のOSが、ストレージデバイスに対する要求と当該要求に付随するデータを受信し、前記受信したデータの位置情報を示すバッファアドレスリストを生成して、前記要求バッファに対して前記要求とバッファアドレスリストを格納し、
前記第1のOSは、
前記要求バッファから前記要求を取得し、前記バッファアドレスリストを参照して前記要求に付随するデータを取得することを特徴とするストレージ装置。 - 請求項12に記載のストレージ装置であって、
前記仮想化部は、
前記要求バッファに対して新たな要求を格納する位置を示す要求PI(Producer Index)レジスタと、前記要求バッファから読み込む要求の位置を指し示す要求CI(Consumer Index)レジスタと、を前記メモリ上に設定し、前記第1のOS及び前記第2のOSに対して前記要求PIレジスタと前記要求CIレジスタとを提供し、前記第2のOSが、前記要求バッファに対して前記要求とバッファアドレスリストを格納した後に、前記要求PIレジスタを更新し、
前記第1のOSは、
前記要求PIレジスタの更新を監視して、前記要求PIレジスタが更新されたときには、前記要求バッファから前記ストレージデバイスへの要求と、前記要求に付随するデータを取得してから前記要求CIレジスタを更新することを特徴とするストレージ装置。 - 請求項13に記載のストレージ装置であって、
前記第1のOSは、
前記バッファアドレスリストを参照して、前記バッファアドレスリストに格納された前記データの位置情報をゲスト物理アドレスで取得し、前記アドレス変換情報を取得して前記ゲスト物理アドレスを、ホスト物理アドレスに変換し、前記変換されたホスト物理アドレスを用いて、前記データの読出しを行うことを特徴とするストレージ装置。 - 仮想化支援機能を有する複数のプロセッサと、メモリとを含む情報処理装置であって、
前記プロセッサのうち仮想化支援機能を無効にした第1のプロセッサグループと、
前記プロセッサのうち仮想化支援機能を有効にした第2のプロセッサグループと、
前記第2のプロセッサグループを割り当てて、1以上の仮想マシンを稼働させる仮想化部と、
前記メモリ上に設定されて、前記仮想マシンと前記第1のプロセッサグループが通信を行う通信経路と、
を備えたことを特徴とする情報処理装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013115614A JP6040101B2 (ja) | 2013-05-31 | 2013-05-31 | ストレージ装置の制御方法、ストレージ装置及び情報処理装置 |
US14/252,805 US9495172B2 (en) | 2013-05-31 | 2014-04-15 | Method of controlling computer system and computer system |
EP14167491.1A EP2808786B1 (en) | 2013-05-31 | 2014-05-08 | Method of controlling computer system and computer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013115614A JP6040101B2 (ja) | 2013-05-31 | 2013-05-31 | ストレージ装置の制御方法、ストレージ装置及び情報処理装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014235501A JP2014235501A (ja) | 2014-12-15 |
JP2014235501A5 true JP2014235501A5 (ja) | 2016-01-21 |
JP6040101B2 JP6040101B2 (ja) | 2016-12-07 |
Family
ID=50735861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013115614A Expired - Fee Related JP6040101B2 (ja) | 2013-05-31 | 2013-05-31 | ストレージ装置の制御方法、ストレージ装置及び情報処理装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9495172B2 (ja) |
EP (1) | EP2808786B1 (ja) |
JP (1) | JP6040101B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9798567B2 (en) | 2014-11-25 | 2017-10-24 | The Research Foundation For The State University Of New York | Multi-hypervisor virtual machines |
US9984023B2 (en) * | 2015-08-12 | 2018-05-29 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Multi-server system interconnect |
US9806904B2 (en) | 2015-09-08 | 2017-10-31 | Oracle International Corporation | Ring controller for PCIe message handling |
WO2017072827A1 (ja) * | 2015-10-26 | 2017-05-04 | 株式会社日立製作所 | 計算機システム、及び、アクセス制御方法 |
US10628192B2 (en) * | 2015-12-24 | 2020-04-21 | Intel Corporation | Scalable techniques for data transfer between virtual machines |
JP6365564B2 (ja) * | 2016-02-15 | 2018-08-01 | マツダ株式会社 | 車両の温度表示装置 |
US10078543B2 (en) | 2016-05-27 | 2018-09-18 | Oracle International Corporation | Correctable error filtering for input/output subsystem |
US10140214B2 (en) * | 2016-08-29 | 2018-11-27 | Red Hat Israel, Ltd. | Hypervisor translation bypass by host IOMMU with virtual machine migration support |
CN109254826B (zh) * | 2017-07-12 | 2024-02-06 | 超威半导体公司 | 虚拟化加速处理装置的挂起检测 |
US10877823B1 (en) * | 2019-12-10 | 2020-12-29 | Cisco Technology, Inc. | High performance in-memory communication infrastructure for asymmetric multiprocessing systems without an external hypervisor |
CN113094111B (zh) * | 2021-04-16 | 2024-01-09 | 三星(中国)半导体有限公司 | 设备以及设备的启动方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6772419B1 (en) | 1997-09-12 | 2004-08-03 | Hitachi, Ltd. | Multi OS configuration system having an interrupt process program executes independently of operation of the multi OS |
JP3546678B2 (ja) | 1997-09-12 | 2004-07-28 | 株式会社日立製作所 | マルチos構成方法 |
EP1769352B1 (en) | 2004-05-21 | 2013-03-20 | Computer Associates Think, Inc. | Method and apparatus for dynamic cpu resource management |
US8387048B1 (en) * | 2006-04-25 | 2013-02-26 | Parallels IP Holdings GmbH | Seamless integration, migration and installation of non-native application into native operating system |
JP2008152594A (ja) * | 2006-12-19 | 2008-07-03 | Hitachi Ltd | マルチコアプロセッサ計算機の高信頼化方法 |
JP5352848B2 (ja) * | 2008-11-28 | 2013-11-27 | 株式会社日立製作所 | 仮想計算機の制御方法及び計算機装置 |
US8549516B2 (en) * | 2008-12-23 | 2013-10-01 | Citrix Systems, Inc. | Systems and methods for controlling, by a hypervisor, access to physical resources |
JP4918112B2 (ja) * | 2009-03-31 | 2012-04-18 | 株式会社エヌ・ティ・ティ・ドコモ | 情報処理装置および制御方法 |
US9058183B2 (en) * | 2009-12-29 | 2015-06-16 | Advanced Micro Devices, Inc. | Hypervisor isolation of processor cores to enable computing accelerator cores |
US8566492B2 (en) | 2009-12-31 | 2013-10-22 | Intel Corporation | Posting interrupts to virtual processors |
JP2012226471A (ja) * | 2011-04-18 | 2012-11-15 | Hitachi Ltd | 通信方法および通信サーバ |
US9405566B2 (en) * | 2013-05-24 | 2016-08-02 | Dell Products L.P. | Access to storage resources using a virtual storage appliance |
-
2013
- 2013-05-31 JP JP2013115614A patent/JP6040101B2/ja not_active Expired - Fee Related
-
2014
- 2014-04-15 US US14/252,805 patent/US9495172B2/en active Active
- 2014-05-08 EP EP14167491.1A patent/EP2808786B1/en not_active Not-in-force
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014235501A5 (ja) | ||
US9081612B2 (en) | Virtual machine control method and virtual machine | |
JP2015022553A5 (ja) | ||
JP2020524840A5 (ja) | ||
JP6029550B2 (ja) | 計算機の制御方法及び計算機 | |
JP2019509529A5 (ja) | ||
JP5542788B2 (ja) | 仮想計算機システムおよび仮想計算機の移行制御方法 | |
US20160239333A1 (en) | Apparatus and method for scheduling graphics processing unit workloads from virtual machines | |
JP2006085543A5 (ja) | ||
GB2519917A (en) | Optimizing virtual machine deployment time | |
NO20083314L (no) | A forflytte en virtuell maskin som innehar en ressurs sa som en maskinvareanordning | |
JP5667552B2 (ja) | 仮想計算機システム、仮想計算機管理プログラム、及びmacアドレス管理方法 | |
JP2013041409A (ja) | 情報処理装置、割込み制御方法および割込み制御プログラム | |
JP2018538630A5 (ja) | ||
US9652274B2 (en) | Techniques for handling memory accesses by processor-independent executable code in a multi-processor environment | |
JP2016525255A5 (ja) | ||
WO2016040357A3 (en) | Load balancing of cloned virtual machines | |
JP2016513835A5 (ja) | ||
JP6165964B2 (ja) | 計算機 | |
JP2018525705A (ja) | 仮想マシン性能を向上させる方法、端末、装置及びコンピュータ可読記憶媒体 | |
JP2010033403A (ja) | 計算機システム、仮想計算機システム、計算機起動管理方法、および仮想計算機起動管理方法 | |
JP2014115791A5 (ja) | ||
US20140189031A1 (en) | Computing device and method of creating virtual machines in hosts | |
JP6242502B2 (ja) | 仮想計算機システムの制御方法及び仮想計算機システム | |
US10768959B2 (en) | Virtual machine migration using memory page hints |