JP2014230099A - 固体撮像装置 - Google Patents

Abstract

【課題】同一フレーム内において、ある画素から読み出された画素信号を用いて、別の画素の露光時間を設定できる固体撮像装置を提供する。【解決手段】露光時間設定部２０７は、画素信号ＶＤ（Ｘ、Ｙ）とＮ−１フレームの露光時間情報ＳＳ（Ｘ、Ｙ）とから画素Ｐ（Ｘ、Ｙ）のＮフレームの露光時間情報ＳＳ（Ｘ、Ｙ）を算出する。そして、露光時間設定部２０７は、Ｎフレームの露光時間情報ＳＳ（Ｘ、Ｙ）と、露光時間記憶部２０９１から読み出した露光時間情報ＳＳ（Ｘ＋ｊ１、Ｙ）、ＳＳ（Ｘ＋ｊ２、Ｙ）、ＳＳ（Ｘ＋ｊ３、Ｙ）とに基づいて、画素Ｐ（Ｘ＋ｊ１、Ｙ）、Ｐ（Ｘ＋ｊ２、Ｙ）、Ｐ（Ｘ＋ｊ３、Ｙ）の露光時間を設定する。【選択図】図１３

Description

本発明は、１以上の画素からなるブロック毎に最適な露光時間制御を行う固体撮像装置に関するものである。

近年、感度の異なる複数のリニア特性の画素により露光された画素信号を合成することでＨＤＲ（Ｈｉｇｈ Ｄｙｎａｍｉｃ Ｒａｎｇｅ）画像を出力する固体撮像装置が知られている。このような、固体撮像装置では、画素毎に露光時間を変えることで感度が変えられている。

特許文献１には、前フレームの撮影データから画素毎に次フレームの最適な露光時間を算出し、その情報をセンサに送信し、画素毎に最適な露光時間を設定する固体撮像素子が開示されている。

特開２００７−１６６２３８号公報

しかしながら、特許文献１では、前フレームの撮影データを利用して露光時間が決定されている。そのため、前フレームから現フレームにかけて被写体の明るさが大きく変化した場合に適切な露光時間を設定できないという問題がある。また、特許文献１では、グローバルシャッター駆動が前提とされており、露光時間の設定は、１フレームの画素信号を全画素から読み出すタイミングより前に行われている。そのため、ある画素から読み出された画素信号を用いて、別の画素の同一フレームの露光時間を設定できない。

本発明の目的は、同一フレーム内において、ある画素から読み出された画素信号を用いて、別の画素の露光時間を設定できる固体撮像装置を提供することである。

（１）本発明の一態様による固体撮像装置は、ローリングシャッター駆動する固体撮像装置であって、複数行×複数列でアレイ状に配列された複数の画素を含み、各行が１以上の画素からなる画素ブロックで構成された画素アレイと、前記画素が１フレームの画素信号を得るのに要する１垂直期間において、前記画素を構成する光電変換素子をリセットするためのリセットパルスをＮ（Ｎは２以上の整数）個含むＰＤリセット信号を、一定期間ずつずらして前記画素アレイの各行に出力する垂直走査部と、ある１の行に属するある１の画素ブロックの画素信号に基づいて、同一フレーム内において前記１の行よりも後に画素信号が読み出される後続行に属する前記１の画素ブロックと同一列の後続画素ブロックの露光時間を設定する露光時間設定部と、前記露光時間設定部により設定された露光時間で露光されるように、前記ＰＤリセット信号に含まれるＮ個のリセットパルスの中から１又は複数のリセットパルスを前記後続画素ブロックに選択させるリセットパルス制御部とを備える。

この構成によれば、１の行に属するある１の画素ブロックから画素信号が出力されると、その画素信号に基づいて、１の画素ブロックと同一列の後続画素ブロックの露光時間が設定される。そのため、ローリングシャッター駆動される固体撮像装置において、先行する行の同一フレームの画素信号を用いて後続行の露光時間が設定できる。そのため、各画素が出力する画素信号と相関の高い画素信号を用いて各画素の露光時間を設定でき、高精度な露光時間の設定が実現できる。

（２）前記露光時間設定部が各画素ブロックに設定した露光時間を管理する露光時間管理部を更に備え、露光時間設定部は、前記後続画素ブロックに属する１の後続画素ブロックに対し、前記１の画素ブロックの画素信号と、前記露光時間管理部が管理している前記１の後続画素ブロックの露光時間とに基づいて露光時間を設定してもよい。

この構成によれば、１の後続画素ブロックに現在設定されている露光時間と１の画素ブロックの画素信号とを比較して１の後続画素ブロックの露光時間を変更できる。

（３）前記露光時間設定部は、前記１の画素ブロックの画素信号に基づいて、前記１の画素ブロックの露光時間を算出し、算出した露光時間を次フレームの露光時間の設定のために前記露光時間管理部に書き込んでもよい。

この構成によれば、現フレームの先行する行の画素信号、或いは露光時間管理部に記憶されている前フレームの露光時間を用いて各画素ブロックの露光時間を設定できる。

（４）前記垂直走査部は、前記画素アレイの各行を飛び越し走査してもよい。

この構成によれば、後続画素ブロックのうち、露光時間の設定の自由度の高い後続画素ブロックが１の画素ブロックの近くになるように各行の走査順序を設定することで、高精度な露光時間の設定が可能となる。

（５）前記露光時間設定部は、設定可能な露光時間毎の光電変換特性を画素値に応じて複数のクラスに分け、前記１の画素ブロックが出力した画素信号を画素値が最大のクラスの範囲内の画素値で出力可能な光電変換特性を特定し、特定した光電変換特性に対応する露光時間を前記１の画素ブロックの最適露光時間として算出し、算出した最適露光時間を前記後続画素ブロックの露光時間に設定してもよい。

この構成によれば、１の画素ブロックから出力される画素信号の画素値が、露光時間毎の光電変換特性を画素値に応じて複数のクラスに分けた場合の最大のクラスの範囲内の画素値で出力されるように、１の画素ブロックの露光時間が設定される。そのため、１の画素ブロックの露光時間を最適露光時間に設定できる。そして、この最適露光時間を用いて後続画素ブロックの露光時間が設定されるため、高精度な露光時間の設定を実現できる。

（６）前記垂直走査部は、前記画素アレイの各行に対し、１水平期間ずつずらして前記画素信号の読出期間を割り当て、前記１の行に出力されるＰＤリセット信号のある１のリセットパルスがいずれか１の読出期間に位置するように前記ＰＤリセット信号を出力し、前記後続行は、前記１の行の読出期間の次の読出期間に、読出期間が割り当てられていない行であって、前記リセットパルスが位置する行であってもよい。

この構成によれば、ある読出期間において、画素信号の読出期間が割り当てられていない行であって、リセットパルスが位置する行の露光時間を設定できる。そして、この設定が読出期間が経過する都度繰り返される。

（７）前記後続行のＰＤリセット信号のうち前記次の読出期間に位置するリセットパルスを選択することで設定される露光時間は、設定可能な露光時間ＳＳＪであり、前記１の画素ブロックの画素信号に基づいて算出した最適露光時間をＳＳＳ、現在設定されている前記後続画素ブロックの露光時間をＳＳＯ、更新後の前記後続画素ブロックの露光時間をＳＳＮとすると、前記露光時間設定部は、ＳＳＯ≦ＳＳＳの場合、ＳＳＮ＝ＳＳＯに設定し、ＳＳＯ＞ＳＳＳの場合、ＳＳＮ＝ＳＳＪに設定してもよい。

この構成によれば、可能な限り、同一フレームの１の画素ブロックの画素信号から得られた最適露光時間に後続画素ブロックの露光時間を設定できる。

（８）前記設定可能な露光時間が長いほど露光時間の設定の自由度が高いとすると、前記後続行のうち露光時間の設定の自由度が高い行が、前記１の行に対して空間的に近い行となるように前記画素アレイの各行へのＰＤリセット信号の出力順序を入れ替えてもよい。

この構成によれば、露光時間の設定の自由度が高い行が、１の行に対して空間的な距離が近くなり、各画素に対してより適切な露光時間を設定できる。

（９）前記ＰＤリセット信号において、前記１垂直期間の１パルス目の前記リセットパルスは、前記１垂直期間での最大の露光時間の露光開始タイミングと前記１の行の全列の画素の露光終了タイミングとを決定するものであり、前記リセットパルス制御部は、前記１パルス目の前記リセットパルスを前記１の行の全列の画素に選択させてもよい。

この構成によれば、１パルス目のリセットパルスを全画素ブロックに選択させて、行順次読み出しを実現できる。

（１０）前記リセットパルス制御部は、前記露光時間が短い画素ブロックほど前記１垂直期間におけるパルスの順序が後のリセットパルスを選択させてもよい。

この構成によれば、順序が後のリセットパルスを画素ブロックに選択させることで、露光時間を短くできる。なお、最大の露光時間を設定する場合は、１パルス目のリセットパルスを画素ブロックに選択させればよい。

本発明によれば、ローリングシャッター駆動される固体撮像装置において、先行する行の同一フレームの画素信号を用いて後続行の露光時間が設定できる。そのため、各画素が出力する画素信号と相関の高い画素信号を用いて各画素の露光時間を設定でき、高精度な露光時間の設定が実現できる。

本発明の実施の形態１の固体撮像装置の全体構成を示したブロック図である。 図１に示す撮像素子の構成図である。 図２に示した撮像素子の変形例を示した図である。 画素アレイを構成するある１の画素の回路図である。 図４に示した画素構成の変形例を示す回路図である。 画素アレイ、Ｖスキャナ、カラムＡＤＣアレイ、及びリセットパルス制御部の接続関係を示した図である。 図６に示す接続関係を持つ固体撮像装置のタイミングチャートである。 図６に示す画素アレイの１行目から３行目と１列目から３列目までの３行×３列の画素のそれぞれに設定された露光時間を示す図である。 画素アレイの１行目から３行目と１列目から３列目までの３行×３列の画素を、それぞれ、図８に示す露光時間で駆動させる場合のタイミングチャートである。 リセットパルス制御部の内部構造を示した図である。 ４種類の露光時間で撮像された出力画像の光電変換特性を示したグラフである。 ４種類の露光時間における光電変換特性を示すグラフである。 露光時間設定部、露光時間管理部、リセットパルス制御部、及び補正部の構成図である。 図１３で説明した処理のタイミングチャートである。 実施の形態２における、露光時間設定部、露光時間管理部、リセットパルス制御部、及び補正部の構成図である。 実施の形態３における固体撮像装置のタイミングチャートである。 露光時間の設定アルゴリズムのフローチャートである。 図１７に示すＳＳＮ算出ルーチンのフローチャートである。 図１４の具体例１を示すタイミングチャートである。 図１４の別の具体例２を示すタイミングチャートである。 実施の形態３における、露光時間設定部、露光時間管理部、リセットパルス制御部、及び補正部の構成図である。 図１６の具体例３を示すタイミングチャートである。

（実施の形態１）
図１は、本発明の実施の形態１の固体撮像装置の全体構成を示したブロック図である。固体撮像装置は、撮像レンズ１０１、撮像素子１０２、撮像素子制御部１０３、画像信号処理部１０４、及び全体制御部１０５を備えている。

撮像レンズ１０１は、被写体からの反射光を入射光として撮像素子１０２に導く。撮像素子１０２は、入射光を露光し、入射光に応じた画像信号を生成し、画像信号処理部１０４に出力する。画像信号処理部１０４は、画像信号に種々の画像処理を施し、出力画像１０６として出力する。撮像素子制御部１０３は、撮像素子１０２に、クロック信号や画素制御信号を生成するための波形データを入力し、撮像素子１０２を制御する。全体制御部１０５は、画像信号処理部１０４や撮像素子制御部１０３と種々の情報を送受し、固体撮像装置の全体を制御する。

図２は、図１に示す撮像素子１０２の構成図である。撮像素子１０２は、画素アレイ２０１、タイミングジェネレータ（以下、「ＴＧ」と記述する。）２０２、Ｖスキャナ２０３（垂直走査回路の一例）、カラムＡＤＣアレイ２０４（読出アレイの一例）、Ｈスキャナ２０５、センスアンプ２０６、及びＬＶＤＳシリアライザ２１１を備える。

画素アレイ２０１は、複数行×複数列でアレイ状に配列された複数の画素を備える。また、画素アレイ２０１は、各行が１以上の画素からなる画素ブロックに分けられている。具体的には、１つの画素ブロックは、画素アレイ２０１を列方向に所定画素数ずつ区切ることで得られる列ブロックを構成する１行の画素により構成される。

例えば、画素アレイ２０１が８行×８列の画素で構成されているとすると、画素アレイ２０１を列方向（水平方向）に２画素ずつ区切った場合、８行×２列の画素からなる４つの列ブロックが得られる。この場合、１つの列ブロックの各行は、２個の画素により構成される。したがって、画素アレイ２０１は、２個の画素からなる１の画素ブロックが８行４列で配列された画素ブロックから構成される。

なお、各列ブロック同士において、列方向の画素数は等しくなくてもよい。例えば、８行×８列の画素アレイ２０１を、列方向に、１画素、２画素、３画素、２画素ずつで区切ることで１つの列ブロックは構成されてもよい。

ＴＧ２０２は、クロック信号に基づいて同期信号を生成し、Ｖスキャナ２０３、カラムＡＤＣアレイ２０４、Ｈスキャナ２０５、及びリセットパルス制御部２１０のそれぞれに同期信号を出力し、これらのブロックの動作を同期させる。

Ｖスキャナ２０３は、画素アレイ２０１を駆動するための画素制御信号を、一定期間ずつずらして画素アレイ２０１の各行にサイクリックに出力し、画素アレイ２０１を垂直走査する。ここで、Ｖスキャナ２０３は、１行目から最終行目に向けて順次に画素アレイ２０１を垂直走査してもよいし、最終行目から１行目に向けて順次に画素アレイ２０１を垂直走査してもよい。

画素制御信号としては、ＰＤリセット信号、ＦＤリセット信号、及び行選択信号等が含まれる。ＰＤリセット信号は、画素を構成する光電変換素子（以下、「ＰＤ」と記述する。）に蓄積された電荷をリセットするリセットパルスを１垂直期間にＮ（Ｎは２以上の整数）個含む信号である。ここで、１垂直期間は、ある１の画素が１フレームの画素信号を得るのに要する時間であり、露光時間及び読出期間に大きく区切られる。

ＦＤリセット信号は、画素を構成するフローティングディフュージョン（以下、「ＦＤ」と記述する。）をリセットするための信号である。行選択信号は、画素からカラムＡＤＣアレイ２０４に画素信号を出力させるための信号である。

カラムＡＤＣアレイ２０４は、画素アレイ２０１の各列に設けられた垂直信号線Ｌ１を介して画素アレイ２０１と接続され、画素アレイ２０１から画素信号を読み出す。カラムＡＤＣアレイ２０４は、画素アレイ２０１の各列に対応して設けられた複数のアナログデジタルコンバーター（以下、「ＡＤＣ２０４ａ」と記述する。）により構成されている。

ＡＤＣ２０４ａは、画素アレイ２０１から出力された画素信号を所定ビット（例えば、８ビット）のデジタル信号にＡＤ変換する。

具体的には、ＡＤＣ２０４ａは、相関二重サンプリング回路、ＡＤ変換回路、及びサンプルホールド回路を備える。相関二重サンプリング回路は、１フレームの読出期間において、画素から出力されるノイズレベルの画素信号とノイズ＋シグナルレベルの画素信号とを相関二重サンプリングしてノイズレベルを相殺してシグナルレベルの画素信号を取り出す。サンプルホールド回路は、ノイズレベルの画素信号をサンプルホールドする。ＡＤ変換回路は、シグナルレベルの画素信号を所定ビット（例えば、８ビット）のデジタルの画素信号にＡＤ変換する。ここで、ＡＤ変換回路としては、例えば、アナログの画素信号をランプ波形と比較してＡＤ変換するシングルスロープ型のＡＤＣが採用される。但し、これは一例であり、ＡＤ変換回路としては、シングルスロープ型以外のＡＤＣ（例えばダブルスロープ型のＡＤＣ）を採用してもよい。

Ｈスキャナ２０５は、カラムＡＤＣアレイ２０４を水平走査し、各列のＡＤＣ２０４ａが保持するデジタルの画素信号を順次に出力させる。

センスアンプ２０６は、カラムＡＤＣアレイ２０４から出力されるデジタルの画素信号の波形を成形し、露光時間設定部２０７及び補正部２０８に出力する。ＬＶＤＳシリアライザ２１１は、補正部２０８により補正され、パラレルで出力された画素信号をシリアルの画素信号に変換して画像信号処理部１０４（図１参照）に出力する。

また、本実施の形態では、上記の構成に加えて、撮像素子１０２は、露光時間設定部２０７、補正部２０８、露光時間管理部２０９、及びリセットパルス制御部２１０を更に備えている。これにより、画素ブロック毎に最適な露光時間が制御され、ＨＤＲ画像が得られる。

露光時間設定部２０７は、センスアンプ２０６からある１の行のある１の画素ブロック（以下、「画素ブロックＢ（Ｘ、Ｙ）」と記述する。）の画素信号が出力されると、その画素信号からその画素ブロックＢ（Ｘ、Ｙ）の次フレームの最適な露光時間を設定し、設定した露光時間を示す露光時間情報ＳＳ（Ｘ、Ｙ）を露光時間管理部２０９に出力する。以下、画素アレイ２０１のうち、画素ブロックＢ（Ｘ、Ｙ）を取り上げて説明するが、他の画素ブロックも画素ブロックＢ（Ｘ、Ｙ）と同様の処理が行われる。

露光時間管理部２０９は、露光時間設定部２０７から出力された露光時間情報ＳＳ（Ｘ、Ｙ）を記憶する。そして、露光時間管理部２０９は、画素ブロックＢ（Ｘ、Ｙ）の次フレームの露光が開始される際に、露光時間情報ＳＳ（Ｘ、Ｙ）に基づいてパルス選択情報ＳＰを生成し、リセットパルス制御部２１０に出力する。

本実施の形態では、１垂直期間のＰＤリセット信号に含まれるＮ（２以上の整数）個のリセットパルスから１又は複数のリセットパルスを選択することで、露光時間が設定される。そこで、露光時間管理部２０９は、Ｎ個のリセットパルスの中から画素ブロックＢ（Ｘ、Ｙ）が選択するべきリセットパルスを決定し、決定したリセットパルスを示すパルス選択情報ＳＰを生成して、リセットパルス制御部２１０に出力する。

リセットパルス制御部２１０は、露光時間管理部２０９から出力されたパルス選択情報ＳＰを基に、選択信号を生成する。リセットパルス制御部２１０は、画素アレイ２０１の各列ブロックに対応して設けられた制御線Ｌ２を介して画素アレイ２０１と接続されている。選択信号は、この制御線Ｌ２を介して画素アレイ２０１に供給される。

画素ブロックＢ（Ｘ、Ｙ）は、リセットパルス制御部２１０から供給される選択信号とＶスキャナ２０３から供給されるＰＤリセット信号とを用いて、画素ブロックＢ（Ｘ、Ｙ）のＰＤをリセットする。

補正部２０８は、センスアンプ２０６から画素ブロックＢ（Ｘ、Ｙ）の画素信号が出力されると、露光時間情報ＳＳ（Ｘ、Ｙ）を露光時間管理部２０９から読み出し、露光時間情報ＳＳ（Ｘ、Ｙ）が示す露光時間に応じた補正処理を当該画素信号に実行し、画像信号処理部１０４に出力する。

以上の構成により、撮像素子１０２は以下のように動作する。Ｖスキャナ２０３によりＸ行目の画素信号を読み出すために画素アレイ２０１のＸ行目が選択されると、Ｘ行目の全列の画素は、まず、ノイズレベルの画素信号を一斉にカラムＡＤＣアレイ２０４に出力し、次に、シグナルレベルの画素信号を一斉にカラムＡＤＣアレイ２０４に出力する。

次に、カラムＡＤＣアレイ２０４は、Ｘ行目のノイズレベルの画素信号とノイズ＋シグナルレベルの画素信号とからノイズレベルを相殺してシグナルレベルの画素信号を取り出す。次に、カラムＡＤＣアレイ２０４は、シグナルレベルの画素信号をＡＤ変換し、サンプルホールドする。次に、Ｈスキャナ２０５は、カラムＡＤＣアレイ２０４を水平走査して、Ｘ行目の各列の画素信号を順次に出力する。

カラムＡＤＣアレイ２０４から順次に出力された画素信号は、センスアンプ２０６を介して露光時間設定部２０７及び補正部２０８に入力される。補正部２０８は、画素信号が入力されると、その画素信号に対応する露光時間情報ＳＳを露光時間管理部２０９から読み出し、露光時間情報ＳＳが示す露光時間に応じた係数を乗じ、ＬＶＤＳシリアライザ２１１を介して画像信号処理部１０４に出力する。

一方、露光時間設定部２０７は、順次に入力されるＸ行目の画素信号からＸ行目の画素ブロック毎に次フレームの最適な露光時間を設定し、露光時間情報ＳＳを露光時間管理部２０９に記憶させる。

図３は、図２に示した撮像素子１０２の変形例を示した図である。図２では、撮像素子１０２を構成する各ブロックが同じチップ上に配置していた。図３では、各ブロックが第１チップ３０１及び第２チップ３０２に分散して配置されている。第１チップ３０１には、画素アレイ２０１、ＴＧ２０２、Ｖスキャナ２０３、カラムＡＤＣアレイ２０４、Ｈスキャナ２０５、及びセンスアンプ２０６が配置されている。また、第１チップ３０１には、更にＬＶＤＳシリアライザ３１１が配置されている。

第２チップ３０２には、露光時間設定部２０７、補正部２０８、及び露光時間管理部２０９が配置されている。また、第２チップ３０２には、ＬＶＤＳデシリアライザ３１２及び画像信号処理部１０４が更に配置されている。

図３の撮像素子１０２を採用した場合、第１チップ３０１は図１に示す撮像素子１０２により構成され、第２チップ３０２は図１に示す画像信号処理部１０４を含むチップにより構成される。

第１チップ３０１では、カラムＡＤＣアレイ２０４でＡＤ変換された画素信号は、センスアンプ２０６及びＬＶＤＳシリアライザ３１１を介して第２チップ３０２に出力される。

第２チップ３０２に入力された画素信号は、ＬＶＤＳデシリアライザ３１２でパラレルの信号に変換されて露光時間設定部２０７に出力される。その後、図２と同様、露光時間設定部２０７で最適な露光時間が設定され、その露光時間を示す露光時間情報ＳＳが露光時間管理部２０９に記憶される。

また、ＬＶＤＳデシリアライザ３１２から出力された画素信号は、補正部２０８にも入力され、補正処理が実行され、画像信号処理部１０４に出力される。

また、第２チップ３０２に配置された露光時間管理部２０９は、リセットパルス制御部２１０に適切なタイミングでパルス選択情報を出力する。このように、図３の構成においても図２と同様の機能が達成される。

図４は、画素アレイ２０１を構成するある１の画素の回路図である。画素は、ＰＤ、５つのトランジスタＱ１〜Ｑ５を備える。トランジスタＱ１〜Ｑ５は、例えばｎチャネル型ＭＯＳトランジスタにより構成されている。トランジスタＱ１（電荷転送ゲートの一例）は、ＰＤに蓄積された電荷をＦＤに転送する転送トランジスタである。トランジスタＱ２は、ＦＤをリセットするリセットトランジスタである。トランジスタＱ２は、ＲＳＴ配線を介してＦＤリセット信号ＲＳＴがゲート端子に入力され、ＦＤリセット信号ＲＳＴにしたがって、ＦＤをリセットする。トランジスタＱ３は、ＦＤの電位に応じた画素信号を増幅する増幅トランジスタである。トランジスタＱ４は、トランジスタＱ３により増幅された画素信号ＶＤを垂直信号線Ｌ１に出力する行選択トランジスタである。トランジスタＱ４は、ＶＳＥＬ配線を介して行選択信号ＶＳＥＬがゲート端子に入力され、行選択信号ＶＳＥＬにしたがって、画素信号ＶＤを出力する。電源ＶＰＩＸは、トランジスタＱ２、Ｑ３と接続され、画素に電力を供給する電源回路である。

ＰＤ及びトランジスタＱ１〜Ｑ４は、埋め込み型のＰＤを用いたＣＭＯＳセンサの通常の画素構成である。本実施の形態では、この通常の画素構成にトランジスタＱ５及び制御線Ｌ２が更に追加されている。

通常の画素構成では、ＴＸ配線はトランジスタＱ１のゲート端子に接続されているが、本実施の形態では、ＴＸ配線はトランジスタＱ５のゲート端子（第２端子の一例）に接続されている。また、トランジスタＱ５のドレイン端子（第１端子の一例）には、制御線Ｌ２が接続され、ソース端子（第３端子の一例）にはトランジスタＱ１のゲート端子が接続されている。

トランジスタＱ５は、ＴＸ配線を介して供給されるＰＤリセット信号ＴＸと、制御線Ｌ２を介して供給される選択信号ＨＳＥＬとの両方がＨｉになった時にＯＮになり、トランジスタＱ１をＯＮする。これにより、トランジスタＱ１はＰＤに蓄積された電荷をＦＤに転送し、ＰＤをリセットする。

従来の画素構成では、ＴＸ配線が直接、トランジスタＱ１に接続されていたため、同一行において、画素ブロック毎にＰＤのリセットタイミングを変更することができなかった。本実施の形態では、従来の画素構成に対してトランジスタＱ５を更に接続することで、同一行において、画素ブロック毎にＰＤのリセットタイミングを変更できるようにした。

なお、１本の制御線Ｌ２は、画素アレイ２０１を構成する１列の画素で共用されている。つまり、図４の画素構成では、１の画素ブロックを１画素で構成し、画素単位で露光時間の調整が可能である。また、図４の画素構成では、１の画素ブロックを同一行の隣接する２画素、３画素、・・・というように任意の画素数で構成することもできる。

図５は、図４に示した画素構成の変形例を示す回路図である。図５では、同一行において左右に隣接する２つの画素で１つの画素ブロックが構成されている。そのため、図５では、これら２つの画素に対して１本の制御線Ｌ２と、１個のトランジスタＱ５とが追加されている。具体的には、トランジスタＱ５はドレイン端子が制御線Ｌ２に接続され、ソース端子が左右のトランジスタＱ１、Ｑ１のゲート端子に接続されている。

図５の画素構成では、ＰＤのリセットタイミングを左右の２画素で変更することはできないが、１画素に占めるトランジスタ数及び配線数を図４の画素構成よりも少なくできる。そのため、図５の画素構成を採用すると、１画素におけるＰＤの面積を、図４の場合よりも大きくでき、高感度な画素特性が得られる。

図５の画素構成では、左右の２画素で制御線Ｌ２及びトランジスタＱ５が共用されているため、画素ブロックを最低２画素で構成する必要があり、画素単位での露光時間の調整はできない。但し、同一行の隣接する４画素、６画素、・・というように、同一行の隣接する偶数個の画素で１の画素ブロックを構成することはできる。

また、図５の構成では、１つの行において隣接する左右の２画素で制御線Ｌ２及びトランジスタＱ５を共用させたが、本実施の形態はこれに限定されない。例えば、１つの行において隣接する２つ以外のｋ個（ｋ＝３、４、５、・・・）の画素で制御線Ｌ２及びトランジスタＱ５は共用されてもよい。この場合、１つの行において１つの画素ブロックは少なくともｋ個の画素で構成される必要がある。

図６は、画素アレイ２０１、Ｖスキャナ２０３、カラムＡＤＣアレイ２０４、及びリセットパルス制御部２１０の接続関係を示した図である。Ｖスキャナ２０３は、行毎にＴＸ配線、ＲＳＴ配線、及びＶＳＥＬ配線が設けられ、行単位で各画素と接続されている。例えば、１行目のＴＸ配線であるＴＸ（１）配線、ＲＳＴ（１）配線、及びＶＳＥＬ（１）配線は、１行目の全列の画素Ｐ１１〜Ｐ１ｍと接続され、２行目のＴＸ（２）配線、ＲＳＴ（２）、及びＶＳＥＬ（２）配線は、２行目の全列の画素Ｐ２１〜Ｐ２ｍと接続されている。

垂直信号線Ｌ１は、同一列の画素で共有され、カラムＡＤＣアレイ２０４と接続されている。例えば、１列目の垂直信号線Ｌ１（１）は、１列目の全行の画素Ｐ１１〜Ｐｎ１と接続され、２列目の垂直信号線Ｌ１（２）は、２列目の全行の画素Ｐ１２〜Ｐｎ２と接続されている。

また、各画素には、垂直信号線Ｌ１とは別に垂直方向に制御線Ｌ２が接続されている。制御線Ｌ２も、垂直信号線Ｌ１と同様、同一列の画素で共有化され、リセットパルス制御部２１０に接続されている。例えば、例えば、１列目の制御線Ｌ２（１）は１列目の全行の画素Ｐ１１〜Ｐｎ１と接続され、２列目の制御線Ｌ２（２）は２列目の全行の画素Ｐ１２〜Ｐｎ２と接続されている。

図７は、図６に示す接続関係を持つ固体撮像装置のタイミングチャートである。図７では、図６に示す画素アレイ２０１の１行目の１列目〜４列目の画素Ｐ１１〜Ｐ１４の露光時間を、それぞれ、Ｔ１〜Ｔ４に設定した場合が示されている。露光時間Ｔ１は、設定しうる最大の露光時間である。露光時間Ｔ２、Ｔ３、Ｔ４は、それぞれ、Ｔ１／２、Ｔ１／４、Ｔ１／８である。

図７において、タイミングＭ３からＭ１０までが１フレームの最大の露光時間Ｔ１である。また、以下、ＰＤリセット信号ＴＸをＴＸ、ＦＤリセット信号ＲＳＴをＲＳＴ、行選択信号ＶＳＥＬをＶＳＥＬ、選択信号ＨＳＥＬをＨＳＥＬと略して記述する。また、ＴＸ、ＲＳＴ、ＶＳＥＬの括弧内の数値は何行目であるかを示すインデックスである。また、ＨＳＥＬの括弧内の数値は何列目であるかを示すインデックスである。また、ＲＳＴ（１）が前フレームの画素信号を読み出すためにＯＦＦしてから、次フレームの画素信号を読み出すためにＯＦＦするまでの期間が１垂直期間（１Ｖ期間）である。

ＴＸ（１）は１Ｖ期間の間に４回（Ｍ３、Ｍ６、Ｍ７、Ｍ８）アクティブとなっている。つまり、ＴＸ（１）は１Ｖ期間に４つのリセットパルスＰＲ１〜ＰＲ４が設けられている。以下、図７ＡのタイミングＭ１からＭ１２までの順で固体撮像装置の動作を説明する。
Ｍ１：画素アレイ２０１の１行目の（Ｎ−１）フレーム目の露光期間の終了間際のタイミングを示す。
Ｍ２：（Ｎ−１）フレーム目の画素信号の読み出しが開始されている。ＲＳＴ（１）がＬｏになり、ＶＳＥＬ（１）がＨｉになり、ＦＤの電位がノイズレベルの画素信号として垂直信号線Ｌ１を介して、カラムＡＤＣアレイ２０４に読み出される。読み出されたノイズレベルの画素信号は、カラムＡＤＣアレイ２０４のサンプルホールド回路によって、サンプルホールドされる。
Ｍ３：ＶＳＥＬ（１）がＬｏ、ＴＸ（１）がＨｉ、ＨＳＥＬ（１）〜ＨＳＥＬ（４）の全てがＨｉとされ、画素Ｐ１１〜Ｐ１４のトランジスタＱ１がＯＮし、ＰＤの電荷がＦＤに転送される。
Ｍ４：ＴＸ（１）がＬｏ、ＶＳＥＬ（１）がＨｉになり、ＦＤの電位がノイズ＋シグナルレベルの画素信号として垂直信号線Ｌ１を介して、カラムＡＤＣアレイ２０４に読み出される。読み出されたノイズ＋シグナルレベルの画素信号は、Ｍ２で読み出されたノイズレベルの画素信号と相関二重サンプリング処理されて、ノイズ成分がキャンセルされ、シグナルレベルの画素信号が得られる。
Ｍ５：Ｎフレーム目の露光中のあるタイミングを示す。露光中では、ＲＳＴ（１）がＨｉにされＦＤが常時リセットされる。
Ｍ６：ＴＸ（１）がＨｉ、ＨＳＥＬ（２）がＨｉになり、ＴＸ（１）配線と制御線Ｌ２（２）とが接続されている画素Ｐ１２のＰＤのみがリセットされる。画素Ｐ１２の露光時間はタイミングＭ６〜Ｍ１０となる。
Ｍ７：ＴＸ（１）がＨｉ、ＨＳＥＬ（３）がＨｉになり、ＴＸ（１）配線と制御線Ｌ２（３）とが接続されている画素Ｐ１３のＰＤのみがリセットされる。Ｐ１３画素の露光時間は、タイミングＭ７〜Ｍ１０となる。
Ｍ８：ＴＸ（１）がＨｉ、ＨＳＥＬ（４）がＨｉになり、ＴＸ（１）配線と制御線Ｌ２（４）が接続されている画素Ｐ１４画素のＰＤのみがリセットされる。画素Ｐ１４の露光時間は、タイミングＭ８〜Ｍ１０となる。
Ｍ９：Ｎフレーム目のノイズレベルの画素信号が読み出される。詳細はタイミングＭ２と同じである。
Ｍ１０：画素Ｐ１１〜１４のＰＤに蓄積された電荷が一斉にＦＤに転送される。詳細はタイミングＭ３と同じである。但し、画素毎に露光時間が異なっている。画素Ｐ１１は、タイミングＭ３以降ＰＤがリセットされていないので、露光時間は最大の露光時間であるＴ１となる。画素Ｐ１２から画素Ｐ１４はそれぞれ異なるタイミングでＰＤがリセットされているので、それぞれ露光時間が異なっている。

画素Ｐ１２はタイミングＭ６でＰＤがリセットされて以降、タイミングＭ１０までＰＤがリセットされていないため、露光期間がＴ２となる。画素Ｐ１３はタイミングＭ７でＰＤがリセットされて以降、タイミングＭ１０までＰＤがリセットされていないため、露光時間がＴ３となる。画素Ｐ１４はタイミングＭ８でＰＤがリセットされて以降、タイミングＭ１０までＰＤがリセットされていないため、露光時間がＴ４となる。

以上のように、本実施の形態では、１Ｖ期間にＶスキャナ２０３から出力される４個のリセットパルスＰＲ１〜ＰＲ４が、リセットパルス制御部２１０から出力される選択信号ＨＳＥＬによって画素ブロック毎に選択されるため、画素ブロック毎に露光時間を変更することができる。

また、画素信号の読み出しは通常のＣＭＯＳセンサと全く同じ行順次読み出しであるので、一般的に用いられているカラムＡＤＣ等の読み出し回路をそのまま使用することができる。

図７では、画素アレイ２０１の１行目のみを説明したが、本実施の形態では固体撮像装置を行順次読み出しでローリングシャッター駆動させる。そこで、本実施の形態の固体撮像装置は、図９に示すシーケンスで動作する。

図９は、画素アレイ２０１の１行目から３行目と１列目から３列目までの３行×３列の画素（画素Ｐ１１〜画素Ｐ３３）を、それぞれ、図８に示す露光時間で駆動させる場合のタイミングチャートである。以下では、画素ブロックは１つの画素で構成されている。図８は、図６に示す画素アレイ２０１の１行目から３行目と１列目から３列目までの３行×３列の画素のそれぞれに設定された露光時間を示す図である。

図８の例では、画素Ｐ１１、Ｐ３１の露光時間がＴ１に設定され、画素Ｐ１２、Ｐ２３、Ｐ３２の露光時間がＴ２に設定され、画素Ｐ１３、Ｐ２２、Ｐ３３の露光時間がＴ３に設定され、画素Ｐ２１の露光時間がＴ４に設定されている。

ＲＳＴ（１）、ＴＸ（１）、ＶＳＥＬ（１）は、１行目の画素アレイ２０１にＶスキャナ２０３から供給されている信号である。ローリングシャッター駆動するために、２行目のＲＳＴ（２）、ＴＸ（２）、及びＶＳＥＬ（２）は、それぞれ、１行目のＲＳＴ（１）、ＴＸ（１）、及びＶＳＥＬ（１）よりも１水平期間（１Ｈ期間）遅れている。また、３行目のＲＳＴ（３）、ＴＸ（３）、及びＶＳＥＬ（３）も、それぞれ、２行目のＲＳＴ（２）、ＴＸ（２）、及びＶＳＥＬ（２）よりも１Ｈ期間遅れている。ここで、１Ｈ期間は、ＲＳＴがＬｏとなる期間である。ＲＳＴがＬｏの期間は画素信号が読み出される読出期間である。また、１の行に出力されるＴＸは、１のリセットパルスがいずれかの行の読出期間に位置するような波形を持っている。

ローリングシャッター駆動では、ある行の読出期間において、他の行は露光中となる。つまり、図７で示す画素信号の読み出しが行順次で行なわれているため、１列に１本しかない制御線Ｌ２を、同じ列の画素はタイムシェアして使用する必要がある。

そこで、本実施の形態では、各行の読出期間において、リセット期間ＲＴを設けた。そして、リセット期間ＲＴをリセットパルスＰＲ１〜ＰＲ４に対応する４つのスロットに区切った。そして、リセットパルスＰＲ１〜ＰＲ４がリセット期間ＲＴにおいて対応するスロットに位置するようにＴＸが生成されている。

図９において、１行目の読出期間に設けられたリセット期間ＲＴはＲＴ（１）、２行目の読出期間に設けられたリセット期間ＲＴはＲＴ（２）、・・・というようにリセット期間ＲＴが表されている。なお、図９の例では、１〜３行目までの例示であるため、４行目以降の駆動については、図示が省略されている。但し、説明の便宜上、４行目以降の読出期間があると仮定して、リセット期間ＲＴ（４）〜ＲＴ（６）を記載している。

ＴＸ（１）に注目すると、リセット期間ＲＴ（１）では、１スロット目にリセットパルスＰＲ１が立てられ、リセット期間ＲＴ（４）では、２スロット目にリセットパルスＰＲ２が立てられ、リセット期間ＲＴ（５）では、３スロット目にリセットパルスＰＲ３が立てられ、リセット期間ＲＴ（６）では、４スロット目にリセットパルスＰＲ４が立てられている。

一方、リセット期間ＲＴ（１）を縦方向に見ると、ＴＸ（２）は、４スロット目にリセットパルスＰＲ４が立てられ、ＴＸ（３）は、３スロット目にリセットパルスＰＲ３が立てられている。このように、リセット期間ＲＴ（１）において、ＴＸ（１）、ＴＸ（２）、ＴＸ（３）のいずれの信号においても、リセットパルスＰＲ１〜ＰＲ４は時間的に重なっていない。この関係は、他のリセット期間ＲＴ（２）、ＲＴ（３）、・・・においても維持されている。

これらＴＸ（１）、ＴＸ（２）、ＴＸ（３）と、ＨＳＥＬ（１）、ＨＳＥＬ（２）、ＨＳＥＬ（３）とは、各画素内で論理積がとられ、ＰＤをリセットするか否かが選択される。

例えば、リセット期間ＲＴ（１）の１スロット目に着目すると、ＨＳＥＬ（１）〜ＨＳＥＬ（３）は、全てパルスが立てられ、ＴＸ（１）もリセットパルスＰＲ１が立てられている。そのため、１行目の画素Ｐ１１〜Ｐ１３は、ＰＤをリセットする。これにより、画素Ｐ１１〜Ｐ１３において、ＰＤに蓄積された電荷が一斉にＦＤに転送され、同時に画素Ｐ１１の露光時間Ｔ１が開始される。そして、リセット期間ＲＴ（１）の終了直後のＶＳＥＬ（１）のＨｉにより、画素Ｐ１１〜Ｐ１３の画素信号が一斉にカラムＡＤＣ２０４に読み出される。

リセット期間ＲＴ（２）の１スロット目に着目すると、ＨＳＥＬ（１）〜ＨＳＥＬ（３）は全てパルスが立てられ、ＴＸ（２）もリセットパルスＰＲ１が立てられている。そのため、２行目の画素Ｐ２１〜Ｐ２３は、ＰＤをリセットする。これにより、画素Ｐ２１〜Ｐ２３において、ＰＤに蓄積された電荷が一斉にＦＤに転送される。そして、ＶＳＥＬ（２）のＨｉにより、画素Ｐ２１〜Ｐ２３の画素信号が一斉にカラムＡＤＣ２０４に読み出される。

リセット期間ＲＴ（３）の１スロット目に着目すると、ＨＳＥＬ（１）〜ＨＳＥＬ（３）は全てパルスが立てられ、ＴＸ（３）もリセットパルスＰＲ１が立てられている。そのため、３行目の画素Ｐ３１〜Ｐ３３は、ＰＤをリセットする。これにより、画素Ｐ３１〜Ｐ３３において、ＰＤに蓄積された電荷が一斉にＦＤに転送され、同時に画素Ｐ３１の露光時間Ｔ１が開始される。そして、ＶＳＥＬ（３）のＨｉにより、画素Ｐ３１〜Ｐ３３の画素信号が一斉にカラムＡＤＣ２０４に読み出される。

このように、画素Ｐ１１の露光期間をＴ１に設定する場合、リセットパルス制御部２１０は、ＴＸ（１）のリセットパルスＰＲ１の出力タイミングに合わせてＨＳＥＬ（１）のパルスを立てることで、画素Ｐ１１にリセットパルスＰＲ１を選択させる。一方、リセットパルス制御部２１０は、次に到来するリセット期間ＲＴ（１）において、ＴＸ（１）のリセットパルスＰＲ１の出力タイミングに合わせてＨＳＥＬ（１）のパルスを立てている。そのため、画素Ｐ１１の露光期間は、Ｔ１に設定される。

リセット期間ＲＴ（１）の４スロット目に着目すると、ＨＳＥＬ（１）はパルスが立てられ、ＴＸ（２）もリセットパルスＰＲ４が立てられている。そのため、２行１列目の画素Ｐ２１は、ＰＤをリセットする。これにより、画素Ｐ２１の露光時間Ｔ４が開始される。

このように、画素Ｐ２１の露光期間をＴ４に設定する場合、リセットパルス制御部２１０は、ＴＸ（２）のリセットパルスＰＲ４の出力タイミングに合わせてＨＳＥＬ（１）のパルスを立てることで、画素Ｐ２１にリセットパルスＰＲ４を選択させる。一方、リセットパルス制御部２１０は、次に到来するリセット期間ＲＴ（２）において、ＴＸ（２）のリセットパルスＰＲ１の出力タイミングに合わせてＨＳＥＬ（１）のパルスを立てている。そのため、画素Ｐ２１の露光期間は、Ｔ４に設定される。

リセット期間ＲＴ（５）の３スロット目に着目すると、ＨＳＥＬ（３）はパルスが立てられ、ＴＸ（１）もリセットパルスＰＲ３が立てられている。そのため、１行３列目の画素Ｐ１３は、ＰＤをリセットする。これにより、画素Ｐ１３の露光時間Ｔ３が開始される。

このように、画素Ｐ１３の露光期間をＴ３に設定する場合、リセットパルス制御部２１０は、ＴＸ（１）のリセットパルスＰＲ３の出力タイミングに合わせてＨＳＥＬ（３）のパルスを立てることで、画素Ｐ１３にリセットパルスＰＲ３を選択させる。一方、リセットパルス制御部２１０は、次に到来するリセット期間ＲＴ（１）において、ＴＸ（１）のリセットパルスＰＲ１の出力タイミングに合わせてＨＳＥＬ（３）のパルスを立てている。そのため、画素Ｐ１３の露光期間は、Ｔ３に設定される。

リセット期間ＲＴ（４）の２スロット目に着目すると、ＨＳＥＬ（２）はパルスが立てられ、ＴＸ（１）もリセットパルスＰＲ２が立てられている。そのため、１行２列目の画素Ｐ１２の露光時間Ｔ２が開始される。

このように、画素Ｐ１２の露光期間をＴ２に設定する場合、リセットパルス制御部２１０は、ＴＸ（１）のリセットパルスＰＲ２の出力タイミングに合わせてＨＳＥＬ（２）のパルスを立てることで、画素Ｐ１２にリセットパルスＰＲ２を選択させる。一方、リセットパルス制御部２１０は、次に到来するリセット期間ＲＴ（１）において、ＴＸ（１）のリセットパルスＰＲ１の出力タイミングに合わせてＨＳＥＬ（２）のパルスを立てている。そのため、画素Ｐ１２の露光期間は、Ｔ２に設定される。

このように、制御線Ｌ２をタイムシェアして使用しているため、ローリングシャッター駆動でありながら、画素毎に複数種類の露光時間を設定することができる。また、ＨＳＥＬ（１）〜ＨＳＥＬ（３）は、リセット期間ＲＴ（１）〜ＲＴ（３）の１スロット目でパルスが立てられ、ＴＸ（１）〜ＴＸ（３）もリセット期間ＲＴ（１）〜ＲＴ（３）の１スロット目でそれぞれリセットパルスＰＲ１が立てられている。そのため、画素毎に異なる露光時間を設定しても、画素信号を行単位で一斉に読み出すことができる。

図１０は、リセットパルス制御部２１０の内部構造を示した図である。図１０の例では、４種類の露光時間Ｔ１〜Ｔ４をブロック毎に選択する場合を示している。

リセットパルス制御部２１０は、画素アレイ２０１の各列（又は各列ブロック）に対応して設けられた列ユニット１００１を備えている。図１０の例では、画素アレイ２０１がｍ列であるため、ｍ個の列ユニット１００１が設けられている。なお、画素アレイ２０１が列ブロックに区切られている場合は、列ブロック毎に列ユニット１００１が存在する。列ユニット１００１は、１つのＯＲゲートと、リセットパルスＰＲ１〜ＰＲ４に対応する４つのパルス選択回路１００２を備える。以下、リセットパルスＰＲ１〜ＰＲ４を区別しない場合は、リセットパルスＰＲと表す。

パルス選択回路１００２は、ＡＮＤゲート及びメモリＭを備える。メモリＭは例えば１ビットのデータラッチするラッチ回路である。ＡＮＤゲートは、メモリＭにラッチされた１ビットのデータとリセットパルスＰＲとの論理積をとってＯＲゲートに出力する。ＯＲゲートは、４つのＡＮＤゲートからの出力の論理和をとってＨＳＥＬを生成する。

リセットパルス制御部２１０は、画素アレイ２０１の上部に配置されており、ＴＧ２０２から出力されたリセットパルスＰＲ１、ＰＲ２、ＰＲ３、ＰＲ４が左側に設けられた４つの入力端子を介して入力される。図９で説明したように、リセットパルスＰＲ１、ＰＲ２、ＰＲ３、ＰＲ４はパルス位置が重ならないように位相がずらされている。

また、リセットパルス制御部２１０は、露光時間管理部２０９から４ビットのパルス選択情報ＳＰが右側に設けられた４つの入力端子を介して入力される。パルス選択情報ＳＰは、１Ｈ期間が開始される際に露光時間管理部２０９から転送され、メモリＭにラッチされる。

図９の例では、リセット期間ＲＴ（１）において、ＨＳＥＬ（１）はリセットパルスＰＲ１、ＰＲ４の出力タイミングにパルスが立てられ、ＨＳＥＬ（２）はリセットパルスＰＲ１の出力タイミングにパルスが立てられ、ＨＳＥＬ（３）はリセットパルスＰＲ１、ＰＲ３の出力タイミングにパルスが立てられている。そのため、リセット期間ＲＴ（１）の開始タイミングにおいて、１列目の列ユニット１００１では、１行目〜４行目のメモリＭにそれぞれ、「１」、「０」、「０」、「１」がラッチされ、２列目の列ユニット１００１では、１行目〜４行目のメモリＭにそれぞれ、「１」、「０」、「０」、「０」がラッチされ、３列目の列ユニット１００１では、１行目〜４行目のメモリＭにそれぞれ、「１」、「０」、「１」、「０」がラッチされる。

また、リセット期間ＲＴ（２）において、ＨＳＥＬ（１）〜ＨＳＥＬ（３）はリセットパルスＰＲ１の出力タイミングにのみパルスが立てられている。そのため、リセット期間ＲＴ（２）の開始タイミングにおいて、１列目の列ユニット１００１では、１行目〜４行目のメモリＭにそれぞれ、「１」、「０」、「０」、「０」がラッチされ、２列目の列ユニット１００１では、１行目〜４行目のメモリＭにそれぞれ、「１」、「０」、「０」、「０」がラッチされ、３列目の列ユニット１００１では、１行目〜４行目のメモリＭにはそれぞれ、「１」、「０」、「０」、「０」がラッチされる。なお、パルス選択情報ＳＰは露光時間管理部２０９により露光時間情報ＳＳに基づいて生成されるが、この生成の詳細については後述する。

このように、リセット期間ＲＴが到来する毎に、メモリＭの内容が書き換えられ、各列に応じたＨＳＥＬが生成される。なお、リセットパルスＰＲ１の出力タイミングにおいてＨＳＥＬ（１）〜ＨＳＥＬ（３）はパルスが常に立っているため、１行目のメモリＭに常に１のデータをラッチさせてもよい。

また、リセットパルスＰＲ１〜ＰＲ４はＶスキャナ２０３にも入力されている。Ｖスキャナ２０３は、１Ｖ期間に４つのリセットパルスＰＲ１〜ＰＲ４を含むＴＸを生成し、内蔵する垂直走査回路と同期させて、１Ｈ期間ずつずらして画素アレイ２０１の各行に出力する。ここで、垂直走査回路は、１行目、２行目、３行目、・・・の順で１Ｈ期間ずつずらして各行の水平同期信号を出力する。

Ｖスキャナ２０３は、垂直走査回路によりｉ行目の水平同期信号が出力されると、その水平同期信号と同期させて、リセットパルスＰＲ１を立て、Ｔ１／２期間経過後にリセットパルスＰＲ２を立て、Ｔ１／４期間経過後にリセットパルスＰＲ３を立て、Ｔ１／８期間経過後にリセットパルスＰＲ４を立てるというようにして、ＴＸ（Ｘ）を出力する。そして、Ｘ行目の水平同期信号が出力されてから１Ｈ期間経過後に、垂直走査回路によりＸ＋１行目の水平同期信号が出力されると、Ｖスキャナ２０３は、その水平同期信号と同期させてＴ（Ｘ＋１）のリセットパルスＰＲ１を立てる。これにより、ＴＸが１Ｈ期間ずつずれて画素アレイ２０１の各行に出力される。

また、Ｖスキャナ２０３には、ＲＳＴの基となる信号ＰＲＳＴ及びＶＳＥＬの基となる信号ＰＶＳＥＬも入力されている。Ｖスキャナ２０３は、垂直走査回路からＸ行目の水平同期信号が出力されると、その水平同期信号と同期するＲＳＴ（Ｘ）を信号ＰＲＳＴから生成し、Ｘ行目の画素に出力する。また、Ｖスキャナ２０３は、垂直走査回路からＸ行目の水平同期信号が出力されると、その水平同期信号に同期するＶＳＥＬ（Ｘ）を信号ＰＶＳＥＬから生成し、Ｘ行目の画素に出力する。これにより、ＲＳＴ、ＶＳＥＬが１Ｈ期間ずつずれて画素アレイ２０１の各行に出力される。

以上のような回路構成、駆動タイミングで画素ブロック毎に異なる露光時間で撮影した画素信号に適切な係数を乗じることによって、ＨＤＲ画像を得ることができる。なお、上記説明では、垂直走査回路は１行目、２行目、３行目、・・・の順で各行の水平走査信号を出力するとしたが、本実施の形態はこれに限定されず、画素アレイ２０１の各行を任意の順番で順次に選択し、水平同期信号を出力してもよい。

図１１は、４種類の露光時間Ｔ１〜Ｔ４で撮像された出力画像１０６の光電変換特性を示したグラフである。縦軸は出力画像の画素値を示し、横軸は画素アレイ２０１への入射光の照度を示している。

グラフ１１０１〜１１０４は、補正部２０８により補正される前の出力画像の光電変換特性を示し、それぞれ、露光時間をＴ１〜Ｔ４に設定した場合の光電変換特性を示す。露光時間が短くなるにつれて感度は低下する。そのため、グラフ１１０１→１１０２→１１０３→１１０４に向けて、傾きが１、１／２、１／４、１／８倍となり、感度が低下している。但し、画素アレイ２０１の飽和レベルは一定であり、感度が高いほど飽和レベルに直ぐに到達するため、グラフ１１０１→１１０２→１１０３→１１０４に向けて、飽和レベルに到達する照度は１、２、４、８倍に増大している。

そこで、本実施の形態では、各画素の露光時間を示す露光時間情報ＳＳを露光時間管理部２０９に記憶させ、露光時間に応じた係数を画素信号に乗じる補正処理を補正部２０８に実行させる。これにより、グラフ１１０５に示すような、あたかも画素アレイ２０１の飽和レベルが拡大したかのような光電変換特性が得られる。

グラフ１１０５は、出力画像１０６の光電変換特性を示している。補正部２０８は、露光時間がＴ１の画素信号には係数「１」を乗じ、露光時間がＴ２の画素信号には係数「２」を乗じ、露光時間がＴ３の画素信号には係数「４」を乗じ、露光時間がＴ４の画素信号には係数「８」を乗じて出力画像１０６を得る。

これにより、グラフ１１０１〜１１０４の飽和レベルがそれぞれ１、２、４、８倍に拡大されてグラフ１１０５に示す１本の直線にグラフ１１０１〜１１０４の光電変換特性が合成される。その結果、出力画像１０６のダイナミックレンジは、露光時間がＴ１のダイナミックレンジの８倍になる。

次に、本実施の形態における露光時間を設定するための基本的なアルゴリズムについて説明する。図１２は、露光時間Ｔ１、Ｔ２（＝Ｔ１／２）、Ｔ３（＝Ｔ１／４）、Ｔ４（＝Ｔ１／８）の４種類の露光時間における光電変換特性を示すグラフである。図１２の例では、画素からは８ビットの画素信号が出力されるものとする。横軸は光量を示し、縦軸は画素値を示し、両軸は共に対数軸である。また、閾値として、閾値ＴＨ１＝２５６、ＴＨ２＝１２８、ＴＨ３＝６４、ＴＨ４＝３２が設定されている。

画素にとっての適切な露光時間とは、飽和せずにできるだけ大きな画素値を出力できる露光時間である。そのため、画素値が閾値ＴＨ２以上、且つ、閾値ＴＨ１以下の範囲内に入るように露光時間は設定されることが望ましい。例えば、下記の通りである。

（例１）現在の露光時間がＴ１／８に設定された画素が光量Ｌ０の光を受光した場合、次の露光時間はＴ１に設定。

（例２）現在の露光時間がＴ１／２に設定された画素が光量Ｌ１の光を受光した場合、次の露光時間はＴ１に設定。

（例３）現在の露光時間がＴ１／８に設定された画素が光量Ｌ２の光を受光した場合、次の露光時間Ｔ１／２に設定。

（例４）現在の露光時間がＴ１に設定された画素が光量Ｌ３の光を受光した場合、次の露光時間はＴ１／８に設定。

例４では、画素値が飽和している。この場合、適切な露光時間を決定できないため、飽和を防ぐために露光時間は最短の露光時間に設定されている。露光時間の設定アルゴリズムは下記のようにまとめられる。

・閾値ＴＨ１≦画素値の場合、露光時間はＴ１／８に設定。

・閾値ＴＨ２≦画素値＜閾値ＴＨ１の場合、露光時間は維持。

・閾値ＴＨ３≦画素値＜閾値ＴＨ２の場合、露光時間は現在よりもひとつ長い値に設定。

・閾値ＴＨ４≦画素値＜閾値ＴＨ３の場合、露光時間は現在よりも２つ長い値に設定。

・画素値＜閾値ＴＨ４の場合、露光時間はＴ１に設定。

以上のような露光時間の設定ができれば、露光時間は最適とされるが、本実施の形態では設定できる露光時間に制約があるため、もう少し工夫が必要となる。これについては後述する。

図１３は、露光時間設定部２０７、露光時間管理部２０９、リセットパルス制御部２１０、及び補正部２０８の構成図である。カラムＡＤＣアレイ２０４から出力された画素信号ＶＤ（Ｘ、Ｙ）は、センスアンプ２０６を介して露光時間設定部２０７に入力される。露光時間設定部２０７は、主に比較器で構成されている。露光時間管理部２０９は、露光時間記憶部２０９１及びパルス選択情報生成部２０９２を備える。

図１３では、露光時間設定部２０７に対して、Ｘ行Ｙ列の画素Ｐ（Ｘ、Ｙ）のＮ−１フレームの画素信号ＶＤ（Ｘ、Ｙ）が入力されている読出期間が示されている。この読出期間をＨＸとする。露光時間設定部２０７には、この他にも４種類の閾値ＴＨ１〜ＴＨ４が入力されている。

また、露光時間設定部２０７には、露光時間記憶部２０９１から、画素Ｐ（Ｘ、Ｙ）のＮ−１フレームの露光時間情報ＳＳ（Ｘ、Ｙ）と、Ｘ行目とは異なる行で、Ｙ列の画素Ｐ（Ｘ＋ｊ１、Ｙ）、Ｐ（Ｘ＋ｊ２、Ｙ）、Ｐ（Ｘ＋ｊ３、Ｙ）の露光時間情報ＳＳ（Ｘ＋ｊ１、Ｙ）、ＳＳ（Ｘ＋ｊ２、Ｙ）、ＳＳ（Ｘ＋ｊ３、Ｙ）も入力されている。

これら、画素Ｐ（Ｘ＋ｊ１、Ｙ）、Ｐ（Ｘ＋ｊ２、Ｙ）、Ｐ（Ｘ＋ｊ３、Ｙ）は、後続画素ブロックの一例に該当する。これらの３つの画素は、読出期間ＨＸの次の読出期間ＨＸ＋１にて、リセットパルスＰＲ２〜ＰＲ４のいずれかのリセットパルスが位置する。ここでは、画素Ｐ（Ｘ、Ｙ）に対して画素Ｐ（Ｘ＋ｊ１、Ｙ）が最も離れて位置し、次に画素Ｐ（Ｘ＋ｊ２、Ｙ）、次に画素Ｐ（Ｘ＋ｊ３、Ｙ）が離れて位置しているものとする。

露光時間設定部２０７は、画素信号ＶＤ（Ｘ、Ｙ）とＮ−１フレームの露光時間情報ＳＳ（Ｘ、Ｙ）とから画素Ｐ（Ｘ、Ｙ）の最適露光時間を算出し、それを示す露光時間情報ＳＳ（Ｘ、Ｙ）を生成する。そして、露光時間設定部２０７は、算出した露光時間情報ＳＳ（Ｘ、Ｙ）と、露光時間記憶部２０９１から読み出した露光時間情報ＳＳ（Ｘ＋ｊ１、Ｙ）、ＳＳ（Ｘ＋ｊ２、Ｙ）、ＳＳ（Ｘ＋ｊ３、Ｙ）とに基づいて、画素Ｐ（Ｘ＋ｊ１、Ｙ）、Ｐ（Ｘ＋ｊ２、Ｙ）、Ｐ（Ｘ＋ｊ３、Ｙ）の露光時間を設定し、露光時間情報ＳＳ（Ｘ＋ｊ１、Ｙ）、ＳＳ（Ｘ＋ｊ２、Ｙ）、ＳＳ（Ｘ＋ｊ３、Ｙ）を露光時間記憶部２０９１に書き込む。

フレームの開始時には、ｓｓＲｅｓｅｔ信号により、露光時間記憶部２０９１が記憶する全画素の露光時間情報ＳＳはゼロに設定される。これにより、各画素の露光時間の初期状態は最長の露光時間Ｔ１に設定される。

また、センスアンプ２０６から出力された画素信号ＶＤ（Ｘ、Ｙ）は、補正部２０８にも入力される。補正部２０８は乗算器で構成されている。露光時間として、上記のＴ１〜Ｔ４を採用する場合、ビットシフト演算で乗算処理を行うことができる。この場合、補正部２０８は、シフトレジスタで構成できる。

補正部２０８には露光時間記憶部２０９１から画素Ｐ（Ｘ、Ｙ）のＮ−１フレームの露光時間情報ＳＳ（Ｘ、Ｙ）が入力される。補正部２０８では、入力された露光時間情報ＳＳ（Ｘ、Ｙ）に応じた係数を画素信号ＶＤ（Ｘ、Ｙ）に乗じ、ＨＤＲ画像を生成する。

パルス選択情報生成部２０９２は、露光時間記憶部２０９１に露光時間情報ＳＳ（Ｘ＋ｊ１、Ｙ）、ＳＳ（Ｘ＋ｊ２、Ｙ）、ＳＳ（Ｘ＋ｊ３、Ｙ）が書き込まれると、露光時間情報ＳＳ（Ｘ＋ｊ１−１、Ｙ）、ＳＳ（Ｘ＋ｊ２−１、Ｙ）、ＳＳ（Ｘ＋ｊ３−１、Ｙ）を読み出し、パルス選択情報ＳＰ（Ｙ）を生成し、リセットパルス制御部２１０のＹ列の列ユニット１００１にセットする。

具体的には、パルス選択情報生成部２０９２は、読み出したいずれかの露光時間情報ＳＳがＴ１／２を示せば、リセットパルスＰＲ２に対応するＨＳＥＬ（Ｙ）のパルスをＨｉにし、いずれかの露光時間情報ＳＳがＴ１／４を示せば、リセットパルスＰＲ３に対応するＨＳＥＬ（Ｙ）のパルスをＨｉにし、いずれかの露光時間情報ＳＳがＴ１／８を示せば、リセットパルスＰＲ４に対応するＨＳＥＬ（Ｙ）のパルスをＨｉにするパルス選択情報ＳＰ（Ｙ）を生成すればよい。

ここで、露光時間情報ＳＳ（Ｘ＋ｊ１、Ｙ）、ＳＳ（Ｘ＋ｊ２、Ｙ）、ＳＳ（Ｘ＋ｊ３、Ｙ）ではなく、露光時間情報ＳＳ（Ｘ＋ｊ１−１、Ｙ）、ＳＳ（Ｘ＋ｊ２−１、Ｙ）、ＳＳ（Ｘ＋ｊ３−１、Ｙ）が読み出されているのは、読出期間ＨＸでは、画素Ｐ（Ｘ＋ｊ１、Ｙ）、Ｐ（Ｘ＋ｊ２、Ｙ）、Ｐ（Ｘ＋ｊ３、Ｙ）ではなく、画素Ｐ（Ｘ＋ｊ１−１、Ｙ）、Ｐ（Ｘ＋ｊ２−１、Ｙ）、Ｐ（Ｘ＋ｊ３−１、Ｙ）のＰＤのリセットが制御されるからである。

リセットパルス制御部２１０は、パルス選択情報ＳＰ（Ｙ）に基づいてＨＳＥＬ（Ｙ）を生成し、画素Ｐ（Ｘ＋ｊ１−１、Ｙ）、Ｐ（Ｘ＋ｊ２−１、Ｙ）、Ｐ（Ｘ＋ｊ３−１、Ｙ）にリセットパルスを選択させる。

図１４は、図１３で説明した処理のタイミングチャートである。以下、画素アレイ２０１は、８行Ｙ列で構成されているものとして説明する。ＲＳＴ（０）、ＶＳＥＬ（０）、ＴＸ（０）は上から０行目のＲＳＴ、ＶＳＥＬ、ＴＸを示している。ＴＸ（１）〜ＴＸ（７）は上から１〜７行目のＴＸを示している。ＶＤ（Ｙ）はＹ列目の画素信号を示している。ＨＳＥＬ（Ｙ）はＹ列目のＨＳＥＬを示している。Ｈ０〜Ｈ７は１フレームの０行目から７行目の読出期間である。

各ＴＸには、４種類の露光時間が設定できるように１Ｖ期間に４つのリセットパルスＰＲ１〜ＰＲ４が含まれている。ここでは、露光時間は、Ｔ１、Ｔ１／２、Ｔ１／４、Ｔ１／８のいずれかに設定される。

読出期間Ｈ０において、ＲＳＴ（０）がＬｏ、ＶＳＥＬ（０）がＨｉになるタイミングでＹ列の垂直信号線Ｌ１（Ｙ）に画素信号ＶＤ（０、Ｙ）が出力される。ＶＳＥＬ（０）の最初のパルスではＦＤの電位がノイズレベルの画素信号ＶＤ（０、Ｙ）として出力される。また、ＶＳＥＬ（０）の２番目のパルスではＦＤの電位がノイズ＋シグナルレベルの画素信号ＶＤ（０、Ｙ）として出力される。これらの画素信号は、ＡＤＣ２０４ａにより相関二重サンプリングされ、シグナルレベルの画素信号ＶＤ（０、Ｙ）とされる。

画素信号ＶＤ（０、Ｙ）は、露光時間設定部２０７に入力される。そして、露光時間設定部２０７は、画素信号ＶＤ（０、Ｙ）から画素Ｐ（０、Ｙ）の最適露光時間を算出する。最適露光時間は、画素信号ＶＤ（０、Ｙ）の読出期間Ｈ０の次の読出期間Ｈ１に制御線Ｌ２（Ｙ）に出力されるＨＳＥＬ（Ｙ）に反映される。

読出期間Ｈ１において、パルス選択情報生成部２０９１は、露光時間記憶部２０９１から露光時間情報ＳＳ（ｊ１、Ｙ）、ＳＳ（ｊ２、Ｙ）、ＳＳ（ｊ３、Ｙ）を読み出し、パルス選択情報ＳＰ（Ｙ）を生成し、リセットパルス制御部２１０に出力する。

そして、読出期間Ｈ１において、リセットパルス制御部２１０は、制御線Ｌ２（Ｙ）に、ＨＳＥＬ１、ＨＳＥＬ２、ＨＳＥＬ３のパルスが立てられたＨＳＥＬ（Ｙ）を出力する。なお、ＨＳＥＬ１〜ＨＳＥＬ３は、それぞれ、リセット期間ＲＴの２〜４スロット目に立てられたパルスである。

読出期間Ｈ１において、ＴＸがＨｉになる行は、画素アレイ２０１の行数（１フレームに走査する行数）と、設定可能な露光時間に応じて定められるリセットパルスＰＲ１〜ＰＲ４の間隔とにより異なる。図１４の例では、Ｔ１、Ｔ１／２、Ｔ１／４、Ｔ１／８のいずれかの露光時間が設定可能であり、行数が８行であるため、ｊ１＝５、ｊ２＝３、ｊ３＝２となる。

露光時間は、以下のように変化する。例えば、読出期間Ｈ１において、ＨＳＥＬ（Ｙ）のＨＳＥＬ１がＨｉにされている場合、ＴＸ（５）のリセットパルスＰＲ２との論理積により、画素Ｐ（５、Ｙ）のＰＤがリセットされ、画素Ｐ（５、Ｙ）の露光時間がＴ１／２に変化する。一方、ＨＳＥＬ（Ｙ）のＨＳＥＬ１がＬｏの場合、画素Ｐ（５、Ｙ）のＰＤはリセットされないため、画素Ｐ（５、Ｙ）の露光時間は変化しない。

同様に、読出期間Ｈ１において、ＨＳＥＬ（Ｙ）のＨＳＥＬ２がＨｉにされている場合、ＴＸ（３）のリセットパルスＰＲ３との論理積により、画素Ｐ（３、Ｙ）の露光時間はＴ１／４に変化する。また、読出期間Ｈ１において、ＨＳＥＬ（Ｙ）のＨＳＥＬ３がＨｉにされている場合、ＴＸ（２）のリセットパルスＰＲ４との論理積により画素Ｐ（２、Ｙ）の露光時間はＴ１／８に変化する。

この動作は０、１、・・・８行目の順に行われるため、例えば、読出期間Ｈ１において画素Ｐ（５、Ｙ）がＨＳＥＬ１のＨｉにより露光時間がＴ１／２に設定された場合、その後の読出期間Ｈ３、Ｈ４において、Ｔ１／２より短い露光時間（Ｔ１／４、Ｔ１／８）に画素Ｐ（５、Ｙ）の露光時間を変更できる。一方、ある読出期間において画素Ｐ（５、Ｙ）の露光時間がＴ１／８に設定された場合、その後の読出期間において、Ｔ１／８より長い露光時間（Ｔ１、Ｔ１／２、Ｔ／４）に画素Ｐ（５、Ｙ）の露光時間を変更できない。つまり、同一フレーム内において、長い露光時間から短い露光時間への変更はできるが、短い露光時間から長い露光時間への変更はできない。そこで、露光時間の設定アルゴリズムを以下のように変更することが望ましい。

更新対象となる画素Ｐ（Ｘ＋ｊ、Ｙ）に現在設定されている露光時間をＳＳＯ、画素Ｐ（Ｘ、Ｙ）の画素信号及び露光時間から決定される最適露光時間をＳＳＳ、画素Ｐ（Ｘ＋ｊ、Ｙ）に対して設定可能な露光時間をＳＳＪ、画素Ｐ（Ｘ＋ｊ、Ｙ）の更新後の露光時間をＳＳＮとする。

・ＳＳＯ≦ＳＳＳの場合 ＳＳＮ＝ＳＳＯ
つまり、現在設定されている露光時間ＳＳＯが最適露光時間ＳＳＳ以下の場合、画素Ｐ（Ｘ＋ｊ、Ｙ）の露光時間ＳＳＮは現在設定されている露光時間ＳＳＯで維持され、画素Ｐ（Ｘ＋ｊ、Ｙ）のＰＤはリセットされない。

・ＳＳＯ＞ＳＳＳの場合 ＳＳＮ＝ＳＳＪ
つまり、現在設定されている露光時間ＳＳＯが最適露光時間ＳＳＳより大きい場合、画素Ｐ（Ｘ＋ｊ、Ｙ）の露光時間ＳＳＮは設定可能な露光時間ＳＳＪに設定される。

図１７は、露光時間の設定アルゴリズムのフローチャートである。まず、画素Ｐ（Ｘ、Ｙ）の画素信号ＶＤ（Ｘ、Ｙ）が露光時間設定部２０７に入力される（Ｓ１７０１）。次に、露光時間設定部２０７は、更新対象となる画素Ｐ（Ｘ＋２、Ｙ）の露光時間情報ＳＳ（Ｘ＋２、Ｙ）を露光時間記憶部２０９１から読み出す（Ｓ１７０２）。

次に、露光時間設定部２０７は、現在設定されている露光時間ＳＳＯに露光時間情報ＳＳ（Ｘ＋２、Ｙ）を代入し、設定可能な露光時間ＳＳＪにＴ１／８を代入する（Ｓ１７０３）。

次に、露光時間設定部２０７は、更新後の露光時間ＳＳＮを算出するＳＳＮ算出ルーチンを実行する（Ｓ１７０４）。次に、露光時間情報ＳＳ（Ｘ＋２、Ｙ）に更新後の露光時間ＳＳＮを代入する（Ｓ１７０５）。

次に、露光時間設定部２０７は、更新対象となる別の行の画素Ｐ（Ｘ＋３、Ｙ）の露光時間情報ＳＳ（Ｘ＋３、Ｙ）を露光時間記憶部２０９１から読み出す（Ｓ１７０６）。

次に、露光時間設定部２０７は、現在設定されている露光時間ＳＳＯに露光時間情報ＳＳ（Ｘ＋３、Ｙ）を代入し、設定可能な露光時間ＳＳＪにＴ１／４を代入する（Ｓ１７０７）。

次に、露光時間設定部２０７は、ＳＳＮ算出ルーチンを実行する（Ｓ１７０８）。次に、露光時間情報ＳＳ（Ｘ＋３、Ｙ）に更新後の露光時間ＳＳＮを代入する（Ｓ１７０９）。

次に、露光時間設定部２０７は、更新対象となる更に別の行の画素Ｐ（Ｘ＋５、Ｙ）の露光時間情報ＳＳ（Ｘ＋５、Ｙ）を露光時間記憶部２０９１から読み出す（Ｓ１７１０）。

次に、露光時間設定部２０７は、現在設定されている露光時間ＳＳＯに露光時間情報ＳＳ（Ｘ＋５、Ｙ）を代入し、設定可能な露光時間ＳＳＪにＴ１／２を代入する（Ｓ１７１１）。

次に、露光時間設定部２０７は、ＳＳＮ算出ルーチンを実行する（Ｓ１７１２）。次に、露光時間情報ＳＳ（Ｘ＋５、Ｙ）に更新後の露光時間ＳＳＮを代入する（Ｓ１７１３）。

図１８は、図１７に示すＳＳＮ算出ルーチンのフローチャートである。まず、露光時間設定部２０７は、画素信号ＶＤ（Ｘ、Ｙ）が閾値ＴＨ１以上であるか否かを判定する（Ｓ１８０１）。画素信号ＶＤ（Ｘ、Ｙ）が閾値ＴＨ１以上であれば（Ｓ１８０１でＹ）、最適露光時間ＳＳＳをＴ１／８に設定する（Ｓ１８０２）。この場合、画素信号ＶＤ（Ｘ、Ｙ）が飽和しているため、最適露光時間ＳＳＳが最短の露光時間Ｔ１／８に設定される。

一方、画素信号ＶＤ（Ｘ、Ｙ）が閾値ＴＨ１未満であれば（Ｓ１８０１でＮ）、露光時間設定部２０７は、画素信号ＶＤ（Ｘ、Ｙ）が閾値ＴＨ２以上且つ閾値ＴＨ１未満であるか否かを判定する（Ｓ１８０３）。

Ｓ１８０３でＹの場合、露光時間設定部２０７は、最適露光時間ＳＳＳを現在設定されている露光時間ＳＳＯに設定する（Ｓ１８０４）。一方、Ｓ１８０３でＮの場合、露光時間設定部２０７は、画素信号ＶＤ（Ｘ、Ｙ）が閾値ＴＨ３以上且つ閾値ＴＨ２未満かを判定する（Ｓ１８０５）。

Ｓ１８０５でＹの場合、露光時間設定部２０７は、最適露光時間ＳＳＳを現在設定されている露光時間ＳＳＯの２倍に設定する（Ｓ１８０６）。これにより、画素信号ＶＤ（Ｘ、Ｙ）が閾値ＴＨ２以上且つ閾値ＴＨ１未満に入るように露光時間が１ステップ増大される。

一方、Ｓ１８０５でＮの場合、露光時間設定部２０７は、画素信号ＶＤ（Ｘ、Ｙ）が閾値ＴＨ４以上且つ閾値ＴＨ３未満かを判定する（Ｓ１８０７）。

Ｓ１８０７でＹの場合、露光時間設定部２０７は、最適露光時間ＳＳＳを現在設定されている露光時間ＳＳＯの４倍に設定する（Ｓ１８０８）。これにより、画素信号ＶＤ（Ｘ、Ｙ）が閾値ＴＨ２以上且つ閾値ＴＨ１未満に入るように露光時間が２ステップ増大される。

一方、Ｓ１８０７でＮの場合、露光時間設定部２０７は、画素信号ＶＤ（Ｘ、Ｙ）が閾値ＴＨ４未満であるため、最適露光時間ＳＳＳを露光時間Ｔ１に設定する（Ｓ１８０９）。

次に、最適露光時間ＳＳＳが露光時間Ｔ１より大きい場合（Ｓ１８１０でＹ）、露光時間設定部２０７は、最適露光時間ＳＳＳをＴ１に設定する（Ｓ１８１１）。一方、Ｓ１８１０でＮの場合、露光時間設定部２０７は処理をＳ１８１２に進める。

次に、現在設定されている露光時間ＳＳＯが最適露光時間ＳＳＳ以下である場合（Ｓ１８１２でＹ）、露光時間設定部２０７は、更新後の露光時間ＳＳＮを現在設定されている露光時間ＳＳＯに設定する（Ｓ１８１３）。一方、Ｓ１８１２でＮの場合、露光時間設定部２０７は、更新後の露光時間ＳＳＮを設定可能な露光時間ＳＳＪに設定する（Ｓ１８１４）。

以上のような動作を実現するには、露光時間記憶部２０９１は、画素Ｐ（Ｘ、Ｙ）の露光時間情報ＳＳ（Ｘ、Ｙ）を、画素Ｐ（Ｘ＋ｊ１、Ｙ）〜画素Ｐ（Ｘ＋ｊ３、Ｙ）のうち、最も離れた行の画素Ｐ（Ｘ＋ｊ１、Ｙ）が読み出されるまで記憶できる容量があればよい。すなわち、露光時間記憶部２０９１に、１画面分の画素信号を記憶する容量を持たせなくてもよい。また、４種類の露光時間を設定する場合、露光時間情報ＳＳ（Ｘ、Ｙ）は２ビットで表されるため、画素信号Ｐ（Ｘ、Ｙ）のビット数（例えば８ビット）を記憶する場合に比べて、露光時間記憶部２０９１の記憶容量を削減できる。

（具体例１）
図１９は、図１４の具体例１を示すタイミングチャートである。図１９の例では、全画素が光量Ｌ２の光を露光しているものとする。この場合、図１２に示す光電変換特性から最適露光時間は全ての画素でＴ１／２となる。

１フレームの開始時において、ｓｓＲｅｓｅｔ信号により、全画素の露光時間はＴ１に仮設定さている。但し、０行目の画素と１行目の画素とは、それ以降の露光時間の算出のために、露光時間が最短のＴ１／８に設定されている。これは、長い露光時間を設定すると飽和する可能性が高まり、一度、飽和してしまうと、それ以降、正確な露光時間を算出することが困難となるからである。

（読出期間Ｈ０）
読出期間Ｈ０では、画素Ｐ（０、Ｙ）の画素信号ＶＤ（０、Ｙ）を用いて、画素Ｐ（０、Ｙ）の最適露光時間が算出され、この最適露光時間を用いて、Ｐ（２、Ｙ）、Ｐ（３、Ｙ）、Ｐ（５、Ｙ）の露光時間が設定される。

＜画素Ｐ（０、Ｙ）＞
画素Ｐ（０、Ｙ）は、現在、露光時間がＴ１／８に設定されている。そのため、図１２に示す光電変換特性から、画素信号ＶＤ（０、Ｙ）は、ＨＴ４＜ＶＤ（０、Ｙ）＜ＴＨ３となる。この場合、露光時間設定部２０７は、画素Ｐ（０、Ｙ）の最適露光時間をＴ１／２と算出する。

＜画素Ｐ（２、Ｙ）＞
画素Ｐ（２、Ｙ）は、ｓｓＲｅｓｅｔ信号により露光時間がＴ１に設定されている。露光時間Ｔ１は、最適露光時間であるＴ１／２より大きいが、画素Ｐ（２、Ｙ）の設定可能な露光時間がＴ１／８である。そのため、露光時間設定部２０７は、画素Ｐ（２、Ｙ）の露光時間をＴ１／８に設定し、露光時間記憶部２０９１に書き込む。これにより、リセットパルス制御部２１０は、読出期間Ｈ１において、ＨＳＥＬ（Ｙ）のＨＳＥＬ３をＨｉにし、画素Ｐ（２、Ｙ）のＰＤをリセットする。

＜画素Ｐ（３、Ｙ）＞
画素Ｐ（３、Ｙ）は、ｓｓＲｅｓｅｔ信号により露光時間がＴ１に設定されている。露光時間Ｔ１は、最適露光時間であるＴ１／２より大きいが、画素Ｐ（３、Ｙ）の設定可能な露光時間がＴ１／４である。そのため、露光時間設定部２０７は、画素Ｐ（３、Ｙ）の露光時間をＴ１／４に設定し、露光時間記憶部２０９１に書き込む。これにより、リセットパルス制御部２１０は、読出期間Ｈ１において、ＨＳＥＬ（Ｙ）のＨＳＥＬ２をＨｉにし、画素Ｐ（３、Ｙ）のＰＤをリセットする。

＜画素Ｐ（５、Ｙ）＞
画素Ｐ（５、Ｙ）は、ｓｓＲｅｓｅｔ信号により露光時間がＴ１に設定されている。露光時間Ｔ１は、最適露光時間であるＴ１／２より大きく、画素Ｐ（５、Ｙ）の設定可能な露光時間はＴ１／２である。そのため、露光時間設定部２０７は、画素Ｐ（５、Ｙ）の露光時間をＴ１／２に設定し、露光時間記憶部２０９１に書き込む。これにより、リセットパルス制御部２１０は、読出期間Ｈ１において、ＨＳＥＬ（Ｙ）のＨＳＥＬ１をＨｉにし、画素Ｐ（５、Ｙ）のＰＤをリセットする。

（読出期間Ｈ１）
読出期間Ｈ１では、画素Ｐ（１、Ｙ）の画素信号ＶＤ（１、Ｙ）を用いて、画素Ｐ（１、Ｙ）のの最適露光時間が算出され、この最適露光時間を用いて、画素Ｐ（３、Ｙ）、Ｐ（４、Ｙ）、Ｐ（６、Ｙ）の露光時間が設定される。

＜画素Ｐ（１、Ｙ）＞
画素Ｐ（１、Ｙ）は画素Ｐ（０、Ｙ）と同じく現在設定されている露光時間はＴ１／８である。そのため、露光時間設定部２０７は、画素Ｐ（１、Ｙ）の最適露光時間をＴ１／２と算出する。

＜画素Ｐ（３、Ｙ）＞
画素Ｐ（３、Ｙ）は、現在、露光時間がＴ１／４に設定されている。露光時間Ｔ１／４は、最適露光時間Ｔ１／２より小さいため、露光時間設定部２０７は、画素Ｐ（３、Ｙ）の露光時間をＴ１／４に維持する。そのため、リセットパルス制御部２１０は、読出期間Ｈ２において、ＨＳＥＬ（Ｙ）のＨＳＥＬ３をＨｉにせず、画素Ｐ（３、Ｙ）のＰＤをリセットしない。

＜画素Ｐ（４、Ｙ）＞
画素Ｐ（４、Ｙ）は、ｓｓＲｅｓｅｔ信号により露光時間がＴ１に設定されている。露光時間Ｔ１は、最適露光時間であるＴ１／２よりも大きいが、画素Ｐ（４、Ｙ）の設定可能な露光時間はＴ１／４である。そのため、露光時間設定部２０７は、画素Ｐ（４、Ｙ）の露光時間をＴ１／４に設定し、露光時間記憶部２０９１に書き込む。これにより、リセットパルス制御部２１０は、読出期間Ｈ２において、ＨＳＥＬ（Ｙ）のＨＳＥＬ２をＨｉにし、画素Ｐ（４、Ｙ）のＰＤをリセットする。

＜画素Ｐ（６、Ｙ）＞
画素Ｐ（６、Ｙ）は、ｓｓＲｅｓｅｔ信号により露光時間がＴ１に設定されている。露光時間Ｔ１は、最適露光時間であるＴ１／２よりも大きく、画素Ｐ（６、Ｙ）の設定可能な露光時間はＴ１／２である。そのため、露光時間設定部２０７は、画素Ｐ（６、Ｙ）の露光時間をＴ１／２に設定し、露光時間記憶部２０９１に書き込む。これにより、リセットパルス制御部２１０は、読出期間Ｈ２において、ＨＳＥＬ（Ｙ）のＨＳＥＬ１をＨｉにし、画素Ｐ（６、Ｙ）のＰＤをリセットする。

（読出期間Ｈ２）
読出期間Ｈ２では、画素Ｐ（２、Ｙ）の画素信号ＶＤ（２、Ｙ）を用いて、画素Ｐ（２、Ｙ）の最適露光時間が算出され、この最適露光時間を用いて、画素Ｐ（４、Ｙ）、Ｐ（５、Ｙ）、Ｐ（７、Ｙ）の露光時間が設定される。

＜画素Ｐ（２、Ｙ）＞
画素Ｐ（２、Ｙ）は、現在、露光時間がＴ１／８に設定されている。そのため、図１２に示す光電変換特性から、画素信号ＶＤ（２、Ｙ）は、ＴＨ４＜ＶＤ（２、Ｙ）＜ＴＨ３となる。この場合、露光時間設定部２０７は、画素Ｐ（２、Ｙ）の最適露光時間をＴ１／２と算出する。

＜画素Ｐ（４、Ｙ）＞
画素Ｐ（４、Ｙ）は、現在、露光時間がＴ１／４に設定されている。露光時間Ｔ１／４は最適露光時間であるＴ１／２より小さいため、露光時間設定部２０７は、画素Ｐ（４、Ｙ）の露光時間をＴ１／４に維持する。そのため、リセットパルス制御部２１０は、読出期間Ｈ３において、ＨＳＥＬ（Ｙ）のＨＳＥＬ２をＨｉにせず、画素Ｐ（４、Ｙ）のＰＤをリセットしない。

＜画素Ｐ（５、Ｙ）＞
画素Ｐ（５、Ｙ）は、現在、露光時間がＴ１／２に設定されている。露光時間Ｔ１／２は、最適露光時間であるＴ１／２と同じであるため、露光時間設定部２０７は、画素Ｐ（５、Ｙ）の露光時間をＴ１／２に維持する。そのため、リセットパルス制御部２１０は、読出期間Ｈ３において、ＨＳＥＬ（Ｙ）のＨＳＥＬ１をＨｉにせず、画素Ｐ（５、Ｙ）のＰＤをリセットしない。

＜画素Ｐ（７、Ｙ）＞
画素Ｐ（７、Ｙ）は、現在、露光時間がＴ１に設定されている。露光時間Ｔ１は、最適露光時間であるＴ１／２よりも大きく、画素Ｐ（７、Ｙ）の設定可能な露光時間は、Ｔ１／２であるため、露光時間設定部２０７は、画素Ｐ（７、Ｙ）の露光時間をＴ１／２に設定し、露光時間記憶部２０９１に書き込む。これにより、リセットパルス制御部２１０は、読出期間Ｈ３において、ＨＳＥＬ（Ｙ）のＨＳＥＬ１をＨｉにし、画素Ｐ（７、Ｙ）のＰＤをリセットする。

（読出期間Ｈ３）
読出期間Ｈ３では、画素Ｐ（３、Ｙ）の画素信号ＶＤ（３、Ｙ）を用いて、画素Ｐ（３、Ｙ）の最適露光時間が算出され、この最適露光時間を用いて、画素Ｐ（５、Ｙ）、画素Ｐ（６、Ｙ）の露光時間が設定される。

＜画素Ｐ（３、Ｙ）＞
画素Ｐ（３、Ｙ）は、現在、露光時間がＴ１／４に設定されている。そのため、図１２に示す光電変換特性から、画素信号ＶＤ（３、Ｙ）は、ＴＨ３＜ＶＤ（３、Ｙ）＜ＴＨ２となる。この場合、露光時間設定部２０７は、画素Ｐ（３、Ｙ）の最適露光時間をＴ１／２と算出する。

＜画素Ｐ（５、Ｙ）＞
画素Ｐ（５、Ｙ）は、現在、露光時間がＴ１／２に設定されている。露光時間Ｔ１／２は最適露光時間であるＴ１／２と同じであるため、露光時間設定部２０７は、画素Ｐ（５、Ｙ）の露光時間をＴ１／２に維持する。そのため、リセットパルス制御部２１０は、読出期間Ｈ４において、ＨＳＥＬ（Ｙ）のＨＳＥＬ３をＨｉにせず、画素Ｐ（５、Ｙ）のＰＤをリセットしない。

＜画素Ｐ（６、Ｙ）＞
画素Ｐ（６、Ｙ）は、現在、露光時間がＴ１／２に設定されている。露光時間Ｔ１／２は最適露光時間であるＴ１／２と同じであるため、露光時間設定部２０７は、画素Ｐ（６、Ｙ）の露光時間をＴ１／２に維持する。そのため、リセットパルス制御部２１０は、読出期間Ｔ４において、ＨＳＥＬ（Ｙ）のＨＳＥＬ２をＨｉにせず、画素Ｐ（６、Ｙ）のＰＤをリセットしない。

（読出期間Ｈ４）
読出期間Ｈ４では、画素Ｐ（４、Ｙ）の画素信号ＶＤ（４、Ｙ）を用いて、画素Ｐ（４、Ｙ）の最適露光時間が算出され、この最適露光時間を用いて、画素Ｐ（６、Ｙ）、画素Ｐ（７、Ｙ）の露光時間が設定される。

＜画素Ｐ（４、Ｙ）＞
画素Ｐ（４、Ｙ）は、現在、露光時間がＴ１／４に設定されている。そのため、図１２に示す光電変換特性から、画素Ｐ（４、Ｙ）は、ＴＨ３＜Ｐ（４、Ｙ）＜ＴＨ２となる。この場合、露光時間設定部２０７は、画素Ｐ（４、Ｙ）の最適露光時間をＴ１／２に設定する。

＜画素Ｐ（６、Ｙ）＞
画素Ｐ（６、Ｙ）は、現在、露光時間がＴ１／２に設定されている。露光時間Ｔ１／２は最適露光時間であるＴ１／２と同じであるため、露光時間設定部２０７は、画素Ｐ（６、Ｙ）の露光時間をＴ１／２に維持する。そのため、リセットパルス制御部２１０は、読出期間Ｈ５において、ＨＳＥＬ（Ｙ）のＨＳＥＬ３をＨｉにせず、画素Ｐ（６、Ｙ）のＰＤをリセットしない。

＜画素Ｐ（７、Ｙ）＞
画素Ｐ（７、Ｙ）は、現在、露光時間がＴ１／２に設定されている。露光時間Ｔ１／２は、最適露光時間であるＴ１／２と同じであるため、露光時間設定部２０７は、画素Ｐ（７、Ｙ）の露光時間をＴ１／２に維持する。そのため、リセットパルス制御部２１０は、読出期間Ｈ５において、ＨＳＥＬ（Ｙ）のＨＳＥＬ２をＨｉにせず、画素Ｐ（７、Ｙ）のＰＤをリセットしない。

（読出期間Ｈ５）
読出期間Ｈ５では、画素Ｐ（５、Ｙ）の画素信号ＶＤ（５、Ｙ）を用いて、画素Ｐ（５、Ｙ）の最適露光時間が算出され、この最適露光時間を用いて画素Ｐ（７、Ｙ）の露光時間が設定される。

画素Ｐ（５、Ｙ）は、現在、露光時間がＴ１／２が設定されている。そのため、図１２に示す光電変換特性から、画素信号ＶＤ（５、Ｙ）は、ＴＨ２＜ＶＤ（５、Ｙ）＜ＴＨ１となる。この場合、露光時間設定部２０７は、画素Ｐ（５、Ｙ）の最適露光時間をＴ１／２と算出する。

＜画素Ｐ（７、Ｙ）＞
画素Ｐ（７、Ｙ）は、現在、露光時間がＴ１／２に設定されている。露光時間Ｔ１／２は最適露光時間であるＴ１／２と同じであるため、露光時間設定部２０７は、画素Ｐ（７、Ｙ）の露光時間をＴ１／２に維持する。そのため、リセットパルス制御部２１０は、読出期間Ｈ６において、ＨＳＥＬ（Ｙ）のＨＳＥＬ３をＨｉにせず、画素Ｐ（７、Ｙ）のＰＤをリセットしない。

（読出期間Ｈ６）
読出期間Ｈ６では、画素Ｐ（６、Ｙ）の画素信号ＶＤ（６、Ｙ）を用いて、画素Ｐ（６、Ｙ）の最適露光時間が算出される。

＜画素Ｐ（６、Ｙ）＞
画素Ｐ（６、Ｙ）は、現在、露光時間がＴ１／２に設定されている。そのため、図１２に示す光電変換特性から、画素信号ＶＤ（６、Ｙ）は、ＴＨ２＜ＶＤ（６、Ｙ）＜ＴＨ１となる。この場合、露光時間設定部２０７は、画素Ｐ（６、Ｙ）の最適露光時間をＴ１／２に設定する。

（読出期間Ｈ７）
読出期間Ｈ７では、画素Ｐ（７、Ｙ）の画素信号ＶＤ（７、Ｙ）を用いて、画素Ｐ（７、Ｙ）の最適露光時間が算出される。

＜画素Ｐ（７、Ｙ）＞
画素Ｐ（７、Ｙ）は、現在、露光時間がＴ１／２に設定されている。そのため、図１２に示す光電変換特性から、ＴＨ２＜ＶＤ（７、Ｙ）＜ＴＨ１となる。この場合、露光時間設定部２０７は、画素Ｐ（７、Ｙ）の最適露光時間をＴ１／２に設定する。

これ以降は、次フレームのシーケンスが開始され、上記の処理が繰り返される。以上この動作により、画素Ｐ（０、Ｙ）〜Ｐ（７、Ｙ）の露光時間は、それぞれ、Ｔ１／８、Ｔ１／８、Ｔ１／８、Ｔ１／４、Ｔ１／４、Ｔ１／２、Ｔ１／２、Ｔ１／２となり、最初の５行以外は、最適露光時間Ｔ１／２に設定される。

（具体例２）
図２０は、図１４の別の具体例２を示すタイミングチャートである。図２０の例では、全画素が光量Ｌ１の光を露光しているものとする。この場合、図１２に示す光電変換特性から最適露光時間は全ての画素でＴ１／４となる。

（読出期間Ｈ０）
＜画素Ｐ（０、Ｙ）＞
画素Ｐ（０、Ｙ）は、現在、露光時間がＴ１／８に設定されている。そのため、画素信号ＶＤ（０、Ｙ）はＴＨ３＜ＶＤ（０、Ｙ）＜ＴＨ２となる。この場合、露光時間設定部２０７は、画素Ｐ（０、Ｙ）の最適露光時間をＴ１／４と算出する。

＜画素Ｐ（２、Ｙ）＞
画素Ｐ（２、Ｙ）は、現在、露光時間がＴ１に設定されている。露光時間Ｔ１は、最適露光時間であるＴ１／４よりも大きいが、画素Ｐ（２、Ｙ）の設定可能な露光時間がＴ１／８である。そのため、露光時間設定部２０７は、画素Ｐ（２、Ｙ）の露光時間をＴ１／８に設定し、露光時間記憶部２０９１に書き込む。これにより、リセットパルス制御部２１０は、読出期間Ｈ１において、ＨＳＥＬ（Ｙ）のＨＳＥＬ３にＨｉにし、画素Ｐ（２、Ｙ）のＰＤをリセットする。

＜画素Ｐ（３、Ｙ）＞
画素Ｐ（３、Ｙ）は、現在、露光時間がＴ１に設定されている。露光時間Ｔ１は、最適露光時間であるＴ１／４より大きいが、画素Ｐ（３、Ｙ）の設定可能な露光時間がＴ１／４である。そのため、露光時間設定部２０７は、画素Ｐ（３、Ｙ）の露光時間をＴ１／４に設定し、露光時間記憶部２０９１に書き込む。これにより、これにより、リセットパルス制御部２１０は、読出期間Ｈ１において、ＨＳＥＬ（Ｙ）のＨＳＥＬ２をＨｉにし、画素Ｐ（３、Ｙ）のＰＤをリセットする。

＜画素Ｐ（５、Ｙ）＞
画素Ｐ（５、Ｙ）は、現在、露光時間がＴ１に設定されている。露光時間Ｔ１は、最適露光時間であるＴ１／４より大きいが、画素Ｐ（５、Ｙ）の設定可能な露光時間はＴ１／２である。そのため、露光時間設定部２０７は、画素Ｐ（５、Ｙ）の露光時間をＴ１／２に設定し、露光時間記憶部２０９１に書き込む。これにより、リセットパルス制御部２１０は、読出期間Ｈ１において、ＨＳＥＬ（Ｙ）のＨＳＥＬ１をＨｉにし、画素Ｐ（５、Ｙ）のＰＤをリセットする。

（読出期間Ｈ１）
＜画素Ｐ（１、Ｙ）＞
画素Ｐ（１、Ｙ）は画素Ｐ（０、Ｙ）と同じく現在設定されている露光時間はＴ１／８である。そのため、露光時間設定部２０７は、画素Ｐ（１、Ｙ）の最適露光時間をＴ１／４と算出する。

＜画素Ｐ（３、Ｙ）＞
画素Ｐ（３、Ｙ）は、現在、露光時間がＴ１／４に設定されている。露光時間Ｔ１／４は、最適露光時間Ｔ１／４と同じであるため、露光時間設定部２０７は、画素Ｐ（３、Ｙ）の露光時間をＴ１／４に維持する。そのため、リセットパルス制御部２１０は、読出期間Ｈ２において、ＨＳＥＬ（Ｙ）のＨＳＥＬ３をＨｉにせず、画素Ｐ（３、Ｙ）のＰＤをリセットしない。

＜画素Ｐ（４、Ｙ）＞
画素Ｐ（４、Ｙ）は、現在、露光時間がＴ１に設定されている。露光時間Ｔ１は、最適露光時間であるＴ１／４よりも大きく、画素Ｐ（４、Ｙ）の設定可能な露光時間はＴ１／４である。そのため、露光時間設定部２０７は、画素Ｐ（４、Ｙ）の露光時間をＴ１／４に設定し、露光時間記憶部２０９１に書き込む。これにより、リセットパルス制御部２１０は、読出期間Ｈ２において、ＨＳＥＬ（Ｙ）のＨＳＥＬ２をＨｉにし、画素Ｐ（４、Ｙ）のＰＤをリセットする。

＜画素Ｐ（６、Ｙ）＞
画素Ｐ（６、Ｙ）は、現在、露光時間がＴ１に設定されている。露光時間Ｔ１は、最適露光時間であるＴ１／４よりも大きいが、画素Ｐ（６、Ｙ）の設定可能な露光時間はＴ１／２である。そのため、露光時間設定部２０７は、画素Ｐ（６、Ｙ）の露光時間をＴ１／２に設定し、露光時間記憶部２０９１に書き込む。これにより、リセットパルス制御部２１０は、読出期間Ｈ２において、ＨＳＥＬ（Ｙ）のＨＳＥＬ１をＨｉにし、画素Ｐ（６、Ｙ）のＰＤをリセットする。

（読出期間Ｈ２）
＜画素Ｐ（２、Ｙ）＞
画素Ｐ（２、Ｙ）は、現在、露光時間がＴ１／８に設定されている。そのため、画素信号ＶＤ（２、Ｙ）は、ＴＨ４＜ＶＤ（２、Ｙ）＜ＴＨ３となる。この場合、露光時間設定部２０７は、画素Ｐ（２、Ｙ）の最適露光時間をＴ１／４と算出する。

＜画素Ｐ（４、Ｙ）＞
画素Ｐ（４、Ｙ）は、現在、露光時間がＴ１／４に設定されている。露光時間Ｔ１／４は最適露光時間であるＴ１／４と同じであるため、露光時間設定部２０７は、画素Ｐ（４、Ｙ）の露光時間をＴ１／４に維持する。そのため、リセットパルス制御部２１０は、読出期間Ｈ３において、ＨＳＥＬ（Ｙ）のＨＳＥＬ３をＨｉにせず、画素Ｐ（４、Ｙ）のＰＤをリセットしない。

＜画素Ｐ（５、Ｙ）＞
画素Ｐ（５、Ｙ）は、現在、露光時間がＴ１／２に設定されている。露光時間Ｔ１／２は、最適露光時間であるＴ１／４より大きく、画素Ｐ（５、Ｙ）の設定可能な露光時間はＴ１／４であるため、露光時間設定部２０７は、画素Ｐ（５、Ｙ）の露光時間をＴ１／４に設定し、露光時間記憶部２０９１に書き込む。そのため、リセットパルス制御部２１０は、読出期間Ｈ３において、ＨＳＥＬ（Ｙ）のＨＳＥＬ２をＨｉにし、画素Ｐ（５、Ｙ）のＰＤをリセットする。

＜画素Ｐ（７、Ｙ）＞
画素Ｐ（７、Ｙ）は、現在、露光時間がＴ１に設定されている。露光時間Ｔ１は、最適露光時間であるＴ１／４よりも大きく、画素Ｐ（７、Ｙ）の設定可能な露光時間は、Ｔ１／２であるため、露光時間設定部２０７は、画素Ｐ（７、Ｙ）の露光時間をＴ１／４に設定し、露光時間記憶部２０９１に書き込む。これにより、リセットパルス制御部２１０は、読出期間Ｈ３において、ＨＳＥＬ（Ｙ）のＨＳＥＬ２をＨｉにし、画素Ｐ（７、Ｙ）のＰＤをリセットする。

以下、図１９と同様のアルゴリズムで露光時間が設定されていく。図２０の例では、画素Ｐ（０、Ｙ）〜Ｐ（７、Ｙ）の露光時間は、Ｔ１／８、Ｔ１／８、Ｔ１／８、Ｔ１／４、Ｔ１／４、Ｔ１／４、Ｔ１／４、Ｔ１／４となり、最初の３行以外は、最適露光時間Ｔ１／４に設定される。図１９と図２０とから分かるように、明るくなるほど最適露光時間が小さくなるため、最適な露光時間を設定できる画素数が増大する。

（実施の形態２）
実施の形態１では、同一フレーム内において、画素信号の読み出しが終了した画素ブロックの画素信号の最適露光時間に基づいて、後続行の同一列の画素ブロックの露光時間が設定された。本実施の形態では、より最適な露光時間を設定するために、前フレームの画素信号から求めた露光時間情報を更に利用して後続行の露光時間が設定される。

図１５は、実施の形態２における、露光時間設定部２０７、露光時間管理部２０９、リセットパルス制御部２１０、及び補正部２０８の構成図である。図１５は、実施の形態１の図１３に対応している。

図１３との相違点は、露光時間設定部２０７から露光時間記憶部２０９１に対して、更に、Ｎフレームの露光時間情報ＳＳ（Ｘ、Ｙ）が出力され、書き込まれている点にある。Ｎフレームの露光時間情報ＳＳ（Ｘ、Ｙ）は、Ｎ＋１フレームまで露光時間記憶部２０９１に記憶され、利用される。そのため、図１５の構成では、各フレームの最初に露光時間情報ＳＳを初期化するためのｓｓＲｅｓｅｔ信号は入力されていない。

この構成をとることにより、Ｎ−１フレームの別の行に属する画素信号ＶＤ（Ｘ、Ｙ）に加え、前フレームの画素信号ＶＤ（Ｘ、Ｙ）を用いて、各画素の露光時間を設定できる。

具体的には、静止した物体を撮像した場合、現フレームと前フレームとの相関が高いため、前フレームの露光時間情報が有効となる。一方、動体を撮像した場合、前フレームと現フレームとの相関よりも同一フレーム内の別の行の画素信号同士の相関が高い。

そこで、露光時間設定部２０７は、静止した物体を撮像する場合、画素信号ＶＤ（Ｘ、Ｙ）を用いて後続行の同一列の画素の露光時間を設定せず、前フレームの露光時間情報ＳＳを用いて各画素の露光時間を設定する。

一方、露光時間設定部２０７は、動体を撮像する場合、前フレームの露光時間情報ＳＳを用いて各画素の露光時間を設定せず、画素信号ＶＤ（Ｘ、Ｙ）を用いて後続行の同一列の露光時間を設定すればよい。

また、別の例としては以下の態様が挙げられる。露光時間設定部２０７は、現フレームの各画素の露光時間を設定するに際し、基本的には、前フレームの画素信号により算出した露光時間を採用する。そして、露光時間設定部２０７は、最短の露光時間を設定する場合のみ、同一フレームの先行する行の画素信号を利用する。

図１４に示すように、最短の露光時間であるＴ１／８の設定対象となる画素Ｐ（Ｘ＋ｊ３、Ｙ）は、空間的に近くに位置する２行上の画素Ｐ（Ｘ、Ｙ）の画素信号を用いて露光時間が設定されている。よって、露光時間設定部２０７は、画素Ｐ（Ｘ＋ｊ３）については、実施の形態１で説明した手法を用いて、露光時間を設定する。具体的には、露光時間設定部２０７は、画素Ｐ（Ｘ、Ｙ）の画素信号ＶＤ（Ｘ、Ｙ）と画素Ｐ（Ｘ、Ｙ）に現在設定されている露光時間とから最適露光時間を算出する。次に、露光時間設定部２０７は、次フレームの露光時間を前フレームの露光時間で設定するために、画素Ｐ（Ｘ、Ｙ）の最適露光時間を露光時間記憶部２０９１に書き込む。

次に、露光時間設定部２０７は、画素Ｐ（Ｘ＋ｊ３、Ｙ）の現在設定されている露光時間情報ＳＳ（Ｘ＋ｊ３、Ｙ）が最適露光時間よりも長ければ、画素Ｐ（Ｘ＋ｊ３、Ｙ）のＰＤをリセットさせて露光時間を最適露光時間に設定する。

一方、露光時間設定部２０７は、画素Ｐ（Ｘ＋ｊ３、Ｙ）の現在設定されている露光時間情報ＳＳ（Ｘ＋ｊ３、Ｙ）が最適露光時間よりも短ければ、画素Ｐ（Ｘ＋ｊ３、Ｙ）のＰＤをリセットさせず、現在設定されている露光時間で維持する。

画素Ｐ（Ｘ、Ｙ）に対して、画素Ｐ（Ｘ＋ｊ３、Ｙ）は空間的に近くに位置しているため、画素Ｐ（Ｘ、Ｙ）の画素信号と、画素Ｐ（Ｘ＋ｊ３、Ｙ）の画素信号とは高い相関を持つ可能性が高い。

一方、画素Ｐ（Ｘ、Ｙ）に対して、画素Ｐ（Ｘ＋ｊ１、Ｙ）、Ｐ（Ｘ＋ｊ２、Ｙ）は空間的に離れて位置しているため、画素Ｐ（Ｘ、Ｙ）の画素信号と、これらの画素の画素信号とは相関が低いケースもあり得る。そこで、これらの画素については前フレームの露光時間を設定する。これにより、被写体の光量に応じた適切な露光時間を設定できる。

本実施の形態において、露光時間記憶部２０９１の画素数は画素アレイ２０１の全画素数分必要であるが、露光時間情報ＳＳは画素信号のビット数よりも少なく構成できる。そのため、画素アレイ２０１の全画素の画素信号を記憶するフレームメモリに比べ、露光時間記憶部２０９１を小さな容量で構成することができる。

（実施の形態３）
実施の形態１、２では、露光時間の設定の自由度の高い画素は、露光時間の設定に用いられる画素信号を出力する画素に対して空間的により遠い行に位置していた。本実施の形態では、露光時間の設定の自由度の高い画素が、露光時間の設定に用いられる画素信号を出力する画素に対して空間的に近くに位置するように走査順を入れ替える。

図１６は、実施の形態３における固体撮像装置のタイミングチャートである。図１４との相違点は、偶数行のＴＸ（１）、ＴＸ（３）、ＴＸ（５）、ＴＸ（７）の位相が、それぞれ、図１４のＴＸ（１）、ＴＸ（３）、ＴＸ（５）、ＴＸ（７）に対して４Ｈ期間遅れている点にある。

そのため、ＴＸ（１）〜ＴＸ（７）のリセットパルスＰＲ２は、それぞれ、１つ上の行のＴＸのリセットパルスＰＲ１が位置する読出期間の次の読出期間に位置することになる。

例えば、ＴＸ（１）のリセットパルスＰＲ２は、ＴＸ（０）のリセットパルスＰＲ１が位置する読出期間Ｈ０の次の読出期間Ｈ１に位置している。そのため、読出期間Ｈ１では、画素Ｐ（０、Ｙ）の画素信号ＶＤ（０、Ｙ）を用いて画素Ｐ（１、Ｙ）の露光時間をＴ１／２、Ｔ１／４、Ｔ１／８のいずれかに設定できる。そして、画素Ｐ（１、Ｙ）は画素Ｐ（０、Ｙ）から１行しか離れていない。これにより、露光時間の設定の自由度の高い画素Ｐ（１、Ｙ）の露光時間を、空間的に近くに位置する画素Ｐ（０、Ｙ）の画素信号（０、Ｙ）を用いて設定でき、高精度な露光時間の設定が可能となる。

また、ＴＸ（３）のリセットパルスＰＲ２は、ＴＸ（２）のリセットパルスＰＲ１が位置する読出期間Ｈ２の次の読出期間Ｈ３に位置している。そのため、読出期間Ｈ３では、画素Ｐ（２、Ｙ）の画素信号ＶＤ（２、Ｙ）を用いて画素Ｐ（３、Ｙ）の露光時間をＴ１／２、Ｔ１／４、Ｔ１／８のいずれかに設定できる。そして、画素Ｐ（３、Ｙ）は画素Ｐ（２、Ｙ）から１行しか離れていない。これにより、露光時間の設定の自由度の高い画素Ｐ（２、Ｙ）の露光時間を、空間的に近くに位置する画素Ｐ（２、Ｙ）の画素信号ＶＤ（２、Ｙ）を用いて設定でき、高精度な露光時間の設定が可能なる。この関係は、他の全ての行の画素についても当てはまる。

このように、本実施の形態では、露光時間の設定の自由度の高い画素が、露光時間の設定に用いられる画素信号を出力する画素に対して空間的に近くに位置するため、高精度な露光時間が設定可能である。

なお、本実施の形態では飛び越し走査が行われているため、画素信号の読出順序が通常の読出順序から入れ替わっている。そのため、後段にて各行の画素信号の出力順序を通常の出力順序に戻すためのバッファが必要となる。

そこで、本実施の形態では、図２１の構成を採用する。図２１は、実施の形態３における、露光時間設定部２０７、露光時間管理部２０９、リセットパルス制御部２１０、及び補正部２０８の構成図である。

実施の形態３では、走査順序の入れ替えにより、時間と共に読み出し対象となる行が複雑に変化していく。そのため、ここでは、説明を分かりやすくするために、画素Ｐ（０、Ｙ）の画素信号ＶＤ（０、Ｙ）が出力されているタイミングである読出期間Ｈ０を例に挙げて説明する。また、現フレームをＮ−１フレーム、次フレームをＮフレームで表す。

露光時間設定部２０７には、閾値ＴＨ１〜ＴＨ４が入力されている。露光時間設定部２０７は、Ｎ−１フレームの画素信号ＶＤ（０、Ｙ）が入力されると、露光時間記憶部２０９１から画素Ｐ（０、Ｙ）のＮ−１フレームの露光時間情報ＳＳ（０、Ｙ）と、露光時間の設定対象となる画素Ｐ（１、Ｙ）に現在設定されている露光時間情報ＳＳ（１、Ｙ）とが入力される。そして、露光時間設定部２０７は、前述の露光時間の設定アルゴリズムを用いて、Ｎ−１フレームでの画素Ｐ（１、Ｙ）の露光時間を設定し、露光時間情報ＳＳ（１、Ｙ）を露光時間記憶部２０９１に書き込む。同時に、露光時間設定部２０７は、画素Ｐ（０、Ｙ）のＮフレームの露光時間情報ＳＳ（０、Ｙ）を露光時間記憶部２０９１に書き込む。

露光時間記憶部２０９１は、露光時間情報ＳＳ（０、Ｙ）、ＳＳ（１、Ｙ）が入力されると、読出期間Ｈ０でのＨＳＥＬ（Ｙ）をリセットパルス制御部２１０に生成させるために、露光時間情報ＳＳ（２、Ｙ）、ＳＳ（４、Ｙ）、ＳＳ（５、Ｙ）をパルス選択情報生成部２０９２に出力する。ここで、露光時間情報ＳＳ（２、Ｙ）、ＳＳ（４、Ｙ）、ＳＳ（５、Ｙ）が出力されているのは、読出期間Ｈ０では、ＴＸ（２）、ＴＸ（４）、ＴＸ（５）のリセットパルスが立てられているからである。

パルス選択情報生成部２０９２は、露光時間情報ＳＳ（２、Ｙ）、ＳＳ（４、Ｙ）、ＳＳ（５、Ｙ）から読出期間Ｈ０でのＨＳＥＬ（Ｙ）を生成するためのパルス選択情報ＳＰ（Ｙ）を生成し、リセットパルス制御部２１０に出力する。リセットパルス制御部２１０は、パルス選択情報ＳＰ（Ｙ）をＹ列の列ユニット１００１にセットする。そして、リセットパルス制御部２１０は、セットしたパルス選択情報ＳＰ（Ｙ）にしたがって、ＨＳＥＬ（Ｙ）を生成し、画素Ｐ（２、Ｙ）、Ｐ（４、Ｙ）、Ｐ（５、Ｙ）のＰＤのリセットを制御する。

（具体例３）
図２２は、図１６の具体例３を示すタイミングチャートである。図２２の例では、全画素が光量Ｌ２の光を露光しているものとする。この場合、図１２に示す光電変換特性から最適露光時間は全ての画素でＴ１／２となる。また、前フレームでは、露光時間がＴ１／８と設定されていたとする。

（読出期間Ｈ０）
読出期間Ｈ０では、画素Ｐ（０、Ｙ）の画素信号ＶＤ（０、Ｙ）が読み出される。画素Ｐ（０、Ｙ）は、現在、露光時間がＴ１／８が設定されている。そのため、画素信号ＶＤ（０、Ｙ）はＴＨ４＜ＶＤ（０、Ｙ）＜ＴＨ３となる。この場合、露光時間設定部２０７は、画素Ｐ（０、Ｙ）の最適露光時間をＴ１／２と算出する。

画素Ｐ（１、Ｙ）は、設定可能な露光時間がＴ１／２であり、最適露光時間もＴ１／２である。そのため、露光時間設定部２０７は、画素Ｐ（１、Ｙ）の露光時間をＴ１／２を設定し、露光時間記憶部２０９１に書き込む。これにより、リセットパルス制御部２１０は、読出期間Ｈ１において、ＨＳＥＬ１ＡをＨｉにして、ＰＤをリセットする。

（読出期間Ｈ１）
読出期間Ｈ１では、ＴＸ（２）、ＴＸ（７）のリセットパルスＰＲ４、ＰＲ３が立てられているため、パルス選択情報生成部２０９２は、これらのリセットパルスに対応するＨＳＥＬ３Ａ、ＨＳＥＬ２Ａを立てるか否かを判定する必要がある。そのため、パルス選択情報生成部２０９２は、画素Ｐ（２、Ｙ）、Ｐ（７、Ｙ）に設定されている露光時間情報ＳＳ（２、Ｙ）、ＳＳ（７、Ｙ）を露光時間記憶部２０９１から読み出し、ＨＳＥＬ３Ａ、ＨＳＥＬ２Ａを立てるか否かを判定し、判定結果に基づいてパルス選択情報ＳＰ（Ｙ）を生成し、リセットパルス制御部２１０に出力する。これにより、リセットパルス制御部２１０は、パルス選択情報ＳＰ（Ｙ）からＨＳＥＬ（Ｙ）を生成し、画素Ｐ（２、Ｙ）、Ｐ（７、Ｙ）のＰＤのリセットを制御する。

また、読出期間Ｈ１では、画素Ｐ（５、Ｙ）の画素信号ＶＤ（５、Ｙ）が読み出されている。画素Ｐ（５、Ｙ）は、露光時間がＴ１／８に設定されている。そのため、画素信号ＶＤ（５、Ｙ）はＴＨ４＜ＶＤ（５、Ｙ）＜ＴＨ３となる。この場合、露光時間設定部２０７は、画素Ｐ（５、Ｙ）の最適露光時間をＴ１／２と算出する。

また、読出期間Ｈ１では、画素信号ＶＤ（５、Ｙ）を用いて画素Ｐ（６、Ｙ）の露光時間が設定される。画素Ｐ（６、Ｙ）は、設定可能な露光時間がＴ１／２であり、最適露光時間もＴ１／２である。そのため、露光時間設定部２０７は、画素Ｐ（６、Ｙ）の露光時間をＴ１／２に設定し、露光時間記憶部２０９１に書き込む。これにより、リセットパルス制御部２１０は、読出期間Ｈ２において、ＨＳＥＬ１ＡをＨｉにして、画素Ｐ（６、Ｙ）のＰＤをリセットする。

（読出期間Ｈ２）
読出期間Ｈ２では、ＴＸ（４）、ＴＸ（７）のリセットパルスＰＲ３、ＰＲ４が立てられているため、パルス選択情報生成部２０９２はこれらのリセットパルスに対応するＨＳＥＬ２Ａ、ＨＳＥＬ３Ａを立てるか否かを判定する必要がある。そのため、パルス選択情報生成部２０９２は、露光時間記憶部２０９１から画素Ｐ（４、Ｙ）、画素Ｐ（７、Ｙ）に設定されている露光時間情報ＳＳ（４、Ｙ）、ＳＳ（７、Ｙ）を読み出し、ＨＳＥＬ２Ａ、ＨＳＥＬ３Ａを立てるか否かを判定し、判定結果に基づいてパルス選択情報ＳＰ（Ｙ）を生成し、リセットパルス制御部２１０に出力する。これにより、リセットパルス制御部２１０は、パルス選択情報ＳＰ（Ｙ）からＨＳＥＬ（Ｙ）を生成し、画素Ｐ（４、Ｙ）、Ｐ（７、Ｙ）のＰＤのリセットを制御する。

また、読出期間Ｈ２では、画素Ｐ（２、Ｙ）の画素信号ＶＤ（２、Ｙ）が読み出されている。画素Ｐ（２、Ｙ）は、露光時間がＴ１／８に設定されている。そのため、画素信号ＶＤ（２、Ｙ）はＴＨ４＜ＶＤ（２、Ｙ）＜ＴＨ３となる。よって、露光時間設定部２０７は、最適露光時間をＴ１／２と算出する。

また、読出期間Ｈ２では、画素信号ＶＤ（２、Ｙ）を用いて画素Ｐ（３、Ｙ）の露光時間が設定される。画素Ｐ（３、Ｙ）は、設定可能な露光時間がＴ１／２であり、最適露光時間もＴ１／２である。そのため、露光時間設定部２０７は、画素Ｐ（３、Ｙ）の露光時間をＴ１／２に設定し、露光時間記憶部２０９１に書き込む。これにより、リセットパルス制御部２１０は、読出期間Ｈ３において、ＨＳＥＬ１ＡをＨｉにして、画素Ｐ（３、Ｙ）のＰＤをリセットする。

（読出期間Ｈ３）
読出期間Ｈ３では、ＴＸ（１）、ＴＸ（４）のリセットパルスＰＲ３、ＰＲ４が立てられているため、パルス選択情報生成部２０９２は、これらのリセットパルスに対応するＨＳＥＬ２Ａ、ＨＳＥＬ３Ａのパルスを立てるか否かを判定する必要がある。そのため、パルス選択情報生成部２０９２は、露光時間記憶部２０９１から画素Ｐ（１、Ｙ）、Ｐ（４、Ｙ）の露光時間情報ＳＳ（１、Ｙ）、ＳＳ（４、Ｙ）を読み出し、ＨＳＥＬ２Ａ、ＨＳＥＬ３Ａのパルスを立てるか否かを判定し、判定結果に基づいてパルス選択情報ＳＰ（Ｙ）を生成し、リセットパルス制御部２１０に出力する。これにより、リセットパルス制御部２１０は、パルス選択情報ＳＰ（Ｙ）からＨＳＥＬ（Ｙ）を生成し、Ｐ（１、Ｙ）、Ｐ（４、Ｙ）のＰＤのリセットを制御する。ここでは、露光時間情報ＳＳ（１、Ｙ）には、露光時間Ｔ１／２が設定されている。そのため、リセットパルス制御部２１０は、読出期間Ｈ３では、ＨＳＥＬ２ＡをＨｉにせず、画素Ｐ（１、Ｙ）のＰＤをリセットしない。

そのため、読出期間Ｈ５において、画素信号が読み出される画素Ｐ（１、Ｙ）は露光時間が最適露光時間であるＴ１／２に設定されている。読出時間Ｈ６以降で読み出される画素も、同様に最適露光時間Ｔ１／２で露光できている。

１０２ 撮像素子
１０６ 出力画像
２０１ 画素アレイ
２０２ ＴＧ
２０３ Ｖスキャナ
２０４ カラムＡＤＣアレイ
２０５ Ｈスキャナ
２０６ センスアンプ
２０７ 露光時間設定部
２０８ 補正部
２０９ 露光時間管理部
２１０ リセットパルス制御部

Claims (10)

1. ローリングシャッター駆動する固体撮像装置であって、
   複数行×複数列でアレイ状に配列された複数の画素を含み、各行が１以上の画素からなる画素ブロックで構成された画素アレイと、
   前記画素が１フレームの画素信号を得るのに要する１垂直期間において、前記画素を構成する光電変換素子をリセットするためのリセットパルスをＮ（Ｎは２以上の整数）個含むＰＤリセット信号を、一定期間ずつずらして前記画素アレイの各行に出力する垂直走査部と、
   ある１の行に属するある１の画素ブロックの画素信号に基づいて、同一フレーム内において前記１の行よりも後に画素信号が読み出される後続行に属する前記１の画素ブロックと同一列の後続画素ブロックの露光時間を設定する露光時間設定部と、
   前記露光時間設定部により設定された露光時間で露光されるように、前記ＰＤリセット信号に含まれるＮ個のリセットパルスの中から１又は複数のリセットパルスを前記後続画素ブロックに選択させるリセットパルス制御部とを備える固体撮像装置。
2. 前記露光時間設定部が各画素ブロックに設定した露光時間を管理する露光時間管理部を更に備え、
   露光時間設定部は、前記後続画素ブロックに属する１の後続画素ブロックに対し、前記１の画素ブロックの画素信号と、前記露光時間管理部が管理している前記１の後続画素ブロックの露光時間とに基づいて露光時間を設定する請求項１記載の固体撮像装置。
3. 前記露光時間設定部は、前記１の画素ブロックの画素信号に基づいて、前記１の画素ブロックの露光時間を算出し、算出した露光時間を次フレームの露光時間の設定のために前記露光時間管理部に書き込む請求項２記載の固体撮像装置。
4. 前記垂直走査部は、前記画素アレイの各行を飛び越し走査する請求項１〜３のいずれかに記載の固体撮像装置。
5. 前記露光時間設定部は、設定可能な露光時間毎の光電変換特性を画素値に応じて複数のクラスに分け、前記１の画素ブロックが出力した画素信号を画素値が最大のクラスの範囲内の画素値で出力可能な光電変換特性を特定し、特定した光電変換特性に対応する露光時間を前記１の画素ブロックの最適露光時間として算出し、算出した最適露光時間を前記後続画素ブロックの露光時間に設定する請求項１〜４のいずれかに記載の固体撮像装置。
6. 前記垂直走査部は、前記画素アレイの各行に対し、１水平期間ずつずらして前記画素信号の読出期間を割り当て、前記１の行に出力されるＰＤリセット信号のある１のリセットパルスがいずれか１の読出期間に位置するように前記ＰＤリセット信号を出力し、
   前記後続行は、前記１の行の読出期間の次の読出期間に、読出期間が割り当てられていない行であって、前記リセットパルスが位置する行である請求項１〜５のいずれかに記載の固体撮像装置。
7. 前記後続行のＰＤリセット信号のうち前記次の読出期間に位置するリセットパルスを選択することで設定される露光時間は、設定可能な露光時間ＳＳＪであり、
   前記１の画素ブロックの画素信号に基づいて算出した最適露光時間をＳＳＳ、現在設定されている前記後続画素ブロックの露光時間をＳＳＯ、更新後の前記後続画素ブロックの露光時間をＳＳＮとすると、
   前記露光時間設定部は、ＳＳＯ≦ＳＳＳの場合、ＳＳＮ＝ＳＳＯに設定し、ＳＳＯ＞ＳＳＳの場合、ＳＳＮ＝ＳＳＪに設定する請求項６記載の固体撮像装置。
8. 前記設定可能な露光時間が長いほど露光時間の設定の自由度が高いとすると、前記後続行のうち露光時間の設定の自由度が高い行が、前記１の行に対して空間的に近い行となるように前記画素アレイの各行へのＰＤリセット信号の出力順序を入れ替える請求項７記載の固体撮像装置。
9. 前記ＰＤリセット信号の１パルス目の前記リセットパルスは、前記１垂直期間での最大の露光時間の露光開始タイミングと前記１の行の全列の画素の露光終了タイミングとを決定するものであり、
   前記リセットパルス制御部は、前記１パルス目の前記リセットパルスを前記１の行の全列の画素に選択させる請求項１〜８のいずれかに記載の固体撮像装置。
10. 前記リセットパルス制御部は、前記露光時間が短い画素ブロックほど前記１垂直期間におけるパルスの順序が後のリセットパルスを選択させる請求項９記載の固体撮像装置。