JP2014229863A - Surface mounting structure of chip component - Google Patents
Surface mounting structure of chip component Download PDFInfo
- Publication number
- JP2014229863A JP2014229863A JP2013110938A JP2013110938A JP2014229863A JP 2014229863 A JP2014229863 A JP 2014229863A JP 2013110938 A JP2013110938 A JP 2013110938A JP 2013110938 A JP2013110938 A JP 2013110938A JP 2014229863 A JP2014229863 A JP 2014229863A
- Authority
- JP
- Japan
- Prior art keywords
- land
- electrode
- chip component
- mounting structure
- surface mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
本発明は、チップ部品の電極が配線基板のランドに半田で接続されてなる、チップ部品の表面実装構造に関する。 The present invention relates to a surface mounting structure of a chip component in which an electrode of the chip component is connected to a land of a wiring board by solder.
チップ部品の電極が配線基板のランドに半田で接続されてなるチップ部品の表面実装構造が、例えば、特開平11−26910号公報(特許文献1)に開示されている。 For example, Japanese Unexamined Patent Publication No. 11-26910 (Patent Document 1) discloses a surface mounting structure of a chip component in which electrodes of the chip component are connected to lands of a wiring board by solder.
一般的に、チップ部品を表面実装するための配線基板には、チップ部品の電極を接合するためのランドが、エポキシ樹脂やアルミナ等からなる絶縁基体の表面に形成された銅箔や導電ペーストの印刷によって形成される配線パターンの一部として設けられる。そして、チップ部品の電極が該ランドに半田で接合されることで、チップ部品が配線基板に搭載される。 In general, a wiring board for surface mounting a chip component has a land for bonding an electrode of the chip component made of copper foil or conductive paste formed on the surface of an insulating substrate made of epoxy resin, alumina, or the like. It is provided as a part of a wiring pattern formed by printing. Then, the chip component is mounted on the wiring substrate by bonding the electrode of the chip component to the land with solder.
チップ部品の表面実装は、電子部品のリードをプリント基板等の穴に固定するスルーホール実装に比べて、スペースを取らず製造が容易である反面、一般的に次のような問題点がある。チップ部品が小さくて軽い場合には、製造時の半田ペーストのリフロー工程において、チップ部品が溶融半田の上に浮いて移動し易い状態となる。このため、リフロー前にチップ部品をランドの所定位置に配置していても、リフロー後には、チップ部品が位置ズレしてしまう場合がある。また、チップ部品が大きくて重い場合には、ランドと電極の間の半田層が薄くなる。従って、配線基板、半田およびチップ部品の間の熱膨脹係数に差があることから、長期間使用した場合、該半田層において熱疲労による亀裂が徐々に伸展するおそれがある。 The surface mounting of the chip component is easier to manufacture without taking up space than the through-hole mounting in which the lead of the electronic component is fixed to the hole of the printed circuit board or the like, but generally has the following problems. When the chip component is small and light, the chip component floats on the molten solder and easily moves in the solder paste reflow process at the time of manufacture. For this reason, even if the chip component is arranged at a predetermined position on the land before the reflow, the chip component may be displaced after the reflow. Further, when the chip component is large and heavy, the solder layer between the land and the electrode becomes thin. Therefore, since there is a difference in thermal expansion coefficients among the wiring board, solder, and chip parts, there is a possibility that cracks due to thermal fatigue gradually develop in the solder layer when used for a long time.
前述したチップ部品の表面実装における後者の問題を解消する有効な方法は、十分な半田層の厚さを確保して、熱膨脹係数の差に起因するせん断応力を半田層により吸収することである。このため、特許文献1の表面実装構造では、電子部品側またはプリント板側の母材に突出したインシュレータ部が設けられ、該インシュレータ部で、プリント板の配線(ランド)と電子部品の電極の間隔を確保するようにしている。しかしながら、この表面実装構造では、所定の厚さの半田層が形成できる反面、インシュレータ部で電子部品側の母材とプリント板側の母材が直接接触する構造となる。このため、冷熱時には半田層に大きな歪がかかって、半田寿命に悪影響を与える可能性がある。
An effective method for solving the latter problem in the surface mounting of the chip component described above is to secure a sufficient thickness of the solder layer and to absorb the shear stress caused by the difference in thermal expansion coefficient by the solder layer. For this reason, in the surface mounting structure of
以上のことから、本発明は、チップ部品の電極が配線基板のランドに半田で接続されてなるチップ部品の表面実装構造を対象としている。そして、本発明の目的は、製造時にチップ部品の位置ズレが発生し難く、長期間の使用においても高い信頼性を有したチップ部品の表面実装構造を提供することにある。 From the above, the present invention is directed to the surface mounting structure of a chip component in which the electrode of the chip component is connected to the land of the wiring board by solder. An object of the present invention is to provide a surface mounting structure of a chip component that is less likely to be displaced during manufacture and that has high reliability even during long-term use.
本発明は、チップ部品の表面に形成された電極が、配線基板の表面に形成されたランドに半田で接続されてなる、チップ部品の表面実装構造である。本発明に係るチップ部品の表面実装構造では、ランドの基底面に平行で、該ランドの表面の上端に接する平面をランド基準平面としたとき、ランドの表面が、前記ランド基準平面から窪んだ窪み部を有する形状に形成されている。また、ランドと対向する電極の基底面に平行で、該電極の表面の下端に接する平面を電極基準平面としたとき、電極の表面が、前記電極基準平面から突出した突出部を有する形状に形成されている。そして、半田を間に挟んで、前記突出部が前記窪み部と部分的に重なる嵌まり合った状態で、電極とランドが接続されてなる構造を有している。 The present invention is a surface mounting structure of a chip component in which an electrode formed on the surface of the chip component is connected to a land formed on the surface of the wiring board by solder. In the surface mounting structure of the chip component according to the present invention, when the plane parallel to the base surface of the land and in contact with the upper end of the surface of the land is a land reference plane, the surface of the land is a depression recessed from the land reference plane. It is formed in the shape which has a part. Further, when a plane parallel to the base surface of the electrode facing the land and in contact with the lower end of the surface of the electrode is defined as an electrode reference plane, the surface of the electrode is formed in a shape having a protruding portion protruding from the electrode reference plane. Has been. And it has the structure where an electrode and a land are connected in the state which the said protrusion part overlapped and overlapped with the said hollow part on both sides of solder.
チップ部品の一般的な表面実装構造では、半田で接合される配線基板のランドとチップ部品の電極は、どちらも平面状である。この場合、前述したように、チップ部品が小さくて軽い場合に製造時においてチップ部品の位置ズレが発生し易く、チップ部品が大きくて重い場合に長期間の使用でランドと電極の間の半田層に亀裂が伸展するおそれがある。 In a general surface mounting structure of a chip component, both the land of the wiring board and the electrode of the chip component to be joined by solder are planar. In this case, as described above, when the chip component is small and light, the chip component is likely to be misaligned during manufacturing. When the chip component is large and heavy, the solder layer between the land and the electrode can be used for a long time. There is a risk of cracks extending.
そこで、上記チップ部品の表面実装構造では、配線基板のランドにおいて、該ランドの表面形状を上端に接するランド基準平面から窪んだ窪み部を有する形状にしている。また、それと対向するチップ部品の電極において、該電極の表面形状を下端に接する電極基準平面から突出した突出部を有する形状にしている。そして、半田による上記電極とランドの接続部では、半田を間に挟んで、チップ部品の電極の突出部が配線基板のランドの窪み部と部分的に重なる嵌まり合った状態で、電極とランドが接続されるようにしている。 Therefore, in the surface mounting structure of the chip component, the land shape of the wiring board is formed into a shape having a recessed portion recessed from the land reference plane in contact with the upper end. Further, in the electrode of the chip component facing it, the surface shape of the electrode has a protruding portion protruding from the electrode reference plane in contact with the lower end. Then, in the connection portion between the electrode and the land by solder, the electrode and the land are fitted in a state where the protruding portion of the electrode of the chip component partially overlaps the recess portion of the land of the wiring board with the solder interposed therebetween. To be connected.
この嵌め合い形状の突出部と窪み部をそれぞれチップ部品の電極と配線基板のランドに設けることによって、半田付け時においては、溶融半田上に浮いた状態で存在するチップ部品の移動が制限される。これによって、上記チップ部品の表面実装構造では、チップ部品の位置ズレ発生を抑制することができる。 By providing the fitting-shaped protruding portion and the recessed portion on the electrode of the chip component and the land of the wiring board, respectively, the movement of the chip component existing in a floating state on the molten solder is restricted during soldering. . Thereby, in the surface mounting structure of the chip component, occurrence of displacement of the chip component can be suppressed.
また、半田付け時においては、溶融半田がランドの窪み部の方へ流れ込み、該窪み部に溜まった溶融半田でチップ部品を支える状態となる。このため、前述した電極とランドがどちらも平面である場合に較べて、ランドの周辺への溶融半田の流れ出しが抑制され、電極とランドの間に最終的に形成される半田層の平均厚さを厚くすることができる。従って、配線基板、半田およびチップ部品の熱膨脹係数の差に起因するせん断応力を吸収させるのに十分な半田層の厚さを確保して、半田層での熱疲労による亀裂の伸展を抑制することができる。また、嵌め合い形状の突出部と窪み部を設けることによって、電極とランドがどちらも平面である場合に較べて、亀裂の伸展経路も長くなる。すなわち、亀裂は直線的に伸展できず、嵌まり合った状態で存在する突出部と窪み部の先端間を回り込む曲がった経路となる。従って、これによっても半田寿命が延長される。さらに、上記チップ部品の表面実装構造は、特許文献1に記載されている表面実装構造と異なり、チップ部品側の母材と配線基板側の絶縁基体が直接接触する構造ではない。このため、冷熱時に半田層に大きな歪がかかって半田寿命に悪影響を与える可能性もない。これらによって、上記チップ部品の表面実装構造は、長期間の使用においても高い信頼性を確保することができる。
Further, at the time of soldering, the molten solder flows toward the indented portion of the land, and the chip component is supported by the molten solder accumulated in the indented portion. For this reason, compared to the case where both the electrode and the land are flat, the flow of molten solder to the periphery of the land is suppressed, and the average thickness of the solder layer finally formed between the electrode and the land Can be thickened. Therefore, it is necessary to secure a sufficient solder layer thickness to absorb the shear stress caused by the difference in thermal expansion coefficient between the wiring board, solder and chip parts, and to suppress the crack extension due to thermal fatigue in the solder layer. Can do. Further, by providing the fitting-shaped protruding portion and the recessed portion, the crack extension path becomes longer as compared with the case where both the electrode and the land are flat. That is, the crack cannot be extended linearly, and becomes a curved path that wraps around between the tip of the projecting portion and the recessed portion that exist in a fitted state. Accordingly, this also extends the solder life. Furthermore, unlike the surface mounting structure described in
上記チップ部品の表面実装構造では、配線基板の上方視において、前記ランド基準平面が窪み部を取り囲んで接しており、前記上端を構成する堤部が、窪み部を取り囲むように形成されてなることが好ましい。 In the surface mounting structure of the chip component, the land reference plane surrounds and touches the recess when viewed from above the wiring board, and the bank portion constituting the upper end is formed to surround the recess. Is preferred.
前記堤部が窪み部を取り囲んでおらず、該堤部に切れた部分がある場合には、そこが溶融半田の流れ出し口となってしまう。これに対して、堤部が窪み部を取り囲むように形成されてなる場合には、半田付け時において、溶融半田が窪み部へ流れ込んで、周囲への流れ出しが抑制される。このため、前者に較べて、チップ部品を強く支えることが可能になり、半田層の平均厚さを厚くして、半田寿命を向上することができる。 When the bank portion does not surround the hollow portion and there is a cut portion in the bank portion, it becomes an outlet for molten solder. On the other hand, when the bank portion is formed so as to surround the hollow portion, the molten solder flows into the hollow portion during soldering, and the outflow to the surroundings is suppressed. For this reason, it becomes possible to strongly support the chip component as compared with the former, and it is possible to increase the average thickness of the solder layer and improve the solder life.
上記チップ部品の表面実装構造は、例えば、配線基板の上方視において、前記ランド基準平面がランドの外周で接しており、前記上端を構成する堤部が、ランドの外周に形成されてなる構造であってよい。 The surface mounting structure of the chip component is, for example, a structure in which the land reference plane is in contact with the outer periphery of the land and the bank portion constituting the upper end is formed on the outer periphery of the land in a top view of the wiring board. It may be.
また、上記チップ部品の表面実装構造は、配線基板の上方視において、前記ランド基準平面がランドの内部で接しており、前記上端を構成する堤部の少なくとも一部が、ランドの内部に形成されてなる構造とすることもできる。 Further, in the surface mounting structure of the chip component, the land reference plane is in contact with the inside of the land in a top view of the wiring board, and at least a part of the bank portion constituting the upper end is formed inside the land. It can also be set as a structure.
この場合、配線基板の下方視において、電極の表面が長方形状を有してなる場合には、前記ランドの内部に形成される堤部の一部が、所定位置に配置される電極の長辺方向と直交することが好ましい。この構造は、先に説明した嵌め合い形状の突出部と窪み部を設けることによって得られる効果に加えて、亀裂が伸展し易い電極の長辺方向で、特に亀裂の伸展がスタートする両端部において、半田層の厚さを厚くする構造である。これによれば、亀裂の発生確率を低減することができ、半田寿命をさらに長くすることができる。 In this case, when the surface of the electrode has a rectangular shape when viewed from the lower side of the wiring board, a part of the bank portion formed inside the land is a long side of the electrode arranged at a predetermined position. It is preferable to be orthogonal to the direction. In addition to the effect obtained by providing the fitting-shaped protrusion and depression described above, this structure is in the long side direction of the electrode where cracks are likely to extend, particularly at both ends where cracks start to extend. In this structure, the thickness of the solder layer is increased. According to this, the probability of occurrence of cracks can be reduced, and the solder life can be further increased.
上記チップ部品の表面実装構造において、例えば、配線基板の下方視において、前記電極の表面が長方形状を有してなる場合には、以下の構造を採用することが好ましい。すなわち、前記長方形状の電極の短辺方向をX軸方向、長辺方向をY軸方向、X軸方向とY軸方向に対して直交する方向をZ軸方向としたとき、前記電極の突出部が、X軸方向とZ軸方向で形成されるX−Z面であって、長方形状の電極の中心を通る対称面に対して、面対称に形成されてなる構造とする。また、ランドの窪み部についても、所定位置に配置される前記電極の突出部に対向して、ランドの窪み部が、前記突出部の対称面に対して、面対称となるように形成されてなる構造とする。 In the surface mounting structure of the chip component, for example, when the surface of the electrode has a rectangular shape when viewed from the lower side of the wiring board, it is preferable to adopt the following structure. That is, when the short side direction of the rectangular electrode is the X-axis direction, the long side direction is the Y-axis direction, and the direction orthogonal to the X-axis direction and the Y-axis direction is the Z-axis direction, the protruding portion of the electrode Is an X-Z plane formed in the X-axis direction and the Z-axis direction, and is formed to be plane-symmetric with respect to a plane of symmetry passing through the center of the rectangular electrode. Further, the land recess is also formed so that the land recess is in plane symmetry with respect to the plane of symmetry of the protrusion, facing the protrusion of the electrode disposed at a predetermined position. It becomes the structure which becomes.
ランドと半田で接合される長方形状の電極において、長方形状の長辺方向である上記Y軸方向は、配線基板、半田およびチップ部品の熱膨脹係数の差に起因するせん断応力が大きくなる方向であり、亀裂が伸展し易い方向である。従って、この亀裂が伸展し易いY軸方向に対して、電極の突出部とランドの窪み部を、中心を通る対称面がY軸方向と直交するように、面対称に形成する。これによって、亀裂がY軸方向で直線的に伸展できず、亀裂の伸展経路は、突出部の先端を周り込む長い経路にすることができる。従って、亀裂が伸展し易いY軸方向において、亀裂の伸展を抑制し、半田寿命を長くすることができる。 In the rectangular electrode joined with the land by solder, the Y-axis direction, which is the long side direction of the rectangular shape, is a direction in which shear stress due to the difference in thermal expansion coefficients of the wiring board, solder, and chip components increases. , Cracks are easy to extend. Therefore, the protruding portion of the electrode and the recessed portion of the land are formed in plane symmetry so that the plane of symmetry passing through the center is orthogonal to the Y-axis direction with respect to the Y-axis direction in which this crack is likely to extend. As a result, the crack cannot extend linearly in the Y-axis direction, and the extension path of the crack can be a long path that goes around the tip of the protrusion. Therefore, in the Y-axis direction where cracks are likely to extend, the extension of cracks can be suppressed and the solder life can be extended.
上記したチップ部品の電極の突出部は、例えば、前記した電極の基底面と電極基準平面の間の平坦部と同じ導電材で、該平坦部と一体的に形成されてなる構造であってよい。また、突出部の形成位置において、チップ部品の本体が電極の基底面から突出するように形成されてなり、突出部が、基底面と電極基準平面の間の平坦部と同じ導電材で、該平坦部と同時の成膜によって形成されてなる構造であってもよい。 The protruding portion of the electrode of the chip component described above may have a structure in which, for example, the same conductive material as the flat portion between the base surface of the electrode and the electrode reference plane is formed integrally with the flat portion. . Further, at the position where the protruding portion is formed, the main body of the chip component is formed so as to protrude from the base surface of the electrode, and the protruding portion is the same conductive material as the flat portion between the base surface and the electrode reference plane. The structure formed by film-forming simultaneously with a flat part may be sufficient.
以上のようにして、上記したチップ部品の表面実装構造は、製造時にチップ部品の位置ズレが発生し難く、長期間の使用においても高い信頼性を有したチップ部品の表面実装構造とすることができる。 As described above, the surface mounting structure of the chip component described above is a chip component surface mounting structure that is less likely to be misaligned during manufacturing and has high reliability even in long-term use. it can.
一般的に、チップ部品を表面実装するための配線基板には、チップ部品の電極を接合するためのランドが、絶縁基体の表面に形成された銅箔等からなる配線パターンの一部として設けられる。そして、チップ部品の電極が該ランドに半田で接合されることで、チップ部品が配線基板に搭載される。 Generally, a wiring board for surface mounting a chip component is provided with a land for bonding an electrode of the chip component as a part of a wiring pattern made of copper foil or the like formed on the surface of an insulating substrate. . Then, the chip component is mounted on the wiring substrate by bonding the electrode of the chip component to the land with solder.
以下、本発明に係るチップ部品の表面実装構造の実施形態を、図に基づいて説明する。 DESCRIPTION OF EMBODIMENTS Hereinafter, an embodiment of a surface mounting structure for a chip component according to the present invention will be described with reference to the drawings.
図1は、本発明に係るチップ部品の表面実装構造の一例を模式的に示した図で、(a)は、配線基板10とチップ部品20を上方視した上面図である。また、(b)は、(a)における一点鎖線A−Aでの断面を示した図であり、(c)は、(a)における一点鎖線B−Bでの断面を拡大して示した図である。
FIG. 1 is a diagram schematically showing an example of a surface mounting structure of a chip component according to the present invention. FIG. 1A is a top view of the
図2は、図1の表面実装構造に用いられている配線基板10を示した図で、(a)は、配線基板10を上方視した上面図である。また、(b)は、(a)における一点鎖線A−Aでの断面を示した図であり、(c)は、(a)における一点鎖線B−Bでの断面を示した図である。
FIG. 2 is a diagram showing the
また、図3は、図1の表面実装構造に用いられているチップ部品20の上下を反転して示した図で、(a)は、チップ部品20を上方視した上面図である。また、(b)は、(a)における一点鎖線A−Aでの断面を示した図であり、(c)は、(a)における一点鎖線B−Bでの断面を示した図である。
3 is a diagram showing the
尚、図1〜図3の各図において、一点鎖線A−Aおよび一点鎖線B−Bで示した各断面は、同一符号で示したように、同じ位置に対応している。 In addition, in each figure of FIGS. 1-3, each cross section shown with the dashed-dotted line AA and the dashed-dotted line BB respond | corresponds to the same position, as shown with the same code | symbol.
図1に示すチップ部品の表面実装構造は、配線基板10上にチップ部品20を表面実装した構造で、チップ部品20の表面に形成された電極21が、配線基板10の表面に形成されたランド11に半田30で接続されている。図1に示されている配線基板10では、絶縁基体の表面に形成された銅箔等からなる配線パターンが、図1(a)の左右に伸びている。そして、チップ部品20を接続するランド11が、該配線パターンの一部として設けられている。また、図1に示されているチップ部品20は、図1(c)からわかるように、チップ抵抗のようなサイドに電極がないチップ部品であり、半田によるサイドフィレットを作ることができない。そのため、チップ部品20を接続するランド11は、図1(a),(c)からわかるように、チップ部品20と同じ幅で形成されている。
The surface mounting structure of the chip component shown in FIG. 1 is a structure in which the
図1の表面実装構造で用いられている配線基板10は、図2に示すように、ランド11の表面が、(b),(c)において二点鎖線で示したランド基準平面KLから窪んだ窪み部12を有する形状に形成されている。ここで言うランド基準平面KLは、ランド11の基底面SL(配線基板10の絶縁基体の表面)に平行で、ランド11の表面の上端ULに接する平面である。図2のランド11は、配線基板10の上方視において、ランド基準平面KLが窪み部12を取り囲んで接しており、上端ULを構成する堤部13が、窪み部12を取り囲むように形成されている。また、ランド基準平面KLは、ランド11の外周で接するように構成されており、上端ULを構成する堤部13が、ランド11の外周に形成されている。尚、図1の(b),(c)においても、ランド基準平面KLが二点鎖線で示されている。
In the
また、図1の表面実装構造で用いられているチップ部品20は、図3に示すように、ランド11と対向する電極21の表面が、(b),(c)において二点鎖線で示した電極基準平面KDから突出した突出部22を有する形状に形成されている。ここで言う電極基準平面KDは、ランド11と対向する電極21の基底面SD(チップ部品20の本体の表面)に平行で、電極21の表面の下端DDに接する平面である。また、チップ部品20における電極21の突出部22は、前記した電極21の基底面SDと電極基準平面KDの間の平坦部23と同じ導電材で、該平坦部23と一体的に形成されている。尚、図1の(b),(c)においても、電極基準平面KDが二点鎖線で示されている。
Further, as shown in FIG. 3, in the
そして、図1に示すチップ部品の表面実装構造では、(b),(C)に示すように、チップ部品20の電極21と配線基板10のランド11が、半田層31を間に挟んで、突出部22が窪み部12と部分的に重なる嵌まり合った状態で接続されている。
In the surface mounting structure of the chip component shown in FIG. 1, the
チップ部品の一般的な表面実装構造では、半田で接合される配線基板のランドとチップ部品の電極は、どちらも平面状である。この場合、前述したように、チップ部品が小さくて軽い場合に製造時においてチップ部品の位置ズレが発生し易く、チップ部品が大きくて重い場合に長期間の使用でランドと電極の間の半田層に亀裂が伸展するおそれがある。 In a general surface mounting structure of a chip component, both the land of the wiring board and the electrode of the chip component to be joined by solder are planar. In this case, as described above, when the chip component is small and light, the chip component is likely to be misaligned during manufacturing. When the chip component is large and heavy, the solder layer between the land and the electrode can be used for a long time. There is a risk of cracks extending.
そこで、図1のチップ部品の表面実装構造では、図2に示す配線基板10のランド11において、該ランド11の表面形状を上端ULに接するランド基準平面KLから窪んだ窪み部12を有する形状にしている。また、それと対向するチップ部品20の電極21において、該電極21の表面形状を図3に示すように下端DDに接する電極基準平面KDから突出した突出部22を有する形状にしている。そして、上記電極21とランド11の接続部では、図1の(b),(c)に示すように、半田層31を間に挟んで、電極21の突出部22がランド11の窪み部12と部分的に重なる嵌まり合った状態で接続されるようにしている。
Therefore, in the surface mounting structure of the chip component of FIG. 1, in the
この嵌め合い形状の突出部22と窪み部12をそれぞれチップ部品20の電極21と配線基板10のランド11に設けることによって、半田付け時においては、溶融半田上に浮いた状態で存在するチップ部品20の移動が制限される。これによって、図1に示すチップ部品の表面実装構造では、チップ部品20の位置ズレ発生を抑制することができる。
By providing the fitting-shaped projecting
また、半田付け時においては、溶融半田がランド11の窪み部12の方へ流れ込み、該窪み部12に溜まった溶融半田でチップ部品20を支える状態となる。このため、前述した電極とランドがどちらも平面である場合に較べて、ランド11の周辺への溶融半田の流れ出しが抑制され、電極21とランド11の間に最終的に形成される半田層31の平均厚さを厚くすることができる。
Further, at the time of soldering, the molten solder flows toward the recessed
特に、図1のチップ部品の表面実装構造では、配線基板10の上方視において、ランド基準平面KLが窪み部12を取り囲んで接しており、上端ULを構成する堤部13が、窪み部12を取り囲むように形成されている。
In particular, in the surface mounting structure of the chip component of FIG. 1, the land reference plane KL surrounds and touches the recessed
堤部が窪み部を取り囲んでおらず、該堤部に切れた部分がある場合には、そこが溶融半田の流れ出し口となってしまう。これに対して、図1と図2に示すランド11のように、堤部13が窪み部12を取り囲むように形成されている場合には、半田付け時において、溶融半田が窪み部12へ流れ込んで、周囲への流れ出しが抑制される。このため、前者に較べて、チップ部品20を強く支えることが可能になり、半田層31の平均厚さを厚くして、半田寿命を向上することができる。
When the bank part does not surround the hollow part and there is a cut part in the bank part, the part becomes an outlet for the molten solder. On the other hand, when the
以上のようにして、配線基板10、半田30およびチップ部品20の熱膨脹係数の差に起因するせん断応力を吸収させるのに十分な半田層31の厚さを確保して、半田層31での熱疲労による亀裂の伸展を抑制することができる。
As described above, the thickness of the
また、嵌め合い形状の突出部22と窪み部12を設けることによって、電極とランドがどちらも平面である場合に較べて、亀裂の伸展経路も長くなる。すなわち、亀裂は直線的に伸展できず、嵌まり合った状態で存在する突出部22と窪み部12の先端間を回り込む曲がった経路となる。従って、これによっても半田寿命が延長される。
Further, by providing the fitting-shaped projecting
さらに、図1のチップ部品の表面実装構造は、特許文献1に記載されている表面実装構造と異なり、チップ部品側の母材と配線基板側の絶縁基体が直接接触する構造ではない。このため、冷熱時に半田層31に大きな歪がかかって半田寿命に悪影響を与える可能性もない。これらによって、図1のチップ部品の表面実装構造は、長期間の使用においても高い信頼性を確保することができる。
Further, the surface mounting structure of the chip component in FIG. 1 is not a structure in which the base material on the chip component side and the insulating substrate on the wiring board side are in direct contact with each other, unlike the surface mounting structure described in
次に、図1〜図3に示したチップ部品の表面実装構造の細部について、より詳細に説明する。 Next, details of the surface mounting structure of the chip component shown in FIGS. 1 to 3 will be described in more detail.
図1のチップ部品の表面実装構造では、配線基板10の下方視において、チップ部品20の電極21の表面が、長方形状を有している。すなわち、図3(a)に示すように、ランド11と対向するチップ部品20の電極21は、長方形状である。右側の直交座標軸で示したように、図3では、ランド11と対向する長方形状の電極21の短辺方向をX軸方向、長辺方向をY軸方向、X軸方向とY軸方向に対して直交する方向をZ軸方向としている。そして、図3のチップ部品20では、図3(c)に示すように、電極21の突出部22が、X軸方向とZ軸方向で形成されるX−Z面であって、長方形状の電極21の中心を通る対称面(断面A−A)に対して、面対称の三角形状に形成されている。尚、図1においても、チップ部品20に対する上記直交座標軸が、Z軸方向を反転して示されている。
1, the surface of the
また、図1のチップ部品の表面実装構造では、ランド11の窪み部12についても、所定位置に配置される電極21の突出部22に対向して、図1(c)と図2(c)に示すように、ランド11の窪み部12が、突出部22の対称面(断面A−A)に対して、面対称の三角形状となるように形成されている。
Further, in the surface mounting structure of the chip component of FIG. 1, the
図1に示すチップ部品の表面実装構造では、ランド11と半田30で接合される長方形状の電極21において、長方形状の長辺方向であるY軸方向は、配線基板10、半田30およびチップ部品20の熱膨脹係数の差に起因するせん断応力が大きくなる方向であり、亀裂が伸展し易い方向である。従って、この亀裂が伸展し易いY軸方向に対して、図1(c)に示すように、電極21の突出部22とランド11の窪み部12を、中心を通る対称面(断面A−A)がY軸方向と直交するように、面対称に形成する。これによって、亀裂がY軸方向で直線的に伸展できず、亀裂の伸展経路は、突出部22の先端を周り込む長い経路にすることができる。従って、亀裂が伸展し易いY軸方向において、亀裂の伸展を抑制し、半田寿命を長くすることができる。
In the surface mounting structure of the chip component shown in FIG. 1, in the
図4(a)〜(c)は、それぞれ、図1に示したチップ部品の表面実装構造の変形例を示す図である。尚、図4(a)〜(c)に例示する各構造のB−B拡大断面図は、図1(c)に示したB−B拡大断面図に対応しており、図1(a)に示した上面図と図1(b)に示したA−A断面図は、図4(a)〜(c)の各構造についても同じである。 4A to 4C are diagrams showing modifications of the surface mounting structure of the chip component shown in FIG. In addition, the BB expanded sectional view of each structure illustrated to FIG.4 (a)-(c) respond | corresponds to the BB expanded sectional view shown in FIG.1 (c), FIG.1 (a). The top view shown in FIG. 4 and the AA cross-sectional view shown in FIG. 1B are the same for the structures shown in FIGS. 4A to 4C.
図4(a)〜(c)に示すチップ部品の表面実装構造では、それぞれ、チップ部品20a〜20cの電極21a〜21cと配線基板10a〜10cのランド11a〜11cが、半田層31a〜31cを間に挟んで接続されている。また、電極21a〜21cの突出部22a〜22cは、ランド11a〜11cの窪み部12a〜12cと部分的に重なる嵌まり合った状態で接合されている。
In the chip component surface mounting structure shown in FIGS. 4A to 4C, the
図1(c)の構造と図4(a)〜(c)の各構造は、それぞれ、前述した突出部と窪み部の断面形状だけが異なっている。すなわち、図1(c)の構造では、電極21の突出部22とそれに対向するランド11の窪み部12が、B−B断面において、三角形状に形成されていた。これに対して、図4(a)の構造では、電極21aの突出部22aとそれに対向するランド11aの窪み部12aが、B−B断面において、表面が円弧となる形状に形成されている。図4(b)の構造では、電極21bの突出部22bとそれに対向するランド11bの窪み部12bが、B−B断面において、台形状に形成されている。また、図4(c)の構造では、電極21cの突出部22cとそれに対向するランド11cの窪み部12cが、B−B断面において、矩形状に形成されている。
The structure shown in FIG. 1C and the structures shown in FIGS. 4A to 4C are different from each other only in the cross-sectional shapes of the protrusion and the depression. That is, in the structure of FIG. 1C, the protruding
図4(a)〜(c)のいずれの構造についても、図1に示したチップ部品の表面実装構造と同様にして、半田層31a〜31cを間に挟んで、突出部22a〜22cが窪み部12a〜12cと嵌まり合った状態で接続されている。従って、半田付け時においては、チップ部品20a〜20cの移動が制限され、チップ部品20a〜20cの位置ズレ発生を抑制することができる。また、溶融半田が窪み部12a〜12cの方へ流れ込み、周辺への流れ出しが抑制されて最終的に形成される半田層31a〜31cの平均厚さを厚くすることで、熱疲労による亀裂の伸展を抑制することができる。さらには、亀裂の伸展経路が長くなって、半田寿命を長くすることができる。
4A to 4C, the
図5は、図1に示した表面実装構造の別の変形例を示す図で、(a)は、配線基板10とチップ部品20dを上方視した上面図である。また、(b)は、(a)における一点鎖線A−Aでの断面を示した図であり、(c)は、(a)における一点鎖線B−Bでの断面を拡大して示した図である。
FIG. 5 is a view showing another modified example of the surface mounting structure shown in FIG. 1, and FIG. 5A is a top view of the
また、図6は、図5の表面実装構造に用いられているチップ部品20dの上下を反転して示した図で、(a)は、チップ部品20dを上方視した上面図である。また、(b)は、(a)における一点鎖線A−Aでの断面を示した図であり、(c)は、(a)における一点鎖線B−Bでの断面を示した図である。
6 is a diagram showing the
尚、図5(a)〜(c)と図6(a)〜(c)は、それぞれ図1(a)〜(c)と図3(a)〜(c)に対応しており、一点鎖線A−Aおよび一点鎖線B−Bで示した各断面は、同一符号で示したように、同じ位置に対応している。 5 (a)-(c) and FIGS. 6 (a)-(c) correspond to FIGS. 1 (a)-(c) and FIGS. 3 (a)-(c), respectively. Each cross section indicated by the chain line AA and the alternate long and short dash line BB corresponds to the same position as indicated by the same reference numeral.
図5に示すチップ部品の表面実装構造では、チップ部品20dの電極21dと配線基板10のランド11が、半田層31を間に挟んで接続されている。また、図5(c)に示すように、電極21dの突出部22dは、ランド11の窪み部12と部分的に重なる嵌まり合った状態で接合されている。
In the surface mounting structure of the chip component shown in FIG. 5, the
図1の構造と図5の構造とでは、配線基板10に表面実装されているチップ部品20とチップ部品20dの内部構造だけが異なっている。すなわち、図1の構造で用いられているチップ部品20は、図3に示したように、突出部22が、電極21の基底面SDと電極基準平面KDの間の平坦部23と同じ導電材で、該平坦部23と一体的に形成されていた。これに対して、図1の構造で用いられているチップ部品20dは、図6(b),(c)に示すように、突出部の形成位置において、チップ部品20dの本体が電極21dの基底面SDから突出するように形成されている。そして、突出部22dが、基底面SDと電極基準平面DDの間の平坦部23dと同じ導電材で、該平坦部23dと同時の成膜によって形成されている。
The structure of FIG. 1 differs from the structure of FIG. 5 only in the internal structure of the
例えば、図3と図6のチップ部品20,20dがチップ抵抗である場合、一般的にアルミナ基板上に厚膜で形成される本体は、金属からなる電極に較べて比重が小さい。この場合には、図6の内部構造を有したチップ部品20dは、図3の内部構造を有したチップ部品20に較べて、軽量化することができる。
For example, when the
図7は、別の変形例を示す図で、(a)は、配線基板10dとチップ部品20eを上方視した上面図である。また、(b)は、(a)における一点鎖線A−Aでの断面を示した図であり、(c)は、(a)における一点鎖線B−Bでの断面を拡大して示した図である。
FIG. 7 is a view showing another modified example, and FIG. 7A is a top view of the
図8は、図7の表面実装構造に用いられている配線基板10dを示した図で、(a)は、配線基板10dを上方視した上面図である。また、(b)は、(a)における一点鎖線A−Aでの断面を示した図であり、(c)は、(a)における一点鎖線B−Bでの断面を示した図である。
FIG. 8 is a view showing the
図9は、図7の表面実装構造に用いられているチップ部品20eの上下を反転して示した図で、(a)は、チップ部品20eを上方視した上面図である。また、(b)は、(a)における一点鎖線A−Aでの断面を示した図であり、(c)は、(a)における一点鎖線B−Bでの断面を示した図である。
FIG. 9 is a view showing the
また、図10は、配線基板10dにおけるランド11dおよびチップ部品20eにおける電極21eの形成方法を説明するための図で、堤部13diと突出部22eが多段で形成されている様子を模式的に示した図である。
FIG. 10 is a diagram for explaining a method of forming the
尚、図7〜図9は、それぞれ図1〜図3に対応しており、一点鎖線A−Aおよび一点鎖線B−Bで示した各断面は、同一符号で示したように、同じ位置に対応している。 7 to 9 correspond to FIGS. 1 to 3, respectively, and the cross-sections indicated by the one-dot chain line AA and one-dot chain line BB are at the same position as indicated by the same reference numerals. It corresponds.
図7に示すチップ部品の表面実装構造では、チップ部品20eの電極21eと配線基板10dのランド11dが、半田層31dを間に挟んで接続されている。また、図7(c)に示すように、電極21eの突出部22eは、ランド11dの窪み部12dと部分的に重なる嵌まり合った状態で接合されている。
In the surface mounting structure of the chip component shown in FIG. 7, the
先に説明したチップ部品の表面実装構造は、いずれも、配線基板10,10a〜10cの上方視において、ランド基準平面KLがランド11,11a〜11cの外周で接するように構成されていた。そして、窪み部12,12a〜12cを取り囲み、上端ULを構成する堤部が、ランド11a〜11cの外周に形成されていた。
The above-described surface mounting structure of the chip component is configured such that the land reference plane KL is in contact with the outer periphery of the
これに対して、図7〜図9に示すチップ部品の表面実装構造は、配線基板10dの上方視において、ランド基準平面KLがランド11dの内部で接している。そして、図8と図7(c)からわかるように、窪み部12dを取り囲み、上端ULを構成する堤部13dは、その一部の堤部13diがランド11dの内部に形成されている。また、該堤部13diは、所定位置に配置されるチップ部品20eの電極21eの長辺方向(先に説明したY軸方向)と直交している。この構造は、先に説明した嵌め合い形状の突出部と窪み部を設けることによって得られる効果に加えて、亀裂が伸展し易い長辺方向で、特に亀裂の伸展がスタートする両端部において、半田層31dの厚さを厚くする構造である。これによれば、亀裂の発生確率を低減することができ、半田寿命をさらに長くすることができる。
On the other hand, in the surface mounting structure of the chip component shown in FIGS. 7 to 9, the land reference plane KL is in contact with the inside of the
また、ランド11dの内部に形成されている一部の堤部13diは、図7(c)からわかるように、外側が急勾配の傾斜で、内側がゆるい勾配の傾斜となっている。これは、半田ペーストのリフロー時において、溶融半田をランド11dの中心側に流れ込み易くし、チップ部品20eのセルフアライメントをより良くするためである。これによって、半田付け時において、チップ部品20eの位置ズレを抑制し、電極21eの突出部22eとランド11dの堤部13diの突き当たりを防止することができる。
In addition, as can be seen from FIG. 7C, a part of the bank portion 13di formed inside the
図10に示すように、配線基板10dにおけるランド11dの堤部13di、およびチップ部品20eにおける電極21eの突出部22eは、次のような多段工程で形成さすることができる。第1の方法は、ランド11dおよび電極21eを全体的に厚くめっきで形成した後、所定のマスクを用いて、エッチングにより段階的に削る方法である。第2の方法は、所定のマスクを用いて、めっきにより段階的に積み上げ形成する方法である。また、形状によっては、上記のような多段工程ではなく、プレスで一括形成する方法を用いてもよい。
As shown in FIG. 10, the bank portion 13di of the
図11は、チップ部品の表面実装構造の別の例を模式的に示した図で、(a)は、配線基板10eとチップ部品20fを上方視した上面図である。また、(b)は、(a)における一点鎖線C−Cでの断面を示した図であり、(c)は、(a)における一点鎖線D−Dでの断面を拡大して示した図である。
FIG. 11 is a diagram schematically showing another example of the surface mounting structure of the chip component, and FIG. 11A is a top view of the
図11に示すチップ部品20fは、チップタイプのセラロック(村田製作所の登録商標)で、3つの電極21fを有したセラミック発振子である。
A
図11に示すチップ部品の表面実装構造では、チップ部品20fの電極21fと配線基板10eのランド11eが、半田層31eを間に挟んで接続されている。また、図11(c)に示すように、電極21fの突出部22fは、ランド11eの窪み部12eと部分的に重なる嵌まり合った状態で接合されている。
In the surface mounting structure of the chip component shown in FIG. 11, the
図11に示すチップ部品の表面実装構造についても、図7に示したチップ部品の表面実装構造と同様で、先に説明した嵌め合い形状の突出部22eと窪み部12eを設けることによって得られる効果に加えて、亀裂が伸展し易い長辺方向で、特に亀裂の伸展がスタートする両端部において、半田層31eの厚さを厚くする構造である。これによれば、亀裂の発生確率を低減することができ、半田寿命をさらに長くすることができる。
The surface mounting structure of the chip component shown in FIG. 11 is also the same as the surface mounting structure of the chip component shown in FIG. 7, and the effect obtained by providing the fitting-shaped protruding
以上のようにして、上記したチップ部品の表面実装構造は、いずれも、製造時にチップ部品の位置ズレが発生し難く、長期間の使用においても高い信頼性を有したチップ部品の表面実装構造となっている。 As described above, any of the above-described surface mounting structures of chip components is unlikely to cause misalignment of the chip components during manufacturing, and the chip component surface mounting structure that has high reliability even during long-term use. It has become.
10,10a〜10e 配線基板
11,11a〜11e ランド
KL ランド基準平面
12,12a〜12e 窪み部
20,20a〜20f チップ部品
21,21a〜21f 電極
KD 電極基準平面
22,22a〜22f 突出部
31,31a〜31e 半田層
10, 10a to
Claims (9)
前記ランドの基底面に平行で、該ランドの表面の上端に接する平面をランド基準平面としたとき、
前記ランドの表面が、前記ランド基準平面から窪んだ窪み部を有する形状に形成されてなり、
前記ランドと対向する電極の基底面に平行で、該電極の表面の下端に接する平面を電極基準平面としたとき、
前記電極の表面が、前記電極基準平面から突出した突出部を有する形状に形成されてなり、
前記半田を間に挟んで、前記突出部が前記窪み部と部分的に重なる嵌まり合った状態で、前記電極と前記ランドが接続されてなることを特徴とするチップ部品の表面実装構造。 A surface mounting structure of a chip component, in which an electrode formed on the surface of the chip component is connected to a land formed on the surface of the wiring board with solder,
When a plane parallel to the basal plane of the land and in contact with the upper end of the surface of the land is a land reference plane,
The surface of the land is formed in a shape having a hollow portion recessed from the land reference plane,
When a plane parallel to the basal plane of the electrode facing the land and in contact with the lower end of the surface of the electrode is an electrode reference plane,
The surface of the electrode is formed in a shape having a protruding portion protruding from the electrode reference plane,
A surface mounting structure for a chip component, wherein the electrode and the land are connected in a state where the protruding portion partially overlaps the recessed portion with the solder interposed therebetween.
前記ランド基準平面が、前記窪み部を取り囲んで接しており、
前記上端を構成する堤部が、前記窪み部を取り囲むように形成されてなることを特徴とする請求項1に記載のチップ部品の表面実装構造。 In a top view of the wiring board,
The land reference plane surrounds and touches the recess,
2. The surface mounting structure for a chip part according to claim 1, wherein the bank portion constituting the upper end is formed so as to surround the hollow portion.
前記ランド基準平面が、前記ランドの外周で接しており、
前記上端を構成する堤部が、前記ランドの外周に形成されてなることを特徴とする請求項2に記載のチップ部品の表面実装構造。 In a top view of the wiring board,
The land reference plane is in contact with the outer periphery of the land,
The surface mounting structure for a chip part according to claim 2, wherein the bank portion constituting the upper end is formed on an outer periphery of the land.
前記ランド基準平面が、前記ランドの内部で接しており、
前記上端を構成する堤部の少なくとも一部が、前記ランドの内部に形成されてなることを特徴とする請求項2に記載のチップ部品の表面実装構造。 In a top view of the wiring board,
The land reference plane is in contact with the inside of the land,
The surface mounting structure for a chip component according to claim 2, wherein at least a part of the bank portion constituting the upper end is formed inside the land.
前記電極の表面が、長方形状を有してなり、
前記ランドの内部に形成される堤部の一部が、所定位置に配置される前記電極の長辺方向と直交することを特徴とする請求項4に記載のチップ部品の表面実装構造。 In the lower view of the wiring board,
The surface of the electrode has a rectangular shape,
5. The surface mounting structure for a chip component according to claim 4, wherein a part of the bank portion formed inside the land is orthogonal to a long side direction of the electrode arranged at a predetermined position.
前記電極の表面が、長方形状を有してなり、
前記長方形状の電極の短辺方向をX軸方向、長辺方向をY軸方向、前記X軸方向と前記Y軸方向に対して直交する方向をZ軸方向としたとき、
前記突出部が、
前記X軸方向と前記Z軸方向で形成されるX−Z面であって、前記長方形状の電極の中心を通る対称面に対して、面対称に形成されてなることを特徴とする請求項1乃至5のいずれか一項に記載のチップ部品の表面実装構造。 In the lower view of the wiring board,
The surface of the electrode has a rectangular shape,
When the short side direction of the rectangular electrode is the X axis direction, the long side direction is the Y axis direction, and the direction perpendicular to the X axis direction and the Y axis direction is the Z axis direction,
The protrusion is
The XZ plane formed in the X-axis direction and the Z-axis direction, the plane being symmetrical with respect to a plane of symmetry passing through the center of the rectangular electrode. The surface mounting structure of the chip component as described in any one of 1 thru | or 5.
前記ランドの窪み部が、前記突出部の対称面に対して、面対称となるように形成されてなることを特徴とする請求項6に記載のチップ部品の表面実装構造。 Opposite the protruding part of the electrode arranged at a predetermined position,
The surface mounting structure for a chip part according to claim 6, wherein the depression of the land is formed so as to be plane symmetric with respect to a plane of symmetry of the protrusion.
前記基底面と前記電極基準平面の間の平坦部と同じ導電材で、該平坦部と一体的に形成されてなることを特徴とする請求項1乃至7のいずれか一項に記載のチップ部品の表面実装構造。 The protrusion is
8. The chip component according to claim 1, wherein the chip part is formed integrally with the flat part using the same conductive material as the flat part between the base surface and the electrode reference plane. 9. Surface mount structure.
前記突出部が、
前記基底面と前記電極基準平面の間の平坦部と同じ導電材で、該平坦部と同時の成膜によって形成されてなることを特徴とする請求項1乃至7のいずれか一項に記載のチップ部品の表面実装構造。 In the formation position of the protruding portion, the main body of the chip component is formed so as to protrude from the base surface of the electrode,
The protrusion is
8. The conductive material according to claim 1, wherein the flat portion between the base surface and the electrode reference plane is the same conductive material, and is formed by film formation at the same time as the flat portion. Surface mounting structure of chip parts.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013110938A JP2014229863A (en) | 2013-05-27 | 2013-05-27 | Surface mounting structure of chip component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013110938A JP2014229863A (en) | 2013-05-27 | 2013-05-27 | Surface mounting structure of chip component |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014229863A true JP2014229863A (en) | 2014-12-08 |
Family
ID=52129416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013110938A Pending JP2014229863A (en) | 2013-05-27 | 2013-05-27 | Surface mounting structure of chip component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014229863A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015118325A1 (en) | 2014-11-12 | 2016-05-12 | Toyota Jidosha Kabushiki Kaisha | Pipe connecting structure |
JP2017028229A (en) * | 2015-07-28 | 2017-02-02 | 京セラ株式会社 | Laminated capacitor and implementation structure therefor |
WO2020003907A1 (en) * | 2018-06-29 | 2020-01-02 | 日本電産株式会社 | Wiring board and electronic component mounted substrate |
WO2020003908A1 (en) * | 2018-06-29 | 2020-01-02 | 日本電産株式会社 | Wiring board and electronic component mounted substrate |
WO2023053412A1 (en) * | 2021-09-30 | 2023-04-06 | 株式会社メイコー | Substrate having lands for soldering |
-
2013
- 2013-05-27 JP JP2013110938A patent/JP2014229863A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015118325A1 (en) | 2014-11-12 | 2016-05-12 | Toyota Jidosha Kabushiki Kaisha | Pipe connecting structure |
JP2017028229A (en) * | 2015-07-28 | 2017-02-02 | 京セラ株式会社 | Laminated capacitor and implementation structure therefor |
WO2020003907A1 (en) * | 2018-06-29 | 2020-01-02 | 日本電産株式会社 | Wiring board and electronic component mounted substrate |
WO2020003908A1 (en) * | 2018-06-29 | 2020-01-02 | 日本電産株式会社 | Wiring board and electronic component mounted substrate |
WO2023053412A1 (en) * | 2021-09-30 | 2023-04-06 | 株式会社メイコー | Substrate having lands for soldering |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9552923B2 (en) | Electronic component | |
JP5790682B2 (en) | Module and manufacturing method thereof | |
JP4982602B2 (en) | Surface-mount crystal unit and method for manufacturing the same | |
JP6086018B2 (en) | Coil parts | |
JP6133854B2 (en) | Wiring board and electronic device | |
JP2014229863A (en) | Surface mounting structure of chip component | |
JP2009100353A (en) | Quartz crystal device | |
JP2008060182A (en) | In-vehicle electronic circuit device | |
JP2009141455A (en) | Crystal device for surface mounting | |
JP6943959B2 (en) | Electronic circuit board | |
JP2006196702A (en) | Surface mount type electronic device | |
JP2007294649A (en) | Surface-mounting electronic device | |
JP7182712B2 (en) | Electronic component storage packages, electronic devices, and electronic modules | |
JP4695636B2 (en) | Surface mount crystal unit | |
JP2006196703A (en) | Surface mount type electronic device | |
WO2009090896A1 (en) | Electronic component | |
JP2019186315A (en) | Electronic component mounting substrate and electronic device | |
JP6176057B2 (en) | Electronic component package base, electronic component package | |
JP2012199347A (en) | Printed wiring board | |
JP2005294632A (en) | Soldering structure of surface mount element | |
WO2015087692A1 (en) | Substrate onto which to mount electronic component | |
JP2012004590A (en) | Method for manufacturing on-vehicle electronic circuit device or electronic circuit device | |
JP4559211B2 (en) | Piezoelectric vibrator | |
JP2006287262A (en) | Lamination ceramic electronic component | |
JP2021190526A (en) | Substrate, electronic component, and electronic device |