JP2014209672A - Power amplifier - Google Patents

Power amplifier Download PDF

Info

Publication number
JP2014209672A
JP2014209672A JP2013085783A JP2013085783A JP2014209672A JP 2014209672 A JP2014209672 A JP 2014209672A JP 2013085783 A JP2013085783 A JP 2013085783A JP 2013085783 A JP2013085783 A JP 2013085783A JP 2014209672 A JP2014209672 A JP 2014209672A
Authority
JP
Japan
Prior art keywords
power
terminal
gain
transistor
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013085783A
Other languages
Japanese (ja)
Other versions
JP6372030B2 (en
Inventor
滋生 山部
Shigeo Yamabe
滋生 山部
宮下　美代
Miyo Miyashita
美代 宮下
山本　和也
Kazuya Yamamoto
和也 山本
小林　大介
Daisuke Kobayashi
大介 小林
茂 藤原
Shigeru Fujiwara
茂 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013085783A priority Critical patent/JP6372030B2/en
Publication of JP2014209672A publication Critical patent/JP2014209672A/en
Application granted granted Critical
Publication of JP6372030B2 publication Critical patent/JP6372030B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators

Abstract

PROBLEM TO BE SOLVED: To provide a power amplifier capable of adjusting a gain without changing other characteristics such as an operation class of a transistor.SOLUTION: A bias is supplied to each of bias terminals T1, T2. A gate of a transistor M1 is coupled to the bias terminal T1, and a source is grounded. A gate of a transistor M2 is coupled to the bias terminal T2, and a source is coupled to a drain of the transistor M1. A variable fixed capacitance Cv1 is coupled between the gate of the transistor M2 and a ground point.

Description

本発明は、主に携帯電話等の移動体通信用の電力増幅器に関する。   The present invention mainly relates to a power amplifier for mobile communication such as a mobile phone.

現在、ＣＤＭＡ（Code Division Multiple Access）などの携帯電話用高周波電力増幅器において、コストを低減するためにＣＭＯＳ（Complementary Metal Oxide Semiconductor）のカスコードアンプを用いた電力増幅器の開発が活発になってきている。なお、分布増幅器の利得を調整する技術が提案されている（例えば、特許文献１参照）。しかし、この技術は高周波電力増幅器の利得を調整するものではない。   Currently, in a high-frequency power amplifier for mobile phones such as CDMA (Code Division Multiple Access), a power amplifier using a cascode amplifier of CMOS (Complementary Metal Oxide Semiconductor) has been actively developed in order to reduce costs. A technique for adjusting the gain of the distributed amplifier has been proposed (see, for example, Patent Document 1). However, this technique does not adjust the gain of the high-frequency power amplifier.

特開２００３−９２５２３号公報JP 2003-92523 A

従来は、電力増幅器の利得を調整するにはトランジスタのアイドル電流を調整していた。図１６は、アイドル電流と利得とＡＣＬＲの関係を示す図である。このようにアイドル電流を変化させると、利得だけでなく、トランジスタの動作級など変化させたくない特性も変化してしまうという問題があった。   Conventionally, in order to adjust the gain of the power amplifier, the idle current of the transistor is adjusted. FIG. 16 is a diagram illustrating the relationship between idle current, gain, and ACLR. When the idle current is changed in this way, there is a problem that not only the gain but also the characteristics that the transistor does not want to change, such as the operation class of the transistor, change.

本発明は、上述のような課題を解決するためになされたもので、その目的はトランジスタの動作級などの他の特性を変化させることなく利得を調整することができる電力増幅器を得るものである。   The present invention has been made to solve the above-described problems, and an object thereof is to obtain a power amplifier capable of adjusting a gain without changing other characteristics such as an operation class of a transistor. .

本発明に係る電力増幅器は、それぞれバイアスが供給される第１及び第２のバイアス端子と、前記第１のバイアス端子に接続された第１の制御端子と、接地された第１の端子と、第２の端子とを有する第１のトランジスタと、前記第２のバイアス端子に接続された第２の制御端子と、前記第２の端子に接続された第３の端子と、第４の端子とを有する第２のトランジスタと、前記第２の制御端子と接地点との間に接続された可変容量とを備える。   A power amplifier according to the present invention includes first and second bias terminals to which a bias is supplied, a first control terminal connected to the first bias terminal, a grounded first terminal, A first transistor having a second terminal; a second control terminal connected to the second bias terminal; a third terminal connected to the second terminal; a fourth terminal; And a variable capacitor connected between the second control terminal and a ground point.

本発明により、トランジスタの動作級などの他の特性を変化させることなく利得を調整することができる。   According to the present invention, the gain can be adjusted without changing other characteristics such as the operation class of the transistor.

本発明の実施の形態１に係るカスコードアンプを示す回路図である。1 is a circuit diagram showing a cascode amplifier according to a first embodiment of the present invention. 本発明の実施の形態１に係る可変抵抗を示す回路図である。It is a circuit diagram which shows the variable resistance which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る電力増幅器を示す回路図である。It is a circuit diagram which shows the power amplifier which concerns on Embodiment 1 of this invention. 可変容量の容量値とカスコードアンプの利得の関係を示す図である。It is a figure which shows the relationship between the capacitance value of a variable capacitor, and the gain of a cascode amplifier. 本発明の実施の形態２に係る電力増幅器を示す回路図である。It is a circuit diagram which shows the power amplifier which concerns on Embodiment 2 of this invention. 受信帯域雑音と利得の関係を示す図である。It is a figure which shows the relationship between receiving band noise and a gain. 本発明の実施の形態３に係るカスコードアンプを示す回路図である。It is a circuit diagram which shows the cascode amplifier which concerns on Embodiment 3 of this invention. 本発明の実施の形態３に係るスイッチを示す回路図である。It is a circuit diagram which shows the switch which concerns on Embodiment 3 of this invention. 本発明の実施の形態３に係る電力増幅器を示す回路図である。It is a circuit diagram which shows the power amplifier which concerns on Embodiment 3 of this invention. 本発明の実施の形態３に係る電力増幅器の利得の負荷依存性を示す図である。It is a figure which shows the load dependence of the gain of the power amplifier which concerns on Embodiment 3 of this invention. 本発明の実施の形態４に係るカスコードアンプを示す回路図である。It is a circuit diagram which shows the cascode amplifier which concerns on Embodiment 4 of this invention. 本発明の実施の形態４に係るスイッチを示す回路図である。It is a circuit diagram which shows the switch which concerns on Embodiment 4 of this invention. 本発明の実施の形態５に係る電力増幅器を示す回路図である。It is a circuit diagram which shows the power amplifier which concerns on Embodiment 5 of this invention. 可変容量の容量値が一定の場合の温度変化に対する利得を示す図である。It is a figure which shows the gain with respect to the temperature change in case the capacity | capacitance value of a variable capacity | capacitance is constant. 本発明の実施の形態６に係る電力増幅器を示す回路図である。It is a circuit diagram which shows the power amplifier which concerns on Embodiment 6 of this invention. アイドル電流と利得とＡＣＬＲの関係を示す図である。It is a figure which shows the relationship between an idle current, a gain, and ACLR.

本発明の実施の形態に係る電力増幅器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。   A power amplifier according to an embodiment of the present invention will be described with reference to the drawings. The same or corresponding components are denoted by the same reference numerals, and repeated description may be omitted.

実施の形態１．
図１は、本発明の実施の形態１に係るカスコードアンプを示す回路図である。トランジスタＭ１、Ｍ２はｎチャネルＭＯＳトランジスタである。入力端子ＩＮにはＲＦ入力信号が入力され、出力端子ＯＵＴからＲＦ出力信号が出力される。バイアス端子Ｔ１，Ｔ２にはそれぞれバイアスＶｇ１，Ｖｇ２が供給される。電源端子Ｔ３は電源に接続される。 Embodiment 1 FIG.
FIG. 1 is a circuit diagram showing a cascode amplifier according to Embodiment 1 of the present invention. Transistors M1 and M2 are n-channel MOS transistors. An RF input signal is input to the input terminal IN, and an RF output signal is output from the output terminal OUT. Bias Vg1 and Vg2 are supplied to the bias terminals T1 and T2, respectively. The power supply terminal T3 is connected to a power supply.

トランジスタＭ１のゲートは、入力整合回路１を介して入力端子ＩＮに接続され、かつバイアス端子Ｔ１に接続される。トランジスタＭ１のソースは接地されている。従って、トランジスタＭ１はソース接地アンプである。トランジスタＭ２のゲートはバイアス端子Ｔ２に接続され、ソースはトランジスタＭ１のドレインに接続されている。トランジスタＭ２のドレインはフィードラインＬ１を介して電源端子Ｔ３に接続され、かつ出力整合回路２を介して出力端子ＯＵＴに接続されている。フィードラインＬ１は特定の電気長を有する線路でインダクタとして作用する。   The gate of the transistor M1 is connected to the input terminal IN through the input matching circuit 1, and is connected to the bias terminal T1. The source of the transistor M1 is grounded. Therefore, the transistor M1 is a common source amplifier. The gate of the transistor M2 is connected to the bias terminal T2, and the source is connected to the drain of the transistor M1. The drain of the transistor M2 is connected to the power supply terminal T3 via the feed line L1, and is connected to the output terminal OUT via the output matching circuit 2. The feed line L1 is a line having a specific electric length and acts as an inductor.

トランジスタＭ２のゲートと接地点との間に可変容量Ｃｖ１が接続されている。従って、トランジスタＭ２は、ゲートが可変容量Ｃｖ１を介して高周波的に接地されたゲート接地アンプである。トランジスタＭ１とトランジスタＭ２はカスコード接続されている。トランジスタＭ１，Ｍ２と可変容量Ｃｖ１がカスコードアンプＣＡ１を構成する（図１の点線枠内）。   A variable capacitor Cv1 is connected between the gate of the transistor M2 and the ground point. Therefore, the transistor M2 is a grounded-gate amplifier whose gate is grounded in high frequency via the variable capacitor Cv1. The transistors M1 and M2 are cascode-connected. The transistors M1 and M2 and the variable capacitor Cv1 constitute a cascode amplifier CA1 (within the dotted frame in FIG. 1).

図２は、本発明の実施の形態１に係る可変容量を示す回路図である。固定容量Ｃａ，Ｃｂ，Ｃｃが互いに並列に接続され、それらにそれぞれスイッチＳＷａ，ＳＷｂ，ＳＷｃが直列に接続されている。固定容量Ｃａ，Ｃｂ，ＣｃはＣＭＯＳプロセスで得られるＭＯＳ容量である。スイッチＳＷａ，ＳＷｂ，ＳＷｃを切り替えることで容量値を調整することができる。   FIG. 2 is a circuit diagram showing the variable capacitor according to the first embodiment of the present invention. Fixed capacitors Ca, Cb, and Cc are connected in parallel with each other, and switches SWa, SWb, and SWc are connected in series with each other. Fixed capacitors Ca, Cb, and Cc are MOS capacitors obtained by a CMOS process. The capacitance value can be adjusted by switching the switches SWa, SWb, and SWc.

図３は、本発明の実施の形態１に係る電力増幅器を示す回路図である。バイアス回路３はバイアス端子Ｔ１，Ｔ２にそれぞれバイアスＶｇ１，Ｖｇ２を供給する。出力電力検知回路４は、電力増幅器の出力線路に設けられた方向性結合器５と、その方向性結合器５に接続された検波器６とを有する。出力電力検知回路４は、カスコードアンプＣＡ１から出力された出力信号の電力を検知して電気信号に変換する。   FIG. 3 is a circuit diagram showing the power amplifier according to Embodiment 1 of the present invention. The bias circuit 3 supplies biases Vg1 and Vg2 to the bias terminals T1 and T2, respectively. The output power detection circuit 4 includes a directional coupler 5 provided on the output line of the power amplifier, and a detector 6 connected to the directional coupler 5. The output power detection circuit 4 detects the power of the output signal output from the cascode amplifier CA1 and converts it into an electrical signal.

発振器７がスイッチ８を介してカスコードアンプＣＡ１の入力に接続されている。この発振器７とスイッチ８がＢＩＳＴ（Built-in self test）を構成する。制御回路９のデジタル回路１０がスイッチ８をオンし発振器７を起動することで、発振器７は既知の数ポイントの入力電力を持つテスト信号を発生してカスコードアンプＣＡ１に入力させる。出力電力検知回路４は、カスコードアンプＣＡ１から出力された出力信号の電力を検知する。デジタル回路１０は、既知の数ポイントの入力電力と検知した出力電力に基づいて電力増幅器の初期の利得（異なる数ポイントの利得）を求める。   The oscillator 7 is connected to the input of the cascode amplifier CA1 through the switch 8. The oscillator 7 and the switch 8 constitute a BIST (Built-in self test). When the digital circuit 10 of the control circuit 9 turns on the switch 8 and starts the oscillator 7, the oscillator 7 generates a test signal having input power of several known points and inputs it to the cascode amplifier CA1. The output power detection circuit 4 detects the power of the output signal output from the cascode amplifier CA1. The digital circuit 10 determines an initial gain (a different number of gains) of the power amplifier based on the known several points of input power and the detected output power.

デジタル回路１０は、求めた初期の利得を、デジタルインターフェイスを介してベースバンドＬＳＩ１１に送信する。ベースバンドＬＳＩ１１は、予め設定値として内部に保持する所望の利得と、デジタル回路１０が求めた初期の利得とを比較することで、デジタルインターフェイスを介して利得の増減指令をデジタル回路１０へ伝送する。メモリ１２は、所望の容量値にセットするために必要な情報を保持する。デジタル回路１０は、カスコードアンプＣＡ１の利得が所望の値になるように可変容量Ｃｖ１の制御電圧ｃｏｎｔを決定し、可変容量Ｃｖ１の容量値を制御する。   The digital circuit 10 transmits the obtained initial gain to the baseband LSI 11 via the digital interface. The baseband LSI 11 transmits a gain increase / decrease command to the digital circuit 10 via the digital interface by comparing a desired gain held internally as a preset value with the initial gain obtained by the digital circuit 10. . The memory 12 holds information necessary for setting a desired capacity value. The digital circuit 10 determines the control voltage cont of the variable capacitor Cv1 so that the gain of the cascode amplifier CA1 becomes a desired value, and controls the capacitance value of the variable capacitor Cv1.

図４は、可変容量の容量値とカスコードアンプの利得の関係を示す図である。主に携帯電話の送信周波数に用いられる７００ＭＨｚ〜２ＧＨｚの帯域においては可変容量Ｃｖ１の容量値が大きいほど利得が高くなることがわかる。この関係性を利用し、電圧制御などで可変容量Ｃｖ１の容量値を変化させることにより電力増幅器の歪特性（ＡＣＬＲ）など他の特性への影響を与えることなく利得のみを調整することができる。   FIG. 4 is a diagram showing the relationship between the capacitance value of the variable capacitor and the gain of the cascode amplifier. It can be seen that the gain increases as the capacitance value of the variable capacitor Cv1 increases in the band of 700 MHz to 2 GHz mainly used for the transmission frequency of the mobile phone. By using this relationship and changing the capacitance value of the variable capacitor Cv1 by voltage control or the like, it is possible to adjust only the gain without affecting other characteristics such as the distortion characteristic (ACLR) of the power amplifier.

本実施の形態では、カスコードアンプＣＡ１の利得が初期状態から所望の値になるように可変容量Ｃｖ１の容量値を制御する。これにより、トランジスタの動作級などの他の特性を変化させることなく利得を調整することができる。このため、電力増幅器内の能動素子や受動素子の製造ばらつきに起因する歪みばらつきを抑制することができる。   In the present embodiment, the capacitance value of the variable capacitor Cv1 is controlled so that the gain of the cascode amplifier CA1 becomes a desired value from the initial state. Thereby, the gain can be adjusted without changing other characteristics such as the operation class of the transistor. For this reason, the distortion dispersion | variation resulting from the manufacture dispersion | variation in the active element in a power amplifier and a passive element can be suppressed.

なお、本実施の形態では利得調整機能のない増幅器は省略しているが、電力増幅器は多段構成でもよく、利得調整機能のあるカスコードアンプを複数段設けてもよい。   Although an amplifier without a gain adjustment function is omitted in this embodiment, the power amplifier may have a multistage configuration, and a plurality of cascode amplifiers with a gain adjustment function may be provided.

実施の形態２．
図５は、本発明の実施の形態２に係る電力増幅器を示す回路図である。実施の形態１の発振器７とスイッチ８の代わりに入力電力検知回路１３が設けられている。入力電力検知回路１３は、電力増幅器の入力線路に設けられた方向性結合器１４と、その方向性結合器１４に接続された検波器１５とを有する。入力電力検知回路１３は、カスコードアンプＣＡ１に入力される入力信号の電力を検知する。制御回路９は、入力信号の電力と出力信号の電力から利得を求め、この求めた利得が任意の動作状態において所望の値になるように可変容量Ｃｖ１の容量値を制御する。 Embodiment 2. FIG.
FIG. 5 is a circuit diagram showing a power amplifier according to Embodiment 2 of the present invention. An input power detection circuit 13 is provided instead of the oscillator 7 and the switch 8 of the first embodiment. The input power detection circuit 13 includes a directional coupler 14 provided on the input line of the power amplifier, and a detector 15 connected to the directional coupler 14. The input power detection circuit 13 detects the power of the input signal input to the cascode amplifier CA1. The control circuit 9 obtains a gain from the power of the input signal and the power of the output signal, and controls the capacitance value of the variable capacitor Cv1 so that the obtained gain becomes a desired value in an arbitrary operation state.

携帯電話などの移動体端末において、受信帯域雑音という利得と相関が見られる重要な特性がある。図６は、受信帯域雑音と利得の関係を示す図である。高周波電力増幅器の受信帯域雑音が大きくなる出力電力が大きな場合においてのみ、電力増幅器の利得を規格値内で低下させるように調整することで、受信帯域雑音を改善することができる。   In a mobile terminal such as a mobile phone, there is an important characteristic that is correlated with a gain called reception band noise. FIG. 6 is a diagram showing the relationship between reception band noise and gain. Only when the output power at which the reception band noise of the high-frequency power amplifier becomes large is large, the reception band noise can be improved by adjusting the gain of the power amplifier to fall within the standard value.

実施の形態３．
図７は、本発明の実施の形態３に係るカスコードアンプを示す回路図である。ゲート幅の異なるトランジスタＭ２，Ｍ３，Ｍ４が並列に接続されている。トランジスタＭ２，Ｍ３，Ｍ４のゲートと接地点の間にそれぞれ可変容量Ｃｖ１，Ｃｖ２，Ｃｖ３が接続されている。また、トランジスタＭ２，Ｍ３，Ｍ４のソースとトランジスタＭ１のドレインとの間にそれぞれスイッチＳＷ１，ＳＷ２，ＳＷ３が接続されている。 Embodiment 3 FIG.
FIG. 7 is a circuit diagram showing a cascode amplifier according to Embodiment 3 of the present invention. Transistors M2, M3, and M4 having different gate widths are connected in parallel. Variable capacitors Cv1, Cv2, and Cv3 are connected between the gates of the transistors M2, M3, and M4 and the ground point, respectively. In addition, switches SW1, SW2, and SW3 are connected between the sources of the transistors M2, M3, and M4 and the drain of the transistor M1, respectively.

ゲート幅の異なるトランジスタＭ２，Ｍ３，Ｍ４をスイッチＳＷ１，ＳＷ２，ＳＷ３で切り替え選択することにより、利得の調整範囲を広げるだけでなく、カスコードアンプの出力電力も調整することができ、用途に応じて使い分けることができる。   By selecting and switching the transistors M2, M3, and M4 having different gate widths with the switches SW1, SW2, and SW3, not only the gain adjustment range can be expanded, but also the output power of the cascode amplifier can be adjusted. Can be used properly.

なお、ここではゲート接地トランジスタを３個配置しているが、ゲート接地トランジスタが複数であればよく、数は問わない。また、トランジスタＭ２，Ｍ３，Ｍ４のゲート幅サイズが異なっていれば利得や出力電力の調整範囲を広くできるが、これらのゲート幅サイズは同一であってもよい。   Here, although three grounded gate transistors are arranged, it is sufficient that there are a plurality of grounded gate transistors, and the number is not limited. Further, if the gate width sizes of the transistors M2, M3, and M4 are different, the adjustment range of the gain and output power can be widened, but these gate width sizes may be the same.

図８は、本発明の実施の形態３に係るスイッチＳＷ１，ＳＷ２，ＳＷ３を示す回路図である。トランジスタＴｒ１のドレインＤにドレインバイアスＶｄが印加され、ゲートにゲート抵抗Ｒ１を介してゲートバイアスＶｇ１が印加されると、ドレインＤとソースＳの間が導通する。   FIG. 8 is a circuit diagram showing the switches SW1, SW2, and SW3 according to the third embodiment of the present invention. When the drain bias Vd is applied to the drain D of the transistor Tr1 and the gate bias Vg1 is applied to the gate via the gate resistance R1, the drain D and the source S are brought into conduction.

図９は、本発明の実施の形態３に係る電力増幅器を示す回路図である。制御回路９は、スイッチＳＷ１，ＳＷ２，ＳＷ３を制御して、ゲート幅の異なるトランジスタＭ２，Ｍ３，Ｍ４の１つを選択してトランジスタＭ１に接続する。これにより、高周波電力増幅器の利得だけでなく、出力電力も所望の値に制御することができる。   FIG. 9 is a circuit diagram showing a power amplifier according to Embodiment 3 of the present invention. The control circuit 9 controls the switches SW1, SW2, and SW3 to select one of the transistors M2, M3, and M4 having different gate widths and connect the selected transistor to the transistor M1. Thereby, not only the gain of the high frequency power amplifier but also the output power can be controlled to a desired value.

携帯電話などの移動体端末において、アンテナのインピーダンスは移動体端末の使用状況により変化する。以前は送信電力増幅器の出力端子からアンテナまでの経路にアイソレータが設けられていたため、アンテナのインピーダンスが変化しても送信電力増幅器の出力負荷インピーダンスは所定のインピーダンス（例えば５０Ω）に固定されていた。しかし、小型化、低コスト化のため近年はアイソレータを配置しないため、アンテナのインピーダンスの変化に伴い送信電力増幅器の出力負荷インピーダンスは変化する。   In a mobile terminal such as a mobile phone, the impedance of the antenna varies depending on the usage status of the mobile terminal. Previously, since an isolator was provided in the path from the output terminal of the transmission power amplifier to the antenna, the output load impedance of the transmission power amplifier was fixed to a predetermined impedance (for example, 50Ω) even when the impedance of the antenna changed. However, since the isolator is not arranged in recent years for miniaturization and cost reduction, the output load impedance of the transmission power amplifier changes with the change of the impedance of the antenna.

図１０は、本発明の実施の形態３に係る電力増幅器の利得の負荷依存性を示す図である。本実施の形態により負荷変動に対する高周波電力増幅器の利得の変動量を補償することができるため、任意の出力負荷インピーダンスにおいて一定の利得を得ることができる。   FIG. 10 is a diagram showing the load dependence of the gain of the power amplifier according to the third embodiment of the present invention. According to the present embodiment, the amount of fluctuation in the gain of the high-frequency power amplifier with respect to the load fluctuation can be compensated, so that a constant gain can be obtained at any output load impedance.

実施の形態４．
図１１は、本発明の実施の形態４に係るカスコードアンプを示す回路図である。トランジスタＭ１，Ｍ２及び可変容量Ｃｖ１からなる前段のカスコードアンプの後に、トランジスタＭ５，Ｍ６及び可変容量Ｃｖ４からなる後段のカスコードアンプがスイッチＳＷ４を介して接続されている。なお、本実施の形態ではカスコードアンプを２段配置しているが、カスコードアンプの段数は問わない。 Embodiment 4 FIG.
FIG. 11 is a circuit diagram showing a cascode amplifier according to Embodiment 4 of the present invention. After the preceding cascode amplifier including the transistors M1 and M2 and the variable capacitor Cv1, the subsequent cascode amplifier including the transistors M5 and M6 and the variable capacitor Cv4 is connected via the switch SW4. In this embodiment, two cascode amplifiers are arranged, but the number of cascode amplifiers is not limited.

図１２は、本発明の実施の形態４に係るスイッチＳＷ４を示す回路図である。トランジスタＴｒ２のドレインＤにドレインバイアスＶｄが印加され、ゲートにゲート抵抗Ｒ２を介してゲートバイアスＶｇ２が印加されると、ドレインＤとソースＳ１との間が導通する。トランジスタＴｒ３のドレインＤにドレインバイアスＶｄが印加され、ゲートにゲート抵抗Ｒ３を介してゲートバイアスＶｇ３が印加されるとドレインＤとソースＳ２との間が導通する。   FIG. 12 is a circuit diagram showing the switch SW4 according to the fourth embodiment of the present invention. When the drain bias Vd is applied to the drain D of the transistor Tr2 and the gate bias Vg2 is applied to the gate via the gate resistor R2, the drain D and the source S1 are electrically connected. When the drain bias Vd is applied to the drain D of the transistor Tr3 and the gate bias Vg3 is applied to the gate via the gate resistor R3, the drain D and the source S2 are brought into conduction.

電力増幅器を示す回路図は実施の形態１と同様であるが、制御回路９がスイッチＳＷ４も制御する点が異なる。本実施の形態では、制御回路９は、スイッチＳＷ４を制御して、前段のカスコードアンプを後段のカスコードアンプに接続させるかどうかを切り替える。これにより、前段のカスコードアンプの単段経路と、前段と後段のカスコードアンプの多段経路の何れかを選択することができるため、利得調整範囲を拡大することができる。   The circuit diagram showing the power amplifier is the same as that of the first embodiment except that the control circuit 9 also controls the switch SW4. In the present embodiment, the control circuit 9 controls the switch SW4 to switch whether or not to connect the preceding cascode amplifier to the succeeding cascode amplifier. As a result, it is possible to select one of the single-stage path of the front-stage cascode amplifier and the multi-stage path of the front-stage and rear-stage cascode amplifiers, so that the gain adjustment range can be expanded.

実施の形態５．
図１３は、本発明の実施の形態５に係る電力増幅器を示す回路図である。出力線路ＬＯＵＴがカスコードアンプＣＡ１の出力に接続されている。温度検知回路１６は出力線路ＬＯＵＴの温度を検知する。制御回路９は、検知された温度に応じて可変容量Ｃｖ１の容量値を制御して利得が所望の値になるようにする。具体的には、制御回路９のデジタル回路１０は、メモリ１２に予め設定された温度特性データと検知された温度に基づいて可変容量Ｃｖ１の容量値を所望の値にセットし、温度変化に対し利得が所望の値になるようにする。 Embodiment 5. FIG.
FIG. 13 is a circuit diagram showing a power amplifier according to the fifth embodiment of the present invention. The output line L OUT is connected to the output of the cascode amplifier CA1. The temperature detection circuit 16 detects the temperature of the output line L OUT . The control circuit 9 controls the capacitance value of the variable capacitor Cv1 according to the detected temperature so that the gain becomes a desired value. Specifically, the digital circuit 10 of the control circuit 9 sets the capacitance value of the variable capacitor Cv1 to a desired value based on the temperature characteristic data preset in the memory 12 and the detected temperature, and responds to the temperature change. The gain is set to a desired value.

図１４は、可変容量の容量値が一定の場合の温度変化に対する利得を示す図である。温度変化に伴って利得が変化する。そこで、本実施の形態では温度変化に伴う利得の変化を補償することで、温度変化に対する利得の変動を抑制することができる。また、ある温度において任意の利得に調整することもできる。   FIG. 14 is a diagram illustrating a gain with respect to a temperature change when the capacitance value of the variable capacitor is constant. The gain changes with temperature change. Therefore, in this embodiment, by compensating for the gain change accompanying the temperature change, the gain fluctuation with respect to the temperature change can be suppressed. It can also be adjusted to an arbitrary gain at a certain temperature.

実施の形態６．
図１５は、本発明の実施の形態６に係る電力増幅器を示す回路図である。可変容量Ｃｖ１の容量値を電圧制御する制御信号が供給される外部端子１７が設けられている。これにより、通信機器用端末基板上に実装後でもユーザーが可変容量Ｃｖ１の容量値を外部から直接調整して、高周波電力増幅器の利得を所望の値に調整することができる。従って、ユーザーの調整によって１つの高周波電力増幅器で異なる利得が得られるため、高周波電力増幅器の品種のバリエーションを抑えられ、開発効率を改善することができる。 Embodiment 6 FIG.
FIG. 15 is a circuit diagram showing a power amplifier according to the sixth embodiment of the present invention. An external terminal 17 to which a control signal for controlling the voltage of the capacitance value of the variable capacitor Cv1 is provided. Thereby, even after mounting on the terminal board for communication equipment, the user can directly adjust the capacitance value of the variable capacitor Cv1 from the outside to adjust the gain of the high-frequency power amplifier to a desired value. Accordingly, since different gains can be obtained with one high-frequency power amplifier by user adjustment, variations in the types of high-frequency power amplifiers can be suppressed, and development efficiency can be improved.

４ 出力電力検知回路、７ 発振器、９ 制御回路、１３ 入力電力検知回路、１６ 温度検知回路、１７ 外部端子、Ｃｖ１ 可変容量、ＣＡ１，ＣＡ２ カスコードアンプ、Ｍ１，Ｍ５ トランジスタ（第１のトランジスタ）、Ｍ２，Ｍ３，Ｍ４，Ｍ６ トランジスタ（第２のトランジスタ）、Ｔ１ バイアス端子（第１のバイアス端子）、Ｔ２ バイアス端子（第２のバイアス端子） 4 Output power detection circuit, 7 Oscillator, 9 Control circuit, 13 Input power detection circuit, 16 Temperature detection circuit, 17 External terminal, Cv1 variable capacitor, CA1, CA2 Cascode amplifier, M1, M5 transistor (first transistor), M2 , M3, M4, M6 transistor (second transistor), T1 bias terminal (first bias terminal), T2 bias terminal (second bias terminal)

Claims (8)

それぞれバイアスが供給される第１及び第２のバイアス端子と、
前記第１のバイアス端子に接続された第１の制御端子と、接地された第１の端子と、第２の端子とを有する第１のトランジスタと、
前記第２のバイアス端子に接続された第２の制御端子と、前記第２の端子に接続された第３の端子と、第４の端子とを有する第２のトランジスタと、
前記第２の制御端子と接地点との間に接続された可変容量とを備えることを特徴とする電力増幅器。 First and second bias terminals to which a bias is supplied, respectively;
A first transistor having a first control terminal connected to the first bias terminal, a grounded first terminal, and a second terminal;
A second transistor having a second control terminal connected to the second bias terminal, a third terminal connected to the second terminal, and a fourth terminal;
A power amplifier comprising: a variable capacitor connected between the second control terminal and a ground point. 前記第１及び第２のトランジスタと前記可変容量がカスコードアンプを構成し、
前記カスコードアンプの利得が所望の値になるように前記可変容量の容量値を制御する制御回路を更に備えることを特徴とする請求項１に記載の電力増幅器。 The first and second transistors and the variable capacitor constitute a cascode amplifier,
The power amplifier according to claim 1, further comprising a control circuit that controls a capacitance value of the variable capacitor so that a gain of the cascode amplifier becomes a desired value. 前記カスコードアンプの入力にテスト信号を供給する発振器と、
前記カスコードアンプから出力された出力信号の電力を検知する出力電力検知回路とを更に備え、
前記制御回路は、前記テスト信号の電力と前記出力信号の電力から前記利得を求め、この求めた前記利得が所望の値になるように前記可変容量の容量値を制御することを特徴とする請求項２に記載の電力増幅器。 An oscillator for supplying a test signal to the input of the cascode amplifier;
An output power detection circuit for detecting the power of the output signal output from the cascode amplifier,
The control circuit obtains the gain from the power of the test signal and the power of the output signal, and controls the capacitance value of the variable capacitor so that the obtained gain becomes a desired value. Item 3. The power amplifier according to Item 2. 前記カスコードアンプに入力される入力信号の電力を検知する入力電力検知回路と、
前記カスコードアンプから出力された出力信号の電力を検知する出力電力検知回路とを更に備え、
前記制御回路は、前記入力信号の電力と前記出力信号の電力から前記利得を求め、この求めた前記利得が所望の値になるように前記可変容量の容量値を制御することを特徴とする請求項２に記載の電力増幅器。 An input power detection circuit for detecting power of an input signal input to the cascode amplifier;
An output power detection circuit for detecting the power of the output signal output from the cascode amplifier,
The control circuit obtains the gain from the power of the input signal and the power of the output signal, and controls the capacitance value of the variable capacitor so that the obtained gain becomes a desired value. Item 3. The power amplifier according to Item 2. 前記第２のトランジスタは、ゲート幅の異なる複数のトランジスタを有し、
前記制御回路は、前記複数のトランジスタの１つを選択して前記第１のトランジスタに接続することを特徴とする請求項２〜４の何れか１項に記載の電力増幅器。 The second transistor has a plurality of transistors having different gate widths,
5. The power amplifier according to claim 2, wherein the control circuit selects one of the plurality of transistors and connects the selected transistor to the first transistor. 6. 前記カスコードアンプは、前段のカスコードアンプと、後段のカスコードアンプとを有し、
前記制御回路は、前記前段のカスコードアンプを前記後段のカスコードアンプに接続させるかどうかを切り替えることを特徴とする請求項２〜４の何れか１項に記載の電力増幅器。 The cascode amplifier has a cascode amplifier at the front stage and a cascode amplifier at the rear stage,
5. The power amplifier according to claim 2, wherein the control circuit switches whether to connect the front-stage cascode amplifier to the rear-stage cascode amplifier. 6. 前記カスコードアンプの出力に接続された出力線路と、
前記出力線路の温度を検知する温度検知回路とを更に備え、
前記制御回路は、検知された前記温度に応じて前記可変容量の容量値を制御することを特徴とする請求項２に記載の電力増幅器。 An output line connected to the output of the cascode amplifier;
A temperature detection circuit for detecting the temperature of the output line,
The power amplifier according to claim 2, wherein the control circuit controls a capacitance value of the variable capacitor in accordance with the detected temperature. 前記可変容量の容量値を制御する制御信号が供給される外部端子を更に備えることを特徴とする請求項１〜７の何れか１項に記載の電力増幅器。   The power amplifier according to any one of claims 1 to 7, further comprising an external terminal to which a control signal for controlling a capacitance value of the variable capacitor is supplied.
JP2013085783A 2013-04-16 2013-04-16 Power amplifier Active JP6372030B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013085783A JP6372030B2 (en) 2013-04-16 2013-04-16 Power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013085783A JP6372030B2 (en) 2013-04-16 2013-04-16 Power amplifier

Publications (2)

Publication Number Publication Date
JP2014209672A true JP2014209672A (en) 2014-11-06
JP6372030B2 JP6372030B2 (en) 2018-08-15

Family

ID=51903639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013085783A Active JP6372030B2 (en) 2013-04-16 2013-04-16 Power amplifier

Country Status (1)

Country Link
JP (1) JP6372030B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115694383A (en) * 2022-12-29 2023-02-03 广州慧智微电子股份有限公司 Amplifier and multistage amplifier

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01123512A (en) * 1987-11-09 1989-05-16 Nec Corp Temperature change follow-up type agc device
JPH10132883A (en) * 1996-11-01 1998-05-22 Shimada Phys & Chem Ind Co Ltd Monitoring method and monitoring controller for amplifier characteristics
JP2003092523A (en) * 2001-07-11 2003-03-28 Fujitsu Ltd Cascade type distributed amplifier
JP2007259297A (en) * 2006-03-24 2007-10-04 Sharp Corp Variable gain amplifier and communication equipment provided with the variable gain amplifier
JP2009505517A (en) * 2005-08-11 2009-02-05 ビットウェーブ・セミコンダクター・インコーポレイテッド Programmable radio transceiver
JP2009200958A (en) * 2008-02-22 2009-09-03 Asahi Kasei Electronics Co Ltd Amplifier
JP2011229083A (en) * 2010-04-22 2011-11-10 Renesas Electronics Corp Wireless communication device, wireless communication method, and program
JP2013038772A (en) * 2011-07-12 2013-02-21 Mitsubishi Electric Corp Nonlinear characteristic analyzer and transmitter

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01123512A (en) * 1987-11-09 1989-05-16 Nec Corp Temperature change follow-up type agc device
JPH10132883A (en) * 1996-11-01 1998-05-22 Shimada Phys & Chem Ind Co Ltd Monitoring method and monitoring controller for amplifier characteristics
JP2003092523A (en) * 2001-07-11 2003-03-28 Fujitsu Ltd Cascade type distributed amplifier
JP2009505517A (en) * 2005-08-11 2009-02-05 ビットウェーブ・セミコンダクター・インコーポレイテッド Programmable radio transceiver
JP2007259297A (en) * 2006-03-24 2007-10-04 Sharp Corp Variable gain amplifier and communication equipment provided with the variable gain amplifier
JP2009200958A (en) * 2008-02-22 2009-09-03 Asahi Kasei Electronics Co Ltd Amplifier
JP2011229083A (en) * 2010-04-22 2011-11-10 Renesas Electronics Corp Wireless communication device, wireless communication method, and program
JP2013038772A (en) * 2011-07-12 2013-02-21 Mitsubishi Electric Corp Nonlinear characteristic analyzer and transmitter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115694383A (en) * 2022-12-29 2023-02-03 广州慧智微电子股份有限公司 Amplifier and multistage amplifier

Also Published As

Publication number Publication date
JP6372030B2 (en) 2018-08-15

Similar Documents

Publication Publication Date Title
US8093952B2 (en) Method and system for precise current matching in deep sub-micron technology
US10797662B2 (en) Amplifying circuit including miller compensation circuit
JP5831511B2 (en) High frequency power amplifier
US8395448B2 (en) Apparatus and method for miller compensation for multi-stage amplifier
EP2946467B1 (en) Amplifier with switchable common gate gain buffer
KR101654221B1 (en) Power amplifier
US8183843B2 (en) Voltage regulator and associated methods
US11290060B2 (en) Bias circuit
US9294053B2 (en) Amplifying circuit including active inductor
KR20200005465A (en) Amplifier linearity boost circuits and methods for post distortion feedback cancelation
US20140128013A1 (en) Low variation current multiplier
US8031002B2 (en) Buffer amplifier
JP6372030B2 (en) Power amplifier
WO2008044750A1 (en) Low-noise amplifier
US20230030709A1 (en) Broadband low noise amplifier using multiple cascode stages
US9072044B2 (en) Push-pull amplifier with quiescent current adjuster
WO2012156947A1 (en) Amplifier
CN109525211B (en) Amplifier and wireless signal receiver including the same
GB2490977A (en) A configurable LNA with inductive degeneration or with an impedance-matching stage in parallel with the principal gain stage
US20120049941A1 (en) Apparatus and method configured to provide electrical bias
CN117395761B (en) Power supply and bias adjustable radio frequency front end module and radio frequency chip
KR101145347B1 (en) Low noise amplifier and gain control circuit for amplifier
US7053716B2 (en) Controlled impedance bias circuit
JP2006339837A (en) Circuit integration high frequency amplifier
US20200186101A1 (en) Amplification circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180628

R150 Certificate of patent or registration of utility model

Ref document number: 6372030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150