JP2014203182A - フーリエ変換計算方法、量子回路 - Google Patents

Abstract

【課題】対称群S_n上のフーリエ変換FT_nを実行するための技術を提供する。
【解決手段】FT_m-1,T_m,H_m,I_mに基づいてFT_m=T_mH_m(FT_m-1(×)I_m)を計算する処理をm=1,2,…,nの各整数について順次行うことにより、フーリエ変換FT_nを計算する。そこで、H_mについて、H_m=A_mP_mH’’_m-1K_mと分解する。A_m,P_m,H’’_m-1,K_mのそれぞれは比較的簡単に実行することができる演算である。このように分解を行うことにより、フーリエ変換をより効率的に行うことができる。
【選択図】図１４

Description

この発明は、古典コンピュータ及び量子コンピュータのそれぞれで対称群上のフーリエ変換を多項式時間で実行する技術に関する。

グラフ同型性判定問題とは、２つのグラフが与えられたときに、それらのグラフの頂点間の写像で、辺を保存するものが存在するかどうかを判定する問題である。例えば、図２３の例では、G₁とG₂は同型だが、それらとG₃は同型ではない。グラフ同型性判定問題は、パターンマッチングの一種であり、高速なアルゴリズムが見つかればその応用範囲はきわめて広い。しかしながら、グラフ同型性判定問題を現在のコンピュータ上で解くための高速なアルゴリズムは見つかっていない。

現在のコンピュータ上で解くことが困難とされている因数分解を、量子コンピュータ上で高速に行うことができるアルゴリズムとして、ショーアのアルゴリズムが知られている。ショーアのアルゴリズムにおけるZ_n上の量子フーリエ変換を対称群S_n上の量子フーリエ変換で置き換えると、グラフ同型性判定問題に拡張することができる。そのため、対称群S_n上の量子フーリエ変換を高速に実行できるアルゴリズムは、グラフ同型性判定問題を量子コンピュータ上で高速に解くためのアルゴリズムを構成する上で重要な役割を果たすことが期待されている。ここで対称群S_nとは、与えられた自然数nに対して、n個の(異なる)文字の集合からそれ自身への一対一対応全体を表す。n個の文字に1,2,…,nという数字を割り当てれば、{1,2,…,n−1,n}の置換によって作られる群である。S_nはn!個の元をもち、置換の積を群の演算とみなす。

対称群S_n上の高速フーリエ変換は、

と表せることが知られている（例えば、非特許文献１参照。）。

また、非特許文献２では、上記対称群S_n上の高速フーリエ変換のT_nH_n=F_nと表したときの、F_nの行列に対応する量子回路の具体的な構成法が提案されている。

P.DIACONIS, D.ROCKMORE, "EFFICIENT COMPUTATION OF THE FOURIER TRANSFORM ON FINITE GROUPS", JOUNAL OF THE AMERICAN MATHEMATICAL SOCIETY, Volume 3, Number 2, April 1990, P.297-332 Yasuhito Kawano, Hiroshi Sekigawa, "Algorithm for QFT Circuits on Symmetric Groups", 11th Asian Quatnum Infromation Science conference(AQIS2011), 2011

しかしながら、非特許文献１の高速フーリエ変換における行列H_nはブロック対角行列であるが、各ブロックのサイズがｎに対して指数関数的に増大するものであり、非常に大きな行列である。そのため、古典コンピュータ上でこの行列の乗算を実行するのは非常にコストがかかる。

非特許文献２では、行列F_i(i=2,3,…,n)がブロック対角行列で表せるので、量子回路に変換可能であることが示されている。しかし、非特許文献１と同様にF_iの大きさはiの値に応じて指数関数的に大きくなるので、単純にF_iのブロック対角行列を量子回路に置き換える非特許文献２の手法では、効率の悪い量子回路になってしまう。なお、非特許文献２では、行列F_iをG_iと表記している点に注意すること。

この発明の目的は、非特許文献１よりも演算コストの小さなフーリエ変換計算方法、及び、これを用いた非特許文献２よりも効率的な量子回路を提案することである。

この発明の一態様によるフーリエ変換計算方法は、nを3以上の予め定められた整数とし、対称群S_n上の高速フーリエ変換FT_nを実行する方法であって、
(×)をテンソル積とし、kを所定の正の整数とし、I_kをk×kの単位行列として、FT_m-1,T_m,H_m,I_mに基づいてFT_m=T_mH_m(FT_m-1(×)I_m)を計算する処理をm=1,2,…,nの各整数について順次行うことにより、FT_nを計算する計算ステップを含み、
FT₂は以下の行列であり、

H_m=A_mP_mH’’_m-1K_mであり、
(+)を直和とし、ρをブラテリダイアグラムにおける任意の既約表現とし、d_ρをρの表現空間の次元数とし、λ↓μはブラテリダイアグラムにおいて既約表現λが既約表現μの親ノードであることを表すとし、ν↓λはブラテリダイアグラムにおいて既約表現νが既約表現λの親ノードであることを表すとし、Λ_m-1をm-1の既約表現の集合とし、rを正の整数とし、[μ(c(m-1,m))]_{qμ,ν,qμ,ν}を巡回置換c(m-1,m)に対応するμによる既約表現μ(c(m-1,m))に至るルートノードからのパスに基づいて定まる値とし、x,yを任意の既約表現とし、|x,y>をx,yに基づいて定まるベクトルとし、<x,y|を|x,y>の転置として、A_mは以下の式により定義される行列であり、

aを任意の既約表現とし、b,cのそれぞれをaに至るパスとし、dを0以上の整数とし、|a,b,c,d>をa,b,c,dに基づいて定まるベクトルとし、h_λ,q,r,i,jを以下の式により定まる値とし、

H’’_m-1は以下の式により定義される行列であり、

Xを任意の行列としてX^†をXの転置行列として、p’=(p₁,p₂,…,p_m-1)とし、p’|_m-2=(p₁,p₂,…,p_m-2)とし、q=q’,p=p’|_m-2,p∈P(λ)としたとき、|λ’,p’,q’>→|λ,p,q>へ基底を変換する行列をT^† _mとし、T_m=(T^† _m)^†とし、
f_m-1をH_m-1をH’’_m-1に変換する関数とし、S_m-1におけるadapted Gel’fand-Tsetlin basesでの行列表現をρ_m-1(g)とし、S_mにおけるadapted Gel’fand-Tsetlin basesでの行列表現をρ_m(g)として、P_mf_m-1(T^† _m-1ρ_m-1(g)T_m-1)P^† _mとT^† _mρ_m(g)T_mの類似度が最大となるようにT^† _mρ_m(g)T_mの基底を変換する行列をP_mとし、
λ(c(j,j+1,…,m-1))を巡回置換c(j,j+1,…,m-1)に対応するλによる既約表現とし、|j>をj番目の成分が1であり他の成分が0であるベクトルとし、<j|を|j>の転置とし、K_mは以下の式により定義される行列である。

この発明の一態様による量子回路は、入力状態|i>=|i₁,i₂,・・・,i_n-1>に対して対称群上の量子フーリエ変換FT_nを適用する量子回路であって、
入力状態|i₁>を入力レジスタとして、第１出力レジスタと第２出力レジスタと第３出力レジスタとからなる出力状態を出力するゲートであるH₂ゲートと、
直前のゲートの出力状態である第１出力レジスタ、第２出力レジスタ、第３出力レジスタをそれぞれ第１レジスタ、第２レジスタ、第３レジスタとし、入力状態|i_m>を第４レジスタとし、第１出力レジスタと第２出力レジスタと第３出力レジスタからなる出力状態を出力するH_mゲートと、H_mゲートの出力状態である第１出力レジスタ、第２出力レジスタ、第３出力レジスタをそれぞれ第１レジスタ、第２レジスタ、第３レジスタとして、第１出力レジスタと第２出力レジスタと第３出力レジスタからなる出力状態を出力するT_mゲートと、がm=3,4,・・・,nの順番で配置されたゲートと、を含み、
H₂ゲートは、第１レジスタ|x>を入力レジスタとして、
(a-1) 第１入力レジスタ|x>に対するHadamardゲートと、
(a-2) 第１補助レジスタ|0>を導入して、上記第１入力レジスタを制御ビットとし、第１補助レジスタ|0>を標的ビットとする制御ＮＯＴゲートと、
(a-3) 第２補助レジスタ|a₁>（|a₁>の初期値を|0>とする。）を導入して、前記第１入力レジスタを制御ビットとし、制御ビットが|1>のときに第２補助レジスタ|a₁>の状態を|a₁+1 mоd t>（ただしtは|a₁>の取りうる量子状態の基底の総数）に変換するゲートと、
(a-4) 第３補助レジスタ|a₂>を導入し、前記第１入力レジスタを制御ビットとし、制御ビットが|0>のときに第３補助レジスタ|a₂>（|a₂>の初期値を|1>とする。）の状態を|a₂+1 mоd t>（ただしtは|a₂>の取りうる量子状態の基底の総数）に変換するゲートと、
を含み、上記(a-1)〜(a-4)を適用した後の前記第３補助レジスタと前記第２補助レジスタからなるレジスタを第１出力レジスタ、前記第１補助レジスタを第２出力レジスタ、上記第１入力レジスタを第３出力レジスタとするゲートであり、
m=3,4,・・・,nの各整数として、H_mゲートは、第１レジスタ|λ>と、第２レジスタ|p>=|p₁,・・・,p_m-2>と、第３レジスタ|q>=|q₁,・・・,q_m-2>と、第４レジスタ|x>とを入力レジスタとして、
(b-1) 第４レジスタ|x>を制御ビットとし、第１、第２、第３レジスタを標的ビットとして、制御ビットの状態がα(α=0,1,・・・,m-1)のとき標的ビットにλ(c_{(α,α+1,・・・,m-1)})を適用するゲートと、
(b-2) 第３レジスタの|q_m-2>を制御ビットとし、第１レジスタ|λ>を標的ビットとするT_m,2ゲートと、
(b-3) |i>を|i-1 mоd m>に変換する操作を第４レジスタ|x>に適用するゲートと、
(b-4) 第１レジスタ|λ>、第２レジスタの|p₁,・・・,p_m-3>、第３レジスタの|q₁,・・・,q_m-3>、第４レジスタ|x>に対して適用されるH_m-1ゲートと、
(b-5) |i>を|i+1 mоd m>に変換する操作を第４レジスタ|x>に適用するゲートと、
(b-6) 第３レジスタの|q_m-2>を制御ビットとし、第１レジスタ|λ>を標的ビットとするT_m,2ゲートと、
(b-7) 第１レジスタから第４レジスタに、P_mf_m-1(T^† _m-1ρ_m-1(g)T_m-1)P^† _mの行と列の入れ替えに対応する量子ビットの交換操作P_mに対応する操作を適用するゲートと、
(b-8) 第１レジスタ|λ>を制御ビットとし、第３レジスタ|q_m-2>を標的ビットとし、(+)を直和とし、ρをブラテリダイアグラムにおける任意の既約表現とし、d_ρをρの表現空間の次元数とし、λ↓μはブラテリダイアグラムにおいて既約表現λが既約表現μの親ノードであることを表すとし、ν↓λはブラテリダイアグラムにおいて既約表現νが既約表現λの親ノードであることを表すとし、Λ_m-1をm-1の既約表現の集合とし、rを正の整数とし、[μ(c(m-1,m))]_{qμ,ν,qμ,ν}を巡回置換c(m-1,m)に対応するμによる既約表現μ(c(m-1,m))に至るルートノードからのパスに基づいて定まる値とし、x,yを任意の既約表現とし、|x,y>をx,yに基づいて定まるベクトルとし、<x,y|を|x,y>の転置として、以下の式により定義されるA’_m,λに対応する操作を適用するゲートと、

を含み、上記(b-1)から(b-8)を適用した後の、第１レジスタを第１出力レジスタ、第２レジスタを第２出力レジスタ、第３レジスタと第４レジスタを合わせたレジスタを第３出力レジスタとするゲートであり、
m=3,4,・・・,nの各整数として、T_mゲートは、第１レジスタ|λ>=|λ₁,・・・,λ_m-2>と、第２レジスタ|p>=|p₁,・・・,p_m-2>と、第３レジスタ|q>=|q₁,・・・,q_m-1>とを入力レジスタとして、
(c-1) 第２レジスタ|p>と第３レジスタ|q>を制御ビットとして、新たに導入した第１補助レジスタ|0>を

に変換する演算を適用するT_m,1ゲートと、
(c-2) 第３レジスタの|q_m-1>を制御ビットとし、T_mゲートの第１レジスタ|λ>=|λ₁,・・・,λ_m-2>及び第２補助レジスタ|λ_m-1>（|λ_m-1>の初期値を|0>とする。）を標的ビットとするT_m,2ゲートと、
を含み、T_m,1ゲート及びT_m,2ゲートを適用した後の、第１レジスタ|λ>=|λ₁,・・・,λ_m-2>及び第２補助レジスタ|λ_m-1>を第１出力レジスタ、第２レジスタ|p>=|p₁,・・・,p_m-1>及び制御ビットを第２出力レジスタ、第３レジスタ|q>=|q₁,・・・,q_m-1>を第３出力レジスタとするゲートであり、
m=3,4,・・・,nの各整数として、T_m,2ゲートは、制御ビットを|c₁>とし、標的ビットを|λ>=|λ₁,・・・,λ_m-2>としたとき、制御ビットの状態がｊのときに標的ビット|λ_j>（ただし|λ_m-1>は第２補助レジスタ|c₂>を導入し第２補助レジスタで代用する）を|λ_j+1 mоd t>（ただしｔは|λ_j>の取りうる量子状態の基底の総数）に変換するゲートである。

非特許文献１よりも小さな演算コストによりフーリエ変換を行うすることができる。また、非特許文献２よりも量子回路は効率的である。

ヤング図形を説明するための図。 ヤング盤を説明するための図。 標準ヤング図形を説明するための図。 ブラテリダイアグラムを説明するための図。 T_nを説明するための図。 T_nを説明するための図。 H_n-1のU(C^n!)への埋め込みを説明するための図。 H_n-1のU(C^n!)への埋め込みを説明するための図。 P_nを説明するための図。 Vandermonde行列式を説明するための図。 FT_nを説明するための図。 FT_nを行うための量子回路を説明するための図。 H₂ゲートの例を説明するための図。 H_ｍゲートの例を説明するための図。 量子回路の変形例を説明するための図。 T_ｍゲートの例を説明するための図。 P_nの計算の例を説明するための図。 パスを説明するための図。 λ(c_(m-1,m))の計算の例を説明するための図。 マンハッタン距離を説明するための図。 実施形態の量子回路生成装置の構成を説明するためのブロック図。 実施形態の量子回路生成装置を説明するためのフローチャート。 グラフ同型性判定問題を説明するための図。

まず、この発明を理解するための背景知識について説明する。

［対称群の基礎］
ｎを1以上の整数とし、集合{1,2,…,n}上の置換

の全体を考える。ちなみに、上記の置換は、1→i₁,2→i₂,…,n→i_nの意味である。連続的な置換を置換同士の積と定義する、すなわち、

により積を定義することにより、集合{1,2,…,n}上の置換は非可換群となる。この非可換群をS_nと表記し、対称群と呼ぶ。|S_n|（S_nの要素数）はn!である。

S_nの元で、

（i₁,i₂,…,i_k以外は不変）となるものを巡回置換と呼び、c_{(i1,i2,…,ik)}又はi₁→i₂→…→i_k→i₁と略記する。k=2の場合、上記の巡回置換を互換と呼ぶ。S_nの任意の元は互換の積に分解できる。この分解は一意ではないが、分解したときの互換の数の偶奇は一意的に定まる事が知られている。

S_nの任意の元gに対して、

となる（i₁,i₂,…,i_n-1）∈Z₂×Z₃×…Z_nが一意的に定まる。a,bを任意の正の整数として、c ^ib _{(i1,i2,…,ia)}は、c_{(i1,i2,…,ia)}をi_b回行う置換を意味する。このg→（i₁,i₂,…,i_n-1）の対応を標準コーディングと呼ぶことにする。標準コーディングは、後にS_nの元を量子状態でコーディングするときに用いる。つまり、qubit,qutrit, …,qunitを用いて、S_nの元gを|i₁,i₂,…,i_n-1>でコーディングする。

g→（i₁,i₂,…,i_n-1）を標準コーディングとする。i=Σ_j=1 ^n-1i_j・(n!/(j+1)!)とおき、g_i=gと定義すると、g_i(i=0,1,…,n!-1)はS_nの列挙となる。すなわち、S={g₀,g₁,…,g_n!-1}である。特にg₀=identity,g_n!/2=c(1,2)である。この順序は、後にフーリエ変換を行列で表記した時の列の順序として用いられる。ここで、identityとはg₀が恒等変換であることを意味する。

［既約表現］
Vをベクトル空間とする。U(V)をVからVへのユニタリ変換の集合とし、U(V)の元の積をそれらの元による連続的な変換で定義することにより、U(V)は群となる。Vの正規直交基底ベクトルを定めると、U(V)の元はユニタリ行列で書ける。

適当なベクトル空間Vに対して、写像ρ:S_n→U(V)が群の演算と可換になるとき（つまり写像が準同型のとき）、ρを表現と呼び、Vを表現空間と呼ぶ。W⊆Vがρ(S_n)で不変になるとき、Wを不変部分空間と呼ぶ。V（空間全体）と{0}は明らかに不変なため、自明な不変部分空間と呼ばれる。不変部分空間として自明なものしか存在しないとき、ρを既約表現と呼ぶ。S_nの既約表現の集合をΛ_nと表記する。

例えば、S₃の元をg₀=(1), g₁=(1,2,3), g₂=(1,3,2), g₃=(1,2), g₄=(2,3), g₅=(1,3)と表記する。対称群は、全ての並べ替えの操作を元とする集合である。g₀=(1)は単位元、つまり、順番を何も変えない操作を表す。(a,b,c)は、aをbに、bをcに、cをaに順番を１つずつ後ろにずらす操作を意味する。(a,b)は、aとbを入れ替える操作である。

このとき、

で定義されるρは、準同型写像であるため表現であるが、既約ではない。なぜなら、

は非自明な不変部分空間だからである。後に述べるとおりS₃の既約表現は3つしかなく、上記の表現はその中には入らない。

［ヤング図形］
S_nのヤング図形とは、n個の四角い箱を左上づめに並べた図形である。それぞれのヤング図形は、1行目、2行目、・・・、k行目の箱の数を書き並べることにより、(a₁,a₂,…,a_k)（ここでn=Σ_i=1 ^ka_iかつa₁≧a₂≧…≧a_k>0）と表記することができる。S_nのヤング図形は、和がnになる降順の数字の列であるため、「nの分割」とも呼ばれる。ヤング図形を用いたS_nの表現論の詳細は専門書に譲り、ここでは発明を理解するために必要な最小限の説明にとどめる。

図１に、箱の数が2,3,4の場合のヤング図形をすべて列挙する。

S_nの既約表現は、nの分割（=箱数nのヤング図形）と一対一に対応することが知られている。S₃の既約表現が3つなのは、n=3の場合のヤング図形が(3),(2,1),(1,1,1)の3種類であるためである。nの分割の集合（すなわち、S_nの既約表現の集合）をΛ_nと表記する。以下、S_nの既約表現とnの分割と箱数nのヤング図形をすべて同一視し、しばしば同じ記号λ∈Λ_nで表記する。

n=3の例を見ると、λ=(3)は１列に３つの箱が並んだヤング図形に対応し、λ=(2,1)は一列目に2個、二列目に1個の箱が並んだヤング図形に対応し、λ=(1,1,1)は一列目に1個、二列目に1個、3列目に1個の箱を並べたヤング図形に対応する。

λ=(2,1)は3の分割、箱数3のヤング図形であると同時に、S_nの既約表現（すなわち、適当な表現空間Vに対してλ:S_n→U(V)は準同型写像）である。

［標準ヤング盤］
既約表現の表現空間の次元数を計算するために、標準ヤング盤の概念を導入する。

S_nのヤング図形の各箱に、1からnまでの数字を書き込んだ図形をヤング盤と呼ぶ。S_nの各ヤング図形には、n!個のヤング盤がある。図２は、n=2,3に対するヤング盤を列挙したものである。

ヤング盤の中で、全ての行と列に関して、書き込まれる数字が下に行くほど大きく、かつ右に行くほど大きくなっているものを標準ヤング盤と呼ぶ。標準ヤング盤の例を図３に示す。

各ヤング図形に対する標準ヤング盤の数は、そのヤング図形に対応する既約表現の表現空間の次元数に一致することが知られている。すなわち、既約表現λに対する表現空間の次元数をd_λで表すと、λ:S_n→U(C^dλ)は非自明な準同型写像である。d_λに関して、次の式が成立する。

そこで、ρ=(+)_λ∈Λn(I_dλ(×)λ)をρ(g)・(+)_λ∈Λn(I_dλ(×)λ(g)で定義すると、ρはS_n→U(C^n!)の準同型写像となっている。つまり、S_nの元はn!×n!のユニタリ行列で表現ができ、それぞれのユニタリ行列はd_λ個のd_λ×d_λ行列をλ∈Λ_nに関して並べて作ったブロック対角行列で書ける。(+)は直和であり、(×)はテンソル積を意味する。数式では、丸の中に+がある記号で直和を表し、丸の中に×がある記号でテンソル積を表すこともある。

［Bratteli図］
フーリエ変換の列番号は{g₀,g₁,…,g_n!-1}によって決められたが、行番号を決めるためにBratteli図を用いる。Bratteli図とは、箱数nのYoung図形（nの分割）をn段目のノードとして持ち、各Young図形はそれに一つだけ箱を付け加えたヤング図形を子とするような無閉路有向グラフである。Bratteli図のことをブラテリダイアグラムと呼ぶこともある。頂点のノードをルートノードと呼ぶ。各ノードには、以下のようにして決まる数が割り当てられる。

１．ルートノードは1
２．各ノードに割り当てられる数は、その親ノードの数の和
この数は、ルートノードから各ノードに到達する道数に等しい。

各ノードを辞書式順序（すなわち、nの分割を比較するとき、最初に現れたa_i≠a_i’に対してa_i>a_i’ならば(a₁,a₂,…,a_k)>(a₁’,a₂’,…,a_k’)で降順に並べることにより、Bratteli図を平面上に書くことができる。図４は、7段目までのBratteli図である。

すでに説明したとおり、S_nの表現はnの分割（箱数nのヤング図形）と一対一に対応している。従って、Bratteli図のn段目のノードと、S_nの既約表現が一対一に対応する。また、各ノードの数字は、そのノードに対応するnの分割λの表現空間の次元数d_λに一致する。以下、Bratteli図のn段目のノード、S_nの既約表現、箱数nのヤング図形、nの分割をすべて同一視し、しばしば同じ記号λ∈Λ_nで表記する。

Bratteli図に関して、以下の１．から３．の関係が成り立つ。

ここで、λ∈Λ_n-1に対して、λ↓μはμがλの子ノードを意味するものとする。ここで、「↓」は、数式では右下方向の矢印に対応する。例えば、n=5とし、4の分割λ=(3,1)∈Λ_5-1に対してd_(3,1)=3、λ↓μとなるμは(4,1),(3,2),(3,1,1)であり、図４からd_(3,1)=3,d_(4,1)=4,d_(3,2)=5,d_(4,1)=6,なので、5・3=4+5+6となって関係式が正しいことがわかる。

３．各ノードの子ノードの数は親ノードの数よりも一つ多い
P(λ)を、Bratteli図でルートノードからノードλに至る経路の全体とする。|P(λ)=d_λである。λ∈λ_nとすると、P(λ)の元はn-1個の数の組（i₁,i₂,…,i_n-1）によってコーディングされる。ここで、（i₁,i₂,…,i_n-1）は、ルートノードから出発してj段目のノードにおいて左からi_j番目の子ノードを選ぶ経路という意味である。例えば、P(3,1)={(0,0,1),(0,1,0),(1,0,0)}である。j段目のヤング図形は箱数jなので、その子ノード数はj+1以下であり、Z_j+1でコーディングできる。したがって、（i₁,i₂,…,i_n-1）∈Z₂×Z₃×…×Z_nである。このコーディングが、S_nの元のコーディングと類似していることに注意されたい。後に量子フーリエ変換を可逆回路として設計する際に、同じキュービットリソースを使う必要性に配慮したものである。

{|λ,p,q>|λ∈Λ_n,p,q∈P(λ)}とすると、n!=Σ_λ∈Λnd_λ ²により、|{|λ,p,q>|λ∈Λ_n,p,q∈P(λ)}|=n!である。この集合内での順序を|λ,p,q><|λ’,p’,q’> iff λ>λ’ or λ=λ’∧p<p’ or λ=λ’∧p=p’∧q<q’のように定める。ここで、λ>λ’だけ順序が反転していることに注意。この順序に対して、{|λ,p,q>|λ∈Λ_n,p,q∈P(λ)}の要素を0からn!-1の数字で番号付けする。この順序が、今回提案するフーリエ変換行列の行の順序となる。

［正規直交基底の選択］
S_nの既約表現、表現空間の次元や、表現空間における不変部分空間の次元は上記の議論より明らかになったが、S_nの任意の元を具体的な行列で表現するためには、表現空間の正規直交基底ベクトルを定めなければならない。表現空間の正規直交基底ベクトルの取り方は一意ではない。したがって、S_nの各元に対する行列も一意的には決まらない。しかし、正規直交基底としてadapted Gel’fand-Tsetlin Basesを選べば、後に構成する量子回路を効率的にすることができる。ここで、adapted Gel’fand-Tsetlin Basesとは、以下の条件を満たすorthonormal Bases ν_λ,p(λ∈Λ_n,p∈P(λ))のことである。

λはヤング図形と一対一で対応している。Bratteli図においてμがλの親であることをμ↓λと表記する。Bratteli図の性質からd_λ=Σ_μ↓λd_μが成立する。λはS_nの表現で、S_n-1⊆S_nなので、任意のσ∈S_n-1は適当な正規直交基底を決めるとd_λ×d_λ行列で表現される。d_λ次元表現空間の正規直交基底がB_λの場合、この行列をλ(σ)_Bλと表記する。一方、{μ|μ↓λ}はS_n-1の表現の集合なので、任意のσ∈S_n-1は適当な正規直交基底の族{B_λ|μ↓λ}を決めるとd_μ×d_μ行列の{μ|μ↓λ}に関するブロック対角行列（d_λ×d_λ行列(+)_μ↓λμ(σ)B_μ）で表現される。これらの行列は、正規直交基底の取り方に依存するため、一致するとは限らない。しかし、正規直交基底をうまく選択すれば、任意のσ∈S_n-1に対して両者が一致し、

となる。この正規直交基底をadapted Gel’fand-Tsetlin Bases（アダプテッドゲルファンドツェッテリン基底）と呼ぶ。adapted Gel’fand-Tsetlin Basesの存在は保証されているが、一意ではない。

なお、次の項目でadapted Gel’fand-Tsetlin Basesとして特定の正規直交基底を選び、以降、この特許ではその正規直交基底しか用いない。そこで、混乱の起こらない限り、λ(σ)_Bλやμ(σ)_Bμの記号B_λ,B_μを省略し、単純にλ(σ)やμ(σ)と表記する。

［adapted Gel’fand-Tsetlin Basesの計算］
以下、Specht多項式を用いたadapted Gel’fand-Tsetlin Basesの計算方法を述べる。Vandermonde行列式Δ(x₁,…,x_n)を

と定義する。行の数がm、列の数が1であるヤング盤Tに対し、Specht多項式Δ(T)を、

と定義し、一般のヤング盤T（列の数はi）に対しは、Specht多項式Δ(T)を以下のように定義する。

ただし、T_jはTの第j列を取り出したヤング盤、Δ(T_j)はヤング盤に書かれている数字を添え字としたVandermonde行列式である。たとえば、Tが3列からなり、Tに書かれている数字が第1列の上から1、4、5、第2列の上から2、3、第3列の上から6、7なら、

となる。

σをS_nの元とする。サイズがnのヤング盤Tに対応するSpecht多項式Δ(T)に対し、σ(Δ(T))を、Δ(T)においてx_iの添え字iをσ(i)に書き換えたものとする。サイズがnのヤング図形を一つ固定し、それに1からnの数字を記入したヤング盤に対応するSpecht多項式全体の、係数を複素とする一次結合で書ける多項式全体は複素数上の有限次元のベクトル空間Vとなる。

Vの基底として、標準ヤング盤に対応するSpecht多項式の全体を取ることができることが知られている。また、上記σ∈S_nの作用はVの線形変換に自然に拡張されるので、S_nからU(V)への写像が得られる。この写像は準同型となるので、Vを表現空間とするS_nの表現となる。この表現が既約であること、S_nの既約表現は、サイズがnのすべてのヤング図形に対してこのように作った表現で尽くされることが知られている。ただし、標準ヤング盤に対応するSpecht多項式全体からなる基底は、adapted Gel’fand-Tsetlin Basesにはなっていない。

箱の数がnである同じヤング図形に数字を入れた異なる二つのヤング盤T₁,T₂に対し、T₁<T₂であるとは「あるi(1≦i≦n)が存在して、すべてのj(i<j≦n)について、jが属する列はT₁とT₂で同じであり、T₂においてiが属する列はT₂においてiが属する列よりも左にあること」と定義する。こうすると、「<」は箱の数がnであるヤング図形に数字を記入したヤング盤の集合の全順序となる。

箱の数がnである標準ヤング盤に対応するSpecht多項式が生成する複素ベクトル空間Vのエルミート積を以下で定義する。Vは、x₁,…,x_nの単項式の一次結合が生成する複素ベクトル空間Wの部分空間であるので、f,g∈W、ただし、

ここで、λを多重指数に対するWのエルミート積とし、

をVに制限したものをVのエルミート積とする。

今回提案するS_nのGel’fand-Tsetlin Basesを計算する方法は以下の「１．」「２．」で述べる通りである。
１．箱の数がnであるヤング図形を列挙し、一列にならべる。
２．一列にならべたヤング図形を順に一つずつ取り、以下の（１）（２）の操作を行う。
（１）ヤング図形に対する標準ヤング盤を列挙し、上で定義した全順序により一列にならべる。すなわち、順序が大きいものを後ろにする。
（２）標準ヤング盤を後ろから順に取り、対応するSpecht多項式にGram-Schmidtの正規直交化法を適用する。
この結果得られる多項式の集合はadapted Gel’fand-Tsetlin Basesとなっている。

たとえば、n=2の場合、d₍₂₎=1,d_(1,1)=1で、adapted Gel’fand-Tsetlin Basesは以下のようになる。

また、n=3の場合、d₍₃₎=1,d_(2,1)=2,d(1,1,1)=1で、adapted Gel’fand-Tsetlin Basesは以下のようになる。

［表現の具体例］
上記方法によりSpecht多項式からadapted Gel’fand-Tsetlin Basesを計算することができ、そこから表現行列を具体的に書くことができる。
たとえば、n=2の場合、g₀はx₁→x₁,x₂→x₂、g₁はx₂→x₁,x₂→x₁なので、すでに計算したadapted Gel’fand-Tsetlin Basesを用いると、以下のようになる。

したがって、i=0,1に対して、

は、

となる。ここから、ρ(g₀)及びρ(g₁)を求めると、それぞれ以下のようになることがわかる。

これらが、1×1行列を2つ並べたブロック対角行列であることに注意のこと。

また、n=3の場合、i=0,1,…,5に対して、

を解くことにより、行列ρ(g_i)が求まる。このようにして求めたS₃の3!×3!表現行列は、1×1, 2×2, 2×2, 1×1のブロック対角行列で以下のようになる。なお、記載の簡略化のため、行列の中の値が０である成分については空白としている。この記載の簡略化は、他の行列についても行う。

［フーリエ変換］
S_n上のフーリエ変換を以下のように定義する。

ここで、[λ(g)]_q,pは行列λ(g)の(q,p)成分である。上記の定義では、一般の定義と異なり、qとpを反転させている点に注意のこと。このように、フーリエ変換を定義すると、FT_nの定義中における係数を[λ(g)]_q,pとするよりも少しだけ計算が楽になる。基底ベクトル{|λ,p,q>|λ∈Λ_n,p,q∈P(λ)}及び{|g>|g∈S_n}の順序を、以前に定義したとおりに選ぶと、量子フーリエ変換は、具体的に以下の通りに書ける。

FT₂の１列目、２列目はそれぞれρ(g₀),ρ(g₁)に対応し、FT₃の１列目から６列目まではそれぞれρ(g₀)〜ρ(g₅)に対応している。

［基底変換T_n］
フーリエ変換を効率的に実行するアルゴリズムを考えていく前に、基底順序の変換T_nを導入する。T_nはU(C^n!)の基底

から基底

への順序変換で、以下のように定義される。

|λ’,p’,q’>→|λ,p,q>を、q=q’,p=p’|_n-2,p∈P(λ)で定義する。ここで、p’=(p₁,p₂,…,p_n-1)に対して、p’|_n-2をp’|_n-2=(p₁,p₂,…,p_n-2)で定義する。すると、B₁→B₀の全単射が定義できる。B₀,B₁はぞれぞれn!個の基底からなるので、B₀,B₁の基底を前に導入した順序で並べると、この全単射は0,1を要素として持つn!×n!行列で表現できる。この行列をT^† _nとすると、T_n:B₀→B₁となる。

Λ_nはS_nの既約表現なので、S_nの任意の元gは(＋)_λ∈∧n(I_dλ(×)λ(g))と書ける。T_nの定義から、

である。

例えば、n=4の場合、S₄の任意の元gは基底B₁により図５のように1×1,3×3,2×2,3×3,1×1行列がそれぞれ1,3,2,3,1個並んだブロック対角行列で表わせる。このブロック対角行列を両側からT^† ₄とT₄で挟むと図６となり、4×4,8×8,4×4行列がそれぞれ1,2,1個並んだブロック対角行列で表わせる。ただし、図中の行列番号がそれぞれ対応することに注意のこと。

後に定義するH_nの出力側の基底がB₀となるのに対して、FT_nの出力基底はB₁となる。このT_nは、それらの出力間の差を解消するために用いられる。

［フーリエ変換の分解］
FT_nを実行する回路を構成するために、次のようにH_nを定義する。

すると、FT_n=T_nH_n(FT_n-1(×)I_n)なので、

と分解できる。

小さいnに対してH_nは、以下のようになる。

一般に、H_nはnd_λ×nd_λの行列H_nλを用いて、H_n=Σ_λ∈Λn-1I_dλ(×)H_nλとブロック行列形式で書くことができる。たとえば、Λ₁={(1)},d₍₁₎=1なので、

であり、Λ₂={(2),(1,1)},d₍₂₎=1,d_(1,1)=1なので、以下のようになる。

また、Λ₃={(3),(2,1),(1,1,1)},d₍₃₎=1,d_(2,1)=2,d_(1,1,1)=1なので、以下のようになる。

H_4,(3),H_4,(2,1),H_4,(1,1,1)の行列サイズはそれぞれ4×4,8×8,4×4である。nが大きくなるとH_nのブロック行列は指数的に大きくなる。式(3)のように分解できることは、参考文献１等でも知られているが、H_nを構成する各ブロックのサイズが非常に大きいため、行列の乗算に非常にコストがかかってしまう。
〔参考文献１〕P.Diaconis, D.Rockmore, “E-cient computation of the fourier transform on finite groups”, J. AMS, 3(2):297-332, 1990

また、非特許文献２では、式(2)におけるT_nH_nをF_nとした形を用いており、F_nをそのまま素直に量子回路に変換する方法が提案されている。しかし、上述の通り、nが大きくなるとH_nのブロック行列は指数的に大きくなるので、効率の良い量子回路を構成することができない。そこで、H_nを効率的に実行するために、H_nをもっと細かく分解する。

［H=のU(C^n!)への埋め込み］
すでに述べたとおり、H₂,H₃,…,H_nが実行できればFT_nも実行できる。しかし、H₂,H₃,…,H_nは複雑な形をしていて、実行するのは容易ではない。

そこで、簡単に実行できる適当なK_n,P_n,A_nでH_n=A_nP_nH_n-1K_nとなるものを探し、H_nを帰納的に実行することを考える。

以降、順次K_n,P_n,A_nを定義していくが、その前に解決しておかなければならない問題がある。すなわち、H_n=A_nP_nH_n-1K_nにおいて、H_nの行列サイズはn!×n!、H_n-1の行列サイズは(n-1)!×(n-1)!で、行列のサイズが異なる問題である。この問題を解決するために、H_n-1をH_nと同じサイズのユニタリ行列C^n!に埋め込む関数f_n-1を導入する。

f₂を以下のように定義する。Λ₁={(1)},d₍₁₎=1なのでH₂は2×2行列H_2,(1)である。一方、Λ₂={(2),(1,1)},d₍₂₎=1,d_(1,1)=1なので、H₃は3×3行列と3×3行列のブロック行列H_3,(2)(+)H_3,(1,1)である。そこで、H₂を次のような2段階により、3×3行列と3×3行列のブロック行列に変換する。まず、第一段階で、H_2,(1)→H’_2,(1)=I₁(+)H_2,(1)により（ここで、I₁(+)H_2,(1)は(0,0)番目の要素が1、(i+1,j+1)番目の要素がH_2,(1)の(i,j)番目の要素、残りが0の行列のこと。）H_2,(1)を3×3行列に埋め込む（図７の左から中央）。第二段階で、H’_2,(1)からH’’₂=H’_2,(1)(+)H’_2,(1)に変換する（図７の中央から右）。この二段階を経た写像がf₂である。したがって、f₂(H₂)=H’’₂∈Σ_λ∈Λ2I_dλ(×)U(C^3dλ)である。

f₃を以下のように定義する。Λ₂={(2),(1,1)},d₍₂₎=1,d_(1,1)=1なので、H₃は3×3行列H_3,(2)と3×3行列H_3,(1,1)のブロック行列H_3,(2)(＋)H_3,(1,1)である。また、Λ₃={(3),(2,1),(1,1,1)},d₍₃₎=1,d_(2,1)=2,d_(1,1,1)=1なので、H₄は4×4行列H_4,(3),8×8行列H_4(2,1), 4×4行列H_4,(1,1,1)を組み合わせて作ったブロック行列H_4,(3)(＋)(I₂(×)H_4,(2,1)) (＋)H_4,(1,1,1)である。H₃=H_3,(2)(＋)H_3,(1,1)は次のようにして、4×4行列,8×8行列, 8×8行列,4×4行列のブロック行列に変換される。第一段階で、H_3,(2)→H’_3,(2)=I₁(＋)H_3,(2),H_3,(1,1)→H’_3,(1,1)=I₁(＋)H_3,(1,1),により、H₃を4×4行列と4×4行列のブロック行列H’_3,(2)(＋)H’_3,(1,1)に変換する（図８の左から中央）。第二段階で、H’_3,(2)(＋)H’_3,(1,1)から、H’’ ₃= H’_3,(2)(＋)(I₂(×)(H’_3,(2)(＋)H’_3,(1,1))(＋)H’_3,(1,1)に変換する（図８の中央から右）。この変換は、Bratteli図の2行目と3行目から決まる。したがって、f₃(H₃)= H’’₃∈Σ_λ∈Λ3I_dλ(×)U(C^4dλ)である。

f₄を以下のように定義する。Λ₃={(3),(2,1),(1,1,1)},d₍₃₎=1,d_(2,1)=2,d_(1,1,1)=1なので、H₄は4×4,8×8,8×8,4×4行列のブロック行列H_4,(3)(＋)(I₂(×)H_4,(2,1))(＋)H_4,(1,1,1)である。（全体の行列サイズは4!×4!。）一方、Λ₄={(4),(3,1),(2,2),(2,1,1),(1,1,1,1)},d₍₄₎=1,d_(3,1)=3,d_(2,2)=2,d_(2,1,1)=3,d_(1,1,1,1)=1なので、H₅は5×5,15×15, 15×15, 15×15,10×10, 10×10, 15×15,15×15,15×15, 5×5行列のブロック行列H_5,(4)(＋)(I₃(×) H_5,(3,1)) (＋) (I₂(×) H_5,(2,2)) (＋) (I₃(×) H_5,(2,1,1)) (＋) H_5,(1,1,1,1)である。（全体の行列サイズは5!×5!。）H₄= H_3,(3)(＋) (I₂(×) H_3,(2,1)) (＋) H_3,(1,1,1)は次のような二段階により、H₅と同じサイズのブロック行列に変換される。まず、第一段階で、H_4,(3)→H’ _4,(3)=I₁(＋) H_4,(3)、H_4,(2,1)→H’ _4,(2,1)=Σ_i=0 ^d(2,1)-1|4i><4j|＋Σ_i,j=0 ^4d(2,1)-1(H_3,(2,1)) _i,j|i mоd 4＋1><j mod 4+1|、H_4,(1,1,1)→H’_4(1,1,1)=I₁(＋)H_{4, (1,1,1)}と変換することにより、H₄は5×5,10×10,10×10,5×5行列のブロック行列H’_4,(3)(＋)(I₂(×)H’_4,(2,1))(＋)H’_4,(1,1,1)に変換される（図９の左から中央）。さらに第二段階で、H’’₄=H’_4,(3)(＋)(I₃(×)(H’_4,(3)(＋)H’_4,(2,1)))(＋)(I₂(×)H’_4,(2,1))(＋)(I₃(×)(H’_4,(2,1))(＋)H’_4,(1,1,1)))(＋)H’_4,(1,1,1))に変換する（図９の中央から右）。従ってf₄(H₄)=H’’₄∈Σ_λ∈Λ4I_dλ(×)U(C^5dλ)である。

一般に、n≧2に対してH_nの基底(Bases)を

で定義する。ただし、P(λ)は、Bratteli図でλに到達するpathの集合である。例えば、図９の一番左側の図で基底は24個ある。同じp,qの組み合わせに対するm=0,1,2,3の4つの基底が、図の中の各ブロックに含まれる4個の基底に対応している。各ブロックはp,qの組み合わせに対応している。p,qはBratteli図の3行目までのpathで同じヤング図形λを終点としてもつので、［Bratteli図］で導入したコーディング方法を用いれば、|λ,p,q>は、
|(3),(0,0),(0,0)>
|(2,1),(0,1),(0,1)>
|(2,1),(0,1),(1,0)>
|(2,1),(1,0),(0,1)>
|(2,1),(1,0),(1,0)>
|(1,1,1),(1,1),(1,1)>
の6種類である。上図の一番左側の図には縦方向に6個のブロックがあり、それぞれ上記の基底に対応している。

各基底には、0又は1を成分とするベクトルが対応付けされている。対応付けは、適切な結果が得られるものであればどのようなものであってもよく、事前に決めておく。例えば、参考文献２で用いられている対応付けと同様の対応付けを用いることができる。なお、これらのことは、|λ,p,q,m>以外の他の基底についても同様である。これらの基底は、行列の中の成分の位置を表すために用いられる。
〔参考文献２〕C.Moore, D.Rockmore, A.Russell, “Generic guantum fourier transforms”, ACM Transactions on Algorithms, 2(4):707-723, Octorber 2006

f_nを以下のように二段階で定義する。H_nはブロック行列Σ_λ∈Λn-1I_dλ(×)H_nλである。（全体の行列サイズはn!×n!。）まずf_n,1をn!×n!行列から(n＋1)(n−1)!×(n＋1)(n−1)!行列への写像で、

により定義する。次に、f_n,2を(n＋1)(n−1)!×(n＋1)(n−1)!行列から(n＋1)!×(n−1)!行列への写像で、

とする。ここで、p|_n-1はBratteli図のn段目までのpath p のn−1段目までへの制限（すなわちpath pからn番目の成分を除いたもの）、λ_q|n-1はq|_n-1の終端ノードである。f_n=f_n,2・f_n,1によりf_nを定義すると、f_nはn!×n!行列を(n＋1)!×(n＋1)!行列に写す。特に、f_nにより行列のユニタリ性は保存される。n!×n!ユニタリ行列の群をC^n!と書き、

により埋め込みを定義すると、U(C^2!),U(C^3!),…,U(C^(n-1)!)を、U(C^n!)の元と考えることができる。以下、H’_n-1=f_n-1(H_n-1)と記述する。
なお、別の観点から説明すると、H’’_m-1は以下の式により定義される行列ということができる。

ここで、aを任意の既約表現とし、b,cのそれぞれをaに至るパスとし、dを0以上の整数とし、|a,b,c,d>をa,b,c,dに基づいて定まるベクトルとし、h_λ,q,r,i,jを以下の式により定まる値とする。

［基底変換P_n］
以下、順次H_n=A_nP_nH’_n-1K_nを満たすA_n,P_n,K_nを順次定義していく。
P_nはU(C^n!)の基底

から

への変換で、図１５を部分的に可換にする基底変換である。

もう少し正確に言うと、任意のg∈S_n-1に対して、S_n-1におけるadapted Gel’fand-Tsetlin basesでの行列表現をp_n-1(g)、S_nにおけるadapted Gel’fand-Tsetlin basesでの行列表現をp_n(g)とすると、p_nf_n-1(T^† _n-1ρ_n-1(g)T_n-1)P^† _nとT^† _nρ_n(g)T_nがほとんど一致するように基底変換P_nを選ぶ。
例えば、n=5の場合を例にとって説明すると、可換図は図１０のようになる。

つまり、S₄の元は1×1,3×3,2×2,3×3,1×1行列の1,3,2,3,1個のブロック対角行列で書け（図の一番左上）、これをT₃とf₃で変換すると一番右上のように5×5,15×15,10×10,15×15,5×5行列の1,3,2,3,1個のブロック対角行列に埋め込まれる（図では最初の2個の行列だけを書いた）。ここで、番号2の行列は4つに分解されて埋め込まれる。一方、adapted Gel’fand-Tsetlin basesの性質を利用して、同じ行列を1×1,4×4,5×5,6×6,5×5,4×4,1×1の1,4,5,6,5,4,1個のブロック対角行列で書くこともできる（図の一番左下）。これをT₄で変換すると、一番右下のように5×5,15×15,10×10,15×15,5×5行列の1,3,2,3,1個のブロック対角行列に埋め込まれる（図では最初の2個の行列だけを書いた）。右上の図と右下の図を比較すると、最初の行列は全く同じだが、１行目と2行目は同じ成分なので入れ替えることができる。したがって、この行列に関してP₃はI₅（5×5のIdentity）か

である。2番目の15×15行列については一見順序が大きく異なるように見えるが、図中の行列番号を見ると、右上の図では0が1個、1が2個、2が1個、3が1個であり、右下の図では0が1個、1が3個、2が1個、3が1個である。つまり、行列番号1のものが一つだけ多くなっている。そこで、2番目の15×15行列については、番号1の行列を一つだけ除いて右下と一致するように行列の順番をうまく入れ替える。このような基底順序の変更がP₃である。言い換えれば、P_nf_n-1(T^† _n-1ρ_n-1(g)T_n-1)P^† _nとT^† _nρ_n(g)T_nとで共通する部分ブロックの出現する順序が同じになるようなP_nf_n-1(T^† _n-1ρ_n-1(g)T_n-1)P^† _nの行と列の入れ替えを行う行列がP_nである。

なお、右下の2番目の行列において、番号1の行列は3つあるので、P₃は3種類考えることができるが、3種類の中のどれを選んでもよい。また、右上の行列は実際には5つ（5×5,15×15,10×10,15×15,5×5）あるが、残りの3つの行列については、それぞれ2種類、3種類、1種類の中からP₃を選ぶ。この選択肢の数は、Bratteli図における、各ノードの子ノードの数に一致していることが証明できる。（つまり、P₃の選択肢はλ=(4),(3,1),(2,2),(2,1,1),(1,1,1,1)の子ノード数2,3,2,3,2である。）P_nの選択による差異は、後に定義されるA_nで吸収される。

なお、P_nの作り方については以下のように説明することもできる。
基底順序変換P_nはn!×n!行列で、nd_λ×nd_λ行列P_{n, λ}(ただし、λ∈Λ_n-1)を用いてP_n=（＋）_λ∈Λn-1(I_dλ(×)P_{n, λ})と書ける。このP_{n, λ}は次のように定義される２つの行列の積P_{n, λ,1} P_{n, λ,2}により計算できる。
１．

ここで、0≦x,y<nd_λで、(P_n,λ,1)_x,yはP_n,λ,1の(x,y)成分を意味する。δはクロネッカーのデルタである。また、括弧[ ]はガウス記号で、[x/n]はx/nを超えない最大の整数である。
２．P_n,λ,2は次のようにBratteli図から定義される。

λの親の子供全体を列挙し（記号で書くと{λ’|∃μ(μ↓λ∧μ↓λ’)}だが、まずλの親{μ|μ↓λ}を辞書式順序の降順に並べ、次にそれぞれのμの子供{λ’|μ↓λ’}を辞書式順序の降順に並べたものでμを置き換える。同じλ’であっても異なるμの子として列挙された場合、異なるλ’として数える。）、さらに、その先頭にλを加えたものをΩ_n,λと書く。

また、λの子供の親全体を列挙し（記号で書くと{λ’|∃μ(λ↓μ∧λ’↓μ)}だが、まずλの子供{μ|λ↓μ}を辞書式順序の降順に並べ、次にそれぞれのμの親{λ’|λ’↓μ}を辞書式順序の降順に並べたものでμを置き換える。同じλ’であっても異なるμの親として列挙された場合、異なるλ’として数える。）、それをΩ_n,λ’と書く。

Ω_n,λとΩ’_n,λは重複を含めて同じ要素を持っている。Ω_n,λの要素数を|Ω_n,λ|とする。なお、Ω_n,λ（Ω’_n,λでも同じ）に含まれる重複している要素はλだけで、その個数はλの子供の数に等しい。そこで、関数f_λ:{i|1≦i≦|Ω_n,λ|}→{i|1≦i≦|Ω_n,λ’|}を、Ω_n,λのi番目の要素とΩ_n,λ’のf_λ(i)番目の要素が等しくなるような関数とする。Ω_n,λに重複する要素があるためf_λ:は一意にならないが、小さいiの値から順にf_λ(i)を決めるときに、f_λ(i)が先に定義した順序において最小になるように選ぶことにすれば、f_λは一意に定まる。

このように定義したf_λを用いて、P_n,λ,2を、全てのi (ただし、1≦i≦|Ω_n,λ|）に対して、{i,f_λ(i)番目に行列I_dλiを要素として持つような行列として定義する。ただし、_λiはΩ_n,λのi番目の要素である。

P_nの例を以下に挙げる。n=4, λ=(2,1)とし、P_n,λ,1を求める。定義により、P_n,λ,1は8×8行列であり、以下のようになる。

n=4,λ=(2,1)とし、P_n,λ,2を示す。
図１７より、Ω_n,λ={(2,1),(3),(2,1),(2,1),(1,1,1)}かつΩ_n,λ’={(3),(2,1),(2,1),(2,1),(1,1,1)}である。したがって、f_λ:1→2,2→1,3→3,4→4,5→5とすれば、以下のような行列になる。この行列は8×8行列である。

［制御交換ゲートK_n］
次に、制御交換ゲートK_nを以下の通り定義する。

ここで、λ(c(j,j+1,…,m-1))は巡回置換c(j,j+1,…,m-1)に対応するλによる既約表現である。|j>はj番目の成分が1であり他の成分が0であるベクトルであり、<j|は|j>の転置である。このように、あるベクトルに対応する基底を|x>として、<x|は|x>のベクトルを転置したベクトルを意味する。

［調整用ゲートA_n］
最後に、A_n=H_nK^† _nH’^† _n-1P^† _nと定義する。定義より明らかにH_n=A_nP_nH’_n-1K_nである。次の定理から、A_nが簡単に実行できることが保証される。

定理：すべてのg∈S_n-1に対して、p(g)とA_nは可換である。ここで、p=(＋)_λ∈Λn-1(I_dλ(×)((＋)_λ↓μμ)):S_n→U(C^n!)はS_nの表現である。

Gel'fand-Tsetlin Basesの定義により、任意のg∈S_n-1に対してμ(g)=(＋)_ν↓μν(g)が成り立つ。したがって、任意のg∈S_n-1に対してp(g)=(＋)_λ∈Λn-1(I_dλ(×)((＋)_λ↓μ(＋)_ν↓μν(g)))である。ここで、(＋)_λ↓μ(＋)_ν↓μν(g)は∃μ(λ↓μ∧ν↓μ)となるようなνに対するd_ν×d_ν行列の直積である。
一方で、H_n=(＋)_λ∈Λn-1(I_dλ(×)H_n,λ),K^† _n=(＋)_λ∈Λn-1(I_dλ(×)K^† _n,λ),H’^† _n-1=(＋)_λ∈Λn-1(I_dλ(×)H’^† _n-1,λ),P^† _n=(＋)_λ∈Λn-1(I_dλ(×)P^† _n,λ)と書けるので、A _n,λ=H _n,λK^† _n,λH’^† _n-1,λP^† _{n, λ}とするとA _n=(＋)_λ∈Λn-1(I_dλ(×)A_n,λ)である。ここで、A_n,λはd_λ×d_λ行列である。

p(g)とA_nが可換であることから、任意のg∈S_n-1に対して(＋)_λ↓μ(＋)_ν↓μν(g)とA_n,λは可換である。e_λ,ν=|{μ|λ↓μ∧ν↓μ}|とすると、∃μ(λ↓μ∧ν↓μ)となるλ,νに対して、

である。(＋)_λ↓μ(＋)_ν↓μν(g)=(＋)_ν(I_eλ,ν(×)ν(g))なので、(＋)_λ↓μ(＋)_ν↓μν(g)とA_n,λが可換であることから、A_n,λ=(＋)_ν(A’_n,λ,ν(×)I_dν)と書ける。ここで、A’_n,λ,νはe_λ,ν×e_λ,νユニタリ行列である。上のe_λ,νの計算から、λ≠νに対してA’_n,λ,ν=1であり、A’_n,λ,λはe_{λ, λ}×e_{λ, λ}行列である。e_{λ, λ}≦nなので、結局、A_n,λを実行するにはn×nよりも小さな行列A’_n,λ,λが実行できればよいことになる。以下では、A’_n,λ,λを省略してA’_n,λと表記することとする。このA’_n,λを用いれば、A_n=(＋)_λ∈Λn-1(I_dλ(×)(A’_n,λ(×)I_dλ(＋)I_r))と書ける。ここで、I_rは足りない次元を補うための余剰項であり、identityなので実行上なにも操作する必要がない。I_rのrは、上記の足りない次元数に対応する所定の正の整数である。

なお、A_nは、以下のように定義される。

ここで、[μ(c(m-1,m))]_{qμ,ν,qμ,ν}は巡回置換c(m-1,m)に対応するμによる既約表現μ(c(m-1,m))に至るルートノードからのパスに基づいて定まる値である。また、x,yを任意の既約表現とし、基底|x,y>はx,yに基づいて定まるベクトルであり、<x,y|は|x,y>の転置である。

［p_n(c_(m,m+1))の簡単な作り方］
1≦m<nとなるmに対して、m-1とmの互換をc_(m-1,m)と記述する。

c_(m-1,m)のS_nにおけるn!×n!行列表現ρ_n(c_(m-1,m))を以下のように定義した。
１．S_mの既約表現λ∈Λ_mのそれぞれに対して、
（１）Specht多項式を計算する。
（２）Gram-Schmidtの正規直交化アルゴリズムを使ってSpecht多項式を直交化する。こうして得られた多項式はx_1,…,x_m-1,x_mを変数として持つd_λ個の多項式で、Gel’fand-Tsetlin基底となっている。
（３）d_λ個の多項式はベクトル空間の基底なので、それぞれの式のx_m-1とx_mを入れ替えた式は、d_λ個の多項式の一次結合となる。この一次結合の係数が作るd_λ×d_λ行列は(c_(m-1,m))の既約表現λにおける表現行列となっている。そこで、この行列を多項式の連立方程式を解くことにより求める。求めた行列をλ(c_(m-1,m))と記述する。

２．ρn(c_(m-1,m))は、λ(c_(m-1,m))がGel’fand-Tsetlin基底から定義された行列表現であることを用いて、Bratteli図から容易に求められる。すなわち、m≦Ｉ<n,ν∈Λ_i+1に対して、

が成り立つので、λ∈Λ_nに対するλ(c_(m-1,m))は帰納的に定義できる。そこで、以ρ下のようにすればよい。

２．の計算はBratteli図から簡単に実行できるが、１．の計算には大変な時間がかかる。コンピュータで定義どおりに計算しても、λ(c_(m-1,m))を求めることができるのはせいぜいm≦7くらいまでである。

しかし、以下のような方法で、もっと簡単にλ(c_(m-1,m))を計算することができる。
Bratteli図において、ルートノードからλ∈Λ_mに至るPathの集合p(λ)の元p∈P(λ)は次の2種類に分類できる。
１．∀ν∈Λ_m-1(λ_p|m-3↓ν↓λ→ν=λ_p|m-2)
２．∃ν∈Λ_m-1(λ_p|m-3↓ν↓λ∧ν≠λ_p|m-2)
すなわち、１．は最終ノードの2つ前で分岐して合流する経路が存在しないもの、２．は最終ノードの2つ前で分岐して合流する経路が存在するものである。なお、２．の場合、Bratteli図の性質から、最終ノードの2つ前では高々2つにしか分岐しないことが証明できる。それぞれを図で書くと図１８のようになる。

d_λ×d_λ行列λ(c_(m-1,m))は、以下の1×1行列または2×2行列の直和でかける。
Ａ）q∈P(λ)が上記分類の1に含まれている場合、
（１）q[m-2]=q[m-1]、すなわち経路qにおいて、最後の2回で付け加わったヤング図形の箱の行番号が同じ（列番号は必ず1だけ違う）場合は1×1行列(1)とする。正確に書くと、|q><q|である。
（２）q[m-2]+1=q[m-1]、すなわち経路qにおいて、最後の2回で付け加わったヤング図形の箱の行番号が1だけ違う（列番号は必ず同じになる）場合は1×1行列(-1)とする。正確に書くと、-|q><q|である。
p∈P(λ)が上記分類の1に含まれている場合、以上の2つのケース（１）（２）しか起こらない。

Ｂ）q∈P(λ)が上記分類の2に含まれている場合、λに到達する経路において、2つ前まではqと同じで、1つ前が異なり、最後のλでもう一度合流する経路をq’と書く。経路qにおいて、最後の2回でヤング形に付け加わった箱を(x₁,y₁),(x₂,y₂)とすると、経路q’において最後の2回でヤング図形に付け加わる箱は(x₂,y₂),(x₁,y₁)である。つまり、付け加わる箱の順番が入れ替わるだけである。ただし、x_i,y_iはそれぞれ行番号、列番号である。ｌ=|x₁-x₂|＋|y₁-y₂|とし、|q>と|q’>が作る2×2行列を以下のように定義する。

で定義する。すなわち、

である。
以上の定義により、λ(c_(m-1,m))は一意的に定まる。

以下、λ(c_(m-1,m))の計算の例を説明する。λ=(3,1,1)とし、c_(4,5)のλにおける表現を計算するとする。ここで、λが5の分割であることに注意。例えば、λ=(3,1)ならば、λは4の分割なので、互換c_(3,4)を計算する。d_λ=6なので、求めるのは6×6行列である。図１９はBratteli図の一部である。
λに至る経路は{(0,0,1,2),(0,1,0,2),(1,0,0,2),(0,1,2,0)(1,0,2,0),(1,2,0,0)}である。

ａ）(0,0,1,2)は上記分類の1で、最後の2回で付け加わる箱が縦に並んでいる（列番号が同じ）ので、対応する行列は1×1行列(-1)である。
ｂ）(1,2,0,0)も上記分類の1で、最後の2回で付け加わる箱が横に並んでいる（行番号が同じ）ので、対応する行列は1×1行列(1)である。
ｃ）{(0,1,0,2),(0,1,2,0)}は最後の2回が入れ替わっているペアなので、これらの基底で2×2の行列を作る。lは最後の2回で付け加わる箱の間のマンハッタン距離（図２０の点線で示した経路）なので、l=4である。
したがって、2×2行列は

ｄ）{(1,0,0,2), (1,0,2,0)}も同じ行列となる。
以上により、λ(c_(4,5))は、以下のようになる。

［対称群上の高速フーリエ変換アルゴリズム］
以下の関係式から、任意のn≧2に対するFT_nを帰納的に計算することができる。
＜関係式＞
１．FT₁=1
２．FT_n=T_nH_n(FT_n-1(×)I_n) for n>2
３．H_n=A_nP_nf_n-1(H_n-1)K_n for n≧3
例えば、

なので、関係式２．から

である。また、

より、関係式３．から

である。T₃=I₆なので、関係式２．から

となって、先に計算したFT₃と一致する。

一般のFT_nに関しては、図１１のように帰納的に計算される。すなわち、nを３以上の各整数として、A_n,P_n,H_n-1,K_nによりH_nが計算され、H_n,FT_n-1,T_nによりFT_nが計算される。

［対称群上の量子フーリエ変換回路］
このように、対称群S_n上のフーリエ変換FT_nを計算するには、H₂,FT₂,H₃,FT₃,…,H_n-1,FT_n-1,H_nを順次計算していけばよい。この計算はn!×n!ユニタリ行列の積計算により実行できる。

対応する量子フーリエ変換は、n!次元の量子状態空間でユニタリ変換を行えば実行できる。これをキュービットでナイーブにエンコードする場合、┌n log n┐キュービットあれば十分である。言い換えれば、2^{┌n log n┐}次元の複素空間におけるn!次元の部分空間で、量子変換を実行することになる。しかし、量子回路での実行を容易にするためには、より多くのリソースを用いて量子状態をエンコードするほうがよい。

この実施形態で構成する量子回路では、上記のフーリエ変換FT_nを計算するアルゴリズムにあわせたエンコーディング方法を行う。必要な状態空間の次元数は、2^{n log n}×n!²次元である。したがって、以下に述べる回路では、2^{n log n}×n!²次元の空間におけるn!次元部分空間で量子フーリエ変換を実行する。2^{n log n}×n!²≦2^{3 nlog n}なので、冗長なエンコーディングを行っても、ナイーブなコーディングに必要なリソースに比べて定数倍のキュービットリソースがあれば十分である。

具体的には、図１２の量子回路により量子フーリエ変換を実行する。図１２の量子回路は、入力状態|i>=|i₁,i₂,・・・,i_n-1>とし、
(1) 入力状態|i₁>を入力レジスタとし、第１出力レジスタと第２出力レジスタと第３出力レジスタからなる出力状態を出力するH₂ゲートと、
(2) m=3,・・・,n-1まで順番に
(2-1)直前のゲートの出力状態である第１出力レジスタ、第２出力レジスタ、第３出力レジスタをそれぞれ第１レジスタ、第２レジスタ、第３レジスタとし、入力状態|i_m>を第４レジスタとし、第１出力レジスタと第２出力レジスタと第３出力レジスタからなる出力状態を出力するH_mゲートと、
(2-2) 上記H_mゲートの出力状態である第１出力レジスタ、第２出力レジスタ、第３出力レジスタをそれぞれ第１レジスタ、第２レジスタ、第３レジスタとして、第１出力レジスタと第２出力レジスタと第３出力レジスタからなる出力状態を出力するT_mゲートと、
が交互に配置されたものである。

ここで、入力側はS_nの任意の元gに対して、

によって決まる量子状態|i₁,i₂,…,i_n-1>∈C^2×3×…×n=C^n!である。また、出力側はヤング図形λと、Bratteli図でルートノードからλに至る経路p,qを用いて|λ,p,q>で表される。ここで、ヤング図形λはnの分割により|λ₁,λ₂,…,λ_n>∈C^n×n×…×nとコーディングされる。また、pは|p₁,p₂,…,p_n-1>∈C^2×3×…×n、qは|q₁,q₂,…,q_n-1>∈C^2×3×…×nでコーディングされる。したがって、|λ,p,q>∈C^{(n^n)×n!×n!}である。

入力側と出力側の次元数の差は、量子回路の中で量子リソースを追加することによりもたらされる。リソースが追加されるのはH₂,T₃,T₄,…，T_nで、それぞれC^{(n^2)×2},C^n×3,C^n×4…，C ^n×nだけリソースが追加される。H₃,H₄,…，H_nではリソースの追加はない。

H₂,H_n,T_nの量子回路を与えれば、FT_nを実行する量子回路も決まる。

［H₂の量子回路］
H₂は|0>→1/√2(|(2),(0),(0)>+|(1,1),(1),(1)>),|1>→1/√2(|(2),(0),(0)>-|(1,1),(1),(1)>)なので、図１３の回路で実行できる。ここで、1番目と2番目のラインはn量子状態が表せる量子リソース（qunit）、3番目と4番目のラインはqubitである。また、+1は1加算する回路、つまり入力状態|x>をとしたとき、|x+1 mоd t>（tは|x>の基底の数、qubitならt=2, qtutritならt=3）を出力するゲートである。また、図１３の左端のゲートはよく知られているHadamardゲートである。

言い換えれば、H₂ゲートは、第１レジスタ|x>を入力レジスタとして、以下の(a-1)から(a-4)を備えるゲートであり、上記(a-1)〜(a-4)を適用した後の前記第３補助レジスタと前記第２補助レジスタからなるレジスタを第１出力レジスタ、前記第１補助レジスタを第２出力レジスタ、上記第１入力レジスタを第３出力レジスタとするゲートである。

(a-1)は、第１入力レジスタ|x>に対するHadamardゲートである。
(a-2)は、第１補助レジスタ|0>を導入して、上記第１入力レジスタを制御ビットとし、第１補助レジスタ|0>を標的ビットとする制御ＮＯＴゲートである。

(a-3)は、第２補助レジスタ|a₁>（ただし初期値は|a₁>=|0>）を導入して、前記第１入力レジスタを制御ビットとし、制御ビットが|1>のときに第２補助レジスタ|a₁>の状態を|a₁+1 mоd t>（ただしtは|a₁>の取りうる量子状態の基底の総数）に変換するゲートである。

(a-4)は、第３補助レジスタ|a₂>を導入し、前記第１入力レジスタを制御ビットとし、制御ビットが|0>のときに第３補助レジスタ|a₂>（ただし初期値は|a₂>=|1>）の状態を|a₂+1 mоd t>（ただしtは|a₂>の取りうる量子状態の基底の総数）に変換するゲートである。

[H_mの量子回路]
m=3,4,…,nについてのH_mの回路を図１４に示す。
H_m=A_mP_mf_m-1(H_m-1)K_mを利用して、H_m を実行する量子回路を構成する。
入力側レジスタ数：4
出力側レジスタ数：3
量子デバイスリソース：
入力第1レジスタ|λ> mlogm qubits
入力第2レジスタ|p₁,…,p_m-2> qubit, qutrit, …, qu(m-1)it
入力第3レジスタ|q₁,…,q_m-2> qubit, qutrit, …, qu(m-1)it
入力第4レジスタ|i> qunit
ここで、qu(m-1)it はm-1状態量子デバイス、qumitはm状態量子デバイスのことである。
出力第1レジスタ|λ> mlogm qubits
出力第2レジスタ|p₁,…,p_m-2> qubit, qutrit, …,qu(m-1)it
出力第3レジスタ|q₁,…,q_m-1> qubit, qutrit, …,qu(m-1)it, qumit
出力第3レジスタは、入力第3第4レジスタをひとまとめにしたものである。
基底：
入力側 {|λ,p,q,i>|λ∈Λ_m-1∧p,q∈P(λ)∧i<m}
出力側 {|λ,p,q>|λ∈Λ_m-1∧p,q∈P(λ)}

m=3,4,・・・,nの各整数として、H_mゲートは、第１レジスタ|λ>と、第２レジスタ|p>=|p₁,・・・,p_m-2>と、第３レジスタ|q>=|q₁,・・・,q_m-2>と、第４レジスタ|x>とを入力レジスタとして、以下の(b-1)から(b-8)のゲートを備えたゲートであり、以下の(b-1)から(b-8)適用した後の、第１レジスタを第１出力レジスタ、第２レジスタを第２出力レジスタ、第３レジスタと第４レジスタを合わせたレジスタを第３出力レジスタとするゲートである。

(b-1)は、第４レジスタ|x>を制御ビットとし、第１、第２、第３レジスタを標的ビットとして、制御ビットの状態がα(α=0,1,・・・,m-1)のとき標的ビットにλ(c_{(α,α+1,・・・,m-1)})を適用するゲートである。
(b-2)は、第３レジスタの|q_m-2>を制御ビットとし、第１レジスタ|λ>を標的ビットとするT_m,2ゲートである。

(b-3)は、|i>を|i-1 mоd m>に変換する操作を第４レジスタ|x>に適用するゲートである。tは|i>の基底の数である。すなわち、qubitならt=2、qtutritならt=3である。ここでは、t=mである。
(b-4)は、第１レジスタ|λ>、第２レジスタの|p₁,・・・,p_m-3>、第３レジスタの|q₁,・・・,q_m-3>、第４レジスタ|x>に対して適用されるH_m-1ゲートである。

(b-5)は、|i>を|i+1 mоd t>に変換する操作を第４レジスタ|x>に適用するゲートである。ここでは、t=mである。
(b-6)は、第３レジスタの|q_m-2>を制御ビットとし、第１レジスタ|λ>を標的ビットとするT_m,2ゲートである。

(b-7)は、第１レジスタから第４レジスタに、P_mf_m-1(T^† _m-1ρ_m-1(g)T _m-1)P^†mの行と列の入れ替えに対応する量子ビットの交換操作P_mに対応する操作を適用するゲートである。
(b-8)は、第１レジスタ|λ>を制御ビットとし、第３レジスタ|q_m-2>を標的ビットとして、以下の式により定義されるA’_m,λに対応する操作を適用するゲートである。

K_mに対応する操作を行うゲートが、(b-1)である。
f_m-1(H_m-1)に対応する操作を行うゲートが、(b-3)から(b-5)である。なお、この(b-3)から(b-5)のゲートは、入力|λ,p,q,i>に対して、i=0ならばidentityとなる。
H’’_m-1=f_m-1(H_m-1)に対応する操作を行うゲートが、(b-2)から(b-6)である。
P_mに対応する操作を行うゲートが(b-7)である。
A_mに対応する操作を行うゲートが(b-8)である。

また、半黒丸は、制御ビットの取りうる各状態に対して量子ゲートを実行するという意味である。なお、黒丸又は半黒丸の直下に範囲が指定されている場合はその各状態に対してゲートを実行することを意味し、特に指定がなければ取りうる全ての状態に対してゲートを実行することを意味する。

(b-1)のゲートは、図１５に例示するゲートと等価であるため、(b-1)のゲートに代えて、この図１５に例示するゲートを設けてもよい。

［T_mの量子回路］
T_mの回路を図１６に示す。T_mゲートは、T_m,1ゲート及びT_m,2ゲートから構成される。

T_mゲートは、第１レジスタ|λ>=|λ₁,・・・,λ_m-2>と、第２レジスタ|p>=|p₁,・・・,p_m-2>と、第３レジスタ|q>=|q₁,・・・,q_m-1>とを入力レジスタとし、T_m,1ゲート及びT_m,2ゲートを適用した後の、第１レジスタ|λ>=|λ₁,・・・,λ_m-2>及び第２補助レジスタ|λ_m-1>を第１出力レジスタ、第２レジスタ|p>=|p₁,・・・,p_m-1>及び制御ビットを第２出力レジスタ、第３レジスタ|q>=|q₁,・・・,q_m-1>を第３出力レジスタとする。ここで、|λ_m-1>の初期値は|0>である。

T_m,1ゲートは、第２レジスタ|p>と第３レジスタ|q>を制御ビットとして、新たに導入した第１補助レジスタ|0>を

に変換する演算を適用するゲートである。

T_m,2ゲートは、第３レジスタの|q_m-1>を制御ビットとし、T_mゲートの第１レジスタ|λ>=|λ₁,・・・,λ_m-2>及び第２補助レジスタ|λ_m-1>を標的ビットとするゲートである。第２補助レジスタ|λ_m-1>の初期値は例えば|0>とする。

より詳細には、T_m,2ゲートは、制御ビットを|c₁>とし、標的ビットを|λ>=|λ₁,・・・,λ_m-1>としたとき、制御ビットの状態がｊのときに標的ビット|λ_j>を|λ_j+1 mоd t>（ただしｔは|λ_j>の取りうる量子状態の基底の総数）に変換するゲートである。

［フーリエ変換計算装置の機能構成］
フーリエ変換計算装置は、図２１に示すように、入力部１、ブラテリダイアグラム取得部２、正規直交基底計算部３、計算部４及び出力部５を備える。フーリエ変換計算装置は、図２２に例示されたフーリエ変換計算方法の各ステップの処理を行う。

入力部１は、対称群の次数を取得する。入力部１は、例えばキーボード、マウス等の入力機器であり、それらの入力機器を用いてユーザにより対称群の次数が入力される。S_nに対するフーリエ変換FT_nの計算を行う場合、次数nが入力される。次数nについての情報は、フーリエ変換計算装置の各部に送信される。

ブラテリダイアグラム取得部２は、図４に例示示したような対称群S_nに対するブラテリダイアグラムについての情報を取得する。ブラテリダイアグラム取得部２は、ブラテリダイアグラムについての情報が予め記憶されたブラテリダイアグラム記憶部２１からブラテリダイアグラムについての情報を読み込んでも良いし、必要に応じてブラテリダイアグラムについての情報を適宜計算してもよい。ブラテリダイアグラムについての情報は、正規直交基底計算部３及び計算部４に送信される。

正規直交基底計算部３は、アダプテッドゲルファンドツェッテリン基底(adapted Gel’fand-Tsetlin Basis)である正規直交基底を計算する（ステップＳ１）。計算された正規直交基底は、表現空間の正規直交基底ベクトルを構成する。計算された正規直交基底についての情報は、計算部４に送信される。

計算部４は、FT_m-1,T_m,H_m,I_mに基づいてFT_m=T_mH_m(FT_m-1(×)I_m)を計算する処理をm=1,2,…,nの各整数について順次行うことにより、FT_nを計算する。計算結果は、出力部５に送信される（ステップＳ２）。

出力部５は、ディスプレイ、プリンタ等の出力装置であり、FT_nの計算結果を出力しユーザに知覚させる。

［変形例等］
フーリエ変換計算装置の各部間のデータのやり取りは直接行われてもよいし、図示していない記憶部を介して行われてもよい。
その他、この発明は上述の実施形態に限定されるものではない。例えば、上述の各種の処理は、記載に従って時系列に実行されるのみならず、処理を実行する装置の処理能力あるいは必要に応じて並列的にあるいは個別に実行されてもよい。

また、上述の構成をコンピュータによって実現する場合、フーリエ変換計算装置が有すべき各部の処理内容はプログラムによって記述される。そして、このプログラムをコンピュータで実行することにより、各部がコンピュータ上で実現される。

この処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、例えば、磁気記録装置、光ディスク、光磁気記録媒体、半導体メモリ等どのようなものでもよい。

その他、この発明の趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。

フーリエ変換は対象となる群ごとに異なる行列で表現される。信号処理の分野で広く応用されているフーリエ変換は巡回群上のフーリエ変換であり、1変数関数の周期を取り出すことに利用されている。

一方、この実施形態で示したフーリエ変換は対称群上のフーリエ変換である。上記フーリエ変換とは異なり、より複雑なデータからパターンを抽出するために利用できる。例えば、信号処理や系統樹データの解析や選挙データの解析などへの応用が知られている（例えば、参考文献３、４参照。）。
〔参考文献３〕Stankvic Stankovic Radomir S., Moraga Claudio, Astola Jaakko T., “Fourier Analysis on Finite Groups with Applications in Signal Processing and System Design”, 2005/06
〔参考文献４〕http://www.math.hmc.edu/~orrison/art/

フーリエ変換の行列成分を確率振幅とする量子変換を量子フーリエ変換と呼ぶ。対称群上の量子フーリエ変換とは、対称群上のフーリエ変換に対応する量子フーリエ変換である。量子フーリエ変換と区別するため、通常のフーリエ変換を古典フーリエ変換と呼ぶこともある。量子フーリエ変換は、隠れ部分群問題と呼ばれる問題群に応用できる。巡回群上の量子フーリエ変換の応用として、因数分解と離散対数問題を高速に解くショーアのアルゴリズムが有名である（例えば、参考文献５参照。）。
〔参考文献５〕Peter W.Shor, “Polynomial-Time Algorithms for Prime Factorization and Discrete Logarithms on a Quantum Computer”, SIAM J. Sci. Statist. Comput. 26 (1997) 1484

また、対称群上の量子フーリエ変換の応用として、サイモンの問題を解くアルゴリズムが参考文献６で示されている。
〔参考文献６〕G. Alagic, C. Moore, A. Russell, “Quantum Algorithms for Simon’s Problem over Nonabelian Groups”, ACM Transactions on Algorithms, 6(1), Article 19 (December 2009)

Claims (2)

1. nを3以上の予め定められた整数とし、対称群S_n上の高速フーリエ変換FT_nを実行する方法であって、
   (×)をテンソル積とし、kを所定の正の整数とし、I_kをk×kの単位行列として、FT_m-1,T_m,H_m,I_mに基づいてFT_m=T_mH_m(FT_m-1(×)I_m)を計算する処理をm=1,2,…,nの各整数について順次行うことにより、FT_nを計算する計算ステップを含み、
   FT₂は以下の行列であり、
   

   

   H_m=A_mP_mH’’_m-1K_mであり、
   (+)を直和とし、ρをブラテリダイアグラムにおける任意の既約表現とし、d_ρをρの表現空間の次元数とし、λ↓μはブラテリダイアグラムにおいて既約表現λが既約表現μの親ノードであることを表すとし、ν↓λはブラテリダイアグラムにおいて既約表現νが既約表現λの親ノードであることを表すとし、Λ_m-1をm-1の既約表現の集合とし、rを正の整数とし、[μ(c(m-1,m))]_{qμ,ν,qμ,ν}を巡回置換c(m-1,m)に対応するμによる既約表現μ(c(m-1,m))に至るルートノードからのパスに基づいて定まる値とし、x,yを任意の既約表現とし、|x,y>をx,yに基づいて定まるベクトルとし、<x,y|を|x,y>の転置として、A_mは以下の式により定義される行列であり、
   

   

   aを任意の既約表現とし、b,cのそれぞれをaに至るパスとし、dを0以上の整数とし、|a,b,c,d>をa,b,c,dに基づいて定まるベクトルとし、h_λ,q,r,i,jを以下の式により定まる値とし、
   

   

   H’’_m-1は以下の式により定義される行列であり、
   

   

   Xを任意の行列としてX^†をXの転置行列として、p’=(p₁,p₂,…,p_m-1)とし、p’|_m-2=(p₁,p₂,…,p_m-2)とし、q=q’,p=p’|_m-2,p∈P(λ)としたとき、|λ’,p’,q’>→|λ,p,q>へ基底を変換する行列をT^† _mとし、T_m=(T^† _m)^†とし、
   f_m-1をH_m-1をH’’_m-1に変換する関数とし、S_m-1におけるadapted Gel’fand-Tsetlin basesでの行列表現をρ_m-1(g)とし、S_mにおけるadapted Gel’fand-Tsetlin basesでの行列表現をρ_m(g)として、P_mf_m-1(T^† _m-1ρ_m-1(g)T_m-1)P^† _mとT^† _mρ_m(g)T_mの類似度が最大となるようにT^† _mρ_m(g)T_mの基底を変換する行列をP_mとし、
   λ(c(j,j+1,…,m-1))を巡回置換c(j,j+1,…,m-1)に対応するλによる既約表現とし、|j>をj番目の成分が1であり他の成分が0であるベクトルとし、<j|を|j>の転置とし、K_mは以下の式により定義される行列である、
   

   

   フーリエ変換計算方法。
2. 入力状態|i>=|i₁,i₂,・・・,i_n-1>に対して対称群上の量子フーリエ変換FT_nを適用する量子回路であって、
   入力状態|i₁>を入力レジスタとして、第１出力レジスタと第２出力レジスタと第３出力レジスタとからなる出力状態を出力するゲートであるH₂ゲートと、
   直前のゲートの出力状態である第１出力レジスタ、第２出力レジスタ、第３出力レジスタをそれぞれ第１レジスタ、第２レジスタ、第３レジスタとし、入力状態|i_m>を第４レジスタとし、第１出力レジスタと第２出力レジスタと第３出力レジスタからなる出力状態を出力するH_mゲートと、H_mゲートの出力状態である第１出力レジスタ、第２出力レジスタ、第３出力レジスタをそれぞれ第１レジスタ、第２レジスタ、第３レジスタとして、第１出力レジスタと第２出力レジスタと第３出力レジスタからなる出力状態を出力するT_mゲートと、がm=3,4,・・・,nの順番で配置されたゲートと、を含み、
   H₂ゲートは、第１レジスタ|x>を入力レジスタとして、
   (a-1) 第１入力レジスタ|x>に対するHadamardゲートと、
   (a-2) 第１補助レジスタ|0>を導入して、上記第１入力レジスタを制御ビットとし、第１補助レジスタ|0>を標的ビットとする制御ＮＯＴゲートと、
   (a-3) 第２補助レジスタ|a₁>（|a₁>の初期値を|0>とする。）を導入して、前記第１入力レジスタを制御ビットとし、制御ビットが|1>のときに第２補助レジスタ|a₁>の状態を|a₁+1 mоd t>（ただしtは|a₁>の取りうる量子状態の基底の総数）に変換するゲートと、
   (a-4) 第３補助レジスタ|a₂>を導入し、前記第１入力レジスタを制御ビットとし、制御ビットが|0>のときに第３補助レジスタ|a₂>（|a₂>の初期値を|1>とする。）の状態を|a₂+1 mоd t>（ただしtは|a₂>の取りうる量子状態の基底の総数）に変換するゲートと、
   を含み、上記(a-1)〜(a-4)を適用した後の前記第３補助レジスタと前記第２補助レジスタからなるレジスタを第１出力レジスタ、前記第１補助レジスタを第２出力レジスタ、上記第１入力レジスタを第３出力レジスタとするゲートであり、
   m=3,4,・・・,nの各整数として、H_mゲートは、第１レジスタ|λ>と、第２レジスタ|p>=|p₁,・・・,p_m-2>と、第３レジスタ|q>=|q₁,・・・,q_m-2>と、第４レジスタ|x>とを入力レジスタとして、
   (b-1) 第４レジスタ|x>を制御ビットとし、第１、第２、第３レジスタを標的ビットとして、制御ビットの状態がα(α=0,1,・・・,m-1)のとき標的ビットにλ(c_{(α,α+1,・・・,m-1)})を適用するゲートと、
   (b-2) 第３レジスタの|q_m-2>を制御ビットとし、第１レジスタ|λ>を標的ビットとするT_m,2ゲートと、
   (b-3) |i>を|i-1 mоd m>に変換する操作を第４レジスタ|x>に適用するゲートと、
   (b-4) 第１レジスタ|λ>、第２レジスタの|p₁,・・・,p_m-3>、第３レジスタの|q₁,・・・,q_m-3>、第４レジスタ|x>に対して適用されるH_m-1ゲートと、
   (b-5) |i>を|i+1 mоd m>に変換する操作を第４レジスタ|x>に適用するゲートと、
   (b-6) 第３レジスタの|q_m-2>を制御ビットとし、第１レジスタ|λ>を標的ビットとするT_m,2ゲートと、
   (b-7) 第１レジスタから第４レジスタに、P_mf_m-1(T^† _m-1ρ_m-1(g)T_m-1)P^† _mの行と列の入れ替えに対応する量子ビットの交換操作P_mに対応する操作を適用するゲートと、
   (b-8) 第１レジスタ|λ>を制御ビットとし、第３レジスタ|q_m-2>を標的ビットとし、(+)を直和とし、ρをブラテリダイアグラムにおける任意の既約表現とし、d_ρをρの表現空間の次元数とし、λ↓μはブラテリダイアグラムにおいて既約表現λが既約表現μの親ノードであることを表すとし、ν↓λはブラテリダイアグラムにおいて既約表現νが既約表現λの親ノードであることを表すとし、Λ_m-1をm-1の既約表現の集合とし、rを正の整数とし、[μ(c(m-1,m))]_{qμ,ν,qμ,ν}を巡回置換c(m-1,m)に対応するμによる既約表現μ(c(m-1,m))に至るルートノードからのパスに基づいて定まる値とし、x,yを任意の既約表現とし、|x,y>をx,yに基づいて定まるベクトルとし、<x,y|を|x,y>の転置として、以下の式により定義されるA’_m,λに対応する操作を適用するゲートと、
   

   

   を含み、上記(b-1)から(b-8)を適用した後の、第１レジスタを第１出力レジスタ、第２レジスタを第２出力レジスタ、第３レジスタと第４レジスタを合わせたレジスタを第３出力レジスタとするゲートであり、
   m=3,4,・・・,nの各整数として、T_mゲートは、第１レジスタ|λ>=|λ₁,・・・,λ_m-2>と、第２レジスタ|p>=|p₁,・・・,p_m-2>と、第３レジスタ|q>=|q₁,・・・,q_m-1>とを入力レジスタとして、
   (c-1) 第２レジスタ|p>と第３レジスタ|q>を制御ビットとして、新たに導入した第１補助レジスタ|0>を
   

   

   に変換する演算を適用するT_m,1ゲートと、
   (c-2) 第３レジスタの|q_m-1>を制御ビットとし、T_mゲートの第１レジスタ|λ>=|λ₁,・・・,λ_m-2>及び第２補助レジスタ|λ_m-1>（|λ_m-1>の初期値を|0>とする。）を標的ビットとするT_m,2ゲートと、
   を含み、T_m,1ゲート及びT_m,2ゲートを適用した後の、第１レジスタ|λ>=|λ₁,・・・,λ_m-2>及び第２補助レジスタ|λ_m-1>を第１出力レジスタ、第２レジスタ|p>=|p₁,・・・,p_m-1>及び制御ビットを第２出力レジスタ、第３レジスタ|q>=|q₁,・・・,q_m-1>を第３出力レジスタとするゲートであり、
   m=3,4,・・・,nの各整数として、T_m,2ゲートは、制御ビットを|c₁>とし、標的ビットを|λ>=|λ₁,・・・,λ_m-2>としたとき、制御ビットの状態がｊのときに標的ビット|λ_j>（ただし|λ_m-1>は第２補助レジスタ|c₂>を導入し第２補助レジスタで代用する）を|λ_j+1 mоd t>（ただしｔは|λ_j>の取りうる量子状態の基底の総数）に変換するゲートである、
   ことを特徴とする量子回路。

Images