JP2014187516A - 画像処理装置、画像処理方法及びプログラム - Google Patents

Abstract

【課題】検出時が異なる複数の欠陥画素データを用いて、簡単にかつ正確に欠陥画素補正を行うことができるようにする。
【解決手段】まず、フラグ付加処理部１０６は、第１のフラグ付加処理として、入力された画像データに対し、製造工程時に検出された第１の欠陥画素データの位置情報に対応した画素のフラグ値を０に置換する。このとき、その他の画素のフラグ値が０であるものについては、当該画素のフラグ値を１に置換する。次に、第２のフラグ付加処理として、出荷後に検出された第２の欠陥画素データの位置情報に対応した画素のフラグ値を０に置換する。第２のフラグ付加処理では、その他の画素でフラグ値が０であるものについては置換を行わないようにする。
【選択図】図１

Description

本発明は、特に、欠陥画素を補正するために用いて好適な画像処理装置、画像処理方法及びプログラムに関する。

近年、ビデオカメラやデジタルスチルカメラなどでＣＣＤやＣＭＯＳ等の固体撮像素子が広く利用されている。これらの半導体デバイスは、撮像素子に入射した光を電気信号に変換し、画像データを生成するためのものである。ところが、製造過程で生じた結晶の欠陥などが原因で、入射した光を正常な電気信号に変換できなくなる欠陥画素が発生することがあり、こうした欠陥画素は歩留まりの低下を招く一因となっている。こうした問題に対して、製造工程で検出した欠陥画素の位置情報をメモリに記録しておき、撮影時に欠陥画素の位置情報を参照して補正することにより、正常な画像データを生成することが一般的に行われている。

一方で、製造工程の検査時には正常であったと判定された画素であっても、宇宙線や経時変化などの要因で発生する欠陥画素もあり、これらの欠陥画素についても適宜検出し、補正することが望まれている。このような場合、製造工程で検出した欠陥画素の位置情報や、その後に生じた欠陥画素を検出した位置情報といった複数の欠陥画素データが存在することになるが、１つのデータにまとめてから欠陥画素補正を行うという方法が一般的に行われている。

このような技術として、例えば特許文献１に記載の方法のように、欠陥画素を検出するごとに記憶されているデータを更新していく方法が知られている。特許文献１に記載の方法は、電源ＯＮ時またはＯＦＦ時に欠陥画素の検出モードに入り、検出した欠陥画素の位置が登録されているデータに存在するか否かを毎回確認する。その結果、すでに登録されている欠陥画素データに存在しない画素位置であった場合は、新しいデータとして追記していくというものである。

また、欠陥画素を補正するために注目画素が欠陥画素か否かを判断するための簡単な方法として、例えば特許文献２に記載の方法のように欠陥画素であった場合は特定の値に置換するという方法が知られている。例えば、注目画素が欠陥画素であった場合は画素の値を値０などに置換し、注目画素が欠陥画素ではなく、画素の値が０であった場合には欠陥画素と区別するために値１などに置換する。こうすることにより、欠陥画素補正処理では、注目画素の画素値を見て欠陥画素か否かを簡単に判定することができるようにしている。

特開平８−１８８７３号公報 特開２０１０−２１８５８号公報

上記の特許文献１の手法は、例えば２種類の欠陥画素データを１つのデータにまとめる場合、前述の通り、新たに検出した欠陥画素のデータは電源ＯＮ時または電源ＯＦＦ時などの適当なタイミングでＲＯＭに記憶するように構成することが通常行われている。欠陥画素補正を行う場合は、読み出す欠陥画素データが画素の配列順に並んでいるほうが都合がよいので、実際には欠陥画素データをメモリから読み出し、データの並び順を考慮しながら１つのデータにまとめることが必要となってくる。このようなことから、欠陥画素データをまとめてＦＬＡＳＨ ＲＯＭなどの不揮発性メモリに記録する方式は、前述のように処理のオーバーヘッドが大きくなるという問題点を抱えている。

さらに、工場出荷後に検出した欠陥画素データを１つのデータにまとめて不揮発性メモリへ記憶する場合、記録動作中にカメラのバッテリーを抜かれたりするとデータを破壊してしまう可能性がある。このとき、製造工程時に検出した欠陥画素データを失ってしまわないように、工場出荷後に検出した欠陥画素データは工場出荷時に検出したデータとは別領域に記録しておき、カメラの起動時にこれらの欠陥画素データをまとめることが一般的である。しかしながら、このような方式でもカメラを起動してから撮影可能な状態になるまでに多くの時間がかかってしまい、起動完了までカメラの使用者が待たされるという問題点があった。

また、特許文献２に記載されている欠陥画素の画素値を特定の値に置換する方法は、欠陥画素データを１つのデータにまとめることを前提とした技術ではない。したがって、工場出荷前に検出欠陥画素データと工場出荷後に検出された欠陥画素データとがある場合には対応できない。例えば、最初に工場出荷時の欠陥画素データに対して特許文献２に記載の処理を行うことを考えると、欠陥画素の画素値を０に置換し、画素値が０である正常画素の場合は１に置換する処理が行われる。次に、この処理を行った画像データに対して工場出荷後に検出した欠陥画素に対しても同様の処理を行うと、最初の処理で欠陥画素として置換した画素値０が１に置換されてしまい、欠陥画素ではないとみなされてしまう。良好な欠陥画素の補正結果を得るために、工場出荷時の欠陥画素データに加えて、その後に発生した欠陥画素を検出した結果を使用することが通常行われていることから、特許文献２に記載の技術は、前述した問題に対する改善が必要となる。

本発明は前述の問題点に鑑み、検出時が異なる複数の欠陥画素データを用いて、簡単にかつ正確に欠陥画素補正を行うことができるようにすることを目的としている。

本発明の画像処理装置は、欠陥画素の位置情報を示す第１の欠陥画素データと、前記第１の欠陥画素データとは異なる時に検出された第２の欠陥画素データとを記憶する記憶手段と、入力された画像データに対し、前記第１の欠陥画素データに対応した画素のフラグを特定の値に置換する第１のフラグ付加処理手段と、前記第１のフラグ付加処理手段によってフラグが置換された画像データに対して、前記第２の欠陥画素データに対応した画素のフラグを前記特定の値に置換する第２のフラグ付加処理手段と、前記第２のフラグ付加処理手段によってフラグが置換された画像データにおいて、フラグが前記特定の値である画素に対して欠陥画素補正を行う補正手段とを有することを特徴とする。

本発明によれば、欠陥画素データが複数種類あった場合でもデータを１つにまとめることを不要にし、簡単かつ正確に欠陥画素を補正することができる。

本発明の第１の実施形態に係る撮像装置の構成例を示すブロック図である。 本発明の第１の実施形態に係る撮影処理手順の一例を示すフローチャートである。 本発明の第１の実施形態に係るフラグ付加処理の動作を説明する図である。 本発明の第３の実施形態に係る撮影処理手順の一例を示すフローチャートである。 本発明の第２の実施形態に係る１回目のフラグ付加処理の動作を説明する図である。 本発明の第２の実施形態に係る２回目のフラグ付加処理の動作を説明する図である。 本発明の第３の実施形態に係る撮像装置の構成例を示すブロック図である。

以下、本発明の実施形態について、図面を参照しながら説明する。
（第１の実施形態）
図１は、本実施形態に係る撮像装置１００の構成例を示すブロック図である。
図１において、撮像装置１００は、撮影レンズ１０１、撮像素子１０２、Ａ／Ｄ変換器１０３、ＲＯＭ１０４、ＲＡＭ１０５、フラグ付加処理部１０６、欠陥画素補正部１０７、ＤＳＰ１０８、ディスプレイ１０９及び記録媒体１１０を有している。

撮影レンズ１０１は、被写体の映像を入射し、撮像素子１０２はその映像を受光する。撮像素子１０２としては、例えばＣＭＯＳセンサやＣＣＤセンサが一般的に利用されている。Ａ／Ｄ変換器１０３は、撮像素子１０２で受光した光をデジタル信号に変換する。ＲＯＭ１０４には、製造工程及び出荷後に検出された欠陥画素の位置情報を示す欠陥画素データや画像処理に必要なパラメータ等が記憶されている。また、ＲＯＭ１０４には、後述する処理を実行させるための制御プログラムも記憶されている。ＲＡＭ１０５は、処理を行うために画像データなどを一時的に記憶しておくためのものである。

フラグ付加処理部１０６は、ＲＯＭ１０４に記憶されている欠陥画素のデータをもとに、フラグを付加する。欠陥画素補正部１０７は、フラグ付加処理部１０６によりフラグが付加された画素について欠陥画素を補正する。ＤＳＰ１０８は、各種画像処理を行う構成であり、ホワイトバランス補正やＪＰＥＧなどへの画像フォーマット変換等を行う。ディスプレイ１０９は、撮影された画像を表示する。記録媒体１１０は、ＤＳＰ１０８で生成された画像データを記録する。

次に、上記の構成における本実施形態の撮影動作について、図２を参照しながら説明する。
図２は、本実施形態に係る撮像装置１００による撮影処理手順の一例を示すフローチャートである。
まず、撮影モードに移行すると処理を開始し、撮像素子１０２へのクロックの供給や欠陥画素補正部１０７へのパラメータの設定、欠陥画素データの読み出し開始アドレスの設定など、必要な初期化を行う（Ｓ２０１）。そして、撮影者により不図示のシャッターボタンが押下されることにより撮像素子１０２から画像データを取得する（Ｓ２０２）。

次に、フラグ付加処理部１０６は、１回目のフラグ付加処理であるか否かを判定する（Ｓ２０３）。この判定の結果、１回目のフラグ付加処理である場合は、フラグ付加処理部１０６は、製造工程などで検出された欠陥画素の情報である第１の欠陥画素データをＲＯＭ１０４から読み出す（Ｓ２０４）。その後、取得した画像データに対して、第１の欠陥画素データに基づいて第１のフラグ付加処理を行う（Ｓ２０５）。なお、第１のフラグ付加処理の詳細については後述する。そして、フラグが付加された画像データをＲＡＭ１０５に格納する（Ｓ２０６）。そして、Ｓ２０３に戻る。

次に、Ｓ２０６で格納した画像データをＲＡＭ１０５から読み出し、第２の欠陥画素データに基づいてフラグ付加処理を行うことになる。ここで、Ｓ２０３の判定の結果、２回目のフラグ付加処理である場合は、フラグ付加処理部１０６は、出荷後に新たに検出された第２の欠陥画素データをＲＯＭ１０４から読み出す（Ｓ２０７）。そして、画像データに対して第２のフラグ付加処理を行う（Ｓ２０８）。なお、第２のフラグ付加処理の詳細については後述する。

欠陥画素補正部１０７は、注目している画素の値が欠陥画素を意味する特定の値であるか否かをすべての画素に対して判定し、欠陥画素であった場合には欠陥画素補正を行い、すべての画素に対し、有効な画素データを生成する（Ｓ２０９）。その後、Ｓ２０９で欠陥画素補正されたデータに対し、ＤＳＰ１０８はホワイトバランス補正等の各種画像処理を行う（Ｓ２１０）。

次に、ＤＳＰ１０８は、各種画像処理が施されたデータに係る画像をディスプレイ１０９へ表示する（Ｓ２１１）。そして、記録媒体１１０へ画像データを記録し（Ｓ２１２）、撮影処理を終了する。

次に、Ｓ２０５及びＳ２０８におけるフラグ付加処理の動作について、図３を参照しながら詳細に説明する。フラグ付加処理では、欠陥画素であることを示すフラグとして画素値を特定のフラグ値に置き換えるが、本実施形態ではフラグ値を０として処理を行う。

入力画像の中にフラグ値０の画素があると、その後の処理で欠陥画素として扱われてしまうため、１回目のフラグ付加処理で、そのような画素をフラグ値０と異なる値にしなければならない。したがって、Ｓ２０５では、処理３０３で入力画素値がフラグ値０と同じ値であるか否かを確認し、フラグ値０とは異なる値（以下、フラグ置換値）に置換しておく。

なお、画質に与える影響を考慮するとフラグ置換値はフラグ値に隣接した値であることが好ましい。例えば、１画素あたり１４ｂｉｔの場合に０である画素値を１に置換したとしても、１４ｂｉｔ階調のうち１階調変化した画像の違いを認識することは非常に難しく、画質に与える影響はほとんどないといえる。本実施形態では、フラグ置換値を１として説明を行う。

また、Ｓ２０５の１回目のフラグ付加処理では、第１の欠陥画素データ３０１を取得して、処理３０４で注目画素が欠陥画素であった場合は画素値をフラグ値０に置換する。このように、１回目のフラグ付加処理を終了した時点において、画素値がフラグ値０である場合は欠陥画素であること示している。

次に、２回目のフラグ付加処理を行うが、処理３０３と同じ処理を行うと１回目で付加したフラグがクリアされてしまうため、セレクタ３０５を切り替えて処理３０３を行わないようにする。すなわち、第２の欠陥画素データ３０２を取得して画素値をフラグ値０に置換する処理のみを行う。これにより、２回目のフラグ付加処理の終了時点で、第１の欠陥画素データ及び第２の欠陥画素データの位置にフラグが値０として画像データに付加されている。その後の欠陥画素補正処理では画素値がフラグ値０であったら欠陥画素として処理を行うことができる。このように２種類の欠陥画素のデータが存在することを意識せずに処理することが可能となる。

以上のように本実施形態によれば、複数の種類の欠陥画素データがあった場合でも、フラグを順次付加していくことにより、複数の欠陥画素データをマージしたものと同等の効果を得ることができ、回路構成を簡単にすることが可能となる。本実施形態のように一度欠陥画素のフラグを付加した画像データをＲＡＭに格納し、２回目のフラグ付加処理でも１回目のフラグ付加処理と同じ回路を使用することによってさらに回路規模を削減することが可能となる。

なお、本実施形態では、フラグ値を０として説明しているが、これに限ったことではなく他の値でもよい。また、本実施形態では、欠陥画素のデータを２種類として説明しているが、これに限ったことではなく複数種類の欠陥画素データがある場合にも対応できる。さらに多くの欠陥画素のデータがある場合には、入力画像に欠陥画素のフラグとして使用する値があった場合に他の値に置き換える処理３０３は１回目のフラグ付加処理のみ行い、２回目以降のフラグ付加処理では処理３０３を行わないようにすればよい。

（第２の実施形態）
以下、本実施形態について、図５および図６を参照しながら説明する。なお、本実施形態に係る撮像装置の基本的な構成及び撮影処理手順についてはそれぞれ図１及び図２と同様であるため、説明は省略する。

第１の実施形態では、１回目のフラグ付加処理を行った後に画像データをＲＡＭ１０５に格納しているが、ＲＡＭやメモリのバンド幅が厳しいような状況や容量を節約したい状況などもありえる。また、ＲＡＭやメモリに格納せずにフラグ付加処理により欠陥画素データのマージを行いたい場合もある。このような場合は、１回目のフラグ付加処理用の回路と２回目のフラグ付加処理用の回路とをそれぞれ用意し、１回目のフラグ付加処理により出力されるデータを２回目のフラグ付加処理で入力するように処理すればよい。

例えば、１回目のフラグ付加処理の回路を、図５に示すような構成とすることができる。１回目のフラグ付加処理は、フラグ置換値に置換する処理５０１を行い、ＲＯＭ１０４から読み出した第１の欠陥画素データ５０２に基づき、欠陥画素の位置をフラグ値に置換する処理５０３を行う。

さらに、２回目のフラグ付加処理の回路を、図６に示すような構成とすることができ、１回目のフラグ付加処理により出力される画像データを入力するようにする。１回目のフラグ付加処理で、もともとの画像データにあったフラグ値０と同じ値の画素は隣接した他の値に置換されているため、２回目のフラグ付加処理は処理５０１に相当する処理は必要ない。このため、２回目のフラグ付加処理では、ＲＯＭ１０４から読み出した第２の欠陥画素データ６０１に基づいて欠陥画素の位置をフラグ値に置き換える処理６０２を行うのみでよい。このようにすることにより、２回目のフラグ付加処理が終了した時点で第１の欠陥画素に対応するフラグと第２の欠陥画素に対応するフラグとが付加された状態となる。

以上のように本実施形態によれば、１回目のフラグ付加処理を行う回路と２回目のフラグ付加処理を行う回路とをそれぞれ用意することにより、画像データを一旦メモリ等に格納させずに複数の欠陥画素データのマージと同等の効果を得ることが可能となる。

（第３の実施形態）
以下、本実施形態について、図３および図４および図７を参照しながら説明する。大きな構成としては第１の実施形態と同様であるが、本実施形態では第１のフラグ付加処理の出力結果をもとに欠陥画素の検出を行い、検出結果に基づいて第２のフラグ付加処理をリアルタイムに行う。

図７は、本実施形態に係る撮像装置７００の構成例を示すブロック図である。
なお、第１の実施形態で説明した図１と同一の構成については、同じ符号を付しており、その構成の説明は省略する。なお、ＲＯＭ１０４には、後述する欠陥画素検出部７０１により検出された欠陥画素データも記憶されるものとする。

欠陥画素検出部７０１は、経時変化等で発生した欠陥画素を検出するためのものである。フラグ付加処理部７０２は、ＲＯＭ１０４に予め記憶されている欠陥画素データと、欠陥画素検出部７０１で検出された欠陥画素データとをもとに、フラグを付加する。

次に、上記の構成における本実施形態の撮影動作について、図４を参照しながら説明する。
図４は、本実施形態に係る撮像装置７００による撮影処理手順の一例を示すフローチャートである。本実施形態における１回目の欠陥画素のフラグ付加処理は、ＲＯＭ１０４に格納されている製造工程時に検出された第１の欠陥画素データを読み出してフラグを付加するものであり、第１の実施形態で図３に示した例と同じである。

まず、Ｓ２０１〜Ｓ２０６までの処理は、図２と同様であるため、説明は省略する。Ｓ２０３の判定の結果、２回目のフラグ付加処理である場合は、欠陥画素検出部７０１は、ＲＡＭ１０５から画像データを読み出し、１回目のフラグ付加処理でフラグを付加した画像データに対して欠陥画素検出を行う（Ｓ４０１）。欠陥画素検出の方法としては、例えば、着目画素の画素値とその近傍画素の画素値とを比較し、着目画素との差分が閾値以内となる近傍画素が存在しなければ、着目画素を欠陥画素と判断することが考えられる。欠陥画素検出は、第１の欠陥画素データを補うものであり、リアルタイムに欠陥画素の検出を行うことによって、第１の欠陥画素データの作成後に発生した欠陥画素を検出する。また、欠陥画素検出が行われる画像データには、Ｓ２０５ですでに欠陥画素を示すフラグが付加されているため、例えば工場出荷時に検出されていた欠陥画素を回避しながら検出を行うことも可能である。つまり、Ｓ２０５ですでに欠陥画素を示すフラグが付加されている画素が着目画素の近傍に存在していた場合には、この画素を着目画素との比較対象から排除して、欠陥画素の検出を行えば良い。

次に、フラグ付加処理部７０２は、欠陥画素であると検出された画素にフラグを付加する（Ｓ４０２）。この処理は第１の実施形態で図３に示した例と同じであるため、説明は省略する。このように、Ｓ４０２の処理を終えた時点で、第１の欠陥画素データとリアルタイムに欠陥画素検出された結果とがフラグとして付加されている。したがって、注目している画素の値が欠陥画素を意味する特定の値であるか否かを判定し、欠陥画素であった場合は欠陥画素補正を行い、有効な画素データを生成することができる。Ｓ２１０〜Ｓ２１２までの処理は、図２と同様であるため、説明は省略する。

以上のように本実施形態によれば、予め検出されていた欠陥画素データとリアルタイムに検出された欠陥画素データといった複数の欠陥画素データがあった場合においても、フラグを順次付加していく。これにより、これらの欠陥画素データをマージしたものと同等の効果を得ることができ、簡単な構成で実現することが可能となる。なお、フラグ付加処理については、第２の実施形態と同様に、１回目のフラグ付加処理を行う構成を図５に示すような構成にし、２回目のフラグ付加処理を行う構成を図６に示す構成にしてもよい。

（その他の実施形態）
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。

１０１ 撮影レンズ
１０２ 撮像素子
１０３ Ａ／Ｄ変換器
１０４ ＲＯＭ
１０５ ＲＡＭ
１０６ フラグ付加処理部
１０７ 欠陥画素補正部
１０８ ＤＳＰ
１０９ ディスプレイ
１１０ 記録媒体

Claims (8)

1. 欠陥画素の位置情報を示す第１の欠陥画素データと、前記第１の欠陥画素データとは異なる時に検出された第２の欠陥画素データとを記憶する記憶手段と、
   入力された画像データに対し、前記第１の欠陥画素データに対応した画素のフラグを特定の値に置換する第１のフラグ付加処理手段と、
   前記第１のフラグ付加処理手段によってフラグが置換された画像データに対して、前記第２の欠陥画素データに対応した画素のフラグを前記特定の値に置換する第２のフラグ付加処理手段と、
   前記第２のフラグ付加処理手段によってフラグが置換された画像データにおいて、フラグが前記特定の値である画素に対して欠陥画素補正を行う補正手段とを有することを特徴とする画像処理装置。
2. 欠陥画素の位置情報を示す第１の欠陥画素データを記憶する記憶手段と、
   入力された画像データに対し、前記第１の欠陥画素データに対応した画素のフラグを特定の値に置換する第１のフラグ付加処理手段と、
   前記第１のフラグ付加処理手段によってフラグが置換された画像データに対して、前記第１の欠陥画素データとは異なる第２の欠陥画素データを検出する検出手段と、
   前記第１のフラグ付加処理手段によってフラグが置換された画像データに対して、前記検出手段によって検出された第２の欠陥画素データに対応した画素のフラグを前記特定の値に置換する第２のフラグ付加処理手段と、
   前記第２のフラグ付加処理手段によってフラグが置換された画像データにおいて、フラグが前記特定の値である画素に対して欠陥画素補正を行う補正手段とを有することを特徴とする画像処理装置。
3. 前記第１のフラグ付加処理手段は、前記第１の欠陥画素データに対応していない画素のフラグが前記特定の値であった場合は、当該画素のフラグを前記特定の値とは異なる値に置換することを特徴とする請求項１又は２に記載の画像処理装置。
4. 前記第１のフラグ付加処理手段は、前記第１の欠陥画素データに対応していない画素のフラグが前記特定の値であった場合は、当該画素のフラグを前記特定の値と隣接した値に置換することを特徴とする請求項３に記載の画像処理装置。
5. 欠陥画素の位置情報を示す第１の欠陥画素データと、前記第１の欠陥画素データとは異なる時に検出された第２の欠陥画素データとを記憶する画像処理装置の画像処理方法であって、
   入力された画像データに対し、前記第１の欠陥画素データに対応した画素のフラグを特定の値に置換する第１のフラグ付加処理工程と、
   前記第１のフラグ付加処理工程においてフラグが置換された画像データに対して、前記第２の欠陥画素データに対応した画素のフラグを前記特定の値に置換する第２のフラグ付加処理工程と、
   前記第２のフラグ付加処理工程においてフラグが置換された画像データにおいて、フラグが前記特定の値である画素に対して欠陥画素補正を行う補正工程とを有することを特徴とする画像処理方法。
6. 欠陥画素の位置情報を示す第１の欠陥画素データを記憶する画像処理装置の画像処理方法であって、
   入力された画像データに対し、前記第１の欠陥画素データに対応した画素のフラグを特定の値に置換する第１のフラグ付加処理工程と、
   前記第１のフラグ付加処理工程においてフラグが置換された画像データに対して、前記第１の欠陥画素データとは異なる第２の欠陥画素データを検出する検出工程と、
   前記第１のフラグ付加処理工程においてフラグが置換された画像データに対して、前記検出工程において検出された第２の欠陥画素データに対応した画素のフラグを前記特定の値に置換する第２のフラグ付加処理工程と、
   前記第２のフラグ付加処理工程においてフラグが置換された画像データにおいて、フラグが前記特定の値である画素に対して欠陥画素補正を行う補正工程とを有することを特徴とする画像処理方法。
7. 欠陥画素の位置情報を示す第１の欠陥画素データと、前記第１の欠陥画素データとは異なる時に検出された第２の欠陥画素データとを記憶する画像処理装置を制御するためのプログラムであって、
   入力された画像データに対し、前記第１の欠陥画素データに対応した画素のフラグを特定の値に置換する第１のフラグ付加処理工程と、
   前記第１のフラグ付加処理工程においてフラグが置換された画像データに対して、前記第２の欠陥画素データに対応した画素のフラグを前記特定の値に置換する第２のフラグ付加処理工程と、
   前記第２のフラグ付加処理工程においてフラグが置換された画像データにおいて、フラグが前記特定の値である画素に対して欠陥画素補正を行う補正工程とをコンピュータに実行させることを特徴とするプログラム。
8. 欠陥画素の位置情報を示す第１の欠陥画素データを記憶する画像処理装置を制御するためのプログラムであって、
   入力された画像データに対し、前記第１の欠陥画素データに対応した画素のフラグを特定の値に置換する第１のフラグ付加工程と、
   前記第１のフラグ付加処理工程においてフラグが置換された画像データに対して、前記第１の欠陥画素データとは異なる第２の欠陥画素データを検出する検出工程と、
   前記第１のフラグ付加処理工程においてフラグが置換された画像データに対して、前記検出工程において検出された第２の欠陥画素データに対応した画素のフラグを前記特定の値に置換する第２のフラグ付加処理工程と、
   前記第２のフラグ付加処理工程においてフラグが置換された画像データにおいて、フラグが前記特定の値である画素に対して欠陥画素補正を行う補正工程とをコンピュータに実行させることを特徴とするプログラム。

Images