JP2014187236A - Mounting structure of multilayer capacitor - Google Patents

Mounting structure of multilayer capacitor

Info

Publication number
JP2014187236A
JP2014187236A JP2013061468A JP2013061468A JP2014187236A JP 2014187236 A JP2014187236 A JP 2014187236A JP 2013061468 A JP2013061468 A JP 2013061468A JP 2013061468 A JP2013061468 A JP 2013061468A JP 2014187236 A JP2014187236 A JP 2014187236A
Authority
JP
Japan
Prior art keywords
multilayer capacitor
multilayer
inner conductor
main
outermost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013061468A
Other languages
Japanese (ja)
Inventor
Kazuo Hattori
和生 服部
Yukihiro Fujita
幸宏 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013061468A priority Critical patent/JP2014187236A/en
Publication of JP2014187236A publication Critical patent/JP2014187236A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer capacitor in which audible sound can be reduced while obtaining high degree of freedom in circuit design, and to provide a mounting structure of a multilayer capacitor.SOLUTION: When the deviation amount of a first end point 13s where a first outermost internal conductor 13x closest to the first principal surface 12a of a laminate 12, out of internal conductors 13, 15 embedded in the laminate 12 of a multilayer capacitor 10, reaches the side face 12s of the laminate 12, is H1, and the deviation of a second end point 15s where a second outermost internal conductor 15x closest to the second principal surface 12b of the laminate 12 facing the mounting surface 22s of a circuit board 22 reaches the side face 12t, is H2, following relation is satisfied: H1>H2. The multilayer capacitor 10 is mounted on the circuit board in a state where the second principal surface 12b of the laminate 12 faces the mounting surface of the circuit board.

Description

本発明は、積層コンデンサの実装構造体に関する。   The present invention relates to a multilayer capacitor mounting structure.

近年、電子機器の小型化、高性能化が急速に進み、これに対応して積層コンデンサの大容量化が進んでいる。大容量の積層コンデンサの誘電体セラミック材料には、チタン酸バリウムなどの高誘電率セラミックスが使用されている。これらの高誘電率セラミックスは、圧電性、電歪性を有する。このため、高誘電率セラミックスによりセラミック素体が構成されている場合は、電圧(電界)の印加に伴って機械的な歪みが生じる。よって、この種の積層コンデンサに交流電圧又は交流成分が重畳された直流電圧が印加されると、セラミック素体に機械的な歪みに起因する振動が発生する。振動が回路基板に伝達されると回路基板が振動する。回路基板の振動によって発生する振動音が可聴周波数域である20Hz〜20kHzであると、不快な可聴音として人の耳に聞こえる。この発音現象は、「鳴き(acoustic noise)」と呼ばれている。   In recent years, miniaturization and high performance of electronic devices are rapidly progressing, and the capacity of multilayer capacitors is increasing correspondingly. High dielectric constant ceramics such as barium titanate are used as dielectric ceramic materials for large-capacity multilayer capacitors. These high dielectric constant ceramics have piezoelectricity and electrostrictive properties. For this reason, when the ceramic body is composed of high dielectric constant ceramics, mechanical distortion occurs with application of voltage (electric field). Therefore, when an AC voltage or a DC voltage on which an AC component is superimposed is applied to this type of multilayer capacitor, vibration due to mechanical distortion occurs in the ceramic body. When the vibration is transmitted to the circuit board, the circuit board vibrates. When the vibration sound generated by the vibration of the circuit board is in the audible frequency range of 20 Hz to 20 kHz, it can be heard by the human ear as an unpleasant audible sound. This pronunciation phenomenon is called “acoustic noise”.

このような可聴音を防止・低減するために従来様々な提案がなされている。   Various proposals have heretofore been made in order to prevent and reduce such audible sounds.

例えば、特許文献1には、図11に示すように、回路基板2の表面2aと裏面2bにそれぞれ同等仕様のセラミックコンデンサ1A,1Bを面対称となるように配置することを提案している。この技術では、一方のコンデンサから回路基板に伝達した振動と他方のコンデンサから回路基板に伝達した振動とが打ち消し合うことによって、可聴音の発生を低減する。   For example, Patent Document 1 proposes that ceramic capacitors 1A and 1B having the same specifications are arranged on the front surface 2a and the back surface 2b of the circuit board 2 so as to be plane-symmetrical as shown in FIG. In this technique, the vibration transmitted from one capacitor to the circuit board and the vibration transmitted from the other capacitor to the circuit board cancel each other, thereby reducing the generation of audible sound.

特開2000−232030号公報JP 2000-23320 A

しかしながら、特許文献1に記載の実装形態では、同等仕様の二つの積層コンデンサを回路基板の表裏面に実装する必要があるので、回路設計の自由度が損なわれるという問題点があった。   However, the mounting form described in Patent Document 1 has a problem in that the degree of freedom in circuit design is impaired because it is necessary to mount two multilayer capacitors of equivalent specifications on the front and back surfaces of the circuit board.

本発明は、かかる実情に鑑み、回路設計において高い自由度を得つつ、可聴音を低減することができる積層コンデンサ及び積層コンデンサの実装構造体を提供しようとするものである。   In view of such circumstances, the present invention is intended to provide a multilayer capacitor and a multilayer capacitor mounting structure capable of reducing audible sound while obtaining a high degree of freedom in circuit design.

本発明は、上記課題を解決するために、以下のように構成した積層コンデンサの実装構造体を提供する。   In order to solve the above-mentioned problems, the present invention provides a multilayer capacitor mounting structure configured as follows.

積層コンデンサの実装構造体は、回路基板に積層コンデンサが実装された実装構造体である。前記回路基板は、第1及び第2のランドが形成された実装面を有する。前記積層コンデンサは、積層体と第1及び第2の外部電極とを備える。前記積層体は、直方体形状であり、直方体を形成する前記積層体の表面は、互いに対向する第1及び第2の主面と、互いに対向する第1及び第2の側面と、互いに対向する第3及び第4の側面とを含む。前記積層体は、(a)前記第1及び第2の主面が互いに対向する方向に積層された誘電体層と、(b)前記誘電体層の主面に沿って配置され、前記第1の側面まで延在する第1の内部導体と、(c)前記誘電体層の主面に沿って配置され、前記第2の側面まで延在する第2の内部導体とを有する。前記第1の外部電極は、前記積層体の前記第1の側面を覆い、かつ前記第1の内部導体と接続される。前記第2の外部電極は、前記積層体の前記第2の側面を覆い、かつ前記第2の内部導体と接続される。前記積層体の前記第1及び第2の側面と直交し、第1及び第2の主面と直交する断面において、H1>H2の関係を満たす。ここで、(i)前記第1及び第2の内部導体のうち前記第1の主面に最も近い第1の最外内部導体における前記第1の側面又は前記第2の側面に達している第1の端点と、前記第1の最外内部導体における前記第1の主面に最も近い第1の最外点を通り前記第1の主面に平行である第1の仮想直線との間の距離をH1とし、(ii)前記第1及び第2の内部導体のうち前記第2の主面に最も近い第2の最外内部導体における前記第1の側面又は前記第2の側面に達している第2の端点と、前記第2の最外内部導体における前記第2の主面に最も近い第2の最外点を通り前記第2の主面に平行である第2の仮想直線との間の距離をH2とする。前記積層体の前記第2の主面が前記回路基板の前記実装面に対向する状態で、前記第1の外部電極が前記第1のランドに固着され、前記第2の外部電極が前記第2のランドに固着されている。   A multilayer capacitor mounting structure is a mounting structure in which a multilayer capacitor is mounted on a circuit board. The circuit board has a mounting surface on which first and second lands are formed. The multilayer capacitor includes a multilayer body and first and second external electrodes. The stacked body has a rectangular parallelepiped shape, and the surface of the stacked body forming the rectangular parallelepiped has first and second main surfaces facing each other, first and second side surfaces facing each other, and first surfaces facing each other. 3 and 4th side. The laminated body is disposed along (a) a dielectric layer in which the first and second main surfaces are opposed to each other, and (b) along the main surface of the dielectric layer. A first inner conductor extending to the side surface, and (c) a second inner conductor disposed along the main surface of the dielectric layer and extending to the second side surface. The first external electrode covers the first side surface of the multilayer body and is connected to the first internal conductor. The second external electrode covers the second side surface of the multilayer body and is connected to the second internal conductor. In a cross section orthogonal to the first and second side surfaces of the stacked body and orthogonal to the first and second main surfaces, the relationship of H1> H2 is satisfied. Here, (i) of the first and second inner conductors reaching the first side surface or the second side surface of the first outermost inner conductor closest to the first main surface. Between the first imaginary straight line passing through the first outermost point closest to the first main surface of the first outermost inner conductor and parallel to the first main surface. The distance is H1, and (ii) the first side surface or the second side surface of the second outermost inner conductor closest to the second main surface among the first and second inner conductors is reached. A second imaginary straight line passing through a second outermost point closest to the second main surface of the second outermost inner conductor and parallel to the second main surface. Let H2 be the distance between them. The first external electrode is fixed to the first land in a state where the second main surface of the laminated body faces the mounting surface of the circuit board, and the second external electrode is the second external electrode. It is fixed to the land.

上記構成において、H1>H2の関係を満たしていると、積層コンデンサの積層体は、第1及び第2の側面の近傍において、第1の主面側に比べ、第2の主面側の方が内部導体を多く含むため、剛性が上がり、歪みにくい。積層コンデンサの積層体の第2の主面が回路基板の実装面に対向するように積層コンデンサを回路基板に実装すると、この硬く、歪みにくい部分を介して、積層コンデンサから回路基板に歪みの振動が伝播される。そのため、積層コンデンサの積層体の第1の主面が回路基板の実装面に対向するように積層コンデンサを回路基板に実装する場合に比べ、積層コンデンサから回路基板に伝播される歪みの振動が小さくなる。その結果、可聴音が低減される。   In the above configuration, when the relationship of H1> H2 is satisfied, the multilayer body of the multilayer capacitor is closer to the second principal surface side than the first principal surface side in the vicinity of the first and second side surfaces. Since it contains a lot of internal conductors, rigidity is increased and distortion is difficult. When the multilayer capacitor is mounted on the circuit board so that the second main surface of the multilayer body of the multilayer capacitor faces the mounting surface of the circuit board, distortion vibration occurs from the multilayer capacitor to the circuit board through the hard, hard-to-distort part. Is propagated. Therefore, compared to the case where the multilayer capacitor is mounted on the circuit board so that the first main surface of the multilayer body of the multilayer capacitor faces the mounting surface of the circuit board, distortion vibration propagated from the multilayer capacitor to the circuit board is small. Become. As a result, audible sound is reduced.

好ましくは、前記積層コンデンサの前記積層体の前記表面は、前記第1及び第2の主面と前記第1及び第2の側面とを接続する湾曲面を含む。前記積層体の前記断面において、(i)前記第1の端点に最も近い前記湾曲面の断面の両端及び中央の3点を通る第1の仮想円の曲率半径をR1とし、(ii)前記第2の端点に最も近い前記湾曲面の断面の両端及び中央の3点を通る第2の仮想円の曲率半径をR2としたときに、R1>R2である。前記第2の仮想円の領域内に、前記第2の最外内部導体が含まれている。   Preferably, the surface of the multilayer body of the multilayer capacitor includes a curved surface that connects the first and second main surfaces and the first and second side surfaces. In the cross section of the laminate, (i) the radius of curvature of the first imaginary circle passing through the three ends of the cross section of the curved surface closest to the first end point is R1, and (ii) the first R1> R2, where R2 is the radius of curvature of the second imaginary circle passing through both ends and the center of the cross section of the curved surface closest to the end point of 2. The second outermost inner conductor is included in the region of the second virtual circle.

この場合、第2の仮想円の領域内に第2の最外内部導体が含まれることにより、積層コンデンサの積層体は、第1及び第2の側面近傍の第2の主面側の部分の剛性が上がるので、歪みにくくなる。この歪みにくい部分を介して、積層コンデンサから回路基板に歪みが伝搬されるので、回路基板に伝播される歪みの振動が小さくなる。その結果、積層コンデンサの実装構造体において可聴音が低減される。   In this case, since the second outermost inner conductor is included in the region of the second virtual circle, the multilayer body of the multilayer capacitor has a portion on the second main surface side near the first and second side surfaces. Since rigidity increases, it becomes difficult to distort. Since the distortion is propagated from the multilayer capacitor to the circuit board through the portion which is not easily distorted, the vibration of the distortion propagated to the circuit board is reduced. As a result, the audible sound is reduced in the multilayer capacitor mounting structure.

また、本発明は、以下のように構成した積層コンデンサ連を提供する。   In addition, the present invention provides a multilayer capacitor series configured as follows.

積層コンデンサ連は、(a)収納部が形成されたテープ本体と、(b)前記テープ本体に貼り付けられ、前記収納部を覆うカバーテープと、(c)前記収納部に収納された積層コンデンサとを備える。前記積層コンデンサは、積層体と第1及び第2の外部電極とを備える。前記積層体の表面は、直方体形状であり、直方体を形成する前記積層体の表面は、互いに対向する第1及び第2の主面と、互いに対向する第1及び第2の側面と、互いに対向する第3及び第4の側面とを含む。前記積層体は、(a)前記第1及び第2の主面が互いに対向する方向に積層された誘電体層と、(b)前記誘電体層の主面に沿って配置され、前記第1の側面まで延在する第1の内部導体と、(c)前記誘電体層の主面に沿って配置され、前記第2の側面まで延在する第2の内部導体とを有する。前記第1の外部電極は、前記積層体の前記第1の側面を覆い、かつ前記第1の内部導体と接続される。前記第2の外部電極は、前記積層体の前記第2の側面を覆い、かつ前記第2の内部導体と接続される。前記積層体の前記第1及び第2の側面と直交し、第1及び第2の主面と直交する断面において、H1>H2の関係を満たす。ここで、(i)前記第1及び第2の内部導体のうち前記第1の主面に最も近い第1の最外内部導体における前記第1の側面又は前記第2の側面に達している第1の端点と、前記第1の最外内部導体における前記第1の主面に最も近い第1の最外点を通り前記第1の主面に平行である第1の仮想直線との間の距離をH1とし、(ii)前記第1及び第2の内部導体のうち前記第2の主面に最も近い第2の最外内部導体における前記第1の側面又は前記第2の側面に達している第2の端点と、前記第2の最外内部導体における前記第2の主面に最も近い前記第2の最外点を通り前記第2の主面に平行である第2の仮想直線との間の距離をH2とする。前記積層コンデンサは、前記積層体の前記第1の主面が前記カバーテープに対向する状態で、前記収納部に収納されている。   The multilayer capacitor string includes: (a) a tape body in which a storage portion is formed; (b) a cover tape that is attached to the tape body and covers the storage portion; and (c) a multilayer capacitor that is stored in the storage portion. With. The multilayer capacitor includes a multilayer body and first and second external electrodes. The surface of the laminated body has a rectangular parallelepiped shape, and the surface of the laminated body forming the rectangular parallelepiped faces the first and second main surfaces facing each other and the first and second side surfaces facing each other. And third and fourth side surfaces. The laminated body is disposed along (a) a dielectric layer in which the first and second main surfaces are opposed to each other, and (b) along the main surface of the dielectric layer. A first inner conductor extending to the side surface, and (c) a second inner conductor disposed along the main surface of the dielectric layer and extending to the second side surface. The first external electrode covers the first side surface of the multilayer body and is connected to the first internal conductor. The second external electrode covers the second side surface of the multilayer body and is connected to the second internal conductor. In a cross section orthogonal to the first and second side surfaces of the stacked body and orthogonal to the first and second main surfaces, the relationship of H1> H2 is satisfied. Here, (i) of the first and second inner conductors reaching the first side surface or the second side surface of the first outermost inner conductor closest to the first main surface. Between the first imaginary straight line passing through the first outermost point closest to the first main surface of the first outermost inner conductor and parallel to the first main surface. The distance is H1, and (ii) the first side surface or the second side surface of the second outermost inner conductor closest to the second main surface among the first and second inner conductors is reached. A second imaginary straight line passing through the second outermost point closest to the second main surface of the second outermost inner conductor and parallel to the second main surface. Let H2 be the distance between. The multilayer capacitor is housed in the housing portion in a state where the first main surface of the multilayer body faces the cover tape.

上記構成において、カバーテープを剥がして、積層コンデンサの積層体の第1の主面を吸着することによって、積層コンデンサの積層体の第2の主面が回路基板の実装面に対向するように、積層コンデンサを回路基板に実装することができる。積層コンデンサが向きを揃えて収納されているため、可聴音が低減される向きに積層コンデンサを実装することが容易になる。   In the above configuration, by peeling the cover tape and adsorbing the first main surface of the multilayer capacitor multilayer body, the second main surface of the multilayer capacitor multilayer body faces the mounting surface of the circuit board. A multilayer capacitor can be mounted on a circuit board. Since the multilayer capacitors are housed in the same orientation, it is easy to mount the multilayer capacitors in a direction that reduces audible sound.

好ましくは、前記積層コンデンサの前記積層体の前記表面は、前記第1及び第2の主面と前記第1及び第2の側面とを接続する湾曲面を含む。前記積層体の前記断面において、(i)前記第1の端点に最も近い前記湾曲面の断面の両端及び中央の3点を通る第1の仮想円の曲率半径をR1とし、(ii)前記第2の端点に最も近い前記湾曲面の断面の両端及び中央の3点を通る第2の仮想円の曲率半径をR2としたときに、R1>R2である。前記第2の仮想円の領域内に、前記第2の最外内部導体が含まれている。   Preferably, the surface of the multilayer body of the multilayer capacitor includes a curved surface that connects the first and second main surfaces and the first and second side surfaces. In the cross section of the laminate, (i) the radius of curvature of the first imaginary circle passing through the three ends of the cross section of the curved surface closest to the first end point is R1, and (ii) the first R1> R2, where R2 is the radius of curvature of the second imaginary circle passing through both ends and the center of the cross section of the curved surface closest to the end point of 2. The second outermost inner conductor is included in the region of the second virtual circle.

また、本発明は、以下のように構成した積層コンデンサの製造方法を提供する。   The present invention also provides a method of manufacturing a multilayer capacitor configured as follows.

積層コンデンサの製造方法は、(i)未焼成セラミックグリーンシートと、導電パターンとを積層してマザー積層体を形成する第1の工程と、(ii)前記マザー積層体の積層方向の一方側にの部材を配置し、前記マザー積層体の前記積層方向の他方側に第2の部材を配置し、前記第1及び第2の部材の間に前記マザー積層体に接する状態で挟むことによって、前記マザー積層体を前記マザー積層方向にプレスする第2の工程と、(iii)プレスされた前記マザー積層体を切断して、個々の積層体を作製する第3の工程とを備える。前記第2の工程において、前記第1の部材と前記第2の部材の弾性を異ならせることによって、積層方向に透視したときに前記第1及び第2の導電パターンのいずれか一方のみが配置されている周辺領域の表面から前記第1及び第2の導電パターンの両方が重なり合っている有効領域の積層方向の表面までの積層方向の段差が、前記積層体の前記積層方向の一方側と他方側で異ならせる。好ましい一態様として、前記第2の工程において、前記第1の部材は樹脂フィルムであり、前記第2の部材は金型である。   The manufacturing method of the multilayer capacitor includes (i) a first step of stacking an unfired ceramic green sheet and a conductive pattern to form a mother laminate, and (ii) on one side of the mother laminate in the stacking direction. By placing the second member on the other side of the mother laminate in the laminating direction and sandwiching the mother laminate between the first and second members in a state of being in contact with the mother laminate. A second step of pressing the mother laminated body in the mother lamination direction; and (iii) a third step of cutting the pressed mother laminated body to produce individual laminated bodies. In the second step, by changing the elasticity of the first member and the second member, only one of the first and second conductive patterns is arranged when seen through in the stacking direction. A step in the stacking direction from the surface of the peripheral region to the surface in the stacking direction of the effective region in which both the first and second conductive patterns overlap is one side and the other side of the stack in the stacking direction. Make them different. As a preferred embodiment, in the second step, the first member is a resin film, and the second member is a mold.

上記方法によって積層コンデンサを製造すると、回路基板に実装したときに可聴音が低減される積層コンデンサを製造することができる。   When a multilayer capacitor is manufactured by the above method, a multilayer capacitor in which audible sound is reduced when mounted on a circuit board can be manufactured.

また、本発明は、以下のように構成した積層コンデンサを提供する。   The present invention also provides a multilayer capacitor configured as follows.

積層コンデンサは、積層体と第1及び第2の外部電極とを備える。前記積層体は、直方体形状であり、直方体を形成する前記積層体の表面は、互いに対向する第1及び第2の主面と、互いに対向する第1及び第2の側面と、互いに対向する第3及び第4の側面とを含む。前記積層体は、(a)前記第1及び第2の主面が互いに対向する方向に積層された誘電体層と、(b)前記誘電体層の主面に沿って配置され、前記第1の側面まで延在する第1の内部導体と、(c)前記誘電体層の主面に沿って配置され、前記第2の側面まで延在する第2の内部導体とを有する。前記第1の外部電極は、前記積層体の前記第1の側面を覆い、かつ前記第1の内部導体と接続される。前記第2の外部電極は、前記積層体の前記第2の側面を覆い、かつ前記第2の内部導体と接続される。前記積層体の前記第1及び第2の側面と直交し、第1及び第2の主面と直交する断面において、H1>H2の関係を満たす。ここで、(i)前記第1及び第2の内部導体のうち前記第1の主面に最も近い第1の最外内部導体における前記第1の側面又は前記第2の側面に達している第1の端点と、前記第1の最外内部導体における前記第1の主面に最も近い第1の最外点を通り前記第1の主面に平行である第1の仮想直線との間の距離をH1とし、(ii)前記第1及び第2の内部導体のうち前記第2の主面に最も近い第2の最外内部導体における前記第1の側面又は前記第2の側面に達している第2の端点と、前記第2の最外内部導体における前記第2の主面に最も近い第2の最外点を通り前記第2の主面に平行である第2の仮想直線との間の距離をH2とする。   The multilayer capacitor includes a multilayer body and first and second external electrodes. The stacked body has a rectangular parallelepiped shape, and the surface of the stacked body forming the rectangular parallelepiped has first and second main surfaces facing each other, first and second side surfaces facing each other, and first surfaces facing each other. 3 and 4th side. The laminated body is disposed along (a) a dielectric layer in which the first and second main surfaces are opposed to each other, and (b) along the main surface of the dielectric layer. A first inner conductor extending to the side surface, and (c) a second inner conductor disposed along the main surface of the dielectric layer and extending to the second side surface. The first external electrode covers the first side surface of the multilayer body and is connected to the first internal conductor. The second external electrode covers the second side surface of the multilayer body and is connected to the second internal conductor. In a cross section orthogonal to the first and second side surfaces of the stacked body and orthogonal to the first and second main surfaces, the relationship of H1> H2 is satisfied. Here, (i) of the first and second inner conductors reaching the first side surface or the second side surface of the first outermost inner conductor closest to the first main surface. Between the first imaginary straight line passing through the first outermost point closest to the first main surface of the first outermost inner conductor and parallel to the first main surface. The distance is H1, and (ii) the first side surface or the second side surface of the second outermost inner conductor closest to the second main surface among the first and second inner conductors is reached. A second imaginary straight line passing through a second outermost point closest to the second main surface of the second outermost inner conductor and parallel to the second main surface. Let H2 be the distance between them.

上記積層コンデンサは、積層体の第2の主面が回路基板の実装面に対向した状態で、回路基板に実装すると、可聴音が低減される。   When the multilayer capacitor is mounted on a circuit board with the second main surface of the multilayer body facing the mounting surface of the circuit board, audible sound is reduced.

本発明によれば、回路設計において高い自由度を得つつ、可聴音を低減することができる。   According to the present invention, audible sound can be reduced while obtaining a high degree of freedom in circuit design.

積層コンデンサの実装構造体の斜視図である。(実施例1)It is a perspective view of the mounting structure of a multilayer capacitor. Example 1 積層コンデンサの実装構造体の断面図である。(実施例1)It is sectional drawing of the mounting structure of a multilayer capacitor. Example 1 積層コンデンサの断面図である。(実施例1)It is sectional drawing of a multilayer capacitor. Example 1 積層コンデンサの積層体の断面図である。(実施例1)It is sectional drawing of the laminated body of a multilayer capacitor. Example 1 積層コンデンサの積層体の断面図である。(実施例1)It is sectional drawing of the laminated body of a multilayer capacitor. Example 1 積層コンデンサの製造工程を示す断面図である。(実施例1)It is sectional drawing which shows the manufacturing process of a multilayer capacitor. Example 1 積層コンデンサの製造工程を示す断面図である。(実施例1)It is sectional drawing which shows the manufacturing process of a multilayer capacitor. Example 1 積層コンデンサの製造工程を示す断面図である。(変形例1)It is sectional drawing which shows the manufacturing process of a multilayer capacitor. (Modification 1) 振動音(可聴音)の測定の説明図である。(実施例1)It is explanatory drawing of the measurement of a vibration sound (audible sound). Example 1 積層コンデンサ連の(a)平面図、(b)断面図、(c)断面図である。(実施例2)It is (a) top view, (b) sectional view, (c) sectional view of a multilayer capacitor series. (Example 2) 積層コンデンサの実装構造体の断面図である。(従来例)It is sectional drawing of the mounting structure of a multilayer capacitor. (Conventional example)

以下、本発明の実施の形態について、図1〜図10を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to FIGS.

<実施例1> 実施例1の積層コンデンサ10の実装構造体20について、図1〜図9を参照しながら説明する。   Example 1 A mounting structure 20 of the multilayer capacitor 10 of Example 1 will be described with reference to FIGS.

図1は、積層コンデンサ10の実装構造体20を模式的に示す斜視図である。図2は、図1の線A−Aに沿って切断した断面図である。図3は、積層コンデンサ10の断面図である。   FIG. 1 is a perspective view schematically showing a mounting structure 20 of the multilayer capacitor 10. 2 is a cross-sectional view taken along line AA in FIG. FIG. 3 is a cross-sectional view of the multilayer capacitor 10.

図1及び図2に示すように、積層コンデンサ10の実装構造体20は、積層コンデンサ10が回路基板22に実装されている。回路基板22の実装面22sには、第1及び第2のランド24,26が形成されている。   As shown in FIGS. 1 and 2, in the mounting structure 20 of the multilayer capacitor 10, the multilayer capacitor 10 is mounted on a circuit board 22. First and second lands 24 and 26 are formed on the mounting surface 22 s of the circuit board 22.

積層コンデンサ10は、積層体12と、第1の外部電極14と、第2の外部電極16とを備える。積層体12は、直方体形状である。すなわち、積層体12の表面は、互いに対向する第1及び第2の主面12a,12bと、互いに対向する第1及び第2の側面12s,12tと、互いに対向する第3及び第4の側面12m,12nとを含む。ここで、直方体形状とは、角や稜線が丸められた形状を含む。第1の外部電極14は、積層体12の第1の側面12s及びその近傍を覆っている。第2の外部電極16は、積層体12の第2の側面12t及びその近傍を覆っている。   The multilayer capacitor 10 includes a multilayer body 12, a first external electrode 14, and a second external electrode 16. The laminated body 12 has a rectangular parallelepiped shape. That is, the surface of the laminate 12 includes first and second main surfaces 12a and 12b facing each other, first and second side surfaces 12s and 12t facing each other, and third and fourth side surfaces facing each other. 12m, 12n. Here, the rectangular parallelepiped shape includes a shape in which corners and ridge lines are rounded. The first external electrode 14 covers the first side surface 12s of the multilayer body 12 and the vicinity thereof. The second external electrode 16 covers the second side surface 12t of the multilayer body 12 and the vicinity thereof.

詳しくは、図2及び図3に示すように、積層コンデンサ10は、積層体12の角が丸くなっている。すなわち、積層体12は、第1の主面12aと第1及び第2の側面12s,12tとを接続する第1の湾曲面12u,12vと、第2の主面12bと第1及び第2の側面12s,12tとを接続する第2の湾曲面12w,12xとを含んでいる。これらの湾曲面12u,12v,12w,12xは、第1及び第2の外部電極14,16で覆われている。   Specifically, as shown in FIGS. 2 and 3, in the multilayer capacitor 10, the corners of the multilayer body 12 are rounded. That is, the laminate 12 includes the first curved surfaces 12u and 12v that connect the first main surface 12a and the first and second side surfaces 12s and 12t, the second main surface 12b, and the first and second surfaces. The second curved surfaces 12w and 12x connecting the side surfaces 12s and 12t are included. These curved surfaces 12u, 12v, 12w, 12x are covered with the first and second external electrodes 14,16.

積層体12は、第1及び第2の主面12a,12bが互いに対向する方向(図において上下方向)に積層された誘電体層の間に、第1の内部導体13と、第2の内部導体15とが配置されている。第1の内部導体13は、第1の側面12sまで延在し、第1の外部電極14と接続されている。第2の内部導体15は、第2の側面12tまで延在し、第2の外部電極16と接続されている。及び第2の内部導体13、15は、第1の内部導体13と第2の内部導体15が互いに重なり合っている有効部分を有した内部導体を備える。図示しないが、第1及び第2の内部導体13、15は、有効部分を有しない導体を備えていてもよい。   The multilayer body 12 includes a first internal conductor 13 and a second internal layer between dielectric layers laminated in a direction in which the first and second main surfaces 12a and 12b face each other (vertical direction in the drawing). A conductor 15 is disposed. The first inner conductor 13 extends to the first side surface 12 s and is connected to the first outer electrode 14. The second inner conductor 15 extends to the second side surface 12 t and is connected to the second outer electrode 16. The second inner conductors 13 and 15 include inner conductors having effective portions in which the first inner conductor 13 and the second inner conductor 15 overlap each other. Although not shown, the first and second inner conductors 13 and 15 may include a conductor having no effective portion.

積層体12の誘電体層は、セラミック誘電体であり、BaTiOを主成分に含む。主成分は、CaTiO,SrTiO,CaZrO等であってもよい。また、セラミック粉末の副成分として、Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、希土類化合物等が添加されていてもよい。 The dielectric layer of the laminate 12 is a ceramic dielectric, and contains BaTiO 3 as a main component. The main component may be CaTiO 3 , SrTiO 3 , CaZrO 3 or the like. Further, a Mn compound, Mg compound, Si compound, Co compound, Ni compound, rare earth compound, or the like may be added as a subcomponent of the ceramic powder.

第1及び第2の内部導体13,15は、例えば、Ni、Cu、Ag、Pd、Ag−Pd合金、Au等である。   The first and second inner conductors 13 and 15 are, for example, Ni, Cu, Ag, Pd, an Ag—Pd alloy, Au, or the like.

第1及び第2の外部電極14,16は、例えば、焼結金属層とめっき層からなり、焼結金属層は、Cu、Ni、Ag、Pd、Ag−Pd合金、Au等のペーストを焼き付けることによって形成される。焼結金属層上には、めっき層が形成され、Niめっき層上にSnめっき層が形成されている。めっき層は、CuめっきやAuめっきであってもよい。なお、第1及び第2の外部電極14,16は、焼結金属層がなく、めっき層のみで構成されていてもよい。   The first and second external electrodes 14 and 16 include, for example, a sintered metal layer and a plating layer, and the sintered metal layer is baked with a paste such as Cu, Ni, Ag, Pd, Ag-Pd alloy, Au, or the like. Formed by. A plated layer is formed on the sintered metal layer, and an Sn plated layer is formed on the Ni plated layer. The plating layer may be Cu plating or Au plating. Note that the first and second external electrodes 14 and 16 may have only a plated layer without a sintered metal layer.

図3に示すように、第1及び第2の内部導体13,15は、積層方向(図において上下方向)から透視したときに互いに重なり合っている有効領域12cにおいて、互いに平行に延在している。一方、積層方向から透視したときに、第1の内部導体13と第2の内部導体15のいずれか一方のみが配置されている周辺領域12d,12eおいて、第1及び第2の内部導体13,15の少なくとも一部が湾曲している。   As shown in FIG. 3, the first and second inner conductors 13 and 15 extend in parallel to each other in an effective region 12 c that overlaps each other when seen through from the stacking direction (vertical direction in the drawing). . On the other hand, the first and second inner conductors 13 in the peripheral regions 12d and 12e where only one of the first inner conductor 13 and the second inner conductor 15 is disposed when seen through from the stacking direction. , 15 are curved.

図1及び図2に示すように、実装構造体20は、積層コンデンサ10が回路基板22の実装面22sに実装されている。すなわち、それぞれ接合材19を介して、積層コンデンサ10の第1の外部電極14が回路基板22の第1のランド24に固着され、積層コンデンサ10の第2の外部電極16が回路基板22の第2のランド26に固着されている。   As shown in FIGS. 1 and 2, in the mounting structure 20, the multilayer capacitor 10 is mounted on the mounting surface 22 s of the circuit board 22. That is, the first external electrode 14 of the multilayer capacitor 10 is fixed to the first land 24 of the circuit board 22 via the bonding material 19, and the second external electrode 16 of the multilayer capacitor 10 is fixed to the first land 24 of the circuit board 22. 2 lands 26 are fixed.

例えば、予めスクリーン印刷などの方法によって接合材19である導電性接着剤もしくは半田ペーストが塗布されている第1及び第2のランド24,26に、積層コンデンサ10を搭載した後、リフロー炉に通す。これによって、接合材19が溶融し、フィレットが積層コンデンサ10に形成され、積層コンデンサ10が回路基板22に固着される。   For example, the multilayer capacitor 10 is mounted on the first and second lands 24 and 26 to which the conductive adhesive or solder paste as the bonding material 19 is previously applied by a method such as screen printing, and then passed through a reflow furnace. . As a result, the bonding material 19 is melted, a fillet is formed on the multilayer capacitor 10, and the multilayer capacitor 10 is fixed to the circuit board 22.

実装構造体20において、積層コンデンサ10の積層体12の第2の主面12bは、回路基板22に実装面22sに対向し、実装面22sと平行である。すなわち、積層コンデンサ10の積層体12の第2の主面12bは、積層コンデンサ10の積層体12の第1の主面12aよりも、回路基板22の実装面22sに近い。   In the mounting structure 20, the second main surface 12 b of the multilayer body 12 of the multilayer capacitor 10 faces the circuit board 22 and the mounting surface 22 s and is parallel to the mounting surface 22 s. That is, the second main surface 12 b of the multilayer body 12 of the multilayer capacitor 10 is closer to the mounting surface 22 s of the circuit board 22 than the first main surface 12 a of the multilayer body 12 of the multilayer capacitor 10.

実装構造体20の積層コンデンサ10に電圧が印加されると、積層体12の誘電体層は電歪効果を有するため、積層コンデンサ10の積層体12の有効領域のうち内部導体13,15に挟まれている容量形成部は、積層方向に膨張する一方、積層方向に垂直な方向に収縮する。この歪みが、接合材19を介し回路基板22に伝わると、回路基板22がたわむ。特に、第2の湾曲面12w,12x及びその近傍は、回路基板22までの歪みの伝達経路上にあるため、第2の湾曲面12w,12x及びその近傍の歪みが、外部電極14,16から、接合材19を経て、回路基板22に伝わりやすい。   When a voltage is applied to the multilayer capacitor 10 of the mounting structure 20, the dielectric layer of the multilayer body 12 has an electrostrictive effect, so that it is sandwiched between the inner conductors 13 and 15 in the effective region of the multilayer body 12 of the multilayer capacitor 10. The capacitance forming portion that expands in the stacking direction contracts in a direction perpendicular to the stacking direction. When this distortion is transmitted to the circuit board 22 through the bonding material 19, the circuit board 22 bends. In particular, since the second curved surfaces 12w and 12x and the vicinity thereof are on the strain transmission path to the circuit board 22, the distortions of the second curved surfaces 12w and 12x and the vicinity thereof from the external electrodes 14 and 16 are reduced. It is easy to be transmitted to the circuit board 22 through the bonding material 19.

積層コンデンサ10に交流電圧が印加されると回路基板22が振動し、音が発生することがある。特に人の耳に聞こえる音である可聴音が発生する現象は、「鳴き」と呼ばれている。この可聴音を低減するため、図4及び図5に示すH1,H2について、H1>H2の関係を満たすように構成する。   When an AC voltage is applied to the multilayer capacitor 10, the circuit board 22 may vibrate and sound may be generated. In particular, a phenomenon in which an audible sound that is audible to the human ear is generated is called “squeaking”. In order to reduce this audible sound, H1 and H2 shown in FIGS. 4 and 5 are configured to satisfy the relationship of H1> H2.

図4及び図5は、第1及び第2の側面12s,12tと直交し、第1及び第2の主面12a,12bと直交する断面、特に積層体12の第3の側面12mと第4の側面12nの中間(すなわち、積層体12の中心)を通る断面を示す。H1は、第1及び第2の内部導体13,15のうち第1の主面12aに最も近い第1の最外内部導体13xが第1の側面12s又は第2の側面12tに達している第1の端点13sと、第1の最外内部導体13xにおける第1の主面12aに最も近い第1の最外点13tを通り第1の主面12aに平行である第1の仮想直線L1との間の距離、すなわち、第1の端点13sから第1の仮想直線L1に下した垂線の長さである。H2は、第1及び第2の内部導体13,15のうち第2の主面12bに最も近い第2の最外内部導体15xが第1の側面12s又は第2の側面12tに達している第2の端点15sと、第2の最外内部導体15xにおける第2の主面12bに最も近い第2の最外点15tを通り第2の主面12bに平行である第2の仮想直線L2との間の距離、すなわち、第2の端点15sから第2の仮想直線L2に下した垂線の長さである。   4 and 5 are cross sections orthogonal to the first and second side surfaces 12s and 12t, and orthogonal to the first and second main surfaces 12a and 12b, in particular, the third side surface 12m and the fourth side of the laminate 12. The cross section which passes along the middle (namely, center of the laminated body 12) of the side surface 12n of this is shown. In H1, the first outermost inner conductor 13x closest to the first main surface 12a of the first and second inner conductors 13 and 15 reaches the first side surface 12s or the second side surface 12t. The first imaginary straight line L1 passing through the first end point 13s and the first outermost point 13t closest to the first major surface 12a of the first outermost inner conductor 13x and parallel to the first major surface 12a; , That is, the length of a perpendicular line drawn from the first end point 13s to the first virtual straight line L1. In H2, the second outermost inner conductor 15x closest to the second main surface 12b of the first and second inner conductors 13 and 15 reaches the first side surface 12s or the second side surface 12t. The second imaginary straight line L2 passing through the second end point 15s and the second outermost point 15t closest to the second major surface 12b of the second outermost inner conductor 15x and parallel to the second major surface 12b; , That is, the length of the perpendicular drawn from the second end point 15s to the second virtual straight line L2.

H1>H2の関係を満たすと、積層コンデンサ10の積層体12は、第1の主面12a側の第1の湾曲面12u,12v及びその近傍に比べて、実装される側である第2の主面12b側の第2の湾曲面12w,12x近傍の剛性が上がるので、歪みにくくなり、回路基板に伝播される歪みの振動が小さくなる。   When the relationship of H1> H2 is satisfied, the multilayer body 12 of the multilayer capacitor 10 has a second mounting side, which is the mounting side, compared to the first curved surfaces 12u and 12v on the first main surface 12a side and the vicinity thereof. Since the rigidity in the vicinity of the second curved surfaces 12w and 12x on the main surface 12b side is increased, the distortion is less likely to occur, and the vibration of the distortion transmitted to the circuit board is reduced.

また、図5に示すように、第1の端点15sに最も近い湾曲面12uの断面の両端及び中央の3点を通る第1の仮想円11aの曲率半径をR1とし、第2の端点15sに最も近い湾曲面12xの断面の両端及び中央の3点を通る第2の仮想円11bの曲率半径をR2としたときに、R1>R2であり、第2の仮想円11bの領域内に第2の最外内部導体15xが含まれているように構成する。   In addition, as shown in FIG. 5, the radius of curvature of the first virtual circle 11a passing through both ends and the central three points of the curved surface 12u closest to the first end point 15s is R1, and the second end point 15s When the radius of curvature of the second imaginary circle 11b passing through both ends and the central three points of the closest curved surface 12x is R2, R1> R2, and the second imaginary circle 11b has a second radius within the region of the second imaginary circle 11b. The outermost inner conductor 15x is included.

R1>R2の関係を満たすことによって、第2の主面12b側の第2の湾曲面12w,12x及びその近傍の剛性が、第1の主面12a側の第2の湾曲面12u,12v及びその近傍の剛性より高くなり、第2の湾曲面12w,12xの近傍に内部導体が含まれることによって、さらに剛性が上がるので、積層コンデンサ10の積層体12は、第2の主面12b側が歪みにくくなり、回路基板に伝播される歪みの振動が小さくなる。結果、可聴音が低減される。   By satisfying the relationship of R1> R2, the second curved surfaces 12w and 12x on the second main surface 12b side and the rigidity in the vicinity thereof are changed to the second curved surfaces 12u and 12v on the first main surface 12a side. The rigidity of the multilayer capacitor 10 of the multilayer capacitor 10 is higher than that of the vicinity thereof, and the rigidity is further increased by including the inner conductor in the vicinity of the second curved surfaces 12w and 12x. It becomes difficult and the vibration of the distortion propagated to the circuit board is reduced. As a result, audible sound is reduced.

なお、図4及び図5に示した断面は、積層コンデンサ10を、積層体12の第3または第4の側面12m,12n(図1参照)側から積層体12の中央まで研磨して露出させることによって観察することができる。研磨して露出させた断面を、光学顕微鏡を用いて測定することによって、H1,H2,R1,R2を決定することができる。   4 and 5, the multilayer capacitor 10 is polished and exposed from the third or fourth side surface 12m, 12n (see FIG. 1) side of the multilayer body 12 to the center of the multilayer body 12. Can be observed. H1, H2, R1, and R2 can be determined by measuring the polished and exposed cross section using an optical microscope.

次に、積層コンデンサ10の製造方法について、図6〜図8の断面図を参照しながら説明する。   Next, a method for manufacturing the multilayer capacitor 10 will be described with reference to the cross-sectional views of FIGS.

まず、図6に示すように、未焼成セラミックグリーンシート11と、導電パターン17とを積層して、マザー積層体50を形成する。このマザー積層体50は、積層コンデンサの積層体の集合体であり、マザー積層体50の切断によって、個々の積層体が得られる。マザー積層体50は、未焼成セラミックグリーンシート11によって積層コンデンサの積層体の誘電体層が形成され、導電パターン17によって積層コンデンサの積層体の第1及び第2の内部導体が形成される。マザー積層体50は、セラミックグリーンシート上にスクリーン印刷やグラビア印刷などの方法によって第1又は第2の内部導体になる導電パターンを形成したセラミックグリーンシートを、適宜な順序で積層することによって、形成する。   First, as shown in FIG. 6, an unfired ceramic green sheet 11 and a conductive pattern 17 are laminated to form a mother laminated body 50. The mother laminated body 50 is an aggregate of laminated bodies of multilayer capacitors, and individual laminated bodies are obtained by cutting the mother laminated body 50. In the mother multilayer body 50, the dielectric layer of the multilayer capacitor multilayer body is formed by the unfired ceramic green sheet 11, and the first and second internal conductors of the multilayer capacitor multilayer body are formed by the conductive pattern 17. The mother laminate 50 is formed by laminating ceramic green sheets, in which a conductive pattern to be the first or second internal conductor is formed on the ceramic green sheets by a method such as screen printing or gravure printing, in an appropriate order. To do.

次いで、図7に示すように、金型ユニット60を用いてマザー積層体50をプレスする。金型ユニット60は、第1の金型62と、第1の金型62に対向する第2の金型64と、第1の金型62に嵌合し、かつ第2の金型64の周囲を取り囲む第3の金型66とを備えている。   Next, as shown in FIG. 7, the mother laminate 50 is pressed using a mold unit 60. The mold unit 60 is fitted to the first mold 62, the second mold 64 facing the first mold 62, the first mold 62, and the second mold 64. And a third mold 66 surrounding the periphery.

第1の金型62と第2の金型64の間にマザー積層体50を配置し、第1及び第2の部材である第1及び第2のシート部材63,65を介してマザー積層体50を、第1の金型62と第2の金型64の間に挟むことによって、マザー積層体50を積層方向(図において上下方向)にプレスする。すなわち、積層体50と第1の金型62との間と、積層体50と第2の金型64との間とに、それぞれ、樹脂などの、弾性を有する第1及び第2のシート部材63,65を配置し、第1及び第2のシート部材63,65がマザー積層体50に接する状態で、マザー積層体50を積層方向にプレスする。プレスには、機械的に圧力を加える剛体プレスや水圧を加える静水圧プレスなどの方法を用いる。   The mother laminated body 50 is disposed between the first mold 62 and the second mold 64, and the mother laminated body is interposed via the first and second sheet members 63 and 65 which are the first and second members. 50 is sandwiched between the first mold 62 and the second mold 64 to press the mother stacked body 50 in the stacking direction (vertical direction in the drawing). That is, first and second sheet members having elasticity, such as resin, between the laminate 50 and the first mold 62 and between the laminate 50 and the second mold 64, respectively. 63 and 65 are arranged, and the mother laminated body 50 is pressed in the laminating direction in a state where the first and second sheet members 63 and 65 are in contact with the mother laminated body 50. For the press, a method such as a rigid press that mechanically applies pressure or a hydrostatic press that applies hydraulic pressure is used.

次いで、プレスしたマザー積層体を、押切りやダイシングなどの方法でチップ状に分割し、未焼成の積層体を得る。その後、未焼成の積層体を焼成すると、積層コンデンサの積層体が完成する。   Next, the pressed mother laminate is divided into chips by a method such as pressing and dicing to obtain an unfired laminate. Thereafter, when the unsintered multilayer body is fired, the multilayer body of the multilayer capacitor is completed.

次いで、積層体に第1及び第2外部電極を形成する。例えば、積層体の第1及び第2の側面のうち一方の側面を粘着シート上に保持し、他方の側面を導電性ペーストに浸漬し、乾燥させることで金属層を形成する。他方の側面も同様に金属層を形成する。金属層を焼き付けることで焼結金属層を形成する。さらに、焼結金属層上にNiめっき、Snめっきを施す。   Next, first and second external electrodes are formed on the laminate. For example, one of the first and second side surfaces of the laminate is held on the pressure-sensitive adhesive sheet, and the other side surface is immersed in a conductive paste and dried to form a metal layer. A metal layer is similarly formed on the other side surface. A sintered metal layer is formed by baking the metal layer. Furthermore, Ni plating and Sn plating are performed on the sintered metal layer.

以上の工程によって、積層コンデンサが完成する。   The multilayer capacitor is completed through the above steps.

なお、外部電極は、導電性樹脂ペーストを用いて形成してもよい。導電性樹脂ペーストを用いると、樹脂が振動を減衰させ、効果的に可聴音を抑制できる。   Note that the external electrode may be formed using a conductive resin paste. When the conductive resin paste is used, the resin attenuates the vibration and can effectively suppress the audible sound.

積層コンデンサの積層体は、第1及び第2の内部導体が対向する有効領域では積層方向の厚みが大きく、第1及び第2の内部導体のいずれか一方の内部導体のみが存在する周辺領域では積層方向の厚みが小さくなる。したがって、積層コンデンサの積層体には、厚み差が生じる。特に1μF以上の大容量の積層コンデンサの場合、第1及び第2の内部導体の枚数が多くなるので、厚み差が大きい。そのため、積層された未焼成セラミックグリーンシートの間に第1及び第2の内部導体になる導電パターンが配置されたマザー積層体を金型だけを用いて積層方向にプレスすると、積層方向の厚みが小さい領域では、十分圧力を加えることができずに、密着不足になることがある。そこで、弾性を有する第1及び第2のシート部材を介して積層体を積層方向にプレスすると、厚みが小さい領域でも十分圧力を加えて密着させることが可能になる。   The multilayer capacitor multilayer body has a large thickness in the stacking direction in the effective region where the first and second inner conductors face each other, and in the peripheral region where only one of the first and second inner conductors exists. The thickness in the stacking direction is reduced. Therefore, a thickness difference occurs in the multilayer capacitor multilayer body. In particular, in the case of a large-capacity multilayer capacitor of 1 μF or more, the number of first and second inner conductors increases, so that the thickness difference is large. Therefore, when a mother laminate in which conductive patterns to be the first and second inner conductors are arranged between the laminated unfired ceramic green sheets is pressed in the laminating direction using only a mold, the thickness in the laminating direction is reduced. In a small area, sufficient pressure may not be applied and adhesion may be insufficient. Therefore, when the laminated body is pressed in the laminating direction via the first and second sheet members having elasticity, it is possible to apply a sufficient pressure even in a region where the thickness is small to make it adhere.

しかし、弾性を有する第1及び第2のシート部材を介してプレスすると、マザー積層体の周辺領域は厚み(密度)が小さいので、圧力によって窪み、この窪みによって、マザー積層体を分割して得た積層体に湾曲面が形成される。未焼成セラミックグリーンシートの間に配置された導電パターンは、積層方向の厚みの大きい領域から厚みの小さい領域にかけて内側に向かって曲がる。導電パターンが内側に向かって曲がると、マザー積層体を分割して得た積層体において、導電パターンによって形成される内部導体は湾曲面から遠ざかる。湾曲面から内部導体が遠ざかると、湾曲面近傍の剛性が小さくなる。湾曲面近傍の剛性が小さくなると、積層コンデンサを回路基板に実装したときに可聴音が大きくなる。   However, when pressed through the elastic first and second sheet members, the peripheral area of the mother laminated body is small in thickness (density), so that it is depressed by pressure, and the mother laminated body is divided by this depression. A curved surface is formed in the laminated body. The conductive pattern disposed between the unfired ceramic green sheets bends inward from a thick region in the stacking direction to a thin region. When the conductive pattern bends inward, in the laminate obtained by dividing the mother laminate, the internal conductor formed by the conductive pattern moves away from the curved surface. When the inner conductor moves away from the curved surface, the rigidity in the vicinity of the curved surface decreases. When the rigidity in the vicinity of the curved surface is reduced, the audible sound is increased when the multilayer capacitor is mounted on the circuit board.

第1及び第2のシート部材の厚みや材質を適宜に選択すると、第1のシート部材(第1の部材)に接する第1の湾曲面の曲率半径と、第2のシート部材(第2の部材)に接する第2の湾曲面の曲率半径とが異なるようにすることができる。例えば、第2のシート部材の弾性を第1のシート部材の弾性よりも小さくした場合、第2のシート部材に接する第2の湾曲面の曲率半径は、第1のシート部材に接する第1の湾曲面の曲率半径よりも、小さくなる。この場合、曲率半径が小さい方の湾曲面の近傍は、曲率半径が大きい方の湾曲面の近傍に比べ、剛性が大きくなる。そのため、曲率半径が小さい方の湾曲面が回路基板のランドに対向するように積層コンデンサを回路基板に実装すると、曲率半径が大きい方の湾曲面が回路基板のランドに対向するように積層コンデンサを回路基板に実装する場合に比べ、可聴音が小さくなる。   When the thickness and material of the first and second sheet members are appropriately selected, the curvature radius of the first curved surface in contact with the first sheet member (first member), and the second sheet member (second sheet) The curvature radius of the second curved surface in contact with the member can be made different. For example, when the elasticity of the second sheet member is smaller than the elasticity of the first sheet member, the radius of curvature of the second curved surface in contact with the second sheet member is the first radius in contact with the first sheet member. It becomes smaller than the radius of curvature of the curved surface. In this case, the rigidity in the vicinity of the curved surface having the smaller curvature radius is greater than that in the vicinity of the curved surface having the larger curvature radius. Therefore, when a multilayer capacitor is mounted on a circuit board so that the curved surface with the smaller radius of curvature faces the land of the circuit board, the multilayer capacitor is mounted so that the curved surface with the larger radius of curvature faces the land of the circuit board. Compared with mounting on a circuit board, audible sound is reduced.

なお、図8の断面図に示すように、マザー積層体50と第1の金型62との間と、マザー積層体50と第2の金型64との間とのうち、一方の間にのみ、すなわちマザー積層体50と第2の金型64との間にのみシート部材65(第2の部材)を配置し、マザー積層体50の積層方向一方側がシート部材65に接し、マザー積層体50の積層方向他方側が金型62に接する状態で、マザー積層体50を積層方向にプレスしても構わない。この場合、金型62が第1の部材となる。   As shown in the cross-sectional view of FIG. 8, between the mother laminate 50 and the first mold 62 and between the mother laminate 50 and the second mold 64. Only, that is, the sheet member 65 (second member) is disposed only between the mother laminate 50 and the second mold 64, and one side in the lamination direction of the mother laminate 50 is in contact with the sheet member 65, and the mother laminate The mother stacked body 50 may be pressed in the stacking direction with the other side of the stacking direction 50 in contact with the mold 62. In this case, the mold 62 is the first member.

この場合、マザー積層体は、積層方向両側の主面のうち一方の主面に金型が接する状態で、積層方向にプレスされる。金型に接する一方の主面側では、内部導体になる導電パターンの曲がりが抑制され、マザー積層体から形成された積層体に湾曲面の曲率半径がシート部材を介したときよりも小さくなり、湾曲面近傍で剛性が小さくなる現象が抑制される。その結果、金型に接した主面が回路基板の実装面に対向するように積層コンデンサを実装すると、シート部材に接した主面が回路基板の実装面に対向するように積層コンデンサを実装した場合に比べ、可聴音が低減される。すなわち、シート部材に接した主面が第1の主面になり、金型に接した主面が、積層体の第2の主面となる。   In this case, the mother laminated body is pressed in the laminating direction in a state where the mold is in contact with one main surface of the main surfaces on both sides in the laminating direction. On one main surface side in contact with the mold, the bending of the conductive pattern that becomes the inner conductor is suppressed, and the curvature radius of the curved surface becomes smaller than when the sheet member is interposed in the laminate formed from the mother laminate, The phenomenon that the rigidity is reduced near the curved surface is suppressed. As a result, when the multilayer capacitor was mounted so that the main surface in contact with the mold faced the mounting surface of the circuit board, the multilayer capacitor was mounted so that the main surface in contact with the sheet member faced the mounting surface of the circuit board. Compared to the case, the audible sound is reduced. That is, the main surface in contact with the sheet member is the first main surface, and the main surface in contact with the mold is the second main surface of the laminate.

また、積層体の他方の主面に接するシート部材を介して、積層体の厚みの小さい領域に十分圧力を加えることができるので、誘電体層と第1または第2の内部導体との密着性を確保することができる。   In addition, since a sufficient pressure can be applied to the region where the thickness of the laminate is small through the sheet member in contact with the other main surface of the laminate, the adhesion between the dielectric layer and the first or second internal conductor Can be secured.

<実験例> 積層コンデンサ10が実装された回路基板22の振動音(または可聴音)を測定した実験例について、図9の説明図を参照しながら説明する。   <Experimental Example> An experimental example in which the vibration sound (or audible sound) of the circuit board 22 on which the multilayer capacitor 10 is mounted will be described with reference to the explanatory diagram of FIG.

図9に示すように、回路基板22に積層コンデンサ10が実装された試料28を準備し、無響箱72内に試料28を設置し、3kHzの周波数及び1Vp−pの電圧を有する交流電圧を積層コンデンサ10に印加した。集音マイク74を回路基板22に対向するように配置して集音し、集音計76及びFETアナライザ78を用いて、集音された音圧レベルを測定した。   As shown in FIG. 9, a sample 28 having a multilayer capacitor 10 mounted on a circuit board 22 is prepared, the sample 28 is placed in an anechoic box 72, and an AC voltage having a frequency of 3 kHz and a voltage of 1 Vp-p is applied. Applied to the multilayer capacitor 10. The sound collecting microphone 74 was disposed so as to face the circuit board 22 and collected, and the collected sound pressure level was measured using the sound collecting device 76 and the FET analyzer 78.

試料28は、積層体の長さ(第1及び第2の側面間の寸法)が2.0mm、幅(第3及び第4の側面間の寸法)が1.25mm、厚み(主面間の寸法)が0.85mmである積層コンデンサ10を準備し、回路基板22の実装面22sに形成されたランド24,26上に半田ペーストを塗布し、積層コンデンサ10を搭載した後、リフロー炉に通して、積層コンデンサ10を回路基板22に固着させることによって作製した。積層コンデンサ10の積層体の第2の主面が回路基板22の実装面22sに対向するように、積層コンデンサ10を回路基板22に実装した実施例1の試料と、積層コンデンサ10の積層体の第1の主面が回路基板22の実装面22sに対向するように、積層コンデンサ10を回路基板22に実装した比較例1の試料とについて、測定した。測定の結果、実施例1の試料の音圧レベルは、比較例1の試料の音圧レベルよりも小さかった。   Sample 28 has a length (dimension between the first and second side surfaces) of 2.0 mm, a width (dimension between the third and fourth side surfaces) of 1.25 mm, and a thickness (between the main surfaces). A multilayer capacitor 10 having a dimension) of 0.85 mm is prepared, solder paste is applied onto the lands 24 and 26 formed on the mounting surface 22s of the circuit board 22, the multilayer capacitor 10 is mounted, and then passed through a reflow furnace. Then, the multilayer capacitor 10 was produced by fixing it to the circuit board 22. The sample of Example 1 in which the multilayer capacitor 10 is mounted on the circuit board 22 so that the second main surface of the multilayer body of the multilayer capacitor 10 faces the mounting surface 22s of the circuit board 22, and the multilayer body of the multilayer capacitor 10 Measurement was performed on the sample of Comparative Example 1 in which the multilayer capacitor 10 was mounted on the circuit board 22 so that the first main surface was opposed to the mounting surface 22 s of the circuit board 22. As a result of the measurement, the sound pressure level of the sample of Example 1 was lower than the sound pressure level of the sample of Comparative Example 1.

<実施例2> 実施例2の積層コンデンサ連30について、図10を参照しながら説明する。図10(a)は、積層コンデンサ連30の平面図である。図10(b)は、図10(a)の線B−Bに沿って切断した断面図である。図10(c)は、図10(a)の線C−Cに沿って切断した断面図である。   Example 2 A multilayer capacitor series 30 of Example 2 will be described with reference to FIG. FIG. 10A is a plan view of the multilayer capacitor series 30. FIG.10 (b) is sectional drawing cut | disconnected along line BB of Fig.10 (a). FIG.10 (c) is sectional drawing cut | disconnected along line CC of Fig.10 (a).

図10(a)及び(b)に示すように、積層コンデンサ連30は、テープ本体32にカバーテープ34が貼り付けられたキャリアテープ31と、実施例1の積層コンデンサ10とを備えている。テープ本体32は、細長い形状を有する。テープ本体32には、長手方向に所定間隔で、搬送用の送り孔30xと、凹部33とが形成されている。凹部33は、テープ本体32の主面32aに開口を有する。テープ本体32の主面32aには、カバーテープ34が貼り付けられ、カバーテープ34は、積層コンデンサ10が収納されている凹部33を覆う。凹部33は、積層コンデンサ10が収納される収納部である。   As shown in FIGS. 10A and 10B, the multilayer capacitor series 30 includes a carrier tape 31 having a cover tape 34 attached to a tape body 32 and the multilayer capacitor 10 of the first embodiment. The tape body 32 has an elongated shape. The tape body 32 is formed with a feed hole 30x for conveyance and a recess 33 at predetermined intervals in the longitudinal direction. The recess 33 has an opening in the main surface 32 a of the tape body 32. A cover tape 34 is affixed to the main surface 32 a of the tape body 32, and the cover tape 34 covers the recess 33 in which the multilayer capacitor 10 is accommodated. The recess 33 is a storage portion in which the multilayer capacitor 10 is stored.

図10(c)に示すように、積層コンデンサ10は、積層体12の第1の主面12aがカバーテープ34に対向し、積層体12の第2の主面12bが凹部33の底面33aに対向する状態で、凹部33に収納されている。   As shown in FIG. 10C, in the multilayer capacitor 10, the first main surface 12a of the multilayer body 12 faces the cover tape 34, and the second main surface 12b of the multilayer body 12 faces the bottom surface 33a of the recess 33. It is housed in the recess 33 in a state of being opposed.

このように向きを揃えた状態で積層コンデンサ10が収納されると、可聴音が低減されるように積層コンデンサ10を実装することが容易である。すなわち、積層コンデンサ連30から積層コンデンサ10を取り出して実装するとき、カバーテープ34を剥がし、凹部33に収納されている積層コンデンサ10の積層体12の第1の主面12aを吸着して、積層コンデンサ10を収納部33から取り出す。積層コンデンサ10は、積層体12の第1の主面12aを吸着した状態のまま、積層体12の第2の主面12bが回路基板の実装面に対向するように回路基板上に配置することができる。これによって、可聴音が低減されるように積層コンデンサ10を回路基板に容易に実装することができる。   When the multilayer capacitor 10 is housed in such a state where the directions are aligned, it is easy to mount the multilayer capacitor 10 so that audible sound is reduced. That is, when the multilayer capacitor 10 is taken out from the multilayer capacitor series 30 and mounted, the cover tape 34 is peeled off, and the first main surface 12a of the multilayer body 12 of the multilayer capacitor 10 housed in the concave portion 33 is adsorbed and laminated. The capacitor 10 is taken out from the storage unit 33. The multilayer capacitor 10 is arranged on the circuit board so that the second main surface 12b of the multilayer body 12 faces the mounting surface of the circuit board while the first main surface 12a of the multilayer body 12 is adsorbed. Can do. Thereby, the multilayer capacitor 10 can be easily mounted on the circuit board so that the audible sound is reduced.

<まとめ> 以上に説明した積層コンデンサ10は、回路設計において高い自由度を得つつ、可聴音を低減することができる。   <Summary> The multilayer capacitor 10 described above can reduce audible sound while obtaining a high degree of freedom in circuit design.

なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。   The present invention is not limited to the above embodiment, and can be implemented with various modifications.

10 積層コンデンサ
11 未焼成セラミックグリーンシート
11a 第1の仮想円
11b 第2の仮想円
12 積層体
12a 第1の主面
12b 第2の主面
12c 有効領域
12d,12e 周辺領域
12s 第1の側面
12t 第2の側面
12m 第3の側面
12n 第4の側面
12u,12v 第1の湾曲面
12w,12x 第2の湾曲面
13 第1の内部導体
13s 第1の端点
13t 第1の交点
13x 第1の最外内部導体
14 第1の外部電極
15 第2の内部導体
15s 第2の端点
15t 第2の交点
15x 第2の最外内部導体
16 第2の外部電極
17 導電パターン
19 接合材
20 実装構造体
22 回路基板
22s 実装面
24 第1のランド
26 第2のランド
26 外部電極
30 積層コンデンサ連
30x 貫通孔
31 キャリアテープ
32 テープ本体
32a 主面
33 凹部(収納部)
34 カバーテープ
50 積層体
60 金型ユニット
62 第1の金型(第1の部材)
63 第1のシート部材(第1の部材)
65 第2のシート部材(第2の部材)
64 第2の金型
66 第3の金型
72 無響箱
74 集音マイク
76 集音計
78 アナライザ
DESCRIPTION OF SYMBOLS 10 Multilayer capacitor | condenser 11 Unbaked ceramic green sheet 11a 1st virtual circle 11b 2nd virtual circle 12 Laminated body 12a 1st main surface 12b 2nd main surface 12c Effective area | region 12d, 12e Peripheral area | region 12s 1st side surface 12t 2nd side surface 12m 3rd side surface 12n 4th side surface 12u, 12v 1st curved surface 12w, 12x 2nd curved surface 13 1st inner conductor 13s 1st end point 13t 1st intersection 13x 1st intersection Outermost inner conductor 14 First outer electrode 15 Second inner conductor 15s Second end point 15t Second intersection 15x Second outermost inner conductor 16 Second outer electrode 17 Conductive pattern 19 Bonding material 20 Mounting structure 22 Circuit board 22s Mounting surface 24 1st land 26 2nd land 26 External electrode 30 Multilayer capacitor connection 30x Through hole 31 Carrier -Loop 32 tape body 32a main surface 33 recess (storage portion)
34 Cover tape 50 Laminate 60 Mold unit 62 First mold (first member)
63 First sheet member (first member)
65 Second sheet member (second member)
64 Second mold 66 Third mold 72 Anechoic box 74 Sound collection microphone 76 Sound collection meter 78 Analyzer

Claims (7)

回路基板に積層コンデンサが実装された積層コンデンサの実装構造体において、
前記回路基板は、第1及び第2のランドが形成された実装面を有し、
前記積層コンデンサは、積層体と第1及び第2の外部電極とを備え、
前記積層体は、直方体形状であり、直方体を形成する前記積層体の表面は、互いに対向する第1及び第2の主面と、互いに対向する第1及び第2の側面と、互いに対向する第3及び第4の側面とを含み、
前記積層体は、
前記第1及び第2の主面が互いに対向する方向に積層された誘電体層と、
前記誘電体層の主面に沿って配置され、前記第1の側面まで延在する第1の内部導体と、
前記誘電体層の主面に沿って配置され、前記第2の側面まで延在する第2の内部導体と、
を有し、
前記第1の外部電極は、前記積層体の前記第1の側面を覆い、かつ前記第1の内部導体と接続され、
前記第2の外部電極は、前記積層体の前記第2の側面を覆い、かつ前記第2の内部導体と接続され、
前記積層体の前記第1及び第2の側面と直交し、第1及び第2の主面と直交する断面において、
前記第1及び第2の内部導体のうち前記第1の主面に最も近い第1の最外内部導体における前記第1の側面又は前記第2の側面に達している第1の端点と、前記第1の最外内部導体における前記第1の主面に最も近い第1の最外点を通り前記第1の主面に平行である第1の仮想直線との間の距離をH1とし、
前記第1及び第2の内部導体のうち前記第2の主面に最も近い第2の最外内部導体における前記第1の側面又は前記第2の側面に達している第2の端点と、前記第2の最外内部導体における前記第2の主面に最も近い第2の最外点を通り前記第2の主面に平行である第2の仮想直線との間の距離をH2とすると、
H1>H2の関係を満たし、
前記積層体の前記第2の主面が前記回路基板の前記実装面に対向する状態で、前記第1の外部電極が前記第1のランドに固着され、前記第2の外部電極が前記第2のランドに固着されていることを特徴とする、積層コンデンサの実装構造体。
In the multilayer capacitor mounting structure in which the multilayer capacitor is mounted on the circuit board,
The circuit board has a mounting surface on which first and second lands are formed,
The multilayer capacitor includes a multilayer body and first and second external electrodes,
The stacked body has a rectangular parallelepiped shape, and the surface of the stacked body forming the rectangular parallelepiped has first and second main surfaces facing each other, first and second side surfaces facing each other, and first surfaces facing each other. 3 and a fourth side,
The laminate is
A dielectric layer in which the first and second main surfaces are stacked in a direction facing each other;
A first inner conductor disposed along a major surface of the dielectric layer and extending to the first side surface;
A second inner conductor disposed along the major surface of the dielectric layer and extending to the second side surface;
Have
The first external electrode covers the first side surface of the multilayer body and is connected to the first internal conductor;
The second external electrode covers the second side surface of the multilayer body and is connected to the second internal conductor;
In a cross section orthogonal to the first and second side surfaces of the laminate and orthogonal to the first and second main surfaces,
A first end point reaching the first side surface or the second side surface of the first outermost inner conductor closest to the first main surface of the first and second inner conductors; The distance between the first outermost inner conductor and the first imaginary straight line passing through the first outermost point closest to the first main surface and parallel to the first main surface is H1,
A second end point reaching the first side surface or the second side surface of the second outermost inner conductor closest to the second main surface of the first and second inner conductors; When the distance between the second imaginary straight line passing through the second outermost point closest to the second main surface in the second outermost inner conductor and parallel to the second main surface is H2,
Satisfies the relationship of H1> H2,
The first external electrode is fixed to the first land in a state where the second main surface of the laminated body faces the mounting surface of the circuit board, and the second external electrode is the second external electrode. A multilayer capacitor mounting structure, wherein the multilayer capacitor is fixed to a land.
前記積層コンデンサの前記積層体は、前記第1及び第2の主面と前記第1及び第2の側面とを接続する湾曲面を含み、
前記積層体の前記断面において、
前記第1の端点に最も近い前記湾曲面の断面の両端及び中央の3点を通る第1の仮想円の曲率半径をR1とし、
前記第2の端点に最も近い前記湾曲面の断面の両端及び中央の3点を通る第2の仮想円の曲率半径をR2としたときに、
R1>R2であり、
前記第2の仮想円の領域内に、前記第2の最外内部導体が含まれていることを特徴とする、請求項1に記載の積層コンデンサの実装構造体。
The multilayer body of the multilayer capacitor includes a curved surface that connects the first and second main surfaces and the first and second side surfaces;
In the cross section of the laminate,
The radius of curvature of the first imaginary circle passing through the center and three points at both ends of the curved surface closest to the first end point is R1,
When the radius of curvature of the second imaginary circle passing through the three points at both ends and the center of the curved surface closest to the second end point is R2,
R1> R2 and
2. The multilayer capacitor mounting structure according to claim 1, wherein the second outermost inner conductor is included in a region of the second virtual circle.
収納部が形成されたテープ本体と、
前記テープ本体に貼り付けられ、前記収納部を覆うカバーテープと、
前記収納部に収納された積層コンデンサと、
を備えた積層コンデンサ連において、
前記積層コンデンサは、積層体と第1及び第2の外部電極とを備え、
前記積層体は、直方体形状であり、直方体を形成する前記積層体の表面は、互いに対向する第1及び第2の主面と、互いに対向する第1及び第2の側面と、互いに対向する第3及び第4の側面とを含み、
前記積層体は、
前記第1及び第2の主面が互いに対向する方向に積層された誘電体層と、
前記誘電体層の主面に沿って配置され、前記第1の側面まで延在する第1の内部導体と、
前記誘電体層の主面に沿って配置され、前記第2の側面まで延在する第2の内部導体と、
を有し、
前記第1の外部電極は、前記積層体の前記第1の側面を覆い、かつ前記第1の内部導体と接続され、
前記第2の外部電極は、前記積層体の前記第2の側面を覆い、かつ前記第2の内部導体と接続され、
前記積層体の前記第1及び第2の側面と直交し、第1及び第2の主面と直交する断面において、
前記第1及び第2の内部導体のうち前記第1の主面に最も近い第1の最外内部導体における前記第1の側面又は前記第2の側面に達している第1の端点と、前記第1の最外内部導体における前記第1の主面に最も近い第1の最外点を通り前記第1の主面に平行である第1の仮想直線との間の距離をH1とし、
前記第1及び第2の内部導体のうち前記第2の主面に最も近い第2の最外内部導体における前記第1の側面又は前記第2の側面に達している第2の端点と、前記第2の最外内部導体における前記第2の主面に最も近い第2の最外点を通り前記第2の主面に平行である第2の仮想直線との間の距離をH2とすると、
H1>H2の関係を満たし、
前記積層コンデンサは、前記積層体の前記第1の主面が前記カバーテープに対向する状態で、前記収納部に収納されていることを特徴とする、積層コンデンサ連。
A tape body in which a storage portion is formed;
A cover tape that is affixed to the tape body and covers the storage portion;
A multilayer capacitor stored in the storage unit;
In a multilayer capacitor series with
The multilayer capacitor includes a multilayer body and first and second external electrodes,
The stacked body has a rectangular parallelepiped shape, and the surface of the stacked body forming the rectangular parallelepiped has first and second main surfaces facing each other, first and second side surfaces facing each other, and first surfaces facing each other. 3 and a fourth side,
The laminate is
A dielectric layer in which the first and second main surfaces are stacked in a direction facing each other;
A first inner conductor disposed along a major surface of the dielectric layer and extending to the first side surface;
A second inner conductor disposed along the major surface of the dielectric layer and extending to the second side surface;
Have
The first external electrode covers the first side surface of the multilayer body and is connected to the first internal conductor;
The second external electrode covers the second side surface of the multilayer body and is connected to the second internal conductor;
In a cross section orthogonal to the first and second side surfaces of the laminate and orthogonal to the first and second main surfaces,
A first end point reaching the first side surface or the second side surface of the first outermost inner conductor closest to the first main surface of the first and second inner conductors; The distance between the first outermost inner conductor and the first imaginary straight line passing through the first outermost point closest to the first main surface and parallel to the first main surface is H1,
A second end point reaching the first side surface or the second side surface of the second outermost inner conductor closest to the second main surface of the first and second inner conductors; When the distance between the second imaginary straight line passing through the second outermost point closest to the second main surface in the second outermost inner conductor and parallel to the second main surface is H2,
Satisfies the relationship of H1> H2,
The multilayer capacitor is stored in the storage portion in a state where the first main surface of the multilayer body faces the cover tape.
前記積層コンデンサの前記積層体は、前記第1及び第2の主面と前記第1及び第2の側面とを接続する湾曲面を含み、
前記積層体の前記断面において、
前記第1の端点に最も近い前記湾曲面の断面の両端及び中央の3点を通る第1の仮想円の曲率半径をR1とし、
前記第2の端点に最も近い前記湾曲面の断面の両端及び中央の3点を通る第2の仮想円の曲率半径をR2としたときに、
R1>R2であり、
前記第2の仮想円の領域内に、前記第2の最外内部導体が含まれていることを特徴とする、請求項3に記載の積層コンデンサ連。
The multilayer body of the multilayer capacitor includes a curved surface that connects the first and second main surfaces and the first and second side surfaces;
In the cross section of the laminate,
The radius of curvature of the first imaginary circle passing through the center and three points at both ends of the curved surface closest to the first end point is R1,
When the radius of curvature of the second imaginary circle passing through the three points at both ends and the center of the curved surface closest to the second end point is R2,
R1> R2 and
4. The multilayer capacitor string according to claim 3, wherein the second outermost internal conductor is included in a region of the second virtual circle. 5.
未焼成セラミックグリーンシートと、導電パターンとを積層してマザー積層体を形成する第1の工程と、
前記マザー積層体の積層方向の一方側に第1の部材を配置し、前記マザー積層体の前記積層方向の他方側に第2の部材を配置し、前記第1及び第2の部材の間に前記マザー積層体に接する状態で挟むことによって、前記マザー積層体を前記積層方向にプレスする第2の工程と、
プレスされた前記マザー積層体を切断して、個々の積層体を作製する第3の工程と、
を備え、
前記第2の工程において、
前記第1の部材と前記第2の部材の弾性を異ならせることによって、
積層方向に透視したときに前記第1及び第2の導電パターンのいずれか一方のみが配置されている周辺領域の表面から前記第1及び第2の導電パターンの両方が重なり合っている有効領域の表面までの積層方向の段差が、前記積層体の前記積層方向の一方側と他方側で異ならせたことを特徴とする、積層コンデンサの製造方法。
A first step of laminating an unfired ceramic green sheet and a conductive pattern to form a mother laminate;
A first member is disposed on one side of the mother laminate in the laminating direction, a second member is disposed on the other side of the mother laminate in the laminating direction, and between the first and second members A second step of pressing the mother laminate in the laminating direction by sandwiching the mother laminate in contact with the mother laminate;
Cutting the pressed mother laminate to produce individual laminates; and
With
In the second step,
By differentiating the elasticity of the first member and the second member,
The surface of the effective region where both the first and second conductive patterns overlap from the surface of the peripheral region where only one of the first and second conductive patterns is disposed when seen through in the stacking direction The method of manufacturing a multilayer capacitor, wherein the step in the stacking direction is different on one side and the other side of the stack in the stacking direction.
前記第2の工程において、前記第1の部材は樹脂フィルムであり、前記第2の部材は金型である、請求項5に記載の積層コンデンサの製造方法。   The method for manufacturing a multilayer capacitor according to claim 5, wherein in the second step, the first member is a resin film, and the second member is a mold. 積層体と第1及び第2の外部電極とを備えた積層コンデンサにおいて、
前記積層体は、直方体形状であり、直方体を形成する前記積層体の表面は、互いに対向する第1及び第2の主面と、互いに対向する第1及び第2の側面と、互いに対向する第3及び第4の側面とを含み、
前記積層体は、
前記第1及び第2の主面が互いに対向する方向に積層された誘電体層と、
前記誘電体層の主面に沿って配置され、前記第1の側面まで延在する第1の内部導体と、
前記誘電体層の主面に沿って配置され、前記第2の側面まで延在する第2の内部導体と、
を有し、
前記第1の外部電極は、前記積層体の前記第1の側面を覆い、かつ前記第1の内部導体と接続され、
前記第2の外部電極は、前記積層体の前記第2の側面を覆い、かつ前記第2の内部導体と接続され、
前記積層体の前記第1及び第2の側面と直交し、第1及び第2の主面と直交する断面において、
前記第1及び第2の内部導体のうち前記第1の主面に最も近い第1の最外内部導体における前記第1の側面又は前記第2の側面に達している第1の端点と、前記第1の最外内部導体における前記第1の主面に最も近い第1の最外点を通り前記第1主面に平行である第1の仮想直線との間の距離をH1とし、
前記第1及び第2の内部導体のうち前記第2の主面に最も近い第2の最外内部導体における前記第1の側面又は前記第2の側面に達している第2の端点と、前記第2の最外内部導体における前記第2の主面に最も近い第2の最外点を通り前記第2の主面に平行である第2の仮想直線との間の距離をH2とすると、
H1>H2の関係を満たしていることを特徴とする、積層コンデンサ。
In a multilayer capacitor comprising a multilayer body and first and second external electrodes,
The stacked body has a rectangular parallelepiped shape, and the surface of the stacked body forming the rectangular parallelepiped has first and second main surfaces facing each other, first and second side surfaces facing each other, and first surfaces facing each other. 3 and a fourth side,
The laminate is
A dielectric layer in which the first and second main surfaces are stacked in a direction facing each other;
A first inner conductor disposed along a major surface of the dielectric layer and extending to the first side surface;
A second inner conductor disposed along the major surface of the dielectric layer and extending to the second side surface;
Have
The first external electrode covers the first side surface of the multilayer body and is connected to the first internal conductor;
The second external electrode covers the second side surface of the multilayer body and is connected to the second internal conductor;
In a cross section orthogonal to the first and second side surfaces of the laminate and orthogonal to the first and second main surfaces,
A first end point reaching the first side surface or the second side surface of the first outermost inner conductor closest to the first main surface of the first and second inner conductors; The distance between the first outermost inner conductor and the first imaginary straight line passing through the first outermost point closest to the first main surface and parallel to the first main surface is H1,
A second end point reaching the first side surface or the second side surface of the second outermost inner conductor closest to the second main surface of the first and second inner conductors; When the distance between the second imaginary straight line passing through the second outermost point closest to the second main surface in the second outermost inner conductor and parallel to the second main surface is H2,
A multilayer capacitor satisfying a relationship of H1> H2.
JP2013061468A 2013-03-25 2013-03-25 Mounting structure of multilayer capacitor Pending JP2014187236A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013061468A JP2014187236A (en) 2013-03-25 2013-03-25 Mounting structure of multilayer capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013061468A JP2014187236A (en) 2013-03-25 2013-03-25 Mounting structure of multilayer capacitor

Publications (1)

Publication Number Publication Date
JP2014187236A true JP2014187236A (en) 2014-10-02

Family

ID=51834487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013061468A Pending JP2014187236A (en) 2013-03-25 2013-03-25 Mounting structure of multilayer capacitor

Country Status (1)

Country Link
JP (1) JP2014187236A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115410824A (en) * 2021-05-27 2022-11-29 Tdk株式会社 Multilayer capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115410824A (en) * 2021-05-27 2022-11-29 Tdk株式会社 Multilayer capacitor
CN115410824B (en) * 2021-05-27 2024-05-03 Tdk株式会社 Multilayer capacitor

Similar Documents

Publication Publication Date Title
JP6036979B2 (en) Multilayer capacitor
JP6395002B2 (en) Circuit board mounting structure of multilayer ceramic capacitor
JP5375877B2 (en) Multilayer capacitor and multilayer capacitor manufacturing method
JP5987812B2 (en) Multilayer capacitor, taping multilayer capacitor series and multilayer capacitor mounting structure
US10629372B2 (en) Laminated electronic component and mounting structure thereof
KR101823174B1 (en) Multi-layered ceramic capacitor and board for mounting the same
CN108155007B (en) Multilayer capacitor built-in substrate
JP2013038332A (en) Laminated capacitor
JP6263849B2 (en) Multilayer ceramic capacitor
KR20130139193A (en) Mounting structure and mounting method
US20150364258A1 (en) Laminated capacitor and laminated capacitor series and laminated capacitor mounted body including capacitor
JP2015153764A (en) Multilayer ceramic capacitor, multilayer ceramic capacitor series, and mounting structure of multilayer ceramic capacitor
JP2012248846A (en) Mounting structure of circuit board of multilayer ceramic capacitor
JP2018093051A (en) Electronic component
JP2012033654A (en) Ceramic capacitor
KR101418453B1 (en) Monolithic capacitor
JP2013102232A (en) Electronic component
JP2014229867A (en) Ceramic electronic component
JP2012033659A (en) Ceramic capacitor
JP2009059888A (en) Multilayer ceramic capacitor
JP6232728B2 (en) Multilayer capacitor, taping multilayer capacitor series and multilayer capacitor mounting structure
JP2014187236A (en) Mounting structure of multilayer capacitor
JP2014187317A (en) Multilayer ceramic capacitor
JP2020068226A (en) Multilayer ceramic electronic component and method of manufacturing multilayer ceramic electronic component
WO2024038650A1 (en) Multilayer ceramic capacitor