JP2014187236A - Mounting structure of multilayer capacitor - Google Patents
Mounting structure of multilayer capacitorInfo
- Publication number
- JP2014187236A JP2014187236A JP2013061468A JP2013061468A JP2014187236A JP 2014187236 A JP2014187236 A JP 2014187236A JP 2013061468 A JP2013061468 A JP 2013061468A JP 2013061468 A JP2013061468 A JP 2013061468A JP 2014187236 A JP2014187236 A JP 2014187236A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer capacitor
- multilayer
- inner conductor
- main
- outermost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、積層コンデンサの実装構造体に関する。 The present invention relates to a multilayer capacitor mounting structure.
近年、電子機器の小型化、高性能化が急速に進み、これに対応して積層コンデンサの大容量化が進んでいる。大容量の積層コンデンサの誘電体セラミック材料には、チタン酸バリウムなどの高誘電率セラミックスが使用されている。これらの高誘電率セラミックスは、圧電性、電歪性を有する。このため、高誘電率セラミックスによりセラミック素体が構成されている場合は、電圧(電界)の印加に伴って機械的な歪みが生じる。よって、この種の積層コンデンサに交流電圧又は交流成分が重畳された直流電圧が印加されると、セラミック素体に機械的な歪みに起因する振動が発生する。振動が回路基板に伝達されると回路基板が振動する。回路基板の振動によって発生する振動音が可聴周波数域である20Hz〜20kHzであると、不快な可聴音として人の耳に聞こえる。この発音現象は、「鳴き(acoustic noise)」と呼ばれている。 In recent years, miniaturization and high performance of electronic devices are rapidly progressing, and the capacity of multilayer capacitors is increasing correspondingly. High dielectric constant ceramics such as barium titanate are used as dielectric ceramic materials for large-capacity multilayer capacitors. These high dielectric constant ceramics have piezoelectricity and electrostrictive properties. For this reason, when the ceramic body is composed of high dielectric constant ceramics, mechanical distortion occurs with application of voltage (electric field). Therefore, when an AC voltage or a DC voltage on which an AC component is superimposed is applied to this type of multilayer capacitor, vibration due to mechanical distortion occurs in the ceramic body. When the vibration is transmitted to the circuit board, the circuit board vibrates. When the vibration sound generated by the vibration of the circuit board is in the audible frequency range of 20 Hz to 20 kHz, it can be heard by the human ear as an unpleasant audible sound. This pronunciation phenomenon is called “acoustic noise”.
このような可聴音を防止・低減するために従来様々な提案がなされている。 Various proposals have heretofore been made in order to prevent and reduce such audible sounds.
例えば、特許文献1には、図11に示すように、回路基板2の表面2aと裏面2bにそれぞれ同等仕様のセラミックコンデンサ1A,1Bを面対称となるように配置することを提案している。この技術では、一方のコンデンサから回路基板に伝達した振動と他方のコンデンサから回路基板に伝達した振動とが打ち消し合うことによって、可聴音の発生を低減する。
For example,
しかしながら、特許文献1に記載の実装形態では、同等仕様の二つの積層コンデンサを回路基板の表裏面に実装する必要があるので、回路設計の自由度が損なわれるという問題点があった。
However, the mounting form described in
本発明は、かかる実情に鑑み、回路設計において高い自由度を得つつ、可聴音を低減することができる積層コンデンサ及び積層コンデンサの実装構造体を提供しようとするものである。 In view of such circumstances, the present invention is intended to provide a multilayer capacitor and a multilayer capacitor mounting structure capable of reducing audible sound while obtaining a high degree of freedom in circuit design.
本発明は、上記課題を解決するために、以下のように構成した積層コンデンサの実装構造体を提供する。 In order to solve the above-mentioned problems, the present invention provides a multilayer capacitor mounting structure configured as follows.
積層コンデンサの実装構造体は、回路基板に積層コンデンサが実装された実装構造体である。前記回路基板は、第1及び第2のランドが形成された実装面を有する。前記積層コンデンサは、積層体と第1及び第2の外部電極とを備える。前記積層体は、直方体形状であり、直方体を形成する前記積層体の表面は、互いに対向する第1及び第2の主面と、互いに対向する第1及び第2の側面と、互いに対向する第3及び第4の側面とを含む。前記積層体は、(a)前記第1及び第2の主面が互いに対向する方向に積層された誘電体層と、(b)前記誘電体層の主面に沿って配置され、前記第1の側面まで延在する第1の内部導体と、(c)前記誘電体層の主面に沿って配置され、前記第2の側面まで延在する第2の内部導体とを有する。前記第1の外部電極は、前記積層体の前記第1の側面を覆い、かつ前記第1の内部導体と接続される。前記第2の外部電極は、前記積層体の前記第2の側面を覆い、かつ前記第2の内部導体と接続される。前記積層体の前記第1及び第2の側面と直交し、第1及び第2の主面と直交する断面において、H1>H2の関係を満たす。ここで、(i)前記第1及び第2の内部導体のうち前記第1の主面に最も近い第1の最外内部導体における前記第1の側面又は前記第2の側面に達している第1の端点と、前記第1の最外内部導体における前記第1の主面に最も近い第1の最外点を通り前記第1の主面に平行である第1の仮想直線との間の距離をH1とし、(ii)前記第1及び第2の内部導体のうち前記第2の主面に最も近い第2の最外内部導体における前記第1の側面又は前記第2の側面に達している第2の端点と、前記第2の最外内部導体における前記第2の主面に最も近い第2の最外点を通り前記第2の主面に平行である第2の仮想直線との間の距離をH2とする。前記積層体の前記第2の主面が前記回路基板の前記実装面に対向する状態で、前記第1の外部電極が前記第1のランドに固着され、前記第2の外部電極が前記第2のランドに固着されている。 A multilayer capacitor mounting structure is a mounting structure in which a multilayer capacitor is mounted on a circuit board. The circuit board has a mounting surface on which first and second lands are formed. The multilayer capacitor includes a multilayer body and first and second external electrodes. The stacked body has a rectangular parallelepiped shape, and the surface of the stacked body forming the rectangular parallelepiped has first and second main surfaces facing each other, first and second side surfaces facing each other, and first surfaces facing each other. 3 and 4th side. The laminated body is disposed along (a) a dielectric layer in which the first and second main surfaces are opposed to each other, and (b) along the main surface of the dielectric layer. A first inner conductor extending to the side surface, and (c) a second inner conductor disposed along the main surface of the dielectric layer and extending to the second side surface. The first external electrode covers the first side surface of the multilayer body and is connected to the first internal conductor. The second external electrode covers the second side surface of the multilayer body and is connected to the second internal conductor. In a cross section orthogonal to the first and second side surfaces of the stacked body and orthogonal to the first and second main surfaces, the relationship of H1> H2 is satisfied. Here, (i) of the first and second inner conductors reaching the first side surface or the second side surface of the first outermost inner conductor closest to the first main surface. Between the first imaginary straight line passing through the first outermost point closest to the first main surface of the first outermost inner conductor and parallel to the first main surface. The distance is H1, and (ii) the first side surface or the second side surface of the second outermost inner conductor closest to the second main surface among the first and second inner conductors is reached. A second imaginary straight line passing through a second outermost point closest to the second main surface of the second outermost inner conductor and parallel to the second main surface. Let H2 be the distance between them. The first external electrode is fixed to the first land in a state where the second main surface of the laminated body faces the mounting surface of the circuit board, and the second external electrode is the second external electrode. It is fixed to the land.
上記構成において、H1>H2の関係を満たしていると、積層コンデンサの積層体は、第1及び第2の側面の近傍において、第1の主面側に比べ、第2の主面側の方が内部導体を多く含むため、剛性が上がり、歪みにくい。積層コンデンサの積層体の第2の主面が回路基板の実装面に対向するように積層コンデンサを回路基板に実装すると、この硬く、歪みにくい部分を介して、積層コンデンサから回路基板に歪みの振動が伝播される。そのため、積層コンデンサの積層体の第1の主面が回路基板の実装面に対向するように積層コンデンサを回路基板に実装する場合に比べ、積層コンデンサから回路基板に伝播される歪みの振動が小さくなる。その結果、可聴音が低減される。 In the above configuration, when the relationship of H1> H2 is satisfied, the multilayer body of the multilayer capacitor is closer to the second principal surface side than the first principal surface side in the vicinity of the first and second side surfaces. Since it contains a lot of internal conductors, rigidity is increased and distortion is difficult. When the multilayer capacitor is mounted on the circuit board so that the second main surface of the multilayer body of the multilayer capacitor faces the mounting surface of the circuit board, distortion vibration occurs from the multilayer capacitor to the circuit board through the hard, hard-to-distort part. Is propagated. Therefore, compared to the case where the multilayer capacitor is mounted on the circuit board so that the first main surface of the multilayer body of the multilayer capacitor faces the mounting surface of the circuit board, distortion vibration propagated from the multilayer capacitor to the circuit board is small. Become. As a result, audible sound is reduced.
好ましくは、前記積層コンデンサの前記積層体の前記表面は、前記第1及び第2の主面と前記第1及び第2の側面とを接続する湾曲面を含む。前記積層体の前記断面において、(i)前記第1の端点に最も近い前記湾曲面の断面の両端及び中央の3点を通る第1の仮想円の曲率半径をR1とし、(ii)前記第2の端点に最も近い前記湾曲面の断面の両端及び中央の3点を通る第2の仮想円の曲率半径をR2としたときに、R1>R2である。前記第2の仮想円の領域内に、前記第2の最外内部導体が含まれている。 Preferably, the surface of the multilayer body of the multilayer capacitor includes a curved surface that connects the first and second main surfaces and the first and second side surfaces. In the cross section of the laminate, (i) the radius of curvature of the first imaginary circle passing through the three ends of the cross section of the curved surface closest to the first end point is R1, and (ii) the first R1> R2, where R2 is the radius of curvature of the second imaginary circle passing through both ends and the center of the cross section of the curved surface closest to the end point of 2. The second outermost inner conductor is included in the region of the second virtual circle.
この場合、第2の仮想円の領域内に第2の最外内部導体が含まれることにより、積層コンデンサの積層体は、第1及び第2の側面近傍の第2の主面側の部分の剛性が上がるので、歪みにくくなる。この歪みにくい部分を介して、積層コンデンサから回路基板に歪みが伝搬されるので、回路基板に伝播される歪みの振動が小さくなる。その結果、積層コンデンサの実装構造体において可聴音が低減される。 In this case, since the second outermost inner conductor is included in the region of the second virtual circle, the multilayer body of the multilayer capacitor has a portion on the second main surface side near the first and second side surfaces. Since rigidity increases, it becomes difficult to distort. Since the distortion is propagated from the multilayer capacitor to the circuit board through the portion which is not easily distorted, the vibration of the distortion propagated to the circuit board is reduced. As a result, the audible sound is reduced in the multilayer capacitor mounting structure.
また、本発明は、以下のように構成した積層コンデンサ連を提供する。 In addition, the present invention provides a multilayer capacitor series configured as follows.
積層コンデンサ連は、(a)収納部が形成されたテープ本体と、(b)前記テープ本体に貼り付けられ、前記収納部を覆うカバーテープと、(c)前記収納部に収納された積層コンデンサとを備える。前記積層コンデンサは、積層体と第1及び第2の外部電極とを備える。前記積層体の表面は、直方体形状であり、直方体を形成する前記積層体の表面は、互いに対向する第1及び第2の主面と、互いに対向する第1及び第2の側面と、互いに対向する第3及び第4の側面とを含む。前記積層体は、(a)前記第1及び第2の主面が互いに対向する方向に積層された誘電体層と、(b)前記誘電体層の主面に沿って配置され、前記第1の側面まで延在する第1の内部導体と、(c)前記誘電体層の主面に沿って配置され、前記第2の側面まで延在する第2の内部導体とを有する。前記第1の外部電極は、前記積層体の前記第1の側面を覆い、かつ前記第1の内部導体と接続される。前記第2の外部電極は、前記積層体の前記第2の側面を覆い、かつ前記第2の内部導体と接続される。前記積層体の前記第1及び第2の側面と直交し、第1及び第2の主面と直交する断面において、H1>H2の関係を満たす。ここで、(i)前記第1及び第2の内部導体のうち前記第1の主面に最も近い第1の最外内部導体における前記第1の側面又は前記第2の側面に達している第1の端点と、前記第1の最外内部導体における前記第1の主面に最も近い第1の最外点を通り前記第1の主面に平行である第1の仮想直線との間の距離をH1とし、(ii)前記第1及び第2の内部導体のうち前記第2の主面に最も近い第2の最外内部導体における前記第1の側面又は前記第2の側面に達している第2の端点と、前記第2の最外内部導体における前記第2の主面に最も近い前記第2の最外点を通り前記第2の主面に平行である第2の仮想直線との間の距離をH2とする。前記積層コンデンサは、前記積層体の前記第1の主面が前記カバーテープに対向する状態で、前記収納部に収納されている。 The multilayer capacitor string includes: (a) a tape body in which a storage portion is formed; (b) a cover tape that is attached to the tape body and covers the storage portion; and (c) a multilayer capacitor that is stored in the storage portion. With. The multilayer capacitor includes a multilayer body and first and second external electrodes. The surface of the laminated body has a rectangular parallelepiped shape, and the surface of the laminated body forming the rectangular parallelepiped faces the first and second main surfaces facing each other and the first and second side surfaces facing each other. And third and fourth side surfaces. The laminated body is disposed along (a) a dielectric layer in which the first and second main surfaces are opposed to each other, and (b) along the main surface of the dielectric layer. A first inner conductor extending to the side surface, and (c) a second inner conductor disposed along the main surface of the dielectric layer and extending to the second side surface. The first external electrode covers the first side surface of the multilayer body and is connected to the first internal conductor. The second external electrode covers the second side surface of the multilayer body and is connected to the second internal conductor. In a cross section orthogonal to the first and second side surfaces of the stacked body and orthogonal to the first and second main surfaces, the relationship of H1> H2 is satisfied. Here, (i) of the first and second inner conductors reaching the first side surface or the second side surface of the first outermost inner conductor closest to the first main surface. Between the first imaginary straight line passing through the first outermost point closest to the first main surface of the first outermost inner conductor and parallel to the first main surface. The distance is H1, and (ii) the first side surface or the second side surface of the second outermost inner conductor closest to the second main surface among the first and second inner conductors is reached. A second imaginary straight line passing through the second outermost point closest to the second main surface of the second outermost inner conductor and parallel to the second main surface. Let H2 be the distance between. The multilayer capacitor is housed in the housing portion in a state where the first main surface of the multilayer body faces the cover tape.
上記構成において、カバーテープを剥がして、積層コンデンサの積層体の第1の主面を吸着することによって、積層コンデンサの積層体の第2の主面が回路基板の実装面に対向するように、積層コンデンサを回路基板に実装することができる。積層コンデンサが向きを揃えて収納されているため、可聴音が低減される向きに積層コンデンサを実装することが容易になる。 In the above configuration, by peeling the cover tape and adsorbing the first main surface of the multilayer capacitor multilayer body, the second main surface of the multilayer capacitor multilayer body faces the mounting surface of the circuit board. A multilayer capacitor can be mounted on a circuit board. Since the multilayer capacitors are housed in the same orientation, it is easy to mount the multilayer capacitors in a direction that reduces audible sound.
好ましくは、前記積層コンデンサの前記積層体の前記表面は、前記第1及び第2の主面と前記第1及び第2の側面とを接続する湾曲面を含む。前記積層体の前記断面において、(i)前記第1の端点に最も近い前記湾曲面の断面の両端及び中央の3点を通る第1の仮想円の曲率半径をR1とし、(ii)前記第2の端点に最も近い前記湾曲面の断面の両端及び中央の3点を通る第2の仮想円の曲率半径をR2としたときに、R1>R2である。前記第2の仮想円の領域内に、前記第2の最外内部導体が含まれている。 Preferably, the surface of the multilayer body of the multilayer capacitor includes a curved surface that connects the first and second main surfaces and the first and second side surfaces. In the cross section of the laminate, (i) the radius of curvature of the first imaginary circle passing through the three ends of the cross section of the curved surface closest to the first end point is R1, and (ii) the first R1> R2, where R2 is the radius of curvature of the second imaginary circle passing through both ends and the center of the cross section of the curved surface closest to the end point of 2. The second outermost inner conductor is included in the region of the second virtual circle.
また、本発明は、以下のように構成した積層コンデンサの製造方法を提供する。 The present invention also provides a method of manufacturing a multilayer capacitor configured as follows.
積層コンデンサの製造方法は、(i)未焼成セラミックグリーンシートと、導電パターンとを積層してマザー積層体を形成する第1の工程と、(ii)前記マザー積層体の積層方向の一方側にの部材を配置し、前記マザー積層体の前記積層方向の他方側に第2の部材を配置し、前記第1及び第2の部材の間に前記マザー積層体に接する状態で挟むことによって、前記マザー積層体を前記マザー積層方向にプレスする第2の工程と、(iii)プレスされた前記マザー積層体を切断して、個々の積層体を作製する第3の工程とを備える。前記第2の工程において、前記第1の部材と前記第2の部材の弾性を異ならせることによって、積層方向に透視したときに前記第1及び第2の導電パターンのいずれか一方のみが配置されている周辺領域の表面から前記第1及び第2の導電パターンの両方が重なり合っている有効領域の積層方向の表面までの積層方向の段差が、前記積層体の前記積層方向の一方側と他方側で異ならせる。好ましい一態様として、前記第2の工程において、前記第1の部材は樹脂フィルムであり、前記第2の部材は金型である。 The manufacturing method of the multilayer capacitor includes (i) a first step of stacking an unfired ceramic green sheet and a conductive pattern to form a mother laminate, and (ii) on one side of the mother laminate in the stacking direction. By placing the second member on the other side of the mother laminate in the laminating direction and sandwiching the mother laminate between the first and second members in a state of being in contact with the mother laminate. A second step of pressing the mother laminated body in the mother lamination direction; and (iii) a third step of cutting the pressed mother laminated body to produce individual laminated bodies. In the second step, by changing the elasticity of the first member and the second member, only one of the first and second conductive patterns is arranged when seen through in the stacking direction. A step in the stacking direction from the surface of the peripheral region to the surface in the stacking direction of the effective region in which both the first and second conductive patterns overlap is one side and the other side of the stack in the stacking direction. Make them different. As a preferred embodiment, in the second step, the first member is a resin film, and the second member is a mold.
上記方法によって積層コンデンサを製造すると、回路基板に実装したときに可聴音が低減される積層コンデンサを製造することができる。 When a multilayer capacitor is manufactured by the above method, a multilayer capacitor in which audible sound is reduced when mounted on a circuit board can be manufactured.
また、本発明は、以下のように構成した積層コンデンサを提供する。 The present invention also provides a multilayer capacitor configured as follows.
積層コンデンサは、積層体と第1及び第2の外部電極とを備える。前記積層体は、直方体形状であり、直方体を形成する前記積層体の表面は、互いに対向する第1及び第2の主面と、互いに対向する第1及び第2の側面と、互いに対向する第3及び第4の側面とを含む。前記積層体は、(a)前記第1及び第2の主面が互いに対向する方向に積層された誘電体層と、(b)前記誘電体層の主面に沿って配置され、前記第1の側面まで延在する第1の内部導体と、(c)前記誘電体層の主面に沿って配置され、前記第2の側面まで延在する第2の内部導体とを有する。前記第1の外部電極は、前記積層体の前記第1の側面を覆い、かつ前記第1の内部導体と接続される。前記第2の外部電極は、前記積層体の前記第2の側面を覆い、かつ前記第2の内部導体と接続される。前記積層体の前記第1及び第2の側面と直交し、第1及び第2の主面と直交する断面において、H1>H2の関係を満たす。ここで、(i)前記第1及び第2の内部導体のうち前記第1の主面に最も近い第1の最外内部導体における前記第1の側面又は前記第2の側面に達している第1の端点と、前記第1の最外内部導体における前記第1の主面に最も近い第1の最外点を通り前記第1の主面に平行である第1の仮想直線との間の距離をH1とし、(ii)前記第1及び第2の内部導体のうち前記第2の主面に最も近い第2の最外内部導体における前記第1の側面又は前記第2の側面に達している第2の端点と、前記第2の最外内部導体における前記第2の主面に最も近い第2の最外点を通り前記第2の主面に平行である第2の仮想直線との間の距離をH2とする。 The multilayer capacitor includes a multilayer body and first and second external electrodes. The stacked body has a rectangular parallelepiped shape, and the surface of the stacked body forming the rectangular parallelepiped has first and second main surfaces facing each other, first and second side surfaces facing each other, and first surfaces facing each other. 3 and 4th side. The laminated body is disposed along (a) a dielectric layer in which the first and second main surfaces are opposed to each other, and (b) along the main surface of the dielectric layer. A first inner conductor extending to the side surface, and (c) a second inner conductor disposed along the main surface of the dielectric layer and extending to the second side surface. The first external electrode covers the first side surface of the multilayer body and is connected to the first internal conductor. The second external electrode covers the second side surface of the multilayer body and is connected to the second internal conductor. In a cross section orthogonal to the first and second side surfaces of the stacked body and orthogonal to the first and second main surfaces, the relationship of H1> H2 is satisfied. Here, (i) of the first and second inner conductors reaching the first side surface or the second side surface of the first outermost inner conductor closest to the first main surface. Between the first imaginary straight line passing through the first outermost point closest to the first main surface of the first outermost inner conductor and parallel to the first main surface. The distance is H1, and (ii) the first side surface or the second side surface of the second outermost inner conductor closest to the second main surface among the first and second inner conductors is reached. A second imaginary straight line passing through a second outermost point closest to the second main surface of the second outermost inner conductor and parallel to the second main surface. Let H2 be the distance between them.
上記積層コンデンサは、積層体の第2の主面が回路基板の実装面に対向した状態で、回路基板に実装すると、可聴音が低減される。 When the multilayer capacitor is mounted on a circuit board with the second main surface of the multilayer body facing the mounting surface of the circuit board, audible sound is reduced.
本発明によれば、回路設計において高い自由度を得つつ、可聴音を低減することができる。 According to the present invention, audible sound can be reduced while obtaining a high degree of freedom in circuit design.
以下、本発明の実施の形態について、図1〜図10を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to FIGS.
<実施例1> 実施例1の積層コンデンサ10の実装構造体20について、図1〜図9を参照しながら説明する。
Example 1 A mounting
図1は、積層コンデンサ10の実装構造体20を模式的に示す斜視図である。図2は、図1の線A−Aに沿って切断した断面図である。図3は、積層コンデンサ10の断面図である。
FIG. 1 is a perspective view schematically showing a mounting
図1及び図2に示すように、積層コンデンサ10の実装構造体20は、積層コンデンサ10が回路基板22に実装されている。回路基板22の実装面22sには、第1及び第2のランド24,26が形成されている。
As shown in FIGS. 1 and 2, in the mounting
積層コンデンサ10は、積層体12と、第1の外部電極14と、第2の外部電極16とを備える。積層体12は、直方体形状である。すなわち、積層体12の表面は、互いに対向する第1及び第2の主面12a,12bと、互いに対向する第1及び第2の側面12s,12tと、互いに対向する第3及び第4の側面12m,12nとを含む。ここで、直方体形状とは、角や稜線が丸められた形状を含む。第1の外部電極14は、積層体12の第1の側面12s及びその近傍を覆っている。第2の外部電極16は、積層体12の第2の側面12t及びその近傍を覆っている。
The
詳しくは、図2及び図3に示すように、積層コンデンサ10は、積層体12の角が丸くなっている。すなわち、積層体12は、第1の主面12aと第1及び第2の側面12s,12tとを接続する第1の湾曲面12u,12vと、第2の主面12bと第1及び第2の側面12s,12tとを接続する第2の湾曲面12w,12xとを含んでいる。これらの湾曲面12u,12v,12w,12xは、第1及び第2の外部電極14,16で覆われている。
Specifically, as shown in FIGS. 2 and 3, in the
積層体12は、第1及び第2の主面12a,12bが互いに対向する方向(図において上下方向)に積層された誘電体層の間に、第1の内部導体13と、第2の内部導体15とが配置されている。第1の内部導体13は、第1の側面12sまで延在し、第1の外部電極14と接続されている。第2の内部導体15は、第2の側面12tまで延在し、第2の外部電極16と接続されている。及び第2の内部導体13、15は、第1の内部導体13と第2の内部導体15が互いに重なり合っている有効部分を有した内部導体を備える。図示しないが、第1及び第2の内部導体13、15は、有効部分を有しない導体を備えていてもよい。
The
積層体12の誘電体層は、セラミック誘電体であり、BaTiO3を主成分に含む。主成分は、CaTiO3,SrTiO3,CaZrO3等であってもよい。また、セラミック粉末の副成分として、Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、希土類化合物等が添加されていてもよい。 The dielectric layer of the laminate 12 is a ceramic dielectric, and contains BaTiO 3 as a main component. The main component may be CaTiO 3 , SrTiO 3 , CaZrO 3 or the like. Further, a Mn compound, Mg compound, Si compound, Co compound, Ni compound, rare earth compound, or the like may be added as a subcomponent of the ceramic powder.
第1及び第2の内部導体13,15は、例えば、Ni、Cu、Ag、Pd、Ag−Pd合金、Au等である。
The first and second
第1及び第2の外部電極14,16は、例えば、焼結金属層とめっき層からなり、焼結金属層は、Cu、Ni、Ag、Pd、Ag−Pd合金、Au等のペーストを焼き付けることによって形成される。焼結金属層上には、めっき層が形成され、Niめっき層上にSnめっき層が形成されている。めっき層は、CuめっきやAuめっきであってもよい。なお、第1及び第2の外部電極14,16は、焼結金属層がなく、めっき層のみで構成されていてもよい。
The first and second
図3に示すように、第1及び第2の内部導体13,15は、積層方向(図において上下方向)から透視したときに互いに重なり合っている有効領域12cにおいて、互いに平行に延在している。一方、積層方向から透視したときに、第1の内部導体13と第2の内部導体15のいずれか一方のみが配置されている周辺領域12d,12eおいて、第1及び第2の内部導体13,15の少なくとも一部が湾曲している。
As shown in FIG. 3, the first and second
図1及び図2に示すように、実装構造体20は、積層コンデンサ10が回路基板22の実装面22sに実装されている。すなわち、それぞれ接合材19を介して、積層コンデンサ10の第1の外部電極14が回路基板22の第1のランド24に固着され、積層コンデンサ10の第2の外部電極16が回路基板22の第2のランド26に固着されている。
As shown in FIGS. 1 and 2, in the mounting
例えば、予めスクリーン印刷などの方法によって接合材19である導電性接着剤もしくは半田ペーストが塗布されている第1及び第2のランド24,26に、積層コンデンサ10を搭載した後、リフロー炉に通す。これによって、接合材19が溶融し、フィレットが積層コンデンサ10に形成され、積層コンデンサ10が回路基板22に固着される。
For example, the
実装構造体20において、積層コンデンサ10の積層体12の第2の主面12bは、回路基板22に実装面22sに対向し、実装面22sと平行である。すなわち、積層コンデンサ10の積層体12の第2の主面12bは、積層コンデンサ10の積層体12の第1の主面12aよりも、回路基板22の実装面22sに近い。
In the mounting
実装構造体20の積層コンデンサ10に電圧が印加されると、積層体12の誘電体層は電歪効果を有するため、積層コンデンサ10の積層体12の有効領域のうち内部導体13,15に挟まれている容量形成部は、積層方向に膨張する一方、積層方向に垂直な方向に収縮する。この歪みが、接合材19を介し回路基板22に伝わると、回路基板22がたわむ。特に、第2の湾曲面12w,12x及びその近傍は、回路基板22までの歪みの伝達経路上にあるため、第2の湾曲面12w,12x及びその近傍の歪みが、外部電極14,16から、接合材19を経て、回路基板22に伝わりやすい。
When a voltage is applied to the
積層コンデンサ10に交流電圧が印加されると回路基板22が振動し、音が発生することがある。特に人の耳に聞こえる音である可聴音が発生する現象は、「鳴き」と呼ばれている。この可聴音を低減するため、図4及び図5に示すH1,H2について、H1>H2の関係を満たすように構成する。
When an AC voltage is applied to the
図4及び図5は、第1及び第2の側面12s,12tと直交し、第1及び第2の主面12a,12bと直交する断面、特に積層体12の第3の側面12mと第4の側面12nの中間(すなわち、積層体12の中心)を通る断面を示す。H1は、第1及び第2の内部導体13,15のうち第1の主面12aに最も近い第1の最外内部導体13xが第1の側面12s又は第2の側面12tに達している第1の端点13sと、第1の最外内部導体13xにおける第1の主面12aに最も近い第1の最外点13tを通り第1の主面12aに平行である第1の仮想直線L1との間の距離、すなわち、第1の端点13sから第1の仮想直線L1に下した垂線の長さである。H2は、第1及び第2の内部導体13,15のうち第2の主面12bに最も近い第2の最外内部導体15xが第1の側面12s又は第2の側面12tに達している第2の端点15sと、第2の最外内部導体15xにおける第2の主面12bに最も近い第2の最外点15tを通り第2の主面12bに平行である第2の仮想直線L2との間の距離、すなわち、第2の端点15sから第2の仮想直線L2に下した垂線の長さである。
4 and 5 are cross sections orthogonal to the first and second side surfaces 12s and 12t, and orthogonal to the first and second
H1>H2の関係を満たすと、積層コンデンサ10の積層体12は、第1の主面12a側の第1の湾曲面12u,12v及びその近傍に比べて、実装される側である第2の主面12b側の第2の湾曲面12w,12x近傍の剛性が上がるので、歪みにくくなり、回路基板に伝播される歪みの振動が小さくなる。
When the relationship of H1> H2 is satisfied, the
また、図5に示すように、第1の端点15sに最も近い湾曲面12uの断面の両端及び中央の3点を通る第1の仮想円11aの曲率半径をR1とし、第2の端点15sに最も近い湾曲面12xの断面の両端及び中央の3点を通る第2の仮想円11bの曲率半径をR2としたときに、R1>R2であり、第2の仮想円11bの領域内に第2の最外内部導体15xが含まれているように構成する。
In addition, as shown in FIG. 5, the radius of curvature of the first
R1>R2の関係を満たすことによって、第2の主面12b側の第2の湾曲面12w,12x及びその近傍の剛性が、第1の主面12a側の第2の湾曲面12u,12v及びその近傍の剛性より高くなり、第2の湾曲面12w,12xの近傍に内部導体が含まれることによって、さらに剛性が上がるので、積層コンデンサ10の積層体12は、第2の主面12b側が歪みにくくなり、回路基板に伝播される歪みの振動が小さくなる。結果、可聴音が低減される。
By satisfying the relationship of R1> R2, the second
なお、図4及び図5に示した断面は、積層コンデンサ10を、積層体12の第3または第4の側面12m,12n(図1参照)側から積層体12の中央まで研磨して露出させることによって観察することができる。研磨して露出させた断面を、光学顕微鏡を用いて測定することによって、H1,H2,R1,R2を決定することができる。
4 and 5, the
次に、積層コンデンサ10の製造方法について、図6〜図8の断面図を参照しながら説明する。
Next, a method for manufacturing the
まず、図6に示すように、未焼成セラミックグリーンシート11と、導電パターン17とを積層して、マザー積層体50を形成する。このマザー積層体50は、積層コンデンサの積層体の集合体であり、マザー積層体50の切断によって、個々の積層体が得られる。マザー積層体50は、未焼成セラミックグリーンシート11によって積層コンデンサの積層体の誘電体層が形成され、導電パターン17によって積層コンデンサの積層体の第1及び第2の内部導体が形成される。マザー積層体50は、セラミックグリーンシート上にスクリーン印刷やグラビア印刷などの方法によって第1又は第2の内部導体になる導電パターンを形成したセラミックグリーンシートを、適宜な順序で積層することによって、形成する。
First, as shown in FIG. 6, an unfired ceramic
次いで、図7に示すように、金型ユニット60を用いてマザー積層体50をプレスする。金型ユニット60は、第1の金型62と、第1の金型62に対向する第2の金型64と、第1の金型62に嵌合し、かつ第2の金型64の周囲を取り囲む第3の金型66とを備えている。
Next, as shown in FIG. 7, the mother laminate 50 is pressed using a
第1の金型62と第2の金型64の間にマザー積層体50を配置し、第1及び第2の部材である第1及び第2のシート部材63,65を介してマザー積層体50を、第1の金型62と第2の金型64の間に挟むことによって、マザー積層体50を積層方向(図において上下方向)にプレスする。すなわち、積層体50と第1の金型62との間と、積層体50と第2の金型64との間とに、それぞれ、樹脂などの、弾性を有する第1及び第2のシート部材63,65を配置し、第1及び第2のシート部材63,65がマザー積層体50に接する状態で、マザー積層体50を積層方向にプレスする。プレスには、機械的に圧力を加える剛体プレスや水圧を加える静水圧プレスなどの方法を用いる。
The mother laminated
次いで、プレスしたマザー積層体を、押切りやダイシングなどの方法でチップ状に分割し、未焼成の積層体を得る。その後、未焼成の積層体を焼成すると、積層コンデンサの積層体が完成する。 Next, the pressed mother laminate is divided into chips by a method such as pressing and dicing to obtain an unfired laminate. Thereafter, when the unsintered multilayer body is fired, the multilayer body of the multilayer capacitor is completed.
次いで、積層体に第1及び第2外部電極を形成する。例えば、積層体の第1及び第2の側面のうち一方の側面を粘着シート上に保持し、他方の側面を導電性ペーストに浸漬し、乾燥させることで金属層を形成する。他方の側面も同様に金属層を形成する。金属層を焼き付けることで焼結金属層を形成する。さらに、焼結金属層上にNiめっき、Snめっきを施す。 Next, first and second external electrodes are formed on the laminate. For example, one of the first and second side surfaces of the laminate is held on the pressure-sensitive adhesive sheet, and the other side surface is immersed in a conductive paste and dried to form a metal layer. A metal layer is similarly formed on the other side surface. A sintered metal layer is formed by baking the metal layer. Furthermore, Ni plating and Sn plating are performed on the sintered metal layer.
以上の工程によって、積層コンデンサが完成する。 The multilayer capacitor is completed through the above steps.
なお、外部電極は、導電性樹脂ペーストを用いて形成してもよい。導電性樹脂ペーストを用いると、樹脂が振動を減衰させ、効果的に可聴音を抑制できる。 Note that the external electrode may be formed using a conductive resin paste. When the conductive resin paste is used, the resin attenuates the vibration and can effectively suppress the audible sound.
積層コンデンサの積層体は、第1及び第2の内部導体が対向する有効領域では積層方向の厚みが大きく、第1及び第2の内部導体のいずれか一方の内部導体のみが存在する周辺領域では積層方向の厚みが小さくなる。したがって、積層コンデンサの積層体には、厚み差が生じる。特に1μF以上の大容量の積層コンデンサの場合、第1及び第2の内部導体の枚数が多くなるので、厚み差が大きい。そのため、積層された未焼成セラミックグリーンシートの間に第1及び第2の内部導体になる導電パターンが配置されたマザー積層体を金型だけを用いて積層方向にプレスすると、積層方向の厚みが小さい領域では、十分圧力を加えることができずに、密着不足になることがある。そこで、弾性を有する第1及び第2のシート部材を介して積層体を積層方向にプレスすると、厚みが小さい領域でも十分圧力を加えて密着させることが可能になる。 The multilayer capacitor multilayer body has a large thickness in the stacking direction in the effective region where the first and second inner conductors face each other, and in the peripheral region where only one of the first and second inner conductors exists. The thickness in the stacking direction is reduced. Therefore, a thickness difference occurs in the multilayer capacitor multilayer body. In particular, in the case of a large-capacity multilayer capacitor of 1 μF or more, the number of first and second inner conductors increases, so that the thickness difference is large. Therefore, when a mother laminate in which conductive patterns to be the first and second inner conductors are arranged between the laminated unfired ceramic green sheets is pressed in the laminating direction using only a mold, the thickness in the laminating direction is reduced. In a small area, sufficient pressure may not be applied and adhesion may be insufficient. Therefore, when the laminated body is pressed in the laminating direction via the first and second sheet members having elasticity, it is possible to apply a sufficient pressure even in a region where the thickness is small to make it adhere.
しかし、弾性を有する第1及び第2のシート部材を介してプレスすると、マザー積層体の周辺領域は厚み(密度)が小さいので、圧力によって窪み、この窪みによって、マザー積層体を分割して得た積層体に湾曲面が形成される。未焼成セラミックグリーンシートの間に配置された導電パターンは、積層方向の厚みの大きい領域から厚みの小さい領域にかけて内側に向かって曲がる。導電パターンが内側に向かって曲がると、マザー積層体を分割して得た積層体において、導電パターンによって形成される内部導体は湾曲面から遠ざかる。湾曲面から内部導体が遠ざかると、湾曲面近傍の剛性が小さくなる。湾曲面近傍の剛性が小さくなると、積層コンデンサを回路基板に実装したときに可聴音が大きくなる。 However, when pressed through the elastic first and second sheet members, the peripheral area of the mother laminated body is small in thickness (density), so that it is depressed by pressure, and the mother laminated body is divided by this depression. A curved surface is formed in the laminated body. The conductive pattern disposed between the unfired ceramic green sheets bends inward from a thick region in the stacking direction to a thin region. When the conductive pattern bends inward, in the laminate obtained by dividing the mother laminate, the internal conductor formed by the conductive pattern moves away from the curved surface. When the inner conductor moves away from the curved surface, the rigidity in the vicinity of the curved surface decreases. When the rigidity in the vicinity of the curved surface is reduced, the audible sound is increased when the multilayer capacitor is mounted on the circuit board.
第1及び第2のシート部材の厚みや材質を適宜に選択すると、第1のシート部材(第1の部材)に接する第1の湾曲面の曲率半径と、第2のシート部材(第2の部材)に接する第2の湾曲面の曲率半径とが異なるようにすることができる。例えば、第2のシート部材の弾性を第1のシート部材の弾性よりも小さくした場合、第2のシート部材に接する第2の湾曲面の曲率半径は、第1のシート部材に接する第1の湾曲面の曲率半径よりも、小さくなる。この場合、曲率半径が小さい方の湾曲面の近傍は、曲率半径が大きい方の湾曲面の近傍に比べ、剛性が大きくなる。そのため、曲率半径が小さい方の湾曲面が回路基板のランドに対向するように積層コンデンサを回路基板に実装すると、曲率半径が大きい方の湾曲面が回路基板のランドに対向するように積層コンデンサを回路基板に実装する場合に比べ、可聴音が小さくなる。 When the thickness and material of the first and second sheet members are appropriately selected, the curvature radius of the first curved surface in contact with the first sheet member (first member), and the second sheet member (second sheet) The curvature radius of the second curved surface in contact with the member can be made different. For example, when the elasticity of the second sheet member is smaller than the elasticity of the first sheet member, the radius of curvature of the second curved surface in contact with the second sheet member is the first radius in contact with the first sheet member. It becomes smaller than the radius of curvature of the curved surface. In this case, the rigidity in the vicinity of the curved surface having the smaller curvature radius is greater than that in the vicinity of the curved surface having the larger curvature radius. Therefore, when a multilayer capacitor is mounted on a circuit board so that the curved surface with the smaller radius of curvature faces the land of the circuit board, the multilayer capacitor is mounted so that the curved surface with the larger radius of curvature faces the land of the circuit board. Compared with mounting on a circuit board, audible sound is reduced.
なお、図8の断面図に示すように、マザー積層体50と第1の金型62との間と、マザー積層体50と第2の金型64との間とのうち、一方の間にのみ、すなわちマザー積層体50と第2の金型64との間にのみシート部材65(第2の部材)を配置し、マザー積層体50の積層方向一方側がシート部材65に接し、マザー積層体50の積層方向他方側が金型62に接する状態で、マザー積層体50を積層方向にプレスしても構わない。この場合、金型62が第1の部材となる。
As shown in the cross-sectional view of FIG. 8, between the mother laminate 50 and the
この場合、マザー積層体は、積層方向両側の主面のうち一方の主面に金型が接する状態で、積層方向にプレスされる。金型に接する一方の主面側では、内部導体になる導電パターンの曲がりが抑制され、マザー積層体から形成された積層体に湾曲面の曲率半径がシート部材を介したときよりも小さくなり、湾曲面近傍で剛性が小さくなる現象が抑制される。その結果、金型に接した主面が回路基板の実装面に対向するように積層コンデンサを実装すると、シート部材に接した主面が回路基板の実装面に対向するように積層コンデンサを実装した場合に比べ、可聴音が低減される。すなわち、シート部材に接した主面が第1の主面になり、金型に接した主面が、積層体の第2の主面となる。 In this case, the mother laminated body is pressed in the laminating direction in a state where the mold is in contact with one main surface of the main surfaces on both sides in the laminating direction. On one main surface side in contact with the mold, the bending of the conductive pattern that becomes the inner conductor is suppressed, and the curvature radius of the curved surface becomes smaller than when the sheet member is interposed in the laminate formed from the mother laminate, The phenomenon that the rigidity is reduced near the curved surface is suppressed. As a result, when the multilayer capacitor was mounted so that the main surface in contact with the mold faced the mounting surface of the circuit board, the multilayer capacitor was mounted so that the main surface in contact with the sheet member faced the mounting surface of the circuit board. Compared to the case, the audible sound is reduced. That is, the main surface in contact with the sheet member is the first main surface, and the main surface in contact with the mold is the second main surface of the laminate.
また、積層体の他方の主面に接するシート部材を介して、積層体の厚みの小さい領域に十分圧力を加えることができるので、誘電体層と第1または第2の内部導体との密着性を確保することができる。 In addition, since a sufficient pressure can be applied to the region where the thickness of the laminate is small through the sheet member in contact with the other main surface of the laminate, the adhesion between the dielectric layer and the first or second internal conductor Can be secured.
<実験例> 積層コンデンサ10が実装された回路基板22の振動音(または可聴音)を測定した実験例について、図9の説明図を参照しながら説明する。
<Experimental Example> An experimental example in which the vibration sound (or audible sound) of the
図9に示すように、回路基板22に積層コンデンサ10が実装された試料28を準備し、無響箱72内に試料28を設置し、3kHzの周波数及び1Vp−pの電圧を有する交流電圧を積層コンデンサ10に印加した。集音マイク74を回路基板22に対向するように配置して集音し、集音計76及びFETアナライザ78を用いて、集音された音圧レベルを測定した。
As shown in FIG. 9, a
試料28は、積層体の長さ(第1及び第2の側面間の寸法)が2.0mm、幅(第3及び第4の側面間の寸法)が1.25mm、厚み(主面間の寸法)が0.85mmである積層コンデンサ10を準備し、回路基板22の実装面22sに形成されたランド24,26上に半田ペーストを塗布し、積層コンデンサ10を搭載した後、リフロー炉に通して、積層コンデンサ10を回路基板22に固着させることによって作製した。積層コンデンサ10の積層体の第2の主面が回路基板22の実装面22sに対向するように、積層コンデンサ10を回路基板22に実装した実施例1の試料と、積層コンデンサ10の積層体の第1の主面が回路基板22の実装面22sに対向するように、積層コンデンサ10を回路基板22に実装した比較例1の試料とについて、測定した。測定の結果、実施例1の試料の音圧レベルは、比較例1の試料の音圧レベルよりも小さかった。
<実施例2> 実施例2の積層コンデンサ連30について、図10を参照しながら説明する。図10(a)は、積層コンデンサ連30の平面図である。図10(b)は、図10(a)の線B−Bに沿って切断した断面図である。図10(c)は、図10(a)の線C−Cに沿って切断した断面図である。
Example 2 A
図10(a)及び(b)に示すように、積層コンデンサ連30は、テープ本体32にカバーテープ34が貼り付けられたキャリアテープ31と、実施例1の積層コンデンサ10とを備えている。テープ本体32は、細長い形状を有する。テープ本体32には、長手方向に所定間隔で、搬送用の送り孔30xと、凹部33とが形成されている。凹部33は、テープ本体32の主面32aに開口を有する。テープ本体32の主面32aには、カバーテープ34が貼り付けられ、カバーテープ34は、積層コンデンサ10が収納されている凹部33を覆う。凹部33は、積層コンデンサ10が収納される収納部である。
As shown in FIGS. 10A and 10B, the
図10(c)に示すように、積層コンデンサ10は、積層体12の第1の主面12aがカバーテープ34に対向し、積層体12の第2の主面12bが凹部33の底面33aに対向する状態で、凹部33に収納されている。
As shown in FIG. 10C, in the
このように向きを揃えた状態で積層コンデンサ10が収納されると、可聴音が低減されるように積層コンデンサ10を実装することが容易である。すなわち、積層コンデンサ連30から積層コンデンサ10を取り出して実装するとき、カバーテープ34を剥がし、凹部33に収納されている積層コンデンサ10の積層体12の第1の主面12aを吸着して、積層コンデンサ10を収納部33から取り出す。積層コンデンサ10は、積層体12の第1の主面12aを吸着した状態のまま、積層体12の第2の主面12bが回路基板の実装面に対向するように回路基板上に配置することができる。これによって、可聴音が低減されるように積層コンデンサ10を回路基板に容易に実装することができる。
When the
<まとめ> 以上に説明した積層コンデンサ10は、回路設計において高い自由度を得つつ、可聴音を低減することができる。
<Summary> The
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。 The present invention is not limited to the above embodiment, and can be implemented with various modifications.
10 積層コンデンサ
11 未焼成セラミックグリーンシート
11a 第1の仮想円
11b 第2の仮想円
12 積層体
12a 第1の主面
12b 第2の主面
12c 有効領域
12d,12e 周辺領域
12s 第1の側面
12t 第2の側面
12m 第3の側面
12n 第4の側面
12u,12v 第1の湾曲面
12w,12x 第2の湾曲面
13 第1の内部導体
13s 第1の端点
13t 第1の交点
13x 第1の最外内部導体
14 第1の外部電極
15 第2の内部導体
15s 第2の端点
15t 第2の交点
15x 第2の最外内部導体
16 第2の外部電極
17 導電パターン
19 接合材
20 実装構造体
22 回路基板
22s 実装面
24 第1のランド
26 第2のランド
26 外部電極
30 積層コンデンサ連
30x 貫通孔
31 キャリアテープ
32 テープ本体
32a 主面
33 凹部(収納部)
34 カバーテープ
50 積層体
60 金型ユニット
62 第1の金型(第1の部材)
63 第1のシート部材(第1の部材)
65 第2のシート部材(第2の部材)
64 第2の金型
66 第3の金型
72 無響箱
74 集音マイク
76 集音計
78 アナライザ
DESCRIPTION OF
34
63 First sheet member (first member)
65 Second sheet member (second member)
64
Claims (7)
前記回路基板は、第1及び第2のランドが形成された実装面を有し、
前記積層コンデンサは、積層体と第1及び第2の外部電極とを備え、
前記積層体は、直方体形状であり、直方体を形成する前記積層体の表面は、互いに対向する第1及び第2の主面と、互いに対向する第1及び第2の側面と、互いに対向する第3及び第4の側面とを含み、
前記積層体は、
前記第1及び第2の主面が互いに対向する方向に積層された誘電体層と、
前記誘電体層の主面に沿って配置され、前記第1の側面まで延在する第1の内部導体と、
前記誘電体層の主面に沿って配置され、前記第2の側面まで延在する第2の内部導体と、
を有し、
前記第1の外部電極は、前記積層体の前記第1の側面を覆い、かつ前記第1の内部導体と接続され、
前記第2の外部電極は、前記積層体の前記第2の側面を覆い、かつ前記第2の内部導体と接続され、
前記積層体の前記第1及び第2の側面と直交し、第1及び第2の主面と直交する断面において、
前記第1及び第2の内部導体のうち前記第1の主面に最も近い第1の最外内部導体における前記第1の側面又は前記第2の側面に達している第1の端点と、前記第1の最外内部導体における前記第1の主面に最も近い第1の最外点を通り前記第1の主面に平行である第1の仮想直線との間の距離をH1とし、
前記第1及び第2の内部導体のうち前記第2の主面に最も近い第2の最外内部導体における前記第1の側面又は前記第2の側面に達している第2の端点と、前記第2の最外内部導体における前記第2の主面に最も近い第2の最外点を通り前記第2の主面に平行である第2の仮想直線との間の距離をH2とすると、
H1>H2の関係を満たし、
前記積層体の前記第2の主面が前記回路基板の前記実装面に対向する状態で、前記第1の外部電極が前記第1のランドに固着され、前記第2の外部電極が前記第2のランドに固着されていることを特徴とする、積層コンデンサの実装構造体。 In the multilayer capacitor mounting structure in which the multilayer capacitor is mounted on the circuit board,
The circuit board has a mounting surface on which first and second lands are formed,
The multilayer capacitor includes a multilayer body and first and second external electrodes,
The stacked body has a rectangular parallelepiped shape, and the surface of the stacked body forming the rectangular parallelepiped has first and second main surfaces facing each other, first and second side surfaces facing each other, and first surfaces facing each other. 3 and a fourth side,
The laminate is
A dielectric layer in which the first and second main surfaces are stacked in a direction facing each other;
A first inner conductor disposed along a major surface of the dielectric layer and extending to the first side surface;
A second inner conductor disposed along the major surface of the dielectric layer and extending to the second side surface;
Have
The first external electrode covers the first side surface of the multilayer body and is connected to the first internal conductor;
The second external electrode covers the second side surface of the multilayer body and is connected to the second internal conductor;
In a cross section orthogonal to the first and second side surfaces of the laminate and orthogonal to the first and second main surfaces,
A first end point reaching the first side surface or the second side surface of the first outermost inner conductor closest to the first main surface of the first and second inner conductors; The distance between the first outermost inner conductor and the first imaginary straight line passing through the first outermost point closest to the first main surface and parallel to the first main surface is H1,
A second end point reaching the first side surface or the second side surface of the second outermost inner conductor closest to the second main surface of the first and second inner conductors; When the distance between the second imaginary straight line passing through the second outermost point closest to the second main surface in the second outermost inner conductor and parallel to the second main surface is H2,
Satisfies the relationship of H1> H2,
The first external electrode is fixed to the first land in a state where the second main surface of the laminated body faces the mounting surface of the circuit board, and the second external electrode is the second external electrode. A multilayer capacitor mounting structure, wherein the multilayer capacitor is fixed to a land.
前記積層体の前記断面において、
前記第1の端点に最も近い前記湾曲面の断面の両端及び中央の3点を通る第1の仮想円の曲率半径をR1とし、
前記第2の端点に最も近い前記湾曲面の断面の両端及び中央の3点を通る第2の仮想円の曲率半径をR2としたときに、
R1>R2であり、
前記第2の仮想円の領域内に、前記第2の最外内部導体が含まれていることを特徴とする、請求項1に記載の積層コンデンサの実装構造体。 The multilayer body of the multilayer capacitor includes a curved surface that connects the first and second main surfaces and the first and second side surfaces;
In the cross section of the laminate,
The radius of curvature of the first imaginary circle passing through the center and three points at both ends of the curved surface closest to the first end point is R1,
When the radius of curvature of the second imaginary circle passing through the three points at both ends and the center of the curved surface closest to the second end point is R2,
R1> R2 and
2. The multilayer capacitor mounting structure according to claim 1, wherein the second outermost inner conductor is included in a region of the second virtual circle.
前記テープ本体に貼り付けられ、前記収納部を覆うカバーテープと、
前記収納部に収納された積層コンデンサと、
を備えた積層コンデンサ連において、
前記積層コンデンサは、積層体と第1及び第2の外部電極とを備え、
前記積層体は、直方体形状であり、直方体を形成する前記積層体の表面は、互いに対向する第1及び第2の主面と、互いに対向する第1及び第2の側面と、互いに対向する第3及び第4の側面とを含み、
前記積層体は、
前記第1及び第2の主面が互いに対向する方向に積層された誘電体層と、
前記誘電体層の主面に沿って配置され、前記第1の側面まで延在する第1の内部導体と、
前記誘電体層の主面に沿って配置され、前記第2の側面まで延在する第2の内部導体と、
を有し、
前記第1の外部電極は、前記積層体の前記第1の側面を覆い、かつ前記第1の内部導体と接続され、
前記第2の外部電極は、前記積層体の前記第2の側面を覆い、かつ前記第2の内部導体と接続され、
前記積層体の前記第1及び第2の側面と直交し、第1及び第2の主面と直交する断面において、
前記第1及び第2の内部導体のうち前記第1の主面に最も近い第1の最外内部導体における前記第1の側面又は前記第2の側面に達している第1の端点と、前記第1の最外内部導体における前記第1の主面に最も近い第1の最外点を通り前記第1の主面に平行である第1の仮想直線との間の距離をH1とし、
前記第1及び第2の内部導体のうち前記第2の主面に最も近い第2の最外内部導体における前記第1の側面又は前記第2の側面に達している第2の端点と、前記第2の最外内部導体における前記第2の主面に最も近い第2の最外点を通り前記第2の主面に平行である第2の仮想直線との間の距離をH2とすると、
H1>H2の関係を満たし、
前記積層コンデンサは、前記積層体の前記第1の主面が前記カバーテープに対向する状態で、前記収納部に収納されていることを特徴とする、積層コンデンサ連。 A tape body in which a storage portion is formed;
A cover tape that is affixed to the tape body and covers the storage portion;
A multilayer capacitor stored in the storage unit;
In a multilayer capacitor series with
The multilayer capacitor includes a multilayer body and first and second external electrodes,
The stacked body has a rectangular parallelepiped shape, and the surface of the stacked body forming the rectangular parallelepiped has first and second main surfaces facing each other, first and second side surfaces facing each other, and first surfaces facing each other. 3 and a fourth side,
The laminate is
A dielectric layer in which the first and second main surfaces are stacked in a direction facing each other;
A first inner conductor disposed along a major surface of the dielectric layer and extending to the first side surface;
A second inner conductor disposed along the major surface of the dielectric layer and extending to the second side surface;
Have
The first external electrode covers the first side surface of the multilayer body and is connected to the first internal conductor;
The second external electrode covers the second side surface of the multilayer body and is connected to the second internal conductor;
In a cross section orthogonal to the first and second side surfaces of the laminate and orthogonal to the first and second main surfaces,
A first end point reaching the first side surface or the second side surface of the first outermost inner conductor closest to the first main surface of the first and second inner conductors; The distance between the first outermost inner conductor and the first imaginary straight line passing through the first outermost point closest to the first main surface and parallel to the first main surface is H1,
A second end point reaching the first side surface or the second side surface of the second outermost inner conductor closest to the second main surface of the first and second inner conductors; When the distance between the second imaginary straight line passing through the second outermost point closest to the second main surface in the second outermost inner conductor and parallel to the second main surface is H2,
Satisfies the relationship of H1> H2,
The multilayer capacitor is stored in the storage portion in a state where the first main surface of the multilayer body faces the cover tape.
前記積層体の前記断面において、
前記第1の端点に最も近い前記湾曲面の断面の両端及び中央の3点を通る第1の仮想円の曲率半径をR1とし、
前記第2の端点に最も近い前記湾曲面の断面の両端及び中央の3点を通る第2の仮想円の曲率半径をR2としたときに、
R1>R2であり、
前記第2の仮想円の領域内に、前記第2の最外内部導体が含まれていることを特徴とする、請求項3に記載の積層コンデンサ連。 The multilayer body of the multilayer capacitor includes a curved surface that connects the first and second main surfaces and the first and second side surfaces;
In the cross section of the laminate,
The radius of curvature of the first imaginary circle passing through the center and three points at both ends of the curved surface closest to the first end point is R1,
When the radius of curvature of the second imaginary circle passing through the three points at both ends and the center of the curved surface closest to the second end point is R2,
R1> R2 and
4. The multilayer capacitor string according to claim 3, wherein the second outermost internal conductor is included in a region of the second virtual circle. 5.
前記マザー積層体の積層方向の一方側に第1の部材を配置し、前記マザー積層体の前記積層方向の他方側に第2の部材を配置し、前記第1及び第2の部材の間に前記マザー積層体に接する状態で挟むことによって、前記マザー積層体を前記積層方向にプレスする第2の工程と、
プレスされた前記マザー積層体を切断して、個々の積層体を作製する第3の工程と、
を備え、
前記第2の工程において、
前記第1の部材と前記第2の部材の弾性を異ならせることによって、
積層方向に透視したときに前記第1及び第2の導電パターンのいずれか一方のみが配置されている周辺領域の表面から前記第1及び第2の導電パターンの両方が重なり合っている有効領域の表面までの積層方向の段差が、前記積層体の前記積層方向の一方側と他方側で異ならせたことを特徴とする、積層コンデンサの製造方法。 A first step of laminating an unfired ceramic green sheet and a conductive pattern to form a mother laminate;
A first member is disposed on one side of the mother laminate in the laminating direction, a second member is disposed on the other side of the mother laminate in the laminating direction, and between the first and second members A second step of pressing the mother laminate in the laminating direction by sandwiching the mother laminate in contact with the mother laminate;
Cutting the pressed mother laminate to produce individual laminates; and
With
In the second step,
By differentiating the elasticity of the first member and the second member,
The surface of the effective region where both the first and second conductive patterns overlap from the surface of the peripheral region where only one of the first and second conductive patterns is disposed when seen through in the stacking direction The method of manufacturing a multilayer capacitor, wherein the step in the stacking direction is different on one side and the other side of the stack in the stacking direction.
前記積層体は、直方体形状であり、直方体を形成する前記積層体の表面は、互いに対向する第1及び第2の主面と、互いに対向する第1及び第2の側面と、互いに対向する第3及び第4の側面とを含み、
前記積層体は、
前記第1及び第2の主面が互いに対向する方向に積層された誘電体層と、
前記誘電体層の主面に沿って配置され、前記第1の側面まで延在する第1の内部導体と、
前記誘電体層の主面に沿って配置され、前記第2の側面まで延在する第2の内部導体と、
を有し、
前記第1の外部電極は、前記積層体の前記第1の側面を覆い、かつ前記第1の内部導体と接続され、
前記第2の外部電極は、前記積層体の前記第2の側面を覆い、かつ前記第2の内部導体と接続され、
前記積層体の前記第1及び第2の側面と直交し、第1及び第2の主面と直交する断面において、
前記第1及び第2の内部導体のうち前記第1の主面に最も近い第1の最外内部導体における前記第1の側面又は前記第2の側面に達している第1の端点と、前記第1の最外内部導体における前記第1の主面に最も近い第1の最外点を通り前記第1主面に平行である第1の仮想直線との間の距離をH1とし、
前記第1及び第2の内部導体のうち前記第2の主面に最も近い第2の最外内部導体における前記第1の側面又は前記第2の側面に達している第2の端点と、前記第2の最外内部導体における前記第2の主面に最も近い第2の最外点を通り前記第2の主面に平行である第2の仮想直線との間の距離をH2とすると、
H1>H2の関係を満たしていることを特徴とする、積層コンデンサ。 In a multilayer capacitor comprising a multilayer body and first and second external electrodes,
The stacked body has a rectangular parallelepiped shape, and the surface of the stacked body forming the rectangular parallelepiped has first and second main surfaces facing each other, first and second side surfaces facing each other, and first surfaces facing each other. 3 and a fourth side,
The laminate is
A dielectric layer in which the first and second main surfaces are stacked in a direction facing each other;
A first inner conductor disposed along a major surface of the dielectric layer and extending to the first side surface;
A second inner conductor disposed along the major surface of the dielectric layer and extending to the second side surface;
Have
The first external electrode covers the first side surface of the multilayer body and is connected to the first internal conductor;
The second external electrode covers the second side surface of the multilayer body and is connected to the second internal conductor;
In a cross section orthogonal to the first and second side surfaces of the laminate and orthogonal to the first and second main surfaces,
A first end point reaching the first side surface or the second side surface of the first outermost inner conductor closest to the first main surface of the first and second inner conductors; The distance between the first outermost inner conductor and the first imaginary straight line passing through the first outermost point closest to the first main surface and parallel to the first main surface is H1,
A second end point reaching the first side surface or the second side surface of the second outermost inner conductor closest to the second main surface of the first and second inner conductors; When the distance between the second imaginary straight line passing through the second outermost point closest to the second main surface in the second outermost inner conductor and parallel to the second main surface is H2,
A multilayer capacitor satisfying a relationship of H1> H2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013061468A JP2014187236A (en) | 2013-03-25 | 2013-03-25 | Mounting structure of multilayer capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013061468A JP2014187236A (en) | 2013-03-25 | 2013-03-25 | Mounting structure of multilayer capacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014187236A true JP2014187236A (en) | 2014-10-02 |
Family
ID=51834487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013061468A Pending JP2014187236A (en) | 2013-03-25 | 2013-03-25 | Mounting structure of multilayer capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014187236A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115410824A (en) * | 2021-05-27 | 2022-11-29 | Tdk株式会社 | Multilayer capacitor |
-
2013
- 2013-03-25 JP JP2013061468A patent/JP2014187236A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115410824A (en) * | 2021-05-27 | 2022-11-29 | Tdk株式会社 | Multilayer capacitor |
CN115410824B (en) * | 2021-05-27 | 2024-05-03 | Tdk株式会社 | Multilayer capacitor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6036979B2 (en) | Multilayer capacitor | |
JP6395002B2 (en) | Circuit board mounting structure of multilayer ceramic capacitor | |
JP5375877B2 (en) | Multilayer capacitor and multilayer capacitor manufacturing method | |
JP5987812B2 (en) | Multilayer capacitor, taping multilayer capacitor series and multilayer capacitor mounting structure | |
US10629372B2 (en) | Laminated electronic component and mounting structure thereof | |
KR101823174B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
CN108155007B (en) | Multilayer capacitor built-in substrate | |
JP2013038332A (en) | Laminated capacitor | |
JP6263849B2 (en) | Multilayer ceramic capacitor | |
KR20130139193A (en) | Mounting structure and mounting method | |
US20150364258A1 (en) | Laminated capacitor and laminated capacitor series and laminated capacitor mounted body including capacitor | |
JP2015153764A (en) | Multilayer ceramic capacitor, multilayer ceramic capacitor series, and mounting structure of multilayer ceramic capacitor | |
JP2012248846A (en) | Mounting structure of circuit board of multilayer ceramic capacitor | |
JP2018093051A (en) | Electronic component | |
JP2012033654A (en) | Ceramic capacitor | |
KR101418453B1 (en) | Monolithic capacitor | |
JP2013102232A (en) | Electronic component | |
JP2014229867A (en) | Ceramic electronic component | |
JP2012033659A (en) | Ceramic capacitor | |
JP2009059888A (en) | Multilayer ceramic capacitor | |
JP6232728B2 (en) | Multilayer capacitor, taping multilayer capacitor series and multilayer capacitor mounting structure | |
JP2014187236A (en) | Mounting structure of multilayer capacitor | |
JP2014187317A (en) | Multilayer ceramic capacitor | |
JP2020068226A (en) | Multilayer ceramic electronic component and method of manufacturing multilayer ceramic electronic component | |
WO2024038650A1 (en) | Multilayer ceramic capacitor |