JP2014186676A - 演算処理装置、情報処理装置及び情報処理装置の制御方法 - Google Patents
演算処理装置、情報処理装置及び情報処理装置の制御方法 Download PDFInfo
- Publication number
- JP2014186676A JP2014186676A JP2013062812A JP2013062812A JP2014186676A JP 2014186676 A JP2014186676 A JP 2014186676A JP 2013062812 A JP2013062812 A JP 2013062812A JP 2013062812 A JP2013062812 A JP 2013062812A JP 2014186676 A JP2014186676 A JP 2014186676A
- Authority
- JP
- Japan
- Prior art keywords
- data
- arithmetic processing
- cluster
- unit
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0817—Cache consistency protocols using directory methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/25—Using a specific main memory architecture
- G06F2212/254—Distributed memory
- G06F2212/2542—Non-uniform memory access [NUMA] architecture
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】演算処理装置を、他の演算処理装置に接続される演算処理装置において、自身が管理する第1のデータと他の演算処理装置から取得した第2のデータとを用いて演算処理を行う演算処理部と、演算処理部を動作状態又は非動作状態に設定する設定部と、第1のデータと第2のデータとを保持するキャッシュメモリ部とを有し、該設定部が該演算処理部を動作状態に設定した場合、他の演算処理装置が管理するデータが該キャッシュメモリ部から追い出されたときに、該追い出されたデータと該追い出されたデータを該他の演算処理装置のキャッシュメモリ部に記憶する契機となる要求とを、該他の演算処理装置に送信する制御部とを有する構成とする。
【選択図】図14
Description
図1は、比較例に係る情報処理装置1における一部のクラスタ構成を示す。図1に示すように、クラスタ10は、演算コアとL1キャッシュの組をn組(nは自然数)有する演算コア群100、L2キャッシュ制御部101、メモリ102を有する。L2キャッシュ制御部101はL2キャッシュ103を有する。クラスタ20、30も、クラスタ10と同様、演算コア群200、300、L2キャッシュ制御部201、301、メモリ202、302、L2キャッシュ203、303をそれぞれ有する。
するクラスタをホーム(Home)と呼ぶ。さらに、ローカルはないクラスタをリモート(Remote)と呼ぶ。各クラスタは、データの要求元及び要求先に応じて、ローカルにもホームにもリモートにもなる。また、あるデータ取得要求の処理において、ローカルのクラスタは、ホームのクラスタを兼ねる場合がある。また、リモートのクラスタが、ホームのクラスタを兼ねる場合もある。さらに、ホームのクラスタが管理するホームのメモリに格納されているデータの状態情報をディレクトリ情報と呼ぶ。これらの詳細については後述する。
従って、L2キャッシュ103内のデータを追い出す。L2キャッシュ制御部101は、タグRAM103aを参照し、追い出すデータがメモリ102内のデータと同じ状態を保っている場合は当該データを破棄する。一方、L2キャッシュ制御部101は、タグRAM103aを参照し、追い出すデータが更新されていた場合はメモリ102にデータを書き戻す。
キャッシュ制御部101は、メモリ102に対してアクセスを行わない。
クトリRAM204のディレクトリ情報を更新する。そして、L2キャッシュ制御部201は、データを要求元のローカルのクラスタ10に送る。クラスタ10のL2キャッシュ制御部101は、クラスタ20のL2キャッシュ制御部201から受け取ったデータをL2キャッシュ103に格納する。そして、L2キャッシュ制御部101は、当該データを演算コア群100の要求元の演算コアに送る。
クラスタからデータが追い出されたことを通知する処理である。この処理は、ホームのクラスタにディレクトリ情報を更新させるための処理である。
から取得したデータをキャッシュから追い出す際の処理である。このライトバック処理は、追い出されたデータが更新されており情報処理装置1内で同期が取れていない(dirty
である)場合に当該他のクラスタに、データがdirtyであることを通知する処理である。
以下に説明するように、比較例においては、クラスタは、リモートのクラスタへのフラッシュバック処理を行う場合は、データの取得元であるクラスタに対して、フラッシュバック通知を行い、データは送らない。一方、クラスタは、リモートのクラスタへのライトバック処理を行う場合は、データの取得元であるクラスタに対してライトバック通知を行うとともに、メモリへの格納のためにデータも送る。
要求がホームのクラスタ20のL2キャッシュ制御部201に送られる。L2キャッシュ制御部201は、データの要求元であるクラスタ10から該当データが追い出された、ということをL2キャッシュ制御部201内のディレクトリ情報に記録する。
がホームのクラスタ20のL2キャッシュ制御部201に送られる。ここで、データがdirtyになる場合の一例としては、ローカルのクラスタ10の演算コア群100によって更
新される場合等が挙げられる。そして、L2キャッシュ制御部201は、データの要求元であるクラスタ10から該当データが追い出されたことを、ディレクトリRAM204に格納されているディレクトリ情報に記録する。さらに、L2キャッシュ制御部201は、該当データをホームのクラスタ20に属するメモリ202へ書き戻す。なお、該当データは、ホームのクラスタ20に対してリモートとなるクラスタの演算コアが要求しているデータである。すなわち、当該データはホームのクラスタ20内の演算コア群200が要求しているデータではない。仮にホームのクラスタ20内のL2キャッシュ203に当該データを格納する場合、演算コア群200が要求している他のデータが追い出される可能性がある。このため、ホームのクラスタ20内のL2キャッシュ203には当該データは格納されない。
り、ホームのクラスタ20側のコントローラ201aに対してライトバック要求の通知を行う場合は、データRAM103bから該当ブロックのデータを読み出す。そして、コントローラ101aは、コントローラ201aに対して、フラッシュバック要求の通知を行うか、あるいはライトバック要求の通知を行うとともに該当データを送る。要求を受け取
ったホームのクラスタ20側のコントローラ201aは、ディレクトリRAM204に対して「データの要求元であるクラスタ10がデータを持っている」ことを示す情報を無効化する。そして、コントローラ201aは、ライトバック要求の場合は、該当データをメモリ202へ書き戻す。
aに対して当該データの無効化要求を行う。また、コントローラ201aは、データRAM203bから当該データを読み出す。そして、コントローラ201aは、ディレクトリRAM204に対して、「ホームのクラスタが持っている」ことを示す情報を無効化する。さらに、コントローラ201aは、ディレクトリRAM204に対して、「当該データの要求元であるクラスタ10がデータを持っている」ことを示す情報を追加する。そして、コントローラ201aは、当該データを要求元のクラスタ10のコントローラ101aに送る。当該データを受け取ったクラスタ10のコントローラ101aは、データの使用状況をタグRAM103aに登録する。また、コントローラ101aは、当該データをデータRAM103bに格納する。そして、コントローラ101aは、演算コア群100内の要求元の演算コアに当該データを送る。
るとともにデータを送る。また、L2キャッシュ制御部501は、データがdirtyの場合
はL2キャッシュ制御部601にライトバック要求を通知するとともにデータを送る。
、タグRAM503a、603aとデータRAM503b、603bをそれぞれ備える。
ることを確認したときに、図16に示す制御回路においてRequestIsFlushBackがアサートされる。そして、RequestIsFlushBackがアサートされると、追い出されるデータがホームのクラスタ60に送られる。なお、図16において、DataRead(データRAMのデータを読み出す)とDataSend(ホームのクラスタにデータを送る)が動作を指示する信号であり、その他はフラグ信号である。
出力が「1」あるいは比較例の動作に従ってホームのクラスタにデータを送る場合に、ホームのクラスタにデータを送る指示信号(DataSend2)を出力する。なお、ORゲート5
01e、501fの後段の回路は従来と同様の回路であるため、ここでは図示及び説明を省略する。
(DataSend2)。一方、クラスタ50の動作モードが「モードオフ」又は「演算コア非動
作」の場合は、ANDゲートcが「0」を出力する。そして、ANDゲート501dによってクラスタ50(ローカル)でのフラッシュバック要求の信号(RequestIsFlushBack)が遮断される。フラッシュバック要求の信号が遮断された場合でも、比較例で説明したタグRAM503a及びデータRAM503bからの読み出しや、他のクラスタ等へのデータ転送が発生すると、ORゲート501e、501fによって、それぞれの指示信号による制御が実行される(図16における、比較例のDataRead、比較例のDataSend)。
格納する)、DataSave(データRAMにデータを格納する)、DirectoryUpdate(SaveLocal)(ディレクトリRAMのディレクトリ情報を更新する)、MemorySave(メモリにデータを格納する)が動作を指示する信号である。また、図17において、その他はフラグ信号である。
eの出力が「1」あるいは比較例の動作に従ってディレクトリRAM604のディレクトリ情報を更新する場合に、ディレクトリRAM604のディレクトリ情報を更新する指示信号(DirectoryUpdate(SaveLocal)2)を出力する。
ュバック要求もライトバック要求も通知されていない場合に、比較例の動作に従ってデータをメモリ602に格納するときに、当該指示信号(MemorySave2)を出力する。なお、
ORゲート601f〜601h、ANDゲート601jの後段の回路は従来と同様の回路であるため、ここでは図示及び説明を省略する。
作により、TAGSave、DataSave、DirectoryUpdate(SaveLocal)、MemorySaveの指示信号に
従った処理が実行される。
録するよう要求する。次に、コントローラ501aは、データRAM503bから追い出
すデータを取り出す。コントローラ501aは、取り出したデータが情報処理装置2内で同期が取れている(データがcleanである)場合は、ホームのクラスタ60のコントロー
ラ601aに、フラッシュバック要求を通知するとともに追い出されるデータを送る。また、コントローラ501aは、追い出されるデータが情報処理装置2内で同期が取れていない(データがdirtyである)場合は、コントローラ601aに、ライトバック要求を通
知するとともに追い出されるデータを送る。
を登録するよう要求する。なお、どのデータが追い出しの対象となるかは、別途LRUアルゴリズム等によりあらかじめ決められている。S102において、タグRAM503aは、当該要求に対する応答において、データの使用状況を示す情報(Modified;Value=M
)をコントローラ501aに送る。S103では、コントローラ501aは、タグRAM503aから取得したアドレスを用いてデータRAM503bからデータの読み出しを行う。S104において、データRAM503bは、コントローラ501aからの要求に含まれるアドレスに一致するアドレスを有するデータを読み出し、コントローラ501aに送る。
理が完了したことをコントローラ601aに通知する。
ーラ601a内の回路は、クラスタ60の動作モードが「モードオン及び演算コア非動作」である場合の制御回路である。また、図21に示すコントローラ601aは、コントローラ501aから排他的データ取得要求に限らず、他のクラスタとデータを共有可能なデータ取得要求等のデータ取得要求が行われた場合にも動作する制御回路である。そして、図21に示すコントローラ601aにより、コントローラ501aから要求されているデータがL2キャッシュ603に存在する(キャッシュヒットが発生)場合に、当該データがコントローラ501aに送られる。さらに、コントローラ601aにより、当該データがL2キャッシュ603から破棄される。図21において、DataWillBeInvalidated(デ
ータRAM内の対象データを破棄する)が動作を決定する信号であり、その他はフラグ信号である。
タ800bは、クラスタ800aからデータ取得要求を受けると、クラスタ800bのコントローラ内の図21に示す回路において、ANDゲート601kからの出力が「1」となる。さらに、ORゲート601lからの出力が「1」となる。したがって、クラスタ800bは、クラスタ800aからのデータ取得要求に従って、L2キャッシュから当該データを取得してクラスタ800aに送るとともに、当該データをL2キャッシュから破棄する。
ン及び演算コア非動作」のクラスタのデータを取得する際に、当該データをグループ外のクラスタが持ち出しているために、グループ外のクラスタからデータを取得するといった処理が発生する懸念がない。よって、グループ内において各クラスタがデータを効率よく取得することができる。
よう要求する。当該データを無効化することにより、データがクラスタ50に持ち出されている間に他のクラスタが当該データを取得しないようにすることができる。これにより、情報処理装置2内においてクラスタのL2キャッシュの要領を有効に利用することができる。また、情報処理装置2内においてデータの同期が取りやすくなる。S208において、タグRAM603aは、当該データが無効であることを示す情報を記憶する。そして、タグRAM603aは、その記憶処理が完了したことをコントローラ601aに通知する。S209において、コントローラ601aは、データRAM603bに対して、当該データの読み出し要求を行う。S210において、データRAM603bは、要求されたデータを読み出してコントローラ601aに送る。
データRAM503bに格納されていることを示すよう情報の更新を要求する。また、コントローラ501aは、タグRAM503aに対して、データの使用状況としてSharedを記憶することも要求する。S215において、タグRAM503aは、当該更新処理を行った後、その処理が完了したことをコントローラ501aに通知する。S216において、コントローラ501aは、データRAM503bに対して、当該データを格納するよう要求する。S217において、データRAM503bは当該データを格納した後、格納処理が完了したことをコントローラ501aに通知する。S218において、コントローラ501aは、当該データの要求元である演算コア群500の演算コアに当該データを送る。
ラッシュバック要求をホームのクラスタに通知し、当該データをホームのクラスタには送らない。一方、本実施例では、フラッシュバック要求とともにデータを送る。そして、図16、17に示す制御回路を用いることで、ローカルのクラスタは、dirtyなデータに加
えてcleanなデータをL2キャッシュから追い出す場合もホームのクラスタのL2キャッ
シュにデータを格納しておくことができる。これにより、ローカルのクラスタは、一度追い出したデータを取得する際は、メモリへのアクセスを発生させることなく効率よくデータを取得することができる。
dified、Exclusive、Shared、Invalidの4状態を使用するMESIプロトコルを、演算コア群の動作モードのオン時に使用するとする。このとき、演算コア群の動作モードのオフ時にも、新しい状態を追加で規定することなく、オン時と同じMESIプロトコルを使用することができる。そして、動作モードのオン時とオフ時とで制御内容を適宜調整すればよい。このため、比較例の構成に本実施形態の構成を適用する際に発生するオーバーヘッドを抑えることができる。
が動作を決定する信号である。また、図24において、その他はフラグ信号である。なお、他のクラスタとデータを共有可能なデータ取得要求と排他的データ取得要求が、データ取得要求の一例である。
演算コア非動作」である場合、又は他のクラスタに対してデータの取得を要求しない場合は、上記の比較例の動作に従った動作が実行される(図22における「比較例のRequestIsSharedDataRequest」、「比較例のRequestIsExclusiveDataRequest」)。なお、ORゲ
ート501i及びANDゲート501kの後段の回路及びコントローラ601aの回路は従来と同様の回路であるため、ここでは図示及び説明を省略する。
コンピュータその他の機械、装置(以下、コンピュータ等)に上記情報処理装置の設定を行うための管理ツール、OSその他を実現させるプログラムをコンピュータ等が読み取り可能な記録媒体に記録することができる。ここで、設定とは、例えばレジスタの設定等を意味する。そして、コンピュータ等に、この記録媒体のプログラムを読み込ませて実行させることにより、その機能を提供させることができる。ここで、コンピュータは、例えば、クラスタやコントローラ等である。
他の演算処理装置に接続される演算処理装置において、
自身が管理する第1のデータと他の演算処理装置から取得した第2のデータとを用いて演算処理を行う演算処理部と、
前記演算処理部を動作状態又は非動作状態に設定する設定部と、前記第1のデータと前記第2のデータとを保持するキャッシュメモリ部とを有し、前記設定部が前記演算処理部を動作状態に設定した場合、前記第2のデータが前記キャッシュメモリ部から追い出されたときに、前記追い出されたデータと前記追い出されたデータを前記他の演算処理装置のキャッシュメモリ部に記憶する契機となる要求とを、前記他の演算処理装置に送信する制御部と、
を有することを特徴とする演算処理装置。
前記制御部は、前記設定部が前記演算処理部を動作状態に設定している場合、前記他の演算処理装置に対して、データを前記制御部を有する演算処理装置に送信するよう要求するとともに前記他の演算処理装置のキャッシュメモリ部から前記データを破棄するよう要求することを特徴とする付記1に記載の演算処理装置。
他の演算処理装置に接続される演算処理装置において、
自身が管理する第3のデータと他の演算処理装置から取得した第4のデータとを用いて演算処理を行う演算処理部と、
前記演算処理部を動作状態又は非動作状態に設定する設定部と、前記第3のデータと前記第4のデータとを保持するキャッシュメモリ部とを有し、前記設定部が前記演算処理部を非動作状態に設定した場合、前記他の演算処理装置から前記第3のデータと前記第3のデータのライトバック通知又はフラッシュバック通知とを受信したときに、前記第3のデータを前記キャッシュメモリ部に記憶する制御部と、
を有することを特徴とする演算処理装置。
前記制御部は、前記設定部が前記演算処理部を非動作状態に設定している場合、前記他の演算処理装置から前記キャッシュメモリ部に記憶されたデータのデータ取得要求を受信したときに、前記要求されたデータを前記他の演算処理装置に送信するとともに前記キャッシュメモリ部から前記データを破棄することを特徴とする付記3に記載の演算処理装置。
他の演算処理装置と、前記他の演算処理装置に接続される演算処理装置とを有する情報処理装置において、
前記演算処理装置は、
自身が管理する第1のデータと他の演算処理装置から取得した第2のデータとを用いて演算処理を行う演算処理部と、
前記演算処理部を動作状態又は非動作状態に設定する設定部と、前記第1のデータと前記第2のデータとを保持するキャッシュメモリ部とを有し、前記設定部が前記演算処理部を動作状態に設定した場合、前記第2のデータが前記キャッシュメモリ部から追い出されたときに、前記追い出されたデータと前記追い出されたデータを前記他の演算処理装置のキャッシュメモリ部に記憶する契機となる要求とを、前記他の演算処理装置に送信する制御部と、
を有する
ことを特徴とする情報処理装置。
前記制御部は、前記設定部が前記演算処理部を動作状態に設定している場合、前記他の演算処理装置に対して、データを前記制御部を有する演算処理装置に送信するよう要求するとともに前記他の演算処理装置のキャッシュメモリ部から前記データを破棄するよう要求することを特徴とする付記5に記載の情報処理装置。
他の演算処理装置と、前記他の演算処理装置に接続される演算処理装置とを有する情報処理装置において、
前記演算処理装置は、
自身が管理する第3のデータと他の演算処理装置から取得した第4のデータとを用いて演算処理を行う演算処理部と、
前記演算処理部を動作状態又は非動作状態に設定する設定部と、前記第3のデータと前記第4のデータとを保持するキャッシュメモリ部とを有し、前記設定部が前記演算処理部を非動作状態に設定した場合、前記他の演算処理装置から前記第3のデータと前記第3のデータのライトバック通知又はフラッシュバック通知とを受信したときに、前記第3のデータを前記キャッシュメモリ部に記憶する制御部と、
を有する
ことを特徴とする情報処理装置。
前記制御部は、前記設定部が前記演算処理部を非動作状態に設定している場合、前記他の演算処理装置から前記キャッシュメモリ部に記憶されたデータのデータ取得要求を受信したときに、前記要求されたデータを前記他の演算処理装置に送信するとともに前記キャッシュメモリ部から前記データを破棄することを特徴とする付記7に記載の情報処理装置。
設定部により演算処理部が動作状態に設定されている演算処理装置と設定部により演算処理部が非動作状態に設定されている演算処理装置とを含むグループが形成され、
前記グループ外の演算処理装置は、前記グループ内の演算処理装置にアクセスする際に、前記演算処理部が動作状態に設定されている演算処理装置にアクセスし、前記演算処理部が非動作状態に設定されている演算処理装置にアクセスしない
ことを特徴とする付記5から付記8のいずれかに記載の情報処理装置。
他の演算処理装置と、前記他の演算処理装置に接続されるとともに、自身が管理する第1のデータと他の演算処理装置から取得した取得した第2のデータとを用いて演算処理を行う演算処理部と、前記第1のデータと前記第2のデータとを保持するキャッシュメモリ部とを含む演算処理装置と、を有する情報処理装置の制御方法において、
前記演算処理装置が有する設定部が、前記演算処理部を動作状態に設定し、
前記演算処理装置が有する制御部が、前記第2のデータが前記キャッシュメモリ部から追い出されたときに、前記追い出されたデータと前記追い出されたデータを前記他の演算処理装置のキャッシュメモリ部に記憶する契機となる要求とを、前記他の演算処理装置に送信する
ことを特徴とする情報処理装置の制御方法。
前記制御部は、前記他の演算処理装置に対して、データを前記制御部を有する演算処理装置に送信するよう要求するとともに前記他の演算処理装置のキャッシュメモリ部から前記データを破棄するよう要求することを特徴とする付記10に記載の情報処理装置の制御
方法。
他の演算処理装置と、前記他の演算処理装置に接続されるとともに、自身が管理する第3データと他の演算処理装置から取得した取得した第4データとを用いて演算処理を行う演算処理部と、前記第3データと前記第4データとを保持するキャッシュメモリ部とを含む演算処理装置と、を有する情報処理装置の制御方法において、
前記演算処理装置が有する設定部が、前記演算処理部を非動作状態に設定し、
前記演算処理装置が有する制御部が、前記他の演算処理装置から前記第3のデータと前記第3のデータのライトバック通知又はフラッシュバック通知とを受信したときに、前記第3のデータを前記キャッシュメモリ部に記憶する
ことを特徴とする情報処理装置の制御方法。
前記制御部は、前記他の演算処理装置から前記キャッシュメモリ部に記憶されたデータのデータ取得要求を受信したときに、前記要求されたデータを前記他の演算処理装置に送信するとともに前記キャッシュメモリ部から前記データを破棄することを特徴とする付記12に記載の情報処理装置の制御方法。
10、20、30、50、60、70、800a、800b、800c、800d、900a クラスタ
100、200、300、500、600、700 演算コア群
101、201、301、501、601、701、1001 L2キャッシュ制御部102、202、302、502、602、702 メモリ
103、203、303、503、603、703、1003 L2キャッシュ
101a、201a、501a、601a、1001a コントローラ
103a、203a、503a、603a、1003a タグRAM
103b、203b、503b、603b、1003b データRAM
104、204、504、604、1004 ディレクトリRAM
501b、601b、1001b レジスタ
800、900 グループ
1001c セレクタ
Claims (9)
- 他の演算処理装置に接続される演算処理装置において、
自身が管理する第1のデータと他の演算処理装置から取得した第2のデータとを用いて演算処理を行う演算処理部と、
前記演算処理部を動作状態又は非動作状態に設定する設定部と、前記第1のデータと前記第2のデータとを保持するキャッシュメモリ部とを有し、前記設定部が前記演算処理部を動作状態に設定した場合、前記第2のデータが前記キャッシュメモリ部から追い出されたときに、前記追い出されたデータと前記追い出されたデータを前記他の演算処理装置のキャッシュメモリ部に記憶する契機となる要求とを、前記他の演算処理装置に送信する制御部と、
を有することを特徴とする演算処理装置。 - 前記制御部は、前記設定部が前記演算処理部を動作状態に設定している場合、前記他の演算処理装置に対して、データを前記制御部を有する演算処理装置に送信するよう要求するとともに前記他の演算処理装置のキャッシュメモリ部から前記データを破棄するよう要求することを特徴とする請求項1に記載の演算処理装置。
- 他の演算処理装置に接続される演算処理装置において、
自身が管理する第3のデータと他の演算処理装置から取得した第4のデータとを用いて演算処理を行う演算処理部と、
前記演算処理部を動作状態又は非動作状態に設定する設定部と、前記第3のデータと前記第4のデータとを保持するキャッシュメモリ部とを有し、前記設定部が前記演算処理部を非動作状態に設定した場合、前記他の演算処理装置から前記第3のデータと前記第3のデータのライトバック通知又はフラッシュバック通知とを受信したときに、前記第3のデータを前記キャッシュメモリ部に記憶する制御部と、
を有することを特徴とする演算処理装置。 - 前記制御部は、前記設定部が前記演算処理部を非動作状態に設定している場合、前記他の演算処理装置から前記キャッシュメモリ部に記憶されたデータのデータ取得要求を受信したときに、前記要求されたデータを前記他の演算処理装置に送信するとともに前記キャッシュメモリ部から前記データを破棄することを特徴とする請求項3に記載の演算処理装置。
- 他の演算処理装置と、前記他の演算処理装置に接続される演算処理装置とを有する情報処理装置において、
前記演算処理装置は、
自身が管理する第1のデータと他の演算処理装置から取得した第2のデータとを用いて演算処理を行う演算処理部と、
前記演算処理部を動作状態又は非動作状態に設定する設定部と、前記第1のデータと前記第2のデータとを保持するキャッシュメモリ部とを有し、前記設定部が前記演算処理部を動作状態に設定した場合、前記第2のデータが前記キャッシュメモリ部から追い出されたときに、前記追い出されたデータと前記追い出されたデータを前記他の演算処理装置のキャッシュメモリ部に記憶する契機となる要求とを、前記他の演算処理装置に送信する制御部と、
を有する
ことを特徴とする情報処理装置。 - 他の演算処理装置と、前記他の演算処理装置に接続される演算処理装置とを有する情報処理装置において、
前記演算処理装置は、
自身が管理する第3のデータと他の演算処理装置から取得した第4のデータとを用いて演算処理を行う演算処理部と、
前記演算処理部を動作状態又は非動作状態に設定する設定部と、前記第3のデータと前記第4のデータとを保持するキャッシュメモリ部とを有し、前記設定部が前記演算処理部を非動作状態に設定した場合、前記他の演算処理装置から前記第3のデータと前記第3のデータのライトバック通知又はフラッシュバック通知とを受信したときに、前記第3のデータを前記キャッシュメモリ部に記憶する制御部と、
を有する
ことを特徴とする情報処理装置。 - 設定部により演算処理部が動作状態に設定されている演算処理装置と設定部により演算処理部が非動作状態に設定されている演算処理装置とを含むグループが形成され、
前記グループ外の演算処理装置は、前記グループ内の演算処理装置にアクセスする際に、前記演算処理部が動作状態に設定されている演算処理装置にアクセスし、前記演算処理部が非動作状態に設定されている演算処理装置にアクセスしない
ことを特徴とする請求項5又は請求項6に記載の情報処理装置。 - 他の演算処理装置と、前記他の演算処理装置に接続されるとともに、自身が管理する第1のデータと他の演算処理装置から取得した取得した第2のデータとを用いて演算処理を行う演算処理部と、前記第1のデータと前記第2のデータとを保持するキャッシュメモリ部とを含む演算処理装置と、を有する情報処理装置の制御方法において、
前記演算処理装置が有する設定部が、前記演算処理部を動作状態に設定し、
前記演算処理装置が有する制御部が、前記第2のデータが前記キャッシュメモリ部から追い出されたときに、前記追い出されたデータと前記追い出されたデータを前記他の演算処理装置のキャッシュメモリ部に記憶する契機となる要求とを、前記他の演算処理装置に送信する
ことを特徴とする情報処理装置の制御方法。 - 他の演算処理装置と、前記他の演算処理装置に接続されるとともに、自身が管理する第3データと他の演算処理装置から取得した取得した第4データとを用いて演算処理を行う演算処理部と、前記第3データと前記第4データとを保持するキャッシュメモリ部とを含む演算処理装置と、を有する情報処理装置の制御方法において、
前記演算処理装置が有する設定部が、前記演算処理部を非動作状態に設定し、
前記演算処理装置が有する制御部が、前記他の演算処理装置から前記第3のデータと前記第3のデータのライトバック通知又はフラッシュバック通知とを受信したときに、前記第3のデータを前記キャッシュメモリ部に記憶する
ことを特徴とする情報処理装置の制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013062812A JP6094303B2 (ja) | 2013-03-25 | 2013-03-25 | 演算処理装置、情報処理装置及び情報処理装置の制御方法 |
CN201410074708.1A CN104077248A (zh) | 2013-03-25 | 2014-03-03 | 运算处理设备、信息处理设备以及控制信息处理设备的方法 |
US14/195,966 US20140289474A1 (en) | 2013-03-25 | 2014-03-04 | Operation processing apparatus, information processing apparatus and method of controlling information processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013062812A JP6094303B2 (ja) | 2013-03-25 | 2013-03-25 | 演算処理装置、情報処理装置及び情報処理装置の制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014186676A true JP2014186676A (ja) | 2014-10-02 |
JP2014186676A5 JP2014186676A5 (ja) | 2016-04-28 |
JP6094303B2 JP6094303B2 (ja) | 2017-03-15 |
Family
ID=51570017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013062812A Active JP6094303B2 (ja) | 2013-03-25 | 2013-03-25 | 演算処理装置、情報処理装置及び情報処理装置の制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140289474A1 (ja) |
JP (1) | JP6094303B2 (ja) |
CN (1) | CN104077248A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018195183A (ja) * | 2017-05-19 | 2018-12-06 | 富士通株式会社 | 演算処理装置および演算処理装置の制御方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11836523B2 (en) * | 2020-10-28 | 2023-12-05 | Red Hat, Inc. | Introspection of a containerized application in a runtime environment |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04288645A (ja) * | 1991-02-21 | 1992-10-13 | Mitsubishi Electric Corp | 情報処理システム |
JP2009075978A (ja) * | 2007-09-21 | 2009-04-09 | Fujitsu Ltd | キャッシュシステム |
JP2010198490A (ja) * | 2009-02-26 | 2010-09-09 | Fujitsu Ltd | キャッシュ制御装置 |
JP2011150653A (ja) * | 2010-01-25 | 2011-08-04 | Renesas Electronics Corp | マルチプロセッサシステム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4448550B2 (ja) * | 2006-11-30 | 2010-04-14 | 富士通株式会社 | キャッシュシステム |
US9189403B2 (en) * | 2009-12-30 | 2015-11-17 | International Business Machines Corporation | Selective cache-to-cache lateral castouts |
CN103218308B (zh) * | 2012-01-20 | 2016-06-29 | 群联电子股份有限公司 | 缓冲存储器管理方法、存储器控制器与存储器储存装置 |
-
2013
- 2013-03-25 JP JP2013062812A patent/JP6094303B2/ja active Active
-
2014
- 2014-03-03 CN CN201410074708.1A patent/CN104077248A/zh active Pending
- 2014-03-04 US US14/195,966 patent/US20140289474A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04288645A (ja) * | 1991-02-21 | 1992-10-13 | Mitsubishi Electric Corp | 情報処理システム |
JP2009075978A (ja) * | 2007-09-21 | 2009-04-09 | Fujitsu Ltd | キャッシュシステム |
JP2010198490A (ja) * | 2009-02-26 | 2010-09-09 | Fujitsu Ltd | キャッシュ制御装置 |
JP2011150653A (ja) * | 2010-01-25 | 2011-08-04 | Renesas Electronics Corp | マルチプロセッサシステム |
Non-Patent Citations (1)
Title |
---|
三輪忍,角崎宏一,佐々木広,中村宏: ""CMPにおけるキャッシュ・データを考慮したスレッド・スケジューリング手法の初期検討"", 情報処理学会研究報告, vol. Vol.2012-ARC-200/2012-OS-121, No.14, JPN6016028456, 8 May 2012 (2012-05-08), pages 1 - 8, ISSN: 0003365988 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018195183A (ja) * | 2017-05-19 | 2018-12-06 | 富士通株式会社 | 演算処理装置および演算処理装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104077248A (zh) | 2014-10-01 |
US20140289474A1 (en) | 2014-09-25 |
JP6094303B2 (ja) | 2017-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7711902B2 (en) | Area effective cache with pseudo associative memory | |
US8996812B2 (en) | Write-back coherency data cache for resolving read/write conflicts | |
US9817760B2 (en) | Self-healing coarse-grained snoop filter | |
US7698508B2 (en) | System and method for reducing unnecessary cache operations | |
TWI443514B (zh) | 用於更換快取記憶體中的快取列之裝置、系統及方法 | |
US9378153B2 (en) | Early write-back of modified data in a cache memory | |
JP6040840B2 (ja) | 演算処理装置、情報処理装置及び情報処理装置の制御方法 | |
JP7337173B2 (ja) | トランスレーションルックアサイドバッファエビクションに基づくキャッシュ置換 | |
US20120102273A1 (en) | Memory agent to access memory blade as part of the cache coherency domain | |
JP2008525901A (ja) | 共有メモリコンピュータシステムにおける、所有されている複数のキャッシュブロックのライトバックの早期予測 | |
JP6630449B2 (ja) | 他のキャッシュでのエントリの可用性に基づくキャッシュエントリの置換 | |
US20200250098A1 (en) | Cache access detection and prediction | |
US20180336143A1 (en) | Concurrent cache memory access | |
JP2018005395A (ja) | 演算処理装置、情報処理装置および演算処理装置の制御方法 | |
US20230281127A1 (en) | Application of a default shared state cache coherency protocol | |
JP6036457B2 (ja) | 演算処理装置、情報処理装置及び情報処理装置の制御方法 | |
CN110554975A (zh) | 提供死块预测以用于确定是否在cache设备中对数据高速缓存 | |
US10705977B2 (en) | Method of dirty cache line eviction | |
JP6089891B2 (ja) | 演算処理装置、情報処理装置及び情報処理装置の制御方法 | |
US20120144122A1 (en) | Method and apparatus for accelerated shared data migration | |
JP6094303B2 (ja) | 演算処理装置、情報処理装置及び情報処理装置の制御方法 | |
US8397029B2 (en) | System and method for cache coherency in a multiprocessor system | |
CN112673358A (zh) | 在基于区域的高速缓存目录方案中加速对私有区域的访问 | |
US20140189255A1 (en) | Method and apparatus to share modified data without write-back in a shared-memory many-core system | |
JP2002268943A (ja) | キャッシュメモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160923 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6094303 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |