JP2014186381A - シミュレーションプログラム、シミュレーション方法およびシミュレーション装置 - Google Patents

Abstract

【課題】多目的最適化の再実行にかかる時間を短縮できるシミュレーションプログラム、シミュレーション方法およびシミュレーション装置を提供する。
【解決手段】最適化処理部４２は、アナログ回路の過去のシミュレーション条件および当該過去のシミュレーション条件でシミュレーションされた過去のシミュレーションの解を記憶する記憶部２３に、受け付けた新たなシミュレーション条件を満たす解がある場合、当該新たなシミュレーション条件を満たす解を用いて前記アナログ回路の多目的最適化を行う。
【選択図】図１

Description

本発明は、シミュレーションプログラム、シミュレーション方法およびシミュレーション装置に関する。

アナログ回路は、要求される複数の性能にトレードオフの関係がある場合がある。例えば、アナログ回路では、消費電力と処理速度との間にトレードオフの関係がある場合がある。そこで、アナログ回路の設計では、シミュレーション条件を定めて、回路シミュレータにより、回路の動作をシミュレーションする。このシミュレーション条件には、例えば、変更可能な設計パラメータ、設計パラメータの変更範囲、アナログ回路が満たすべき制約条件、要求する性能などの評価項目がある。これらの評価項目が複数存在する際にアナログ回路の性能を最適化するため多目的最適化を行う。多目的最適化では、例えば、変更範囲内で設計パラメータを変更して、回路の動作をシミュレーションすることを繰り返して、制約条件を満たし、評価項目がパレート解となる設計パラメータを求める。このパレート解とは、シミュレーションにより求めた評価項目の値を他のシミュレーションの結果の評価項目の値とそれぞれ比較しても、少なくとも何れか１つの評価項目が他のシミュレーションの結果よりも優れているものを言う。

特開２０１０−１０２６８１号公報 特開平５−２７４３８４号公報

ところで、アナログ回路の設計では、多目的最適化のシミュレーション結果を検証した結果、シミュレーション条件を変えて再度シミュレーションを行う場合がある。例えば、アナログ回路の設計では、シミュレーション結果を検証した結果、不足していた制約条件が判明する場合がある。また、アナログ回路の設計では、制約条件を満たすパレート解の設計パラメータが見つからない場合もある。このような場合、アナログ回路の設計では、シミュレーション条件を変えて多目的最適化を再度実行する。

しかし、多目的最適化は、設計パラメータを変更して、回路シミュレータによる回路の動作のシミュレーションを繰り返すため、シミュレーション結果を得るまでに時間がかかる。このため、アナログ回路の設計では、多目的最適化の再実行を繰り返した場合、設計に時間がかかる。

一側面では、多目的最適化の再実行にかかる時間を短縮できるシミュレーションプログラム、シミュレーション方法およびシミュレーション装置を提供することを目的とする。

本発明の一側面によれば、シミュレーションプログラムは、コンピュータに、アナログ回路に対する新たなシミュレーション条件を受け付ける処理を実行させる。また、シミュレーションプログラムは、コンピュータに、記憶部に、受け付けた新たなシミュレーション条件を満たす解がある場合、新たなシミュレーション条件を満たす解を用いてアナログ回路の多目的最適化を行う処理を実行させる。この記憶部は、アナログ回路の過去のシミュレーション条件および当該過去のシミュレーション条件でシミュレーションされた過去のシミュレーションの解を記憶する。

多目的最適化の再実行にかかる時間を短縮できる。

図１は、シミュレーション装置の全体構成を示す図である。 図２は、計算結果情報のデータ構成の一例を示す図である。 図３は、条件履歴情報のデータ構成の一例を示す図である。 図４は、パレート解を説明する図である。 図５は、多目的最適化処理を模式的に示した図である。 図６は、流用可能な解の分布の一例を示す図である。 図７は、評価項目が追加された場合の処理の流れを説明する図である。 図８は、シミュレーション処理の手順を示すフローチャートである。 図９は、シミュレーションプログラムを実行するコンピュータを示す図である。

以下に、本発明にかかるシミュレーションプログラム、シミュレーション方法およびシミュレーション装置の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。そして、各実施例は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。

実施例１に係るシミュレーション装置１０について説明する。図１は、シミュレーション装置の全体構成を示す図である。シミュレーション装置１０は、シミュレーション条件に従い、アナログ回路の動作をシミュレーションする装置であり、例えば、パーソナルコンピュータやサーバコンピュータなどのコンピュータなどである。シミュレーション装置１０は、１台のコンピュータとして実装してもよく、また、複数台のコンピュータによるクラウドとして実装することもできる。なお、本実施例では、シミュレーション装置１０を１台のコンピュータとした場合を例として説明する。シミュレーション装置１０は、ＣＡＤ（Computer Aided Design）装置などの設計者による回路設計を支援する回路設計ソフトウェアが動作する設計装置であってもよい。図１に示すように、シミュレーション装置１０は、入力部２０と、表示部２１と、記憶部２３と、通信Ｉ／Ｆ（インタフェース）部２２と、制御部２４とを有する。

入力部２０は、各種の情報を入力する入力デバイスである。入力部２０としては、マウスやキーボードなどの操作を受け付ける入力デバイスが挙げられる。入力部２０は、各種の情報の登録を受付ける。例えば、入力部２０は、シミュレーション対象のアナログ回路の入力を受付ける。また、入力部２０は、シミュレーション条件の入力を受付ける。シミュレーション条件には、例えば、変更可能な設計パラメータ、設計パラメータの変更範囲、アナログ回路が満たすべき制約条件、要求される性能などの評価項目がある。例えば、シミュレーション対象のアナログ回路にトランジスタや、コンデンサ、抵抗など素子が含まれ、トランジスタのサイズや、コンデンサの容量、抵抗の抵抗値を変えて、シミュレーションによりアナログ回路の消費電力、処理時間の評価を行うものとする。この際、消費電力の上限値や、アナログ回路が発振しないことを制約条件とするものとする。このような場合、トランジスタのサイズや、コンデンサの容量、抵抗の抵抗値がそれぞれ設計パラメータとなる。また、トランジスタのサイズや、コンデンサの容量、抵抗の抵抗値のそれぞれの変更範囲が設計パラメータの変更範囲となる。また、消費電力、処理時間が評価項目となる。消費電力の上限の制約や、アナログ回路が発振しないことなどアナログ回路が満たすべき条件が制約条件となる。なお、シミュレーション対象のアナログ回路およびシミュレーション条件などの情報は、ネットワークを介して他の装置から受信してもよい。

表示部２１は、各種情報を表示する表示デバイスである。表示部２１としては、ＬＣＤ（Liquid Crystal Display）やＣＲＴ（Cathode Ray Tube）などの表示デバイスが挙げられる。表示部２１は、各種情報を表示する。例えば、表示部２１は、シミュレーション対象のアナログ回路やシミュレーション条件を入力する入力画面など、回路シミュレーションに関する各種の操作画面を表示する。

通信Ｉ／Ｆ部２２は、他の装置との間で通信制御を行うインタフェースである。通信Ｉ／Ｆ部２２は、不図示のネットワークを介して他の装置と各種情報を送受信する。例えば、他の装置からシミュレーション対象のアナログ回路に関する情報およびシミュレーション条件が登録されるものとした場合、通信Ｉ／Ｆ部２２は、アナログ回路に関する情報およびシミュレーション条件を受信する。通信Ｉ／Ｆ部２２としては、ＬＡＮカードなどのネットワークインタフェースカードを採用できる。なお、シミュレーション装置１０は、メモリカードなどの記憶媒体を介してアナログ回路に関する情報およびシミュレーション条件などの情報を取得してもよい。

記憶部２３は、ハードディスク、ＳＳＤ（Solid State Drive）、光ディスクなどの記憶装置である。なお、記憶部２３は、ＲＡＭ（Random Access Memory）、フラッシュメモリ、ＮＶＳＲＡＭ（Non Volatile Static Random Access Memory）などのデータを書き換え可能な半導体メモリであってもよい。

記憶部２３は、制御部２４で実行されるＯＳ（Operating System）や各種プログラムを記憶する。例えば、記憶部２３は、後述するシミュレーションに用いる各種のプログラムを記憶する。さらに、記憶部２３は、制御部２４で実行されるプログラムで用いられる各種データを記憶する。例えば、記憶部２３は、回路情報３０と、計算結果情報３１と、条件履歴情報３２とを記憶する。

回路情報３０は、シミュレーション対象のアナログ回路に関する情報を記憶したデータである。回路情報３０には、アナログ回路のシミュレーションに用いる各種の情報が記憶されている。例えば、回路情報３０には、シミュレーション対象のアナログ回路を構成する各素子の特性や、各素子の接続関係を示す情報が後述するシミュレーション部４１で認識可能な所定の形式で記述されて記憶されている。この所定の形式としては、例えば、ネットリストの記述形式やハードウェア記述言語の記述形式が挙げられる。

計算結果情報３１は、過去に実行されたシミュレーションの結果を記憶したデータである。例えば、計算結果情報３１には、過去に実行されたシミュレーション毎に、シミュレーションでの設計パラメータ、シミュレーションの解として得られた評価項目の値が記憶されている。

図２は、計算結果情報のデータ構成の一例を示す図である。図２の例では、計算結果情報３１は、「Ｎｏ」、「設計パラメータ」、「性能値」、「パレート解」の各項目を有する。Ｎｏの項目は、実行順にシミュレーションの解に付与された番号を記憶する領域である。設計パラメータの項目は、実行されたシミュレーションの設計パラメータの値を記憶する領域である。性能値の項目は、シミュレーションにより求められた評価項目の性能値を記憶する領域である。パレート解の項目は、評価項目の性能値がパレート解であるか否かを記憶する領域である。パレート解の項目には、評価項目の性能値がパレート解である場合、「１」が格納され、非パレート解である場合、「０」が格納される。

図２の例では、設計パラメータの項目には、シミュレーションにおいて設計パラメータされた設計パラメータＡ、設計パラメータＢ・・・それぞれの値が記憶されている。また、性能値の項目には、シミュレーションにおいて評価項目された性能ａ、性能ｂ・・・それぞれの値が記憶されている。また、パレート解の項目には、シミュレーションの解がパレート解であるか否かが記憶されている。

図１に戻り、条件履歴情報３２は、シミュレーション条件の履歴を記憶したデータである。例えば、計算結果情報３１には、多目的最適化を行う毎に、多目的最適化を行った際のシミュレーション条件や、シミュレーション条件の変更内容が履歴として記憶されている。

図３は、条件履歴情報のデータ構成の一例を示す図である。図３の例では、条件履歴情報３２は、「Ｎｏ」、「シミュレーション条件」、「変更種別」、「変更内容」の各項目を有する。Ｎｏの項目は、実行順にシミュレーション条件に付与された番号を記憶する領域である。シミュレーション条件の項目は、実行されたシミュレーション条件を記憶する領域である。変更種別の項目は、前回実行されたシミュレーション条件から変更された条件の種別を記憶する領域である。変更内容の項目は、前回実行されたシミュレーション条件から変更されたシミュレーション条件の内容を記憶する領域である。

図３の例では、Ｎｏ１は、設計パラメータＡについてＡ１〜Ａ２の範囲、設計パラメータＢについてＢ１〜Ｂ２の範囲および評価項目Ｘ、Ｙがシミュレーション条件であることを示している。また、Ｎｏ２は、設計パラメータＡについてＡ１〜Ａ２の範囲、設計パラメータＢについてＢ１〜Ｂ３の範囲および評価項目Ｘ、Ｙがシミュレーション条件であることを示している。また、Ｎｏ２は、Ｎｏ１から設計パラメータの範囲が変更され、変更内容が設計パラメータＢについてＢ２〜Ｂ３の範囲の新規追加であることを示している。また、Ｎｏ３は、設計パラメータＡについてＡ１〜Ａ２の範囲、設計パラメータＢについてＢ１〜Ｂ３の範囲および評価項目Ｘ、Ｙ、Ｚがシミュレーション条件であることを示している。また、Ｎｏ３は、Ｎｏ２から評価項目が追加され、変更内容が評価項目Ｚの新規追加であることを示している。

制御部２４は、シミュレーション装置１０を制御するデバイスである。制御部２４としては、ＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）等の電子回路や、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）等の集積回路を採用できる。制御部２４は、各種の処理手順を規定したプログラムや制御データを格納するための内部メモリを有し、これらによって種々の処理を実行する。制御部２４は、各種のプログラムが動作することにより各種の処理部として機能する。例えば、制御部２４は、受付部４０と、シミュレーション部４１と、最適化処理部４２と、出力部４３と、格納部４４とを有する。

受付部４０は、各種の受付を行う。例えば、受付部４０は、シミュレーション対象のアナログ回路およびシミュレーション条件などの情報の登録を受付ける。例えば、受付部４０は、図示しない登録画面を表示させ、登録画面からシミュレーション対象のアナログ回路およびシミュレーション条件の登録を受付ける。なお、受付部４０は、ネットワークを介して他の装置から受信したシミュレーション対象のアナログ回路およびシミュレーション条件の情報を読み込むことにより、シミュレーション対象のアナログ回路およびシミュレーション条件を受付けてもよい。また、受付部４０は、シミュレーション対象のアナログ回路を他の装置から受信し、シミュレーション条件を登録画面から受け付けてもよい。

シミュレーション部４１は、アナログ回路のシミュレーションを行う。例えば、シミュレーション部４１は、回路シミュレータにより、回路情報３０により示されるアナログ回路についてシミュレーションを行う。この回路シミュレータとしては、例えば、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）などが挙げられる。

最適化処理部４２は、アナログ回路の多目的最適化を行う。例えば、最適化処理部４２は、シミュレーション条件とされた設計パラメータの変更範囲内で設計パラメータを変更して、シミュレーション部４１により、回路の動作をシミュレーションすることを繰り返す。そして、最適化処理部４２は、シミュレーションの結果から評価項目が制約条件を満たし、パレート解となる設計パラメータを求める。

ここで、パレート解について説明する。図４は、パレート解を説明する図である。なお、以下では、説明を簡易化するため、評価項目が性能Ａ、性能Ｂの２つの場合を例にして説明する。図４の例では、性能Ａ、性能Ｂをそれぞれ軸としたグラフが示されている。図４に示すグラフでは、それぞれ原点に近いほど性能Ａ、性能Ｂの性能が高いものとする。最適化処理部４２は、シミュレーション条件とされた設計パラメータの変更範囲内で設計パラメータを変更して、シミュレーション部４１により回路の動作をシミュレーションして、性能Ａ、性能Ｂについて解Ｐ１〜解Ｐ８の８つの解を得たものとする。パレート解とは、他の解と各性能をそれぞれ比較した場合、少なくとも何れか１つの評価項目で他の解よりも高い性能を有する解を言う。例えば、解Ｐ１は、解Ｐ２〜解Ｐ８よりも性能Ａが高いため、パレート解である。また、解Ｐ２は、解Ｐ１よりも性能Ｂが高く、解Ｐ３〜解Ｐ８よりも性能Ａが高いため、パレート解である。一方、解Ｐ８は、性能Ａ、性能Ｂが共に解Ｐ３〜解Ｐ５よりも高いため、非パレート解である。このように解が全ての評価項目で他の解より性能が劣っている場合、支配関係にあるとも言う。例えば、解Ｐ８は、解Ｐ３に支配されている。パレート解は、他の解に支配されていない解である。図４の例では、解Ｐ１〜解Ｐ７はパレート解である。解Ｐ８は非パレート解である。

アナログ回路は、性能Ａおよび性能Ｂの性能が共によい方が好ましい。しかし、アナログ回路では、複数の性能にトレードオフの関係がある場合がある。例えば、性能Ａ、性能Ｂは、トレードオフの関係があり、性能Ａがよくなると性能Ｂが悪化する。このような場合、性能Ａ、性能Ｂが共によい設計パラメータを１つに定めることはできない。そこで、最適化処理部４２は、評価項目がパレート解となる設計パラメータを求める。

最適化処理部４２は、シミュレーション条件の変更範囲内で所定の方式で設計パラメータを変更して、シミュレーション部４１によるシミュレーションを繰り返し、評価項目が制約条件を満たし、パレート解となる設計パラメータを求める多目的最適化処理を行う。この所定の方式としては、例えば、遺伝的アルゴリズム（genetic algorithm）などが挙げられる。

図５は、多目的最適化処理を模式的に示した図である。最適化処理部４２は、シミュレーション条件の変更範囲内で設計パラメータを変更する。そして、シミュレーション部４１は、変更した設計パラメータで回路情報３０により示されるアナログ回路の動作のシミュレーションを行う。最適化処理部４２は、シミュレーション結果が制約条件を満たすかチェックする。最適化処理部４２は、設計パラメータを変更してシミュレーション部４１によるシミュレーションを繰り返し、評価項目がパレート解となる設計パラメータを解として出力する。

ところで、アナログ回路の設計では、多目的最適化のシミュレーション結果を検証した結果、シミュレーション条件を変えて再度シミュレーションを行う場合がある。例えば、アナログ回路の設計では、シミュレーション結果を検証した結果、設計パラメータを追加したり、設計パラメータの変更範囲を変更したり、評価項目を追加したり、制約条件を変更したりする場合がある。このような場合、変更された新たなシミュレーション条件は、過去のシミュレーション条件と重複する部分を含む場合がある。例えば、過去のシミュレーション条件で変更範囲が「１〜１０」であった設計パラメータが、新たなシミュレーション条件では、変更範囲が「５〜１５」と変更される場合がある。この場合、設計パラメータの変更範囲「５〜１０」は、重複している。また、例えば、設計パラメータが追加された場合でも、追加された設計パラメータ以外の設計パラメータは重複している。また、過去のシミュレーションから追加された設計パラメータは、所定値としてシミュレーションが実行されている。また、評価項目を追加された場合でも、追加された評価項目以外の評価項目は重複している。

そこで、最適化処理部４２は、受付部４０により受け付けた新たなシミュレーション条件を条件履歴情報３２に記憶された過去のシミュレーション条件と比較して、シミュレーションの再実行であるか否か判定する。最適化処理部４２は、新たなシミュレーションの条件が、過去のシミュレーションの条件と重複せず、シミュレーションの再実行ではない場合、新たなシミュレーションの条件で上述の多目的最適化処理を行う。

一方、最適化処理部４２は、シミュレーションの再実行である場合、計算結果情報３１に記憶された新たなシミュレーション条件を満たす解を用いて前記アナログ回路の多目的最適化を行う。

例えば、最適化処理部４２は、新たなシミュレーションの条件が、過去のシミュレーションの条件と重複する場合、当該重複する条件については過去のシミュレーションの結果を用いてアナログ回路の多目的最適化を行う。例えば、設計パラメータの変更範囲が「５〜１０」の範囲で重複している場合、最適化処理部４２は、計算結果情報３１に記憶された、設計パラメータが「５〜１０」の範囲の解を流用してアナログ回路の多目的最適化を行う。最適化処理部４２は、設計パラメータが重複する範囲にパレート解がある場合、新たなシミュレーションの条件でもパレート解とする。また、最適化処理部４２は、設計パラメータが重複する範囲の解を初期解として、所定の方式で設計パラメータを変更する。なお、最適化処理部４２は、パレート解のみを初期解としてもよい。最適化処理部４２は、設計パラメータが重複する範囲について過去の解を流用することにより、解の分布状況が判別できるため、解の分布状況から重複していない範囲についてもパレート解を効率良く検索できる。

ところで、設計パラメータが重複する範囲に流用可能な解が多数存在する場合がある。図６は、流用可能な解の分布の一例を示す図である。なお、以下では、説明を簡易化するため、評価項目が性能Ａ、性能Ｂ、性能Ｃの３つの場合を例にして説明する。図６の例では、性能Ａ、性能Ｂ、性能Ｃをそれぞれ軸としたグラフ上に、流用可能な解が分布している。図６に示すグラフでは、それぞれ原点に近いほど性能Ａ、性能Ｂ、性能Ｃの性能が高いものとする。図６の例では、流用可能な解に、性能Ｃについて著しく性能が悪い解も含まれている。このような場合、ユーザは、流用可能な解を制約する初期解制約条件を設定してもよい。例えば、受付部４０は、図示しない登録画面で流用する解を制約する初期解制約条件を受付ける。最適化処理部４２は、新たなシミュレーション条件を満たす解のうち、受け付けた初期解制約条件を満たす解を流用してアナログ回路の多目的最適化を行う。例えば、流用可能な解が図６に示すように分布している場合、ユーザは、登録画面で性能Ｃについて初期解制約条件として性能値Ｔを指定する。最適化処理部４２は、新たなシミュレーション条件を満たす解のうち、性能Ｃが性能値Ｔ以下の解を流用してアナログ回路の多目的最適化を行う。これにより、流用可能な解が多数ある場合でも、初期解制約条件を指定することにより、著しく性能が悪い解が流用されることを防止でき、有効な解を選択して流用できる。

また、例えば、新たなシミュレーションの条件に評価項目が追加されている場合、最適化処理部４２は、計算結果情報３１に記憶された過去のシミュレーションの解について、次の処理を行う。すなわち、最適化処理部４２は、設計パラメータが新たなシミュレーションの条件に該当する過去のシミュレーションの解のうち、パレート解についてはシミュレーション部４１によるシミュレーションを行って、新たな性能の評価項目をそれぞれ求める。また、最適化処理部４２は、非パレート解については過去のシミュレーションのパレート解のなかから性能の評価項目が全て上回るパレート解をそれぞれ特定する。そして、最適化処理部４２は、特定したパレート解のなかで新たな性能の評価項目が最もよい性能値をそれぞれ求める。そして、最適化処理部４２は、最もよい性能値の悪い順に所定数の非パレート解についての新たな性能の評価項目をそれぞれ求める。この所定数は、非パレート解の個数としてもよく、例えば、最もよい性能値の悪い順に非パレート解の１割などと割合として定めてもよい。

図７は、評価項目が追加された場合の処理の流れを説明する図である。なお、以下では、説明を簡易化するため、評価項目が性能Ａ、性能Ｂの２つの場合を例にして説明する。図７の例では、性能Ａ、性能Ｂをそれぞれ軸としたグラフ上に、パレート解、非パレート解が分布している。図７に示すグラフでは、それぞれ原点に近いほど性能Ａ、性能Ｂの性能が高いものとする。パレート解は、少なくとも何れか１つの評価項目で他の解よりも高い性能を有する解である。このため、評価項目が追加されている場合でも、過去のシミュレーション結果でのパレート解は、他の解よりも高い性能を有する評価項目があるため、新たなシミュレーションの条件でのシミュレーション結果でもパレート解となる。例えば、図７に示すグラフの各パレート解は、何れも新たなシミュレーションの条件でのシミュレーション結果でもパレート解となる。このため、最適化処理部４２は、パレート解についてはシミュレーション部４１によるシミュレーションを行って、新たな性能の評価項目をそれぞれ求める。

一方、評価項目が追加された場合、計算結果情報３１に記憶された非パレート解は、追加された評価項目で他の解よりも高い性能を有する場合、パレート解となる。例えば、図７の例では、非パレート解Ｐ１０に着目し、非パレート解Ｐ１０の性能Ａ、性能Ｂの性能値によりグラフを４つの領域Ａ１〜Ａ４に分けている。非パレート解Ｐ１０は、領域Ａ１の各解に対して、性能Ｂで高い性能を有する。非パレート解Ｐ１０は、領域Ａ２の各解に対して、性能Ａ、性能Ｂで共に高い性能を有する。非パレート解Ｐ１０は、領域Ａ３の各解に対して、性能Ａで高い性能を有する。非パレート解Ｐ１０は、領域Ａ４の各解に対して、性能Ａ、性能Ｂで共に低い性能を有する。この領域Ａ４内の非パレート解Ｐ１１は、領域Ａ４内のいずれかのパレート解に支配されており、いずれかのパレート解に対して全ての評価項目で性能が劣っている。よって、非パレート解Ｐ１０がパレート解となるには、領域Ａ４内のパレート解Ｐ１２、Ｐ１３よりも、追加された評価項目で高い性能でなければならない。そこで、最適化処理部４２は、非パレート解については過去のシミュレーションのパレート解のなかから性能の評価項目が全て上回るパレート解をそれぞれ特定する。これにより、図７の例の場合、非パレート解Ｐ１０については、性能Ａ、性能Ｂが全て上回る領域Ａ４内のパレート解Ｐ１２、Ｐ１３がそれぞれ特定される。最適化処理部４２は、特定したパレート解のなかで新たな性能の評価項目が最もよい性能値をそれぞれ求める。図７の例の場合、非パレート解Ｐ１０については、パレート解Ｐ１２、Ｐ１３の新たな性能の評価項目の評価値を比較して、最もよい最大性能値をそれぞれ求める。ここで、以下では、非パレート解についての最大性能値をｂｅｓｔと記述する。最適化処理部４２は、最大性能値ｂｅｓｔの悪い順に所定数の非パレート解についての新たな性能の評価項目をそれぞれ求める。

非パレート解がパレート解となるには、追加された評価項目が最大性能値ｂｅｓｔよりも高い性能でなければならない。最大性能値ｂｅｓｔが高い非パレート解は、追加された評価項目の性能値を求めても、求めた性能値が最大性能値ｂｅｓｔよりも高くなる可能性が低く、パレート解になり難い。一方、最大性能値ｂｅｓｔが低い非パレート解は、追加された評価項目の性能値を求めた場合、求めた性能値が最大性能値ｂｅｓｔよりも高くなる可能性が高く、パレート解になりやすい。そこで、最適化処理部４２は、最大性能値ｂｅｓｔの悪い順に新たな性能の評価項目をそれぞれ求める。

一方、最適化処理部４２は、新たなシミュレーションの条件が、過去のシミュレーションの条件と重複しない新規の範囲については多目的最適化処理を行う。例えば、設計パラメータの変更範囲が「１０〜１５」の範囲で重複しない新規の範囲である場合、最適化処理部４２は、設計パラメータの変更範囲が「１０〜１５」の範囲については多目的最適化処理を行う。

最適化処理部４２は、新たなシミュレーションの条件で評価項目がパレート解となる設計パラメータを求める。例えば、最適化処理部４２は、設計パラメータが重複する範囲の流用したパレート解については、計算結果情報３１からパレート解となる設計パラメータを求める。また、最適化処理部４２は、新規の範囲および非パレート解でシミュレーション部４１によるシミュレーションを行った解については、他の全ての解と比較してパレート解を特定し、パレート解となる設計パラメータを求める。

出力部４３は、最適化処理部４２によるアナログ回路の多目的最適化の結果を出力する。例えば、出力部４３は、最適化処理部４２によりパレート解とされた解をシミュレーション結果として表示部２１に出力する。なお、出力部４３は、シミュレーション結果をファイルとして出力し、記憶部２３に格納してもよい。

格納部４４は、受付部４０により受け付けた新たなシミュレーション条件を条件履歴情報３２に格納する。また、格納部４４は、条件履歴情報３２に過去のシミュレーション条件が記憶されている場合、前回実行されたシミュレーション条件からの変更の種別および変更の内容を条件履歴情報３２に格納する。これにより、条件履歴情報３２には、実行されたシミュレーション条件の履歴が記憶される。

また、格納部４４は、最適化処理部４２によるアナログ回路の多目的最適化の結果を計算結果情報３１に格納する。これにより、計算結果情報３１には、実行されたシミュレーションの結果が記憶される。

次に、本実施例に係るシミュレーション装置１０がアナログ回路の多目的最適化を行うシミュレーション処理の流れを説明する。図８は、シミュレーション処理の手順を示すフローチャートである。このシミュレーション処理は、例えば、図示しない登録画面からシミュレーション対象のアナログ回路、シミュレーション条件および初期解制約条件が登録されて、処理実行を指示する所定の操作が行われたタイミングで実行される。

図８に示すように、最適化処理部４２は、受付部４０により受け付けた新たなシミュレーション条件を条件履歴情報３２に記憶された過去のシミュレーション条件と比較して、シミュレーションの再実行であるか否か判定する（Ｓ１０）。シミュレーションの再実行ではない場合（Ｓ１０否定）、最適化処理部４２は、受け付けた新たなシミュレーション条件で多目的最適化処理を行い（Ｓ１１）、後述のＳ２０へ移行する。

一方、シミュレーションの再実行である場合（Ｓ１０肯定）、最適化処理部４２は、新たなシミュレーションの条件が、前回のシミュレーションの条件と重複している範囲の解を計算結果情報３１から読み出す（Ｓ１２）。そして、最適化処理部４２は、読み出した解のうち、初期解制約条件を満たす解を初期解として抽出する（Ｓ１３）。

最適化処理部４２は、新たなシミュレーション条件は前回のシミュレーションから評価項目が新たに追加されているか否か判定する（Ｓ１４）。評価項目が追加されていない場合（Ｓ１４否定）、処理は、後述のＳ１９へ移行する。

一方、評価項目が追加されている場合（Ｓ１４肯定）、最適化処理部４２は、設計パラメータが新たなシミュレーションの条件に該当する過去のシミュレーションのパレート解について、新たな性能の評価項目をそれぞれ求める（Ｓ１５）。また、最適化処理部４２は、非パレート解について過去のシミュレーションのパレート解のなかから性能の評価項目が全て上回るパレート解を特定する（Ｓ１６）。そして、最適化処理部４２は、特定したパレート解のなかで新たな性能の評価項目が最もよい最大性能値ｂｅｓｔをそれぞれ求める（Ｓ１７）。そして、最適化処理部４２は、最大性能値ｂｅｓｔの悪い順に所定数の非パレート解についての新たな性能の評価項目をそれぞれ求める（Ｓ１８）。

最適化処理部４２は、新たなシミュレーションの条件が、過去のシミュレーションの条件と重複しない新規の範囲について、多目的最適化処理を行う（Ｓ１９）。

最適化処理部４２は、新規の範囲および非パレート解でシミュレーション部４１によるシミュレーションを行った解について、パレート解を特定する（Ｓ２０）。出力部４３は、パレート解とされた解をシミュレーション結果として表示部２１に出力する（Ｓ２１）。格納部４４は、最適化処理部４２によるアナログ回路の多目的最適化の結果を計算結果情報３１に格納し（Ｓ２２）、処理を終了する。

このように、シミュレーション装置１０は、アナログ回路に対する新たなシミュレーション条件を受け付ける。また、シミュレーション装置１０は、アナログ回路の過去のシミュレーション条件および当該過去のシミュレーション条件でシミュレーションされた過去のシミュレーションの解を記憶する記憶部２３を有する。そして、シミュレーション装置１０は、記憶部２３に、受け付けた新たなシミュレーション条件を満たす解がある場合、当該新たなシミュレーション条件を満たす解を用いてアナログ回路の多目的最適化を行う。これにより、シミュレーション装置１０は、受け付けた新たなシミュレーション条件を満たす過去のシミュレーションの解を用いてアナログ回路の多目的最適化を行うので、多目的最適化の再実行にかかる時間を短縮できる。

また、シミュレーション装置１０は、用いる解を制約する初期解制約条件をさらに受け付ける。そして、シミュレーション装置１０は、新たなシミュレーション条件を満たす解のうち、受け付けた初期解制約条件を満たす解を用いて前記アナログ回路の多目的最適化を行う。これにより、シミュレーション装置１０は、初期解制約条件を指定することにより、著しく性能が悪い解が流用されることを防止でき、有効な解を選択して流用できる。

また、シミュレーション装置１０は、新たなシミュレーション条件として、過去のシミュレーション条件の性能の評価項目に新たな性能の評価項目が追加されている場合、次の処理を行う。すなわち、シミュレーション装置１０は、新たなシミュレーション条件として、過去のシミュレーション条件の性能の評価項目に新たな性能の評価項目が追加されている場合、過去のシミュレーションの解のうちパレート解の新たな性能の評価項目をそれぞれ求める。また、シミュレーション装置１０は、非パレート解について過去のシミュレーションのパレート解のなかから性能の評価項目が全て上回るパレート解をそれぞれ特定し、特定したパレート解のなかで新たな性能の評価項目が最もよい最大性能値をそれぞれ求める。そして、シミュレーション装置１０は、最大性能値の悪い順に所定数の非パレート解についての新たな性能の評価項目をそれぞれ求める。これにより、シミュレーション装置１０は、非パレート解について、パレート解となりやすいものから順にシミュレーションを行うことができる。また、シミュレーション装置１０は、全てではなく、最大性能値の悪い順に所定数の非パレート解についての新たな性能の評価項目をそれぞれ求めるので、多目的最適化の再実行にかかる時間を短縮できる。

さて、これまで開示の装置に関する実施例について説明したが、開示の技術は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では、本発明に含まれる他の実施例を説明する。

例えば、上記の実施例では、シミュレーション部４１において回路シミュレータにより回路シミュレーションを行う場合について説明したが、開示の装置はこれに限定されない。例えば、最適化処理部４２に回路シミュレーションのロジックを内蔵させ、最適化処理部４２により、設定された条件に従い、回路シミュレーションを行うものとしてもよい。

また、上記の実施例では、回路情報３０として記憶されたアナログ回路に対応付けて当該アナログ回路に対するシミュレーション条件の履歴およびシミュレーション結果を記憶させる。そして、上記の実施例では、シミュレーション対象のアナログ回路に対応するシミュレーション条件の履歴およびシミュレーション結果を用いて多目的最適化の再実行を行うものとしてもよい。すなわち、シミュレーション装置１０は、シミュレーション条件およびシミュレーション結果をアナログ回路に対応付けて記憶する。そして、シミュレーション装置１０は、再実行されるアナログ回路が過去と同一である場合、過去のシミュレーション条件およびシミュレーション結果から流用を行うようにしてもよい。

また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的状態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。例えば、図１に示す受付部４０、シミュレーション部４１、最適化処理部４２、出力部４３および格納部４４の各処理部が適宜統合または分割されてもよい。また、各処理部にて行なわれる各処理機能は、その全部または任意の一部が、ＣＰＵおよび該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。

［シミュレーションプログラム］
また、上記の実施例で説明した各種の処理は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータシステムで実行することによって実現することもできる。そこで、以下では、上記の実施例と同様の機能を有するプログラムを実行するコンピュータシステムの一例を説明する。図９は、シミュレーションプログラムを実行するコンピュータを示す図である。

図９に示すように、コンピュータ３００は、ＣＰＵ３１０、ＲＯＭ（Read Only Memory）３２０、ＨＤＤ（Hard Disk Drive）３３０、ＲＡＭ（Random Access Memory）３４０を有する。これら３１０〜３４０の各部は、バス４００を介して接続される。

ＲＯＭ３２０には上記実施例の各処理部と同様の機能を発揮するシミュレーションプログラム３２０ａが予め記憶される。例えば、上記実施例の受付部４０、シミュレーション部４１、最適化処理部４２、出力部４３および格納部４４と同様の機能を発揮するシミュレーションプログラム３２０ａを記憶させる。なお、シミュレーションプログラム３２０ａについては、適宜分離しても良い。

ＨＤＤ３３０には、各種データを記憶する。例えば、ＨＤＤ３３０は、ＯＳや各種データを記憶する。

そして、ＣＰＵ３１０が、シミュレーションプログラム３２０ａをＲＯＭ３２０から読み出して実行することで、実施例の各処理部と同様の動作を実行する。すなわち、シミュレーションプログラム３２０ａは、実施例の受付部４０、シミュレーション部４１、最適化処理部４２、出力部４３および格納部４４と同様の動作を実行する。

なお、上記したシミュレーションプログラム３２０ａについては、必ずしも最初からＲＯＭ３２０に記憶させることを要しない。シミュレーションプログラム３２０ａはＨＤＤ３３０に記憶させてもよい。

例えば、コンピュータ３００に挿入されるフレキシブルディスク（ＦＤ）、Compact Disk Read Only Memory（ＣＤ−ＲＯＭ）、Digital Versatile Disk（ＤＶＤ）、光磁気ディスク、ＩＣカードなどの「可搬用の物理媒体」にプログラムを記憶させておく。そして、コンピュータ３００がこれらからプログラムを読み出して実行するようにしてもよい。

さらには、公衆回線、インターネット、ＬＡＮ、ＷＡＮなどを介してコンピュータ３００に接続される「他のコンピュータ（またはサーバ）」などにプログラムを記憶させておく。そして、コンピュータ３００がこれらからプログラムを読み出して実行するようにしてもよい。

１０ シミュレーション装置
２３ 記憶部
２４ 制御部
３０ 回路情報
３１ 計算結果情報
３２ 条件履歴情報
４０ 受付部
４１ シミュレーション部
４２ 最適化処理部
４３ 出力部
４４ 格納部

Claims (5)

1. コンピュータに、
   アナログ回路に対する新たなシミュレーション条件を受け付け、
   前記アナログ回路の過去のシミュレーション条件および当該過去のシミュレーション条件でシミュレーションされた過去のシミュレーションの解を記憶する記憶部に、受け付けた前記新たなシミュレーション条件を満たす解がある場合、前記新たなシミュレーション条件を満たす解を用いて前記アナログ回路の多目的最適化を行う
   処理を実行させることを特徴とするシミュレーションプログラム。
2. 前記受け付けは、用いる解を制約する初期解制約条件をさらに受け付け、
   前記多目的最適化を行う処理は、前記新たなシミュレーション条件を満たす解のうち、受け付けた初期解制約条件を満たす解を用いて前記アナログ回路の多目的最適化を行う
   ことを特徴とする請求項１に記載のシミュレーションプログラム。
3. 前記多目的最適化を行う処理は、前記新たなシミュレーション条件として、前記過去のシミュレーション条件の性能の評価項目に新たな性能の評価項目が追加されている場合、前記記憶部に記憶された過去のシミュレーションの解のうち、パレート解については新たな性能の評価項目をそれぞれ求め、非パレート解については前記過去のシミュレーションのパレート解のなかから性能の評価項目が全て上回るパレート解をそれぞれ特定し、特定したパレート解のなかで新たな性能の評価項目が最もよい最大性能値をそれぞれ求め、当該最大性能値の悪い順に所定数の非パレート解についての新たな性能の評価項目をそれぞれ求める
   ことを特徴とする請求項１または２に記載のシミュレーションプログラム。
4. コンピュータが、
   アナログ回路に対する新たなシミュレーション条件を受け付け、
   前記アナログ回路の過去のシミュレーション条件および当該過去のシミュレーション条件でシミュレーションされた過去のシミュレーションの解を記憶する記憶部に、受け付けた新たなシミュレーション条件を満たす解がある場合、当該新たなシミュレーション条件を満たす解を用いて前記アナログ回路の多目的最適化を行う
   処理を実行することを特徴とするシミュレーション方法。
5. アナログ回路に対する新たなシミュレーション条件を受け付ける受付部と、
   前記アナログ回路の過去のシミュレーション条件および当該過去のシミュレーション条件でシミュレーションされた過去のシミュレーションの解を記憶する記憶部と、
   前記記憶部に記憶された過去のシミュレーションの解に、前記受付部により受け付けた新たなシミュレーション条件を満たす解がある場合、当該新たなシミュレーション条件を満たす解を用いて前記アナログ回路の多目的最適化を行う最適化処理部と
   を有することを特徴とするシミュレーション装置。

Images