JP2014183680A - Short circuit current protection device - Google Patents

Short circuit current protection device Download PDF

Info

Publication number
JP2014183680A
JP2014183680A JP2013057694A JP2013057694A JP2014183680A JP 2014183680 A JP2014183680 A JP 2014183680A JP 2013057694 A JP2013057694 A JP 2013057694A JP 2013057694 A JP2013057694 A JP 2013057694A JP 2014183680 A JP2014183680 A JP 2014183680A
Authority
JP
Japan
Prior art keywords
voltage
gate
value
current
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013057694A
Other languages
Japanese (ja)
Other versions
JP6104660B2 (en
Inventor
Masanari Seki
真生 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2013057694A priority Critical patent/JP6104660B2/en
Publication of JP2014183680A publication Critical patent/JP2014183680A/en
Application granted granted Critical
Publication of JP6104660B2 publication Critical patent/JP6104660B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a short circuit current protection device that suppresses a malfunction due to a noise while suppressing heat generation of a Zener diode at the time of load short circuit protection.SOLUTION: A comparison voltage value Va is generated using a detection current value Ia of a drain current Id, a second reference voltage value Vref2 is set lower than a first reference voltage value Vref1, a Zener current Izd is limited by a capacitor Ca after a gate end voltage Vg2 is lowered to a Zener voltage Vzd by a gate voltage adjustment part 42 that operates when there occurs a surge current (noise), and the gate end voltage Vg2 is set at 0 [V] through a gate control circuit 54 and a driver 72 when there occurs a load short circuit.

Description

この発明は、直流電力と交流電力の変換を行う電力変換器等に用いられるMOSFETやIGBT等のスイッチング素子の負荷短絡時における短絡電流保護装置に関し、たとえば、直流電圧を交流電圧に変換して負荷に供給するインバータ等に適用して好適な前記スイッチング素子の短絡電流保護装置に関する。   The present invention relates to a short-circuit current protection device at the time of load short-circuiting of a switching element such as a MOSFET or IGBT used in a power converter that performs conversion between DC power and AC power, for example, a load by converting a DC voltage into an AC voltage. The present invention relates to a short-circuit current protection device for the switching element, which is suitable for application to an inverter or the like that is supplied to the above.

従来から、特許文献1及び特許文献2に示すように、負荷短絡時に、インバータ等の電力変換器を構成するスイッチング素子に過大な短絡電流を流れないように保護する技術が公表されている。   Conventionally, as shown in Patent Literature 1 and Patent Literature 2, a technology for protecting an excessive short-circuit current from flowing through a switching element constituting a power converter such as an inverter when a load is short-circuited has been disclosed.

図8に示すように、特許文献1に開示された短絡電流保護装置110が適用された電力変換器112は、通常時(負荷の非短絡時)には、ハイレベルとローレベルとの間で変化するゲート信号電圧e0を、コンプリメンタリ接続のトランジスタ102、104を介して0[V](基準電位)と定電圧電源106の駆動電圧(定電圧ともいう。)Vcc[V]との間で変化するゲート電圧(ゲート駆動電圧ともいう。)Vg1(0[V]又はVcc[V])を発生させ、抵抗器108を介してIGBT114及び補助IGBT116のゲート端子(ゲート入力端子ともいう。)にゲート電圧(ゲート端電圧ともいう。)Vg2(0[V]又はVcc[V])として印加することで、IGBT114及び補助IGBT116を同時にオンオフスイッチングし、オン時(ターンオン時)に、ドレイン電流(コレクタ電流)Idを流すように構成されている。   As shown in FIG. 8, the power converter 112 to which the short-circuit current protection device 110 disclosed in Patent Document 1 is applied is between a high level and a low level during normal time (when the load is not short-circuited). A changing gate signal voltage e0 is changed between 0 [V] (reference potential) and a driving voltage (also referred to as a constant voltage) Vcc [V] of the constant voltage power source 106 through complementary transistors 102 and 104. A gate voltage (also referred to as a gate drive voltage) Vg1 (0 [V] or Vcc [V]) is generated and gated to the gate terminals (also referred to as gate input terminals) of the IGBT 114 and the auxiliary IGBT 116 via the resistor 108. By applying a voltage (also referred to as a gate end voltage) Vg2 (0 [V] or Vcc [V]), the IGBT 114 and the auxiliary IGBT 116 are simultaneously turned on / off. And quenching, when on (at turn-on), and is configured to flow a drain current (collector current) Id.

なお、この明細書において、ゲート電圧Vg1とゲート電圧Vg2とを区別して説明した方が分かりやすい場合には、抵抗器108の一端(入力端)に印加されるゲート電圧Vg1をゲート駆動電圧Vg1といい、抵抗器108の他端(出力端)であるゲート端子(ゲート入力端子)に印加されるゲート電圧Vg2をゲート端電圧Vg2という。   In this specification, when it is easier to understand by distinguishing between the gate voltage Vg1 and the gate voltage Vg2, the gate voltage Vg1 applied to one end (input end) of the resistor 108 is referred to as the gate drive voltage Vg1. The gate voltage Vg2 applied to the gate terminal (gate input terminal) which is the other end (output terminal) of the resistor 108 is referred to as a gate terminal voltage Vg2.

前記の補助IGBT116には、予めメインのIGBT114に流れるドレイン電流Idの何分の1かの正確な検出電流(検出電流値ともいう。)Iaが流れるように構成されている。   The auxiliary IGBT 116 is configured so that an accurate detection current (also referred to as a detection current value) Ia that is a fraction of the drain current Id flowing in the main IGBT 114 in advance flows.

負荷の短絡時に、短絡電流保護装置110は、急激に増加するドレイン電流Idの電流値を、補助IGBT116のエミッタ端子と基準電位との間に挿入した電流検出抵抗器118により検出電流値Iaを電圧変換した電圧値Vaにて検出する。   When the load is short-circuited, the short-circuit current protection device 110 converts the current value of the drain current Id, which is rapidly increased, to the detected current value Ia by the current detection resistor 118 inserted between the emitter terminal of the auxiliary IGBT 116 and the reference potential. Detection is performed with the converted voltage value Va.

そして、この特許文献1に係る短絡電流保護装置110では、検出された電圧値Vaが、ツェナーダイオード120の降伏電圧Vzpとエミッタ接地型のトランジスタ122のベースエミッタ電圧Vbeとの和(Vzp+Vbe≒Vzp)を上回る電圧値になったときに、トランジスタ122をオン状態にし、ゲート端電圧Vg2を、ツェナーダイオード120の降伏電圧Vzpとトランジスタ122のオン電圧Vsatの和電圧Vzp+Vsat(≒Vzp)にクランプする。これにより、ゲート端電圧Vg2が駆動電圧Vccまで上昇することを防止し、短絡電流であるドレイン電流Idを減少させ、スイッチング素子であるIGBT114を保護するものと推定される。   In the short-circuit current protection device 110 according to Patent Document 1, the detected voltage value Va is the sum of the breakdown voltage Vzp of the Zener diode 120 and the base-emitter voltage Vbe of the common-emitter transistor 122 (Vzp + Vbe≈Vzp). The transistor 122 is turned on and the gate terminal voltage Vg2 is clamped to the sum voltage Vzp + Vsat (≈Vzp) of the breakdown voltage Vzp of the Zener diode 120 and the on-voltage Vsat of the transistor 122. As a result, it is presumed that the gate terminal voltage Vg2 is prevented from rising to the drive voltage Vcc, the drain current Id which is a short circuit current is reduced, and the IGBT 114 which is a switching element is protected.

一方、図9に示すように、特許文献2に開示された従来技術に係る短絡電流保護装置210が適用された電力変換器212は、通常時(負荷の非短絡時)には、0[V](基準電位)と定電圧電源106の駆動電圧(定電圧ともいう。)Vcc[V]との間で変化するゲート駆動電圧Vg1(0[V]又はVcc[V])を発生させ、抵抗器208を介してIGBT214のゲート端子にゲート端電圧Vg2(0[V]又はVcc[V])として印加することで、IGBT214をオンオフスイッチングし、オン時(ターンオン時)に、ドレイン電流Idを流すように構成されている。   On the other hand, as shown in FIG. 9, the power converter 212 to which the short-circuit current protection device 210 according to the related art disclosed in Patent Document 2 is applied is 0 [V] at normal time (when the load is not short-circuited). ] (Reference potential) and a driving voltage (also referred to as a constant voltage) Vcc [V] of the constant voltage power supply 106, a gate driving voltage Vg1 (0 [V] or Vcc [V]) that changes between By applying the gate terminal voltage Vg2 (0 [V] or Vcc [V]) to the gate terminal of the IGBT 214 via the device 208, the IGBT 214 is switched on and off, and the drain current Id flows when it is on (turned on). It is configured as follows.

なお、IGBT214のセンスエミッタ端子には、コレクタ−エミッタ間に流れるドレイン電流Id(主電流)の例えば1万分の1の検出電流Iaが流れると記載されている。   It is described that the detection current Ia of, for example, 1 / 10,000 of the drain current Id (main current) flowing between the collector and the emitter flows in the sense emitter terminal of the IGBT 214.

負荷の短絡時には、短絡電流保護装置210は、急激に増加するドレイン電流Idの電流値を、エミッタ端子と基準電位との間に挿入した電流検出抵抗器218に検出電流値Iaを電圧変換した電圧値Vaにて検出する。   When the load is short-circuited, the short-circuit current protection device 210 converts the detected current value Ia into a voltage obtained by converting the current value of the drain current Id that rapidly increases into the current detection resistor 218 inserted between the emitter terminal and the reference potential. Detect with value Va.

そして、この特許文献2に係る短絡電流保護装置210では、検出された電圧値Vaが、保護用MOSFET222のオン電圧Vgsonになったとき(図示しない時点t3´とする。)に、保護用MOSFET222がオン状態(Vds≒0[V])にし、コンデンサ224の端子間電圧が、IGBT214のゲート端電圧Vg2であるセンスエミッタ−エミッタ間電圧Vseに瞬時になるものと推定される。   In the short-circuit current protection device 210 according to Patent Document 2, when the detected voltage value Va becomes the ON voltage Vgson of the protection MOSFET 222 (referred to as a time t3 ′ not shown), the protection MOSFET 222 is used. It is estimated that the ON state (Vds≈0 [V]) is established, and the voltage between the terminals of the capacitor 224 becomes instantaneous to the sense emitter-emitter voltage Vse, which is the gate terminal voltage Vg2 of the IGBT 214.

その後、さらに、このセンスエミッタ−エミッタ間電圧Vseが、抵抗器208とコンデンサ224の時定数に基づきゲート電圧Vg1(=Vcc)に向かって増加するものと推定される。   Thereafter, the sense emitter-emitter voltage Vse is further estimated to increase toward the gate voltage Vg1 (= Vcc) based on the time constants of the resistor 208 and the capacitor 224.

この動作により、ドレイン電流Idの増加が抑制され、前記負荷短絡の時点t3´から一定時間後の時点(図示しない時点t4´とする。)に、ゲート駆動回路230によりゲート駆動電圧Vg1が停止状態(0[V]に固定された状態)にされる。これによりIGBT214のゲートエミッタ間電圧Vgeが小さくなり、これに伴いドレイン電流Idが低下し、IGBT214がオフ状態となってドレイン電流Idがゼロ値になり、IGBT214が保護されるものと想定される。   By this operation, the increase of the drain current Id is suppressed, and the gate drive voltage Vg1 is stopped by the gate drive circuit 230 at a time after a predetermined time from the load short-circuiting time t3 ′ (time t4 ′ not shown). (State fixed to 0 [V]). As a result, the gate-emitter voltage Vge of the IGBT 214 is decreased, and accordingly, the drain current Id is decreased, the IGBT 214 is turned off, the drain current Id becomes zero value, and the IGBT 214 is assumed to be protected.

特開平5−218836号公報(図4、[0014]〜[0017])JP-A-5-218836 (FIG. 4, [0014] to [0017]) 特開2009−213305号公報(図2、図3、図5、[0038]〜[0041])JP 2009-213305 A (FIGS. 2, 3, and 5, [0038] to [0041])

しかしながら、上記特許文献1に開示された従来技術に係る短絡電流保護装置110においては、負荷短絡の保護時に、ツェナーダイオード120によりゲート端電圧Vg2をツェナー電圧Vzpにクランプしているとき、駆動電圧Vccを発生する定電圧電源106の能力と抵抗器108の抵抗値に応じた電流(ツェナー電流Izp)が定電圧電源106からトランジスタ102及び抵抗器108を通じてツェナーダイオード120に連続して流れることから、定格電力の大きな大サイズの素子で形成されるツェナーダイオード120が必要になるという課題がある。   However, in the short-circuit current protection device 110 according to the prior art disclosed in Patent Document 1, when the gate terminal voltage Vg2 is clamped to the Zener voltage Vzp by the Zener diode 120 during load short-circuit protection, the drive voltage Vcc Since the current (zener current Izp) corresponding to the ability of the constant voltage power source 106 to generate the current and the resistance value of the resistor 108 flows from the constant voltage power source 106 to the Zener diode 120 through the transistor 102 and the resistor 108, There is a problem that a Zener diode 120 formed of a large-sized element with large electric power is required.

さらに、駆動電圧Vccを発生する定電圧電源106及びトランジスタ102の回路構成及び素子も過大電流に対応した回路構成にする必要があり、結果として、保護回路全体が大型化、且つ仕様的に肥大化するという課題がある。   Furthermore, the circuit configuration and elements of the constant voltage power supply 106 and the transistor 102 that generate the drive voltage Vcc also need to have a circuit configuration corresponding to the excessive current. As a result, the entire protection circuit is increased in size and enlarged in specifications. There is a problem of doing.

なお、抵抗器108の抵抗値を大きくすれば、負荷短絡の保護時にツェナーダイオード120に流れるツェナー電流Izpを抑制することができるが、抵抗器108の抵抗値は、スイッチング素子であるIGBT114、116のスイッチング特性が確保できる値より大きな値にするとスイッチング時間(IGBT114、116がオン状態からオフ状態、又はオフ状態からオン状態に遷移する遷移時間)が長くなるので抵抗器108の数値を大きな値にすることには制約がある。   If the resistance value of the resistor 108 is increased, the Zener current Izp flowing through the Zener diode 120 at the time of load short-circuit protection can be suppressed. However, the resistance value of the resistor 108 is the resistance value of the IGBTs 114 and 116 that are switching elements. When the switching characteristic is set to a value larger than a value that can be secured, the switching time (the transition time during which the IGBTs 114 and 116 transition from the on state to the off state or from the off state to the on state) becomes long. There are limitations.

仮に、トランジスタ122とツェナーダイオード120とに直列に抵抗器を挿入することを考慮しても、負荷短絡時に遅延が発生し、IGBT114及び116にダメージを与えてしまう。   Even if a resistor is inserted in series with the transistor 122 and the Zener diode 120, a delay occurs when the load is short-circuited, and the IGBTs 114 and 116 are damaged.

その上、ツェナーダイオード120の降伏電圧Vzpには、ばらつきがあり、一定の検出電流値Iaでの保護制御を行うことが困難であるという課題もある。   In addition, the breakdown voltage Vzp of the Zener diode 120 varies, and there is a problem that it is difficult to perform protection control with a constant detection current value Ia.

一方、上記特許文献2に係る従来技術の短絡電流保護装置210においても、保護用MOSFET222のオン電圧(ゲート閾値電圧Vgsthという。)にばらつきがあり、一定の検出電流値Iaでの保護制御を行うことが困難となり、そのため、スイッチング時におけるサージ電流等のノイズによる誤動作が発生し易いという課題がある。   On the other hand, also in the short-circuit current protection device 210 of the prior art according to Patent Document 2, the on-voltage (referred to as the gate threshold voltage Vgsth) of the protection MOSFET 222 varies, and protection control is performed at a constant detection current value Ia. Therefore, there is a problem that malfunction due to noise such as surge current at the time of switching is likely to occur.

この発明は、このような種々の課題を考慮してなされたものであり、保護時における保護用のツェナーダイオードの発熱を抑制しながら、ノイズによる誤動作を抑制することを可能とする短絡電流保護装置を提供することを目的とする。   The present invention has been made in consideration of such various problems, and is capable of suppressing malfunction due to noise while suppressing heat generation of a protective Zener diode during protection. The purpose is to provide.

特許請求の範囲及びこの[課題を解決するための手段]の項では、理解の便宜のために、スイッチング素子として、NMOSFET、NPN型IGBT等、N型のスイッチング素子の特性を考慮して電流値、閾値の大きさを記載しているが、数値を絶対値で理解すれば分かるように、特許請求の範囲には、P型のスイッチング素子の特性に適用した場合も含まれることはいうまでもない。   In the claims and this [Means for Solving the Problems], for convenience of understanding, the current value in consideration of the characteristics of an N-type switching element such as an NMOSFET or an NPN IGBT as a switching element. Although the threshold size is described, it is obvious that the scope of the claims includes the case where it is applied to the characteristics of the P-type switching element, as understood by understanding the numerical value as an absolute value. Absent.

この発明に係る短絡電流保護装置は、スイッチング素子を備えた電力変換器の短絡電流保護装置において、前記スイッチング素子のゲート入力端子にゲート電圧として所定の駆動電圧を印加することによって前記スイッチング素子のターンオン及びターンオフを制御するゲート制御回路と、前記スイッチング素子に流れる電流値を検知する電流検知部と、前記電流値が第1閾値を上回ったことを検出すると共に、検出してから第1の時間後に前記ゲート制御回路による前記ゲート電圧の印加を遮断する保護回路と、前記電流値が前記第1閾値より小さい第2閾値を上回ったことを検出すると共に、検出してから前記第1の時間よりも短い第2の時間後に前記ゲート電圧を前記駆動電圧よりも低減させ、且つ前記電流値が前記第2閾値を上回った後に前記第2閾値を下回った場合には、前記駆動電圧を印加するゲート電圧調整部と、を備えることを特徴とする。   The short-circuit current protection device according to the present invention is a short-circuit current protection device for a power converter including a switching element, wherein the switching element is turned on by applying a predetermined drive voltage as a gate voltage to the gate input terminal of the switching element. And a gate control circuit for controlling the turn-off, a current detection unit for detecting a current value flowing through the switching element, and detecting that the current value has exceeded a first threshold, and a first time after the detection A protection circuit for cutting off the application of the gate voltage by the gate control circuit; and detecting that the current value exceeds a second threshold value that is smaller than the first threshold value, and more than the first time after detection After a short second time, the gate voltage is reduced below the driving voltage, and the current value exceeds the second threshold value. If it falls below the second threshold after it is characterized by and a gate voltage adjusting unit which applies the driving voltage.

理解の便宜のために、この発明に係る前記ゲート電圧調整部が存在しないと仮定した場合、前記保護回路に設定される第1閾値は、ターンオン時のサージ等のノイズによっては上回らない比較的に大きな値に設定しないと、ノイズを負荷短絡と誤検知してしまい、インバータ等のスイッチング素子利用装置の性能を低下させてしまう。その一方で、ノイズによる誤検知を防止するために保護回路に設定される第1閾値を大きな値にすると、ゲート電圧の遮断までにかかる時間が長くなるため、スイッチング素子にかかるストレス(電気的な損傷)が大きくなり、結果、スイッチング素子の寿命が短くなってしまう。   For the convenience of understanding, when it is assumed that the gate voltage adjusting unit according to the present invention does not exist, the first threshold value set in the protection circuit is relatively high and does not exceed by noise such as surge at turn-on. If it is not set to a large value, the noise is erroneously detected as a load short circuit, and the performance of a switching element utilizing device such as an inverter is deteriorated. On the other hand, if the first threshold value set in the protection circuit is set to a large value in order to prevent erroneous detection due to noise, the time taken until the gate voltage is cut off increases, and therefore stress (electrical) applied to the switching element is increased. Damage) is increased, and as a result, the life of the switching element is shortened.

そこで、この発明では、保護回路に加えてゲート電圧調整部を備える。ゲート電圧調整部は、スイッチング素子に流れる電流値が、保護回路の作動開始条件である前記第1閾値より小さい第2閾値を上回ったことを検出してから、第2の時間(前記保護回路がゲート電圧の印加を遮断する第1の時間よりも短い時間)後に前記ゲート電圧を前記駆動電圧よりも低減させ、且つ前記電流値が前記第2閾値を上回った後に前記第2閾値を下回った場合には、前記駆動電圧を印加するように構成したので、この構成により、ノイズ発生(通常のサージ発生)により保護回路が完全に作動してしまうことを回避できる。   Therefore, the present invention includes a gate voltage adjustment unit in addition to the protection circuit. The gate voltage adjustment unit detects that the value of the current flowing through the switching element has exceeded a second threshold value that is smaller than the first threshold value, which is an operation start condition of the protection circuit. When the gate voltage is reduced below the drive voltage after a time shorter than the first time during which the application of the gate voltage is cut off, and the current value exceeds the second threshold value and then falls below the second threshold value In this configuration, the drive voltage is applied, and this configuration can prevent the protection circuit from being completely activated due to noise generation (normal surge generation).

より具体的に、前記ゲート電圧調整部は、一端が前記ゲート入力端子側に接続され、他端が基準電位側に接続されると共に、前記電流値が前記第1閾値より小さい前記第2閾値を上回った場合に導通状態となるスイッチ部と、前記スイッチ部と前記ゲート入力端子との間に直列接続されたコンデンサ及びツェナーダイオードと、を備えるように構成してもよい。   More specifically, the gate voltage adjustment unit has one end connected to the gate input terminal side and the other end connected to the reference potential side, and the current value is smaller than the first threshold value. You may comprise so that the switch part which will be in a conduction | electrical_connection state when it exceeds, and the capacitor | condenser and Zener diode which were connected in series between the said switch part and the said gate input terminal may be provided.

この構成によれば、スイッチング素子に流れる電流値が前記第1閾値より小さな値に設定された第2閾値を上回った場合には、ゲート電圧調整部が作動してスイッチ部が導通することにより、ゲート入力端子に入力されるゲート電圧(ゲート端電圧)が、まずツェナーダイオードの降伏電圧まで瞬時に引き下げられる。   According to this configuration, when the value of the current flowing through the switching element exceeds the second threshold value set to a value smaller than the first threshold value, the gate voltage adjustment unit operates and the switch unit becomes conductive. First, the gate voltage (gate end voltage) input to the gate input terminal is instantaneously reduced to the breakdown voltage of the Zener diode.

従って、ゲート端電圧の降伏電圧までの低下により、スイッチング素子を流れる電流が瞬時に制限され、負荷短絡等の短絡が発生している状態及び発生していない状態においても、スイッチング素子に過剰な電流が流れることが抑制される。   Therefore, the current flowing through the switching element is instantaneously limited due to the reduction of the gate end voltage to the breakdown voltage, and an excessive current is generated in the switching element even in a state where a short circuit such as a load short circuit has occurred or not. Is suppressed from flowing.

このように、ゲート電圧調整部は、一端がゲート入力端子側に接続され、他端が基準電位側に接続されるスイッチ部と、前記スイッチ部と前記ゲート入力端子との間に直列接続されたコンデンサ及びツェナーダイオードと、を備える比較的簡易な構成にされているため、前記電流値が前記第2閾値を上回る際には瞬時にゲート端電圧をツェナーダイオードの降伏電圧まで引き下げることができる(応答時間が短く、応答が早い)。   As described above, the gate voltage adjusting unit is connected in series between the switch unit and the gate input terminal, the switch unit having one end connected to the gate input terminal side and the other end connected to the reference potential side. Since it has a relatively simple configuration including a capacitor and a Zener diode, when the current value exceeds the second threshold value, the gate terminal voltage can be instantaneously reduced to the breakdown voltage of the Zener diode (response) Short time and quick response).

しかも、前記電流値が前記第2閾値を一時的に上回るような場合、すなわち負荷短絡が発生しておらず、例えば通常のターンオン動作の際のサージによって前記電流値が一時的に大きくなった場合には、ゲート端電圧が、ゲート電圧調整部により一時的に低下されるものの、前記電流値が前記第1閾値より小さい前記第2閾値を下回ったことに対応して速やかに通常のゲート電圧がゲート入力端子に印加されるため、負荷短絡を誤検知することなく通常のスイッチング動作を継続することができる。この場合、前記保護回路は動作しない。   In addition, when the current value temporarily exceeds the second threshold value, that is, when a load short circuit has not occurred, for example, when the current value temporarily increases due to a surge during a normal turn-on operation, for example. Although the gate terminal voltage is temporarily reduced by the gate voltage adjustment unit, the normal gate voltage is quickly increased in response to the current value falling below the second threshold value which is smaller than the first threshold value. Since the voltage is applied to the gate input terminal, normal switching operation can be continued without erroneously detecting a load short circuit. In this case, the protection circuit does not operate.

さらに、前記電流値が前記第2閾値より大きい値に設定された第1閾値を上回る場合には、負荷短絡が発生したとみなして保護回路が作動するので、ゲート電圧の印加が遮断され、その結果、スイッチング素子に流れる電流も遮断されてスイッチング素子の動作が停止され、スイッチング素子が保護される。   Further, when the current value exceeds the first threshold value set to a value larger than the second threshold value, it is assumed that a load short-circuit has occurred, and the protection circuit is activated. As a result, the current flowing through the switching element is also cut off, the operation of the switching element is stopped, and the switching element is protected.

このように、保護回路に設定される第1閾値は、負荷短絡の誤検知を防ぐために、ゲート電圧調整部に設定される第2閾値より大きな値に設定され、さらには適宜の遅延フィルタ等を含んで構成されるため、ゲート電圧調整部に比べて応答時間が長くなる(応答が遅くなる。)。すなわち、前記電流値が第1閾値を上回ってからゲート電圧の遮断動作が開始するまでに遅延時間(前記第1の時間)が発生する。   As described above, the first threshold value set in the protection circuit is set to a value larger than the second threshold value set in the gate voltage adjustment unit in order to prevent erroneous detection of a load short circuit. As a result, the response time is longer than that of the gate voltage adjustment unit (response is delayed). That is, a delay time (the first time) occurs from when the current value exceeds the first threshold value until the gate voltage cut-off operation starts.

このため、負荷短絡時に、保護回路のみでゲート電圧の印加を遮断させる場合には、ゲート電圧が遮断されるまでの間の時間は、通常のゲート電圧によるゲート端電圧が印加されていることとなり、比較的大きな電流がスイッチング素子に流れてしまうこととなるが、この発明によれば、負荷短絡時に、相対的に応答時間が短く(前記第2の時間)、高速動作するゲート電圧調整部がまずゲート端電圧を低減させた上で、負荷短絡が確定する程大きな電流値になったとき(電流値が第1閾値を上回るとき)に保護回路によってゲート電圧を遮断することができるため、負荷短絡時にスイッチング素子が停止するまでに流れる電流値(エネルギー)を小さくしつつ、負荷短絡を誤検知してしまうことを抑制することができる。   For this reason, when the application of the gate voltage is cut off only by the protection circuit when the load is short-circuited, the gate end voltage by the normal gate voltage is applied during the time until the gate voltage is cut off. However, according to the present invention, when the load is short-circuited, the response time is relatively short (second time), and the gate voltage adjustment unit that operates at high speed is provided. First, after reducing the gate end voltage, the gate voltage can be cut off by the protection circuit when the current value becomes large enough to determine the load short circuit (when the current value exceeds the first threshold value). It is possible to suppress erroneous detection of a load short circuit while reducing a current value (energy) flowing until the switching element stops at the time of a short circuit.

さらにまた、ゲート電圧調整部は、スイッチ部とゲート入力端子との間に接続されたコンデンサ及びツェナーダイオードを備えていることにより、電流値が第2閾値を上回った場合に、ゲート入力端子に入力されるゲート端電圧はまずツェナーダイオードの降伏電圧まで引き下げられた後、コンデンサの充電に伴ってツェナーダイオードを流れる電流が小さくなっていくため、ツェナーダイオードの発熱を低減することができる。従って、ツェナーダイオードのみで構成する場合に比べて、ツェナーダイオードの発熱が低減され、ツェナーダイオードとして素子サイズの小さい小型な素子を採用することができる。   Furthermore, the gate voltage adjustment unit includes a capacitor and a Zener diode connected between the switch unit and the gate input terminal, so that when the current value exceeds the second threshold value, the gate voltage adjustment unit is input to the gate input terminal. First, the gate terminal voltage is lowered to the breakdown voltage of the Zener diode, and then the current flowing through the Zener diode is reduced as the capacitor is charged. Therefore, heat generation of the Zener diode can be reduced. Therefore, compared with the case where the zener diode is configured only, the heat generated by the zener diode is reduced, and a small element having a small element size can be employed as the zener diode.

ゲート入力端子に入力されるゲート端電圧は、コンデンサの充電に伴って徐々に高くなっていくこととなるが、負荷短絡が確定した際に保護回路によってゲート電圧の印加が遮断されるため、スイッチング素子を流れる電流が増大していく前にスイッチング素子に流れる電流を遮断することができる。   The gate terminal voltage input to the gate input terminal will gradually increase as the capacitor is charged, but when the load short circuit is established, the application of the gate voltage is cut off by the protection circuit. The current flowing through the switching element can be interrupted before the current flowing through the element increases.

この場合、前記保護回路は、短絡時(負荷短絡時)に前記ゲート電圧調整部の前記ツェナーダイオードによって低くされた前記ゲート電圧が、前記コンデンサへの充電により上昇することで、前記スイッチング素子に流れる前記電流値が劣化開始限界電流値又は一定の劣化が許容できる電流値まで上がる前に、前記ゲート電圧(前記ゲート駆動電圧)を確実に遮断するために設けられる。   In this case, the protection circuit flows to the switching element when the gate voltage lowered by the Zener diode of the gate voltage adjusting unit is increased by charging the capacitor at the time of short circuit (load short circuit). It is provided in order to reliably cut off the gate voltage (the gate drive voltage) before the current value rises to a deterioration start limit current value or a current value that allows a certain degree of deterioration.

さらに、前記保護回路及び前記ゲート電圧調整部は、それぞれ前記第1閾値及び前記第2閾値を第1基準電圧値及び第2基準電圧値とする第1及び第2比較器を備え、前記電流値と前記閾値を比較するために、前記スイッチング素子に流れる電流を抵抗器に流して該抵抗器の両端の電圧を比較電圧値とし、前記比較電圧値が前記第2基準電圧値を上回ったとき、前記ゲート電圧調整部を構成する前記第2比較器の遷移出力により前記スイッチ部を導通状態にし、その後、前記比較電圧値が前記第1基準電圧値を上回った場合に、前記保護回路を構成する第1比較器の遷移出力により前記ゲート電圧(前記ゲート駆動電圧)の印加を遮断する構成にすることにより、ゲート電圧調整部によるノイズ等を負荷短絡と誤検知することを回避しながらスイッチング素子を保護する予備的な高速保護と、保護回路による負荷短絡時のスイッチング素子の保護を、それぞれ、一定値の正確な基準電流値に対応する第2及び第1基準電圧値が設定された第2及び第1比較器を利用することにより、それぞれ開始することができる。   Further, the protection circuit and the gate voltage adjustment unit include first and second comparators that use the first threshold value and the second threshold value as a first reference voltage value and a second reference voltage value, respectively, and the current value In order to compare the threshold and the current flowing through the switching element to the resistor, the voltage across the resistor is used as a comparison voltage value, and when the comparison voltage value exceeds the second reference voltage value, The protection circuit is configured when the switch unit is turned on by a transition output of the second comparator configuring the gate voltage adjustment unit, and then the comparison voltage value exceeds the first reference voltage value. By adopting a configuration in which the application of the gate voltage (the gate drive voltage) is cut off by the transition output of the first comparator, while avoiding erroneous detection of noise or the like by the gate voltage adjustment unit as a load short circuit Preliminary high-speed protection that protects the switching element and protection of the switching element when the load is short-circuited by the protection circuit are set with the second and first reference voltage values corresponding to a fixed reference current value, respectively. Each can be started by utilizing the second and first comparators.

この発明によれば、保護用のツェナーダイオードにコンデンサを直列接続しているので保護時における保護用のツェナーダイオードの発熱を抑制しながら、保護回路が作動する閾値(第1閾値)に比較して相対的に小さい値に設定された閾値(第2閾値)を有するゲート電圧調整部によりノイズによる誤動作を抑制することができる。   According to this invention, since the capacitor is connected in series with the protective Zener diode, the heat generation of the protective Zener diode at the time of protection is suppressed and compared with the threshold value (first threshold value) at which the protective circuit operates. A malfunction caused by noise can be suppressed by the gate voltage adjustment unit having a threshold value (second threshold value) set to a relatively small value.

この実施形態に係る短絡電流保護装置が適用された電気自動車の構成図である。It is a lineblock diagram of an electric vehicle to which a short circuit current protection device concerning this embodiment was applied. この実施形態に係る短絡電流保護装置の詳細構成図である。It is a detailed block diagram of the short circuit current protection apparatus which concerns on this embodiment. この実施形態に係る短絡電流保護装置の動作説明に供されるフローチャートである。It is a flowchart with which operation | movement description of the short circuit current protection apparatus which concerns on this embodiment is provided. この実施形態に係る短絡電流保護装置の動作説明に供されるタイミングチャートである。It is a timing chart used for operation | movement description of the short circuit current protection apparatus which concerns on this embodiment. 図4例のタイミングチャート中、短絡電流保護期間を含む期間を一部デフォルメして拡大して示すタイミングチャートである。FIG. 5 is a timing chart illustrating a part of a period including a short-circuit current protection period in an expanded manner in the timing chart of FIG. 4; スイッチング素子とツェナーダイオードの電力削減の模式的説明図である。It is typical explanatory drawing of the electric power reduction of a switching element and a Zener diode. 他の実施形態に係る短絡電流保護装置の詳細構成図である。It is a detailed block diagram of the short circuit current protection apparatus which concerns on other embodiment. 特許文献1に開示された従来技術に係る短絡電流保護装置の構成図である。It is a block diagram of the short circuit current protection apparatus which concerns on the prior art disclosed by patent document 1. FIG. 特許文献2に開示された従来技術に係る短絡電流保護装置の構成図である。It is a block diagram of the short circuit current protection apparatus which concerns on the prior art disclosed by patent document 2. FIG.

以下、この発明に係る短絡電流保護装置について好適な実施形態を挙げ、添付の面を参照して詳細に説明する。   Hereinafter, preferred embodiments of the short-circuit current protection device according to the present invention will be described in detail with reference to the accompanying drawings.

なお、以下に参照する図面において、上記図8、図9に示したものと対応するものには同一の符号を付けてその詳細な説明は省略する。   In the drawings to be referred to below, components corresponding to those shown in FIGS. 8 and 9 are given the same reference numerals, and detailed description thereof is omitted.

図1は、この実施形態に係る短絡電流保護装置10が適用された電気自動車12の構成を示している。   FIG. 1 shows a configuration of an electric vehicle 12 to which a short-circuit current protection device 10 according to this embodiment is applied.

電気自動車12は、基本的には、高電圧のバッテリ14と、バッテリ14の電源電圧である直流の、例えば数百[V]程度のバッテリ電圧Vbatを3相の交流電圧に変換する電圧変換器としてのインバータ16と、前記交流電圧により駆動される駆動モータ18と、これらの要素を制御駆動するECU(電子制御ユニット)により構成されるゲート駆動ユニット20とから構成される。なお、駆動モータ18の回転軸は、図示しないトランスミッションを介して車輪に接続されている。   The electric vehicle 12 basically includes a high-voltage battery 14 and a voltage converter that converts a direct-current battery voltage Vbat of, for example, several hundred [V], which is a power supply voltage of the battery 14, into a three-phase AC voltage. As an inverter 16, a drive motor 18 driven by the AC voltage, and a gate drive unit 20 constituted by an ECU (Electronic Control Unit) that controls and drives these elements. The rotating shaft of the drive motor 18 is connected to the wheels via a transmission (not shown).

なお、電気自動車12には、動力源を駆動モータ18とし、少なくともバッテリ14を動力資源とする、いわゆるEVの他、HEV(ハイブリッド自動車)、PHEV(プラグインハイブリッド自動車)、及びFCV(燃料電池自動車)等が含まれる。また、電気自動車12が、レンジエクステンデッドEVの場合には、公知のように、内燃エンジンと発電機が用いられるが、この実施形態に係るゲート駆動ユニット20は、前記発電機で発生された交流電圧を直流電圧に変換するインバータに適用することもできる。   The electric vehicle 12 includes a drive motor 18 as a power source and at least a battery 14 as a power resource, so-called EV, HEV (hybrid vehicle), PHEV (plug-in hybrid vehicle), and FCV (fuel cell vehicle). ) Etc. are included. In addition, when the electric vehicle 12 is a range extended EV, as is well known, an internal combustion engine and a generator are used. The gate drive unit 20 according to this embodiment includes an AC voltage generated by the generator. Can also be applied to inverters that convert DC to DC voltage.

駆動モータ18としては、固定子としてのU相、V相、W相の各コイル18u、18v、18wが、Y型に結線され、円周方向に永久磁石(PM)が埋め込まれた回転子を備えるPMモータ(永久磁石同期モータ)が使用されている。   As the drive motor 18, a U-phase, V-phase, and W-phase coil 18u, 18v, 18w as a stator is connected in a Y shape and a permanent magnet (PM) is embedded in the circumferential direction. The PM motor (permanent magnet synchronous motor) provided is used.

力行時には、バッテリ14の電力が、ヒューズ22、電磁リレー24、及びハーネス26を通じ、インバータ16を介し、さらにハーネス(バスバー)30を通じて駆動モータ18に供給される。   During power running, the electric power of the battery 14 is supplied to the drive motor 18 through the fuse 22, the electromagnetic relay 24, the harness 26, the inverter 16, and the harness (bus bar) 30.

また、減速時等の回生時には、駆動モータ18の回生電力がインバータ16を通じて交流/直流変換され、バッテリ14を充電する。   Further, during regeneration such as during deceleration, the regenerative power of the drive motor 18 is AC / DC converted through the inverter 16 to charge the battery 14.

バッテリ14の正極Pと負極N(基準電位)との間には、バッテリ電圧Vbatを検知する電圧センサ32と平滑コンデンサ34とが接続され、負極N側には電流センサ35(電圧センサ)でバッテリ電流Ibatを検出するためのシャント抵抗器が接続されている。   A voltage sensor 32 for detecting the battery voltage Vbat and a smoothing capacitor 34 are connected between the positive electrode P and the negative electrode N (reference potential) of the battery 14, and the current sensor 35 (voltage sensor) is connected to the battery on the negative electrode N side. A shunt resistor for detecting the current Ibat is connected.

インバータ16は、それぞれがパワーデバイスであるスイッチング素子Q1〜Q6と、このスイッチング素子Q1〜Q6にそれぞれ逆方向に接続されるダイオードD1〜D6と、が3相のフルブリッジ型構成に接続され、各相の上アーム素子のスイッチング素子Q1とダイオードD1、スイッチング素子Q2とダイオードD2、及びスイッチング素子Q3とダイオードD3と、下アーム素子のスイッチング素子Q4とダイオードD4、スイッチング素子Q5とダイオードD5、及びスイッチング素子Q6とダイオードD6と、の各中点が駆動モータ18の3相のUVW相のU相コイル18u、V相コイル18v、及びW相コイル18vに接続されている。   The inverter 16 includes switching elements Q1 to Q6, each of which is a power device, and diodes D1 to D6 connected in reverse directions to the switching elements Q1 to Q6, respectively, connected in a three-phase full bridge configuration. Phase switching device Q1 and diode D1, switching device Q2 and diode D2, switching device Q3 and diode D3, switching device Q4 and diode D4, switching device Q5 and diode D5, switching device The midpoints of Q6 and diode D6 are connected to the three-phase UVW-phase U-phase coil 18u, V-phase coil 18v, and W-phase coil 18v of the drive motor 18.

スイッチング素子Q1〜Q6は、それぞれMOSFETを採用しているが、IGBTでもよく、その他のスイッチング素子でもよい。   Switching elements Q1 to Q6 employ MOSFETs, but may be IGBTs or other switching elements.

スイッチング素子Q1〜Q6は、公知のように、ゲート駆動ユニット20が発生するPWM(パルス幅変調)信号に基づきオンオフスイッチング(ターンオン及びターンオフ)され、所定周期(所定時間)内の通電時間(オン時間)が制御される。   As is well known, the switching elements Q1 to Q6 are switched on and off (turned on and off) based on a PWM (pulse width modulation) signal generated by the gate drive unit 20, and energized time (on time) within a predetermined period (predetermined time). ) Is controlled.

図2は、スイッチング素子Q1〜Q6を前記PWM信号に基づき制御するゲート駆動ユニット20中、1つのスイッチング素子Qを駆動・保護する短絡電流保護装置10の詳細構成を示している。実際上、図2に示すゲート駆動ユニット20が、各スイッチング素子Q1〜Q6毎に準備されているが、ここでは、理解の便宜と煩雑さの回避のために、1つのスイッチング素子Q分のみの回路構成図を描いている。   FIG. 2 shows a detailed configuration of the short-circuit current protection device 10 that drives and protects one switching element Q in the gate drive unit 20 that controls the switching elements Q1 to Q6 based on the PWM signal. In practice, the gate drive unit 20 shown in FIG. 2 is prepared for each of the switching elements Q1 to Q6. Here, for convenience of understanding and avoidance of complexity, only one switching element Q is provided. A circuit configuration diagram is drawn.

また、図2中に描いている各グランド(GND)は、理解の便宜のためであり、実際には、図8及び図9に示した定電圧電源106と同様の定電圧電源(不図示)から発生される定電圧Vcc(駆動電圧Vccともいう。)に対する基準電位(一般にVee等と表記される。Vcc>Vee)を意味している。   Further, each ground (GND) drawn in FIG. 2 is for convenience of understanding, and in fact, a constant voltage power supply (not shown) similar to the constant voltage power supply 106 shown in FIGS. 8 and 9 is used. This means a reference potential (generally expressed as Vee or the like; Vcc> Vee) with respect to a constant voltage Vcc (also referred to as drive voltage Vcc) generated from.

下アームのスイッチング素子Q4、Q5、Q6の基準電位は、例えば、バッテリ14の負極側(図1例では、シャーシグランドから浮いている。)の電位に設定され、上アームのスイッチング素子Q1、Q2、Q3の基準電位は、下アームのスイッチング素子Q4、Q5、Q6のHigh側電位に設定される。   The reference potentials of the lower arm switching elements Q4, Q5, and Q6 are set to, for example, the negative electrode side of the battery 14 (floating from the chassis ground in the example of FIG. 1), and the upper arm switching elements Q1, Q2 are set. , Q3 is set to the High side potential of the switching elements Q4, Q5, Q6 of the lower arm.

ゲート駆動ユニット20は、短絡電流保護装置10を構成する保護回路41及びゲート電圧調整部42を備える。   The gate drive unit 20 includes a protection circuit 41 and a gate voltage adjustment unit 42 that constitute the short-circuit current protection device 10.

図2に示すように、保護回路41は、第1比較器51と、ラッチ回路55を備えるゲート制御回路54と、から構成される。第1比較器51は、比較電圧値Vaと、第1閾値である第1基準電圧値Vref1とを比較し、比較電圧値Vaが第1基準電圧値Vref1を上回る電圧となった場合に、ローレベルからハイレベルに遷移する保護信号(比較結果信号)Sp1を、ゲート制御回路54を構成するラッチ回路55に出力する、例えばヒステリシス機能を含むコンパレータ等の電圧比較器61を備える。   As shown in FIG. 2, the protection circuit 41 includes a first comparator 51 and a gate control circuit 54 including a latch circuit 55. The first comparator 51 compares the comparison voltage value Va with the first reference voltage value Vref1 that is the first threshold value, and when the comparison voltage value Va becomes a voltage exceeding the first reference voltage value Vref1, A voltage comparator 61 such as a comparator including a hysteresis function is provided, which outputs a protection signal (comparison result signal) Sp1 that changes from level to high level to a latch circuit 55 that constitutes the gate control circuit.

第1基準電圧値Vref1は、図示しない定電圧電源から発生される定電圧Vcc(駆動電圧Vccともいう。)を精密な抵抗器で抵抗分圧した正確な値に設定されている。第1基準電圧Vref1は、基準電圧発生用集積回路を用いて発生させてもよい。この実施形態において、定電圧Vccは、例として数[V]〜数十[V](Vcc=数[V]〜数十[V])に設定されている。この場合、第1基準電圧値Vref1は、負荷短絡を検出するために、ドレイン電流Idの第1過大電流値Idov1(図4参照)を検出する値に設定される。   The first reference voltage value Vref1 is set to an accurate value obtained by resistively dividing a constant voltage Vcc (also referred to as a drive voltage Vcc) generated from a constant voltage power source (not shown) with a precise resistor. The first reference voltage Vref1 may be generated using a reference voltage generating integrated circuit. In this embodiment, the constant voltage Vcc is set to several [V] to several tens [V] (Vcc = several [V] to several tens [V]) as an example. In this case, the first reference voltage value Vref1 is set to a value for detecting the first excessive current value Idov1 (see FIG. 4) of the drain current Id in order to detect a load short circuit.

図2において、ゲート制御回路54は、図示しないマイクロコンピュータにより発生されるPWM信号を、適宜のバッファ回路及びフィルタ回路を通じて出力する。ゲート制御回路54から出力されたPWM信号は、ドライバ72を通じて0[V]又は駆動電圧Vccの2値をとるゲート電圧(ゲート駆動電圧)Vg1に変換され、さらに、抵抗器Rg(抵抗値もRgとする。)を通じてスイッチング素子Qのゲート端子(ゲート入力端子)にゲート電圧(ゲート端電圧)Vg2として印加される。   In FIG. 2, a gate control circuit 54 outputs a PWM signal generated by a microcomputer (not shown) through an appropriate buffer circuit and filter circuit. The PWM signal output from the gate control circuit 54 is converted into a gate voltage (gate drive voltage) Vg1 that takes a binary value of 0 [V] or the drive voltage Vcc through the driver 72, and further, the resistor Rg (the resistance value is also Rg). Is applied to the gate terminal (gate input terminal) of the switching element Q as a gate voltage (gate end voltage) Vg2.

ゲート電圧調整部42が、後述する過大な電流値Iaを検出していないとき、換言すれば、負荷に短絡やサージ電圧等のノイズが発生していないときの通常時のゲート電圧Vg2は、ゲート電圧Vg1に略等しい。   When the gate voltage adjustment unit 42 does not detect an excessive current value Ia, which will be described later, in other words, the normal gate voltage Vg2 when no noise such as a short circuit or surge voltage is generated in the load is It is approximately equal to the voltage Vg1.

ゲート電圧調整部42は、第2比較器52と、スイッチング素子Qのゲート電圧(ゲート端電圧)Vg2を制限するゲート電圧制限回路56とから構成される。   The gate voltage adjustment unit 42 includes a second comparator 52 and a gate voltage limiting circuit 56 that limits the gate voltage (gate end voltage) Vg2 of the switching element Q.

ゲート電圧制限回路56は、MOSFETにより構成されるスイッチ部SWaと、スイッチ部SWaのドレイン端子と、スイッチング素子Qのゲート端子との間に直列に接続される、降伏電圧(ツェナー電圧)VzdのツェナーダイオードZDと、コンデンサCaと抵抗器Rdの並列回路とを備える。スイッチ部SWaには、MOSFETの他、IGBT、トランジスタ等、適宜のスイッチング素子を用いることができる。   The gate voltage limiting circuit 56 is a Zener having a breakdown voltage (Zener voltage) Vzd, which is connected in series between the switch unit SWa formed of MOSFET, the drain terminal of the switch unit SWa, and the gate terminal of the switching element Q. A diode ZD and a parallel circuit of a capacitor Ca and a resistor Rd are provided. In addition to the MOSFET, an appropriate switching element such as an IGBT or a transistor can be used for the switch unit SWa.

この実施形態において、ツェナーダイオードZDの降伏電圧Vzdは、一例として公称値数ボルト[V](Vzd=数ボルト[V]〜数十ボルト[V])のツェナーダイオードZDを使用している。抵抗器Rdは、放電抵抗器であり、保護回路41が、例えば、マイクロ秒オーダーで動作する場合、例えば、その100〜1000倍のミリ秒オーダーでコンデンサCaに蓄積された電荷を放電する大きな値に設定される。   In this embodiment, a Zener diode ZD having a nominal value of several volts [V] (Vzd = several volts [V] to several tens of volts [V]) is used as an example of the breakdown voltage Vzd of the Zener diode ZD. The resistor Rd is a discharge resistor. For example, when the protection circuit 41 operates on the order of microseconds, the resistor Rd discharges the electric charge accumulated in the capacitor Ca on the order of 100 to 1000 times, for example, milliseconds. Set to

前記のスイッチング素子Qは、ドレイン電流Idが流れ込むドレイン端子と、ゲート電圧Vg2が印加されるゲート端子と、基準電位であるグランド(GND)に接続されるソース端子と、ドレイン端子とソース端子との間に逆方向に接続されるダイオードDと、センスソース端子とを備えている。センスソース端子には、一端が基準電位に接続された抵抗器Raと、保護回路41及びゲート電圧調整部42の入力端子が接続される。   The switching element Q includes a drain terminal into which a drain current Id flows, a gate terminal to which a gate voltage Vg2 is applied, a source terminal connected to a ground (GND) that is a reference potential, and a drain terminal and a source terminal. A diode D and a sense source terminal connected in the opposite direction are provided. The sense source terminal is connected to the resistor Ra, one end of which is connected to the reference potential, and the input terminals of the protection circuit 41 and the gate voltage adjusting unit 42.

スイッチング素子Qのセンスソース端子からは、ドレイン電流Idの正確に何分の1かの電流が検出電流Iaとして流れ出る。この検出電流Iaの電流値(これもIaという。)が、ゲート駆動ユニット20を構成する誤差の少ない抵抗器Ra(抵抗値もRaとする。)に電圧降下を発生させ、検出電流値Iaに比例した電圧値(比較電圧値ともいう。)Vaを発生する。抵抗器Raは、ドレイン電流Idの電流検知部として動作する。   From the sense source terminal of the switching element Q, exactly a fraction of the drain current Id flows out as the detection current Ia. The current value of the detection current Ia (also referred to as Ia) causes a voltage drop in the resistor Ra (resistance value is also assumed to be Ra) that forms the gate driving unit 20 with a small error, and the detection current value Ia A proportional voltage value (also referred to as a comparison voltage value) Va is generated. The resistor Ra operates as a current detection unit for the drain current Id.

なお、スイッチング素子Qがセンスソース端子を備えていない場合には、スイッチング素子Qのソース端子とグランド(仮想基準電位)との間に小抵抗値の抵抗器を挿入したり、電流センサを挿入してもよい。   If the switching element Q does not include a sense source terminal, a small resistance resistor or a current sensor is inserted between the source terminal of the switching element Q and the ground (virtual reference potential). May be.

ゲート電圧調整部42の第2比較器52は、比較電圧値Vaと、第2閾値である第2基準電圧値Vref2とを比較し、比較電圧値Vaが第2基準電圧値Vref2を上回る電圧となった場合に、ローレベルからハイレベルに遷移するスイッチ信号(比較結果信号)Sp2を、ゲート電圧制限回路56を構成するスイッチング素子(ここでは、MOSFET)からなるスイッチ部SWaのゲート端子に出力する、例えばヒステリシス機能を備えたコンパレータ等の電圧比較器62を備える。第2基準電圧値Vref2も、定電圧Vccを精密な抵抗器で抵抗分圧した正確な値に設定されている。この場合、第2基準電圧値Vref2は、ドレイン電流Idのサージ電流に対応する第2過大電流値Idov2(Idov2<Idov1)(図4参照)を検出する値に設定される。   The second comparator 52 of the gate voltage adjustment unit 42 compares the comparison voltage value Va with the second reference voltage value Vref2 that is the second threshold, and determines that the comparison voltage value Va exceeds the second reference voltage value Vref2. In this case, the switch signal (comparison result signal) Sp2 that transitions from the low level to the high level is output to the gate terminal of the switch unit SWa including the switching elements (here, MOSFETs) constituting the gate voltage limiting circuit 56. For example, a voltage comparator 62 such as a comparator having a hysteresis function is provided. The second reference voltage value Vref2 is also set to an accurate value obtained by dividing the constant voltage Vcc with a precise resistor. In this case, the second reference voltage value Vref2 is set to a value for detecting the second overcurrent value Idov2 (Idov2 <Idov1) (see FIG. 4) corresponding to the surge current of the drain current Id.

上述したように、ゲート電圧調整部42が、過大な電流値Iaを検出していないとき、換言すれば、負荷に短絡やサージ電圧等のノイズが発生していない通常時には、第2比較器52の出力信号であるローレベルのスイッチ信号Sp2によりスイッチ部SWaがオフ状態になっている。このため、ゲート電圧調整部42が、スイッチング素子Qのゲート端子に対して回路的に開放状態になっている。   As described above, when the gate voltage adjustment unit 42 does not detect an excessive current value Ia, in other words, during normal times when noise such as a short circuit or a surge voltage is not generated in the load, the second comparator 52. The switch unit SWa is turned off by the low-level switch signal Sp2 that is the output signal of. For this reason, the gate voltage adjustment unit 42 is in an open circuit state with respect to the gate terminal of the switching element Q.

ここで、MOSFETであるスイッチ部SWaのゲートソース間オン電圧には、ばらつきがあるが、第2基準電圧値Vref2で正確に作動する(反転する)第2比較器52から出力されるハイレベル(この値は、スイッチ部SWaのゲートソース間オン電圧の2倍以上の電圧に設定可能である。)のスイッチ信号Sp2により駆動されるので、スイッチ部SWaは、比較電圧値Vaが第2基準電圧値Vref2を上回ると瞬時にオフ状態からオン状態(ドレインソース間電圧が略0値)に遷移する。   Here, although there is a variation in the gate-source on-voltage of the switch unit SWa that is a MOSFET, the high level output from the second comparator 52 that operates correctly (inverts) at the second reference voltage value Vref2 (inverted). This value can be set to a voltage more than twice the gate-source on-voltage of the switch unit SWa.), So that the switch unit SWa has the comparison voltage value Va of the second reference voltage. When the value Vref2 is exceeded, an instantaneous transition is made from the off state to the on state (the drain-source voltage is approximately zero).

スイッチ部SWaがオン状態に遷移するときには、ゲート駆動電圧Vg1がVg1=Vccになっているので、ゲート端電圧Vg2が、ツェナーダイオードZDの降伏電圧Vzdにクランプされ、その後、ゲート端電圧Vg2は、コンデンサCaが抵抗器Rgを通じて駆動電圧Vccに向かって時定数Ca×Rgで充電されることで上昇する。コンデンサCaの端子間電圧が基準電位0[V]から電圧(Vcc−Vzd)まで充電された(上昇した)とき、ツェナーダイオードZDが降伏状態からオフ状態に遷移し、ゲート電圧調整部42がスイッチング素子Qのゲート端子から電気的に遮断される(開放状態とされる)。   When the switch unit SWa transitions to the ON state, the gate drive voltage Vg1 is Vg1 = Vcc, so the gate terminal voltage Vg2 is clamped to the breakdown voltage Vzd of the Zener diode ZD, and then the gate terminal voltage Vg2 is The capacitor Ca rises by being charged with a time constant Ca × Rg toward the driving voltage Vcc through the resistor Rg. When the voltage between the terminals of the capacitor Ca is charged (increased) from the reference potential 0 [V] to the voltage (Vcc−Vzd), the Zener diode ZD changes from the breakdown state to the off state, and the gate voltage adjustment unit 42 is switched. It is electrically disconnected from the gate terminal of the element Q (opened).

上述したように、ゲート駆動ユニット20は、ECUにより構成されるが、ECUはコンピュータを含み、CPUが各種入力に基づきROM等のメモリに記憶されているプログラムを実行することで各種の機能を実現する機能部(機能手段)としても動作するが、これらの機能はハードウエアにより実現することもできる。実際上、この実施形態において、短絡電流保護装置10の部分は、略ハードウエアにより構成されている。ゲート駆動ユニット20は、ECUではなく、ECUと独立した駆動回路や制御回路等で構成することもできる。   As described above, the gate drive unit 20 is configured by an ECU. The ECU includes a computer, and the CPU realizes various functions by executing programs stored in a memory such as a ROM based on various inputs. Although it operates also as a functional unit (functional means), these functions can also be realized by hardware. In practice, in this embodiment, the portion of the short-circuit current protection device 10 is configured substantially by hardware. The gate drive unit 20 can be configured by a drive circuit, a control circuit, or the like independent of the ECU, instead of the ECU.

この実施形態において、ゲート駆動ユニット20は、保護回路41とゲート電圧調整部42とからなる短絡電流保護装置10として機能する他に、通常の電気自動車12と同様に、アクセルペダル操作、シフト操作等に基づいて、駆動モータ18が、所望の回転数、所望のトルクで駆動されるための指令電圧とバッテリ電圧Vbatと、に応じたデューティを有するPWM信号を生成し、フィードバック制御する。   In this embodiment, the gate drive unit 20 functions as the short circuit current protection device 10 including the protection circuit 41 and the gate voltage adjustment unit 42, and similarly to the normal electric vehicle 12, the accelerator pedal operation, the shift operation, and the like. The drive motor 18 generates a PWM signal having a duty corresponding to the command voltage and the battery voltage Vbat to be driven at a desired rotational speed and a desired torque, and performs feedback control.

基本的には以上のように構成され、且つ動作するこの実施形態に係る短絡電流保護装置10の動作について、図3のフローチャート及び図4のタイミングチャートを参照しながら説明する。なお、フローチャートに係るプログラムを実行するのは、ゲート駆動ユニット20のCPU(図示略)である。   The operation of the short-circuit current protection device 10 according to this embodiment that is basically configured and operates as described above will be described with reference to the flowchart of FIG. 3 and the timing chart of FIG. Note that a CPU (not shown) of the gate drive unit 20 executes the program according to the flowchart.

ステップS1にて、通常(公知)の要領にて作成されたPWM信号がゲート制御回路54に入力されると、ゲート制御回路54は、ステップS2にて、このPWM信号のエッジを検出する。なお、PWM信号の波形は、通常時において、ゲート駆動電圧Vg1及びゲート端電圧Vg2の波形と、オン(ON、ハイレベル)・オフ(OFF、ローレベル)のタイミングが同期した振幅が異なる波形である。   When a PWM signal created in a normal (known) manner is input to the gate control circuit 54 in step S1, the gate control circuit 54 detects an edge of the PWM signal in step S2. Note that the waveform of the PWM signal is different from the waveform of the gate drive voltage Vg1 and the gate end voltage Vg2 in normal times, and the amplitude in which the on (ON, high level) and off (OFF, low level) timings are synchronized. is there.

この場合、ステップS2のエッジ検出結果は、フローチャート中に示すように、立ち上がりエッジ、立ち下がりエッジ、又は維持(エッジでなく電圧が変化しない)のいずれかである。   In this case, as shown in the flowchart, the edge detection result in step S2 is either a rising edge, a falling edge, or maintenance (not an edge but a voltage does not change).

ステップS2にて、例えば、時点t1に示すように、立ち上がりエッジであると判定した場合には、ステップS3にて、ローレベルからハイレベルに遷移するゲート駆動電圧Vg1を出力することにより、スイッチング素子Qのゲート端子にローレベルからハイレベルに遷移するゲート端電圧Vg2(Vg2=Vcc[V])が印加される。   In step S2, for example, when it is determined that it is a rising edge as shown at time t1, in step S3, the switching element is output by outputting the gate drive voltage Vg1 that transitions from the low level to the high level. A gate terminal voltage Vg2 (Vg2 = Vcc [V]) that changes from a low level to a high level is applied to the gate terminal of Q.

例えば、図1に示す下アーム素子のスイッチング素子Q5のゲート端子にローレベルからハイレベルに遷移するゲート端電圧Vg2が印加されてターンオンされるとき、上アーム素子のスイッチング素子Q1のゲート端子にも同期してローレベルからハイレベルに遷移するゲート端電圧Vg2が印加されてターンオンし、バッテリ14からのバッテリ電流Ibatがオン状態になったスイッチング素子Q1、駆動モータ18のU相コイル18u、V相コイル18v、及びオン状態になったスイッチング素子Q5を通じて流れる(他のスイッチング素子Q2、Q3、Q4、Q6はオフ状態。)。   For example, when the gate terminal voltage Vg2 transitioning from the low level to the high level is applied to the gate terminal of the switching element Q5 of the lower arm element shown in FIG. The switching device Q1, the U-phase coil 18u of the drive motor 18 and the V-phase are turned on when the gate end voltage Vg2 which is shifted from the low level to the high level is applied and turned on and the battery current Ibat from the battery 14 is turned on. It flows through the coil 18v and the switching element Q5 that is turned on (the other switching elements Q2, Q3, Q4, and Q6 are off).

実際上、このときのスイッチング素子Q1、Q5に流れるドレイン電流Idは、図4の時点t1〜t2間に示すように、U相コイル18u及びV相コイル18vのインダクタンスに応じて傾斜して上昇し、時点t2でピーク値のサージ(サージ電圧)を発生し、以下、徐々に上昇する。   In practice, the drain current Id flowing through the switching elements Q1 and Q5 at this time rises with an inclination depending on the inductance of the U-phase coil 18u and the V-phase coil 18v, as shown between the time points t1 and t2 in FIG. Then, a peak value surge (surge voltage) is generated at time t2, and then gradually increases.

次いで、ステップS4にて、実際上は、時点t1にて、ゲート電圧調整部42は、ドレイン電流Idが第2過大電流値Idov2を上回るか否かを、検出電圧値Vaが第2基準電圧値Vref2を上回る(Va>Vref2)か否かにより検出する。   Next, in step S4, in practice, at the time t1, the gate voltage adjustment unit 42 determines whether or not the drain current Id exceeds the second overcurrent value Idov2, and the detected voltage value Va is the second reference voltage value. Detection is made based on whether or not Vref2 is exceeded (Va> Vref2).

時点t1〜t2では、上回っていない。この場合には、ステップS4の判定は否定的となり(ステップS4:NO)、ステップS1にもどり、時点t3まで、ステップS1→ステップS2:維持→ステップS4:NOを微小時間毎に繰り返す。   At time t1 to t2, it has not exceeded. In this case, the determination in step S4 is negative (step S4: NO), the process returns to step S1, and step S1 → step S2: maintenance → step S4: NO is repeated every minute time until time t3.

次いで、時点t3に対応するステップS2にて、PWM信号が立ち下がりエッジであると判定した場合には、ステップS5にて、ハイレベルからローレベルに遷移するゲート駆動電圧Vg1を出力することにより、スイッチング素子Qのゲート端子にハイレベルからローレベルに遷移するゲート端電圧Vg2(Vg2=0[V])が印加される。   Next, when it is determined in step S2 corresponding to the time point t3 that the PWM signal is a falling edge, in step S5, the gate drive voltage Vg1 that transitions from the high level to the low level is output. A gate terminal voltage Vg2 (Vg2 = 0 [V]) that changes from a high level to a low level is applied to the gate terminal of the switching element Q.

この場合、この下アーム素子のスイッチング素子Q5のゲート端電圧Vg2と、これに同期した上アーム素子のスイッチング素子Q1のゲート端電圧Vg2とにより、時点t3にて、スイッチング素子Q1、Q5がターンオフ状態にされる。   In this case, the switching elements Q1 and Q5 are turned off at time t3 by the gate terminal voltage Vg2 of the switching element Q5 of the lower arm element and the gate terminal voltage Vg2 of the switching element Q1 of the upper arm element synchronized with this. To be.

ステップS5の処理後、時点t3〜時点t4まで、ステップS1→ステップS2:維持→ステップS4:NO→ステップS1が微小時間毎に繰り返される。   After the process of step S5, from time t3 to time t4, step S1 → step S2: maintenance → step S4: NO → step S1 is repeated every minute time.

次いで、時点t4に対応するステップS2にて、立ち上がりエッジであると判定した場合には、ステップS3にて、ゲート制御回路54は、ローレベルからハイレベルに遷移するゲート駆動電圧Vg1を出力することにより、スイッチング素子Q2、Q6のゲート端子にローレベルからハイレベルに遷移するゲート端電圧Vg2(Vg2=Vcc[V])が印加される。   Next, when it is determined in step S2 corresponding to time point t4 that it is a rising edge, in step S3, the gate control circuit 54 outputs the gate drive voltage Vg1 that transitions from the low level to the high level. Thus, the gate terminal voltage Vg2 (Vg2 = Vcc [V]) that changes from the low level to the high level is applied to the gate terminals of the switching elements Q2 and Q6.

このとき、バッテリ14からのバッテリ電流Ibatが、ターンオン状態のスイッチング素子Q2、駆動モータ18のV相コイル18v、W相コイル18w、及びターンオン状態のスイッチング素子Q6を通じて流れる(他のスイッチング素子Q1、Q3、Q4、Q5はオフ状態。)。   At this time, the battery current Ibat from the battery 14 flows through the switching element Q2 in the turn-on state, the V-phase coil 18v, the W-phase coil 18w of the drive motor 18, and the switching element Q6 in the turn-on state (the other switching elements Q1, Q3 , Q4, and Q5 are off.)

そして、以降の時点t5において、発生したサージ電圧により、スイッチング素子Q6(図2のスイッチング素子Qとする。)に流れるドレイン電流Idが、第2過大電流値Idov2を上回るとき、ステップS4の検出電圧値Vaが、第2基準電圧値Vref2を上回る(Va>Vref2)ように設計されているので、ゲート電圧調整部42の第2比較器52(電圧比較器62)が作動(反転)する(ステップS4:YES)。   Then, when the drain current Id flowing through the switching element Q6 (referred to as the switching element Q in FIG. 2) exceeds the second excessive current value Idv2 due to the generated surge voltage at the subsequent time point t5, the detection voltage in step S4 Since the value Va is designed to exceed the second reference voltage value Vref2 (Va> Vref2), the second comparator 52 (voltage comparator 62) of the gate voltage adjustment unit 42 operates (inverts) (step) S4: YES).

電圧比較器62が反転している時点t5〜t6にて、ステップS6のゲート電圧調整部42によるゲート電圧制限(低減)処理が実行される。   At time points t5 to t6 when the voltage comparator 62 is inverted, a gate voltage limiting (reducing) process by the gate voltage adjusting unit 42 in step S6 is executed.

このゲート電圧制限処理は、検出電流値Iaが第2過大電流値Idov2に対応する値まで上昇したときに、Va>Vref2が成立して第2比較器52が作動し(反転し)、その出力であるスイッチ信号Sp2がローレベルからハイレベルに遷移してスイッチ部SWaがオン状態になり、ツェナーダイオードZDにツェナー電流Izdが流れ、ツェナーダイオードZDが降伏電圧Vzdの領域になり、スイッチング素子Qのゲート端子に印加されるゲート端電圧Vg2が降伏電圧Vzdまで低下される(図4参照)。これにより第2過大電流値Idov2を上回るドレイン電流Idになることが回避され、スイッチング素子Qが受けるストレスが、スイッチング素子Qの寿命には影響し得ない最小限なものとされる。   In this gate voltage limiting process, when the detected current value Ia rises to a value corresponding to the second excessive current value Idov2, Va> Vref2 is established and the second comparator 52 operates (inverts), and its output Is switched from the low level to the high level, the switch unit SWa is turned on, the Zener current Izd flows through the Zener diode ZD, the Zener diode ZD becomes the region of the breakdown voltage Vzd, and the switching element Q The gate terminal voltage Vg2 applied to the gate terminal is lowered to the breakdown voltage Vzd (see FIG. 4). As a result, the drain current Id exceeding the second excessive current value Idov2 is avoided, and the stress applied to the switching element Q is minimized so as not to affect the life of the switching element Q.

この場合、スイッチング素子Q2、Q6により駆動されているV相コイル18vの入力端とW相コイル18wの入力端との間(スイッチング素子Q2、Q5とスイッチング素子Q3、Q6の中点間)では、短絡(負荷短絡)が発生していないので、時点t5+Δt(Δtは微小時間)で、サージ電圧(サージ電流)が消滅すると、ステップS7の判定処理で、検出電流値Iaが第2過大電流値Idov2より大きな、負荷短絡が発生することを検知する第1過大電流値Idov1には到達しないので、ステップS7の判定(Va>Vref1)が否定的(ステップS7:NO)となり、ステップS1に戻る。   In this case, between the input end of the V-phase coil 18v driven by the switching elements Q2 and Q6 and the input end of the W-phase coil 18w (between the switching elements Q2 and Q5 and the midpoint of the switching elements Q3 and Q6), Since no short circuit (load short circuit) has occurred, when the surge voltage (surge current) disappears at time t5 + Δt (Δt is a minute time), the detected current value Ia is determined to be the second overcurrent value Idov2 in the determination process of step S7. Since the first excessive current value Idov1 that detects the occurrence of a larger load short-circuit is not reached, the determination in step S7 (Va> Vref1) becomes negative (step S7: NO), and the process returns to step S1.

以降、時点t5〜t8までは、ステップS1→ステップS2:維持→ステップS4:NOが微小時間毎に繰り返される。なお、時点t5〜t7の間でツェナーダイオードZDの素子温度Tzdは、周囲温度より上昇している。   Thereafter, from time t5 to time t8, step S1 → step S2: maintenance → step S4: NO is repeated every minute time. Note that the element temperature Tzd of the Zener diode ZD increases from the ambient temperature between the time points t5 and t7.

次いで、時点t8〜t10まで、ステップS1→ステップS2:維持→ステップS4:NOが微小時間毎に繰り返されるが、時点t8と時点t10の間の時点t9にて、W相コイル18wとU相コイル18uの駆動モータ18の入力端で短絡(負荷短絡)が発生したものとする。   Next, from time t8 to t10, step S1 → step S2: maintenance → step S4: NO is repeated every minute time, but at time t9 between time t8 and time t10, the W-phase coil 18w and the U-phase coil It is assumed that a short circuit (load short circuit) has occurred at the input end of the 18 u drive motor 18.

この場合、時点t10に対応するステップS2にて、ゲート制御回路54によりPWM信号の立ち上がりエッジであると判定され、ステップS3にて、ローレベルからハイレベルに遷移するゲート駆動電圧Vg1を出力することにより、スイッチング素子Q3、Q4のゲート端子にローレベルからハイレベルに遷移するゲート端電圧Vg2(Vg2=Vcc[V])が印加される。   In this case, in step S2 corresponding to time t10, the gate control circuit 54 determines that the PWM signal is a rising edge, and in step S3, outputs the gate drive voltage Vg1 that transitions from the low level to the high level. Thus, the gate terminal voltage Vg2 (Vg2 = Vcc [V]) that changes from the low level to the high level is applied to the gate terminals of the switching elements Q3 and Q4.

このとき、バッテリ14からのバッテリ電流Ibatがターンオン状態のスイッチング素子Q3を通じ、短絡路を通り(駆動モータ18のW相コイル18w及びU相コイル18uを迂回して)、ターンオン状態のスイッチング素子Q4を通じて流れる。   At this time, the battery current Ibat from the battery 14 passes through the switching element Q3 in the turn-on state, passes through the short circuit (bypassing the W-phase coil 18w and the U-phase coil 18u of the drive motor 18), and passes through the switching element Q4 in the turn-on state. Flowing.

この場合、時点t11に対応するステップS4の判定(Va>Vref2)が肯定的となり、ゲート電圧調整部42の作動によりゲート端電圧Vg2が、ツェナーダイオードZDの降伏電圧Vzdまで低減されるが、ドレイン電流Idが短絡電流となるために、時点t11以降も上昇の程度が抑制されるが上昇する。   In this case, the determination in step S4 corresponding to time t11 (Va> Vref2) becomes affirmative, and the gate terminal voltage Vg2 is reduced to the breakdown voltage Vzd of the Zener diode ZD by the operation of the gate voltage adjustment unit 42. Since the current Id becomes a short-circuit current, the degree of increase is suppressed after time t11 but increases.

そうすると、時点t11´に対応するステップS7での検出電流値Iaが第2過大電流値Idov2より大きな第1過大電流値Idov1を上回るので、ステップS7の判定(Va>Vref1)が肯定的(ステップS7:YES)となり、ステップS5にて、負荷短絡保護処理がなされる。   Then, since the detected current value Ia in step S7 corresponding to the time point t11 ′ exceeds the first excessive current value Idov1 that is larger than the second excessive current value Idov2, the determination in step S7 (Va> Vref1) is positive (step S7). : YES), and load short-circuit protection processing is performed in step S5.

すなわち、時点t11´にて、検出電圧値Vaが第1基準電圧値Vref1を上回ると保護回路41の第1比較器51が作動し(反転し)、保護信号Sp1がローレベルからハイレベル(能動レベル)になる。   That is, when the detected voltage value Va exceeds the first reference voltage value Vref1 at time t11 ′, the first comparator 51 of the protection circuit 41 operates (inverts), and the protection signal Sp1 changes from low level to high level (active). Level).

これによりラッチ回路55が不可逆的に作動し、ゲート制御回路54は、ゲート駆動電圧Vg1をハイレベルである駆動電圧Vccから強制的にローレベルである基準電位(=0[V])にする信号を、所定の遅延時間Td経過後の時点t12にてドライバ72に出力する。   As a result, the latch circuit 55 operates irreversibly, and the gate control circuit 54 forcibly changes the gate drive voltage Vg1 from the high level drive voltage Vcc to the low level reference potential (= 0 [V]). Is output to the driver 72 at time t12 after a predetermined delay time Td has elapsed.

これにより、時点t11以降時点t12まで、コンデンサCaが充電されてゲート端電圧Vg2が上昇して、前記スイッチング素子Qに流れるドレイン電流Idが劣化開始限界電流値又は一定の劣化が許容できる電流値Idovlimitまで上がる前に、ゲート駆動電圧Vg1及びゲート端電圧Vg2がローレベル0[V]にされる。なお、劣化開始限界電流値とは、この電流値を上回ると、スイッチング素子Qの寿命が短くなる予め定められた閾値電流値をいう。一定の劣化が許容できる電流値Idovlimitとは、劣化開始限界電流値よりは大きな値であり劣化は開始するが、換言すれば寿命は短くなるが、短くなった寿命であっても、例えば、短絡電流保護装置10が適用された製品の寿命、この実施形態では、電気自動車12の製品寿命と同程度以上の許容できる寿命等をいう。   As a result, the capacitor Ca is charged from the time t11 to the time t12, the gate terminal voltage Vg2 increases, and the drain current Id flowing through the switching element Q becomes a deterioration start limit current value or a current value Idvlimit that allows a certain degree of deterioration. Before rising to the low level, the gate drive voltage Vg1 and the gate end voltage Vg2 are set to the low level 0 [V]. The deterioration start limit current value is a predetermined threshold current value that shortens the life of the switching element Q when the current value is exceeded. The current value Idvlimit that allows a certain level of deterioration is larger than the deterioration start limit current value and starts to deteriorate. In other words, the life is shortened, but even if the life is shortened, for example, a short circuit The life of a product to which the current protection device 10 is applied, in this embodiment, an acceptable life or the like that is equal to or higher than the product life of the electric vehicle 12.

ドライバ72のゲート駆動電圧Vg1のローレベルの0[V]の出力によりゲート端電圧Vg2が同時に略ツェナー電圧Vzdからローレベルの0[V]にされ、スイッチング素子Q3、Q4が、オフ状態、いわゆる遮断状態(開放状態)にされるので、時点t12以降、短絡電流に対応するドレイン電流Idが減少し、時点t13でゼロ値になり、必要であれば、時点t12以降、リレー制御信号Srにより電磁リレー24が閉状態から開放状態にされる。このため、時点t14にてツェナーダイオードZDの素子温度Tzdは、温度上昇が解消される。   Due to the low level 0 [V] output of the gate drive voltage Vg1 of the driver 72, the gate end voltage Vg2 is simultaneously changed from the substantially Zener voltage Vzd to the low level 0 [V], and the switching elements Q3 and Q4 are turned off, so-called. Since the cut-off state (open state) is set, the drain current Id corresponding to the short-circuit current decreases after the time t12 and becomes zero at the time t13. If necessary, the electromagnetic current is generated by the relay control signal Sr after the time t12. The relay 24 is changed from the closed state to the open state. For this reason, the temperature rise of the element temperature Tzd of the Zener diode ZD is eliminated at time t14.

[実施形態のまとめ]
以上説明したように上述した実施形態に係る、スイッチング素子Qを備えた電力変換器であるインバータ16の短絡電流保護装置10において、スイッチング素子Qのゲート入力端子にゲート電圧Vg2として所定の駆動電圧Vg1(0[V]、Vcc[V])を印加することによってスイッチング素子Qのターンオン及びターンオフを制御するゲート制御回路54と、スイッチング素子Qに流れる電流値Idを比較電圧値Vaとして検知する電流検知部としての抵抗器Raと、電流値Idに対応する比較電圧値Vaが第1閾値Vref1を上回ったことを検出する(時点t11´)と共に、検出してから第1の時間後(時点t12)にゲート制御回路54によるゲート電圧Vg1(Vg2)の印加を遮断する保護回路41と、前記電流値Idに対応する比較電圧値Vaが第1閾値Vref1より小さい第2閾値Vref2を上回ったことを検出する(時点t5)と共に、検出してから第1の時間(時点t11´〜t12の間の時間)よりも短い第2の時間後(時点t5´の直後)にゲート電圧Vg2を駆動電圧Vg1よりも低減させ(Vzdにさせ)、且つ前記電流値Idに対応する比較電圧値Vaが前記第2閾値Vref2を下回った(時点t6)場合には、前記駆動電圧Vg1を印加するゲート電圧調整部42と、を備える。この構成により、ノイズ発生(通常のサージ発生)により保護回路41が完全に作動してしまうことを回避することができる。
[Summary of Embodiment]
As described above, in the short circuit current protection device 10 for the inverter 16 that is the power converter including the switching element Q according to the above-described embodiment, the gate input terminal of the switching element Q has a predetermined drive voltage Vg1 as the gate voltage Vg2. A gate control circuit 54 that controls turn-on and turn-off of the switching element Q by applying (0 [V], Vcc [V]), and current detection that detects a current value Id flowing through the switching element Q as a comparison voltage value Va And detecting that the comparison voltage value Va corresponding to the current value Id exceeds the first threshold value Vref1 (time point t11 ′) and a first time after the detection (time point t12) A protection circuit 41 for cutting off the application of the gate voltage Vg1 (Vg2) by the gate control circuit 54, and the current value I It is detected that the comparison voltage value Va corresponding to 1 exceeds the second threshold value Vref2 that is smaller than the first threshold value Vref1 (time point t5), and the first time after the detection (time between time points t11 ′ to t12) After a shorter second time (immediately after the time point t5 ′), the gate voltage Vg2 is reduced from the drive voltage Vg1 (set to Vzd), and the comparison voltage value Va corresponding to the current value Id is the second threshold value. And a gate voltage adjusting unit 42 that applies the drive voltage Vg1 when the voltage falls below Vref2 (time t6). With this configuration, it is possible to avoid that the protection circuit 41 is completely activated due to noise generation (normal surge generation).

このようにして、インバータ16を構成するスイッチング素子Q(Q1〜Q6)を負荷短絡から保護すると共に、負荷短絡保護時におけるツェナーダイオードZDの発熱を抑制(後に詳しく説明する。)しながら、ノイズによる誤動作を抑制することができる。   In this way, the switching elements Q (Q1 to Q6) constituting the inverter 16 are protected from the load short circuit, and the heat generation of the Zener diode ZD during the load short circuit protection is suppressed (described in detail later), but due to noise. Malfunctions can be suppressed.

すなわち、ドレイン電流Idの検出電流値Iaにより抵抗器Raに電圧降下である比較電圧値Vaを発生させると共に、第2基準電圧値Vref2を第1基準電圧値Vref1より低い値に設定し、サージ電流(ノイズ)が発生したときに反転し作動する第2比較器52を有するゲート電圧調整部42によりゲート端電圧Vg2をツェナー電圧Vzdまで低下させた後、コンデンサCaの充電によりツェナー電流Izdを制限し、負荷短絡が発生したとき、第1比較器51及びゲート制御回路54によりドライバ72を通じてゲート端電圧Vg2を0[V]にすることで、ノイズによるスイッチング素子Qの誤動作を防止しながら、ツェナーダイオードZDの発熱を抑制し、且つ負荷短絡時にスイッチング素子Qを破壊から保護する。   That is, the comparison voltage value Va, which is a voltage drop, is generated in the resistor Ra by the detected current value Ia of the drain current Id, and the second reference voltage value Vref2 is set to a value lower than the first reference voltage value Vref1, and the surge current After the gate voltage Vg2 is lowered to the zener voltage Vzd by the gate voltage adjustment unit 42 having the second comparator 52 that is inverted and activated when (noise) occurs, the zener current Izd is limited by charging the capacitor Ca. When a load short circuit occurs, the gate voltage Vg2 is set to 0 [V] through the driver 72 by the first comparator 51 and the gate control circuit 54, thereby preventing a malfunction of the switching element Q due to noise, and a Zener diode The heat generation of ZD is suppressed, and the switching element Q is protected from destruction when the load is short-circuited.

より詳しく説明すると、短絡電流保護装置10は、スイッチング素子Qのゲート入力端子に所定のゲート端電圧Vg2を印加することによってスイッチング素子Qのターンオン及びターンオフを制御するゲート制御回路54と、スイッチング素子Qに流れる電流値であるドレイン電流Idに比例する電流値Iaを検知する電流検知部としての電圧降下発生用の抵抗器Raと、所定の電流値Iaに対応する比較電圧値Vaが第1閾値としての第1基準電圧値Vref1を上回った場合に、ゲート制御回路54によるゲート駆動電圧Vg1の印加を遮断する保護回路41と、電流値Iaに基づきゲート端電圧Vg2を低減させる(この実施形態では、VccからVzdに低減させている)ゲート電圧調整部42と、を備える。   More specifically, the short-circuit current protection device 10 includes a gate control circuit 54 that controls turn-on and turn-off of the switching element Q by applying a predetermined gate terminal voltage Vg2 to the gate input terminal of the switching element Q, and the switching element Q A resistor Ra for generating a voltage drop as a current detection unit that detects a current value Ia that is proportional to a drain current Id that is a current value that flows through the capacitor, and a comparison voltage value Va corresponding to the predetermined current value Ia as a first threshold value When the first reference voltage value Vref1 is exceeded, the protection circuit 41 that cuts off the application of the gate drive voltage Vg1 by the gate control circuit 54 and the gate end voltage Vg2 are reduced based on the current value Ia (in this embodiment, And a gate voltage adjusting unit 42 that is reduced from Vcc to Vzd.

ゲート電圧調整部42は、一端が前記ゲート入力端子側に接続され、他端が基準電位側に接続されると共に、電流値Iaに対応する比較電圧値Vaが、前記第1閾値としての第1基準電圧値Vref1より小さい第2閾値としての第2基準電圧値Vref2(Vref2<Vref1)を上回った場合に導通状態となるスイッチ部SWaと、このスイッチ部SWaとゲート入力端子との間に直列に接続されたコンデンサCa及びツェナーダイオードZDと、を備える。   The gate voltage adjustment unit 42 has one end connected to the gate input terminal side and the other end connected to the reference potential side, and a comparison voltage value Va corresponding to the current value Ia is a first threshold value as the first threshold value. A switch unit SWa that becomes conductive when it exceeds a second reference voltage value Vref2 (Vref2 <Vref1) as a second threshold value smaller than the reference voltage value Vref1, and is connected in series between the switch unit SWa and the gate input terminal. And a connected capacitor Ca and a Zener diode ZD.

ここで、図5に示す、図4例のタイミングチャート中、短絡電流保護期間を含む期間を一部デフォルメして拡大したタイミングチャートをも参照して説明する。   Here, the timing chart of FIG. 4 shown in FIG. 5 will be described with reference to a timing chart in which the period including the short-circuit current protection period is partially deformed and enlarged.

上記した短絡電流保護装置10の構成によれば、時点t9において負荷短絡が発生し、スイッチング素子Qに流れるドレイン電流Idに対応する検出電流値Iaによる検出電圧値Vaが、第1基準電圧値Vref1より小さな値に設定された第2基準電圧値Vref2を上回ったとき(図5中、時点t11)には、ゲート電圧調整部42が作動してスイッチ信号Sp2がローレベルからハイレベルになりスイッチ部SWaが導通することにより、スイッチング素子Qのゲート入力端子に入力されるゲート端電圧Vg2が、まずツェナーダイオードZDの降伏電圧Vzdまで瞬時に引き下げられる。   According to the configuration of the short-circuit current protection device 10 described above, a load short-circuit occurs at time t9, and the detection voltage value Va based on the detection current value Ia corresponding to the drain current Id flowing through the switching element Q is the first reference voltage value Vref1. When the second reference voltage value Vref2 set to a smaller value is exceeded (time t11 in FIG. 5), the gate voltage adjustment unit 42 is activated and the switch signal Sp2 changes from the low level to the high level. When SWa is turned on, the gate terminal voltage Vg2 input to the gate input terminal of the switching element Q is instantaneously reduced to the breakdown voltage Vzd of the Zener diode ZD.

ゲート端電圧Vg2の降伏電圧Vzdまでの低下により、スイッチング素子Qを流れるドレイン電流Idが、短絡電流保護装置10が存在しないときの2点鎖線で示すドレイン電流Idのように上昇することがなく、1点鎖線で示すドレイン電流Idのように上昇が制限される。   Due to the decrease of the gate end voltage Vg2 to the breakdown voltage Vzd, the drain current Id flowing through the switching element Q does not rise like the drain current Id indicated by the two-dot chain line when the short-circuit current protection device 10 is not present. The rise is limited like a drain current Id indicated by a one-dot chain line.

時点t11´にて、検出電圧値Vaが第1基準電圧値Vref1を上回ると第1比較器51が作動し(反転し)、保護信号Sp1がローレベルからハイレベル(能動レベル)になる。   When the detected voltage value Va exceeds the first reference voltage value Vref1 at time t11 ′, the first comparator 51 operates (inverts), and the protection signal Sp1 changes from the low level to the high level (active level).

これによりラッチ回路55が不可逆的に作動し、ゲート制御回路54は、ゲート駆動電圧Vg1をハイレベルである駆動電圧Vccから強制的にローレベルである基準電位(=0[V])にする信号を所定の遅延時間Td経過後の時点t12にてドライバ72に出力する(図5中、ゲート制御回路54による保護制御の波形参照)。   As a result, the latch circuit 55 operates irreversibly, and the gate control circuit 54 forcibly changes the gate drive voltage Vg1 from the high level drive voltage Vcc to the low level reference potential (= 0 [V]). Is output to the driver 72 at a time point t12 after a predetermined delay time Td has elapsed (see the waveform of protection control by the gate control circuit 54 in FIG. 5).

これにより、時点t12にて、ゲート電圧Vg1、Vg2がローレベルに遷移し、スイッチング素子Qが遮断状態にされ、負荷短絡によるドレイン電流Idが急激に減少する。時点t12〜t14でドレイン電流Idがゼロ値になるまでに、時点t12´で保護信号Sp1がローレベルになり、時点t13にてスイッチ信号Sp2がローレベルになるが、その前の時点t12にて、保護回路41を構成するゲート制御回路54により不可逆的な保護制御がかかっているので、問題になることはない。   As a result, at time t12, the gate voltages Vg1 and Vg2 transition to a low level, the switching element Q is cut off, and the drain current Id due to a load short-circuit decreases rapidly. Until the drain current Id becomes zero at time t12 to t14, the protection signal Sp1 becomes low level at time t12 ′, and the switch signal Sp2 becomes low level at time t13, but at the previous time t12. Since the irreversible protection control is applied by the gate control circuit 54 constituting the protection circuit 41, there is no problem.

このようにして、負荷短絡等の短絡が発生している状態においても、スイッチング素子Qに流れるドレイン電流Idを劣化開始限界電流値又は一定の劣化が許容できる電流値Idovlimit以下の値に制限することができ、寿命劣化・破壊に至る過剰なドレイン電流Idが流れることが抑制される。   In this way, even in a state where a short circuit such as a load short circuit occurs, the drain current Id flowing through the switching element Q is limited to a deterioration start limit current value or a value equal to or less than a current value Idolimit that allows a certain level of deterioration. Therefore, it is possible to suppress the excessive drain current Id from leading to life deterioration / destruction.

つまり、ゲート電圧調整部42は、一端がスイッチング素子Qのゲート入力端子側に接続され、他端が基準電位側に接続されるスイッチ部SWaと、このスイッチ部SWaと前記ゲート入力端子との間に直列接続されたコンデンサCa及びツェナーダイオードZDと、を備える比較的簡易な高速スイッチングに適した構成にされているため、電流値Ia(電圧値Va)が第2閾値(第2基準電圧値Vref2)を上回る際には極めて短時間にゲート端電圧Vg2をツェナーダイオードZDの降伏電圧Vzdまで引き下げることができる(応答時間が短い)。   That is, the gate voltage adjusting unit 42 has a switch unit SWa having one end connected to the gate input terminal side of the switching element Q and the other end connected to the reference potential side, and between the switch unit SWa and the gate input terminal. Since the capacitor Ca and the Zener diode ZD connected in series are suitable for relatively simple high-speed switching, the current value Ia (voltage value Va) is set to the second threshold value (second reference voltage value Vref2). ) Can be lowered to the breakdown voltage Vzd of the Zener diode ZD in a very short time (response time is short).

しかも、電流値Ia(電圧値Va)が第2閾値(第2基準電圧値Vref2)を一時的に上回るような場合、すなわち負荷短絡が発生しておらず、例えば通常のターンオン動作(Vg2=Vcc)の際のサージによって電流値Iaが一時的に大きくなった場合には、ゲート端電圧Vg2は、図4の時点t5〜t6に示したように、ゲート電圧調整部42により一時的に低下されるものの、電流値Iaが第1閾値(基準電圧値Vref1)を上回ることなく、この第1閾値(基準電圧値Vref1)より小さい第2閾値(第2基準電圧値Vref2)を下回ったことに対応して速やかに通常のゲート電圧Vg2がゲート入力端子に印加されるため、負荷短絡と誤検知することなく通常のスイッチング動作を継続することができる。この場合、保護回路41は動作しない。   Moreover, when the current value Ia (voltage value Va) temporarily exceeds the second threshold value (second reference voltage value Vref2), that is, no load short-circuit has occurred, for example, a normal turn-on operation (Vg2 = Vcc ), The gate voltage Vg2 is temporarily reduced by the gate voltage adjusting unit 42 as shown at time points t5 to t6 in FIG. However, the current value Ia does not exceed the first threshold value (reference voltage value Vref1), and corresponds to the fact that the current value Ia has fallen below the second threshold value (second reference voltage value Vref2) smaller than the first threshold value (reference voltage value Vref1). Since the normal gate voltage Vg2 is immediately applied to the gate input terminal, the normal switching operation can be continued without erroneously detecting a load short circuit. In this case, the protection circuit 41 does not operate.

さらに、電流値Iaが第2閾値(基準電圧Vref2)より大きい値に設定された第1閾値(基準電圧値Vref1)を上回る場合には、負荷短絡が発生したとみなして保護回路41が作動するので、ゲート電圧Vg1、Vg2のゲート入力端子への印加が遮断され、その結果、スイッチング素子Qに流れるドレイン電流Idも遮断されてスイッチング素子Qの動作が停止され、スイッチング素子Qが保護される。   Further, when the current value Ia exceeds the first threshold value (reference voltage value Vref1) set to a value larger than the second threshold value (reference voltage Vref2), the protection circuit 41 operates by assuming that a load short circuit has occurred. Therefore, the application of the gate voltages Vg1 and Vg2 to the gate input terminal is cut off. As a result, the drain current Id flowing through the switching element Q is also cut off, the operation of the switching element Q is stopped, and the switching element Q is protected.

このように、保護回路41に設定される第1閾値(基準電圧Vref1)は、負荷短絡の誤検知を防ぐために、ゲート電圧調整部42に設定される第2閾値(基準電圧値Vref2)より大きな値に設定され、さらには適宜の遅延フィルタ等(ゲート制御回路54の遅延時間Tdに対応する。)を含んで構成されるため、ゲート電圧調整部42に比べて応答時間が長くなる。すなわち、電流値Iaが第1閾値(第1基準電圧値Vref1)を上回ってからゲート駆動電圧Vg1の遮断動作が開始するまでに遅延時間Tdが発生する。   As described above, the first threshold value (reference voltage Vref1) set in the protection circuit 41 is larger than the second threshold value (reference voltage value Vref2) set in the gate voltage adjustment unit 42 in order to prevent erroneous detection of the load short circuit. Since it is configured to include an appropriate delay filter or the like (corresponding to the delay time Td of the gate control circuit 54), the response time is longer than that of the gate voltage adjustment unit 42. That is, the delay time Td occurs from when the current value Ia exceeds the first threshold value (first reference voltage value Vref1) to when the gate drive voltage Vg1 starts to be cut off.

このため、負荷短絡時に、保護回路41のみでゲート電圧Vg1、Vg2の印加を遮断させようとした場合には、ゲート電圧Vg1、Vg2が遮断されるまでの間の時間は、通常のゲート駆動電圧Vg1によるゲート端電圧Vg2が印加されていることとなり、比較的大きなドレイン電流Idがスイッチング素子Qに流れてしまうこととなるが、この実施形態によれば、負荷短絡時(時点t9)に、相対的に応答時間の短い高速動作するゲート電圧調整部42がまずゲート端電圧Vg2を低減させた上で、負荷短絡が確定する程大きな電流値Iaになったとき{電流値Iaが第1閾値(第1基準電圧値Vref1)を上回るとき}に保護回路41によってゲート駆動電圧Vg1を遮断することができるため、負荷短絡時にスイッチング素子Qが停止するまでに流れる電流値(エネルギー)を小さくしつつ、負荷短絡を誤検知してしまうことを抑制することができる。   Therefore, when the application of the gate voltages Vg1 and Vg2 is to be interrupted only by the protection circuit 41 when the load is short-circuited, the time until the gate voltages Vg1 and Vg2 are interrupted is the normal gate drive voltage. A gate end voltage Vg2 due to Vg1 is applied, and a relatively large drain current Id flows to the switching element Q. According to this embodiment, when the load is short-circuited (time point t9), When the gate voltage adjustment unit 42 that operates at a high speed with a short response time first reduces the gate terminal voltage Vg2, and when the current value Ia becomes so large that the load short circuit is determined {the current value Ia is the first threshold value ( When the first reference voltage value Vref1) is exceeded}, the gate drive voltage Vg1 can be cut off by the protection circuit 41, so that the switching element Q when the load is short-circuited While reducing the current flowing until the stop (energy), it is possible to suppress the erroneously detects the load short-circuit.

さらにまた、ゲート電圧調整部42は、スイッチ部SWaとゲート入力端子との間に接続されたコンデンサCa及びツェナーダイオードZDを備えていることにより、電流値Iaが第2閾値(第2基準電圧値Vref2)を上回った場合に、スイッチング素子Qのゲート入力端子に入力されるゲート端電圧Vg2は、まずツェナーダイオードZDの降伏電圧Vzdまで引き下げられた後、コンデンサCaの充電に伴ってツェナーダイオードZDを流れるツェナー電流Izdが小さくなっていくため、ツェナーダイオードZDの発熱を低減することができる。従って、ツェナーダイオードZDのみで構成する場合(特許文献1に係る図8参照)に比べて、ツェナーダイオードZDの発熱を低減して、ツェナーダイオードZDを小型化することができる。   Furthermore, the gate voltage adjustment unit 42 includes a capacitor Ca and a Zener diode ZD connected between the switch unit SWa and the gate input terminal, so that the current value Ia is a second threshold value (second reference voltage value). When Vref2) is exceeded, the gate terminal voltage Vg2 input to the gate input terminal of the switching element Q is first lowered to the breakdown voltage Vzd of the Zener diode ZD, and then the Zener diode ZD is charged with the charging of the capacitor Ca. Since the flowing Zener current Izd becomes smaller, the heat generation of the Zener diode ZD can be reduced. Therefore, compared with the case where the zener diode ZD is configured only (see FIG. 8 according to Patent Document 1), the heat generated by the zener diode ZD can be reduced and the zener diode ZD can be downsized.

模式図である図6を参照して、ツェナーダイオードZDの発熱低減に関し、視覚的に説明すると、ドレイン電流Idの増加中、時点t11において、ツェナーダイオードZDが降伏状態になると、この実施形態及び図8例において、ゲート入力端子は、駆動電圧VccからVcc−Vzd(Vcc−Vzp:図8)まで低下する。時点t11までは、ツェナー電流Izd(Izp:図8)が0[A]であるから、時点t11にて、その電力が0[W]からツェナー電力Wzdmax(Wzpmax:図8)[W]まで増加する。時点t11以降、この実施形態では、コンデンサCaが充電されるので、ツェナー電流Izdは、その分減少するのに対し、図8例では、コンデンサCaがないのでツェナー電流Izpは、時点t11の状態と変わらない。このため、この実施形態でのツェナー電力Wzdは、ツェナーダイオードZDの電力Wzdが、ツェナーダイオードZDの降伏電圧Vzd未満となる電力0[W]の仮想の時点tiまで、時点t11から曲線100に示すように徐々に減少するが、図8例では、ツェナーダイオード120のツェナー電力Wzpが、一点鎖線で示すように、ツェナーダイオード120の降伏電圧Vzp未満となる電力0[W]の仮想の時点tiまで、時点t11から変化しない。   With reference to FIG. 6 which is a schematic diagram, the heat generation reduction of the Zener diode ZD will be described visually. When the Zener diode ZD is in a breakdown state at the time t11 during the increase of the drain current Id, this embodiment and FIG. In the eight examples, the gate input terminal decreases from the driving voltage Vcc to Vcc-Vzd (Vcc-Vzp: FIG. 8). Until time t11, the zener current Izd (Izp: FIG. 8) is 0 [A], and at time t11, the power increases from 0 [W] to zener power Wzdmax (Wzpmax: FIG. 8) [W]. To do. In this embodiment, since the capacitor Ca is charged after the time t11, the Zener current Izd decreases accordingly. In the example of FIG. 8, since the capacitor Ca is not present, the Zener current Izp is equal to the state at the time t11. does not change. For this reason, the Zener power Wzd in this embodiment is shown in the curve 100 from the time point t11 to the virtual time point ti at which the power Wzd of the Zener diode ZD is less than the breakdown voltage Vzd of the Zener diode ZD and is 0 [W]. In the example of FIG. 8, the zener power Wzp of the zener diode 120 is until the virtual time point ti of the power 0 [W] at which the zener diode 120 becomes less than the breakdown voltage Vzp, as indicated by a one-dot chain line. No change from time t11.

この実施形態によれば、ゲート入力端子に入力されるゲート端電圧Vg2は、コンデンサCaの充電に伴って徐々に高くなっていくこととなるが、負荷短絡が確定した際に保護回路41によってゲート電圧Vg1(Vg2)の印加が遮断されるため、スイッチング素子Qを流れるドレイン電流Idが増大していく前にスイッチング素子Qに流れるドレイン電流Idを遮断することができる。   According to this embodiment, the gate terminal voltage Vg2 input to the gate input terminal is gradually increased as the capacitor Ca is charged. Since the application of the voltage Vg1 (Vg2) is interrupted, the drain current Id flowing through the switching element Q can be interrupted before the drain current Id flowing through the switching element Q increases.

このように、この実施形態では、保護回路41は、短絡時にゲート電圧調整部42のツェナーダイオードZDによって低くされたゲート端電圧Vcc−Vzdが、コンデンサCaへの充電により通常のターンオンさせるゲート端電圧Vg2=Vccまで上がる前にゲート端電圧Vg2の印加を遮断するために設けられている。   As described above, in this embodiment, the protection circuit 41 has a gate terminal voltage that causes the gate terminal voltage Vcc-Vzd, which has been lowered by the Zener diode ZD of the gate voltage adjustment unit 42, to be normally turned on by charging the capacitor Ca. It is provided to cut off the application of the gate end voltage Vg2 before it rises to Vg2 = Vcc.

さらに、この実施形態に係る保護回路41及びゲート電圧調整部42は、それぞれ前記第1閾値及び前記第2閾値を第1基準電圧値Vref1及び第2基準電圧値Vref2とする第1及び第2比較器51、52を備え、電流値Ia(電圧値Va)と前記閾値(第1及び第2基準電圧値Vref1、Vref2)を比較するために、スイッチング素子Qに流れるドレイン電流Idに比例する検出電流Iaを抵抗器Raに流して該抵抗器Raの両端の電圧を比較電圧値Vaとし、比較電圧値Vaが第2基準電圧値Vref2を上回った場合に、ゲート電圧調整部42を構成する第2比較器52の遷移出力であるスイッチ信号Sp2によりスイッチ部SWaを導通状態にし、その後、比較電圧値Vaが第1基準電圧値Vref1を上回った場合に、保護回路41を構成する第1比較器51の遷移出力である保護信号Sp1によりゲート電圧(ゲート駆動電圧Vg1)の印加を遮断する構成にしているので、ゲート電圧調整部42によるノイズ等を負荷短絡と誤検知することを回避しながらスイッチング素子Qを保護する予備的な高速保護と、保護回路41による負荷短絡時のスイッチング素子Qの不可逆的な保護を、それぞれ、一定値の正確な電流値Iaに対応する第1及び第2基準電圧値Vref1、Vref2が設定された第1及び第2比較器51、52を利用することにより、それぞれ開始することができるので、一定の検出電流値(検出電圧値Va)で正確・均一な誤動作制御、保護制御を行うことができる。   Further, the protection circuit 41 and the gate voltage adjustment unit 42 according to this embodiment use the first and second comparisons to set the first threshold value and the second threshold value to the first reference voltage value Vref1 and the second reference voltage value Vref2, respectively. Detectors 51 and 52, and in order to compare the current value Ia (voltage value Va) and the threshold values (first and second reference voltage values Vref1 and Vref2), the detected current proportional to the drain current Id flowing through the switching element Q Ia is caused to flow through the resistor Ra, and the voltage across the resistor Ra is set as the comparison voltage value Va. When the comparison voltage value Va exceeds the second reference voltage value Vref2, the second voltage constituting the gate voltage adjustment unit 42 is formed. When the switch section Spa is turned on by the switch signal Sp2 which is the transition output of the comparator 52, and then the comparison voltage value Va exceeds the first reference voltage value Vref1. Since the application of the gate voltage (gate drive voltage Vg1) is cut off by the protection signal Sp1 which is the transition output of the first comparator 51 constituting the protection circuit 41, noise caused by the gate voltage adjustment unit 42 is short-circuited to the load. Preliminary high-speed protection that protects the switching element Q while avoiding false detection and irreversible protection of the switching element Q when the load is short-circuited by the protection circuit 41, respectively, an accurate current value Ia of a constant value. Can be started by using the first and second comparators 51 and 52 in which the first and second reference voltage values Vref1 and Vref2 corresponding to are set, respectively. With the value Va), accurate and uniform malfunction control and protection control can be performed.

すなわち、この実施形態によれば、保護用のツェナーダイオードZDにコンデンサCaを直列接続しているので保護時における保護用のツェナーダイオードZDの発熱を抑制しながら、保護回路41が作動する閾値(第1閾値)Vref1に比較して相対的に小さい値に設定された閾値(第2閾値)Vref2を有するゲート電圧調整部42によりノイズによる誤動作を抑制することができ、且つ電流値Iaに対応する電圧値Vaを第1及び第2比較器51、52により比較するようにしたので、一定の検出(比較)電流値{検出(比較)電圧値}で正確・均一な誤動作制御及び保護制御を行うことができる。   That is, according to this embodiment, since the capacitor Ca is connected in series to the protective Zener diode ZD, the threshold value (the first threshold) at which the protective circuit 41 operates while suppressing the heat generation of the protective Zener diode ZD during protection. 1 threshold value) The voltage corresponding to the current value Ia can be suppressed by the gate voltage adjusting unit 42 having a threshold value (second threshold value) Vref2 set to a relatively small value compared to Vref1. Since the value Va is compared by the first and second comparators 51 and 52, accurate and uniform malfunction control and protection control are performed with a constant detection (comparison) current value {detection (comparison) voltage value}. Can do.

なお、この発明は、上述の実施形態に限らず、例えば、図7に示す他の実施形態に係る短絡電流保護装置10aに変形する等、この明細書の記載内容に基づき、種々の構成を採り得ることはもちろんである。   Note that the present invention is not limited to the above-described embodiment, and various configurations are adopted based on the description in this specification, such as a modification to the short-circuit current protection device 10a according to another embodiment shown in FIG. Of course you get.

図7例のゲート電圧調整部42aを有する短絡電流保護装置10aでは、図2中の第2比較器52を省略してスイッチ部SWaを電圧値Vaにより直接駆動する構成にしているが、スイッチ部SWaに用いられるMOSFETのゲート閾値電圧Vgsthを予め測定し選択したMOSFETを用いれば、図2例と同等の精度で動作させることができる。選択しない場合であっても、一定精度での保護効果を得ることができる。   In the short-circuit current protection device 10a having the gate voltage adjustment unit 42a in the example of FIG. 7, the second comparator 52 in FIG. 2 is omitted and the switch unit SWa is directly driven by the voltage value Va. If a MOSFET that is measured and selected in advance for the gate threshold voltage Vgsth of the MOSFET used for SWa is used, it can be operated with the same accuracy as in the example of FIG. Even if it is not selected, it is possible to obtain a protective effect with a certain accuracy.

10、10a…短絡電流保護装置 12…電気自動車
16…インバータ 18…駆動モータ
41…保護回路 42、42a…ゲート電圧調整部
51…第1比較器 52…第2比較器
54…ゲート制御回路 Ca…コンデンサ
Q(Q1〜Q6)…スイッチング素子 ZD…ツェナーダイオード
DESCRIPTION OF SYMBOLS 10, 10a ... Short-circuit current protective device 12 ... Electric vehicle 16 ... Inverter 18 ... Drive motor 41 ... Protection circuit 42, 42a ... Gate voltage adjustment part 51 ... 1st comparator 52 ... 2nd comparator 54 ... Gate control circuit Ca ... Capacitor Q (Q1 to Q6) ... Switching element ZD ... Zener diode

Claims (4)

スイッチング素子を備えた電力変換器の短絡電流保護装置において、
前記スイッチング素子のゲート入力端子にゲート電圧として所定の駆動電圧を印加することによって前記スイッチング素子のターンオン及びターンオフを制御するゲート制御回路と、
前記スイッチング素子に流れる電流値を検知する電流検知部と、
前記電流値が第1閾値を上回ったことを検出すると共に、検出してから第1の時間後に前記ゲート制御回路による前記ゲート電圧の印加を遮断する保護回路と、
前記電流値が前記第1閾値より小さい第2閾値を上回ったことを検出すると共に、検出してから前記第1の時間よりも短い第2の時間後に前記ゲート電圧を前記駆動電圧よりも低減させ、且つ前記電流値が前記第2閾値を上回った後に前記第2閾値を下回った場合には、前記駆動電圧を印加するゲート電圧調整部と、
を備えることを特徴とする短絡電流保護装置。
In a short-circuit current protection device for a power converter equipped with a switching element,
A gate control circuit for controlling turn-on and turn-off of the switching element by applying a predetermined drive voltage as a gate voltage to the gate input terminal of the switching element;
A current detection unit for detecting a current value flowing through the switching element;
A protection circuit that detects that the current value has exceeded a first threshold, and that blocks application of the gate voltage by the gate control circuit after a first time after detection;
It is detected that the current value has exceeded a second threshold value smaller than the first threshold value, and the gate voltage is reduced below the drive voltage after a second time shorter than the first time after the detection. And when the current value exceeds the second threshold value and then falls below the second threshold value, a gate voltage adjustment unit that applies the drive voltage;
A short-circuit current protection device comprising:
請求項1に記載の短絡電流保護装置において、
前記ゲート電圧調整部は、
一端が前記ゲート入力端子側に接続され、他端が基準電位側に接続されると共に、前記電流値が前記第1閾値より小さい前記第2閾値を上回った場合に導通状態となるスイッチ部と、
前記スイッチ部と前記ゲート入力端子との間に直列接続されたコンデンサ及びツェナーダイオードと、
を備えることを特徴とする短絡電流保護装置。
In the short circuit current protection device according to claim 1,
The gate voltage adjustment unit is
One end is connected to the gate input terminal side, the other end is connected to the reference potential side, and the switch unit becomes conductive when the current value exceeds the second threshold value which is smaller than the first threshold value;
A capacitor and a Zener diode connected in series between the switch unit and the gate input terminal;
A short-circuit current protection device comprising:
請求項2記載の短絡電流保護装置において、
前記保護回路は、短絡時に前記ゲート電圧調整部の前記ツェナーダイオードによって低くされた前記ゲート電圧が、前記コンデンサへの充電により上昇して、前記スイッチング素子に流れる前記電流値が劣化開始限界電流値又は一定の劣化が許容できる電流値まで上がる前に、前記ゲート電圧を遮断する
ことを特徴とする短絡電流保護装置。
In the short circuit current protection device according to claim 2,
In the protection circuit, the gate voltage lowered by the Zener diode of the gate voltage adjusting unit at the time of a short circuit rises due to charging of the capacitor, and the current value flowing through the switching element is a deterioration start limit current value or The short-circuit current protection device characterized in that the gate voltage is cut off before a certain level of deterioration increases to an allowable current value.
請求項2又は3のいずれか1項に記載の短絡電流保護装置において、
前記保護回路及び前記ゲート電圧調整部は、
それぞれ前記第1閾値及び前記第2閾値を第1基準電圧値及び第2基準電圧値とする第1及び第2比較器を備え、
前記電流値と前記閾値を比較するために、前記スイッチング素子に流れる電流を抵抗器に流して該抵抗器の両端の電圧を比較電圧値とし、前記比較電圧値が前記第2基準電圧値を上回った場合に、前記ゲート電圧調整部により前記スイッチ部を導通状態にし、その後、前記比較電圧値が前記第1基準電圧値を上回った場合に、前記保護回路により前記ゲート電圧の印加を遮断する
ことを特徴とする短絡電流保護装置。
In the short circuit current protection device according to any one of claims 2 and 3,
The protection circuit and the gate voltage adjustment unit are:
A first comparator and a second comparator, each of which uses the first threshold and the second threshold as a first reference voltage value and a second reference voltage value,
In order to compare the current value with the threshold value, a current flowing through the switching element is passed through a resistor to set a voltage at both ends of the resistor as a comparison voltage value, and the comparison voltage value exceeds the second reference voltage value. The gate voltage adjustment unit causes the switch unit to be in a conductive state, and then the protection circuit cuts off the application of the gate voltage when the comparison voltage value exceeds the first reference voltage value. A short-circuit current protection device.
JP2013057694A 2013-03-21 2013-03-21 Short-circuit current protection device Expired - Fee Related JP6104660B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013057694A JP6104660B2 (en) 2013-03-21 2013-03-21 Short-circuit current protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013057694A JP6104660B2 (en) 2013-03-21 2013-03-21 Short-circuit current protection device

Publications (2)

Publication Number Publication Date
JP2014183680A true JP2014183680A (en) 2014-09-29
JP6104660B2 JP6104660B2 (en) 2017-03-29

Family

ID=51701912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013057694A Expired - Fee Related JP6104660B2 (en) 2013-03-21 2013-03-21 Short-circuit current protection device

Country Status (1)

Country Link
JP (1) JP6104660B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012755A (en) * 2013-07-01 2015-01-19 トヨタ自動車株式会社 Protective device of power conversion apparatus
JP2015202034A (en) * 2014-04-01 2015-11-12 富士電機株式会社 Gate drive circuit of voltage-driven power semiconductor device
KR102036647B1 (en) * 2019-02-20 2019-10-28 배재균 Power short-circuit protection
CN110635792A (en) * 2018-12-05 2019-12-31 徐州中矿大传动与自动化有限公司 SiC MOSFET short-circuit protection circuit and method based on short-circuit current suppression
CN112352373A (en) * 2018-06-29 2021-02-09 法雷奥电机设备公司 Device for protecting power components of a transistor bridge
JP2021166419A (en) * 2020-04-06 2021-10-14 三菱電機株式会社 Electric power conversion device
US11407331B2 (en) 2018-12-29 2022-08-09 Contemporary Amperex Technology Co., Limited Battery heating system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0340517A (en) * 1989-07-06 1991-02-21 Mitsubishi Electric Corp Driving/protecting circuit for power device
JPH06164344A (en) * 1992-11-25 1994-06-10 Fuji Electric Co Ltd Semiconductor device
JPH08316808A (en) * 1995-05-16 1996-11-29 Fuji Electric Co Ltd Semiconductor device
JP2009213305A (en) * 2008-03-05 2009-09-17 Denso Corp Power converter
US20110304941A1 (en) * 2010-06-09 2011-12-15 Denso Corporation Switching device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0340517A (en) * 1989-07-06 1991-02-21 Mitsubishi Electric Corp Driving/protecting circuit for power device
JPH06164344A (en) * 1992-11-25 1994-06-10 Fuji Electric Co Ltd Semiconductor device
US5396117A (en) * 1992-11-25 1995-03-07 Fuji Electric Co., Ltd. Semiconductor device with independent over-current and short-circuit protection
JPH08316808A (en) * 1995-05-16 1996-11-29 Fuji Electric Co Ltd Semiconductor device
US5710508A (en) * 1995-05-16 1998-01-20 Fuji Electric Co., Ltd. Semiconductor apparatus
JP2009213305A (en) * 2008-03-05 2009-09-17 Denso Corp Power converter
US20110304941A1 (en) * 2010-06-09 2011-12-15 Denso Corporation Switching device
JP2011259223A (en) * 2010-06-09 2011-12-22 Denso Corp Switching device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012755A (en) * 2013-07-01 2015-01-19 トヨタ自動車株式会社 Protective device of power conversion apparatus
JP2015202034A (en) * 2014-04-01 2015-11-12 富士電機株式会社 Gate drive circuit of voltage-driven power semiconductor device
CN112352373A (en) * 2018-06-29 2021-02-09 法雷奥电机设备公司 Device for protecting power components of a transistor bridge
CN110635792A (en) * 2018-12-05 2019-12-31 徐州中矿大传动与自动化有限公司 SiC MOSFET short-circuit protection circuit and method based on short-circuit current suppression
CN110635792B (en) * 2018-12-05 2023-12-15 江苏国传电气有限公司 SiC MOSFET short-circuit protection circuit and method based on short-circuit current inhibition
US11407331B2 (en) 2018-12-29 2022-08-09 Contemporary Amperex Technology Co., Limited Battery heating system
KR102036647B1 (en) * 2019-02-20 2019-10-28 배재균 Power short-circuit protection
JP2021166419A (en) * 2020-04-06 2021-10-14 三菱電機株式会社 Electric power conversion device

Also Published As

Publication number Publication date
JP6104660B2 (en) 2017-03-29

Similar Documents

Publication Publication Date Title
JP6104660B2 (en) Short-circuit current protection device
US8884660B2 (en) Driver for switching element and control system for machine using the same
US9112344B2 (en) Driver for switching element and control system for rotary machine using the same
JP6110796B2 (en) System and method for operating an inverter
US10525841B2 (en) Gate driver with short circuit protection
US8841870B2 (en) Driver for switching element and control system for rotary machine using the same
US7940503B2 (en) Power semiconductor arrangement including conditional active clamping
US9461457B2 (en) Driver for target switching element and control system for machine using the same
US9543749B2 (en) Driver for switching element and control system for rotary machine using the same
US8981689B2 (en) Driver for switching element and control system for rotary machine using the same
US9634586B2 (en) Fail-safe apparatus for inverter
CN106817113B (en) System and method for over-current protection of field-controlled switches
US8829836B2 (en) Driver for switching element and control system for rotary machine using the same
EP1914873B1 (en) Polyphase inverter, control method therefor, blower, and polyphase current output system
US20130088096A1 (en) Short-circuit protection method
JP5056405B2 (en) Switching device
KR20160062904A (en) Arm-short protection circuit for power module
US20220045596A1 (en) Drive circuit for power semiconductor element and power semiconductor module employing the same
CN112534720A (en) Driving circuit
US10615682B2 (en) Electrically driven vehicle inverter device
KR102645200B1 (en) Gate driving apparatus for power semiconductor device
JP6622405B2 (en) Inverter drive
KR102219433B1 (en) Over current detection circuit for power semiconductor
JP2004236485A (en) Overcurrent detecting circuit for voltage-driving element
JP3213104U (en) Motor inverter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160921

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170301

R150 Certificate of patent or registration of utility model

Ref document number: 6104660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees