JP2014180084A - Synchronous rectification switching power supply - Google Patents

Synchronous rectification switching power supply Download PDF

Info

Publication number
JP2014180084A
JP2014180084A JP2013050888A JP2013050888A JP2014180084A JP 2014180084 A JP2014180084 A JP 2014180084A JP 2013050888 A JP2013050888 A JP 2013050888A JP 2013050888 A JP2013050888 A JP 2013050888A JP 2014180084 A JP2014180084 A JP 2014180084A
Authority
JP
Japan
Prior art keywords
switching element
voltage
terminal
output
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013050888A
Other languages
Japanese (ja)
Inventor
Ryozo Toyoshima
亮蔵 豊嶋
Hitoshi Ishikawa
仁司 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd filed Critical Aisin Seiki Co Ltd
Priority to JP2013050888A priority Critical patent/JP2014180084A/en
Publication of JP2014180084A publication Critical patent/JP2014180084A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a synchronous rectification switching power supply in which each element can be protected, with high efficiency, even if the output voltage is abnormal.SOLUTION: A synchronous rectification switching power supply 100 comprises: a first switching element 1 connected in series with a power supply line 31 on which an input voltage Vin is applied; a coil 3 having one terminal connected with the output end of the first switching element 1; a second switching element 2 connected between the output end of the first switching element 1 and a ground terminal; a capacitor 4 connected between the other end of the coil 3 and the ground terminal; a control unit 5 for controlling the switching state of the first switching element 1 and second switching element 2, so that the input voltage Vin ensures a desired output voltage Vout; and an instruction unit 6 for instructing the control unit 5 to open the second switching element 2, when a current flowing through the second switching element 2 reaches a preset value.

Description

本発明は、降圧用の同期整流式スイッチング電源に関する。   The present invention relates to a step-down synchronous rectification switching power supply.

従来、所定の電圧を効率良く降圧する場合にスイッチング電源が利用されてきた。このようなスイッチング電源に係る技術として下記に出展を示す特許文献1及び2に記載のものがある。   Conventionally, a switching power supply has been used to efficiently step down a predetermined voltage. As a technique related to such a switching power supply, there are those described in Patent Documents 1 and 2 shown below.

特許文献1には、同期整流式の降圧用スイッチング電源が記載されている。この降圧用スイッチング電源は、出力電圧を分圧した電圧をフィードバックするフィードバック回路がオープン又はショートして異常が発生した場合であっても適切に所期の出力電圧を維持するように、出力電圧を分圧する回路を別にもう一つ備えて構成される。   Patent Document 1 describes a synchronous rectification step-down switching power supply. This step-down switching power supply adjusts the output voltage so that the feedback circuit that feeds back the divided output voltage opens or shorts, and even if an abnormality occurs, the expected output voltage is properly maintained. Another circuit for dividing the voltage is provided.

また、特許文献2に記載のスイッチング電源は、ダイオード式の降圧用スイッチング電源が記載されている。このスイッチング電源は、出力電圧の変動を低減するために、出力電圧を分圧する回路を2つ設け、出力電圧の変動に応じて選択的に切り替える。   The switching power supply described in Patent Document 2 describes a diode-type step-down switching power supply. This switching power supply is provided with two circuits for dividing the output voltage in order to reduce the fluctuation of the output voltage, and selectively switches according to the fluctuation of the output voltage.

特開2011−30390号公報JP 2011-30390 A 特開2000−134914号公報JP 2000-134914 A

特許文献1に記載のスイッチング電源は、例えば出力電圧に外部から入力電圧よりも高い電圧が印加され続けた場合には、ローサイドのスイッチング素子が継続して閉状態となる。このため、当該スイッチング素子に過電流が流れ続け、スイッチング素子が破壊される可能性がある。   In the switching power supply described in Patent Document 1, for example, when a voltage higher than the input voltage is applied to the output voltage from the outside, the low-side switching element is continuously closed. For this reason, an overcurrent continues to flow through the switching element, and the switching element may be destroyed.

一方、特許文献2に記載のスイッチング電源はダイオード整流式のため、上述のように出力電圧に外部から入力電圧よりも高い電圧が印加され続けた場合でもダイオードが破壊されることはない。しかしながら、ダイオード整流式のため同期整流式に比べてスイッチング電源としての効率が良くない。   On the other hand, since the switching power supply described in Patent Document 2 is a diode rectification type, the diode is not destroyed even when a voltage higher than the input voltage is continuously applied to the output voltage as described above. However, since it is a diode rectification type, it is not as efficient as a switching power supply as compared with a synchronous rectification type.

本発明の目的は、上記問題に鑑み、高効率で、出力電圧が異常な場合であっても、各素子を保護することが可能な同期整流式スイッチング電源を提供することにある。   In view of the above problems, an object of the present invention is to provide a synchronous rectification switching power supply capable of protecting each element even when the output voltage is abnormal with high efficiency.

上記目的を達成するための本発明に係る同期整流式スイッチング電源の特徴構成は、
入力電圧が印加される電源ラインに直列に接続された第1スイッチング素子と、
前記第1スイッチング素子の出力端に直列に一方の端子が接続されたコイルと、
前記第1スイッチング素子の出力端と接地端子との間に接続された第2スイッチング素子と、
前記コイルの他方の端子と接地端子との間に接続されたコンデンサと、
前記入力電圧が所期の出力電圧になるように、前記第1スイッチング素子及び前記第2スイッチング素子の開閉状態を制御する制御部と、
前記第2スイッチング素子に流れる電流が予め設定された値に達した場合に、前記制御部に対して前記第2スイッチング素子を開状態にするように指示する指示部と、を備えている点にある。
To achieve the above object, the characteristic configuration of the synchronous rectification switching power supply according to the present invention is
A first switching element connected in series to a power supply line to which an input voltage is applied;
A coil having one terminal connected in series to the output end of the first switching element;
A second switching element connected between an output terminal of the first switching element and a ground terminal;
A capacitor connected between the other terminal of the coil and a ground terminal;
A control unit for controlling an open / close state of the first switching element and the second switching element so that the input voltage becomes an intended output voltage;
An instruction unit that instructs the control unit to open the second switching element when a current flowing through the second switching element reaches a preset value; is there.

このような特徴構成とすれば、出力電圧が異常となり、第2スイッチング素子に流れる電流が、定常状態における電流値よりも大きい予め設定された値に達した場合には、自動的に第2スイッチング素子を開状態とすることができるので、第2スイッチング素子に過電流が流れるのを防止できる。したがって、同期整流式スイッチング電源を構成する各素子を保護することが可能となる。また、出力電圧が正常な場合には、同期整流式で構成されているので高効率を達成できる。   With such a characteristic configuration, when the output voltage becomes abnormal and the current flowing through the second switching element reaches a preset value larger than the current value in the steady state, the second switching is automatically performed. Since the element can be opened, it is possible to prevent an overcurrent from flowing through the second switching element. Therefore, it becomes possible to protect each element which comprises a synchronous rectification type switching power supply. In addition, when the output voltage is normal, high efficiency can be achieved because it is configured by a synchronous rectification type.

また、前記指示部は、前記第2スイッチング素子とカレントミラー回路を構成する第3スイッチング素子と、当該第3スイッチング素子と接地端子との間に直列に接続された抵抗器とを有し、前記抵抗器の端子間電圧が予め設定された電圧になった場合に前記制御部に指示すると好適である。   The indicating unit includes a second switching element and a third switching element constituting a current mirror circuit, and a resistor connected in series between the third switching element and a ground terminal, It is preferable to instruct the control unit when the voltage between the terminals of the resistor becomes a preset voltage.

このような構成とすれば、カレントミラー回路により第2スイッチング素子に流れる電流を適切にモニターすることができる。また、第3スイッチング素子のサイズを適宜、選択することにより、第3スイッチング素子に流れる検出用の電流を第2スイッチング素子に流れる電流に対して低減することができる。したがって、同期整流式スイッチング素子の効率を大きく悪化させることもない。   With such a configuration, the current flowing through the second switching element can be appropriately monitored by the current mirror circuit. In addition, by appropriately selecting the size of the third switching element, the detection current flowing through the third switching element can be reduced with respect to the current flowing through the second switching element. Therefore, the efficiency of the synchronous rectification switching element is not greatly deteriorated.

また、上記目的を達成するための本発明に係る同期整流式スイッチング電源の他の特徴構成は、
入力電圧が印加される電源ラインに直列に接続された第1スイッチング素子と、
前記第1スイッチング素子の出力端に直列に一方の端子が接続されたコイルと、
前記第1スイッチング素子の出力端と接地端子との間に接続された第2スイッチング素子と、
前記コイルの他方の端子と接地端子との間に接続されたコンデンサと、
前記入力電圧が所期の出力電圧になるように、前記第1スイッチング素子及び前記第2スイッチング素子の開閉状態を制御する制御部と、
前記出力電圧を出力する出力端子の電圧が所期の出力電圧よりも高い予め設定された電圧値になった場合に、前記制御部に対して前記第2スイッチング素子を開状態にするように指示する指示部と、を備えている点にある。
In addition, another characteristic configuration of the synchronous rectification switching power supply according to the present invention for achieving the above object is as follows:
A first switching element connected in series to a power supply line to which an input voltage is applied;
A coil having one terminal connected in series to the output end of the first switching element;
A second switching element connected between an output terminal of the first switching element and a ground terminal;
A capacitor connected between the other terminal of the coil and a ground terminal;
A control unit for controlling an open / close state of the first switching element and the second switching element so that the input voltage becomes an intended output voltage;
Instructing the control unit to open the second switching element when the voltage of the output terminal that outputs the output voltage becomes a preset voltage value higher than the intended output voltage. And an instruction unit.

このような特徴構成とすれば、出力電圧が異常となり、出力端子の電圧が所期の出力電圧よりも高い予め設定された電圧値になった場合には、自動的に第2スイッチング素子を開状態とすることができるので、第2スイッチング素子に過電流が流れるのを防止できる。したがって、同期整流式スイッチング素子を構成する各素子を保護することが可能となる。また、出力電圧が正常な場合には、同期整流式で構成されているので高効率を達成できる。   With such a characteristic configuration, when the output voltage becomes abnormal and the voltage at the output terminal becomes a preset voltage value higher than the intended output voltage, the second switching element is automatically opened. Since it can be in a state, it is possible to prevent an overcurrent from flowing through the second switching element. Therefore, it becomes possible to protect each element which comprises a synchronous rectification type switching element. In addition, when the output voltage is normal, high efficiency can be achieved because it is configured by a synchronous rectification type.

また、前記出力電圧を前記所期の出力電圧に設定する少なくとも3つの抵抗器が前記出力端子と接地端子との間に直列接続して設けられ、前記指示部は、前記少なくとも3つの抵抗器のうち、接地端子に近い側の抵抗器の端子間電圧が予め設定された電圧になった場合に前記制御部に指示すると好適である。   Further, at least three resistors for setting the output voltage to the desired output voltage are provided in series between the output terminal and a ground terminal, and the indicating unit includes the at least three resistors. Of these, it is preferable to instruct the control unit when the voltage between the terminals of the resistor near the ground terminal becomes a preset voltage.

このような構成とすれば、少なくとも3つの抵抗器のうち、接地端子に近い側の抵抗器の端子間電圧は、出力電圧に連動して変動するので、出力電圧の変動に伴い直ちに第2スイッチング素子を開状態とすることができる。したがって、同期整流式スイッチング素子を構成する素子を確実に保護することが可能となる。   With such a configuration, among the at least three resistors, the terminal voltage of the resistor closer to the ground terminal fluctuates in conjunction with the output voltage, so that the second switching is immediately performed according to the fluctuation of the output voltage. The element can be opened. Therefore, it is possible to reliably protect the elements constituting the synchronous rectification switching element.

同期整流式スイッチング電源の回路図である。It is a circuit diagram of a synchronous rectification switching power supply. 同期整流式スイッチング電源の起動時及び定常状態の各部の波形である。It is a waveform of each part at the time of starting of a synchronous rectification type switching power supply, and a steady state. 同期整流式スイッチング電源の異常時の各部の波形である。It is a waveform of each part at the time of abnormality of a synchronous rectification type switching power supply. その他の実施形態に係る同期整流式スイッチング電源の回路図である。It is a circuit diagram of the synchronous rectification type switching power supply concerning other embodiments. その他の実施形態に係る同期整流式スイッチング電源の回路図である。It is a circuit diagram of the synchronous rectification type switching power supply concerning other embodiments.

本発明に係る同期整流式スイッチング電源は、動作が異常になってもローサイドのスイッチング素子が破壊されることを防止する機能を備えて構成される。以下、本実施形態の同期整流式スイッチング電源(以下「スイッチング電源」とする)100について詳細に説明する。図1はスイッチング電源100の構成を示す模式図である。図1に示されるように、スイッチング電源100は、第1スイッチング素子1、第2スイッチング素子2、コイル3、コンデンサ4、制御部5、指示部6の各機能部を備えて構成される。   The synchronous rectification switching power supply according to the present invention is configured to have a function of preventing the low-side switching element from being destroyed even if the operation becomes abnormal. Hereinafter, the synchronous rectification switching power supply (hereinafter referred to as “switching power supply”) 100 of the present embodiment will be described in detail. FIG. 1 is a schematic diagram showing the configuration of the switching power supply 100. As shown in FIG. 1, the switching power supply 100 is configured to include the first switching element 1, the second switching element 2, the coil 3, the capacitor 4, the control unit 5, and the instruction unit 6.

第1スイッチング素子1は、入力電圧Vinが印加される電源ライン31に直列に接続される。入力電圧Vinとは、本スイッチング電源100により降圧する前の電圧であり、入力端子30から印加される。入力端子30には電源ライン31が接続され、当該電源ライン31に第1スイッチング素子1が接続される。したがって、第1スイッチング素子1は、所謂「ハイサイドのスイッチング素子」に相当する。本実施形態では、第1スイッチング素子1としてn型MOS−FETが用いられ、当該第1スイッチング素子1のドレーン端子が電源ライン31に接続される。   The first switching element 1 is connected in series to a power supply line 31 to which an input voltage Vin is applied. The input voltage Vin is a voltage before being stepped down by the switching power supply 100 and is applied from the input terminal 30. A power supply line 31 is connected to the input terminal 30, and the first switching element 1 is connected to the power supply line 31. Therefore, the first switching element 1 corresponds to a so-called “high-side switching element”. In the present embodiment, an n-type MOS-FET is used as the first switching element 1, and the drain terminal of the first switching element 1 is connected to the power supply line 31.

コイル3は、第1スイッチング素子1の出力端に一方の端子が接続される。第1スイッチング素子1の出力端とは、第1スイッチング素子1として用いられるn型MOS−FETのソース端子が相当する。本実施形態に係るコイル3は一次巻線からなるコイルが用いられる。このため、一対の端子を有する。この一対の端子のうち一方の端子が第1スイッチング素子1のソース端子に接続される。   One terminal of the coil 3 is connected to the output end of the first switching element 1. The output terminal of the first switching element 1 corresponds to the source terminal of an n-type MOS-FET used as the first switching element 1. As the coil 3 according to the present embodiment, a coil composed of a primary winding is used. For this reason, it has a pair of terminal. One terminal of the pair of terminals is connected to the source terminal of the first switching element 1.

第2スイッチング素子2は、第1スイッチング素子1の出力端と接地端子との間に接続される。第1スイッチング素子1の出力端とは、上述のようにn型MOS−FETのソース端子であり、コイル3の一方の端子が接続される端子である。接地端子とはグランド端子である。第2スイッチング素子2は、所謂「ローサイドのスイッチング素子」に相当する。本実施形態では、第2スイッチング素子2としてn型MOS−FETが用いられ、当該第2スイッチング素子2のドレーン端子が第1スイッチング素子1のソース端子に接続され、第2スイッチング素子2のソース端子がグランド端子に接続される。   The second switching element 2 is connected between the output terminal of the first switching element 1 and the ground terminal. The output terminal of the first switching element 1 is a source terminal of the n-type MOS-FET as described above, and is a terminal to which one terminal of the coil 3 is connected. The ground terminal is a ground terminal. The second switching element 2 corresponds to a so-called “low-side switching element”. In the present embodiment, an n-type MOS-FET is used as the second switching element 2, the drain terminal of the second switching element 2 is connected to the source terminal of the first switching element 1, and the source terminal of the second switching element 2 Is connected to the ground terminal.

コンデンサ4は、コイル3の他方の端子と接地端子との間に接続される。コイル3は上述のように、一対の端子のうち一方の端子が第1スイッチング素子1のソース端子に接続される。このため、コイル3の他方の端子とは、第1スイッチング素子1のソース端子に接続されていない方の端子が相当する。コンデンサ4は、この端子と接地端子との間に接続される。   The capacitor 4 is connected between the other terminal of the coil 3 and the ground terminal. As described above, one terminal of the pair of terminals of the coil 3 is connected to the source terminal of the first switching element 1. For this reason, the other terminal of the coil 3 corresponds to the terminal not connected to the source terminal of the first switching element 1. The capacitor 4 is connected between this terminal and the ground terminal.

制御部5は、入力電圧Vinが所期の出力電圧Voutになるように、第1スイッチング素子1及び第2スイッチング素子2の開閉状態を制御する。入力電圧Vinが所期の出力電圧Voutになるようにとは、本スイッチング電源100により入力電圧Vinを降圧して、予め設定された所定の出力電圧Voutにすることをいう。開閉状態とは、開状態(OFF状態)や閉状態(ON状態)をいう。したがって、制御部5は、このように入力電圧Vinが予め設定された所定の出力電圧Voutになるように、第1スイッチング素子1及び第2スイッチング素子2を開状態としたり、閉状態としたりするように制御する。   The controller 5 controls the open / close state of the first switching element 1 and the second switching element 2 so that the input voltage Vin becomes the desired output voltage Vout. To make the input voltage Vin the intended output voltage Vout means that the switching power supply 100 steps down the input voltage Vin to a predetermined output voltage Vout that is set in advance. The open / close state refers to an open state (OFF state) or a closed state (ON state). Therefore, the control unit 5 opens or closes the first switching element 1 and the second switching element 2 so that the input voltage Vin becomes the predetermined output voltage Vout set in advance. To control.

なお、第1スイッチング素子1と第2スイッチング素子2とは、少なくとも同時に閉状態となることはない。また、入力端子30から第1スイッチング素子1及び第2スイッチング素子2を介して貫通電流が流れるのを防止するために、第1スイッチング素子1と第2スイッチング素子2とが同時に開状態となる所謂「デッドタイム」を有するように制御しても良い。本実施形態では、このような制御部5は、PWM制御により第1スイッチング素子1及び第2スイッチング素子2のON−DUTYを制御する。   Note that the first switching element 1 and the second switching element 2 are not closed at least simultaneously. Also, in order to prevent a through current from flowing from the input terminal 30 via the first switching element 1 and the second switching element 2, the first switching element 1 and the second switching element 2 are simultaneously opened. You may control to have "dead time". In the present embodiment, such a control unit 5 controls ON-DUTY of the first switching element 1 and the second switching element 2 by PWM control.

本実施形態に係る制御部5は、基準電圧生成部51、ソフトスタート回路52、三角波生成部53、誤差増幅器54、Low−セレクタ55、比較器56、インバータ57、ANDゲート58を有する。図2(a)に示されるように制御部5に入力される電源電圧が所定の電圧(制御部5が起動する閾値電圧)Vaに達すると、基準電圧生成部51から予め設定された基準電圧Vrefが出力される(図2(b)参照)と共に、ソフトスタート回路52が起動し、所定の傾きで上昇する電圧を出力する(図2(c)における出力ss)。また、三角波生成部53から予め設定された周期で三角波Twが出力される(図2(d)参照)。   The control unit 5 according to the present embodiment includes a reference voltage generation unit 51, a soft start circuit 52, a triangular wave generation unit 53, an error amplifier 54, a Low-selector 55, a comparator 56, an inverter 57, and an AND gate 58. As shown in FIG. 2A, when the power supply voltage input to the control unit 5 reaches a predetermined voltage (a threshold voltage at which the control unit 5 is activated) Va, a reference voltage set in advance from the reference voltage generation unit 51. At the same time as Vref is output (see FIG. 2B), the soft start circuit 52 is activated and outputs a voltage rising at a predetermined slope (output ss in FIG. 2C). Further, the triangular wave Tw is output from the triangular wave generating unit 53 at a preset cycle (see FIG. 2D).

この場合、スイッチング電源100の出力電圧Voutは所期の電圧に達しておらず(図2(g)参照)、フィードバック電圧FB1も出力電圧Voutと同様に上昇していく(図2(b)参照)。このため、誤差増幅器54の出力Errは図2(c)に示されるように、フィードバック電圧FB1が基準電圧Vrefに達するまでは、誤差増幅器54の電源電圧に近い所定の電圧を出力する。このため、Low−セレクタ55からは、図2(d)に示されるように、誤差増幅器54の出力Err及びソフトスタート回路52の出力ssのうち、小さい方の電圧が出力Lo−selされる。   In this case, the output voltage Vout of the switching power supply 100 does not reach the intended voltage (see FIG. 2G), and the feedback voltage FB1 also rises in the same manner as the output voltage Vout (see FIG. 2B). ). Therefore, as shown in FIG. 2C, the output Err of the error amplifier 54 outputs a predetermined voltage close to the power supply voltage of the error amplifier 54 until the feedback voltage FB1 reaches the reference voltage Vref. Therefore, from the Low-selector 55, as shown in FIG. 2D, the smaller one of the output Err of the error amplifier 54 and the output ss of the soft start circuit 52 is output Lo-sel.

比較器56には、三角波生成部53からの三角波Twが非反転端子に入力され、Low−セレクタ55の出力Lo−selが反転端子に入力される。このため、比較器56の出力Comp1は図2(e)のようになる。ここで、この比較器56の出力Comp1がインバータ57に入力され、当該インバータ57の出力INVが第1スイッチング素子1としてのn型MOS−FETのゲート端子に入力される(図2(f)参照)。   In the comparator 56, the triangular wave Tw from the triangular wave generator 53 is input to the non-inverting terminal, and the output Lo-sel of the Low-selector 55 is input to the inverting terminal. For this reason, the output Comp1 of the comparator 56 is as shown in FIG. Here, the output Comp1 of the comparator 56 is input to the inverter 57, and the output INV of the inverter 57 is input to the gate terminal of the n-type MOS-FET as the first switching element 1 (see FIG. 2 (f)). ).

一方、ANDゲート58には、比較器56の出力Comp1と共に、後述する指示部6からの出力Comp2が入力される。詳細は後述するが、指示部6の出力Comp2はスイッチング電源100の起動時及び定常動作時はHigh信号となる。したがって、スイッチング電源100の起動時及び定常動作時のANDゲート58の出力ANDは、図2(e)の比較器56の出力Comp1と同様となる。この出力ANDが、第2スイッチング素子2としてのn型MOS−FETのゲート端子に入力される。   On the other hand, the output Comp 2 from the instruction unit 6 described later is input to the AND gate 58 together with the output Comp 1 of the comparator 56. Although details will be described later, the output Comp2 of the instructing unit 6 becomes a High signal when the switching power supply 100 is activated and during a steady operation. Therefore, the output AND of the AND gate 58 when the switching power supply 100 is activated and during steady operation is the same as the output Comp1 of the comparator 56 shown in FIG. This output AND is input to the gate terminal of the n-type MOS-FET as the second switching element 2.

出力電圧Voutが所期の電圧に達すると、制御部5は定常動作に移行する。すなわち、フィードバック電圧FB1と基準電圧Vrefとに応じて決まる誤差増幅器54の出力Errと、三角波生成部53からの三角波Twとにより第1スイッチング素子1及び第2スイッチング素子2の夫々のゲート端子に入力される信号が出力される。   When the output voltage Vout reaches a desired voltage, the control unit 5 shifts to a steady operation. In other words, the output Err of the error amplifier 54 determined according to the feedback voltage FB1 and the reference voltage Vref and the triangular wave Tw from the triangular wave generator 53 are input to the gate terminals of the first switching element 1 and the second switching element 2, respectively. Signal is output.

また、図2(g)のt1やt2のように想定される範囲内で出力変動が生じると、図2(b)のようにフィードバック電圧FB1が当該出力変動に応じて変動する。これに伴い、誤差増幅器54の出力Errも変動し(図2(c)参照)、第1スイッチング素子1及び第2スイッチング素子2の夫々のゲート端子に入力される信号のON−DUTYが調整され、PWM制御される。   Further, when output fluctuation occurs within the range assumed as t1 and t2 in FIG. 2G, the feedback voltage FB1 fluctuates according to the output fluctuation as shown in FIG. Along with this, the output Err of the error amplifier 54 also fluctuates (see FIG. 2C), and the ON-DUTY of the signal input to each gate terminal of the first switching element 1 and the second switching element 2 is adjusted. PWM control is performed.

本実施形態では、第2スイッチング素子2に過電流が流れることを防止する機能が備えられている。そこで、指示部6は、第2スイッチング素子2に流れる電流が予め設定された値に達した場合に、制御部5に対して第2スイッチング素子2を開状態にするように指示する。上述のように、第2スイッチング素子2の開閉状態はANDゲート58の出力ANDに応じて制御され、第2スイッチング素子2は閉状態となった場合にドレーン電流が流れる。このドレーン電流は、出力端子35に接続される負荷に応じて増減する。このため、この負荷がわかっている場合には、第2スイッチング素子2に流れる電流は予測できる。したがって、指示部6は、第2スイッチング素子2に流れる電流が、このような予測できる電流値を超え、予め設定された値に達した場合に、第2スイッチング素子2に電流が流れないように制御部5に対して第2スイッチング素子2を開状態とするように指示する。   In the present embodiment, a function for preventing an overcurrent from flowing through the second switching element 2 is provided. Therefore, the instruction unit 6 instructs the control unit 5 to open the second switching element 2 when the current flowing through the second switching element 2 reaches a preset value. As described above, the open / close state of the second switching element 2 is controlled in accordance with the output AND of the AND gate 58, and a drain current flows when the second switching element 2 is closed. This drain current increases or decreases according to the load connected to the output terminal 35. For this reason, when this load is known, the current flowing through the second switching element 2 can be predicted. Therefore, the instruction unit 6 prevents the current from flowing through the second switching element 2 when the current flowing through the second switching element 2 exceeds such a predictable current value and reaches a preset value. The controller 5 is instructed to open the second switching element 2.

本実施形態では、指示部6は、第2スイッチング素子2とカレントミラー回路を構成する第3スイッチング素子61と、当該第3スイッチング素子61と接地端子との間に直列に接続された抵抗器62と、を有して構成される。第3スイッチング素子61は、第2スイッチング素子2と同様にn型MOS−FETを用いて構成される。第3スイッチング素子61のドレーン端子は第2スイッチング素子2のドレーン端子に接続され、第3スイッチング素子61のゲート端子は第2スイッチング素子2のゲート端子に接続される。したがって、第2スイッチング素子2と第3スイッチング素子61とは、同一の信号(PWM信号)が入力される。   In the present embodiment, the instruction unit 6 includes a second switching element 2 and a third switching element 61 that forms a current mirror circuit, and a resistor 62 connected in series between the third switching element 61 and the ground terminal. And is configured. The third switching element 61 is configured using an n-type MOS-FET in the same manner as the second switching element 2. The drain terminal of the third switching element 61 is connected to the drain terminal of the second switching element 2, and the gate terminal of the third switching element 61 is connected to the gate terminal of the second switching element 2. Therefore, the same signal (PWM signal) is input to the second switching element 2 and the third switching element 61.

また、第3スイッチング素子61のソース端子と接地端子との間には抵抗器62が設けられる。これにより、第3スイッチング素子61を流れる電流(ドレーン電流)に応じて、抵抗器62の端子間電圧が変化する。図3(a)は、抵抗器62の端子間電圧に相当するフィードバック電圧FB3が示される。時刻t3で第2スイッチング素子2に過電流が流れ始めると、抵抗器62の端子間電圧が大きくなる。この抵抗器62の端子間電圧が予め設定された電圧になった場合に制御部5に対して第2スイッチング素子2を開状態にするように指示する。   A resistor 62 is provided between the source terminal of the third switching element 61 and the ground terminal. Thereby, the voltage between the terminals of the resistor 62 changes according to the current (drain current) flowing through the third switching element 61. FIG. 3A shows a feedback voltage FB3 corresponding to the voltage between the terminals of the resistor 62. FIG. When an overcurrent starts to flow through the second switching element 2 at time t3, the voltage between the terminals of the resistor 62 increases. When the voltage between the terminals of the resistor 62 becomes a preset voltage, the control unit 5 is instructed to open the second switching element 2.

本実施形態では、抵抗器62の端子間電圧は、フィードバック電圧FB3としてHigh−セレクタ63に入力され、当該High−セレクタ63(詳細は後述する)の出力Hi−Selが比較器64の反転端子に入力されている。一方、比較器64の非反転端子には基準電圧生成部51からの基準電圧Vrefが入力されている。したがって、図3(b)の時刻t4において示されるように、フィードバック電圧FB3(出力Hi−sel)が基準電圧Vrefよりも大きくなった場合に、図3(c)に示されるように比較器64の出力Comp2はLowとなる。   In this embodiment, the voltage across the resistor 62 is input to the High-selector 63 as the feedback voltage FB3, and the output Hi-Sel of the High-selector 63 (details will be described later) is applied to the inverting terminal of the comparator 64. Have been entered. On the other hand, the reference voltage Vref from the reference voltage generation unit 51 is input to the non-inverting terminal of the comparator 64. Therefore, as shown at time t4 in FIG. 3B, when the feedback voltage FB3 (output Hi-sel) becomes larger than the reference voltage Vref, the comparator 64 as shown in FIG. 3C. The output Comp2 becomes Low.

これにより、図3(d)に示されるように、ANDゲート58の出力ANDもLowとなり、第2スイッチング素子2のゲート端子に入力される信号も継続してLowとなる(図3(e)参照)。したがって、第2スイッチング素子2が開状態とされる。これにより、第2スイッチング素子2に過電流が流れることを防止できる。なお、本実施形態では、このようなHigh−セレクタ63及び比較器64も指示部6を構成する。   As a result, as shown in FIG. 3D, the output AND of the AND gate 58 is also Low, and the signal input to the gate terminal of the second switching element 2 is also continuously Low (FIG. 3E). reference). Accordingly, the second switching element 2 is opened. Thereby, it is possible to prevent an overcurrent from flowing through the second switching element 2. In the present embodiment, such a High-selector 63 and a comparator 64 also constitute the instruction unit 6.

抵抗器62には、第3スイッチング素子61が閉状態となった場合に電流が流れる。このような電流は定常状態においては損失になるので、スイッチング電源100の効率の観点からは好ましくない。そこで、抵抗器62に流れる電流を小さくするために、第2スイッチング素子2とカレントミラー回路を構成する第3スイッチング素子61のサイズを第2スイッチング素子2のサイズよりも数千分の1から数百分の1程度にすると好適である。   A current flows through the resistor 62 when the third switching element 61 is closed. Such a current is a loss in a steady state, which is not preferable from the viewpoint of the efficiency of the switching power supply 100. Therefore, in order to reduce the current flowing through the resistor 62, the size of the third switching element 61 that constitutes the current mirror circuit with the second switching element 2 is set to be several thousand times smaller than the size of the second switching element 2. It is preferable to make it about 1/100.

また、スイッチング電源100に出力電圧Voutには所定のリップル電圧が重畳される。したがって、このリップル成分を考慮して抵抗器62の抵抗値を設定すると好適である。また、想定外の電流が第2スイッチング素子2に流れた場合であっても、第2スイッチング素子2がダメージを受けないように、第2スイッチング素子2の定格電流を超えないで、比較器64が動作するように抵抗器62の抵抗値を設定すると好適である。   In addition, a predetermined ripple voltage is superimposed on the output voltage Vout in the switching power supply 100. Therefore, it is preferable to set the resistance value of the resistor 62 in consideration of this ripple component. Further, even when an unexpected current flows to the second switching element 2, the comparator 64 does not exceed the rated current of the second switching element 2 so that the second switching element 2 is not damaged. It is preferable that the resistance value of the resistor 62 is set so that the above operates.

具体的には、出力電圧Voutが以下の(1)式にて示される異常電圧Voverを超えるときに比較器64が動作するように設定しておくと好適である。   Specifically, it is preferable to set the comparator 64 to operate when the output voltage Vout exceeds the abnormal voltage Vover expressed by the following equation (1).

Figure 2014180084
Figure 2014180084

ここで、Voutは所期の出力電圧であり、Vinは入力電圧である。また、fは三角波の発振周波数であり、Lはコイル3のL値である。Cはコンデンサ4の容量であり、Reはコンデンサ4のESR(等価直列抵抗)である。   Here, Vout is an intended output voltage, and Vin is an input voltage. F is the oscillation frequency of the triangular wave, and L is the L value of the coil 3. C is the capacitance of the capacitor 4, and Re is the ESR (equivalent series resistance) of the capacitor 4.

また、本実施形態では、出力端子35に過電圧が印加された場合にも第2スイッチング素子2に過電流が流れることを防止する機能が備えられている。このような機能を実現すべく、指示部6は、出力電圧Voutを出力する出力端子35の電圧が所期の出力電圧Voutよりも高い予め設定された電圧値になった場合に、制御部5に対して第2スイッチング素子2を開状態にするように指示する。   In the present embodiment, a function of preventing an overcurrent from flowing through the second switching element 2 even when an overvoltage is applied to the output terminal 35 is provided. In order to realize such a function, the instructing unit 6 controls the control unit 5 when the voltage at the output terminal 35 that outputs the output voltage Vout becomes a preset voltage value higher than the intended output voltage Vout. Is instructed to open the second switching element 2.

ここで、スイッチング電源100の出力電圧Voutは、正常動作時であっても、入力電圧Vinの変動、負荷の変動、温度の変動等に起因して所定のバラツキを有する。また、出力電圧Voutを設定する設定抵抗の初期バラツキによってもバラツキを有する。このようなバラツキにより、出力電圧Voutはセンター値に対して±数%程度は変動する。このような変動にあっては、第2スイッチング素子2を開状態する必要がない。このため、指示部6はこのような±数%より大きくずれている場合に、制御部5に対して第2スイッチング素子2を開状態にするように指示する。具体的には、出力電圧Voutとセンター値の1.5倍や2倍程度に設定すると好適である。あるいは、入力電圧Vinと同じ電圧値に設定することも可能である。   Here, the output voltage Vout of the switching power supply 100 has a predetermined variation due to fluctuations in the input voltage Vin, fluctuations in the load, fluctuations in temperature, and the like even during normal operation. Further, there is a variation due to an initial variation of a setting resistor for setting the output voltage Vout. Due to such variations, the output voltage Vout varies by about ± several percent with respect to the center value. In such a variation, it is not necessary to open the second switching element 2. For this reason, the instruction | indication part 6 instruct | indicates to make the 2nd switching element 2 into an open state with respect to the control part 5, when it has shifted | deviated larger than such +/- several%. Specifically, it is preferable to set the output voltage Vout to about 1.5 times or twice the center value. Alternatively, it can be set to the same voltage value as the input voltage Vin.

ここで、スイッチング電源100の出力電圧Voutは、コンデンサ4の端子間電圧を複数の抵抗器で分圧して設定する。本実施形態では、コンデンサ4の端子間に相当する出力端子35と接地端子との間に少なくとも3つの抵抗器71,72,73が直列接続して設けられる。これら3つの抵抗器71,72,73により、スイッチング電源100の出力電圧を所期の出力電圧Voutに設定する。本実施形態では、抵抗器72と抵抗器72とが接続されたノードの電位が、フィードバック電圧FB1として誤差増幅器54に入力される。   Here, the output voltage Vout of the switching power supply 100 is set by dividing the inter-terminal voltage of the capacitor 4 with a plurality of resistors. In the present embodiment, at least three resistors 71, 72, 73 are provided in series between the output terminal 35 corresponding to the terminals of the capacitor 4 and the ground terminal. These three resistors 71, 72, 73 set the output voltage of the switching power supply 100 to the desired output voltage Vout. In the present embodiment, the potential of the node to which the resistor 72 and the resistor 72 are connected is input to the error amplifier 54 as the feedback voltage FB1.

指示部6は、これら少なくとも3つの抵抗器71,72,73のうち、接地端子に近い側の抵抗器73の端子間電圧が予め設定された電圧になった場合に制御部5に指示する。予め設定された電圧とは、上述のように第2スイッチング素子2を開状態にするトリガとなる出力端子35の電圧である。この電圧は、抵抗器72及び抵抗器73の夫々の抵抗値の抵抗比に応じて設定することが可能である。   The instruction unit 6 instructs the control unit 5 when the terminal voltage of the resistor 73 on the side close to the ground terminal among the at least three resistors 71, 72, 73 becomes a preset voltage. The preset voltage is the voltage of the output terminal 35 that serves as a trigger for opening the second switching element 2 as described above. This voltage can be set according to the resistance ratio of the respective resistance values of the resistor 72 and the resistor 73.

本実施形態では、この抵抗器72及び抵抗器73の間の電圧(以下「フィードバック電圧FB2」とする)がHigh−セレクタ63に入力され、当該High−セレクタ63(詳細は後述する)の出力が比較器64の反転端子に入力されている。一方、比較器64の非反転端子には基準電圧生成部51からの基準電圧Vrefが入力されている。したがって、図3(a)に示されるように時刻t3において抵抗器73の端子間電圧が大きくなり、図3(b)の時刻t4において示されるように、High−セレクタ63の出力Hi−sel、すなわちフィードバック電圧FB2が基準電圧Vrefよりも大きくなると、図3(c)に示されるように比較器64の出力Comp2はLowとなる。これにより、図3(d)に示されるように、ANDゲート58の出力ANDもLowとなり、第2スイッチング素子2のゲート端子に入力される信号がLowとなる(図3(e)参照)。したがって、第2スイッチング素子2が開状態とされる。なお、本実施形態では、このような抵抗器72,73,74も指示部6を構成する。   In this embodiment, the voltage between the resistors 72 and 73 (hereinafter referred to as “feedback voltage FB2”) is input to the High-selector 63, and the output of the High-selector 63 (details will be described later) is output. The signal is input to the inverting terminal of the comparator 64. On the other hand, the reference voltage Vref from the reference voltage generation unit 51 is input to the non-inverting terminal of the comparator 64. Accordingly, the voltage across the resistor 73 increases at time t3 as shown in FIG. 3A, and the output Hi-sel of the High-selector 63, as shown at time t4 in FIG. That is, when the feedback voltage FB2 becomes larger than the reference voltage Vref, the output Comp2 of the comparator 64 becomes Low as shown in FIG. As a result, as shown in FIG. 3D, the output AND of the AND gate 58 also becomes Low, and the signal input to the gate terminal of the second switching element 2 becomes Low (see FIG. 3E). Accordingly, the second switching element 2 is opened. In the present embodiment, such resistors 72, 73 and 74 also constitute the instruction unit 6.

本実施形態に係るスイッチング電源100は、第2スイッチング素子2に流れる電流又は出力端子35に印加された電圧に応じて、第2スイッチング素子2を開状態にするように構成されている。したがって、抵抗器62の端子間電圧及び抵抗器73の端子間電圧の少なくとも一方が、予め設定された電圧値よりも大きくなれば、第2スイッチング素子2を開状態にするように構成されている。このため、抵抗器62の端子間電圧に相当するフィードバック電圧FB3及び抵抗器73の端子間電圧に相当するフィードバック電圧FB2は、夫々High−セレクタ63に入力される。High−セレクタ63は、入力されたフィードバック電圧FB2及びフィードバック電圧FB3のうち、高い方の電圧を比較器64の反転端子に出力する。   The switching power supply 100 according to the present embodiment is configured to open the second switching element 2 according to the current flowing through the second switching element 2 or the voltage applied to the output terminal 35. Therefore, when at least one of the voltage between the terminals of the resistor 62 and the voltage between the terminals of the resistor 73 becomes larger than a preset voltage value, the second switching element 2 is opened. . Therefore, the feedback voltage FB3 corresponding to the voltage between the terminals of the resistor 62 and the feedback voltage FB2 corresponding to the voltage between the terminals of the resistor 73 are input to the High-selector 63, respectively. The High-selector 63 outputs the higher one of the input feedback voltage FB2 and feedback voltage FB3 to the inverting terminal of the comparator 64.

ここで、スイッチング電源100が正常に動作している場合には、High−セレクタ63の出力Hi−selは、基準電圧Vrefよりも小さくなるように設定される。これにより、比較器64の出力Comp2がHighとなり、ANDゲート58が比較器56の出力Comp1に応じて信号のレベルを変更することが可能となる。   Here, when the switching power supply 100 is operating normally, the output Hi-sel of the High-selector 63 is set to be smaller than the reference voltage Vref. As a result, the output Comp2 of the comparator 64 becomes High, and the AND gate 58 can change the signal level according to the output Comp1 of the comparator 56.

一方、第2スイッチング素子2に流れる電流が予め設定された電流値に達した場合、或いは、出力端子35の電位が予め設定された電圧値よりも高くなった場合には、High−セレクタ63の出力Hi−selは、基準電圧Vrefよりも大きくなるように設定される。これにより、比較器64の出力Comp2がLowとなり、比較器56の出力Comp1に拘らずANDゲート58の出力ANDがLowとなる。したがって、第2スイッチング素子2が開状態とされる。このようにしてスイッチング電源100は、出力電圧Voutが異常であっても第2スイッチング素子2が破壊されないようにすることができる。   On the other hand, when the current flowing through the second switching element 2 reaches a preset current value, or when the potential of the output terminal 35 becomes higher than the preset voltage value, the High-selector 63 The output Hi-sel is set to be larger than the reference voltage Vref. As a result, the output Comp2 of the comparator 64 becomes Low, and the output AND of the AND gate 58 becomes Low regardless of the output Comp1 of the comparator 56. Accordingly, the second switching element 2 is opened. In this way, the switching power supply 100 can prevent the second switching element 2 from being destroyed even if the output voltage Vout is abnormal.

〔その他の実施形態〕
上記実施形態では、第1スイッチング素子1及び第2スイッチング素子2が、n型MOS−FETであるとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。IGBTを用いて構成することも可能である。
[Other Embodiments]
In the said embodiment, the 1st switching element 1 and the 2nd switching element 2 demonstrated as n-type MOS-FET. However, the scope of application of the present invention is not limited to this. It is also possible to configure using an IGBT.

上記実施形態では、スイッチング電源100の出力電圧Voutを設定する抵抗器71,72,73が少なくとも3つ備えて構成されるとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。4つ以上備えて構成することも当然に可能である。   In the embodiment described above, it is assumed that at least three resistors 71, 72, 73 for setting the output voltage Vout of the switching power supply 100 are provided. However, the scope of application of the present invention is not limited to this. Of course, it is possible to provide four or more.

上記実施形態では、第2スイッチング素子2に流れる電流に応じて第2スイッチング素子2を開状態にするように制御部5に対して指示する第3スイッチング素子61及び抵抗器62からなる指示部6と、出力端子35の電圧値に応じて第2スイッチング素子2を開状態にするように制御部5に対して指示する抵抗器71,72,73からなる指示部6とを備えているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。上述の指示部6は、少なくとも一方を備えてスイッチング電源100を構成するようにすることも当然に可能である。   In the above embodiment, the instruction unit 6 including the third switching element 61 and the resistor 62 that instructs the control unit 5 to open the second switching element 2 in accordance with the current flowing through the second switching element 2. And an instruction unit 6 including resistors 71, 72, and 73 that instructs the control unit 5 to open the second switching element 2 in accordance with the voltage value of the output terminal 35. did. However, the scope of application of the present invention is not limited to this. Of course, the above-described instruction unit 6 may include at least one to constitute the switching power supply 100.

すなわち、図4に示されるように第2スイッチング素子2に流れる電流に応じて第2スイッチング素子2を開状態にするように制御部5に対して指示する第3スイッチング素子61及び抵抗器62からなる指示部6のみを設ける構成とすることも可能であるし、図5に示されるように、出力端子35の電圧値に応じて第2スイッチング素子2を開状態にするように制御部5に対して指示する抵抗器71,72,73からなる指示部6を備えるように構成することも可能である。係る場合、夫々の指示部6の出力をHigh−セレクタ63に入力せず、直接比較器64の反転端子に入力すると好適である。したがって、High−セレクタ63は不要である。このような構成であっても、異常時に第2スイッチング素子2を開状態とすることは当然に可能である。   That is, from the third switching element 61 and the resistor 62 instructing the control unit 5 to open the second switching element 2 according to the current flowing through the second switching element 2 as shown in FIG. It is possible to provide only the instruction unit 6 as shown in FIG. 5, and as shown in FIG. 5, the control unit 5 is configured to open the second switching element 2 according to the voltage value of the output terminal 35. It is also possible to provide an instruction unit 6 composed of resistors 71, 72, and 73 for instructing. In such a case, it is preferable that the outputs of the respective instruction units 6 are not input to the High-selector 63 but directly input to the inverting terminal of the comparator 64. Therefore, the High-selector 63 is not necessary. Even in such a configuration, it is naturally possible to open the second switching element 2 in an abnormal state.

上記実施形態では、制御部5はPWM制御を行うとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。制御部5がPFM制御するような構成であっても当然に可能である。   In the above embodiment, the control unit 5 has been described as performing PWM control. However, the scope of application of the present invention is not limited to this. Of course, the control unit 5 may be configured to perform PFM control.

本発明は、降圧用の同期整流式スイッチング電源に関する。   The present invention relates to a step-down synchronous rectification switching power supply.

1:第1スイッチング素子
2:第2スイッチング素子
3:コイル
4:コンデンサ
5:制御部
6:指示部
31:電源ライン
61:第3スイッチング素子
62:抵抗器
71:抵抗器
72:抵抗器
73:抵抗器
100:同期整流式スイッチング電源
Vin:入力電圧
Vout:出力電圧
1: First switching element 2: Second switching element 3: Coil 4: Capacitor 5: Control unit 6: Instruction unit 31: Power supply line 61: Third switching element 62: Resistor 71: Resistor 72: Resistor 73: Resistor 100: Synchronous rectification type switching power supply Vin: Input voltage Vout: Output voltage

Claims (4)

入力電圧が印加される電源ラインに直列に接続された第1スイッチング素子と、
前記第1スイッチング素子の出力端に一方の端子が接続されたコイルと、
前記第1スイッチング素子の出力端と接地端子との間に接続された第2スイッチング素子と、
前記コイルの他方の端子と接地端子との間に接続されたコンデンサと、
前記入力電圧が所期の出力電圧になるように、前記第1スイッチング素子及び前記第2スイッチング素子の開閉状態を制御する制御部と、
前記第2スイッチング素子に流れる電流が予め設定された値に達した場合に、前記制御部に対して前記第2スイッチング素子を開状態にするように指示する指示部と、
を備える同期整流式スイッチング電源。
A first switching element connected in series to a power supply line to which an input voltage is applied;
A coil having one terminal connected to the output end of the first switching element;
A second switching element connected between an output terminal of the first switching element and a ground terminal;
A capacitor connected between the other terminal of the coil and a ground terminal;
A control unit for controlling an open / close state of the first switching element and the second switching element so that the input voltage becomes an intended output voltage;
An instruction unit that instructs the control unit to open the second switching element when a current flowing through the second switching element reaches a preset value;
Synchronous rectification type switching power supply.
前記指示部は、前記第2スイッチング素子とカレントミラー回路を構成する第3スイッチング素子と、当該第3スイッチング素子と接地端子との間に直列に接続された抵抗器とを有し、前記抵抗器の端子間電圧が予め設定された電圧になった場合に前記制御部に指示する請求項1に記載の同期整流式スイッチング電源。   The indicating unit includes a third switching element that forms a current mirror circuit with the second switching element, and a resistor connected in series between the third switching element and a ground terminal. The synchronous rectification type switching power supply according to claim 1, wherein the control unit is instructed when a voltage between terminals of the terminal becomes a preset voltage. 入力電圧が印加される電源ラインに直列に接続された第1スイッチング素子と、
前記第1スイッチング素子の出力端に一方の端子が接続されたコイルと、
前記第1スイッチング素子の出力端と接地端子との間に接続された第2スイッチング素子と、
前記コイルの他方の端子と接地端子との間に接続されたコンデンサと、
前記入力電圧が所期の出力電圧になるように、前記第1スイッチング素子及び前記第2スイッチング素子の開閉状態を制御する制御部と、
前記出力電圧を出力する出力端子の電圧が所期の出力電圧よりも高い予め設定された電圧値になった場合に、前記制御部に対して前記第2スイッチング素子を開状態にするように指示する指示部と、
を備える同期整流式スイッチング電源。
A first switching element connected in series to a power supply line to which an input voltage is applied;
A coil having one terminal connected to the output end of the first switching element;
A second switching element connected between an output terminal of the first switching element and a ground terminal;
A capacitor connected between the other terminal of the coil and a ground terminal;
A control unit for controlling an open / close state of the first switching element and the second switching element so that the input voltage becomes an intended output voltage;
Instructing the control unit to open the second switching element when the voltage of the output terminal that outputs the output voltage becomes a preset voltage value higher than the intended output voltage. An instruction unit to
Synchronous rectification type switching power supply.
前記出力電圧を前記所期の出力電圧に設定する少なくとも3つの抵抗器が前記出力端子と接地端子との間に直列接続して設けられ、
前記指示部は、前記少なくとも3つの抵抗器のうち、接地端子に近い側の抵抗器の端子間電圧が予め設定された電圧になった場合に前記制御部に指示する請求項3に記載の同期整流式スイッチング電源。
At least three resistors for setting the output voltage to the desired output voltage are provided in series between the output terminal and a ground terminal;
4. The synchronization according to claim 3, wherein the instruction unit instructs the control unit when a voltage between terminals of a resistor closer to a ground terminal among the at least three resistors becomes a preset voltage. 5. Rectification switching power supply.
JP2013050888A 2013-03-13 2013-03-13 Synchronous rectification switching power supply Pending JP2014180084A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013050888A JP2014180084A (en) 2013-03-13 2013-03-13 Synchronous rectification switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013050888A JP2014180084A (en) 2013-03-13 2013-03-13 Synchronous rectification switching power supply

Publications (1)

Publication Number Publication Date
JP2014180084A true JP2014180084A (en) 2014-09-25

Family

ID=51699462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013050888A Pending JP2014180084A (en) 2013-03-13 2013-03-13 Synchronous rectification switching power supply

Country Status (1)

Country Link
JP (1) JP2014180084A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6239171B1 (en) * 2017-03-24 2017-11-29 三菱電機株式会社 Power converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6239171B1 (en) * 2017-03-24 2017-11-29 三菱電機株式会社 Power converter
JP2018164319A (en) * 2017-03-24 2018-10-18 三菱電機株式会社 Power conversion equipment

Similar Documents

Publication Publication Date Title
JP5145763B2 (en) Synchronous rectification type switching regulator
JP4777730B2 (en) DC-DC converter
US8018694B1 (en) Over-current protection for a power converter
JP2012060714A (en) Integrated circuit
KR20060049915A (en) Dc-dc converter circuit
US9729043B2 (en) Power conversion apparatus and protection method thereof while feedback current signal being abnormal
JP2011142810A (en) Variable current limiter, power supply and point of load converter employing the limiter and method of operating non-isolated voltage converter
JP6326002B2 (en) Power supply with overcurrent protection
JP5228567B2 (en) Boost DC-DC converter
JP2009022092A (en) Multi-output power supply circuit
JP2005341789A (en) Switching regulator and output voltage switching method for switching regulator
JP5636826B2 (en) Switching regulator
JP6714519B2 (en) Switching power supply
JP6381963B2 (en) Switching power supply circuit
JP6912300B2 (en) Switching regulator
JP4820257B2 (en) Boost converter
JP4464263B2 (en) Switching power supply
JP2014180084A (en) Synchronous rectification switching power supply
JP2011062041A (en) Switching control circuit and switching power supply circuit
JP6288202B2 (en) Improved DC-DC transformer for obtaining constant output voltage
JP7179657B2 (en) Power supply circuit and control method for power supply circuit
JP6177813B2 (en) DC-DC converter
JP5575610B2 (en) Power supply
JP2005269838A (en) Dc-dc converter
JP7213674B2 (en) power converter