JP2014178177A - Prediction apparatus - Google Patents
Prediction apparatus Download PDFInfo
- Publication number
- JP2014178177A JP2014178177A JP2013051713A JP2013051713A JP2014178177A JP 2014178177 A JP2014178177 A JP 2014178177A JP 2013051713 A JP2013051713 A JP 2013051713A JP 2013051713 A JP2013051713 A JP 2013051713A JP 2014178177 A JP2014178177 A JP 2014178177A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- information
- prediction
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Resistance To Weather, Investigating Materials By Mechanical Methods (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、プリント基板の劣化を予測する予測装置に関する。 The present invention relates to a prediction device that predicts deterioration of a printed circuit board.
近年、電子機器は、部品の小型化や回路の高集積化に伴いプリント基板上の配線の間隔が狭くなってきている。プリント基板は、配線の間隔が狭くなると、配線として使用する金属がイオン化し、イオン化した金属が絶縁物の上や界面に析出するイオンマイグレーションにより、配線の表面抵抗値が低下し、また配線間の絶縁抵抗値が低下する。電子機器は、プリント基板上の配線間が短絡すると、故障するおそれがある。そこで、プリント基板上の配線間の絶縁性の劣化を検出して、プリント基板の交換時期を予測する技術が開発されている。 In recent years, the interval between wirings on a printed circuit board is becoming narrower in electronic devices as components are miniaturized and circuits are highly integrated. In the printed circuit board, when the wiring interval is narrowed, the metal used as the wiring is ionized, and ion migration of the ionized metal on the insulator or the interface reduces the surface resistance value of the wiring. Insulation resistance value decreases. There is a risk that the electronic device may fail if the wiring on the printed circuit board is short-circuited. In view of this, a technique has been developed in which deterioration of insulation between wirings on a printed circuit board is detected to predict the replacement time of the printed circuit board.
例えば、互いに対向する櫛型の一対の電極を含むテストパターンをプリント基板上に有し、電極間に印加する電圧によりテストパターンに流れる電流の変化に基づいてプリント基板上の配線間の絶縁劣化を検出する技術が知られている(例えば、特許文献1参照)。 For example, a test pattern including a pair of comb-shaped electrodes facing each other is provided on a printed circuit board, and insulation deterioration between wirings on the printed circuit board is caused based on a change in current flowing in the test pattern due to a voltage applied between the electrodes A technique for detection is known (see, for example, Patent Document 1).
しかしながら、従来の技術では、一対の電極間の絶縁抵抗値の低下、及び一対の電極間の短絡を検出するため、イオンマイグレーションが生じる範囲が拡大しているのか否かが分からない問題がある。 However, in the conventional technique, since a decrease in the insulation resistance value between the pair of electrodes and a short circuit between the pair of electrodes are detected, there is a problem that it is not known whether or not the range in which ion migration occurs is expanded.
本件開示の予測装置は、イオンマイグレーションが生じる範囲を検出してプリント基板の劣化を予測することができる技術を提供することを目的とする。 An object of the prediction device of the present disclosure is to provide a technique capable of detecting a range in which ion migration occurs and predicting deterioration of a printed circuit board.
一つの観点によれば、予測装置は、基板上に有する複数の導体パターンと、複数の導体パターンが有する入力端子のうちの何れか一つの入力端子に符号化された信号を入力する入力手段と、信号が入力される導体パターンを含む全ての導体パターンが有する出力端子から信号を個別に受ける受信手段と、入力手段が入力する信号の値である符号の総数に対して、受信手段で受けた信号の誤り符号の数の比率である符号誤り率に関する第1情報と、信号が入力される導体パターンの入力端子に対する、全ての導体パターンの各出力端子との間が導通するか否かに関する第2情報と、に基づいて、基板が劣化する範囲を予測する予測手段と、を有する。 According to one aspect, the prediction device includes a plurality of conductor patterns on the substrate, and an input unit that inputs a signal encoded to any one of the input terminals of the plurality of conductor patterns. The receiving means receives the signals individually from the output terminals of all the conductor patterns including the conductor pattern to which the signals are input, and the total number of codes that are the values of the signals input by the input means. The first information regarding the code error rate, which is the ratio of the number of error codes in the signal, and whether or not conduction is established between the output terminals of all conductor patterns with respect to the input terminals of the conductor pattern to which signals are input. And prediction means for predicting a range in which the substrate deteriorates based on the two information.
本件発明の予測装置は、イオンマイグレーションが進行する範囲を検出してプリント基板の劣化を予測することができる。 The prediction device of the present invention can detect the range in which ion migration proceeds and predict deterioration of the printed circuit board.
以下、図面を用いて実施形態を説明する。
図1は、監視システムの一実施形態を示す。この実施形態の監視システム10は、監視装置11、ネットワーク12、複数の中継器13(13a,13b)及び複数のコンピュータ装置15(15a,15b,・・・,15c)を有する。複数のコンピュータ装置15は、例えば海岸近くの地域A,B,Cで使用する使用者宅にそれぞれ設置されている。監視装置11、及びコンピュータ装置15は、互いの間でデータを通信するための通信機能をそれぞれ有する。コンピュータ装置15は、配線パターンを有するプリント基板を持っている。監視装置11は、コンピュータ装置15のプリント基板の交換時期(余寿命)を監視する。監視装置11は、コンピュータ装置15から得られるプリント基板の劣化の情報やプリント基板の交換時期の情報を受け取り、その旨の情報を管理者に報知する。
Hereinafter, embodiments will be described with reference to the drawings.
FIG. 1 illustrates one embodiment of a monitoring system. The
図2は、図1に示すコンピュータ装置15の一例を示す。このコンピュータ装置15は、基板17、吸気ファン18、排気ファン19、ヒータ20、及びボックス21を含む。ボックス21は、基板17、吸気ファン18、排気ファン19、及びヒータ20を内部に収納しており、基板17を交換するために開閉自在な扉22を有する。吸気ファン18は、ボックス21の内部のうちの基板17を挟んだ一方の内壁23に有する。また、排気ファン19は基板17を挟んだ他方の内壁23に有する。吸気ファン18、及び排気ファン19の通気口は、塵埃、及び海塩粒子等がボックス21の内部に入り込むのを防ぐためのフィルタを有する。
FIG. 2 shows an example of the computer device 15 shown in FIG. The computer device 15 includes a
吸気ファン18は、外部の空気をボックス21の内部に送風する。排気ファン19は、ボックス21の内部の空気を外部に排風する。ヒータは、ボックス21の内部を高温の環境下にする。吸気ファン18、排気ファン19及びヒータ20は、ボックス21の内部の相対湿度を低下させる手段の一例である。
The intake fan 18 blows outside air into the
図3は、図2に示すコンピュータ15aに搭載されるプリント基板(以下、「基板」と称す)17の例を示す。基板17は、監視装置11との間で通信を行うための通信回路25、及びイオンマイグレーションの進行の度合いを予測するための予測回路26を有する。なお、予測回路26を配線する位置は、基板17の一面のうちの中央、あるいは四隅のうちのいずれかの隅等、何れの位置でもよい。また、複数の予測回路26が、基板17上に搭載されてもよい。さらに、予測回路26は、基板17とは別の基板に搭載されてもよい。
FIG. 3 shows an example of a printed circuit board (hereinafter referred to as “substrate”) 17 mounted on the
図4は、図3に示す予測回路26の一例を示す。予測回路26は、判定パターン28、入力部29、受信部30、制御部31、記憶部32、及びドライバ33,34を含む。入力部29は入力手段の一例であり、また、受信部30は受信手段の一例である。さらに、制御部31は予測手段の一例であり、記憶部32は記憶手段の一例である。
FIG. 4 shows an example of the prediction circuit 26 shown in FIG. The prediction circuit 26 includes a
判定パターン28は、イオンマイグレーションが生じる範囲が進行する度合いを予測するための複数の導体パターンを含む。入力部29は、制御部31から供給される同期信号に同期させて、検査用の信号を判定パターン28に入力する。受信部30は、判定パターン28を介して入力部29からの検査用の信号を受信する。制御部31は、入力部29、及び受信部30をそれぞれ制御するとともに、受信部30で受信した信号の情報に基づいて、基板17が劣化する範囲が進行する度合いを予測する。
The
また、制御部31は、予測した結果に基づいて、イオンマイグレーションが進行して配線間が短絡するのを回避するための回避動作を実行するか否かを判断する判定部35を含む。判定部35は、制御部31が予測した結果に基づいて、図1に示した監視装置11に基板17の交換時期を通知するか否かの判断を行う。制御部31は、受信部30で受信した信号の情報を記憶部32に書き込む。
In addition, the
制御部31は、回避動作を実行すると判定部35が判断した場合、ドライバ33,34を制御して吸気ファン18、排気ファン19、及びヒータ20を駆動する。回避動作は、基板17の交換時期を予測する処理の最初に実行される第1モードと、基板18の交換時期を予測する処理の最後に実行される第2モードとを有する。第1モードは、吸気ファン18、排気ファン19、及びヒータ20を駆動して、ボックス21の内部を高温にして通風性を向上させる。第2モードは、吸気ファン18、及び排気ファン19を停止して、ヒータ20を駆動して、ボックス21の内部を高温環境下にする。
When the
図5は、図4に示す判定パターン28の例を示す。この判定パターン28は、基板17上に配線される複数の配線パターン37(37a,37b,37c,37d)と、複数の貫通ビア38(38a,38b,38c,38d)とを有する。複数の配線パターン37,38は、基板17の外層の一面に所定の間隔を保って導体(銅箔等)で配線されている。各配線パターン37は、例えば「く」の字状に配線されており、折り曲げられた略中央に屈曲部39,40,41,42を有する。各配線パターン37は、入力部29から検査用の信号が入力される入力端子43(43a,43b,43c,43d)と、測定用の信号が出力される出力端子44(44a,44b,44c,44d)とに接続されている。
FIG. 5 shows an example of the
例えば、基板17は、複数の配線層を有する多層基板である。複数の貫通ビア38は、多層の基板17の内層と外層とを、孔を介して接続する。各貫通ビア38は、例えば配線パターン37の屈曲部39−42の間にそれぞれ配置されている。
For example, the
各貫通ビア38は、検査用の信号を入力部29から受ける入力端子45(45a,45b,45c,45d)に、基板17の内層に有する導体パターンにより接続されている。また、各貫通ビア38は、検査用の信号を受信部30に出力する出力端子46(46a,46b,46c,46d)に、基板17の内層に有する導体パターンにより接続されている。入力端子45、及び出力端子46は、例えば非貫通ビア53の上端に設けられている。
Each through via 38 is connected to an input terminal 45 (45 a, 45 b, 45 c, 45 d) that receives an inspection signal from the
なお、配線パターン37、及び貫通ビア38が導通パターンの一例である。また、例えば、判定パターン28は、通信回路25に含まれる配線パターンや貫通ビア等の導体パターンと同じ材料、同じ間隔、及び同じ厚みで作られている。また、図5に示す例では、配線パターン37や貫通ビア38の数を4個として説明しているが、配線パターンや貫通ビアの数は限定されない。また、配線パターン37と貫通ビア38は、同じ数でなくてもよい。
The wiring pattern 37 and the through via 38 are examples of a conduction pattern. Further, for example, the
図6は、図5に示す貫通ビア38aの一例を示す。図6に示す例では、基板17は、4層基板であり、貫通ビア38aは、配線パターン37が配置される第1層47、第2層48、第3層49、及び第4層50を貫通し、基板17の表面及び裏面に露出している。例えば、貫通ビア38aに設けられる第3層49の内層ランド51は、銅箔等の導体である内層パターン52に接続されている。内層パターン52は、一方が非貫通ビア53の内層ランド54に接続され、また、他方が非貫通ビア55のビア56に接続される。非貫通ビア53の上端(例えば、基板17の表面)に設けられるランドは、検査用の信号が入力される入力端子45aとして機能する。非貫通ビア55の上端に設けられるランドは、検査用の信号を出力する出力端子46aとして機能する。
FIG. 6 shows an example of the through via 38a shown in FIG. In the example shown in FIG. 6, the
図7は、イオンマイグレーション57が第2の配線パターン37bの一部に進行している例を示す。イオンマイグレーションは、海水等を含む湿気や基板17に付着する水分により、配線パターンやビアとして使用する金属がイオン化して、イオン化した金属が絶縁物の上や界面に析出する現象である。イオンマイグレーション57は、第2の配線パターン37bの表面抵抗率を低下させて、第2の配線パターン37bの信号レベルを低下させるおそれがある。そこで、入力部29は、例えば任意の情報信号の振幅をパルス信号の系列で符号化した高周波の信号(以下、「信号」と称す)を検査用の信号として、配線パターン37bの入力端子43bに入力する。そして、受信部30は、出力端子44bから受ける信号の値を測定する。制御部31は、受信部30で測定した信号の値である符号の総数に対する、受信部30が誤って測定した信号の符号の数の比率である符号誤り率を算出する。判定部35は、今回算出した符号誤り率の情報が、前回の符号誤り率の情報と比較して増加する場合、イオンマイグレーションが生じる範囲が拡大していると判定する。
FIG. 7 shows an example in which the
図8は、イオンマイグレーション58が進行して複数の配線パターン37a,37bの間が短絡している例を示す。入力部29は、第1の配線パターン37aの入力端子43aに信号を入力する。受信部30は、各出力端子44から出力される信号を受信する。この例では、出力端子44aと出力端子44bとから受ける信号が測定され、他の出力端子44c,44dからは信号が測定されていない。これにより、判定部35は、第1の配線パターン37aと第2の配線パターン37bとが短絡していると判定する。判定部35は、今回測定した短絡箇所の数が前回測定した短絡箇所の数と比較して増加する場合、イオンマイグレーションが生じる範囲が拡大していると判定する。
FIG. 8 shows an example in which the
図9は、イオンマイグレーション59が貫通ビア38aのホールの内部に進行している例を示す。この貫通ビア38aは、イオンマイグレーションの進行により、ビアの表面抵抗が低下しており、信号レベルを低下させるおそれがある。入力部29は、図7で説明したと同様に、前述したように、符号化された高周波の信号を、貫通ビア38aの入力端子45aに入力する。そして、受信部30は、出力端子46で受けた信号の値を測定する。制御部31は、受けた信号の値である符号の総数に対する、受信部30が誤って測定した信号の符号の数の比率である符号誤り率を算出する。判定部35は、今回算出した符号誤り率の情報が、前回算出した符号誤り率の情報と比較して増加している場合、イオンマイグレーションが生じる範囲が拡大していると判定する。
FIG. 9 shows an example in which the
図10は、制御部31が基板17の交換時期を予測する動作の手順を示す。
図10示すステップS1において、制御部31は、入力部29を制御して、第1の配線パターン37aの入力端子43aに検査用の信号を入力させる。
ステップS2において、制御部31は、受信部30を制御して、配線パターン37の各出力端子44、及び貫通ビア38の各出力端子46から受信する信号の値を測定する。
FIG. 10 shows an operation procedure in which the
In step S1 shown in FIG. 10, the
In step S <b> 2, the
ステップS3において、判定部35は、各出力端子44,46から受信した信号の情報と記憶部32から読み出した前回に受信した信号の情報とを比較して、イオンマイグレーションが生じる範囲が進行する度合いを判定する。そして、判定部35は、判定した結果に応じて、イオンマイグレーションが生じる範囲が進行するのを回避するための回避動作を実行するか否かを判断する。
In step S <b> 3, the
これにより、制御部31は、第1の配線パターン37aを中心とするイオンマイグレーションが生じる範囲が進行する度合いの予測及びこのイオンマイグレーションが生じる範囲が進行する度合いの予測に基づいて回避動作を実行するか否かの判断処理を完了する。
Thereby, the
ステップS4において、次に、制御部31は、入力部29を制御して、第1の貫通ビア38aの入力端子45aに信号を入力する。
ステップS5において、受信部30は、配線パターン37の各出力端子44、及び貫通ビア38の各出力端子46で受信する信号の値を測定する。
Next, in step S4, the
In step S <b> 5, the receiving
ステップS6において、判定部35は、各出力端子44,46で受信した信号の値の情報と記憶部32から読み出した前回に受信した信号の値の情報とを比較して、イオンマイグレーションが生じる範囲が進行する度合いを判定する。そして、判定部35は、判定した結果に応じて、イオンマイグレーションが生じる範囲が拡大することを回避するための回避動作を実行するか否かを判断する。
In step S <b> 6, the
これにより、制御部31は、第1の貫通ビア38aを中心とするイオンマイグレーションが生じる範囲が進行する度合いの予測、及びこのイオンマイグレーションが生じる範囲が進行する度合いの予測に基づいて回避動作を実行するか否かの判断処理を完了する。
Thereby, the
ステップS7において、次に、制御部31は、入力部29を制御して、第2の配線パターン37bの入力端子43bに信号を入力する。
ステップS8において、受信部30は、配線パターン37の各出力端子44、及び貫通ビア38の各出力端子46で受信する信号の値を測定する。
Next, in step S7, the
In step S <b> 8, the receiving
ステップS9において、判定部35は、各出力端子44,46で受信した信号の値の情報と記憶部32から読み出した前回に受信した信号の値の情報とを比較して、イオンマイグレーションが生じる範囲が進行する度合いを判定する。そして、判定部35は、判定した結果に応じて、イオンマイグレーションが生じる範囲が進行して拡大することを回避するための回避動作を実行するか否かを判断する。
In step S <b> 9, the
これにより、制御部31は、第2の配線パターン37bを中心としてイオンマイグレーションが生じる範囲が進行する度合いの予測及びこのイオンマイグレーションが生じる範囲が進行する度合いの予測に基づいて回避動作を実行するか否かの判断処理を完了する。
Thereby, the
以後、制御部31は、第2の貫通ビア38b、第3の配線パターン37c、第3の貫通ビア38c、第4の配線パターン37d、及び第4の貫通ビア38dの入力端子43,45に、検査用の信号を時系列に入力する。そして、判定部35は、信号を入力端子43,45に入力する毎に、各出力端子44,46から略同時に受けた信号の値を測定する。そして、判定部35は、測定した信号の値の情報と前回に測定した信号の値の情報とを比較して、イオンマイグレーションが生じる範囲が進行する度合いを予測して回避動作を実行するか否かを判定する。
Thereafter, the
ステップS10において、最後に、制御部31は、入力部29を制御して、第4の貫通ビア38dの入力端子45dに信号を入力する。
ステップS11において、受信部30は、配線パターン37の各出力端子44、及び貫通ビア38の各出力端子46で受信する信号の値を測定する。
In step S10, finally, the
In step S <b> 11, the receiving
ステップS12において、判定部35は、各出力端子44,46で受信した信号の値の情報と記憶部32から読み出した前回に受信した信号の値の情報とを比較してイオンマイグレーションが生じる範囲が進行する度合いを判定する。そして、判定部35は、判定した結果に応じて、回避動作を実行するか否かを判断する。
In step S <b> 12, the
これにより、制御部31は、第4の貫通ビア38dを中心とするイオンマイグレーションが生じる範囲が進行する度合いの予測、及び回避動作を実行するか否かの判断処理を完了する。制御部31は、前述したように、全ての入力端子43,45に信号を入力して回避動作の実行の可否を判断する処理を1サイクルとして、所定期間の間隔を空けて再び実行する。
As a result, the
なお、検査用の信号を入力端子43,45に入力する順番は、前述した順番に限ることはなく、いずれの順番でもよい。
The order in which the inspection signals are input to the
図11は、回避動作を実行するか否かの判定を制御部31が行う動作の手順を示す。図11に示すステップS13において、制御部31は、図11で示したように、入力部29を制御して、各入力端子43,45に対して時系列に検査用の信号を入力していく。
FIG. 11 shows an operation procedure in which the
ステップS14において、受信部30は、各出力端子44,46で受信する信号の値を測定し、測定した信号の値の情報を制御部31に送る。制御部31は、受信部30から受けた信号の値の情報を記憶部32に記憶する。
In step S <b> 14, the receiving
ステップS15において、判定部35は、記憶部32から前回に記憶した信号の値の情報を読み出す。そして、判定部35は、読み出した前回の信号の値の情報と今回の測定した信号の値の情報とを比較して、配線パターン37同士、又は配線パターン37と貫通ビア38とが短絡する範囲が前回に比べて拡大しているか否かを判定する。判定部35は、比較した結果、短絡する範囲が拡大していると判定する場合、ステップS18の処理に移行させる。また、判定部35は、短絡する範囲が拡大していない(改善した)と判定する場合、ステップS16の処理に移行させる。なお、判定部35は、短絡の範囲が前回と変わらないと判定する場合、短絡の範囲が拡大していないと判定する場合と同じに、ステップS16の処理に移行させる。
In step S <b> 15, the
ステップS16において、制御部31は、受信部30で誤って測定される信号の値である誤り符号の数を、入力部29から入力された信号の値である符号の総数で割って符号誤り率を算出する。
In step S <b> 16, the
ステップS17において、判定部35は、記憶部32から前回に記憶した符号誤り率の情報を読み出し、前回の符号誤り率の情報と今回の符号誤り率の情報とを比較して、符号誤り率が増加しているか否かを判断する。判定部35は、符号誤り率が増加していると判定する場合、ステップS18の処理に移行させ、増加していないと判定する場合には次の出力端子に信号を入力するステップS13の処理に移行させる。なお、判定部35は、比較した結果が同じであると判定する場合、増加していないと判定する場合と同じに、ステップS13の処理に移行させる。
In step S17, the
ステップS18において、制御部31は、第1モードの回避動作を実行するか否かを判断する。第1モードの回避動作を実行していない場合、ステップS19の処理に移行し、第1モードの回避動作を実行している場合には、ステップS20の処理に移行させる。
In step S18, the
ステップS19において、制御部31は、判定パターン28が短絡する範囲の拡大、及び符号誤り率の増加が認められると判定する場合、吸気ファン18、排気ファン19、及びヒータ20を駆動する第1モードの回避動作を実行する。
In step S19, when the
ステップS20において、制御部31は、第2モードの回避動作を実行しているか否かを判断する。制御部31は、第2モードの回避動作を実行していない場合には、ステップS21の処理に移行させ、第2モードの回避動作を実行している場合には、ステップS22の処理に移行させる。
In step S20, the
ステップS21において、制御部31は、吸気ファン18、及び排気ファン19を停止し、ヒータ20を駆動する第2モードの回避動作を実行する。その後、制御部31は、ステップS23の動作に処理を移行する。
In step S <b> 21, the
ステップS22において、制御部31は、基板17を交換する旨の情報を、例えば監視フレームに格納して監視装置11に送る。その後、制御部31は、ステップS23の動作に処理を移行させる。
In step S <b> 22, the
ステップS23において、制御部31は、全ての入力端子43,45に検査用の信号を入力したか否かを判断する。まだ、検査用の信号を入力していない入力端子43,45が残っている場合には、ステップS13の処理に移行する。全ての入力端子43,45に検査用の信号を入力している場合、制御部31は、回避動作を実行するか否かを判定して、基板17を交換する時期か否かを判断する処理を終了させる。なお、制御部31は、入力端子43,45の全てに検査用の信号を入力して回避動作の実行の可否を判定する処理を1サイクルとし、この1サイクルの処理を、所定期間を経過する毎に実行してコンピュータ装置15の故障を未然に防止する。
In step S <b> 23, the
図12は、イオンマイグレーションが生じていない状態の時に受信部30が受信した信号の情報の例を示す図である。表において、「○」は導通、「×」は非導通を表す。この表では、「列」は表の縦列を表す。例えば、表のうちの左方の例は、第1の配線パターン37aの入力端子43aに信号を入力した時に、各出力端子44,46で測定された信号の情報が記載されている。例えば、図12に示す例では、信号を入力した配線パターン37、及び貫通ビア38が導通し、信号を入力した配線パターン37、及び貫通ビア38以外の配線パターン37、及び貫通ビア38からは導通が認められない状態である。また、図12に示す例では、信号を入力した配線パターン37、及び貫通ビア38の信号レベルの低下が認められない状態である。
FIG. 12 is a diagram illustrating an example of signal information received by the receiving
図13は、イオンマイグレーションが生じている時に受信部30が受信した信号の情報の例を示す図である。図13に示す表において、「○」は導通、「×」は非導通を表す。
FIG. 13 is a diagram illustrating an example of signal information received by the receiving
例えば、図13に示す例では、判定部35は、入力部29が第1の配線パターン37aの入力端子43aに信号を入力した時に、第1の貫通ビア38a、第2の配線パターン37b、及び第2の貫通ビア38bが導通していると判定している。また、判定部35は、第1の貫通ビア38aの入力端子45aに信号を入力した時に、第1の配線パターン37a、第2の配線パターン37b、及び第2の貫通ビア38bが導通していると判定している。また、判定部35は、第2の配線パターン37bの入力端子43bに信号を入力した時に、第1の配線パターン37a、第1の貫通ビア38a、及び第2の貫通ビア38bが導通していると判定している。さらに、判定部35は、第2の貫通ビア38bの入力端子45bに信号を入力した時に、第1の配線パターン37a、第1の貫通ビア38a、及び第2の配線パターン37bが導通していると判定している。
For example, in the example shown in FIG. 13, when the
また、判定部35は、第3の貫通ビア38cの入力端子45cに信号を入力した時に、第4の配線パターン37dが導通していると判定している。さらにまた、判定部35は、第4の配線パターン37dの入力端子43dに信号を入力した時に、第3の貫通ビア38cが導通していると判定している。
The
判定部35は、入力端子43,45を変えて信号を入力する毎に、基板17が劣化する進行の度合いを予測し、イオンマイグレーションが生じる範囲が拡大するのを回避するための回避動作の実行の可否を判断する。
The
例えば、制御部31は、第1の配線パターン37aの入力端子43aに信号を入力した時に導通する配線パターン37,38の数を、図12に示す例で測定した前回の配線パターン37,38の数と比較する。そして、制御部31は、第1の貫通ビア38aに対して導通すると判定している箇所60が増加しているため、第1モードの回避動作を実行する。
For example, the
次に、例えば、制御部31は、第1の貫通ビア38aの入力端子45aに信号を入力した時に、第1の配線パターン37aで導通する箇所61が、図12に示す例で測定した前回の配線パターン37,38の導通する箇所と比較して増加しているため、第2モードの回避動作を実行する。その後、制御部31は、第2の配線パターン37bの入力端子43bに信号を入力した時に、第1の配線パターン37aに導通する箇所62が、図12に示す例で測定した前回の配線パターン37,38の導通する箇所と比較して増加している。このとき、制御部31は、第2モードの回避動作を実行しているため、基板17を交換する旨を通知する情報を監視装置11に送信する。
Next, for example, when the
図14は、図13に示す例に対して、受信部30で測定した信号の情報を変えた他の例を示す。図14に示す表において、「○」は導通、「×」は非導通、「▲」は符号誤り率の増加を表す。
FIG. 14 shows another example in which the information of the signal measured by the receiving
例えば、図14に示す例では、判定部35は、入力部29が第1の配線パターン37aの入力端子43aに信号を入力した時に、第1の配線パターン37aの出力端子44aから出力される信号の値に基づいて符号誤り率を算出する。そして、判定部35は、算出した符号誤り率の情報が、図12に示す例である前回の符号誤り率の情報と比べて増加していると判定している。
For example, in the example illustrated in FIG. 14, the
また、判定部35は、入力部29が第3の配線パターン37cの入力端子43cに信号を入力した時に、第3の配線パターン37cの出力端子44cで受信する信号に基づいて算出した符号誤り率を算出する。そして、判定部35は、算出した符号誤り率の情報が、図12に示す例である前回の符号誤り率の情報と比べて増加していると判定している。さらに、判定部35は、第3の配線パターン37cの入力端子43cに信号を入力した時に、第3の貫通ビア38cが導通していると判定している。
The
また、判定部35は、第3の貫通ビア38cの入力端子45cに信号を入力した時に、第3の配線パターン37cが導通していると判定している。さらに、判定部35は、入力部29が第3の貫通ビア38cの入力端子45cに信号を入力した時に、第3の貫通ビア38cの出力端子46cで受信する信号に基づいて算出した符号誤り率を算出する。そして、判定部35は、算出した符号誤り率の情報が、図12に示す例である前回の符号誤り率の情報と比べて増加していると判定している。さらにまた、判定部35は、第3の貫通ビア38cの入力端子45cに信号を入力した時に、第4の配線パターン37dが導通していると判定している。
The
また、判定部35は、第4の配線パターン37dの入力端子43dに信号を入力した時に、第3の貫通ビア38cが導通していると判定している。さらに、判定部35は、入力部29が第4の配線パターン37dに信号を入力した時に、第4の配線パターン37dの出力端子44dで受信した信号の情報に基づいて算出した符号誤り率を算出する。そして、判定部35は、算出した符号誤り率の情報が、図12に示す例である前回の符号誤り率の情報と比べて増加していると判定している。
The
判定部35は、図14の表の左方の列に示すように、第1の配線パターン37aに信号を入力した時に、符号誤り率が増加する箇所64が、図12に示す例である前回の符号誤り率の情報と比べて増加しているため、第1モードの回避動作を実行する。次に、制御部31は、第3の配線パターン37cに信号を入力した時に、符号誤り率の情報が増加する箇所65が、図12に示す例である前回の符号誤り率の情報と比べて増加しているため、第2モードの回避動作を実行する。そして、制御部31は、第3の貫通ビア38cに信号を入力した時に、第3の配線パターン37cに導通する箇所66が図12に示す例と比べて増加している。このとき、制御部31は、第2モードの回避動作を実行しているため、基板17を交換する旨を通知する情報を監視装置11に送信する。
As shown in the left column of the table in FIG. 14, the
なお、判定部35は、信号を入力端子43,45に入力する毎に予測しているが、代わりに、図13及び図14に示すように、出力端子44,46から信号を全て受信してから、イオンマイグレーションが生じる範囲の進行の度合いを予測してもよい。
The
また、判定部35は、出力端子44,46から受信する信号の値の情報に基づいて算出した符号誤り率が閾値を超えると、判定パターン28が破断していると判断してもよい。これによれば、イオンマイグレーションが生じる範囲の進行の度合いの信頼性が向上する。
Further, the
なお、判定パターン28の間隔は、入力される信号の電位に応じて決められる。そこで、入力部29は、判定パターン28の間隔に応じた電位よりも高い電位の信号を入力端子43,45に入力してもよい。これによれば、イオンマイグレーションが生じる範囲の進行の度合いを早く予測することができる。
The interval between the
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。 From the above detailed description, features and advantages of the embodiments will become apparent. This is intended to cover the features and advantages of the embodiments described above without departing from the spirit and scope of the claims. Also, any improvement and modification should be readily conceivable by those having ordinary knowledge in the art. Therefore, there is no intention to limit the scope of the inventive embodiments to those described above, and appropriate modifications and equivalents included in the scope disclosed in the embodiments can be used.
17…基板;18…吸気ファン;19…排気ファン;20…ヒータ;26…予測回路;28…判定パターン;29…入力部;30…受信部;31…制御部;32…記憶部;35…判定部;37…配線パターン;38…貫通ビア
DESCRIPTION OF
Claims (4)
前記複数の導体パターンが一端に有する入力端子のうちの何れか一つの入力端子に、符号化された信号を入力する入力手段と、
前記信号が入力される導体パターンを含む全ての導体パターンが他端に有する出力端子から前記信号を個別に受ける受信手段と、
前記入力手段が入力する前記信号の値である符号の総数に対して、前記受信手段で受けた信号の誤り符号の数の比率である符号誤り率に関する第1情報と、前記信号が入力される導体パターンの入力端子に対する、全ての導体パターンの各出力端子との間が導通するか否かに関する第2情報と、に基づいて、前記基板が劣化する範囲を予測する予測手段と、
を備えることを特徴とする予測装置。 A plurality of conductor patterns on the substrate;
Input means for inputting an encoded signal to any one of input terminals of the plurality of conductor patterns at one end; and
Receiving means for individually receiving the signals from the output terminals of all the conductor patterns including the conductor pattern to which the signals are input;
The first information related to the code error rate, which is the ratio of the number of error codes of the signal received by the receiving means, to the total number of codes that are the values of the signals input by the input means, and the signal are input Predicting means for predicting a range in which the substrate deteriorates, based on second information on whether or not electrical connection is established between the output terminals of all conductor patterns with respect to the input terminals of the conductor patterns;
A prediction apparatus comprising:
前記入力手段は、前記信号を前記各入力端子に時系列に入力し、
前記予測手段は、前記入力手段が前記信号を前記入力端子に入力する段階毎に前記受信手段で検出される前記第1情報、及び第2情報に基づいて前記基板が劣化する範囲を予測する、
ことを特徴とする予測装置。 The prediction device according to claim 1,
The input means inputs the signal to each input terminal in time series,
The predicting means predicts a range in which the substrate deteriorates based on the first information and the second information detected by the receiving means every time the input means inputs the signal to the input terminal.
A prediction apparatus characterized by that.
前記導体パターンは、所定の間隔離して配線される配線パターンと、前記配線パターンの間に配置される貫通ビアとを含む、
ことを特徴とする予測装置。 In the prediction device according to claim 1 or 2,
The conductor pattern includes a wiring pattern that is wired while being separated by a predetermined distance, and a through via disposed between the wiring patterns.
A prediction apparatus characterized by that.
前記第1情報、及び前記第2情報を含む予測情報を記憶する記憶手段と、
前記記憶手段に記憶された前回の予測情報と、前記予測手段が今回に予測された情報とを比較する比較手段と、
前記比較手段の比較結果に基づいて、前記基板が劣化する範囲が拡大していることを前記予測手段が予測することで、前記基板を収納する室内の湿度を下げる手段と、
を備えることを特徴とする予測装置。 In the prediction device according to any one of claims 1 to 3,
Storage means for storing prediction information including the first information and the second information;
Comparison means for comparing the previous prediction information stored in the storage means with the information predicted by the prediction means at this time;
Means for lowering the humidity in the room containing the substrate by the prediction means predicting that the range of deterioration of the substrate is expanded based on the comparison result of the comparison means;
A prediction apparatus comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013051713A JP5884751B2 (en) | 2013-03-14 | 2013-03-14 | Prediction device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013051713A JP5884751B2 (en) | 2013-03-14 | 2013-03-14 | Prediction device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014178177A true JP2014178177A (en) | 2014-09-25 |
JP5884751B2 JP5884751B2 (en) | 2016-03-15 |
Family
ID=51698285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013051713A Expired - Fee Related JP5884751B2 (en) | 2013-03-14 | 2013-03-14 | Prediction device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5884751B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017020845A (en) * | 2015-07-08 | 2017-01-26 | ファナック株式会社 | Printed circuit board with deterioration detection function and motor drive device with the same |
JP2019128194A (en) * | 2018-01-23 | 2019-08-01 | ファナック株式会社 | Deterioration detection sensor of printed wiring board |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0621977A (en) * | 1992-07-03 | 1994-01-28 | Nippon Telegr & Teleph Corp <Ntt> | Digital path tester |
JPH0946010A (en) * | 1995-07-28 | 1997-02-14 | Toshiba Corp | Life estimation method of printed wiring board, printed wiring board and life estimation device of printed wiring board |
JPH11121574A (en) * | 1997-10-15 | 1999-04-30 | Oki Electric Ind Co Ltd | Test wiring pattern for semiconductor device, and its test method |
JP2004179456A (en) * | 2002-11-28 | 2004-06-24 | Mitsubishi Electric Corp | Printed wiring board |
-
2013
- 2013-03-14 JP JP2013051713A patent/JP5884751B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0621977A (en) * | 1992-07-03 | 1994-01-28 | Nippon Telegr & Teleph Corp <Ntt> | Digital path tester |
JPH0946010A (en) * | 1995-07-28 | 1997-02-14 | Toshiba Corp | Life estimation method of printed wiring board, printed wiring board and life estimation device of printed wiring board |
JPH11121574A (en) * | 1997-10-15 | 1999-04-30 | Oki Electric Ind Co Ltd | Test wiring pattern for semiconductor device, and its test method |
JP2004179456A (en) * | 2002-11-28 | 2004-06-24 | Mitsubishi Electric Corp | Printed wiring board |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017020845A (en) * | 2015-07-08 | 2017-01-26 | ファナック株式会社 | Printed circuit board with deterioration detection function and motor drive device with the same |
JP2019128194A (en) * | 2018-01-23 | 2019-08-01 | ファナック株式会社 | Deterioration detection sensor of printed wiring board |
US10871441B2 (en) | 2018-01-23 | 2020-12-22 | Fanuc Corporation | Deterioration detection sensor of printed wiring board |
Also Published As
Publication number | Publication date |
---|---|
JP5884751B2 (en) | 2016-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106249123B (en) | Corrosion detection circuit and motor drive device | |
KR101451006B1 (en) | Devices and methods for testing flex cable shielding of consumer electronic devices, consumer electronic devices and methods of manufacturing consumer electronic devices | |
JP5792332B2 (en) | Electronic device having printed circuit board deterioration detection function | |
CN108169112B (en) | Circuit board corrosion monitoring method and device and environmental corrosion monitoring method and device | |
CN105548838B (en) | The method for diagnosing switchgear insulation defect | |
JP5884751B2 (en) | Prediction device | |
CN107278016B (en) | Deterioration detection device for printed circuit board | |
JP2005221413A (en) | Electronic system, failure prediction method, failure prediction program and its recording medium | |
JP2013156247A (en) | Determination of location of electrical disturbance | |
JP2001358429A (en) | Method for detecting deterioration of printed wiring board and device thereof | |
JP6439577B2 (en) | Gas sensor device, gas sensor device and manufacturing method thereof, information processing system | |
JP6780859B2 (en) | Board inspection device and board inspection method | |
JP5017943B2 (en) | FAILURE ANALYSIS SUPPORT DEVICE, FAILURE ANALYSIS SUPPORT PROGRAM, AND RECORDING MEDIUM CONTAINING FAILURE ANALYSIS SUPPORT PROGRAM | |
JP5014778B2 (en) | Substrate inspection method and substrate inspection apparatus | |
JP6829371B2 (en) | Resistance measuring device and resistance measuring method | |
JP5097046B2 (en) | Semiconductor device reliability evaluation method and semiconductor device reliability evaluation apparatus | |
GB2511209A (en) | Detecting early failures in printed wiring boards | |
WO2018101233A1 (en) | Resistance measurement device and resistance measurement method | |
WO2021244260A1 (en) | Corrosion detection method and circuit | |
JP5326898B2 (en) | External terminal open / short circuit inspection method in integrated circuit and external terminal open / short circuit inspection apparatus in integrated circuit | |
US10090669B2 (en) | Enhanced liquid detection mechanisms for circuit cards | |
CN112305403A (en) | Test board for testing CAF resistance and test method | |
JPH0946010A (en) | Life estimation method of printed wiring board, printed wiring board and life estimation device of printed wiring board | |
JP2020034306A (en) | Structure inspection system and structure inspection method | |
JP4597236B2 (en) | Circuit board inspection method and circuit board inspection apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151117 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20151130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5884751 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |