JP2014175044A - エラー訂正コードシード処理のための方法、記憶媒体およびシステム - Google Patents
エラー訂正コードシード処理のための方法、記憶媒体およびシステム Download PDFInfo
- Publication number
- JP2014175044A JP2014175044A JP2014046390A JP2014046390A JP2014175044A JP 2014175044 A JP2014175044 A JP 2014175044A JP 2014046390 A JP2014046390 A JP 2014046390A JP 2014046390 A JP2014046390 A JP 2014046390A JP 2014175044 A JP2014175044 A JP 2014175044A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- data block
- cell number
- storage device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【解決手段】本明細書に開示の技術は、データブロックのセル番号がデータブロックに記憶されたECC値と一致しないときにデータブロックから読み取られたデータを確認する方法を提供する。具体的には、該方法は、使用不可能なものとして複数のデータブロックのインデックス付き配列内の1つのデータブロックを指定することであって、それぞれのデータブロックが物理インデックスと関連付けられることと、セル番号をインデックス付き配列内の特定されたデータブロックの後の次の使用可能なデータブロックと関連付けることと、エラー検出および訂正モジュールによってアクセス可能なオフセットテーブル内に次の使用可能なデータブロックのセル番号に関連したオフセットを記録することであって、オフセットとセル番号との組み合わせが、エラー検出および訂正モジュールのシードを表すこととを含む。
【選択図】図1
Description
本出願は、本明細書と同時に出願された米国特許出願第13/793,920号、表題「エラー訂正コードシード処理」に関するものであり、それが開示および教示するすべてのために参照により本明細書に具体的に組み込まれる。
Claims (20)
- 使用不可能なものとして複数のデータブロックのインデックス付き配列内の1つのデータブロックを指定することであって、それぞれのデータブロックが、物理インデックスと関連付けられることと、
セル番号を前記インデックス付き配列内の前記指定されたデータブロックの後の次の使用可能なデータブロックと関連付けることと、
エラー検出および訂正モジュールによってアクセス可能なオフセットテーブル内に前記次の使用可能なデータブロックの前記セル番号に関連したオフセットを記録することであって、前記オフセットと前記セル番号との組み合わせが、前記エラー検出および訂正モジュールのシードを表すこととを含む、方法。 - 前記オフセットが、前記次の使用可能なデータブロックの前記セル番号と前記物理インデックスとの間の差である、請求項1に記載の方法。
- 前記オフセットテーブル内に前記オフセットを記録することが、前記オフセットの影響を受けた前記インデックス付き配列内の第1のデータブロックに関連した前記オフセットを記録することをさらに含む、請求項1に記載の方法。
- 前記オフセットを記録することが、記憶デバイスの工場初期化動作中に行われる、請求項1に記載の方法。
- 前記オフセットテーブルが、記憶デバイスのファームウェアに記憶される、請求項1に記載の方法。
- 前記インデックス付き配列が、記憶デバイス上のシーケンシャルデータブロックと関連付けられた連続して増加するインデックスを含む、請求項1に記載の方法。
- 前記インデックス付き配列内の前記複数のデータブロックが、磁気ディスク上のデータトラックに沿った連続したセクタである、請求項1に記載の方法。
- プロセッサベースのシステム上でコンピューティングプロセスを実行するためのプロセッサ実行可能命令を符号化する1つ以上の有形のプロセッサ可読記憶媒体であって、前記コンピューティングプロセスが、
使用不可能なものとして複数のデータブロックのインデックス付き配列内の1つのデータブロックを指定することであって、それぞれのデータブロックが、物理インデックスと関連付けられることと、
セル番号を前記インデックス付き配列内の前記指定されたデータブロックの後の次の使用可能なデータブロックと関連付けることと、
エラー検出および訂正モジュールによってアクセス可能なオフセットテーブル内に前記次の使用可能なデータブロックの前記セル番号に関連したオフセットを記録することであって、前記オフセットと前記セル番号との組み合わせが、前記エラー検出および訂正モジュールのシードを表すこととを含む、記憶媒体。 - 前記オフセットが、前記次の使用可能なデータブロックの前記セル番号と前記物理インデックスとの間の差である、請求項8に記載の記憶媒体。
- 前記オフセットテーブル内に前記オフセットを記録することが、前記オフセットの影響を受けた前記インデックス付き配列内の第1のデータブロックに関連した前記オフセットを記録することをさらに含む、請求項8に記載の記憶媒体。
- 前記オフセットを記録することが、記憶デバイスの工場初期化動作中に行われる、請求項8に記載の記憶媒体。
- 前記オフセットテーブルが、記憶デバイスのファームウェアに記憶される、請求項8に記載の記憶媒体。
- 前記インデックス付き配列が、記憶デバイス上のシーケンシャルデータブロックと関連付けられた連続して増加するインデックスを含む、請求項8に記載の記憶媒体。
- 前記インデックス付き配列内の前記複数のデータブロックが、磁気ディスク上のデータトラックに沿った連続したセクタである、請求項8に記載の記憶媒体。
- 記憶デバイスと、
使用不可能なものとして複数のデータブロックのインデックス付き配列内の1つのデータブロックを特定するように構成されるエラー検出モジュールであって、それぞれのデータブロックが物理インデックスと関連付けられる、エラー検出モジュールと、
オフセットテーブル作成モジュールであって、
セル番号を前記インデックス付き配列内の前記特定されたデータブロックの後の次の使用可能なデータブロックと関連付けることと、
エラー検出および訂正モジュールによってアクセス可能なオフセットテーブル内に前記次の使用可能なデータブロックの前記セル番号に関連したオフセットを記録することであって、前記オフセットと前記セル番号との組み合わせが、前記エラー検出および訂正モジュールのシードを表すことと、を行うように構成される、オフセットテーブル作成モジュールとを備える、システム。 - 前記オフセットが、前記次の使用可能なデータブロックの前記セル番号と前記物理インデックスとの間の差である、請求項15に記載のシステム。
- 前記オフセットテーブル作成モジュールが、前記オフセットの影響を受けた前記インデックス付き配列内の第1のデータブロックに関連した前記オフセットを記録するようにさらに構成される、請求項15に記載のシステム。
- オフセットテーブル作成モジュールが、前記記憶デバイスの工場初期化動作中に前記オフセットを記録する、請求項15に記載のシステム。
- 前記オフセットテーブルが、前記記憶デバイスのファームウェアに記憶される、請求項15に記載のシステム。
- 前記インデックス付き配列が、前記記憶デバイス上のシーケンシャルデータブロックと関連付けられた連続して増加するインデックスを含む、請求項15に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/793,920 US9400721B2 (en) | 2013-03-11 | 2013-03-11 | Error correction code seeding |
US13/793,920 | 2013-03-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014175044A true JP2014175044A (ja) | 2014-09-22 |
Family
ID=51489445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014046390A Pending JP2014175044A (ja) | 2013-03-11 | 2014-03-10 | エラー訂正コードシード処理のための方法、記憶媒体およびシステム |
Country Status (3)
Country | Link |
---|---|
US (1) | US9400721B2 (ja) |
JP (1) | JP2014175044A (ja) |
CN (1) | CN104050053B (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04172662A (ja) * | 1990-11-05 | 1992-06-19 | Matsushita Graphic Commun Syst Inc | 記憶媒体欠陥管理方法 |
US6023387A (en) * | 1997-09-05 | 2000-02-08 | Adaptec, Inc. | Method and apparatus for determining sector addresses from media having data written in a headerless format |
JP2010027134A (ja) * | 2008-07-17 | 2010-02-04 | Toshiba Corp | 磁気ディスク装置及び同装置におけるデータリフレッシュ方法 |
JP2010123078A (ja) * | 2008-11-21 | 2010-06-03 | Toshiba Storage Device Corp | アクセス制御装置、アクセス制御方法および記憶装置 |
JP2012243385A (ja) * | 2011-05-23 | 2012-12-10 | Hgst Netherlands B V | 直列のアドレス間接参照メタデータ記憶を備えた記憶装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0736789A (ja) | 1993-07-16 | 1995-02-07 | Matsushita Electric Ind Co Ltd | 交替セクタ管理方式 |
US6115793A (en) * | 1998-02-11 | 2000-09-05 | Ati Technologies, Inc. | Mapping logical cache indexes to physical cache indexes to reduce thrashing and increase cache size |
US6182196B1 (en) * | 1998-02-20 | 2001-01-30 | Ati International Srl | Method and apparatus for arbitrating access requests to a memory |
JP2968790B1 (ja) | 1998-08-25 | 1999-11-02 | 茨城日本電気株式会社 | 磁気ディスク装置のアドレス変換方法、磁気ディスク装置、アドレス変換プログラムを記録した記録媒体 |
KR100366644B1 (ko) | 1998-12-30 | 2003-02-20 | 삼성전자 주식회사 | 지역별시작위치정보를저장하는기록매체와이정보를이용한데이터관리방법 |
US7253981B2 (en) * | 2002-04-26 | 2007-08-07 | Seagate Technology, Llc | Disc drive with reduced write latency |
US20040003172A1 (en) * | 2002-07-01 | 2004-01-01 | Hui Su | Fast disc write mechanism in hard disc drives |
JP2009105536A (ja) | 2007-10-22 | 2009-05-14 | Toshiba Corp | Rds対応受信装置 |
US8301912B2 (en) | 2007-12-31 | 2012-10-30 | Sandisk Technologies Inc. | System, method and memory device providing data scrambling compatible with on-chip copy operation |
KR101518199B1 (ko) | 2008-05-23 | 2015-05-06 | 삼성전자주식회사 | 오류 정정 장치, 그 방법 및 상기 장치를 포함하는 메모리장치 |
EP2413329B1 (en) * | 2010-07-28 | 2014-03-26 | Fujitsu Semiconductor Europe GmbH | Electronic apparatuses |
US8479062B2 (en) | 2010-12-03 | 2013-07-02 | International Business Machines Corporation | Program disturb error logging and correction for flash memory |
US9146683B2 (en) * | 2011-04-20 | 2015-09-29 | Seagate Technology Llc | Logical block address mapping |
KR101678919B1 (ko) | 2011-05-02 | 2016-11-24 | 삼성전자주식회사 | 메모리 시스템 및 에러 정정 방법 |
US9262264B2 (en) * | 2013-03-11 | 2016-02-16 | Seagate Technology Llc | Error correction code seeding |
-
2013
- 2013-03-11 US US13/793,920 patent/US9400721B2/en active Active
-
2014
- 2014-03-10 JP JP2014046390A patent/JP2014175044A/ja active Pending
- 2014-03-10 CN CN201410085259.0A patent/CN104050053B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04172662A (ja) * | 1990-11-05 | 1992-06-19 | Matsushita Graphic Commun Syst Inc | 記憶媒体欠陥管理方法 |
US6023387A (en) * | 1997-09-05 | 2000-02-08 | Adaptec, Inc. | Method and apparatus for determining sector addresses from media having data written in a headerless format |
JP2010027134A (ja) * | 2008-07-17 | 2010-02-04 | Toshiba Corp | 磁気ディスク装置及び同装置におけるデータリフレッシュ方法 |
JP2010123078A (ja) * | 2008-11-21 | 2010-06-03 | Toshiba Storage Device Corp | アクセス制御装置、アクセス制御方法および記憶装置 |
JP2012243385A (ja) * | 2011-05-23 | 2012-12-10 | Hgst Netherlands B V | 直列のアドレス間接参照メタデータ記憶を備えた記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
CN104050053B (zh) | 2019-03-01 |
US9400721B2 (en) | 2016-07-26 |
US20140258812A1 (en) | 2014-09-11 |
CN104050053A (zh) | 2014-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8578242B1 (en) | Data storage device employing seed array for data path protection | |
US20140068208A1 (en) | Separately stored redundancy | |
JP6422600B2 (ja) | メモリにおけるストライプマッピング | |
JP5675954B2 (ja) | メタデータタグを介した不規則なパリティ分布の検出 | |
JP2015201204A (ja) | データ記憶装置におけるデータ保全性管理 | |
US20140310576A1 (en) | Semiconductor memory device | |
CN109542342B (zh) | 元数据管理与数据重构方法、设备及存储介质 | |
US8863110B2 (en) | Firmware updating system and method | |
US9754682B2 (en) | Implementing enhanced performance with read before write to phase change memory | |
US20130166991A1 (en) | Non-Volatile Semiconductor Memory Device Using Mats with Error Detection and Correction and Methods of Managing the Same | |
WO2017143843A1 (zh) | 元数据修复方法及装置 | |
US10574270B1 (en) | Sector management in drives having multiple modulation coding | |
JP5824087B2 (ja) | エラー訂正コードシード処理のための方法およびシステムならびに記憶媒体 | |
US8924814B2 (en) | Write management using partial parity codes | |
RU2014106477A (ru) | Способ и устройство обработки информации, и носитель записи | |
US20190379400A1 (en) | Location selection based on erasure code techniques | |
CN114253478B (zh) | 一种计算raid校验盘位置的方法和装置 | |
CN103870355B (zh) | Bios存取系统及方法 | |
JP2014175044A (ja) | エラー訂正コードシード処理のための方法、記憶媒体およびシステム | |
US20140215289A1 (en) | Providing memory protection using a modified error correction code | |
US20120290905A1 (en) | System and method for optimizing read-modify-write operations in a raid 6 volume | |
US20100251013A1 (en) | Method for processing bad block in redundant array of independent disks | |
US9043544B2 (en) | Writing of new data of a first block size in a raid array that stores both parity and data in a second block size | |
US20150199236A1 (en) | Multi-level disk failure protection | |
JP2020113132A (ja) | 制御装置、ディスクアレイ装置及びパトロール診断方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140625 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150501 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150625 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151201 |