JP2014170931A - Substrate with multilayer reflection film, manufacturing method therefor, method for manufacturing reflection-type mask blank, method for manufacturing reflection-type mask, and method for manufacturing semiconductor device - Google Patents
Substrate with multilayer reflection film, manufacturing method therefor, method for manufacturing reflection-type mask blank, method for manufacturing reflection-type mask, and method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2014170931A JP2014170931A JP2014023538A JP2014023538A JP2014170931A JP 2014170931 A JP2014170931 A JP 2014170931A JP 2014023538 A JP2014023538 A JP 2014023538A JP 2014023538 A JP2014023538 A JP 2014023538A JP 2014170931 A JP2014170931 A JP 2014170931A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- multilayer reflective
- substrate
- reflective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 152
- 238000004519 manufacturing process Methods 0.000 title claims description 54
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 30
- 230000000903 blocking effect Effects 0.000 claims abstract description 138
- 230000001681 protective effect Effects 0.000 claims abstract description 111
- 238000005530 etching Methods 0.000 claims abstract description 59
- 239000011651 chromium Substances 0.000 claims description 49
- 239000010936 titanium Substances 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 46
- 239000006096 absorbing agent Substances 0.000 claims description 45
- 229910052710 silicon Inorganic materials 0.000 claims description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 34
- 239000010703 silicon Substances 0.000 claims description 34
- 229910052715 tantalum Inorganic materials 0.000 claims description 26
- 239000000956 alloy Substances 0.000 claims description 24
- 229910045601 alloy Inorganic materials 0.000 claims description 23
- 229910052750 molybdenum Inorganic materials 0.000 claims description 22
- 229910052707 ruthenium Inorganic materials 0.000 claims description 18
- 229910052719 titanium Inorganic materials 0.000 claims description 18
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 17
- 229910052804 chromium Inorganic materials 0.000 claims description 17
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 17
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 16
- 230000001629 suppression Effects 0.000 claims description 16
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 15
- 239000011733 molybdenum Substances 0.000 claims description 15
- 238000001659 ion-beam spectroscopy Methods 0.000 claims description 10
- 239000010955 niobium Substances 0.000 claims description 10
- 239000010948 rhodium Substances 0.000 claims description 10
- 238000010030 laminating Methods 0.000 claims description 9
- 239000011777 magnesium Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 229910052703 rhodium Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052758 niobium Inorganic materials 0.000 claims description 5
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 5
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052749 magnesium Inorganic materials 0.000 claims description 4
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052720 vanadium Inorganic materials 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 abstract description 56
- 238000002310 reflectometry Methods 0.000 abstract description 35
- 239000010408 film Substances 0.000 description 557
- 230000015572 biosynthetic process Effects 0.000 description 19
- 238000007689 inspection Methods 0.000 description 18
- 238000013461 design Methods 0.000 description 17
- 229910021332 silicide Inorganic materials 0.000 description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 14
- 238000012546 transfer Methods 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 12
- 229910004535 TaBN Inorganic materials 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 238000001755 magnetron sputter deposition Methods 0.000 description 9
- 238000012790 confirmation Methods 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- VNTLIPZTSJSULJ-UHFFFAOYSA-N chromium molybdenum Chemical compound [Cr].[Mo] VNTLIPZTSJSULJ-UHFFFAOYSA-N 0.000 description 4
- UMUXBDSQTCDPJZ-UHFFFAOYSA-N chromium titanium Chemical compound [Ti].[Cr] UMUXBDSQTCDPJZ-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 4
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 4
- KVMWOOXRTBUMIS-UHFFFAOYSA-N molybdenum zirconium Chemical compound [Zr].[Mo].[Mo] KVMWOOXRTBUMIS-UHFFFAOYSA-N 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- HBCZDZWFGVSUDJ-UHFFFAOYSA-N chromium tantalum Chemical compound [Cr].[Ta] HBCZDZWFGVSUDJ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910019974 CrSi Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- QNHZQZQTTIYAQM-UHFFFAOYSA-N chromium tungsten Chemical compound [Cr][W] QNHZQZQTTIYAQM-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- QLHCBKPNNDKZOJ-UHFFFAOYSA-N ruthenium zirconium Chemical compound [Zr].[Ru] QLHCBKPNNDKZOJ-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910000929 Ru alloy Inorganic materials 0.000 description 1
- -1 Si 3 O 2 ) Inorganic materials 0.000 description 1
- 229910020781 SixOy Inorganic materials 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910010169 TiCr Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- WOUPYJKFGJZQMH-UHFFFAOYSA-N [Nb].[Ru] Chemical compound [Nb].[Ru] WOUPYJKFGJZQMH-UHFFFAOYSA-N 0.000 description 1
- YPPQDPIIWDQYRY-UHFFFAOYSA-N [Ru].[Rh] Chemical compound [Ru].[Rh] YPPQDPIIWDQYRY-UHFFFAOYSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000788 chromium alloy Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- VLWBWEUXNYUQKJ-UHFFFAOYSA-N cobalt ruthenium Chemical compound [Co].[Ru] VLWBWEUXNYUQKJ-UHFFFAOYSA-N 0.000 description 1
- 239000008119 colloidal silica Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- ZGHDMISTQPRNRG-UHFFFAOYSA-N dimolybdenum Chemical compound [Mo]#[Mo] ZGHDMISTQPRNRG-UHFFFAOYSA-N 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 238000011086 high cleaning Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- GRLYPOPFNDQSKV-UHFFFAOYSA-N rhenium ruthenium Chemical compound [Ru].[Re] GRLYPOPFNDQSKV-UHFFFAOYSA-N 0.000 description 1
- 150000003304 ruthenium compounds Chemical class 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
本発明は、半導体装置製造等に使用される露光用マスクを製造するための原版である多層反射膜付き基板及びその製造方法、反射型マスクブランクの製造方法、反射型マスクの製造方法、並びに半導体装置の製造方法に関するものである。 The present invention relates to a substrate with a multilayer reflective film, which is an original plate for manufacturing an exposure mask used for manufacturing a semiconductor device and the like, a manufacturing method thereof, a manufacturing method of a reflective mask blank, a manufacturing method of a reflective mask, and a semiconductor The present invention relates to a device manufacturing method.
近年における超LSIデバイスの高密度化、高精度化の更なる要求に伴い、極紫外(ExtremeUltraViolet:以下、「EUV」と略称する。)光を用いた露光技術であるEUVリソグラフィが有望視されている。ここで、EUV光とは、軟X線領域又は真空紫外線領域の波長帯の光を指し、具体的には波長が0.2〜100nm程度の光のことである。 With the further demand for higher density and higher accuracy of ultra LSI devices in recent years, EUV lithography, which is an exposure technology using extreme ultraviolet (Extreme Ultra Violet) light, is promising. Yes. Here, EUV light refers to light in the wavelength band of the soft X-ray region or the vacuum ultraviolet region, and specifically refers to light having a wavelength of about 0.2 to 100 nm.
このような反射型マスクは、基板上に露光光を反射する多層反射膜が形成され、該多層反射膜上に露光光を吸収する吸収体膜がパターン状に形成されたものである。露光機(パターン転写装置)に搭載された反射型マスクに入射した光は、吸収体膜のある部分では吸収され、吸収体膜のない部分では多層反射膜により反射された光像が反射光学系を通して半導体基板上に転写される。 In such a reflective mask, a multilayer reflective film that reflects exposure light is formed on a substrate, and an absorber film that absorbs exposure light is formed in a pattern on the multilayer reflective film. Light incident on a reflective mask mounted on an exposure machine (pattern transfer device) is absorbed in a part where the absorber film is present, and a light image reflected by the multilayer reflective film is reflected in a part where there is no absorber film. And transferred onto the semiconductor substrate.
このような反射型マスクを用いて半導体デバイスの高密度化、高精度化を達成するためには、反射型マスクにおける反射領域(多層反射膜の表面)が露光光であるEUV光に対して高反射率を備えることが必要とされる。
上記多層反射膜は、屈折率の異なる元素が周期的に積層された多層膜であり、一般的には、重元素又はその化合物の薄膜と、軽元素又はその化合物の薄膜とが交互に40〜60周期程度積層された多層膜が用いられる。例えば、波長13〜14nmのEUV光に対する多層反射膜としては、Mo膜とSi膜を交互に40周期程度積層したMo/Si周期積層膜が好ましく用いられる。
In order to achieve higher density and higher accuracy of semiconductor devices using such a reflective mask, the reflective region (surface of the multilayer reflective film) in the reflective mask is higher than the EUV light that is the exposure light. It is necessary to provide reflectivity.
The multilayer reflective film is a multilayer film in which elements having different refractive indexes are periodically laminated. Generally, a thin film of a heavy element or a compound thereof and a thin film of a light element or a compound thereof are alternately 40 to 40 A multilayer film laminated for about 60 cycles is used. For example, as a multilayer reflective film for EUV light having a wavelength of 13 to 14 nm, a Mo / Si periodic laminated film in which Mo films and Si films are alternately laminated for about 40 cycles is preferably used.
このEUVリソグラフィにおいて用いられる反射型マスクとしては、たとえば下記特許文献1に記載された露光用反射型マスクが提案されている。
すなわち、特許文献1には、Si、ガラス等の基板と、該基板上に形成され、MoとSiが交互に積層された多層膜からなる反射層と、該反射層上に形成されたRu等の金属膜からなるバッファ層(又は、キャッピング層とも言う。)と、所定のパターン形状をもってバッファ層上に形成された軟X線を吸収し得るTaN等の材料からなる吸収体パターンとを有する反射型フォトマスクが開示されている。
As a reflective mask used in this EUV lithography, for example, a reflective mask for exposure described in
That is,
ところで、半導体装置の製造において、通常、上記反射型マスクは繰返し使用されるので、それに伴ってマスク洗浄も繰返し行われることになるため、反射型マスクには十分な洗浄耐性を備えることも要求される。
しかしながら、本発明者の検討によると、上記特許文献1に開示されているような従来構成の反射型マスクにおいては、通常のRCA洗浄によるマスク洗浄を複数回行うと、露出している反射領域の多層膜反射層の表面のRu膜が膜剥がれを生じることが判明した。
このような膜剥がれが生じると、新たな発塵の原因となったり、パターン形状そのものにも影響を及ぼすため、半導体基板上へのパターン転写時に欠陥を生じる恐れがあり、重大な問題である。
By the way, in the manufacture of a semiconductor device, since the above-mentioned reflective mask is usually used repeatedly, the cleaning of the mask is also repeated accordingly. Therefore, the reflective mask is also required to have sufficient cleaning resistance. The
However, according to the study of the present inventor, in the reflection type mask of the conventional configuration as disclosed in
If such film peeling occurs, it may cause new dust generation or affect the pattern shape itself, which may cause a defect during pattern transfer onto a semiconductor substrate, which is a serious problem.
そこで本発明の目的は、第1に、高反射率が得られ、且つマスクの洗浄耐性に優れた高品質の多層反射膜付き基板及びその製造方法を提供することであり、第2に、このような多層反射膜付き基板を用いた反射型マスクブランクの製造方法、及び反射型マスクの製造方法、並びに半導体装置の製造方法を提供することである。 Accordingly, an object of the present invention is to provide, firstly, a high-quality multilayer reflective film-coated substrate having a high reflectivity and excellent mask cleaning resistance, and a method for manufacturing the same. Another object of the present invention is to provide a reflective mask blank manufacturing method, a reflective mask manufacturing method, and a semiconductor device manufacturing method using such a multilayer reflective film-coated substrate.
本発明者は、上述のような従来構成の反射型マスクにおける複数回洗浄による膜剥がれが生じる原因について検討した。
上記従来構成の反射型マスクにおいては、基板上に形成されるMoとSiが交互に積層された多層膜からなる反射層(多層反射膜)の最上層は通常はSi膜である。Mo膜を最上層とした場合、表面が極めて酸化され易く、反射率が著しく低下するため、その点ではSi表面に生成する自然酸化膜の安定性が高く、反射率の低下も抑制できることからSi膜を最上層とする方が望ましい。
The present inventor examined the cause of film peeling due to multiple cleanings in the reflective mask having the conventional configuration as described above.
In the reflective mask having the above-described conventional configuration, the uppermost layer of the reflective layer (multilayer reflective film) formed of a multilayer film in which Mo and Si are alternately laminated is usually a Si film. When the Mo film is used as the uppermost layer, the surface is very easily oxidized and the reflectance is remarkably reduced. In this respect, the stability of the natural oxide film formed on the Si surface is high, and the decrease in reflectance can be suppressed. It is desirable that the film is the uppermost layer.
ところが、Siは一般に非常に拡散し易い材料であるため、上記反射層の最上層であるSi膜の上にマスク製造工程において反射層を保護する保護膜層である例えばRu膜を成膜すると、時間の経過とともに、SiがRu膜内へ拡散していき、Si最上層とRu膜との間でRuシリサイド(RuSi)からなる拡散層が形成される。本発明者は、上記の膜剥がれは、Ruシリサイドからなる拡散層とRu膜との界面で起こっていることを突き止めた。従って、このようなRuシリサイドの形成によって、上記多層反射膜の表面に保護膜として形成したRu膜の密着性が損われ、それが原因で、マスク洗浄時の膜剥がれが生じるのではないかと推察した。 However, since Si is generally a material that is very easily diffused, when a Ru film, for example, a protective film layer that protects the reflective layer in the mask manufacturing process is formed on the Si film that is the uppermost layer of the reflective layer, As time passes, Si diffuses into the Ru film, and a diffusion layer made of Ru silicide (RuSi) is formed between the uppermost Si layer and the Ru film. The present inventor has found that the above film peeling occurs at the interface between the Ru silicide diffusion layer and the Ru film. Therefore, it is presumed that the formation of such Ru silicide impairs the adhesion of the Ru film formed as a protective film on the surface of the multilayer reflective film, which may cause film peeling during mask cleaning. did.
ただし、上記のとおりSiは非常に拡散し易いため、Ruシリサイドの形成を単純に抑制することは困難である。
また、上記Si最上層を設けずに、つまり多層反射膜の最上層をMo膜とし、その上にRu膜を形成する方法も考えられるが、この場合、上述のような拡散層の形成によるRu膜の膜剥がれは起こらないが、多層反射膜の最上層がMo膜であるため、上記のとおり多層反射膜の反射率が著しく低下してしまうので、反射型マスクに要求される反射率が得られなくなるという問題が生じる。
However, since Si is very easy to diffuse as described above, it is difficult to simply suppress the formation of Ru silicide.
Further, a method of forming the Ru film on the Mo layer as the uppermost layer of the multilayer reflective film without providing the Si uppermost layer is also conceivable. In this case, however, the Ru is formed by forming the diffusion layer as described above. Although the film does not peel off, the uppermost layer of the multilayer reflective film is a Mo film, so that the reflectance of the multilayer reflective film is significantly reduced as described above, so that the reflectance required for the reflective mask can be obtained. The problem that it becomes impossible to occur.
本発明者は、上記知見を踏まえ、上記課題を解決するためさらに鋭意研究した結果、本発明を完成したものである。
すなわち、上記課題を解決するため、本発明は以下の構成を有する。
(構成1)
基板上に露光光を反射する多層反射膜を備える多層反射膜付き基板であって、前記多層反射膜は、前記基板上に、低屈折率層と高屈折率層を積層した積層構造を1周期として複数周期積層した構成のものであり、前記多層反射膜の上に形成される該多層反射膜を保護するための保護膜であって、反射率低減抑制層とブロッキング層とエッチングストッパー層とをこの順に積層してなる保護膜を有することを特徴とする多層反射膜付き基板。
The present inventor has completed the present invention as a result of further intensive studies in order to solve the above problems based on the above findings.
That is, in order to solve the above problems, the present invention has the following configuration.
(Configuration 1)
A substrate with a multilayer reflective film comprising a multilayer reflective film for reflecting exposure light on the substrate, wherein the multilayer reflective film has a laminated structure in which a low refractive index layer and a high refractive index layer are laminated on the substrate in one cycle. And a protective film for protecting the multilayer reflective film formed on the multilayer reflective film, comprising a reflectance reduction suppressing layer, a blocking layer, and an etching stopper layer. A substrate with a multilayer reflective film, comprising a protective film laminated in this order.
上記構成1にあるように、基板上に、低屈折率層と高屈折率層を積層した積層構造を1周期として複数周期積層した構成の多層反射膜と、該多層反射膜の上に形成される該多層反射膜を保護するための保護膜であって、反射率低減抑制層とブロッキング層とエッチングストッパー層とをこの順に積層してなる保護膜を有する多層反射膜付き基板とすることにより、高反射率が得られ、且つマスクの洗浄耐性にも優れた高品質の多層反射膜付き基板が得られる。
As in the above-described
詳しく説明すると、多層反射膜の上に上記反射率低減抑制層(例えばSi層)を有するため、多層反射膜の最上層が例えばMo膜であっても反射率の低減を抑えることができ、その結果、高反射率が得られる。
また、上記エッチングストッパー層を有することにより、例えばマスク製造において、吸収体膜のパターニング時のエッチング環境から多層反射膜を保護することができる。そして、上記エッチングストッパー層と上記反射率低減抑制層との間に上記ブロッキング層(例えばMo層)を設けることで、反射率低減抑制層を構成する例えばSiがエッチングストッパー層へ拡散していくのを抑えることができ、たとえ反射率低減抑制層とブロッキング層との間で相互拡散層が形成されたとしても、例えばRuからなるエッチングストッパー層の密着性に影響を及ぼさないため、マスク洗浄時の膜剥がれは生じない。
More specifically, since the reflectance reduction suppressing layer (for example, Si layer) is provided on the multilayer reflective film, even if the uppermost layer of the multilayer reflective film is, for example, a Mo film, reduction in reflectance can be suppressed. As a result, a high reflectance can be obtained.
In addition, by providing the etching stopper layer, for example, in mask manufacturing, the multilayer reflective film can be protected from the etching environment during patterning of the absorber film. Then, by providing the blocking layer (for example, Mo layer) between the etching stopper layer and the reflectance reduction suppressing layer, for example, Si constituting the reflectance reduction suppressing layer diffuses into the etching stopper layer. Even if an interdiffusion layer is formed between the reflectance reduction suppressing layer and the blocking layer, for example, it does not affect the adhesion of the etching stopper layer made of Ru. Film peeling does not occur.
すなわち、多層反射膜の上に、反射率低減抑制層とブロッキング層とエッチングストッパー層とをこの順に積層してなる保護膜を有することにより、高反射率が得られ、しかも、作製された反射型マスクの繰返し使用に伴う繰返し洗浄を行っても、反射領域に露出する保護膜の膜剥がれは起こらず、洗浄耐性にも優れた高品質の多層反射膜付き基板を得ることができる。 That is, by having a protective film in which a reflectance reduction suppressing layer, a blocking layer, and an etching stopper layer are laminated in this order on the multilayer reflective film, a high reflectance can be obtained, and the produced reflective type Even when repeated cleaning is performed with repeated use of the mask, the protective film exposed to the reflective region does not peel off, and a high-quality multilayer reflective film-coated substrate having excellent cleaning resistance can be obtained.
(構成2)
前記エッチングストッパー層は、ルテニウム(Ru)又はその合金からなることを特徴とする構成1に記載の多層反射膜付き基板。
上記構成2にあるように、マスク製造工程において多層反射膜を保護するためのエッチングストッパー層の材料としては、ルテニウム(Ru)又はその合金であることが好ましい。
(Configuration 2)
2. The multilayer reflective film-coated substrate according to
As in
(構成3)
前記反射率低減抑制層は、ケイ素(Si)、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素から選ばれる材料からなり、前記ブロッキング層は、マグネシウム(Mg)、アルミニウム(Al)、チタン(Ti)、バナジウム(V)、クロム(Cr)、ゲルマニウム(Ge)、ジルコニウム(Zr)、ニオブ(Nb)、モリブデン(Mo)、ロジウム(Rh)、ハフニウム(Hf)、タンタル(Ta)、タングステン(W)から選ばれる一種又は二種以上の材料からなることを特徴とする構成1又は2に記載の多層反射膜付き基板。
上記構成3にあるように、反射率低減抑制層の材料としては、ケイ素(Si)、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素から選ばれる材料であることが好ましく、また、ブロッキング層の材料としては、マグネシウム(Mg)、アルミニウム(Al)、チタン(Ti)、バナジウム(V)、クロム(Cr)、ゲルマニウム(Ge)、ジルコニウム(Zr)、ニオブ(Nb)、モリブデン(Mo)、ロジウム(Rh)、ハフニウム(Hf)、タンタル(Ta)、タングステン(W)から選ばれる一種又は二種以上の材料であることが好ましい。
(Configuration 3)
The reflectance reduction suppressing layer is made of a material selected from silicon (Si), silicon oxide, silicon nitride, and silicon oxynitride, and the blocking layer is made of magnesium (Mg), aluminum (Al), titanium (Ti), vanadium. (V), chromium (Cr), germanium (Ge), zirconium (Zr), niobium (Nb), molybdenum (Mo), rhodium (Rh), hafnium (Hf), tantalum (Ta), tungsten (W) 3. The multilayer reflective film-coated substrate according to
As in the
(構成4)
前記エッチングストッパー層はルテニウム(Ru)又はその合金からなり、前記反射率低減抑制層はケイ素(Si)からなり、前記ブロッキング層はモリブデン(Mo)からなるときに、前記反射率低減抑制層を構成するケイ素(Si)層の膜厚をtsi(nm)、前記ブロッキング層を構成するモリブデン(Mo)層の膜厚をtmo(nm)とするとき、下記式(1)を満足するように前記反射率低減抑制層の膜厚と前記ブロッキング層の膜厚がそれぞれ選定されていることを特徴とする構成3に記載の多層反射膜付き基板。
0.15×tmo 2−0.70×tmo+2.36≦tsi≦−0.21×tmo 2−0.58×tmo+4.81 ・・・式(1)
(但し、0<tmo≦2.4)
上記構成4にあるように、前記エッチングストッパー層はルテニウム(Ru)又はその合金からなり、前記反射率低減抑制層はケイ素(Si)からなり、前記ブロッキング層はモリブデン(Mo)からなるときに、反射率低減抑制層を構成するケイ素(Si)層の膜厚とブロッキング層を構成するモリブデン(Mo)層の膜厚が、上記式(1)を満足するようにそれぞれ最適化することにより、多層反射膜のEUV光に対する反射率が63%以上の高反射率が得られる。
(Configuration 4)
The etching stopper layer is made of ruthenium (Ru) or an alloy thereof, the reflectance reduction suppressing layer is made of silicon (Si), and the blocking layer is made of molybdenum (Mo) to form the reflectance reduction suppressing layer. When the film thickness of the silicon (Si) layer is t si (nm) and the film thickness of the molybdenum (Mo) layer constituting the blocking layer is t mo (nm), the following formula (1) is satisfied. The board | substrate with a multilayer reflective film of the
0.15 × t mo 2 −0.70 × t mo + 2.36 ≦ t si ≦ −0.21 × t mo 2 −0.58 × t mo +4.81 Formula (1)
(However, 0 <t mo ≦ 2.4)
As in the
(構成5)
前記エッチングストッパー層はルテニウム(Ru)又はその合金からなり、前記反射率低減抑制層はケイ素(Si)からなり、前記ブロッキング層はチタン(Ti)からなるときに、前記反射率低減抑制層を構成するケイ素(Si)層の膜厚をtsi(nm)、前記ブロッキング層を構成するチタン(Ti)層の膜厚をtti(nm)とするとき、下記式(2)を満足するように前記反射率低減抑制層の膜厚と前記ブロッキング層の膜厚がそれぞれ選定されていることを特徴とする構成3に記載の多層反射膜付き基板。
0.22×tti 2−0.73×tti+2.38≦tsi≦−0.24×tti 2−0.57×tti+4.78 ・・・式(2)
(但し、0<tti≦2.3)
上記構成5にあるように、前記エッチングストッパー層はルテニウム(Ru)又はその合金からなり、前記反射率低減抑制層はケイ素(Si)からなり、前記ブロッキング層はチタン(Ti)からなるときに、反射率低減抑制層を構成するケイ素(Si)層の膜厚とブロッキング層を構成するチタン(Ti)層の膜厚が、上記式(2)を満足するようにそれぞれ最適化することにより、多層反射膜のEUV光に対する反射率が63%以上の高反射率が得られる。
(Configuration 5)
The etching stopper layer is made of ruthenium (Ru) or an alloy thereof, the reflectance reduction suppressing layer is made of silicon (Si), and the blocking layer is made of titanium (Ti), thereby forming the reflectance reduction suppressing layer. When the film thickness of the silicon (Si) layer is t si (nm) and the film thickness of the titanium (Ti) layer constituting the blocking layer is t ti (nm), the following formula (2) is satisfied. The board | substrate with a multilayer reflective film of the
0.22 × t ti 2 −0.73 × t ti + 2.38 ≦ t si ≦ −0.24 × t ti 2 −0.57 × t ti +4.78 (2)
(However, 0 <t ti ≦ 2.3)
As in the
(構成6)
前記エッチングストッパー層はルテニウム(Ru)又はその合金からなり、前記反射率低減抑制層はケイ素(Si)からなり、前記ブロッキング層はタンタル(Ta)からなるときに、前記反射率低減抑制層を構成するケイ素(Si)層の膜厚をtsi(nm)、前記ブロッキング層を構成するタンタル(Ta)層の膜厚をtta(nm)とするとき、下記式(3)を満足するように前記反射率低減抑制層の膜厚と前記ブロッキング層の膜厚がそれぞれ選定されていることを特徴とする構成3に記載の多層反射膜付き基板。
0.18×tta 2−0.30×tta+2.37≦tsi≦−0.23×tta 2−0.69×tta+4.80 ・・・式(3)
(但し、0<tta≦1.9)
上記構成6にあるように、前記エッチングストッパー層はルテニウム(Ru)又はその合金からなり、前記反射率低減抑制層はケイ素(Si)からなり、前記ブロッキング層はタンタル(Ta)からなるときに、反射率低減抑制層を構成するケイ素(Si)層の膜厚とブロッキング層を構成するタンタル(Ta)層の膜厚が、上記式(3)を満足するようにそれぞれ最適化することにより、多層反射膜のEUV光に対する反射率が63%以上の高反射率が得られる。
(Configuration 6)
The etching stopper layer is made of ruthenium (Ru) or an alloy thereof, the reflectance reduction suppressing layer is made of silicon (Si), and the blocking layer is made of tantalum (Ta), thereby forming the reflectance reduction suppressing layer. When the film thickness of the silicon (Si) layer is t si (nm) and the film thickness of the tantalum (Ta) layer constituting the blocking layer is t ta (nm), the following formula (3) is satisfied. The board | substrate with a multilayer reflective film of the
0.18 × t ta 2 −0.30 × t ta + 2.37 ≦ t si ≦ −0.23 × t ta 2 −0.69 × t ta +4.80 Formula (3)
(However, 0 <t ta ≦ 1.9)
As in the
(構成7)
前記エッチングストッパー層はルテニウム(Ru)又はその合金からなり、前記反射率低減抑制層はケイ素(Si)からなり、前記ブロッキング層はクロム(Cr)からなるときに、前記反射率低減抑制層を構成するケイ素(Si)層の膜厚をtsi(nm)、前記ブロッキング層を構成するクロム(Cr)層の膜厚をtCr(nm)とするとき、下記式(4)を満足するように前記反射率低減抑制層の膜厚と前記ブロッキング層の膜厚がそれぞれ選定されていることを特徴とする構成3に記載の多層反射膜付き基板。
0.19×tcr 2−0.30×tcr+2.38≦tsi≦−0.23×tcr 2−0.67×tcr+4.81 ・・・式(4)
(但し、0<tcr≦1.9)
上記構成7にあるように、前記エッチングストッパー層はルテニウム(Ru)又はその合金からなり、前記反射率低減抑制層はケイ素(Si)からなり、前記ブロッキング層はクロム(Cr)からなるときに、反射率低減抑制層を構成するケイ素(Si)層の膜厚とブロッキング層を構成するクロム(Cr)層の膜厚が、上記式(4)を満足するようにそれぞれ最適化することにより、多層反射膜のEUV光に対する反射率が63%以上の高反射率が得られる。
(Configuration 7)
The etching stopper layer is made of ruthenium (Ru) or an alloy thereof, the reflectance reduction suppressing layer is made of silicon (Si), and the blocking layer is made of chromium (Cr), thereby forming the reflectance reduction suppressing layer. When the film thickness of the silicon (Si) layer is t si (nm) and the film thickness of the chromium (Cr) layer constituting the blocking layer is t Cr (nm), the following formula (4) is satisfied. The board | substrate with a multilayer reflective film of the
0.19 × t cr 2 −0.30 × t cr + 2.38 ≦ t si ≦ −0.23 × t cr 2 −0.67 × t cr +4.81 Formula (4)
(However, 0 <t cr ≦ 1.9)
As in the
(構成8)
前記保護膜は、前記反射率低減抑制層と前記ブロッキング層との間で相互拡散層が形成されていることを特徴とする構成1乃至7のいずれかに記載の多層反射膜付き基板。
上記構成8にあるように、前記保護膜は、反射率低減抑制層とブロッキング層との間で相互拡散層が形成されていてもよい。例えば、Siからなる反射率低減抑制層とMoやTi、Ta、Crからなるブロッキング層との間では、成膜後にMoシリサイド(MoSi)、Tiシリサイド(TiSi)、Taシリサイド(TaSi)、Crシリサイド(CrSi)からなる金属シリサイド材料の相互拡散層が形成されやすい。また、上記多層反射膜付き基板を用いた反射型マスクブランクの製造段階、該反射型マスクブランクを用いた反射型マスクの製造段階における例えばベーク処理によってさらに拡散層の形成が促進される。最終的には、反射率低減抑制層の多層反射膜との界面近傍領域と、ブロッキング層のエッチングストッパー層との界面近傍領域とを除く領域全体に拡散層が形成されたり、あるいは反射率低減抑制層とブロッキング層のほぼ全領域に拡散層が形成される場合もある。
(Configuration 8)
8. The multilayer reflective film-coated substrate according to any one of
As in the
従って、本発明では、成膜直後は、多層反射膜の上に、反射率低減抑制層とブロッキング層とエッチングストッパー層とがこの順に成膜されているが、時間の経過とともに、上記のような反射率低減抑制層とブロッキング層との間で相互拡散層が形成されている状態の構成も、本発明の多層反射膜付き基板、反射型マスクブランク及び反射型マスクに含まれるものとする。
上記構成8にあるように、保護膜として、反射率低減抑制層とブロッキング層との間に相互拡散層が形成されていることにより、EUV光に対する反射率の経時変化を抑制することができる。
Therefore, in the present invention, immediately after the film formation, the reflectance reduction suppressing layer, the blocking layer, and the etching stopper layer are formed in this order on the multilayer reflective film. A configuration in which an interdiffusion layer is formed between the reflectance reduction suppressing layer and the blocking layer is also included in the substrate with a multilayer reflective film, the reflective mask blank, and the reflective mask of the present invention.
As in the
(構成9)
基板上に露光光を反射する多層反射膜を備える多層反射膜付き基板の製造方法であって、前記基板上に、低屈折率層と高屈折率層を積層した積層構造を1周期として複数周期積層した構成の多層反射膜を形成する工程と、前記多層反射膜の上に、該多層反射膜を保護するための保護膜であって、反射率低減抑制層とブロッキング層とエッチングストッパー層とをこの順に積層して、保護膜を形成する工程とを有することを特徴とする多層反射膜付き基板の製造方法。
上述の構成1のような本発明に係る多層反射膜付き基板の製造は、上記構成9にあるように、基板上に、低屈折率層と高屈折率層を積層した積層構造を1周期として複数周期積層した構成の多層反射膜を形成する工程と、多層反射膜の上に、該多層反射膜を保護するための保護膜であって、反射率低減抑制層とブロッキング層とエッチングストッパー層とをこの順に積層して、保護膜を形成する工程とを有する多層反射膜付き基板の製造方法が好適である。
(Configuration 9)
A method of manufacturing a substrate with a multilayer reflective film comprising a multilayer reflective film that reflects exposure light on the substrate, wherein a multilayer structure in which a low refractive index layer and a high refractive index layer are stacked on the substrate is a plurality of periods A step of forming a multilayer reflective film having a laminated structure; and a protective film for protecting the multilayer reflective film on the multilayer reflective film, wherein a reflectance reduction suppressing layer, a blocking layer, and an etching stopper layer are provided. And a step of forming a protective film by laminating in this order.
The production of the substrate with a multilayer reflective film according to the present invention as in the above-described
(構成10)
前記多層反射膜及び前記保護膜は、イオンビームスパッタリング法を用いて形成することを特徴とする構成9に記載の多層反射膜付き基板の製造方法。
上記構成10にあるように、多層反射膜及び保護膜の形成には、イオンビームスパッタリング法が好適である。
(Configuration 10)
10. The method for manufacturing a substrate with a multilayer reflective film according to Configuration 9, wherein the multilayer reflective film and the protective film are formed using an ion beam sputtering method.
As in the
(構成11)
構成1乃至8のいずれかに記載の多層反射膜付き基板、または、構成9又は10に記載の製造方法により得られる多層反射膜付き基板における前記多層反射膜上に、露光光を吸収する吸収体膜を形成することを特徴とする反射型マスクブランクの製造方法。
上記構成11にあるように、本発明の多層反射膜付き基板を用いて反射型マスクブランクを製造することにより、高反射率を有し、且つ作製された反射型マスクの洗浄耐性にも優れる反射型マスクブランクが得られる。
(Configuration 11)
Absorber that absorbs exposure light on the multilayer reflective film-coated substrate according to any one of
Reflection which has high reflectivity and is excellent also in the washing | cleaning tolerance of the produced reflection type mask by manufacturing a reflection type mask blank using the board | substrate with a multilayer reflective film of this invention as it exists in the said structure 11. A mold mask blank is obtained.
(構成12)
構成11に記載の製造方法により得られる反射型マスクブランクにおける前記吸収体膜をパターニングすることを特徴とする反射型マスクの製造方法。
上記構成12にあるように、本発明の反射型マスクブランクを用いて反射型マスクを製造することにより、高反射率で、しかも洗浄耐性に優れた高品質の反射型マスクが得られる。
(Configuration 12)
A method for manufacturing a reflective mask, comprising patterning the absorber film in a reflective mask blank obtained by the manufacturing method according to Structure 11.
As in the above configuration 12, by manufacturing a reflective mask using the reflective mask blank of the present invention, a high quality reflective mask having high reflectivity and excellent cleaning resistance can be obtained.
(構成13)
構成12に記載の製造方法により得られる反射型マスクを用いて半導体基板上にパターン形成する工程を含むことを特徴とする半導体装置の製造方法。
上記構成13にあるように、本発明の反射型マスクを用いたパターン転写により半導体基板上にパターン形成を行って半導体装置を製造することにより、欠陥の少ない高品質の半導体装置を得ることができる。
(Configuration 13)
A method for manufacturing a semiconductor device, comprising a step of forming a pattern on a semiconductor substrate using a reflective mask obtained by the manufacturing method according to Structure 12.
As in the above structure 13, a semiconductor device is manufactured by pattern formation on a semiconductor substrate by pattern transfer using the reflective mask of the present invention, whereby a high-quality semiconductor device with few defects can be obtained. .
本発明によれば、高反射率が得られ、しかも、作製された反射型マスクの繰返し使用に伴う繰返し洗浄を行っても、反射領域に露出する保護膜の膜剥がれは起こらず、洗浄耐性にも優れた高品質の多層反射膜付き基板を得ることができる。
また、本発明によれば、このような多層反射膜付き基板を用いることにより、高反射率を有し、且つ作製された反射型マスクの洗浄耐性にも優れた反射型マスクブランクが得られる。
さらに、このような本発明の反射型マスクブランクを用いて反射型マスクを製造することにより、高反射率で、しかも洗浄耐性に優れた高品質の反射型マスクが得られる。
またさらには、本発明の反射型マスクを用いたパターン形成により半導体装置を製造することにより、欠陥の少ない高品質の半導体装置を得ることができる。
According to the present invention, high reflectivity can be obtained, and even if repeated cleaning is performed with repeated use of the manufactured reflective mask, the protective film exposed to the reflective region does not peel off, and the cleaning resistance is improved. In addition, an excellent high-quality substrate with a multilayer reflective film can be obtained.
In addition, according to the present invention, by using such a substrate with a multilayer reflective film, a reflective mask blank having high reflectivity and excellent cleaning resistance of the produced reflective mask can be obtained.
Furthermore, by manufacturing a reflective mask using such a reflective mask blank of the present invention, a high quality reflective mask having high reflectivity and excellent cleaning resistance can be obtained.
Still further, by manufacturing a semiconductor device by pattern formation using the reflective mask of the present invention, a high-quality semiconductor device with few defects can be obtained.
以下、本発明を実施の形態により詳細に説明する。
[多層反射膜付き基板]
まず、本発明に係る多層反射膜付き基板について説明する。
図1は、本発明に係る多層反射膜付き基板の層構成を示す断面図であり、基板1の上に、露光光であるEUV光を反射する多層反射膜2と、該多層反射膜を保護するための保護膜3とを備えた構造の多層反射膜付き基板10を示す。
上記基板1は、EUV露光用の場合、露光時の熱によるパターンの歪みを防止するため、0±5ppb/℃の範囲内の低熱膨張係数を有するものが好ましく用いられ、この範囲の低熱膨張係数を有する素材としては、例えば、SiO2−TiO2系ガラス、多成分系ガラスセラミックス等を用いることが出来る。
Hereinafter, the present invention will be described in detail by embodiments.
[Substrate with multilayer reflective film]
First, the multilayer reflective film-coated substrate according to the present invention will be described.
FIG. 1 is a cross-sectional view showing a layer structure of a substrate with a multilayer reflective film according to the present invention. On the
In the case of EUV exposure, the
上記基板1の転写パターンが形成される側の主表面は、少なくともパターン転写精度、位置精度を得る観点から高平坦度となるように表面加工されている。例えば、EUV露光用の場合、基板の転写パターンが形成される側の主表面132mm×132mmの領域において、平坦度が0.1μm以下であることが好ましく、さらに好ましくは0.05μm以下、特に好ましくは0.03μm以下である。また、転写パターンが形成される側と反対側の主表面は、露光装置にセットする時に静電チャックされる面であって、142mm×142mmの領域において、平坦度が1μm以下、さらに好ましくは0.5μm以下、特に好ましくは0.03μm以下である。
また、EUV露光用の場合、基板1として要求される表面平滑度は、基板の転写パターンが形成される側の主表面の表面粗さが、二乗平均平方根粗さ(RMS)で0.1nm以下であることが好ましい。
The main surface of the
In the case of EUV exposure, the surface smoothness required for the
上記多層反射膜2は、屈折率の異なる元素が周期的に積層された多層膜であり、一般的には、低屈折率材料である重元素又はその化合物の薄膜(低屈折率層)と、高屈折率材料である軽元素又はその化合物の薄膜(高屈折率層)とが交互に40〜60周期程度積層された多層膜が用いられる。多層膜は、基板側から高屈折率層と低屈折率層をこの順に積層した積層構造を1周期として複数周期積層しても良いし、基板側から低屈折率層と高屈折率層をこの順に積層した積層構造を1周期として複数周期積層しても良い。低屈折率材料としては、Mo、Ru、Rh、Ptから選ばれる元素やこれらの合金が用いられ、高屈折率材料としては、Si又はSi化合物が用いられる。例えば、波長13〜14nmのEUV光に対する多層反射膜としては、好ましくは、Mo膜とSi膜を交互に40〜60周期程度積層したMo/Si周期積層膜が好ましく用いられる。
The multilayer
上記多層反射膜2は、例えばイオンビームスパッタリング法により、各層を成膜することにより形成できる。上述したMo/Si周期多層膜の場合、例えばイオンビームスパッタリング法により、まずSiターゲットを用いて厚さ数nm程度のSi膜を成膜し、その後、Moターゲットを用いて厚さ数nm程度のMo膜を成膜し、これを一周期として、40〜60周期積層する。
The multilayer
本発明においては、上記多層反射膜2の上に、該多層反射膜を保護するための保護膜3を設けている。この保護膜3は、反射率低減抑制層とブロッキング層とエッチングストッパー層とをこの順に積層してなる保護膜である。
図4は、本発明に係る多層反射膜付き基板の詳細な層構成を示す断面図である。
図4に示すように、本発明に係る多層反射膜付き基板10は、基板1上に、高屈折率層としてSi膜21と低屈折率層としてMo膜22とを交互に積層させた多層反射膜2を備えている。この場合、多層反射膜2の最上層はMo膜22である。さらに、この多層反射膜2の上に、反射率低減抑制層31とブロッキング層32とエッチングストッパー層33とをこの順に積層してなる保護膜3を有している。
In the present invention, a
FIG. 4 is a cross-sectional view showing a detailed layer structure of the multilayer reflective film-coated substrate according to the present invention.
As shown in FIG. 4, a
上記反射率低減抑制層31は、上記多層反射膜2の最上層がMo膜であることから反射率の低下を抑えるために設けられる。この反射率低減抑制層31の材料としては、例えばケイ素(Si)、酸化ケイ素(SiO、SiO2、Si3O2等のSixOy(x、yは1以上の整数))、窒化ケイ素(SiN、Si3N4等のSixNy(x、yは1以上の整数))、酸化窒化ケイ素(SiON等のSixOyNz(x、y、zは1以上の整数))から選ばれる材料が好ましく挙げられる。特に、ケイ素(Si)が好適である。
The reflectance
上記ブロッキング層32は、上記反射率低減抑制層31を構成する例えばSiがエッチングストッパー層33へ拡散していくのを抑えるために設けられる。このブロッキング層32の材料としては、例えば、マグネシウム(Mg)、アルミニウム(Al)、チタン(Ti)、バナジウム(V)、クロム(Cr)、ゲルマニウム(Ge)、ジルコニウム(Zr)、ニオブ(Nb)、モリブデン(Mo)、ロジウム(Rh)、ハフニウム(Hf)、タンタル(Ta)、タングステン(W)から選ばれる一種又は二種以上の材料が好ましく挙げられる。ブロッキング層の具体的な材料としては、上述に挙げた各元素の金属の他、モリブデンチタン(MoTi)、モリブデンジルコニウム(MoZr)、モリブデンタングステン(MoW)、モリブデンニオブ(MoNb)、クロムモリブデン(CrMo)、クロムチタン(CrTi)からなる合金を使用することができる。
特に、モリブデン(Mo)、またはモリブデン合金であるモリブデンチタン(MoTi)、モリブデンジルコニウム(MoZr)、モリブデンタングステン(MoW)、モリブデンニオブ(MoNb)や、チタン(Ti)、またはチタン合金であるチタンクロム(TiCr)、タンタル(Ta)、またはタンタル合金であるタンタルクロム(TaCr)、クロム(Cr)、またはクロム合金であるクロムチタン(CrTi)、クロムタンタル(CrTa)、クロムモリブデン(CrMo)、クロムタングステン(CrW)、クロムタングステン(CrW)が好適である。
The
In particular, molybdenum titanium (Mo) or molybdenum alloy molybdenum molybdenum (MoTi), molybdenum zirconium (MoZr), molybdenum tungsten (MoW), molybdenum niobium (MoNb), titanium (Ti), or titanium chromium (titanium alloy). TiCr), tantalum (Ta), or tantalum alloy tantalum chromium (TaCr), chromium (Cr), or chromium alloy chrome titanium (CrTi), chromium tantalum (CrTa), chromium molybdenum (CrMo), chromium tungsten ( CrW) and chromium tungsten (CrW) are preferred.
なお、上記反射率低減抑制層31の材料としてケイ素(Si)を、上記ブロッキング層32の材料としてモリブデン(Mo)をそれぞれ選択した場合、上記Si膜21とMo膜22との交互積層膜からなる多層反射膜2を成膜するイオンビームスパッタリング装置内で、多層反射膜成膜後に、連続して上記反射率低減抑制層31およびブロッキング層32を成膜できるので有利である。
In addition, when silicon (Si) is selected as the material of the reflectance
また、上記エッチングストッパー層33は、例えばマスク製造において、吸収体膜のパターニング時のエッチング環境から多層反射膜を保護するために設けられる。このエッチングストッパー層33の材料としては、例えばルテニウム(Ru)又はその合金材料が好ましく挙げられる。ルテニウムの合金としては、ルテニウムにニオブ、ジルコニウム、ロジウム、コバルト、レニウムのうち1以上の元素を含有するルテニウム化合物が好適である。具体的には、ルテニウムニオブ(RuNb)合金、ルテニウムジルコニウム(RuZr)合金、ルテニウムロジウム(RuRh)合金、ルテニウムコバルト(RuCo)合金、ルテニウムレニウム(RuRe)合金が挙げられる。
The
以上のとおり、本発明では、本実施の形態に示すように、基板1上に、Si膜21とMo膜22を積層した積層構造を1周期として複数周期積層した構成の多層反射膜2と、該多層反射膜の上に形成される該多層反射膜を保護するための保護膜であって、反射率低減抑制層31とブロッキング層32とエッチングストッパー層33とをこの順に積層してなる保護膜3を有する多層反射膜付き基板10とすることにより、高反射率が得られ、且つマスクの洗浄耐性にも優れた高品質の多層反射膜付き基板を得ることができる。
As described above, in the present invention, as shown in the present embodiment, the multilayer
もう少し詳しく説明すると、多層反射膜2の上に上記反射率低減抑制層31(例えばSi層)を有するため、多層反射膜2の最上層がMo膜22であっても反射率の低減を抑えることができ、その結果、高反射率が得られる。
また、上記エッチングストッパー層33を有することにより、例えばマスク製造において、吸収体膜のパターニング時のエッチング環境から多層反射膜2を保護することができる。そして、上記エッチングストッパー層33と上記反射率低減抑制層31との間に上記ブロッキング層32(例えばMo層)を設けることで、反射率低減抑制層31を構成する例えばSiがエッチングストッパー層33へ拡散していくのを抑えることができ、たとえ反射率低減抑制層31とブロッキング層32との間では相互拡散層が形成されたとしても、例えばRuからなるエッチングストッパー層33の密着性に影響を及ぼさないため、マスク洗浄時の膜剥がれ等の問題は生じない。
More specifically, since the reflectance reduction suppressing layer 31 (for example, Si layer) is provided on the multilayer
In addition, by providing the
つまり、多層反射膜2の上に、反射率低減抑制層31とブロッキング層32とエッチングストッパー層33とをこの順に積層してなる保護膜3を有することにより、高反射率が得られ、しかも、作製された反射型マスクの繰返し使用に伴う繰返し洗浄を行っても、反射領域に露出する保護膜3の膜剥がれは起こらず、洗浄耐性にも優れた高品質の多層反射膜付き基板を得ることができる。
That is, by having the
上記反射率低減抑制層31とブロッキング層32とエッチングストッパー層33とをこの順に積層してなる保護膜3の形成には、上記多層反射膜2の成膜と同様、イオンビームスパッタリング法が好適である。
上記エッチングストッパー層33の膜厚としては、例えば0.5nm〜4nmの範囲が好ましい。膜厚が0.5nmより薄いと、多層反射膜を保護する機能が十分に得られないおそれがある。一方、膜厚が4nmよりも厚いと、マスクの反射領域となる保護膜を有する多層反射膜の反射率を低下させるおそれがある。
For the formation of the
The film thickness of the
また、上記ブロッキング層32の膜厚としては、例えば0.5nm〜2.4nmの範囲が好ましい。膜厚が0.5nmより薄いと、反射率低減抑制層31を構成する例えばSiがエッチングストッパー層33へ拡散していくのを抑える機能が十分に発揮されないおそれがある。一方、膜厚が2.4nmよりも厚いと、マスクの反射領域となる保護膜を有する多層反射膜の反射率を低下させるおそれがある。
また、上記反射率低減抑制層31の膜厚としては、例えば1.0nm〜5.0nmの範囲が好ましい。膜厚が1.0nmより薄いと、あるいは膜厚が5.0nmよりも厚いと、いずれの場合もマスクの反射領域となる保護膜を有する多層反射膜の反射率を低下させるおそれがある。
Moreover, as a film thickness of the said
Moreover, as a film thickness of the said reflectance
上記反射率低減抑制層31とブロッキング層32のそれぞれの膜厚の好ましい範囲は上記のとおりであるが、特に好ましくは、反射率低減抑制層31とブロッキング層32との組合わせにおいて各膜厚をそれぞれ最適化することで、高反射率を得ることができる。
前提条件として、基板上に、Si膜(膜厚3.92nm)とMo膜(膜厚3.08nm)の積層を1周期とし、これを40周期積層した構成の多層反射膜と、反射率低減抑制層としてSi層と、ブロッキング層としてMo層と、エッチングストッパー層としてRuNb層(膜厚2.5nm)とからなる保護膜を有する多層反射膜付き基板とする。
The preferable ranges of the respective film thicknesses of the reflectance
As a precondition, a multilayer reflection film having a structure in which a Si film (film thickness: 3.92 nm) and Mo film (film thickness: 3.08 nm) are stacked on a substrate for one cycle, and the reflectance is reduced. A substrate with a multilayer reflective film having a protective film composed of a Si layer as a suppression layer, a Mo layer as a blocking layer, and a RuNb layer (film thickness: 2.5 nm) as an etching stopper layer.
このような構成の多層反射膜付き基板において、シミュレーションによる保護膜におけるMo層(ブロッキング層)及びSi層(反射率低減抑制層)の各膜厚と反射率の等高線との関係を示したのが図5である。なお、シミュレーションでは理想的な多層膜界面に基づく計算のため、反射率はすべて実際より高く算出される。よって、ここでは多層反射膜形成やその後の熱的影響により生成されるSi層とMo層の界面の拡散層等の影響による反射率の減衰等を考慮し、現状の実測値にあう形で再計算(オフセット)を行っている。 In the substrate with the multilayer reflective film having such a configuration, the relationship between the film thicknesses of the Mo layer (blocking layer) and the Si layer (reflectance reduction suppression layer) and the reflectance contour lines in the protective film by simulation was shown. FIG. In the simulation, since the calculation is based on an ideal multilayer film interface, all the reflectances are calculated to be higher than actual. Therefore, the attenuation of the reflectivity due to the diffusion layer at the interface between the Si layer and the Mo layer, which is generated by the formation of the multilayer reflective film and the subsequent thermal effect, is taken into consideration here, and is re-established in a form that matches the actual measured values Calculation (offset) is performed.
図5中、曲線Aの内側の領域(つまり曲線AとMo層の膜厚が0(ゼロ)nmの縦軸とで囲まれた範囲で、図5中に斜め線のハッチングを付した範囲である。)は、反射率が63%以上となる領域である。また、曲線Bよりも内側の領域(つまり曲線BとMo層の膜厚が0(ゼロ)nmの縦軸とで囲まれた範囲である。)は、反射率が64%以上である。また、曲線Cよりも内側の領域(つまり曲線CとMo層の膜厚が0(ゼロ)nmの縦軸とで囲まれた範囲である。)は、反射率が65%以上である。さらに、曲線Dよりも内側の領域(つまり曲線DとMo層の膜厚が0(ゼロ)nmの縦軸とで囲まれた範囲である。)は、反射率が66%以上である。従って、曲線AとBとで囲まれた領域は、反射率が63%〜64%の範囲である。また、曲線BとCとで囲まれた領域は、反射率が64%〜65%の範囲である。さらに、曲線CとDとで囲まれた領域は、反射率が65%〜66%の範囲である。なお、これらの曲線A〜Dはいずれも反射率の等高線を示している。 In FIG. 5, the area inside curve A (that is, the area surrounded by curve A and the vertical axis where the thickness of the Mo layer is 0 (zero) nm, and the hatched area in FIG. 5 is hatched. Is a region where the reflectance is 63% or more. Further, the region inside the curve B (that is, the range surrounded by the curve B and the vertical axis where the thickness of the Mo layer is 0 (zero) nm) has a reflectance of 64% or more. Further, the region inside the curve C (that is, a range surrounded by the curve C and the vertical axis where the thickness of the Mo layer is 0 (zero) nm) has a reflectance of 65% or more. Further, the region inside the curve D (that is, the range surrounded by the curve D and the vertical axis where the thickness of the Mo layer is 0 (zero) nm) has a reflectance of 66% or more. Therefore, the area surrounded by the curves A and B has a reflectance in the range of 63% to 64%. The region surrounded by the curves B and C has a reflectance in the range of 64% to 65%. Furthermore, the area surrounded by the curves C and D has a reflectance of 65% to 66%. Note that these curves A to D are all contour lines of reflectance.
要するに、上記曲線Aより内側の領域であれば、63%以上の高反射率が得られることになる。
そこで、上記反射率低減抑制層を構成するSi層の膜厚をtsi(nm)、上記ブロッキング層を構成するMo層の膜厚をtmo(nm)とし、上記曲線Aをこれらの膜厚のパラメータを含む近似式で表わすと、上記曲線Aより内側の領域であるためには、下記式(1)を満足するように、反射率低減抑制層のSi層膜厚とブロッキング層のMo層膜厚をそれぞれ選定すればよい。
0.15×tmo 2−0.70×tmo+2.36≦tsi≦−0.21×tmo 2−0.58×tmo+4.81 ・・・式(1)
(但し、0<tmo≦2.4)
In short, if the region is inside the curve A, a high reflectance of 63% or more can be obtained.
Therefore, the thickness of the Si layer constituting the reflectance reduction suppressing layer is t si (nm), the thickness of the Mo layer constituting the blocking layer is t mo (nm), and the curve A is the thickness of these. In order to represent the region inside the curve A, the Si layer thickness of the reflectance reduction suppressing layer and the Mo layer of the blocking layer are satisfied so as to satisfy the following formula (1). Each film thickness may be selected.
0.15 × t mo 2 −0.70 × t mo + 2.36 ≦ t si ≦ −0.21 × t mo 2 −0.58 × t mo +4.81 Formula (1)
(However, 0 <t mo ≦ 2.4)
以上のようにして、多層反射膜2の上に形成する保護膜3が、エッチングストッパー層はRuNb層からなり、反射率低減抑制層はSi層からなり、ブロッキング層はMo層からなる構成においては、反射率低減抑制層を構成するSi層の膜厚とブロッキング層を構成するモリブデン(Mo)層の膜厚が、上記式(1)を満足するようにそれぞれ最適化することにより、保護膜を有する多層反射膜の反射率は63%以上の高反射率が得られる。
As described above, the
好ましくは、上記曲線Bより内側の領域である下記式(1)’を満足するように、反射率低減抑制層のSi層膜厚とブロッキング層のMo層膜厚をそれぞれ選定することが好ましい。
0.24×tmo 2−0.74×tmo+2.56≦tsi≦−0.32×tmo 2−0.51×tmo+4.54 ・・・式(1)’
(但し、0<tmo≦1.9)
以上のように、反射率低減抑制層を構成するSi層の膜厚とブロッキング層を構成するモリブデン(Mo)層の膜厚が、上記式(1)’を満足するようにそれぞれ最適化することにより、保護膜を有する多層反射膜の反射率は64%以上の高反射率が得られる。
Preferably, the Si layer thickness of the reflectance reduction suppressing layer and the Mo layer thickness of the blocking layer are respectively selected so as to satisfy the following formula (1) ′ that is a region inside the curve B.
0.24 × t mo 2 −0.74 × t mo + 2.56 ≦ t si ≦ −0.32 × t mo 2 −0.51 × t mo +4.54 (formula (1) ′)
(However, 0 <t mo ≦ 1.9)
As described above, the film thickness of the Si layer constituting the reflectance reduction suppressing layer and the film thickness of the molybdenum (Mo) layer constituting the blocking layer should be optimized so as to satisfy the above formula (1) ′. Thus, the reflectance of the multilayer reflective film having the protective film is as high as 64% or higher.
さらに好ましくは、上記曲線Cより内側の領域である下記式(1)’’を満足するように、反射率低減抑制層のSi層膜厚とブロッキング層のMo層膜厚をそれぞれ選定することが好ましい。
0.25×tmo 2−0.61×tmo+2.76≦tsi≦−0.38×tmo 2−0.70×tmo+4.36 ・・・式(1)’’
(但し、0<tmo≦1.3)
以上のように、反射率低減抑制層を構成するSi層の膜厚とブロッキング層を構成するモリブデン(Mo)層の膜厚が、上記式(1)’’を満足するようにそれぞれ最適化することにより、保護膜を有する多層反射膜の反射率は65%以上の高反射率が得られる。
More preferably, the Si layer thickness of the reflectance reduction suppressing layer and the Mo layer thickness of the blocking layer may be selected so as to satisfy the following formula (1) '' that is a region inside the curve C. preferable.
0.25 × t mo 2 −0.61 × t mo + 2.76 ≦ t si ≦ −0.38 × t mo 2 −0.70 × t mo +4.36 (1)
(However, 0 <t mo ≦ 1.3)
As described above, the thickness of the Si layer constituting the reflectance reduction suppressing layer and the thickness of the molybdenum (Mo) layer constituting the blocking layer are respectively optimized so as to satisfy the above formula (1) ''. As a result, the reflectance of the multilayer reflective film having the protective film can be as high as 65% or higher.
さらに好ましくは、上記曲線Dより内側の領域である下記式(1)’’’を満足するように、反射率低減抑制層のSi層膜厚とブロッキング層のMo層膜厚をそれぞれ選定することが好ましい。
0.67×tmo 2−0.53×tmo+3.10≦tsi≦−1.87×tmo 2−0.23×tmo+3.83 ・・・式(1)’’’
(但し、0<tmo≦0.6)
以上のように、反射率低減抑制層を構成するSi層の膜厚とブロッキング層を構成するモリブデン(Mo)層の膜厚が、上記式(1)’’’を満足するようにそれぞれ最適化することにより、保護膜を有する多層反射膜の反射率は66%以上の高反射率が得られる。
More preferably, the Si layer thickness of the reflectance reduction suppressing layer and the Mo layer thickness of the blocking layer are respectively selected so as to satisfy the following formula (1) ′ ″ that is a region inside the curve D: Is preferred.
0.67 × t mo 2 −0.53 × t mo + 3.10 ≦ t si ≦ −1.87 × t mo 2 −0.23 × t mo +3.83 Expression (1) ′ ″
(However, 0 <t mo ≦ 0.6)
As described above, the thickness of the Si layer constituting the reflectance reduction suppressing layer and the thickness of the molybdenum (Mo) layer constituting the blocking layer are optimized so as to satisfy the above formula (1) ′ ″. As a result, the reflectance of the multilayer reflective film having the protective film can be as high as 66% or higher.
上述と同様にブロッキング層としてTi層、Ta層、Cr層としたときの各ブロッキング層及びSi層(反射率低減抑制層)の各膜厚と反射率の等高線との関係を調べた。なお、前提条件は、基板上に、Si膜(膜厚3.92nm)とMo膜(膜厚3.08nm)の積層を1周期とし、これを40周期積層した構成の多層反射膜と、反射率低減抑制層としてSi層と、ブロッキング層(Ti層、Ta層、Cr層)と、エッチングストッパー層としてRu層(膜厚2.5nm)とからなる保護膜を有する多層反射膜付き基板とした。
図6は、保護膜におけるTi層(ブロッキング層)及びSi層(反射率低減層)の各膜厚と反射率の等高線との関係を示した図である。図7は、保護膜におけるTa層(ブロッキング層)及びSi層(反射率低減層)の各膜厚と反射率の等高線との関係を示した図である。図8は、保護膜におけるCr層(ブロッキング層)及びSi層(反射率低減層)の各膜厚と反射率の等高線との関係を示した図である。なお、各シミュレーションは、前述のブロッキング層がMo層の場合と同様に、多層反射膜形成やその後の熱的影響により生成されるSi層とMo層の界面の拡散層等の影響による反射率の減衰等を考慮し、現状の実測値にあう形で再計算(オフセット)を行った。
Similarly to the above, the relationship between the thickness of each blocking layer and the Si layer (reflectance reduction suppressing layer) when the Ti layer, Ta layer, and Cr layer were used as the blocking layer and the contour lines of the reflectance was examined. The precondition is that a multilayer of a Si film (film thickness: 3.92 nm) and Mo film (film thickness: 3.08 nm) is laminated on a substrate as one cycle, and this is laminated for 40 cycles, A substrate with a multilayer reflective film having a protective film comprising a Si layer as a rate reduction suppressing layer, a blocking layer (Ti layer, Ta layer, Cr layer) and a Ru layer (film thickness of 2.5 nm) as an etching stopper layer .
FIG. 6 is a diagram showing the relationship between the thicknesses of the Ti layer (blocking layer) and Si layer (reflectance reduction layer) and the contour lines of the reflectance in the protective film. FIG. 7 is a diagram showing the relationship between the thicknesses of the Ta layer (blocking layer) and Si layer (reflectance reduction layer) in the protective film and the contour lines of the reflectivity. FIG. 8 is a diagram showing the relationship between the film thicknesses of the Cr layer (blocking layer) and the Si layer (reflectance reduction layer) in the protective film and the contour lines of the reflectivity. In addition, each simulation is similar to the case where the blocking layer is the Mo layer described above, and the reflectivity due to the influence of the diffusion layer etc. at the interface between the Si layer and the Mo layer generated by the multilayer reflective film formation and the subsequent thermal influence Recalculation (offset) was performed in consideration of attenuation and so on, in a form that matches the actual measured values.
図5の場合と同様に、図6、図7、図8中、曲線Aの内側の領域(図6、図7、図8中に斜め線のハッチングを付した範囲)は、反射率が63%以上となる領域である。また、曲線Bよりも内側の領域は、反射率が64%以上である。また、曲線Cよりも内側の領域は、反射率が65%以上である。さらに、曲線Dよりも内側の領域は、反射率が66%以上である。従って、曲線AとBとで囲まれた領域は、反射率が63%〜64%の範囲である。また、曲線BとCとで囲まれた領域は、反射率が64%〜65%の範囲である。さらに、曲線CとDとで囲まれた領域は、反射率が65%〜66%の範囲である。なお、これらの曲線A〜Dはいずれも反射率の等高線を示している。 As in the case of FIG. 5, in FIGS. 6, 7, and 8, the region inside the curve A (the range that is hatched with diagonal lines in FIGS. 6, 7, and 8) has a reflectance of 63. It is an area which becomes% or more. Further, in the region inside the curve B, the reflectance is 64% or more. Further, in the region inside the curve C, the reflectance is 65% or more. Furthermore, the reflectance in the region inside the curve D is 66% or more. Therefore, the area surrounded by the curves A and B has a reflectance in the range of 63% to 64%. The region surrounded by the curves B and C has a reflectance in the range of 64% to 65%. Furthermore, the area surrounded by the curves C and D has a reflectance of 65% to 66%. Note that these curves A to D are all contour lines of reflectance.
ブロッキング層としてTi層を用いた場合、図6に示す曲線Aより内側の領域である下記式(2)を満足するように、反射率低減抑制層のSi層膜厚とブロッキング層のTi層膜厚をそれぞれ選定すればよい。式(2)において、tsiは、反射率低減抑制層を構成するSi層の膜厚(nm)を示し、tti(nm)は、ブロッキング層を構成するTi層の膜厚(nm)を示している。
0.22×tti 2−0.73×tti+2.38≦tsi≦−0.24×tti 2−0.57×tti+4.78 ・・・式(2)
(但し、0<tti≦2.3)
以上のようにして、多層反射膜2の上に形成する保護膜3が、エッチングストッパー層はRu層からなり、反射率低減抑制層はSi層からなり、ブロッキング層はTi層からなる構成においては、反射率低減抑制層を構成するSi層の膜厚とブロッキング層を構成するチタン(Ti)層の膜厚が、上記式(2)を満足するようにそれぞれ最適化することにより、保護膜を有する多層反射膜の反射率は63%以上の高反射率が得られる。
When a Ti layer is used as the blocking layer, the Si layer thickness of the reflectance reduction suppressing layer and the Ti layer film of the blocking layer are satisfied so as to satisfy the following formula (2) which is a region inside the curve A shown in FIG. Each thickness may be selected. In the formula (2), t si represents the film thickness (nm) of the Si layer constituting the reflectance reduction suppressing layer, and t ti (nm) represents the film thickness (nm) of the Ti layer constituting the blocking layer. Show.
0.22 × t ti 2 −0.73 × t ti + 2.38 ≦ t si ≦ −0.24 × t ti 2 −0.57 × t ti +4.78 (2)
(However, 0 <t ti ≦ 2.3)
As described above, the
好ましくは、上記曲線Bより内側の領域である下記式(2)’を満足するように、反射率低減抑制層のSi層膜厚とブロッキング層のTi層膜厚をそれぞれ選定することが好ましい。
0.27×tti 2−0.72×tti+2.55≦tsi≦−0.31×tti 2−0.56×tti+4.57 ・・・式(2)’
(但し、0<tti≦1.9)
以上のように、反射率低減抑制層を構成するSi層の膜厚とブロッキング層を構成するチタン(Ti)層の膜厚が、上記式(2)’を満足するようにそれぞれ最適化することにより、保護膜を有する多層反射膜の反射率は64%以上の高反射率が得られる。
Preferably, it is preferable to select the Si layer thickness of the reflectance reduction suppressing layer and the Ti layer thickness of the blocking layer so as to satisfy the following formula (2) ′ that is a region inside the curve B.
0.27 × t ti 2 −0.72 × t ti + 2.55 ≦ t si ≦ −0.31 × t ti 2 −0.56 × t ti +4.57 Expression (2) ′
(However, 0 <t ti ≦ 1.9)
As described above, the thickness of the Si layer constituting the reflectance reduction suppressing layer and the thickness of the titanium (Ti) layer constituting the blocking layer should be optimized so as to satisfy the above formula (2) ′. Thus, the reflectance of the multilayer reflective film having the protective film is as high as 64% or higher.
さらに好ましくは、上記曲線Cより内側の領域である下記式(2)’’を満足するように、反射率低減抑制層のSi層膜厚とブロッキング層のTi層膜厚をそれぞれ選定することが好ましい。
0.38×tti 2−0.73×tti+2.77≦tsi≦−0.45×tti 2−0.54×tti+4.31 ・・・式(2)’’
(但し、0<tti≦1.4)
以上のように、反射率低減抑制層を構成するSi層の膜厚とブロッキング層を構成するチタン(Ti)層の膜厚が、上記式(2)’’を満足するようにそれぞれ最適化することにより、保護膜を有する多層反射膜の反射率は65%以上の高反射率が得られる。
More preferably, the Si layer thickness of the reflectance reduction suppressing layer and the Ti layer thickness of the blocking layer may be selected so as to satisfy the following formula (2) ″ that is a region inside the curve C. preferable.
0.38 × t ti 2 −0.73 × t ti + 2.77 ≦ t si ≦ −0.45 × t ti 2 −0.54 × t ti +4.31 Expression (2) ″
(However, 0 <t ti ≦ 1.4)
As described above, the film thickness of the Si layer constituting the reflectance reduction suppressing layer and the film thickness of the titanium (Ti) layer constituting the blocking layer are respectively optimized so as to satisfy the above formula (2) ''. As a result, the reflectance of the multilayer reflective film having the protective film can be as high as 65% or higher.
さらに好ましくは、上記曲線Dより内側の領域である下記式(2)’’’を満足するように、反射率低減抑制層のSi層膜厚とブロッキング層のTi層膜厚をそれぞれ選定することが好ましい。
0.81×tti 2−0.69×tti+3.09≦tsi≦−1.13×tti 2−0.51×tti+3.94 ・・・式(2)’’’
(但し、0<tti≦0.7)
以上のように、反射率低減抑制層を構成するSi層の膜厚とブロッキング層を構成するチタン(Ti)層の膜厚が、上記式(2)’’’を満足するようにそれぞれ最適化することにより、保護膜を有する多層反射膜の反射率は66%以上の高反射率が得られる。
More preferably, the Si layer thickness of the reflectance reduction suppressing layer and the Ti layer thickness of the blocking layer are respectively selected so as to satisfy the following formula (2) ′ ″ that is a region inside the curve D: Is preferred.
0.81 × t ti 2 −0.69 × t ti + 3.09 ≦ t si ≦ −1.13 × t ti 2 −0.51 × t ti +3.94 Expression (2) ′ ″
(However, 0 <t ti ≦ 0.7)
As described above, the thickness of the Si layer constituting the reflectance reduction suppressing layer and the thickness of the titanium (Ti) layer constituting the blocking layer are optimized so as to satisfy the above formula (2) ′ ″. As a result, the reflectance of the multilayer reflective film having the protective film can be as high as 66% or higher.
ブロッキング層としてTa層を用いた場合、図7に示す曲線Aより内側の領域である下記式(3)を満足するように、反射率低減抑制層のSi層膜厚とブロッキング層のTa層膜厚をそれぞれ選定すればよい。式(3)において、tsiは、反射率低減抑制層を構成するSi層の膜厚(nm)を示し、tta(nm)は、ブロッキング層を構成するTa層の膜厚(nm)を示している。
0.18×tta 2−0.30×tta+2.37≦tsi≦−0.23×tta 2−0.69×tta+4.80 ・・・式(3)
(但し、0<tta≦1.9)
以上のようにして、多層反射膜2の上に形成する保護膜3が、エッチングストッパー層はRu層からなり、反射率低減抑制層はSi層からなり、ブロッキング層はTa層からなる構成においては、反射率低減抑制層を構成するSi層の膜厚とブロッキング層を構成するタンタル(Ta)層の膜厚が、上記式(3)を満足するようにそれぞれ最適化することにより、保護膜を有する多層反射膜の反射率は63%以上の高反射率が得られる。
When a Ta layer is used as the blocking layer, the Si layer thickness of the reflectance reduction suppressing layer and the Ta layer film of the blocking layer are satisfied so as to satisfy the following formula (3) which is a region inside the curve A shown in FIG. Each thickness may be selected. In formula (3), t si represents the film thickness (nm) of the Si layer constituting the reflectance reduction suppressing layer, and t ta (nm) represents the film thickness (nm) of the Ta layer constituting the blocking layer. Show.
0.18 × t ta 2 −0.30 × t ta + 2.37 ≦ t si ≦ −0.23 × t ta 2 −0.69 × t ta +4.80 Formula (3)
(However, 0 <t ta ≦ 1.9)
As described above, the
好ましくは、上記曲線Bより内側の領域である下記式(3)’を満足するように、反射率低減抑制層のSi層膜厚とブロッキング層のTa層膜厚をそれぞれ選定することが好ましい。
0.26×tta 2−0.36×tta+2.56≦tsi≦−0.31×tta 2−0.63×tta+4.58 ・・・式(3)’
(但し、0<tta≦1.5)
以上のように、反射率低減抑制層を構成するSi層の膜厚とブロッキング層を構成するタンタル(Ta)層の膜厚が、上記式(3)’を満足するようにそれぞれ最適化することにより、保護膜を有する多層反射膜の反射率は64%以上の高反射率が得られる。
Preferably, the Si layer thickness of the reflectance reduction suppressing layer and the Ta layer thickness of the blocking layer are respectively selected so as to satisfy the following formula (3) ′, which is a region inside the curve B.
0.26 × t ta 2 −0.36 × t ta + 2.56 ≦ t si ≦ −0.31 × t ta 2 −0.63 × t ta +4.58 (formula (3) ′)
(However, 0 <t ta ≦ 1.5)
As described above, the thickness of the Si layer constituting the reflectance reduction suppressing layer and the thickness of the tantalum (Ta) layer constituting the blocking layer should be optimized so as to satisfy the above formula (3) ′. Thus, the reflectance of the multilayer reflective film having the protective film is as high as 64% or higher.
さらに好ましくは、上記曲線Cより内側の領域である下記式(3)’’を満足するように、反射率低減抑制層のSi層膜厚とブロッキング層のTa層膜厚をそれぞれ選定することが好ましい。
0.38×tta 2−0.35×tta+2.77≦tsi≦−0.51×tta 2−0.56×tta+4.32 ・・・式(3)’’
(但し、0<tta≦1.1)
以上のように、反射率低減抑制層を構成するSi層の膜厚とブロッキング層を構成するタンタル(Ta)層の膜厚が、上記式(3)’’を満足するようにそれぞれ最適化することにより、保護膜を有する多層反射膜の反射率は65%以上の高反射率が得られる。
More preferably, the Si layer thickness of the reflectance reduction suppressing layer and the Ta layer thickness of the blocking layer may be selected so as to satisfy the following formula (3) ″ that is a region inside the curve C. preferable.
0.38 × t ta 2 −0.35 × t ta + 2.77 ≦ t si ≦ −0.51 × t ta 2 −0.56 × t ta +4.32 Expression (3) ''
(However, 0 <t ta ≦ 1.1)
As described above, the thickness of the Si layer constituting the reflectance reduction suppressing layer and the thickness of the tantalum (Ta) layer constituting the blocking layer are respectively optimized so as to satisfy the above formula (3) ''. As a result, the reflectance of the multilayer reflective film having the protective film can be as high as 65% or higher.
さらに好ましくは、上記曲線Dより内側の領域である下記式(3)’’’を満足するように、反射率低減抑制層のSi層膜厚とブロッキング層のTa層膜厚をそれぞれ選定することが好ましい。
0.98×tta 2−0.30×tta+3.09≦tsi≦−1.56×tta 2−0.45×tta+3.95 ・・・式(3)’’’
(但し、0<tta≦0.5)
以上のように、反射率低減抑制層を構成するSi層の膜厚とブロッキング層を構成するタンタル(Ta)層の膜厚が、上記式(3)’’’を満足するようにそれぞれ最適化することにより、保護膜を有する多層反射膜の反射率は66%以上の高反射率が得られる。
More preferably, the Si layer thickness of the reflectance reduction suppressing layer and the Ta layer thickness of the blocking layer are respectively selected so as to satisfy the following formula (3) ′ ″ that is a region inside the curve D: Is preferred.
0.98 × t ta 2 −0.30 × t ta + 3.09 ≦ t si ≦ −1.56 × t ta 2 −0.45 × t ta +3.95 Equation (3) ′ ″
(However, 0 <t ta ≦ 0.5)
As described above, the thickness of the Si layer constituting the reflectance reduction suppressing layer and the thickness of the tantalum (Ta) layer constituting the blocking layer are optimized so as to satisfy the above formula (3) ′ ″. As a result, the reflectance of the multilayer reflective film having the protective film can be as high as 66% or higher.
ブロッキング層としてCr層を用いた場合、図8に示す曲線Aより内側の領域である下記式(4)を満足するように、反射率低減抑制層のSi層膜厚とブロッキング層のCr層膜厚をそれぞれ選定すればよい。式(4)において、tsiは、反射率低減抑制層を構成するSi層の膜厚(nm)を示し、tCr(nm)は、ブロッキング層を構成するCr層の膜厚(nm)を示している。
0.19×tcr 2−0.30×tcr+2.38≦tsi≦−0.23×tcr 2−0.67×tcr+4.81 ・・・式(4)
(但し、0<tcr≦1.9)
以上のようにして、多層反射膜2の上に形成する保護膜3が、エッチングストッパー層はRu層からなり、反射率低減抑制層はSi層からなり、ブロッキング層はCr層からなる構成においては、反射率低減抑制層を構成するSi層の膜厚とブロッキング層を構成するクロム(Cr)層の膜厚が、上記式(4)を満足するようにそれぞれ最適化することにより、保護膜を有する多層反射膜の反射率は63%以上の高反射率が得られる。
When a Cr layer is used as the blocking layer, the Si layer thickness of the reflectance reduction suppressing layer and the Cr layer film of the blocking layer are satisfied so as to satisfy the following formula (4) which is a region inside the curve A shown in FIG. Each thickness may be selected. In the formula (4), t si represents the film thickness (nm) of the Si layer constituting the reflectance reduction suppressing layer, and t Cr (nm) represents the film thickness (nm) of the Cr layer constituting the blocking layer. Show.
0.19 × t cr 2 −0.30 × t cr + 2.38 ≦ t si ≦ −0.23 × t cr 2 −0.67 × t cr +4.81 Formula (4)
(However, 0 <t cr ≦ 1.9)
As described above, in the
好ましくは、上記曲線Bより内側の領域である下記式(4)’を満足するように、反射率低減抑制層のSi層膜厚とブロッキング層のCr層膜厚をそれぞれ選定することが好ましい。
0.27×tcr 2−0.35×tcr+2.56≦tsi≦−0.33×tcr 2−0.60×tcr+4.57 ・・・式(4)’
(但し、0<tcr≦1.5)
以上のように、反射率低減抑制層を構成するSi層の膜厚とブロッキング層を構成するクロム(Cr)層の膜厚が、上記式(4)’を満足するようにそれぞれ最適化することにより、保護膜を有する多層反射膜の反射率は64%以上の高反射率が得られる。
Preferably, it is preferable to select the Si layer thickness of the reflectance reduction suppressing layer and the Cr layer thickness of the blocking layer so as to satisfy the following formula (4) ′ that is a region inside the curve B.
0.27 × t cr 2 −0.35 × t cr + 2.56 ≦ t si ≦ −0.33 × t cr 2 −0.60 × t cr +4.57 (formula (4) ′)
(However, 0 <t cr ≦ 1.5)
As described above, the thickness of the Si layer constituting the reflectance reduction suppressing layer and the thickness of the chromium (Cr) layer constituting the blocking layer should be optimized so as to satisfy the above formula (4) ′. Thus, the reflectance of the multilayer reflective film having the protective film is as high as 64% or higher.
さらに好ましくは、上記曲線Cより内側の領域である下記式(4)’’を満足するように、反射率低減抑制層のSi層膜厚とブロッキング層のCr層膜厚をそれぞれ選定することが好ましい。
0.43×tcr 2−0.38×tcr+2.78≦tsi≦−0.49×tcr 2−0.58×tcr+4.33 ・・・式(4)’’
(但し、0<tcr≦1.1)
以上のように、反射率低減抑制層を構成するSi層の膜厚とブロッキング層を構成するクロム(Cr)層の膜厚が、上記式(4)’’を満足するようにそれぞれ最適化することにより、保護膜を有する多層反射膜の反射率は65%以上の高反射率が得られる。
More preferably, the Si layer thickness of the reflectance reduction suppressing layer and the Cr layer thickness of the blocking layer may be selected so as to satisfy the following formula (4) ″ that is a region inside the curve C: preferable.
0.43 × t cr 2 −0.38 × t cr + 2.78 ≦ t si ≦ −0.49 × t cr 2 −0.58 × t cr +4.33 Expression (4) ''
(However, 0 <t cr ≦ 1.1)
As described above, the thickness of the Si layer constituting the reflectance reduction suppressing layer and the thickness of the chromium (Cr) layer constituting the blocking layer are optimized so as to satisfy the above formula (4) ''. As a result, the reflectance of the multilayer reflective film having the protective film can be as high as 65% or higher.
さらに好ましくは、上記曲線Dより内側の領域である下記式(4)’’’を満足するように、反射率低減抑制層のSi層膜厚とブロッキング層のCr層膜厚をそれぞれ選定することが好ましい。
1.04×tcr 2−0.28×tcr+3.09≦tsi≦−1.71×tcr 2−0.43×tcr+3.95 ・・・式(4)’’’
(但し、0<tcr≦0.5)
以上のように、反射率低減抑制層を構成するSi層の膜厚とブロッキング層を構成するクロム(Cr)層の膜厚が、上記式(4)’’’を満足するようにそれぞれ最適化することにより、保護膜を有する多層反射膜の反射率は66%以上の高反射率が得られる。
More preferably, the Si layer thickness of the reflectance reduction suppressing layer and the Cr layer thickness of the blocking layer are respectively selected so as to satisfy the following formula (4) ′ ″ that is a region inside the curve D: Is preferred.
1.04 × t cr 2 −0.28 × t cr + 3.09 ≦ t si ≦ −1.71 × t cr 2 −0.43 × t cr +3.95 Expression (4) ′ ″
(However, 0 <t cr ≦ 0.5)
As described above, the thickness of the Si layer constituting the reflectance reduction suppressing layer and the thickness of the chromium (Cr) layer constituting the blocking layer are respectively optimized so as to satisfy the above formula (4) ′ ″. As a result, the reflectance of the multilayer reflective film having the protective film can be as high as 66% or higher.
本発明においては、前記保護膜3は、反射率低減抑制層31とブロッキング層32との間で相互拡散層が形成されていてもよい。例えば、Siからなる反射率低減抑制層とMoやTi、Ta、Crからなるブロッキング層との間では、成膜後にMoシリサイド(MoSi)、Tiシリサイド(TiSi)、Taシリサイド(TaSi)、Crシリサイド(CrSi)からなる金属シリサイド材料の相互拡散層が形成されやすい。また、上記多層反射膜付き基板を用いた反射型マスクブランクの製造段階、該反射型マスクブランクを用いた反射型マスクの製造段階における例えばベーク処理によってさらに拡散層の形成が促進されることがある。最終的には、反射率低減抑制層31の多層反射膜2との界面近傍領域と、ブロッキング層32のエッチングストッパー層33との界面近傍領域とを除く領域全体に拡散層が形成されたり、あるいは反射率低減抑制層31とブロッキング層32のほぼ全領域に拡散層が形成される場合もある。
In the present invention, the
本発明では、成膜直後は、多層反射膜2の上に、保護膜3として反射率低減抑制層31とブロッキング層32とエッチングストッパー層33とがこの順に成膜されているが、時間の経過とともに、上記のような反射率低減抑制層31とブロッキング層32との間で相互拡散層が形成されている状態の構成も、本発明の多層反射膜付き基板、反射型マスクブランク及び反射型マスクに含まれるものとする。
上記のように、保護膜として、反射率低減抑制層とブロッキング層との間に相互拡散層が形成されていることにより、EUV光に対する反射率の経時変化を抑制することができる。
In the present invention, immediately after the film formation, the reflectance
As described above, since the interdiffusion layer is formed between the reflectance reduction suppressing layer and the blocking layer as the protective film, it is possible to suppress a change in reflectance with respect to EUV light with time.
以上説明した本発明に係る多層反射膜付き基板の製造方法としては、基板上に、低屈折率層と高屈折率層を積層した積層構造を1周期として複数周期積層した構成の多層反射膜を形成する工程と、多層反射膜の上に、該多層反射膜を保護するための保護膜であって、反射率低減抑制層とブロッキング層とエッチングストッパー層とをこの順に積層して、保護膜を形成する工程とを有する多層反射膜付き基板の製造方法が好適である。
この場合、多層反射膜及び保護膜の形成は、前記のとおりイオンビームスパッタリング法を用いることが好適である。勿論、他の成膜方法を用いても構わない。
反射率低減抑制層は、基板の主表面の法線に対するスパッタ粒子の入射角度が、0度以上40度以下となるように成膜し、また、ブロッキング層は、基板の主表面の法線に対するスパッタ粒子の入射角度が、25度以上40度以下となるように成膜するのが好ましい。上記成膜条件で反射率低減抑制層とブロッキング層とを成膜することにより、多層反射膜上に堆積される膜が緻密になり、エッチングストッパー層との拡散が抑制され、高洗浄耐性と高反射率を維持することができるので好ましい。
As a method for manufacturing a substrate with a multilayer reflective film according to the present invention described above, a multilayer reflective film having a structure in which a multilayer structure in which a low refractive index layer and a high refractive index layer are stacked is laminated on a substrate as a single cycle is formed. A protective film for protecting the multilayer reflective film on the multilayer reflective film, the reflectance reduction suppressing layer, the blocking layer, and the etching stopper layer being laminated in this order, A method of manufacturing a substrate with a multilayer reflective film having a step of forming is preferable.
In this case, the formation of the multilayer reflective film and the protective film is preferably performed using the ion beam sputtering method as described above. Of course, other film forming methods may be used.
The reflectance reduction suppressing layer is formed such that the incident angle of the sputtered particles with respect to the normal of the main surface of the substrate is 0 degree or more and 40 degrees or less, and the blocking layer is with respect to the normal of the main surface of the substrate. It is preferable to form the film so that the incident angle of the sputtered particles is 25 degrees or more and 40 degrees or less. By forming the reflectance reduction suppressing layer and the blocking layer under the above film forming conditions, the film deposited on the multilayer reflective film becomes dense, the diffusion with the etching stopper layer is suppressed, and the high cleaning resistance and high resistance are achieved. It is preferable because the reflectance can be maintained.
以上説明したように、本発明によれば、基板上に、低屈折率層と高屈折率層を積層した積層構造を1周期として複数周期積層した構成の多層反射膜と、該多層反射膜の上に形成される該多層反射膜を保護するための保護膜であって、反射率低減抑制層とブロッキング層とエッチングストッパー層とをこの順に積層してなる保護膜を有する多層反射膜付き基板とすることにより、高反射率が得られ、且つ作製された反射型マスクの繰返し洗浄を行っても、反射領域に露出する保護膜の膜剥がれは起こらず、洗浄耐性にも優れた高品質の多層反射膜付き基板が得られる。 As described above, according to the present invention, a multilayer reflective film having a structure in which a multilayer structure in which a low refractive index layer and a high refractive index layer are laminated is laminated on a substrate as a single cycle, and the multilayer reflective film A protective film for protecting the multilayer reflective film formed thereon, and a substrate with a multilayer reflective film having a protective film in which a reflectance reduction suppressing layer, a blocking layer, and an etching stopper layer are laminated in this order; Therefore, even if repeated reflection masks are obtained with high reflectivity, the protective film exposed to the reflective region does not peel off and a high quality multilayer with excellent cleaning resistance. A substrate with a reflective film is obtained.
[反射型マスクブランク]
また、本発明は、上述の本発明による多層反射膜付き基板を用いる反射型マスクブランクの製造方法についても提供する。
図2は、反射型マスクブランクの層構成を示す断面図であり、基板1上に、EUV光を反射する多層反射膜2、保護膜3及びEUV光を吸収するパターン形成用の吸収体膜4が形成されている反射型マスクブランク20を示す。なお、図示していないが、基板1の多層反射膜等が形成されている側とは反対側に裏面導電膜を設けることができる。
なお、上記基板1上に多層反射膜2及び保護膜3を形成した状態の多層反射膜付き基板については上述したとおりであり、ここでは説明を省略する。
[Reflective mask blank]
The present invention also provides a method for manufacturing a reflective mask blank using the above-mentioned substrate with a multilayer reflective film according to the present invention.
FIG. 2 is a cross-sectional view showing the layer structure of the reflective mask blank. On the
The substrate with the multilayer reflective film in the state in which the multilayer
上記吸収体膜4は、露光光である例えばEUV光を吸収する機能を有するもので、例えばタンタル(Ta)単体又はTaを主成分とする材料を好ましく用いることができる。Taを主成分とする材料は、通常、Taの合金である。このような吸収体膜の結晶状態は、平滑性、平坦性の点から、アモルファス状又は微結晶の構造を有しているものが好ましい。
Taを主成分とする材料としては、TaとBを含む材料、TaとNを含む材料、TaとBを含み、更にOとNの少なくとも何れかを含む材料、TaとSiを含む材料、TaとSiとNを含む材料、TaとGeを含む材料、TaとGeとNを含む材料、等を用いることが出来る。TaにBやSi、Ge等を加えることにより、アモルファス状の材料が容易に得られ、平滑性を向上させることができる。また、TaにNやOを加えれば、酸化に対する耐性が向上するため、経時的な安定性を向上させることが出来るという効果が得られる。
The
As a material having Ta as a main component, a material containing Ta and B, a material containing Ta and N, a material containing Ta and B and further containing at least one of O and N, a material containing Ta and Si, Ta A material containing Si and N, a material containing Ta and Ge, a material containing Ta, Ge and N can be used. By adding B, Si, Ge or the like to Ta, an amorphous material can be easily obtained and the smoothness can be improved. Further, when N or O is added to Ta, resistance to oxidation is improved, so that an effect that stability with time can be improved is obtained.
この中でも特に好ましい材料として、例えば、TaとBを含む材料(組成比Ta/Bが8.5/1.5〜7.5/2.5の範囲である)、TaとBとNを含む材料(Nが5〜30原子%であり、残りの成分を100とした時、Bが10〜30原子%)が挙げられる。これらの材料の場合、容易に微結晶或いはアモルファス構造を得ることが出来、良好な平滑性と平坦性が得られる。
このようなTa単体又はTaを主成分とする吸収体膜は、マグネトロンスパッタリングなどのスパッタ法で形成するのが好ましい。例えば、TaBN膜の場合、タンタルとホウ素を含むターゲットを用い、窒素を添加したアルゴンガスを用いたスパッタリング法で成膜することができる。
Among these, as a particularly preferable material, for example, a material containing Ta and B (composition ratio Ta / B is in the range of 8.5 / 1.5 to 7.5 / 2.5), Ta, B and N are included. Materials (N is 5 to 30 atomic%, and B is 10 to 30 atomic% when the remaining components are 100). In the case of these materials, a microcrystalline or amorphous structure can be easily obtained, and good smoothness and flatness can be obtained.
Such an absorber film containing Ta alone or Ta as a main component is preferably formed by a sputtering method such as magnetron sputtering. For example, in the case of a TaBN film, a target containing tantalum and boron can be used and a film can be formed by a sputtering method using an argon gas to which nitrogen is added.
吸収体膜として、Taを主成分とする材料以外では、例えば、WN、TiN、Ti等の材料が挙げられる。
吸収体膜4の膜厚は、露光光である例えばEUV光が十分に吸収できる厚みであれば良いが、通常30〜100nm程度である。なお、吸収体膜4は、材料や組成の異なる複数層の積層構造(例えばTaBN膜とTaBO膜の積層膜)としてもよい。
As the absorber film, materials other than materials mainly composed of Ta include materials such as WN, TiN, and Ti.
The thickness of the
EUV光を露光光に適用する反射型マスクの場合においても、パターン検査を行う時の検査光は、波長193nm、257nm等のEUV光に比べて長波長の光が用いられる場合が多い。長波長の検査光に対応するためには、吸収体膜の表面反射を低減させる必要がある。この場合、吸収体膜を、基板側から、主としてEUV光を吸収する機能を有する吸収体層と、主として検査光に対する表面反射を低減する機能を有する低反射層とを積層した構成にするとよい。低反射層としては、吸収体層がTaを主成分とする材料の場合、TaやTaBにOを含有した材料が好適である。
また、上記反射型マスクブランクは、吸収体膜に所定の転写パターンを形成するためのレジスト膜が形成された状態であっても構わない。
Even in the case of a reflective mask that applies EUV light to exposure light, the inspection light used for pattern inspection is often light having a longer wavelength than EUV light having a wavelength of 193 nm, 257 nm, or the like. In order to deal with long-wavelength inspection light, it is necessary to reduce the surface reflection of the absorber film. In this case, the absorber film may have a structure in which an absorber layer mainly having a function of absorbing EUV light and a low reflection layer mainly having a function of reducing surface reflection with respect to inspection light are laminated from the substrate side. As the low reflection layer, when the absorber layer is a material mainly composed of Ta, a material containing O in Ta or TaB is suitable.
The reflective mask blank may be in a state where a resist film for forming a predetermined transfer pattern is formed on the absorber film.
以上のように、上述の本発明により得られる多層反射膜付き基板を用いて反射型マスクブランクを製造することにより、高反射率を有し、且つ作製された反射型マスクの洗浄耐性にも優れる反射型マスクブランクを得ることができる。 As described above, by manufacturing a reflective mask blank using the above-mentioned substrate with a multilayer reflective film obtained by the present invention, it has high reflectivity and is excellent in cleaning resistance of the manufactured reflective mask. A reflective mask blank can be obtained.
[反射型マスク]
また、本発明は、上記構成の反射型マスクブランクを用いる反射型マスクの製造方法についても提供する。
図3は反射型マスクの層構成を示す断面図であり、図2の反射型マスクブランク20における吸収体膜4がパターニングされた吸収体膜パターン4aを備える反射型マスク30を示す。
反射型マスクブランク20における転写パターンとなる上記吸収体膜4をパターニングする方法は、高精細のパターニングを行うことができるフォトリソグラフィー法が最も好適である。
[Reflective mask]
The present invention also provides a method for manufacturing a reflective mask using the reflective mask blank having the above-described configuration.
FIG. 3 is a cross-sectional view showing a layer structure of the reflective mask, and shows a
As a method for patterning the
以上のように、上述の本発明により得られる反射型マスクブランクを用いて反射型マスクを製造することにより、高反射率で、しかもマスク洗浄時に膜剥がれ等の問題が起こらず、洗浄耐性に優れた高品質の反射型マスクを得ることができる。 As described above, by manufacturing a reflective mask using the reflective mask blank obtained by the present invention described above, the film has high reflectivity and does not cause problems such as film peeling during cleaning of the mask and has excellent cleaning resistance. A high-quality reflective mask can be obtained.
また、本発明により得られる反射型マスクを用いたパターン転写によって半導体基板上に所望のパターン形成を行って半導体装置を製造することにより、欠陥の少ない高品質の半導体装置を得ることができる。 Further, by manufacturing a semiconductor device by forming a desired pattern on a semiconductor substrate by pattern transfer using a reflective mask obtained by the present invention, a high-quality semiconductor device with few defects can be obtained.
以下、実施例により、本発明の実施の形態を更に具体的に説明する。
(実施例1)
使用する基板は、SiO2−TiO2系のガラス基板(6インチ角、厚さが6.35mm)である。
そして、このガラス基板の端面を面取加工、及び研削加工、更に酸化セリウム砥粒を含む研磨液で粗研磨処理を終えたガラス基板を両面研磨装置のキャリアにセットし、研磨液にコロイダルシリカ砥粒を含むアルカリ水溶液を用い、所定の研磨条件で精密研磨を行った。精密研磨終了後、ガラス基板に対し洗浄処理を行った。
以上のようにして、EUV反射型マスクブランク用ガラス基板を作製した。この得られたガラス基板の主表面の表面粗さは、二乗平均平方根粗さ(RMS)で、0.10nm以下と良好であった。また、平坦度は、測定領域132mm×132mmで30nm以下と良好であった。
Hereinafter, the embodiment of the present invention will be described more specifically with reference to examples.
Example 1
The substrate to be used is a SiO 2 —TiO 2 glass substrate (6 inch square, thickness 6.35 mm).
Then, the end surface of the glass substrate is chamfered and ground, and the glass substrate that has been subjected to rough polishing with a polishing liquid containing cerium oxide abrasive grains is set on the carrier of a double-side polishing apparatus, and the colloidal silica abrasive is used as the polishing liquid. Using an alkaline aqueous solution containing grains, precise polishing was performed under predetermined polishing conditions. After precision polishing, the glass substrate was washed.
As described above, an EUV reflective mask blank glass substrate was produced. The surface roughness of the main surface of the obtained glass substrate was as good as 0.10 nm or less in terms of root mean square roughness (RMS). Further, the flatness was as good as 30 nm or less in a measurement region of 132 mm × 132 mm.
次に、上記反射型マスクブランク用ガラス基板上に、以下のようにして多層反射膜を形成した。基板上に形成される多層反射膜は、13〜14nmの露光光波長帯域に適した多層反射膜とするために、Mo膜/Si膜周期多層反射膜を採用した。
即ち、多層反射膜は、MoターゲットとSiターゲットを使用し、イオンビームスパッタリングにより基板上に交互に積層して形成した。
まず、Si膜を3.92nm成膜し、続いて、Mo膜を3.08nm成膜した。これを一周期とし、同様にして40周期積層し、多層反射膜を形成した。
Next, a multilayer reflective film was formed on the reflective mask blank glass substrate as follows. As the multilayer reflective film formed on the substrate, a Mo film / Si film periodic multilayer reflective film was employed in order to obtain a multilayer reflective film suitable for an exposure light wavelength band of 13 to 14 nm.
That is, the multilayer reflective film was formed by alternately stacking on the substrate by ion beam sputtering using a Mo target and a Si target.
First, a Si film was formed to 3.92 nm, and then a Mo film was formed to 3.08 nm. This was taken as one period, and 40 periods were laminated in the same manner to form a multilayer reflective film.
この後、同じくイオンビームスパッタリングにより、上記多層反射膜上に保護膜を以下のように成膜した。
まず、Siターゲットを使用し、Si膜を3.0nm成膜し、続いて、Moターゲットを使用し、Mo膜を1.0nm成膜した。さらに、RuNbターゲット(Ru:Nb=80:20 原子%比)を使用して、RuNb膜を2.5nm成膜した。
このようにして、上記多層反射膜上に、Si膜からなる反射率低減抑制層と、Mo膜からなるブロッキング層と、RuNb膜からなるエッチングストッパー層をこの順に積層した保護膜を形成した。
Thereafter, a protective film was formed on the multilayer reflective film by ion beam sputtering as follows.
First, a Si target was used to form a Si film with a thickness of 3.0 nm, and then a Mo target was used to form a Mo film with a thickness of 1.0 nm. Further, using a RuNb target (Ru: Nb = 80: 20 atomic% ratio), a RuNb film was formed to 2.5 nm.
Thus, a protective film was formed on the multilayer reflective film by laminating a reflectance reduction suppressing layer made of an Si film, a blocking layer made of an Mo film, and an etching stopper layer made of a RuNb film in this order.
この保護膜を有する多層反射膜に対し、13.5nmのEUV光を入射角6.0度で反射率を測定したところ、反射率は65.3%であった。
以上のようにして、本実施例の保護膜を備えた多層反射膜付き基板を作製した。なお、本実施例は、前述の図5中に■でプロットした。
When the reflectance of the multilayer reflective film having this protective film was measured with EUV light of 13.5 nm at an incident angle of 6.0 degrees, the reflectance was 65.3%.
As described above, a multilayer reflective film-coated substrate provided with the protective film of this example was produced. In this example, the solid squares are plotted in FIG.
次に、上記作製した多層反射膜付き基板の保護膜上に、吸収体膜として、TaBN膜(膜厚56nm)とTaBO膜(膜厚14nm)の積層膜をDCマグネトロンスパッタリング法によって成膜した。
こうして、反射型マスクブランクを作製した。
Next, a laminated film of a TaBN film (film thickness 56 nm) and a TaBO film (film thickness 14 nm) was formed as an absorber film on the protective film of the multilayer reflective film-coated substrate by the DC magnetron sputtering method.
Thus, a reflective mask blank was produced.
次に、この反射型マスクブランクを用いて、半導体デザインルールにおけるDRAM hp20nm世代のパターンを有するEUV露光用反射型マスクを以下のようにして作製した。
まず、上記反射型マスクブランク上に電子線描画用レジスト膜を形成し、電子線描画機を使用して所定のパターン描画を行った。描画後、所定の現像処理を行い、上記反射型マスクブランク上にレジストパターンを形成した。
次に、このレジストパターンをマスクとして、フッ素系ガス(CF4ガス)により上層のTaBO膜を、塩素系ガス(Cl2ガス)により下層のTaBN膜をドライエッチングし、吸収体膜に転写パターンを形成した。
さらに、吸収体膜パターン上に残ったレジストパターンを熱硫酸で除去し、反射型マスクを得た。
Next, using this reflective mask blank, a reflective mask for EUV exposure having a
First, a resist film for electron beam drawing was formed on the reflective mask blank, and a predetermined pattern was drawn using an electron beam drawing machine. After the drawing, a predetermined development process was performed to form a resist pattern on the reflective mask blank.
Next, using this resist pattern as a mask, the upper TaBO film is dry-etched with a fluorine-based gas (CF 4 gas) and the lower TaBN film is dry-etched with a chlorine-based gas (Cl 2 gas) to form a transfer pattern on the absorber film. Formed.
Further, the resist pattern remaining on the absorber film pattern was removed with hot sulfuric acid to obtain a reflective mask.
得られた反射型マスクの最終確認検査を行ったところ、半導体デザインルールにおけるDRAM hp20nm世代のパターンを設計通りに形成できていることが確認できた。 また、得られた反射型マスクの反射領域(すなわち吸収体膜パターンの形成されていない領域)における13.5nmのEUV光に対する反射率を測定したところ、上記多層反射膜付き基板における反射率と同じであった。
When the final confirmation inspection of the obtained reflective mask was performed, it was confirmed that the
また、得られた本実施例の反射型マスクに対して、マスク洗浄を50回繰返し行った。なお、この場合の洗浄条件は、一般的なRCA洗浄とした。
洗浄後のマスク表面を走査型電子顕微鏡(SEM)で詳細に検査した結果、反射領域の保護膜の膜剥がれが生じた箇所はなかった。また、洗浄後のマスクの反射領域における反射率を測定した結果、洗浄前と変わらなかった。
In addition, the obtained reflective mask of this example was subjected to mask cleaning 50 times. The cleaning conditions in this case were general RCA cleaning.
As a result of detailed inspection of the cleaned mask surface with a scanning electron microscope (SEM), there was no spot where the protective film in the reflective region was peeled off. Moreover, as a result of measuring the reflectance in the reflective region of the mask after cleaning, it was not different from that before cleaning.
以上のように、本実施例の多層反射膜付き基板および反射型マスクブランクを用いて作製した反射型マスクにおいては、高反射率が得られ、且つマスク洗浄耐性にも優れていることが確認できた。
また、得られた本実施例の反射型マスクを用いて、半導体基板上へのEUV光によるパターン転写を行うと、半導体デザインルールにおけるDRAM hp20nm世代の半導体装置を製造することができる。
As described above, it can be confirmed that the reflective mask manufactured using the multilayer reflective film-coated substrate and the reflective mask blank of this example has high reflectivity and excellent mask cleaning resistance. It was.
Further, when pattern transfer by EUV light is performed on a semiconductor substrate using the obtained reflective mask of this embodiment, a semiconductor device of
(実施例2)
上記実施例1において、多層反射膜の上に、保護膜として、Si膜を2.5nm成膜し、続いて、Mo膜を1.5nm成膜し、さらに、RuNb膜を2.5nm成膜したこと以外は、実施例1と同様にして多層反射膜付き基板を作製した。なお、本実施例は、前述の図5中に●でプロットした。
本実施例の保護膜を有する多層反射膜に対し、13.5nmのEUV光を入射角6.0度で反射率を測定したところ、反射率は64.5%であった。
(Example 2)
In Example 1 above, a 2.5 nm Si film was formed as a protective film on the multilayer reflective film, followed by a 1.5 nm Mo film, and a 2.5 nm RuNb film. A substrate with a multilayer reflective film was produced in the same manner as in Example 1 except that. This example was plotted with ● in the aforementioned FIG.
When the reflectivity of the multilayer reflective film having the protective film of this example was measured with 13.5 nm EUV light at an incident angle of 6.0 degrees, the reflectivity was 64.5%.
次に、上記作製した多層反射膜付き基板の保護膜上に、吸収体膜として、実施例1と同様にTaBN膜(膜厚56nm)とTaBO膜(膜厚14nm)の積層膜をDCマグネトロンスパッタリング法によって成膜して、反射型マスクブランクを作製した。
次に、この反射型マスクブランクを用いて、半導体デザインルールにおけるDRAM hp20nm世代のパターンを有するEUV露光用反射型マスクを実施例1と同様にして作製した。
Next, on the protective film of the substrate with the multilayer reflective film produced as described above, a laminated film of a TaBN film (film thickness 56 nm) and a TaBO film (film thickness 14 nm) is formed as a absorber film in the same manner as in Example 1 by DC magnetron sputtering. A reflective mask blank was produced by film formation by the method.
Next, a reflective mask for EUV exposure having a pattern of
得られた反射型マスクの最終確認検査を行ったところ、半導体デザインルールにおけるDRAM hp20nm世代のパターンを設計通りに形成できていることが確認できた。
また、得られた反射型マスクの反射領域(すなわち吸収体膜パターンの形成されていない領域)における13.5nmのEUV光に対する反射率を測定したところ、上記多層反射膜付き基板における反射率と同じであった。
When the final confirmation inspection of the obtained reflective mask was performed, it was confirmed that the
In addition, when the reflectance with respect to 13.5 nm EUV light in the reflective region (that is, the region where the absorber film pattern is not formed) of the obtained reflective mask was measured, it was the same as the reflectance in the substrate with the multilayer reflective film. Met.
また、得られた本実施例の反射型マスクに対して、実施例1と同じ条件で、マスク洗浄を50回繰返し行った。
洗浄後のマスク表面を走査型電子顕微鏡(SEM)で詳細に検査した結果、反射領域の保護膜の膜剥がれが生じた箇所はなかった。また、洗浄後のマスクの反射領域における反射率を測定した結果、洗浄前と変わらなかった。
以上のように、本実施例の多層反射膜付き基板および反射型マスクブランクを用いて作製した反射型マスクにおいても、高反射率が得られ、且つマスク洗浄耐性にも優れていることが確認できた。
Further, the obtained reflective mask of this example was subjected to mask cleaning 50 times under the same conditions as in Example 1.
As a result of detailed inspection of the cleaned mask surface with a scanning electron microscope (SEM), there was no spot where the protective film in the reflective region was peeled off. Moreover, as a result of measuring the reflectance in the reflective region of the mask after cleaning, it was not different from that before cleaning.
As described above, it can be confirmed that the reflective mask manufactured using the substrate with the multilayer reflective film and the reflective mask blank of this example also has high reflectivity and excellent mask cleaning resistance. It was.
(実施例3)
上記実施例1において、多層反射膜の上に、保護膜として、Si膜を2.0nm成膜し、続いて、Mo膜を2.4nm成膜し、さらに、RuNb膜を2.5nm成膜したこと以外は、実施例1と同様にして多層反射膜付き基板を作製した。なお、本実施例は、前述の図5中に▲でプロットした。
本実施例の保護膜を有する多層反射膜に対し、13.5nmのEUV光を入射角6.0度で反射率を測定したところ、反射率は63.0%であった。
(Example 3)
In Example 1 above, a Si film as a protective film is formed to a thickness of 2.0 nm on the multilayer reflective film, followed by a Mo film as a thickness of 2.4 nm, and a RuNb film as a thickness of 2.5 nm. A substrate with a multilayer reflective film was produced in the same manner as in Example 1 except that. Note that this example is plotted with a triangle in FIG.
When the reflectance of the multilayer reflective film having the protective film of this example was measured with 13.5 nm EUV light at an incident angle of 6.0 degrees, the reflectance was 63.0%.
次に、上記作製した多層反射膜付き基板の保護膜上に、吸収体膜として、実施例1と同様にTaBN膜(膜厚56nm)とTaBO膜(膜厚14nm)の積層膜をDCマグネトロンスパッタリング法によって成膜して、反射型マスクブランクを作製した。
次に、この反射型マスクブランクを用いて、半導体デザインルールにおけるDRAM hp20nm世代のパターンを有するEUV露光用反射型マスクを実施例1と同様にして作製した。
Next, on the protective film of the substrate with the multilayer reflective film produced as described above, a laminated film of a TaBN film (film thickness 56 nm) and a TaBO film (film thickness 14 nm) is formed as a absorber film in the same manner as in Example 1 by DC magnetron sputtering. A reflective mask blank was produced by film formation by the method.
Next, a reflective mask for EUV exposure having a pattern of
得られた反射型マスクの最終確認検査を行ったところ、半導体デザインルールにおけるDRAM hp20nm世代のパターンを設計通りに形成できていることが確認できた。
また、得られた反射型マスクの反射領域(すなわち吸収体膜パターンの形成されていない領域)における13.5nmのEUV光に対する反射率を測定したところ、上記多層反射膜付き基板における反射率と同じであった。
When the final confirmation inspection of the obtained reflective mask was performed, it was confirmed that the
In addition, when the reflectance with respect to 13.5 nm EUV light in the reflective region (that is, the region where the absorber film pattern is not formed) of the obtained reflective mask was measured, it was the same as the reflectance in the substrate with the multilayer reflective film. Met.
また、得られた本実施例の反射型マスクに対して、実施例1と同じ条件で、マスク洗浄を50回繰返し行った。
洗浄後のマスク表面を走査型電子顕微鏡(SEM)で詳細に検査した結果、反射領域の保護膜の膜剥がれが生じた箇所はなかった。また、洗浄後のマスクの反射領域における反射率を測定した結果、洗浄前と変わらなかった。
以上のように、本実施例の多層反射膜付き基板および反射型マスクブランクを用いて作製した反射型マスクにおいても、高反射率が得られ、且つマスク洗浄耐性にも優れていることが確認できた。
Further, the obtained reflective mask of this example was subjected to mask cleaning 50 times under the same conditions as in Example 1.
As a result of detailed inspection of the cleaned mask surface with a scanning electron microscope (SEM), there was no spot where the protective film in the reflective region was peeled off. Moreover, as a result of measuring the reflectance in the reflective region of the mask after cleaning, it was not different from that before cleaning.
As described above, it can be confirmed that the reflective mask manufactured using the substrate with the multilayer reflective film and the reflective mask blank of this example also has high reflectivity and excellent mask cleaning resistance. It was.
(比較例1)
上記実施例1において、実施例1と同じ多層反射膜の上に、保護膜として、Si膜を4.0nm成膜し、その上にRuNb膜を2.5nm成膜したこと以外は、実施例1と同様にして多層反射膜付き基板を作製した。なお、本比較例は、前述の従来構成に相当するものである。また、前述の図5中には×でプロットした。
本比較例の保護膜を有する多層反射膜に対し、13.5nmのEUV光を入射角6.0度で反射率を測定したところ、反射率は65.4%であった。
(Comparative Example 1)
In Example 1 above, except that a Si film was deposited to 4.0 nm as a protective film on the same multilayer reflective film as Example 1, and a RuNb film was deposited to 2.5 nm thereon. In the same manner as in Example 1, a substrate with a multilayer reflective film was produced. This comparative example corresponds to the above-described conventional configuration. Moreover, it plotted by x in above-mentioned FIG.
When the reflectance of the multilayer reflective film having the protective film of this comparative example was measured with 13.5 nm EUV light at an incident angle of 6.0 degrees, the reflectance was 65.4%.
次に、上記作製した多層反射膜付き基板の保護膜上に、吸収体膜として、実施例1と同様にTaBN膜(膜厚56nm)とTaBO膜(膜厚14nm)の積層膜をDCマグネトロンスパッタリング法によって成膜して、反射型マスクブランクを作製した。
次に、この反射型マスクブランクを用いて、半導体デザインルールにおけるDRAM hp20nm世代のパターンを有するEUV露光用反射型マスクを実施例1と同様にして作製した。
Next, on the protective film of the substrate with the multilayer reflective film produced as described above, a laminated film of a TaBN film (film thickness 56 nm) and a TaBO film (film thickness 14 nm) is formed as a absorber film in the same manner as in Example 1 by DC magnetron sputtering. A reflective mask blank was produced by film formation by the method.
Next, a reflective mask for EUV exposure having a pattern of
得られた反射型マスクの最終確認検査を行ったところ、半導体デザインルールにおけるDRAM hp20nm世代のパターンを設計通りに形成できていることが確認できた。
また、得られた反射型マスクの反射領域(すなわち吸収体膜パターンの形成されていない領域)における13.5nmのEUV光に対する反射率を測定したところ、上記多層反射膜付き基板における反射率と同じであった。
When the final confirmation inspection of the obtained reflective mask was performed, it was confirmed that the
In addition, when the reflectance with respect to 13.5 nm EUV light in the reflective region (that is, the region where the absorber film pattern is not formed) of the obtained reflective mask was measured, it was the same as the reflectance in the substrate with the multilayer reflective film. Met.
また、得られた本実施例の反射型マスクに対して、実施例1と同じ条件で、マスク洗浄を50回繰返し行い、洗浄後のマスク表面を走査型電子顕微鏡(SEM)で詳細に検査した結果、反射領域の保護膜の膜剥がれが発生している箇所が多数発見された。
以上のように、前述の従来構成に相当する本比較例の多層反射膜付き基板および反射型マスクブランクを用いて作製した反射型マスクにおいては、高反射率が得られるものの、マスク洗浄耐性が不十分であり、繰返し洗浄によって保護膜の膜剥がれが発生することが分かった。
The obtained reflective mask of this example was subjected to mask cleaning 50 times under the same conditions as in Example 1, and the cleaned mask surface was inspected in detail with a scanning electron microscope (SEM). As a result, a large number of locations where the protective film in the reflective region was peeled off were discovered.
As described above, the reflective mask manufactured using the multilayer reflective film-coated substrate and the reflective mask blank of the comparative example corresponding to the above-described conventional configuration can achieve high reflectivity but has poor mask cleaning resistance. It was sufficient, and it was found that peeling of the protective film occurred by repeated cleaning.
(比較例2)
上記実施例1において、実施例1と同じ多層反射膜の上に、保護膜として、RuNb膜を2.5nm成膜したこと以外は、実施例1と同様にして多層反射膜付き基板を作製した。なお、本比較例は、前述の従来構成(比較例1)と対比すると、Si保護膜(4.0nm)を単に省いた構成に相当するものである。また、前述の図5中には□でプロットした。
本比較例の保護膜を有する多層反射膜に対し、13.5nmのEUV光を入射角6.0度で反射率を測定したところ、反射率は59%と非常に低く、反射型マスクに通常要求される反射率が得られない。
(Comparative Example 2)
In Example 1 above, a substrate with a multilayer reflective film was produced in the same manner as in Example 1 except that a protective film of RuNb film was formed to 2.5 nm on the same multilayer reflective film as in Example 1. . This comparative example corresponds to a configuration in which the Si protective film (4.0 nm) is simply omitted as compared with the above-described conventional configuration (Comparative Example 1). Further, in FIG.
When the reflectance of the multilayer reflective film having the protective film of this comparative example was measured with EUV light of 13.5 nm at an incident angle of 6.0 degrees, the reflectance was very low at 59%, which is usually used as a reflective mask. The required reflectance cannot be obtained.
次に、上記作製した多層反射膜付き基板の保護膜上に、吸収体膜として、実施例1と同様にTaBN膜(膜厚56nm)とTaBO膜(膜厚14nm)の積層膜をDCマグネトロンスパッタリング法によって成膜して、反射型マスクブランクを作製した。
次に、この反射型マスクブランクを用いて、半導体デザインルールにおけるDRAM hp20nm世代のパターンを有するEUV露光用反射型マスクを実施例1と同様にして作製した。
Next, on the protective film of the substrate with the multilayer reflective film produced as described above, a laminated film of a TaBN film (film thickness 56 nm) and a TaBO film (film thickness 14 nm) is formed as a absorber film in the same manner as in Example 1 by DC magnetron sputtering. A reflective mask blank was produced by film formation by the method.
Next, a reflective mask for EUV exposure having a pattern of
得られた反射型マスクの最終確認検査を行ったところ、半導体デザインルールにおけるDRAM hp20nm世代のパターンを設計通りに形成できていることが確認できた。
また、得られた反射型マスクの反射領域(すなわち吸収体膜パターンの形成されていない領域)における13.5nmのEUV光に対する反射率を測定したところ、上記多層反射膜付き基板における反射率と同じであった。
When the final confirmation inspection of the obtained reflective mask was performed, it was confirmed that the
In addition, when the reflectance with respect to 13.5 nm EUV light in the reflective region (that is, the region where the absorber film pattern is not formed) of the obtained reflective mask was measured, it was the same as the reflectance in the substrate with the multilayer reflective film. Met.
また、得られた本実施例の反射型マスクに対して、実施例1と同じ条件で、マスク洗浄を50回繰返し行い、洗浄後のマスク表面を走査型電子顕微鏡(SEM)で詳細に検査した結果、反射領域の保護膜の膜剥がれが発生した箇所はなかった。
以上のように、本比較例の多層反射膜付き基板および反射型マスクブランクを用いて作製した反射型マスクにおいては、マスク洗浄耐性は得られるものの、反射率が低く、反射型マスクに要求される例えば63%以上の高い反射率が得られない。
The obtained reflective mask of this example was subjected to mask cleaning 50 times under the same conditions as in Example 1, and the cleaned mask surface was inspected in detail with a scanning electron microscope (SEM). As a result, there was no portion where the protective film in the reflective region was peeled off.
As described above, the reflective mask manufactured using the substrate with the multilayer reflective film and the reflective mask blank of this comparative example has a low reflectivity but is required for the reflective mask, although the mask cleaning resistance is obtained. For example, a high reflectance of 63% or more cannot be obtained.
(実施例4)
上記実施例1において、多層反射膜の上に、保護膜として、Si膜を3.0nm成膜し、続いて、Ti膜を1.0nm成膜し、さらに、Ru膜を2.5nm成膜した以外は、実施例1と同様にして多層反射膜付き基板を作製した。
本実施例の保護膜を有する多層反射膜に対し、13.5nmのEUV光を入射角6.0度で反射率を測定したところ、反射率は65.2%であった。
次に、上記作製した多層反射膜付き基板の保護膜上に、吸収体膜として、実施例1と同様にTaBN膜(膜厚56nm)とTaBO膜(膜厚14nm)の積層膜をDCマグネトロンスパッタリング法によって成膜して、反射型マスクブランクを作製した。
次に、この反射型マスクブランクを用いて、半導体デザインルールにおけるDRAM hp20nm世代のパターンを有するEUV露光用反射型マスクを実施例1と同様にして作製した。
Example 4
In Example 1 above, as a protective film, a Si film was deposited to 3.0 nm on the multilayer reflective film, followed by a Ti film having a thickness of 1.0 nm, and a Ru film having a thickness of 2.5 nm. A substrate with a multilayer reflective film was produced in the same manner as in Example 1 except that.
When the reflectance of the multilayer reflective film having the protective film of this example was measured with 13.5 nm EUV light at an incident angle of 6.0 degrees, the reflectance was 65.2%.
Next, on the protective film of the substrate with the multilayer reflective film produced as described above, a laminated film of a TaBN film (film thickness 56 nm) and a TaBO film (film thickness 14 nm) is formed as a absorber film in the same manner as in Example 1 by DC magnetron sputtering. A reflective mask blank was produced by film formation by the method.
Next, a reflective mask for EUV exposure having a pattern of
得られた反射型マスクの最終確認検査を行ったところ、半導体デザインルールにおけるDRAM hp20nm世代のパターンを設計通りに形成できていることが確認できた。
また、得られた反射型マスクの反射領域(すなわち吸収体膜パターンの形成されていない領域)における13.5nmのEUV光に対する反射率を測定したところ、上記多層反射膜付き基板における反射率と同じであった。
When the final confirmation inspection of the obtained reflective mask was performed, it was confirmed that the
In addition, when the reflectance with respect to 13.5 nm EUV light in the reflective region (that is, the region where the absorber film pattern is not formed) of the obtained reflective mask was measured, it was the same as the reflectance in the substrate with the multilayer reflective film. Met.
また、得られた本実施例の反射型マスクに対して、実施例1と同じ条件で、マスク洗浄を50回繰返し行った。
洗浄後のマスク表面を走査型電子顕微鏡(SEM)で詳細に検査した結果、反射領域の保護膜の膜剥がれが生じた箇所はなかった。また、洗浄後のマスクの反射領域における反射率を測定した結果、洗浄前と変わらなかった。
以上のように、本実施例の多層反射膜付き基板および反射型マスクブランクを用いて作製した反射型マスクにおいても、高反射率が得られ、且つマスク洗浄耐性にも優れていることが確認できた。
Further, the obtained reflective mask of this example was subjected to mask cleaning 50 times under the same conditions as in Example 1.
As a result of detailed inspection of the cleaned mask surface with a scanning electron microscope (SEM), there was no spot where the protective film in the reflective region was peeled off. Moreover, as a result of measuring the reflectance in the reflective region of the mask after cleaning, it was not different from that before cleaning.
As described above, it can be confirmed that the reflective mask manufactured using the substrate with the multilayer reflective film and the reflective mask blank of this example also has high reflectivity and excellent mask cleaning resistance. It was.
(実施例5)
上記実施例1において、多層反射膜の上に、保護膜として、Si膜を3.0nm成膜し、続いて、Ta膜を1.0nm成膜し、さらに、Ru膜を2.5nm成膜した以外は、実施例1と同様にして多層反射膜付き基板を作製した。
本実施例の保護膜を有する多層反射膜に対し、13.5nmのEUV光を入射角6.0度で反射率を測定したところ、反射率は65.0%であった。
次に、上記作製した多層反射膜付き基板の保護膜上に、吸収体膜として、実施例1と同様にTaBN膜(膜厚56nm)とTaBO膜(膜厚14nm)の積層膜をDCマグネトロンスパッタリング法によって成膜して、反射型マスクブランクを作製した。
次に、この反射型マスクブランクを用いて、半導体デザインルールにおけるDRAM hp20nm世代のパターンを有するEUV露光用反射型マスクを実施例1と同様にして作製した。
(Example 5)
In Example 1 above, as a protective film, a Si film was deposited to 3.0 nm on the multilayer reflective film, followed by a Ta film was deposited to 1.0 nm, and a Ru film was further deposited to 2.5 nm. A substrate with a multilayer reflective film was produced in the same manner as in Example 1 except that.
When the reflectivity of the multilayer reflective film having the protective film of this example was measured with 13.5 nm EUV light at an incident angle of 6.0 degrees, the reflectivity was 65.0%.
Next, on the protective film of the substrate with the multilayer reflective film produced as described above, a laminated film of a TaBN film (film thickness 56 nm) and a TaBO film (film thickness 14 nm) is formed as a absorber film in the same manner as in Example 1 by DC magnetron sputtering. A reflective mask blank was produced by film formation by the method.
Next, a reflective mask for EUV exposure having a pattern of
得られた反射型マスクの最終確認検査を行ったところ、半導体デザインルールにおけるDRAM hp20nm世代のパターンを設計通りに形成できていることが確認できた。
また、得られた反射型マスクの反射領域(すなわち吸収体膜パターンの形成されていない領域)における13.5nmのEUV光に対する反射率を測定したところ、上記多層反射膜付き基板における反射率と同じであった。
When the final confirmation inspection of the obtained reflective mask was performed, it was confirmed that the
In addition, when the reflectance with respect to 13.5 nm EUV light in the reflective region (that is, the region where the absorber film pattern is not formed) of the obtained reflective mask was measured, it was the same as the reflectance in the substrate with the multilayer reflective film. Met.
また、得られた本実施例の反射型マスクに対して、実施例1と同じ条件で、マスク洗浄を50回繰返し行った。
洗浄後のマスク表面を走査型電子顕微鏡(SEM)で詳細に検査した結果、反射領域の保護膜の膜剥がれが生じた箇所はなかった。また、洗浄後のマスクの反射領域における反射率を測定した結果、洗浄前と変わらなかった。
以上のように、本実施例の多層反射膜付き基板および反射型マスクブランクを用いて作製した反射型マスクにおいても、高反射率が得られ、且つマスク洗浄耐性にも優れていることが確認できた。
Further, the obtained reflective mask of this example was subjected to mask cleaning 50 times under the same conditions as in Example 1.
As a result of detailed inspection of the cleaned mask surface with a scanning electron microscope (SEM), there was no spot where the protective film in the reflective region was peeled off. Moreover, as a result of measuring the reflectance in the reflective region of the mask after cleaning, it was not different from that before cleaning.
As described above, it can be confirmed that the reflective mask manufactured using the substrate with the multilayer reflective film and the reflective mask blank of this example also has high reflectivity and excellent mask cleaning resistance. It was.
(実施例6)
上記実施例1において、多層反射膜の上に、保護膜として、Si膜を3.0nm成膜し、続いて、Cr膜を1.0nm成膜し、さらに、Ru膜を2.5nm成膜した以外は、実施例1と同様にして多層反射膜付き基板を作製した。
本実施例の保護膜を有する多層反射膜に対し、13.5nmのEUV光を入射角6.0度で反射率を測定したところ、反射率は65.0%であった。
次に、上記作製した多層反射膜付き基板の保護膜上に、吸収体膜として、実施例1と同様にTaBN膜(膜厚56nm)とTaBO膜(膜厚14nm)の積層膜をDCマグネトロンスパッタリング法によって成膜して、反射型マスクブランクを作製した。
次に、この反射型マスクブランクを用いて、半導体デザインルールにおけるDRAM hp20nm世代のパターンを有するEUV露光用反射型マスクを実施例1と同様にして作製した。
(Example 6)
In Example 1 above, a Si film is deposited as a protective film on the multilayer reflective film to a thickness of 3.0 nm, then a Cr film is deposited to a thickness of 1.0 nm, and a Ru film is further deposited to a thickness of 2.5 nm. A substrate with a multilayer reflective film was produced in the same manner as in Example 1 except that.
When the reflectivity of the multilayer reflective film having the protective film of this example was measured with 13.5 nm EUV light at an incident angle of 6.0 degrees, the reflectivity was 65.0%.
Next, on the protective film of the substrate with the multilayer reflective film produced as described above, a laminated film of a TaBN film (film thickness 56 nm) and a TaBO film (film thickness 14 nm) is formed as a absorber film in the same manner as in Example 1 by DC magnetron sputtering. A reflective mask blank was produced by film formation by the method.
Next, a reflective mask for EUV exposure having a pattern of
得られた反射型マスクの最終確認検査を行ったところ、半導体デザインルールにおけるDRAM hp20nm世代のパターンを設計通りに形成できていることが確認できた。
また、得られた反射型マスクの反射領域(すなわち吸収体膜パターンの形成されていない領域)における13.5nmのEUV光に対する反射率を測定したところ、上記多層反射膜付き基板における反射率と同じであった。
When the final confirmation inspection of the obtained reflective mask was performed, it was confirmed that the
In addition, when the reflectance with respect to 13.5 nm EUV light in the reflective region (that is, the region where the absorber film pattern is not formed) of the obtained reflective mask was measured, it was the same as the reflectance in the substrate with the multilayer reflective film. Met.
また、得られた本実施例の反射型マスクに対して、実施例1と同じ条件で、マスク洗浄を50回繰返し行った。
洗浄後のマスク表面を走査型電子顕微鏡(SEM)で詳細に検査した結果、反射領域の保護膜の膜剥がれが生じた箇所はなかった。また、洗浄後のマスクの反射領域における反射率を測定した結果、洗浄前と変わらなかった。
以上のように、本実施例の多層反射膜付き基板および反射型マスクブランクを用いて作製した反射型マスクにおいても、高反射率が得られ、且つマスク洗浄耐性にも優れていることが確認できた。
Further, the obtained reflective mask of this example was subjected to mask cleaning 50 times under the same conditions as in Example 1.
As a result of detailed inspection of the cleaned mask surface with a scanning electron microscope (SEM), there was no spot where the protective film in the reflective region was peeled off. Moreover, as a result of measuring the reflectance in the reflective region of the mask after cleaning, it was not different from that before cleaning.
As described above, it can be confirmed that the reflective mask manufactured using the substrate with the multilayer reflective film and the reflective mask blank of this example also has high reflectivity and excellent mask cleaning resistance. It was.
1 基板
2 多層反射膜
21 Si膜
22 Mo膜
3 保護膜
31 反射率低減抑制層
32 ブロッキング層
33 エッチングストッパー層
4 吸収体膜
10 多層反射膜付き基板
20 反射型マスクブランク
30 反射型マスク
DESCRIPTION OF
Claims (13)
前記多層反射膜は、前記基板上に、低屈折率層と高屈折率層を積層した積層構造を1周期として複数周期積層した構成のものであり、
前記多層反射膜の上に形成される該多層反射膜を保護するための保護膜であって、反射率低減抑制層とブロッキング層とエッチングストッパー層とをこの順に積層してなる保護膜を有することを特徴とする多層反射膜付き基板。 A substrate with a multilayer reflective film comprising a multilayer reflective film that reflects exposure light on the substrate,
The multilayer reflective film has a structure in which a plurality of periods are laminated on the substrate with a laminated structure in which a low refractive index layer and a high refractive index layer are laminated as one period,
A protective film for protecting the multilayer reflective film formed on the multilayer reflective film, comprising a protective film in which a reflectance reduction suppressing layer, a blocking layer, and an etching stopper layer are laminated in this order. A substrate with a multilayer reflective film.
前記反射率低減抑制層を構成するケイ素(Si)層の膜厚をtsi(nm)、前記ブロッキング層を構成するモリブデン(Mo)層の膜厚をtmo(nm)とするとき、下記式(1)を満足するように前記反射率低減抑制層の膜厚と前記ブロッキング層の膜厚がそれぞれ選定されていることを特徴とする請求項3に記載の多層反射膜付き基板。
0.15×tmo 2−0.70×tmo+2.36≦tsi≦−0.21×tmo 2−0.58×tmo+4.81 ・・・式(1)
(但し、0<tmo≦2.4) The etching stopper layer is made of ruthenium (Ru) or an alloy thereof, the reflectance reduction suppressing layer is made of silicon (Si), and the blocking layer is made of molybdenum (Mo).
When the thickness of the silicon (Si) layer constituting the reflectance reduction suppressing layer is t si (nm) and the thickness of the molybdenum (Mo) layer constituting the blocking layer is t mo (nm), the following formula 4. The substrate with a multilayer reflective film according to claim 3, wherein a film thickness of the reflectance reduction suppressing layer and a film thickness of the blocking layer are selected so as to satisfy (1).
0.15 × t mo 2 −0.70 × t mo + 2.36 ≦ t si ≦ −0.21 × t mo 2 −0.58 × t mo +4.81 Formula (1)
(However, 0 <t mo ≦ 2.4)
0.22×tti 2−0.73×tti+2.38≦tsi≦−0.24×tti 2−0.57×tti+4.78 ・・・式(2)
(但し、0<tti≦2.3) The etching stopper layer is made of ruthenium (Ru) or an alloy thereof, the reflectance reduction suppressing layer is made of silicon (Si), and the blocking layer is made of titanium (Ti), thereby forming the reflectance reduction suppressing layer. When the film thickness of the silicon (Si) layer is t si (nm) and the film thickness of the titanium (Ti) layer constituting the blocking layer is t ti (nm), the following formula (2) is satisfied. The thickness of the said reflectance reduction suppression layer and the film thickness of the said blocking layer are each selected, The board | substrate with a multilayer reflective film of Claim 3 characterized by the above-mentioned.
0.22 × t ti 2 −0.73 × t ti + 2.38 ≦ t si ≦ −0.24 × t ti 2 −0.57 × t ti +4.78 (2)
(However, 0 <t ti ≦ 2.3)
0.18×tta 2−0.30×tta+2.37≦tsi≦−0.23×tta 2−0.69×tta+4.80 ・・・式(3)
(但し、0<tta≦1.9) The etching stopper layer is made of ruthenium (Ru) or an alloy thereof, the reflectance reduction suppressing layer is made of silicon (Si), and the blocking layer is made of tantalum (Ta), thereby forming the reflectance reduction suppressing layer. When the film thickness of the silicon (Si) layer is t si (nm) and the film thickness of the tantalum (Ta) layer constituting the blocking layer is t ta (nm), the following formula (3) is satisfied. The thickness of the said reflectance reduction suppression layer and the film thickness of the said blocking layer are each selected, The board | substrate with a multilayer reflective film of Claim 3 characterized by the above-mentioned.
0.18 × t ta 2 −0.30 × t ta + 2.37 ≦ t si ≦ −0.23 × t ta 2 −0.69 × t ta +4.80 Formula (3)
(However, 0 <t ta ≦ 1.9)
0.19×tcr 2−0.30×tcr+2.38≦tsi≦−0.23×tcr 2−0.67×tcr+4.81 ・・・式(4)
(但し、0<tcr≦1.9) The etching stopper layer is made of ruthenium (Ru) or an alloy thereof, the reflectance reduction suppressing layer is made of silicon (Si), and the blocking layer is made of chromium (Cr), thereby forming the reflectance reduction suppressing layer. When the film thickness of the silicon (Si) layer is t si (nm) and the film thickness of the chromium (Cr) layer constituting the blocking layer is t Cr (nm), the following formula (4) is satisfied. The thickness of the said reflectance reduction suppression layer and the film thickness of the said blocking layer are each selected, The board | substrate with a multilayer reflective film of Claim 3 characterized by the above-mentioned.
0.19 × t cr 2 −0.30 × t cr + 2.38 ≦ t si ≦ −0.23 × t cr 2 −0.67 × t cr +4.81 Formula (4)
(However, 0 <t cr ≦ 1.9)
前記基板上に、低屈折率層と高屈折率層を積層した積層構造を1周期として複数周期積層した構成の多層反射膜を形成する工程と、
前記多層反射膜の上に、該多層反射膜を保護するための保護膜であって、反射率低減抑制層とブロッキング層とエッチングストッパー層とをこの順に積層して、保護膜を形成する工程と
を有することを特徴とする多層反射膜付き基板の製造方法。 A method of manufacturing a substrate with a multilayer reflective film comprising a multilayer reflective film that reflects exposure light on the substrate,
On the substrate, forming a multilayer reflective film having a structure in which a plurality of periods are laminated with a laminated structure in which a low refractive index layer and a high refractive index layer are laminated as one period;
A protective film for protecting the multilayer reflective film on the multilayer reflective film, the step of forming a protective film by laminating a reflectance reduction suppressing layer, a blocking layer, and an etching stopper layer in this order; A method for producing a substrate with a multilayer reflective film, comprising:
A method for manufacturing a semiconductor device, comprising a step of forming a pattern on a semiconductor substrate using a reflective mask obtained by the manufacturing method according to claim 12.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014023538A JP6377361B2 (en) | 2013-02-11 | 2014-02-10 | SUBSTRATE WITH MULTILAYER REFLECTIVE FILM AND METHOD FOR MANUFACTURING THE SAME, METHOD FOR PRODUCING REFLECTIVE MASK BLANK, METHOD FOR PRODUCING REFLECTIVE MASK, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013023933 | 2013-02-11 | ||
JP2013023933 | 2013-02-11 | ||
JP2014023538A JP6377361B2 (en) | 2013-02-11 | 2014-02-10 | SUBSTRATE WITH MULTILAYER REFLECTIVE FILM AND METHOD FOR MANUFACTURING THE SAME, METHOD FOR PRODUCING REFLECTIVE MASK BLANK, METHOD FOR PRODUCING REFLECTIVE MASK, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014170931A true JP2014170931A (en) | 2014-09-18 |
JP6377361B2 JP6377361B2 (en) | 2018-08-22 |
Family
ID=51693072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014023538A Active JP6377361B2 (en) | 2013-02-11 | 2014-02-10 | SUBSTRATE WITH MULTILAYER REFLECTIVE FILM AND METHOD FOR MANUFACTURING THE SAME, METHOD FOR PRODUCING REFLECTIVE MASK BLANK, METHOD FOR PRODUCING REFLECTIVE MASK, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6377361B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016100394A1 (en) | 2014-12-19 | 2016-06-23 | Applied Materials, Inc. | Monitoring system for deposition and method of operation thereof |
KR20210038360A (en) | 2019-09-30 | 2021-04-07 | 호야 가부시키가이샤 | Substrate with multilayer reflective film, reflective mask blank, reflective mask and method of manufacturing the same, and method of manufacturing semiconductor device |
WO2021200325A1 (en) * | 2020-03-30 | 2021-10-07 | Hoya株式会社 | Multilayer reflective film-equipped substrate, reflective mask blank, reflective mask, and method for producing semiconductor device |
US20210349387A1 (en) * | 2019-01-21 | 2021-11-11 | AGC Inc. | Reflective mask blank, reflective mask, and process for producing reflective mask blank |
KR20230119111A (en) | 2020-12-25 | 2023-08-16 | 호야 가부시키가이샤 | Manufacturing method of substrate with multi-layer reflective film, reflective mask blank, reflective mask, and semiconductor device |
KR20230148328A (en) | 2021-03-02 | 2023-10-24 | 호야 가부시키가이샤 | Manufacturing method of multilayer reflective film-attached substrate, reflective mask blank, reflective mask, and semiconductor device |
KR20230156410A (en) | 2022-04-01 | 2023-11-14 | 에이지씨 가부시키가이샤 | Reflective mask blank, reflective mask, manufacturing method of reflective mask blank, and manufacturing method of reflective mask |
KR20240032155A (en) | 2022-07-25 | 2024-03-08 | 에이지씨 가부시키가이샤 | Reflective mask blank, and reflective mask |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011071086A1 (en) * | 2009-12-09 | 2011-06-16 | 旭硝子株式会社 | Optical member for use in euv lithography |
WO2012014904A1 (en) * | 2010-07-27 | 2012-02-02 | 旭硝子株式会社 | Substrate provided with reflecting layer for euv lithography, and reflective mask blank for euv lithography |
-
2014
- 2014-02-10 JP JP2014023538A patent/JP6377361B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011071086A1 (en) * | 2009-12-09 | 2011-06-16 | 旭硝子株式会社 | Optical member for use in euv lithography |
WO2012014904A1 (en) * | 2010-07-27 | 2012-02-02 | 旭硝子株式会社 | Substrate provided with reflecting layer for euv lithography, and reflective mask blank for euv lithography |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016100394A1 (en) | 2014-12-19 | 2016-06-23 | Applied Materials, Inc. | Monitoring system for deposition and method of operation thereof |
KR20170097174A (en) * | 2014-12-19 | 2017-08-25 | 어플라이드 머티어리얼스, 인코포레이티드 | Monitoring system for deposition and method of operation |
CN107210188A (en) * | 2014-12-19 | 2017-09-26 | 应用材料公司 | Method of the monitoring system with operating the system for deposition |
JP2018503119A (en) * | 2014-12-19 | 2018-02-01 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | Deposition monitoring system and operation method thereof |
US10522375B2 (en) | 2014-12-19 | 2019-12-31 | Applied Materials, Inc. | Monitoring system for deposition and method of operation thereof |
KR102513441B1 (en) * | 2014-12-19 | 2023-03-22 | 어플라이드 머티어리얼스, 인코포레이티드 | Monitoring system for deposition and its operating method |
CN107210188B (en) * | 2014-12-19 | 2021-04-09 | 应用材料公司 | Monitoring system for deposition and method of operating the same |
US20210349387A1 (en) * | 2019-01-21 | 2021-11-11 | AGC Inc. | Reflective mask blank, reflective mask, and process for producing reflective mask blank |
KR20210038360A (en) | 2019-09-30 | 2021-04-07 | 호야 가부시키가이샤 | Substrate with multilayer reflective film, reflective mask blank, reflective mask and method of manufacturing the same, and method of manufacturing semiconductor device |
WO2021200325A1 (en) * | 2020-03-30 | 2021-10-07 | Hoya株式会社 | Multilayer reflective film-equipped substrate, reflective mask blank, reflective mask, and method for producing semiconductor device |
KR20220161261A (en) | 2020-03-30 | 2022-12-06 | 호야 가부시키가이샤 | Substrate with multilayer reflective film, reflective mask blank, reflective mask, and manufacturing method of semiconductor device |
KR20230119111A (en) | 2020-12-25 | 2023-08-16 | 호야 가부시키가이샤 | Manufacturing method of substrate with multi-layer reflective film, reflective mask blank, reflective mask, and semiconductor device |
KR20230148328A (en) | 2021-03-02 | 2023-10-24 | 호야 가부시키가이샤 | Manufacturing method of multilayer reflective film-attached substrate, reflective mask blank, reflective mask, and semiconductor device |
KR20230156410A (en) | 2022-04-01 | 2023-11-14 | 에이지씨 가부시키가이샤 | Reflective mask blank, reflective mask, manufacturing method of reflective mask blank, and manufacturing method of reflective mask |
US12001133B2 (en) | 2022-04-01 | 2024-06-04 | AGC Inc. | Reflective mask blank, reflective mask, method of manufacturing reflective mask blank, and method of manufacturing reflective mask |
KR20240032155A (en) | 2022-07-25 | 2024-03-08 | 에이지씨 가부시키가이샤 | Reflective mask blank, and reflective mask |
Also Published As
Publication number | Publication date |
---|---|
JP6377361B2 (en) | 2018-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6661724B2 (en) | Reflective mask blank, reflective mask and method of manufacturing the same, and method of manufacturing semiconductor device | |
JP6377361B2 (en) | SUBSTRATE WITH MULTILAYER REFLECTIVE FILM AND METHOD FOR MANUFACTURING THE SAME, METHOD FOR PRODUCING REFLECTIVE MASK BLANK, METHOD FOR PRODUCING REFLECTIVE MASK, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE | |
JP6636581B2 (en) | Reflective mask blank, method for manufacturing reflective mask, and method for manufacturing semiconductor device | |
TWI775442B (en) | Reflective mask substrate, reflective mask and manufacturing method of semiconductor device | |
JP6470176B2 (en) | Multilayer reflective film-coated substrate, reflective mask blank for EUV lithography, reflective mask for EUV lithography, method for manufacturing the same, and method for manufacturing a semiconductor device | |
JP4666365B2 (en) | SUBSTRATE WITH MULTILAYER REFLECTIVE FILM, ITS MANUFACTURING METHOD, REFLECTIVE MASK BLANK AND REFLECTIVE MASK | |
JP6422873B2 (en) | Multilayer reflective film-coated substrate, reflective mask blank for EUV lithography, reflective mask for EUV lithography, method for manufacturing the same, and method for manufacturing a semiconductor device | |
WO2020137928A1 (en) | Reflective mask blank, reflective mask and method for producing semiconductor device | |
JP4905914B2 (en) | SUBSTRATE WITH MULTILAYER REFLECTIVE FILM, ITS MANUFACTURING METHOD, REFLECTIVE MASK BLANK AND REFLECTIVE MASK | |
JP4703354B2 (en) | SUBSTRATE WITH MULTILAYER REFLECTIVE FILM, ITS MANUFACTURING METHOD, REFLECTIVE MASK BLANK AND REFLECTIVE MASK | |
JPWO2018135468A1 (en) | Substrate with conductive film, substrate with multilayer reflective film, reflective mask blank, reflective mask, and semiconductor device manufacturing method | |
JP6441012B2 (en) | REFLECTIVE MASK BLANK, REFLECTIVE MASK, MANUFACTURING METHOD THEREOF, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE | |
JP4834205B2 (en) | Method for manufacturing substrate with multilayer reflective film, method for manufacturing reflective mask blank, and method for manufacturing reflective mask | |
JP4703353B2 (en) | SUBSTRATE WITH MULTILAYER REFLECTIVE FILM, ITS MANUFACTURING METHOD, REFLECTIVE MASK BLANK AND REFLECTIVE MASK | |
KR20210126592A (en) | Reflective mask blank, reflective mask, manufacturing method thereof, and semiconductor device manufacturing method | |
JP6223756B2 (en) | Multilayer reflective film-coated substrate, reflective mask blank for EUV lithography, reflective mask for EUV lithography, method for manufacturing the same, and method for manufacturing a semiconductor device | |
JP6968945B2 (en) | Method for manufacturing reflective mask blanks, reflective masks and semiconductor devices | |
TW202141166A (en) | Multilayer reflective film-equipped substrate, reflective mask blank, reflective mask, and method for producing semiconductor device | |
JP7288782B2 (en) | Substrate with multilayer reflective film, reflective mask blank, reflective mask, and method for manufacturing semiconductor device | |
JP6855190B2 (en) | Manufacturing method of reflective mask, reflective mask blank and semiconductor device | |
JP6126847B2 (en) | Method for manufacturing substrate with multilayer reflective film, method for manufacturing reflective mask blank, and method for manufacturing reflective mask | |
WO2023074770A1 (en) | Multilayer reflective film-attached substrate, reflective mask blank, reflective mask, and method for producing semiconductor device | |
TW202248742A (en) | Substrate with multilayer reflective film, reflective mask blank, reflective mask, and method for manufacturing semiconductor device | |
TW202332985A (en) | Multilayer reflective film-equipped substrate, reflective mask blank, reflective mask, and method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6377361 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |