JP2014157183A - Reflection type optical spatial modulation device - Google Patents

Reflection type optical spatial modulation device Download PDF

Info

Publication number
JP2014157183A
JP2014157183A JP2013026697A JP2013026697A JP2014157183A JP 2014157183 A JP2014157183 A JP 2014157183A JP 2013026697 A JP2013026697 A JP 2013026697A JP 2013026697 A JP2013026697 A JP 2013026697A JP 2014157183 A JP2014157183 A JP 2014157183A
Authority
JP
Japan
Prior art keywords
pixel
wiring layer
reflective
pixel electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013026697A
Other languages
Japanese (ja)
Other versions
JP6079287B2 (en
Inventor
Hiroyuki Kawanaka
博之 川中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JVCKenwood Corp
Original Assignee
JVCKenwood Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JVCKenwood Corp filed Critical JVCKenwood Corp
Priority to JP2013026697A priority Critical patent/JP6079287B2/en
Publication of JP2014157183A publication Critical patent/JP2014157183A/en
Application granted granted Critical
Publication of JP6079287B2 publication Critical patent/JP6079287B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a reflection type optical spatial modulation device that can facilitate a configuration of a pixel section including a pixel drive circuit having the same dimension in a longitudinal direction and in a lateral direction and a reflection pixel electrode different in dimension in the longitudinal direction and in the lateral direction.SOLUTION: A pixel section 11 is given to a reflection pixel electrode 12a or 12b and a common electrode 30, and optically modulates read light in accordance with a difference in voltages to be applied to both ends of a liquid crystal 29. The pixel section 11 includes a pixel drive circuit 13 that supplies a pixel drive voltage in accordance with a pixel signal to the reflection pixel electrode 12a or 12b. The pixel drive circuit 13 is arranged in a matrix in a longitudinal direction and in a lateral direction. The number of arrangement rows in the longitudinal direction of the pixel drive circuit 13 or the number of arrangement columns in the lateral direction thereof is different from the number of arrangement rows in the longitudinal direction of the reflection pixel electrodes 12a and 12b corresponding to each of pixel drive circuit 13 or the number of arrangement columns in the lateral direction thereof.

Description

本発明は、液晶に読み出し光を透過させて光変調する反射型光空間変調装置に関する。   The present invention relates to a reflective spatial light modulation device that modulates light by transmitting readout light through a liquid crystal.

反射型光空間変調装置は、表示装置として用いられる場合がある。従来の反射型の液晶表示装置としては、例えば以下に示す特許文献1に記載されたものが知られている。この液晶表示装置は、液晶に入射した読み出し光を透過させて画素電極で反射させた後、再び液晶を透過させて読み出すことで、読み出し光を画素部単位で変調して画像を表示する。   The reflective spatial light modulator may be used as a display device. As a conventional reflective liquid crystal display device, for example, the one described in Patent Document 1 shown below is known. In this liquid crystal display device, the readout light incident on the liquid crystal is transmitted and reflected by the pixel electrode, and then the liquid crystal is transmitted again and read out, whereby the readout light is modulated on a pixel unit basis to display an image.

従来の液晶表示装置では、正方形状の画素部が行列状に等間隔かつ狭い間隔で配置されているほど画像の解像度が高められ、画質の向上に有利となる。したがって、反射画素電極ならびに反射画素電極に駆動電圧を供給制御する画素駆動回路は、画素部と同様に正方形状に形成されて、行列状に配列されているのが好ましい。   In a conventional liquid crystal display device, the resolution of an image is increased as square pixel portions are arranged in a matrix at regular intervals and narrow intervals, which is advantageous in improving image quality. Accordingly, the reflective pixel electrode and the pixel driving circuit for controlling the supply of the driving voltage to the reflective pixel electrode are preferably formed in a square shape and arranged in a matrix like the pixel portion.

また、反射型光空間変調装置は、液晶による光変調の機能を利用して、例えば光通信の分野で用いられる場合がある。例えば、波長多重化された光信号を受けて任意の波長を任意の経路に通過/分岐させるといった機能を有する波長選択スイッチ(WSS:Wavelength Selectable Switch)が代表的な例として挙げられる。   In addition, the reflective spatial light modulation device may be used in the field of optical communication, for example, utilizing the function of light modulation by liquid crystal. For example, a wavelength selective switch (WSS: Wavelength Selectable Switch) having a function of receiving an optical signal wavelength-multiplexed and passing / branching an arbitrary wavelength to an arbitrary path is a typical example.

光通信での用途の場合には、画素部を構成する反射画素電極は、液晶表示装置のように必ずしも縦横の寸法が同じで、かつ行列状に配置される必要はない。例えば、波長選択スイッチでは、反射画素電極は横方向の寸法に比べて縦方向の寸法を狭くするほど、波長選択の分解能を向上させることができる。したがって、波長選択スイッチの画素駆動回路は、反射画素電極の寸法や配列に対応して形成される。   In the case of use in optical communication, the reflective pixel electrodes constituting the pixel portion do not necessarily have the same vertical and horizontal dimensions and are not necessarily arranged in a matrix like a liquid crystal display device. For example, in the wavelength selective switch, the resolution of wavelength selection can be improved as the vertical dimension of the reflective pixel electrode is narrower than the horizontal dimension. Therefore, the pixel drive circuit of the wavelength selective switch is formed corresponding to the size and arrangement of the reflective pixel electrodes.

このように、液晶表示装置と波長選択スイッチとでは、同様に液晶を用いてはいるが、反射画素電極の縦横の寸法や配列において要求される仕様が異なっている。これにともなって、反射画素電極ならびに画素駆動回路の縦横の寸法や配列においても要求される仕様は異なる。   As described above, the liquid crystal display device and the wavelength selective switch use liquid crystals in the same manner, but the required specifications differ in the vertical and horizontal dimensions and arrangement of the reflective pixel electrodes. Along with this, the required specifications differ in the vertical and horizontal dimensions and arrangement of the reflective pixel electrode and the pixel driving circuit.

特開2007−334113号公報JP 2007-334113 A

上述したように、反射型光空間変調装置を液晶表示装置もしくは波長選択スイッチとして利用する場合には、画素部の反射画素電極ならびに画素駆動回路の縦横の寸法や配列が異なるので、それぞれ独立して設計するのが一般的である。そのため、半導体製造プロセスで必要になる露光マスクも別々に設計して作製している。   As described above, when the reflective spatial light modulation device is used as a liquid crystal display device or a wavelength selection switch, the vertical and horizontal dimensions and arrangement of the reflective pixel electrode and the pixel driving circuit of the pixel portion are different. It is common to design. Therefore, the exposure mask required in the semiconductor manufacturing process is separately designed and manufactured.

即ち、反射型光空間変調装置を液晶表示装置用と波長選択スイッチ用とそれぞれ作製するためには、多くの工数を要するとともにコストの増大をもたらすといった不具合を招くことになる。   That is, in order to manufacture the reflection type spatial light modulation device for the liquid crystal display device and the wavelength selective switch, a large number of man-hours and an increase in cost are caused.

そこで、本発明の目的は、縦横の寸法が同じ画素駆動回路と縦横の寸法が異なる反射画素電極とを備えた画素部を容易に構成することができる反射型光空間変調装置を提供することである。   SUMMARY OF THE INVENTION An object of the present invention is to provide a reflective spatial light modulation device capable of easily configuring a pixel unit including pixel drive circuits having the same vertical and horizontal dimensions and reflective pixel electrodes having different vertical and horizontal dimensions. is there.

本発明は、入射した読み出し光(L)を、反射画素電極(12a、12b)と共通電極(30)との間に配置された液晶(29)を透過させて反射画素電極で反射させた後、再び液晶を透過させて読み出し、反射画素電極と共通電極とに与えられて液晶の両端に印加される電圧の差に応じて、読み出し光を光変調する画素部(11)を備え、画素部は、画素信号に応じた画素駆動電圧を反射画素電極に供給する画素駆動回路(13)を備え、画素駆動回路は、縦方向ならびに横方向に行列状に配置され、画素駆動回路の縦方向の配置行数または横方向の配置列数と、各画素駆動回路に対応した反射画素電極の縦方向の配置行数または横方向の配置列数とは、異なることを特徴とする反射型光空間変調装置を提供する。   In the present invention, the incident readout light (L) is transmitted through the liquid crystal (29) disposed between the reflective pixel electrodes (12a, 12b) and the common electrode (30) and reflected by the reflective pixel electrode. The pixel unit includes a pixel unit (11) that transmits the liquid crystal again to read out light, and modulates the readout light in accordance with a difference in voltage applied to the reflection pixel electrode and the common electrode and applied to both ends of the liquid crystal. Comprises a pixel drive circuit (13) for supplying a pixel drive voltage corresponding to the pixel signal to the reflective pixel electrode, and the pixel drive circuits are arranged in a matrix form in the vertical direction and the horizontal direction, and are arranged in the vertical direction of the pixel drive circuit. Reflective spatial light modulation characterized in that the number of arranged rows or the number of arranged columns in the horizontal direction differs from the number of arranged rows in the vertical direction or the number of arranged columns in the horizontal direction of the reflective pixel electrode corresponding to each pixel driving circuit. Providing the device.

本発明の反射型光空間変調装置によれば、縦横の寸法が同じ画素駆動回路と縦横の寸法が異なる反射画素電極とを備えた画素部を容易に構成することができる。   According to the reflective spatial light modulation device of the present invention, it is possible to easily configure a pixel unit including pixel drive circuits having the same vertical and horizontal dimensions and reflective pixel electrodes having different vertical and horizontal dimensions.

本発明の第1実施形態に係る反射型光空間変調装置の構成を示す図である。It is a figure which shows the structure of the reflection type spatial light modulator which concerns on 1st Embodiment of this invention. 図1におけるA1−A1部の断面を示す図である。It is a figure which shows the cross section of the A1-A1 part in FIG. 図1に示す画素部における反射画素電極と配線層の平面方向の配置を示す図である。It is a figure which shows arrangement | positioning of the reflective pixel electrode and wiring layer in the plane direction in the pixel part shown in FIG. 図3におけるB1−B1部の断面、ならびにC1−C1部の断面を示す図である。It is a figure which shows the cross section of the B1-B1 part in FIG. 3, and the cross section of the C1-C1 part. 反射型光空間変調装置の他の一構成を示す図である。It is a figure which shows another structure of a reflection type spatial light modulator. 図5におけるA2−A2部の断面を示す図である。It is a figure which shows the cross section of the A2-A2 part in FIG. 図5に示す画素部における反射画素電極と配線層の平面方向の配置を示す図である。It is a figure which shows arrangement | positioning of the reflective pixel electrode and wiring layer in the plane direction in the pixel part shown in FIG. 図7におけるB2−B2部の断面、ならびにC2−C2部の断面を示す図である。It is a figure which shows the cross section of the B2-B2 part in FIG. 7, and the cross section of the C2-C2 part. 図1ならびに図5に示す装置における階調表示の一例を示す図である。It is a figure which shows an example of the gradation display in the apparatus shown in FIG.1 and FIG.5.

以下、図面を用いて本発明を実施するための実施形態を説明する。   Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.

(第1実施形態)
図1を参照して、本発明の第1実施形態に係る反射型光空間変調装置の構成を説明する。
(First embodiment)
With reference to FIG. 1, the configuration of a reflective spatial light modulator according to the first embodiment of the present invention will be described.

図1は反射型光空間変調装置の構成を示す図であり、同図(a)は装置の回路構成を示す図であり、同図(b)は反射画素電極の平面方向の配列を示す図である。   FIG. 1 is a diagram showing a configuration of a reflective spatial light modulator, FIG. 1A is a diagram showing a circuit configuration of the device, and FIG. 1B is a diagram showing an arrangement of reflective pixel electrodes in a planar direction. It is.

図1において、反射型光空間変調装置は、画素部11を備える。画素部11は、入射した読み出し光を反射する反射画素電極12a(12a−1〜12a−9)と、画素信号に応じた画素駆動電圧を反射画素電極12aに供給する画素駆動回路13(13−1〜13−9)を備える。画素部11は、入射した読み出し光を、共通電極と反射画素電極12aとの間に配置された液晶を透過させて反射画素電極12aで反射させた後、再び液晶を透過させて読み出す。画素部11は、共通電極と反射画素電極12aに与えられて液晶の両端に印加される電圧の差に応じて、読み出し光を光変調する。   In FIG. 1, the reflective spatial light modulator includes a pixel unit 11. The pixel unit 11 includes a reflective pixel electrode 12a (12a-1 to 12a-9) that reflects incident readout light, and a pixel drive circuit 13 (13−) that supplies a pixel drive voltage corresponding to the pixel signal to the reflective pixel electrode 12a. 1-13-9). The pixel unit 11 reads the incident readout light through the liquid crystal disposed between the common electrode and the reflective pixel electrode 12a and reflected by the reflective pixel electrode 12a, and then transmits the liquid crystal again. The pixel unit 11 optically modulates the readout light in accordance with the difference in voltage applied to both ends of the liquid crystal provided to the common electrode and the reflective pixel electrode 12a.

画素駆動回路13は、縦方向(図1(a)ではY軸方向)に配列された行走査線Gと横方向(同図(a)ではX軸方向)に配列された列画素信号線Dとの各交差部にマトリックス状(行列状)に複数配置されている。図1では、紙面の横方向をX軸方向とし、紙面の縦方向をY軸方向としているが、X軸方向とY軸方向とが逆であってもかまわない。なお、図1では、一例として9個の画素部11が行列状に配置された構成を示しているが、画素部11は、縦方向の配列の行数と横方向の配列の列数とはそれぞれ個別に独立して任意に設定することができる。   The pixel driving circuit 13 includes row scanning lines G arranged in the vertical direction (Y-axis direction in FIG. 1A) and column pixel signal lines D arranged in the horizontal direction (X-axis direction in FIG. 1A). Are arranged in a matrix (matrix) at each intersection. In FIG. 1, the horizontal direction of the paper surface is the X-axis direction, and the vertical direction of the paper surface is the Y-axis direction, but the X-axis direction and the Y-axis direction may be reversed. Note that FIG. 1 shows a configuration in which nine pixel units 11 are arranged in a matrix as an example. However, the pixel unit 11 includes the number of rows in the vertical direction and the number of columns in the horizontal direction. Each can be set independently and independently.

画素駆動回路13は、画素信号に応じた画素駆動電圧を反射画素電極12aに供給する。画素駆動回路13は、スイッチング素子14と容量部15を備える。スイッチング素子14は、例えばMOSFET等のトランジスタで構成される。スイッチング素子14をMOSFETで構成した場合に、ゲート端子は行走査線Gに接続され、ソース端子が列画素信号線Dに接続され、ドレイン端子が容量部15に接続されている。   The pixel drive circuit 13 supplies a pixel drive voltage corresponding to the pixel signal to the reflective pixel electrode 12a. The pixel drive circuit 13 includes a switching element 14 and a capacitor unit 15. The switching element 14 is configured by a transistor such as a MOSFET, for example. When the switching element 14 is formed of a MOSFET, the gate terminal is connected to the row scanning line G, the source terminal is connected to the column pixel signal line D, and the drain terminal is connected to the capacitor unit 15.

容量部15は、後述する画素駆動回路容量部15−1と液晶容量部15−2とで構成される。画素駆動回路容量部15−1と液晶容量部15−2とは並列に接続され、一方の並列接続点が反射画素電極12aに接続され、他方の並列接続点が共通電極に接続されている。   The capacitor unit 15 includes a pixel drive circuit capacitor unit 15-1 and a liquid crystal capacitor unit 15-2 which will be described later. The pixel drive circuit capacitor unit 15-1 and the liquid crystal capacitor unit 15-2 are connected in parallel, one parallel connection point is connected to the reflective pixel electrode 12a, and the other parallel connection point is connected to the common electrode.

反射型光空間変調装置は、垂直アドレス回路16と画素信号供給回路17を備える。   The reflective spatial light modulator includes a vertical address circuit 16 and a pixel signal supply circuit 17.

垂直アドレス回路16は、行走査線Gに接続され、行走査線Gに与える行走査信号に基づいて横方向に配列された1行分の画素駆動回路13を一括して選択する。垂直アドレス回路16は、上記1行分の画素駆動回路13を一括して選択する動作を、順次縦方向に択一的に行う。   The vertical address circuit 16 is connected to the row scanning line G, and collectively selects the pixel driving circuits 13 for one row arranged in the horizontal direction based on a row scanning signal applied to the row scanning line G. The vertical address circuit 16 selectively performs the operation of selecting the pixel driving circuits 13 for one row at a time in the vertical direction.

画素信号供給回路17は、列画素信号線Dに接続され、垂直アドレス回路16で一括して選択されたそれぞれの画素駆動回路13に対応した画素信号を、順次画素駆動回路13に供給制御する。画素信号供給回路17は、水平アドレス回路17−1と書き込みスイッチ17−2とを備える。   The pixel signal supply circuit 17 is connected to the column pixel signal line D and sequentially controls the pixel signals corresponding to the pixel drive circuits 13 selected at once by the vertical address circuit 16 to the pixel drive circuit 13. The pixel signal supply circuit 17 includes a horizontal address circuit 17-1 and a write switch 17-2.

水平アドレス回路17−1は、書き込みスイッチ17−2を導通制御する書き込み制御信号を順次書き込みスイッチ17−2に供給する。水平アドレス回路17−1は、書き込み制御信号に基づいて書き込みスイッチ17−2を順次択一的に導通状態とする。   The horizontal address circuit 17-1 sequentially supplies a write control signal for controlling the conduction of the write switch 17-2 to the write switch 17-2. The horizontal address circuit 17-1 sequentially turns on the write switch 17-2 based on the write control signal.

書き込みスイッチ17−2は、列画素信号線Dに対応して設けられ、例えばMOSFET等のトランジスタで構成される。書き込みスイッチ17−2は、例えばMOSFETで構成された場合には、ゲート端子は水平アドレス回路17−1に接続されて書き込み制御信号が与えられる。書き込みスイッチ17−2は、画素信号が与えられる画素信号供給線Sと列画素信号線Dとの間に挿入され、書き込み制御信号により導通状態になると画素信号を列画素信号線Dに与える。   The write switch 17-2 is provided corresponding to the column pixel signal line D, and is configured by a transistor such as a MOSFET. When the write switch 17-2 is formed of, for example, a MOSFET, the gate terminal is connected to the horizontal address circuit 17-1 to receive a write control signal. The writing switch 17-2 is inserted between the pixel signal supply line S to which the pixel signal is supplied and the column pixel signal line D, and applies the pixel signal to the column pixel signal line D when it is turned on by the writing control signal.

9個の画素部11に対応した9個の画素駆動回路13(13−1〜13−9)は、図1(a)に示すように、3行×3列の行列状に配列されている。画素駆動回路13−1〜13−9は、図1(b)において、破線で囲まれた領域13−1R〜13−9R内に形成されている。領域13−1R〜13−9Rは、縦方向の寸法と横方向の寸法とが概ね同等で等間隔に配置された領域である。   The nine pixel drive circuits 13 (13-1 to 13-9) corresponding to the nine pixel units 11 are arranged in a matrix of 3 rows × 3 columns as shown in FIG. . The pixel drive circuits 13-1 to 13-9 are formed in regions 13-1R to 13-9R surrounded by a broken line in FIG. The regions 13-1R to 13-9R are regions that are substantially equal in vertical dimension and horizontal dimension and are arranged at equal intervals.

すなわち、画素駆動回路13−1は、領域13−1Rに形成され、画素駆動回路13−2は、領域13−2Rに形成され、画素駆動回路13−3は、領域13−3Rに形成されている。画素駆動回路13−4は、領域13−4Rに形成され、画素駆動回路13−5は、領域13−5Rに形成され、画素駆動回路13−6は、領域13−6Rに形成されている。画素駆動回路13−7は、領域13−7Rに形成され、画素駆動回路13−8は、領域13−8Rに形成され、画素駆動回路13−9は、領域13−9Rに形成されている。   That is, the pixel drive circuit 13-1 is formed in the region 13-1R, the pixel drive circuit 13-2 is formed in the region 13-2R, and the pixel drive circuit 13-3 is formed in the region 13-3R. Yes. The pixel drive circuit 13-4 is formed in the region 13-4R, the pixel drive circuit 13-5 is formed in the region 13-5R, and the pixel drive circuit 13-6 is formed in the region 13-6R. The pixel drive circuit 13-7 is formed in the region 13-7R, the pixel drive circuit 13-8 is formed in the region 13-8R, and the pixel drive circuit 13-9 is formed in the region 13-9R.

各画素駆動回路13〜1〜13−9は、正方形状の領域13−1R〜13−9R内に形成されることで、各画素駆動回路13〜1〜13−9は、縦方向ならびに横方向に予め設定された等間隔で配列されている。   The pixel driving circuits 13-1 to 13-9 are formed in the square regions 13-1R to 13-9R, so that the pixel driving circuits 13-1 to 13-9 are arranged in the vertical direction and the horizontal direction. Are arranged at equal intervals set in advance.

一方、9個の画素駆動回路13(13−1〜13−9)に対応した9個の反射画素電極12a(12a−1〜12a−9)は、図1(b)に示すように、9行×1列に配列されている。すなわち、反射画素電極12a−1は、画素駆動回路13−1に対応し、反射画素電極12a−2は、画素駆動回路13−2に対応し、反射画素電極12a−3は、画素駆動回路13−3に対応している。反射画素電極12a−4は、画素駆動回路13−4に対応し、反射画素電極12a−5は、画素駆動回路13−5に対応し、反射画素電極12a−6は、画素駆動回路13−6に対応している。反射画素電極12a−7は、画素駆動回路13−7に対応し、反射画素電極12a−8は、画素駆動回路13−8に対応し、反射画素電極12a−9は、画素駆動回路13−9に対応している。   On the other hand, the nine reflective pixel electrodes 12a (12a-1 to 12a-9) corresponding to the nine pixel driving circuits 13 (13-1 to 13-9) are represented by 9 as shown in FIG. It is arranged in rows x 1 column. That is, the reflective pixel electrode 12a-1 corresponds to the pixel drive circuit 13-1, the reflective pixel electrode 12a-2 corresponds to the pixel drive circuit 13-2, and the reflective pixel electrode 12a-3 corresponds to the pixel drive circuit 13. -3. The reflective pixel electrode 12a-4 corresponds to the pixel drive circuit 13-4, the reflective pixel electrode 12a-5 corresponds to the pixel drive circuit 13-5, and the reflective pixel electrode 12a-6 corresponds to the pixel drive circuit 13-6. It corresponds to. The reflective pixel electrode 12a-7 corresponds to the pixel drive circuit 13-7, the reflective pixel electrode 12a-8 corresponds to the pixel drive circuit 13-8, and the reflective pixel electrode 12a-9 corresponds to the pixel drive circuit 13-9. It corresponds to.

反射画素電極12a−1〜12a−3は、図1(b)に示すように、画素駆動回路13−1〜13−3が形成された領域13−1R〜13−3Rを併せた領域に形成されている。同様に、反射画素電極12a−4〜12a−6は、図1(b)に示すように、画素駆動回路13−4〜13−6が形成された領域13−4R〜13−6Rを併せた領域に形成されている。反射画素電極12a−7〜12a−9は、図1(b)に示すように、画素駆動回路13−7〜13−9が形成された領域13−7R〜13−9Rを併せた領域に形成されている。   As shown in FIG. 1B, the reflective pixel electrodes 12a-1 to 12a-3 are formed in a region combining the regions 13-1R to 13-3R where the pixel driving circuits 13-1 to 13-3 are formed. Has been. Similarly, the reflective pixel electrodes 12a-4 to 12a-6 are combined with regions 13-4R to 13-6R where the pixel driving circuits 13-4 to 13-6 are formed, as shown in FIG. Formed in the region. As shown in FIG. 1B, the reflective pixel electrodes 12a-7 to 12a-9 are formed in a region combining the regions 13-7R to 13-9R where the pixel driving circuits 13-7 to 13-9 are formed. Has been.

したがって、画素駆動回路13は、縦横の寸法が概ね同等の正方形状の領域に形成されているのに対して、反射画素電極12aは、縦方向の寸法が横方向の寸法に比べて短い長方形状に形成されている。反射画素電極12aの縦方向の寸法は、図1(b)に示す配列例では、画素駆動回路13が形成された領域における縦方向の寸法の概ね1/3以下に形成されている。また、反射画素電極12aの横方向の寸法は、画素駆動回路13が形成された領域における横方向の寸法の概ね3倍程度に形成されている。   Therefore, the pixel driving circuit 13 is formed in a square region having substantially the same vertical and horizontal dimensions, whereas the reflective pixel electrode 12a has a rectangular shape whose vertical dimension is shorter than the horizontal dimension. Is formed. In the arrangement example shown in FIG. 1B, the vertical dimension of the reflective pixel electrode 12a is approximately 1/3 or less of the vertical dimension in the region where the pixel driving circuit 13 is formed. Further, the horizontal dimension of the reflective pixel electrode 12a is formed to be approximately three times the horizontal dimension in the region where the pixel driving circuit 13 is formed.

このように、この第1実施形態では、画素駆動回路13の縦方向の配置行数または横方向の配置列数と、各画素駆動回路13に対応した反射画素電極12aの縦方向の配置行数または横方向の配置列数とは異なる構成を採用している。すなわち、画素駆動回路13は、縦方向に3行、横方向に3列配列されて3行×3列に配列されているのに対して、反射画素電極12aは、縦方向に9行、横方向に1列に配列されて9行×1列に配列されている。   As described above, in the first embodiment, the number of rows arranged in the vertical direction or the number of rows arranged in the horizontal direction of the pixel drive circuit 13 and the number of rows arranged in the vertical direction of the reflective pixel electrode 12a corresponding to each pixel drive circuit 13 are described. Alternatively, a configuration different from the number of arrangement columns in the horizontal direction is adopted. In other words, the pixel driving circuit 13 is arranged in 3 rows and 3 columns in the vertical direction and arranged in 3 rows × 3 columns, whereas the reflective pixel electrode 12a has 9 rows in the vertical direction and a horizontal row. Arranged in one column in the direction and arranged in 9 rows × 1 column.

このように配列された反射画素電極12aと画素駆動回路13とを備える画素部11は、図2の断面図に示すように構成されている。図2は、画素部11を代表して、例えば反射画素電極12a−5と画素駆動回路13−5とを備える画素部11の断面を示す図である。すなわち、図2は図1(b)におけるA1−A1部の断面を示す図である。他の各画素部11においても、図2と同様に形成されている。   The pixel unit 11 including the reflective pixel electrode 12a and the pixel driving circuit 13 arranged in this way is configured as shown in the cross-sectional view of FIG. FIG. 2 is a diagram illustrating a cross section of the pixel unit 11 including the reflective pixel electrode 12a-5 and the pixel drive circuit 13-5, for example, as a representative of the pixel unit 11. That is, FIG. 2 is a view showing a cross section of the A1-A1 portion in FIG. The other pixel portions 11 are formed in the same manner as in FIG.

図2において、画素部11を構成する画素駆動回路13−5は、半導体基板の例えばシリコン基板21に形成されている。シリコン基板21には、ゲート電極22、ソース領域23ならびにドレイン領域24が形成されている。このゲート電極22、ソース領域23ならびにドレイン領域24によりスイッチング素子14のトランジスタを構成している。ゲート電極22は、行走査線Gに接続され、ソース領域23は、配線層L1を介して列画素信号線Dに接続され、ドレイン領域24は、反射画素電極12a−5に接続されている。   In FIG. 2, the pixel drive circuit 13-5 constituting the pixel unit 11 is formed on, for example, a silicon substrate 21 of a semiconductor substrate. In the silicon substrate 21, a gate electrode 22, a source region 23, and a drain region 24 are formed. The gate electrode 22, the source region 23, and the drain region 24 constitute a transistor of the switching element 14. The gate electrode 22 is connected to the row scanning line G, the source region 23 is connected to the column pixel signal line D via the wiring layer L1, and the drain region 24 is connected to the reflective pixel electrode 12a-5.

すなわち、ドレイン領域24は、配線層L2に接続され、配線層L2は配線層L3−5に接続されている。配線層L3−5は配線層L4a−5に接続され、配線層L4a−5は配線層L5a−5に接続され、配線層L5a−5は反射画素電極12a−5に接続されている。   That is, the drain region 24 is connected to the wiring layer L2, and the wiring layer L2 is connected to the wiring layer L3-5. The wiring layer L3-5 is connected to the wiring layer L4a-5, the wiring layer L4a-5 is connected to the wiring layer L5a-5, and the wiring layer L5a-5 is connected to the reflective pixel electrode 12a-5.

シリコン基板21には、スイッチング素子14に隣接して、例えばポリシリコンからなる第1容量電極25と、例えば拡散層からなる第2容量電極26とが形成されている。第1容量電極25と第2容量電極26とは、絶縁層27を介して対向して形成されている。第1容量電極25、第2容量電極26ならびに絶縁層27により画素駆動回路容量部15−1を構成している。   On the silicon substrate 21, a first capacitor electrode 25 made of, for example, polysilicon and a second capacitor electrode 26 made of, for example, a diffusion layer are formed adjacent to the switching element 14. The first capacitor electrode 25 and the second capacitor electrode 26 are formed to face each other with an insulating layer 27 interposed therebetween. The first capacitor electrode 25, the second capacitor electrode 26, and the insulating layer 27 constitute a pixel drive circuit capacitor unit 15-1.

第1容量電極25は、配線層L2に接続され、配線層L2を介してスイッチング素子14のドレイン領域24に接続されている。第2容量電極26は、配線層L6に接続され、配線層L6は配線層L7aに接続されている。   The first capacitor electrode 25 is connected to the wiring layer L2, and is connected to the drain region 24 of the switching element 14 via the wiring layer L2. The second capacitor electrode 26 is connected to the wiring layer L6, and the wiring layer L6 is connected to the wiring layer L7a.

配線層L1と、配線層L2,L3−5,L4a−5,L5a−5と、配線層L6,L7aとは、絶縁層27により絶縁されている。配線層L4a−5ならびに配線層L7aは、画素部11に入射した読み出し光Lが、画素駆動回路13−5側に進入するのを抑制する遮光層として機能し、例えばアルミニウムやアルミニウム合金などで形成される。   The wiring layer L1, the wiring layers L2, L3-5, L4a-5, L5a-5, and the wiring layers L6, L7a are insulated by the insulating layer 27. The wiring layer L4a-5 and the wiring layer L7a function as a light shielding layer that suppresses the reading light L incident on the pixel unit 11 from entering the pixel driving circuit 13-5, and are formed of, for example, aluminum or an aluminum alloy. Is done.

スイッチング素子14と画素駆動回路容量部15−1とは、素子分離領域として機能するフィールド絶縁膜28により電気的に分離されている。なお、図2において、画素駆動回路13−5は、配線層L4a−5ならびに配線層L7aよりも下層を指すものとする。   The switching element 14 and the pixel drive circuit capacitor unit 15-1 are electrically isolated by a field insulating film 28 that functions as an element isolation region. In FIG. 2, the pixel driving circuit 13-5 indicates a lower layer than the wiring layer L 4 a-5 and the wiring layer L 7 a.

画素駆動回路13−5の上部には、反射画素電極12a−5が配置形成されている。反射画素電極12a−5上には、画素部11を構成する液晶29、共通電極30ならびにガラス基板31が配置形成されている。反射画素電極12a−5上には、液晶29が形成され、液晶29上には透明な共通電極30が反射画素電極12a−5に対向して形成されている。   A reflective pixel electrode 12a-5 is disposed and formed above the pixel driving circuit 13-5. On the reflective pixel electrode 12a-5, a liquid crystal 29, a common electrode 30, and a glass substrate 31 constituting the pixel unit 11 are arranged and formed. A liquid crystal 29 is formed on the reflective pixel electrode 12a-5, and a transparent common electrode 30 is formed on the liquid crystal 29 so as to face the reflective pixel electrode 12a-5.

液晶29は、対向して配置された反射画素電極12a−5と共通電極30との間に介装されて封止されている。液晶29は、画素駆動回路13−5によって反射画素電極12a−5と共通電極30とに印加される電圧の差に応じて駆動されて、読み出し光Lを光変調する。   The liquid crystal 29 is interposed and sealed between the reflective pixel electrode 12 a-5 and the common electrode 30 that are arranged to face each other. The liquid crystal 29 is driven by the pixel driving circuit 13-5 according to the voltage difference applied to the reflective pixel electrode 12a-5 and the common electrode 30, and optically modulates the readout light L.

反射画素電極12a−5と共通電極30、ならびに反射画素電極12a−5と共通電極30とに挟まれた液晶29とで、液晶容量部15−2が構成される。   The reflective pixel electrode 12a-5 and the common electrode 30 and the liquid crystal 29 sandwiched between the reflective pixel electrode 12a-5 and the common electrode 30 constitute a liquid crystal capacitance unit 15-2.

共通電極30は、各画素部11の液晶29に対して共通した電極として構成される。共通電極30は、反射画素電極12a−5に対向してガラス基板31に覆設されている。共通電極30は、配線層(図示せず)を介して配線層L7aに接続され、配線層L7aは配線層L6を介して画素駆動回路容量部15−1の第2容量電極26に接続されている。これにより、画素駆動回路容量部15−1と液晶容量部15−2とは、電気的に並列に接続されている。   The common electrode 30 is configured as an electrode common to the liquid crystal 29 of each pixel unit 11. The common electrode 30 is covered with the glass substrate 31 so as to face the reflective pixel electrode 12a-5. The common electrode 30 is connected to the wiring layer L7a via a wiring layer (not shown), and the wiring layer L7a is connected to the second capacitor electrode 26 of the pixel drive circuit capacitor unit 15-1 via the wiring layer L6. Yes. Accordingly, the pixel drive circuit capacitor unit 15-1 and the liquid crystal capacitor unit 15-2 are electrically connected in parallel.

図3は図1に示す各画素部11に対して、図2に示す断面構造の反射画素電極12aと配線層L3〜L5aとの平面方向の配置を示す図である。図3(a)は配線層L3(L3−1〜L3−9),L4a(L4a−1〜L4a−9)の配置を示す図である。図3(b)は配線層L5a(L5a−1〜L5a−9)の配置を示す図であり、同図(c)は反射画素電極12a−1〜12a−9の配置を示す図である。なお、図3(c)は図1(b)と同様である。   FIG. 3 is a diagram showing a planar arrangement of the reflective pixel electrode 12a having the cross-sectional structure shown in FIG. 2 and the wiring layers L3 to L5a with respect to each pixel unit 11 shown in FIG. FIG. 3A is a diagram showing an arrangement of the wiring layers L3 (L3-1 to L3-9) and L4a (L4a-1 to L4a-9). FIG. 3B is a diagram showing the arrangement of the wiring layers L5a (L5a-1 to L5a-9), and FIG. 3C is a diagram showing the arrangement of the reflective pixel electrodes 12a-1 to 12a-9. Note that FIG. 3C is the same as FIG.

図3において、先の図2に示すように、図3(c)に示す反射画素電極12a−1〜12a−9の下層には、同図(b)に示す配線層L5a−1〜L5a−9が配置形成されている。配線層L5a−1〜L5a−9の下層には、同図(a)に示す配線層L4a−1〜L4a−9が配置形成されている。配線層L4a−1〜L4a−9の下層には、同図(a)に示す配線層L3−1〜L3−9が配置形成されている。   3, in the lower layer of the reflective pixel electrodes 12a-1 to 12a-9 shown in FIG. 3C, as shown in FIG. 2, the wiring layers L5a-1 to L5a- shown in FIG. 9 is arranged and formed. In the lower layer of the wiring layers L5a-1 to L5a-9, wiring layers L4a-1 to L4a-9 shown in FIG. In the lower layer of the wiring layers L4a-1 to L4a-9, wiring layers L3-1 to L3-9 shown in FIG.

図3(a)において、配線層L3−1〜L3−9は概ね正方形状に形成され、配線層L4a−1〜L4a−9は、横方向に対して縦方向の寸法が長い長方形状に形成されている。図3(b)において、配線層L5a−1〜L5a−9は、概ね正方形状に形成されている。   In FIG. 3A, the wiring layers L3-1 to L3-9 are formed in a substantially square shape, and the wiring layers L4a-1 to L4a-9 are formed in a rectangular shape whose longitudinal dimension is longer than the horizontal direction. Has been. In FIG. 3B, the wiring layers L5a-1 to L5a-9 are formed in a substantially square shape.

図3において、画素駆動回路13−1の反射画素電極12a−1に対応した配線層L3−1,L4a−1,L5a−1は、画素駆動回路13−1が配置形成される図1(b)に示す領域13−1Rに配置形成される。画素駆動回路13−2の反射画素電極12a−2に対応した配線層L3−2,L4a−2,L5a−2は、画素駆動回路13−2が配置形成される図1(b)に示す領域13−2Rに配置形成されている。画素駆動回路13−3の反射画素電極12a−3に対応した配線層L3−3,L4a−3,L5a−3は、画素駆動回路13−3が配置形成される図1(b)に示す領域13−3Rに配置形成されている。   In FIG. 3, wiring layers L3-1, L4a-1, and L5a-1 corresponding to the reflective pixel electrode 12a-1 of the pixel driving circuit 13-1 are arranged and formed with the pixel driving circuit 13-1. ) And is formed in the region 13-1R shown in FIG. The wiring layers L3-2, L4a-2, and L5a-2 corresponding to the reflective pixel electrode 12a-2 of the pixel driving circuit 13-2 are regions shown in FIG. 13-2R is arranged and formed. The wiring layers L3-3, L4a-3, and L5a-3 corresponding to the reflective pixel electrode 12a-3 of the pixel driving circuit 13-3 are regions shown in FIG. 1B in which the pixel driving circuit 13-3 is arranged and formed. 13-3R is arranged and formed.

画素駆動回路13−4の反射画素電極12a−4に対応した配線層L3−4,L4a−4,L5a−4は、画素駆動回路13−4が配置形成される図1(b)に示す領域13−4Rに配置形成されている。画素駆動回路13−5の反射画素電極12a−5に対応した配線層L3−5,L4a−5,L5a−5は、画素駆動回路13−5が配置形成される図1(b)に示す領域13−5Rに配置形成されている。画素駆動回路13−6の反射画素電極12a−6に対応した配線層L3−6,L4a−6,L5a−6は、画素駆動回路13−6が配置形成される図1(b)に示す領域13−6Rに配置形成されている。   The wiring layers L3-4, L4a-4, and L5a-4 corresponding to the reflective pixel electrode 12a-4 of the pixel driving circuit 13-4 are regions shown in FIG. 1B where the pixel driving circuit 13-4 is arranged and formed. 13-4R is arranged and formed. The wiring layers L3-5, L4a-5, and L5a-5 corresponding to the reflective pixel electrode 12a-5 of the pixel drive circuit 13-5 are regions shown in FIG. 1B where the pixel drive circuit 13-5 is arranged and formed. 13-5R is arranged and formed. The wiring layers L3-6, L4a-6, and L5a-6 corresponding to the reflective pixel electrode 12a-6 of the pixel driving circuit 13-6 are regions shown in FIG. 1B where the pixel driving circuit 13-6 is arranged and formed. 13-6R is arranged and formed.

画素駆動回路13−7の反射画素電極12a−7に対応した配線層L3−7,L4a−7,L5a−7は、画素駆動回路13−7が配置形成される図1(b)に示す領域13−7Rに配置形成されている。画素駆動回路13−8の反射画素電極12a−8に対応した配線層L3−8,L4a−8,L5a−8は、画素駆動回路13−8が配置形成される図1(b)に示す領域13−8Rに配置形成されている。画素駆動回路13−9の反射画素電極12a−9に対応した配線層L3−9,L4a−9,L5a−9は、画素駆動回路13−9が配置形成される図1(b)に示す領域13−9Rに配置形成されている。   The wiring layers L3-7, L4a-7, and L5a-7 corresponding to the reflective pixel electrode 12a-7 of the pixel driving circuit 13-7 are regions shown in FIG. 1B where the pixel driving circuit 13-7 is arranged and formed. 13-7R is arranged and formed. The wiring layers L3-8, L4a-8, and L5a-8 corresponding to the reflective pixel electrode 12a-8 of the pixel drive circuit 13-8 are regions shown in FIG. 1B where the pixel drive circuit 13-8 is arranged and formed. 13-8R is arranged and formed. The wiring layers L3-9, L4a-9, and L5a-9 corresponding to the reflective pixel electrode 12a-9 of the pixel driving circuit 13-9 are regions shown in FIG. 1B where the pixel driving circuit 13-9 is arranged and formed. 13-9R is arranged and formed.

図3において、同図(c)に示す9行×1列に配列された反射画素電極12aのうち、反射画素電極12a−1は、同図(b)に示す配線層L5a−1に接続されている。配線層L5a−1は、配線層L4a−1に接続され、配線層L4a−1は配線層L3−1に接続されている。反射画素電極12a−2は、同図(b)に示す配線層L5a−2に接続され、配線層L5a−2は、配線層L4a−2に接続され、配線層L4a−2は配線層L3−2に接続されている。反射画素電極12a−3は、同図(b)に示す配線層L5a−3に接続され、配線層L5a−3は、配線層L4a−3に接続され、配線層L4a−3は配線層L3−3に接続されている。   In FIG. 3, among the reflective pixel electrodes 12a arranged in 9 rows × 1 columns shown in FIG. 3C, the reflective pixel electrode 12a-1 is connected to the wiring layer L5a-1 shown in FIG. ing. The wiring layer L5a-1 is connected to the wiring layer L4a-1, and the wiring layer L4a-1 is connected to the wiring layer L3-1. The reflective pixel electrode 12a-2 is connected to the wiring layer L5a-2 shown in FIG. 5B, the wiring layer L5a-2 is connected to the wiring layer L4a-2, and the wiring layer L4a-2 is connected to the wiring layer L3-. 2 is connected. The reflective pixel electrode 12a-3 is connected to the wiring layer L5a-3 shown in FIG. 5B, the wiring layer L5a-3 is connected to the wiring layer L4a-3, and the wiring layer L4a-3 is connected to the wiring layer L3-. 3 is connected.

反射画素電極12a−4は、同図(b)に示す配線層L5a−4に接続され、配線層L5a−4は、配線層L4a−4に接続され、配線層L4a−4は配線層L3−4に接続されている。反射画素電極12a−5は、同図(b)に示す配線層L5a−5に接続され、配線層L5a−5は、配線層L4a−5に接続され、配線層L4a−5は配線層L3−5に接続されている。反射画素電極12a−6は、同図(b)に示す配線層L5a−6に接続され、配線層L5a−6は、配線層L4a−6に接続され、配線層L4a−6は配線層L3−6に接続されている。   The reflective pixel electrode 12a-4 is connected to the wiring layer L5a-4 shown in FIG. 5B, the wiring layer L5a-4 is connected to the wiring layer L4a-4, and the wiring layer L4a-4 is connected to the wiring layer L3-. 4 is connected. The reflective pixel electrode 12a-5 is connected to the wiring layer L5a-5 shown in FIG. 5B, the wiring layer L5a-5 is connected to the wiring layer L4a-5, and the wiring layer L4a-5 is connected to the wiring layer L3-. 5 is connected. The reflective pixel electrode 12a-6 is connected to the wiring layer L5a-6 shown in FIG. 5B, the wiring layer L5a-6 is connected to the wiring layer L4a-6, and the wiring layer L4a-6 is connected to the wiring layer L3-. 6 is connected.

反射画素電極12a−7は、同図(b)に示す配線層L5a−7に接続され、配線層L5a−7は、配線層L4a−7に接続され、配線層L4a−7は配線層L3−7に接続されている。反射画素電極12a−8は、同図(b)に示す配線層L5a−8に接続され、配線層L5a−8は、配線層L4a−8に接続され、配線層L4a−8は配線層L3−8に接続されている。反射画素電極12a−9は、同図(b)に示す配線層L5a−9に接続され、配線層L5a−9は、配線層L4a−9に接続され、配線層L4a−9は配線層L3−9に接続されている。   The reflective pixel electrode 12a-7 is connected to the wiring layer L5a-7 shown in FIG. 5B, the wiring layer L5a-7 is connected to the wiring layer L4a-7, and the wiring layer L4a-7 is connected to the wiring layer L3-. 7 is connected. The reflective pixel electrode 12a-8 is connected to the wiring layer L5a-8 shown in FIG. 5B, the wiring layer L5a-8 is connected to the wiring layer L4a-8, and the wiring layer L4a-8 is connected to the wiring layer L3-. 8 is connected. The reflective pixel electrode 12a-9 is connected to the wiring layer L5a-9 shown in FIG. 5B, the wiring layer L5a-9 is connected to the wiring layer L4a-9, and the wiring layer L4a-9 is connected to the wiring layer L3-. 9 is connected.

図4は図3(c)の一部断面を示す図であり、図4(a)は図3(c)におけるB1−B1部の断面を示す図であり、図4(b)は図3(c)におけるC1−C1部の断面を示す図である。   4 is a diagram showing a partial cross section of FIG. 3C, FIG. 4A is a diagram showing a cross section of B1-B1 in FIG. 3C, and FIG. 4B is FIG. It is a figure which shows the cross section of the C1-C1 part in (c).

図4(a)では、反射画素電極12a−5と、配線層L3−4,L3−5,L3−6、配線層L4a−4,L4a−5,L4a−6、配線層L5a−5の断面を示している。図4(a)において、図2に示したと同様に、反射画素電極12a−5は、横方向の概ね中央部で配線層L5a−5と接続されている。配線層L5a−5は配線層L4a−5に接続され、配線層L4a−5は配線層L3−5に接続されている。   In FIG. 4A, cross sections of the reflective pixel electrode 12a-5, the wiring layers L3-4, L3-5, L3-6, the wiring layers L4a-4, L4a-5, L4a-6, and the wiring layer L5a-5. Is shown. In FIG. 4A, as shown in FIG. 2, the reflective pixel electrode 12a-5 is connected to the wiring layer L5a-5 at a substantially central portion in the horizontal direction. The wiring layer L5a-5 is connected to the wiring layer L4a-5, and the wiring layer L4a-5 is connected to the wiring layer L3-5.

反射画素電極12a−5と配線層L5a−5とが接続された箇所に対して、紙面の左側に反射画素電極12a−4に対応した配線層L3−4と配線層L4a−4とが配置形成されている。一方、反射画素電極12a−5と配線層L5a−5とが接続された箇所に対して、紙面の右側に反射画素電極12a−6に対応した配線層L3−6と配線層L4a−6とが配置形成されている。   A wiring layer L3-4 and a wiring layer L4a-4 corresponding to the reflective pixel electrode 12a-4 are arranged and formed on the left side of the drawing with respect to a location where the reflective pixel electrode 12a-5 and the wiring layer L5a-5 are connected. Has been. On the other hand, the wiring layer L3-6 and the wiring layer L4a-6 corresponding to the reflective pixel electrode 12a-6 are located on the right side of the drawing with respect to the location where the reflective pixel electrode 12a-5 and the wiring layer L5a-5 are connected. Arrangement is formed.

図4(b)では、反射画素電極12a−1〜12a−9と配線層L3−2,L3−5,L3−8、配線層L4a−2,L4a−5,L4a−8、配線層L5a−2,L5a−5,L5a−8の断面を示している。図4(b)において、反射画素電極12a−1〜12a−9は、紙面の左右方向(図1(c)、図3(c)では縦方向)に等間隔に配列されている。   In FIG. 4B, the reflective pixel electrodes 12a-1 to 12a-9, the wiring layers L3-2, L3-5, L3-8, the wiring layers L4a-2, L4a-5, L4a-8, and the wiring layer L5a- 2, cross sections of L5a-5 and L5a-8 are shown. In FIG. 4B, the reflective pixel electrodes 12a-1 to 12a-9 are arranged at equal intervals in the left-right direction (the vertical direction in FIGS. 1C and 3C).

反射画素電極12a−2は配線層L5a−2に接続され、配線層L5a−2は配線層L4a−2に接続され、配線層L4a−2は配線層L3−2に接続されている。反射画素電極12a−5は配線層L5a−5に接続され、配線層L5a−5は配線層L4a−5に接続され、配線層L4a−5は配線層L3−5に接続されている。反射画素電極12a−8は配線層L5a−8に接続され、配線層L5a−8は配線層L4a−8に接続され、配線層L4a−8は配線層L3−8に接続されている。   The reflective pixel electrode 12a-2 is connected to the wiring layer L5a-2, the wiring layer L5a-2 is connected to the wiring layer L4a-2, and the wiring layer L4a-2 is connected to the wiring layer L3-2. The reflective pixel electrode 12a-5 is connected to the wiring layer L5a-5, the wiring layer L5a-5 is connected to the wiring layer L4a-5, and the wiring layer L4a-5 is connected to the wiring layer L3-5. The reflective pixel electrode 12a-8 is connected to the wiring layer L5a-8, the wiring layer L5a-8 is connected to the wiring layer L4a-8, and the wiring layer L4a-8 is connected to the wiring layer L3-8.

次に、図1ならびに図2を参照して、上記構成の装置の動作を説明する。   Next, the operation of the apparatus configured as described above will be described with reference to FIG. 1 and FIG.

先ず、垂直アドレス回路16は、水平同期信号に同期して走査信号を行走査線Gに順次出力する。走査信号が出力された行走査線Gにゲート端子が接続されたスイッチング素子14は導通状態となる。   First, the vertical address circuit 16 sequentially outputs scanning signals to the row scanning lines G in synchronization with the horizontal synchronizing signal. The switching element 14 whose gate terminal is connected to the row scanning line G from which the scanning signal has been output becomes conductive.

このような状態において、水平アドレス回路17−1は画素信号の時系列的な出力タイミングに同期して書き込み制御信号を書き込みスイッチ17−2に順次出力する。これにより、書き込みスイッチ17−2は、順次非導通状態→導通状態→非導通状態となる。その結果、走査信号が出力された行走査線Gに接続されて導通状態のスイッチング素子14を介して反射画素電極12aに画素信号に対応する電圧が印加される。   In such a state, the horizontal address circuit 17-1 sequentially outputs a write control signal to the write switch 17-2 in synchronization with the time-series output timing of the pixel signal. As a result, the write switch 17-2 is sequentially switched from a non-conductive state to a conductive state to a non-conductive state. As a result, a voltage corresponding to the pixel signal is applied to the reflective pixel electrode 12a through the switching element 14 which is connected to the row scanning line G from which the scanning signal is output and is in a conductive state.

一方、共通電極30には、すべての画素部11に共通して予め設定された共通電極電圧が印加される。これにより、画素駆動回路容量部15−1と液晶容量部15−2とには、反射画素電極12aに印加された電圧に対応した電荷が蓄積される。この蓄積された電荷は、次の画素信号に対応する電圧が反射画素電極12aに印加されるまで保持される。   On the other hand, a common electrode voltage preset in common to all the pixel units 11 is applied to the common electrode 30. As a result, charges corresponding to the voltage applied to the reflective pixel electrode 12a are accumulated in the pixel drive circuit capacitor unit 15-1 and the liquid crystal capacitor unit 15-2. This accumulated charge is held until a voltage corresponding to the next pixel signal is applied to the reflective pixel electrode 12a.

画素信号に対応する電圧が反射画素電極12aに印加されると、反射画素電極12aと共通電極30とに印加された電圧の差に応じた電界が液晶29の両端に生じる。この電界により、反射画素電極12aと共通電極30とに挟まれた液晶29は、光透過率を変化させる。すなわち、液晶29は、反射画素電極12aに印加された電圧に対応して光透過率が変化する。   When a voltage corresponding to the pixel signal is applied to the reflective pixel electrode 12 a, an electric field corresponding to the difference between the voltages applied to the reflective pixel electrode 12 a and the common electrode 30 is generated at both ends of the liquid crystal 29. Due to this electric field, the liquid crystal 29 sandwiched between the reflective pixel electrode 12a and the common electrode 30 changes the light transmittance. That is, the light transmittance of the liquid crystal 29 changes in accordance with the voltage applied to the reflective pixel electrode 12a.

ガラス基板31ならびに共通電極30を介して液晶29に入射して液晶29を透過し、反射画素電極12aで反射した後再び液晶29を透過して出射する読み出し光Lは、液晶29の光透過率に応じて変調される。これにより、それぞれの画素部11毎にそれぞれの画素部11に与えられた画素信号に応じて変調された読み出し光Lが得られる。   The readout light L that is incident on the liquid crystal 29 through the glass substrate 31 and the common electrode 30 and is transmitted through the liquid crystal 29, reflected by the reflective pixel electrode 12 a, and then transmitted through the liquid crystal 29 again is emitted from the liquid crystal 29. Is modulated according to. Thereby, the readout light L modulated according to the pixel signal given to each pixel unit 11 is obtained for each pixel unit 11.

次に、図5〜図8を参照して、反射画素電極12bが概ね正方形状に形成された反射型光空間変調装置について、上記図1〜図4に示す反射画素電極12aが長方形状に形成された装置と対比させて説明する。なお、図5は先の図1、図6は先の図2、図7は先の図3、図8は先の図4にそれぞれ対応する。   Next, referring to FIG. 5 to FIG. 8, the reflective pixel electrode 12 a shown in FIG. 1 to FIG. A description will be given in comparison with the apparatus. 5 corresponds to FIG. 1, FIG. 6 corresponds to FIG. 2, FIG. 7 corresponds to FIG. 3, and FIG. 8 corresponds to FIG.

図5は反射画素電極12bが概ね正方形状に形成された反射型光空間変調装置の構成を示す図であり、同図(a)は装置の回路構成を示す図であり、同図(b)は反射画素電極12bの平面の配列を示す図である。   FIG. 5 is a diagram showing the configuration of a reflective spatial light modulator in which the reflective pixel electrodes 12b are formed in a substantially square shape. FIG. 5 (a) is a diagram showing the circuit configuration of the device, and FIG. These are figures which show the arrangement | sequence of the plane of the reflective pixel electrode 12b.

図5に示す装置は、反射画素電極12bが正方形状に形成された点が先の図1に示す装置と異なり、回路の構成など他は図1に示す装置と同様である。したがって、図5(a)は先の図1(a)と同様であり図1(a)と同符号のものは同一物であるので、その説明は省略する。   The apparatus shown in FIG. 5 is the same as the apparatus shown in FIG. 1 except for the circuit configuration and the like, unlike the apparatus shown in FIG. 1 in that the reflective pixel electrode 12b is formed in a square shape. Accordingly, FIG. 5A is the same as FIG. 1A, and the same reference numerals as those in FIG.

図5(b)は先の図1(b)に対応する図である。図5(b)において、反射画素電極12b(12b−1〜12b−9)は、上述したように縦横の寸法が概ね同等の正方形状に形成されている。   FIG. 5B is a diagram corresponding to FIG. In FIG. 5B, the reflection pixel electrodes 12b (12b-1 to 12b-9) are formed in a square shape having substantially the same vertical and horizontal dimensions as described above.

先の9個の画素駆動回路13(13−1〜13−9)に対応した9個の反射画素電極12b(12b−1〜12b−9)は、図5(b)に示すように、縦横ともに概ね等間隔に3行×3列の行列状に配置されている。   As shown in FIG. 5B, the nine reflective pixel electrodes 12b (12b-1 to 12b-9) corresponding to the previous nine pixel drive circuits 13 (13-1 to 13-9) are arranged vertically and horizontally. Both are arranged in a matrix of 3 rows × 3 columns at approximately equal intervals.

すなわち、反射画素電極12b−1は、画素駆動回路13−1に対応し、反射画素電極12b−2は、画素駆動回路13−2に対応し、反射画素電極12b−3は、画素駆動回路13−3に対応している。反射画素電極12b−4は、画素駆動回路13−4に対応し、反射画素電極12b−5は、画素駆動回路13−5に対応し、反射画素電極12b−6は、画素駆動回路13b−6に対応している。反射画素電極12b−7は、画素駆動回路13−7に対応し、反射画素電極12b−8は、画素駆動回路13−8に対応し、反射画素電極12b−9は、画素駆動回路13−9に対応している。   In other words, the reflective pixel electrode 12b-1 corresponds to the pixel drive circuit 13-1, the reflective pixel electrode 12b-2 corresponds to the pixel drive circuit 13-2, and the reflective pixel electrode 12b-3 corresponds to the pixel drive circuit 13. -3. The reflective pixel electrode 12b-4 corresponds to the pixel drive circuit 13-4, the reflective pixel electrode 12b-5 corresponds to the pixel drive circuit 13-5, and the reflective pixel electrode 12b-6 corresponds to the pixel drive circuit 13b-6. It corresponds to. The reflective pixel electrode 12b-7 corresponds to the pixel drive circuit 13-7, the reflective pixel electrode 12b-8 corresponds to the pixel drive circuit 13-8, and the reflective pixel electrode 12b-9 corresponds to the pixel drive circuit 13-9. It corresponds to.

反射画素電極12b−1は、図5(b)に示すように、画素駆動回路13−1が形成された領域13−1Rに形成されている。同様に、反射画素電極12b−2は、画素駆動回路13−2が形成された領域13−2Rに形成されている。反射画素電極12b−3は、画素駆動回路13−3が形成された領域13−3Rに形成されている。   As shown in FIG. 5B, the reflective pixel electrode 12b-1 is formed in a region 13-1R where the pixel driving circuit 13-1 is formed. Similarly, the reflective pixel electrode 12b-2 is formed in the region 13-2R where the pixel driving circuit 13-2 is formed. The reflective pixel electrode 12b-3 is formed in the region 13-3R where the pixel driving circuit 13-3 is formed.

反射画素電極12b−4は、画素駆動回路13−4が形成された領域13−4Rに形成されている。反射画素電極12b−5は、画素駆動回路13−5が形成された領域13−5Rに形成されている。反射画素電極12b−6は、画素駆動回路13−6が形成された領域13−6Rに形成されている。   The reflective pixel electrode 12b-4 is formed in the region 13-4R where the pixel driving circuit 13-4 is formed. The reflective pixel electrode 12b-5 is formed in the region 13-5R where the pixel driving circuit 13-5 is formed. The reflective pixel electrode 12b-6 is formed in the region 13-6R where the pixel driving circuit 13-6 is formed.

反射画素電極12b−7は、画素駆動回路13−7が形成された領域13−7Rに形成されている。反射画素電極12b−8は、画素駆動回路13−8が形成された領域13−8Rに形成されている。反射画素電極12b−9は、画素駆動回路13−9が形成された領域13−9Rに形成されている。   The reflective pixel electrode 12b-7 is formed in the region 13-7R where the pixel driving circuit 13-7 is formed. The reflective pixel electrode 12b-8 is formed in the region 13-8R where the pixel driving circuit 13-8 is formed. The reflective pixel electrode 12b-9 is formed in the region 13-9R where the pixel driving circuit 13-9 is formed.

これにより、各反射画素電極12b−1〜12b−9は、各画素駆動回路13−1〜13−9が形成された領域13−1R〜13−9Rと概ね同じ寸法の正方形状に形成されている。したがって、反射画素電極12bと画素駆動回路13とは、縦方向の配置行数が同じで、横方向の配置列数が同じとなる。すなわち、この第1実施形態の配列例では、反射画素電極12bと画素駆動回路13とは、ともに縦方向に3行、横方向に3列に配列されて3行×3列の行列状に配列されている。   As a result, the reflective pixel electrodes 12b-1 to 12b-9 are formed in a square shape having substantially the same dimensions as the regions 13-1R to 13-9R in which the pixel driving circuits 13-1 to 13-9 are formed. Yes. Therefore, the reflective pixel electrode 12b and the pixel drive circuit 13 have the same number of rows arranged in the vertical direction and the same number of columns arranged in the horizontal direction. That is, in the arrangement example of the first embodiment, the reflection pixel electrode 12b and the pixel driving circuit 13 are both arranged in a matrix of 3 rows × 3 columns arranged in 3 rows in the vertical direction and 3 columns in the horizontal direction. Has been.

このように配列された反射画素電極12bと画素駆動回路13とを備える画素部11は、図6の断面図に示すように構成されている。図6は、画素部11を代表して、反射画素電極12b−5と画素駆動回路13−5とを備える画素部11の断面を示す図である。すなわち、図6は図5(b)におけるA2−A2部の断面を示す図である。他の各画素部11においても、図6と同様に形成されている。   The pixel unit 11 including the reflective pixel electrode 12b and the pixel driving circuit 13 arranged in this way is configured as shown in the cross-sectional view of FIG. FIG. 6 is a diagram illustrating a cross section of the pixel unit 11 including the reflective pixel electrode 12b-5 and the pixel driving circuit 13-5 as a representative of the pixel unit 11. That is, FIG. 6 is a diagram showing a cross section of the A2-A2 portion in FIG. The other pixel portions 11 are formed in the same manner as in FIG.

なお、図6において、図2と同符号のものは図6と同様であり、その説明は省略する。   In FIG. 6, the same reference numerals as those in FIG. 2 are the same as those in FIG.

図6において、図2と異なる点は、反射画素電極12b−5の形状が反射画素電極12a−5の形状と変わったことにより、配線層L4b−5、配線層L5b−5が異なることである。また、配線層L4b−5の形状が配線層L4a−5の形状と変わったことにより、配線層L7bが異なることである。一方、他の画素駆動回路13、配線層L2,L3、液晶29ならびに共通電極30などは図2と同様である。   6 differs from FIG. 2 in that the wiring layer L4b-5 and the wiring layer L5b-5 are different because the shape of the reflective pixel electrode 12b-5 is different from the shape of the reflective pixel electrode 12a-5. . Another difference is that the wiring layer L7b is different because the shape of the wiring layer L4b-5 is different from the shape of the wiring layer L4a-5. On the other hand, the other pixel drive circuit 13, wiring layers L2 and L3, liquid crystal 29, common electrode 30, and the like are the same as those in FIG.

図6において、スイッチング素子14を構成するドレイン領域24は、反射画素電極12b−5に接続されている。すなわち、ドレイン領域24は、配線層L2に接続され、配線層L2は配線層L3−5に接続されている。配線層L3−5は配線層L4b−5に接続され、配線層L4b−5は配線層L5b−5に接続されている。配線層L5b−5は反射画素電極12b−5に接続されている。   In FIG. 6, the drain region 24 constituting the switching element 14 is connected to the reflective pixel electrode 12b-5. That is, the drain region 24 is connected to the wiring layer L2, and the wiring layer L2 is connected to the wiring layer L3-5. The wiring layer L3-5 is connected to the wiring layer L4b-5, and the wiring layer L4b-5 is connected to the wiring layer L5b-5. The wiring layer L5b-5 is connected to the reflective pixel electrode 12b-5.

配線層7bは、配線層L6に接続され、かつ図示しない配線層を介して共通電極30に接続されている。配線層L4bならびに配線層L7bは、先の配線層L4aならびに配線層L7aと同様に遮光層として機能する。   The wiring layer 7b is connected to the wiring layer L6, and is connected to the common electrode 30 via a wiring layer (not shown). The wiring layer L4b and the wiring layer L7b function as light shielding layers in the same manner as the previous wiring layer L4a and wiring layer L7a.

図7は図5に示す各画素部11に対して、図6に示す断面構造の反射画素電極12bと配線層L3、L4b、L5bとの平面方向の配置を示す図であり、先の図3に対応した図である。図7(a)は配線層L3(L3−1〜L3−9),L4b(L4b−1〜L4b−9)の配置を示す図である。図7(b)は配線層L5b(L5b−1〜L5b−9)の配置を示す図であり、同図(c)は反射画素電極12b−1〜12b−9の配置を示す図である。なお、図7(c)は図5(b)と同様である。   FIG. 7 is a diagram showing the arrangement in the planar direction of the reflective pixel electrode 12b having the cross-sectional structure shown in FIG. 6 and the wiring layers L3, L4b, and L5b for each pixel unit 11 shown in FIG. It is a figure corresponding to. FIG. 7A is a diagram showing the arrangement of the wiring layers L3 (L3-1 to L3-9) and L4b (L4b-1 to L4b-9). FIG. 7B is a diagram showing the arrangement of the wiring layers L5b (L5b-1 to L5b-9), and FIG. 7C is a diagram showing the arrangement of the reflective pixel electrodes 12b-1 to 12b-9. FIG. 7C is the same as FIG. 5B.

図7において、先の図6に示すように、図7(c)に示す反射画素電極12b−1〜12b−9の下層に同図(b)に示す配線層L5b−1〜L5b−9が配置形成されている。また、配線層L5b−1〜L5b−9の下層に図7(a)に示す配線層L4b−1〜L4b−9が配置形成され、配線層L4b−1〜L4b−9の下層に同図(a)に示す配線層L3−1〜L3−9が配置形成されている。   In FIG. 7, as shown in FIG. 6, the wiring layers L5b-1 to L5b-9 shown in FIG. 7B are provided below the reflective pixel electrodes 12b-1 to 12b-9 shown in FIG. Arrangement is formed. Also, wiring layers L4b-1 to L4b-9 shown in FIG. 7A are arranged and formed below the wiring layers L5b-1 to L5b-9, and the same figure ( Wiring layers L3-1 to L3-9 shown in a) are arranged and formed.

図7(a)において、配線層L3−1〜L3−9は、先の図3(a)に示すと同様に形成されている。配線層L4b−1〜L4b−9は、配線層L3−1〜L3−9に比べて若干大きな正方形状に形成されている。図7(b)において、配線層L5b−1〜L5b−9は、配線層L3−1〜L3−9と概ね同等の寸法で正方形状に形成されている。なお、配線層L5b−2と先の図3に示す配線層L5a−2とは、符号は異なるものの寸法ならびに配置は同様である。また、配線層L5b−5と先の図3に示す配線層L5a−5とは、符号は異なるものの寸法ならびに配置は同様であり、配線層L5b−8と先の図3に示す配線層L5a−8とは、符号は異なるものの寸法ならびに配置は同様である。   In FIG. 7A, the wiring layers L3-1 to L3-9 are formed in the same manner as shown in FIG. The wiring layers L4b-1 to L4b-9 are formed in a slightly larger square shape than the wiring layers L3-1 to L3-9. In FIG. 7B, the wiring layers L5b-1 to L5b-9 are formed in a square shape with substantially the same dimensions as the wiring layers L3-1 to L3-9. Note that the wiring layer L5b-2 and the wiring layer L5a-2 shown in FIG. Further, the wiring layer L5b-5 and the wiring layer L5a-5 shown in FIG. 3 have the same dimensions and arrangement, although the reference numerals are different. The wiring layer L5b-8 and the wiring layer L5a-5 shown in FIG. Although the reference numeral is different from 8, the dimensions and arrangement are the same.

図7において、画素駆動回路13−1の反射画素電極12b−1に対応した配線層L3−1、L4b−1、L5b−1は、画素駆動回路13−1が配置形成される図5(b)に示す領域13−1Rに配置形成されている。配線層L3−1、配線層L4b−1ならびに配線層L5b−1は、それぞれの中央部が概ね同一となるように上下方向に配置されている。   In FIG. 7, wiring layers L3-1, L4b-1, and L5b-1 corresponding to the reflective pixel electrode 12b-1 of the pixel driving circuit 13-1 are arranged and formed in the pixel driving circuit 13-1. The region 13-1R shown in FIG. The wiring layer L3-1, the wiring layer L4b-1, and the wiring layer L5b-1 are arranged in the vertical direction so that the central portions thereof are substantially the same.

画素駆動回路13−2の反射画素電極12b−2に対応した配線層L3−2、L4b−2、L5b−2は、画素駆動回路13−2が配置形成される図5(b)に示す領域13−2Rに配置形成されている。配線層L3−2、配線層L4b−2ならびに配線層L5b−2は、それぞれの中央部が概ね同一となるように上下方向に配置されている。   The wiring layers L3-2, L4b-2, and L5b-2 corresponding to the reflective pixel electrode 12b-2 of the pixel driving circuit 13-2 are regions shown in FIG. 5B in which the pixel driving circuit 13-2 is arranged and formed. 13-2R is arranged and formed. The wiring layer L3-2, the wiring layer L4b-2, and the wiring layer L5b-2 are arranged in the vertical direction so that the central portions thereof are substantially the same.

画素駆動回路13−3の反射画素電極12b−3に対応した配線層L3−3、L4b−3、L5b−3は、画素駆動回路13−3が配置形成される図5(b)に示す領域13−3Rに配置形成されている。配線層L3−3、配線層L4b−3ならびに配線層L5b−3は、それぞれの中央部が概ね同一となるように上下方向に配置されている。   The wiring layers L3-3, L4b-3, and L5b-3 corresponding to the reflective pixel electrode 12b-3 of the pixel drive circuit 13-3 are regions shown in FIG. 5B in which the pixel drive circuit 13-3 is arranged and formed. 13-3R is arranged and formed. The wiring layer L3-3, the wiring layer L4b-3, and the wiring layer L5b-3 are arranged in the vertical direction so that the central portions thereof are substantially the same.

画素駆動回路13−4の反射画素電極12b−4に対応した配線層L3−4、L4b−4、L5b−4は、画素駆動回路13−4が配置形成される図5(b)に示す領域13−4Rに配置形成されている。配線層L3−4、配線層L4b−4ならびに配線層L5b−4は、それぞれの中央部が概ね同一となるように上下方向に配置されている。   The wiring layers L3-4, L4b-4, and L5b-4 corresponding to the reflective pixel electrode 12b-4 of the pixel drive circuit 13-4 are regions shown in FIG. 5B where the pixel drive circuit 13-4 is arranged and formed. 13-4R is arranged and formed. The wiring layer L3-4, the wiring layer L4b-4, and the wiring layer L5b-4 are arranged in the vertical direction so that the center portions thereof are substantially the same.

画素駆動回路13−5の反射画素電極12b−5に対応した配線層L3−5、L4b−5、L5b−5は、画素駆動回路13−5が配置形成される図5(b)に示す領域13−5Rに配置形成されている。配線層L3−5、配線層L4b−5ならびに配線層L5b−5は、それぞれの中央部が概ね同一となるように上下方向に配置されている。   The wiring layers L3-5, L4b-5, and L5b-5 corresponding to the reflective pixel electrode 12b-5 of the pixel driving circuit 13-5 are regions shown in FIG. 5B where the pixel driving circuit 13-5 is arranged and formed. 13-5R is arranged and formed. The wiring layer L3-5, the wiring layer L4b-5, and the wiring layer L5b-5 are arranged in the vertical direction so that the center portions thereof are substantially the same.

画素駆動回路13−6の反射画素電極12b−6に対応した配線層L3−6、L4b−6、L5b−6は、画素駆動回路13−6が配置形成される図5(b)に示す領域13−6Rに配置形成されている。配線層L3−6、配線層L4b−6ならびに配線層L5b−6は、それぞれの中央部が概ね同一となるように上下方向に配置されている。   The wiring layers L3-6, L4b-6, and L5b-6 corresponding to the reflective pixel electrode 12b-6 of the pixel driving circuit 13-6 are regions shown in FIG. 5B where the pixel driving circuit 13-6 is arranged and formed. 13-6R is arranged and formed. The wiring layer L3-6, the wiring layer L4b-6, and the wiring layer L5b-6 are arranged in the vertical direction so that the center portions thereof are substantially the same.

画素駆動回路13−7の反射画素電極12b−7に対応した配線層L3−7、L4b−7、L5b−7は、画素駆動回路13−7が配置形成される図5(b)に示す領域13−7Rに配置形成されている。配線層L3−7、配線層L4b−7ならびに配線層L5b−7は、それぞれの中央部が概ね同一となるように上下方向に配置されている。   The wiring layers L3-7, L4b-7, and L5b-7 corresponding to the reflective pixel electrode 12b-7 of the pixel driving circuit 13-7 are regions shown in FIG. 5B where the pixel driving circuit 13-7 is arranged and formed. 13-7R is arranged and formed. The wiring layer L3-7, the wiring layer L4b-7, and the wiring layer L5b-7 are arranged in the vertical direction so that the center portions thereof are substantially the same.

画素駆動回路13−8の反射画素電極12b−8に対応した配線層L3−8、L4b−8、L5b−8は、画素駆動回路13−8が配置形成される図5(b)に示す領域13−8Rに配置形成されている。配線層L3−8、配線層L4b−8ならびに配線層L5b−8は、それぞれの中央部が概ね同一となるように上下方向に配置されている。   The wiring layers L3-8, L4b-8, and L5b-8 corresponding to the reflective pixel electrode 12b-8 of the pixel drive circuit 13-8 are regions shown in FIG. 5B where the pixel drive circuit 13-8 is arranged and formed. 13-8R is arranged and formed. The wiring layer L3-8, the wiring layer L4b-8, and the wiring layer L5b-8 are arranged in the vertical direction so that the center portions thereof are substantially the same.

画素駆動回路13−9の反射画素電極12b−9に対応した配線層L3−9、L4b−9、L5b−9は、画素駆動回路13−9が配置形成される図5(b)に示す領域13−9Rに配置形成されている。配線層L3−9、配線層L4b−9ならびに配線層L5b−9は、それぞれの中央部が概ね同一となるように上下方向に配置されている。   The wiring layers L3-9, L4b-9, and L5b-9 corresponding to the reflective pixel electrode 12b-9 of the pixel drive circuit 13-9 are regions shown in FIG. 5B where the pixel drive circuit 13-9 is arranged and formed. 13-9R is arranged and formed. The wiring layer L3-9, the wiring layer L4b-9, and the wiring layer L5b-9 are arranged in the vertical direction so that the central portions thereof are substantially the same.

図7において、同図(c)に示す3行×3列に配列された反射画素電極12b−1〜12b−9のうち、反射画素電極12b−1は、同図(b)に示す配線層L5b−1に接続されている。配線層L5b−1は、図7(a)に示す配線層L4b−1に接続され、配線層L4b−1は配線層L3−1に接続されている。   In FIG. 7, among the reflective pixel electrodes 12b-1 to 12b-9 arranged in 3 rows × 3 columns shown in FIG. 7C, the reflective pixel electrode 12b-1 is a wiring layer shown in FIG. It is connected to L5b-1. The wiring layer L5b-1 is connected to the wiring layer L4b-1 shown in FIG. 7A, and the wiring layer L4b-1 is connected to the wiring layer L3-1.

反射画素電極12b−2は、図7(b)に示す配線層L5b−2に接続され、配線層L5b−2は、図7(a)に示す配線層L4b−2に接続され、配線層L4b−2は配線層L3−2に接続されている。反射画素電極12b−3は、図7(b)に示す配線層L5b−3に接続され、配線層L5b−3は、図7(a)に示す配線層L4b−3に接続され、配線層L4b−3は配線層L3−3に接続されている。   The reflective pixel electrode 12b-2 is connected to the wiring layer L5b-2 shown in FIG. 7B, and the wiring layer L5b-2 is connected to the wiring layer L4b-2 shown in FIG. 7A, and the wiring layer L4b. -2 is connected to the wiring layer L3-2. The reflective pixel electrode 12b-3 is connected to the wiring layer L5b-3 shown in FIG. 7B, the wiring layer L5b-3 is connected to the wiring layer L4b-3 shown in FIG. 7A, and the wiring layer L4b. -3 is connected to the wiring layer L3-3.

反射画素電極12b−4は、図7(b)に示す配線層L5b−4に接続され、配線層L5b−4は、図7(a)に示す配線層L4b−4に接続され、配線層L4b−4は配線層L3−4に接続されている。反射画素電極12b−5は、図7(b)に示す配線層L5b−5に接続され、配線層L5b−5は、図7(a)に示す配線層L4b−5に接続され、配線層L4b−5は配線層L3−5に接続されている。反射画素電極12b−6は、図7(b)に示す配線層L5b−6に接続され、配線層L5b−6は、図7(a)に示す配線層L4b−6に接続され、配線層L4b−6は配線層L3−6に接続されている。   The reflective pixel electrode 12b-4 is connected to the wiring layer L5b-4 shown in FIG. 7B, the wiring layer L5b-4 is connected to the wiring layer L4b-4 shown in FIG. 7A, and the wiring layer L4b. -4 is connected to the wiring layer L3-4. The reflective pixel electrode 12b-5 is connected to the wiring layer L5b-5 shown in FIG. 7B, the wiring layer L5b-5 is connected to the wiring layer L4b-5 shown in FIG. 7A, and the wiring layer L4b. −5 is connected to the wiring layer L3-5. The reflective pixel electrode 12b-6 is connected to the wiring layer L5b-6 shown in FIG. 7B, the wiring layer L5b-6 is connected to the wiring layer L4b-6 shown in FIG. 7A, and the wiring layer L4b. −6 is connected to the wiring layer L3-6.

反射画素電極12b−7は、図7(b)に示す配線層L5b−7に接続され、配線層L5b−7は、図7(a)に示す配線層L4b−7に接続され、配線層L4b−7は配線層L3−7に接続されている。反射画素電極12b−8は、図7(b)に示す配線層L5b−8に接続され、配線層L5b−8は、図7(a)に示す配線層L4b−8に接続され、配線層L4b−8は配線層L3−8に接続されている。反射画素電極12b−9は、図7(b)に示す配線層L5b−9に接続され、配線層L5b−9は、図7(a)に示す配線層L4b−9に接続され、配線層L4b−9は配線層L3−9に接続されている。   The reflective pixel electrode 12b-7 is connected to the wiring layer L5b-7 shown in FIG. 7B, the wiring layer L5b-7 is connected to the wiring layer L4b-7 shown in FIG. 7A, and the wiring layer L4b. −7 is connected to the wiring layer L3-7. The reflective pixel electrode 12b-8 is connected to the wiring layer L5b-8 shown in FIG. 7B, the wiring layer L5b-8 is connected to the wiring layer L4b-8 shown in FIG. 7A, and the wiring layer L4b. −8 is connected to the wiring layer L3-8. The reflective pixel electrode 12b-9 is connected to the wiring layer L5b-9 shown in FIG. 7B, the wiring layer L5b-9 is connected to the wiring layer L4b-9 shown in FIG. 7A, and the wiring layer L4b. −9 is connected to the wiring layer L3-9.

図8は図7(c)の一部断面を示す図であり、図8(a)は図7(c)におけるB2−B2部の断面を示す図であり、図8(b)は図7(c)におけるC2−C2部の断面を示す図である。   8 is a diagram showing a partial cross section of FIG. 7C, FIG. 8A is a diagram showing a cross section of B2-B2 portion in FIG. 7C, and FIG. 8B is FIG. It is a figure which shows the cross section of the C2-C2 part in (c).

図8(a)では、反射画素電極12b−4〜12b−6、ならびに配線層L3−4〜LL3−6、配線層L4b−4〜L4b−6、配線層L5b−4〜L5b−6の断面を示している。他の反射画素電極12b−1〜12b−3,12b−7〜12b−9、ならびにこれらの反射画素電極に接続される配線層の断面も同様である。   In FIG. 8A, cross sections of the reflective pixel electrodes 12b-4 to 12b-6, the wiring layers L3-4 to LL3-6, the wiring layers L4b-4 to L4b-6, and the wiring layers L5b-4 to L5b-6. Is shown. The same applies to the other reflective pixel electrodes 12b-1 to 12b-3, 12b-7 to 12b-9, and the cross-sections of the wiring layers connected to these reflective pixel electrodes.

図8(a)において、図6に示したと同様に、反射画素電極12b−4は、概ね中央部で配線層L5b−4に接続されている。配線層L5b−4は配線層L4b−4に接続され、配線層L4b−4は配線層L3−4に接続されている。反射画素電極12b−5は、概ね中央部で配線層L5b−5に接続され、配線層L5b−5は配線層L4b−5に接続され、配線層L4b−5は配線層L3−5に接続されている。反射画素電極12b−6は、概ね中央部で配線層L5b−6に接続され、配線層L5b−6は配線層L4b−6に接続され、配線層L4b−6は配線層L3−6に接続されている。   In FIG. 8A, as shown in FIG. 6, the reflective pixel electrode 12b-4 is connected to the wiring layer L5b-4 at a substantially central portion. The wiring layer L5b-4 is connected to the wiring layer L4b-4, and the wiring layer L4b-4 is connected to the wiring layer L3-4. The reflective pixel electrode 12b-5 is connected to the wiring layer L5b-5 at a substantially central portion, the wiring layer L5b-5 is connected to the wiring layer L4b-5, and the wiring layer L4b-5 is connected to the wiring layer L3-5. ing. The reflective pixel electrode 12b-6 is connected to the wiring layer L5b-6 at a substantially central portion, the wiring layer L5b-6 is connected to the wiring layer L4b-6, and the wiring layer L4b-6 is connected to the wiring layer L3-6. ing.

図8(b)では、反射画素電極12b−2,12b−5,12b−8、配線層L3−2,L3−5,L3−8、配線層L4b−2,L4b−5,L4b−8、配線層L5b−2,L5b−5,L5b−8の断面を示している。他の反射画素電極12b−1,12b−3〜12b−4,12b−6〜12b−7,12b−9、ならびにこれらの反射画素電極に接続される配線層の断面も同様である。   In FIG. 8B, the reflective pixel electrodes 12b-2, 12b-5, 12b-8, the wiring layers L3-2, L3-5, L3-8, the wiring layers L4b-2, L4b-5, L4b-8, The cross section of wiring layer L5b-2, L5b-5, and L5b-8 is shown. The same applies to the other reflective pixel electrodes 12b-1, 12b-3 to 12b-4, 12b-6 to 12b-7, 12b-9, and the cross sections of the wiring layers connected to these reflective pixel electrodes.

図8(b)において、図6に示したと同様に、反射画素電極12b−2は、概ね中央部で配線層L5b−2に接続されている。配線層L5b−2は配線層L4b−2に接続され、配線層L4b−2は配線層L3−2に接続されている。反射画素電極12b−5は、概ね中央部で配線層L5b−5に接続され、配線層L5b−5は配線層L4b−5に接続され、配線層L4b−5は配線層L3−5に接続されている。反射画素電極12b−8は、概ね中央部で配線層L5b−8に接続され、配線層L5b−8は配線層L4b−8に接続され、配線層L4b−8は配線層L3−8に接続されている。   In FIG. 8B, as shown in FIG. 6, the reflective pixel electrode 12b-2 is connected to the wiring layer L5b-2 at a substantially central portion. The wiring layer L5b-2 is connected to the wiring layer L4b-2, and the wiring layer L4b-2 is connected to the wiring layer L3-2. The reflective pixel electrode 12b-5 is connected to the wiring layer L5b-5 at a substantially central portion, the wiring layer L5b-5 is connected to the wiring layer L4b-5, and the wiring layer L4b-5 is connected to the wiring layer L3-5. ing. The reflective pixel electrode 12b-8 is connected to the wiring layer L5b-8 at a substantially central portion, the wiring layer L5b-8 is connected to the wiring layer L4b-8, and the wiring layer L4b-8 is connected to the wiring layer L3-8. ing.

すなわち、図8から分かるように、それぞれ対応する反射画素電極12b−1〜12b−9と配線層L3−1〜L3−9、L4b−1〜L4b−9、L5b−1〜L5b−9とは、同様に接続配置されている。   That is, as can be seen from FIG. 8, the corresponding reflective pixel electrodes 12b-1 to 12b-9 and the wiring layers L3-1 to L3-9, L4b-1 to L4b-9, and L5b-1 to L5b-9, respectively. , Arranged in a similar manner.

次に、図9を参照して、画素信号に基づいて読み出し光が変調され、液晶29の表示状態が縦方向にのみ変化する階調(グラデーション)表示について説明する。図9(a)は反射画素電極12aが長方形状に形成された図1〜図4に示す装置の縦方向における階調表示状態の一例を示す図である。図9(b)は反射画素電極12bが正方形状に形成された図5〜図8に示す装置の縦方向における階調表示状態の一例を示す図である。   Next, with reference to FIG. 9, a gradation display in which the readout light is modulated based on the pixel signal and the display state of the liquid crystal 29 changes only in the vertical direction will be described. FIG. 9A is a diagram showing an example of a gradation display state in the vertical direction of the apparatus shown in FIGS. 1 to 4 in which the reflective pixel electrode 12a is formed in a rectangular shape. FIG. 9B is a diagram showing an example of a gradation display state in the vertical direction of the device shown in FIGS. 5 to 8 in which the reflective pixel electrode 12b is formed in a square shape.

なお、図9において、反射画素電極12a,12b内に記載されている数値は、例えば8ビットの階調データとなる画素信号により256通りの階調表示(「0」〜「255」階調)が可能な場合の階調の度合いを示している。したがって、「0」階調では白色が表示され、「255」階調では黒色が表示され、中間の例えば「128」階調ではグレー色が表示される。   In FIG. 9, the numerical values described in the reflective pixel electrodes 12a and 12b are, for example, 256 gray scale display (“0” to “255” gray scale) by pixel signals that are 8-bit gray scale data. This shows the degree of gradation in the case where possible. Accordingly, white is displayed at the “0” gradation, black is displayed at the “255” gradation, and a gray color is displayed at the intermediate “128” gradation, for example.

図9(a)に示す縦方向の階調表示例では、例えば「0」階調に対応した画素信号が反射画素電極12a−1に対応した画素駆動回路13−1に書き込まれる。これにより、反射画素電極12a−1に対応した液晶29では、読み出し光は「0」階調の画素信号に対応して変調され、「0」階調に対応した階調表示状態となる。   In the vertical gradation display example shown in FIG. 9A, for example, a pixel signal corresponding to the “0” gradation is written to the pixel driving circuit 13-1 corresponding to the reflective pixel electrode 12a-1. As a result, in the liquid crystal 29 corresponding to the reflective pixel electrode 12a-1, the readout light is modulated corresponding to the pixel signal of “0” gradation, and a gradation display state corresponding to “0” gradation is obtained.

同様に、例えば「32」階調に対応した画素信号は、反射画素電極12a−2に対応した画素駆動回路13−2に書き込まれる。これにより、反射画素電極12a−2に対応した液晶29では、読み出し光は「32」階調の画素信号に対応して変調され、「32」階調に対応した階調表示状態となる。   Similarly, for example, a pixel signal corresponding to the “32” gradation is written into the pixel driving circuit 13-2 corresponding to the reflective pixel electrode 12a-2. Thereby, in the liquid crystal 29 corresponding to the reflective pixel electrode 12a-2, the readout light is modulated corresponding to the pixel signal of “32” gradation, and a gradation display state corresponding to “32” gradation is obtained.

例えば「64」階調に対応した画素信号は、反射画素電極12a−3に対応した画素駆動回路13−3に書き込まれる。これにより、反射画素電極12a−3に対応した液晶29では、読み出し光は「64」階調の画素信号に対応して変調され、「64」階調に対応した階調表示状態となる。   For example, the pixel signal corresponding to the “64” gradation is written into the pixel driving circuit 13-3 corresponding to the reflective pixel electrode 12a-3. Thereby, in the liquid crystal 29 corresponding to the reflective pixel electrode 12a-3, the readout light is modulated corresponding to the pixel signal of “64” gradation, and a gradation display state corresponding to “64” gradation is obtained.

例えば「96」階調に対応した画素信号は、反射画素電極12a−4に対応した画素駆動回路13−4に書き込まれる。これにより、反射画素電極12a−4に対応した液晶29では、読み出し光は「96」階調の画素信号に対応して変調され、「96」階調に対応した階調表示状態となる。   For example, the pixel signal corresponding to the “96” gradation is written into the pixel driving circuit 13-4 corresponding to the reflective pixel electrode 12a-4. Thereby, in the liquid crystal 29 corresponding to the reflective pixel electrode 12a-4, the readout light is modulated corresponding to the pixel signal of “96” gradation, and the gradation display state corresponding to “96” gradation is obtained.

例えば「128」階調に対応した画素信号は、反射画素電極12a−5に対応した画素駆動回路13−5に書き込まれる。これにより、反射画素電極12a−5に対応した液晶29では、読み出し光は「128」階調の画素信号に対応して変調され、「128」階調に対応した階調表示状態となる。   For example, the pixel signal corresponding to the “128” gradation is written into the pixel driving circuit 13-5 corresponding to the reflective pixel electrode 12a-5. Thereby, in the liquid crystal 29 corresponding to the reflective pixel electrode 12a-5, the readout light is modulated corresponding to the pixel signal of “128” gradation, and a gradation display state corresponding to the “128” gradation is obtained.

例えば「160」階調に対応した画素信号は、反射画素電極12a−6に対応した画素駆動回路13−6に書き込まれる。これにより、反射画素電極12a−6に対応した液晶29では、読み出し光は「160」階調の画素信号に対応して変調され、「160」階調に対応した階調表示状態となる。   For example, the pixel signal corresponding to the “160” gradation is written into the pixel driving circuit 13-6 corresponding to the reflective pixel electrode 12a-6. Thereby, in the liquid crystal 29 corresponding to the reflective pixel electrode 12a-6, the readout light is modulated corresponding to the pixel signal of “160” gradation, and a gradation display state corresponding to “160” gradation is obtained.

例えば「192」階調に対応した画素信号は、反射画素電極12a−7に対応した画素駆動回路13−7に書き込まれる。これにより、反射画素電極12a−7に対応した液晶29では、読み出し光は「192」階調の画素信号に対応して変調され、「192」階調に対応した階調表示状態となる。   For example, the pixel signal corresponding to the “192” gradation is written into the pixel driving circuit 13-7 corresponding to the reflective pixel electrode 12a-7. Thereby, in the liquid crystal 29 corresponding to the reflective pixel electrode 12a-7, the readout light is modulated in accordance with the pixel signal of “192” gradation, and the gradation display state corresponding to the “192” gradation is obtained.

例えば「224」階調に対応した画素信号は、反射画素電極12a−8に対応した画素駆動回路13−8に書き込まれる。これにより、反射画素電極12a−8に対応した液晶29では、読み出し光は「224」階調の画素信号に対応して変調され、「224」階調に対応した階調表示状態となる。   For example, the pixel signal corresponding to the “224” gradation is written into the pixel driving circuit 13-8 corresponding to the reflective pixel electrode 12a-8. As a result, in the liquid crystal 29 corresponding to the reflective pixel electrode 12a-8, the readout light is modulated corresponding to the pixel signal of “224” gradation, and a gradation display state corresponding to “224” gradation is obtained.

例えば「255」階調に対応した画素信号は、反射画素電極12a−9に対応した画素駆動回路13−9に書き込まれる。これにより、反射画素電極12a−9に対応した液晶29では、読み出し光は「255」階調の画素信号に対応して変調され、「255」階調に対応した階調表示状態となる。   For example, the pixel signal corresponding to the “255” gradation is written into the pixel driving circuit 13-9 corresponding to the reflective pixel electrode 12a-9. Thereby, in the liquid crystal 29 corresponding to the reflective pixel electrode 12a-9, the readout light is modulated corresponding to the pixel signal of “255” gradation, and a gradation display state corresponding to the “255” gradation is obtained.

一方、図9(b)に示す階調表示例では、例えば「0」階調に対応した画素信号が同行の反射画素電極12b−1〜12b−3に対応した画素駆動回路13−1〜13−3に書き込まれる。これにより、反射画素電極12b−1〜12b−3に対応した液晶29では、読み出し光は「0」階調の画素信号に対応して変調され、「0」階調に対応した階調表示状態となる。   On the other hand, in the gradation display example shown in FIG. 9B, for example, pixel drive circuits 13-1 to 13-13 corresponding to the reflection pixel electrodes 12b-1 to 12b-3 in the same row correspond to the pixel signal corresponding to the “0” gradation. -3. Thereby, in the liquid crystal 29 corresponding to the reflective pixel electrodes 12b-1 to 12b-3, the readout light is modulated corresponding to the pixel signal of “0” gradation, and the gradation display state corresponding to “0” gradation. It becomes.

同様に、例えば「128」階調に対応した画素信号は、同行の反射画素電極12b−4〜12b−6に対応した画素駆動回路13−4〜13−6に書き込まれる。これにより、反射画素電極12b−4〜12b−6に対応した液晶29では、読み出し光は「128」階調の画素信号に対応して変調され、「128」階調に対応した階調表示状態となる。   Similarly, for example, pixel signals corresponding to “128” gradation are written to the pixel drive circuits 13-4 to 13-6 corresponding to the reflective pixel electrodes 12b-4 to 12b-6 in the same row. Thereby, in the liquid crystal 29 corresponding to the reflective pixel electrodes 12b-4 to 12b-6, the readout light is modulated corresponding to the pixel signal of “128” gradation, and the gradation display state corresponding to “128” gradation It becomes.

例えば「255」階調に対応した画素信号は、同行の反射画素電極12b−7〜12b−9に対応した画素駆動回路13−7〜13−9に書き込まれる。これにより、反射画素電極12b−7〜12b−9に対応した液晶29では、読み出し光は「255」階調の画素信号に対応して変調され、「255」階調に対応した階調表示状態となる。   For example, the pixel signal corresponding to the “255” gradation is written to the pixel driving circuits 13-7 to 13-9 corresponding to the reflective pixel electrodes 12b-7 to 12b-9 in the same row. Thereby, in the liquid crystal 29 corresponding to the reflective pixel electrodes 12b-7 to 12b-9, the readout light is modulated corresponding to the pixel signal of “255” gradation, and the gradation display state corresponding to “255” gradation. It becomes.

このように、反射画素電極12aを縦方向に配列した装置では、図9(a)に示すように、それぞれの反射画素電極12a−1〜12a−9に対応した画素部11毎に読み出し光の変調の度合いを変えることが可能となる。すなわち、反射画素電極12aの配列方向となる縦方向に、配列数と同数の9段階に読み出し光を変調することができる。   As described above, in the device in which the reflective pixel electrodes 12a are arranged in the vertical direction, as shown in FIG. 9A, the read light is supplied to each pixel unit 11 corresponding to each reflective pixel electrode 12a-1 to 12a-9. It is possible to change the degree of modulation. That is, the readout light can be modulated in nine stages, the number of which is the same as the number of arrangement, in the vertical direction, which is the arrangement direction of the reflective pixel electrodes 12a.

これに対して、反射画素電極12bを縦方向と横方向に配列した装置では、図9(b)に示すように、横方向に配列された反射画素電極12bに対応した画素部11における読み出し光の変調の度合いは同一となる。これにより、反射画素電極12bが図9(b)に示す3行×3列の配列例では、読み出し光は縦方向の配列数と同数の3段階に変調される。   In contrast, in an apparatus in which the reflective pixel electrodes 12b are arranged in the vertical direction and the horizontal direction, as shown in FIG. 9B, the readout light in the pixel unit 11 corresponding to the reflective pixel electrodes 12b arranged in the horizontal direction. The degree of modulation is the same. As a result, in the arrangement example in which the reflective pixel electrodes 12b are arranged in 3 rows × 3 columns shown in FIG. 9B, the readout light is modulated in three stages, which is the same as the number of arrangement in the vertical direction.

上記反射画素電極12a,12bの形状、配列が異なる2つの装置を対比してみると、両者は画素駆動回路13の数、形状ならびに配列、反射画素電極12a,12bの数の点で同様の構成を採用している。一方、反射画素電極12aを縦方向に配列した装置は、反射画素電極12bを縦横方向に配列した装置に比べて、上述したように縦方向の階調表示の分解能、すなわち読み出し光の変調の分解能を格段に向上させることが可能となる。   When two devices having different shapes and arrangements of the reflection pixel electrodes 12a and 12b are compared, they are similar in terms of the number, shape and arrangement of the pixel drive circuit 13, and the number of reflection pixel electrodes 12a and 12b. Is adopted. On the other hand, the device in which the reflective pixel electrodes 12a are arranged in the vertical direction, as compared with the device in which the reflective pixel electrodes 12b are arranged in the vertical and horizontal directions, as described above, the resolution of gradation display in the vertical direction, that is, the resolution of modulation of the readout light. Can be significantly improved.

以上説明したように、上記両装置では、画素駆動回路の構成や配列は同一である。これにより、この第1実施形態の反射型光空間変調装置は、反射画素電極の寸法ならびに配列が異なる画素部11を製造する際に、画素駆動回路13を共通化することができる。   As described above, in both the above devices, the configuration and arrangement of the pixel drive circuit are the same. As a result, the reflective spatial light modulator of the first embodiment can share the pixel drive circuit 13 when manufacturing the pixel units 11 having different dimensions and arrangements of the reflective pixel electrodes.

したがって、反射画素電極12a,12bの寸法ならびに配列が異なる画素部11を構成する際に、画素駆動回路13などの設計を新たにやり直す必要はなくなり、半導体製造工程における露光マスクなどもすべて作成し直す必要もなくなる。すなわち、画素駆動回路13ならびに配線層L1,L2,L6を形成する際に使用する露光マスクを共通化することができる。この結果、反射型光空間変調装置において、画素駆動回路13が共通で反射画素電極の寸法ならびに配列が異なる画素部11を容易に構成することができる。   Therefore, it is not necessary to redesign the pixel drive circuit 13 and the like when constructing the pixel portion 11 having different dimensions and arrangement of the reflective pixel electrodes 12a and 12b, and all the exposure masks in the semiconductor manufacturing process are recreated. There is no need. That is, the exposure mask used when forming the pixel drive circuit 13 and the wiring layers L1, L2, and L6 can be shared. As a result, in the reflection type spatial light modulation device, the pixel unit 11 having a common pixel drive circuit 13 and different reflection pixel electrode dimensions and arrangement can be easily configured.

前述した発明が解決しようとする課題の欄で説明したように、光通信の分野で用いられる波長選択スイッチでは、画素部は横方向の寸法に比べて縦方向の寸法を狭くするほど、波長選択の分解能を向上させることができる。すなわち、波長選択スイッチは、横方向に比べて縦方向の階調表示の分解能、すなわち縦方向における読み出し光の変調の分解能が高い方が望ましいことが従来から知られている。   As described above in the section of the problem to be solved by the invention, in the wavelength selective switch used in the field of optical communication, the pixel portion has a wavelength selection that becomes narrower in the vertical direction than in the horizontal direction. Resolution can be improved. That is, it has been conventionally known that a wavelength selective switch preferably has a higher resolution of gradation display in the vertical direction than that in the horizontal direction, that is, a higher resolution of modulation of readout light in the vertical direction.

したがって、反射画素電極12aを縦方向に配列した図1〜図4に示す反射型光空間変調装置は、波長選択スイッチなどに代表されるように縦方向に読み出し光の変調の高分解能が要求されるデバイスに対して好適な構成を提供することができる。   Therefore, the reflective spatial light modulator shown in FIGS. 1 to 4 in which the reflective pixel electrodes 12a are arranged in the vertical direction is required to have high resolution for modulating the readout light in the vertical direction, as represented by a wavelength selective switch or the like. It is possible to provide a suitable configuration for the device.

一方、映像などを表示する液晶表示装置は、正方形状の画素が等間隔でかつ狭い間隔で配置されているほど表示画像の解像度が高められ、画質の向上に有利となることが従来から知られている。したがって、反射画素電極12bを縦横方向に等間隔に配列した図5〜図8に示す反射型光空間変調装置は、液晶表示装置として好適な構成を提供することができる。   On the other hand, liquid crystal display devices that display video and the like have been conventionally known that the resolution of a display image is increased as square pixels are arranged at equal and narrower intervals, which is advantageous in improving image quality. ing. Therefore, the reflective spatial light modulator shown in FIGS. 5 to 8 in which the reflective pixel electrodes 12b are arranged at equal intervals in the vertical and horizontal directions can provide a configuration suitable as a liquid crystal display device.

例えば、反射画素電極12bが縦横方向に行列状に配列された液晶表示装置として好適な反射型光空間変調装置において、反射画素電極12bの形状ならびに配列を変更することで波長選択スイッチとして好適な反射型光空間変調装置を提供することができる。これとは逆に、反射画素電極12aが縦方向に配列された波長選択スイッチとして好適な反射型光空間変調装置において、反射画素電極12aの形状ならびに配列を変更することで液晶表示装置として好適な反射型光空間変調装置を提供することができる。   For example, in a reflective spatial light modulation device suitable as a liquid crystal display device in which the reflective pixel electrodes 12b are arranged in rows and columns in the vertical and horizontal directions, the reflective and suitable as a wavelength selective switch can be obtained by changing the shape and arrangement of the reflective pixel electrodes 12b. Type spatial light modulator can be provided. On the contrary, in a reflective spatial light modulator suitable as a wavelength selective switch in which the reflective pixel electrodes 12a are arranged in the vertical direction, it is suitable as a liquid crystal display device by changing the shape and arrangement of the reflective pixel electrodes 12a. A reflective spatial light modulator can be provided.

したがって、画素駆動回路13を兼用することで、反射画素電極12bが縦横方向に行列状に配列された液晶表示装置から波長選択スイッチに代表される反射画素電極が縦方向に配列されたデバイスを容易に構成することができる。もしくは、画素駆動回路13を兼用することで、波長選択スイッチに代表される反射画素電極が縦方向に配列されたデバイスから反射画素電極12bが縦横方向に行列状に配列された液晶表示装置を容易に構成することができる。   Therefore, by using the pixel driving circuit 13 also, a device in which reflective pixel electrodes typified by wavelength selective switches are arranged in the vertical direction from a liquid crystal display device in which the reflective pixel electrodes 12b are arranged in a matrix in the vertical and horizontal directions can be easily obtained. Can be configured. Alternatively, the pixel drive circuit 13 is also used to facilitate a liquid crystal display device in which the reflective pixel electrodes 12b are arranged in a matrix in the vertical and horizontal directions from a device in which the reflective pixel electrodes typified by the wavelength selective switch are arranged in the vertical direction. Can be configured.

この結果、この第1実施形態の反射型光空間変調装置においては、液晶表示装置として好適な反射型光空間変調装置、もしくは波長選択スイッチなどに好適な反射画素電極が縦方向に配列された反射型光空間変調装置を容易かつ安価に提供することができる。   As a result, in the reflective spatial light modulator of the first embodiment, the reflective spatial light modulator suitable as a liquid crystal display device, or a reflective pixel electrode suitable for a wavelength selective switch or the like is arranged in the vertical direction. Type spatial light modulator can be provided easily and inexpensively.

なお、上記第1実施形態では、一例として画素駆動回路13は3行×3列に配列され、反射画素電極12bが正方形状に形成された装置では、反射画素電極12bが3行×3列に配列された構成を説明した。また、反射画素電極12aが長方形状に形成された装置では、反射画素電極12aが9行×1列に配列された構成を説明した。   In the first embodiment, as an example, the pixel drive circuits 13 are arranged in 3 rows × 3 columns, and in a device in which the reflective pixel electrodes 12b are formed in a square shape, the reflective pixel electrodes 12b are arranged in 3 rows × 3 columns. The arranged arrangement has been described. In the device in which the reflective pixel electrodes 12a are formed in a rectangular shape, the configuration in which the reflective pixel electrodes 12a are arranged in 9 rows × 1 column has been described.

画素駆動回路13ならびに反射画素電極12a,12bの数ならびに配列は、これに制約されることはない。すなわち、反射画素電極12bが正方形状に形成された装置では、
画素駆動回路13ならびに反射画素電極12bはm行×n列であっても同様の効果を得ることができる。また、反射画素電極12aが長方形状に形成された装置では、画素駆動回路13はm行×n列、反射画素電極12bはmn行×1列であっても同様の効果を得ることができる。なお、mは正の整数、nは2以上の正の整数とする。
The number and arrangement of the pixel driving circuit 13 and the reflection pixel electrodes 12a and 12b are not limited to this. That is, in an apparatus in which the reflective pixel electrode 12b is formed in a square shape,
The same effect can be obtained even if the pixel driving circuit 13 and the reflective pixel electrode 12b are m rows × n columns. In the device in which the reflective pixel electrode 12a is formed in a rectangular shape, the same effect can be obtained even if the pixel driving circuit 13 has m rows × n columns and the reflective pixel electrode 12b has mn rows × 1 column. Note that m is a positive integer, and n is a positive integer of 2 or more.

11…画素部
12a(12a−1〜12a−9),12b(12b−1〜12b−9)…反射画素電極
13(13−1〜13−9)…画素駆動回路
13−1R〜13−9R…領域
14…スイッチング素子
15…容量部
15−1…画素駆動回路容量部
15−2…液晶容量部
16…垂直アドレス回路
17…画素信号供給回路
17−1…水平アドレス回路
17−2…書き込みスイッチ
21…シリコン基板
22…ゲート電極
23…ソース領域
24…ドレイン領域
25…第1容量電極
26…第2容量電極
27…絶縁層
28…フィールド絶縁膜
29…液晶
30…共通電極
31…ガラス基板
L1,L2,L3(L3−1〜L3−9),L4(L4a−1〜L4a−9),L5(L5a−1〜L5a−9),L6,L7(L7a,L7b)…配線層
D…列画素信号線
G…行走査線
S…画素信号供給線
DESCRIPTION OF SYMBOLS 11 ... Pixel part 12a (12a-1 to 12a-9), 12b (12b-1 to 12b-9) ... Reflection pixel electrode 13 (13-1 to 13-9) ... Pixel drive circuit 13-1R to 13-9R ... Area 14 ... Switching element 15 ... Capacitor 15-1 ... Pixel drive circuit capacitor 15-2 ... Liquid crystal capacitor 16 ... Vertical address circuit 17 ... Pixel signal supply circuit 17-1 ... Horizontal address circuit 17-2 ... Write switch DESCRIPTION OF SYMBOLS 21 ... Silicon substrate 22 ... Gate electrode 23 ... Source region 24 ... Drain region 25 ... 1st capacity electrode 26 ... 2nd capacity electrode 27 ... Insulating layer 28 ... Field insulating film 29 ... Liquid crystal 30 ... Common electrode 31 ... Glass substrate L1, L2, L3 (L3-1 to L3-9), L4 (L4a-1 to L4a-9), L5 (L5a-1 to L5a-9), L6, L7 (L7a, L7b) ... Line layer D ... column pixel signal line G ... row scanning line S ... pixel signal supply line

Claims (2)

入射した読み出し光を、反射画素電極と共通電極との間に配置された液晶を透過させて前記反射画素電極で反射させた後、再び前記液晶を透過させて読み出し、前記反射画素電極と前記共通電極とに与えられて前記液晶の両端に印加される電圧の差に応じて、読み出し光を光変調する画素部を備え、
前記画素部は、画素信号に応じた画素駆動電圧を前記反射画素電極に供給する画素駆動回路を備え、
前記画素駆動回路は、縦方向ならびに横方向に行列状に配置され、前記画素駆動回路の縦方向の配置行数または横方向の配置列数と、前記各画素駆動回路に対応した前記反射画素電極の縦方向の配置行数または横方向の配置列数とは異なる
ことを特徴とする反射型光空間変調装置。
The incident readout light is transmitted through the liquid crystal disposed between the reflective pixel electrode and the common electrode, reflected by the reflective pixel electrode, and then read again through the liquid crystal, and shared with the reflective pixel electrode and the common pixel electrode. A pixel unit that optically modulates readout light according to a difference in voltage applied to both ends of the liquid crystal given to the electrode;
The pixel unit includes a pixel drive circuit that supplies a pixel drive voltage corresponding to a pixel signal to the reflective pixel electrode,
The pixel drive circuit is arranged in a matrix in the vertical direction and the horizontal direction, the number of rows arranged in the vertical direction or the number of columns arranged in the horizontal direction of the pixel drive circuit, and the reflective pixel electrode corresponding to each pixel drive circuit The reflection type spatial light modulation device is different from the number of arranged rows in the vertical direction or the number of arranged columns in the horizontal direction.
前記画素駆動回路は、縦方向にm(m:正の整数)行に配置され、横方向にn(n:2以上の正の整数)列に配置され、m×n個の前記画素駆動回路に対応したm×n個の反射画素電極は、縦方向にmn行×1列に配置されている
ことを特徴とする請求項1に記載の反射型光空間変調装置。
The pixel driving circuits are arranged in m (m: positive integer) rows in the vertical direction and arranged in n (n: positive integers of 2 or more) in the horizontal direction, and m × n pixel driving circuits. 2. The reflection type spatial light modulator according to claim 1, wherein m × n reflective pixel electrodes corresponding to are arranged in mn rows × 1 columns in the vertical direction.
JP2013026697A 2013-02-14 2013-02-14 Reflective spatial light modulator Active JP6079287B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013026697A JP6079287B2 (en) 2013-02-14 2013-02-14 Reflective spatial light modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013026697A JP6079287B2 (en) 2013-02-14 2013-02-14 Reflective spatial light modulator

Publications (2)

Publication Number Publication Date
JP2014157183A true JP2014157183A (en) 2014-08-28
JP6079287B2 JP6079287B2 (en) 2017-02-15

Family

ID=51578100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013026697A Active JP6079287B2 (en) 2013-02-14 2013-02-14 Reflective spatial light modulator

Country Status (1)

Country Link
JP (1) JP6079287B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020154230A (en) * 2019-03-22 2020-09-24 株式会社Jvcケンウッド Liquid crystal display device and manufacturing method of the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1048660A (en) * 1996-08-06 1998-02-20 Toshiba Corp Liquid crystal display device
JPH11183935A (en) * 1997-12-22 1999-07-09 Matsushita Electric Ind Co Ltd Display elements
JP2007334113A (en) * 2006-06-16 2007-12-27 Victor Co Of Japan Ltd Reflective liquid crystal display device
JP2009258689A (en) * 2008-03-24 2009-11-05 Citizen Holdings Co Ltd Optical modulation device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1048660A (en) * 1996-08-06 1998-02-20 Toshiba Corp Liquid crystal display device
JPH11183935A (en) * 1997-12-22 1999-07-09 Matsushita Electric Ind Co Ltd Display elements
JP2007334113A (en) * 2006-06-16 2007-12-27 Victor Co Of Japan Ltd Reflective liquid crystal display device
JP2009258689A (en) * 2008-03-24 2009-11-05 Citizen Holdings Co Ltd Optical modulation device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020154230A (en) * 2019-03-22 2020-09-24 株式会社Jvcケンウッド Liquid crystal display device and manufacturing method of the same
US11417290B2 (en) 2019-03-22 2022-08-16 Jvckenwood Corporation Liquid crystal display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
JP6079287B2 (en) 2017-02-15

Similar Documents

Publication Publication Date Title
US8988312B2 (en) Display controller, display device, image processing method, and image processing program
JP5078416B2 (en) Reflective liquid crystal display device and substrate for reflective liquid crystal display device
TWI457674B (en) Pixel array, pixel structure, and driving method of pixel structure
CN102341744B (en) Stereoscopic display device
US10627688B2 (en) Active matrix substrate and display panel
KR101764548B1 (en) Array substrate and liquid crystal display panel
JP6208886B2 (en) Alignment substrate and liquid crystal display panel
US10809581B2 (en) Active matrix substrate, and display panel
CN108109601A (en) Display device and electronic equipment
CN105093547A (en) 3d display device and driving method thereof
TWI269256B (en) Display device
JP2016527560A (en) Array substrate and liquid crystal display panel
US10495891B2 (en) Three-dimensional (3D) display device
CN104280959B (en) Dot structure, display panel and its manufacturing method
JP2011059204A (en) Electrophoretic display panel
WO2015002016A1 (en) Display device
JP2015099331A (en) Liquid crystal display device
CN109164655A (en) Array substrate, display device and its preparation and driving method, base plate preparation method
JP2000028938A (en) Array type optical modulation element, array type exposure element, and method for driving plane display device
CN203350570U (en) Array substrate and liquid crystal display panel
JP6079287B2 (en) Reflective spatial light modulator
JP2011043774A (en) Display device
CN107272273A (en) Liquid crystal slit grating, 3 d display device and intelligent terminal
KR102395116B1 (en) Display device
JP5084958B2 (en) Reflective liquid crystal display device and substrate for reflective liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170102

R150 Certificate of patent or registration of utility model

Ref document number: 6079287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150