JP2014139522A - Physical quantity sensor and manufacturing method thereof - Google Patents

Physical quantity sensor and manufacturing method thereof Download PDF

Info

Publication number
JP2014139522A
JP2014139522A JP2013008216A JP2013008216A JP2014139522A JP 2014139522 A JP2014139522 A JP 2014139522A JP 2013008216 A JP2013008216 A JP 2013008216A JP 2013008216 A JP2013008216 A JP 2013008216A JP 2014139522 A JP2014139522 A JP 2014139522A
Authority
JP
Japan
Prior art keywords
substrate
protective film
side protective
film
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013008216A
Other languages
Japanese (ja)
Other versions
JP5949573B2 (en
Inventor
Takashige Nagao
高成 長尾
Koji Muto
浩司 武藤
Hisanori Yokura
久則 与倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013008216A priority Critical patent/JP5949573B2/en
Publication of JP2014139522A publication Critical patent/JP2014139522A/en
Application granted granted Critical
Publication of JP5949573B2 publication Critical patent/JP5949573B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Measuring Volume Flow (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress variations in a characteristic of a resistor for detecting a physical quantity in a physical quantity sensor.SOLUTION: A manufacturing method of a physical quantity sensor is configured to execute: a preparing step of preparing a component in which a front surface structure 22 is formed on a front surface 21a of a substrate 21; then a protective film simultaneously-forming step of simultaneously forming a front surface side protective film 23 on the front surface structure 22 and a rear surface side protective film 24 on a rear surface 21b of the substrate 21 (Fig. 4(a)); then a contact forming step of forming pads 25 for electrically connecting a resistor 27 and externals; subsequently an opening forming step of forming an opening 24a which exposes the rear surface 21b of the substrate 21 at a portion of the rear surface side protective film 24 corresponding to a groove part 21c (Fig. 4(c)); and further an etching step of forming the groove part 21c in the substrate 21 by etching the substrate 21 while using as a mask the rear surface side protective film 24 in which the opening 24a is formed (Fig. 4(d)).

Description

本発明は、センシング部を備えた物理量センサ及びその製造方法に関する。   The present invention relates to a physical quantity sensor including a sensing unit and a manufacturing method thereof.

従来より、支持基板であるダイヤフラムの一面側に、第1絶縁膜、物理量を検出するための抵抗体、第2絶縁膜が順次成膜されて形成されたセンシング部を有する半導体装置及びその製造方法が、例えば特許文献1で提案されている。具体的には、抵抗体が各絶縁膜で挟まれてサンドイッチ状の薄膜部が形成されている。そして、抵抗体のセンシング感度を向上させるために、薄膜部の裏面すなわち第1絶縁膜側の面の一部が露出するようにダイヤフラムの一部が除去された構造が提案されている。   Conventionally, a semiconductor device having a sensing part formed by sequentially forming a first insulating film, a resistor for detecting a physical quantity, and a second insulating film on one surface side of a diaphragm which is a support substrate, and a method for manufacturing the same However, it is proposed in Patent Document 1, for example. Specifically, a resistor is sandwiched between the insulating films to form a sandwich-shaped thin film portion. In order to improve the sensing sensitivity of the resistor, a structure in which a part of the diaphragm is removed so that a part of the back surface of the thin film portion, that is, the surface on the first insulating film side is exposed is proposed.

上記の構造の半導体装置は次のように製造する。まず、ダイヤフラムとなる半導体ウェハを用意し、半導体ウェハの一面に第1絶縁膜を成膜する。次に、第1絶縁膜の上に、抵抗体の元となる導電薄膜を成膜し、この導電薄膜をエッチングしてパターニングすることにより、抵抗体を形成する。そして、抵抗体の上に第2絶縁膜を成膜する。このようにして、上記のサンドイッチ状の薄膜部を形成する。なお、抵抗体と外部とを電気的に接続するためのパッド等の形成は第2絶縁膜の成膜後に行う。   The semiconductor device having the above structure is manufactured as follows. First, a semiconductor wafer to be a diaphragm is prepared, and a first insulating film is formed on one surface of the semiconductor wafer. Next, a conductive thin film serving as a resistor is formed on the first insulating film, and this conductive thin film is etched and patterned to form a resistor. Then, a second insulating film is formed on the resistor. In this way, the sandwich-like thin film portion is formed. Note that formation of a pad or the like for electrically connecting the resistor and the outside is performed after the second insulating film is formed.

続いて、半導体ウェハの他面を研磨して薄肉化するバックポリッシュ工程を行う。また、研磨後の半導体ウェハの他面に対して保護膜を成膜する。この後、保護膜の開口部を介して半導体ウェハに対して異方性エッチングを行うことにより半導体ウェハの一部を除去し、ダイヤフラムを形成する。なお、ダイヤフラムを形成した後は半導体ウェハの他面の保護膜は不要となるので、ドライエッチング等で除去する。こうして上述の構造が完成する。   Subsequently, a back polishing process for polishing and thinning the other surface of the semiconductor wafer is performed. A protective film is formed on the other surface of the polished semiconductor wafer. Thereafter, anisotropic etching is performed on the semiconductor wafer through the opening of the protective film to remove a part of the semiconductor wafer and form a diaphragm. Note that after the diaphragm is formed, the protective film on the other surface of the semiconductor wafer becomes unnecessary, and is removed by dry etching or the like. Thus, the above structure is completed.

特開2001−153708号公報JP 2001-153708 A

しかしながら、上記従来の技術では、半導体ウェハの一面側に第2絶縁膜を成膜した後、半導体ウェハの他面を研磨して薄膜化しているので、第2絶縁膜の膜応力と半導体ウェハの応力との応力差が大きくなり、半導体ウェハに反りが発生してしまう。このため、物理量を検出するための抵抗体の特性変化が起こってしまうという問題がある。   However, in the above conventional technique, after the second insulating film is formed on one surface side of the semiconductor wafer, the other surface of the semiconductor wafer is polished and thinned, so that the film stress of the second insulating film and the semiconductor wafer The stress difference from the stress increases and warpage occurs in the semiconductor wafer. For this reason, there exists a problem that the characteristic change of the resistor for detecting a physical quantity will occur.

本発明は上記点に鑑み、物理量を検出するための抵抗体の特性変化を抑えることができる構造を有する物理量センサの製造方法を提供することを第1の目的とする。また、当該物理量センサを提供することを第2の目的とする。   In view of the above points, it is a first object of the present invention to provide a method of manufacturing a physical quantity sensor having a structure capable of suppressing a change in characteristics of a resistor for detecting a physical quantity. A second object is to provide the physical quantity sensor.

上記目的を達成するため、請求項1に記載の発明では、まず、基板(21)の表面(21a)に表面構造(22)が形成されたものを用意する(準備工程)。また、表面構造(22)の上の表面側保護膜(23)と、基板(21)の裏面(21b)の上の裏面側保護膜(24)と、を同時に形成する(保護膜同時形成工程)。   In order to achieve the above object, in the first aspect of the present invention, first, a substrate (21) having a surface structure (22) formed on the surface (21a) is prepared (preparation step). Moreover, the front surface side protective film (23) on the surface structure (22) and the back surface side protective film (24) on the back surface (21b) of the substrate (21) are simultaneously formed (protective film simultaneous forming step). ).

続いて、裏面側保護膜(24)のうち溝部(21c)に対応する部分に基板(21)の裏面(21b)が露出する開口部(24a)を形成する(開口部形成工程)。この後、開口部(24a)が形成された裏面側保護膜(24)をマスクとして、基板(21)をエッチングすることにより基板(21)に溝部(21c)を形成(エッチング工程)することを特徴とする。   Subsequently, an opening (24a) in which the back surface (21b) of the substrate (21) is exposed is formed in a portion corresponding to the groove (21c) in the back surface side protective film (24) (opening forming step). Thereafter, the substrate (21) is etched using the back-side protective film (24) in which the opening (24a) is formed as a mask to form a groove (21c) in the substrate (21) (etching step). Features.

このように、基板(21)の表面(21a)側の表面側保護膜(23)と裏面(21b)側の裏面側保護膜(24)とを同時に形成しているので、基板(21)の表面(21a)側及び裏面(21b)側の各保護膜(23、24)の膜応力が同等になる。このため、基板(21)の表面(21a)側と裏面(21b)側との膜応力の差を低減できると共に膜応力の差に起因した基板(21)の反りを抑制することができる。したがって、物理量を検出するための抵抗体(27)の特性変化を抑えることができる構造を有する物理量センサを製造することができる。   Thus, since the front surface side protective film (23) on the front surface (21a) side and the back surface side protective film (24) on the back surface (21b) side of the substrate (21) are formed simultaneously, The film stresses of the protective films (23, 24) on the front surface (21a) side and the back surface (21b) side are equal. For this reason, the difference in film stress between the front surface (21a) side and the back surface (21b) side of the substrate (21) can be reduced, and the warpage of the substrate (21) due to the difference in film stress can be suppressed. Therefore, it is possible to manufacture a physical quantity sensor having a structure that can suppress a change in characteristics of the resistor (27) for detecting the physical quantity.

請求項2に記載の発明では、保護膜同時形成工程では、表面側保護膜(23)及び裏面側保護膜(24)として、低応力窒化膜を750℃以上900℃以下の温度で成膜することを特徴とする。これによると、表面側保護膜(23)及び裏面側保護膜(24)の膜応力自体が低減されるので、基板(21)及び表面構造(22)の反りがさらに抑制される。したがって、抵抗体(27)の特性変化を抑制できる。   In the invention according to claim 2, in the protective film simultaneous forming step, a low stress nitride film is formed at a temperature of 750 ° C. or higher and 900 ° C. or lower as the front surface side protective film (23) and the back surface side protective film (24). It is characterized by that. According to this, since the film stress itself of the front surface side protective film (23) and the back surface side protective film (24) is reduced, the warpage of the substrate (21) and the surface structure (22) is further suppressed. Therefore, the characteristic change of the resistor (27) can be suppressed.

請求項3に記載の発明では、基板(21)の表面(21a)に抵抗体(27)を含んだ表面構造(22)が形成されており、抵抗体(27)のうち基板(21)に形成された溝部(21c)に対応する部分が物理量を検出するセンシング部(22b)として機能するように構成された物理量センサであって、以下の点を特徴としている。   In the invention according to claim 3, the surface structure (22) including the resistor (27) is formed on the surface (21a) of the substrate (21), and the substrate (21) of the resistor (27) is formed on the substrate (21). A physical quantity sensor configured such that a portion corresponding to the formed groove (21c) functions as a sensing unit (22b) that detects a physical quantity, and is characterized by the following points.

すなわち、表面構造(22)の上に形成された表面側保護膜(23)と、基板(21)の裏面(21b)側に形成されていると共に、溝部(21c)に対応する部分に開口部(24a)を有し、さらに、表面側保護膜(23)が基板(21)及び表面構造(22)に発生させる反りを相殺する膜応力を有する裏面側保護膜(24)と、を備えていることを特徴とする。これにより、請求項1と同様の効果を得ることができる。   That is, the surface side protective film (23) formed on the surface structure (22) and the back surface (21b) side of the substrate (21) are formed, and an opening is formed in a portion corresponding to the groove (21c). (24a), and further includes a back surface side protective film (24) having a film stress that counteracts the warpage generated by the surface side protective film (23) on the substrate (21) and the surface structure (22). It is characterized by being. Thereby, the same effect as that of claim 1 can be obtained.

なお、この欄及び特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each means described in this column and the claim shows the correspondence with the specific means as described in embodiment mentioned later.

本発明の第1実施形態に係る流量センサの平面図である。It is a top view of the flow sensor concerning a 1st embodiment of the present invention. 図1のII−II断面図である。It is II-II sectional drawing of FIG. 図1及び図2に示された流量センサの製造工程を示した図である。It is the figure which showed the manufacturing process of the flow sensor shown by FIG.1 and FIG.2. 図3に続く製造工程を示した図である。It is the figure which showed the manufacturing process following FIG. 本発明の第3実施形態に係るセンサチップの断面図である。It is sectional drawing of the sensor chip which concerns on 3rd Embodiment of this invention. 本発明の第4実施形態に係るセンサチップの断面図である。It is sectional drawing of the sensor chip which concerns on 4th Embodiment of this invention. 本発明の第5実施形態に係るセンサチップの断面図である。It is sectional drawing of the sensor chip which concerns on 5th Embodiment of this invention.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.

(第1実施形態)
以下、本発明の第1実施形態について図を参照して説明する。図1に示されるように、本実施形態に係る流量センサは、モールド樹脂10と、センサチップ20と、チップ接着剤30と、ワイヤ40と、保護剤50と、を備えて構成されている。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. As shown in FIG. 1, the flow sensor according to the present embodiment includes a mold resin 10, a sensor chip 20, a chip adhesive 30, a wire 40, and a protective agent 50.

モールド樹脂10は流量センサの母体となるものであり、図2に示されるように上面11とこの上面11の一部が凹んだ凹部12とを有している。上面11は図示しないリードフレーム等が設けられた面である。また、凹部12はセンサチップ20が配置される部分である。モールド樹脂10は、例えばPPS(ポリフェニレンサルファイド)やエポキシ系樹脂がモールド成形されたものである。   The mold resin 10 serves as a base of the flow sensor, and has an upper surface 11 and a recess 12 in which a part of the upper surface 11 is recessed as shown in FIG. The upper surface 11 is a surface provided with a lead frame (not shown). The recess 12 is a portion where the sensor chip 20 is disposed. The mold resin 10 is obtained by molding, for example, PPS (polyphenylene sulfide) or epoxy resin.

センサチップ20は、流体の流量を検出するように構成された板状の部品である。センサチップ20は、基板21と、表面構造22と、表面側保護膜23と、裏面側保護膜24と、パッド25と、備えて構成されている。   The sensor chip 20 is a plate-like component configured to detect the flow rate of fluid. The sensor chip 20 includes a substrate 21, a surface structure 22, a front surface side protective film 23, a back surface side protective film 24, and a pad 25.

基板21は、表面21a及び裏面21bを有する共にセンサチップ20の母体となるものである。基板21は例えばシリコン基板から形成されており、厚みは例えば500μmである。基板21は当該基板21のうちの所定の場所が貫通する溝部21cを有している。   The substrate 21 has a front surface 21a and a back surface 21b, and serves as a base for the sensor chip 20. The substrate 21 is made of, for example, a silicon substrate and has a thickness of, for example, 500 μm. The substrate 21 has a groove portion 21c through which a predetermined portion of the substrate 21 passes.

表面構造22は、基板21の表面に形成された膜構造であり、第1酸化膜26、抵抗体27、及び第2酸化膜28を備えている。第1酸化膜26、抵抗体27、及び第2酸化膜28のうち、基板21の溝部21cに対応する部分は基板21から浮いた薄いメンブレン22aとなっている。   The surface structure 22 is a film structure formed on the surface of the substrate 21 and includes a first oxide film 26, a resistor 27, and a second oxide film 28. Of the first oxide film 26, the resistor 27, and the second oxide film 28, a portion corresponding to the groove 21 c of the substrate 21 is a thin membrane 22 a that floats from the substrate 21.

第1酸化膜26は基板21の表面21aに形成された酸化膜であり、例えばSiO2である。第1酸化膜26は基板21と抵抗体27とを絶縁する役割を果たす。第1酸化膜26の厚みは例えば0.5μmである。 The first oxide film 26 is an oxide film formed on the surface 21a of the substrate 21 and is, for example, SiO 2 . The first oxide film 26 serves to insulate the substrate 21 and the resistor 27 from each other. The thickness of the first oxide film 26 is, for example, 0.5 μm.

抵抗体27は、流体の流量を検出するための抵抗や配線のパターンである。抵抗体27は第1酸化膜26の上に形成されている。具体的には、抵抗体27は、図示しないヒータ抵抗、環境温度を測定するための測温抵抗、及び配線から構成されている。ヒータ抵抗及び測温抵抗は、上述の基板21の溝部21cに対応する部分に位置している。測温抵抗には、ヒータ抵抗の発熱温度をモニタするモニタ抵抗と、ヒータ抵抗の上下流の温度を検出する温度抵抗と、がある。ヒータ抵抗の発熱温度は、モニタ抵抗により一定の発熱温度になるように制御される。また、ヒータ抵抗の上下流にそれぞれ配置された測温抵抗でブリッジ回路が構成されており、ヒータ抵抗の上下流の温度差によりブリッジ回路の出力が変化し、メンブレン22aの上方に流れる流体の流量が検出されるようになっている。   The resistor 27 is a resistance or wiring pattern for detecting the flow rate of the fluid. The resistor 27 is formed on the first oxide film 26. Specifically, the resistor 27 includes a heater resistance (not shown), a temperature measuring resistor for measuring the environmental temperature, and wiring. The heater resistance and the temperature measuring resistance are located at a portion corresponding to the groove portion 21c of the substrate 21 described above. The temperature measuring resistor includes a monitor resistor that monitors the heat generation temperature of the heater resistor and a temperature resistor that detects the temperature upstream and downstream of the heater resistor. The heat generation temperature of the heater resistor is controlled to be a constant heat generation temperature by the monitor resistance. Further, a bridge circuit is configured by temperature measuring resistors respectively arranged upstream and downstream of the heater resistance, and the output of the bridge circuit changes due to the temperature difference between the upstream and downstream of the heater resistance, and the flow rate of the fluid flowing above the membrane 22a Is to be detected.

センサチップ20において、ブリッジ回路が形成された部位がセンシング部22bに該当する。このセンシング部22bが抵抗体27のうち基板21に形成された溝部21cに対応する部分であり、この部分が物理量である流体の流量を検出するように機能する。   In the sensor chip 20, a part where the bridge circuit is formed corresponds to the sensing unit 22b. This sensing part 22b is a part corresponding to the groove part 21c formed in the board | substrate 21 among the resistors 27, and this part functions so that the flow volume of the fluid which is a physical quantity may be detected.

そして、抵抗体27は、図1に示されるセンサチップ20の短軸方向の中心を通ると共に長軸方向に沿った図示しない中心線に対して線対称となるようにパターニングされている。抵抗体27としては、半導体層、ポリシリコン、プラチナ(Pt)等の500℃以上の高温にも耐えられる材料が採用されている。   The resistor 27 is patterned so as to pass through the center in the short axis direction of the sensor chip 20 shown in FIG. 1 and be symmetrical with respect to a center line (not shown) along the long axis direction. The resistor 27 is made of a material that can withstand a high temperature of 500 ° C. or higher, such as a semiconductor layer, polysilicon, platinum (Pt), or the like.

第2酸化膜28は、抵抗体27を覆うように第1酸化膜26の上に形成された酸化膜である。第2酸化膜28は抵抗体27を保護する役割を果たす。第2酸化膜28の厚みは例えば0.6μmである。   The second oxide film 28 is an oxide film formed on the first oxide film 26 so as to cover the resistor 27. The second oxide film 28 serves to protect the resistor 27. The thickness of the second oxide film 28 is, for example, 0.6 μm.

表面側保護膜23は、表面構造22を保護するために表面構造22の上に形成された保護膜である。表面側保護膜23は、例えば窒化ケイ素(SiN)で形成された窒化膜である。表面側保護膜23には第1酸化膜26及び第2酸化膜28よりも強い引っ張り応力が発生する。表面側保護膜23の厚みは例えば1μmである。   The surface-side protective film 23 is a protective film formed on the surface structure 22 in order to protect the surface structure 22. The surface side protective film 23 is a nitride film formed of, for example, silicon nitride (SiN). A tensile stress stronger than that of the first oxide film 26 and the second oxide film 28 is generated in the surface-side protective film 23. The thickness of the surface side protective film 23 is 1 μm, for example.

裏面側保護膜24は、基板21の裏面21bに形成された保護膜である。裏面側保護膜24は基板21の裏面21bのうち溝部21cに対応する部分に開口部24aを有している。また、裏面側保護膜24は表面側保護膜23と同時に形成された窒化膜である。すなわち、裏面側保護膜24は、表面側保護膜23が当該表面側保護膜23の膜応力によって基板21及び表面構造22に発生させる反りを相殺する役割を果たす。つまり、裏面側保護膜24は、当該反りを相殺する膜応力を有している。したがって、裏面側保護膜24の材質や厚みは表面側保護膜23と同じである。   The back surface side protective film 24 is a protective film formed on the back surface 21 b of the substrate 21. The back surface side protective film 24 has an opening 24 a in a portion corresponding to the groove portion 21 c in the back surface 21 b of the substrate 21. The back side protective film 24 is a nitride film formed simultaneously with the front side protective film 23. That is, the back surface side protective film 24 plays a role of canceling out the warpage that the front surface side protective film 23 generates on the substrate 21 and the surface structure 22 due to the film stress of the front surface side protective film 23. That is, the back surface side protective film 24 has a film stress that cancels out the warpage. Therefore, the material and thickness of the back surface side protective film 24 are the same as those of the front surface side protective film 23.

パッド25は、抵抗体27と外部とを電気的に接続するための接続部である。パッド25は、抵抗体27のうち基板21の溝部21cとは反対側の一部が露出するように第2酸化膜28及び表面側保護膜23の一部が開口した場所に抵抗体27に接するように形成されている。また、パッド25は抵抗体27のパターンに応じて複数設けられている。パッド25の材質は例えばアルミニウム(Al)である。   The pad 25 is a connection part for electrically connecting the resistor 27 and the outside. The pad 25 is in contact with the resistor 27 at a location where a part of the second oxide film 28 and the surface side protective film 23 are opened so that a part of the resistor 27 on the opposite side of the groove 21c of the substrate 21 is exposed. It is formed as follows. A plurality of pads 25 are provided according to the pattern of the resistor 27. The material of the pad 25 is, for example, aluminum (Al).

チップ接着剤30は、センサチップ20のパッド25側がモールド樹脂10の上面11側に位置するようにセンサチップ20をモールド樹脂10の凹部12の底面に固定するための固定部材である。チップ接着剤30は裏面側保護膜24とモールド樹脂10とを接着している。   The chip adhesive 30 is a fixing member for fixing the sensor chip 20 to the bottom surface of the recess 12 of the mold resin 10 so that the pad 25 side of the sensor chip 20 is positioned on the upper surface 11 side of the mold resin 10. The chip adhesive 30 bonds the back surface side protective film 24 and the mold resin 10 together.

ワイヤ40は、パッド25とモールド樹脂10に設けられたリードフレーム等の配線部品とを電気的に接続するための配線部材である。   The wire 40 is a wiring member for electrically connecting the pad 25 and a wiring component such as a lead frame provided on the mold resin 10.

保護剤50は、ワイヤ40及びワイヤ40の接続部を保護する樹脂部材である。保護剤50は、センサチップ20のメンブレン22aに接触しないように、表面側保護膜23の一部、パッド25とワイヤ40との接続部、ワイヤ40、ワイヤ40とモールド樹脂10のリードフレーム等との接続部を封止している。保護剤50として、例えばエポキシ系樹脂が採用される。   The protective agent 50 is a resin member that protects the wire 40 and the connecting portion of the wire 40. The protective agent 50 is not partly in contact with the membrane 22a of the sensor chip 20, a part of the surface-side protective film 23, a connection portion between the pad 25 and the wire 40, a wire 40, a lead frame of the wire 40 and the mold resin 10, and the like. The connecting part is sealed. As the protective agent 50, for example, an epoxy resin is employed.

以上が、本実施形態に係る流量センサの構成である。流量センサは、外部からの指令に従ってセンサチップ20のヒータ抵抗に通電し、加熱する。そして、流量に応じて上述のブリッジ回路の中点電位差が変化するので、この中点電位差を外部に出力する。出力信号を取得した外部機器は、出力信号を増幅及び特性補正し、流量のデータを取得する。   The above is the configuration of the flow sensor according to the present embodiment. The flow rate sensor heats the heater resistance of the sensor chip 20 according to an external command. Then, since the midpoint potential difference of the bridge circuit changes according to the flow rate, the midpoint potential difference is output to the outside. The external device that has acquired the output signal amplifies and corrects the characteristic of the output signal and acquires flow rate data.

次に、図1及び図2に示された流量センサの製造方法について、図3及び図4を参照して説明する。まず、図3(a)に示す工程では、両面ミラーの基板21を用意する。基板21は、シリコンからなる半導体ウェハ等の原石であると共に既に500μmの厚みに薄膜化されている。基板21の表面21a及び裏面21bが両面ミラーになっているので、基板21の表面21a及び裏面21bに対する処理が精度良く行える。また、図3(b)に示す工程では、熱酸化等の方法により、基板21の表面21aに0.5μmの厚みのSiO2の第1酸化膜26を形成する。 Next, a manufacturing method of the flow sensor shown in FIGS. 1 and 2 will be described with reference to FIGS. First, in the step shown in FIG. 3A, a double-sided mirror substrate 21 is prepared. The substrate 21 is a raw stone such as a semiconductor wafer made of silicon and has already been thinned to a thickness of 500 μm. Since the front surface 21a and the back surface 21b of the substrate 21 are double-sided mirrors, the processing on the front surface 21a and the back surface 21b of the substrate 21 can be performed with high accuracy. In the step shown in FIG. 3B, a SiO 2 first oxide film 26 having a thickness of 0.5 μm is formed on the surface 21a of the substrate 21 by a method such as thermal oxidation.

一方、図3(a)及び図3(b)とは異なり、図3(c)に示す工程では、SOI基板60を用意する。SOI基板60は、基板21の表面21aに第1酸化膜26としてBOX酸化膜が形成され、このBOX酸化膜の上にシリコン等の半導体層61が形成されたものである。SOI基板60はいわゆるSOIウェハである。SOI基板60を構成する基板21の厚みは既に500μmの厚みに薄膜化されており、裏面21bも研磨されている。また、図3(d)に示す工程では、半導体層61の上方からリン(P)等のイオン注入を行う。これにより、半導体層61を導体層62に変化させる。   On the other hand, unlike FIGS. 3A and 3B, an SOI substrate 60 is prepared in the process shown in FIG. In the SOI substrate 60, a BOX oxide film is formed as a first oxide film 26 on the surface 21a of the substrate 21, and a semiconductor layer 61 such as silicon is formed on the BOX oxide film. The SOI substrate 60 is a so-called SOI wafer. The thickness of the substrate 21 constituting the SOI substrate 60 has already been reduced to a thickness of 500 μm, and the back surface 21b is also polished. 3D, ion implantation of phosphorus (P) or the like is performed from above the semiconductor layer 61. As a result, the semiconductor layer 61 is changed to the conductor layer 62.

図3(e)に示す工程では、抵抗体27を形成する。具体的には、図3(a)及び図3(b)の工程を行った場合、第1酸化膜26の上にスパッタ等の方法により金属層を形成し、ドライエッチングまたはウェットエッチングによりパターニングする。一方、図3(c)及び図3(d)の工程を行った場合、導体層62をドライエッチングまたはウェットエッチングによりパターニングする。こうして、所定のパターンの抵抗体27を形成する。   In the step shown in FIG. 3E, the resistor 27 is formed. Specifically, when the steps of FIGS. 3A and 3B are performed, a metal layer is formed on the first oxide film 26 by a method such as sputtering, and is patterned by dry etching or wet etching. . On the other hand, when the processes of FIGS. 3C and 3D are performed, the conductor layer 62 is patterned by dry etching or wet etching. Thus, the resistor 27 having a predetermined pattern is formed.

この後、図3(f)に示す工程では、スパッタ等の方法により抵抗体27及び第1酸化膜26の上に0.6μmの厚みのSiO2の第2酸化膜28を形成する。こうして、基板21の表面21aに表面構造22を形成する。 Thereafter, in the step shown in FIG. 3F, a SiO 2 second oxide film 28 having a thickness of 0.6 μm is formed on the resistor 27 and the first oxide film 26 by a method such as sputtering. Thus, the surface structure 22 is formed on the surface 21 a of the substrate 21.

なお、図3(a)〜図3(f)に示された工程すなわち基板21の表面21aに表面構造22が形成されたものを用意する工程が準備工程である。   The step shown in FIGS. 3A to 3F, that is, the step of preparing the substrate 21 with the surface structure 22 formed on the surface 21a is the preparation step.

続いて、図4(a)に示す工程では、表面側保護膜23及び裏面側保護膜24を同時に形成する保護膜同時形成工程を行う。具体的には、基板21の表面21a側の表面構造22の上に表面側保護膜23を、及び、基板21の裏面21bの上に裏面側保護膜24を、スパッタやCVDの方法により同時に形成する。   Subsequently, in the step shown in FIG. 4A, a protective film simultaneous forming step of simultaneously forming the front surface side protective film 23 and the back surface side protective film 24 is performed. Specifically, the surface side protective film 23 is formed on the surface structure 22 on the surface 21a side of the substrate 21 and the back side protective film 24 is simultaneously formed on the back surface 21b of the substrate 21 by sputtering or CVD. To do.

表面側保護膜23及び裏面側保護膜24としてシリコン窒化膜(SiN)を形成する。各保護膜23、24を同時に形成するので、材料はもちろんのこと、厚みや膜応力も同等の膜を形成することとなる。このため、表面側保護膜23の膜応力が基板21の表面21a側に作用することにより基板21及び表面構造22を反らせようとしても、裏面側保護膜24の膜応力が基板21の裏面21bに作用することにより上記の反りが相殺される。ウェハのサイズは大きいので膜応力による反りが顕著に表れるが、本工程で表面側保護膜23及び裏面側保護膜24を同時に形成することによりウェハの表裏面で各保護膜23、24の膜応力が相殺されるので、ウェハの反りが抑制される。このため、センシング部22bとして機能する抵抗体27の特性が基板21の反りによって変化してしまうことを抑えることができる。   A silicon nitride film (SiN) is formed as the front surface side protective film 23 and the back surface side protective film 24. Since the protective films 23 and 24 are formed at the same time, not only materials but also films having the same thickness and film stress are formed. For this reason, even if the film stress of the front surface side protective film 23 acts on the front surface 21 a side of the substrate 21 and tries to warp the substrate 21 and the surface structure 22, the film stress of the back surface side protective film 24 is applied to the back surface 21 b of the substrate 21. By acting, the above warpage is canceled out. Since the wafer size is large, warping due to film stress appears remarkably, but the film stress of each of the protective films 23 and 24 on the front and back surfaces of the wafer is simultaneously formed in this step by forming the front surface protective film 23 and the back surface protective film 24 simultaneously. Is offset, so that the warpage of the wafer is suppressed. For this reason, it can suppress that the characteristic of the resistor 27 which functions as the sensing part 22b changes with the curvature of the board | substrate 21. FIG.

なお、表面側保護膜23を形成する前に基板21の表面21aには表面構造22を形成してあるが、SiO2等からなる表面構造22の膜応力は窒化膜である表面側保護膜23及び裏面側保護膜24の膜応力に対して一桁以上も小さい。このように、表面構造22は基板21を反らせるほどの膜応力を有していないので、表面構造22の膜応力は問題にならない。 Before the surface side protective film 23 is formed, the surface structure 22 is formed on the surface 21a of the substrate 21, but the film side stress of the surface structure 22 made of SiO 2 or the like is the surface side protective film 23 which is a nitride film. And it is smaller by one digit or more than the film stress of the back side protective film 24. Thus, since the surface structure 22 does not have a film stress enough to warp the substrate 21, the film stress of the surface structure 22 does not matter.

図4(b)に示す工程では、抵抗体27と外部とを電気的に接続するためのパッド25を形成するコンタクト形成工程を行う。これは、表面側保護膜23、第2酸化膜28の順にこれらの一部をドライエッチングまたはウェットエッチングして抵抗体27の一部を露出させる。また、アルミニウム(Al)等の金属膜をスパッタや蒸着等の方法により抵抗体27、第2酸化膜28、及び表面側保護膜23の上に成膜する。そして、当該金属膜をパッド25の形状にウェットエッチングによりパターニングする。このようにしてパッド25を形成する。   In the step shown in FIG. 4B, a contact forming step for forming a pad 25 for electrically connecting the resistor 27 and the outside is performed. This is because part of the surface side protective film 23 and the second oxide film 28 are dry-etched or wet-etched in this order to expose a part of the resistor 27. Further, a metal film such as aluminum (Al) is formed on the resistor 27, the second oxide film 28, and the surface-side protective film 23 by a method such as sputtering or vapor deposition. Then, the metal film is patterned into the shape of the pad 25 by wet etching. In this way, the pad 25 is formed.

この後、図4(c)に示す工程では、裏面側保護膜24に開口部24aを形成する開口部形成工程を行う。本工程では、裏面側保護膜24のうち溝部21cに対応する部分を基板21の裏面21bが露出するように例えばフォトエッチングの方法によって開口する。   Thereafter, in the step shown in FIG. 4C, an opening forming step for forming the opening 24a in the back surface side protective film 24 is performed. In this step, a portion corresponding to the groove 21c in the back surface side protective film 24 is opened by, for example, a photoetching method so that the back surface 21b of the substrate 21 is exposed.

そして、図4(d)に示す工程では、開口部24aが設けられた裏面側保護膜24をマスクとして、KOH等のエッチング液で基板21の裏面21b側をウェットエッチングすることにより基板21に溝部21cを形成するエッチング工程を行う。上述のように基板21の裏面21bはミラー面になっているので、基板21のエッチング方向がずれることはない。このエッチングにより、第1酸化膜26、抵抗体27、第2酸化膜28、及び表面側保護膜23のうち溝部21cに対応する部分にメンブレン22aを形成する。また、ウェハを個々のセンサチップ20にダイシングカットする。こうして、センサチップ20が完成する。   In the step shown in FIG. 4D, a groove portion is formed in the substrate 21 by wet-etching the back surface 21b side of the substrate 21 with an etching solution such as KOH using the back surface side protective film 24 provided with the opening 24a as a mask. An etching process for forming 21c is performed. As described above, since the back surface 21b of the substrate 21 is a mirror surface, the etching direction of the substrate 21 does not shift. By this etching, the membrane 22a is formed in a portion corresponding to the groove portion 21c in the first oxide film 26, the resistor 27, the second oxide film 28, and the surface side protective film 23. Further, the wafer is diced into individual sensor chips 20. Thus, the sensor chip 20 is completed.

この後、モールド樹脂10を用意し、チップ接着剤30を介してセンサチップ20をモールド樹脂10の凹部12に固定する実装工程を行う。また、センサチップ20のパッド25とモールド樹脂10の上面11のリードフレーム等とをワイヤ40で接続するワイヤボンディング工程を行う。最後に、センサチップ20のメンブレン22aを露出させると共にワイヤ40、ワイヤ40とパッド25との接続部、ワイヤ40とリードフレーム等との接続部を封止するように保護剤50を形成する。このようにして、流量センサが完成する。   Thereafter, a mounting step of preparing the mold resin 10 and fixing the sensor chip 20 to the concave portion 12 of the mold resin 10 via the chip adhesive 30 is performed. In addition, a wire bonding process is performed in which the pads 25 of the sensor chip 20 and the lead frames on the upper surface 11 of the mold resin 10 are connected by the wires 40. Finally, the protective agent 50 is formed so as to expose the membrane 22a of the sensor chip 20 and seal the connection portion between the wire 40, the wire 40 and the pad 25, and the connection portion between the wire 40 and the lead frame. In this way, the flow sensor is completed.

以上説明したように、本実施形態では、表面構造22の上の表面側保護膜23と、基板21の裏面21bの上の裏面側保護膜24と、を同時に形成していることが特徴となっている。このため、基板21の表面21a側及び裏面21b側の各保護膜23、24の膜応力が同等になるので、基板21の表面21a側と裏面21b側との膜応力の差を低減することができる。すなわち、基板21に対する各保護膜23、24の膜応力が緩和されるので、膜応力の差に起因した基板21の反りを抑制することができる。したがって、当該基板21の反りに起因した抵抗体27のピエゾ抵抗効果による特性変化を抑えることができる。   As described above, the present embodiment is characterized in that the surface-side protective film 23 on the surface structure 22 and the back-side protective film 24 on the back surface 21b of the substrate 21 are formed simultaneously. ing. For this reason, since the film stresses of the protective films 23 and 24 on the front surface 21a side and the back surface 21b side of the substrate 21 are equal, the difference in film stress between the front surface 21a side and the back surface 21b side of the substrate 21 can be reduced. it can. That is, since the film stress of each of the protective films 23 and 24 with respect to the substrate 21 is relieved, the warpage of the substrate 21 due to the difference in film stress can be suppressed. Therefore, the characteristic change due to the piezoresistance effect of the resistor 27 due to the warpage of the substrate 21 can be suppressed.

また、基板21及び表面構造22の反りが抑制されるので、センサチップ20の裏面21bの平面度を確保することができる。このため、モールド樹脂10に対してセンサチップ20を実装したときに、モールド樹脂10の凹部12の底面と裏面側保護膜24との間に基板21の反りによる隙間が生じることはない。したがって、センサチップ20の実装強度を確保することができる。   Moreover, since the curvature of the board | substrate 21 and the surface structure 22 is suppressed, the flatness of the back surface 21b of the sensor chip 20 is securable. For this reason, when the sensor chip 20 is mounted on the mold resin 10, a gap due to the warpage of the substrate 21 does not occur between the bottom surface of the recess 12 of the mold resin 10 and the back surface side protective film 24. Therefore, the mounting strength of the sensor chip 20 can be ensured.

特に、図1に示されるように、物理量センサが流量センサとして構成されているセンサチップ20は、流量センサの特性上、チップ形状が長方形になるので、長軸方向の反りの影響が顕著となる。しかし、上述のように、抵抗体27のピエゾ抵抗効果による特性変動が抑えられるので、センサチップ20の形状に基づく反りの影響を低減することができる。   In particular, as shown in FIG. 1, the sensor chip 20 in which the physical quantity sensor is configured as a flow sensor has a rectangular chip shape due to the characteristics of the flow sensor, so that the influence of warping in the major axis direction becomes significant. . However, as described above, the characteristic variation due to the piezoresistive effect of the resistor 27 can be suppressed, so that the influence of warping based on the shape of the sensor chip 20 can be reduced.

さらに、センサチップ20の製造時には予め薄肉したウェハを用いている。このため、ウェハの裏面を研磨するバックポリッシュ工程と、表面側保護膜23とは別に裏面側保護膜24を単独で形成する裏面側保護膜成膜工程と、を省くことができる。したがって、工程コストを低減することができる。   Further, a thin wafer is used in advance when the sensor chip 20 is manufactured. For this reason, it is possible to omit the back polishing process for polishing the back surface of the wafer and the back side protective film forming process for forming the back side protective film 24 separately from the front side protective film 23. Therefore, process costs can be reduced.

(第2実施形態)
本実施形態では、第1実施形態と異なる部分について説明する。本実施形態では、図4(a)に示す保護膜同時形成工程において、表面側保護膜23及び裏面側保護膜24として、低応力窒化膜を750℃以上900℃以下の温度で成膜する。窒化膜の組成比はSi34の組成比が通常であるが、低応力窒化膜の組成比はガス流量比に応じて多少異なっている。
(Second Embodiment)
In the present embodiment, parts different from the first embodiment will be described. In this embodiment, a low stress nitride film is formed at a temperature of 750 ° C. or more and 900 ° C. or less as the front surface side protective film 23 and the back surface side protective film 24 in the protective film simultaneous forming step shown in FIG. The composition ratio of the nitride film is usually the composition ratio of Si 3 N 4 , but the composition ratio of the low stress nitride film is slightly different depending on the gas flow rate ratio.

このように表面側保護膜23及び裏面側保護膜24として低応力窒化膜を形成することにより、表面側保護膜23及び裏面側保護膜24が有する膜応力自体を低減することができる。したがって、基板21及び表面構造22の反りがさらに抑制されるので、抵抗体27の特性変化を抑制できる。   Thus, by forming a low stress nitride film as the front surface side protective film 23 and the back surface side protective film 24, the film stress itself of the front surface side protective film 23 and the back surface side protective film 24 can be reduced. Accordingly, the warpage of the substrate 21 and the surface structure 22 is further suppressed, so that the characteristic change of the resistor 27 can be suppressed.

(第3実施形態)
本実施形態では、第1、第2実施形態と異なる部分について説明する。図5に示されるように、センサチップ20は、基板21の裏面21bと裏面側保護膜24との間に裏面構造29を有している。裏面構造29は、溝部21cに対応する部分が開口していると共に、表面構造22と膜構成が同じ構造である。
(Third embodiment)
In the present embodiment, parts different from the first and second embodiments will be described. As shown in FIG. 5, the sensor chip 20 has a back surface structure 29 between the back surface 21 b of the substrate 21 and the back surface side protective film 24. The back surface structure 29 has an opening at a portion corresponding to the groove 21c and the same structure as the surface structure 22 and the film structure.

具体的には、裏面構造29は、基板21の裏面21bに形成された第3酸化膜29aと、この第1酸化膜26の上に形成された抵抗層29bと、抵抗層29bの上に形成された第4酸化膜29cと、を備えて構成されている。そして、裏面側保護膜24は、基板21の裏面21b側に形成されていると共に、この裏面構造29すなわち第4酸化膜29cの上に形成されている。   Specifically, the back surface structure 29 is formed on the third oxide film 29a formed on the back surface 21b of the substrate 21, the resistance layer 29b formed on the first oxide film 26, and the resistance layer 29b. And the fourth oxide film 29c. The back surface side protective film 24 is formed on the back surface 21b side of the substrate 21 and is formed on the back surface structure 29, that is, the fourth oxide film 29c.

第3酸化膜29aは、基板21の表面21aに形成された第1酸化膜26と同時に形成された酸化膜である。また、抵抗層29bは第1酸化膜26の上に抵抗体27と同時に形成された層である。さらに、第4酸化膜29cは第2酸化膜28と同時に形成された酸化膜である。   The third oxide film 29 a is an oxide film formed simultaneously with the first oxide film 26 formed on the surface 21 a of the substrate 21. The resistance layer 29 b is a layer formed simultaneously with the resistor 27 on the first oxide film 26. Further, the fourth oxide film 29 c is an oxide film formed simultaneously with the second oxide film 28.

このように、基板21の表面21aから順に形成された膜の構成と、基板21の裏面21bから順に形成された膜の構成と、が全く同じである。すなわち、基板21の表面21a側及び裏面21b側において、膜構成が完全にシンメトリックになっている。このため、当然、基板21の表面21a側の膜構成によって発生する膜応力と基板21の裏面21b側の膜構成によって発生する膜応力とが完全にシンメトリックとなる。   Thus, the configuration of the film formed in order from the front surface 21a of the substrate 21 and the configuration of the film formed in order from the back surface 21b of the substrate 21 are exactly the same. That is, the film configuration is completely symmetric on the front surface 21a side and the back surface 21b side of the substrate 21. Therefore, as a matter of course, the film stress generated by the film configuration on the front surface 21a side of the substrate 21 and the film stress generated by the film configuration on the back surface 21b side of the substrate 21 are completely symmetric.

以上により、基板21の反りを抑制することができ、ひいては抵抗体27の特性変化を完全に抑えることができる。   As described above, the warpage of the substrate 21 can be suppressed, and as a result, the characteristic change of the resistor 27 can be completely suppressed.

(第4実施形態)
本実施形態では、第3実施形態と異なる部分について説明する。本実施形態では、図6に示されるように、図5の構造に対して第2酸化膜28及び第4酸化膜29cが形成されていない構造である。
(Fourth embodiment)
In the present embodiment, parts different from the third embodiment will be described. In the present embodiment, as shown in FIG. 6, the second oxide film 28 and the fourth oxide film 29c are not formed in the structure of FIG.

このように、表面構造22は第2酸化膜28を有していない構成とすることができる。これに伴い、表面構造22と膜構成が同じ裏面構造29も第4酸化膜29cを有していない構成となる。表面側保護膜23は第1酸化膜26及び抵抗体27を覆うように形成され、裏面側保護膜24は抵抗層29bの上に形成されている。以上のように、表面構造22の膜構成に応じて裏面構造29の膜構成を同じにすることができる。   Thus, the surface structure 22 can be configured not to have the second oxide film 28. Accordingly, the back structure 29 having the same film structure as that of the front surface structure 22 does not have the fourth oxide film 29c. The front surface side protective film 23 is formed so as to cover the first oxide film 26 and the resistor 27, and the back surface side protective film 24 is formed on the resistance layer 29b. As described above, the film structure of the back surface structure 29 can be made the same according to the film structure of the front surface structure 22.

(第5実施形態)
本実施形態では、第1〜第4実施形態と異なる部分について説明する。図7に示されるように、基板21の表面21aに表面構造22が形成され、この表面構造22の上に表面側保護膜23が形成されている。また、基板21の裏面21bに裏面構造29が形成され、この裏面構造29が形成されている。そして、表面構造22及び表面側保護膜23によって構成された表面構成膜の膜応力と、裏面構造29及び裏面側保護膜24によって構成された裏面構成膜の膜応力と、が同じになっている。
(Fifth embodiment)
In the present embodiment, parts different from the first to fourth embodiments will be described. As shown in FIG. 7, a surface structure 22 is formed on the surface 21 a of the substrate 21, and a surface-side protective film 23 is formed on the surface structure 22. Further, a back surface structure 29 is formed on the back surface 21 b of the substrate 21, and this back surface structure 29 is formed. The film stress of the surface constituent film constituted by the surface structure 22 and the surface side protective film 23 and the film stress of the back face constituent film constituted by the back surface structure 29 and the back surface side protective film 24 are the same. .

表面構造22及び裏面構造29はそれぞれ単層または複数層のいずれかによって構成されている。ここで、裏面構造29及び裏面側保護膜24は、表面構造22及び表面側保護膜23と同じ工程で形成しても良いし、表面構造22を形成した後に膜応力を調整した裏面構造29を形成しても良い。以上により、基板21の反りを抑制でき、ひいては抵抗体27の特性変化を抑制できる。なお、図7ではパッド25を省略している。   The front surface structure 22 and the back surface structure 29 are each configured by either a single layer or a plurality of layers. Here, the back surface structure 29 and the back surface side protective film 24 may be formed in the same process as the surface structure 22 and the front surface side protective film 23, or the back surface structure 29 in which the film stress is adjusted after the surface structure 22 is formed. It may be formed. As described above, the warpage of the substrate 21 can be suppressed, and consequently the characteristic change of the resistor 27 can be suppressed. In FIG. 7, the pad 25 is omitted.

(他の実施形態)
上記各実施形態で示された流量センサの構成は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、センシング部22bは流体の流量を検出するように構成されているが、圧力等の他の物理量を検出するように構成されていても良い。
(Other embodiments)
The configuration of the flow sensor shown in each of the above embodiments is an example, and is not limited to the configuration shown above, and may be another configuration that can realize the present invention. For example, the sensing unit 22b is configured to detect the flow rate of the fluid, but may be configured to detect other physical quantities such as pressure.

また、第1実施形態に係る構成において、本実施形態と同様に、表面構造22が第1酸化膜26と抵抗体27とで構成されていても良い。この場合、第1酸化膜26及び抵抗体27の上に表面側保護膜23が形成される。   In the configuration according to the first embodiment, the surface structure 22 may be configured by the first oxide film 26 and the resistor 27 as in the present embodiment. In this case, the surface side protective film 23 is formed on the first oxide film 26 and the resistor 27.

さらに、表面側保護膜23及び裏面側保護膜24は、窒化膜に限らず、酸化膜等の他の材料で形成された膜でも良い。第2実施形態で示された低応力窒化膜を第3〜第5実施形態で示された各構成に採用しても良い。   Furthermore, the front surface side protective film 23 and the back surface side protective film 24 are not limited to nitride films, and may be films formed of other materials such as oxide films. The low-stress nitride film shown in the second embodiment may be adopted in each configuration shown in the third to fifth embodiments.

21 基板
21a 基板の表面
21b 基板の裏面
21c 溝部
22 表面構造
22b センシング部
23 表面側保護膜
24 裏面側保護膜
24a 開口部
27 抵抗体
21 Substrate 21a Substrate surface 21b Substrate back surface 21c Groove portion 22 Surface structure 22b Sensing portion 23 Front side protective film 24 Back side protective film 24a Opening portion 27 Resistor

Claims (4)

基板(21)の表面(21a)に抵抗体(27)を含んだ表面構造(22)が形成されており、前記抵抗体(27)のうち前記基板(21)に形成された溝部(21c)に対応する部分が物理量を検出するセンシング部(22b)として機能するように構成された物理量センサの製造方法であって、
前記基板(21)の表面(21a)に前記表面構造(22)が形成されたものを用意する準備工程と、
前記表面構造(22)の上の表面側保護膜(23)と、前記基板(21)の裏面(21b)の上の裏面側保護膜(24)と、を同時に形成する保護膜同時形成工程と、
前記裏面側保護膜(24)のうち前記溝部(21c)に対応する部分に前記基板(21)の裏面(21b)が露出する開口部(24a)を形成する開口部形成工程と、
前記開口部(24a)が形成された裏面側保護膜(24)をマスクとして、前記基板(21)をエッチングすることにより前記基板(21)に前記溝部(21c)を形成するエッチング工程と、
を含んでいることを特徴とする物理量センサの製造方法。
A surface structure (22) including a resistor (27) is formed on the surface (21a) of the substrate (21), and a groove (21c) formed in the substrate (21) of the resistor (27). Is a method of manufacturing a physical quantity sensor configured so that a part corresponding to 1 functions as a sensing unit (22b) for detecting a physical quantity,
A preparation step of preparing a surface (21a) of the substrate (21) having the surface structure (22) formed thereon;
A protective film simultaneous forming step of simultaneously forming a front surface side protective film (23) on the surface structure (22) and a back surface side protective film (24) on the back surface (21b) of the substrate (21); ,
An opening forming step of forming an opening (24a) in which the back surface (21b) of the substrate (21) is exposed in a portion corresponding to the groove (21c) in the back surface side protective film (24);
An etching step of forming the groove (21c) in the substrate (21) by etching the substrate (21) using the back side protective film (24) in which the opening (24a) is formed as a mask;
The manufacturing method of the physical quantity sensor characterized by including.
前記保護膜同時形成工程では、前記表面側保護膜(23)及び前記裏面側保護膜(24)として、低応力窒化膜を750℃以上900℃以下の温度で成膜することを特徴とする請求項1に記載の物理量センサの製造方法。   In the protective film simultaneous forming step, a low stress nitride film is formed at a temperature of 750 ° C. or more and 900 ° C. or less as the front surface side protective film (23) and the back surface side protective film (24). Item 2. A method for manufacturing a physical quantity sensor according to Item 1. 基板(21)の表面(21a)に抵抗体(27)を含んだ表面構造(22)が形成されており、前記抵抗体(27)のうち前記基板(21)に形成された溝部(21c)に対応する部分が物理量を検出するセンシング部(22b)として機能するように構成された物理量センサであって、
前記表面構造(22)の上に形成された表面側保護膜(23)と、
前記基板(21)の裏面(21b)側に形成されていると共に、前記溝部(21c)に対応する部分に開口部(24a)を有し、さらに、前記表面側保護膜(23)が前記基板(21)及び前記表面構造(22)に発生させる反りを相殺する膜応力を有する裏面側保護膜(24)と、
を備えていることを特徴とする物理量センサ。
A surface structure (22) including a resistor (27) is formed on the surface (21a) of the substrate (21), and a groove (21c) formed in the substrate (21) of the resistor (27). A physical quantity sensor configured to function as a sensing unit (22b) for detecting a physical quantity in a part corresponding to
A surface-side protective film (23) formed on the surface structure (22);
The substrate (21) is formed on the back surface (21b) side, has an opening (24a) in a portion corresponding to the groove (21c), and the surface-side protective film (23) is the substrate. (21) and a back surface side protective film (24) having a film stress that cancels out the warp generated in the surface structure (22);
A physical quantity sensor comprising:
前記基板(21)の裏面(21b)と前記裏面側保護膜(24)との間に、前記溝部(21c)に対応する部分が開口していると共に、前記表面構造(22)と膜構成が同じ裏面構造(29)を備え、
前記裏面側保護膜(24)は前記裏面構造(29)の上に形成されていることを特徴とする請求項3に記載の物理量センサ。
A portion corresponding to the groove (21c) is opened between the back surface (21b) of the substrate (21) and the back surface side protective film (24), and the surface structure (22) and the film configuration are the same. With the same back surface structure (29),
The physical quantity sensor according to claim 3, wherein the back surface side protective film (24) is formed on the back surface structure (29).
JP2013008216A 2013-01-21 2013-01-21 Manufacturing method of physical quantity sensor Active JP5949573B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013008216A JP5949573B2 (en) 2013-01-21 2013-01-21 Manufacturing method of physical quantity sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013008216A JP5949573B2 (en) 2013-01-21 2013-01-21 Manufacturing method of physical quantity sensor

Publications (2)

Publication Number Publication Date
JP2014139522A true JP2014139522A (en) 2014-07-31
JP5949573B2 JP5949573B2 (en) 2016-07-06

Family

ID=51416293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013008216A Active JP5949573B2 (en) 2013-01-21 2013-01-21 Manufacturing method of physical quantity sensor

Country Status (1)

Country Link
JP (1) JP5949573B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6292075B2 (en) * 2014-08-06 2018-03-14 株式会社デンソー Thermal flow sensor and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11271123A (en) * 1998-03-20 1999-10-05 Denso Corp Micro-heater, its manufacture, and air flow sensor
JP2006242941A (en) * 2005-02-07 2006-09-14 Ngk Spark Plug Co Ltd Micro-heater and sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11271123A (en) * 1998-03-20 1999-10-05 Denso Corp Micro-heater, its manufacture, and air flow sensor
JP3867393B2 (en) * 1998-03-20 2007-01-10 株式会社デンソー Micro heater, method for manufacturing the same, and air flow sensor
JP2006242941A (en) * 2005-02-07 2006-09-14 Ngk Spark Plug Co Ltd Micro-heater and sensor
JP5108234B2 (en) * 2005-02-07 2012-12-26 日本特殊陶業株式会社 Micro heater and sensor

Also Published As

Publication number Publication date
JP5949573B2 (en) 2016-07-06

Similar Documents

Publication Publication Date Title
US7216547B1 (en) Pressure sensor with silicon frit bonded cap
US9046546B2 (en) Sensor device and related fabrication methods
US20170203958A1 (en) Sensor unit including a decoupling structure and manufacturing method therefor
JP4925306B2 (en) Pressure sensor
JP4739164B2 (en) Semiconductor strain sensitive sensor for measuring intake air pressure of vehicle engine
JP3873454B2 (en) Semiconductor pressure sensor
JP5768011B2 (en) Thermal air flow sensor
JP2000340805A (en) Electronic part and manufacture
WO2012121030A1 (en) Absolute pressure sensor
JP2010025843A (en) Pressure sensor
JP5949573B2 (en) Manufacturing method of physical quantity sensor
JP6213527B2 (en) Pressure sensor
JP5744299B2 (en) Thermal air flow sensor
JP6714439B2 (en) Strain detector and manufacturing method thereof
JP2009265012A (en) Semiconductor sensor
JP2010133865A (en) Method for manufacturing thermal type flow sensor, and thermal type flow sensor
JP2008082952A (en) Semiconductor strain sensor
JP5343678B2 (en) Semiconductor device and manufacturing method thereof
JP6218330B2 (en) Pressure sensor and manufacturing method thereof
CN114235236A (en) Manufacturing method of MEMS pressure sensor chip capable of reducing output drift
JP4356159B2 (en) Semiconductor device having sensing unit
JP5541208B2 (en) Mechanical quantity sensor
JP2007033304A (en) Production method of pressure sensor
JP2002286567A (en) Diaphragm sensor
JP2003207516A (en) Semiconductor acceleration sensor and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160523

R151 Written notification of patent or utility model registration

Ref document number: 5949573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250