JP2002286567A - Diaphragm sensor - Google Patents

Diaphragm sensor

Info

Publication number
JP2002286567A
JP2002286567A JP2001086023A JP2001086023A JP2002286567A JP 2002286567 A JP2002286567 A JP 2002286567A JP 2001086023 A JP2001086023 A JP 2001086023A JP 2001086023 A JP2001086023 A JP 2001086023A JP 2002286567 A JP2002286567 A JP 2002286567A
Authority
JP
Japan
Prior art keywords
diaphragm
thermal stress
soi substrate
sensor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001086023A
Other languages
Japanese (ja)
Inventor
Hiroaki Tanaka
宏明 田中
Yasutoshi Suzuki
康利 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001086023A priority Critical patent/JP2002286567A/en
Publication of JP2002286567A publication Critical patent/JP2002286567A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide structure reduced in a thermal stress error, in a diaphragm sensor using an SOI substrate. SOLUTION: Piezoelectric resistance elements 5-8 are provided in a diaphragm area 3 side with respect to a position 4a separated by 10 μm from a boundary line 3a between a diaphragm area 3 and an outer circumference 4 to an outer circumference 4 side. Since a position more distant from the diaphragm area 3 to its outside is affected more easily by a strain to increase the thermal stress error, the error is reduced because the resistance elements 5-8 are provided in the position hardly affected by the strain caused by thermal stress by forming the structure hereinbefore. The diaphragm sensor of the present invention is used mainly for on-vehicle use, and satisfies 1.3% FS or less which is within an allowable range of the thermal stress error in an electronic control unit(ECU), by reducing the thermal stress error, as shown in a graph of Fig. 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、SOI基板を用い
たダイアフラムセンサに関するもので、特にその熱応力
誤差を低減した構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a diaphragm sensor using an SOI substrate, and more particularly to a structure in which a thermal stress error is reduced.

【0002】[0002]

【従来技術】従来より、ピエゾ式のダイアフラムセンサ
において、より高温度下で使用可能にするために、半導
体基板として、第1の半導体層(SOI層)と、第2の
半導体層と、第1の半導体層と第2の半導体層との間に
形成された絶縁層とを有したSOI基板を用いたものが
ある。
2. Description of the Related Art Conventionally, in a piezo type diaphragm sensor, a first semiconductor layer (SOI layer), a second semiconductor layer, and a first semiconductor layer are used as semiconductor substrates in order to be usable at a higher temperature. There is a device using an SOI substrate having an insulating layer formed between the first semiconductor layer and the second semiconductor layer.

【0003】SOI基板を用いると、SOI基板の内部
に設けられた絶縁層によって、センサの温度特性の変動
要因である寄生容量を小さくすることができるため、そ
れによって、センサの温度特性を安定させることがで
き、センサを高温度下で使用することが可能になる。
[0003] When an SOI substrate is used, a parasitic capacitance which is a cause of fluctuation in temperature characteristics of a sensor can be reduced by an insulating layer provided inside the SOI substrate, thereby stabilizing the temperature characteristics of the sensor. And the sensor can be used under high temperature.

【0004】上述のようなダイアフラムセンサは、SO
I基板の中央部に薄肉のダイアフラムが形成され、その
SOI基板の表面には、応力の印加に応じて抵抗値が変
化するピエゾ抵抗素子が複数個形成され、これら複数個
のピエゾ抵抗素子によってブリッジ回路が構成されてい
る。
[0004] A diaphragm sensor as described above is an SO sensor.
A thin diaphragm is formed at the center of the I-substrate, and a plurality of piezoresistors whose resistance value changes in response to the application of stress are formed on the surface of the SOI substrate, and a bridge is formed by the plurality of piezoresistors. A circuit is configured.

【0005】そして、ダイアフラムに応力が印加する
と、ダイアフラムに歪みが生じ、それによって、ピエゾ
抵抗素子の抵抗値が変化することにより、印加した応力
を検出している。
When a stress is applied to the diaphragm, the diaphragm is distorted, and the applied stress is detected by changing the resistance value of the piezoresistive element.

【0006】尚、SOI基板の下部には、陽極接合によ
ってガラス台座が接合され、SOI基板はガラス台座に
支持された状態となっている。
A glass pedestal is joined to the lower part of the SOI substrate by anodic bonding, and the SOI substrate is supported by the glass pedestal.

【0007】[0007]

【発明が解決しようとする課題】しかし、SOI基板を
用いたダイアフラムセンサは、バルクシリコン基板のみ
を用いて形成されたダイアフラムセンサに比べて、熱応
力誤差が大きくなってしまうという問題がある。
However, a diaphragm sensor using an SOI substrate has a problem that a thermal stress error increases as compared with a diaphragm sensor formed using only a bulk silicon substrate.

【0008】具体的に説明すると、SOI基板は、第1
の半導体層と絶縁層及び第2の半導体層とを接合する工
程において、湾曲形状に反ってしまう。
Specifically, the SOI substrate has a first
In the step of bonding the semiconductor layer to the insulating layer and the second semiconductor layer, the semiconductor layer warps into a curved shape.

【0009】その原因として、この接合工程は、110
0℃程度の高温状態で行われるため、接合工程後に高温
状態から室温状態に戻すと、シリコンよりなる半導体層
と絶縁層との線膨張係数の差によって、SOI基板は湾
曲形状に反ってしまうからである。
As a cause of this, the joining step is performed at 110
Since the heat treatment is performed at a high temperature of about 0 ° C., when the temperature is returned from the high temperature to the room temperature after the bonding step, the SOI substrate is warped due to a difference in linear expansion coefficient between the semiconductor layer made of silicon and the insulating layer. It is.

【0010】そして、このように湾曲形状に反ったSO
I基板を、陽極接合によってガラス台座と接合すると、
SOI基板の反りは低減するが、これと同時に、SOI
基板の表面に形成されたピエゾ抵抗素子も変形するた
め、誤差が発生してしまっている。
[0010] The SO thus warped in a curved shape as described above.
When the I substrate is bonded to the glass pedestal by anodic bonding,
Although the warpage of the SOI substrate is reduced,
Since the piezoresistive element formed on the surface of the substrate is also deformed, an error has occurred.

【0011】それによって、センサの使用温度が変化し
た際には、SOI基板とガラス台座との線膨張係数の差
によって、SOI基板及びガラス台座が歪んでしまい、
熱応力誤差が発生するが、SOI基板を用いたダイアフ
ラムセンサは、バルクシリコン基板のみを用いて形成さ
れたダイアフラムセンサに比べて、この熱応力誤差が大
きくなってしまう。
As a result, when the operating temperature of the sensor changes, the SOI substrate and the glass pedestal are distorted due to the difference in linear expansion coefficient between the SOI substrate and the glass pedestal.
Although a thermal stress error occurs, the thermal stress error is larger in a diaphragm sensor using an SOI substrate than in a diaphragm sensor formed using only a bulk silicon substrate.

【0012】そこで、本発明の目的は、上記問題点に鑑
み、SOI基板を用いたダイアフラムセンサにおいて、
熱応力誤差を低減した構造を提供することにある。
In view of the above problems, an object of the present invention is to provide a diaphragm sensor using an SOI substrate.
An object of the present invention is to provide a structure in which a thermal stress error is reduced.

【0013】[0013]

【課題を解決するための手段】請求項1に記載のダイア
フラムセンサは、一方の面に平面形状が四角形のダイア
フラムが形成されたSOI基板と、SOI基板の断面に
おいて膜厚を薄くしたダイアフラム領域と、SOI基板
の断面においてダイアフラム領域よりも膜厚を厚くした
外周部と、SOI基板の他方の面に形成されたピエゾ抵
抗効果を有する抵抗素子と、SOI基板に接合された台
座部とを備えたダイアフラムセンサにおいて、抵抗素子
をダイアフラム領域と外周部との境界線から外周部側へ
10μm離れた位置よりダイアフラム領域側に設けたこ
とを特徴としている。
According to a first aspect of the present invention, there is provided a diaphragm sensor comprising: an SOI substrate having a quadrangular diaphragm formed on one surface; and a diaphragm region having a reduced thickness in a cross section of the SOI substrate. An outer peripheral portion having a thickness greater than that of the diaphragm region in the cross section of the SOI substrate, a resistance element having a piezoresistive effect formed on the other surface of the SOI substrate, and a pedestal portion joined to the SOI substrate. The diaphragm sensor is characterized in that the resistance element is provided on the diaphragm region side at a position 10 μm away from the boundary line between the diaphragm region and the outer periphery toward the outer periphery.

【0014】ダイアフラム領域から外側へ離れた位置ほ
ど歪みの影響を受けやすく、熱応力誤差が大きくなって
しまうため、上述ような構造にしたことにより、抵抗素
子は、熱応力による歪みの影響を受け難い位置に設けら
れるため、熱応力誤差を低減することができる。
[0014] Since the position farther outward from the diaphragm region is more susceptible to distortion and the thermal stress error increases, the above-described structure causes the resistance element to be affected by distortion due to thermal stress. Since it is provided at a difficult position, a thermal stress error can be reduced.

【0015】本発明のダイアフラムセンサは車載用に多
く用いられるが、熱応力誤差を低減したことにより、電
子制御装置(ECU)における熱応力誤差の許容範囲を
満たすことができる。
Although the diaphragm sensor of the present invention is often used in a vehicle, the reduced thermal stress error can satisfy the allowable range of the thermal stress error in the electronic control unit (ECU).

【0016】請求項2に記載のダイアフラムセンサは、
抵抗素子をダイアフラム領域と外周部との境界線から外
周部側へ5μm離れた位置よりダイアフラム領域側に設
けたことを特徴としている。
[0016] The diaphragm sensor according to claim 2 is
The resistance element is provided on the diaphragm region side from a position 5 μm away from the boundary line between the diaphragm region and the outer peripheral portion toward the outer peripheral portion.

【0017】理論的には、請求項1に記載の発明のよう
な抵抗素子の配置位置でも構わないが、この場合、実際
には、抵抗素子の形成位置にばらつきが生じた際に、電
子制御装置(ECU)における熱応力誤差の許容範囲を
越えてしまう可能性がある。
Theoretically, the position of the resistive element may be the same as in the first aspect of the present invention. In this case, however, in actuality, when the position at which the resistive element is formed varies, the electronic control is performed. The thermal stress error in the device (ECU) may exceed the allowable range.

【0018】そのため、抵抗素子の形成位置のばらつき
を考慮して、抵抗素子をダイアフラム領域と外周部との
境界線から外周部側へ5μm離れた位置よりダイアフラ
ム領域側に設けると好ましい。
Therefore, it is preferable that the resistance element is provided on the diaphragm area side at a position 5 μm away from the boundary line between the diaphragm area and the outer circumference part toward the outer circumference part in consideration of the variation in the formation position of the resistance element.

【0019】請求項3に記載のダイアフラムセンサは、
ダイアフラム領域の膜厚を40μm以下にしたことを特
徴としている。
The diaphragm sensor according to claim 3 is
It is characterized in that the film thickness of the diaphragm region is set to 40 μm or less.

【0020】ダイアフラム領域の膜厚が変化すると、熱
応力度差の値も変化してしまうため、ダイアフラム領域
の膜厚を40μm以下にするとともに、請求項1または
2に記載の抵抗素子の配置位置を適用することにより、
電子制御装置(ECU)における熱応力誤差の許容範囲
を確実に満たすことができる。
When the film thickness of the diaphragm region changes, the value of the thermal stress difference also changes, so that the film thickness of the diaphragm region is reduced to 40 μm or less, and the arrangement position of the resistance element according to claim 1 or 2. By applying
The allowable range of the thermal stress error in the electronic control unit (ECU) can be reliably satisfied.

【0021】[0021]

【発明の実施の形態】以下、本発明を半導体式圧力セン
サに適用した一実施形態を、図面に従って説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment in which the present invention is applied to a semiconductor pressure sensor will be described below with reference to the drawings.

【0022】尚、本実施形態の半導体式圧力センサは、
例えば、車輌用のエンジンにおけるインテークマニホー
ルド内の吸入空気の圧力を検出するために用いられる。
The semiconductor pressure sensor according to the present embodiment is
For example, it is used to detect the pressure of intake air in an intake manifold in a vehicle engine.

【0023】図1には、本実施形態の半導体式圧力セン
サの断面構造を示し、図2には、本実施形態の半導体式
圧力センサの要部平面構造を示す。尚、図2は図1にお
けるA矢視図の簡略図である。
FIG. 1 shows a cross-sectional structure of the semiconductor pressure sensor of the present embodiment, and FIG. 2 shows a plan structure of a main part of the semiconductor pressure sensor of the present embodiment. Note that FIG. 2 is a simplified diagram viewed from the arrow A in FIG.

【0024】まず、図1に示されるように、半導体基板
として、シリコンにより形成された第1の半導体層1a
と、同様にシリコンにより形成された第2の半導体層1
b(SOI層)と、第1の半導体層1aと第2の半導体
層1bとの間に形成された埋め込み酸化膜1cとを有す
るSOI基板1を用いている。
First, as shown in FIG. 1, a first semiconductor layer 1a made of silicon is used as a semiconductor substrate.
And a second semiconductor layer 1 similarly formed of silicon.
b (SOI layer) and an SOI substrate 1 having a buried oxide film 1c formed between the first semiconductor layer 1a and the second semiconductor layer 1b.

【0025】第2の半導体層1bの中央部には凹部2が
形成され、それによって、SOI基板1の断面におい
て、凹部2の底面であって膜厚が最も薄くなっているダ
イアフラム領域3が形成されるとともに、ダイアフラム
領域3の周囲には、ダイアフラム領域3の膜厚よりも厚
くなっている外周部4が形成される。
A concave portion 2 is formed at the center of the second semiconductor layer 1b, whereby a diaphragm region 3 having the thinnest film thickness at the bottom surface of the concave portion 2 in the cross section of the SOI substrate 1 is formed. At the same time, an outer peripheral portion 4 that is thicker than the thickness of the diaphragm region 3 is formed around the diaphragm region 3.

【0026】尚、本実施形態では、ダイアフラム領域3
の膜厚を27μmとしている。
In this embodiment, the diaphragm region 3
Has a thickness of 27 μm.

【0027】この外周部4は、凹部2の傾斜になってい
る領域とSOI基板1とガラス台座14とが接合してい
る領域とを含んでいる。
The outer peripheral portion 4 includes a region where the concave portion 2 is inclined and a region where the SOI substrate 1 and the glass pedestal 14 are joined.

【0028】尚、凹部2は、例えば、SOI基板1の裏
面(第2の半導体層1b側)に所定のパターンのマスク
を形成し、KOH(水酸化カリウム)などのエッチング
液を用いて、第2の半導体層1bに異方性エッチングを
施すことにより形成される。
The recess 2 is formed, for example, by forming a mask having a predetermined pattern on the back surface (on the side of the second semiconductor layer 1b) of the SOI substrate 1 and using an etching solution such as KOH (potassium hydroxide). The second semiconductor layer 1b is formed by performing anisotropic etching.

【0029】ここで、本実施形態に用いられるSOI基
板1は、少なくとも凹部2が形成される面の面方位は
(100)面であって、ダイアフラム領域3の平面形状
は正四角形となっている。
Here, in the SOI substrate 1 used in the present embodiment, at least the plane orientation of the surface on which the concave portion 2 is formed is a (100) plane, and the planar shape of the diaphragm region 3 is a regular square. .

【0030】また、図2に示されるように、SOI基板
1の表面(第1の半導体層1a側)には、例えば、拡散
やイオン注入などの半導体プロセスによって、ボロンな
どのP型不純物よりなるピエゾ抵抗素子5、6、7、8
が形成されている。
As shown in FIG. 2, the surface (on the side of the first semiconductor layer 1a) of the SOI substrate 1 is made of a P-type impurity such as boron by a semiconductor process such as diffusion or ion implantation. Piezoresistive elements 5, 6, 7, 8
Are formed.

【0031】これらピエゾ抵抗素子5〜8は、印加圧力
に応じて、ダイアフラム領域3が歪むことにより、その
抵抗値が変化するようになっている。
The resistance values of the piezoresistive elements 5 to 8 change when the diaphragm region 3 is distorted in accordance with the applied pressure.

【0032】尚、これらピエゾ抵抗素子5〜8は、同一
の抵抗値を有しており、図示しないが、拡散配線および
アルミニウム配線によりフルブリッジ接続されている。
Note that these piezoresistive elements 5 to 8 have the same resistance value, and are connected in full bridge by diffusion wiring and aluminum wiring (not shown).

【0033】また、SOI基板1表面の端部には、外部
へ電気信号を出力するパッド部が形成されている。
At the end of the surface of the SOI substrate 1, a pad for outputting an electric signal to the outside is formed.

【0034】この場合、ピエゾ抵抗素子5、7の中点電
位は、圧力印加量に応じて低くなり、逆にピエゾ抵抗素
子6、8の中点電位は、圧力印加量に応じて高くなるよ
うに設定されている。
In this case, the midpoint potential of the piezoresistive elements 5 and 7 decreases in accordance with the applied pressure, and conversely, the midpoint potential of the piezoresistive elements 6 and 8 increases in accordance with the applied pressure. Is set to

【0035】また、図1に示されるように、第1の半導
体層1aの所定領域にはトレンチ9が形成され、このト
レンチ9にはSiO210が充填されており、SOI基
板1の表面(第1の半導体層1a側)には、絶縁酸化膜
11、アルミ配線12、シリコン窒化膜とシリコン酸化
膜よりなる保護膜13が形成されている。
As shown in FIG. 1, a trench 9 is formed in a predetermined region of the first semiconductor layer 1a, and the trench 9 is filled with SiO 2 10 so that the surface of the SOI substrate 1 ( On the first semiconductor layer 1a), an insulating oxide film 11, an aluminum wiring 12, and a protective film 13 made of a silicon nitride film and a silicon oxide film are formed.

【0036】さらに、SOI基板1の下部には、陽極接
合によってガラス台座14が接合され、それによって、
SOI基板1はガラス台座14に支持された状態となっ
ている。
Further, a glass pedestal 14 is bonded to the lower part of the SOI substrate 1 by anodic bonding, whereby
The SOI substrate 1 is in a state of being supported by the glass pedestal 14.

【0037】このような半導体式圧力センサにおいて、
測定すべき印加圧力以外の要因によって歪みが生じる
と、センサ特性の誤差要因になる。
In such a semiconductor type pressure sensor,
If distortion occurs due to factors other than the applied pressure to be measured, it becomes an error factor of the sensor characteristics.

【0038】例えば、センサの使用温度が変化した場
合、SOI基板1とガラス台座14との線膨張係数の差
によって、SOI基板1及びガラス台座14は歪んでし
まい、その歪みがダイアフラム領域3に伝播してピエゾ
抵抗素子5〜8の抵抗値が変化してしまい、熱応力誤差
の要因になる。
For example, when the operating temperature of the sensor changes, the SOI substrate 1 and the glass pedestal 14 are distorted due to the difference in linear expansion coefficient between the SOI substrate 1 and the glass pedestal 14, and the distortion propagates to the diaphragm region 3. As a result, the resistance values of the piezoresistive elements 5 to 8 change, which causes a thermal stress error.

【0039】そこで、本実施形態では、図1及び図2に
示されるように、ピエゾ抵抗素子5〜8を、ダイアフラ
ム領域3と外周部4との境界線3aから、外周部4側へ
10μm離れた位置4aよりダイアフラム領域3側に設
けている。
Therefore, in the present embodiment, as shown in FIGS. 1 and 2, the piezoresistive elements 5 to 8 are separated from the boundary 3a between the diaphragm region 3 and the outer peripheral portion 10 by 10 μm toward the outer peripheral portion 4 side. From the position 4a to the diaphragm area 3 side.

【0040】例えば、本実施形態では、ピエゾ抵抗素子
5〜8の端部を、ダイアフラム領域3と外周部4との境
界線3aから、外周部4側へ4μm離れた位置に設けて
いる。
For example, in the present embodiment, the ends of the piezoresistive elements 5 to 8 are provided at a position 4 μm away from the boundary 3 a between the diaphragm region 3 and the outer periphery 4 toward the outer periphery 4.

【0041】ダイアフラム領域3から外側へ離れた位置
ほど歪みの影響を受けやすく、熱応力誤差が大きくなっ
てしまうため、本実施形態のような構造にしたことによ
り、ピエゾ抵抗素子5〜8は、熱応力による歪みの影響
を受け難い位置に設けられるため、熱応力誤差を低減す
ることができる。
Since the position farther away from the diaphragm region 3 is more susceptible to distortion and the thermal stress error increases, the piezoresistive elements 5 to 8 have the structure according to the present embodiment. Since it is provided at a position that is hardly affected by distortion due to thermal stress, a thermal stress error can be reduced.

【0042】本実施形態の半導体式圧力センサは車載用
に多く用いられるが、熱応力誤差を低減したことによ
り、図3のグラフに示されるように、電子制御装置(E
CU)における熱応力誤差の許容範囲である1.3%F
S以下を満たすことができる。
The semiconductor type pressure sensor of the present embodiment is often used for a vehicle, but by reducing the thermal stress error, as shown in the graph of FIG.
1.3% F which is the allowable range of the thermal stress error in CU)
S or less can be satisfied.

【0043】尚、図3のグラフは、一般的なセンサ搭載
位置の最高温度である120℃の状態において、長手方
向の長さが65μmのピエゾ抵抗素子を用いた場合にお
ける、ダイアフラムエッジ(ダイアフラム領域3と外周
部4との境界線3a)からの距離変化による熱応力誤差
を計測した実験値である。
The graph in FIG. 3 shows a diaphragm edge (diaphragm area) when a piezoresistive element having a longitudinal length of 65 μm is used at a maximum temperature of 120 ° C. at a general sensor mounting position. This is an experimental value obtained by measuring a thermal stress error due to a change in the distance from the boundary 3a) between the outer periphery 3 and the outer peripheral portion 4.

【0044】図3のグラフに示されるように、ピエゾ抵
抗素子5〜8を、ダイアフラム領域3と外周部4との境
界線3aから、外周部4側へ10μm離れた位置4aよ
りダイアフラム領域3側に設けたことにより、電子制御
装置(ECU)における熱応力誤差の許容範囲である
1.3%FS以下を満たすことができる。
As shown in the graph of FIG. 3, the piezoresistive elements 5 to 8 are moved from the boundary 3a between the diaphragm region 3 and the outer peripheral portion 4 to the outer peripheral portion 4 by a distance of 10 μm from the boundary 4a to the diaphragm region 3 side. , It is possible to satisfy 1.3% FS or less, which is the allowable range of the thermal stress error in the electronic control unit (ECU).

【0045】ただし、理論的には、上述のように、ピエ
ゾ抵抗素子5〜8を、ダイアフラム領域3と外周部4と
の境界線3aから、外周部4側へ10μm離れた位置4
aよりダイアフラム領域3側に設けても構わないが、こ
の場合、実際には、ピエゾ抵抗素子5〜8の形成位置に
ばらつきが生じた際に、電子制御装置(ECU)におけ
る熱応力誤差の許容範囲である1.3%FSを越えてし
まう可能性がある。
However, theoretically, as described above, the piezoresistive elements 5 to 8 are placed at a position 4 μm away from the boundary 3 a between the diaphragm region 3 and the outer peripheral portion 4 toward the outer peripheral portion 4.
A may be provided on the diaphragm region 3 side from the position a. However, in this case, when variations occur in the positions where the piezoresistive elements 5 to 8 are formed, an allowable thermal stress error in the electronic control unit (ECU) is allowed. It may exceed the range of 1.3% FS.

【0046】そのため、ピエゾ抵抗素子5〜8の形成位
置のばらつきを考慮して、ピエゾ抵抗素子5〜8の端部
は、ダイアフラム領域3と外周部4との境界線3aか
ら、外周部4側へ5μm離れた位置よりダイアフラム領
域3側に設けると好ましい。
Therefore, considering the variation in the formation positions of the piezoresistive elements 5 to 8, the ends of the piezoresistive elements 5 to 8 are separated from the boundary 3a between the diaphragm region 3 and the outer peripheral part 4 by the outer peripheral part 4 side. It is preferable to provide it on the diaphragm region 3 side from a position separated by 5 μm.

【0047】また、本実施形態では、ダイアフラム領域
3の膜厚を40μm以下としている。
In this embodiment, the thickness of the diaphragm region 3 is set to 40 μm or less.

【0048】ダイアフラム領域3の膜厚が変化すると、
熱応力度差の値も変化してしまうため、ダイアフラム領
域3の膜厚を40μm以下にするとともに、上述のよう
なピエゾ抵抗素子5〜8の配置位置を適用することによ
り、電子制御装置(ECU)における熱応力誤差の許容
範囲である1.3%FSを確実に満たすことができる。
When the film thickness of the diaphragm region 3 changes,
Since the value of the thermal stress difference also changes, the electronic control unit (ECU) is controlled by setting the film thickness of the diaphragm region 3 to 40 μm or less and applying the above-described arrangement positions of the piezoresistive elements 5 to 8. 1.3) FS, which is the allowable range of the thermal stress error in (1), can be surely satisfied.

【0049】ここで、本実施形態の半導体式圧力センサ
の製造工程について、図4を用いて簡単に説明する。
Here, the manufacturing process of the semiconductor pressure sensor of the present embodiment will be briefly described with reference to FIG.

【0050】まず、図4(a)に示されるように、SO
I基板1を用意する。
First, as shown in FIG.
An I substrate 1 is prepared.

【0051】このSOI基板1は、シリコンにより形成
された第1の半導体層1aと、同様にシリコンにより形
成された第2の半導体層1b(SOI層)と、第1の半
導体層1aと第2の半導体層1bとの間に形成された埋
め込み酸化膜1cとを有している。
The SOI substrate 1 has a first semiconductor layer 1a made of silicon, a second semiconductor layer 1b (SOI layer) also made of silicon, a first semiconductor layer 1a and a second semiconductor layer 1a. Buried oxide film 1c formed between the semiconductor layer 1b.

【0052】続いて、図4(b)に示されるように、S
OI基板の表面(第1の半導体層1a側)に、シリコン
窒化膜やポリシリコンなどのマスク材を堆積し、分離領
域をパターニングしてエッチングを行い、所望の深さに
トレンチ9を形成し、このトレンチ9にSiO210を
充填する。
Subsequently, as shown in FIG.
On the surface of the OI substrate (on the side of the first semiconductor layer 1a), a mask material such as a silicon nitride film or polysilicon is deposited, an isolation region is patterned and etched, and a trench 9 is formed to a desired depth. The trench 9 is filled with SiO 2 10.

【0053】それによって、このトレンチ形成工程の後
にSOI基板上に形成されるピエゾ抵抗素子やダイオー
ドなどの電子素子間を電気的に分離することができる。
Thus, electronic elements such as piezoresistive elements and diodes formed on the SOI substrate after the trench forming step can be electrically isolated.

【0054】続いて、図3(c)に示されるように、S
OI基板1表面(第1の半導体層1a側)の所定領域
に、例えば、拡散やイオン注入などの半導体プロセスに
よって、ボロンなどのP型不純物よりなるピエゾ抵抗素
子6、7を形成する。
Subsequently, as shown in FIG.
Piezoresistive elements 6 and 7 made of a P-type impurity such as boron are formed in a predetermined region on the surface of the OI substrate 1 (on the side of the first semiconductor layer 1a) by, for example, a semiconductor process such as diffusion or ion implantation.

【0055】尚、実際には、図2に示されるように、ピ
エゾ抵抗素子5、8も形成されている。
In practice, as shown in FIG. 2, piezoresistive elements 5 and 8 are also formed.

【0056】続いて、図3(d)に示されるように、S
OI基板1の表面(第1の半導体層1a側)に、アルミ
配線12とSOI基板1とを絶縁分離する絶縁酸化膜1
1、パッド部を介して印加した圧力を外部に伝えるアル
ミ配線12、シリコン窒化膜及びシリコン酸化膜からな
り湿度などの外気による素子特性の劣化を防ための保護
膜13を形成する。
Subsequently, as shown in FIG.
On the surface of the OI substrate 1 (on the side of the first semiconductor layer 1a), an insulating oxide film 1 for insulating and separating the aluminum wiring 12 and the SOI substrate 1
1. A protective film 13 made of an aluminum wiring 12 for transmitting a pressure applied through a pad portion to the outside, a silicon nitride film, and a silicon oxide film for preventing deterioration of device characteristics due to external air such as humidity.

【0057】続いて、図4(e)に示されるように、S
OI基板1の裏面(第2の半導体層1b側)に所定のパ
ターンのマスクを形成し、KOH(水酸化カリウム)な
どのエッチング液を用いて、第2の半導体層1bに異方
性エッチングを施して、第2の半導体層1bの中央部
に、平面形状が正四角形の凹部2を形成する。
Subsequently, as shown in FIG.
A mask having a predetermined pattern is formed on the back surface (the second semiconductor layer 1b side) of the OI substrate 1, and anisotropic etching is performed on the second semiconductor layer 1b using an etching solution such as KOH (potassium hydroxide). Then, a recess 2 having a square shape in a plan view is formed in the center of the second semiconductor layer 1b.

【0058】それによって、SOI基板1の断面におい
て、凹部2の底面であって膜厚が最も薄くなっているダ
イアフラム領域3が形成されるとともに、ダイアフラム
領域3の周囲には、ダイアフラム領域3の膜厚よりも厚
くなっている外周部4が形成される。
As a result, in the cross section of the SOI substrate 1, the diaphragm region 3 having the smallest film thickness is formed on the bottom surface of the concave portion 2, and the film of the diaphragm region 3 is formed around the diaphragm region 3. An outer peripheral portion 4 that is thicker than the thickness is formed.

【0059】最後に、図4(f)に示されるように、S
OI基板1の下部に、陽極接合によりガラス台座14を
接合することによって、本実施形態の半導体式圧力セン
サは完成する。
Finally, as shown in FIG.
By bonding the glass pedestal 14 to the lower part of the OI substrate 1 by anodic bonding, the semiconductor pressure sensor of the present embodiment is completed.

【0060】尚、本発明は、上記実施形態に限られるも
のではなく、様々な態様に適用可能である。
The present invention is not limited to the above embodiment, but can be applied to various modes.

【0061】例えば、本発明は、本実施形態のような半
導体式圧力センサに限らず、ダイアフラム及びピエゾ抵
抗効果を有した抵抗素子を備えた加速度センサなどの他
の力学量センサにも応用可能である。
For example, the present invention is not limited to the semiconductor type pressure sensor as in the present embodiment, but can be applied to other physical quantity sensors such as an acceleration sensor having a diaphragm and a resistance element having a piezoresistive effect. is there.

【0062】また、本実施形態では、1個のピエゾ抵抗
素子を一辺とするフルブリッジ回路を形成したが、特に
ピエゾ抵抗素子の数を限定する必要はなく、例えば、2
個のピエゾ抵抗素子を一辺とするフルブリッジ回路を形
成しても構わない。
In this embodiment, a full bridge circuit having one piezoresistive element as one side is formed. However, it is not particularly necessary to limit the number of piezoresistive elements.
A full bridge circuit having one piezoresistive element on one side may be formed.

【0063】また、本実施形態では、ピエゾ抵抗素子に
よってフルブリッジ回路を形成したが、ハーフブリッジ
回路を形成しても同様の効果を得ることができる。
In this embodiment, the full bridge circuit is formed by the piezoresistive element. However, the same effect can be obtained by forming a half bridge circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本実施形態の半導体式圧力センサの断面構造を
示す図である。
FIG. 1 is a diagram showing a cross-sectional structure of a semiconductor pressure sensor according to the present embodiment.

【図2】本実施形態の半導体式圧力センサの要部平面構
造を示す図である。尚、図2は図1におけるA矢視図で
ある。
FIG. 2 is a diagram showing a planar structure of a main part of the semiconductor pressure sensor of the present embodiment. FIG. 2 is a view taken in the direction of the arrow A in FIG.

【図3】ダイアフラムエッジからの距離と熱応力誤差と
の関係を示すグラフである。
FIG. 3 is a graph showing a relationship between a distance from a diaphragm edge and a thermal stress error.

【図4】(a)から(f)は、本実施形態の半導体式圧
力センサの製造工程を示す図である。
FIGS. 4A to 4F are diagrams showing a manufacturing process of the semiconductor pressure sensor of the present embodiment.

【符号の説明】[Explanation of symbols]

1…SOI基板、 1a…第1の半導体層、 1b…第2の半導体層、 1c…埋め込み酸化膜、 2…凹部、 3…ダイアフラム領域、 3a…ダイアフラム領域と外周部との境界線、 4…外周部、 4a…境界線より外周部側へ10μm離れた位置、 5、6、7、8…ピエゾ抵抗素子、 9…トレンチ、 10…SiO2、 11…絶縁酸化膜、 12…アルミ配線、 13…保護膜、 14…ガラス台座、DESCRIPTION OF SYMBOLS 1 ... SOI board | substrate, 1a ... 1st semiconductor layer, 1b ... 2nd semiconductor layer, 1c ... buried oxide film, 2 ... recessed part 3 ... Diaphragm area | region, 3a ... Boundary line between a diaphragm area and an outer peripheral part, 4 ... Outer peripheral portion, 4a: Position 10 μm away from the boundary line toward the outer peripheral portion, 5, 6, 7, 8: Piezoresistive element, 9: Trench, 10: SiO 2 , 11: Insulating oxide film, 12: Aluminum wiring, 13 ... protective film, 14 ... glass pedestal,

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2F055 AA40 BB20 CC02 DD05 EE14 FF01 GG15 GG16 4M112 AA02 BA01 CA03 CA04 CA09 CA11 DA04 EA11 EA13 FA09 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2F055 AA40 BB20 CC02 DD05 EE14 FF01 GG15 GG16 4M112 AA02 BA01 CA03 CA04 CA09 CA11 DA04 EA11 EA13 FA09

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 一方の面に平面形状が四角形のダイアフ
ラムが形成されたSOI基板と、前記SOI基板の断面
において膜厚を薄くしたダイアフラム領域と、前記SO
I基板の断面において前記ダイアフラム領域よりも膜厚
を厚くした外周部と、前記SOI基板の他方の面に形成
されたピエゾ抵抗効果を有する抵抗素子と、前記SOI
基板に接合された台座部とを備えたダイアフラムセンサ
において、 前記抵抗素子を、前記ダイアフラム領域と前記外周部と
の境界線から前記外周部側へ10μm離れた位置より前
記ダイアフラム領域側に設けたことを特徴とするダイア
フラムセンサ。
An SOI substrate having a quadrangular diaphragm formed on one surface; a diaphragm region having a reduced thickness in a cross section of the SOI substrate;
An outer peripheral portion having a greater thickness than the diaphragm region in a cross section of the I substrate, a resistive element having a piezoresistive effect formed on the other surface of the SOI substrate;
In a diaphragm sensor having a pedestal portion bonded to a substrate, the resistance element is provided on the diaphragm region side from a position 10 μm away from the boundary line between the diaphragm region and the outer peripheral portion toward the outer peripheral portion. A diaphragm sensor.
【請求項2】 前記抵抗素子を、前記ダイアフラム領域
と前記外周部との境界線から前記外周部側へ5μm離れ
た位置より前記ダイアフラム領域側に設けたことを特徴
とする請求項1に記載のダイアフラムセンサ。
2. The device according to claim 1, wherein the resistance element is provided on the diaphragm region side from a position 5 μm away from the boundary line between the diaphragm region and the outer periphery portion toward the outer periphery portion. Diaphragm sensor.
【請求項3】 前記ダイアフラム領域の膜厚を40μm
以下にしたことを特徴とする請求項1または2に記載の
ダイアフラムセンサ。
3. The film thickness of the diaphragm region is 40 μm.
The diaphragm sensor according to claim 1, wherein:
JP2001086023A 2001-03-23 2001-03-23 Diaphragm sensor Pending JP2002286567A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001086023A JP2002286567A (en) 2001-03-23 2001-03-23 Diaphragm sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001086023A JP2002286567A (en) 2001-03-23 2001-03-23 Diaphragm sensor

Publications (1)

Publication Number Publication Date
JP2002286567A true JP2002286567A (en) 2002-10-03

Family

ID=18941456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001086023A Pending JP2002286567A (en) 2001-03-23 2001-03-23 Diaphragm sensor

Country Status (1)

Country Link
JP (1) JP2002286567A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102288354A (en) * 2010-06-16 2011-12-21 三美电机株式会社 Piezo-resistive pressure sensor
JP2012233847A (en) * 2011-05-09 2012-11-29 Mitsubishi Electric Corp Sensor element
JP2013145163A (en) * 2012-01-13 2013-07-25 Denso Corp Semiconductor pressure sensor and method for manufacturing the same
JP2015510594A (en) * 2012-02-15 2015-04-09 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングRobert Bosch Gmbh Pressure sensor with doped electrode

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57159068A (en) * 1981-02-23 1982-10-01 Gen Motors Corp Pressure sensitive device
JPS62109464U (en) * 1985-12-27 1987-07-13
JPH06331471A (en) * 1993-05-26 1994-12-02 Fujikura Ltd Semiconductor pressure sensor
JPH1022511A (en) * 1996-06-28 1998-01-23 Matsushita Electric Works Ltd Semiconductor pressure sensor and its manufacture
JPH10185735A (en) * 1996-12-27 1998-07-14 Nagano Keiki Co Ltd Pressure sensor module
JPH11118642A (en) * 1997-08-13 1999-04-30 Unisia Jecs Corp Pressure sensor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57159068A (en) * 1981-02-23 1982-10-01 Gen Motors Corp Pressure sensitive device
JPS62109464U (en) * 1985-12-27 1987-07-13
JPH06331471A (en) * 1993-05-26 1994-12-02 Fujikura Ltd Semiconductor pressure sensor
JPH1022511A (en) * 1996-06-28 1998-01-23 Matsushita Electric Works Ltd Semiconductor pressure sensor and its manufacture
JPH10185735A (en) * 1996-12-27 1998-07-14 Nagano Keiki Co Ltd Pressure sensor module
JPH11118642A (en) * 1997-08-13 1999-04-30 Unisia Jecs Corp Pressure sensor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102288354A (en) * 2010-06-16 2011-12-21 三美电机株式会社 Piezo-resistive pressure sensor
US8661911B2 (en) 2010-06-16 2014-03-04 Mitsumi Electric, Co., Ltd. Piezo-resistive pressure sensor
JP2012233847A (en) * 2011-05-09 2012-11-29 Mitsubishi Electric Corp Sensor element
US8841734B2 (en) 2011-05-09 2014-09-23 Mitsubishi Electric Corporation Sensor element
JP2013145163A (en) * 2012-01-13 2013-07-25 Denso Corp Semiconductor pressure sensor and method for manufacturing the same
JP2015510594A (en) * 2012-02-15 2015-04-09 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングRobert Bosch Gmbh Pressure sensor with doped electrode

Similar Documents

Publication Publication Date Title
US7563692B2 (en) Microelectromechanical system pressure sensor and method for making and using
JP4739164B2 (en) Semiconductor strain sensitive sensor for measuring intake air pressure of vehicle engine
US8188556B2 (en) Semiconductor sensor and method of manufacturing the same
JP4337656B2 (en) Pressure sensor
US5589810A (en) Semiconductor pressure sensor and related methodology with polysilicon diaphragm and single-crystal gage elements
KR20010082299A (en) Integral stress isolation apparatus and technique for semiconductor devices
JPH0324793B2 (en)
JP5057606B2 (en) Electronic component and manufacturing method
JP5220866B2 (en) Semiconductor pressure sensor
JP2002286567A (en) Diaphragm sensor
US6308575B1 (en) Manufacturing method for the miniaturization of silicon bulk-machined pressure sensors
JP2009265012A (en) Semiconductor sensor
US11054326B2 (en) Physical quantity sensor
JP6589810B2 (en) Pressure sensor
JPH07128365A (en) Semiconductor acceleration sensor and fabrication thereof
JP5949573B2 (en) Manufacturing method of physical quantity sensor
KR101794764B1 (en) Mems pressure sensor and manufacturing method thereof
JPH06221945A (en) Semiconductor pressure sensor and manufacture thereof
JP2002310831A (en) Semiconductor sensor
JP5139759B2 (en) Semiconductor pressure sensor
JPH05343705A (en) Pressure sensor using soi board
JPH03110478A (en) Manufacture of semiconductor acceleration sensor
JP2003207516A (en) Semiconductor acceleration sensor and method of manufacturing the same
JPH10284737A (en) Manufacture of capacitive semiconductor sensor
JPH07260821A (en) Semiconductor sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100630