JP2014137633A - コンピュータプログラム及びデータ処理装置 - Google Patents

Abstract

【課題】物理アドレス空間上に非連続に配置されたデータを途切れなくＤＭＡ転送できる「コンピュータプログラム及びデータ処理装置」を提供する。
【解決手段】物理アドレス空間上に分割されて非連続に配置されたデータの、物理アドレス空間上の連続部分である部分データ１-５のうちの、規定サイズよりデータサイズが小さい部分データ３について、その部分データ３の直後の部分データ４とを連結した部分データ３＆４を作成する。そして、ソフトウエアによって、ＤＭＡＣ１の、他の部分データと連結させた部分データを除く、各部分データの、２つのＤＭＡチャネルを交互に用いたＤＭＡ転送を制御する。
【選択図】図３

Description

本発明は、ＤＭＡ転送の技術に関するものである。

ＤＭＡ（Direct Memory Access）転送の技術としては、物理アドレス空間上に非連続に配置されたデータを連続して転送するスキャッタギャザー機能を備えたＤＭＡＣ（Direct Memory Access Controler）が知られている。

特開２００９-２７７０９６号公報

ＤＭＡ転送するデータが、リアルタイムに音声出力されるオーディオデータなどの、リアルタイム処理されるデータである場合、一定の転送レートで途切れなくデータをＤＭＡ転送する必要がある。
一方、物理アドレス空間上に非連続に配置されたデータの、物理アドレス空間上で連続している各部分を部分データと呼ぶこととして、スキャッタギャザー機能を備えたＤＭＡＣを用いずに、ＤＭＡチャネルを２つ備えたＤＭＡＣを用いて、物理アドレス空間上に非連続に配置されたデータを、２つのＤＭＡチャネルを交互に用いてＤＭＡ転送する場合、ＤＭＡＣによってＤＭＡチャネルの部分データのＤＭＡ転送が完了する度に、ソフトウエアによって、当該ＤＭＡ転送が完了した部分データの次の次の部分データの前記ＤＭＡ転送が完了したＤＭＡチャネルによるＤＭＡ転送をＤＭＡＣに指示することにより、データのＤＭＡ転送を行うこととなる。

また、この場合、前記ＤＭＡチャネルの部分データのＤＭＡ転送の完了から、当該ＤＭＡ転送が完了した部分データの次の次の部分データのＤＭＡ転送のＤＭＡＣへの指示までにソフトウエアが要する時間は、その時点の、ＣＰＵなどの各資源の負荷状況によって変化し、また、一方のＤＭＡチャネルの部分データのＤＭＡ転送の完了から、当該ＤＭＡ転送が完了した部分データの次の部分データの他方のＤＭＡチャネルによるＤＭＡ転送の完了までに要する時間も、当該他方のＤＭＡチャネルでＤＭＡ転送する部分データのデータサイズによって変化することとなる。

したがって、このように物理アドレス空間上に非連続に配置されたリアルタイム処理されるデータを、２つのＤＭＡチャネルを交互に用いてＤＭＡ転送する場合、一方のＤＭＡチャネルの部分データのＤＭＡ転送が完了した後に行われる、ソフトウエアによる、当該ＤＭＡ転送が完了した部分データの次の次の部分データの当該一方のＤＭＡチャネルによるＤＭＡ転送の指示が、当該ＤＭＡ転送が完了した部分データの次の部分データの他方のＤＭＡチャネルによるＤＭＡ転送が完了するまでに間に合わなくなってしまう状況が生じ得る。

そして、この場合には、他方のＤＭＡチャネルのＤＭＡ転送が完了後にすみやかに、その次の部分データのＤＭＡ転送を開始することができず、結果、データの途切れが生じ、データのリアルタイム処理に不都合が生じることとなる。すなわち、たとえば、ＤＭＡ転送するデータがリアルタイムに音声出力されるオーディオデータである場合には、出力音の途切れなどが発生してしまうこととなる。

一方で、物理アドレス空間上に非連続に配置された全ての部分データを、連続した物理アドレス空間に配置し直して連結した後に、連結したデータのＤＭＡ転送を行えば、データを途切れることなくＤＭＡ転送することができるようになるが、このようにすると、データの格納のために要する記憶空間のサイズが倍となるなど、当該ＤＭＡ転送のために比較的大きく計算資源や記憶資源を消費してしまうこととなる。

そこで、本発明は、大きく資源を消費することなく、物理アドレス空間上に非連続に配置されたデータを、２つのＤＭＡチャネルを交互に用いて、途切れることなくＤＭＡ転送することを課題とする。

前記課題達成のために、本発明は、メモリと、２つのＤＭＡチャネルを有するＤＭＡＣを備えたコンピュータによって読み取られ実行されるコンピュータプログラムとして、前記コンピュータを、前記ＤＭＡＣを用いて転送するデータが、前記メモリの物理アドレス空間上に非連続に配置された複数の部分データを構成要素として構成されるデータである場合に、当該データの構成要素となっている部分データの全てが所定のデータサイズ以上の部分データとなるように、当該データの構成要素となっている部分データのうちの所定のデータサイズ未満の部分データを含む、前記データを構成する順番が連続する複数の部分データより構成される新たな部分データを、当該新たな部分データのデータサイズが前記所定のデータサイズ以上となり、当該新たな部分データが物理アドレス空間上で連続するように、前記メモリ上に作成し、作成した新たな部分データを構成する各部分データから、作成した新たな部分データに、前記データの構成要素を置き換える部分データ連結手段と、前記データの構成要素なっている各部分データの、前記２つのＤＭＡチャネルを交互に用いたＤＭＡ転送を制御するＤＭＡ転送制御手段として機能させるコンピュータプログラムを提供する。

ここで、前記各ＤＭＡチャネルが、ＤＭＡ転送要求の設定に応答して当該ＤＭＡ転送要求で要求されたＤＭＡ転送を行うとともに、他のＤＭＡチャネルがＤＭＡ転送を行っているときに前記ＤＭＡ転送要求が設定された場合には、当該他のＤＭＡチャネルのＤＭＡ転送の完了を待って当該設定されたＤＭＡ転送要求で要求されたＤＭＡ転送を行うものである場合には、このようなコンピュータプログラムが前記コンピュータに機能させる前記ＤＭＡ転送制御手段は、前記二つのＤＭＡチャネルの一方のＤＭＡチャネルに前記データの１番目の構成要素となっている部分データのＤＭＡ転送要求を設定した後に、他方のＤＭＡチャネルに前記データの２番目の構成要素となっている部分データのＤＭＡ転送要求を設定し、以降、ＤＭＡチャネルのＤＭＡ転送が完了する度に、当該のＤＭＡ転送が完了したＤＭＡチャネルに、前記データの、前回ＤＭＡ転送要求を設定した部分データの次の構成要素となっている部分データのＤＭＡ転送要求を設定するものとしてよい。

また、前記データはオーディオデータであってよく、この場合、前記部分データのＤＭＡ転送の転送先は、前記ＤＭＡチャネルからオーディオデータのＤＭＡ転送を一定の転送レートで受け入れて、アナログ音声に変換して出力する音声出力デバイスであってよい。
このようなコンピュータプログラムによれば、前記所定のデータサイズを、そのデータサイズ以上のデータサイズの部分データであれば、ＤＭＡ転送制御手段において、部分データのＤＭＡ転送完了後に行われる当該ＤＭＡ転送が完了した部分データの次の次の部分データのＤＭＡ転送の制御が、当該ＤＭＡ転送が完了した部分データの次の部分データのＤＭＡ転送中に確実に行えることが保証できるサイズとすることにより、前記メモリの物理アドレス空間上に分割されて非連続に配置されたデータを途切れることなくＤＭＡ転送することができるようになる。

なお、本発明は、このようなコンピュータであるところのデータ処理装置も提供する。

以上のように、本発明によれば、大きく資源を消費することなく、物理アドレス空間上に非連続に配置されたデータを、２つのＤＭＡチャネルを交互に用いて、途切れることなくＤＭＡ転送することができる。

本発明の実施形態に係るデータ処理装置の構成を示すブロック図である。 本発明の実施形態に係るデータ処理装置の機能構成を示すブロック図である。 本発明の実施形態に係るオーディオデータの記憶空間上の配置を示す図である。 本発明の実施形態に係るオーディオデータ出力制御処理を示すフローチャートである。

以下、本発明の実施形態について説明する。
図１に、本実施形態に係るデータ処理装置の構成を示す。
図示するように、データ処理装置は、ＤＭＡＣ１、メモリ２、ＣＰＵ３、ＤＡＣ４、アンプ５、スピーカ６、インタフェース７、オーディオソース８などを備えている。
ここで、ＤＭＡＣ１は、ＤＭＡ０とＤＭＡ１との二つのＤＭＡチャネルを備えている。
また、ＤＡＣ４は、ＦＩＦＯ４１とＤ／Ａ４２とＦＩＦＯ制御部４３を備えている。
また、オーディオソース８は、圧縮符号化されたオーディオデータを記憶した装置であり、たとえばＨＤＤである。
次に、図２にデータ処理装置の機能構成を示す。
図示するように、データ処理装置は、オペレーティングシステム２１、仮想メモリ２２、オペレーティングシステム２１上で稼働するアプリケーションであるメディアプレイヤ２３やその他のアプリケーション２４とを備えている。
なお、オペレーティングシステム２１やメディアプレイヤ２３は、ＣＰＵ３が所定のコンピュータプログラムを実行することにより実現されるものである。
また、仮想メモリ２２は、仮想アドレス空間を有する仮想的なメモリ２であり、仮想メモリ２２の仮想アドレス空間は、所定サイズのページを単位として、オペレーティングシステム２１によってメモリ２の物理アドレス空間にマッピングされる。
さて、図２に示した構成において、メディアプレイヤ２３は、オペレーティングシステム２１を介してオーディオソース８から圧縮符号化されたオーディオデータを読み出して、オーディオデータに伸張復号化し、図３ａに示すように仮想メモリ２２の仮想アドレス空間に連続的に格納する。

ここで、仮想メモリ２２の仮想アドレス空間上に図３ａに示すように連続して格納されたオーディオデータは、オペレーティングシステム２１の上述したマッピングに従い、メモリ２の物理アドレス空間に、非連続的に記憶されることがある。すなわち、仮想メモリ２２の仮想アドレス空間上に格納されたオーディオデータは、たとえば、図３ｂに示すように、部分データ１-部分データ５に分割されて、メモリ２の物理アドレス空間に非連続的に記憶される。

次に、仮想メモリ２２の仮想アドレス空間上に格納されたオーディオデータが、スピーカ６から音声を出力すべきオーディオデータである出力対象オーディオデータとなったならば、メディアプレイヤ２３は、オーディオデータ出力制御処理を行って、当該オーディオデータの音声をスピーカ６から出力する。

または、仮想メモリの仮想アドレス空間上に格納されたオーディオデータが、スピーカ６から音声を出力すべきオーディオデータである出力対象オーディオデータとなったならば、メディアプレイヤ２３は、出力対象オーディオデータの出力をオペレーティングシステム２１が備えているＤＡＣ４のドライバに要求し、要求を受けたＤＡＣ４のドライバは、オーディオデータ出力制御処理を行って、当該オーディオデータの音声をスピーカ６から出力する。

図４に、このオーディオデータ出力制御処理の手順を示す。
図示するように、この処理では、出力対象オーディオデータの各部分データの物理アドレスを取得する（ステップ４０２）。ここで、各仮想アドレスに対応する物理アドレスはオペレーティングシステム２１から取得することができ、出力対象オーディオデータの仮想アドレス空間上の領域に対応する、物理アドレス空間上の各領域の物理アドレスより、出力対象オーディオデータの各部分データの物理アドレスを算定することができる。

そして、各部分データを部分データリストに、出力対象オーディオデータ中の並びに従った順に登録する（ステップ４０４）。すなわち、たとえば、図３ｂに示すように、部分データ１-部分データ５が、物理アドレス空間に記憶されている場合、部分データ１、部分データ２、部分データ３、部分データ４、部分データ５の順に各部分データを部分データリストに登録する。

そして、部分データリストに登録されている各部分データのデータサイズを算出し（ステップ４０６）、規定データサイズ未満のデータサイズの部分データが存在するかどうかを調べる（ステップ４０８）。
ここで、規定サイズは、所定再生時間（たとえば、20ms)分の音を表すサイズとする。
そして、規定データサイズ未満のデータサイズの部分データが存在しなければ、部分データリストに登録された各部分データのＤＭＡ転送を制御するＤＭＡ転送制御処理を起動し（ステップ４１０）、処理を終了する。ここで、ＤＭＡ転送制御処理の内容については後述する。

一方、規定データサイズ未満のデータサイズの部分データが存在した場合には（ステップ４０８）、規定データサイズ未満のデータサイズの部分データのうち部分データリスト中の順番が最も前の部分データである第１の部分データと、第１の部分データの直前または直後に部分データリストに登録されている部分データである第２の部分データとを読み出して、メモリ２の物理アドレス空間の空き領域に、第１の部分データと第２の部分データとが、出力対象オーディオデータ中の並びに従った順に物理アドレス空間中で連続するように書き込む（ステップ４１２）。

すなわち、たとえば、図３ｂに示すように、部分データ１-部分データ５が、物理アドレス空間に記憶されており、部分データ３と部分データ４のみが、データサイズが規定データサイズ未満の部分データであった場合、部分データ３が第１の部分データとなり、その直前または直後の部分データである部分データ２または部分データ４が第２の部分データとなる。そして、部分データ４を第２の部分データとしたものとすると、図３ｃに示すように、部分データ３と部分データ４がメモリ２から読み出され、部分データ３と部分データ４とを当該順序で連結させた部分データ３＆４が、メモリ２の物理アドレス空間の空き領域に書き込まれる。

図４に戻り、このようにして、第１の部分データと第２の部分データとを出力対象オーディオデータ中の並びに従った順に物理アドレス空間中で連続するように書き込んだならば（ステップ４１２）、部分データリスト中の第１の部分データと第２の部分データの登録を、書き込んだ部分データの登録に置き換える（ステップ４１４）。

すなわち、部分データ１、部分データ２、部分データ３、部分データ４、部分データ５が当該順に部分データリストに登録されている状態において、図３ｃに示すように、部分データ３と部分データ４とを当該順序で連結させた部分データ３＆４をメモリ２の物理アドレス空間の空き領域に書き込んだ場合には、部分データリストの部分データ３、部分データ４の登録を、部分データ３＆４に置き換えて、部分データリストを、部分データ１、部分データ２、部分データ３＆４、部分データ５が当該順序で登録されたものとする。

そして、ステップ４０８からの処理に戻る。
以上、オーディオデータ出力制御処理について説明した。
ここで、以上のようなオーディオデータ出力制御処理によれば、ステップ４１０で、ＤＭＡ転送制御処理を起動する時点において、部分データリストに登録されている部分データのデータサイズは全て規定データサイズ以上となる。また、部分データリストに登録されている部分データを登録順に並べることにより、出力対象オーディオデータが形成されるものとなる。

次に、オーディオデータ出力制御処理のステップ４１０で起動するＤＭＡ転送制御処理について説明する。
ＤＭＡ転送制御処理の手順を図５に示す。
図示するように、この処理では、まず、部分データリストの１番目に登録されている部分データのＤＭＡ転送要求をＤＭＡＣ１のＤＭＡ０に設定し（ステップ５０２）、部分データリストの２番目に登録されている部分データのＤＭＡ転送要求をＤＭＡＣ１のＤＭＡ１に設定する（ステップ５０４）。

ここで、ＤＭＡ転送要求を設定されたＤＭＡＣ１のＤＭＡチャネル（ＤＭＡ０またはＤＭＡ１）は、ＤＭＡ転送要求によって転送を要求された部分データの先頭の所定サイズのデータをＤＡＣ４のＦＩＦＯ４１にＤＭＡ転送し、以降は、ＤＡＣ４のＦＩＦＯ制御部４３からデータ要求を受け取る度に、次の所定サイズのデータをＤＡＣ４のＦＩＦＯ４１にＤＭＡ転送することを繰り返すＤＭＡ転送処理を行う。そして、部分データの全てのＤＡＣ４のＦＩＦＯ４１へのＤＭＡ転送が完了したならば、ＤＭＡチャネルは、ＤＭＡ完了報告割り込みをＣＰＵ３に出力する。

ただし、ＤＭＡＣ１はＤＭＡ０とＤＭＡ１のＤＭＡ転送処理を同時に行うことはなく、ＤＭＡ０とＤＭＡ１との二つのＤＭＡチャネルは、ＤＭＡ転送要求を設定されたときに、他方のＤＭＡチャネルがＤＭＡ転送処理を行っているときには、当該他方のＤＭＡチャネルのＤＭＡ転送処理の完了を待ってからＤＭＡ転送処理を開始する。

一方、ＤＡＣ４のＦＩＦＯ制御部４３は、ＦＩＦＯ４１に格納されたデータを一定のレートで取り出して共にＤ／Ａ４２に与えると共に、上記所定サイズのデータをＦＩＦＯ４１から取り出す度に、データ要求をＤＭＡＣ１に出力する。Ｄ／Ａ４２は、与えられたデータをＤ／Ａ変換し、Ｄ／Ａ変換した音声をアンプ５を介してスピーカ６に出力する。

次に、このようにして、部分データリストの１番目と２番目に登録されている部分データのＤＭＡ転送要求をＤＭＡＣ１に設定したならば、部分データリストに最後に登録されている部分データ（図５において、ｎ番目の部分データ）のＤＭＡ転送要求をＤＭＡＣ１のＤＭＡチャネルに設定するまで（ステップ５０６、５１２、５１４）、ＤＭＡＣ１のＤＭＡ完了報告割り込みが発生する度に（ステップ５０８）、ＤＭＡ転送要求をＤＭＡＣ１にまだ設定していない部分データのうちの部分データリストの登録順が最も前の部分データ（図５においてi番目の部分データ）のＤＭＡ転送要求を、ＤＭＡ完了報告割り込みが発生したＤＭＡＣ１のＤＭＡチャネル（ＤＭＡ０またはＤＭＡ１）に設定する処理を繰り返す（ステップ５１０）。

そして、部分データリストに最後に登録されている部分データ（図５において、ｎ番目の部分データ）のＤＭＡ転送要求をＤＭＡＣ１のＤＭＡチャネルに設定したならば（ステップ５１２）、ＤＭＡ転送制御処理を終了する。
以上、ＤＭＡ転送制御処理について説明した。
さて、ここで、上述したオーディオデータ出力制御処理のステップ４０８で用いる規定データサイズは、その規程データサイズ以上のデータサイズの部分データであれば、ＤＭＡ転送制御処理において、ｊ-１番目の部分データのＤＭＡ転送完了によって発生するＤＭＡ完了報告割り込みに応答して行われるｊ+１番目の部分データのＤＭＡ転送要求の設定が、ｊ番目の部分データのＤＭＡ転送中に確実に行えることが保証できるサイズとする。このように規定データサイズを設定することにより、オーディオデータを部分データの境界で途切れることなくＤＭＡ転送することができるようになる。

なお、ＤＭＡ完了報告割り込みの発生頻度を減らすためなどに、規程データサイズを前記保証できるサイズに比べ大きくしてもよい。
以上、本発明の実施形態について説明した。

１…ＤＭＡＣ、２…メモリ、３…ＣＰＵ、４…ＤＡＣ、５…アンプ、６…スピーカ、７…インタフェース、８…オーディオソース、２１…オペレーティングシステム、２２…仮想メモリ、２３…メディアプレイヤ、２４…アプリケーション、４１…ＦＩＦＯ、４２…Ｄ／Ａ、４３…ＦＩＦＯ制御部。

Claims (6)

1. メモリと、２つのＤＭＡチャネルを有するＤＭＡＣを備えたコンピュータによって読み取られ実行されるコンピュータプログラムであって、
   前記コンピュータを、
   前記ＤＭＡＣを用いて転送するデータが、前記メモリの物理アドレス空間上に非連続に配置された複数の部分データを構成要素として構成されるデータである場合に、当該データの構成要素となっている部分データの全てが所定のデータサイズ以上の部分データとなるように、当該データの構成要素となっている部分データのうちの所定のデータサイズ未満の部分データを含む、前記データを構成する順番が連続する複数の部分データより構成される新たな部分データを、当該新たな部分データのデータサイズが前記所定のデータサイズ以上となり、当該新たな部分データが物理アドレス空間上で連続するように、前記メモリ上に作成し、作成した新たな部分データを構成する各部分データから、作成した新たな部分データに、前記データの構成要素を置き換える部分データ連結手段と、
   前記データの構成要素なっている各部分データの、前記２つのＤＭＡチャネルを交互に用いたＤＭＡ転送を制御するＤＭＡ転送制御手段として機能させることを特徴とするコンピュータプログラム。
2. 請求項１記載のコンピュータプログラムであって、
   前記各ＤＭＡチャネルは、ＤＭＡ転送要求の設定に応答して当該ＤＭＡ転送要求で要求されたＤＭＡ転送を行うとともに、他のＤＭＡチャネルがＤＭＡ転送を行っているときに前記ＤＭＡ転送要求が設定された場合には、当該他のＤＭＡチャネルのＤＭＡ転送の完了を待って当該設定されたＤＭＡ転送要求で要求されたＤＭＡ転送を行うものであり、
   前記ＤＭＡ転送制御手段は、前記二つのＤＭＡチャネルの一方のＤＭＡチャネルに前記データの１番目の構成要素となっている部分データのＤＭＡ転送要求を設定した後に、他方のＤＭＡチャネルに前記データの２番目の構成要素となっている部分データのＤＭＡ転送要求を設定し、以降、ＤＭＡチャネルのＤＭＡ転送が完了する度に、当該のＤＭＡ転送が完了したＤＭＡチャネルに、前記データの、前回ＤＭＡ転送要求を設定した部分データの次の構成要素となっている部分データのＤＭＡ転送要求を設定することを特徴とするコンピュータプログラム。
3. 請求項１または２記載のコンピュータプログラムであって、
   前記データはオーディオデータであり、
   前記部分データのＤＭＡ転送の転送先は、前記ＤＭＡチャネルからオーディオデータのＤＭＡ転送を一定の転送レートで受け入れて、アナログ音声に変換して出力する音声出力デバイスであることを特徴とするコンピュータプログラム。
4. メモリと、２つのＤＭＡチャネルを有するＤＭＡＣを備えたデータ処理装置であって、
   前記ＤＭＡＣを用いて転送するデータが、前記メモリの物理アドレス空間上に非連続に配置された複数の部分データを構成要素として構成されるデータである場合に、当該データの構成要素となっている部分データの全てが所定のデータサイズ以上の部分データとなるように、当該データの構成要素となっている部分データのうちの所定のデータサイズ未満の部分データを含む、前記データを構成する順番が連続する複数の部分データより構成される新たな部分データを、当該新たな部分データのデータサイズが前記所定のデータサイズ以上となり、当該新たな部分データが物理アドレス空間上で連続するように、前記メモリ上に作成し、作成した新たな部分データを構成する各部分データから、作成した新たな部分データに、前記データの構成要素を置き換える部分データ連結手段と、
   前記データの構成要素なっている各部分データの、前記２つのＤＭＡチャネルを交互に用いたＤＭＡ転送を制御するＤＭＡ転送制御手段とを有することを特徴とするデータ処理装置。
5. 請求項４記載のデータ処理装置であって、
   前記各ＤＭＡチャネルは、ＤＭＡ転送要求の設定に応答して当該ＤＭＡ転送要求で要求されたＤＭＡ転送を行うとともに、他のＤＭＡチャネルがＤＭＡ転送を行っているときに前記ＤＭＡ転送要求が設定された場合には、当該他のＤＭＡチャネルのＤＭＡ転送の完了を待って当該設定されたＤＭＡ転送要求で要求されたＤＭＡ転送を行うものであり、
   前記ＤＭＡ転送制御手段は、前記二つのＤＭＡチャネルの一方のＤＭＡチャネルに前記データの１番目の構成要素となっている部分データのＤＭＡ転送要求を設定した後に、他方のＤＭＡチャネルに前記データの２番目の構成要素となっている部分データのＤＭＡ転送要求を設定し、以降、ＤＭＡチャネルのＤＭＡ転送が完了する度に、当該のＤＭＡ転送が完了したＤＭＡチャネルに、前記データの、前回ＤＭＡ転送要求を設定した部分データの次の構成要素となっている部分データのＤＭＡ転送要求を設定することを特徴とするデータ処理装置。
6. 請求項４または５記載のデータ処理装置であって、
   前記データはオーディオデータであり、
   当該データ処理装置は、
   前記部分データのＤＭＡ転送の転送先は、前記ＤＭＡチャネルからオーディオデータのＤＭＡ転送を一定の転送レートで受け入れて、アナログ音声に変換して出力する音声出力部を有することを特徴とするデータ処理装置。