JP2014123735A - ナノ素子設計用仮想実験装置およびナノ素子の設計のための仮想実験方法 - Google Patents

ナノ素子設計用仮想実験装置およびナノ素子の設計のための仮想実験方法 Download PDF

Info

Publication number
JP2014123735A
JP2014123735A JP2013262911A JP2013262911A JP2014123735A JP 2014123735 A JP2014123735 A JP 2014123735A JP 2013262911 A JP2013262911 A JP 2013262911A JP 2013262911 A JP2013262911 A JP 2013262911A JP 2014123735 A JP2014123735 A JP 2014123735A
Authority
JP
Japan
Prior art keywords
virtual
experimental
virtual experimental
nanodevice
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013262911A
Other languages
English (en)
Inventor
Kwang Ryeol Lee
リョル,イ クァン
Byung-Hyun Kim
ピョン−ヒョン,キム
Chansoo Kim
チャンス,キム
Gyu Bong Kim
ボン,キム キュ
Seungchul Kim
スンチョル,キム
Minho Lee
ミノ,イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Institute of Science and Technology KIST
Original Assignee
Korea Institute of Science and Technology KIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Institute of Science and Technology KIST filed Critical Korea Institute of Science and Technology KIST
Publication of JP2014123735A publication Critical patent/JP2014123735A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/14Details relating to CAD techniques related to nanotechnology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Architecture (AREA)
  • Software Systems (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】ナノ素子設計用仮想実験装置およびその方法が提供される。
【解決手段】ナノ素子の設計のための仮想実験物質を決定する仮想試片決定部100と、仮想試片決定部で決定された仮想実験物質に一つ以上の工程を適用する仮想工程実験部200、および仮想工程実験部で仮想実験物質に適用されたそれぞれの工程結果を分析する仮想工程分析部300と、を含む、ナノ素子設計用仮想実験装置10を含む。仮想工程分析部は、工程結果を、一つ以上の粒子レベルを基準として分析する多レベル分析部をさらに含む。
【選択図】図1

Description

本発明は、ナノ素子設計用多次元仮想実験装置およびその方法に関する。より詳しくは、多様な大きさと次元の物質構成粒子を利用して分析するナノ素子設計用仮想実験装置およびその方法に関する。
Si基盤のCMOS素子は、ムーアの法則(Moore’s Law)によりその大きさが小さくなり続けてきて、2008年には50〜60ナノメートルに達するという技術的成果を見せている。しかしながら、素子の大きさがナノメートルのレベルに小さくなるに伴い、素子材料の量子力学的特性が素子の特性を支配するようになり、「Empirical parameters」に依存する既存のTCAD(Technology Computer−Aided Design)は、ナノ素子の特性を正しくシミュレートするのに困難があると予想される。ここで、TCADは、半導体工程・素子現像に対するモデリングを基盤に製品の特性を予測する基盤技術分野であって、新規な半導体を作製するに際して生産ラインへの適用の前にシミュレーションを行って、1)最適な工程を見出したり、2)作製される半導体の物性および特性を確認したりする過程である。特許文献1は、モンテカルロ方式を用いた半導体スパッタ工程のシミュレーション方法に関するものであるが、原子/分子構造の予測についての開示は全くされていない。このように、次世代ナノ素子を記述するためには、量子力学を基盤とした電子レベルのコンピュータシミュレーション、古典力学に基づく原子レベルのコンピュータシミュレーション、中粒子レベルのモンテカルロコンピュータシミュレーション、および電流シミュレーションなどのコンピュータシミュレーションの結果とこれらをカップリングして素子の特性を解析する多角的コンピュータシミュレーション技術の開発が急がれている実情である。これに加えて、コンピュータシミュレーションと実際の実験との間の理解の隔たりを埋めるための実験室形態のコンピュータシミュレーション道具も必要である。
韓国公開特許2006−0062681号公報(2006年6月12日公開)
本発明は、上述の課題を解決するために、ナノ素子およびナノ工程の設計のための新規なパラダイムの解析システムを提供することを目的とする。
また、本発明は、巨視的領域で生じる現象とナノスケールで生じる現象のいずれもを考慮したナノ素子の設計技術を提供することを目的とする。
さらに、本発明は、ナノ素子の設計の際に様々な変数を柔軟に変更することができるナノ素子の設計技術を提供することを目的とする。
一実施例によれば、ナノ素子の設計のための仮想実験物質を決定する仮想試片決定部と、前記仮想試片決定部で決定された仮想実験物質に一つ以上の工程を適用する仮想工程実験部、および前記仮想工程実験部で前記仮想実験物質に適用されたそれぞれの工程結果を分析する仮想工程分析部と、を含む、ナノ素子設計用仮想実験装置が提供される。
他の実施例によれば、前記仮想工程分析部は、前記工程結果を、一つ以上の粒子レベルを基準として分析する多レベル分析部をさらに含む、ナノ素子設計用仮想実験装置が提供される。
また他の実施例によれば、前記多レベル分析部は、前記工程結果を量子力学計算に基づいた電子レベル、分子レベル、および連続体レベルで分析する、ナノ素子設計用仮想実験装置が提供される。
さらに他の実施例によれば、前記仮想工程実験部は、前記仮想実験物質に適用する一つ以上の工程の種類、回数または、順序を決定する工程決定部をさらに含む、ナノ素子設計用仮想実験装置が提供される。
また他の実施例によれば、前記仮想工程実験部は、前記仮想実験物質に適用する一つ以上の工程条件を変更する工程条件決定部をさらに含む、ナノ素子設計用仮想実験装置が提供される。
さらに他の実施例によれば、前記仮想試片決定部は、仮想実験物質のうちのウェハー基板の材料、初期厚さ、結晶方向、または初期ドーピング、実験領域の大きさおよび位置、メッシュ(mesh)のレゾリューション(resolution)、特性のうちの少なくともいずれか一つを決定する、ナノ素子設計用仮想実験装置が提供される。
また更なる実施例によれば、前記工程は、アニーリング、酸化、拡散、蒸着、注入(Implantation)、露光、エッチング、CMP(Chemical Mechanical Planarization)、ALD(atomic layer deposition)、スパッタリングのうちのいずれか一つである、ナノ素子設計用仮想実験装置が提供される。
また他の実施例によれば、前記工程条件は、温度、圧力、不純物調節のうちのいずれか一つである、ナノ素子設計用仮想実験装置が提供される。
また他の実施例によれば、前記仮想工程分析部は、電子構造、電流−電圧分布、原子力電子顕微鏡(Atomic−Force Microscope、AFM)、RDF、ストレス(Stress)を分析する、ナノ素子設計用仮想実験装置が提供される。
他の実施例によれば、ナノ素子の設計のための仮想実験物質を決定する段階と、前記決定された仮想実験物質に一つ以上の工程を適用する段階、および前記仮想実験物質に適用されたそれぞれの工程結果を分析する段階と、を含む、ナノ素子の設計のための仮想実験方法が提供される。
また他の実施例によれば、前記工程結果を分析する段階は、前記工程結果を、一つ以上の粒子レベルを基準として分析する段階をさらに含む、ナノ素子の設計のための仮想実験方法が提供される。
さらなる実施例によれば、前記粒子レベルを基準として分析する段階は、前記工程結果を電子レベル、分子レベル、および連続体レベルで分析する、ナノ素子の設計のための仮想実験方法が提供される。
また他の実施例によれば、前記一つ以上の工程を適用する段階は、前記仮想実験物質に適用する一つ以上の工程の種類、回数、または、順序を決定する段階をさらに含む、ナノ素子の設計のための仮想実験方法が提供される。
また他の実施例によれば、前記一つ以上の工程を適用する段階は、前記仮想実験物質に適用する一つ以上の工程条件を決定する段階をさらに含む、ナノ素子の設計のための仮想実験方法が提供される。
また他の実施例によれば、前記仮想実験物質を決定する段階は、仮想実験物質のうちのウェハー基板の材料、初期厚さ、結晶方向、または初期ドーピング、実験領域の大きさおよび位置、メッシュ(mesh)のレゾリューション(resolution)、特性のうちの少なくともいずれか一つを決定する段階をさらに含む、ナノ素子の設計のための仮想実験方法が提供される。
また他の実施例によれば、前記工程は、アニーリング、酸化、拡散、蒸着、注入(Implantation)、露光、エッチング、CMP(Chemical Mechanical Planarization)、ALD(atomic layer deposition)、スパッタリング(Sputtering)のうちのいずれか一つである、ナノ素子の設計のための仮想実験方法が提供される。
また他の実施例によれば、前記工程条件は、温度、圧力、不純物調節のうちの一つである、ナノ素子の設計のための仮想実験方法が提供される。
また他の実施例によれば、前記仮想実験物質を決定する段階は、電子構造、電流−電圧分布、原子力電子顕微鏡(Atomic−Force Microscope、AFM)、RDF、ストレス(stress)を分析する段階をさらに含む、ナノ素子の設計のための仮想実験方法が提供される。
一実施例によれば、次世代ナノ素子を記述するための、1)量子力学、2)原子レベル、および3)連続体レベルの計算を基盤として素子の特性についての解析技術を提供する効果を奏する。
すなわち、分子動力学シミュレーション、k−MCシミュレーション、第一原理電子構造計算、量子力学基盤の電子輸送計算技法を用いて実際の実験環境とほぼ類似した仮想の実験空間を構築することができる効果を奏する。
さらには、ナノ素子の設計時の工程の種類、順序、回数、または工程条件を変更自在にして、融通性(highly−flexible)のあるナノ素子の設計技術を提供することができる効果を奏する。
一実施例に係るナノ素子設計用仮想実験装置の内部構成を示す図である。 一実施例に係るナノ素子設計用仮想実験方法を示すフローチャートである。
後述する本発明に関する詳細な説明は、本発明が実施され得る特定の実施例を例示する添付の図面を参照する。これらの実施例では、当業者が本発明を容易に実施できるように詳細に説明されている。本発明の種々の実施例は、互いに異なるものであるが、相互排他的である必要はないということが理解できるであろう。例えば、これに記載されている特定の形状、構造、および特性は、一実施例に関連して本発明の精神および範囲を逸脱することなく他の実施例で具現できる。また、それぞれの開示された実施例中の個別の構成要素の位置または配置は、本発明の精神および範囲を逸脱することなく変更してよいことが理解できるであろう。したがって、後述する詳細な説明は限定的な意味として読み取られるものではなく、また、本発明の範囲は、適切に説明されているならば、その請求項が主張する範囲と均等なすべての範囲とともに添付の請求項のみによって限定される。図面において類似の図面符号は、様々な側面にわたって同一または類似の機能を指し示す。
ナノスケールで生じる現象自体がマクロ(macro)規模のそれとは異なり、工程中の観察が不可能であり且つ実験的分析もまた極めて制限的である。そのため、計算科学を用いた研究の重要性と価値が大きく増大している。すなわち、原子と電子レベルで工程をシミュレートし、また当該規模で界面と素子の構造をシミュレートする必要があり、これを深く理解するためには、量子力学に基づいた電子の移動特性をシミュレートできなければならない。このためには、量子化学的反応解析技術、分子動力学、およびモンテカルロ解析技術、量子論的電子輸送論、巨大規模計算技術、およびこのような多次元のコンピュータシミュレーション技法の多レベルスケールブリッジング(scale bridging)による多次元計算技法などの新規な技術が必要である。
図1は、一実施例に係るナノ素子設計用仮想実験装置10の内部構成を示す図である。ナノ素子設計用仮想実験装置10は、仮想試片決定部100、仮想工程実験部200、仮想工程分析部300を含んでいてよい。また、入力部400、表示部500、通信部600、格納部700をさらに含んでいてよい。
仮想試片決定部100は、ナノ素子の設計のための仮想実験物質を決定する役割をする。仮想試片決定部100では、ナノ素子の設計のための仮想実験物質のうちのウェハー基板の材料、初期厚さ、結晶方向、または初期ドーピングを決定することができる。初期ドーピングは、単位体積当たり原子数の濃度にて設定していてよい。また、実験領域(simulation domain)の大きさおよび位置を決定していてよい。さらには、幾何構造を表現するのに用いるメッシュのレゾリューション(resolution)および特徴を決定していてもよい。なお、これらに制限されるものではなく、仮想実験物質に関わるあらゆる情報を設定することが可能である。例えば、回路基板は、シリコン物質であり、0.6μmの初期厚さを有し、<110>の結晶方向を有していてよい。ドーピングは、1017atoms/cm3濃度のホウ素(Boron)のドーピングの量であり、(0.0、0.1、−0.1)〜(0.4、0.5、1.5)の実験領域において、メッシュのレゾリューションは、X軸方向に0.02μm、Y軸方向に0.01μm、Z軸方向に0.05μmの基本レベルで設定していてよい。
仮想工程実験部200は、仮想試片決定部100で決定された仮想実験物質に一つ以上の実験的工程をコンピュータシミュレーションの次元で適用する役割をする。すなわち、予め実現された工程アルゴリズムを仮想実験物質に適用し、実際の仮想実験物質を操作する役割をする。工程アルゴリズムは、仮想工程実験部内に直接格納されていてよいが、格納部700に格納され、仮想工程実験部200の駆動の際に参照する形でなされていてもよい。また、工程アルゴリズムは、必ずしもナノ素子設計用仮想実験装置10の内部に存在する必要はない。通信部600を介してインフィニバンド(Infiniband)などの高速の有線・無線通信を用いて、ナノ素子設計用仮想実験装置10の外部の格納部に格納された工程アルゴリズムを参照していてもよい。
仮想工程実験部200で実行できる工程は、アニーリング、酸化、拡散、蒸着、注入(Implantation)、露光、エッチング、CMP(Chemical Mechanical Planarization)、ALD(atomic layer deposition)、スパッタリング(Sputtering)を含んでいてよい。また、実験で実際に使用中の工程も追加されていてよい。
なお、明細書おいて具体的に言及しなくても、ナノ素子の設計のためのあらゆる工程を含んでいてよく、特に前記工程に制限されるものではない。
仮想工程実験部200は、工程決定部210と工程条件決定部220をさらに含んでいてよい。工程決定部210は、仮想実験物質に適用する一つ以上の工程の種類、回数、または順序を決定する役割をする。後述する仮想工程分析部300の当該工程結果の分析に応じて、最初の工程決定の以降でもリアルタイムに工程の種類、回数、または順序を再び決定(変更)することもできる。仮想工程実験部200は、仮想実験物質にいずれの工程を適用するかを決定する。すなわち、前述した様々な工程の中から、完成されるナノ素子の性質、仮想実験物質の特性などの要素を考慮して、いずれの工程を適用するかを先に決定する。適用する工程の種類が決定すれば、次いで、工程の回数も決定することができる。一種の工程を一回だけ適用すればよいが、実験の内容によっては、当該工程を複数回適用してもよいためである。すなわち、工程を重複して実施することができる。工程の種類、回数が決定すれば、次いで、工程の順序が決定される。同じ種類、回数の工程といっても、工程の順序によって仮想実験物質に作用する効果は異なることがあるためである。例えば、仮想実験物質XにA、B、Cの3工程を適用すると決定した場合、B→A→C→A→B→Aの順に工程の順序を決定する。すなわち、Aは3回、Bは2回、Cは1回といったように工程の回数が決定される。
工程条件決定部220は、後述する仮想工程分析部300の仮想実験物質に適用する一つ以上の工程条件を変更する役割をする。後述する仮想工程分析部300の工程結果の分析に応じて、最初の工程条件の設定以降でもリアルタイムに工程条件を決定(変更)することもできる。工程条件は、温度、圧力、不純物調節のうちの一つであってよい。例えば、USJ(Ultra−shallow Junction)モデリングにおいて、シリコンに対するホウ素のドーピング温度を変更しながら、シリコン表面の変化、ホウ素の移動のような材料や材料中の物性および化学的特性の変化を検討することができる。
仮想工程分析部300は、仮想工程実験部200において仮想実験物質に適用されたそれぞれの工程結果を分析する役割をする。電子構造、電流−電圧分布、原子力電子顕微鏡(Atomic−Force Microscope、AFM)画面、RDF、ストレス(Stress)等を分析できる仮想の分析道具が構築されている。なお、分析の種類はこれらに制限されず、その他多様な分析道具がモジュール化されて追加されていてよく、且つそうすることが予定されている。モジュール化されて追加できるという点は、当該仮想実験装置の主な特徴でもある。すなわち、ナノ素子の特性および単位工程の特性を理解できる分析であれば、いかなる分析でも追加可能である。前記分析は、分子動力学シミュレーション、k−MCシミュレーション、第一原理電子構造計算、量子力学基盤の電子輸送計算技法などに基づいて行われていてよい。
仮想工程分析部300は、多レベル分析部310をさらに含んでいてよい。多レベル分析部310は、工程結果を、一つ以上の粒子レベルを基準として分析する役割をする。すなわち、多レベル分析部310は、工程結果を多レベル(multi scale)で分析する。1)量子力学基盤の電子輸送解析、2)原子および分子レベルの工程解析、3)素子レベルの工程解析に分けられる。一実施例において、量子力学基盤の電子輸送解析は、スピン偏向した量子、および電荷電流、スピン電流に基づいて関連する3次元ナノ電子素子を解析し、また、関連する半導体素子内部の量子力学的効果に基づいて、関連するP型MOSFETの電流値を計算することができる。さらには、関連するMOSデバイスにおける電流−電圧特性を解析することができる。一実施例において、原子および分子レベルの工程解析は、関連する2次元間相互作用エネルギーなどで常温接合状態を予測し、関連する分子動力学的計算方法を適用した原子および分子レベルの工程シミュレーションを行うことができる。一実施例において、素子レベルの工程解析では、関連する半導体素子の特性に応じて、一つ以上のシミュレーションモデルを生成することができる。
自然科学あるいは材料科学分野を多レベルでシミュレートする場合、電子レベルを用いる量子モデルの分析、分子レベルを用いる電子モデルの分析、および連続体モデルの分析などが考えられる。半導体製造工程を例に挙げると、シリコン電子レベルを用いてシリコン酸化過程を明確に究明するQM(quantum mechanics)分析、これを基盤として酸化シリコンが構成する半導体の形態を用いる原子モデルのMM(molecular mechanics)分析、そして半導体の作動特性を穿鑿する連続体モデルの輸送(transport)分析を行うことができる。
入力部400は、ナノ素子設計用仮想実験装置10を使用する実験者から各種の入力を受け付ける役割をする。実験者から仮想試験物質の決定、仮想実験物質に適用する一つ以上の工程の種類、回数、または順序の決定、工程条件の決定、工程の指示、分析方法の決定をするための入力を受け付ける。入力部400は、キーボード、マウス、ジョイスティック、タッチスクリーン、デジタルカメラ、光学式マーク読取装置(OMR)、バーコード読取装置、磁気インク文字読取装置(MICR)であってよい。また、後述する通信部600を介して外部へ転送された情報を受信して入力することもできる。入力部400は、実験者からの入力を受け付ける機能さえ遂行できるものであればよく、その形態は制限されない。
表示部500は、ナノ素子設計用仮想実験装置10の現在の状態を表示する役割をする。入力部400を介して受け取った入力情報、仮想工程実験部200で仮想実験物質に適用された工程結果、仮想工程分析部300で分析された分析結果を実験者に表示することができる。表示部500は、LCD(Liquid Crystal Display)、PDP(Plasma Display Panel)、プロジェクターディスプレイであればよく、また、シャッター・ガラス(shutter glass)方式、レンチキュラー(Lenticular)方式、パララックスバリア(parallax barrier)方式などのオートステレオグラフィ(autostereography)、またはホログラム(hologram)を用いた3次元ディスプレイであってもよく、さらには、タッチ入力を認識できるタッチスクリーン形態のディスプレイであってもよい。表示部500は、ナノ素子設計用仮想実験装置10の現在の状態を表示する機能さえ遂行できるものであれば、その形態は制限されない。
通信部600は、ナノ素子設計用仮想実験装置10の外部の任意のオブジェクトと通信する役割をする。通信方法は、オブジェクトとオブジェクトがネットワーキングできるすべての通信方法を含むものであってよく、有線/無線通信、3G、4G、あるいはその他の方法に制限されない。ナノ素子設計用仮想実験装置10が有する入力部400を介して受け付けた入力情報、仮想工程実験部200で仮想実験物質に適用された工程結果、仮想工程分析部300で分析された分析結果を含む、やり取り可能なすべての情報は外部のオブジェクトに転送できる。また、前述したとおり、入力部400を介して、外部のオブジェクトからの入力、外部DBからのデータなどを受け取ることができる。無線LAN(Local Area Network)、MAN(Metropolitan Area Network)、GSM(Global System for Mobile Network(登録商標))、EDGE(Enhanced Data GSM Environment)、HSDPA(High Speed Downlink Packet Access)、W−CDMA(Wideband Code Division Multiple Access)、CDMA(Code Division Multiple Access)、TDMA(Time Division Multiple Access)、ブルートゥース(Bluetooth(登録商標))、ジグビー(Zigbee(登録商標))、Wi−Fi、VoIP(Voice over Internet Protocol)、LTE Advanced、IEEE802.16m、WirelessMAN−Advanced、HSPA+、3GPP Long Term Evolution(LTE)、Mobile WiMAX(IEEE 802.16e)、UMB(formerly EV−DO Rev.C)、Flash−OFDM、iBurst and MBWA(IEEE 802.20)systems、HIPERMAN、Beam−Division Multiple Access(BDMA)、Wi−MAX(World Interoperability for Microwave Access)および超音波活用通信からなる群より選択される一つ以上の通信方法にて通信できるが、これらに制限されるものではない。
格納部700は、ナノ素子設計用仮想実験装置10内においてデータを格納する役割をする。前述した通り、仮想試片決定部100、仮想工程実験部200、仮想工程分析部300で用いられるデータ、アルゴリズム、および実験ヒストリーデータを格納しておくことができる。格納部700は、公知のデータベース、格納媒体、クラウド格納システムなどであってよく、その形態は制限されない。実施例に従い、仮想試片決定部100、仮想工程実験部200、仮想工程分析部300が自己格納機能を備えていてもよい。また他の実施例では、格納部700がナノ素子設計用仮想実験装置10の外部に存在していてもよい。
図2は、一実施例に係るナノ素子設計用仮想実験方法を示すフローチャートである。先ず、仮想実験物質を決定する(S10)。前述した通り、ナノ素子の設計のための仮想実験物質のうちのウェハー基板の材料、初期厚さ、結晶方向(crystal orientation)、または初期ドーピング(initial doping)等を決定することができる。次いで、仮想実験物質に適用する工程の種類、順序、回数を決定する(S20)。前述した通り、実行できる工程は、アニーリング、酸化、拡散、蒸着、注入(Implantation)、露光、エッチング、CMP(Chemical Mechanical Planarization)、ALD(atomic layer deposition)、スパッタリング(Sputtering)を含んでいてよい。なお、本明細書で具体的に言及しなくても、ナノ素子の設計のためのあらゆる工程を実行可能であり、特にこれらに制限されるものではない。次いで、工程条件を決定する(S30)。前述した通り、温度、圧力、不純物の種類と量などを調節していてよい。次いで、S20段階で決定された工程の種類、順序、回数、およびS30で決定された工程条件に基づいて、仮想実験物質に工程を適用する(S40)。工程の適用後、仮想実験物質に適用されたそれぞれの工程結果を分析する。より具体的に、多レベル(multi−level)で工程結果を分析する(S50)。工程結果の分析では、前述した通り、電子構造、電流−電圧分布、原子力電子顕微鏡(Atomic−Force Microscope、AFM)画面、RDF、ストレス(Stress)を分析することができる。工程分析の結果が工程目標に到達した場合、実験は終了し(S60;YES)、そうではない場合は(S60;NO)、工程の種類、順序、回数、または工程条件を変更して、仮想工程実験などを再び行わせる(S70)。変更する要因に応じて、S20段階またはS30段階を繰り返し実施する。
以上、本発明を具体的な構成要素などのような特定の事項と限定された実施例および図面に基づいて説明してきたが、これらは本発明のより全般的な理解を助けるために提示したものに過ぎず、本発明が前記実施例によって限定されるものではなく、本発明の属する技術分野における通常の知識を有する者であれば、このような記載から種々の修正および変形を試みることができる。
したがって、本発明の思想は、前記説明された実施例に限定されてはならず、添付の特許請求の範囲だけでなく、該特許請求の範囲と均等なもの、または等価的に変形されたあらゆるものが本発明の思想の範疇に属するといえよう。
10 ナノ素子設計用仮想実験装置
100 仮想試片決定部
200 仮想工程実験部
210 工程決定部
220 工程条件決定部
300 仮想工程分析部
310 多レベル分析部
400 入力部
500 表示部
600 通信部
700 格納部

Claims (18)

  1. ナノ素子の設計のための仮想実験物質を決定する仮想試片決定部と、
    前記仮想試片決定部で決定された仮想実験物質に一つ以上の工程を適用する仮想工程実験部と、
    前記仮想工程実験部で前記仮想実験物質に適用されたそれぞれの工程結果を分析する仮想工程分析部と、
    を含む、ナノ素子設計用仮想実験装置。
  2. 前記仮想工程分析部は、前記工程結果を、一つ以上の粒子レベルを基準として分析する多レベル分析部をさらに含む、請求項1に記載のナノ素子設計用仮想実験装置。
  3. 前記多レベル分析部は、前記工程結果を量子力学計算に基づいた電子レベル、原子間のポテンシャルを用いて古典力学的計算を行う分子レベル、および連続体レベルで分析する、請求項2に記載のナノ素子設計用仮想実験装置。
  4. 前記仮想工程実験部は、前記仮想実験物質に適用する一つ以上の工程の種類、回数、または順序を決定する工程決定部をさらに含む、請求項1または2に記載のナノ素子設計用仮想実験装置。
  5. 前記仮想工程実験部は、前記仮想実験物質に適用する一つ以上の工程条件を変更する工程条件決定部をさらに含む、請求項1または2に記載のナノ素子設計用仮想実験装置。
  6. 前記仮想試片決定部は、
    仮想実験物質のうちのウェハー基板の材料、初期厚さ、結晶方向、または初期ドーピング、
    実験領域の大きさおよび位置、
    メッシュ(mesh)のレゾリューション(resolution)および特性、
    のうちの少なくともいずれか一つを決定する、請求項1に記載のナノ素子設計用仮想実験装置。
  7. 前記工程は、アニーリング、酸化、拡散、蒸着、注入(Implantation)、露光、エッチング、CMP(Chemical Mechanical Planarization)、ALD(atomic layer deposition)、スパッタリングのうちのいずれか一つである、請求項1に記載のナノ素子設計用仮想実験装置。
  8. 前記工程条件は、温度、圧力、不純物調節のうちのいずれか一つである、請求項5に記載のナノ素子設計用仮想実験装置。
  9. 前記仮想工程分析部は、電子構造、電流−電圧分布、原子力電子顕微鏡(Atomic−Force Microscope、AFM)、RDF、ストレス(Stress)を分析する、請求項1に記載のナノ素子設計用仮想実験装置。
  10. ナノ素子の設計のための仮想実験物質を決定する段階と、
    前記決定された仮想実験物質に一つ以上の工程を適用する段階と、
    前記仮想実験物質に適用されたそれぞれの工程結果を分析する段階と、
    を含む、ナノ素子の設計のための仮想実験方法。
  11. 前記工程結果を分析する段階は、前記工程結果を、一つ以上の粒子レベルを基準として分析する段階をさらに含む、請求項10に記載のナノ素子の設計のための仮想実験方法。
  12. 前記粒子レベルを基準として分析する段階は、前記工程結果を電子レベル、分子レベル、および連続体レベルで分析する、請求項11に記載のナノ素子の設計のための仮想実験方法。
  13. 前記一つ以上の工程を適用する段階は、前記仮想実験物質に適用する一つ以上の工程の種類、回数、または順序を決定する段階をさらに含む、請求項10または11に記載のナノ素子の設計のための仮想実験方法。
  14. 前記一つ以上の工程を適用する段階は、前記仮想実験物質に適用する一つ以上の工程条件を決定する段階をさらに含む、請求項10または11に記載のナノ素子の設計のための仮想実験方法。
  15. 前記仮想実験物質を決定する段階は、
    仮想実験物質のうちのウェハー基板の材料、初期厚さ、結晶方向、または初期ドーピング、
    実験領域の大きさおよび位置、
    メッシュ(mesh)のレゾリューション(resolution)および特性、
    のうちの少なくともいずれか一つを決定する段階をさらに含む、請求項10に記載のナノ素子の設計のための仮想実験方法。
  16. 前記工程は、アニーリング、酸化、拡散、蒸着、注入(Implantation)、露光、エッチング、CMP(Chemical Mechanical Planarization)、ALD(atomic layer deposition)、スパッタリング(Sputtering)のうちのいずれか一つである、請求項10に記載のナノ素子の設計のための仮想実験方法。
  17. 前記工程条件は、温度、圧力、不純物調節のうちの一つである、請求項14に記載のナノ素子の設計のための仮想実験方法。
  18. 前記仮想実験物質を決定する段階は、電子構造、電流−電圧分布、原子力電子顕微鏡(Atomic−Force Microscope、AFM)、RDF、ストレス(stress)を分析する段階をさらに含む、請求項10に記載のナノ素子の設計のための仮想実験方法。
JP2013262911A 2012-12-21 2013-12-19 ナノ素子設計用仮想実験装置およびナノ素子の設計のための仮想実験方法 Pending JP2014123735A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120150554A KR101474331B1 (ko) 2012-12-21 2012-12-21 나노 소자 설계용 다차원 가상 실험 장치 및 그 방법
KR10-2012-0150554 2012-12-21

Publications (1)

Publication Number Publication Date
JP2014123735A true JP2014123735A (ja) 2014-07-03

Family

ID=50112657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013262911A Pending JP2014123735A (ja) 2012-12-21 2013-12-19 ナノ素子設計用仮想実験装置およびナノ素子の設計のための仮想実験方法

Country Status (4)

Country Link
US (1) US20140180645A1 (ja)
EP (1) EP2746974A3 (ja)
JP (1) JP2014123735A (ja)
KR (1) KR101474331B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024529329A (ja) * 2021-07-22 2024-08-06 シージェイ チェルジェダン コーポレイション テンプレートベースの結晶化工程モデル生成装置およびその方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015048509A1 (en) 2013-09-26 2015-04-02 Synopsys, Inc. First principles design automation tool
US10489212B2 (en) 2013-09-26 2019-11-26 Synopsys, Inc. Adaptive parallelization for multi-scale simulation
US20160162625A1 (en) 2013-09-26 2016-06-09 Synopsys, Inc. Mapping Intermediate Material Properties To Target Properties To Screen Materials
US10417373B2 (en) 2013-09-26 2019-09-17 Synopsys, Inc. Estimation of effective channel length for FinFETs and nano-wires
US10516725B2 (en) 2013-09-26 2019-12-24 Synopsys, Inc. Characterizing target material properties based on properties of similar materials
US9836563B2 (en) 2013-09-26 2017-12-05 Synopsys, Inc. Iterative simulation with DFT and non-DFT
KR102208433B1 (ko) * 2014-08-21 2021-01-27 삼성전자주식회사 적어도 하나 이상의 통신 방식을 선택하기 위한 방법 및 장치
US10078735B2 (en) 2015-10-30 2018-09-18 Synopsys, Inc. Atomic structure optimization
US10734097B2 (en) 2015-10-30 2020-08-04 Synopsys, Inc. Atomic structure optimization

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267421A (ja) * 1992-03-17 1993-10-15 Hitachi Ltd 半導体デバイスシミュレーション方法
JPH09306967A (ja) * 1996-05-16 1997-11-28 Ricoh Co Ltd 半導体シミュレーション装置および半導体シミュレーション方法
JP2001185713A (ja) * 1999-12-22 2001-07-06 Nec Corp デバイスシミュレーション方法
JP2005340340A (ja) * 2004-05-25 2005-12-08 Renesas Technology Corp 半導体シミュレーション装置および半導体シミュレーション方法
JP2007103919A (ja) * 2005-09-07 2007-04-19 Seiko Epson Corp シミュレーション装置、シミュレーション方法、シミュレーションプログラム、記録媒体、及び半導体装置
JP2007134574A (ja) * 2005-11-11 2007-05-31 Canon Inc シミュレーション方法及びその装置、プログラム、記憶媒体
WO2008015835A1 (en) * 2006-08-01 2008-02-07 Nec Corporation Method, device, and program for simulating nano-substance in electric field
WO2008075642A1 (ja) * 2006-12-18 2008-06-26 Nec Corporation 半導体装置及びその製造方法
JP2011192787A (ja) * 2010-03-15 2011-09-29 Toshiba Corp 半導体記憶装置
JP2011211127A (ja) * 2010-03-31 2011-10-20 Tokyo Institute Of Technology ナノワイヤトランジスタ及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195766A (ja) * 1998-12-25 2000-07-14 Toshiba Corp シミュレ―ション装置、シミュレ―ション方法、シミュレ―ションプログラムを格納した記録媒体および固体電子装置の製造方法
JP4047581B2 (ja) 2001-12-12 2008-02-13 社団法人化学工学会 材料設計支援方法ならびにそのシステム

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267421A (ja) * 1992-03-17 1993-10-15 Hitachi Ltd 半導体デバイスシミュレーション方法
JPH09306967A (ja) * 1996-05-16 1997-11-28 Ricoh Co Ltd 半導体シミュレーション装置および半導体シミュレーション方法
JP2001185713A (ja) * 1999-12-22 2001-07-06 Nec Corp デバイスシミュレーション方法
JP2005340340A (ja) * 2004-05-25 2005-12-08 Renesas Technology Corp 半導体シミュレーション装置および半導体シミュレーション方法
JP2007103919A (ja) * 2005-09-07 2007-04-19 Seiko Epson Corp シミュレーション装置、シミュレーション方法、シミュレーションプログラム、記録媒体、及び半導体装置
JP2007134574A (ja) * 2005-11-11 2007-05-31 Canon Inc シミュレーション方法及びその装置、プログラム、記憶媒体
WO2008015835A1 (en) * 2006-08-01 2008-02-07 Nec Corporation Method, device, and program for simulating nano-substance in electric field
WO2008075642A1 (ja) * 2006-12-18 2008-06-26 Nec Corporation 半導体装置及びその製造方法
JP2011192787A (ja) * 2010-03-15 2011-09-29 Toshiba Corp 半導体記憶装置
JP2011211127A (ja) * 2010-03-31 2011-10-20 Tokyo Institute Of Technology ナノワイヤトランジスタ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024529329A (ja) * 2021-07-22 2024-08-06 シージェイ チェルジェダン コーポレイション テンプレートベースの結晶化工程モデル生成装置およびその方法
JP7635462B2 (ja) 2021-07-22 2025-02-25 シージェイ チェルジェダン コーポレイション テンプレートベースの結晶化工程モデル生成装置およびその方法

Also Published As

Publication number Publication date
US20140180645A1 (en) 2014-06-26
EP2746974A3 (en) 2017-08-09
EP2746974A2 (en) 2014-06-25
KR20140091086A (ko) 2014-07-21
KR101474331B1 (ko) 2014-12-18

Similar Documents

Publication Publication Date Title
KR101474331B1 (ko) 나노 소자 설계용 다차원 가상 실험 장치 및 그 방법
Smidstrup et al. QuantumATK: an integrated platform of electronic and atomic-scale modelling tools
Chang et al. Design rules for self-assembled block copolymer patterns using tiled templates
Wang et al. Experimental realization of an extended Fermi-Hubbard model using a 2D lattice of dopant-based quantum dots
Jeong et al. Bridging TCAD and AI: Its application to semiconductor design
Braatz et al. Perspectives on the design and control of multiscale systems
Maassen et al. Quantum transport modeling from first principles
Wolkow et al. Silicon atomic quantum dots enable beyond-CMOS electronics
Walter et al. Hexagons are the bestagons: design automation for silicon dangling bond logic
Wagner Quantum Monte Carlo for Ab Initio calculations of energy‐relevant materials
Weitzer et al. Expanding FEBID-Based 3D-Nanoprinting toward Closed High-Fidelity Nanoarchitectures
Spetzler et al. The role of vacancy dynamics in two‐dimensional memristive devices
Stuyck et al. CMOS compatibility of semiconductor spin qubits
WO2005103944A1 (en) A nano molecular modeling method
Hwang et al. Giant renormalization of dopant impurity levels in 2D semiconductor MoS2
Han et al. Acceleration of three-dimensional device simulation with the 3D convolutional neural network
JPWO2008015835A1 (ja) 電界下のナノ物質シミュレーション方法と装置並びにプログラム
Tang et al. Deep-learning electronic structure calculations
Hasan et al. beyond the surface—exploring the complexities of 2D materials with density functional theory
Yam et al. A multi-scale modeling of junctionless field-effect transistors
Glavin et al. Quantum materials manufacturing
Macucci et al. Status and perspectives of nanoscale device modelling
Mittal et al. Using energy landscapes to predict the properties of thin films
Boero et al. First-principles molecular dynamics methods: an overview
Song et al. One-dimensional topological phase and tunable soliton states in atomic nanolines on Si (001) surface

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160209