JP2014107332A - Reflective mask and method of manufacturing the same - Google Patents

Reflective mask and method of manufacturing the same Download PDF

Info

Publication number
JP2014107332A
JP2014107332A JP2012257376A JP2012257376A JP2014107332A JP 2014107332 A JP2014107332 A JP 2014107332A JP 2012257376 A JP2012257376 A JP 2012257376A JP 2012257376 A JP2012257376 A JP 2012257376A JP 2014107332 A JP2014107332 A JP 2014107332A
Authority
JP
Japan
Prior art keywords
layer
shielding frame
reflective mask
light
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012257376A
Other languages
Japanese (ja)
Other versions
JP6070109B2 (en
Inventor
Norihito Fukugami
典仁 福上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2012257376A priority Critical patent/JP6070109B2/en
Publication of JP2014107332A publication Critical patent/JP2014107332A/en
Application granted granted Critical
Publication of JP6070109B2 publication Critical patent/JP6070109B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a reflective mask which is used for EUV lithography using, as a light source, extreme ultraviolet radiation having a light-shielding frame by which an image field (circuit pattern region) and a mask outer peripheral part are made electrically conductive and which does not cause defects due to electrification (charging up).SOLUTION: The outside of an image field formed in an absorber layer of EUV light is provided with a light-shielding frame which is a region where the absorber layer, a protective layer, and a multilayer reflection layer are removed and reflectivity of the EUV light is low. At least one or more of places of the light-shielding frame are made electrically conductive between the inside of an image field and the outside of the light-shielding frame.

Description

本発明は、反射型マスク及びその製造方法に関し、特に極端紫外線(Extreme Ultra Violet;以下「EUV」と表記する。)を光源とするEUVリソグラフィを用いた半導体製造装置などに利用される反射型マスクおよび反射型マスクの製造方法に関する。   The present invention relates to a reflective mask and a method for manufacturing the same, and more particularly to a reflective mask used in a semiconductor manufacturing apparatus using EUV lithography using extreme ultraviolet (hereinafter referred to as “EUV”) as a light source. And a method of manufacturing a reflective mask.

(EUVリソグラフィの説明)
近年、半導体デバイスの微細化に伴い、波長が13.5nm近傍のEUVを光源に用いたEUVリソグラフィが提案されている。EUVリソグラフィは光源波長が短く光吸収性が非常に高いため、真空中で行われる必要がある。またEUVの波長領域においては、ほとんどの物質の屈折率は1よりもわずかに小さい値である。このため、EUVリソグラフィにおいては従来から用いられてきた透過型の屈折光学系を使用することができず、反射光学系となる。従って、原版となるフォトマスクも、従来の透過型のマスクは使用できないため、反射型のマスクとする必要がある。(以下、本願明細書においては、EUVリソグラフィに用いられる反射型マスクを、EUVマスクあるいはEUV反射型マスクと称することもある。)
(Description of EUV lithography)
In recent years, with the miniaturization of semiconductor devices, EUV lithography using EUV having a wavelength of around 13.5 nm as a light source has been proposed. Since EUV lithography has a short light source wavelength and very high light absorption, it needs to be performed in a vacuum. In the EUV wavelength region, the refractive index of most substances is slightly smaller than 1. For this reason, the EUV lithography cannot use a transmission type refractive optical system which has been used conventionally, and becomes a reflection optical system. Accordingly, the photomask used as the original plate must be a reflective mask because a conventional transmissive mask cannot be used. (Hereinafter, in this specification, a reflective mask used for EUV lithography may be referred to as an EUV mask or an EUV reflective mask.)

(EUVマスクとブランク構造の説明)
このような反射型マスクの元となる反射型マスクブランクは、低熱膨張基板の上に、露光光源波長に対して高い反射率を示す多層反射層(MoとSiを約7nmの周期で、40周期=全80層が形成される)と、露光光源波長の吸収層とが順次形成されており、更に基板の裏面には露光機内における静電チャックのための裏面導電膜が形成されている。また、多層反射層と、吸収層の間に緩衝層を有する構造を持つEUVマスクもある。反射型マスクブランクから反射型マスクへ加工する際には、EB(電子線)リソグラフィとエッチング技術とにより吸収層を部分的に除去し、緩衝層を有する構造の場合はこれも同じく除去し、吸収部と反射部とからなる回路パターンを形成する。このように作製された反射型マスクによって反射された光像が反射光学系を経て半導体基板上に転写される。
(Description of EUV mask and blank structure)
A reflective mask blank, which is the basis of such a reflective mask, is a multilayer reflective layer (Mo and Si with a period of about 7 nm, 40 periods on a low thermal expansion substrate and having a high reflectance with respect to the exposure light source wavelength). = A total of 80 layers are formed) and an absorption layer having an exposure light source wavelength are sequentially formed. Further, a back surface conductive film for an electrostatic chuck in the exposure machine is formed on the back surface of the substrate. There is also an EUV mask having a structure having a multilayer reflection layer and a buffer layer between the absorption layers. When processing from a reflective mask blank to a reflective mask, the absorption layer is partially removed by EB (electron beam) lithography and etching technology, and in the case of a structure having a buffer layer, this is also removed and absorbed. A circuit pattern composed of a portion and a reflection portion is formed. The light image reflected by the reflection type mask thus manufactured is transferred onto the semiconductor substrate via the reflection optical system.

(EUVマスクの吸収層の膜厚と反射率の説明)
反射光学系を用いた露光方法では、マスク面に対して垂直方向から所定角度傾いた入射角(通常6°)で照射されるため、吸収層の膜厚が厚い場合、パターン自身の影が生じてしまい、この影となった部分における反射強度は、影になっていない部分よりも小さいため、コントラストが低下し、転写パターンには、エッジ部のぼやけや設計寸法からのずれが生じてしまう。これはシャドーイングと呼ばれ、反射マスクの原理的課題の一つである。
(Explanation of the film thickness and reflectance of the absorption layer of the EUV mask)
In an exposure method using a reflective optical system, irradiation is performed at an incident angle (usually 6 °) tilted by a predetermined angle from the vertical direction with respect to the mask surface. Therefore, when the absorption layer is thick, a shadow of the pattern itself is generated. Therefore, since the reflection intensity in the shadowed portion is smaller than that in the non-shadowed portion, the contrast is lowered, and the transferred pattern is blurred in the edge portion and deviated from the design dimension. This is called shadowing and is one of the fundamental problems of the reflective mask.

このようなパターンエッジ部のぼやけや設計寸法からのずれを防ぐためには、吸収層の膜厚は小さくし、パターンの高さを低くすることが有効であるが、吸収層の膜厚が小さくなると、吸収層における遮光性が低下し、転写コントラストが低下し、転写パターンの精度低下となる。つまり吸収層を薄くし過ぎると転写パターンの精度を保つための必要なコントラストが得られなくなってしまう。つまり、吸収層の膜厚は厚すぎても薄すぎても問題になるので、現在は概ね50〜90nmの間になっており、EUV光(極端紫外光)の吸収層での反射率は0.5〜2%程度である。   In order to prevent such blurring of the pattern edge portion and deviation from the design dimension, it is effective to reduce the thickness of the absorption layer and reduce the height of the pattern, but when the thickness of the absorption layer becomes small In addition, the light shielding property in the absorbing layer is lowered, the transfer contrast is lowered, and the accuracy of the transfer pattern is lowered. That is, if the absorption layer is too thin, the contrast necessary for maintaining the accuracy of the transfer pattern cannot be obtained. That is, since the thickness of the absorbing layer is too thick or too thin, it is currently in the range of 50 to 90 nm, and the reflectivity of the absorbing layer for EUV light (extreme ultraviolet light) is 0. About 5 to 2%.

(隣接するチップの多重露光の説明)
一方、反射型マスクを用いて半導体基板上に転写回路パターンを形成する際、一枚の半導体基板上には複数の回路パターンのチップが形成される。隣接するチップ間において、チップ外周部が重なる領域が存在する場合がある。これはウェハ1枚あたりに取れるチップを出来るだけ増加したいという生産性向上のために、チップを高密度に配置するためである。この場合、この領域については複数回(最大で4回)に渡り露光(多重露光)されることになる。この転写パターンのチップ外周部はマスク上でも外周部であり、通常、吸収層の部分である。しかしながら、上述したように吸収層上でのEUV光の反射率は、0.5〜2%程度あるために、多重露光によりチップ外周部が感光してしまう問題があった。このため、マスク上のチップ外周部に通常の吸収層よりもEUV光の遮光性の高い領域(以下、遮光枠と呼ぶ)を設ける必要性が出てきた。
(Explanation of multiple exposure of adjacent chips)
On the other hand, when a transfer circuit pattern is formed on a semiconductor substrate using a reflective mask, chips having a plurality of circuit patterns are formed on one semiconductor substrate. There may be a region where the outer periphery of the chip overlaps between adjacent chips. This is because the chips are arranged at a high density in order to improve the productivity of increasing the number of chips that can be taken per wafer as much as possible. In this case, this region is exposed (multiple exposure) a plurality of times (up to four times). The chip outer peripheral portion of this transfer pattern is also the outer peripheral portion on the mask, and is usually the absorption layer portion. However, as described above, since the reflectance of EUV light on the absorption layer is about 0.5 to 2%, there is a problem that the outer periphery of the chip is exposed by multiple exposure. For this reason, it has become necessary to provide a region (hereinafter referred to as a light-shielding frame) having a higher light-shielding property of EUV light than a normal absorption layer on the outer periphery of the chip on the mask.

このような問題を解決するために、反射型マスクの吸収層から多層反射層までを掘り込んだ溝を形成することで多層反射層の反射率を低下させることにより、露光光源波長に対する遮光性の高い遮光枠を設けた反射型マスクが提案されている(例えば、特許文献1参照)。   In order to solve such a problem, by reducing the reflectance of the multilayer reflective layer by forming a groove dug from the absorption layer of the reflective mask to the multilayer reflective layer, the light shielding property with respect to the wavelength of the exposure light source is reduced. A reflective mask provided with a high light-shielding frame has been proposed (see, for example, Patent Document 1).

遮光枠の無い反射型マスク100の概略平面図を図1(a)に、概略断面図を図2(a)に示す。これに対して、多層反射層までを掘り込んだ遮光枠11を有する反射型マスク101の概略平面図を図1(b)に、概略断面図を図2(b)に示す。図1(b)では、イメージフィールド(メインパターン領域)10を取り囲むように遮光枠11が形成されている。   A schematic plan view of a reflective mask 100 without a light shielding frame is shown in FIG. 1A, and a schematic cross-sectional view is shown in FIG. On the other hand, FIG. 1B shows a schematic plan view of a reflective mask 101 having a light shielding frame 11 dug up to the multilayer reflective layer, and FIG. In FIG. 1B, a light shielding frame 11 is formed so as to surround the image field (main pattern region) 10.

特開2009−212220号公報JP 2009-212220 A

しかしながら、単に吸収層と多層反射層を単に掘り込んだだけの遮光枠では、遮光枠よりも内側のイメージフィールド(回路パターン部)と、遮光枠の外側は、電気的に浮遊しており導通が取れていない。このマスクをEUV露光機で使用すると、EUV光(極端紫外光)の光電効果によって、EUVマスクに使用される金属材料(主として、Ta,Mo,Si等)から光電子が放出され、電気的に正に帯電(チャージアップ)する。これによって、露光機内の異物の付着を招き、転写欠陥を誘発するという問題が生じる。また、マスク製造工程中の電子線を使った測長SEMや電子ビーム検査機においても、電子線が照射された際の負の帯電が生じ、電子ビーム検査が出来ないという問題が生じる。   However, in a light-shielding frame in which the absorption layer and the multilayer reflective layer are simply dug, the image field (circuit pattern portion) inside the light-shielding frame and the outside of the light-shielding frame are electrically floating and conductive. I have not taken it. When this mask is used in an EUV exposure machine, photoelectrons are emitted from metal materials (mainly Ta, Mo, Si, etc.) used for the EUV mask due to the photoelectric effect of EUV light (extreme ultraviolet light), and are electrically positive. Is charged (charged up). This causes a problem that foreign matter in the exposure machine is attached and transfer defects are induced. Further, even in a length measurement SEM or electron beam inspection machine using an electron beam in the mask manufacturing process, negative charging occurs when the electron beam is irradiated, and there is a problem that the electron beam inspection cannot be performed.

特許文献1では、このような露光時の帯電の対策として、多層反射層の最下層の数層(導電性を有するMoを少なくとも含む)を残したり、多層反射層の下地にTaもしくはCrを含む導電層を予め1層設ける構造を提案している。   In Patent Document 1, as a countermeasure against such charging at the time of exposure, several layers (including at least Mo having conductivity) are left as the lowermost layer of the multilayer reflective layer, or Ta or Cr is contained in the base of the multilayer reflective layer. A structure in which one conductive layer is provided in advance is proposed.

しかしながら、多層反射層の最下層の数層を残す方法は、ドライエッチングやウェットエッチングにより多層反射層を掘り込む際のエッチングレートがマスク面内で均一でないため、残したい層数を均一に加工することは難しい。
また、加工出来たとしても、本来は、EUV光の反射率を極力ゼロに下げることを目的とすり遮光枠の領域では、多層反射層を数層でも残すことは遮光枠形成の意義に反することとなる。例えば、Mo/Siが2周期分残った場合の反射率は、計算上約1.8%程度のEUV光反射率となり、EUVマスクの遮光枠の基準と言われている0.3%以下を遥かに上回ってしまう。
However, the method of leaving the lowermost layers of the multilayer reflective layer is not uniform in the mask plane when etching the multilayer reflective layer by dry etching or wet etching. It ’s difficult.
Even if it can be processed, it is originally intended to reduce the reflectance of EUV light to zero as much as possible. In the area of the light shielding frame, it is contrary to the significance of forming the light shielding frame to leave several multilayer reflective layers. It becomes. For example, the reflectance when Mo / Si remains for two cycles is about EUV light reflectance of about 1.8% in calculation, and is less than 0.3%, which is said to be the standard of the light shielding frame of the EUV mask. It will be far higher.

多層反射層の下地にTaもしくはCrを含む導電層を予め1層設ける構造による対策では、従来のEUVマスクブランクに新たな材料を1層多く成膜することになるため、製造工程の増加を要すると共に、それに新たな欠陥発生の機会を招く惧れがある。   In the countermeasure by the structure in which one conductive layer containing Ta or Cr is previously provided on the base of the multilayer reflective layer, an additional layer of a new material is formed on the conventional EUV mask blank, which requires an increase in the manufacturing process. At the same time, there is a possibility of inviting new opportunities for defects.

本発明は上記問題点に鑑みてなされたものであり、特段の工程を追加することなく、イメージフィールド(回路パターン部)とマスク外周部の導通が取れ、帯電(チャージアップ)に起因する欠陥を招くことのない遮光枠を有する反射型マスクを提供することを目的とする。   The present invention has been made in view of the above problems, and without adding a special process, the image field (circuit pattern portion) can be electrically connected to the outer peripheral portion of the mask, and defects caused by charging (charge-up) can be eliminated. It is an object of the present invention to provide a reflective mask having a light-shielding frame that does not invite.

多層反射層を除去する掘り込みタイプの遮光枠が形成されたEUVマスクにおいて、遮光枠の内側のイメージフィールド(回路パターン領域)と遮光枠の外側の導通が取れるため、電子線を使った測長SEMによる測定時,電子ビーム検査機によるパターン検査時,およびEUVリソグラフィでのEUV露光時において、帯電を防止することができる。
このため、高品質のマスクを提供できると共に、EUVリソグラフィでのEUV露光時においては、EUVマスクへの異物の付着を低減することができるため、高品質のウェハ転写パターンを得ることが可能となる。
In EUV masks with a digging-type shading frame that removes the multilayer reflective layer, the image field (circuit pattern area) inside the shading frame can be electrically connected to the outside of the shading frame. Charging can be prevented during measurement by SEM, pattern inspection by an electron beam inspection machine, and EUV exposure by EUV lithography.
For this reason, it is possible to provide a high-quality mask and to reduce the adhesion of foreign matter to the EUV mask during EUV exposure in EUV lithography, so that a high-quality wafer transfer pattern can be obtained. .

遮光枠を有さないEUV反射型マスク(a)と遮光枠を有するEUV反射型マスク(b)の概略平面図。The schematic plan view of EUV reflective mask (a) which does not have a light-shielding frame, and EUV reflective mask (b) which has a light-shielding frame. 遮光枠を有さないEUV反射型マスク(a)と遮光枠を有するEUV反射型マスク(b)の概略断面図。FIG. 3 is a schematic cross-sectional view of an EUV reflective mask (a) having no light shielding frame and an EUV reflective mask (b) having a light shielding frame. 本発明による遮光枠を有するEUV反射型マスクの概略平面図(a)と概略断面図(b)。The schematic plan view (a) and schematic sectional drawing (b) of the EUV reflective mask which has the light-shielding frame by this invention. 本発明による遮光枠を有するEUV反射型マスクの概略平面図(a)(b)(c)。FIG. 4 is a schematic plan view (a) (b) (c) of an EUV reflective mask having a light shielding frame according to the present invention. 本発明による遮光枠を有するEUV反射型マスクの製造工程(マスクパターン形成まで)の一例を示す概略断面図。The schematic sectional drawing which shows an example of the manufacturing process (until mask pattern formation) of the EUV reflective mask which has the light-shielding frame by this invention. 本発明による遮光枠を有するEUV反射型マスクの製造工程(遮光枠形成)の一例を示す概略断面図。The schematic sectional drawing which shows an example of the manufacturing process (light-shielding frame formation) of the EUV reflective mask which has a light-shielding frame by this invention. 本発明による反射型マスクの概略平面図(a)と概略断面図(b)。The schematic plan view (a) and schematic sectional drawing (b) of the reflective mask by this invention.

(本発明の反射型マスクの構成・レイアウト)
以下、本発明に係る実施形態について、図面を参照しながら説明する。
(Configuration and layout of the reflective mask of the present invention)
Hereinafter, embodiments according to the present invention will be described with reference to the drawings.

まず、本発明の反射型マスクの構造について説明する。図3(a)は、本発明の反射型マスクの構造の概略平面図であり、図3(b)は、図3(a)の破線A−A‘に沿って切断した概略断面図である。
図3(a)では、イメージフィールド(回路パターン領域)10を取り囲むように多層反射層を掘り込んだ遮光枠11が形成されているが、遮光枠11は完全に連続して、イメージフィールド(回路パターン領域)10を閉鎖する構成でなく、遮光枠の一部(矩形の遮光枠の側辺)に導通箇所13が形成されている。
First, the structure of the reflective mask of the present invention will be described. FIG. 3A is a schematic plan view of the structure of the reflective mask of the present invention, and FIG. 3B is a schematic cross-sectional view taken along the broken line AA ′ in FIG. .
In FIG. 3A, a light shielding frame 11 in which a multilayer reflective layer is dug so as to surround the image field (circuit pattern region) 10 is formed. However, the light shielding frame 11 is completely continuous, and the image field (circuit The conductive region 13 is formed in a part of the light shielding frame (side of the rectangular light shielding frame) instead of the configuration in which the pattern region 10 is closed.

図3(b)では、導通箇所13にあたる部分は、多層反射層2,保護層3,吸収層4は基板1上に全て残っており、イメージフィールド(回路パターン領域)10とは多層反射層を通じて電気的に導通されている。   In FIG. 3B, the portion corresponding to the conductive portion 13 is the multilayer reflective layer 2, the protective layer 3, and the absorption layer 4 all remaining on the substrate 1, and the image field (circuit pattern region) 10 is separated from the multilayer reflective layer. It is electrically connected.

遮光枠の一部に形成される導通箇所13は、図3(a)に図示される例に限らず、場所・個数は任意に採用される。
例えば、矩形の遮光枠のコーナー部(図4(a)),矩形の遮光枠の底辺の一箇所(図4(b)),矩形の遮光枠の2箇所(図4(c))など、形成箇所・数は任意である。
導通箇所の設定にあたっては、EUVマスク材料の表面の抵抗値,電子線を使った測長SEMによる測定時,電子ビーム検査機によるパターン検査時,およびEUVリソグラフィでのEUV露光装置などの使用環境にも応じて、適宜に設定されうる。
The conducting location 13 formed in a part of the light shielding frame is not limited to the example illustrated in FIG.
For example, a corner portion of the rectangular light shielding frame (FIG. 4A), one location on the bottom of the rectangular light shielding frame (FIG. 4B), two locations on the rectangular light shielding frame (FIG. 4C), etc. The formation location and number are arbitrary.
When setting the conduction points, the resistance value of the surface of the EUV mask material, the measurement environment using a length measuring SEM using an electron beam, the pattern inspection using an electron beam inspection machine, and the use environment such as an EUV exposure apparatus in EUV lithography Can be set appropriately.

図3,図4に示される導通箇所13には、多層反射層2および吸収層4が残っており、その部分は0.5〜2%程度のEUV反射率があるが、導通箇所13は遮光枠11の一部であり、Siウェハ上でのEUVリソグラフィでのEUV露光時には、多重露光による影響(隣接するチップ間において、チップ外周部が重なる領域が発生する)は限定的であり(最大でも、自チップの露光+隣接チップの露光1回)、多重露光によりチップ外周部が感光してしまう問題を招くことはない。   3 and 4, the multilayer reflective layer 2 and the absorption layer 4 remain, and the portion has EUV reflectance of about 0.5 to 2%, but the conductive portion 13 is shielded from light. At the time of EUV exposure in EUV lithography on a Si wafer, which is a part of the frame 11, the influence of multiple exposure (occurrence of a region where the chip outer peripheral portion overlaps between adjacent chips) is limited (at most) The exposure of the own chip + one exposure of the adjacent chip) and multiple exposure do not cause a problem that the outer periphery of the chip is exposed.

また、通常、パターンチップは、1枚のマスク上に多面付けで配置されているため、各チップ間のスクライブ(切断)ラインに接して導通箇所を形成すれば、チップ外周部の感光の問題はさらに低減される。   In addition, since pattern chips are usually arranged in multiple faces on a single mask, if a conductive portion is formed in contact with the scribe (cutting) line between the chips, the problem of photosensitivity on the outer periphery of the chip is Further reduced.

尚、導通箇所の構造としては、上記のように局所的に多層反射層2および吸収層4を残す構造に限らず、EUV反射率が度外視出来る程度に低く、電気的導通が確保された状態で多層反射層2の一部(Moを含めて)を残すように、吸収層4と合せて除去する構成を採用しても良い。   In addition, the structure of the conduction portion is not limited to the structure in which the multilayer reflection layer 2 and the absorption layer 4 are locally left as described above, but the EUV reflectance is low enough to be extraordinarily visible and electrical conduction is ensured. You may employ | adopt the structure removed together with the absorption layer 4, so that a part (including Mo) of the multilayer reflective layer 2 may be left.

EUVマスク材料の表面の抵抗値は、使用される材料(Ta,Ru,Mo,Si)に固有の導電率や膜厚,材料の成膜状態(ポーラス,表面の酸化程度など)により異なる。
EUVマスクに導通箇所を形成するに先駆けて、これらパラメータ値を確認の上、好適な構造の導通箇所の設計に寄与することが望まれる。
例えば、EUVマスク材料の表面の抵抗値が高い場合には、電気的導通を確実にする上で、導通箇所の幅を広げる,導通箇所を複数とする、などである。
The resistance value of the surface of the EUV mask material varies depending on the specific conductivity and film thickness of the material (Ta, Ru, Mo, Si) used, and the film formation state (porous, surface oxidation degree, etc.) of the material.
Prior to the formation of the conductive portion in the EUV mask, it is desired to confirm these parameter values and contribute to the design of the conductive portion having a suitable structure.
For example, when the resistance value of the surface of the EUV mask material is high, in order to ensure electrical continuity, the width of the conductive portion is widened, and a plurality of conductive portions are provided.

また、EUVマスク材料の物性に限らず、電子線を使った測長SEMによる測定,電子ビーム検査機によるパターン検査,EUVリソグラフィでのEUV露光などの使用環境に応じて、導通箇所の設計に影響が及ぶ場合がある。
電子線を使った測長SEMによる測定,電子ビーム検査機によるパターン検査では、照射電子線量が多い条件が想定される場合、帯電(チャージアップ)の問題が大きいため、導通箇所の幅を広げる,導通箇所を複数とする、などの対処が効果的である。
In addition, not only the physical properties of EUV mask materials, but also influences the design of conducting points depending on the usage environment, such as measurement with an electron beam measurement SEM, pattern inspection with an electron beam inspection machine, EUV exposure in EUV lithography, etc. May reach.
In the measurement by the length measuring SEM using the electron beam and the pattern inspection by the electron beam inspection machine, the condition of a large irradiation electron dose is assumed. It is effective to take measures such as having multiple conduction points.

EUVリソグラフィでのEUV露光では、光電効果によって放出される電子の運動エネルギーは下記式(1)で表される。
照射されるEUV光の波長は一定(13.5nm)であるため、運動エネルギーは一定であるが、EUV光の強度(光量)が大きくなると、放出される電子の量も増加するため、帯電(チャージアップ)の問題が大きくなり、同様に、導通箇所の幅を広げる,導通箇所を複数とする、などの対処が効果的となる。
式(1)のPは仕事関数と呼ばれ、電子を材料から飛び出す上で最低限必要な仕事量(エネルギー)であり、材料固有の値を持つ。
In EUV exposure in EUV lithography, the kinetic energy of electrons emitted by the photoelectric effect is expressed by the following formula (1).
Since the wavelength of the EUV light to be irradiated is constant (13.5 nm), the kinetic energy is constant. However, when the intensity (light quantity) of the EUV light increases, the amount of emitted electrons also increases. The problem of (charge-up) becomes large, and in the same way, countermeasures such as widening the width of the conduction point and multiple conduction points are effective.
P in the formula (1) is called a work function, and is the minimum work amount (energy) necessary for ejecting electrons from the material, and has a value specific to the material.

eV=hμ−P ・・・式(1)
<左辺>
eV:放出される電子が持つ運動エネルギー
e:電子の電荷
V:電子が持つエネルギーを電位差に換算した場合の電位差
<右辺>
hμ:入射する光のエネルギー
h:プランク定数
μ:光の振動数=1/λ(λ:波長=EUVでは13.5nm)
P:プランク材料の仕事関数
eV = hμ-P (1)
<Left side>
eV: Kinetic energy of emitted electrons e: Charge of electrons V: Potential difference when energy of electrons is converted into potential difference <right side>
hμ: energy of incident light h: Planck's constant μ: frequency of light = 1 / λ (λ: wavelength = 13.5 nm for EUV)
P: Work function of plank material

図3(a),図4(a)(b)(c)に示す反射型マスク102,103,104,105は、いずれも基板1の表面に、多層反射層2,保護層3,吸収層4が順次形成されている。基板1の裏面には裏面導電膜5が形成された構造となっている。保護層3と吸収層4の間には、緩衝層が形成されている場合もある。緩衝層は、吸収膜4のマスクパターン修正時に、下地の保護層3にダメージを与えないために設けられる層である。   The reflective masks 102, 103, 104, and 105 shown in FIGS. 3 (a), 4 (a), 4 (b), and 5 (c) are all formed on the surface of the substrate 1 with a multilayer reflective layer 2, a protective layer 3, and an absorbing layer. 4 are sequentially formed. The back surface conductive film 5 is formed on the back surface of the substrate 1. A buffer layer may be formed between the protective layer 3 and the absorption layer 4. The buffer layer is a layer provided so as not to damage the underlying protective layer 3 when the mask pattern of the absorption film 4 is corrected.

反射型マスク102,103,104,105は、吸収層4が加工されたパターン領域10と、その外周部に吸収層4,保護層3,多層反射層2(緩衝層がある場合は緩衝層も含め)全ての層が除去されて形成された遮光枠11を有する。   The reflective masks 102, 103, 104, and 105 include a pattern region 10 in which the absorption layer 4 is processed, and an absorption layer 4, a protective layer 3, and a multilayer reflection layer 2 on the outer peripheral portion (if there is a buffer layer, the buffer layer also Including a light shielding frame 11 formed by removing all layers.

(本発明の反射型マスクの構成の詳細:多層反射層,保護層,緩衝層)
図3(a)の多層反射層2は、EUV光に対して60%程度の反射率を達成できるように設計されており、MoとSiが交互に40〜50ペア積層した積層膜で、さらに最上層の保護層3は2〜3nm厚のRu(ルテニウム)あるいは厚さ10nm程度のSiで構成されている。Ru層の下に隣接する層はSi層である。
多層反射層2にMoやSiが使われている理由は、EUV光に対する吸収(消衰係数)が小さく、且つMoとSiのEUV光での屈折率差が大きいために、SiとMoの界面での反射率を高く出来るためである。
保護層3がRuの場合は、吸収層4の加工におけるエッチングストッパーやマスク洗浄時の薬液に対する保護層としての役割を果たしている。保護層3がSiの場合は、吸収層4との間に、緩衝層が有る場合もある。緩衝層は、吸収層4のエッチングやパターン修正時に、緩衝層の下に隣接する多層反射層2の最上層であるSi層を保護するために設けられており、クロム(Cr)の窒素化合物(CrN)で構成されている。
(Details of the configuration of the reflective mask of the present invention: multilayer reflective layer, protective layer, buffer layer)
The multilayer reflective layer 2 in FIG. 3A is designed to achieve a reflectance of about 60% with respect to EUV light, and is a laminated film in which 40-50 pairs of Mo and Si are alternately laminated. The uppermost protective layer 3 is made of Ru (ruthenium) having a thickness of 2 to 3 nm or Si having a thickness of about 10 nm. The layer adjacent to the Ru layer is a Si layer.
The reason why Mo or Si is used in the multilayer reflective layer 2 is that the absorption (extinction coefficient) with respect to EUV light is small and the difference in refractive index between Mo and Si between EUV light is large, so that the interface between Si and Mo. This is because the reflectance at can be increased.
When the protective layer 3 is Ru, it plays a role as a protective layer against an etching stopper in processing the absorption layer 4 and a chemical solution during mask cleaning. When the protective layer 3 is Si, there may be a buffer layer between the absorption layer 4 and the protective layer 3. The buffer layer is provided to protect the Si layer, which is the uppermost layer of the multilayer reflective layer 2 adjacent to the bottom of the buffer layer, during etching or pattern modification of the absorption layer 4, and a chromium (Cr) nitrogen compound ( CrN).

(本発明の反射型マスクの構成の詳細:吸収層)
図3(a)の吸収層4は、EUVに対して吸収率の高いタンタル(Ta)の窒素化合物(TaN)で構成されている。他の材料として、タンタルホウ素窒化物(TaBN),タンタルシリコン(TaSi),タンタル(Ta)や、それらの酸化物(TaBON,TaSiO,TaO)でも良い。
(Details of the configuration of the reflective mask of the present invention: absorption layer)
The absorption layer 4 in FIG. 3A is made of a nitrogen compound (TaN) of tantalum (Ta) having a high absorption rate with respect to EUV. As other materials, tantalum boron nitride (TaBN), tantalum silicon (TaSi), tantalum (Ta), and oxides thereof (TaBON, TaSiO, TaO) may be used.

図3(a)の吸収層4は、上層に波長190〜260nmの紫外光に対して反射防止機能を有する低反射層を設けた2層構造から成る吸収層であっても良い。低反射層は、マスクの欠陥検査機の検査波長に対して、コントラストを高くし、検査性を向上させるためのものである。   The absorption layer 4 in FIG. 3A may be an absorption layer having a two-layer structure in which an upper layer is provided with a low reflection layer having an antireflection function with respect to ultraviolet light having a wavelength of 190 to 260 nm. The low reflection layer is for increasing the contrast and improving the inspection property with respect to the inspection wavelength of the mask defect inspection machine.

(本発明の反射型マスクの構成の詳細:裏面導電膜)
図3(a)の裏面導電膜5は、一般にはクロムの窒化物(CrN)で構成されているが、導電性が静電チャックが使用できる程度以上であれば良いので、絶縁性材料以外からなる材料であれば良い。
図3(a)では裏面導電膜5を有する構成で記載したが、裏面導電膜5を有さない反射型マスクブランク及び反射型マスクとしても良い。
(Details of Configuration of Reflective Mask of the Present Invention: Back Conductive Film)
The back conductive film 5 in FIG. 3A is generally made of chromium nitride (CrN). However, it is sufficient that the conductivity is higher than the electrostatic chuck can be used. Any material can be used.
Although FIG. 3A shows the configuration having the back surface conductive film 5, a reflective mask blank and a reflective mask that do not have the back surface conductive film 5 may be used.

(本発明の反射型マスクの構成の詳細:多層反射層の掘り込み)
本発明の反射型マスクの遮光枠11の形成方法について説明する。
イメージフィールド(メインパターン領域)にパターンが形成されたEUVマスク,あるいは後にパターンが形成される予定のEUVマスクブランクに対して、フォトリソグラフィもしくは電子線リソグラフィによって、イメージフィールド周辺部が開口したレジストパターンを形成する。
開口は矩形の帯状が好適であるが、本発明では上述したように、開口部は完全に連続せず、遮光枠の一部が後に導通箇所を構成するように、非開口部を設けておく。
次に、フッ素系もしくは塩素系ガス(あるいはその両方)を用いたドライエッチングによって、レジストパターンの開口部の吸収膜4と保護層3を除去する。
次いで、多層反射層2を、フッ素系ガスまたは塩素系ガスもしくはその両方を用いたドライエッチングか、アルカリ性溶液または酸性溶液を用いたウェットエッチングによって、多層反射層を貫通・除去する。
(Details of the configuration of the reflective mask of the present invention: digging a multilayer reflective layer)
A method for forming the light shielding frame 11 of the reflective mask of the present invention will be described.
For an EUV mask with a pattern formed in the image field (main pattern region) or an EUV mask blank with a pattern to be formed later, a resist pattern having an opening at the periphery of the image field is formed by photolithography or electron beam lithography. Form.
Although the opening is preferably a rectangular strip, in the present invention, as described above, the opening is not completely continuous, and a non-opening is provided so that a part of the light-shielding frame later constitutes a conduction point. .
Next, the absorption film 4 and the protective layer 3 in the opening portion of the resist pattern are removed by dry etching using fluorine-based or chlorine-based gas (or both).
Next, the multilayer reflective layer 2 is penetrated and removed by dry etching using a fluorine-based gas and / or chlorine-based gas, or wet etching using an alkaline solution or an acidic solution.

ドライエッチングによって、多層反射層2を貫通・除去する際に、フッ素系ガスまたは塩素系ガスもしくはその両方を用いるのは、多層反射層2の材料であるMoとSiの両方に対して、エッチング性を有するためである。この際に用いるフッ素系ガスは、CF4,C26,C48,C58,CHF3,SF6,ClF3,Cl2,HClなどが挙げられる。 When penetrating / removing the multilayer reflective layer 2 by dry etching, the fluorine-based gas and / or the chlorine-based gas is used for both Mo and Si, which are the materials of the multilayer reflective layer 2. It is for having. Examples of the fluorine-based gas used at this time include CF 4 , C 2 F 6 , C 4 F 8 , C 5 F 8 , CHF 3 , SF 6 , ClF 3 , Cl 2 , and HCl.

ウェットエッチングによって、多層反射層2を貫通・除去する際のエッチング液には、多層反射層2の材料であるMoとSiのエッチングに適している必要がある。例えば、アルカリ性溶液としては、TMAH(水酸化テトラメチルアンモニウム),KOH(水酸化カリウム),EDP(エチレンジアミンピロカテコール)などが適している。酸性溶液としては、硝酸とリン酸の混合液が適しているが、これにフッ酸,硫酸,酢酸を加えても良い。   An etching solution for penetrating / removing the multilayer reflective layer 2 by wet etching needs to be suitable for etching Mo and Si that are materials of the multilayer reflective layer 2. For example, TMAH (tetramethylammonium hydroxide), KOH (potassium hydroxide), EDP (ethylenediamine pyrocatechol) and the like are suitable as the alkaline solution. As the acidic solution, a mixed solution of nitric acid and phosphoric acid is suitable, but hydrofluoric acid, sulfuric acid, and acetic acid may be added thereto.

反射型マスクのイメージフィールド内のパターン形成は、遮光枠11(導通箇所13)の形成の前後を問わない。
以上のようにして、反射型マスクのイメージフィールドを規定するように、吸収層4,保護層3,多層反射層2を除去してなる遮光枠を、遮光枠の一部に電気的な同通箇所を有するように形成して、イメージフィールド内の帯電(チャージアップ)が防止される反射型マスクが得られる。
The pattern formation in the image field of the reflective mask may be performed before or after the formation of the light shielding frame 11 (conduction portion 13).
As described above, the light shielding frame formed by removing the absorption layer 4, the protective layer 3, and the multilayer reflective layer 2 so as to define the image field of the reflective mask is electrically connected to a part of the light shielding frame. A reflective mask that is formed so as to have a portion and prevents charging (charge-up) in the image field is obtained.

以下、本発明の反射型マスクの製造方法を、実施例により詳細に説明する。
図5(a)に示す反射型マスクブランク201を使用した。
反射型マスクブランク201は、基板1の上に、波長13.5nmのEUV光に対して反射率が64%程度となるように設計されたMoとSiの40ペアの多層反射層2が、その上に2.5nm厚のRuの保護層3が、更にその上に70nm厚のタンタルシリサイド(TaSi)からなる吸収層4が、順次形成されている。
EXAMPLES Hereinafter, the manufacturing method of the reflective mask of this invention is demonstrated in detail by an Example.
A reflective mask blank 201 shown in FIG.
The reflective mask blank 201 includes a Mo and Si 40-pair multilayer reflective layer 2 designed to have a reflectance of about 64% with respect to EUV light having a wavelength of 13.5 nm on the substrate 1. An Ru protective layer 3 having a thickness of 2.5 nm is formed thereon, and an absorption layer 4 made of tantalum silicide (TaSi) having a thickness of 70 nm is further formed thereon.

上記の反射型マスクブランク201に対し、ポジ型化学増幅レジスト9(FEP171:富士フイルムエレクトロニクスマテリアルズ社製)を300nmの膜厚で塗布し(図5(b))、電子線描画機(JBX9000:日本電子社製)によって描画後、110℃;10分のPEB(Post Exposure Bake)およびスプレー現像機(SFG3000:シグマメルテック社製)により現像を行い、レジスト部分にレジストパターンを形成した(図5(c))。   A positive chemically amplified resist 9 (FEP171: manufactured by FUJIFILM Electronics Materials) is applied to the reflective mask blank 201 with a film thickness of 300 nm (FIG. 5B), and an electron beam drawing machine (JBX9000: After drawing by JEOL Ltd., development was performed at 110 ° C .; 10 minutes by PEB (Post Exposure Bake) and a spray developing machine (SFG3000: Sigma Meltech) to form a resist pattern on the resist portion (FIG. 5 ( c)).

次いで、ドライエッチング装置(VLR700シリーズ:ユナクシス社製)を用いて、CF4プラズマとCl2プラズマにより、吸収層4をエッチング除去し(図5(d))、その後レジスト剥離洗浄することで、図5(e)に示す評価パターンを有する反射型マスク211を作製した。
評価パターンは、寸法200nmの1:1のライン&スペースパターンのチップを6面付けでマスク中心に配置した。パターン領域の大きさは、10cm×10cmとした。ここで、各チップ間のスクライブラインの間隔は5mmとした。
Next, the absorption layer 4 is removed by etching with CF 4 plasma and Cl 2 plasma using a dry etching apparatus (VLR700 series: Unaxis) (FIG. 5 (d)), and then the resist is removed and cleaned. A reflective mask 211 having the evaluation pattern shown in FIG.
As the evaluation pattern, a chip of a 1: 1 line & space pattern having a dimension of 200 nm was arranged in the center of the mask with six faces. The size of the pattern region was 10 cm × 10 cm. Here, the interval of the scribe lines between the chips was 5 mm.

次いで、上述の評価パターンを有する反射型マスク211のイメージフィールド(パターン領域)10の周辺に、遮光枠11を形成した。
反射型マスク211(図6(a))にi線レジスト29を500nmの膜厚で塗布し(図6(b))、そこへレーザー描画機(ALTA3000:アプライドマテリアル社製)により描画・現像を行なうことにより、後に遮光枠11となる領域を抜いたレジストパターンを形成した(図6(c))。
このときレジストパターンの開口幅は3mmとし、マスク中心部の10cm×10cmの回路パターン領域のパターンエッジから外側に3μmの距離に配置した。
Next, the light shielding frame 11 was formed around the image field (pattern region) 10 of the reflective mask 211 having the above-described evaluation pattern.
The i-line resist 29 is applied to the reflective mask 211 (FIG. 6A) with a film thickness of 500 nm (FIG. 6B), and drawing / development is performed there by a laser drawing machine (ALTA3000: manufactured by Applied Materials). By doing so, a resist pattern was formed by removing an area that will later become the light shielding frame 11 (FIG. 6C).
At this time, the opening width of the resist pattern was 3 mm, and the resist pattern was arranged at a distance of 3 μm outward from the pattern edge of the circuit pattern region of 10 cm × 10 cm in the center of the mask.

次いで、ドライエッチング装置(VLR700シリーズ:ユナクシス社製)を用いてCHF3プラズマ(ドライエッチング装置内の圧力50mTorr,ICP(誘導結合プラズマ)パワー500W,RIE(反応性イオンエッチング)パワー2000W,CHF3:流量20sccm,処理時間6分、これらは、以下の表記で同じとする。)により、上記レジストの開口部の吸収層4と多層反射層2とを垂直性ドライエッチングで貫通・除去し(図6(d)(e))、最後に、硫酸系の剥離液とアンモニア過酸化水素水により、レジスト剥離・洗浄を実施し、ドライエッチングとウェットエッチングで残ったレジストを除去した(図6(f))。 Next, using a dry etching apparatus (VLR700 series: Unaxis), CHF 3 plasma (pressure in the dry etching apparatus 50 mTorr, ICP (inductively coupled plasma) power 500 W, RIE (reactive ion etching) power 2000 W, CHF 3 : With a flow rate of 20 sccm and a processing time of 6 minutes, which are the same in the following notation), the absorption layer 4 and the multilayer reflective layer 2 in the opening of the resist are penetrated and removed by vertical dry etching (FIG. 6). (D) (e)) Finally, the resist was removed and washed with a sulfuric acid-based stripping solution and ammonia hydrogen peroxide solution to remove the remaining resist by dry etching and wet etching (FIG. 6F). ).

図3(a)(b)に、本実施例により作製された反射型マスク102を示す。
反射型マスク102における遮光枠11の幅は3mm,スクライブラインの幅は5mm,導通箇所13の幅は1mmである。
3A and 3B show a reflective mask 102 manufactured according to this example.
The width of the light-shielding frame 11 in the reflective mask 102 is 3 mm, the width of the scribe line is 5 mm, and the width of the conductive portion 13 is 1 mm.

本実施例における反射型マスク102の製造工程(遮光枠形成工程)にて、導通箇所13を形成しない以外は同様の工程により、導通箇所13を有さない遮光枠11を具備する反射型マスクを比較サンプルとして作製し、双方のマスクについて測長SEMにて測定を実施した。
導通箇所13を有さない比較サンプルのマスクでは、イメージフィールド内でチャージアップに起因するSEM像のドリフト現象が発生し、遮光枠内部の測定に支障をきたしたが、本実施例によるマスクでは、チャージアップが発生せず、問題なく測定が可能であった。
In the manufacturing process (shading frame forming process) of the reflective mask 102 in the present embodiment, a reflective mask including the light shielding frame 11 that does not have the conductive portion 13 is formed by the same process except that the conductive portion 13 is not formed. It produced as a comparative sample and measured by length measurement SEM about both masks.
In the mask of the comparative sample that does not have the conduction point 13, the drift phenomenon of the SEM image due to the charge-up occurred in the image field, which hindered measurement inside the light shielding frame, but in the mask according to the present embodiment, No charge-up occurred and measurement was possible without problems.

本発明は、反射型マスク等に有用である。   The present invention is useful for a reflective mask or the like.

1 基板
2 多層反射層
3 保護層
4 吸収層
5 裏面導電膜
9 レジスト
10 イメージフィールド(パターン領域)
11 遮光枠
12 遮光枠の外
13 導通箇所
29 レジスト
100 反射型マスク(遮光枠なし)
101 反射型マスク(遮光枠あり)
102,103,104,105 本発明による反射型マスク
201 反射型マスクブランク
211 反射型マスク(遮光枠形成前)
DESCRIPTION OF SYMBOLS 1 Substrate 2 Multilayer reflective layer 3 Protective layer 4 Absorbing layer 5 Back surface conductive film 9 Resist 10 Image field (pattern region)
11 Light shielding frame 12 Outside light shielding frame 13 Conductive point 29 Resist 100 Reflective mask (no light shielding frame)
101 Reflective mask (with shading frame)
102, 103, 104, 105 Reflective mask 201 according to the present invention Reflective mask blank 211 Reflective mask (before light shielding frame formation)

Claims (4)

基板上に、少なくとも、EUV光を反射するための多層反射層と、前記多層反射層を保護するための保護層と、EUV光を吸収する吸収層とが、この順に形成された反射型マスクブランクを用いて、前記吸収層をパターニングすることにより作製された反射型マスクにおいて、
前記吸収層に形成された回路パターン領域(イメージフィールド)の外側に、前記吸収層,前記保護層,前記多層反射層が除去されたEUV光の反射率の低い領域である遮光枠を備えてなり、
前記遮光枠の少なくとも1つ以上の箇所には、回路パターン領域(イメージフィールド)内と前記遮光枠の外側とを電気的に導通する箇所を具備することを特徴とする反射型マスク。
A reflective mask blank in which at least a multilayer reflective layer for reflecting EUV light, a protective layer for protecting the multilayer reflective layer, and an absorbing layer for absorbing EUV light are formed in this order on a substrate. In a reflective mask produced by patterning the absorption layer using
Outside the circuit pattern region (image field) formed in the absorption layer, a light shielding frame that is a low EUV light reflectance region from which the absorption layer, the protective layer, and the multilayer reflective layer are removed is provided. ,
A reflective mask comprising at least one portion of the light shielding frame having a portion that electrically connects a circuit pattern region (image field) and the outside of the light shielding frame.
電気的に導通する箇所は、矩形の遮光枠の一部に、多層反射層,保護層,吸収層が基板上に局所的に残存して形成され、多層反射層を構成する金属材料を通じて電気的に導通されていることを特徴とする請求項1記載の反射型マスク。   The electrically conductive part is formed by leaving a multilayer reflective layer, a protective layer, and an absorption layer locally on the substrate in a part of the rectangular light shielding frame, and electrically through the metal material constituting the multilayer reflective layer. The reflective mask according to claim 1, wherein the reflective mask is electrically connected. 遮光枠の一部に形成される導通箇所は、矩形の遮光枠のコーナー部,矩形の遮光枠の辺上の一箇所以上の何れかであり、回路パターン領域(イメージフィールド)内の各チップ間のスクライブ(切断)ラインに接して形成されることを特徴とする請求項2記載の反射型マスク。   The conductive part formed in a part of the light shielding frame is one of the corner part of the rectangular light shielding frame and one or more places on the side of the rectangular light shielding frame, and between each chip in the circuit pattern area (image field) The reflective mask according to claim 2, wherein the reflective mask is formed in contact with a scribe line. 反射型マスクの製造方法であって、
基板の一面の上に多層反射層を形成する工程と、
多層反射層の上に吸収層を形成する工程と、
前記多層反射層に回路パターンを形成する工程と、
前記回路パターンの外側を取り囲むように、非連続な枠状領域からなる開口パターンを規定した上で、前記多層反射層と前記吸収層とを前記基板の一面が露呈するまで、ドライエッチングもしくはウェットエッチングによって除去してなる遮光枠を形成する工程とを含む、反射型マスクの製造方法。
A method of manufacturing a reflective mask,
Forming a multilayer reflective layer on one surface of the substrate;
Forming an absorption layer on the multilayer reflective layer;
Forming a circuit pattern on the multilayer reflective layer;
After defining an opening pattern composed of a discontinuous frame-like region so as to surround the outside of the circuit pattern, dry etching or wet etching is performed until one surface of the substrate is exposed to the multilayer reflective layer and the absorbing layer. And a step of forming a light shielding frame that is removed by the step of manufacturing a reflective mask.
JP2012257376A 2012-11-26 2012-11-26 Reflective mask and method of manufacturing the same Active JP6070109B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012257376A JP6070109B2 (en) 2012-11-26 2012-11-26 Reflective mask and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012257376A JP6070109B2 (en) 2012-11-26 2012-11-26 Reflective mask and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2014107332A true JP2014107332A (en) 2014-06-09
JP6070109B2 JP6070109B2 (en) 2017-02-01

Family

ID=51028586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012257376A Active JP6070109B2 (en) 2012-11-26 2012-11-26 Reflective mask and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP6070109B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111435217A (en) * 2019-01-14 2020-07-21 三星电子株式会社 Photomask, method of manufacturing the same, and method of manufacturing semiconductor device using the same
TWI781432B (en) * 2019-08-29 2022-10-21 台灣積體電路製造股份有限公司 Photomask with enhanced contamination control and method of forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040229129A1 (en) * 2003-05-14 2004-11-18 Gary Allen Reducing charging effects in photolithography reticle manufacturing
JP2009212220A (en) * 2008-03-03 2009-09-17 Toshiba Corp Reflection-type mask and method of making the same
WO2009136564A1 (en) * 2008-05-09 2009-11-12 Hoya株式会社 Reflective mask, reflective mask blank and method for manufacturing reflective mask
JP2010206177A (en) * 2009-02-06 2010-09-16 Toshiba Corp Exposure mask, method for manufacturing same, and method for manufacturing semiconductor device
JP2011108942A (en) * 2009-11-19 2011-06-02 Renesas Electronics Corp Reflective exposure mask, method of manufacturing the same, and method of manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040229129A1 (en) * 2003-05-14 2004-11-18 Gary Allen Reducing charging effects in photolithography reticle manufacturing
JP2009212220A (en) * 2008-03-03 2009-09-17 Toshiba Corp Reflection-type mask and method of making the same
WO2009136564A1 (en) * 2008-05-09 2009-11-12 Hoya株式会社 Reflective mask, reflective mask blank and method for manufacturing reflective mask
JP2010206177A (en) * 2009-02-06 2010-09-16 Toshiba Corp Exposure mask, method for manufacturing same, and method for manufacturing semiconductor device
JP2011108942A (en) * 2009-11-19 2011-06-02 Renesas Electronics Corp Reflective exposure mask, method of manufacturing the same, and method of manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111435217A (en) * 2019-01-14 2020-07-21 三星电子株式会社 Photomask, method of manufacturing the same, and method of manufacturing semiconductor device using the same
CN111435217B (en) * 2019-01-14 2024-05-28 三星电子株式会社 Photomask, method of manufacturing the same, and method of manufacturing semiconductor device using the same
TWI781432B (en) * 2019-08-29 2022-10-21 台灣積體電路製造股份有限公司 Photomask with enhanced contamination control and method of forming the same
US11480869B2 (en) * 2019-08-29 2022-10-25 Taiwan Semiconductor Manufacturing Company Ltd. Photomask with enhanced contamination control and method of forming the same

Also Published As

Publication number Publication date
JP6070109B2 (en) 2017-02-01

Similar Documents

Publication Publication Date Title
US9285672B2 (en) Reflective mask and method for manufacturing same
JP6287046B2 (en) Reflective mask, reflective mask blank and manufacturing method thereof
JP2013120868A (en) Reflective mask blank, reflective mask, and manufacturing method therefor
JP2016009744A (en) Reflective mask and reflective mask blank
JP2014090132A (en) Reflective mask and manufacturing method thereof
JP5990961B2 (en) Reflective mask
JP6225478B2 (en) Reflective mask
JP6070109B2 (en) Reflective mask and method of manufacturing the same
JP2013065739A (en) Reflection mask, reflection mask blank, and manufacturing method of reflection mask
JP5970901B2 (en) REFLECTIVE MASK AND METHOD FOR PRODUCING REFLECTIVE MASK
JP2014232844A (en) Method for manufacturing reflective mask
JP6260149B2 (en) Reflective mask blank and reflective mask
JP5742300B2 (en) REFLECTIVE MASK BLANK AND ITS MANUFACTURING METHOD, REFLECTIVE MASK
JP2014183075A (en) Reflective mask, and method of manufacturing the same
JP2013084882A (en) Reflective mask and method for manufacturing the same
US20170306475A1 (en) Reflective mask, reflective mask blank, and manufacturing method therefor
JP5909964B2 (en) Reflective mask blank and reflective mask
JP5754592B2 (en) Reflective mask manufacturing method and reflective mask
JP6281205B2 (en) Reflective mask
JP6295517B2 (en) Reflective mask blank and reflective mask
JP2014143385A (en) Reflective mask, reflective mask blank, method of manufacturing reflective mask, and method of manufacturing reflective mask blank
JP5796307B2 (en) Reflective mask blank and manufacturing method thereof
JP5568158B2 (en) Method for manufacturing substrate with multilayer reflective film, method for manufacturing reflective mask blank, and method for manufacturing reflective mask
US9921465B2 (en) Reflective mask, reflective mask blank and manufacturing method therefor
JP2018005108A (en) Reflection type photomask blank and reflection type mask

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161219

R150 Certificate of patent or registration of utility model

Ref document number: 6070109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250