JP2014106868A - Semiconductor device, image forming apparatus, and access control method - Google Patents

Semiconductor device, image forming apparatus, and access control method Download PDF

Info

Publication number
JP2014106868A
JP2014106868A JP2012261031A JP2012261031A JP2014106868A JP 2014106868 A JP2014106868 A JP 2014106868A JP 2012261031 A JP2012261031 A JP 2012261031A JP 2012261031 A JP2012261031 A JP 2012261031A JP 2014106868 A JP2014106868 A JP 2014106868A
Authority
JP
Japan
Prior art keywords
storage device
external storage
access
unit
arithmetic processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012261031A
Other languages
Japanese (ja)
Inventor
Atsushi Hagiwara
篤 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2012261031A priority Critical patent/JP2014106868A/en
Publication of JP2014106868A publication Critical patent/JP2014106868A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Memory System (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device, an image forming apparatus, and an access control method capable of appropriately controlling, when a single resource is accessed by a plurality of arithmetic processing devices, contention of access without uniformly decreasing priority of preceding processing.SOLUTION: When a semiconductor device of the present invention receives requests to access an external storage device from a plurality of arithmetic processing devices included in the semiconductor device, and receives an access request from an arithmetic processing device performing plotter output processing, determines whether a predetermined standby time has elapsed, and when the standby time has elapsed, permits access to the external storage device to the arithmetic processing device performing plotter output processing.

Description

本発明は、アクセス制御技術に関し、特に、複数の演算処理装置から共通のリソースに対するアクセスを制御する半導体装置、画像形成装置およびアクセス制御方法に関する。   The present invention relates to an access control technique, and more particularly to a semiconductor device, an image forming apparatus, and an access control method for controlling access to a common resource from a plurality of arithmetic processing devices.

従来、複数の演算処理装置が外部記憶装置等のリソースにアクセスするLSI(Large Scale Integrated)を搭載したMFP(Multi Function Peripheral)等の画像形成装置が利用されている。このような画像形成装置では、複数の演算処理装置が、任意のタイミングで同一のリソースにアクセスするため、同時期に発生する複数のアクセスを排他的に制御するアクセス制御技術が必要となる。   Conventionally, an image forming apparatus such as an MFP (Multi Function Peripheral) equipped with an LSI (Large Scale Integrated) in which a plurality of arithmetic processing devices access resources such as an external storage device has been used. In such an image forming apparatus, since a plurality of arithmetic processing devices access the same resource at an arbitrary timing, an access control technique for exclusively controlling a plurality of accesses occurring at the same time is required.

従来のアクセス制御技術の一例として、特許文献1は、優先度の高い後続処理が発生した場合に、既に実行されている先行処理を停止し、優先度の高い後続処理にリソースを割り当てて実行した後、先行処理の実行を再開する排他制御方法を開示する。   As an example of a conventional access control technique, Patent Document 1 stops execution of a previous process that has already been executed when a subsequent process with a high priority occurs, and assigns resources to the subsequent process with a high priority and executes the process. Subsequently, an exclusive control method for resuming execution of the preceding process will be disclosed.

しかしながら、特許文献1が開示する排他制御方法では、予め規定した優先度に従って画一的に排他制御を行うため、優先度の高い後続処理を実行するために先行処理の優先度を下げる必要がない状況であっても、画一的に先行処理の優先度を下げてしまい、先行処理が常に遅延するという問題があった。   However, in the exclusive control method disclosed in Patent Document 1, exclusive control is uniformly performed according to a predetermined priority, and therefore it is not necessary to lower the priority of the preceding process in order to execute a subsequent process having a high priority. Even in the situation, there is a problem that the priority of the preceding process is uniformly lowered and the preceding process is always delayed.

特に、リソースから画像データを取得して所定時間内に所定量の画像データを用紙に描画することを要する画像形成装置に上記排他制御方法を適用した場合、画像データのプロッタ出力処理の発生タイミングによっては、先行処理の優先度を下げる必要がない状況であるにも関わらず、当該プロッタ出力処理に伴うリソースへのアクセスが、リソースを使用する他の処理よりも常に優先されてしまう。このため、画一的に優先度を下げる従来の排他制御方法では、優先度の低い他の処理は、常に遅延してしまうという問題があった。   In particular, when the above exclusive control method is applied to an image forming apparatus that needs to acquire image data from a resource and draw a predetermined amount of image data on a sheet within a predetermined time, it depends on the generation timing of the plotter output process of the image data. However, although it is not necessary to lower the priority of the preceding process, the access to the resource accompanying the plotter output process is always prioritized over other processes using the resource. For this reason, the conventional exclusive control method that lowers the priority uniformly has a problem that other processes with low priority are always delayed.

本発明は、上記従来技術の問題に鑑みてなされたものであり、同一のリソースに対して複数の演算処理装置からアクセスが発生した場合に、先行する処理の優先度を画一的に下げることなく、競合するアクセスを適切に制御することができる半導体装置、画像形成装置およびアクセス制御方法を提供することを目的とするものである。   The present invention has been made in view of the above-described problems of the prior art, and when the same resource is accessed from a plurality of arithmetic processing devices, it uniformly lowers the priority of the preceding processing. An object of the present invention is to provide a semiconductor device, an image forming apparatus, and an access control method that can appropriately control competing accesses.

上記課題を解決するために、本発明の半導体装置は、当該半導体装置が備える複数の演算処理装置から記憶装置へのアクセス要求があった場合であって、プロッタ出力処理を実行する演算処理装置からアクセス要求があった場合に、所定の待機時間が経過したか判断し、待機時間が経過したときに、プロッタ出力処理を実行する演算処理装置に対して、記憶装置へのアクセスを許可する。   In order to solve the above problems, a semiconductor device according to the present invention includes a case where there is an access request to a storage device from a plurality of arithmetic processing devices included in the semiconductor device, and the arithmetic processing device that executes plotter output processing. When there is an access request, it is determined whether a predetermined standby time has elapsed, and when the standby time has elapsed, the arithmetic processing unit that executes the plotter output process is permitted to access the storage device.

本発明は、上記構成要件を採用することにより、同一のリソースに対して複数の演算処理装置からアクセスが発生した場合に、先行する処理の優先度を画一的に下げることなく、競合するアクセスを適切に制御することができる。   By adopting the above configuration requirements, the present invention allows competing accesses without lowering the priority of the preceding process uniformly when accesses from a plurality of arithmetic processing devices occur for the same resource. Can be controlled appropriately.

本発明の画像形成装置のシステム構成を示す図。1 is a diagram showing a system configuration of an image forming apparatus of the present invention. 本発明の半導体装置が備えるアクセス制御部の機能構成を示す図。FIG. 4 is a diagram illustrating a functional configuration of an access control unit included in the semiconductor device of the present invention. 本発明の半導体装置が備える外部記憶装置I/Fの機能構成を示す図。FIG. 6 is a diagram showing a functional configuration of an external storage device I / F included in the semiconductor device of the present invention. 本発明の画像形成装置が実行するアクセス制御処理を示すシーケンス図。FIG. 4 is a sequence diagram showing access control processing executed by the image forming apparatus of the present invention. 本発明の半導体装置が備えるアクセス制御部が実行する処理を示すフローチャート。6 is a flowchart showing processing executed by an access control unit included in the semiconductor device of the present invention. 本発明の半導体装置が備える外部記憶装置インタフェースが実行する処理を示すフローチャート。6 is a flowchart showing processing executed by an external storage device interface included in the semiconductor device of the present invention. 本発明の画像形成装置が実行する処理の状態と、画像形成装置が処理する信号および通知との関係を示す図。FIG. 4 is a diagram illustrating a relationship between a state of processing executed by the image forming apparatus of the present invention and signals and notifications processed by the image forming apparatus.

以下、本発明について実施形態をもって説明するが、本発明は、後述する実施形態に限定されるものではない。   Hereinafter, although this invention is demonstrated with embodiment, this invention is not limited to embodiment mentioned later.

図1は、本発明の画像形成装置のシステム構成を示す図である。画像形成装置100は、半導体装置101と、ROM(Read Only Memory)105,106,107と、メモリ109と、操作部111と、プロッタ114と、スキャナ122とを含んで構成される。   FIG. 1 is a diagram showing a system configuration of an image forming apparatus according to the present invention. The image forming apparatus 100 includes a semiconductor device 101, ROMs (Read Only Memory) 105, 106, and 107, a memory 109, an operation unit 111, a plotter 114, and a scanner 122.

半導体装置101は、画像形成装置100を制御するASIC(Application Specific Integrated Circuit)等の半導体装置であり、CPU(Central Processing Unit)102,103,104と、メモリコントローラ108と、操作部インタフェース110と、アクセス制御部112とを備えている。   The semiconductor device 101 is a semiconductor device such as an ASIC (Application Specific Integrated Circuit) that controls the image forming apparatus 100, and includes CPUs (Central Processing Units) 102, 103, 104, a memory controller 108, an operation unit interface 110, And an access control unit 112.

CPU102,103,104は、ROM105,106,107に保存されたプログラムを実行する演算処理手段である。説明を簡略化するために、本実施形態では、CPU102,103,104は、それぞれROM105,106,107に保存されたネットワーク処理プログラム、画像処理プログラムおよび操作部処理プログラムを実行する。なお、図1に示す実施形態では、3つのCPUが図示されているが、本発明では、任意の数のCPUを実装することができる。   The CPUs 102, 103, and 104 are arithmetic processing units that execute programs stored in the ROMs 105, 106, and 107. In order to simplify the description, in the present embodiment, the CPUs 102, 103, and 104 execute a network processing program, an image processing program, and an operation unit processing program that are stored in the ROMs 105, 106, and 107, respectively. In the embodiment shown in FIG. 1, three CPUs are shown. However, in the present invention, any number of CPUs can be mounted.

メモリコントローラ108は、主記憶装置であるメモリ109を制御する機能手段である。メモリコントローラ108は、他の機能手段の要求に応じて、メモリ109に対するデータの読み取りまたは書き込みを行う。   The memory controller 108 is a functional unit that controls the memory 109 that is a main storage device. The memory controller 108 reads or writes data from and to the memory 109 in response to a request from other functional means.

操作部インタフェース110は、表示装置やオペレーションパネル(図示せず)によって構成される操作部111を制御する機能手段である。操作部インタフェース110は、CPU104が実行する操作部処理に従って操作部111を制御する。本実施形態の操作部処理では、例えば、記憶手段である外部記憶装置119に保存された画像データを表示装置に表示し、または、スキャナ122がスキャニングした画像データを外部記憶装置119に保存する。   The operation unit interface 110 is a functional unit that controls the operation unit 111 including a display device and an operation panel (not shown). The operation unit interface 110 controls the operation unit 111 according to an operation unit process executed by the CPU 104. In the operation unit processing of the present embodiment, for example, image data stored in the external storage device 119 that is a storage unit is displayed on the display device, or image data scanned by the scanner 122 is stored in the external storage device 119.

アクセス制御部112は、CPU102,103,104による外部記憶装置119へのアクセスを排他的に制御する機能手段である。アクセス制御部112の機能構成については、図2を参照して詳述する。   The access control unit 112 is a functional unit that exclusively controls access to the external storage device 119 by the CPUs 102, 103, and 104. The functional configuration of the access control unit 112 will be described in detail with reference to FIG.

また、半導体装置101は、プロッタ出力部113と、ネットワークインタフェース115と、出力画像処理部117と、外部記憶装置インタフェース118と、入力画像処理部120と、スキャナインタフェース121とを備えている。   The semiconductor device 101 also includes a plotter output unit 113, a network interface 115, an output image processing unit 117, an external storage device interface 118, an input image processing unit 120, and a scanner interface 121.

プロッタ出力部113は、画像データを用紙等の印字媒体に描画するプロッタ114を制御する機能手段である。プロッタ出力部113は、CPU103が実行する画像処理プログラムに含まれるプロッタ出力処理に従ってプロッタ114を制御する。プロッタ出力部113は、プロッタ114による描画処理を同期させる信号(以下、「描画同期信号」とする。)に従って画像データをプロッタ114に出力する。本実施形態では、描画同期信号は、1ライン分の画像データ、複数ライン分の画像データまたは1ページ分の画像データの描画処理を同期させる信号とすることができる。   The plotter output unit 113 is a functional unit that controls the plotter 114 that draws image data on a print medium such as paper. The plotter output unit 113 controls the plotter 114 according to the plotter output process included in the image processing program executed by the CPU 103. The plotter output unit 113 outputs image data to the plotter 114 in accordance with a signal for synchronizing the drawing process by the plotter 114 (hereinafter referred to as “drawing synchronization signal”). In the present embodiment, the drawing synchronization signal can be a signal for synchronizing drawing processing of image data for one line, image data for a plurality of lines, or image data for one page.

ネットワークインタフェース115は、ネットワーク116を介した通信を制御する機能手段である。ネットワークインタフェース115は、CPU102が実行するネットワーク処理に従って、ネットワーク116を介した種々の処理を実行する。本実施形態のネットワーク処理では、例えば、ネットワーク116を介して受信した画像データを外部記憶装置119に保存し、または、外部記憶装置119に保存された画像データを、ネットワーク116を介して送信する。   The network interface 115 is a functional unit that controls communication via the network 116. The network interface 115 executes various processes via the network 116 according to network processes executed by the CPU 102. In the network processing according to the present embodiment, for example, image data received via the network 116 is stored in the external storage device 119 or image data stored in the external storage device 119 is transmitted via the network 116.

出力画像処理部117は、外部記憶装置119に保存された画像データに対して画像処理を施す機能手段である。出力画像処理部117は、CPU103が実行する画像処理プログラムに含まれる出力画像処理に従って画像データに画像処理を施す。本実施形態の出力画像処理では、例えば、圧縮された外部記憶装置119内の画像データを伸長する。   The output image processing unit 117 is a functional unit that performs image processing on the image data stored in the external storage device 119. The output image processing unit 117 performs image processing on the image data according to the output image processing included in the image processing program executed by the CPU 103. In the output image processing of the present embodiment, for example, the compressed image data in the external storage device 119 is expanded.

外部記憶装置インタフェース118は、外部記憶装置119を制御する機能手段である。外部記憶装置119は、画像形成装置に接続可能なHDDやフラッシュメモリ等の種々の記憶装置である。外部記憶装置インタフェース118の機能構成については、図3を参照して詳述する。なお、本実施形態では、外部記憶装置119は、画像形成装置100に内蔵されていないが、他の実施形態では、当該記憶装置を画像形成装置100に内蔵してもよい。   The external storage device interface 118 is a functional unit that controls the external storage device 119. The external storage device 119 is various storage devices such as an HDD and a flash memory that can be connected to the image forming apparatus. The functional configuration of the external storage device interface 118 will be described in detail with reference to FIG. In the present embodiment, the external storage device 119 is not built in the image forming apparatus 100, but in another embodiment, the storage device may be built in the image forming apparatus 100.

入力画像処理部120は、外部記憶装置119に保存すべき画像データに対して画像処理を施す機能手段である。入力画像処理部120は、CPU103が実行する画像処理プログラムに含まれる入力画像処理に従って画像データに画像処理を施す。本実施形態の入力画像処理では、例えば、外部記憶装置119に保存すべき画像データを圧縮する。   The input image processing unit 120 is a functional unit that performs image processing on image data to be stored in the external storage device 119. The input image processing unit 120 performs image processing on the image data according to the input image processing included in the image processing program executed by the CPU 103. In the input image processing of this embodiment, for example, image data to be stored in the external storage device 119 is compressed.

スキャナインタフェース121は、スキャナ122を制御する機能手段である。スキャナインタフェース121は、画像処理プログラムに含まれるスキャン処理に従ってスキャナ122を制御する。本実施形態のスキャン処理では、スキャナ122にスキャンデータを生成させ、スキャンデータを外部記憶装置119に保存する。   The scanner interface 121 is a functional unit that controls the scanner 122. The scanner interface 121 controls the scanner 122 according to the scan process included in the image processing program. In the scan processing according to the present embodiment, the scanner 122 generates scan data and stores the scan data in the external storage device 119.

図2は、本発明の半導体装置が備えるアクセス制御部の機能構成を示す図である。以下、図2を参照して、アクセス制御部112の機能構成について説明する。   FIG. 2 is a diagram showing a functional configuration of the access control unit provided in the semiconductor device of the present invention. Hereinafter, the functional configuration of the access control unit 112 will be described with reference to FIG.

アクセス制御部112は、インタフェース200と、アクセス要求保持部201と、待機許容時間保持部202と、カウンタ203と、アクセス権変更部204と、アクセス管理部205とを備える。   The access control unit 112 includes an interface 200, an access request holding unit 201, an allowable waiting time holding unit 202, a counter 203, an access right changing unit 204, and an access management unit 205.

インタフェース200は、CPU102,103,104とのインタフェース手段である。インタフェース200は、CPU102,103,104からアクセス要求、待機許容時間および転送終了通知を受信すると、それぞれアクセス要求保持部201、待機許容時間保持部202およびアクセス管理部205に保存または通知する。   The interface 200 is an interface unit with the CPUs 102, 103, and 104. When receiving the access request, the allowable waiting time, and the transfer end notification from the CPUs 102, 103, 104, the interface 200 stores or notifies the access request holding unit 201, the allowable waiting time holding unit 202, and the access management unit 205, respectively.

アクセス要求は、CPU102,103,104の外部記憶装置119に対するアクセス許可の要求である。転送終了通知は、CPU102,103,104による外部記憶装置119のデータ転送の終了を示す通知である。   The access request is an access permission request for the external storage device 119 of the CPUs 102, 103, and 104. The transfer end notification is a notification indicating the end of data transfer of the external storage device 119 by the CPUs 102, 103, and 104.

待機許容時間は、アクセス要求を発行したCPU103が、プロッタ出力処理の待機を許容し得る最長の時間である。本実施形態では、待機許容時間は、連続する2つの描画同期信号によって規定される時間と、所定量の画像データをプロッタ114から出力するのに要する時間(以下、「プロッタ出力処理時間」とする。)との差分時間である。他の実施形態では、さらに外部記憶装置119からのデータ取得に要する時間を考慮して、待機許容時間を設定することもできる。   The waiting allowable time is the longest time that the CPU 103 that has issued the access request can allow the plotter output process to wait. In the present embodiment, the allowable waiting time is the time defined by two consecutive drawing synchronization signals and the time required to output a predetermined amount of image data from the plotter 114 (hereinafter referred to as “plotter output processing time”). .) Is the difference time. In another embodiment, the waiting allowable time can be set in consideration of the time required for data acquisition from the external storage device 119.

アクセス要求保持部201は、CPU102,103,104が送信したアクセス要求を保持する機能手段である。アクセス要求保持部201は、アクセス要求の受信順にアクセス要求を保存する。   The access request holding unit 201 is a functional unit that holds an access request transmitted by the CPUs 102, 103, and 104. The access request holding unit 201 stores access requests in the order in which access requests are received.

待機許容時間保持部202は、CPU103が送信した待機許容時間を保持する機能手段である。待機許容時間保持部202は、インタフェース200から待機許容時間を受け取ると、アクセス権変更部204にその旨を通知する。   The standby waiting time holding unit 202 is a functional unit that holds the standby waiting time transmitted by the CPU 103. When the allowable standby time holding unit 202 receives the allowable standby time from the interface 200, the standby allowable time holding unit 202 notifies the access right changing unit 204 to that effect.

カウンタ203は、動作クロックに従ってカウントアップするカウンタである。カウンタ203は、リセット信号である描画同期信号を受信すると、保持しているカウンタ値をクリアする。   The counter 203 is a counter that counts up according to an operation clock. When the counter 203 receives a drawing synchronization signal that is a reset signal, the counter 203 clears the held counter value.

アクセス権変更部204は、CPU102,103,104の外部記憶装置119に対するアクセス権を変更する機能手段である。アクセス権変更部204は、待機許容時間保持部202から待機許容時間が保存された旨の通知を受信すると、当該待機許容時間とカウンタ203のカウンタ値とを比較し、待機許容時間が経過したか否か判断する。待機許容時間が経過すると、アクセス権変更部204は、アクセス管理部205に対し、プロッタ出力処理を実行するCPU103の外部記憶装置119へのアクセスを許可するよう指示することにより、他のCPUからCPU103へアクセス権を変更する。   The access right changing unit 204 is a functional unit that changes the access right for the external storage device 119 of the CPUs 102, 103, and 104. When the access right changing unit 204 receives the notification that the allowable waiting time is stored from the allowable waiting time holding unit 202, the access right changing unit 204 compares the allowable waiting time with the counter value of the counter 203, and whether the allowable standby time has elapsed. Judge whether or not. When the allowable waiting time elapses, the access right changing unit 204 instructs the access management unit 205 to permit the access to the external storage device 119 of the CPU 103 that executes the plotter output process, from another CPU. Change access rights to

アクセス管理部205は、CPU102,103,104による外部記憶装置119へのアクセスを管理する機能手段である。アクセス管理部205は、アクセス要求保持部201にアクセス要求が保存されると、当該アクセス要求の受信順に当該要求を送信したCPU102,103,104に対してアクセス許可を通知し、外部記憶装置119に対するアクセスを許可する。CPU102,103,104に対するアクセス許可は、これらのCPUが参照可能なレジスタを用いて通知することができる。また、割り込み通知によって通知することもできる。   The access management unit 205 is a functional unit that manages access to the external storage device 119 by the CPUs 102, 103, and 104. When the access request is stored in the access request holding unit 201, the access management unit 205 notifies the CPU 102, 103, and 104 that transmitted the requests in the order of reception of the access requests, and notifies the external storage device 119 of the access permission. Allow access. The access permission for the CPUs 102, 103, and 104 can be notified using a register that can be referred to by these CPUs. It can also be notified by an interrupt notification.

アクセス管理部205は、アクセス権変更部204からプロッタ出力処理を実行するCPU103のアクセスを許可するよう指示されると、他のCPUによる外部記憶装置119のデータ転送の停止を要求する信号(以下、「転送停止要求信号」とする。)をアサート(有効)することにより、外部記憶装置I/F118に対し、他のCPUによる外部記憶装置119のデータ転送を停止させる。   When the access management unit 205 is instructed by the access right changing unit 204 to permit the access of the CPU 103 that executes the plotter output process, the access management unit 205 requests a signal to stop the data transfer of the external storage device 119 by another CPU (hereinafter, referred to as the following). Asserting (validating) “transfer stop request signal”) causes the external storage device I / F 118 to stop data transfer of the external storage device 119 by another CPU.

アクセス管理部205は、他のCPUによる外部記憶装置119のデータ転送の停止の完了を通知する信号(以下、「転送停止完了信号」とする。)がアサート(有効)されることにより、他のCPUによるデータ転送が停止したことを検知する。他のCPUによるデータ転送が停止すると、アクセス管理部205は、プロッタ出力処理を実行するCPU103に対し、外部記憶装置119へのアクセス許可を通知し、プロッタ出力処理を実行させる。   The access management unit 205 asserts (validates) a signal (hereinafter referred to as a “transfer stop completion signal”) for notifying completion of data transfer stop of the external storage device 119 by another CPU. It detects that the data transfer by the CPU has stopped. When the data transfer by the other CPU is stopped, the access management unit 205 notifies the CPU 103 that executes the plotter output process of access permission to the external storage device 119 and causes the plotter output process to be executed.

アクセス管理部205は、CPU103から転送終了通知を受信すると、停止した他のCPUによる外部記憶装置119のデータ転送の再開を要求する信号(以下、「転送再開要求信号」とする。)をアサートすることにより、外部記憶装置I/F118に当該データ転送を再開させる。   Upon receiving a transfer end notification from the CPU 103, the access management unit 205 asserts a signal (hereinafter referred to as a “transfer restart request signal”) requesting resumption of data transfer of the external storage device 119 by another stopped CPU. As a result, the external storage device I / F 118 restarts the data transfer.

図3は、本発明の半導体装置が備える外部記憶装置I/Fの機能構成を示す図である。以下、図3を参照して、外部記憶装置I/F118の機能構成について説明する。   FIG. 3 is a diagram showing a functional configuration of the external storage device I / F provided in the semiconductor device of the present invention. The functional configuration of the external storage device I / F 118 will be described below with reference to FIG.

外部記憶装置I/F118は、メモリインタフェース制御部300と、動作設定保持部301と、動作設定退避部302と、動作変更管理部303と、転送制御部304と、割り込み制御部305と、外部記憶装置インタフェース制御部306とを備える。   The external storage device I / F 118 includes a memory interface control unit 300, an operation setting holding unit 301, an operation setting saving unit 302, an operation change management unit 303, a transfer control unit 304, an interrupt control unit 305, an external storage A device interface control unit 306.

メモリインタフェース制御部300は、メモリ109とのインタフェース手段であり、転送制御部304の指示に従ってメモリ109との間でデータ転送を行う。   The memory interface control unit 300 is an interface unit with the memory 109 and performs data transfer with the memory 109 in accordance with an instruction from the transfer control unit 304.

動作設定保持部301は、CPU102,103,104がデータ転送要求(データの書き込み要求や読み取り要求)と共に送信する転送制御パラメータを保持する。転送制御パラメータは、外部記憶装置119のデータ転送を制御するパラメータである。転送制御パラメータは、データの書き込みや読み取りを指示する命令、データ書き込みやデータ読み取り位置を指定する開始アドレスおよび終了アドレスまたは開始アドレスからのオフセット(すなわち、転送データサイズ)等の情報が少なくとも含まれる。動作設定保持部301は、1の転送制御パラメータのみを保持する。   The operation setting holding unit 301 holds transfer control parameters that the CPUs 102, 103, and 104 transmit together with data transfer requests (data write requests and read requests). The transfer control parameter is a parameter that controls data transfer of the external storage device 119. The transfer control parameter includes at least information such as an instruction for instructing data writing or reading, a start address for specifying a data writing or data reading position, and an offset from the end address or start address (that is, a transfer data size). The operation setting holding unit 301 holds only one transfer control parameter.

また、動作設定保持部301は、動作変更管理部303の指示により、実行中のデータ転送に関する転送制御パラメータおよび停止状態情報を、記憶手段である動作設定退避部302に退避する。本実施形態では、動作設定保持部301は、転送制御パラメータを退避すると、動作設定保持部301に保存されていた転送制御パラメータを消去する。   Further, the operation setting holding unit 301 saves the transfer control parameter and the stop state information regarding the data transfer being executed in the operation setting saving unit 302 serving as a storage unit according to an instruction from the operation change management unit 303. In this embodiment, when the transfer setting parameter is saved, the operation setting holding unit 301 deletes the transfer control parameter saved in the operation setting holding unit 301.

停止状態情報は、外部記憶装置119のデータ転送を停止したときのデータ転送の状態を示す情報である。例えば、外部記憶装置119へのデータ書き込みを停止した場合には、停止状態情報は、最後にデータが書き込まれた外部記憶装置119のメモリアドレス、メモリ109から最後に取得したデータが保存されていたメモリ109のアドレスを示す情報である。外部記憶装置119からのデータ読み取りを停止した場合には、停止状態情報は、外部記憶装置119から最後に取得したデータが保存されていた外部記憶装置119のアドレスを示す情報である。   The stop state information is information indicating the state of data transfer when the data transfer of the external storage device 119 is stopped. For example, when data writing to the external storage device 119 is stopped, the stop state information includes the memory address of the external storage device 119 to which data was last written, and the data acquired last from the memory 109. This is information indicating the address of the memory 109. When data reading from the external storage device 119 is stopped, the stop state information is information indicating the address of the external storage device 119 where the data acquired last from the external storage device 119 is stored.

動作変更管理部303は、外部記憶装置119とメモリ109との間のデータ転送の停止および再開を制御する機能手段である。動作変更管理部303は、アクセス制御部112からのデータ転送の停止要求を検知すると、転送制御部304に対し、データ転送の停止を要求する。また、動作変更管理部303は、動作設定保持部301に対し、実行中のデータ転送に関する転送制御パラメータおよび停止状態情報を動作設定退避部302に保存させる。データ転送の停止と転送制御パラメータおよび停止状態情報の退避が完了すると、動作変更管理部303は、転送停止完了信号をアサートすることにより、データ転送の停止が完了した旨をアクセス制御部112に通知する。   The operation change management unit 303 is a functional unit that controls stop and restart of data transfer between the external storage device 119 and the memory 109. When the operation change management unit 303 detects a data transfer stop request from the access control unit 112, the operation change management unit 303 requests the transfer control unit 304 to stop data transfer. In addition, the operation change management unit 303 causes the operation setting storage unit 301 to store, in the operation setting saving unit 302, transfer control parameters and stop state information regarding data transfer being executed. When the data transfer is stopped and the transfer control parameter and the stop state information are saved, the operation change management unit 303 notifies the access control unit 112 that the data transfer has been stopped by asserting a transfer stop completion signal. To do.

動作変更管理部303は、アクセス制御部112からのデータ転送の再開要求を検知すると、動作設定保持部301に対し、動作設定退避部302に退避した転送制御パラメータおよび停止状態情報を取得させると共に、転送制御部304に対し、当該転送制御パラメータおよび停止状態情報に従ってデータ転送を再開させる。また、動作変更管理部303は、割り込み制御部305に対し、データ転送が停止された処理を実行していたCPUに対する割り込みを禁止するように指示する。   When the operation change management unit 303 detects a data transfer restart request from the access control unit 112, the operation change management unit 303 causes the operation setting holding unit 301 to acquire the transfer control parameters and stop state information saved in the operation setting saving unit 302, and The transfer control unit 304 is caused to resume data transfer according to the transfer control parameter and the stop state information. In addition, the operation change management unit 303 instructs the interrupt control unit 305 to prohibit the interrupt to the CPU that has been executing the process for which the data transfer is stopped.

転送制御部304は、外部記憶装置119とメモリ109との間のデータ転送を制御する機能手段である。転送制御部304は、動作設定保持部301に保持されている転送制御パラメータに基づき、メモリインタフェース制御部300および外部記憶装置インタフェース制御部306を介して、外部記憶装置119のデータ転送を制御する。   The transfer control unit 304 is a functional unit that controls data transfer between the external storage device 119 and the memory 109. The transfer control unit 304 controls data transfer of the external storage device 119 via the memory interface control unit 300 and the external storage device interface control unit 306 based on the transfer control parameter held in the operation setting holding unit 301.

転送制御部304は、転送制御パラメータが動作設定保持部301に保存されると、当該転送制御パラメータに従ってデータ転送を開始する。転送制御部304は、動作変更管理部303からデータ転送の停止指示を受信すると、即座にデータ転送を停止する。このため、本発明では、アクセス権の移行を迅速に行うことができる。   When the transfer control parameter is stored in the operation setting holding unit 301, the transfer control unit 304 starts data transfer according to the transfer control parameter. When the transfer control unit 304 receives a data transfer stop instruction from the operation change management unit 303, the transfer control unit 304 immediately stops the data transfer. For this reason, in the present invention, the access right can be quickly transferred.

転送制御部304は、転送制御パラメータと共に停止状態情報が動作設定保持部301に保存されると、停止していたデータ転送を転送制御パラメータおよび停止状態情報に従って再開する。転送制御部304が、転送すべきデータを所定のデータ単位で保持して外部記憶装置119にデータ書き込みを行う実施形態では、外部記憶装置119へのデータ書き込み中にデータ転送を停止した場合、転送制御部304が保持していたデータは失われてしまう。このため、転送制御部304は、停止状態情報を参照し、データ転送を停止したときに転送制御部304が保持していたデータが保存されているメモリ109のアドレスを算出し、当該データをメモリ109から再び取得する。そして、転送制御部304は、当該データを外部記憶装置119に書き込むことにより、停止されたデータ転送を再開する。これにより、本発明では、データ転送の停止指示を受信した直後にデータ転送を停止しても、データ損失を防止することができる。   When the stop state information is stored in the operation setting holding unit 301 together with the transfer control parameter, the transfer control unit 304 resumes the stopped data transfer according to the transfer control parameter and the stop state information. In an embodiment in which the transfer control unit 304 holds data to be transferred in a predetermined data unit and writes data to the external storage device 119, if data transfer is stopped during data writing to the external storage device 119, The data held by the control unit 304 is lost. Therefore, the transfer control unit 304 refers to the stop state information, calculates the address of the memory 109 in which the data held by the transfer control unit 304 when the data transfer is stopped, and stores the data in the memory 109 again. Then, the transfer control unit 304 resumes the stopped data transfer by writing the data to the external storage device 119. Thus, in the present invention, even if the data transfer is stopped immediately after receiving the data transfer stop instruction, data loss can be prevented.

割り込み制御部305は、外部記憶装置119へのデータ転送に関する割り込みを発生させる機能手段である。割り込み制御部305は、外部記憶装置119へのデータ転送が完了したときに発生させるデータ転送完了割り込みや、外部記憶装置119へのデータ転送にエラーが生じた場合に発生させるエラー割り込み等の割り込みを発生させ、CPU102,103,104に通知する。ただし、割り込み制御部305は、動作変更管理部303によって指定されたCPUへの割り込みは発生させない。   The interrupt control unit 305 is a functional unit that generates an interrupt related to data transfer to the external storage device 119. The interrupt control unit 305 generates an interrupt such as a data transfer completion interrupt that is generated when the data transfer to the external storage device 119 is completed and an error interrupt that is generated when an error occurs in the data transfer to the external storage device 119. Generated and notified to the CPUs 102, 103, and 104. However, the interrupt control unit 305 does not generate an interrupt to the CPU designated by the operation change management unit 303.

外部記憶装置インタフェース制御部306は、外部記憶装置119とのインタフェース手段であり、転送制御部304の指示に従って外部記憶装置119との間でデータ転送を行う。   The external storage device interface control unit 306 is an interface unit with the external storage device 119 and performs data transfer with the external storage device 119 in accordance with instructions from the transfer control unit 304.

図4は、本発明の画像形成装置が実行するアクセス制御処理を示すシーケンス図である。以下、図4を参照して、ネットワーク処理を実行するCPU102が外部記憶装置119へのデータの書き込みをしている場合に、プロッタ出力処理を実行するCPU103が、外部記憶装置119へのアクセス許可を要求したときのアクセス制御処理について説明する。   FIG. 4 is a sequence diagram showing access control processing executed by the image forming apparatus of the present invention. In the following, referring to FIG. 4, when CPU 102 that executes network processing is writing data to external storage device 119, CPU 103 that executes plotter output processing grants access permission to external storage device 119. The access control process when requested is described.

CPU102は、外部記憶装置119についてのアクセス要求をアクセス制御部112に送信する(ステップS400)。本実施形態では、アクセス制御部112は、他のCPUからアクセス要求を受信していない場合、CPU102にアクセス許可を通知する(ステップS401)。CPU102は、アクセス許可を通知されると、外部記憶装置インタフェース118に転送制御パラメータを送信してデータ転送(データ書き込み)を指示する(ステップS402)。外部記憶装置インタフェース118は、CPU102から転送制御パラメータを受信すると起動し、当該転送制御パラメータに従って、メモリ109から提供されるCPU102が指定するデータを外部記憶装置119に転送して書き込む(ステップS403)。   The CPU 102 transmits an access request for the external storage device 119 to the access control unit 112 (step S400). In the present embodiment, when the access control unit 112 has not received an access request from another CPU, the access control unit 112 notifies the CPU 102 of access permission (step S401). When notified of access permission, the CPU 102 transmits a transfer control parameter to the external storage device interface 118 to instruct data transfer (data write) (step S402). The external storage device interface 118 is activated when a transfer control parameter is received from the CPU 102, and transfers and writes data specified by the CPU 102 from the memory 109 to the external storage device 119 in accordance with the transfer control parameter (step S403).

CPU103は、外部記憶装置119についてのアクセス要求をアクセス制御部112に送信する(ステップS404)。アクセス制御部112は、CPU103からアクセス要求を受信すると、当該アクセス要求と共に受信した待機許容時間を経過したか否か判断する(ステップS405)。CPU103が指定した待機許容時間が経過すると、アクセス制御部112は、転送停止要求信号をアサートする(ステップS406)。   The CPU 103 transmits an access request for the external storage device 119 to the access control unit 112 (step S404). When receiving an access request from the CPU 103, the access control unit 112 determines whether or not the allowable waiting time received with the access request has elapsed (step S405). When the allowable waiting time designated by the CPU 103 has elapsed, the access control unit 112 asserts a transfer stop request signal (step S406).

転送停止要求信号がアサートされると、外部記憶装置インタフェース118は、実行中のCPU102によるデータ転送を停止し(ステップS407)、転送制御パラメータおよび停止状態情報を退避する(ステップS408)。次いで、外部記憶装置インタフェース118は、転送停止完了信号をアサートする(ステップS409)。   When the transfer stop request signal is asserted, the external storage device interface 118 stops data transfer by the CPU 102 being executed (step S407), and saves the transfer control parameter and the stop state information (step S408). Next, the external storage device interface 118 asserts a transfer stop completion signal (step S409).

転送停止完了信号がアサートされると、アクセス制御部112は、転送停止要求信号をネゲート(無効)し(ステップS410)、CPU103にアクセス許可を通知する(ステップS411)。   When the transfer stop completion signal is asserted, the access control unit 112 negates (invalidates) the transfer stop request signal (step S410), and notifies the CPU 103 of access permission (step S411).

CPU103は、アクセス許可が通知されると、外部記憶装置インタフェース118に転送制御パラメータを送信してデータ転送(読み取り)を指示する(ステップS412)。外部記憶装置インタフェース118は、CPU103から転送制御パラメータを受信すると起動し、当該転送制御パラメータに従って、転送すべき画像データを外部記憶装置119から読み取り(ステップS413)、メモリ109に転送する(ステップS414)。   When the access permission is notified, the CPU 103 transmits a transfer control parameter to the external storage device interface 118 to instruct data transfer (reading) (step S412). The external storage device interface 118 is activated upon receiving a transfer control parameter from the CPU 103, reads image data to be transferred from the external storage device 119 in accordance with the transfer control parameter (step S413), and transfers it to the memory 109 (step S414). .

CPU103は、外部記憶装置119から転送された画像データをメモリ109からプロッタ出力部113に出力させる(ステップS415)。プロッタ出力部113は、メモリ109から画像データを受信すると、画像データをプロッタ114に出力し(ステップS416)、プロッタ114が、画像データを印字媒体に印刷する(ステップS417)。   The CPU 103 causes the image data transferred from the external storage device 119 to be output from the memory 109 to the plotter output unit 113 (step S415). When receiving the image data from the memory 109, the plotter output unit 113 outputs the image data to the plotter 114 (step S416), and the plotter 114 prints the image data on the print medium (step S417).

CPU103は、画像データをプロッタ出力部113に出力すると、転送終了通知をアクセス制御部112に送信する(ステップS418)。アクセス制御部112は、転送終了通知を受信すると、転送再開要求信号をアサートする(ステップS419)。外部記憶装置インタフェース118は、転送再開要求信号がアサートされると、退避した転送制御パラメータおよび停止状態情報に従って、停止したデータ転送を再開する(ステップS420)。   When the CPU 103 outputs the image data to the plotter output unit 113, the CPU 103 transmits a transfer end notification to the access control unit 112 (step S418). When receiving the transfer end notification, the access control unit 112 asserts a transfer resumption request signal (step S419). When the transfer restart request signal is asserted, the external storage device interface 118 restarts the stopped data transfer according to the saved transfer control parameter and the stop state information (step S420).

図5は、本発明の半導体装置が備えるアクセス制御部が実行する処理を示すフローチャートである。以下、図5を参照して、アクセス制御部112が、プロッタ出力処理を実行すべきCPU103からアクセス要求を受信したときに実行する処理について説明する。   FIG. 5 is a flowchart showing processing executed by the access control unit provided in the semiconductor device of the present invention. Hereinafter, processing executed when the access control unit 112 receives an access request from the CPU 103 that should execute the plotter output processing will be described with reference to FIG.

図5の処理は、アクセス制御部112のインタフェース200が、CPU103からアクセス要求および待機許容時間を受信することにより、ステップS500から開始する。ステップS501では、インタフェース200が、アクセス要求をアクセス要求保持部201に保存すると共に、待機許容時間を待機許容時間保持部202に保存する。   The process of FIG. 5 starts from step S500 when the interface 200 of the access control unit 112 receives an access request and an allowable waiting time from the CPU 103. In step S <b> 501, the interface 200 saves the access request in the access request holding unit 201 and saves the allowable waiting time in the allowable waiting time holding unit 202.

ステップS502では、アクセス権変更部204が、当該待機許容時間が経過したか否か判断する。待機許容時間が経過していない場合には(no)、ステップS502の処理を反復する。一方、待機許容時間が経過した場合には(yes)、処理がステップS503に分岐する。   In step S502, the access right changing unit 204 determines whether or not the permissible waiting time has elapsed. If the waiting allowable time has not elapsed (no), the process of step S502 is repeated. On the other hand, if the waiting allowable time has elapsed (yes), the process branches to step S503.

ステップS503では、アクセス権変更部204は、アクセス管理部205に転送停止要求信号をアサートさせ、外部記憶装置インタフェース118にデータ転送の停止を指示する。ステップS504では、アクセス管理部205は、転送停止完了信号がアサートであるか否か判断する。転送停止完了信号がアサートでない場合には(no)、ステップS504の処理を反復する。一方、転送停止完了信号がアサートである場合(yes)、すなわち、外部記憶装置インタフェース118が他のCPUによるデータ転送の停止が完了した場合には、ステップS505に処理が分岐する。   In step S503, the access right changing unit 204 causes the access management unit 205 to assert a transfer stop request signal and instructs the external storage device interface 118 to stop data transfer. In step S504, the access management unit 205 determines whether the transfer stop completion signal is asserted. If the transfer stop completion signal is not asserted (no), the process of step S504 is repeated. On the other hand, if the transfer stop completion signal is asserted (yes), that is, if the external storage device interface 118 has completed the stop of data transfer by another CPU, the process branches to step S505.

ステップS505では、アクセス管理部205は、転送停止要求信号をネゲートする。ステップS506では、アクセス管理部205は、プロッタ出力処理を実行すべきCPU103にアクセス許可を通知する。   In step S505, the access management unit 205 negates a transfer stop request signal. In step S506, the access management unit 205 notifies the access permission to the CPU 103 that should execute the plotter output process.

ステップS507では、アクセス管理部205は、CPU103から転送終了通知を受信したか否か判断する。転送終了通知を受信していない場合には(no)、ステップS507の処理を反復する。一方、転送終了通知を受信した場合には(yes)、ステップS508に処理が分岐する。ステップS508では、アクセス管理部205は、転送再開要求信号をアサートすることにより、外部記憶装置インタフェース118にデータ転送の再開を指示し、ステップS509で処理が終了する。   In step S507, the access management unit 205 determines whether a transfer end notification has been received from the CPU 103. If the transfer end notification has not been received (no), the process of step S507 is repeated. On the other hand, if the transfer end notification is received (yes), the process branches to step S508. In step S508, the access management unit 205 asserts the transfer restart request signal to instruct the external storage device interface 118 to restart data transfer, and the process ends in step S509.

図6は、本発明の半導体装置が備える外部記憶装置インタフェースが実行する処理を示すフローチャートである。以下、図6を参照して、外部記憶装置インタフェース118が、アクセス制御部112からデータ転送の停止を指示されたときに実行する処理について説明する。   FIG. 6 is a flowchart showing processing executed by the external storage device interface provided in the semiconductor device of the present invention. Hereinafter, with reference to FIG. 6, a description will be given of processing executed when the external storage device interface 118 is instructed to stop data transfer from the access control unit 112.

図6の処理は、外部記憶装置インタフェース118の動作変更管理部303は、転送停止要求信号がアサートされたことを検知することにより、ステップS600から開始する。ステップS601では、動作変更管理部303は、転送制御部304にデータ転送の停止を指示し、転送制御部304が、実行中のデータ転送を停止する。   The processing in FIG. 6 starts from step S600 when the operation change management unit 303 of the external storage device interface 118 detects that the transfer stop request signal is asserted. In step S601, the operation change management unit 303 instructs the transfer control unit 304 to stop data transfer, and the transfer control unit 304 stops the data transfer being executed.

ステップS602では、動作変更管理部303は、動作設定保持部301に転送制御パラメータおよび停止状態情報の退避を指示し、動作設定保持部301が、停止状態情報を生成し、転送制御パラメータと共に動作設定退避部302に退避する。   In step S602, the operation change management unit 303 instructs the operation setting holding unit 301 to save the transfer control parameter and the stop state information, and the operation setting holding unit 301 generates stop state information and sets the operation setting together with the transfer control parameter. Retreat to the retreat unit 302.

ステップS603では、転送制御部304が、転送制御パラメータが動作設定保持部301に保存されたか否か判断することにより、データ転送が指示されたか否か判断する。データ転送が指示されていない場合には(no)、ステップS603の処理を反復する。一方、データ転送が指示された場合には(yes)、処理がステップS604に分岐する。   In step S <b> 603, the transfer control unit 304 determines whether the data transfer is instructed by determining whether the transfer control parameter is stored in the operation setting holding unit 301. If data transfer is not instructed (no), the process of step S603 is repeated. On the other hand, if data transfer is instructed (yes), the process branches to step S604.

ステップS604では、転送制御部304は、動作設定保持部301に保存された転送制御パラメータに従って、外部記憶装置インタフェース制御部306を介して外部記憶装置119から画像データを読み取る。ステップS605では、転送制御部304は、メモリインタフェース制御部300を介して画像データをメモリ109に転送する。   In step S <b> 604, the transfer control unit 304 reads image data from the external storage device 119 via the external storage device interface control unit 306 according to the transfer control parameters stored in the operation setting holding unit 301. In step S <b> 605, the transfer control unit 304 transfers the image data to the memory 109 via the memory interface control unit 300.

ステップS606では、動作変更管理部303が、転送再開要求信号がアサートであるか否か判断する。転送再開要求信号がアサートでない場合には(no)、ステップS606の処理を反復する。一方、転送再開要求信号がアサートである場合には(yes)、ステップS607に処理が分岐する。   In step S606, the operation change management unit 303 determines whether or not the transfer resumption request signal is asserted. If the transfer resumption request signal is not asserted (no), the process of step S606 is repeated. On the other hand, if the transfer restart request signal is asserted (yes), the process branches to step S607.

ステップS607では、動作変更管理部303は、動作設定保持部301に対し、動作設定退避部302に退避した転送制御パラメータおよび停止状態情報を保存させる。転送制御パラメータおよび停止状態情報が動作設定退避部302に保存されると、ステップS608で転送制御部304が、停止したデータ転送を再開し、ステップS609で処理が終了する。   In step S607, the operation change management unit 303 causes the operation setting holding unit 301 to store the transfer control parameters and stop state information saved in the operation setting saving unit 302. When the transfer control parameter and the stop state information are stored in the operation setting saving unit 302, the transfer control unit 304 resumes the stopped data transfer in step S608, and the process ends in step S609.

図7は、本発明の画像形成装置が実行する処理の状態と、画像形成装置が処理する信号および通知との関係を示す図である。以下、図7を参照して、ネットワーク処理、操作部処理およびプロッタ出力処理と、転送停止要求信号、転送停止完了信号、転送再開要求信号、アクセス許可通知および転送終了通知との関係について説明する。   FIG. 7 is a diagram showing the relationship between the state of processing executed by the image forming apparatus of the present invention and signals and notifications processed by the image forming apparatus. Hereinafter, with reference to FIG. 7, the relationship between the network processing, the operation unit processing, and the plotter output processing and the transfer stop request signal, transfer stop completion signal, transfer restart request signal, access permission notification, and transfer end notification will be described.

アクセス制御部112が有するカウンタ203は、動作クロックに従ってカウントアップ(「0」〜「n」)し、プロッタ114の描画同期信号であるカウンタリセット信号によってリセットさせる。待機許容時間は、上述したように、カウンタ203がリセットされてから次にリセットされるまでの時間とプロッタ出力処理時間との差分時間であり、カウンタ203が取り得る任意の値(m)を用いて表すことができる。   The counter 203 included in the access control unit 112 counts up (“0” to “n”) according to the operation clock, and is reset by a counter reset signal that is a drawing synchronization signal of the plotter 114. As described above, the allowable waiting time is a difference time between the time from when the counter 203 is reset to the next reset and the plotter output processing time, and an arbitrary value (m) that the counter 203 can take is used. Can be expressed.

図7に示す実施形態では、ネットワーク処理、操作部処理およびプロッタ出力処理が順に外部記憶装置119のアクセス許可を要求するものとする。初めに、最も早くアクセス要求を送信したCPU102にアクセス権が付与され、ネットワーク処理が実行される。ネットワーク処理が終了すると、2番目にアクセス要求を送信したCPU104にアクセス権が付与され、操作部処理が実行される。   In the embodiment shown in FIG. 7, it is assumed that network processing, operation unit processing, and plotter output processing sequentially request access permission of the external storage device 119. First, an access right is granted to the CPU 102 that transmitted the access request earliest, and network processing is executed. When the network process ends, an access right is granted to the CPU 104 that has transmitted the access request second, and the operation unit process is executed.

一方、アクセス制御部112は、プロッタ出力処理を実行すべきCPU103によるアクセス要求に起因して待機許容時間が経過しているか判断し、カウンタ203の値が待機許容時間を示す値(m)と同一になると、転送停止要求信号をアサートする。外部記憶装置インタフェース118は、転送停止要求信号のアサートを検知すると、CPU104による操作処理に伴うデータ転送を停止し、転送停止完了信号をアサートする。   On the other hand, the access control unit 112 determines whether the allowable waiting time has elapsed due to an access request by the CPU 103 that should execute the plotter output process, and the value of the counter 203 is the same as the value (m) indicating the allowable waiting time. Then, the transfer stop request signal is asserted. When the external storage device interface 118 detects the assertion of the transfer stop request signal, the external storage device interface 118 stops the data transfer accompanying the operation processing by the CPU 104 and asserts the transfer stop completion signal.

アクセス制御部112は、転送停止完了信号のアサートを検知すると、CPU103にアクセス権を付与し、CPU103によるプロッタ出力処理が実行される。プロッタ出力処理が終了すると、CPU103は、転送終了通知をアクセス制御部112に送信する。アクセス制御部112は、転送終了通知を受信すると、転送再開要求信号をアサートする。外部記憶装置インタフェース118は、転送再開要求信号のアサートを検知すると、停止していたCPU104による操作部処理を再開する。   When the access control unit 112 detects the assertion of the transfer stop completion signal, the access control unit 112 grants the access right to the CPU 103, and the plotter output process by the CPU 103 is executed. When the plotter output process ends, the CPU 103 transmits a transfer end notification to the access control unit 112. When receiving the transfer end notification, the access control unit 112 asserts a transfer resumption request signal. When the external storage device interface 118 detects the assertion of the transfer resumption request signal, the external storage device interface 118 resumes the operation unit processing by the CPU 104 that has been stopped.

本発明では、停止された処理を実行していたCPUに対して、アクセス権の変更やデータ転送の停止を通知せず、また、データ転送の再開を要求しないため、当該CPUが実行する処理を改変することなく、本発明のアクセス制御方法を導入することができる。   In the present invention, the CPU executing the stopped process is not notified of the change of the access right or the stop of the data transfer, and the restart of the data transfer is not requested. The access control method of the present invention can be introduced without modification.

上述した実施形態では、CPU103によるプロッタ出力処理が転送終了通知をアクセス制御部112に送信するが、他の実施形態では、外部記憶装置インタフェース118が、CPU103によるプロッタ出力処理に伴うデータ転送が終了したことを検知し、停止していたCPU104による操作部処理を再開するように構成してもよい。   In the above-described embodiment, the plotter output processing by the CPU 103 transmits a transfer end notification to the access control unit 112. However, in other embodiments, the external storage device interface 118 has completed data transfer accompanying the plotter output processing by the CPU 103. This may be detected, and the operation unit processing by the CPU 104 that has been stopped may be resumed.

これまで本実施形態につき説明してきたが、本発明は、上述した実施形態に限定されるものではなく、本実施形態の構成要素を変更若しくは削除し、または本実施形態の構成要素を他の構成要素を追加するなど、当業者が想到することができる範囲内で変更できる。また、いずれの態様においても本発明の作用効果を奏する限り、本発明の範囲に含まれるものである。   Although the present embodiment has been described so far, the present invention is not limited to the above-described embodiment, and the constituent elements of the present embodiment are changed or deleted, or the constituent elements of the present embodiment are changed to other configurations. Changes can be made within the range that can be conceived by those skilled in the art, such as adding elements. Moreover, as long as the effect of this invention is show | played in any aspect, it is contained in the range of this invention.

100…画像形成装置、101…半導体装置、102,103,104…CPU、105,106,107…ROM、108…メモリコントローラ、109…メモリ、110…操作部インタフェース、111…操作部、112…アクセス制御部、113…プロッタ出力部、114…プロッタ、115…ネットワークインタフェース、116…ネットワーク、117…出力画像処理部、118…外部記憶装置インタフェース、119…外部記憶装置、120…入力画像処理部、121…スキャナインタフェース、122…スキャナ DESCRIPTION OF SYMBOLS 100 ... Image forming apparatus, 101 ... Semiconductor device, 102, 103, 104 ... CPU, 105, 106, 107 ... ROM, 108 ... Memory controller, 109 ... Memory, 110 ... Operation part interface, 111 ... Operation part, 112 ... Access Control unit 113... Plotter output unit 114... Plotter 115... Network interface 116 116 network 117 output image processing unit 118 external storage device interface 119 external storage unit 120 input image processing unit 121 ... Scanner interface, 122 ... Scanner

特開2010−140290号公報JP 2010-140290 A

Claims (9)

外部記憶装置にアクセス可能な複数の演算処理手段と、
前記複数の演算処理手段による前記外部記憶装置へのアクセスを排他的に制御するアクセス制御手段と
を備えた半導体装置であって、
前記アクセス制御手段は、
前記外部記憶装置に保存されたデータを出力する出力処理を実行する演算処理手段からアクセス要求があった場合に、所定の待機時間が経過したか判断し、前記待機時間が経過したときに、前記出力処理を実行する演算処理手段に対して、前記外部記憶装置へのアクセスを許可することを特徴とする半導体装置。
A plurality of arithmetic processing means accessible to the external storage device;
An access control means for exclusively controlling access to the external storage device by the plurality of arithmetic processing means,
The access control means includes
When there is an access request from an arithmetic processing means for executing output processing for outputting data stored in the external storage device, it is determined whether a predetermined standby time has elapsed, and when the standby time has elapsed, A semiconductor device, wherein an operation processing means for executing an output process is allowed to access the external storage device.
前記アクセス制御手段は、
前記出力処理を実行する演算処理手段に前記外部記憶装置へのアクセスを許可する際に、他の演算処理手段による前記外部記憶装置のデータ転送を停止する、請求項1に記載の半導体装置。
The access control means includes
2. The semiconductor device according to claim 1, wherein when permitting an arithmetic processing unit that executes the output processing to access the external storage device, data transfer of the external storage device by another arithmetic processing unit is stopped.
前記アクセス制御手段は、
前記出力処理が終了したときに、前記他の演算処理手段による前記外部記憶装置のデータ転送を再開する、請求項2に記載の半導体装置。
The access control means includes
3. The semiconductor device according to claim 2, wherein when the output processing is completed, data transfer of the external storage device by the other arithmetic processing unit is resumed.
画像形成装置に接続可能な外部記憶装置にアクセス可能な複数の演算処理手段と、
前記外部記憶装置へのアクセスを排他的に制御するアクセス制御手段と
を備えた半導体装置を備える画像形成装置であって、
前記アクセス制御手段は、
前記外部記憶装置に保存されたデータを出力する出力処理を実行する演算処理手段からアクセス要求があった場合に、所定の待機時間が経過したか判断し、前記待機時間が経過したときに、前記出力処理を実行する演算処理手段に対して、前記外部記憶装置へのアクセスを許可することを特徴とする画像形成装置。
A plurality of arithmetic processing means accessible to an external storage device connectable to the image forming apparatus;
An image forming apparatus comprising a semiconductor device comprising: an access control unit that exclusively controls access to the external storage device;
The access control means includes
When there is an access request from an arithmetic processing means for executing output processing for outputting data stored in the external storage device, it is determined whether a predetermined standby time has elapsed, and when the standby time has elapsed, An image forming apparatus, wherein an operation processing unit that executes output processing is allowed to access the external storage device.
前記アクセス制御手段は、
前記出力処理を実行する演算処理手段に前記外部記憶装置へのアクセスを許可する際に、他の演算処理手段による前記外部記憶装置のデータ転送を停止する、請求項4に記載の画像形成装置。
The access control means includes
The image forming apparatus according to claim 4, wherein when the arithmetic processing unit that executes the output process is allowed to access the external storage device, data transfer of the external storage device by another arithmetic processing unit is stopped.
前記アクセス制御手段は、
前記出力処理が終了したときに、前記他の演算処理手段による前記外部記憶装置のデータ転送を再開する、請求項5に記載の画像形成装置。
The access control means includes
The image forming apparatus according to claim 5, wherein when the output process ends, the data transfer of the external storage device by the other arithmetic processing unit is resumed.
外部記憶装置にアクセス可能な半導体装置が実行するアクセス制御方法であって、前記アクセス制御方法は、前記半導体装置が、
前記外部記憶装置に保存されたデータを出力する出力処理を実行する演算処理手段からアクセス要求があった場合に、所定の待機時間が経過したか判断するステップと、
前記待機時間が経過したときに、前記出力処理を実行する演算処理手段に対して、前記外部記憶装置へのアクセスを許可するステップと
を含む、アクセス制御方法。
An access control method executed by a semiconductor device accessible to an external storage device, the access control method comprising:
Determining whether a predetermined standby time has elapsed when there is an access request from an arithmetic processing means for executing output processing for outputting data stored in the external storage device;
An access control method, comprising: permitting an arithmetic processing unit that executes the output process to access the external storage device when the standby time has elapsed.
前記アクセスを許可するステップは、
前記出力処理を実行する演算処理手段に前記外部記憶装置へのアクセスを許可する際に、他の演算処理手段による前記外部記憶装置のデータ転送を停止するステップを含む、請求項7に記載のアクセス制御方法。
Granting the access comprises:
The access according to claim 7, further comprising: stopping data transfer of the external storage device by another arithmetic processing unit when permitting the arithmetic processing unit that executes the output processing to access the external storage device. Control method.
前記アクセス制御方法は、前記半導体装置が、
前記出力処理が終了したときに、前記他の演算処理手段による前記外部記憶装置のデータ転送を再開するステップをさらに含む、請求項8に記載のアクセス制御方法。
In the access control method, the semiconductor device includes:
The access control method according to claim 8, further comprising a step of resuming data transfer of the external storage device by the other arithmetic processing unit when the output process ends.
JP2012261031A 2012-11-29 2012-11-29 Semiconductor device, image forming apparatus, and access control method Pending JP2014106868A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012261031A JP2014106868A (en) 2012-11-29 2012-11-29 Semiconductor device, image forming apparatus, and access control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012261031A JP2014106868A (en) 2012-11-29 2012-11-29 Semiconductor device, image forming apparatus, and access control method

Publications (1)

Publication Number Publication Date
JP2014106868A true JP2014106868A (en) 2014-06-09

Family

ID=51028266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012261031A Pending JP2014106868A (en) 2012-11-29 2012-11-29 Semiconductor device, image forming apparatus, and access control method

Country Status (1)

Country Link
JP (1) JP2014106868A (en)

Similar Documents

Publication Publication Date Title
US8397033B2 (en) Parallel processing processor system
US20060225038A1 (en) Information processing apparatus and computer product
JP6886301B2 (en) Memory access system, its control method, program, and image forming device
JP2013101220A (en) Image forming apparatus, control method of image forming apparatus, and program
US20130019032A1 (en) Apparatus and method for generating interrupt signal that supports multi-processor
US8913262B2 (en) Image forming apparatus, power control method, and storage medium
JP2014160341A (en) Data processing apparatus and data processing method
US9665323B2 (en) Print control device using setting value limitation information that limits a print setting value selectable by a user program and print system therefore
US9898432B2 (en) Data transfer control apparatus
JP2014106868A (en) Semiconductor device, image forming apparatus, and access control method
US20180060081A1 (en) Information processing apparatus with semiconductor integrated circuits, control method therefor, and storage medium
US11942184B2 (en) Programmable logic circuit, information processing apparatus, and non-transitory computer readable medium
US20160154603A1 (en) Data transfer control device, apparatus including the same, and data transfer control method
JP2015215684A (en) Information processing apparatus and information processing program
US11036668B2 (en) Electronic apparatus including device configured to be shifted to power saving state and connected to PCI device, and control method thereof
JP6274774B2 (en) Memory interface device and control method thereof
JP2007188434A (en) Image processor
JP2017059051A (en) Information processing device and control method thereof, and program
US11567715B1 (en) Information forming apparatus, non-transitory computer readable medium and an image forming method for performing printing by using registered print information received from at least one different image forming apparatus
JP2014241124A (en) Exclusive control system
US20230033777A1 (en) Image forming apparatus, non-transitory computer readable medium, and image forming method
JP2013192197A (en) Image processing device, image processing program and image processing metho
JP2010098426A (en) Controller, image forming apparatus, and program
JP2013098627A (en) Image processing control circuit, image processing apparatus, and image processing control method
JP2011013812A (en) Memory system