JP2014103348A - Semiconductor module and method of manufacturing the same - Google Patents
Semiconductor module and method of manufacturing the same Download PDFInfo
- Publication number
- JP2014103348A JP2014103348A JP2012256042A JP2012256042A JP2014103348A JP 2014103348 A JP2014103348 A JP 2014103348A JP 2012256042 A JP2012256042 A JP 2012256042A JP 2012256042 A JP2012256042 A JP 2012256042A JP 2014103348 A JP2014103348 A JP 2014103348A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- electrode
- semiconductor module
- forming
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は半導体モジュールおよびその製造方法に関し、特に、チップ実装に適用される半導体モジュールと、その製造方法とに関するものである。 The present invention relates to a semiconductor module and a manufacturing method thereof, and more particularly to a semiconductor module applied to chip mounting and a manufacturing method thereof.
パワーデバイス、レーザダイオード(Laser Diode)、または、発光ダイオード(Light Emitting Diode)等の半導体チップでは、動作時における発熱が比較的大きい。このため、放熱経路を設けて、寿命の劣化の原因となる半導体チップの温度上昇を抑えることが必要とされる。 In a semiconductor chip such as a power device, a laser diode (Laser Diode), or a light emitting diode (Light Emitting Diode), heat generation during operation is relatively large. For this reason, it is necessary to provide a heat dissipation path to suppress an increase in the temperature of the semiconductor chip that causes a deterioration in the lifetime.
半導体チップは、電極や配線等(メタライズ)が形成された実装基板または放熱板等に実装(チップ実装)される。半導体チップを効率よく冷却するために、放熱経路の熱抵抗を小さくする必要がある。このため、接合部分の熱抵抗を小さくするための設計や製造上の工夫が、数多く提案されている。 The semiconductor chip is mounted (chip mounted) on a mounting substrate or a heat radiating plate on which electrodes, wiring, etc. (metallization) are formed. In order to efficiently cool the semiconductor chip, it is necessary to reduce the thermal resistance of the heat dissipation path. For this reason, many designs and manufacturing devices for reducing the thermal resistance of the joint have been proposed.
従来では、半田による実装が主流とされていたが、近年では、熱抵抗のさらなる低減のために、熱伝導率の高い銅または銀を接合部材とする実装手法が注目されている。高い熱伝導性を有する部材の中でも、銅はコストの面からも優れており、半導体チップからヒートシンクまでの接合部分を、銅だけによって形成する構造と製造方法とが望まれている。 Conventionally, solder mounting has been the mainstream, but in recent years, a mounting method using copper or silver having a high thermal conductivity as a joining member has attracted attention in order to further reduce thermal resistance. Among the members having high thermal conductivity, copper is excellent from the viewpoint of cost, and a structure and a manufacturing method are desired in which a joint portion from a semiconductor chip to a heat sink is formed only by copper.
ところが、銅は大気中に晒されると、その表面に比較的短時間で酸化膜が形成されてしまう。銅の表面に酸化膜が形成されると、接合に必要な温度や加圧力が高くなり、接合が困難になる。また、銅の酸化膜は脆いため、接合強度を劣化させる問題もある。このような問題を解消するために、以下のような手法が提案されている。 However, when copper is exposed to the atmosphere, an oxide film is formed on the surface in a relatively short time. When an oxide film is formed on the surface of copper, the temperature and pressure required for bonding become high and bonding becomes difficult. Moreover, since the copper oxide film is brittle, there is also a problem of deteriorating the bonding strength. In order to solve such problems, the following methods have been proposed.
特許文献1では、銅を接合面とした金属接合方法に関し、一方の接合面と他方の接合面との間に、熱分解により還元性を発揮する炭化水素化合物を介在させる手法が提案されている。この手法では、接合時の熱によりラジカルな状態にされた炭化水素化合物によって、銅配線の表面に形成された酸化銅が還元される。これにより、清浄な接合面(銅表面)による接合が可能とされる。
特許文献2では、前処理室から気密状態のもとで電子部品が処理室まで搬送される接合装置により、電子部品同士を接合する手法が提案されている。この手法では、前処理室において、蟻酸を用いて接合面の銅の表面が還元された後、前処理室に不活性ガスが導入される。次に、電子部品は不活性ガスの雰囲気が維持された状態で接合室に搬送され、接合室において電子部品同士が加圧接合される。この手法によって、銅の表面を還元したままの状態での接合が可能になり、比較的低温度のもとで強固な接合が得られるとされる。
特許文献3では、金属ナノ粒子ペーストを用いて電子部品を接合させる手法が提案されている。この手法では、カルボン酸を含む保護膜によって酸化防止した銅ナノ粒子ペーストを用い、所定の温度のもとで焼結することによって、電子部品が接合される。この手法では、比較的低温度のもとで、電子部品を接合することができるとされる。 Patent Document 3 proposes a technique for joining electronic components using a metal nanoparticle paste. In this method, an electronic component is joined by sintering at a predetermined temperature using a copper nanoparticle paste that has been oxidized and prevented by a protective film containing a carboxylic acid. In this method, it is said that electronic components can be joined at a relatively low temperature.
特許文献4では、ナノ銅粒子を用いて、銅を焼結する手法が提案されている。この手法では、窒化されたナノ銅粒子を用いて窒化銅を熱分解し、窒素を除去すると同時に銅の焼結が行われる。この手法により、低温度のもとで銅を接合することができるとされる。
特許文献5では、基板に所定のプラズマを照射することによって基板を接合させる手法が提案されている。この手法では、基板に、酸素プラズマを照射し、続けて窒素プラズマを照射することによって、真空中で基板が接合される。この手法により、低温プロセスによって、強固でかつ緻密な接合を実現することができるとされる。 Patent Document 5 proposes a technique for bonding substrates by irradiating the substrate with predetermined plasma. In this method, the substrate is bonded in a vacuum by irradiating the substrate with oxygen plasma and subsequently irradiating with nitrogen plasma. By this method, it is said that a strong and dense bonding can be realized by a low temperature process.
上述したように、基板等の接合についてさまざまな技術が提案されている。しかしながら、銅と銅との接合に関して、安価な装置と安価な材料を用い、低温のもとで強固な接合を得ることは実現できていない。 As described above, various techniques have been proposed for bonding substrates and the like. However, with regard to the bonding between copper and copper, it has not been possible to obtain a strong bonding at low temperatures using an inexpensive device and an inexpensive material.
本発明は、半導体モジュールの開発の一環で、銅と銅との接合に関して改善を提案するものであり、一つの目的は、安価で強固な接合が得られる半導体モジュールを提供することであり、他の目的は、そのような半導体モジュールの製造方法を提供することである。 The present invention proposes an improvement regarding the bonding between copper and copper as part of the development of a semiconductor module, and one object is to provide a semiconductor module capable of obtaining a low-cost and strong bonding. An object of the present invention is to provide a method for manufacturing such a semiconductor module.
本発明に係る半導体モジュールは、半導体チップと実装基板とを備えている。半導体チップでは、第1銅電極本体を含む第1電極部が形成されている。実装基板では、第2銅電極本体を含む第2電極部が形成されている。半導体チップは、第1電極部と第2電極部とを対向させて第1銅電極本体と第2銅電極本体との間に窒化銅を介在させる態様で、実装基板に接合されている。 The semiconductor module according to the present invention includes a semiconductor chip and a mounting substrate. In the semiconductor chip, a first electrode portion including a first copper electrode body is formed. In the mounting substrate, a second electrode portion including a second copper electrode body is formed. The semiconductor chip is bonded to the mounting substrate in such a manner that the first electrode portion and the second electrode portion are opposed to each other and copper nitride is interposed between the first copper electrode body and the second copper electrode body.
本発明係る半導体モジュールの製造方法は、以下の工程を備えている。半導体チップにおいて、実装基板に接合される側に第1銅電極本体を含む第1電極部を形成する。実装基板において、半導体チップが接合される側に第2銅電極本体を含む第2電極部を形成する。第1銅電極本体の表面に第1窒化銅を形成する。第2銅電極本体の表面に第2窒化銅を形成する。第1電極部と第2電極部とを対向させ、第1銅電極本体と第2銅電極本体との間に第1窒化銅および第2窒化銅を介在させる態様で、第1電極部と第2電極部とを密着させて加圧する。第1電極部と第2電極部とを加圧しながら所定の温度のもとで加熱し、第1窒化銅および第2窒化銅を拡散させることにより、窒化銅を含む接合層を介在させて第1電極部と第2電極部とを接合する。 The method for manufacturing a semiconductor module according to the present invention includes the following steps. In the semiconductor chip, a first electrode portion including a first copper electrode body is formed on the side bonded to the mounting substrate. In the mounting substrate, a second electrode part including a second copper electrode body is formed on the side to which the semiconductor chip is bonded. First copper nitride is formed on the surface of the first copper electrode body. Second copper nitride is formed on the surface of the second copper electrode body. The first electrode portion and the second electrode portion are opposed to each other, and the first copper portion and the second copper nitride are interposed between the first copper electrode body and the second copper electrode body. Two electrode parts are brought into close contact with each other and pressurized. The first electrode portion and the second electrode portion are heated at a predetermined temperature while being pressurized, and the first copper nitride and the second copper nitride are diffused, thereby interposing a bonding layer containing copper nitride therebetween. The 1 electrode part and the 2nd electrode part are joined.
本発明に係る半導体モジュールによれば、安価で強固な接合が得られる。
本発明に係る半導体モジュールの製造方法によれば、安価で強固な接合が得られる半導体モジュールを製造することができる。
According to the semiconductor module of the present invention, inexpensive and strong bonding can be obtained.
According to the method for manufacturing a semiconductor module according to the present invention, it is possible to manufacture a semiconductor module that is inexpensive and can provide strong bonding.
実施の形態1
はじめに、半導体モジュールについて説明する。図1に示すように、半導体モジュール1では、半導体チップ10が実装基板20に接合されている。半導体チップ10では、半導体素子11の一例として、ショットキーバリアダイオード(SBD:Schottky Barrier Diode)がシリコン基板に形成されている。ショットキーバリアダイオードのサイズは、たとえば、10mm(縦)×10mm(横)×150μm(厚み)である。半導体チップ10には、実装基板20と対向する側に第1銅電極本体12aを含む第1電極部12が形成されている。
First, the semiconductor module will be described. As shown in FIG. 1, in the
実装基板20は、焼結アルミナからなるセラミック基板である。セラミック基板のサイズは、たとえば、15mm(縦)×15mm(横)×300μm(厚み)である。このセラミック基板は、DBC(登録商標)基板と称されている。実装基板20には、半導体チップ10と対向する側に第2銅電極本体22aを含む第2電極部22が形成されている。
The mounting
第1電極部12と第2電極部22と接合することによって、半導体チップ10が実装基板20に実装されている。第1電極部12と第2電極部22とが接合する接合界面付近には、厚み約5nm程度の窒化銅32が介在する。また、接合された第1電極部12と第2電極部22の表面には、保護膜として窒化銅薄膜36が形成されている。
The
上述した半導体モジュール1では、第1電極部12と第2電極部22とは、窒化銅を介在させる態様で接合されて、接合界面に酸化銅が含まれていないことによって、強度が高く、熱履歴に強い接合信頼性を得ることができる。
In the
次に、半導体モジュールの製造方法の第1例について説明する。まず、図2に示すように、半導体モジュールとなる、半導体チップ10と実装基板20とが用意される。半導体チップ10の一方の表面には、第1銅電極本体12aを含む第1電極部12が形成されている。実装基板20の一方の表面には、第2銅電極本体22aを含む第2電極部22が形成されている。
Next, a first example of a semiconductor module manufacturing method will be described. First, as shown in FIG. 2, a
次に、第1電極部12と第2電極部22とにプラズマ処理が施される。図3に示すように、RF(Radio Frequency)プラズマ照射装置のチャンバー50内に、半導体チップ10および実装基板20が搬入される。次に、チャンバー50内に窒素ガスが導入され、たとえば、RF出力100Wのもとで、約30秒間、窒素(N2)プラズマが半導体チップ10および実装基板20に照射される。この窒素プラズマの照射によって、第1銅電極本体12aの表面に第1窒化銅薄膜14が形成され、第2銅電極本体22aの表面に第2窒化銅薄膜24が形成される。第1窒化銅薄膜14および第2窒化銅薄膜24のそれぞれの膜厚は、約1〜10nm程度とされる。
Next, plasma processing is performed on the first electrode portion 12 and the second electrode portion 22. As shown in FIG. 3, the
ここで、RFプラズマ照射装置として、2種類のガスをチャンバー内に導入することが可能な仕様の場合には、2種類のプラズマを順次照射することが好ましい。すなわち、はじめに、チャンバー50内にアルゴンガスを導入し、アルゴン(Ar)プラズマを照射することによって、第1銅電極本体12aの表面および第2銅電極本体22aの表面をクリーニングし、次に、窒素プラズマを照射することによって窒化銅薄膜を形成する方が、第1電極部12と第2電極部22とをより強固に接合することが可能になる。
Here, when the specification is such that two types of gas can be introduced into the chamber as the RF plasma irradiation apparatus, it is preferable to sequentially irradiate two types of plasma. That is, first, argon gas is introduced into the
第1窒化銅薄膜14および第2窒化銅薄膜24のそれぞれの膜厚としては、0.5nm〜10nm程度が好ましい。膜厚が0.5nmよりも薄い場合には、後述する第1電極部12と第2電極部22とを加圧して密着させる際に、第1窒化銅薄膜14または第2窒化銅薄膜24が摩耗して、第1銅電極本体12aまたは第2銅電極本体22aの銅の部分が露出してしまうことがある。露出した銅が大気に晒されると表面が酸化されてしまい、不具合の原因になることがある。一方、膜厚が10nmよりも厚い場合には、大量の窒素ガスが発生する可能性が高くなって、良好な接合が得られないおそれがある。
The thickness of each of the first copper nitride
次に、室温の大気中において、図4に示すように、第1電極部12と第2電極部22とが対向するように、半導体チップ10と実装基板20とが配置される。次に、図5に示すように、第1銅電極本体12aと第2銅電極本体22aとの間に、第1窒化銅薄膜14および第2窒化銅薄膜24を介在させる態様で、第1電極部12と第2電極部22とを密着させて加圧(矢印70参照)することで、半導体チップ10と実装基板20とが仮接合される。第1電極部12と第2電極部22とを加圧する加圧力は、接合面の密着を促すために0.1MPa以上に設定することが好ましい。一方、半導体チップ10の基板等が割れるのを防止するために、加圧力は50MPa以下に設定することが好ましい。
Next, as shown in FIG. 4, the
次に、図6に示すように、仮接合状態の半導体チップ10および実装基板20を加圧しながら、温度約250℃のもとで加熱することによって、第1窒化銅薄膜14と第2窒化銅薄膜24が仮接合している部分では、窒化銅32(第1窒化銅薄膜14および第2窒化銅薄膜24)が拡散して拡散接合層30が形成される。拡散接合層30が形成されることで、仮接合状態から半導体チップ10と実装基板20とが実質的に接合された状態になる。また、第1銅電極本体12aおよび第2銅電極本体22aの側面等に露出した第1窒化銅薄膜14aの部分および第2窒化銅薄膜24aの部分では、窒化銅が分解し窒素が放出されて、還元銅薄膜34が形成される。
Next, as shown in FIG. 6, the first copper nitride
この接合の際の加熱温度は、窒化銅の拡散が始まる100℃以上であればよい。一方、温度が高いほど窒化銅の拡散が速くなって工程時間を短くすることができるが、温度が高くなりすぎると、急激に窒素が窒化銅から放出されてボイドの原因となる。このため、加熱温度は、300℃以下であることが好ましい。 The heating temperature at the time of this joining should just be 100 degreeC or more from which the diffusion of copper nitride begins. On the other hand, the higher the temperature, the faster the diffusion of copper nitride and the process time can be shortened. However, when the temperature is too high, nitrogen is suddenly released from the copper nitride and causes voids. For this reason, it is preferable that heating temperature is 300 degrees C or less.
ここで、大気中に露出した還元銅薄膜34は、酸化される可能性がある。すでに述べたように、銅が酸化されると不具合の原因となる。このため、保護膜を形成することが好ましい。そこで、次に、図7に示すように、露出している還元銅薄膜34を再度窒化することによって、保護膜としての窒化銅薄膜36が形成される。こうして、半導体モジュール1が完成する。
Here, the reduced copper
上述した半導体モジュールの製造方法では、半導体チップ10の第1電極部12を、実装基板20の第2電極部22に接合することによって、半導体チップ10が実装基板20に実装される。その第1電極部12と第2電極部22では、窒素プラズマを照射することによって、第1銅電極本体12aの表面に第1窒化銅薄膜14が形成され、第2銅電極本体22aの表面に第2窒化銅薄膜24が形成される。そして、第1窒化銅薄膜14と第2窒化銅薄膜24とを接触させて加圧しながら熱処理を施すことによって、窒化銅32(拡散接合層30)を介在させる態様で第1電極部12が第2電極部22に接合される。
In the semiconductor module manufacturing method described above, the
これにより、前処理室から気密状態のもとで電子部品が処理室まで搬送される接合装置を用いることなく、また、ナノ粒子のような高価な材料を用いることなく、汎用されているプラズマ照射装置や熱処理装置を用いて、銅(第1電極部12)と銅(第2電極部22)とが強固に、かつ、緻密に接合された半導体モジュール1を製造することができる。
As a result, plasma irradiation which is widely used without using a bonding apparatus in which electronic components are transported from the pretreatment chamber to the treatment chamber in an airtight state and without using expensive materials such as nanoparticles. The
実施の形態2
ここでは、半導体モジュールの製造方法の第2例として、スパッタ法を用いて銅電極本体と窒化銅薄膜を形成する場合について説明する。なお、実施の形態1において説明した半導体モジュールの製造方法における部材と同一部材については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
Here, the case where a copper electrode main body and a copper nitride thin film are formed using a sputtering method will be described as a second example of the semiconductor module manufacturing method. The same members as those in the semiconductor module manufacturing method described in the first embodiment are denoted by the same reference numerals, and the description thereof will not be repeated unless necessary.
まず、図8に示すように、半導体チップとなる、半導体基板にショットキーバリアダイオードが形成された半導体素子11と、実装基板となるセラミック基板20aが用意される。次に、図9に示すように、半導体素子11とセラミック基板20aが、スパッタ装置のチャンバー51内に搬送される。次に、スパッタ法によって銅を堆積することにより、半導体素子11の表面に銅膜12bが形成され、セラミック基板20aの表面に銅膜22bが形成される。
First, as shown in FIG. 8, a
銅膜12b、22bの形成に引き続き、図10に示すように、スパッタ法によって窒化銅を堆積することにより、銅膜12bの表面上に第1窒化銅薄膜14bが形成され、銅膜22bの表面上に第2窒化銅薄膜24bが形成される。
Subsequent to the formation of the
次に、図11に示すように、半導体素子11の表面に形成された銅膜12b等をパターニングすることによって、第1銅電極本体12aを含む第1電極部12が形成される。第1銅電極本体12aの表面(側面除く)上には、第1窒化銅薄膜14bが形成されている。また、セラミック基板20aの表面に形成された銅膜22b等をパターニングすることによって、第2銅電極本体22aを含む第2電極部22が形成される。第2銅電極本体22aの表面(側面除く)上には、第2窒化銅薄膜24bが形成されている。こうして、半導体チップ10と実装基板20が形成される。
Next, as shown in FIG. 11, the first electrode portion 12 including the first copper electrode body 12a is formed by patterning the
次に、室温の大気中において、図12に示すように、第1電極部12と第2電極部22とが対向するように、半導体チップ10と実装基板20とが配置される。次に、図13に示すように、第1銅電極本体12aと第2銅電極本体22aとの間に、第1窒化銅薄膜14および第2窒化銅薄膜24を介在させる態様で、第1電極部12と第2電極部22とを密着させて加圧(矢印70参照)することで、半導体チップ10と実装基板20とが仮接合される。このとき、図5に示す工程において説明したように、第1電極部12と第2電極部22とを加圧する加圧力は、1MPa以上50MPa以下に設定することが好ましい。
Next, as shown in FIG. 12, the
次に、図14に示すように、仮接合状態の半導体チップ10および実装基板20を加圧しながら、温度約250℃のもとで加熱することによって、第1窒化銅薄膜14と第2窒化銅薄膜24が仮接合している部分では、窒化銅32(第1窒化銅薄膜14および第2窒化銅薄膜24)が拡散して拡散接合層30が形成される。図6に示す工程において説明したように、拡散接合層30が形成されることで、半導体チップ10と実装基板20とが実質的に接合された状態になる。また、第2銅電極本体22aの上面に露出した第2窒化銅薄膜24が分解して、還元銅薄膜34が形成される。
Next, as shown in FIG. 14, the first copper nitride
次に、図7に示す工程において説明したように、保護膜が形成される。図15に示すように、露出した第1銅電極本体12a、第2銅電極本体22aおよび還元銅薄膜34の表面を再度窒化することによって、保護膜としての窒化銅薄膜36が形成される。こうして、半導体モジュール1が完成する。
Next, as described in the process shown in FIG. 7, a protective film is formed. As shown in FIG. 15, the exposed surfaces of the first copper electrode body 12a, the second copper electrode body 22a, and the reduced copper
上述した半導体モジュールの製造方法では、半導体チップ10の第1電極部12を、実装基板20の第2電極部22に接合することによって、半導体チップ10が実装基板20に実装される。半導体チップ10と実装基板20では、スパッタ法によって、第1銅電極本体12aを含む第1電極部12と、第2銅電極本体22aを含む第2電極部22とが形成される。さらに、スパッタ法によって、第1銅電極本体12aの表面に第1窒化銅薄膜14が形成され、第2銅電極本体22aの表面に第2窒化銅薄膜24が形成される。そして、第1窒化銅薄膜14と第2窒化銅薄膜24とを接触させて加圧しながら熱処理を施すことによって、窒化銅32(拡散接合層30)を介在させる態様で第1電極部12が第2電極部22に接合される。
In the semiconductor module manufacturing method described above, the
これにより、前処理室から気密状態のもとで電子部品が処理室まで搬送される接合装置を用いることなく、また、ナノ粒子のような高価な材料を用いることなく、汎用されているスパッタ装置や熱処理装置を用いて、銅(第1電極部12)と銅(第2電極部22)とが強固に、かつ、緻密に接合された半導体モジュールを製造することができる。 As a result, a sputtering apparatus that is widely used without using a bonding apparatus in which electronic components are transported from the pretreatment chamber to the processing chamber in an airtight state, and without using an expensive material such as nanoparticles. Alternatively, a semiconductor module in which copper (first electrode portion 12) and copper (second electrode portion 22) are firmly and densely joined can be manufactured using a heat treatment apparatus.
実施の形態3
ここでは、半導体モジュールの製造方法の第3例として、実装基板として銅板を適用する場合について説明する。なお、実施の形態1において説明した半導体モジュールの製造方法における部材と同一部材については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
Embodiment 3
Here, the case where a copper plate is applied as a mounting substrate will be described as a third example of the method for manufacturing a semiconductor module. The same members as those in the semiconductor module manufacturing method described in the first embodiment are denoted by the same reference numerals, and the description thereof will not be repeated unless necessary.
まず、図16に示すように、半導体モジュールとなる、半導体チップ10と実装基板20とが用意される。実装基板20として、銅板20bが適用される。銅板20bは、第2電極部22(第2銅電極本体22a)を兼ねることになる。銅板20bのサイズは、たとえば、15mm(縦)×15mm(横)×300μm(厚み)であり、無酸素銅板から切り出される。
First, as shown in FIG. 16, a
次に、図2に示す工程と同様にして、窒素プラズマが照射される。図17に示すように、チャンバー50内に、半導体チップ10および実装基板20が搬入され、窒素プラズマを照射することによって、第1銅電極本体12aの表面に第1窒化銅薄膜14(14a)が形成され、第2銅電極本体22aの表面に第2窒化銅薄膜24(24a)が形成される。
Next, nitrogen plasma is irradiated in the same manner as in the step shown in FIG. As shown in FIG. 17, the
次に、室温の大気中において、図18に示すように、第1電極部12と第2電極部22とが対向するように、半導体チップ10と実装基板20とが配置される。次に、図19に示すように、第1銅電極本体12aと第2銅電極本体22aとの間に、第1窒化銅薄膜14および第2窒化銅薄膜24を介在させる態様で、第1電極部12と第2電極部22とを密着させて加圧(矢印70参照)することで、半導体チップ10と実装基板20とが仮接合される。
Next, as shown in FIG. 18, the
次に、図20に示すように、仮接合状態の半導体チップ10および実装基板20を加圧しながら、温度約250℃のもとで加熱することによって、第1窒化銅薄膜14と第2窒化銅薄膜24が仮接合している部分では、窒化銅32(第1窒化銅薄膜14および第2窒化銅薄膜24)が拡散して拡散接合層30が形成される。拡散接合層30が形成されることで、仮接合状態から半導体チップ10と実装基板20とが実質的に接合された状態になる。また、第1銅電極本体12aおよび第2銅電極本体22aの側面等では、露出している第1窒化銅薄膜14と第2窒化銅薄膜24が分解して、還元銅薄膜34が形成される。次に、図21に示すように、露出した還元銅薄膜34を再度窒化することによって、保護膜としての窒化銅薄膜36が形成される。こうして、半導体モジュール1が完成する。
Next, as shown in FIG. 20, the first copper nitride
上述した半導体モジュールの製造方法では、半導体チップ10の第1電極部12を、実装基板20の第2電極部22に接合することによって、半導体チップ10が実装基板20に実装される。その実装基板20として、第2電極部22(第2銅電極本体22a)の機能を含む銅板20bが適用される。その第1電極部12と第2電極部22(銅板20b)では、窒素プラズマを照射することによって、第1銅電極本体12aの表面に第1窒化銅薄膜14が形成され、第2銅電極本体22a(銅板20b)の表面に第2窒化銅薄膜24が形成される。そして、第1窒化銅薄膜14と第2窒化銅薄膜24とを接触させて加圧しながら熱処理を施すことによって、窒化銅32(拡散接合層30)を介在させる態様で第1電極部12が第2電極部22に接合される。
In the semiconductor module manufacturing method described above, the
これにより、前処理室から気密状態のもとで電子部品が処理室まで搬送される接合装置を用いることなく、また、ナノ粒子のような高価な材料を用いることなく、汎用されているプラズマ照射装置や熱処理装置を用いて、銅(第1電極部12)と銅(第2電極部22)とが強固に、かつ、緻密に接合された半導体モジュールを製造することができる。また、銅板20bを適用することで、種々の形態の半導体(パワー)モジュールに適用することができる。
As a result, plasma irradiation which is widely used without using a bonding apparatus in which electronic components are transported from the pretreatment chamber to the treatment chamber in an airtight state and without using expensive materials such as nanoparticles. A semiconductor module in which copper (first electrode portion 12) and copper (second electrode portion 22) are firmly and densely joined can be manufactured using an apparatus or a heat treatment apparatus. Moreover, it can apply to the semiconductor (power) module of various forms by applying the
実施の形態4
ここでは、半導体モジュールの製造方法の第4例として、アンモニア溶液を用いて窒化銅薄膜を形成する場合について説明する。なお、実施の形態1において説明した半導体モジュールの製造方法における部材と同一部材については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
Here, a case where a copper nitride thin film is formed using an ammonia solution will be described as a fourth example of the semiconductor module manufacturing method. The same members as those in the semiconductor module manufacturing method described in the first embodiment are denoted by the same reference numerals, and the description thereof will not be repeated unless necessary.
まず、図2に示す工程と同様にして、半導体モジュールとなる、半導体チップ10と実装基板20とが用意される(図2参照)。次に、アンモニア溶液によって銅の窒化が行われる。図22に示すように、薬液槽52にアンモニア溶液54が用意される。アンモニア溶液54の濃度は、たとえば、約25%とされる。また、アンモニア溶液54の温度は、約40℃に設定される。そのアンモニア溶液54に、約10分程度、半導体チップ10と実装基板20が浸漬される。
First, similarly to the process shown in FIG. 2, a
これにより、第1銅電極本体12aの表面には、膜厚約1〜10nm程度の第1窒化銅薄膜14が形成される。また、第2銅電極本体22aの表面にも、膜厚約1〜10nm程度の第2窒化銅薄膜24が形成される(図4等参照)。
As a result, a first copper nitride
その後、図4〜図7に示す工程(実施の形態1)と同様の工程を経て、図23に示すように、半導体チップ10の第1電極部12が、実装基板20の第2電極部22に接合された半導体モジュール1が得られる。図23に示すように、第1電極部12の第1銅電極本体12aと第2電極部22の第2銅電極本体22aとの間には、窒化銅32が拡散した拡散接合層30が介在する。
Thereafter, through steps similar to those shown in FIGS. 4 to 7 (Embodiment 1), the first electrode portion 12 of the
上述した半導体モジュールの製造方法では、プラズマ処理の代わりに、アンモニア溶液に第1銅電極本体12aおよび第2銅電極本体22aを浸漬することによって、第1窒化銅薄膜14cおよび第2窒化銅薄膜24cが形成される。これにより、設備コストの低減に寄与することができる。
In the semiconductor module manufacturing method described above, the first copper nitride
なお、上述した半導体モジュールの製造方法では、半導体チップ10と実装基板20との双方を同じアンモニア溶液54に浸漬する場合について説明したが、半導体チップ10と実装基板20とを、別々にアンモニア溶液に浸漬させるようにしてもよい。
In the semiconductor module manufacturing method described above, the case where both the
実施の形態5
ここでは、半導体モジュールの製造方法の第5例として、アンモニアガスを用いて窒化銅薄膜を形成する場合について説明する。なお、実施の形態1において説明した半導体モジュールの製造方法における部材と同一部材については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
Embodiment 5
Here, a case where a copper nitride thin film is formed using ammonia gas will be described as a fifth example of the semiconductor module manufacturing method. The same members as those in the semiconductor module manufacturing method described in the first embodiment are denoted by the same reference numerals, and the description thereof will not be repeated unless necessary.
まず、図2に示す工程と同様にして、半導体モジュールとなる、半導体チップ10と実装基板20とが用意される(図2参照)。次に、アンモニアガスによって銅の窒化が行われる。図24に示すように、半導体チップ10と実装基板20とがチャンバー50内に搬入される。チャンバー50内にアンモニアガス56が導入され、チャンバー内の温度が約300℃に設定される。そのアンモニアガスに、約10時間程度、半導体チップ10と実装基板20が晒される。
First, similarly to the process shown in FIG. 2, a
これにより、第1銅電極本体12aの表面には、膜厚約1〜10nm程度の第1窒化銅薄膜14が形成される。また、第2銅電極本体22aの表面にも、膜厚約1〜10nm程度の第2窒化銅薄膜24が形成される(図4等参照)。
As a result, a first copper nitride
その後、図4〜図7に示す工程(実施の形態1)と同様の工程を経て、図25に示すように、半導体チップ10の第1電極部12が、実装基板20の第2電極部22に接合された半導体モジュール1が得られる。図25に示すように、第1電極部12の第1銅電極本体12aと第2電極部22の第2銅電極本体22aとの間には、窒化銅32が拡散した拡散接合層30が介在する。
Thereafter, through steps similar to those shown in FIGS. 4 to 7 (Embodiment 1), the first electrode portion 12 of the
上述した半導体モジュールの製造方法では、プラズマ処理の代わりに、アンモニアガスに第1銅電極本体12aおよび第2銅電極本体22aを晒すことによって、第1窒化銅薄膜14cおよび第2窒化銅薄膜24cが形成される。これにより、設備コストの低減に寄与することができる。
In the semiconductor module manufacturing method described above, the first copper nitride
なお、上述した半導体モジュールの製造方法では、半導体チップ10と実装基板20との双方を同じアンモニアガスに晒す場合について説明したが、半導体チップ10と実装基板20とを、別々にアンモニアガスに晒すようにしてもよい。
In the semiconductor module manufacturing method described above, the case where both the
実施の形態6
ここでは、半導体モジュールを適用したパワー半導体モジュールの製造方法について説明する。なお、実施の形態1において説明した半導体モジュールの製造方法における部材と同一部材については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
Embodiment 6
Here, a method for manufacturing a power semiconductor module to which the semiconductor module is applied will be described. The same members as those in the semiconductor module manufacturing method described in the first embodiment are denoted by the same reference numerals, and the description thereof will not be repeated unless necessary.
半導体チップとして、GaN等を適用した半導体チップ10が用意される。また、実装基板として、アルミナまたは窒化ケイ素等からなるセラミック基板を適用した実装基板20が用意される。次に、図3〜図7に示す工程(実施の形態1)と同様の工程を経て、半導体チップ10の第1電極部12が実装基板20に接合される(図7参照)。
A
次に、図26に示すように、セラミック基板(実装基板20)において、半導体チップ10が実装されている側とは反対の側が、ヒートシンク60に接合される。こうして、パワー半導体モジュール2が完成する。
Next, as shown in FIG. 26, a side of the ceramic substrate (mounting substrate 20) opposite to the side on which the
上述したパワー半導体モジュールの製造方法では、窒化銅32(拡散接合層30)を介在させる態様で第1銅電極本体12aと第2銅電極本体22aとを接合することによって、半導体チップ10が実装基板20に実装される。
In the method of manufacturing the power semiconductor module described above, the
これにより、半導体チップが半田によって実装基板に接合されている場合と比べて、半導体チップ10から実装基板20を経てヒートシンク60までの熱抵抗が大幅に低減される。その結果、発熱量に対する許容量が向上し、パワー半導体モジュール2としての特性が向上し、また、パワー半導体モジュール2の寿命を延ばすことができる。さらに、熱抵抗が大幅に低減されることで、半導体チップ10のサイズを縮小させたり、冷却機能を簡素化させることができ、コストの削減を図ることができる。
Thereby, the thermal resistance from the
なお、上述した半導体モジュールでは、半導体チップに形成されている半導体素子の一例として、ショットキーバリアダイオードを例に挙げて説明した。半導体素子としては、これに限られず、IGBT(Insulated Gate Bipolar Transistor)等の他のパワー半導体素子、レーザダイオード、または、発光ダイオード等についても適用することが可能である。 In the semiconductor module described above, a Schottky barrier diode has been described as an example of a semiconductor element formed on a semiconductor chip. The semiconductor element is not limited to this, and can be applied to other power semiconductor elements such as an IGBT (Insulated Gate Bipolar Transistor), a laser diode, or a light emitting diode.
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。 The embodiment disclosed this time is an example, and the present invention is not limited to this. The present invention is defined by the terms of the claims, rather than the scope described above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明は、発熱量の比較的多い半導体チップが実装基板に実装される半導体モジュールに有効に利用される。 The present invention is effectively used for a semiconductor module in which a semiconductor chip having a relatively large amount of heat generation is mounted on a mounting substrate.
1 半導体モジュール、2 パワーモジュール、10 半導体チップ、11 半導体素子、11a ショットキーバリアダイオード、12 第1電極部、12a 第1銅電極本体、12b 銅膜、14、14a、14b、14c、14d 第1窒化銅薄膜、20 実装基板、20a セラミック基板、20b 銅板、22 第2電極部、22a 第2銅電極本体、22b 銅膜、24、24a、24b、24c、24d 第2窒化銅薄膜、30 拡散接合層、32 窒化銅、34 還元銅薄膜、36 窒化銅薄膜、50、51 チャンバー、52 薬液槽、54 アンモニア水溶液、56 アンモニアガス、60 ヒートシンク、70 矢印。
DESCRIPTION OF
Claims (15)
第2銅電極本体を含む第2電極部が形成された実装基板と
を備え、
前記半導体チップは、前記第1電極部と前記第2電極部とを対向させて前記第1銅電極本体と前記第2銅電極本体との間に窒化銅を介在させる態様で、前記実装基板に接合された、半導体モジュール。 A semiconductor chip on which a first electrode portion including a first copper electrode body is formed;
A mounting substrate on which a second electrode portion including a second copper electrode body is formed,
In the semiconductor chip, the first electrode portion and the second electrode portion are opposed to each other, and copper nitride is interposed between the first copper electrode body and the second copper electrode body. Bonded semiconductor module.
前記第2銅電極本体は、前記セラミック基板において前記第1銅電極本体と対応する位置に配置された、請求項1または2に記載の半導体モジュール。 The mounting substrate includes a ceramic substrate,
3. The semiconductor module according to claim 1, wherein the second copper electrode main body is disposed at a position corresponding to the first copper electrode main body on the ceramic substrate.
前記実装基板において、前記半導体チップが接合される側に第2銅電極本体を含む第2電極部を形成する工程と、
前記第1銅電極本体の表面に第1窒化銅を形成する工程と、
前記第2銅電極本体の表面に第2窒化銅を形成する工程と、
前記第1電極部と前記第2電極部とを対向させ、前記第1銅電極本体と前記第2銅電極本体との間に前記第1窒化銅および前記第2窒化銅を介在させる態様で、前記第1電極部と前記第2電極部とを密着させて加圧する工程と、
前記第1電極部と前記第2電極部とを加圧しながら所定の温度のもとで加熱し、前記第1窒化銅および前記第2窒化銅を拡散させることにより、窒化銅を含む接合層を介在させて前記第1電極部と前記第2電極部とを接合する工程と
を備えた、半導体モジュールの製造方法。 Forming a first electrode portion including a first copper electrode body on a side bonded to a mounting substrate in a semiconductor chip;
Forming a second electrode part including a second copper electrode main body on the side to which the semiconductor chip is bonded in the mounting substrate;
Forming a first copper nitride on the surface of the first copper electrode body;
Forming a second copper nitride on the surface of the second copper electrode body;
In an aspect in which the first electrode part and the second electrode part are opposed to each other, and the first copper nitride and the second copper nitride are interposed between the first copper electrode body and the second copper electrode body, Pressing the first electrode part and the second electrode part in close contact with each other;
The first electrode portion and the second electrode portion are heated at a predetermined temperature while being pressurized, and the first copper nitride and the second copper nitride are diffused to form a bonding layer containing copper nitride. A method of manufacturing a semiconductor module, comprising a step of interposing the first electrode portion and the second electrode portion.
前記第2銅電極を形成する工程および前記第2窒化銅を形成する工程は、スパッタ法によって、前記第2銅電極本体としての第2銅膜と前記第2窒化銅としての第2窒化銅膜とを連続してそれぞれ形成する工程を含む、請求項6記載の半導体モジュールの製造方法。 The step of forming the first copper electrode main body and the step of forming the first copper nitride include a first copper film as the first copper electrode main body and a first copper nitride as the first copper nitride by sputtering. Including a step of continuously forming a film,
The step of forming the second copper electrode and the step of forming the second copper nitride include a second copper film as the second copper electrode body and a second copper nitride film as the second copper nitride by sputtering. The manufacturing method of the semiconductor module of Claim 6 including the process of forming each continuously.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012256042A JP2014103348A (en) | 2012-11-22 | 2012-11-22 | Semiconductor module and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012256042A JP2014103348A (en) | 2012-11-22 | 2012-11-22 | Semiconductor module and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014103348A true JP2014103348A (en) | 2014-06-05 |
Family
ID=51025576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012256042A Pending JP2014103348A (en) | 2012-11-22 | 2012-11-22 | Semiconductor module and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014103348A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102142387B1 (en) * | 2020-06-11 | 2020-08-07 | 서울과학기술대학교 산학협력단 | Cu Bonding method by 2 step plasma treatment and Cu Bonding package |
CN115188681A (en) * | 2022-09-09 | 2022-10-14 | 深圳平创半导体有限公司 | Micro-nano metal soldering paste pulse electro-sintering method |
-
2012
- 2012-11-22 JP JP2012256042A patent/JP2014103348A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102142387B1 (en) * | 2020-06-11 | 2020-08-07 | 서울과학기술대학교 산학협력단 | Cu Bonding method by 2 step plasma treatment and Cu Bonding package |
CN115188681A (en) * | 2022-09-09 | 2022-10-14 | 深圳平创半导体有限公司 | Micro-nano metal soldering paste pulse electro-sintering method |
CN115188681B (en) * | 2022-09-09 | 2023-01-06 | 深圳平创半导体有限公司 | Micro-nano metal soldering paste pulse electro-sintering method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6632686B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP4770533B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2010171271A (en) | Semiconductor device and method of manufacturing the same | |
US9640511B2 (en) | Method for producing a circuit carrier arrangement having a carrier which has a surface formed by an aluminum/silicon carbide metal matrix composite material | |
TW201325330A (en) | Wiring substrate and method for manufacturing same and semiconductor device | |
EP4019483A1 (en) | Copper/ceramic assembly, insulated circuit board, method for producing copper/ceramic assembly, and method for producing insulated circuit board | |
JPWO2019087920A1 (en) | Power semiconductor device and method of manufacturing power semiconductor device | |
JP6403930B1 (en) | Semiconductor device and manufacturing method thereof | |
JP2009290007A (en) | Jointed body, semiconductor device and method for manufacturing jointed body | |
JPWO2015114987A1 (en) | Power module substrate and power module using the same | |
JP2014103348A (en) | Semiconductor module and method of manufacturing the same | |
US7445965B2 (en) | Method of manufacturing radiating plate and semiconductor apparatus using the same | |
US10798824B2 (en) | Method for manufacturing insulated circuit board, insulated circuit board, and thermoelectric conversion module | |
JP5944530B2 (en) | Joining method and joining apparatus used therefor | |
JP2015213097A (en) | Heat radiator, manufacturing method thereof and package for storing semiconductor device | |
JP2015170768A (en) | Semiconductor joint method | |
EP3302010A1 (en) | Circuit board and method for producing a circuit board | |
CN116936512B (en) | Semiconductor package and production method thereof | |
JP2015153881A (en) | semiconductor bonding method | |
JP2016115806A (en) | Semiconductor device | |
Dong et al. | Fluxless die attach by activated forming gas | |
JP2018164047A (en) | Electronic device and manufacturing method for the same | |
JP2014086607A (en) | Au-BASED SOLDER DIE ATTACHMENT SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR | |
JP2013077741A (en) | Semiconductor device, semiconductor element with joint metal layer, mounting member, and method of manufacturing semiconductor device | |
JP7379813B2 (en) | Joined body and method for manufacturing the joined body |