JP2014103348A - Semiconductor module and method of manufacturing the same - Google Patents

Semiconductor module and method of manufacturing the same Download PDF

Info

Publication number
JP2014103348A
JP2014103348A JP2012256042A JP2012256042A JP2014103348A JP 2014103348 A JP2014103348 A JP 2014103348A JP 2012256042 A JP2012256042 A JP 2012256042A JP 2012256042 A JP2012256042 A JP 2012256042A JP 2014103348 A JP2014103348 A JP 2014103348A
Authority
JP
Japan
Prior art keywords
copper
electrode
semiconductor module
forming
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012256042A
Other languages
Japanese (ja)
Inventor
Shinnosuke Soda
真之介 曽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012256042A priority Critical patent/JP2014103348A/en
Publication of JP2014103348A publication Critical patent/JP2014103348A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor module capable of obtaining inexpensive and strong bonding, and a method of manufacturing the same.SOLUTION: A semiconductor chip 10 is mounted on a mounting substrate 20 by bonding a first electrode part 12 of the semiconductor chip 10 to a second electrode part 22 of the mounting substrate 20. In the first electrode part 12 and the second electrode part 22, a first copper nitride thin film is formed on a surface of a first copper electrode body 12a, and a second copper nitride thin film is formed on a surface of a second copper electrode body 22a by irradiation with nitrogen plasma. Then, the first copper nitride thin film and the second copper nitride thin film are brought into contact with each other and are heat-treated while being pressurized, thereby bonding the first electrode part 12 to the second electrode part 22 with a copper nitride 32 interposed therebetween.

Description

本発明は半導体モジュールおよびその製造方法に関し、特に、チップ実装に適用される半導体モジュールと、その製造方法とに関するものである。   The present invention relates to a semiconductor module and a manufacturing method thereof, and more particularly to a semiconductor module applied to chip mounting and a manufacturing method thereof.

パワーデバイス、レーザダイオード(Laser Diode)、または、発光ダイオード(Light Emitting Diode)等の半導体チップでは、動作時における発熱が比較的大きい。このため、放熱経路を設けて、寿命の劣化の原因となる半導体チップの温度上昇を抑えることが必要とされる。   In a semiconductor chip such as a power device, a laser diode (Laser Diode), or a light emitting diode (Light Emitting Diode), heat generation during operation is relatively large. For this reason, it is necessary to provide a heat dissipation path to suppress an increase in the temperature of the semiconductor chip that causes a deterioration in the lifetime.

半導体チップは、電極や配線等(メタライズ)が形成された実装基板または放熱板等に実装(チップ実装)される。半導体チップを効率よく冷却するために、放熱経路の熱抵抗を小さくする必要がある。このため、接合部分の熱抵抗を小さくするための設計や製造上の工夫が、数多く提案されている。   The semiconductor chip is mounted (chip mounted) on a mounting substrate or a heat radiating plate on which electrodes, wiring, etc. (metallization) are formed. In order to efficiently cool the semiconductor chip, it is necessary to reduce the thermal resistance of the heat dissipation path. For this reason, many designs and manufacturing devices for reducing the thermal resistance of the joint have been proposed.

従来では、半田による実装が主流とされていたが、近年では、熱抵抗のさらなる低減のために、熱伝導率の高い銅または銀を接合部材とする実装手法が注目されている。高い熱伝導性を有する部材の中でも、銅はコストの面からも優れており、半導体チップからヒートシンクまでの接合部分を、銅だけによって形成する構造と製造方法とが望まれている。   Conventionally, solder mounting has been the mainstream, but in recent years, a mounting method using copper or silver having a high thermal conductivity as a joining member has attracted attention in order to further reduce thermal resistance. Among the members having high thermal conductivity, copper is excellent from the viewpoint of cost, and a structure and a manufacturing method are desired in which a joint portion from a semiconductor chip to a heat sink is formed only by copper.

ところが、銅は大気中に晒されると、その表面に比較的短時間で酸化膜が形成されてしまう。銅の表面に酸化膜が形成されると、接合に必要な温度や加圧力が高くなり、接合が困難になる。また、銅の酸化膜は脆いため、接合強度を劣化させる問題もある。このような問題を解消するために、以下のような手法が提案されている。   However, when copper is exposed to the atmosphere, an oxide film is formed on the surface in a relatively short time. When an oxide film is formed on the surface of copper, the temperature and pressure required for bonding become high and bonding becomes difficult. Moreover, since the copper oxide film is brittle, there is also a problem of deteriorating the bonding strength. In order to solve such problems, the following methods have been proposed.

特許文献1では、銅を接合面とした金属接合方法に関し、一方の接合面と他方の接合面との間に、熱分解により還元性を発揮する炭化水素化合物を介在させる手法が提案されている。この手法では、接合時の熱によりラジカルな状態にされた炭化水素化合物によって、銅配線の表面に形成された酸化銅が還元される。これにより、清浄な接合面(銅表面)による接合が可能とされる。   Patent Document 1 proposes a method for interposing a hydrocarbon compound exhibiting reducibility by thermal decomposition between one joining surface and the other joining surface, regarding a metal joining method using copper as a joining surface. . In this method, the copper oxide formed on the surface of the copper wiring is reduced by the hydrocarbon compound brought into a radical state by the heat at the time of bonding. Thereby, joining by a clean joining surface (copper surface) is attained.

特許文献2では、前処理室から気密状態のもとで電子部品が処理室まで搬送される接合装置により、電子部品同士を接合する手法が提案されている。この手法では、前処理室において、蟻酸を用いて接合面の銅の表面が還元された後、前処理室に不活性ガスが導入される。次に、電子部品は不活性ガスの雰囲気が維持された状態で接合室に搬送され、接合室において電子部品同士が加圧接合される。この手法によって、銅の表面を還元したままの状態での接合が可能になり、比較的低温度のもとで強固な接合が得られるとされる。   Patent Document 2 proposes a technique for joining electronic components to each other by a joining device that transports the electronic components from the pretreatment chamber to the treatment chamber in an airtight state. In this method, after the copper surface of the joint surface is reduced using formic acid in the pretreatment chamber, an inert gas is introduced into the pretreatment chamber. Next, the electronic components are transported to the bonding chamber in an inert gas atmosphere, and the electronic components are pressure bonded together in the bonding chamber. According to this method, it is possible to perform bonding in a state in which the copper surface is reduced, and it is possible to obtain strong bonding at a relatively low temperature.

特許文献3では、金属ナノ粒子ペーストを用いて電子部品を接合させる手法が提案されている。この手法では、カルボン酸を含む保護膜によって酸化防止した銅ナノ粒子ペーストを用い、所定の温度のもとで焼結することによって、電子部品が接合される。この手法では、比較的低温度のもとで、電子部品を接合することができるとされる。   Patent Document 3 proposes a technique for joining electronic components using a metal nanoparticle paste. In this method, an electronic component is joined by sintering at a predetermined temperature using a copper nanoparticle paste that has been oxidized and prevented by a protective film containing a carboxylic acid. In this method, it is said that electronic components can be joined at a relatively low temperature.

特許文献4では、ナノ銅粒子を用いて、銅を焼結する手法が提案されている。この手法では、窒化されたナノ銅粒子を用いて窒化銅を熱分解し、窒素を除去すると同時に銅の焼結が行われる。この手法により、低温度のもとで銅を接合することができるとされる。   Patent Document 4 proposes a technique for sintering copper using nano-copper particles. In this method, copper nitride is thermally decomposed by using the nitrided nano copper particles to remove nitrogen, and at the same time, copper is sintered. According to this technique, copper can be bonded under a low temperature.

特許文献5では、基板に所定のプラズマを照射することによって基板を接合させる手法が提案されている。この手法では、基板に、酸素プラズマを照射し、続けて窒素プラズマを照射することによって、真空中で基板が接合される。この手法により、低温プロセスによって、強固でかつ緻密な接合を実現することができるとされる。   Patent Document 5 proposes a technique for bonding substrates by irradiating the substrate with predetermined plasma. In this method, the substrate is bonded in a vacuum by irradiating the substrate with oxygen plasma and subsequently irradiating with nitrogen plasma. By this method, it is said that a strong and dense bonding can be realized by a low temperature process.

特開2001−185843号公報JP 2001-185843 A 特開2006−181641号公報JP 2006-181641 A 特開2012−23014号公報JP 2012-23014 A 特開2006−210872号公報JP 2006-210872 A 特開2005−79353号公報JP 2005-79353 A

上述したように、基板等の接合についてさまざまな技術が提案されている。しかしながら、銅と銅との接合に関して、安価な装置と安価な材料を用い、低温のもとで強固な接合を得ることは実現できていない。   As described above, various techniques have been proposed for bonding substrates and the like. However, with regard to the bonding between copper and copper, it has not been possible to obtain a strong bonding at low temperatures using an inexpensive device and an inexpensive material.

本発明は、半導体モジュールの開発の一環で、銅と銅との接合に関して改善を提案するものであり、一つの目的は、安価で強固な接合が得られる半導体モジュールを提供することであり、他の目的は、そのような半導体モジュールの製造方法を提供することである。   The present invention proposes an improvement regarding the bonding between copper and copper as part of the development of a semiconductor module, and one object is to provide a semiconductor module capable of obtaining a low-cost and strong bonding. An object of the present invention is to provide a method for manufacturing such a semiconductor module.

本発明に係る半導体モジュールは、半導体チップと実装基板とを備えている。半導体チップでは、第1銅電極本体を含む第1電極部が形成されている。実装基板では、第2銅電極本体を含む第2電極部が形成されている。半導体チップは、第1電極部と第2電極部とを対向させて第1銅電極本体と第2銅電極本体との間に窒化銅を介在させる態様で、実装基板に接合されている。   The semiconductor module according to the present invention includes a semiconductor chip and a mounting substrate. In the semiconductor chip, a first electrode portion including a first copper electrode body is formed. In the mounting substrate, a second electrode portion including a second copper electrode body is formed. The semiconductor chip is bonded to the mounting substrate in such a manner that the first electrode portion and the second electrode portion are opposed to each other and copper nitride is interposed between the first copper electrode body and the second copper electrode body.

本発明係る半導体モジュールの製造方法は、以下の工程を備えている。半導体チップにおいて、実装基板に接合される側に第1銅電極本体を含む第1電極部を形成する。実装基板において、半導体チップが接合される側に第2銅電極本体を含む第2電極部を形成する。第1銅電極本体の表面に第1窒化銅を形成する。第2銅電極本体の表面に第2窒化銅を形成する。第1電極部と第2電極部とを対向させ、第1銅電極本体と第2銅電極本体との間に第1窒化銅および第2窒化銅を介在させる態様で、第1電極部と第2電極部とを密着させて加圧する。第1電極部と第2電極部とを加圧しながら所定の温度のもとで加熱し、第1窒化銅および第2窒化銅を拡散させることにより、窒化銅を含む接合層を介在させて第1電極部と第2電極部とを接合する。   The method for manufacturing a semiconductor module according to the present invention includes the following steps. In the semiconductor chip, a first electrode portion including a first copper electrode body is formed on the side bonded to the mounting substrate. In the mounting substrate, a second electrode part including a second copper electrode body is formed on the side to which the semiconductor chip is bonded. First copper nitride is formed on the surface of the first copper electrode body. Second copper nitride is formed on the surface of the second copper electrode body. The first electrode portion and the second electrode portion are opposed to each other, and the first copper portion and the second copper nitride are interposed between the first copper electrode body and the second copper electrode body. Two electrode parts are brought into close contact with each other and pressurized. The first electrode portion and the second electrode portion are heated at a predetermined temperature while being pressurized, and the first copper nitride and the second copper nitride are diffused, thereby interposing a bonding layer containing copper nitride therebetween. The 1 electrode part and the 2nd electrode part are joined.

本発明に係る半導体モジュールによれば、安価で強固な接合が得られる。
本発明に係る半導体モジュールの製造方法によれば、安価で強固な接合が得られる半導体モジュールを製造することができる。
According to the semiconductor module of the present invention, inexpensive and strong bonding can be obtained.
According to the method for manufacturing a semiconductor module according to the present invention, it is possible to manufacture a semiconductor module that is inexpensive and can provide strong bonding.

本発明の実施の形態1に係る半導体モジュールの断面図である。It is sectional drawing of the semiconductor module which concerns on Embodiment 1 of this invention. 同実施の形態において、半導体モジュールの製造方法の一工程を示す断面図である。FIG. 10 is a cross-sectional view showing a step of the method of manufacturing a semiconductor module in the embodiment. 同実施の形態において、図2に示す工程の後に行われる工程を示す断面図である。FIG. 3 is a cross-sectional view showing a step performed after the step shown in FIG. 2 in the same embodiment. 同実施の形態において、図3に示す工程の後に行われる工程を示す断面図である。FIG. 4 is a cross-sectional view showing a step performed after the step shown in FIG. 3 in the same embodiment. 同実施の形態において、図4に示す工程の後に行われる工程を示す断面図である。FIG. 5 is a cross-sectional view showing a step performed after the step shown in FIG. 4 in the same embodiment. 同実施の形態において、図5に示す工程の後に行われる工程を示す断面図である。FIG. 6 is a cross-sectional view showing a step performed after the step shown in FIG. 5 in the same embodiment. 同実施の形態において、図6に示す工程の後に行われる工程を示す断面図である。FIG. 7 is a cross-sectional view showing a step performed after the step shown in FIG. 6 in the same embodiment. 本発明の実施の形態2に係る半導体モジュールの製造方法の一工程を示す断面図である。It is sectional drawing which shows 1 process of the manufacturing method of the semiconductor module which concerns on Embodiment 2 of this invention. 同実施の形態において、図8に示す工程の後に行われる工程を示す断面図である。FIG. 9 is a cross-sectional view showing a step performed after the step shown in FIG. 8 in the same embodiment. 同実施の形態において、図9に示す工程の後に行われる工程示す断面図である。FIG. 10 is a cross-sectional view showing a step performed after the step shown in FIG. 9 in the same embodiment. 同実施の形態において、図10に示す工程の後に行われる工程を示す断面図である。FIG. 11 is a cross-sectional view showing a step performed after the step shown in FIG. 10 in the same embodiment. 同実施の形態において、図11に示す工程の後に行われる工程を示す断面図である。FIG. 12 is a cross-sectional view showing a step performed after the step shown in FIG. 11 in the same embodiment. 同実施の形態において、図12に示す工程の後に行われる工程を示す断面図である。FIG. 13 is a cross-sectional view showing a step performed after the step shown in FIG. 12 in the same embodiment. 同実施の形態において、図13に示す工程の後に行われる工程を示す断面図である。FIG. 14 is a cross-sectional view showing a step performed after the step shown in FIG. 13 in the same embodiment. 同実施の形態において、図14に示す工程の後に行われる工程を示す断面図である。FIG. 15 is a cross-sectional view showing a step performed after the step shown in FIG. 14 in the same embodiment. 本発明の実施の形態3に係る半導体モジュールの製造方法の一工程を示す断面図である。It is sectional drawing which shows 1 process of the manufacturing method of the semiconductor module which concerns on Embodiment 3 of this invention. 同実施の形態において、図16に示す工程の後に行われる工程を示す断面図である。FIG. 17 is a cross-sectional view showing a step performed after the step shown in FIG. 16 in the same embodiment. 同実施の形態において、図17に示す工程の後に行われる工程を示す断面図である。FIG. 18 is a cross-sectional view showing a step performed after the step shown in FIG. 17 in the same embodiment. 同実施の形態において、図18に示す工程の後に行われる工程を示す断面図である。FIG. 19 is a cross-sectional view showing a step performed after the step shown in FIG. 18 in the same embodiment. 同実施の形態において、図19に示す工程の後に行われる工程を示す断面図である。FIG. 20 is a cross-sectional view showing a step performed after the step shown in FIG. 19 in the same embodiment. 同実施の形態において、図20に示す工程の後に行われる工程を示す断面図である。FIG. 21 is a cross-sectional view showing a step performed after the step shown in FIG. 20 in the same embodiment. 本発明の実施の形態4に係る半導体モジュールの製造方法の一工程を示す断面図である。It is sectional drawing which shows 1 process of the manufacturing method of the semiconductor module which concerns on Embodiment 4 of this invention. 同実施の形態において、図22に示す工程の後に行われる工程を示す断面図である。FIG. 23 is a cross-sectional view showing a step performed after the step shown in FIG. 22 in the same embodiment. 本発明の実施の形態5に係る半導体モジュールの製造方法の一工程を示す断面図である。It is sectional drawing which shows 1 process of the manufacturing method of the semiconductor module which concerns on Embodiment 5 of this invention. 同実施の形態において、図24に示す工程の後に行われる工程を示す断面図である。FIG. 25 is a cross-sectional view showing a step performed after the step shown in FIG. 24 in the same embodiment. 本発明の実施の形態6に係るパワーモジュールの断面図である。It is sectional drawing of the power module which concerns on Embodiment 6 of this invention.

実施の形態1
はじめに、半導体モジュールについて説明する。図1に示すように、半導体モジュール1では、半導体チップ10が実装基板20に接合されている。半導体チップ10では、半導体素子11の一例として、ショットキーバリアダイオード(SBD:Schottky Barrier Diode)がシリコン基板に形成されている。ショットキーバリアダイオードのサイズは、たとえば、10mm(縦)×10mm(横)×150μm(厚み)である。半導体チップ10には、実装基板20と対向する側に第1銅電極本体12aを含む第1電極部12が形成されている。
Embodiment 1
First, the semiconductor module will be described. As shown in FIG. 1, in the semiconductor module 1, the semiconductor chip 10 is bonded to the mounting substrate 20. In the semiconductor chip 10, as an example of the semiconductor element 11, a Schottky barrier diode (SBD: Schottky Barrier Diode) is formed on a silicon substrate. The size of the Schottky barrier diode is, for example, 10 mm (vertical) × 10 mm (horizontal) × 150 μm (thickness). In the semiconductor chip 10, the first electrode portion 12 including the first copper electrode body 12 a is formed on the side facing the mounting substrate 20.

実装基板20は、焼結アルミナからなるセラミック基板である。セラミック基板のサイズは、たとえば、15mm(縦)×15mm(横)×300μm(厚み)である。このセラミック基板は、DBC(登録商標)基板と称されている。実装基板20には、半導体チップ10と対向する側に第2銅電極本体22aを含む第2電極部22が形成されている。   The mounting substrate 20 is a ceramic substrate made of sintered alumina. The size of the ceramic substrate is, for example, 15 mm (length) × 15 mm (width) × 300 μm (thickness). This ceramic substrate is referred to as a DBC (registered trademark) substrate. On the mounting substrate 20, a second electrode portion 22 including a second copper electrode body 22 a is formed on the side facing the semiconductor chip 10.

第1電極部12と第2電極部22と接合することによって、半導体チップ10が実装基板20に実装されている。第1電極部12と第2電極部22とが接合する接合界面付近には、厚み約5nm程度の窒化銅32が介在する。また、接合された第1電極部12と第2電極部22の表面には、保護膜として窒化銅薄膜36が形成されている。   The semiconductor chip 10 is mounted on the mounting substrate 20 by bonding the first electrode portion 12 and the second electrode portion 22 together. Copper nitride 32 having a thickness of about 5 nm is interposed in the vicinity of the joining interface where the first electrode portion 12 and the second electrode portion 22 are joined. A copper nitride thin film 36 is formed as a protective film on the surfaces of the joined first electrode portion 12 and second electrode portion 22.

上述した半導体モジュール1では、第1電極部12と第2電極部22とは、窒化銅を介在させる態様で接合されて、接合界面に酸化銅が含まれていないことによって、強度が高く、熱履歴に強い接合信頼性を得ることができる。   In the semiconductor module 1 described above, the first electrode portion 12 and the second electrode portion 22 are bonded in a manner in which copper nitride is interposed, and the bonding interface does not contain copper oxide, so that the strength is high, and the heat Bonding reliability strong against history can be obtained.

次に、半導体モジュールの製造方法の第1例について説明する。まず、図2に示すように、半導体モジュールとなる、半導体チップ10と実装基板20とが用意される。半導体チップ10の一方の表面には、第1銅電極本体12aを含む第1電極部12が形成されている。実装基板20の一方の表面には、第2銅電極本体22aを含む第2電極部22が形成されている。   Next, a first example of a semiconductor module manufacturing method will be described. First, as shown in FIG. 2, a semiconductor chip 10 and a mounting substrate 20 that are semiconductor modules are prepared. A first electrode portion 12 including a first copper electrode main body 12 a is formed on one surface of the semiconductor chip 10. A second electrode portion 22 including a second copper electrode main body 22 a is formed on one surface of the mounting substrate 20.

次に、第1電極部12と第2電極部22とにプラズマ処理が施される。図3に示すように、RF(Radio Frequency)プラズマ照射装置のチャンバー50内に、半導体チップ10および実装基板20が搬入される。次に、チャンバー50内に窒素ガスが導入され、たとえば、RF出力100Wのもとで、約30秒間、窒素(N2)プラズマが半導体チップ10および実装基板20に照射される。この窒素プラズマの照射によって、第1銅電極本体12aの表面に第1窒化銅薄膜14が形成され、第2銅電極本体22aの表面に第2窒化銅薄膜24が形成される。第1窒化銅薄膜14および第2窒化銅薄膜24のそれぞれの膜厚は、約1〜10nm程度とされる。 Next, plasma processing is performed on the first electrode portion 12 and the second electrode portion 22. As shown in FIG. 3, the semiconductor chip 10 and the mounting substrate 20 are carried into a chamber 50 of an RF (Radio Frequency) plasma irradiation apparatus. Next, nitrogen gas is introduced into the chamber 50 and, for example, nitrogen (N 2 ) plasma is irradiated to the semiconductor chip 10 and the mounting substrate 20 under an RF output of 100 W for about 30 seconds. By this nitrogen plasma irradiation, a first copper nitride thin film 14 is formed on the surface of the first copper electrode body 12a, and a second copper nitride thin film 24 is formed on the surface of the second copper electrode body 22a. Each film thickness of the first copper nitride thin film 14 and the second copper nitride thin film 24 is about 1 to 10 nm.

ここで、RFプラズマ照射装置として、2種類のガスをチャンバー内に導入することが可能な仕様の場合には、2種類のプラズマを順次照射することが好ましい。すなわち、はじめに、チャンバー50内にアルゴンガスを導入し、アルゴン(Ar)プラズマを照射することによって、第1銅電極本体12aの表面および第2銅電極本体22aの表面をクリーニングし、次に、窒素プラズマを照射することによって窒化銅薄膜を形成する方が、第1電極部12と第2電極部22とをより強固に接合することが可能になる。   Here, when the specification is such that two types of gas can be introduced into the chamber as the RF plasma irradiation apparatus, it is preferable to sequentially irradiate two types of plasma. That is, first, argon gas is introduced into the chamber 50, and the surface of the first copper electrode body 12a and the surface of the second copper electrode body 22a are cleaned by irradiating with argon (Ar) plasma. Forming the copper nitride thin film by irradiating with plasma enables the first electrode portion 12 and the second electrode portion 22 to be bonded more firmly.

第1窒化銅薄膜14および第2窒化銅薄膜24のそれぞれの膜厚としては、0.5nm〜10nm程度が好ましい。膜厚が0.5nmよりも薄い場合には、後述する第1電極部12と第2電極部22とを加圧して密着させる際に、第1窒化銅薄膜14または第2窒化銅薄膜24が摩耗して、第1銅電極本体12aまたは第2銅電極本体22aの銅の部分が露出してしまうことがある。露出した銅が大気に晒されると表面が酸化されてしまい、不具合の原因になることがある。一方、膜厚が10nmよりも厚い場合には、大量の窒素ガスが発生する可能性が高くなって、良好な接合が得られないおそれがある。   The thickness of each of the first copper nitride thin film 14 and the second copper nitride thin film 24 is preferably about 0.5 nm to 10 nm. When the film thickness is less than 0.5 nm, the first copper nitride thin film 14 or the second copper nitride thin film 24 is formed when the first electrode portion 12 and the second electrode portion 22 described later are pressed and brought into close contact with each other. The copper part of the first copper electrode body 12a or the second copper electrode body 22a may be exposed due to wear. When exposed copper is exposed to the atmosphere, the surface is oxidized, which may cause problems. On the other hand, when the film thickness is thicker than 10 nm, there is a high possibility that a large amount of nitrogen gas is generated, and there is a possibility that good bonding cannot be obtained.

次に、室温の大気中において、図4に示すように、第1電極部12と第2電極部22とが対向するように、半導体チップ10と実装基板20とが配置される。次に、図5に示すように、第1銅電極本体12aと第2銅電極本体22aとの間に、第1窒化銅薄膜14および第2窒化銅薄膜24を介在させる態様で、第1電極部12と第2電極部22とを密着させて加圧(矢印70参照)することで、半導体チップ10と実装基板20とが仮接合される。第1電極部12と第2電極部22とを加圧する加圧力は、接合面の密着を促すために0.1MPa以上に設定することが好ましい。一方、半導体チップ10の基板等が割れるのを防止するために、加圧力は50MPa以下に設定することが好ましい。   Next, as shown in FIG. 4, the semiconductor chip 10 and the mounting substrate 20 are arranged so that the first electrode portion 12 and the second electrode portion 22 face each other in the air at room temperature. Next, as shown in FIG. 5, the first electrode is formed in such a manner that the first copper nitride thin film 14 and the second copper nitride thin film 24 are interposed between the first copper electrode main body 12a and the second copper electrode main body 22a. The semiconductor chip 10 and the mounting substrate 20 are temporarily bonded by bringing the part 12 and the second electrode part 22 into close contact and applying pressure (see arrow 70). The pressure applied to pressurize the first electrode portion 12 and the second electrode portion 22 is preferably set to 0.1 MPa or more in order to promote close contact of the joint surfaces. On the other hand, in order to prevent the substrate of the semiconductor chip 10 from being broken, it is preferable to set the applied pressure to 50 MPa or less.

次に、図6に示すように、仮接合状態の半導体チップ10および実装基板20を加圧しながら、温度約250℃のもとで加熱することによって、第1窒化銅薄膜14と第2窒化銅薄膜24が仮接合している部分では、窒化銅32(第1窒化銅薄膜14および第2窒化銅薄膜24)が拡散して拡散接合層30が形成される。拡散接合層30が形成されることで、仮接合状態から半導体チップ10と実装基板20とが実質的に接合された状態になる。また、第1銅電極本体12aおよび第2銅電極本体22aの側面等に露出した第1窒化銅薄膜14aの部分および第2窒化銅薄膜24aの部分では、窒化銅が分解し窒素が放出されて、還元銅薄膜34が形成される。   Next, as shown in FIG. 6, the first copper nitride thin film 14 and the second copper nitride are heated by heating the semiconductor chip 10 and the mounting substrate 20 in the temporarily bonded state at a temperature of about 250 ° C. while applying pressure. In the portion where the thin film 24 is temporarily bonded, the copper nitride 32 (the first copper nitride thin film 14 and the second copper nitride thin film 24) is diffused to form the diffusion bonding layer 30. By forming the diffusion bonding layer 30, the semiconductor chip 10 and the mounting substrate 20 are substantially bonded from the temporarily bonded state. Further, in the portion of the first copper nitride thin film 14a and the portion of the second copper nitride thin film 24a exposed on the side surfaces of the first copper electrode main body 12a and the second copper electrode main body 22a, the copper nitride is decomposed and nitrogen is released. Then, a reduced copper thin film 34 is formed.

この接合の際の加熱温度は、窒化銅の拡散が始まる100℃以上であればよい。一方、温度が高いほど窒化銅の拡散が速くなって工程時間を短くすることができるが、温度が高くなりすぎると、急激に窒素が窒化銅から放出されてボイドの原因となる。このため、加熱温度は、300℃以下であることが好ましい。   The heating temperature at the time of this joining should just be 100 degreeC or more from which the diffusion of copper nitride begins. On the other hand, the higher the temperature, the faster the diffusion of copper nitride and the process time can be shortened. However, when the temperature is too high, nitrogen is suddenly released from the copper nitride and causes voids. For this reason, it is preferable that heating temperature is 300 degrees C or less.

ここで、大気中に露出した還元銅薄膜34は、酸化される可能性がある。すでに述べたように、銅が酸化されると不具合の原因となる。このため、保護膜を形成することが好ましい。そこで、次に、図7に示すように、露出している還元銅薄膜34を再度窒化することによって、保護膜としての窒化銅薄膜36が形成される。こうして、半導体モジュール1が完成する。   Here, the reduced copper thin film 34 exposed to the atmosphere may be oxidized. As already mentioned, the oxidation of copper causes problems. For this reason, it is preferable to form a protective film. Therefore, next, as shown in FIG. 7, the exposed reduced copper thin film 34 is again nitrided to form a copper nitride thin film 36 as a protective film. Thus, the semiconductor module 1 is completed.

上述した半導体モジュールの製造方法では、半導体チップ10の第1電極部12を、実装基板20の第2電極部22に接合することによって、半導体チップ10が実装基板20に実装される。その第1電極部12と第2電極部22では、窒素プラズマを照射することによって、第1銅電極本体12aの表面に第1窒化銅薄膜14が形成され、第2銅電極本体22aの表面に第2窒化銅薄膜24が形成される。そして、第1窒化銅薄膜14と第2窒化銅薄膜24とを接触させて加圧しながら熱処理を施すことによって、窒化銅32(拡散接合層30)を介在させる態様で第1電極部12が第2電極部22に接合される。   In the semiconductor module manufacturing method described above, the semiconductor chip 10 is mounted on the mounting substrate 20 by bonding the first electrode portion 12 of the semiconductor chip 10 to the second electrode portion 22 of the mounting substrate 20. In the first electrode portion 12 and the second electrode portion 22, by irradiating nitrogen plasma, the first copper nitride thin film 14 is formed on the surface of the first copper electrode body 12a, and on the surface of the second copper electrode body 22a. A second copper nitride thin film 24 is formed. Then, the first electrode unit 12 is formed in such a manner that the copper nitride 32 (diffusion bonding layer 30) is interposed by applying heat treatment while bringing the first copper nitride thin film 14 and the second copper nitride thin film 24 into contact with each other and applying pressure. Joined to the two-electrode portion 22.

これにより、前処理室から気密状態のもとで電子部品が処理室まで搬送される接合装置を用いることなく、また、ナノ粒子のような高価な材料を用いることなく、汎用されているプラズマ照射装置や熱処理装置を用いて、銅(第1電極部12)と銅(第2電極部22)とが強固に、かつ、緻密に接合された半導体モジュール1を製造することができる。   As a result, plasma irradiation which is widely used without using a bonding apparatus in which electronic components are transported from the pretreatment chamber to the treatment chamber in an airtight state and without using expensive materials such as nanoparticles. The semiconductor module 1 in which copper (first electrode portion 12) and copper (second electrode portion 22) are firmly and densely joined can be manufactured using an apparatus or a heat treatment apparatus.

実施の形態2
ここでは、半導体モジュールの製造方法の第2例として、スパッタ法を用いて銅電極本体と窒化銅薄膜を形成する場合について説明する。なお、実施の形態1において説明した半導体モジュールの製造方法における部材と同一部材については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
Embodiment 2
Here, the case where a copper electrode main body and a copper nitride thin film are formed using a sputtering method will be described as a second example of the semiconductor module manufacturing method. The same members as those in the semiconductor module manufacturing method described in the first embodiment are denoted by the same reference numerals, and the description thereof will not be repeated unless necessary.

まず、図8に示すように、半導体チップとなる、半導体基板にショットキーバリアダイオードが形成された半導体素子11と、実装基板となるセラミック基板20aが用意される。次に、図9に示すように、半導体素子11とセラミック基板20aが、スパッタ装置のチャンバー51内に搬送される。次に、スパッタ法によって銅を堆積することにより、半導体素子11の表面に銅膜12bが形成され、セラミック基板20aの表面に銅膜22bが形成される。   First, as shown in FIG. 8, a semiconductor element 11 that is a semiconductor chip and in which a Schottky barrier diode is formed on a semiconductor substrate, and a ceramic substrate 20a that is a mounting substrate are prepared. Next, as shown in FIG. 9, the semiconductor element 11 and the ceramic substrate 20a are transported into a chamber 51 of the sputtering apparatus. Next, by depositing copper by sputtering, a copper film 12b is formed on the surface of the semiconductor element 11, and a copper film 22b is formed on the surface of the ceramic substrate 20a.

銅膜12b、22bの形成に引き続き、図10に示すように、スパッタ法によって窒化銅を堆積することにより、銅膜12bの表面上に第1窒化銅薄膜14bが形成され、銅膜22bの表面上に第2窒化銅薄膜24bが形成される。   Subsequent to the formation of the copper films 12b and 22b, as shown in FIG. 10, the first copper nitride thin film 14b is formed on the surface of the copper film 12b by depositing copper nitride by sputtering, and the surface of the copper film 22b. A second copper nitride thin film 24b is formed thereon.

次に、図11に示すように、半導体素子11の表面に形成された銅膜12b等をパターニングすることによって、第1銅電極本体12aを含む第1電極部12が形成される。第1銅電極本体12aの表面(側面除く)上には、第1窒化銅薄膜14bが形成されている。また、セラミック基板20aの表面に形成された銅膜22b等をパターニングすることによって、第2銅電極本体22aを含む第2電極部22が形成される。第2銅電極本体22aの表面(側面除く)上には、第2窒化銅薄膜24bが形成されている。こうして、半導体チップ10と実装基板20が形成される。   Next, as shown in FIG. 11, the first electrode portion 12 including the first copper electrode body 12a is formed by patterning the copper film 12b and the like formed on the surface of the semiconductor element 11. A first copper nitride thin film 14b is formed on the surface (excluding side surfaces) of the first copper electrode body 12a. Moreover, the 2nd electrode part 22 containing the 2nd copper electrode main body 22a is formed by patterning the copper film 22b etc. which were formed in the surface of the ceramic substrate 20a. A second copper nitride thin film 24b is formed on the surface (excluding side surfaces) of the second copper electrode body 22a. Thus, the semiconductor chip 10 and the mounting substrate 20 are formed.

次に、室温の大気中において、図12に示すように、第1電極部12と第2電極部22とが対向するように、半導体チップ10と実装基板20とが配置される。次に、図13に示すように、第1銅電極本体12aと第2銅電極本体22aとの間に、第1窒化銅薄膜14および第2窒化銅薄膜24を介在させる態様で、第1電極部12と第2電極部22とを密着させて加圧(矢印70参照)することで、半導体チップ10と実装基板20とが仮接合される。このとき、図5に示す工程において説明したように、第1電極部12と第2電極部22とを加圧する加圧力は、1MPa以上50MPa以下に設定することが好ましい。   Next, as shown in FIG. 12, the semiconductor chip 10 and the mounting substrate 20 are arranged so that the first electrode portion 12 and the second electrode portion 22 face each other in the air at room temperature. Next, as shown in FIG. 13, the first electrode is formed by interposing the first copper nitride thin film 14 and the second copper nitride thin film 24 between the first copper electrode main body 12a and the second copper electrode main body 22a. The semiconductor chip 10 and the mounting substrate 20 are temporarily bonded by bringing the part 12 and the second electrode part 22 into close contact and applying pressure (see arrow 70). At this time, as described in the process shown in FIG. 5, it is preferable to set the pressure applied to the first electrode portion 12 and the second electrode portion 22 to 1 MPa or more and 50 MPa or less.

次に、図14に示すように、仮接合状態の半導体チップ10および実装基板20を加圧しながら、温度約250℃のもとで加熱することによって、第1窒化銅薄膜14と第2窒化銅薄膜24が仮接合している部分では、窒化銅32(第1窒化銅薄膜14および第2窒化銅薄膜24)が拡散して拡散接合層30が形成される。図6に示す工程において説明したように、拡散接合層30が形成されることで、半導体チップ10と実装基板20とが実質的に接合された状態になる。また、第2銅電極本体22aの上面に露出した第2窒化銅薄膜24が分解して、還元銅薄膜34が形成される。   Next, as shown in FIG. 14, the first copper nitride thin film 14 and the second copper nitride are heated by heating the semiconductor chip 10 and the mounting substrate 20 in the temporarily bonded state at a temperature of about 250 ° C. while applying pressure. In the portion where the thin film 24 is temporarily bonded, the copper nitride 32 (the first copper nitride thin film 14 and the second copper nitride thin film 24) is diffused to form the diffusion bonding layer 30. As described in the process shown in FIG. 6, by forming the diffusion bonding layer 30, the semiconductor chip 10 and the mounting substrate 20 are substantially bonded. Moreover, the 2nd copper nitride thin film 24 exposed on the upper surface of the 2nd copper electrode main body 22a decomposes | disassembles, and the reduced copper thin film 34 is formed.

次に、図7に示す工程において説明したように、保護膜が形成される。図15に示すように、露出した第1銅電極本体12a、第2銅電極本体22aおよび還元銅薄膜34の表面を再度窒化することによって、保護膜としての窒化銅薄膜36が形成される。こうして、半導体モジュール1が完成する。   Next, as described in the process shown in FIG. 7, a protective film is formed. As shown in FIG. 15, the exposed surfaces of the first copper electrode body 12a, the second copper electrode body 22a, and the reduced copper thin film 34 are nitrided again, thereby forming a copper nitride thin film 36 as a protective film. Thus, the semiconductor module 1 is completed.

上述した半導体モジュールの製造方法では、半導体チップ10の第1電極部12を、実装基板20の第2電極部22に接合することによって、半導体チップ10が実装基板20に実装される。半導体チップ10と実装基板20では、スパッタ法によって、第1銅電極本体12aを含む第1電極部12と、第2銅電極本体22aを含む第2電極部22とが形成される。さらに、スパッタ法によって、第1銅電極本体12aの表面に第1窒化銅薄膜14が形成され、第2銅電極本体22aの表面に第2窒化銅薄膜24が形成される。そして、第1窒化銅薄膜14と第2窒化銅薄膜24とを接触させて加圧しながら熱処理を施すことによって、窒化銅32(拡散接合層30)を介在させる態様で第1電極部12が第2電極部22に接合される。   In the semiconductor module manufacturing method described above, the semiconductor chip 10 is mounted on the mounting substrate 20 by bonding the first electrode portion 12 of the semiconductor chip 10 to the second electrode portion 22 of the mounting substrate 20. In the semiconductor chip 10 and the mounting substrate 20, the first electrode part 12 including the first copper electrode body 12a and the second electrode part 22 including the second copper electrode body 22a are formed by sputtering. Further, the first copper nitride thin film 14 is formed on the surface of the first copper electrode body 12a and the second copper nitride thin film 24 is formed on the surface of the second copper electrode body 22a by sputtering. Then, the first electrode unit 12 is formed in such a manner that the copper nitride 32 (diffusion bonding layer 30) is interposed by applying heat treatment while bringing the first copper nitride thin film 14 and the second copper nitride thin film 24 into contact with each other and applying pressure. Joined to the two-electrode portion 22.

これにより、前処理室から気密状態のもとで電子部品が処理室まで搬送される接合装置を用いることなく、また、ナノ粒子のような高価な材料を用いることなく、汎用されているスパッタ装置や熱処理装置を用いて、銅(第1電極部12)と銅(第2電極部22)とが強固に、かつ、緻密に接合された半導体モジュールを製造することができる。   As a result, a sputtering apparatus that is widely used without using a bonding apparatus in which electronic components are transported from the pretreatment chamber to the processing chamber in an airtight state, and without using an expensive material such as nanoparticles. Alternatively, a semiconductor module in which copper (first electrode portion 12) and copper (second electrode portion 22) are firmly and densely joined can be manufactured using a heat treatment apparatus.

実施の形態3
ここでは、半導体モジュールの製造方法の第3例として、実装基板として銅板を適用する場合について説明する。なお、実施の形態1において説明した半導体モジュールの製造方法における部材と同一部材については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
Embodiment 3
Here, the case where a copper plate is applied as a mounting substrate will be described as a third example of the method for manufacturing a semiconductor module. The same members as those in the semiconductor module manufacturing method described in the first embodiment are denoted by the same reference numerals, and the description thereof will not be repeated unless necessary.

まず、図16に示すように、半導体モジュールとなる、半導体チップ10と実装基板20とが用意される。実装基板20として、銅板20bが適用される。銅板20bは、第2電極部22(第2銅電極本体22a)を兼ねることになる。銅板20bのサイズは、たとえば、15mm(縦)×15mm(横)×300μm(厚み)であり、無酸素銅板から切り出される。   First, as shown in FIG. 16, a semiconductor chip 10 and a mounting substrate 20 to be a semiconductor module are prepared. As the mounting substrate 20, a copper plate 20b is applied. The copper plate 20b also serves as the second electrode portion 22 (second copper electrode body 22a). The size of the copper plate 20b is, for example, 15 mm (length) × 15 mm (width) × 300 μm (thickness), and is cut out from the oxygen-free copper plate.

次に、図2に示す工程と同様にして、窒素プラズマが照射される。図17に示すように、チャンバー50内に、半導体チップ10および実装基板20が搬入され、窒素プラズマを照射することによって、第1銅電極本体12aの表面に第1窒化銅薄膜14(14a)が形成され、第2銅電極本体22aの表面に第2窒化銅薄膜24(24a)が形成される。   Next, nitrogen plasma is irradiated in the same manner as in the step shown in FIG. As shown in FIG. 17, the semiconductor chip 10 and the mounting substrate 20 are carried into the chamber 50 and irradiated with nitrogen plasma, whereby the first copper nitride thin film 14 (14a) is formed on the surface of the first copper electrode body 12a. The second copper nitride thin film 24 (24a) is formed on the surface of the second copper electrode body 22a.

次に、室温の大気中において、図18に示すように、第1電極部12と第2電極部22とが対向するように、半導体チップ10と実装基板20とが配置される。次に、図19に示すように、第1銅電極本体12aと第2銅電極本体22aとの間に、第1窒化銅薄膜14および第2窒化銅薄膜24を介在させる態様で、第1電極部12と第2電極部22とを密着させて加圧(矢印70参照)することで、半導体チップ10と実装基板20とが仮接合される。   Next, as shown in FIG. 18, the semiconductor chip 10 and the mounting substrate 20 are arranged so that the first electrode portion 12 and the second electrode portion 22 face each other in the air at room temperature. Next, as shown in FIG. 19, the first electrode is formed in such a manner that the first copper nitride thin film 14 and the second copper nitride thin film 24 are interposed between the first copper electrode main body 12a and the second copper electrode main body 22a. The semiconductor chip 10 and the mounting substrate 20 are temporarily bonded by bringing the part 12 and the second electrode part 22 into close contact and applying pressure (see arrow 70).

次に、図20に示すように、仮接合状態の半導体チップ10および実装基板20を加圧しながら、温度約250℃のもとで加熱することによって、第1窒化銅薄膜14と第2窒化銅薄膜24が仮接合している部分では、窒化銅32(第1窒化銅薄膜14および第2窒化銅薄膜24)が拡散して拡散接合層30が形成される。拡散接合層30が形成されることで、仮接合状態から半導体チップ10と実装基板20とが実質的に接合された状態になる。また、第1銅電極本体12aおよび第2銅電極本体22aの側面等では、露出している第1窒化銅薄膜14と第2窒化銅薄膜24が分解して、還元銅薄膜34が形成される。次に、図21に示すように、露出した還元銅薄膜34を再度窒化することによって、保護膜としての窒化銅薄膜36が形成される。こうして、半導体モジュール1が完成する。   Next, as shown in FIG. 20, the first copper nitride thin film 14 and the second copper nitride are heated by heating the semiconductor chip 10 and the mounting substrate 20 in the temporarily bonded state under a temperature of about 250 ° C. In the portion where the thin film 24 is temporarily bonded, the copper nitride 32 (the first copper nitride thin film 14 and the second copper nitride thin film 24) is diffused to form the diffusion bonding layer 30. By forming the diffusion bonding layer 30, the semiconductor chip 10 and the mounting substrate 20 are substantially bonded from the temporarily bonded state. Further, the exposed first copper nitride thin film 14 and the second copper nitride thin film 24 are decomposed on the side surfaces of the first copper electrode main body 12a and the second copper electrode main body 22a, and the reduced copper thin film 34 is formed. . Next, as shown in FIG. 21, the exposed reduced copper thin film 34 is again nitrided to form a copper nitride thin film 36 as a protective film. Thus, the semiconductor module 1 is completed.

上述した半導体モジュールの製造方法では、半導体チップ10の第1電極部12を、実装基板20の第2電極部22に接合することによって、半導体チップ10が実装基板20に実装される。その実装基板20として、第2電極部22(第2銅電極本体22a)の機能を含む銅板20bが適用される。その第1電極部12と第2電極部22(銅板20b)では、窒素プラズマを照射することによって、第1銅電極本体12aの表面に第1窒化銅薄膜14が形成され、第2銅電極本体22a(銅板20b)の表面に第2窒化銅薄膜24が形成される。そして、第1窒化銅薄膜14と第2窒化銅薄膜24とを接触させて加圧しながら熱処理を施すことによって、窒化銅32(拡散接合層30)を介在させる態様で第1電極部12が第2電極部22に接合される。   In the semiconductor module manufacturing method described above, the semiconductor chip 10 is mounted on the mounting substrate 20 by bonding the first electrode portion 12 of the semiconductor chip 10 to the second electrode portion 22 of the mounting substrate 20. As the mounting substrate 20, a copper plate 20b including the function of the second electrode portion 22 (second copper electrode main body 22a) is applied. In the first electrode portion 12 and the second electrode portion 22 (copper plate 20b), the first copper nitride thin film 14 is formed on the surface of the first copper electrode body 12a by irradiating nitrogen plasma, and the second copper electrode body A second copper nitride thin film 24 is formed on the surface of 22a (copper plate 20b). Then, the first electrode unit 12 is formed in such a manner that the copper nitride 32 (diffusion bonding layer 30) is interposed by applying heat treatment while bringing the first copper nitride thin film 14 and the second copper nitride thin film 24 into contact with each other and applying pressure. Joined to the two-electrode portion 22.

これにより、前処理室から気密状態のもとで電子部品が処理室まで搬送される接合装置を用いることなく、また、ナノ粒子のような高価な材料を用いることなく、汎用されているプラズマ照射装置や熱処理装置を用いて、銅(第1電極部12)と銅(第2電極部22)とが強固に、かつ、緻密に接合された半導体モジュールを製造することができる。また、銅板20bを適用することで、種々の形態の半導体(パワー)モジュールに適用することができる。   As a result, plasma irradiation which is widely used without using a bonding apparatus in which electronic components are transported from the pretreatment chamber to the treatment chamber in an airtight state and without using expensive materials such as nanoparticles. A semiconductor module in which copper (first electrode portion 12) and copper (second electrode portion 22) are firmly and densely joined can be manufactured using an apparatus or a heat treatment apparatus. Moreover, it can apply to the semiconductor (power) module of various forms by applying the copper plate 20b.

実施の形態4
ここでは、半導体モジュールの製造方法の第4例として、アンモニア溶液を用いて窒化銅薄膜を形成する場合について説明する。なお、実施の形態1において説明した半導体モジュールの製造方法における部材と同一部材については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
Embodiment 4
Here, a case where a copper nitride thin film is formed using an ammonia solution will be described as a fourth example of the semiconductor module manufacturing method. The same members as those in the semiconductor module manufacturing method described in the first embodiment are denoted by the same reference numerals, and the description thereof will not be repeated unless necessary.

まず、図2に示す工程と同様にして、半導体モジュールとなる、半導体チップ10と実装基板20とが用意される(図2参照)。次に、アンモニア溶液によって銅の窒化が行われる。図22に示すように、薬液槽52にアンモニア溶液54が用意される。アンモニア溶液54の濃度は、たとえば、約25%とされる。また、アンモニア溶液54の温度は、約40℃に設定される。そのアンモニア溶液54に、約10分程度、半導体チップ10と実装基板20が浸漬される。   First, similarly to the process shown in FIG. 2, a semiconductor chip 10 and a mounting substrate 20 to be a semiconductor module are prepared (see FIG. 2). Next, copper is nitrided with an ammonia solution. As shown in FIG. 22, an ammonia solution 54 is prepared in the chemical tank 52. The concentration of the ammonia solution 54 is about 25%, for example. The temperature of the ammonia solution 54 is set to about 40 ° C. The semiconductor chip 10 and the mounting substrate 20 are immersed in the ammonia solution 54 for about 10 minutes.

これにより、第1銅電極本体12aの表面には、膜厚約1〜10nm程度の第1窒化銅薄膜14が形成される。また、第2銅電極本体22aの表面にも、膜厚約1〜10nm程度の第2窒化銅薄膜24が形成される(図4等参照)。   As a result, a first copper nitride thin film 14 having a thickness of about 1 to 10 nm is formed on the surface of the first copper electrode body 12a. A second copper nitride thin film 24 having a thickness of about 1 to 10 nm is also formed on the surface of the second copper electrode body 22a (see FIG. 4 and the like).

その後、図4〜図7に示す工程(実施の形態1)と同様の工程を経て、図23に示すように、半導体チップ10の第1電極部12が、実装基板20の第2電極部22に接合された半導体モジュール1が得られる。図23に示すように、第1電極部12の第1銅電極本体12aと第2電極部22の第2銅電極本体22aとの間には、窒化銅32が拡散した拡散接合層30が介在する。   Thereafter, through steps similar to those shown in FIGS. 4 to 7 (Embodiment 1), the first electrode portion 12 of the semiconductor chip 10 is replaced with the second electrode portion 22 of the mounting substrate 20 as shown in FIG. Thus, the semiconductor module 1 bonded to is obtained. As shown in FIG. 23, a diffusion bonding layer 30 in which copper nitride 32 is diffused is interposed between the first copper electrode body 12 a of the first electrode portion 12 and the second copper electrode body 22 a of the second electrode portion 22. To do.

上述した半導体モジュールの製造方法では、プラズマ処理の代わりに、アンモニア溶液に第1銅電極本体12aおよび第2銅電極本体22aを浸漬することによって、第1窒化銅薄膜14cおよび第2窒化銅薄膜24cが形成される。これにより、設備コストの低減に寄与することができる。   In the semiconductor module manufacturing method described above, the first copper nitride thin film 14c and the second copper nitride thin film 24c are obtained by immersing the first copper electrode body 12a and the second copper electrode body 22a in an ammonia solution instead of the plasma treatment. Is formed. Thereby, it can contribute to reduction of equipment cost.

なお、上述した半導体モジュールの製造方法では、半導体チップ10と実装基板20との双方を同じアンモニア溶液54に浸漬する場合について説明したが、半導体チップ10と実装基板20とを、別々にアンモニア溶液に浸漬させるようにしてもよい。   In the semiconductor module manufacturing method described above, the case where both the semiconductor chip 10 and the mounting substrate 20 are immersed in the same ammonia solution 54 has been described. However, the semiconductor chip 10 and the mounting substrate 20 are separately put into an ammonia solution. You may make it soak.

実施の形態5
ここでは、半導体モジュールの製造方法の第5例として、アンモニアガスを用いて窒化銅薄膜を形成する場合について説明する。なお、実施の形態1において説明した半導体モジュールの製造方法における部材と同一部材については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
Embodiment 5
Here, a case where a copper nitride thin film is formed using ammonia gas will be described as a fifth example of the semiconductor module manufacturing method. The same members as those in the semiconductor module manufacturing method described in the first embodiment are denoted by the same reference numerals, and the description thereof will not be repeated unless necessary.

まず、図2に示す工程と同様にして、半導体モジュールとなる、半導体チップ10と実装基板20とが用意される(図2参照)。次に、アンモニアガスによって銅の窒化が行われる。図24に示すように、半導体チップ10と実装基板20とがチャンバー50内に搬入される。チャンバー50内にアンモニアガス56が導入され、チャンバー内の温度が約300℃に設定される。そのアンモニアガスに、約10時間程度、半導体チップ10と実装基板20が晒される。   First, similarly to the process shown in FIG. 2, a semiconductor chip 10 and a mounting substrate 20 to be a semiconductor module are prepared (see FIG. 2). Next, nitriding of copper is performed with ammonia gas. As shown in FIG. 24, the semiconductor chip 10 and the mounting substrate 20 are carried into the chamber 50. Ammonia gas 56 is introduced into the chamber 50, and the temperature in the chamber is set to about 300 ° C. The semiconductor chip 10 and the mounting substrate 20 are exposed to the ammonia gas for about 10 hours.

これにより、第1銅電極本体12aの表面には、膜厚約1〜10nm程度の第1窒化銅薄膜14が形成される。また、第2銅電極本体22aの表面にも、膜厚約1〜10nm程度の第2窒化銅薄膜24が形成される(図4等参照)。   As a result, a first copper nitride thin film 14 having a thickness of about 1 to 10 nm is formed on the surface of the first copper electrode body 12a. A second copper nitride thin film 24 having a thickness of about 1 to 10 nm is also formed on the surface of the second copper electrode body 22a (see FIG. 4 and the like).

その後、図4〜図7に示す工程(実施の形態1)と同様の工程を経て、図25に示すように、半導体チップ10の第1電極部12が、実装基板20の第2電極部22に接合された半導体モジュール1が得られる。図25に示すように、第1電極部12の第1銅電極本体12aと第2電極部22の第2銅電極本体22aとの間には、窒化銅32が拡散した拡散接合層30が介在する。   Thereafter, through steps similar to those shown in FIGS. 4 to 7 (Embodiment 1), the first electrode portion 12 of the semiconductor chip 10 becomes the second electrode portion 22 of the mounting substrate 20 as shown in FIG. Thus, the semiconductor module 1 bonded to is obtained. As shown in FIG. 25, a diffusion bonding layer 30 in which copper nitride 32 is diffused is interposed between the first copper electrode body 12 a of the first electrode portion 12 and the second copper electrode body 22 a of the second electrode portion 22. To do.

上述した半導体モジュールの製造方法では、プラズマ処理の代わりに、アンモニアガスに第1銅電極本体12aおよび第2銅電極本体22aを晒すことによって、第1窒化銅薄膜14cおよび第2窒化銅薄膜24cが形成される。これにより、設備コストの低減に寄与することができる。   In the semiconductor module manufacturing method described above, the first copper nitride thin film 14c and the second copper nitride thin film 24c are formed by exposing the first copper electrode body 12a and the second copper electrode body 22a to ammonia gas instead of the plasma treatment. It is formed. Thereby, it can contribute to reduction of equipment cost.

なお、上述した半導体モジュールの製造方法では、半導体チップ10と実装基板20との双方を同じアンモニアガスに晒す場合について説明したが、半導体チップ10と実装基板20とを、別々にアンモニアガスに晒すようにしてもよい。   In the semiconductor module manufacturing method described above, the case where both the semiconductor chip 10 and the mounting substrate 20 are exposed to the same ammonia gas has been described. However, the semiconductor chip 10 and the mounting substrate 20 are separately exposed to ammonia gas. It may be.

実施の形態6
ここでは、半導体モジュールを適用したパワー半導体モジュールの製造方法について説明する。なお、実施の形態1において説明した半導体モジュールの製造方法における部材と同一部材については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
Embodiment 6
Here, a method for manufacturing a power semiconductor module to which the semiconductor module is applied will be described. The same members as those in the semiconductor module manufacturing method described in the first embodiment are denoted by the same reference numerals, and the description thereof will not be repeated unless necessary.

半導体チップとして、GaN等を適用した半導体チップ10が用意される。また、実装基板として、アルミナまたは窒化ケイ素等からなるセラミック基板を適用した実装基板20が用意される。次に、図3〜図7に示す工程(実施の形態1)と同様の工程を経て、半導体チップ10の第1電極部12が実装基板20に接合される(図7参照)。   A semiconductor chip 10 to which GaN or the like is applied is prepared as a semiconductor chip. Further, a mounting substrate 20 to which a ceramic substrate made of alumina, silicon nitride, or the like is applied is prepared as the mounting substrate. Next, the first electrode portion 12 of the semiconductor chip 10 is bonded to the mounting substrate 20 through the same steps as those shown in FIGS. 3 to 7 (first embodiment) (see FIG. 7).

次に、図26に示すように、セラミック基板(実装基板20)において、半導体チップ10が実装されている側とは反対の側が、ヒートシンク60に接合される。こうして、パワー半導体モジュール2が完成する。   Next, as shown in FIG. 26, a side of the ceramic substrate (mounting substrate 20) opposite to the side on which the semiconductor chip 10 is mounted is bonded to the heat sink 60. Thus, the power semiconductor module 2 is completed.

上述したパワー半導体モジュールの製造方法では、窒化銅32(拡散接合層30)を介在させる態様で第1銅電極本体12aと第2銅電極本体22aとを接合することによって、半導体チップ10が実装基板20に実装される。   In the method of manufacturing the power semiconductor module described above, the semiconductor chip 10 is mounted on the mounting substrate by bonding the first copper electrode body 12a and the second copper electrode body 22a with the copper nitride 32 (diffusion bonding layer 30) interposed. 20 is implemented.

これにより、半導体チップが半田によって実装基板に接合されている場合と比べて、半導体チップ10から実装基板20を経てヒートシンク60までの熱抵抗が大幅に低減される。その結果、発熱量に対する許容量が向上し、パワー半導体モジュール2としての特性が向上し、また、パワー半導体モジュール2の寿命を延ばすことができる。さらに、熱抵抗が大幅に低減されることで、半導体チップ10のサイズを縮小させたり、冷却機能を簡素化させることができ、コストの削減を図ることができる。   Thereby, the thermal resistance from the semiconductor chip 10 to the heat sink 60 through the mounting substrate 20 is greatly reduced as compared with the case where the semiconductor chip is bonded to the mounting substrate by solder. As a result, the allowable amount for the heat generation amount is improved, the characteristics as the power semiconductor module 2 are improved, and the life of the power semiconductor module 2 can be extended. Furthermore, since the thermal resistance is greatly reduced, the size of the semiconductor chip 10 can be reduced, the cooling function can be simplified, and the cost can be reduced.

なお、上述した半導体モジュールでは、半導体チップに形成されている半導体素子の一例として、ショットキーバリアダイオードを例に挙げて説明した。半導体素子としては、これに限られず、IGBT(Insulated Gate Bipolar Transistor)等の他のパワー半導体素子、レーザダイオード、または、発光ダイオード等についても適用することが可能である。   In the semiconductor module described above, a Schottky barrier diode has been described as an example of a semiconductor element formed on a semiconductor chip. The semiconductor element is not limited to this, and can be applied to other power semiconductor elements such as an IGBT (Insulated Gate Bipolar Transistor), a laser diode, or a light emitting diode.

今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。   The embodiment disclosed this time is an example, and the present invention is not limited to this. The present invention is defined by the terms of the claims, rather than the scope described above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明は、発熱量の比較的多い半導体チップが実装基板に実装される半導体モジュールに有効に利用される。   The present invention is effectively used for a semiconductor module in which a semiconductor chip having a relatively large amount of heat generation is mounted on a mounting substrate.

1 半導体モジュール、2 パワーモジュール、10 半導体チップ、11 半導体素子、11a ショットキーバリアダイオード、12 第1電極部、12a 第1銅電極本体、12b 銅膜、14、14a、14b、14c、14d 第1窒化銅薄膜、20 実装基板、20a セラミック基板、20b 銅板、22 第2電極部、22a 第2銅電極本体、22b 銅膜、24、24a、24b、24c、24d 第2窒化銅薄膜、30 拡散接合層、32 窒化銅、34 還元銅薄膜、36 窒化銅薄膜、50、51 チャンバー、52 薬液槽、54 アンモニア水溶液、56 アンモニアガス、60 ヒートシンク、70 矢印。   DESCRIPTION OF SYMBOLS 1 Semiconductor module, 2 Power module, 10 Semiconductor chip, 11 Semiconductor element, 11a Schottky barrier diode, 12 1st electrode part, 12a 1st copper electrode main body, 12b Copper film, 14, 14a, 14b, 14c, 14d 1st Copper nitride thin film, 20 mounting substrate, 20a ceramic substrate, 20b copper plate, 22 second electrode part, 22a second copper electrode body, 22b copper film, 24, 24a, 24b, 24c, 24d second copper nitride thin film, 30 diffusion bonding Layer, 32 Copper nitride, 34 Reduced copper thin film, 36 Copper nitride thin film, 50, 51 Chamber, 52 Chemical bath, 54 Ammonia aqueous solution, 56 Ammonia gas, 60 Heat sink, 70 Arrows.

Claims (15)

第1銅電極本体を含む第1電極部が形成された半導体チップと、
第2銅電極本体を含む第2電極部が形成された実装基板と
を備え、
前記半導体チップは、前記第1電極部と前記第2電極部とを対向させて前記第1銅電極本体と前記第2銅電極本体との間に窒化銅を介在させる態様で、前記実装基板に接合された、半導体モジュール。
A semiconductor chip on which a first electrode portion including a first copper electrode body is formed;
A mounting substrate on which a second electrode portion including a second copper electrode body is formed,
In the semiconductor chip, the first electrode portion and the second electrode portion are opposed to each other, and copper nitride is interposed between the first copper electrode body and the second copper electrode body. Bonded semiconductor module.
前記第1銅電極本体の側面および前記第2銅電極本体の側面を覆うように、保護膜として窒化銅薄膜が形成された、請求項1記載の半導体モジュール。   The semiconductor module according to claim 1, wherein a copper nitride thin film is formed as a protective film so as to cover a side surface of the first copper electrode body and a side surface of the second copper electrode body. 前記実装基板はセラミック基板を含み、
前記第2銅電極本体は、前記セラミック基板において前記第1銅電極本体と対応する位置に配置された、請求項1または2に記載の半導体モジュール。
The mounting substrate includes a ceramic substrate,
3. The semiconductor module according to claim 1, wherein the second copper electrode main body is disposed at a position corresponding to the first copper electrode main body on the ceramic substrate.
前記実装基板は、前記第2銅電極本体を含む銅板である、請求項1または2に記載の半導体モジュール。   The semiconductor module according to claim 1, wherein the mounting board is a copper plate including the second copper electrode main body. 前記実装基板は、前記第2銅電極本体が配置されている側とは反対の側がヒートシンクに接合された、請求項1〜4のいずれか1項に記載の半導体モジュール。   5. The semiconductor module according to claim 1, wherein a side of the mounting substrate opposite to a side on which the second copper electrode main body is disposed is bonded to a heat sink. 半導体チップにおいて、実装基板に接合される側に第1銅電極本体を含む第1電極部を形成する工程と、
前記実装基板において、前記半導体チップが接合される側に第2銅電極本体を含む第2電極部を形成する工程と、
前記第1銅電極本体の表面に第1窒化銅を形成する工程と、
前記第2銅電極本体の表面に第2窒化銅を形成する工程と、
前記第1電極部と前記第2電極部とを対向させ、前記第1銅電極本体と前記第2銅電極本体との間に前記第1窒化銅および前記第2窒化銅を介在させる態様で、前記第1電極部と前記第2電極部とを密着させて加圧する工程と、
前記第1電極部と前記第2電極部とを加圧しながら所定の温度のもとで加熱し、前記第1窒化銅および前記第2窒化銅を拡散させることにより、窒化銅を含む接合層を介在させて前記第1電極部と前記第2電極部とを接合する工程と
を備えた、半導体モジュールの製造方法。
Forming a first electrode portion including a first copper electrode body on a side bonded to a mounting substrate in a semiconductor chip;
Forming a second electrode part including a second copper electrode main body on the side to which the semiconductor chip is bonded in the mounting substrate;
Forming a first copper nitride on the surface of the first copper electrode body;
Forming a second copper nitride on the surface of the second copper electrode body;
In an aspect in which the first electrode part and the second electrode part are opposed to each other, and the first copper nitride and the second copper nitride are interposed between the first copper electrode body and the second copper electrode body, Pressing the first electrode part and the second electrode part in close contact with each other;
The first electrode portion and the second electrode portion are heated at a predetermined temperature while being pressurized, and the first copper nitride and the second copper nitride are diffused to form a bonding layer containing copper nitride. A method of manufacturing a semiconductor module, comprising a step of interposing the first electrode portion and the second electrode portion.
前記第1銅電極本体を形成する工程および前記第1窒化銅を形成する工程は、スパッタ法によって、前記第1銅電極本体としての第1銅膜と前記第1窒化銅としての第1窒化銅膜とを連続してそれぞれ形成する工程を含み、
前記第2銅電極を形成する工程および前記第2窒化銅を形成する工程は、スパッタ法によって、前記第2銅電極本体としての第2銅膜と前記第2窒化銅としての第2窒化銅膜とを連続してそれぞれ形成する工程を含む、請求項6記載の半導体モジュールの製造方法。
The step of forming the first copper electrode main body and the step of forming the first copper nitride include a first copper film as the first copper electrode main body and a first copper nitride as the first copper nitride by sputtering. Including a step of continuously forming a film,
The step of forming the second copper electrode and the step of forming the second copper nitride include a second copper film as the second copper electrode body and a second copper nitride film as the second copper nitride by sputtering. The manufacturing method of the semiconductor module of Claim 6 including the process of forming each continuously.
前記実装基板として、前記第2銅電極本体を含む銅板が用いられる、請求項6記載の半導体モジュールの製造方法。   The method for manufacturing a semiconductor module according to claim 6, wherein a copper plate including the second copper electrode main body is used as the mounting substrate. 前記第1窒化銅を形成する工程および前記第2窒化銅を形成する工程は、前記第1銅電極本体の表面および前記第2銅電極本体の表面に、窒素プラズマをそれぞれ照射する工程を含む、請求項6記載の半導体モジュールの製造方法。   The step of forming the first copper nitride and the step of forming the second copper nitride include irradiating the surface of the first copper electrode body and the surface of the second copper electrode body with nitrogen plasma, respectively. A method for manufacturing a semiconductor module according to claim 6. 前記第1窒化銅を形成する工程および前記第2窒化銅を形成する工程は、前記第1銅電極本体および前記第2銅電極本体を、アンモニア溶液にそれぞれ浸漬する工程を含む、請求項6記載の半導体モジュールの製造方法。   The step of forming the first copper nitride and the step of forming the second copper nitride include a step of immersing the first copper electrode body and the second copper electrode body in an ammonia solution, respectively. Manufacturing method of semiconductor module. 前記第1窒化銅を形成する工程および前記第2窒化銅を形成する工程は、前記第1銅電極本体および前記第2銅電極本体を、アンモニアガスにそれぞれ晒す工程を含む、請求項6記載の半導体モジュールの製造方法。   The step of forming the first copper nitride and the step of forming the second copper nitride include a step of exposing the first copper electrode body and the second copper electrode body to ammonia gas, respectively. Manufacturing method of semiconductor module. 前記第1電極部と前記第2電極部とを接合する工程では、前記所定の温度は、100℃以上300℃以下に設定された、請求項6〜11のいずれか1項に記載の半導体モジュールの製造方法。   12. The semiconductor module according to claim 6, wherein, in the step of joining the first electrode part and the second electrode part, the predetermined temperature is set to 100 ° C. or more and 300 ° C. or less. Manufacturing method. 前記第1窒化銅を形成する工程および前記第2窒化銅を形成する工程では、前記第1窒化銅の厚みと前記第2窒化銅の厚みは、0.5nm以上10nm以下とされる、請求項6〜12のいずれか1項に記載の半導体モジュールの製造方法。   The thickness of the first copper nitride and the thickness of the second copper nitride are 0.5 nm or more and 10 nm or less in the step of forming the first copper nitride and the step of forming the second copper nitride. The manufacturing method of the semiconductor module of any one of 6-12. 前記第1電極部と前記第2電極部とを接合した後、露出している前記第1銅電極本体および前記第2銅電極本体の表面を窒化する工程を備えた、請求項6〜13のいずれか1項に記載の半導体モジュールの製造方法。   14. The method according to claim 6, further comprising: nitriding the exposed surfaces of the first copper electrode body and the second copper electrode body after joining the first electrode part and the second electrode part. A manufacturing method of a semiconductor module given in any 1 paragraph. 前記実装基板をヒートシンクに接合する工程を備えた、請求項6〜14のいずれか1項に記載の半導体モジュールの製造方法。   The manufacturing method of the semiconductor module of any one of Claims 6-14 provided with the process of joining the said mounting board | substrate to a heat sink.
JP2012256042A 2012-11-22 2012-11-22 Semiconductor module and method of manufacturing the same Pending JP2014103348A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012256042A JP2014103348A (en) 2012-11-22 2012-11-22 Semiconductor module and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012256042A JP2014103348A (en) 2012-11-22 2012-11-22 Semiconductor module and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2014103348A true JP2014103348A (en) 2014-06-05

Family

ID=51025576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012256042A Pending JP2014103348A (en) 2012-11-22 2012-11-22 Semiconductor module and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2014103348A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102142387B1 (en) * 2020-06-11 2020-08-07 서울과학기술대학교 산학협력단 Cu Bonding method by 2 step plasma treatment and Cu Bonding package
CN115188681A (en) * 2022-09-09 2022-10-14 深圳平创半导体有限公司 Micro-nano metal soldering paste pulse electro-sintering method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102142387B1 (en) * 2020-06-11 2020-08-07 서울과학기술대학교 산학협력단 Cu Bonding method by 2 step plasma treatment and Cu Bonding package
CN115188681A (en) * 2022-09-09 2022-10-14 深圳平创半导体有限公司 Micro-nano metal soldering paste pulse electro-sintering method
CN115188681B (en) * 2022-09-09 2023-01-06 深圳平创半导体有限公司 Micro-nano metal soldering paste pulse electro-sintering method

Similar Documents

Publication Publication Date Title
JP6632686B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP4770533B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2010171271A (en) Semiconductor device and method of manufacturing the same
US9640511B2 (en) Method for producing a circuit carrier arrangement having a carrier which has a surface formed by an aluminum/silicon carbide metal matrix composite material
TW201325330A (en) Wiring substrate and method for manufacturing same and semiconductor device
EP4019483A1 (en) Copper/ceramic assembly, insulated circuit board, method for producing copper/ceramic assembly, and method for producing insulated circuit board
JPWO2019087920A1 (en) Power semiconductor device and method of manufacturing power semiconductor device
JP6403930B1 (en) Semiconductor device and manufacturing method thereof
JP2009290007A (en) Jointed body, semiconductor device and method for manufacturing jointed body
JPWO2015114987A1 (en) Power module substrate and power module using the same
JP2014103348A (en) Semiconductor module and method of manufacturing the same
US7445965B2 (en) Method of manufacturing radiating plate and semiconductor apparatus using the same
US10798824B2 (en) Method for manufacturing insulated circuit board, insulated circuit board, and thermoelectric conversion module
JP5944530B2 (en) Joining method and joining apparatus used therefor
JP2015213097A (en) Heat radiator, manufacturing method thereof and package for storing semiconductor device
JP2015170768A (en) Semiconductor joint method
EP3302010A1 (en) Circuit board and method for producing a circuit board
CN116936512B (en) Semiconductor package and production method thereof
JP2015153881A (en) semiconductor bonding method
JP2016115806A (en) Semiconductor device
Dong et al. Fluxless die attach by activated forming gas
JP2018164047A (en) Electronic device and manufacturing method for the same
JP2014086607A (en) Au-BASED SOLDER DIE ATTACHMENT SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
JP2013077741A (en) Semiconductor device, semiconductor element with joint metal layer, mounting member, and method of manufacturing semiconductor device
JP7379813B2 (en) Joined body and method for manufacturing the joined body