JP2014103222A - Method of manufacturing piezoelectric element - Google Patents

Method of manufacturing piezoelectric element Download PDF

Info

Publication number
JP2014103222A
JP2014103222A JP2012253698A JP2012253698A JP2014103222A JP 2014103222 A JP2014103222 A JP 2014103222A JP 2012253698 A JP2012253698 A JP 2012253698A JP 2012253698 A JP2012253698 A JP 2012253698A JP 2014103222 A JP2014103222 A JP 2014103222A
Authority
JP
Japan
Prior art keywords
piezoelectric
piezoelectric element
layers
layer
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012253698A
Other languages
Japanese (ja)
Other versions
JP6053467B2 (en
Inventor
Tatsuro Takagaki
達朗 高垣
Kazuyoshi Shibata
和義 柴田
Akihiko Ito
陽彦 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2012253698A priority Critical patent/JP6053467B2/en
Publication of JP2014103222A publication Critical patent/JP2014103222A/en
Application granted granted Critical
Publication of JP6053467B2 publication Critical patent/JP6053467B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To partially form a coated layer on a surface of a piezoelectric element and to easily form a coated layer on a plurality of surfaces of the piezoelectric element.SOLUTION: There is provided a method for manufacturing a lamination-type piezoelectric element, comprising: a preparation step of preparing for a lamination body in which a piezoelectric body layer and an internal electrode layer are alternately laminated; and a coated layer formation step of forming a coated layer on a side surface of a laminated body prepared in the preparation step. In the coated layer formation step, by dropping a paste which becomes a material of the coated layer from above the laminated body in a part of a surface of the laminated body and a part protruding from the surface of the laminated body, the paste is arranged on a part of the surface and the side surface of the laminated body.

Description

本明細書が開示する技術は、積層型の圧電素子を製造する方法に関する。   The technology disclosed in the present specification relates to a method of manufacturing a stacked piezoelectric element.

積層型の圧電素子は、圧電体層と内部電極層とが交互に積層され、各圧電体層に電圧が印加されるようになっている。このような圧電素子では、圧電素子の側面に内部電極層が露出し、内部電極層を構成する金属等がイオン化して電極間を移動するマイグレーション現象が生じ易い。そこで、マイグレーション現象を防止するために、表面にセラミックコーティング層が形成された圧電素子が開発されている（例えば、特許文献１）。特許文献１には、ディップコート法やスピンコート法によってセラミックコーティング層を形成することが記載されている。   In the laminated piezoelectric element, piezoelectric layers and internal electrode layers are alternately laminated, and a voltage is applied to each piezoelectric layer. In such a piezoelectric element, the internal electrode layer is exposed on the side surface of the piezoelectric element, and a migration phenomenon in which the metal or the like constituting the internal electrode layer is ionized and moves between the electrodes is likely to occur. Therefore, in order to prevent the migration phenomenon, a piezoelectric element having a ceramic coating layer formed on the surface has been developed (for example, Patent Document 1). Patent Document 1 describes that a ceramic coating layer is formed by a dip coating method or a spin coating method.

特開２００１−１３５８７２号公報JP 2001-135872 A

特許文献１では、ディップコート法やスピンコート法によって被覆層を形成するため、圧電素子の全面（即ち、表面、裏面及び側面）に被覆層が形成される。このようにディップコート法やスピンコート法では、圧電素子の表面に部分的に被覆層を形成することができない。一方、印刷法によって被覆層を形成すれば、圧電素子の表面に部分的に被覆層を形成することができる。しかしながら、圧電素子の複数の面に被覆層を形成するためには、被覆層を形成する面毎に印刷処理をしなければならない。   In Patent Document 1, since the coating layer is formed by the dip coating method or the spin coating method, the coating layer is formed on the entire surface (that is, the front surface, the back surface, and the side surface) of the piezoelectric element. Thus, in the dip coating method or the spin coating method, a coating layer cannot be partially formed on the surface of the piezoelectric element. On the other hand, if the coating layer is formed by a printing method, the coating layer can be partially formed on the surface of the piezoelectric element. However, in order to form a coating layer on a plurality of surfaces of the piezoelectric element, a printing process must be performed for each surface on which the coating layer is formed.

本明細書は、圧電素子の表面に部分的に被覆層を形成することができ、かつ、圧電素子の複数の面に簡易に被覆層を形成することができる圧電素子の製造方法を提供することを目的とする。   The present specification provides a method for manufacturing a piezoelectric element, in which a coating layer can be partially formed on the surface of a piezoelectric element, and a coating layer can be easily formed on a plurality of surfaces of the piezoelectric element. With the goal.

本明細書が開示する圧電素子の製造方法は、積層された複数の圧電体層と、隣接する圧電体層の間に配置された内部電極層と、を有する積層型の圧電素子を製造する。この方法は、圧電体層と内部電極層とを交互に積層した積層体を準備する準備工程と、準備工程で準備された積層体の側面に被覆層を形成する被覆層形成工程と、を有している。被覆層形成工程は、積層体の表面の一部及び積層体の表面からはみ出した部分に積層体の上方から被覆層の材料となるペーストを落下させることで、積層体の表面の一部及び側面にペーストを配置するペースト配置ステップを有している。   The method for manufacturing a piezoelectric element disclosed in this specification manufactures a stacked piezoelectric element having a plurality of stacked piezoelectric layers and internal electrode layers arranged between adjacent piezoelectric layers. This method includes a preparation step of preparing a laminate in which piezoelectric layers and internal electrode layers are alternately laminated, and a coating layer forming step of forming a coating layer on the side surface of the laminate prepared in the preparation step. doing. The coating layer forming step drops part of the surface of the laminate and the side surface by dropping the paste as the material of the coating layer from above the laminate onto a part of the surface of the laminate and a portion protruding from the surface of the laminate. A paste disposing step of disposing a paste on the substrate.

この圧電素子の製造方法では、積層体の表面の一部及び積層体の表面からはみ出した部分にペーストを落下させることで、積層体の表面の一部及び積層体の側面に被覆層を形成する。ペーストを落下させて被覆層を形成するため、積層体（圧電素子）の表面に部分的に被覆層を形成することができる。また、積層体の表面からはみ出した部分にペーストを落下させることで、積層体の側面にまで被覆層を形成する。したがって、簡易に複数の面に被覆層を形成することができる。   In this method of manufacturing a piezoelectric element, a coating layer is formed on a part of the surface of the laminate and a side surface of the laminate by dropping the paste onto a part of the surface of the laminate and a portion protruding from the surface of the laminate. . Since the coating layer is formed by dropping the paste, the coating layer can be partially formed on the surface of the laminate (piezoelectric element). Moreover, a coating layer is formed even to the side surface of a laminated body by dropping a paste to the part protruded from the surface of the laminated body. Therefore, a coating layer can be easily formed on a plurality of surfaces.

実施例に係る圧電素子１０の斜視図。The perspective view of the piezoelectric element 10 which concerns on an Example. 図１のII‐II線断面図。The II-II sectional view taken on the line of FIG. 図１のIII‐III線断面図。III-III sectional view taken on the line of FIG. 圧電素子１０の平面図。2 is a plan view of the piezoelectric element 10. FIG. 圧電素子１０の底面図。FIG. 2 is a bottom view of the piezoelectric element 10. 変形例に係る圧電素子の断面図（図１のII‐II線断面図に相当）。Sectional drawing of the piezoelectric element which concerns on a modification (equivalent to the II-II sectional view taken on the line of FIG. 1). 他の変形例に係る圧電素子の断面図（図１のII‐II線断面図に相当）。Sectional drawing of the piezoelectric element which concerns on another modification (equivalent to the II-II sectional view taken on the line of FIG. 1). さらに他の変形例に係る圧電素子の斜視図。Furthermore, the perspective view of the piezoelectric element which concerns on another modification. 絶縁コーティング層を利用した配線接続構造を拡大して示す図。The figure which expands and shows the wiring connection structure using an insulating coating layer. 圧電素子１０の製造方法を説明するための図（その１）。The figure for demonstrating the manufacturing method of the piezoelectric element (the 1). 圧電素子１０の製造方法を説明するための図（その２）。FIG. 2 is a diagram for explaining a method of manufacturing the piezoelectric element 10 (No. 2). 圧電素子１０の製造方法を説明するための図（その３）。FIG. 3 is a diagram for explaining a method of manufacturing the piezoelectric element 10 (No. 3). 積層体に絶縁コーティング層を形成する方法を説明するための図。The figure for demonstrating the method of forming an insulating coating layer in a laminated body. 図１３に示す工程を実施後の積層体の状態を示す部分断面図。The fragmentary sectional view which shows the state of the laminated body after implementing the process shown in FIG. 変形例に係る製造方法を説明するための図。The figure for demonstrating the manufacturing method which concerns on a modification. 他の変形例に係る製造方法を説明するための図（その１）。The figure for demonstrating the manufacturing method which concerns on another modification (the 1). 他の変形例に係る製造方法を説明するための図（その２）。The figure for demonstrating the manufacturing method which concerns on another modification (the 2). 変形例に係る圧電素子１００の斜視図。The perspective view of the piezoelectric element 100 which concerns on a modification. 変形例に係る圧電素子１１０の斜視図。The perspective view of the piezoelectric element 110 which concerns on a modification. 変形例に係る圧電素子１２０の斜視図。The perspective view of the piezoelectric element 120 which concerns on a modification. 変形例に係る圧電素子１３０の斜視図。The perspective view of the piezoelectric element 130 which concerns on a modification.

最初に、以下に説明する実施例の特徴を列記する。なお、ここに列記する特徴は、何れも独立して有効なものである。   First, the features of the embodiments described below are listed. Note that the features listed here are all independently effective.

（特徴１） 被覆層形成工程は、開口を有するスクリーン版を積層体の上方に配置するスクリーン版配置ステップをさらに有していてもよい。この場合、ペースト配置ステップでは、スクリーン版配置ステップで配置されたスクリーン版の開口より積層体上にペーストを落下させてもよい。 (Characteristic 1) The coating layer forming step may further include a screen plate arranging step of arranging a screen plate having an opening above the laminate. In this case, in the paste arranging step, the paste may be dropped onto the laminate from the opening of the screen plate arranged in the screen plate arranging step.

このような構成によると、開口を有するスクリーン版を用いてペーストを落下させるため、積層体の所望の位置に精度よく被覆層を形成することができる。   According to such a configuration, since the paste is dropped using the screen plate having the opening, the coating layer can be formed with high accuracy at a desired position of the laminate.

（特徴２） 被覆層形成工程には、複数の積層体が伸長可能なシート上に間隔を空けて配置されたシート体が投入されてもよい。この場合に、被覆層形成工程では、シート体のシートを伸長させることで隣接する積層体間の間隔を広げた状態でペーストを積層体上に落下させてもよい。 (Characteristic 2) In the coating layer forming step, a sheet body arranged with a space on a sheet on which a plurality of laminated bodies can be extended may be input. In this case, in the coating layer forming step, the paste may be dropped on the laminated body in a state where the interval between the adjacent laminated bodies is widened by extending the sheet of the sheet body.

このような構成によると、シート上に複数の積層体が配置されたシート体に対して、被覆層形成工程が実施される。被覆層形成工程では、シートを伸長することで隣接する積層体間の間隔を広げ、積層体に対してペーストを落下させる。このため、積層体にペーストを落下させるためのスペースを簡易に形成することができる。   According to such a structure, a coating layer formation process is implemented with respect to the sheet | seat body in which the some laminated body is arrange | positioned on the sheet | seat. In the coating layer forming step, the sheet is stretched to widen the interval between the adjacent laminated bodies, and the paste is dropped on the laminated body. For this reason, the space for dropping the paste on the laminate can be easily formed.

図１〜３に示すように、本実施例に係る圧電素子１０は、圧電体層１６，１８，２０と、内部電極層２６，２８と、表面電極２２，２４と、絶縁コーティング層１２，１４を備えている。圧電素子１０は、積層型の圧電素子であり、圧電体層１６，１８，２０と内部電極層２６，２８とが交互に積層されている。圧電体層１６，１８，２０と内部電極層２６，２８が積層された積層体の表面に、表面電極２２，２４と絶縁コーティング層１２，１４が形成されている。   As shown in FIGS. 1 to 3, the piezoelectric element 10 according to this example includes piezoelectric layers 16, 18, 20, internal electrode layers 26, 28, surface electrodes 22, 24, and insulating coating layers 12, 14. It has. The piezoelectric element 10 is a stacked piezoelectric element, and piezoelectric layers 16, 18, 20 and internal electrode layers 26, 28 are alternately stacked. The surface electrodes 22 and 24 and the insulating coating layers 12 and 14 are formed on the surface of the laminate in which the piezoelectric layers 16, 18 and 20 and the internal electrode layers 26 and 28 are laminated.

圧電体層１６，１８，２０は、公知の圧電材料により形成されている。圧電材料には、例えば、ＰＺＴ系セラミックス（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）、チタン酸バリウム系セラミックス、チタン酸鉛系セラミックス等を用いることができる。各圧電体層１６，１８，２０は、平面視すると長方形の板状に成形されている。具体的には、図中のｘ方向が長辺となり、ｙ方向が短辺となる長方形状に成形されている。各圧電体層１６，１８，２０は、同一形状に成形されている。 The piezoelectric layers 16, 18, and 20 are made of a known piezoelectric material. For example, PZT ceramics (Pb (Zr, Ti) O 3 ), barium titanate ceramics, lead titanate ceramics, and the like can be used as the piezoelectric material. Each piezoelectric layer 16, 18, 20 is formed in a rectangular plate shape in plan view. Specifically, it is formed in a rectangular shape in which the x direction in the figure is the long side and the y direction is the short side. Each piezoelectric layer 16, 18, 20 is formed in the same shape.

内部電極層２６，２８は、公知の電極材料によって形成されている。電極材料としては、例えば、白金（等）、銀、Ａｇ−Ｐｄ合金、金、ニッケル、銅等を用いることができる。圧電材料との同時焼成の場合は、白金を主成分とする材料とすることが望ましい。内部電極層２６，２８の形成方法も、公知の方法を用いることができ、例えば、導電性ペーストのスクリーン印刷及び焼成法、スパッタリング法、真空蒸着法等を用いることができる。   The internal electrode layers 26 and 28 are made of a known electrode material. As the electrode material, for example, platinum (etc.), silver, an Ag—Pd alloy, gold, nickel, copper, or the like can be used. In the case of simultaneous firing with the piezoelectric material, it is desirable to use a material mainly composed of platinum. As a method for forming the internal electrode layers 26 and 28, a known method can be used. For example, screen printing and baking method of conductive paste, sputtering method, vacuum deposition method, or the like can be used.

図２，３に示すように、内部電極層２６は、隣接する圧電体層１６，１８の間に配置されている。すなわち、内部電極層２６は、圧電体層１６の下面（すなわち、圧電体層１８の上面）に形成されている。図２に示すように、内部電極層２６は、圧電体層１６の下面のうち、ｘ方向負（−）側の短辺に沿った領域には形成されていない。このため、内部電極層２６は、圧電体層１６，１８のｘ方向の正（＋）側に位置する側面（ｙ−ｚ平面）には露出し、圧電体層１６，１８のｘ方向の負（−）側に位置する側面（ｙ−ｚ平面）には露出していない。一方、図３に示すように、内部電極層２６は、圧電体層１６，１８のｙ方向の両側に位置する２つの側面（ｘ−ｚ平面）に露出している。なお、内部電極層２６が形成されていない領域では、圧電体層１６と圧電体層１８とが接触している。   As shown in FIGS. 2 and 3, the internal electrode layer 26 is disposed between the adjacent piezoelectric layers 16 and 18. That is, the internal electrode layer 26 is formed on the lower surface of the piezoelectric layer 16 (that is, the upper surface of the piezoelectric layer 18). As shown in FIG. 2, the internal electrode layer 26 is not formed in a region along the short side on the negative (−) side in the x direction on the lower surface of the piezoelectric layer 16. Therefore, the internal electrode layer 26 is exposed on the side surface (yz plane) located on the positive (+) side in the x direction of the piezoelectric layers 16 and 18, and is negative in the x direction of the piezoelectric layers 16 and 18. It is not exposed on the side surface (yz plane) located on the (−) side. On the other hand, as shown in FIG. 3, the internal electrode layer 26 is exposed on two side surfaces (xz planes) located on both sides in the y direction of the piezoelectric layers 16 and 18. In the region where the internal electrode layer 26 is not formed, the piezoelectric layer 16 and the piezoelectric layer 18 are in contact with each other.

内部電極層２８は、内部電極層２６と略同様に形成されている。すなわち、内部電極層２８は、隣接する圧電体層１８，２０の間に配置されている。ただし、内部電極層２８は、内部電極層２６と相違し、圧電体層１８の下面（圧電体層２０の上面）のうち、ｘ方向正（＋）側の短辺に沿った領域には形成されていない。このため、内部電極層２８は、圧電体層１８，２０のｘ方向の負（−）側に位置する側面（ｙ−ｚ平面）には露出し、圧電体層１８，２０のｘ方向の正（＋）側に位置する側面（ｙ−ｚ平面）には露出していない。なお、内部電極層２８は、内部電極層２６と同様、圧電体層１８，２０のｙ方向の両側に位置する２つの側面（ｘ−ｚ平面）に露出している。また、内部電極層２８が形成されていない領域では、圧電体層１８と圧電体層２０とが接触している。   The internal electrode layer 28 is formed in substantially the same manner as the internal electrode layer 26. That is, the internal electrode layer 28 is disposed between the adjacent piezoelectric layers 18 and 20. However, unlike the internal electrode layer 26, the internal electrode layer 28 is formed in a region along the short side on the positive (+) side in the x direction on the lower surface of the piezoelectric layer 18 (the upper surface of the piezoelectric layer 20). It has not been. Therefore, the internal electrode layer 28 is exposed on the side surface (yz plane) located on the negative (−) side in the x direction of the piezoelectric layers 18 and 20, and the positive direction in the x direction of the piezoelectric layers 18 and 20. It is not exposed on the side surface (yz plane) located on the (+) side. The internal electrode layer 28 is exposed on two side surfaces (xz planes) located on both sides in the y direction of the piezoelectric layers 18 and 20, similarly to the internal electrode layer 26. In the region where the internal electrode layer 28 is not formed, the piezoelectric layer 18 and the piezoelectric layer 20 are in contact with each other.

表面電極２２，２４は、内部電極層２６，２８と同様、公知の電極材料（例えば、白金）を用いて形成することができる。表面電極２２，２４の形成方法については、後で説明する。   Similarly to the internal electrode layers 26 and 28, the surface electrodes 22 and 24 can be formed using a known electrode material (for example, platinum). A method for forming the surface electrodes 22 and 24 will be described later.

表面電極２２は、圧電体層１６，１８，２０のｘ方向の負（−）側に位置する側面（圧電素子１０の一方のｙ−ｚ平面）の全体に形成されている（符号２２ａに示す部分）。表面電極２２は、圧電体層１６の表面（圧電素子１０の表面）及び圧電体層２０の下面（圧電素子１０の裏面）にも連続して形成されている。具体的には、圧電体層１６の表面においては、表面電極２２は、ｘ方向の正（＋）側の短辺に沿った領域を除いた領域に形成されている（符号２２ｂに示す部分）。また、圧電体層２０の下面においては、表面電極２２は、ｘ方向の負（−）側の短辺に沿った領域にのみ形成されている（符号２２ｃに示す部分）。上述したように、内部電極層２８は圧電体層１６，１８，２０のｘ方向の負（−）側に位置する側面（ｙ−ｚ平面）に露出し、この露出した部分上に表面電極２２が形成される。このため、表面電極２２と内部電極層２８とが電気的に接続され、これらには同一の電圧が印加される。   The surface electrode 22 is formed on the entire side surface (one yz plane of the piezoelectric element 10) located on the negative (−) side in the x direction of the piezoelectric layers 16, 18, and 20 (shown by reference numeral 22a). portion). The surface electrode 22 is also continuously formed on the surface of the piezoelectric layer 16 (the surface of the piezoelectric element 10) and the lower surface of the piezoelectric layer 20 (the back surface of the piezoelectric element 10). Specifically, on the surface of the piezoelectric layer 16, the surface electrode 22 is formed in a region excluding a region along the short side on the positive (+) side in the x direction (portion indicated by reference numeral 22b). . Further, on the lower surface of the piezoelectric layer 20, the surface electrode 22 is formed only in a region along the short side on the negative (−) side in the x direction (portion indicated by reference numeral 22c). As described above, the internal electrode layer 28 is exposed on the side surface (yz plane) located on the negative (−) side in the x direction of the piezoelectric layers 16, 18, and 20, and the surface electrode 22 is formed on the exposed portion. Is formed. For this reason, the surface electrode 22 and the internal electrode layer 28 are electrically connected, and the same voltage is applied to them.

表面電極２４は、圧電体層１６，１８，２０のｘ方向の正（＋）側に位置する側面（圧電素子１０の他方のｙ−ｚ平面）の全体（符号２４ａに示す部分）に形成されている。また、表面電極２２と相違し、表面電極２４は、圧電体層１６の表面のうち、ｘ方向の正（＋）側の短辺に沿った領域に形成されている（符号２４ｂに示す部分）。また、圧電体層２０の下面においては、表面電極２４は、ｘ方向の負（−）側の短辺に沿った領域を除いた領域に形成されている（符号２４ｃに示す部分）。図１，３に示すように、圧電体層１６の表面と圧電体層２０の下面において、表面電極２２と表面電極２４の間には間隔が形成され、両者の間には圧電体層１６又は２０が配置されている。これによって、表面電極２２，２４が短絡することが防止されている。上述したように、内部電極層２６は圧電体層１６，１８，２０のｘ方向の正（正）側に位置する側面（ｙ−ｚ平面）に露出し、この露出した部分上に表面電極２４が形成される。このため、表面電極２４と内部電極層２６とは電気的に接続され、これらには同一の電圧が印加される。   The surface electrode 24 is formed on the entire side surface (portion indicated by reference numeral 24 a) of the piezoelectric layers 16, 18, 20 on the positive (+) side in the x direction (the other yz plane of the piezoelectric element 10). ing. Further, unlike the surface electrode 22, the surface electrode 24 is formed in a region along the short side on the positive (+) side in the x direction on the surface of the piezoelectric layer 16 (part indicated by reference numeral 24 b). . Further, on the lower surface of the piezoelectric layer 20, the surface electrode 24 is formed in a region excluding a region along the short side on the negative (−) side in the x direction (portion indicated by reference numeral 24c). As shown in FIGS. 1 and 3, a space is formed between the surface electrode 22 and the surface electrode 24 on the surface of the piezoelectric layer 16 and the lower surface of the piezoelectric layer 20, and the piezoelectric layer 16 or 20 is arranged. This prevents the surface electrodes 22 and 24 from being short-circuited. As described above, the internal electrode layer 26 is exposed on the side surface (yz plane) located on the positive (positive) side in the x direction of the piezoelectric layers 16, 18, and 20, and the surface electrode 24 is formed on the exposed portion. Is formed. For this reason, the surface electrode 24 and the internal electrode layer 26 are electrically connected, and the same voltage is applied to them.

上述した説明から明らかなように、各圧電体層１６，１８，２０は、表面電極２２，２４と内部電極層２６，２８によって挟まれる。すなわち、圧電体層１６は、表面電極２２の一部２２ｂと内部電極層２６によって挟まれ、圧電体層１８は、内部電極層２６と内部電極層２８によって挟まれ、圧電体層２０は、内部電極層２８と表面電極２４の一部２４ｃによって挟まれる。このため、表面電極２２と表面電極２４の間に電圧を印加することで、各圧電体層１６，１８，２０の上面と下面の間に電圧が印加される。これによって、各圧電体層１６，１８，２０の内部にｚ方向の電界が生じ、各圧電体層１６，１８，２０が変形する。なお、本実施例では、各圧電体層１６，１８，２０のｘ方向の変形（変位）を利用するアクチュエータとして圧電素子１０を説明するが、これに限定されるわけでは無く、構造を適宜設定することにより、Ｚ方向の変形を利用することも可能である。   As is clear from the above description, the piezoelectric layers 16, 18, 20 are sandwiched between the surface electrodes 22, 24 and the internal electrode layers 26, 28. That is, the piezoelectric layer 16 is sandwiched between the part 22b of the surface electrode 22 and the internal electrode layer 26, the piezoelectric layer 18 is sandwiched between the internal electrode layer 26 and the internal electrode layer 28, and the piezoelectric layer 20 is It is sandwiched between the electrode layer 28 and a part 24 c of the surface electrode 24. For this reason, by applying a voltage between the surface electrode 22 and the surface electrode 24, a voltage is applied between the upper surface and the lower surface of each piezoelectric layer 16, 18, 20. As a result, an electric field in the z direction is generated inside each of the piezoelectric layers 16, 18, 20, and the piezoelectric layers 16, 18, 20 are deformed. In the present embodiment, the piezoelectric element 10 will be described as an actuator that utilizes deformation (displacement) in the x direction of each piezoelectric layer 16, 18, and 20. However, the present invention is not limited to this, and the structure is appropriately set. By doing so, it is also possible to utilize deformation in the Z direction.

図２に示すように、表面電極２２，２４及び内部電極層２６，２８は、圧電体層１６，１８，２０の上面又は下面に部分的に形成されている。このため、表面電極２２，２４の間に電圧を印加すると、各圧電体層１６，１８，２０の一部だけが変形に実質的に寄与する。具体的には、圧電体層１６については幅Ｄ１で示す部分が圧電体層１６の変形に実質的に寄与し、圧電体層１８については幅Ｄ３で示す部分が圧電体層１６の変形に実質的に寄与し、圧電体層２０については幅Ｄ２で示す部分が圧電体層１６の変形に実質的に寄与する。すなわち、圧電体層１６，１８，２０（圧電素子１０）を平面視したときに、当該圧電体層１６，１８，２０を挟む電極（２２ｂ，２６；２６，２８；２８，２４ｃ）同士が重複する範囲（対向する範囲）には、当該圧電体層１６，１８，２０を変形させるための電界が発生し、この部分が当該圧電体層１６，１８，２０の実質的な変形に寄与する。したがって、内部電極層２６は、圧電体層１６については幅Ｄ１で示す範囲が実効部分となり、圧電体層１８については幅Ｄ３で示す範囲が実効部分となる。また、内部電極層２８は、圧電体層１８については幅Ｄ３で示す範囲が実効部分となり、圧電体層２０については幅Ｄ２で示す範囲が実効部分となる。   As shown in FIG. 2, the surface electrodes 22 and 24 and the internal electrode layers 26 and 28 are partially formed on the upper surface or the lower surface of the piezoelectric layers 16, 18, and 20. Therefore, when a voltage is applied between the surface electrodes 22 and 24, only a part of each piezoelectric layer 16, 18, and 20 substantially contributes to the deformation. Specifically, the portion indicated by the width D1 of the piezoelectric layer 16 substantially contributes to the deformation of the piezoelectric layer 16, and the portion indicated by the width D3 of the piezoelectric layer 18 substantially contributes to the deformation of the piezoelectric layer 16. In the piezoelectric layer 20, the portion indicated by the width D2 substantially contributes to the deformation of the piezoelectric layer 16. That is, when the piezoelectric layers 16, 18, 20 (piezoelectric element 10) are viewed in plan, the electrodes (22b, 26; 26, 28; 28, 24c) sandwiching the piezoelectric layers 16, 18, 20 overlap. An electric field for deforming the piezoelectric layers 16, 18, and 20 is generated in the range (opposed range), and this portion contributes to substantial deformation of the piezoelectric layers 16, 18, and 20. Therefore, in the internal electrode layer 26, the range indicated by the width D1 is the effective portion for the piezoelectric layer 16, and the effective portion is the range indicated by the width D3 for the piezoelectric layer 18. In the internal electrode layer 28, the range indicated by the width D3 for the piezoelectric layer 18 is an effective portion, and the range indicated by the width D2 for the piezoelectric layer 20 is an effective portion.

絶縁コーティング層１２，１４は、公知の絶縁材料によって形成されている。絶縁材料としては、圧電素子１０に耐湿性を付与できる材料であればよく、例えば、ＰＺＴ系セラミックス（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）、チタン酸バリウム系セラミックス、チタン酸鉛系セラミックス等を用いることができる。絶縁コーティング層１２，１４の材料として圧電体層１６，１８，２０の材料と同一の材料を用いることで、絶縁コーティング層１２，１４と圧電体層１６，１８，２０の機械的特性が一致し、圧電体層１６，１８，２０と絶縁コーティング層１２，１４を同時焼成する際に問題が発生する事を効果的に抑制できる。 The insulating coating layers 12 and 14 are made of a known insulating material. As the insulating material, any material that can impart moisture resistance to the piezoelectric element 10 may be used. For example, PZT ceramics (Pb (Zr, Ti) O 3 ), barium titanate ceramics, lead titanate ceramics, etc. are used. be able to. By using the same material as the material of the piezoelectric layers 16, 18, 20 as the material of the insulating coating layers 12, 14, the mechanical characteristics of the insulating coating layers 12, 14 and the piezoelectric layers 16, 18, 20 match. It is possible to effectively suppress the occurrence of problems when the piezoelectric layers 16, 18, 20 and the insulating coating layers 12, 14 are fired simultaneously.

図１，３に示すように、絶縁コーティング層１２は、圧電体層１６，１８，２０のｙ方向の負（−）側に位置する側面（圧電素子１０の一方のｘ−ｚ平面）の全体に形成されている（符号１２ａに示す部分）。圧電体層１６，１８，２０の側面（ｘ−ｚ平面）には内部電極層２６，２８の端面が露出するため、これら内部電極層２６，２８の端面が絶縁コーティング層１２によって被覆される。また、絶縁コーティング層１２は、圧電体層１６の表面側（圧電素子１０の表面）にも連続して形成されている。具体的には、絶縁コーティング層１２は、圧電体層１６の表面側において、ｙ方向の負（−）側の長辺に沿った領域に形成されている（符号１２ｂに示す部分）。なお、絶縁コーティング層１２は、圧電体層２０の下面（圧電素子１０の裏面）の端部にさらに設けられていてもよい。   As shown in FIGS. 1 and 3, the insulating coating layer 12 is an entire side surface (one xz plane of the piezoelectric element 10) located on the negative (−) side in the y direction of the piezoelectric layers 16, 18, and 20. (Part indicated by reference numeral 12a). Since the end surfaces of the internal electrode layers 26 and 28 are exposed on the side surfaces (xz plane) of the piezoelectric layers 16, 18 and 20, the end surfaces of the internal electrode layers 26 and 28 are covered with the insulating coating layer 12. The insulating coating layer 12 is also continuously formed on the surface side of the piezoelectric layer 16 (the surface of the piezoelectric element 10). Specifically, the insulating coating layer 12 is formed in a region along the long side on the negative (−) side in the y direction on the surface side of the piezoelectric layer 16 (portion indicated by reference numeral 12 b). Note that the insulating coating layer 12 may be further provided at the end of the lower surface of the piezoelectric layer 20 (the back surface of the piezoelectric element 10).

なお、圧電体層１６の上面には表面電極２２，２４が部分的に形成され、表面電極２２，２４が形成されている部分においては、表面電極２２，２４上に絶縁コーティング層１２が形成されている。また、表面電極２２，２４が形成されていない部分においては、圧電体層１６上に絶縁コーティング層１２が形成されている。このため、表面電極２２，２４及び圧電体層１６と絶縁コーティング層１２の間に段差が形成される（図３参照）。なお、この段差は５０μｍ以下で、かつ、０μｍより大きくすることが好ましい。段差が５０μｍを超えると、絶縁コーティング層１２，１４が厚くなり過ぎて、圧電素子１０の変形（変位）を阻害する可能性が生じるためである。絶縁コーティング層１２，１４を表面端部（圧電素子１０の表面端部）に部分的に形成することで、表面全面を形成する場合に比較して、圧電素子１０の変位低下の不具合を軽減できると共に、表面端部に形成した絶縁コーティング層１２，１４の厚み分だけ、圧電素子１０の機械的強度を向上させる事ができる。なお、絶縁コーティング層１２，１４の厚みは、５μｍ以下で、かつ、０μｍより大きくすることが更に望ましい。これらの主目的が、水分の浸入防止、不要付着物の汚染防止であることによる。   The surface electrodes 22 and 24 are partially formed on the upper surface of the piezoelectric layer 16, and the insulating coating layer 12 is formed on the surface electrodes 22 and 24 in the portion where the surface electrodes 22 and 24 are formed. ing. In addition, the insulating coating layer 12 is formed on the piezoelectric layer 16 in the portion where the surface electrodes 22 and 24 are not formed. For this reason, a step is formed between the surface electrodes 22 and 24 and the piezoelectric layer 16 and the insulating coating layer 12 (see FIG. 3). The step is preferably 50 μm or less and larger than 0 μm. This is because if the step exceeds 50 μm, the insulating coating layers 12 and 14 become too thick, which may hinder the deformation (displacement) of the piezoelectric element 10. By partially forming the insulating coating layers 12 and 14 on the surface end portion (surface end portion of the piezoelectric element 10), it is possible to reduce the problem of lowering the displacement of the piezoelectric element 10 as compared with the case where the entire surface is formed. At the same time, the mechanical strength of the piezoelectric element 10 can be improved by the thickness of the insulating coating layers 12 and 14 formed on the surface edges. The thickness of the insulating coating layers 12 and 14 is more preferably 5 μm or less and larger than 0 μm. These main purposes are to prevent moisture from entering and prevent contamination of unnecessary deposits.

一方、絶縁コーティング層１４は、圧電体層１６，１８，２０のｙ方向の正（＋）側に位置する側面（圧電素子１０の他方のｘ−ｚ平面）の全体に形成されている（符号１４ａに示す部分）。これによって、圧電体層１６，１８，２０の側面（ｘ−ｚ平面）に露出する内部電極層２６，２８が絶縁コーティング層１４によって被覆される。また、絶縁コーティング層１４は、圧電体層１６の表面側にも連続して形成されている。具体的には、圧電体層１６，２０のｙ方向の正（＋）側の長辺（ｘ方向に伸びる辺）に沿った領域に形成されている（符号１２ｂに示す部分）。また、絶縁コーティング層１４と表面電極２２，２４及び圧電体層１６との間にも段差が形成されている（図３参照）。また、この段差は５０μｍ以下で、かつ、０μｍより大きくすることが好ましく、より好ましくは５μｍ以下で、かつ、０μｍより大きくすることが好ましい。   On the other hand, the insulating coating layer 14 is formed on the entire side surface (the other xz plane of the piezoelectric element 10) located on the positive (+) side in the y direction of the piezoelectric layers 16, 18, and 20 (reference numeral). 14a). As a result, the internal electrode layers 26 and 28 exposed on the side surfaces (xz plane) of the piezoelectric layers 16, 18 and 20 are covered with the insulating coating layer 14. The insulating coating layer 14 is also continuously formed on the surface side of the piezoelectric layer 16. Specifically, the piezoelectric layers 16 and 20 are formed in a region along the long side (side extending in the x direction) on the positive (+) side in the y direction (portion indicated by reference numeral 12b). Further, steps are also formed between the insulating coating layer 14, the surface electrodes 22, 24, and the piezoelectric layer 16 (see FIG. 3). Further, the step is preferably 50 μm or less and larger than 0 μm, more preferably 5 μm or less and preferably larger than 0 μm.

なお、上述した説明から明らかなように、圧電体層１６の表面側に形成される絶縁コーティング層１２，１４の幅の和は２×Ｗ２となり、この値は圧電体層１６の幅Ｗ１（ｙ方向の幅）の１／２よりも小さくされている。なお、圧電体層１６の表面側に形成される絶縁コーティング層１２，１４の幅は同じである必要ない。   As is clear from the above description, the sum of the widths of the insulating coating layers 12 and 14 formed on the surface side of the piezoelectric layer 16 is 2 × W2, and this value is the width W1 (y of the piezoelectric layer 16). Smaller than half of the width in the direction). Note that the widths of the insulating coating layers 12 and 14 formed on the surface side of the piezoelectric layer 16 need not be the same.

上述した圧電素子１０では、表面電極２２と表面電極２４の間に電圧を印加すると、圧電体層１６，１８，２０の厚み方向（ｚ方向）に電界が印加される。すると、圧電体層１６，１８，２０が、厚み方向に膨張するとともに、平面方向に収縮（変形）する。上述したように圧電素子１０は、平面方向の歪み（詳細には、ｘ方向の変形（変位））を利用したアクチュエータとして使用されるが、Ｚ方向の変形を利用することもできる。   In the piezoelectric element 10 described above, when a voltage is applied between the surface electrode 22 and the surface electrode 24, an electric field is applied in the thickness direction (z direction) of the piezoelectric layers 16, 18, and 20. Then, the piezoelectric layers 16, 18, and 20 expand in the thickness direction and contract (deform) in the plane direction. As described above, the piezoelectric element 10 is used as an actuator that utilizes strain in the planar direction (specifically, deformation (displacement) in the x direction), but deformation in the Z direction can also be utilized.

ここで、上述した圧電素子１０では、圧電素子１０の側面に露出する内部電極層２６，２８が絶縁コーティング層１２，１４で被覆されている。このため、内部電極層２６，２８の近傍への水分の侵入が抑制され、圧電素子１０にマイグレーションが生じることを抑制することができる。これによって、圧電素子１０の信頼性を向上することができる。また、使用中の汚れを効果的に防止できるので、汚染による絶縁低下も防止することができる。   Here, in the piezoelectric element 10 described above, the internal electrode layers 26 and 28 exposed on the side surfaces of the piezoelectric element 10 are covered with the insulating coating layers 12 and 14. For this reason, the penetration | invasion of the water | moisture content to the vicinity of the internal electrode layers 26 and 28 is suppressed, and it can suppress that a migration arises in the piezoelectric element 10. FIG. Thereby, the reliability of the piezoelectric element 10 can be improved. In addition, since dirt during use can be effectively prevented, a decrease in insulation due to contamination can also be prevented.

また、図４，５に示すように、圧電素子１０の表面には、幅Ｗ２の絶縁コーティング層１２，１４が形成される一方、圧電素子１０の裏面には絶縁コーティング層が形成されていない。このため、絶縁コーティング層１２，１４の有無によって、圧電素子１０が表面を向いているのか裏面を向いているのかを容易に区別することができる。このため、作業者が表面と裏面を誤って圧電素子１０を載置面に載置してしまうことを防止することができる。なお、圧電素子１０の裏面に絶縁コーティング層を形成した場合は、圧電素子１０の表面に形成される絶縁コーティング層の形状と、圧電素子１０の裏面に形成される絶縁コーティング層の形状（例えば、幅等）を変えることで、圧電素子１０の表面と裏面とを容易に識別することができる。   4 and 5, insulating coating layers 12 and 14 having a width W2 are formed on the surface of the piezoelectric element 10, while an insulating coating layer is not formed on the back surface of the piezoelectric element 10. For this reason, whether the piezoelectric element 10 faces the front surface or the back surface can be easily distinguished by the presence or absence of the insulating coating layers 12 and 14. For this reason, it is possible to prevent the operator from mounting the piezoelectric element 10 on the mounting surface by mistake of the front surface and the back surface. When an insulating coating layer is formed on the back surface of the piezoelectric element 10, the shape of the insulating coating layer formed on the surface of the piezoelectric element 10 and the shape of the insulating coating layer formed on the back surface of the piezoelectric element 10 (for example, By changing the width or the like, the front surface and the back surface of the piezoelectric element 10 can be easily identified.

また、圧電素子１０では、絶縁コーティング層１２，１４と表面電極２２，２４との間に段差が形成されている。このため、圧電素子１０の段差が形成されている面側を載置面に当接させれば、表面電極２２，２４が載置面に直接接触することが防止される。これによって、表面電極２２，２４の汚れを抑制することができる。   Further, in the piezoelectric element 10, a step is formed between the insulating coating layers 12 and 14 and the surface electrodes 22 and 24. For this reason, if the surface side where the level | step difference of the piezoelectric element 10 is formed is made to contact | abut to a mounting surface, it will prevent that the surface electrodes 22 and 24 contact a mounting surface directly. Thereby, contamination of the surface electrodes 22 and 24 can be suppressed.

さらに、圧電素子１０では、絶縁コーティング層１２，１４が圧電素子１０の両側面（ｘ−ｚ平面）の全体と、表面及び／又は裏面のｘ方向に伸びる長辺に沿った領域にのみ形成される。また、圧電素子１０の表面及び／又は裏面に形成される絶縁コーティング層１２，１４の幅の和（２×Ｗ２）又は（２×Ｗ３）［ｙ方向の幅の和］は、圧電素子１０の幅Ｗ１（ｙ方向の幅）の１／２以下とされる。これらによって、圧電素子１０の強度を向上しながら、圧電素子１０のＸ方向の変位（変形）が阻害されることを抑制することができる。   Furthermore, in the piezoelectric element 10, the insulating coating layers 12 and 14 are formed only on the entire side surfaces (xz plane) of the piezoelectric element 10 and only in the region along the long side extending in the x direction on the front surface and / or the back surface. The Further, the sum (2 × W2) or (2 × W3) [sum of widths in the y direction] of the insulating coating layers 12 and 14 formed on the front surface and / or the back surface of the piezoelectric element 10 is The width is set to ½ or less of the width W1 (width in the y direction). Accordingly, it is possible to suppress the displacement (deformation) of the piezoelectric element 10 in the X direction from being inhibited while improving the strength of the piezoelectric element 10.

次に、圧電素子１０の製造方法について説明する。なお、圧電素子に絶縁コーティング層及び側面の電極を形成する工程以外については、従来公知の方法と同様の方法で行うことができる。このため、特に圧電素子１０に絶縁コーティング層１２，１４を形成する工程について詳細に説明し、それ以外の工程については簡単に説明する。   Next, a method for manufacturing the piezoelectric element 10 will be described. In addition, it can carry out by the method similar to a conventionally well-known method except the process of forming an insulating coating layer and a side electrode on a piezoelectric element. For this reason, the process for forming the insulating coating layers 12 and 14 on the piezoelectric element 10 will be described in detail, and the other processes will be described briefly.

まず、３枚の圧電体シート（すなわち、圧電体層１６，１８，２０となる）と、隣接する圧電体シート間に配置される導電体層（すなわち、内部電極層２６，２８となる導電体層）とが積層された積層シート６０を準備する（図１０参照）。積層シート６０の作製は、従来公知の方法で作製することができる。例えば、グリーンシート（典型的には、ＰＺＴ系セラミックス（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3等を主原料とするグリーンシート）を打抜き加工で形を整えて圧電体シートを作製し、打抜き加工で形が整えられた圧電体シートと導電体層及び接着層とを交互に積層する。次いで、積層された圧電体シート、導電体層及び接着層をプレス機で加圧し、積層シート６０を作製する。作製された積層シート６０には、複数の積層体６２（すなわち、圧電素子１０となる部分）が作り込まれている。図１０に示すように、作製された積層シート６０は粘着シート６４上に貼り付けられる。また、積層シート６０には、圧電素子１０となる複数の積層体６２がｘ方向及びｙ方向に連続して配置されている。 First, three piezoelectric sheets (that is, the piezoelectric layers 16, 18, and 20) and a conductor layer (that is, a conductor that becomes the internal electrode layers 26 and 28) disposed between adjacent piezoelectric sheets. A layered sheet 60 is prepared (see FIG. 10). The laminated sheet 60 can be produced by a conventionally known method. For example, green sheets (typically PZT ceramics (green sheets mainly made of Pb (Zr, Ti) O 3 ), etc.) are shaped by punching to produce a piezoelectric sheet, and then shaped by punching Then, the laminated piezoelectric sheet, the conductor layer, and the adhesive layer are alternately laminated, and the laminated piezoelectric sheet, the conductor layer, and the adhesive layer are pressed with a press to produce a laminated sheet 60. A plurality of laminated bodies 62 (that is, portions to be the piezoelectric elements 10) are built in the produced laminated sheet 60. The produced laminated sheet 60 is formed on an adhesive sheet 64 as shown in FIG. In addition, a plurality of laminated bodies 62 to be the piezoelectric elements 10 are continuously arranged in the x direction and the y direction on the laminated sheet 60.

次に、複数の積層体６２のｘ方向に伸びる辺６６ａとｙ方向に伸びる辺６６ｂに沿って積層シート６０を切断することで、積層シート６０から複数の積層体６２に分割する。積層シート６０の切断は、ダイシングブレードによって行うことができる。なお、積層シート６０をダイシングブレードによって切断すると、隣接する積層体６２の間には、ダイシングブレード分の間隔が形成される。なお、積層シート６０を切断して複数の積層体６２に分割した状態では、隣接する積層体６２の間に充分な間隔が形成されない。このため、積層体６２の側面に、電極層（すなわち、表面電極２２，２４となる）や絶縁コーティング層を塗布することができない。したがって、積層体６２の側面にスペースを形成する必要が生じる。   Next, the laminated sheet 60 is cut into a plurality of laminated bodies 62 by cutting the laminated sheet 60 along the sides 66 a extending in the x direction and the sides 66 b extending in the y direction of the plurality of laminated bodies 62. The laminated sheet 60 can be cut with a dicing blade. When the laminated sheet 60 is cut with a dicing blade, a gap corresponding to the dicing blade is formed between the adjacent laminated bodies 62. In addition, in the state which cut | disconnected the lamination sheet 60 and divided | segmented into the some laminated body 62, sufficient space | interval is not formed between the adjacent laminated bodies 62. FIG. For this reason, the electrode layer (that is, the surface electrodes 22 and 24) and the insulating coating layer cannot be applied to the side surface of the laminate 62. Therefore, it is necessary to form a space on the side surface of the stacked body 62.

そこで、図１１に示すように、粘着シート６４上に複数の積層体６２が千鳥配置状に配置されるように、粘着シート６４から積層体６２を部分的に抜き取る。これによって、各積層体６２のｘ方向に伸びる側面及びｙ方向に伸びる側面にスペースが形成される。なお、粘着シート６４から抜き取られた積層体６２は、図１２に示すように、他の粘着シート６８上に千鳥配置状に配置することができる。これによって、他の粘着シート６８上に配置された複数の積層体６２についても、その側面に充分なスペースを形成することができる。   Therefore, as shown in FIG. 11, the laminated body 62 is partially extracted from the adhesive sheet 64 so that the plurality of laminated bodies 62 are arranged in a staggered manner on the adhesive sheet 64. Thereby, a space is formed on the side surface extending in the x direction and the side surface extending in the y direction of each stacked body 62. In addition, the laminated body 62 extracted from the adhesive sheet 64 can be arrange | positioned in zigzag arrangement | positioning form on the other adhesive sheet 68, as shown in FIG. As a result, a sufficient space can be formed on the side surface of the plurality of laminated bodies 62 arranged on the other pressure-sensitive adhesive sheet 68.

積層体６２の側面にスペースが形成されると、まず、各積層体６２の表面及びｙ方向に伸びる側面（ｙ−ｚ平面）に、表面電極２２，２４となる電極層７６，７８を形成する。電極層７６，７８の形成は、後述する絶縁コーティング層８８の形成方法と同様な方法で形成することができる。具体的には、後述する絶縁コーティング層８８の形成方法において絶縁コーディング材料として用いられるペースト状絶縁体の代わりに、電極層７６，７８を形成する金属をペースト状にし、そのペースト状の金属を積層体６２の表面側から落下させて、積層体６２の表面の一部及び側面に印刷することで形成することができる。これによって、表面電極２２，２４となる部分が形成される。   When a space is formed on the side surface of the stacked body 62, first, electrode layers 76 and 78 to be the surface electrodes 22 and 24 are formed on the surface of each stacked body 62 and the side surface (yz plane) extending in the y direction. . The electrode layers 76 and 78 can be formed by the same method as that of the insulating coating layer 88 described later. Specifically, instead of the paste-like insulator used as the insulating coding material in the method for forming the insulating coating layer 88 described later, the metal for forming the electrode layers 76 and 78 is made into a paste, and the paste-like metal is laminated. It can be formed by dropping from the surface side of the body 62 and printing on a part of the surface and the side surface of the laminated body 62. Thereby, portions to be the surface electrodes 22 and 24 are formed.

次に、各積層体６２の表面及びｘ方向に伸びる側面（ｘ−ｚ平面）に、絶縁コーティング層８８を形成する。絶縁コーティング層８８の形成方法について、図１３を参照して説明する。図１３に示すように、まず、積層体６２に対してスクリーン版８２を位置決めする。スクリーン版８２には開口８４が形成されており、開口８４では、絶縁コーティング層１２，１４の材料となるペースト状の絶縁体（例えば、ＰＺＴ系セラミックス（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３等））が落下可能となっている。積層体６２に対してスクリーン版８２を位置決めした状態では、開口８４は、積層体６２の表面の一部に重なると共に、積層体６２の端面を超えて側方にまで位置している。すなわち、スクリーン版８２及び積層体６２を平面視すると、開口８４が、積層体６２の長辺から側方にはみ出している。次いで、スクリーン版８２上にペースト状とした絶縁体８６を供給し、スクリーン版８２上でスキージ（図示省略）を駆動する。スキージを駆動することで、スクリーン版８２の開口８４からペースト状の絶縁体８６が落下する。上述したように、開口８４が積層体６２の側面（圧電素子１０のｘ−ｚ平面）からはみ出しているため、スクリーン版８２の開口８４から落下したペースト状の絶縁体８６は、積層体６２の表面の一部及び側面（圧電素子１０のｘ−ｚ平面）に印刷される。これによって、図１４に示す状態となり、積層体６２の表面の一部及び側面に絶縁コーティング層８８（絶縁コーティング層１２，１４となる部分）が形成される。なお、電極層７６，７８の形成及び絶縁コーティング層８８の形成は、粘着シート６４，６８に貼り付けられた各積層体６２に対して行われる（図１１,１２参照）。最後に、絶縁コーティング層８８が形成された積層体６２を焼成して、圧電素子１０を製造する。 Next, the insulating coating layer 88 is formed on the surface of each stacked body 62 and the side surface (xz plane) extending in the x direction. A method of forming the insulating coating layer 88 will be described with reference to FIG. As shown in FIG. 13, first, the screen plate 82 is positioned with respect to the stacked body 62. An opening 84 is formed in the screen plate 82, and in the opening 84, a paste-like insulator (for example, PZT ceramics (Pb (Zr, Ti) O 3, etc.)) used as the material of the insulating coating layers 12 and 14. Can be dropped. In a state where the screen plate 82 is positioned with respect to the stacked body 62, the opening 84 overlaps a part of the surface of the stacked body 62 and is positioned to the side beyond the end face of the stacked body 62. That is, when the screen plate 82 and the laminated body 62 are viewed in plan, the opening 84 protrudes laterally from the long side of the laminated body 62. Next, a paste-like insulator 86 is supplied onto the screen plate 82, and a squeegee (not shown) is driven on the screen plate 82. By driving the squeegee, the paste-like insulator 86 falls from the opening 84 of the screen plate 82. As described above, since the opening 84 protrudes from the side surface (the xz plane of the piezoelectric element 10) of the multilayer body 62, the paste-like insulator 86 that has dropped from the opening 84 of the screen plate 82 It is printed on a part of the surface and the side surface (xz plane of the piezoelectric element 10). As a result, the state shown in FIG. 14 is obtained, and the insulating coating layer 88 (portions that become the insulating coating layers 12 and 14) is formed on a part of the surface and the side surface of the stacked body 62. In addition, formation of the electrode layers 76 and 78 and formation of the insulating coating layer 88 are performed with respect to each laminated body 62 affixed on the adhesive sheets 64 and 68 (refer FIG. 11, 12). Finally, the laminated body 62 on which the insulating coating layer 88 is formed is fired to manufacture the piezoelectric element 10.

なお、圧電素子１０を製造する場合においては、伸縮性のある粘着シート７０上に積層シート６０（すなわち、複数の積層体６２が作り込まれた積層シート）を貼り付けてもよい。そして、図１５に示すように、積層シート６０をダイシングラインに沿って切断し、複数の積層体６２に分割する（図１５の左側に示す状態）。この状態では、隣接する積層体６２の間に充分な間隔が形成されておらず、積層体６２の側面に電極層又は絶縁コーティング層を形成するスペースが形成されていない。このため、粘着シート７０を伸長することで、各積層体６２の間の間隔を広げる（図１５の右側に示す状態）。これによって、隣接する積層体６２の間にスペースを確保する。粘着シート７０を伸長するだけなので、スペースを確保するために積層体６２を部分的に抜き取ったり、抜き取った積層体６２を他の粘着シートに配置し直す必要は無い。   In the case of manufacturing the piezoelectric element 10, a laminated sheet 60 (that is, a laminated sheet in which a plurality of laminated bodies 62 are formed) may be attached to the stretchable adhesive sheet 70. And as shown in FIG. 15, the lamination sheet 60 is cut | disconnected along a dicing line, and is divided | segmented into the some laminated body 62 (state shown on the left side of FIG. 15). In this state, a sufficient space is not formed between the adjacent stacked bodies 62, and a space for forming an electrode layer or an insulating coating layer is not formed on the side surface of the stacked body 62. For this reason, the space | interval between each laminated body 62 is expanded by extending | stretching the adhesive sheet 70 (state shown on the right side of FIG. 15). Thereby, a space is secured between the adjacent stacked bodies 62. Since only the adhesive sheet 70 is extended, there is no need to partially extract the laminated body 62 in order to secure a space, or to arrange the extracted laminated body 62 on another adhesive sheet.

あるいは、図１６に示すように、積層シートに複数の積層板材９０（すなわち、複数の積層体６２が幅方向（ｙ方向）に連続する板材）が形成されるように、積層シートを作製してもよい。この際、複数の積層板材９０は、積層シートにｘ方向に間隔を空けて作り込まれる。そして、この積層シートは粘着シート６４に貼り付けられ、積層シートから不要な部分が除去される（図１６に示す状態）。図１６に示す状態では、積層板材９０はｘ方向に間隔を空けられているため、各積層体６２の側面（圧電素子１０のｙ−ｚ平面）が露出し、各積層体６２のｙ方向に伸びる辺に沿って電極層を形成するスペースが確保される。その後、各積層体６２の表面及び側面（ｙ−ｚ平面）に電極層を形成する（図１７に示す状態）。その後、積層板材９０から各積層体６２を分割し、各積層体６２をｙ方向に間隔を空けて配置（例えば、抜き取り配置）し、各積層体６２に絶縁コーティング層を形成する。このような方法によっても、圧電素子１０を製造することができる。   Alternatively, as shown in FIG. 16, a laminated sheet is produced so that a plurality of laminated plate materials 90 (that is, a plate material in which a plurality of laminated bodies 62 are continuous in the width direction (y direction)) are formed on the laminated sheet. Also good. At this time, the plurality of laminated plate members 90 are formed on the laminated sheet at intervals in the x direction. And this lamination sheet is affixed on the adhesive sheet 64, and an unnecessary part is removed from a lamination sheet (state shown in FIG. 16). In the state shown in FIG. 16, since the laminated plate members 90 are spaced in the x direction, the side surfaces of each laminated body 62 (the yz plane of the piezoelectric element 10) are exposed, and the laminated bodies 62 are arranged in the y direction. A space for forming the electrode layer is secured along the extending side. Thereafter, an electrode layer is formed on the surface and side surfaces (yz plane) of each stacked body 62 (state shown in FIG. 17). After that, each laminated body 62 is divided from the laminated plate material 90, and each laminated body 62 is arranged with an interval in the y-direction (for example, by drawing), and an insulating coating layer is formed on each laminated body 62. Also by such a method, the piezoelectric element 10 can be manufactured.

以上に説明したように、本実施例の圧電素子１０の製造方法では、積層体６２の表面の一部及び積層体６２の表面からはみ出した部分にペースト状の絶縁体８６を落下させ、積層体６２の表面の一部及び側面に対して同時に絶縁体８６を印刷する。１回の印刷処理で積層体６２の複数の面に同時に絶縁コーティング層を形成するため、少ない処理回数で効率的に圧電素子１０を製造することができる。また、スクリーン版８２を用いて印刷処理するため、積層体６２の所望の位置に精度よく絶縁コーティング層を印刷することができる。   As described above, in the method of manufacturing the piezoelectric element 10 according to the present embodiment, the paste-like insulator 86 is dropped on a part of the surface of the multilayer body 62 and a portion protruding from the surface of the multilayer body 62, and the multilayer body. The insulator 86 is simultaneously printed on a part and side surfaces of the surface 62. Since the insulating coating layer is simultaneously formed on a plurality of surfaces of the laminate 62 by a single printing process, the piezoelectric element 10 can be efficiently manufactured with a small number of processes. In addition, since the printing process is performed using the screen plate 82, the insulating coating layer can be accurately printed at a desired position of the laminate 62.

本実施例の構成と請求項の記載との対応関係を記載しておく。絶縁コーティング層１２，１４が「被覆層」の一例である。   The correspondence between the configuration of this embodiment and the description of the claims is described. The insulating coating layers 12 and 14 are examples of “coating layers”.

なお、上述した実施例の圧電素子１０は、３層の圧電体層１６，１８，２０を備えていたが、圧電体層の数は圧電素子１０に求められる機械的特性に応じて適宜調整することができる。例えば、図６に示すように、４層の圧電体層３０ａ〜３０ｄにより構成してもよい。この場合でも、隣接する圧電体層３０ａ〜３０ｄの間には内部電極層３６，３８，４０が形成され、これら内部電極層３６，３８，４０は表面電極３２，３４の一方に接続される。これによって、各圧電体層３０ａ〜３０ｄに厚さ方向（ｚ方向）の電圧を印加することができる。あるいは、図７に示すように、２層の圧電体層４２ａ，４２ｄにより構成し、これら圧電体層４２ａ，４２ｂの間に内部電極層４８を形成してもよい。なお、内部電極層４８は一方の表面電極４４に接続される。   Although the piezoelectric element 10 of the above-described embodiment includes the three piezoelectric layers 16, 18, and 20, the number of piezoelectric layers is appropriately adjusted according to the mechanical characteristics required for the piezoelectric element 10. be able to. For example, as shown in FIG. 6, you may comprise by four piezoelectric material layers 30a-30d. Even in this case, the internal electrode layers 36, 38, 40 are formed between the adjacent piezoelectric layers 30a-30d, and the internal electrode layers 36, 38, 40 are connected to one of the surface electrodes 32, 34. Thereby, a voltage in the thickness direction (z direction) can be applied to each of the piezoelectric layers 30a to 30d. Alternatively, as shown in FIG. 7, it may be constituted by two piezoelectric layers 42a and 42d, and an internal electrode layer 48 may be formed between these piezoelectric layers 42a and 42b. The internal electrode layer 48 is connected to one surface electrode 44.

また、上述した実施例の圧電素子１０では、圧電素子１０の両側面（ｘ−ｚ平面）の全体に絶縁コーティング層１２，１４を形成したが、例えば、図８に示す圧電素子のように、絶縁コーティング層５０，５２を、圧電素子１０の両側面（ｘ−ｚ平面）の一部に形成してもよい。なお、絶縁コーティング層５０，５２は、内部電極層の実効部分（圧電体層を変形させるための電界を発生させる部分）を被覆するように形成されることが好ましい。内部電極層の実効部分を被覆するだけでも、マイグレーションを好適に抑制することができる。   Further, in the piezoelectric element 10 of the above-described embodiment, the insulating coating layers 12 and 14 are formed on the entire side surfaces (xz plane) of the piezoelectric element 10, but for example, as in the piezoelectric element shown in FIG. The insulating coating layers 50 and 52 may be formed on part of both side surfaces (xz plane) of the piezoelectric element 10. The insulating coating layers 50 and 52 are preferably formed so as to cover the effective portion of the internal electrode layer (the portion that generates an electric field for deforming the piezoelectric layer). Only by covering the effective portion of the internal electrode layer, migration can be suitably suppressed.

さらには、図１８に示すように、表面電極２４と圧電体層１６の境界部（表面電極２４の端部２３）を絶縁コーティング層９６で被覆するようにしてもよい。このような構成によると、表面電極２４の端面と圧電体層１６の間から水分等が浸入することが抑制され、圧電素子１００の信頼性を向上することができる。また、図１９に示すように、表面電極２２と圧電体層１６の境界部（表面電極２２の端部２１）を絶縁コーティング層９７ｂで被覆すると共に、表面電極２４と圧電体層１６の境界部（表面電極２４の端部２３）を絶縁コーティング層９７ａで被覆するようにしてもよい。このような構成によると、より水分の浸入が抑制され、圧電素子１１０の信頼性を向上することができる。さらに、図２０に示すように、表面電極２２と表面電極２４の間に露出する圧電体層１６の全てを絶縁コーティング層９８で被覆するようにしてもよい。この場合も、絶縁コーティング層９８は、表面電極２２，２４の端部２１，２３を被覆している。かかる構成によると、表面電極２２，２４の端部２１，２３が露出することがなくなるため、圧電素子１２０の信頼性をより向上することができる。又、表面に露出する表面電極の端部間の距離を大きくする為、圧電素子の変位を大きく阻害しない限りにおいて、より広く任意の範囲に絶縁コーティング層を形成することができる。例えば、図２１に示すように、絶縁コーティング層９９は、表面電極２２を広範囲にわたって被覆するようにしてもよい。このような構成によると、表面電極２４に接続される配線と、表面電極２２に接続される配線との間の距離が長くなり、両者の短絡を好適に防止することができる。なお、図１８〜２１に示すように、圧電素子１００，１１０，１２０，１３０の表面に絶縁コーティング層９６，９７，９８，９９を形成する場合、圧電素子１００，１１０，１２０，１３０の表面及び側面に形成する絶縁コーティング層１２，１４と同一の工程で形成することができる。すなわち、絶縁コーティング層９６，９７，９８，９９に対応する開口をさらに有するスクリーン版を用意し、このスクリーン版の開口からペースト状の絶縁体を落下させればよい。また、上述の例では、絶縁コーティング層９６，９７，９８，９９を圧電素子１００，１１０，１２０，１３０の表面に形成された例であったが、このような絶縁コーティング層は、圧電素子の裏面に形成されていてもよいし、圧電素子の表面及び裏面に形成されていてもよい。   Furthermore, as shown in FIG. 18, the boundary portion between the surface electrode 24 and the piezoelectric layer 16 (the end portion 23 of the surface electrode 24) may be covered with an insulating coating layer 96. According to such a configuration, moisture and the like are prevented from entering from between the end face of the surface electrode 24 and the piezoelectric layer 16, and the reliability of the piezoelectric element 100 can be improved. Further, as shown in FIG. 19, the boundary portion between the surface electrode 22 and the piezoelectric layer 16 (the end portion 21 of the surface electrode 22) is covered with the insulating coating layer 97b, and the boundary portion between the surface electrode 24 and the piezoelectric layer 16 (The end portion 23 of the surface electrode 24) may be covered with the insulating coating layer 97a. According to such a configuration, the intrusion of moisture is further suppressed, and the reliability of the piezoelectric element 110 can be improved. Furthermore, as shown in FIG. 20, all of the piezoelectric layer 16 exposed between the surface electrode 22 and the surface electrode 24 may be covered with an insulating coating layer 98. Also in this case, the insulating coating layer 98 covers the end portions 21 and 23 of the surface electrodes 22 and 24. According to this configuration, the end portions 21 and 23 of the surface electrodes 22 and 24 are not exposed, so that the reliability of the piezoelectric element 120 can be further improved. Further, in order to increase the distance between the end portions of the surface electrode exposed on the surface, the insulating coating layer can be formed in a wider and arbitrary range as long as the displacement of the piezoelectric element is not significantly inhibited. For example, as shown in FIG. 21, the insulating coating layer 99 may cover the surface electrode 22 over a wide range. According to such a configuration, the distance between the wiring connected to the surface electrode 24 and the wiring connected to the surface electrode 22 becomes long, and a short circuit between them can be suitably prevented. 18 to 21, when the insulating coating layers 96, 97, 98, 99 are formed on the surfaces of the piezoelectric elements 100, 110, 120, 130, the surfaces of the piezoelectric elements 100, 110, 120, 130 and The insulating coating layers 12 and 14 formed on the side surfaces can be formed in the same process. That is, a screen plate further having openings corresponding to the insulating coating layers 96, 97, 98, 99 may be prepared, and a paste-like insulator may be dropped from the openings of the screen plate. In the above example, the insulating coating layers 96, 97, 98, and 99 are formed on the surfaces of the piezoelectric elements 100, 110, 120, and 130. However, such an insulating coating layer is formed on the piezoelectric element. It may be formed on the back surface, or may be formed on the front and back surfaces of the piezoelectric element.

また、上述した実施例に係る圧電素子１０の製造方法では、積層体に表面電極２２，２４となる部分を形成した後に、絶縁コーティング層１２，１４となる部分を形成したが、このような方法には限られない。例えば、積層体に絶縁コーティング層１２，１４となる部分を形成した後に、表面電極２２，２４となる部分を形成してもよい。   Further, in the method of manufacturing the piezoelectric element 10 according to the above-described embodiment, the portions to be the insulating coating layers 12 and 14 are formed after the portions to be the surface electrodes 22 and 24 are formed in the laminated body. It is not limited to. For example, after forming the portions to be the insulating coating layers 12 and 14 in the laminate, the portions to be the surface electrodes 22 and 24 may be formed.

なお、圧電素子の表面に形成される絶縁コーティング層を利用して電極に配線を接続することで、配線間の短絡を防止しながら、配線間の間隔を狭くすることができる。例えば、図９に示すように、圧電体層５４上に電極５６を形成し、その電極５６上に絶縁コーティング層５８ａ〜５８ｄを間隔を空けて形成し、隣接する絶縁コーティング層５８ａ〜５８ｄの間に開口を形成する。そして、絶縁コーティング層５８ａ，５８ｂの間の開口を利用して配線５９ａを電極５６に接続し、絶縁コーティング層５８ｃ，５８ｄの間の開口を利用して配線５９ｂを接続する。絶縁コーティング層５８ｂと絶縁コーティング層５８ｃの間に間隔が設けられているため、配線５９ａ，５９ｂの短絡を防止しながら、配線５９ａ，５９ｂ間の間隔を狭くすることができる。   In addition, the space | interval between wiring can be narrowed, preventing the short circuit between wiring by connecting a wiring to an electrode using the insulating coating layer formed in the surface of a piezoelectric element. For example, as shown in FIG. 9, an electrode 56 is formed on the piezoelectric layer 54, and insulating coating layers 58 a to 58 d are formed on the electrode 56 with an interval between them, and between adjacent insulating coating layers 58 a to 58 d. An opening is formed in The wiring 59a is connected to the electrode 56 using the opening between the insulating coating layers 58a and 58b, and the wiring 59b is connected using the opening between the insulating coating layers 58c and 58d. Since an interval is provided between the insulating coating layer 58b and the insulating coating layer 58c, the interval between the wirings 59a and 59b can be narrowed while preventing a short circuit between the wirings 59a and 59b.

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

１０：圧電素子
１２，１４：絶縁コーティング層
１６，１８，２０：圧電体層
２２，２４：表面電極 10: Piezoelectric elements 12, 14: Insulating coating layers 16, 18, 20: Piezoelectric layers 22, 24: Surface electrodes

Claims (4)

積層された複数の圧電体層と、
隣接する前記圧電体層の間に配置された内部電極層と、を有する積層型の圧電素子を製造する方法であって、
圧電体層と内部電極層とを交互に積層した積層体を準備する準備工程と、
前記準備工程で準備された前記積層体の側面に被覆層を形成する被覆層形成工程と、を有しており、
前記被覆層形成工程は、前記積層体の表面の一部及び前記積層体の表面からはみ出した部分に前記積層体の上方から前記被覆層の材料となるペーストを落下させることで、前記積層体の表面の一部及び側面に前記ペーストを配置するペースト配置ステップを有している、圧電素子の製造方法。 A plurality of laminated piezoelectric layers;
An internal electrode layer disposed between the adjacent piezoelectric layers, and a method of manufacturing a laminated piezoelectric element comprising:
A preparation step of preparing a laminate in which piezoelectric layers and internal electrode layers are alternately laminated;
A coating layer forming step of forming a coating layer on the side surface of the laminate prepared in the preparation step,
In the covering layer forming step, the paste as the material of the covering layer is dropped from above the stacked body onto a part of the surface of the stacked body and a portion protruding from the surface of the stacked body. A method for manufacturing a piezoelectric element, comprising a paste disposing step of disposing the paste on a part and a side surface of a surface. 前記被覆層形成工程は、開口を有するスクリーン版を前記積層体の上方に配置するスクリーン版配置ステップをさらに有しており、
前記ペースト配置ステップでは、前記スクリーン版配置ステップで配置されたスクリーン版の開口より前記積層体上に前記ペーストを落下させる、請求項１に記載の圧電素子の製造方法。 The coating layer forming step further includes a screen plate arranging step of arranging a screen plate having an opening above the laminate,
2. The method of manufacturing a piezoelectric element according to claim 1, wherein in the paste arranging step, the paste is dropped onto the laminated body from an opening of the screen plate arranged in the screen plate arranging step. 前記被覆層形成工程には、複数の前記積層体が伸長可能なシート上に間隔を空けて配置されたシート体が投入され、
前記被覆層形成工程では、前記シート体の前記シートを伸長させることで隣接する前記積層体間の間隔を広げた状態で前記ペーストを前記積層体上に落下させる、請求項１又は２に記載の圧電素子の製造方法。 In the coating layer forming step, a plurality of the stacked bodies are charged with a sheet body arranged at intervals on a stretchable sheet,
The said coating layer formation process WHEREIN: The said paste is dropped on the said laminated body in the state which expanded the space | interval between the said adjacent laminated bodies by extending | stretching the said sheet | seat of the said sheet | seat body. A method for manufacturing a piezoelectric element. 積層された複数の圧電体層と、
隣接する前記圧電体層の間に配置された内部電極層と、を有する積層型の圧電素子を製造する方法であって、
圧電体層と内部電極層とを交互に積層した積層体を準備する準備工程と、
前記準備工程で準備された前記積層体の側面に側面電極層を形成する側面電極層形成工程と、を有しており、
前記側面電極層形成工程は、前記積層体の表面の一部及び前記積層体の表面からはみ出した部分に前記積層体の上方から前記電極層の材料となるペーストを落下させることで、前記積層体の表面の一部及び側面に前記ペーストを配置するペースト配置ステップを有している、圧電素子の製造方法。 A plurality of laminated piezoelectric layers;
An internal electrode layer disposed between the adjacent piezoelectric layers, and a method of manufacturing a laminated piezoelectric element comprising:
A preparation step of preparing a laminate in which piezoelectric layers and internal electrode layers are alternately laminated;
A side electrode layer forming step of forming a side electrode layer on the side surface of the laminate prepared in the preparation step,
The side electrode layer forming step includes dropping the paste as a material of the electrode layer from above the laminate onto a part of the surface of the laminate and a portion protruding from the surface of the laminate. A method for manufacturing a piezoelectric element, comprising: a paste disposing step of disposing the paste on a part and a side surface of the surface.
JP2012253698A 2012-11-19 2012-11-19 Method for manufacturing piezoelectric element Active JP6053467B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012253698A JP6053467B2 (en) 2012-11-19 2012-11-19 Method for manufacturing piezoelectric element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012253698A JP6053467B2 (en) 2012-11-19 2012-11-19 Method for manufacturing piezoelectric element

Publications (2)

Publication Number Publication Date
JP2014103222A true JP2014103222A (en) 2014-06-05
JP6053467B2 JP6053467B2 (en) 2016-12-27

Family

ID=51025486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012253698A Active JP6053467B2 (en) 2012-11-19 2012-11-19 Method for manufacturing piezoelectric element

Country Status (1)

Country Link
JP (1) JP6053467B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096252A (en) * 2014-11-14 2016-05-26 太陽誘電株式会社 Piezo electric element

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017769A (en) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd Stacked piezoelectric actuator and method of fabricating the same actuator
JP2004014853A (en) * 2002-06-07 2004-01-15 Matsushita Electric Ind Co Ltd Thin film capacitor
JP2010147309A (en) * 2008-12-19 2010-07-01 Tdk Corp Method for manufacturing electronic component
JP2012004480A (en) * 2010-06-21 2012-01-05 Tdk Corp Method for manufacturing electronic component and electronic component
WO2012099233A1 (en) * 2011-01-21 2012-07-26 京セラ株式会社 Laminated-type piezoelectric element, and piezoelectric actuator, injection apparatus, and fuel injection system provided with same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017769A (en) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd Stacked piezoelectric actuator and method of fabricating the same actuator
JP2004014853A (en) * 2002-06-07 2004-01-15 Matsushita Electric Ind Co Ltd Thin film capacitor
JP2010147309A (en) * 2008-12-19 2010-07-01 Tdk Corp Method for manufacturing electronic component
JP2012004480A (en) * 2010-06-21 2012-01-05 Tdk Corp Method for manufacturing electronic component and electronic component
WO2012099233A1 (en) * 2011-01-21 2012-07-26 京セラ株式会社 Laminated-type piezoelectric element, and piezoelectric actuator, injection apparatus, and fuel injection system provided with same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096252A (en) * 2014-11-14 2016-05-26 太陽誘電株式会社 Piezo electric element

Also Published As

Publication number Publication date
JP6053467B2 (en) 2016-12-27

Similar Documents

Publication Publication Date Title
KR20130039400A (en) Multilayered ceramic electronic component and manufacturing method thereof
JP6076051B2 (en) Piezoelectric element
US10916691B2 (en) Mother piezoelectric element, laminated piezoelectric element, and manufacturing method for laminated piezoelectric element
JP6053467B2 (en) Method for manufacturing piezoelectric element
US10770237B2 (en) Multilayer electronic component
JP4670260B2 (en) Multilayer electronic components
JP6591771B2 (en) Multilayer capacitor
US9070857B2 (en) Piezoelectric element
JP4506172B2 (en) Multilayer piezoelectric element
JP5821536B2 (en) Multilayer piezoelectric element
JP2004266154A (en) Stacked piezoelectric element
JP5561247B2 (en) Piezoelectric element
JP5087822B2 (en) Piezoelectric element
JP4359873B2 (en) Ceramic laminated electromechanical transducer and method for manufacturing the same
JP4529427B2 (en) Multilayer piezoelectric element
JP2791838B2 (en) Multilayer piezoelectric actuator and method of manufacturing the same
JP2018006683A (en) Piezoelectric element
JP6671463B2 (en) Method for manufacturing a multilayer actuator formed as a laminate
JP4724385B2 (en) Laminated electronic components and laminated intermediates
JP2015222788A (en) Laminated piezoelectric element
JP6094075B2 (en) Piezoelectric element and method for manufacturing the same
JP4262211B2 (en) Piezoelectric element
JP5821303B2 (en) Piezoelectric element and method for manufacturing the same
JP2007012654A (en) Method of manufacturing laminated ceramic electronic component
JPH04138081A (en) Multilayer piezoelectric actuator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161129

R150 Certificate of patent or registration of utility model

Ref document number: 6053467

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150